JP3961523B2 - 複合ノイズ発生器 - Google Patents
複合ノイズ発生器 Download PDFInfo
- Publication number
- JP3961523B2 JP3961523B2 JP2004262489A JP2004262489A JP3961523B2 JP 3961523 B2 JP3961523 B2 JP 3961523B2 JP 2004262489 A JP2004262489 A JP 2004262489A JP 2004262489 A JP2004262489 A JP 2004262489A JP 3961523 B2 JP3961523 B2 JP 3961523B2
- Authority
- JP
- Japan
- Prior art keywords
- noise
- envelope
- composite
- waveform data
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Logic Circuits (AREA)
Description
井上浩,高木相:"銀接点開離時アークの1〜MHzの誘導雑音の統計的測定と複合雑音発生器(CNG)の提案",信学論(B),vol.J68-B,no.12,pp.1506-1512,1985. 曽根秀昭,静谷啓樹,高木相:"全ディジタル構成のガウス性信号源",信学論C,vol.J70-C,no.7,pp.1101-1102,1987. 山根孝二,大沼孝一:"指定APD,CRD,PDD,PSDに従う擬似雑音の発生方法",2002信学通信ソ大,B-4-36,2002. M. Tanaka, K. Sasajima, H. Inoue and T. Takagi:"Programmable Composite Noise Generator (P-CNG) ‐As Class A Noise Simulator and Its Application to Opinion Test on TV Picture Degradation‐",IEICE Trans. Commun.,vol.E85-B,no.7,pp.1352-1359,2002.
1)平均電力、
2)時間率による振幅確率分布(time-base Amplitude Probability Distribution,以下タイムベースAPD)、
3)交差率分布(Crossing Distribution,以下CRD)、
4)継続時間分布(Burst Duration Distribution,以下BDD)、
5)発生頻度分布(Occurrence Frequency Distribution,以下OFD)、
6)ノイズのエンベロープ波形
とする。各パラメータの値はコンピュータに制御プログラムを組み込んで実行することにより制御する。
上記エンベロープ生成回路112によってOFD及びBDDを制御するには、図4及び図5に示したように、エンベロープの発生間隔とその長さを制御して実行することが可能である。図4と図5を対応させると、図4に示すカウンタB1は図5の判断ステップS2−1〜S2−nに対応し、発生間隔値D0 を設定することによりOFDを制御することができる。図4に示すOFD制御部B3は、図2に示すガウス性信号源の構成と同様な一様乱数源を用意し、[0〜2k −1]の整数値を持つ一様乱数Uを生成させ、閾値をLth=(2k −1)p+1と設定し、乱数Ui がUi ≧LthであればD0 のカウントを終了し、D1 のカウントに移行する。ここで、kは一様乱数源のビット長であり,pはパルスの生起確率である。pを変えることによりOFDを制御できる。
111…ガウス性信号源(Gaussian signal source)、
112…エンベロープ生成回路(Envelope generator)、
113…マスタークロック制御回路、
114…乗算器、
12…制御用コンピュータ、
13…D/A変換器、
A11〜A1n…M系列発生回路、
A2…初期化回路(Initializer)、
A3…加算器、
B1…カウンタ、
B2…振幅値セレクタ。
Claims (8)
- 予め不規則ノイズ信号の波形データを任意に組み合わせ、任意のエンベロープ波形で発生するためのゲートが組み込まれ、外部から与えられるパラメータに基づいて前記ノイズ信号の波形データ、エンベロープ波形の特性を選択可能とするゲート回路装置と、
指定されるノイズ特性に基づくパラメータを発生して前記ゲート回路装置に与え、前記指定のノイズ特性を有する複合ノイズの波形データを前記ゲート回路装置に生成させる制御装置と、
前記ゲート回路装置から出力される複合ノイズの波形データをアナログ信号に変換するディジタル・アナログ変換器とを具備し、
前記ゲート回路装置は、
前記不規則ノイズ信号の波形データを指定パラメータに基づく特性で発生して複合ノイズの波形データを生成する不規則ノイズ信号源と、
前記指定パラメータに基づく時間間隔で振幅値を切り替えることでエンベロープ信号を生成するエンベロープ生成回路と、
前記不規則ノイズ信号源及びエンベロープ生成回路の基準としているクロックを指定パラメータに基づいて周波数制御するクロック制御回路と、
前記不規則ノイズ信号源から出力される不規則ノイズ信号の波形データと前記エンベロープ生成回路で生成されるエンベロープ信号の波形データとを乗算して複合ノイズ信号の波形データを生成する乗算器とを備え、
前記制御装置は、前記エンベロープ生成回路に対してエンベロープの発生間隔とその長さを指定するパラメータを発生することで、前記複合ノイズの発生頻度分布及び継続時間分布を制御することを特徴とする複合ノイズ発生器。 - 前記ゲート回路装置には、フィールド・プログラマブル・ゲート・アレイを用いることを特徴とする請求項1記載の複合ノイズ発生器。
- 前記制御装置は、さらに、前記複合ノイズの平均電力、時間率による振幅確率分布、交差率分布、エンベロープ波形の少なくともいずれかを指定するパラメータを発生することを特徴とする請求項1記載の複合ノイズ発生器。
- 前記不規則ノイズ信号源は、ガウス性ノイズ信号の波形データを発生することを特徴とする請求項1記載の複合ノイズ発生器。
- 前記不規則ノイズ信号源は、互いに異なる乱数を発生する複数の一様乱数発生回路を前記パラメータに基づいて駆動し、加算出力することで複合ノイズの波形データを生成することを特徴とする請求項1記載の複合ノイズ発生器。
- 前記エンベロープ生成回路は、複数のカウント値を閾値とするカウンタと、このカウンタのカウント値と前記閾値との比較結果に基づいて予め決められた振幅値を選択する振幅値セレクタとを備えることを特徴とする請求項1記載の複合ノイズ発生器。
- 前記不規則ノイズ信号源はガウス性信号源であり、前記ガウス性信号源の動作クロックを前記クロック制御回路によって制御することで交差率分布を形成することを特徴とする請求項1記載の複合ノイズ発生器。
- 前記エンベロープ生成回路で生成するエンベロープを選択的に制御することで、振幅確率分布、継続時間分布、発生頻度分布およびエンベロープを制御することを特徴とする請求項1記載の複合ノイズ発生器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004262489A JP3961523B2 (ja) | 2004-09-09 | 2004-09-09 | 複合ノイズ発生器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004262489A JP3961523B2 (ja) | 2004-09-09 | 2004-09-09 | 複合ノイズ発生器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006080879A JP2006080879A (ja) | 2006-03-23 |
JP3961523B2 true JP3961523B2 (ja) | 2007-08-22 |
Family
ID=36159970
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004262489A Expired - Fee Related JP3961523B2 (ja) | 2004-09-09 | 2004-09-09 | 複合ノイズ発生器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3961523B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011077603A (ja) * | 2009-09-29 | 2011-04-14 | Kyocera Mita Corp | 情報処理装置および画像形成装置 |
JP2013110639A (ja) * | 2011-11-22 | 2013-06-06 | Panasonic Corp | ネットワークシステム及びセキュリティ装置 |
CN103559168B (zh) * | 2013-10-28 | 2017-02-08 | 中国电子科技集团公司第四十一研究所 | 一种连续确定大点数幅度概率分布的方法和装置 |
CN106443438A (zh) * | 2016-11-25 | 2017-02-22 | 国网四川省电力公司成都供电公司 | 一种用于高压开关断口取样的激励电源装置及使用方法 |
CN109039303B (zh) * | 2017-06-12 | 2021-12-24 | 科大国盾量子技术股份有限公司 | 一种生成脉冲电压信号的方法、装置及系统 |
-
2004
- 2004-09-09 JP JP2004262489A patent/JP3961523B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006080879A (ja) | 2006-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011158473A (ja) | 信号発生装置及び方法 | |
JPH06274561A (ja) | デジタル回路設計のデバッグ方法及びその装置 | |
JP4046518B2 (ja) | ビット・エラー・レート測定 | |
EP1361446A3 (en) | Method and apparatus for generating electronic test programs and data structure | |
US6998893B2 (en) | Circuit and method for inducing jitter to a signal | |
JP3961523B2 (ja) | 複合ノイズ発生器 | |
US7031899B2 (en) | System for characterizing simulated circuit logic and behavior | |
JP2011232217A (ja) | データ信号品質評価装置 | |
CN102111129B (zh) | 具有输出噪声信号功能的信号发生器和输出噪声信号的方法 | |
Venkataramani et al. | Finding best voltage and frequency to shorten power-constrained test time | |
US20090157376A1 (en) | Techniques for Incorporating Timing Jitter and/or Amplitude Noise into Hardware Description Language-based Input Stimuli | |
JP5463781B2 (ja) | パラメータ算出装置、シミュレーション装置およびパラメータ算出プログラム | |
US8032350B2 (en) | Techniques for generating and simulating a simulatable vector having amplitude noise and/or timing jitter added thereto | |
US20080234965A1 (en) | Test apparatus and electronic device | |
US20060071821A1 (en) | Method for verifying a circuit function | |
CN112269422A (zh) | 一种时钟发生电路以及展频测试系统 | |
Kim et al. | Analysis and simulation of jitter sequences for testing serial data channels | |
Banerjee et al. | Infant mortality tests for analog and mixed-signal circuits | |
JP7483165B1 (ja) | 集積回路試験システム、集積回路試験装置、集積回路試験方法、及びプログラム | |
JP2003240823A (ja) | プログラム変換方法、プログラム変換システム、プログラム変換プログラム、治具の設計システム、冶具の設計プログラムおよびプログラムが記録された記録媒体 | |
JP3997950B2 (ja) | 周期性擬似雑音発生方法と装置 | |
Liu et al. | Small delay fault simulation for sequential circuits | |
Liu et al. | Using an FPGA-based system for IEEE 1641 waveform generation | |
WO2004111886A1 (ja) | 伝送信号解析方法、プログラム及び装置 | |
CN104734673A (zh) | 猝发参数可变的信号发生器和循环数可变的猝发信号发生器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061012 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070508 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070516 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |