JP5463781B2 - パラメータ算出装置、シミュレーション装置およびパラメータ算出プログラム - Google Patents
パラメータ算出装置、シミュレーション装置およびパラメータ算出プログラム Download PDFInfo
- Publication number
- JP5463781B2 JP5463781B2 JP2009180950A JP2009180950A JP5463781B2 JP 5463781 B2 JP5463781 B2 JP 5463781B2 JP 2009180950 A JP2009180950 A JP 2009180950A JP 2009180950 A JP2009180950 A JP 2009180950A JP 5463781 B2 JP5463781 B2 JP 5463781B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- frequency component
- unit
- signal
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/28—Measuring attenuation, gain, phase shift or derived characteristics of electric four pole networks, i.e. two-port networks; Measuring transient response
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Measurement Of Resistance Or Impedance (AREA)
Description
図1は、本実施例1に係るパラメータ算出装置の構成を示す機能ブロック図である。図1に示すように、パラメータ算出装置1は、信号生成部10、信号入力部20、周波数成分分解部30およびパラメータ算出部40を有する。
このようにして、パラメータ算出装置1は、互いに異なる周波数成分を含む複数の入力信号をそれぞれ異なる入力ポートに同時に入力し、各入力信号が合成された合成信号がポートから出力される。さらに、パラメータ算出装置1は、ポートによって出力された合成信号から各入力信号に対応する周波数成分を取り出せるので、合成信号の周波数成分毎に対応する入力信号の入力ポートを識別できる。その結果、パラメータ算出装置1は、複数の入力ポートと出力ポートとの間のSパラメータを纏めて算出できることとなり、算出時間を短縮でき、複数のポート間のSパラメータを効率的に算出することができる。
図3は、本実施例2に係るパラメータ算出装置2の構成を示す機能ブロック図である。パラメータ算出装置2は、入力部3と、出力部5と、制御部100と、記憶部50とを有する。
次に、実施例2に係るパラメータ算出処理の処理手順を、図7を参照して説明する。図7は、実施例2に係るパラメータ算出処理の処理手順を示すフローチャートである。
上記実施例2によれば、パラメータ算出装置2は、互いに異なる周波数成分を含む少なくとも2個の入力信号を生成し、生成された入力信号を電子回路の異なるポートに同時に入力するようにした。また、パラメータ算出装置2は、入力された各入力信号を合成されて出力される出力ポートの出力信号を周波数成分に分解し、分解された周波数成分の出力値と、複数のポートに同時に入力された入力信号の周波数成分の入力値とに基づき、電子回路のポート間のSパラメータを算出するようにした。
ここで、パラメータ算出装置2を用いてプリント基板のSパラメータを算出する具体的な事例を、図8および図9を参照しながら説明する。図8は、パラメータ算出装置2を用いた解析事例を示す説明図であり、図8(a)では、Sパラメータを算出する対象であるプリント基板を示し、図8(b)(c)では、プリント基板に複数の入力波形を入力してSパラメータを算出する動作を示す。また、図9は、パラメータ算出装置2を用いた解析結果を示す説明図である。
また、図1および図3に示したパラメータ算出装置1および2の構成は、要旨を逸脱しない範囲で種々に変更することができる。例えば、パラメータ算出装置2の制御部100の機能をソフトウェアとして実装し、これをコンピュータで実行することにより、パラメータ算出装置2と同等の機能を実現することもできる。以下に、パラメータ算出装置2の各種処理部の機能をソフトウェアとして実装したパラメータ算出プログラム1071を実行するコンピュータの一例を示す。
前記信号生成部によって生成された入力信号を試験対象物の異なるポートに同時に入力する信号入力部と、
前記信号入力部によって入力された各入力信号が合成されて出力される出力ポートの出力信号を前記周波数成分に分解する周波数成分分解部と、
前記周波数成分分解部によって分解された周波数成分の出力値と、複数のポートに同時に入力された入力信号の周波数成分の入力値とに基づき、前記試験対象物のポート間の伝達係数を示すパラメータを算出するパラメータ算出部と
を有することを特徴とするパラメータ算出装置。
複数の入力信号の基準となる所定基準信号の周波数スペクトル分布を算出し、当該周波数スペクトル分布に含まれる複数の周波数成分の中から所定間隔となる周波数成分の組を選択する第1の周波数選択部と、
前記第1の周波数選択部によって選択された周波数成分の組に含まれる各周波数成分をそれぞれ所定値だけ変化させた周波数成分の組を選択する第2の周波数選択部とを有し、
前記第1の周波数選択部および前記第2の周波数選択部によってそれぞれ選択された周波数成分の組に含まれる周波数成分を合成して、複数の入力信号を生成することを特徴とする付記1に記載のパラメータ算出装置。
前記信号生成部によって生成された各入力信号が試験対象物の異なるポートに同時に入力された場合における出力ポートの出力信号を求める解析部と、
前記解析部によって求められた出力ポートの出力信号を前記周波数成分に分解する周波数成分分解部と、
前記周波数成分分解部によって分解された周波数成分の出力値と、複数のポートに同時に入力された入力信号の周波数成分の入力値とに基づき、前記試験対象物のポート間の伝達係数を示すパラメータを算出するパラメータ算出部と
を有することを特徴とするシミュレーション装置。
前記周波数成分分解手順によって分解された周波数成分の出力値と、複数のポートに同時に入力された入力信号の周波数成分の入力値とに基づき、前記試験対象物のポート間の伝達係数を示すパラメータを算出するパラメータ算出手順と
をコンピュータに実行させることを特徴とするパラメータ算出プログラム。
互いに異なる周波数成分を含む少なくとも2個の入力信号を生成する信号生成工程と、
前記信号生成工程によって生成された入力信号を前記試験対象物の異なるポートに同時に入力する信号入力工程と、
前記信号入力工程によって入力された各入力信号が合成されて出力される出力ポートの出力信号を前記周波数成分に分解する周波数成分分解工程と、
前記周波数成分分解工程によって分解された周波数成分の出力値と、複数のポートに同時に入力された入力信号の周波数成分の入力値とに基づき、前記試験対象物のポート間の伝達係数を示すパラメータを算出するパラメータ算出工程と、
を含むことを特徴とするパラメータ算出方法。
3 入力部
4 電磁界解析装置
5 出力部
9 シミュレータ装置
10 信号生成部
11 基準周波数成分選択部
12 周波数成分組合せ算出部
13 入力波形生成部
20 信号入力部
30 周波数成分分解部
40 パラメータ算出部
41 ポート間パラメータ算出部
42 フィッティング部
50 記憶部
51 入力波形参照記憶部
52 パラメータ算出結果記憶部
71 シミュレーションモデル解析データ記憶部
72 電磁界解析実行部
Claims (7)
- 入力信号毎に互いに異なる周波数成分を含む少なくとも2個の入力信号を生成する信号生成部と、
前記信号生成部によって生成された入力信号を試験対象物の異なるポートに同時に入力する信号入力部と、
前記信号入力部によって入力された各入力信号が合成されて出力される出力ポートの出力信号を前記周波数成分に分解する周波数成分分解部と、
前記周波数成分分解部によって分解された周波数成分の出力値と、複数のポートに同時に入力された入力信号の周波数成分の入力値とに基づき、前記試験対象物のポート間の伝達係数を示すパラメータを算出するパラメータ算出部と
を有することを特徴とするパラメータ算出装置。 - 前記信号生成部は、
複数の入力信号の基準となる所定基準信号の周波数スペクトル分布を算出し、当該周波数スペクトル分布に含まれる複数の周波数成分の中から所定間隔となる周波数成分の組を選択する第1の周波数選択部と、
前記第1の周波数選択部によって選択された周波数成分の組に含まれる各周波数成分をそれぞれ所定値だけ変化させた周波数成分の組を選択する第2の周波数選択部とを有し、
前記第1の周波数選択部および前記第2の周波数選択部によってそれぞれ選択された周波数成分の組に含まれる周波数成分を合成して、複数の入力信号を生成することを特徴とする請求項1に記載のパラメータ算出装置。 - 前記第2の周波数選択部は、前記第1の周波数選択部によって選択された周波数成分の組に含まれる互いに隣り合う周波数成分間を前記所定値の倍数で分割し、前記所定値の同一倍数で分割された周波数成分を一組として選択することを特徴とする請求項2に記載のパラメータ算出装置。
- 前記所定値は、前記入力信号の解析に用いる周波数分解能を示す値であることを特徴とする請求項2または請求項3に記載のパラメータ算出装置。
- 前記信号入力部は、前記試験対象物のポートの数が前記信号生成部によって生成された複数の入力信号の数より小さい場合には、前記ポートの数分の各入力信号を、前記試験対象物の全ポートに同時に入力することを特徴とする請求項1に記載のパラメータ算出装置。
- 入力信号毎に互いに異なる周波数成分を含む少なくとも2個の入力信号を生成する信号生成部と、
前記信号生成部によって生成された各入力信号が試験対象物の異なるポートに同時に入力された場合における出力ポートの出力信号を求める解析部と、
前記解析部によって求められた出力ポートの出力信号を前記周波数成分に分解する周波数成分分解部と、
前記周波数成分分解部によって分解された周波数成分の出力値と、複数のポートに同時に入力された入力信号の周波数成分の入力値とに基づき、前記試験対象物のポート間の伝達係数を示すパラメータを算出するパラメータ算出部と
を有することを特徴とするシミュレーション装置。 - 入力信号毎に互いに異なる周波数成分を含む少なくとも2個の入力信号が試験対象物の異なるポートに同時に入力された場合において、各入力信号が合成されて出力される出力ポートの出力信号を前記周波数成分に分解する周波数成分分解手順と、
前記周波数成分分解手順によって分解された周波数成分の出力値と、複数のポートに同時に入力された入力信号の周波数成分の入力値とに基づき、前記試験対象物のポート間の伝達係数を示すパラメータを算出するパラメータ算出手順と
をコンピュータに実行させることを特徴とするパラメータ算出プログラム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009180950A JP5463781B2 (ja) | 2009-08-03 | 2009-08-03 | パラメータ算出装置、シミュレーション装置およびパラメータ算出プログラム |
DE102010027073A DE102010027073A1 (de) | 2009-08-03 | 2010-07-13 | Parameterberechnungsvorrichtung und Simulationsvorrichtung |
US12/838,905 US8593132B2 (en) | 2009-08-03 | 2010-07-19 | Parameter calculating apparatus and simulation apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009180950A JP5463781B2 (ja) | 2009-08-03 | 2009-08-03 | パラメータ算出装置、シミュレーション装置およびパラメータ算出プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011033503A JP2011033503A (ja) | 2011-02-17 |
JP5463781B2 true JP5463781B2 (ja) | 2014-04-09 |
Family
ID=43430284
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009180950A Expired - Fee Related JP5463781B2 (ja) | 2009-08-03 | 2009-08-03 | パラメータ算出装置、シミュレーション装置およびパラメータ算出プログラム |
Country Status (3)
Country | Link |
---|---|
US (1) | US8593132B2 (ja) |
JP (1) | JP5463781B2 (ja) |
DE (1) | DE102010027073A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9157943B2 (en) * | 2010-08-13 | 2015-10-13 | Tektronix, Inc. | Multi-channel frequency domain test and measurement instrument |
JP6540610B2 (ja) * | 2016-06-13 | 2019-07-10 | 株式会社村田製作所 | 伝送特性測定方法及び伝送特性測定装置 |
US10866269B2 (en) * | 2017-11-16 | 2020-12-15 | Microchip Technology Incorporated | Fast frequency calculator |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63246681A (ja) * | 1987-04-01 | 1988-10-13 | Manabu Koda | 多数の電子部品のインピ−ダンスを同時に測定する装置 |
US5495173A (en) * | 1994-07-05 | 1996-02-27 | Motorola, Inc. | Method and apparatus for characterizing a differential circuit |
US5561378A (en) * | 1994-07-05 | 1996-10-01 | Motorola, Inc. | Circuit probe for measuring a differential circuit |
US6208946B1 (en) * | 1997-09-30 | 2001-03-27 | Advantest Corp. | High speed fourier transform apparatus |
US6529844B1 (en) * | 1998-09-02 | 2003-03-04 | Anritsu Company | Vector network measurement system |
US6421624B1 (en) | 1999-02-05 | 2002-07-16 | Advantest Corp. | Multi-port device analysis apparatus and method and calibration method thereof |
DE19926454C2 (de) | 1999-06-10 | 2002-02-28 | Rohde & Schwarz | Vektorieller Netzwerkanalysator |
US6230106B1 (en) * | 1999-10-13 | 2001-05-08 | Modulation Instruments | Method of characterizing a device under test |
US7359814B1 (en) * | 2000-02-07 | 2008-04-15 | Advantest | Multi-port analysis apparatus and method and calibration method thereof |
US20030065498A1 (en) * | 2001-07-06 | 2003-04-03 | Bois Karl J. | Software tool for generation of scattering parameter models of N-port lumped element circuits for use in spice simulators |
GB2382662B (en) * | 2001-11-29 | 2003-12-10 | Univ Cardiff | High frequency circuit analyzer |
DE10246700B4 (de) * | 2002-10-07 | 2009-10-15 | Rohde & Schwarz Gmbh & Co. Kg | Meßvorrichtung, insbesondere vektorieller Netzwerkanalysator, mit getrennten Oszillatoren |
US7098670B2 (en) * | 2004-03-02 | 2006-08-29 | Cole J Bradford | Method and system of characterizing a device under test |
US8219335B2 (en) * | 2004-03-23 | 2012-07-10 | Marti Jose R | Electric winding displacement detection method and apparatus |
-
2009
- 2009-08-03 JP JP2009180950A patent/JP5463781B2/ja not_active Expired - Fee Related
-
2010
- 2010-07-13 DE DE102010027073A patent/DE102010027073A1/de not_active Ceased
- 2010-07-19 US US12/838,905 patent/US8593132B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE102010027073A1 (de) | 2011-02-10 |
US20110025297A1 (en) | 2011-02-03 |
JP2011033503A (ja) | 2011-02-17 |
US8593132B2 (en) | 2013-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FR2897178A1 (fr) | Procede d'estimation d'un bruit genere dans un systeme electronique et procede de test d'immunite au bruit associe | |
US20210200925A1 (en) | System and method for predicting performance, power and area behavior of soft ip components in integrated circuit design | |
JP5463781B2 (ja) | パラメータ算出装置、シミュレーション装置およびパラメータ算出プログラム | |
JP2009092437A (ja) | テストパターン評価方法及びテストパターン評価装置 | |
Oliver et al. | Power estimations vs. power measurements in Spartan-6 devices | |
JP5561274B2 (ja) | 電源設計システム、電源設計方法、及び電源設計用プログラム | |
CN116245060A (zh) | 数字电路的分析方法、装置、电子设备、存储介质 | |
Sarge | Evaluating Simulink HDL coder as a framework for flexible and modular hardware description | |
Nam et al. | Machine-learning based analog and mixed-signal circuit design and optimization | |
TWI396109B (zh) | 信號選擇裝置與系統與電路模仿器及方法與程式產品 | |
Yogi et al. | Spectral RTL test generation for gate-level stuck-at faults | |
Yogi et al. | High-level test generation for gate-level fault coverage | |
Fey et al. | BDD circuit optimization for path delay fault testability | |
Kouretas et al. | Residue arithmetic for variation-tolerant design of multiply-add units | |
JP2009134683A (ja) | 等価回路パラメータ生成装置、並びに生成方法 | |
US8131521B1 (en) | Block specific harmonic balance analysis system | |
JP5293461B2 (ja) | スキャンチェーンの生成方法、スキャンチェーンの生成プログラムおよび集積回路 | |
JP4185098B2 (ja) | 伝送信号解析プログラム、方法及び装置 | |
JP2009198288A (ja) | 半導体集積回路の検証装置 | |
Qui et al. | Cluster-based delta-QMC technique for fast yield analysis | |
JP5262996B2 (ja) | 論理シミュレーション装置、方法、及びプログラム | |
JP2013190937A (ja) | 半導体集積回路の電源ノイズ解析装置及び電源ノイズ解析方法 | |
Beigmohammadi et al. | Combinational Hybrid Signal Selection With Updated Reachability Lists for Post-Silicon Debug | |
JP4985211B2 (ja) | 論理回路のシミュレーション | |
Meixner et al. | Statistical modeling of glitching effects in estimation of dynamic power consumption |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120405 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130903 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131101 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140106 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |