JP4185098B2 - 伝送信号解析プログラム、方法及び装置 - Google Patents
伝送信号解析プログラム、方法及び装置 Download PDFInfo
- Publication number
- JP4185098B2 JP4185098B2 JP2005506895A JP2005506895A JP4185098B2 JP 4185098 B2 JP4185098 B2 JP 4185098B2 JP 2005506895 A JP2005506895 A JP 2005506895A JP 2005506895 A JP2005506895 A JP 2005506895A JP 4185098 B2 JP4185098 B2 JP 4185098B2
- Authority
- JP
- Japan
- Prior art keywords
- output waveform
- transmission signal
- signal
- analysis
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
Description
Vr/Va=(Zr−Z0)/(Zr+Z0)=m (1)
但し、mは受電端における反射係数
が成り立つ。受電端104の反射波は送電端102に戻り、そこで再び反射し受電端104に向かう。反射係数mが0でない限り、これを繰り返すことになる。
と空間で離散化する有限差分時間領域法(FDTD:Finite Difference Time−Domain Method)が汎用性が高く、並列計算も可能であり、コンピュータシミュレーションに適している。
回路ボードの設計情報の中から信号解析を行う送電端及び受電端で構成される配線モデルを指定するステップと、
送電端に信号パターンを入力した際に受電端で受信される出力波形を解析して生成する解析ステップと、
所定ビット数のランダム信号のビットに応じて出力波形を選択して、各ビット位置を起点に選択された出力波形を所定ビット数分生成する出力波形生成ステップと、
所定ビット数分の出力波形を合成してランダム信号を送電端に入力した際に受電端で受信される出力波形を生成する波形合成ステップと、
を実行させることを特徴とする。
波形を分解した基本的な信号といえる。したがってランダム信号のビット位置に合わせ解析で得られた2種類の基本的な出力信号波形を合成することで、100ビットのランダム信号の伝送結果が簡単に得られる。
回路ボードの設計情報の中から信号解析を行う送電端及び受電端で構成される配線モデルを指定するステップと、
送電端に信号パターンを入力した際に受電端で受信される出力波形を解析して生成する解析ステップと、
所定ビット数のランダム信号のビットに応じて出力渡形を選択して、各ビット位置を起点に選択された出力波形を所定ビット数分生成する出力波形生成ステップと、
所定ビット数分の出力波形を合成してランダム信号を送電端に入力した際に受電端で受信される出力波形を生成する波形合成ステップと、
を備えたことを特徴とする。
電端で受信される出力波形を生成する波形合成部とを備えたことを特徴とする。
[図2]反射ノイズの影響を受けた送電端と受電端の各電圧のタイムチャート;
[図3]送電端の入力信号をステップ変化させた際の動作周波数が低く負荷の応答も遅い場合の受電端電圧と負荷動作のタイムチャート;
[図4]電端の入力信号をランプ変化させた際の動作周波数が低く負荷の応答も遅い場合の受電端電圧と負荷動作のタイムチャート;
[図5]送電端の入力信号をステップ変化させた際の動作周波数が高く負荷の応答も早い場合の受電端電圧と負荷動作のタイムチャート;
[図6]本発明の実施形態を示した機能構成のブロック図;
[図7]本発明が適用されるコンピュータのハードウェア環境のブロック図;
[図8]本発明で伝送信号の解析を行う回路ボードと配線モデルの説明図;
[図9]図9は伝送信号解析に使用するランダム信号を分解したタイムチャート;
[図10]本発明の伝送信号解析で使用する二種類の基本的な入力信号パターンのタイムチャート;
[図11]0から1に変化する第1入力信号パターンを送電端に入力した線路モデルの3次元電磁界解析で生成された第1出力信号パターンのタイムチャート;
[図12]1から0に変化する第2入力信号パターンを送電端に入力した線路モデルの3次元電磁界解析で生成された第2出力信号パターンのタイムチャート;
[図13]ランダム信号の各ビットタイミングに合わせて生成した受電端での出力信号のタイムチャートとその合成出力信号のタイムチャート;
[図14]図13について各ビット出力信号の合成方法を示したタイムチャート;
[図15]図13の合成出力信号から生成されたアイパターンの説明図;
[図16]本発明による伝送信号解析処理のフローチャート;
ために使用するランダム入力信号Eiの先頭の8ビット部分を取り出している。
ステップS1:回路設計データファイル12に格納された回路ボードの設計情報の中から信号解析を行う配線モデルを選択する。
ステップS2:図6(A)の0から1に立ち上がる第1入力信号パターンを配線モデルの送電端に入力し、このときの受電端の第1出力信号パターンを、3次元空間電磁界解析により生成する。
ステップS3:図7(A)の第2入力信号パターンを配線モデルの送電端に入力した際の受電端の第2出力信号パターンを、3次元空間電磁界解析により生成する。
ステップS4:3次元電磁界解析により生成された第1出力信号パターンと第2出力信号パターンを用いて、nビット例えば100ビットの擬似ランダム信号の入力ビット列に対応したタイミングを持つ時間的にずらしたn個の出力波形を生成する。
ステップS5:n個の出力波形の合成波形を生成する。
ステップS6:合成波形を1ビットずつ重ねてアイパターンを生成して表示する。
ここで図12の伝送信号解析処理において最も処理時間がかかるのは、ステップS2,ステップS3の3次元電磁界解析により配線モデルの受電端の出力波形を生成する処理となる。これに対し、ステップS4の3次元電磁界解析により得られた2種類の出力波形をランダム信号のビットに応じて選択し且つビットタイミングに合わせて時間的にずらして生成する処理、及びステップS5のn個の出力波形の合成は、3次元電磁界解析に比べるとコンピュータによる処理としては瞬時に終了する。もちろん、ステップS6のアイパターンの生成表示も同じである。
っては、ランダム信号のビット数に比例して処理時間がかかるようになるが、本発明にあってはランダム信号のビット数が増加しても、3次元電磁界解析を行う処理は2種類の入力信号パターンにおける2〜3回分と変化がなく、したがってランダム信号のビット数が例えば倍の200ビットになったとしても処理時間はほとんど増加しない。
Claims (33)
- コンピュータに、
回路ボードの設計情報の中から信号解析を行う送電端及び受電端で構成される配線モデルを指定するステップと、
前記送電端に信号パターンを入力した際に前記受電端で受信される出力波形を解析して生成する解析ステップと、
所定ビット数のランダム信号のビットに応じて前記出力波形を選択して、各ビット位置を起点に選択された前記出力波形を前記所定ビット数分生成する出力波形生成ステップと、
前記所定ビット数分の出力波形を合成して前記ランダム信号を前記送電端に入力した際に受電端で受信される出力波形を生成する波形合成ステップと、
を実行させることを特徴とする伝送信号解析プログラム。 - 請求項1の伝送信号解析プログラムに於いて、前記配線モデルを指定するステップは、前記受電端に配線及び負荷が接続されたことを特徴とする伝送信号解析プログラム。
- 請求項1の伝送信号解析プログラムに於いて、前記解析ステップは、前記送電端に0から1に変化する信号パターンを入力した際に前記受電端で受信される第1出力波形を解析して生成すると共に、前記送電端に1から0に変化する信号パターンを入力した際に前記受電端で受信される第2出力波形を解析して生成することを特徴とする伝送信号解析プログラム。
- 請求項1の伝送信号解析プログラムに於いて、前記解析ステップは、反射ノイズが静定する時間分の出力波形を解析して生成することを特徴とする伝送信号解析プログラム。
- 請求項1の伝送信号解析プログラムに於いて、前記解析ステップは、信号伝送時間の数倍分の出力波形を解析して生成することを特徴とする伝送信号解析プログラム。
- 請求項1の伝送信号解析プログラムに於いて、前記解析ステップは、前記配線モデルの3次元電磁界解析により出力波形を生成することを特徴とする伝送信号解析プログラム。
- 請求項1の伝送信号解析プログラムに於いて、前記解析ステップは、前記配線モデルの
伝送クロック周波数を1GHz以上として出力波形を解析することを特徴とする伝送信号解析プログラム。 - 請求項1の伝送信号解析プログラムに於いて、前記出力波形生成ステップは、所定ビット数のランダム信号のビット1で前記第1出力波形を選択すると共にビット0で前記第2出力波形を選択して、各ビット位置を起点に選択された前記第1出力波形又は第2出力波形を前記所定ビット数分生成することを特徴とする伝送信号解析プログラム。
- 請求項1の伝送信号解析プログラムに於いて、前記波形合成ステップは、前記ランダム信号のビット周期毎に反転し、且つ各反転タイミングにおける1又は複数の出力波形の正又は負の変化分の総和を波形変化量とする合成波形を生成することを特徴とする伝送信号解析プログラム。
- 請求項1の伝送信号解析プログラムに於いて、前記出力波形生成ステップは、前記ランダム信号は100ビットを越えるビット列であることを特徴とする伝送信号解肝プログラム。
- 請求項1の伝送信号解析プログラムに於いて、コンピュータに、前記波形合成により生成された出力波形からアイパターンを生成して表示するアイパターン表示ステップを実行させることを特徴とする伝送信号解析プログラム。
- 回路ボードの設計情報の中から信号解析を行う送電端及び受電端で構成される配線モデルを指定するステップと、
前記送電端に信号パターンを入力した際に前記受電端で受信される出力波形を解析して生成する解析ステップと、
所定ビット数のランダム信号のビットに応じて前記出力渡形を選択して、各ビット位置を起点に選択された前記出力波形を前記所定ビット数分生成する出力波形生成ステップと、
前記所定ビット数分の出力波形を合成して前記ランダム信号を前記送電端に入力した際に前記受電端で受信される出力波形を生成する波形合成ステップと、
を備えたことを特徴とする伝送信号解析方法。 - 請求項12の伝送信号解析方法に於いて、前記受電端は、配線及び負荷が接続されたことを特徴とする伝送信号解析方法。
- 請求項12の伝送信号解析方法に於いて、前記解析ステップは、前記送電端に0から1に変化する信号パターンを入力した際に前記受電端で受信される第1出力波形を解析して生成すると共に、前記送電端に1から0に変化する信号パターンを入力した際に前記受電端で受信される第2出力波形を解析して生成することを特徴とする伝送信号解析方法。
- 請求項12の伝送信号解析方法に於いて、前記解析ステップは、反射ノイズが静定する時間分の出力波形を解析して生成することを特徴とする伝送信号解析方法。
- 請求項12の伝送信号解析方法に於いて、前記解析ステップは、信号伝送時間の数倍分の出力波形を解析して生成することを特徴とする伝送信号解析方法。
- 請求項12の伝送信号解析方法に於いて、前記解析ステップは、前記配線モデルの3次元電磁界解析により出力波形を生成することを特徴とする伝送信号解析方法。
- 請求項12の伝送信号解析方法に於いて、前記解析ステップは、前記配線モデルの伝送クロック周波数を1GHz以上として出力波形を解析することを特徴とする伝送信号解析方法。
- 請求項12の伝送信号解析方法に於いて、前記出力波形生成ステップは、所定ビット数のランダム信号のビット1で前記第1出力波形を選択すると共にビット0で前記第2出力波形を選択して、各ビット位置を起点に選択された前記第1出力波形又は第2出力波形を前記所定ビット数分生成することを特徴とする伝送信号解析方法。
- 請求項12の伝送信号解析方法に於いて、前記波形合成ステップは、前記ランダム信号のビット周期毎に反転し、且つ各反転タイミングにおける1又は複数の出力波形の正又は負の変化分の総和を波形変化量とする合成波形を生成することを特徴とする伝送信号解析方法。
- 請求項12の伝送信号解析方法に於いて、前記ランダム信号は100ビットを越えるビット列であることを特徴とする伝送信号解析方法。
- 請求項12の伝送信号解析方法に於いて、更に、前記波形合成により生成された出力波形からアイパターンを生成して表示するアイパターン表示ステップを設けたことを特徴とする伝送信号解析方法。
- 回路ボードの設計情報の中から信号解析を行う送電端及び受電端で構成される配線モデルを指定する配線モデル指定部と、
前記送電端に信号パターンを入力した際に前記受電端で受信される出力波形を解析して生成する解析部と、
所定ビット数のランダム信号のビットに応じて前記出力波形を選択して、各ビット位置を起点に選択された前記出力波形を前記所定ビット数分生成する出力波形生成部と、
前記所定ビット数分の出力波形を合成して前記ランダム信号を前記送電端に入力した際に前記受電端で受信される出力波形を生成する波形合成部と、
を備えたことを特徴とする伝送信号解析装置。 - 請求項23の伝送信号解析装置に於いて、前記受電端は、配線及び負荷が接続されたことを特徴とする伝送信号解析装置。
- 請求項23の伝送信号解析装置に於いて、前記解析部は、前記送電端に0から1に変化する信号パターンを入力した際に前記受電端で受信される第1出力波形を解析して生成すると共に、前記送電端に1から0に変化する信号パターンを入力した際に前記受電端で受信される第2出力波形を解析して生成することを特徴とする伝送信号解析装置。
- 請求項23の伝送信号解析装置に於いて、前記解析部は、反射ノイズが静定する時間分の出力波形を解析して生成することを特徴とする伝送信号解析装置。
- 請求項23の伝送信号解析装置に於いて、前記解析部は、信号伝送時間の数倍分の出力波形を解析して生成することを特徴とする伝送信号解析装置。
- 請求項23の伝送信号解析装置に於いて、前記解析部は、前記配線モデルの3次元電磁界解析により出力波形を生成することを特徴とする伝送信号解析装置。
- 請求項23の伝送言号解析装置に於いて、前記解析部は、前記配線モデルの伝送クロック周波数を1GHz以上として出力波形を解析することを特徴とする伝送信号解析装置。
- 請求項23の伝送信号解析装置に於いて、前記出力波形生成部は、所定ビット数のランダム信号のビット1で前記第1出力波形を選択すると共にビット0で前記第2出力波形を選択して、各ビット位置を起点に選択された前記第1出力波形又は第2出力波形を前記所定ビット数分生成することを特徴とする伝送信号解析装置。
- 請求項23の伝送信号解析装置に於いて、前記波形合成部は、前記ランダム信号のビット周期毎に反転し、且つ各反転タイミングにおける1又は複数の出力波形の正又は負の変化分の総和を波形変化量とする合成波形を生成することを特徴とする伝送信号解析装置。
- 請求項23の伝送信号解析装置に於いて、前記ランダム信号は100ビットを越えるビット列であることを特徴とする伝送信号解析装置。
- 請求項23の伝送信号解析装置に於いて、前記波形合成により生成された出力波形からアイパターンを生成して表示するアイパターン表示部を設けたことを特徴とする伝送信号解析装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPPCT/JP03/07329 | 2003-06-10 | ||
PCT/JP2003/007329 WO2004111886A1 (ja) | 2003-06-10 | 2003-06-10 | 伝送信号解析方法、プログラム及び装置 |
PCT/JP2004/007816 WO2004111889A1 (ja) | 2003-06-10 | 2004-06-04 | 伝送信号解析プログラム、方法及び装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2004111889A1 JPWO2004111889A1 (ja) | 2006-07-20 |
JP4185098B2 true JP4185098B2 (ja) | 2008-11-19 |
Family
ID=33548972
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005506895A Expired - Fee Related JP4185098B2 (ja) | 2003-06-10 | 2004-06-04 | 伝送信号解析プログラム、方法及び装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7398504B2 (ja) |
EP (1) | EP1632876A4 (ja) |
JP (1) | JP4185098B2 (ja) |
WO (2) | WO2004111886A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009238130A (ja) * | 2008-03-28 | 2009-10-15 | Fujitsu Ltd | プリント基板設計装置およびプリント基板設計方法 |
JP5716604B2 (ja) * | 2011-08-08 | 2015-05-13 | 富士通株式会社 | 回路シミュレータプログラム,装置およびアイパターン生成方法 |
US9768833B2 (en) * | 2014-09-15 | 2017-09-19 | At&T Intellectual Property I, L.P. | Method and apparatus for sensing a condition in a transmission medium of electromagnetic waves |
JP6865112B2 (ja) * | 2017-06-06 | 2021-04-28 | 矢崎総業株式会社 | 信号処理装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3655106B2 (ja) * | 1998-05-14 | 2005-06-02 | 富士通株式会社 | ノイズチェック装置 |
JP3639116B2 (ja) * | 1998-06-12 | 2005-04-20 | 富士通株式会社 | 電磁波解析装置及び電磁波解析プログラムを記録したコンピュータ読み取り可能な記録媒体 |
JP2002032424A (ja) * | 2000-07-13 | 2002-01-31 | Mitsubishi Electric Corp | 回路解析装置、回路解析方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 |
JP3892256B2 (ja) * | 2000-09-08 | 2007-03-14 | 富士通株式会社 | 信号波形シミュレーション装置、信号波形シミュレーション方法および信号波形シミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体 |
US7149666B2 (en) * | 2001-05-30 | 2006-12-12 | University Of Washington | Methods for modeling interactions between massively coupled multiple vias in multilayered electronic packaging structures |
-
2003
- 2003-06-10 WO PCT/JP2003/007329 patent/WO2004111886A1/ja not_active Application Discontinuation
-
2004
- 2004-06-04 JP JP2005506895A patent/JP4185098B2/ja not_active Expired - Fee Related
- 2004-06-04 WO PCT/JP2004/007816 patent/WO2004111889A1/ja active Application Filing
- 2004-06-04 EP EP04745592A patent/EP1632876A4/en not_active Withdrawn
-
2005
- 2005-08-15 US US11/203,118 patent/US7398504B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP1632876A1 (en) | 2006-03-08 |
JPWO2004111889A1 (ja) | 2006-07-20 |
WO2004111889A1 (ja) | 2004-12-23 |
US20050273740A1 (en) | 2005-12-08 |
US7398504B2 (en) | 2008-07-08 |
EP1632876A4 (en) | 2007-01-10 |
WO2004111886A1 (ja) | 2004-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009238130A (ja) | プリント基板設計装置およびプリント基板設計方法 | |
Mondal et al. | Expression of Concern: Reducing pessimism in RLC delay estimation using an accurate analytical frequency dependent model for inductance | |
US7941775B2 (en) | Arbitrary waveform propagation through a logic gate using timing analysis results | |
US6925430B2 (en) | Method of and apparatus for signal-waveform simulation, and computer product | |
JP3655106B2 (ja) | ノイズチェック装置 | |
JP4185098B2 (ja) | 伝送信号解析プログラム、方法及び装置 | |
US9391794B2 (en) | Generating worst case test sequences for non-linearly driven channels | |
JP4803127B2 (ja) | 差動線路emi解析システム、差動線路emi解析方法およびプログラム | |
US20050175111A1 (en) | Broadband system models | |
US6959250B1 (en) | Method of analyzing electromagnetic interference | |
US20160253448A1 (en) | Circuit board design system, circuit board design method and program recording medium | |
US7308620B1 (en) | Method to obtain the worst case transmit data and jitter pattern that minimizes the receiver's data eye for arbitrary channel model | |
JP5040463B2 (ja) | クロストークノイズ解析方法 | |
JP5463781B2 (ja) | パラメータ算出装置、シミュレーション装置およびパラメータ算出プログラム | |
JP5067736B2 (ja) | 等価回路パラメータ生成装置 | |
US20120016651A1 (en) | Simulating the Transmission of Asymmetric Signals in a Computer System | |
US8032350B2 (en) | Techniques for generating and simulating a simulatable vector having amplitude noise and/or timing jitter added thereto | |
JP4761152B2 (ja) | 伝送線路特性のモデル化方法およびそのモデル化装置 | |
Fey et al. | BDD circuit optimization for path delay fault testability | |
JP2006309667A (ja) | 動作合成検証装置及び方法 | |
US8510092B2 (en) | Recursive summation algorithms useful for statistical signal analysis of transmission of signals in a computer system | |
Zhong et al. | A study of a hybrid phase-pole macromodel for transient simulation of complex interconnects structures | |
WO2004100023A2 (en) | Verification of hardware designs with multiple asynchronous frequency domains | |
JP2004240947A (ja) | ノイズ対策部品の選択方法およびプログラム | |
JP2005100171A (ja) | 対策済回路図作成装置、電子回路基板設計装置、対策済回路図作成方法、対策済回路図作成プログラム、および該プログラムを記録した記録媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050819 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080812 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080904 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130912 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |