JP2009134683A - 等価回路パラメータ生成装置、並びに生成方法 - Google Patents
等価回路パラメータ生成装置、並びに生成方法 Download PDFInfo
- Publication number
- JP2009134683A JP2009134683A JP2008049169A JP2008049169A JP2009134683A JP 2009134683 A JP2009134683 A JP 2009134683A JP 2008049169 A JP2008049169 A JP 2008049169A JP 2008049169 A JP2008049169 A JP 2008049169A JP 2009134683 A JP2009134683 A JP 2009134683A
- Authority
- JP
- Japan
- Prior art keywords
- equivalent circuit
- residue
- constraint condition
- frequency characteristic
- circuit parameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Filters And Equalizers (AREA)
Abstract
【解決手段】本発明に係る第1の等価回路パラメータ生成方法は、留数kを含んだ形式に近似された測定対象物の周波数特性と、留数kからなる等価回路パラメータを有する等価回路とを準備し(ステップS1〜S3)、最小自乗近似を用いて周波数特性の留数kを算出することにより、測定対象物の周波数特性に近似した周波数特性を有する等価回路の前記等価回路パラメータを生成する方法であって、最小自乗近似を行う前に、等価回路パラメータが負とならないような留数kに関する第1の拘束条件を決定し(ステップS4)、当該第1の拘束条件下で最小自乗近似を行う(ステップS5)。
【選択図】図3
Description
同様に、LSIの分野においても、動作周波数の上昇に伴って、素子間配線による信号伝播遅延、素子間配線同士の干渉等の問題が顕在化してきている。これらのメカニズムを解析し、適切な対策を施すためにも、素子間配線のモデリングは非常に重要である。
(1)式を展開して、部分分数で表現すると次式となる。
また、(3)式において、測定周波数特性値ベクトルxc及び留数ベクトルkは、
ここで、(5)式の“N”は、測定サンプル数である。また、X(sN)は測定によって得られたN番目のサンプル周波数における測定周波数特性値である。
本来、Fosterの第1回路(図1参照)及び第2回路(図2参照)は受動性を有する集中定数素子からなり、回路全体としても受動性を示すべきものある。しかしながら、回路の一部に負の素子値を有する集中定数素子が含まれると、当該回路は局所的に受動性を有していないことになり、回路全体としても受動性を有さない可能性がある。
したがって、従来の等価回路パラメータ生成方法で得られた等価回路の周波数特性は、現実の測定対象物と大きくかけ離れた周波数特性となる場合があった。また、当該回路を用いたシミュレーションは不安定になる場合があり、信頼性が問題となっていた。
この方法では、最小自乗近似によって得られた等価回路パラメータのうち、負となった素子の素子値を強制的に“0”にすることにより、等価回路の受動性を確保している。しかしながら、この方法によって得られた等価回路は、勝手に値が変更された集中定数素子が含まれることになるので、周波数特性のモデリングの精度が問題となっていた。
J. Morsey and A.C. Cangellaris,"PRIME: passive realization of interconnect models from measured data", IEEE Electrical Performance of Electronic Packaging, 2001, pp.47-50
前記最小自乗近似を行う前に、(数13)式で表される、前記所定の周波数範囲内についての第2の拘束条件を決定し、
前記第2の拘束条件下で前記最小自乗近似を行い、留数kを算出することを特徴とする。
以下、添付図面を参照して、本発明に係る第1の等価回路パラメータ生成方法について説明する。本方法では、各等価回路パラメータが負となることを禁止することにより、局所的に見ても全体として見ても等価回路の受動性が確保されるような拘束条件が決定される。
この等価回路において、R0、L∞が負とならない条件は、(8)式より、
ステップS4で決定された(18)式の条件(以下、「第1の拘束条件」)下でステップS5の最小自乗近似を行うことで、すべての素子値が負とならないことが保証された留数ベクトルkを算出することができる。なお、(19)式の行列Dを、以下、「第1の拘束条件行列」と称する。
また、第1の拘束条件によれば、すべての素子値が負とならないように調整されるとともに、この調整に伴って、他の素子値が最小自乗近似の過程で調整されるので、等価回路全体としての周波数特性の精度が悪化するのを防ぐことができる。
さらに、本発明に係る第1の等価回路パラメータ生成方法で得られる等価回路は、負となっていた幾つかの素子値が“0”になるので、当該等価回路を用いたシミュレーションを簡略化及び高速化することができる。
本比較実験では、50μFの乾式進相コンデンサを2個直列に接続したものを測定対象物とし、その周波数特性をインピーダンスメータで測定した。また、本比較実験では、等価回路としてFosterの第2回路を選択し、次数m=2、n=3の下で個数Ns=1、Nc=1とし、最小自乗近似を行った。
なお、前記の通り、次数m、n、及び個数Ns、Ncは任意に決定することができる。基本的に、個数NsとNcを大きくするとモデリングの精度が上がるが、最小自乗近似の計算に時間を要することとなる。また、個数Ns及びNcによるモデリング精度の向上には限界があり、一定以上にしてもほとんどモデリング精度は向上しない。
図4(A)に示すアドミタンス特性については、いずれの方法に係る周波数特性も乾式進相コンデンサの周波数特性(測定値)をよく再現している。また、図4(B)に示す位相特性については、100Hz、1〜10MHz付近の帯域において、比較方法に係るグラフは誤差が比較的大きい。これは、負となった素子値を、無理やり“0”にし、他の素子値を調整しなかったためだと思われる。
なお、従来方法に係るグラフは、アドミタンス及び位相の両特性において乾式進相コンデンサの周波数特性(測定値)をよく再現しているが、前記の通り、従来方法に係る等価回路は全体として受動性が保証されていない。したがって、この等価回路は、乾式進相コンデンサの周波数特性とかけ離れた特性を示すおそれがある。
本比較実験では、500μHのトロイダルコアを測定対象物とし、その周波数特性をインピーダンスメータで測定した。また、本比較実験では、等価回路としてFosterの第1回路を選択し、次数m=5、n=6の下で個数Ns=0、Nc=3とし、最小自乗近似を行った。
図5(A)に示すインピーダンス特性については、従来方法及び本発明に係る第1の生成方法で得られた周波数特性は、いずれもトロイダルコアの周波数特性(測定値)をよく再現している。一方、比較方法に係るグラフは、10kHz以下の帯域で他の方法に比べて誤差が大きくなっている。さらに、比較方法で得られた周波数特性は、全周波数帯域において、トロイダルコアの位相特性(測定値)を全く再現できていない(図5(B)参照)。
なお、比較実験1と同様に、従来方法で得られた周波数特性は、インピーダンス及び位相の両特性においてトロイダルコアの周波数特性(測定値)をよく再現しているが、前記の通り、従来方法に係る等価回路は全体として受動性が保証されていない。したがって、この等価回路は、トロイダルコアの周波数特性とかけ離れた特性を示すおそれがある。
続いて、添付図面を参照して、本発明に係る第2の等価回路パラメータ生成方法について説明する。本生成方法では、等価回路全体としての受動性が確保されるような拘束条件が決定される。その一方で、本生成方法では、個々の等価回路パラメータが負となることは禁止されないので、等価回路が局所的に受動性を失うことは許容される。
つまり、第2の等価回路パラメータ生成方法では、第1の等価回路パラメータ生成方法よりも緩和された拘束条件下で最小自乗近似を行う。これにより、第1の等価回路パラメータ生成方法で得られる等価パラメータよりも、さらにモデリング精度の高い等価回路パラメータが得られることが期待できる。
ステップS4で決定された(20)式の条件下でステップS5の最小自乗近似を行うことで、等価回路が全体として受動性を有することが保証された留数ベクトルkを算出することができる。
また、第2の拘束条件は、局所的に受動性が失われることを禁止するものではないので、個々の等価回路パラメータの自由度が高い。したがって、第2の等価回路パラメータ生成方法によれば、第1の拘束条件を使用して得た等価回路よりも、さらにモデリング精度の高い等価回路を得ることができる。
本比較実験では、220nFの積層セラミックコンデンサを測定対象物とし、その周波数特性をインピーダンスメータで測定した。また、本比較実験では、等価回路としてG0とC∞を省略したFosterの第2回路を選択し、次数m=8、n=9の下で個数Ns=1、Nc=4とし、最小自乗近似を行った。
図6(A)に示すアドミタンス特性については、いずれの方法で得られた周波数特性も積層セラミックコンデンサの周波数特性(測定値)をよく再現している。また、図6(B)に示す位相特性については、各方法で得られた周波数特性は、特に30〜60MHz付近の帯域において誤差を有しているものの、各方法で得られた周波数特性同士にはほとんど差異がないように見える。
まず、単に最小自乗近似を行っただけの従来方法に係る周波数特性は、500kHz以下の帯域において位相が90°を超えている。これは、従来方法によって得られた等価回路が、全体として受動性を有していないことを示している。次に、比較方法に係る周波数特性は、積層セラミックコンデンサの周波数特性(測定値)に対する誤差が非常に大きい。これは、負となった素子値を無理やり“0”にし、これに伴う他の素子値の調整を行わなかったためだと思われる。
第3の拘束条件によれば、このような測定範囲外の周波数領域における受動性をも保証することができる。
なお、拘束をかける周波数の選択方法は上記したものに限定されず、例えば、実際に計算を行って得られた等価回路の周波数特性の中で、位相の絶対値が最も大きい周波数(図9に示す一例では、30Hz)で拘束をかけるようにしてもよい。
前記の通り、第2の等価回路パラメータ生成方法に係る周波数特性は、測定範囲外である300kHz以下の領域において位相が90°を超え、受動性が大きく損なわれている。これに対して、第3の拘束条件を追加した方法に係る周波数特性は、当該領域においても位相が90°を超えることはない。
つまり、第3の拘束条件を追加した方法によれば、測定範囲外の周波数領域における受動性をも保証することができる。
また、本発明は、上記各等価回路パラメータ生成方法を用いた等価回路パラメータ生成装置として実現することもできる。
第2の等価回路パラメータ生成方法を用いる場合は、第1の拘束条件行列Dの代わりに(20)式で表される第2の拘束条件を生成し、その条件下で(3)式による最小自乗近似を実行する(ステップS5に相当)。
例えば、使用する等価回路はFosterの第1及び第2回路に限定されず、他の等価回路を使用することができる。
また、第1に等価回路パラメータ生成方法における拘束条件行列は(19)式に示したものに限定されず、例えば、各行を定数倍しても同一の作用効果を得ることができる。
2 プローブ
3 測定部
4 入力部
5 演算部
6 拘束条件生成部
7 出力部
10 測定対象物
Claims (5)
- 留数kを含んだ形式に近似された測定対象物の周波数特性と、前記留数kからなる等価回路パラメータを有する等価回路とを準備し、最小自乗近似を用いて前記周波数特性の留数kを算出することにより、前記測定対象物の周波数特性に近似した周波数特性を有する等価回路の前記等価回路パラメータを生成する方法であって、
前記最小自乗近似を行う前に、
前記等価回路パラメータが負とならないような留数kに関する第1の拘束条件を決定し、当該第1の拘束条件下で前記最小自乗近似を行って留数kを算出することを特徴とする生成方法。 - 測定対象物の周波数特性を、留数kからなる等価回路パラメータを有する等価回路で近似するための等価回路パラメータ生成装置であって、
前記測定対象物の周波数特性を測定するとともに、測定された前記周波数特性を前記留数kを含んだ形式に近似する測定部と、
適宜必要な情報の入力を受け付ける入力部と、
前記入力部から入力された等価回路選択データに基づいて選択された前記等価回路の前記等価回路パラメータが負とならないような前記留数kに関する第1の拘束条件を決定する拘束条件決定部と、
前記測定部から前記留数kを含む前記周波数特性に関するデータを受け取るとともに、前記拘束条件決定部から前記第1の拘束条件を受け取り、前記第1の拘束条件下で前記周波数特性の最小自乗近似を行って前記留数kを算出し、算出された前記留数kに基づいて前記等価回路パラメータを生成する演算部と、
を備えたことを特徴とする等価回路パラメータ生成装置。 - 測定対象物を所定の周波数範囲内で測定し、N個の測定周波数特性値X(si)(ただし、i=1、2…N)からなる周波数特性を得て、当該周波数特性を留数kを含んだ形式に近似するとともに、前記留数kからなる等価回路パラメータを有する等価回路を準備し、(数1)式から(数3)式を用いた最小自乗近似を行って前記留数kを算出することにより、前記測定対象物の周波数特性に近似した周波数特性を有する等価回路の前記等価回路パラメータを生成する方法であって、
前記最小自乗近似を行う前に、(数4)式で表される、前記所定の周波数範囲内についての第2の拘束条件を決定し、
前記第2の拘束条件下で前記最小自乗近似を行い、留数kを算出することを特徴とする生成方法。 - 前記所定の周波数範囲外の任意の周波数についての第3の拘束条件を決定し、前記第2及び第3の拘束条件の下で前記最小自乗近似を行い、留数kを算出することを特徴とする請求項3に記載の生成方法。
- 請求項3または4に記載の方法を用いて決定される前記第2の拘束条件、または前記第2及び第3の拘束条件からなる拘束条件を用いて、測定対象物の周波数特性を、留数kからなる等価回路パラメータを有する等価回路で近似するための等価回路パラメータ生成装置であって、
前記測定対象物の周波数特性を測定するとともに、測定された周波数特性を前記留数kを含んだ形式に近似する測定部と、
前記留数kに関する前記拘束条件を決定する拘束条件決定部と、
前記測定部から前記留数kを含む前記周波数特性に関するデータを受け取るとともに、前記拘束条件決定部から前記拘束条件を受け取り、前記拘束条件下で前記周波数特性の最小自乗近似を行って前記留数kを算出し、算出された前記留数kに基づいて前記等価回路の前記等価回路パラメータを生成する演算部と、
を備えたことを特徴とする等価回路パラメータ生成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008049169A JP5067736B2 (ja) | 2007-10-31 | 2008-02-29 | 等価回路パラメータ生成装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007282612 | 2007-10-31 | ||
JP2007282612 | 2007-10-31 | ||
JP2008049169A JP5067736B2 (ja) | 2007-10-31 | 2008-02-29 | 等価回路パラメータ生成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009134683A true JP2009134683A (ja) | 2009-06-18 |
JP5067736B2 JP5067736B2 (ja) | 2012-11-07 |
Family
ID=40866478
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008049169A Expired - Fee Related JP5067736B2 (ja) | 2007-10-31 | 2008-02-29 | 等価回路パラメータ生成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5067736B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013044722A (ja) * | 2011-08-26 | 2013-03-04 | Hioki Ee Corp | 測定装置および測定方法、並びにプログラム |
JP2013047613A (ja) * | 2011-08-29 | 2013-03-07 | Hioki Ee Corp | 等価回路パラメータ測定装置および等価回路パラメータ測定方法 |
JP2013117482A (ja) * | 2011-12-05 | 2013-06-13 | Hioki Ee Corp | 電子回路検査装置、電子回路検査方法、回路基板検査装置および回路基板検査方法 |
-
2008
- 2008-02-29 JP JP2008049169A patent/JP5067736B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013044722A (ja) * | 2011-08-26 | 2013-03-04 | Hioki Ee Corp | 測定装置および測定方法、並びにプログラム |
JP2013047613A (ja) * | 2011-08-29 | 2013-03-07 | Hioki Ee Corp | 等価回路パラメータ測定装置および等価回路パラメータ測定方法 |
JP2013117482A (ja) * | 2011-12-05 | 2013-06-13 | Hioki Ee Corp | 電子回路検査装置、電子回路検査方法、回路基板検査装置および回路基板検査方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5067736B2 (ja) | 2012-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4789272B2 (ja) | パワーインテグリティ解析装置、パワーインテグリティ解析方法及びプログラム | |
JP2010282516A (ja) | 電磁界シミュレーション装置、電磁界シミュレーションプログラムおよび近傍界測定装置 | |
WO2012000342A1 (zh) | 一种ibis模型验证方法和系统 | |
JP5067736B2 (ja) | 等価回路パラメータ生成装置 | |
JP2010218252A (ja) | 統計的タイミング解析用セルライブラリ作成装置、統計的タイミング解析装置、統計的タイミング解析用セルライブラリ作成方法および統計的タイミング解析方法 | |
JP4427068B2 (ja) | 擬似乱数発生器、半導体集積回路、該半導体集積回路の設計データを記録した記録媒体、擬似乱数発生器制御方法 | |
JP4671173B2 (ja) | プリント回路基板設計支援装置、プリント回路基板設計支援方法およびプリント回路基板設計支援用プログラム | |
JP2013038576A (ja) | 回路シミュレータプログラム,装置およびアイパターン生成方法 | |
US20050175111A1 (en) | Broadband system models | |
Hsueh et al. | A generalized approach to random noise synthesis: Theory and computer simulation | |
JP2007207168A (ja) | Emiシミュレーションモデル、emiシミュレーションシステムと方法 | |
JP5463781B2 (ja) | パラメータ算出装置、シミュレーション装置およびパラメータ算出プログラム | |
TWI396109B (zh) | 信號選擇裝置與系統與電路模仿器及方法與程式產品 | |
Yan et al. | A practical simulation flow for singing capacitor based acoustic noise analysis | |
JPWO2010125752A1 (ja) | 電源設計システム、電源設計方法、及び電源設計用プログラム | |
JP2015215698A (ja) | 電磁界シミュレーションプログラム | |
JP2006309667A (ja) | 動作合成検証装置及び方法 | |
JP2006292601A (ja) | 電子部品の評価方法 | |
JP4185098B2 (ja) | 伝送信号解析プログラム、方法及び装置 | |
US20130198709A1 (en) | Verification Test Set and Test Bench Map Maintenance | |
JP2015146701A (ja) | インバータ試験システム | |
JP2003240823A (ja) | プログラム変換方法、プログラム変換システム、プログラム変換プログラム、治具の設計システム、冶具の設計プログラムおよびプログラムが記録された記録媒体 | |
JP2013167960A (ja) | 電子機器設計システム、電子機器設計方法、及び電子機器設計用プログラム | |
JPH10307168A (ja) | 信号発生器及び測定器 | |
US20160110487A1 (en) | Identifying noise couplings in integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110203 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120321 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120328 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120423 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120718 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120806 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150824 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |