JP4046518B2 - ビット・エラー・レート測定 - Google Patents
ビット・エラー・レート測定 Download PDFInfo
- Publication number
- JP4046518B2 JP4046518B2 JP2002060735A JP2002060735A JP4046518B2 JP 4046518 B2 JP4046518 B2 JP 4046518B2 JP 2002060735 A JP2002060735 A JP 2002060735A JP 2002060735 A JP2002060735 A JP 2002060735A JP 4046518 B2 JP4046518 B2 JP 4046518B2
- Authority
- JP
- Japan
- Prior art keywords
- dut
- sampling points
- test
- ber
- ber value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3016—Delay or race condition test, e.g. race hazard test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31708—Analysis of signal quality
- G01R31/3171—BER [Bit Error Rate] test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
- G01R31/31937—Timing aspects, e.g. measuring propagation delay
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Quality & Reliability (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Tests Of Electronic Circuits (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、デジタル回路の過渡反応の特性解明に関するものである。
【０００２】
【従来の技術】
デジタル回路の過渡反応、すなわち、論理０から論理１及びその逆への遷移の特性解明は、こうしたデジタル回路の設計並びに製造にとってますます重要になってきた。
【０００３】
標準的なプロセスは、オシロスコープによってデジタル過渡反応を視覚化することである。実際の過渡信号がサンプリングされ、表示される。図１には、オシロスコープによって得られた典型的な視覚化例が示されているが、この場合、論理「低」と論理「高」の間における複数の個別遷移１０Ａ及び１０Ｂと、「高」と「低」の間における複数の個別遷移２０Ａ及び２０Ｂが、重ね合わせられ、従って、同時に表示される。図１の表現は、「アイ・ダイヤグラム」とも呼ばれ、データ・パターンの周期毎に、オシロスコープをトリガすることによって生成される。従って、パターン内の全ての遷移は、スクリーンに同時に示される。
【０００４】
デジタル回路のもう１つの特性解明では、いわゆるビット・エラー・レート（ＢＥＲ）、すなわち、観測されるデジタル信号の総数に対するエラー・デジタル信号（Ｂｉｔ）の比率を求めることが必要になる。超えてはならない典型的なエラー・ビット・レートは、１０−９〜１０−１２の範囲であり、換言すれば、用途に従って、１０９〜１０１２のうち１つのエラーを許容することができる。一方、それは、有意味のテスト結果（例えば、＞９５％の信頼水準）を得るには、エラーなしで、少なくとも（１０９〜１０１２の）３倍のＢｉｔのテストを実施しなければならないということになる。しかし、これによって、測定時間が長くなるので、ＢＥＲの特性解明は、一般に、極めて時間を浪費するタスクである。
【０００５】
図２には、図１と同じテストに関して得られた、いわゆるＢＥＲアイ・ダイヤグラムが示されているが、両方とも、出願人であるアジレント・テクノロジ社製の、Ａｇｉｌｅｎｔ（登録商標）８１２００ Ｄａｔａ Ｇｅｎｅｒａｔｏｒ／Ａｎａｌｙｚｅｒ Ｐｌａｔｆｏｒｍ及びＡｇｉｌｅｎｔ（登録商標）Ｅ４８７４ Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ Ｓｏｆｔｗａｒｅ Ｃｏｍｐｏｎｅｎｔｓによって得られたものである。２次元グラフ式表現としてのアイ・ダイヤグラムは、解析器の遅延及びしきい値に関する掃引を利用して生成される。ＢＥＲ情報は、各サンプリング・ポイント毎にカラー・コーディングによって表示される。ＢＥＲは、周期の一部内（アイ開口が１００％未満であるため）及び正当なしきい値内においては、ほんのわずかにしかならない可能性がある。その結果、ＢＥＲがサンプリング・ポイントによって決まる、アイ・パターンが生じることになる。ＢＥＲの結果値は、各サンプリング・ポイント毎に求められる。
【０００６】
図１のアイ・ダイヤグラム（オシロスコープによる）によって、パルス形に関する追加情報（オーバシュート等）が得られるが、図２のＢＥＲアイ・ダイヤグラム（Ａｇｉｌｅｎｔ ８１２００による）によれば、アイ内のサンプリング・ポイントの位置に従って、ビット・エラー・レートを予測することが可能な情報が得られる。
【０００７】
デジタル回路の実際の過渡反応は、データ伝送速度が増すにつれて、次第に悪化する。低周波数において急峻な（高から低または低から高への）遷移を示す回路は、周波数が高くなると、「長い勾配」を示し、従って、勾配の実際の推移も、ジッタまたは他の影響を被ることになる。言うまでもなく、こうした「長く、ファジイな勾配」によって、やはり、エラーの確率が高まることになる。
【０００８】
すなわち、製造環境におけるテスト用途に関して、オシロスコープ・アプローチ（図１）を適用できるのは、これまでのところ、こうしたグラフ式アイ・ダイヤグラムを「解釈する」ことが可能な高度な訓練を受けた人員が得られるか、あるいは、特定のマスク整合アルゴリズムが用いられている場合に限られることが分かっている。一方では、図２に示すＢＥＲ測定は、一般に、極めて時間を浪費する。他方、ＢＥＲ測定は、一般に、全てのデータ・ビットを検討するが、オシロスコープ測定は、サンプリング・レートが制限されるので、データ情報のわずかな部分だけしか検出することができない。
【０００９】
【発明が解決しようとする課題】
従って、本発明の目的は、とりわけ、製造作業場での運用を促進するために改良を施された過渡現象テストを提供することにある。
【００１０】
【課題を解決するための手段】
この目的は、独立請求項によって解決される。望ましい実施態様については、従属請求項によって示されている。
【００１１】
本発明によれば、デジタル回路（テストを受ける回路ＤＵＴとしての）は、テスト装置が、所定の数のサンプリング・ポイントについて合格／不合格テストを実施して、デジタル回路内における論理信号の過渡反応を特性解明するという形で、テストされる。各サンプリング・ポイント毎に、テスト装置は、観測されるデジタル信号の総数に対するエラー・デジタル信号の比率を表すビット・エラー・レート（ＢＥＲ）を求める。次に、求められたＢＥＲ値と、そのサンプリング・ポイントに関するしきいＢＥＲ値が比較され、求められたＢＥＲ値がしきいＢＥＲ値を超えると、このサンプリング・ポイントに関するテストは不合格になる。全てのサンプリング・ポイントが同じしきいＢＥＲ値を有する可能性があるのは明白である。
【００１２】
特定の用途によっては、全てのサンプリング・ポイントが合格すると、デジタル回路全体のテストが合格とみなすことが可能である。しかし、２つ以上のサンプリング・ポイントが不合格になる場合、あるいは、例えば、サンプリング・ポイントのいくつかまたは全てのＢＥＲ値を合計した値が、定義済み総ＢＥＲ値を超える場合、そのテストだけが不合格になるように、追加解析判定基準を適用することも可能である。さらに、例えば、ある重要なサンプリング・ポイントの重要性または関連性を強調または優先するため、１つ以上のサンプリング・ポイントに関して求められたＢＥＲ値が、定義済み評価係数によって評価されるように、評価基準を適用することも可能である。前述の判定基準及び解析方法は、単なる望ましい例でしかなく、網羅したものではないのは明白である。実際の解析及び規定の判定基準は、特にそのデジタル回路の用途及び仕様との関係において決まる。
【００１３】
サンプリング・ポイントは、デジタル回路の特性解明を効率よく行われるように選択するのが望ましい。サンプリング・ポイントは、クリティカルな遷移領域において選択するのが望ましい。サンプリング・ポイント数を最小限に抑えることによって、必要なテスト時間も最短化される。サンプリング・ポイントの定義に有効な情報は、こうした他のデジタル回路に対する以前の測定結果、とりわけ、例えば図２に示すような、サンプリング・ポイントの全範囲に対する「完全な」測定結果である。従って、クリティカルな領域の識別が可能になる。その他の情報としては、デジタル回路のＢＥＲ規格が考えられる。
【００１４】
サンプリング・ポイントは、ユーザが「手動で」選択することもできるし、テスト装置が自動的に設定または提案することも可能である。後者の場合、テスト装置は、少なくとも、１つの基準測定値または他の基準情報を必要とする。さらに、半自動モードの場合、テスト装置は、「サンプリング・ポイント」を提案することができるが、これは、ユーザによる修正も可能であり、さらに、サンプリング・ポイントを追加することも可能である。
【００１５】
サンプリング・ポイントは、適用可能であれば、ＤＵＴに加えられるか、または、ＤＵＴのクロック出力から得られる基準クロック信号の遷移に対するその絶対位置または相対位置によって決定されるのが望ましい。これは、基準クロック信号のような、信号の遷移それ自体または他の遷移に対する、絶対または相対しきい値、及び、絶対または相対サンプリング・ポイント遅延値を備えるサンプリング・ポイントを決定することによって実施可能である。
【００１６】
望ましいサンプリング・ポイントを選択するための望ましい実施態様の場合、しきい値が一定に保たれている間に、サンプリング・ポイントの遅延掃引を行う、いわゆるバスタブ測定が用いられる。これは、例えば図２に示す、完全なＢＥＲアイ・ダイヤグラムのある単一行に相当する。こうした各測定によって、アイの開口部に対応する位相マージンが得られ、低のＢＥＲ値から高のＢＥＲ値への遷移（図１の場合、１０Ａ、２０Ａまたは２０Ｂ、１０Ｂである）における２つのサンプリング・ポイントが導き出されることになる。こうした測定は、高レベルと低レベルの間の選択レベルについて繰り返し実施することが可能である。例えば、振幅の２０％、５０％、及び、８０％において、３回の測定を実施することによって、６つの特性サンプリング・ポイントが得られるようにするのが望ましい。こうして選択されたサンプリング・ポイントは、ＤＵＴの許容差に対処するため、わずかに「アイの内側」に向かってシフトさせることが可能である。
【００１７】
本発明では、適用可能なサンプリング・ポイントの全範囲からほんのわずかではあるが、有意のサンプリング・ポイントを選択することによって、テスト時間を大幅に短縮することが可能になり、これにより、可能性のある自動化高速テスト応用例を、とりわけ、生産作業場で用いられる合格／不合格テストとして適用することが可能になる。２．４８８ＧＨｚ（ＯＣ４８）のクロック・レートで、＜１０−８のしきいＢＥＲ値を用いて、６つの選択サンプリング・ポイントだけしかテストされないある例では、純測定時間は、わずか７２３ｍｓにしかならない。同期に関して１秒、さらに、再プログラミングに関して１５０ｎｓを考慮すると、この合計によって、全テスト時間はほぼ２．５ｓになる。これに対して、オシロスコープの場合には、まず、サンプリング・ポイント毎に１００〜２００のサンプルに関して、その２．５ｓを考慮に入れることになったであろう。すなわち、本発明によれば、時間を短縮して、テストの信頼性が向上することになる。
【００１８】
本発明が、部分的にまたは全体として、任意の種類のデータ・キャリアに記憶することができるか、もしくは、前記データ・キャリアによって別様に供給することが可能な、または、任意の適合するデータ処理装置において、もしくは、前記データ処理装置によって実行することが可能な、１つ以上の適合するソフトウェア・プログラムによって実施または支援することが可能であることは明白である。
【００１９】
【発明の実施の形態】
図３では、発生器１００によって、テストを受ける装置（ＤＵＴ）１１０に刺激テスト信号（「データ・イン」及び「クロック・イン」）が加えられ、解析器１２０が、ＤＵＴ１１０から応答信号（「データ・アウト」及び「クロック・アウト」）を受信する。このアーキテクチャは、発生器１００と解析器１２０の両方を含む、出願人であるアジレント・テクノロジ社製のＡｇｉｌｅｎｔ（登録商標）ＰａｒＢＥＲＴ（登録商標）８１２５０によって施すのが望ましい。解析器１２０は、できれば、受信した応答信号からの再構成（例えば、ＰＲＢＳを用いる場合）を通じて、または、予測データ・メモリを対照することによって、ＤＵＴ１１０から受信した応答信号と予測応答信号を比較する。予測応答信号が、やはり、発生器１００からの刺激テスト信号から直接導き出すことができるのも明白である。
【００２０】
動作時、発生器１００によって、ＤＵＴ１１０に刺激信号が加えられ、解析器１２０が、ＤＵＴ１１０からその刺激信号に対する応答信号を受信する。解析器１２０は、ＤＵＴ１１０から受信した応答信号と予測データ信号を比較する。処理装置１３０（Ａｇｉｌｅｎｔ（登録商標）ＰａｒＢＥＲＴ（登録商標）８１２５０の一部とすることも可能である）が、あらかじめ与えられた数のサンプリング・ポイントのそれぞれについて、ＢＥＲ値を求める。各サンプリング・ポイントは、マスタ・クロック遷移に対する遅延時間、及び、ＤＵＴ１１０の出力信号に関するしきい値によって決定するのが望ましい。
【００２１】
処理装置１３０は、さらに、各サンプリング・ポイント毎に、求められたＢＥＲ値とあらかじめ与えられたしきいＢＥＲ値を比較する。求められたＢＥＲ値がしきいＢＥＲ値を超える場合、このサンプリング・ポイントに関するテストは、「不合格」とみなされることになる。そうではなく、求められたＢＥＲ値が、しきいＢＥＲ値以下の場合には、このサンプリング・ポイントに関するテストは、「合格」とみなされることになる。
【００２２】
望ましい実施態様の場合、少なくとも１つのサンプリング・ポイントに関するテストが「不合格」になると、処理装置１３０は、テスト全体（全てのサンプリング・ポイントに関する）を「不合格」とみなすことになる。
【００２３】
図４には、図１に示す遷移のグラフ表現を用いたサンプリング・ポイントの選択が例示されている。しかし、言うまでもなく、このサンプリング・ポイントの選択は、図１の表示とは無関係であり、図４の表現は、より明確な理解に役立つだけのものである。
【００２４】
望ましいサンプリング・ポイントを選択するため、いわゆるバスタブ測定が実行される。そのため、サンプリング・ポイント遅延掃引が施され、しきい値が一定に保たれる。図１の例では、しきい値レベルを高と低の間の約２０％、５０％、及び、８０％のレベルにして、３回の測定が施される。こうした各測定毎に、ライン１０Ａ、２０Ａ、または、２０Ｂ、１０Ｂとの「交差点」において、低ＢＥＲ値（ＢＥＲアイ・ダイヤグラムの内側における）から高ＢＥＲ値への遷移に関する２つのサンプリング・ポイントが検出される。
【００２５】
図４の例の場合、２０％レベルの掃引によって、ライン２０Ａとの「交差点」において、低ＢＥＲ値から高ＢＥＲ値への遷移点としてサンプリング・ポイント４００Ａが検出され、ライン１０Ｂとの「交差点」において、低ＢＥＲ値から高ＢＥＲ値への遷移点としてサンプリング・ポイント４１０Ａが検出される。従って、５０％レベルの掃引によって、２つのサンプリング・ポイント４２０Ａ（ライン２０Ａとの「交差点」において）、及び、４３０Ａ（ライン２０Ｂとの「交差点」において）が検出され、８０％レベルの掃引によって、２つのサンプリング・ポイント４４０Ａ（ライン１０Ａとの「交差点」において）、及び、４５０Ａ（ライン２０Ｂとの「交差点」において）が検出される。この結果、６つの特性サンプリング・ポイントが既に得られたことになり、ＤＵＴ１１０に関する有意の合格／不合格テストを施すことが可能になる。
【００２６】
ＤＵＴ１１０の潜在的許容差に対処するため、選択されたサンプリング・ポイント４００Ａ〜４５０Ａを「アイの内側」に向かってシフトすることによって、「補正された」サンプリング・ポイント４００Ｂ〜４５０Ｂが得られるようにすることが可能である。
【００２７】
特定の実施態様例（図４に基づく）の場合、「補正」サンプリング・ポイント４００Ｂ〜４５０Ｂは、ＤＵＴ１１０に関する高速合格／不合格テストを実行するための典型的なサンプリング・ポイントとして選択される（図３の測定セットアップにおいて）。１０−９のしきいＢＥＲ値が、サンプリング・ポイント４００Ｂ〜４５０Ｂのそれぞれについてセットされる。６つの選択サンプリング・ポイントのそれぞれについて、処理装置１３０は、実際のＢＥＲ値を求めて、求められた実際のＢＥＲ値とあらかじめ与えられたしきいＢＥＲ値を比較する。
【００２８】
処理装置１３０は、少なくとも１つのサンプリング・ポイントに関するテストが、「不合格」の場合、換言すれば、少なくとも１つのサンプリング・ポイントの実際のＢＥＲ値が１０−９のしきいＢＥＲ値を超えると、テスト全体（６つ全てのサンプリング・ポイントに関する）を「不合格」とみなすことになる。
【００２９】
以上の説明及び添付の図面から、当該技術者には本発明に対するさまざまな修正が明らかになるであろう。従って、本発明は、付属の特許請求の範囲によってのみ制限されるものとする。しかしながら、本発明の広汎な応用の可能性に鑑み、以下に本発明の実施態様を幾つか例示する。
【００３０】
（実施態様１）
テストを受ける装置ＤＵＴ（１１０）としてデジタル回路をテストするための方法であって、
（ａ）所定の数のサンプリング・ポイントのそれぞれについて、観測されるデジタル信号の総数に対するエラー・デジタル信号の比率を表したビット・エラー・レートＢＥＲを求めるステップと、
（ｂ）前記求められたＢＥＲ値がそのサンプリング・ポイントに関するしきいＢＥＲ値を超えるか否かを判定することによって、前記所定の数のサンプリング・ポイントのそれぞれに関するテストを実行するステップと、
（ｃ）ステップ（ｂ）の前記テスト結果を解析して、前記ＤＵＴ（１１０）の状態に関するステートメントを生成するステップが含まれている、
方法。
【００３１】
（実施態様２）
ステップ（ａ）の前に、
論理状態間における遷移特性に関して典型的なサンプリング・ポイントとして、前記所定の数のサンプリング・ポイントを選択するステップ（ａ１）が含まれることを特徴とする、実施態様１に記載の方法。
【００３２】
（実施態様３）
ステップ（ａ１）に、以前の測定データを解析して、前記所定の数のサンプリング・ポイントを選択するステップ（ａ２）が含まれることを特徴とする、実施態様２に記載の方法。
【００３３】
（実施態様４）
ステップ（ａ２）に、低ＢＥＲ値から高ＢＥＲ値への遷移におけるサンプリング・ポイントを選択するステップ（ａ３）が含まれることを特徴とする、実施態様３に記載の方法。
【００３４】
（実施態様５）
ステップ（ａ３）に、前記ＤＵＴ（１１０）の許容差に対処するため、前記選択されたサンプリング・ポイントを調整するステップが含まれることを特徴とする、実施態様４に記載の方法。
【００３５】
（実施態様６）
ステップ（ｃ）において、前記求められたＢＥＲ値の１つがそのサンプリング・ポイントに関するしきいＢＥＲ値を超えると、前記ＤＵＴ（１１０）の状態が、テストに不合格とみなされることを特徴とする、実施態様１または上述の実施態様の任意の１つに記載の方法。
【００３６】
（実施態様７）
ステップ（ｃ）に、さらに、
１つ以上のサンプリング・ポイントに関して求められた前記ＢＥＲ値を事前定義された評価係数で評価することにより、評価基準を適用するステップ（ｃ１）が含まれることを特徴とする、実施態様１または上述の実施態様の任意の１つに記載の方法。
【００３７】
（実施態様８）
コンピュータのようなデータ処理システムによる実行時に、実施態様１または上述の実施態様の任意の１つに記載の方法を実行するため、データ・キャリアに記憶されるのが望ましいソフトウェア・プログラムまたは製品。
【００３８】
（実施態様９）
テストを受ける装置ＤＵＴ（１１０）としてデジタル回路をテストするためのテスト装置（１００、１２０、１３０）であって、
所定の数のサンプリング・ポイントのそれぞれについて、観測されるデジタル信号の総数に対するエラー・デジタル信号の比率を表すことになる、ビット・エラー・レートＢＥＲを求めるための処理装置（１３０）と、
前記求められたＢＥＲ値がそのサンプリング・ポイントに関するしきいＢＥＲ値を超えるか否かを判定し、前記テスト結果を解析して、前記ＤＵＴ（１１０）の状態に関するステートメントを生成することによって、前記所定の数のサンプリング・ポイントのそれぞれに関するテストを実行するための解析装置（１２０）が含まれている、
テスト装置。
【図面の簡単な説明】
【図１】オシロスコープ測定によって得られる典型的なアイ・ダイヤグラムである。
【図２】ＢＥＲ測定によって得られる典型的なアイ・ダイヤグラムである。
【図３】本発明によるテスト・アーキテクチャの原理を示す図である。
【図４】サンプリング・ポイントの選択を例示した図である。
【符号の説明】
１００ 信号発生器
１１０ ＤＵＴ
１２０ 解析装置
１３０ 処理装置
【発明の属する技術分野】
本発明は、デジタル回路の過渡反応の特性解明に関するものである。
【０００２】
【従来の技術】
デジタル回路の過渡反応、すなわち、論理０から論理１及びその逆への遷移の特性解明は、こうしたデジタル回路の設計並びに製造にとってますます重要になってきた。
【０００３】
標準的なプロセスは、オシロスコープによってデジタル過渡反応を視覚化することである。実際の過渡信号がサンプリングされ、表示される。図１には、オシロスコープによって得られた典型的な視覚化例が示されているが、この場合、論理「低」と論理「高」の間における複数の個別遷移１０Ａ及び１０Ｂと、「高」と「低」の間における複数の個別遷移２０Ａ及び２０Ｂが、重ね合わせられ、従って、同時に表示される。図１の表現は、「アイ・ダイヤグラム」とも呼ばれ、データ・パターンの周期毎に、オシロスコープをトリガすることによって生成される。従って、パターン内の全ての遷移は、スクリーンに同時に示される。
【０００４】
デジタル回路のもう１つの特性解明では、いわゆるビット・エラー・レート（ＢＥＲ）、すなわち、観測されるデジタル信号の総数に対するエラー・デジタル信号（Ｂｉｔ）の比率を求めることが必要になる。超えてはならない典型的なエラー・ビット・レートは、１０−９〜１０−１２の範囲であり、換言すれば、用途に従って、１０９〜１０１２のうち１つのエラーを許容することができる。一方、それは、有意味のテスト結果（例えば、＞９５％の信頼水準）を得るには、エラーなしで、少なくとも（１０９〜１０１２の）３倍のＢｉｔのテストを実施しなければならないということになる。しかし、これによって、測定時間が長くなるので、ＢＥＲの特性解明は、一般に、極めて時間を浪費するタスクである。
【０００５】
図２には、図１と同じテストに関して得られた、いわゆるＢＥＲアイ・ダイヤグラムが示されているが、両方とも、出願人であるアジレント・テクノロジ社製の、Ａｇｉｌｅｎｔ（登録商標）８１２００ Ｄａｔａ Ｇｅｎｅｒａｔｏｒ／Ａｎａｌｙｚｅｒ Ｐｌａｔｆｏｒｍ及びＡｇｉｌｅｎｔ（登録商標）Ｅ４８７４ Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ Ｓｏｆｔｗａｒｅ Ｃｏｍｐｏｎｅｎｔｓによって得られたものである。２次元グラフ式表現としてのアイ・ダイヤグラムは、解析器の遅延及びしきい値に関する掃引を利用して生成される。ＢＥＲ情報は、各サンプリング・ポイント毎にカラー・コーディングによって表示される。ＢＥＲは、周期の一部内（アイ開口が１００％未満であるため）及び正当なしきい値内においては、ほんのわずかにしかならない可能性がある。その結果、ＢＥＲがサンプリング・ポイントによって決まる、アイ・パターンが生じることになる。ＢＥＲの結果値は、各サンプリング・ポイント毎に求められる。
【０００６】
図１のアイ・ダイヤグラム（オシロスコープによる）によって、パルス形に関する追加情報（オーバシュート等）が得られるが、図２のＢＥＲアイ・ダイヤグラム（Ａｇｉｌｅｎｔ ８１２００による）によれば、アイ内のサンプリング・ポイントの位置に従って、ビット・エラー・レートを予測することが可能な情報が得られる。
【０００７】
デジタル回路の実際の過渡反応は、データ伝送速度が増すにつれて、次第に悪化する。低周波数において急峻な（高から低または低から高への）遷移を示す回路は、周波数が高くなると、「長い勾配」を示し、従って、勾配の実際の推移も、ジッタまたは他の影響を被ることになる。言うまでもなく、こうした「長く、ファジイな勾配」によって、やはり、エラーの確率が高まることになる。
【０００８】
すなわち、製造環境におけるテスト用途に関して、オシロスコープ・アプローチ（図１）を適用できるのは、これまでのところ、こうしたグラフ式アイ・ダイヤグラムを「解釈する」ことが可能な高度な訓練を受けた人員が得られるか、あるいは、特定のマスク整合アルゴリズムが用いられている場合に限られることが分かっている。一方では、図２に示すＢＥＲ測定は、一般に、極めて時間を浪費する。他方、ＢＥＲ測定は、一般に、全てのデータ・ビットを検討するが、オシロスコープ測定は、サンプリング・レートが制限されるので、データ情報のわずかな部分だけしか検出することができない。
【０００９】
【発明が解決しようとする課題】
従って、本発明の目的は、とりわけ、製造作業場での運用を促進するために改良を施された過渡現象テストを提供することにある。
【００１０】
【課題を解決するための手段】
この目的は、独立請求項によって解決される。望ましい実施態様については、従属請求項によって示されている。
【００１１】
本発明によれば、デジタル回路（テストを受ける回路ＤＵＴとしての）は、テスト装置が、所定の数のサンプリング・ポイントについて合格／不合格テストを実施して、デジタル回路内における論理信号の過渡反応を特性解明するという形で、テストされる。各サンプリング・ポイント毎に、テスト装置は、観測されるデジタル信号の総数に対するエラー・デジタル信号の比率を表すビット・エラー・レート（ＢＥＲ）を求める。次に、求められたＢＥＲ値と、そのサンプリング・ポイントに関するしきいＢＥＲ値が比較され、求められたＢＥＲ値がしきいＢＥＲ値を超えると、このサンプリング・ポイントに関するテストは不合格になる。全てのサンプリング・ポイントが同じしきいＢＥＲ値を有する可能性があるのは明白である。
【００１２】
特定の用途によっては、全てのサンプリング・ポイントが合格すると、デジタル回路全体のテストが合格とみなすことが可能である。しかし、２つ以上のサンプリング・ポイントが不合格になる場合、あるいは、例えば、サンプリング・ポイントのいくつかまたは全てのＢＥＲ値を合計した値が、定義済み総ＢＥＲ値を超える場合、そのテストだけが不合格になるように、追加解析判定基準を適用することも可能である。さらに、例えば、ある重要なサンプリング・ポイントの重要性または関連性を強調または優先するため、１つ以上のサンプリング・ポイントに関して求められたＢＥＲ値が、定義済み評価係数によって評価されるように、評価基準を適用することも可能である。前述の判定基準及び解析方法は、単なる望ましい例でしかなく、網羅したものではないのは明白である。実際の解析及び規定の判定基準は、特にそのデジタル回路の用途及び仕様との関係において決まる。
【００１３】
サンプリング・ポイントは、デジタル回路の特性解明を効率よく行われるように選択するのが望ましい。サンプリング・ポイントは、クリティカルな遷移領域において選択するのが望ましい。サンプリング・ポイント数を最小限に抑えることによって、必要なテスト時間も最短化される。サンプリング・ポイントの定義に有効な情報は、こうした他のデジタル回路に対する以前の測定結果、とりわけ、例えば図２に示すような、サンプリング・ポイントの全範囲に対する「完全な」測定結果である。従って、クリティカルな領域の識別が可能になる。その他の情報としては、デジタル回路のＢＥＲ規格が考えられる。
【００１４】
サンプリング・ポイントは、ユーザが「手動で」選択することもできるし、テスト装置が自動的に設定または提案することも可能である。後者の場合、テスト装置は、少なくとも、１つの基準測定値または他の基準情報を必要とする。さらに、半自動モードの場合、テスト装置は、「サンプリング・ポイント」を提案することができるが、これは、ユーザによる修正も可能であり、さらに、サンプリング・ポイントを追加することも可能である。
【００１５】
サンプリング・ポイントは、適用可能であれば、ＤＵＴに加えられるか、または、ＤＵＴのクロック出力から得られる基準クロック信号の遷移に対するその絶対位置または相対位置によって決定されるのが望ましい。これは、基準クロック信号のような、信号の遷移それ自体または他の遷移に対する、絶対または相対しきい値、及び、絶対または相対サンプリング・ポイント遅延値を備えるサンプリング・ポイントを決定することによって実施可能である。
【００１６】
望ましいサンプリング・ポイントを選択するための望ましい実施態様の場合、しきい値が一定に保たれている間に、サンプリング・ポイントの遅延掃引を行う、いわゆるバスタブ測定が用いられる。これは、例えば図２に示す、完全なＢＥＲアイ・ダイヤグラムのある単一行に相当する。こうした各測定によって、アイの開口部に対応する位相マージンが得られ、低のＢＥＲ値から高のＢＥＲ値への遷移（図１の場合、１０Ａ、２０Ａまたは２０Ｂ、１０Ｂである）における２つのサンプリング・ポイントが導き出されることになる。こうした測定は、高レベルと低レベルの間の選択レベルについて繰り返し実施することが可能である。例えば、振幅の２０％、５０％、及び、８０％において、３回の測定を実施することによって、６つの特性サンプリング・ポイントが得られるようにするのが望ましい。こうして選択されたサンプリング・ポイントは、ＤＵＴの許容差に対処するため、わずかに「アイの内側」に向かってシフトさせることが可能である。
【００１７】
本発明では、適用可能なサンプリング・ポイントの全範囲からほんのわずかではあるが、有意のサンプリング・ポイントを選択することによって、テスト時間を大幅に短縮することが可能になり、これにより、可能性のある自動化高速テスト応用例を、とりわけ、生産作業場で用いられる合格／不合格テストとして適用することが可能になる。２．４８８ＧＨｚ（ＯＣ４８）のクロック・レートで、＜１０−８のしきいＢＥＲ値を用いて、６つの選択サンプリング・ポイントだけしかテストされないある例では、純測定時間は、わずか７２３ｍｓにしかならない。同期に関して１秒、さらに、再プログラミングに関して１５０ｎｓを考慮すると、この合計によって、全テスト時間はほぼ２．５ｓになる。これに対して、オシロスコープの場合には、まず、サンプリング・ポイント毎に１００〜２００のサンプルに関して、その２．５ｓを考慮に入れることになったであろう。すなわち、本発明によれば、時間を短縮して、テストの信頼性が向上することになる。
【００１８】
本発明が、部分的にまたは全体として、任意の種類のデータ・キャリアに記憶することができるか、もしくは、前記データ・キャリアによって別様に供給することが可能な、または、任意の適合するデータ処理装置において、もしくは、前記データ処理装置によって実行することが可能な、１つ以上の適合するソフトウェア・プログラムによって実施または支援することが可能であることは明白である。
【００１９】
【発明の実施の形態】
図３では、発生器１００によって、テストを受ける装置（ＤＵＴ）１１０に刺激テスト信号（「データ・イン」及び「クロック・イン」）が加えられ、解析器１２０が、ＤＵＴ１１０から応答信号（「データ・アウト」及び「クロック・アウト」）を受信する。このアーキテクチャは、発生器１００と解析器１２０の両方を含む、出願人であるアジレント・テクノロジ社製のＡｇｉｌｅｎｔ（登録商標）ＰａｒＢＥＲＴ（登録商標）８１２５０によって施すのが望ましい。解析器１２０は、できれば、受信した応答信号からの再構成（例えば、ＰＲＢＳを用いる場合）を通じて、または、予測データ・メモリを対照することによって、ＤＵＴ１１０から受信した応答信号と予測応答信号を比較する。予測応答信号が、やはり、発生器１００からの刺激テスト信号から直接導き出すことができるのも明白である。
【００２０】
動作時、発生器１００によって、ＤＵＴ１１０に刺激信号が加えられ、解析器１２０が、ＤＵＴ１１０からその刺激信号に対する応答信号を受信する。解析器１２０は、ＤＵＴ１１０から受信した応答信号と予測データ信号を比較する。処理装置１３０（Ａｇｉｌｅｎｔ（登録商標）ＰａｒＢＥＲＴ（登録商標）８１２５０の一部とすることも可能である）が、あらかじめ与えられた数のサンプリング・ポイントのそれぞれについて、ＢＥＲ値を求める。各サンプリング・ポイントは、マスタ・クロック遷移に対する遅延時間、及び、ＤＵＴ１１０の出力信号に関するしきい値によって決定するのが望ましい。
【００２１】
処理装置１３０は、さらに、各サンプリング・ポイント毎に、求められたＢＥＲ値とあらかじめ与えられたしきいＢＥＲ値を比較する。求められたＢＥＲ値がしきいＢＥＲ値を超える場合、このサンプリング・ポイントに関するテストは、「不合格」とみなされることになる。そうではなく、求められたＢＥＲ値が、しきいＢＥＲ値以下の場合には、このサンプリング・ポイントに関するテストは、「合格」とみなされることになる。
【００２２】
望ましい実施態様の場合、少なくとも１つのサンプリング・ポイントに関するテストが「不合格」になると、処理装置１３０は、テスト全体（全てのサンプリング・ポイントに関する）を「不合格」とみなすことになる。
【００２３】
図４には、図１に示す遷移のグラフ表現を用いたサンプリング・ポイントの選択が例示されている。しかし、言うまでもなく、このサンプリング・ポイントの選択は、図１の表示とは無関係であり、図４の表現は、より明確な理解に役立つだけのものである。
【００２４】
望ましいサンプリング・ポイントを選択するため、いわゆるバスタブ測定が実行される。そのため、サンプリング・ポイント遅延掃引が施され、しきい値が一定に保たれる。図１の例では、しきい値レベルを高と低の間の約２０％、５０％、及び、８０％のレベルにして、３回の測定が施される。こうした各測定毎に、ライン１０Ａ、２０Ａ、または、２０Ｂ、１０Ｂとの「交差点」において、低ＢＥＲ値（ＢＥＲアイ・ダイヤグラムの内側における）から高ＢＥＲ値への遷移に関する２つのサンプリング・ポイントが検出される。
【００２５】
図４の例の場合、２０％レベルの掃引によって、ライン２０Ａとの「交差点」において、低ＢＥＲ値から高ＢＥＲ値への遷移点としてサンプリング・ポイント４００Ａが検出され、ライン１０Ｂとの「交差点」において、低ＢＥＲ値から高ＢＥＲ値への遷移点としてサンプリング・ポイント４１０Ａが検出される。従って、５０％レベルの掃引によって、２つのサンプリング・ポイント４２０Ａ（ライン２０Ａとの「交差点」において）、及び、４３０Ａ（ライン２０Ｂとの「交差点」において）が検出され、８０％レベルの掃引によって、２つのサンプリング・ポイント４４０Ａ（ライン１０Ａとの「交差点」において）、及び、４５０Ａ（ライン２０Ｂとの「交差点」において）が検出される。この結果、６つの特性サンプリング・ポイントが既に得られたことになり、ＤＵＴ１１０に関する有意の合格／不合格テストを施すことが可能になる。
【００２６】
ＤＵＴ１１０の潜在的許容差に対処するため、選択されたサンプリング・ポイント４００Ａ〜４５０Ａを「アイの内側」に向かってシフトすることによって、「補正された」サンプリング・ポイント４００Ｂ〜４５０Ｂが得られるようにすることが可能である。
【００２７】
特定の実施態様例（図４に基づく）の場合、「補正」サンプリング・ポイント４００Ｂ〜４５０Ｂは、ＤＵＴ１１０に関する高速合格／不合格テストを実行するための典型的なサンプリング・ポイントとして選択される（図３の測定セットアップにおいて）。１０−９のしきいＢＥＲ値が、サンプリング・ポイント４００Ｂ〜４５０Ｂのそれぞれについてセットされる。６つの選択サンプリング・ポイントのそれぞれについて、処理装置１３０は、実際のＢＥＲ値を求めて、求められた実際のＢＥＲ値とあらかじめ与えられたしきいＢＥＲ値を比較する。
【００２８】
処理装置１３０は、少なくとも１つのサンプリング・ポイントに関するテストが、「不合格」の場合、換言すれば、少なくとも１つのサンプリング・ポイントの実際のＢＥＲ値が１０−９のしきいＢＥＲ値を超えると、テスト全体（６つ全てのサンプリング・ポイントに関する）を「不合格」とみなすことになる。
【００２９】
以上の説明及び添付の図面から、当該技術者には本発明に対するさまざまな修正が明らかになるであろう。従って、本発明は、付属の特許請求の範囲によってのみ制限されるものとする。しかしながら、本発明の広汎な応用の可能性に鑑み、以下に本発明の実施態様を幾つか例示する。
【００３０】
（実施態様１）
テストを受ける装置ＤＵＴ（１１０）としてデジタル回路をテストするための方法であって、
（ａ）所定の数のサンプリング・ポイントのそれぞれについて、観測されるデジタル信号の総数に対するエラー・デジタル信号の比率を表したビット・エラー・レートＢＥＲを求めるステップと、
（ｂ）前記求められたＢＥＲ値がそのサンプリング・ポイントに関するしきいＢＥＲ値を超えるか否かを判定することによって、前記所定の数のサンプリング・ポイントのそれぞれに関するテストを実行するステップと、
（ｃ）ステップ（ｂ）の前記テスト結果を解析して、前記ＤＵＴ（１１０）の状態に関するステートメントを生成するステップが含まれている、
方法。
【００３１】
（実施態様２）
ステップ（ａ）の前に、
論理状態間における遷移特性に関して典型的なサンプリング・ポイントとして、前記所定の数のサンプリング・ポイントを選択するステップ（ａ１）が含まれることを特徴とする、実施態様１に記載の方法。
【００３２】
（実施態様３）
ステップ（ａ１）に、以前の測定データを解析して、前記所定の数のサンプリング・ポイントを選択するステップ（ａ２）が含まれることを特徴とする、実施態様２に記載の方法。
【００３３】
（実施態様４）
ステップ（ａ２）に、低ＢＥＲ値から高ＢＥＲ値への遷移におけるサンプリング・ポイントを選択するステップ（ａ３）が含まれることを特徴とする、実施態様３に記載の方法。
【００３４】
（実施態様５）
ステップ（ａ３）に、前記ＤＵＴ（１１０）の許容差に対処するため、前記選択されたサンプリング・ポイントを調整するステップが含まれることを特徴とする、実施態様４に記載の方法。
【００３５】
（実施態様６）
ステップ（ｃ）において、前記求められたＢＥＲ値の１つがそのサンプリング・ポイントに関するしきいＢＥＲ値を超えると、前記ＤＵＴ（１１０）の状態が、テストに不合格とみなされることを特徴とする、実施態様１または上述の実施態様の任意の１つに記載の方法。
【００３６】
（実施態様７）
ステップ（ｃ）に、さらに、
１つ以上のサンプリング・ポイントに関して求められた前記ＢＥＲ値を事前定義された評価係数で評価することにより、評価基準を適用するステップ（ｃ１）が含まれることを特徴とする、実施態様１または上述の実施態様の任意の１つに記載の方法。
【００３７】
（実施態様８）
コンピュータのようなデータ処理システムによる実行時に、実施態様１または上述の実施態様の任意の１つに記載の方法を実行するため、データ・キャリアに記憶されるのが望ましいソフトウェア・プログラムまたは製品。
【００３８】
（実施態様９）
テストを受ける装置ＤＵＴ（１１０）としてデジタル回路をテストするためのテスト装置（１００、１２０、１３０）であって、
所定の数のサンプリング・ポイントのそれぞれについて、観測されるデジタル信号の総数に対するエラー・デジタル信号の比率を表すことになる、ビット・エラー・レートＢＥＲを求めるための処理装置（１３０）と、
前記求められたＢＥＲ値がそのサンプリング・ポイントに関するしきいＢＥＲ値を超えるか否かを判定し、前記テスト結果を解析して、前記ＤＵＴ（１１０）の状態に関するステートメントを生成することによって、前記所定の数のサンプリング・ポイントのそれぞれに関するテストを実行するための解析装置（１２０）が含まれている、
テスト装置。
【図面の簡単な説明】
【図１】オシロスコープ測定によって得られる典型的なアイ・ダイヤグラムである。
【図２】ＢＥＲ測定によって得られる典型的なアイ・ダイヤグラムである。
【図３】本発明によるテスト・アーキテクチャの原理を示す図である。
【図４】サンプリング・ポイントの選択を例示した図である。
【符号の説明】
１００ 信号発生器
１１０ ＤＵＴ
１２０ 解析装置
１３０ 処理装置
Claims (9)
- テストを受ける装置ＤＵＴとしてディジタル回路をテストするための方法であって、
時間位置とレベル閾値によって定まる所定数のサンプリング・ポイントのそれぞれについて、前記ＤＵＴから受信する信号を期待される信号と比較することにより、観測されるディジタル信号の総数に対するエラー・ディジタル信号の比率を表すビット・エラー・レートＢＥＲを求める第一のステップと、
前記求められたＢＥＲ値がそのサンプリング・ポイントに関するしきいＢＥＲ値を超えるか否かを判定することによって、前記所定数のサンプリング・ポイントのそれぞれに関するテストを実行する第二のステップと、
前記第二のステップの前記テスト結果を解析して、前記ＤＵＴの状態に関するステートメントを生成する第三のステップと、
を含む方法。 - 前記第一のステップの前に、論理状態間における遷移特性を代表するサンプリング・ポイントとして、前記所定数のサンプリング・ポイントを選択する第四のステップが含まれることを特徴とする、請求項１に記載の方法。
- 前記第四のステップに、以前の測定データを解析して、前記所定数のサンプリング・ポイントを選択する第五のステップが含まれることを特徴とする、請求項２に記載の方法。
- 前記第五のステップに、低ＢＥＲ値から高ＢＥＲ値への遷移におけるサンプリング・ポイントを選択する第六のステップが含まれることを特徴とする、請求項３に記載の方法。
- 前記第六のステップに、前記ＤＵＴの許容差に対処するため、前記選択されたサンプリング・ポイントを調整するステップが含まれることを特徴とする、請求項４に記載の方法。
- 前記第三のステップにおいて、前記求められたＢＥＲ値の１つがそのサンプリング・ポイントに関するしきいＢＥＲ値を超えると、前記ＤＵＴの状態がテストに不合格とみなされることを特徴とする、請求項１乃至請求項５のいずれかに記載の方法。
- 前記第三のステップに、さらに、１つ以上のサンプリング・ポイントに関して求められた前記ＢＥＲ値を事前定義された評価係数で評価することにより、評価基準を適用するステップが含まれることを特徴とする、請求項１乃至請求項６のいずれかに記載の方法。
- 請求項１乃至請求項７のいずれかに記載の方法をデータ処理装置に実行させるためのプログラムを供給するデータ・キャリア。
- テストを受ける装置ＤＵＴとしてディジタル回路をテストするためのテスト装置であって、
時間位置とレベル閾値によって定まる所定数のサンプリング・ポイントのそれぞれについて、前記ＤＵＴから受信する信号を期待される信号と比較することにより、観測されるディジタル信号の総数に対するエラー・ディジタル信号の比率を表すビット・エラー・レートＢＥＲを求めるための処理装置と、
前記求められたＢＥＲ値がそのサンプリング・ポイントに関するしきいＢＥＲ値を超えるか否かを判定することによって、前記所定数のサンプリング・ポイントのそれぞれに関するテストを実行し、前記テスト結果を解析して前記ＤＵＴの状態に関するステートメントを生成する解析装置と、
を含むテスト装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP01106632A EP1241483B1 (en) | 2001-03-16 | 2001-03-16 | Bit error rate measurement |
| EP01106632.1 | 2001-03-16 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002350515A JP2002350515A (ja) | 2002-12-04 |
| JP2002350515A5 JP2002350515A5 (ja) | 2005-09-02 |
| JP4046518B2 true JP4046518B2 (ja) | 2008-02-13 |
Family
ID=8176813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002060735A Expired - Fee Related JP4046518B2 (ja) | 2001-03-16 | 2002-03-06 | ビット・エラー・レート測定 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7389450B2 (ja) |
| EP (1) | EP1241483B1 (ja) |
| JP (1) | JP4046518B2 (ja) |
| DE (1) | DE60103361T2 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6810346B2 (en) | 2002-01-31 | 2004-10-26 | Agilent Technologies, Inc. | Composite eye diagrams |
| US6668235B2 (en) * | 2002-03-28 | 2003-12-23 | Agilent Technologies, Inc. | Identification of channels and associated signal information contributing to a portion of a composite eye diagram |
| EP1502377B1 (en) * | 2002-05-08 | 2012-08-08 | Rohde & Schwarz GmbH & Co. KG | Method for testing the error ratio of a device using a preliminary probability |
| EP1426779B1 (en) * | 2002-07-25 | 2007-08-15 | Agilent Technologies, Inc. | BER tester with signal sampling with clock recovery |
| JP2007515816A (ja) * | 2003-08-06 | 2007-06-14 | アジレント・テクノロジーズ・インク | 任意のテスト信号を使用するデジタルデータ信号のテスト |
| EP1508813B1 (en) * | 2003-08-20 | 2007-01-31 | Agilent Technologies, Inc. | Spectral jitter analysis allowing jitter modulation waveform analysis |
| US7174279B2 (en) * | 2004-03-31 | 2007-02-06 | Teradyne, Inc. | Test system with differential signal measurement |
| US7668233B2 (en) * | 2004-07-28 | 2010-02-23 | Circadiant Systems, Inc. | Method of determining jitter and apparatus for determining jitter |
| KR100630710B1 (ko) * | 2004-11-04 | 2006-10-02 | 삼성전자주식회사 | 다수개의 페일 비트를 검출할 수 있는 반도체 메모리의페일 비트 검출 장치 |
| US20090219395A1 (en) * | 2005-08-29 | 2009-09-03 | Tektronix, Inc. | Measurement and Display for Video Peak Jitter with Expected Probability |
| US7610520B2 (en) | 2006-02-06 | 2009-10-27 | Agilent Technologies, Inc. | Digital data signal testing using arbitrary test signal |
| JP4684961B2 (ja) * | 2006-07-10 | 2011-05-18 | アンリツ株式会社 | 試験信号検証装置 |
| US8705603B2 (en) * | 2008-02-05 | 2014-04-22 | Vitesse Semiconductor Corporation | Adaptive data recovery system with input signal equalization |
| US8284888B2 (en) | 2010-01-14 | 2012-10-09 | Ian Kyles | Frequency and phase acquisition of a clock and data recovery circuit without an external reference clock |
| US8537480B1 (en) * | 2010-11-23 | 2013-09-17 | Western Digital Technologies, Inc. | Hard drive testing |
| US8515416B2 (en) * | 2011-04-29 | 2013-08-20 | Silicon Laboratories Inc | Performing testing in a radio device |
| US10491342B1 (en) | 2018-07-23 | 2019-11-26 | Hewlett Packard Enterprise Development Lp | Bit error ratio tests with two-sided bit error ratio frequentist intervals |
| JP2020047332A (ja) * | 2018-09-18 | 2020-03-26 | 株式会社東芝 | ライト回数の上限値の設定方法及び磁気ディスク装置 |
| US11216325B2 (en) * | 2019-06-28 | 2022-01-04 | Arista Networks, Inc. | Reducing cross talk among connector pins |
| CN114301544A (zh) * | 2021-09-08 | 2022-04-08 | 深圳市星芯顶科技有限公司 | 具有眼图功能的误码仪 |
| CN115542136B (zh) * | 2022-09-29 | 2024-09-10 | 苏州工业园区慧鱼科技有限公司 | 基于fpga的线缆测试方法及设备 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4207523A (en) * | 1977-09-01 | 1980-06-10 | Honeywell Inc. | Digital channel on-line pseudo error dispersion monitor |
| US4234954A (en) * | 1979-01-24 | 1980-11-18 | Ford Aerospace & Communications Corp. | On-line bit error rate estimator |
| EP0020827B1 (en) * | 1979-06-15 | 1982-12-01 | The Post Office | An arrangement for monitoring the performance of a digital transmission system |
| DE3012400C2 (de) * | 1980-03-29 | 1986-03-06 | ANT Nachrichtentechnik GmbH, 7150 Backnang | Verfahren zur Überwachung der Bitfehlerrate |
| JP2604606B2 (ja) * | 1987-11-24 | 1997-04-30 | 株式会社アドバンテスト | 回路試験装置 |
| US4920537A (en) * | 1988-07-05 | 1990-04-24 | Darling Andrew S | Method and apparatus for non-intrusive bit error rate testing |
| AU643727B2 (en) * | 1989-12-07 | 1993-11-25 | Commonwealth Of Australia, The | Error rate monitor |
| US5228042A (en) * | 1991-02-07 | 1993-07-13 | Northern Telecom Limited | Method and circuit for testing transmission paths |
| CA2056679C (en) * | 1991-11-29 | 2002-02-12 | Timothy Joseph Nohara | Automatic monitoring of digital communication channel conditions using eye patterns |
| JPH07225263A (ja) * | 1994-02-09 | 1995-08-22 | Advantest Corp | ビット誤り測定器 |
| GB2302191B (en) * | 1995-02-24 | 2000-05-10 | Advantest Corp | Bit error measurement system. |
| US5831988A (en) * | 1997-01-23 | 1998-11-03 | Unisys Corporation | Fault isolating to a block of ROM |
| US6169907B1 (en) * | 1997-10-21 | 2001-01-02 | Interwave Communications International Ltd. | Power control of remote communication devices |
| US6249518B1 (en) * | 1998-08-07 | 2001-06-19 | Nortel Networks Limited | TDMA single antenna co-channel interference cancellation |
| US6178213B1 (en) * | 1998-08-25 | 2001-01-23 | Vitesse Semiconductor Corporation | Adaptive data recovery system and methods |
| US6292911B1 (en) * | 1998-12-17 | 2001-09-18 | Cirrus Logic, Inc. | Error detection scheme for a high-speed data channel |
| GB2350531B (en) * | 1999-05-26 | 2001-07-11 | 3Com Corp | High speed parallel bit error rate tester |
| US6430715B1 (en) * | 1999-09-17 | 2002-08-06 | Digital Lightwave, Inc. | Protocol and bit rate independent test system |
| US6583903B1 (en) * | 2000-03-02 | 2003-06-24 | Worldcom, Inc. | Method and system for controlling polarization mode dispersion |
| US6950972B2 (en) * | 2001-11-16 | 2005-09-27 | Oplink Communications, Inc. | Multi-purpose BER tester (MPBERT) for very high RZ and NRZ signals |
| US7149938B1 (en) * | 2001-12-07 | 2006-12-12 | Applied Micro Circuits Corporation | Non-causal channel equalization |
-
2001
- 2001-03-16 DE DE60103361T patent/DE60103361T2/de not_active Expired - Fee Related
- 2001-03-16 EP EP01106632A patent/EP1241483B1/en not_active Expired - Lifetime
- 2001-12-03 US US10/011,108 patent/US7389450B2/en not_active Expired - Lifetime
-
2002
- 2002-03-06 JP JP2002060735A patent/JP4046518B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP1241483A1 (en) | 2002-09-18 |
| DE60103361D1 (de) | 2004-06-24 |
| JP2002350515A (ja) | 2002-12-04 |
| EP1241483B1 (en) | 2004-05-19 |
| US7389450B2 (en) | 2008-06-17 |
| DE60103361T2 (de) | 2005-06-09 |
| US20020133763A1 (en) | 2002-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4046518B2 (ja) | ビット・エラー・レート測定 | |
| KR100816468B1 (ko) | 고속 데이터 스트림을 캡쳐하여 평가하는 방법 및 장치 | |
| KR100506777B1 (ko) | 반도체 테스트 시스템을 위한 글리치 검출 | |
| US20090192753A1 (en) | Apparatus and method for testing electronic systems | |
| US20070043994A1 (en) | Obtaining test data for a device | |
| US7813297B2 (en) | High-speed signal testing system having oscilloscope functionality | |
| JP5319665B2 (ja) | ジッタ較正 | |
| JP2002350515A5 (ja) | ||
| WO2020098557A1 (en) | Method and apparatus for determining jitter, storage medium and electronic device | |
| US20040268199A1 (en) | Method for testing non-deterministic device data | |
| JP6619545B2 (ja) | 試験測定装置及び波形取込み方法 | |
| JPH03103770A (ja) | 信号解析方法 | |
| US7339985B2 (en) | Zero crossing method of symbol rate and timing estimation | |
| US6073264A (en) | Debug vector launch tool | |
| US6799128B2 (en) | Measurement system for sampling a signal and evaluating data representing the signal | |
| US11624781B2 (en) | Noise-compensated jitter measurement instrument and methods | |
| US20170010325A1 (en) | Adaptive test time reduction | |
| US7536621B2 (en) | Quantized data-dependent jitter injection using discrete samples | |
| US10816599B2 (en) | Dynamically power noise adaptive automatic test pattern generation | |
| US20060107137A1 (en) | Chip testing methods and chips | |
| JP2003240823A (ja) | プログラム変換方法、プログラム変換システム、プログラム変換プログラム、治具の設計システム、冶具の設計プログラムおよびプログラムが記録された記録媒体 | |
| US7092827B2 (en) | Edge placement accuracy of signals generated by test equipment | |
| EP1654548A1 (en) | Digital data signal testing using arbitrary test signal | |
| Kirkland | What are we able to do with test data or using LabVIEW to hone in on actual cause of failures | |
| KR20070032310A (ko) | 피검사 장치의 출력 신호 평가 방법 및 시스템과, 컴퓨터 판독가능 저장 매체 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050225 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050225 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070402 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070411 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070706 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070711 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071010 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071120 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |