TWI389506B - Test System and Method of Ethernet Solid Layer Layer - Google Patents

Test System and Method of Ethernet Solid Layer Layer Download PDF

Info

Publication number
TWI389506B
TWI389506B TW098145051A TW98145051A TWI389506B TW I389506 B TWI389506 B TW I389506B TW 098145051 A TW098145051 A TW 098145051A TW 98145051 A TW98145051 A TW 98145051A TW I389506 B TWI389506 B TW I389506B
Authority
TW
Taiwan
Prior art keywords
signal
signal sample
physical layer
test
ethernet
Prior art date
Application number
TW098145051A
Other languages
English (en)
Other versions
TW201123767A (en
Inventor
詹勇達
陳建良
黃史明
朱俊吉
張哲維
洪偉程
Original Assignee
亞信電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 亞信電子股份有限公司 filed Critical 亞信電子股份有限公司
Priority to TW098145051A priority Critical patent/TWI389506B/zh
Priority to US12/768,959 priority patent/US20110158108A1/en
Publication of TW201123767A publication Critical patent/TW201123767A/zh
Application granted granted Critical
Publication of TWI389506B publication Critical patent/TWI389506B/zh

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00Arrangements for monitoring or testing data switching networks
    • H04L43/50Testing arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

乙太網路實體層測試系統與方法
本發明係關於一種測試架構,特別是關於一種應用於10BASE-T乙太網路實體層測試之乙太網路實體層測試系統與方法。
在IEEE 802.3 10BASE-T之乙太網路實體層輸出訊號品質規範中,如IEEE 802.3章節14.3.1.2.1差動輸出電壓規範,傳輸器差動訊號波形(Transmitter differential output TD+,TD-),所有的資料串列訊號必須符合樣版輸出波形範圍。外部媒體連接單元的電壓訊號樣版將介於0.9~1.1倍的比例之間,超出此範圍的將不被允許。因此,為了能夠正確量測乙太網路實體層輸出訊號品質,除需使用搭配量測儀器外,乙太網路實體層待測物必須依照量測項目傳送出相對必要的測試訊號以供測儀器分析訊號品質。乙太網路實體層測試之量測項目與相對應的測試訊號係如表(1)所示,為了使乙太網路實體層待測物輸出相對應的測試訊號,必須將表(1)中所列之量測項目對應的測試訊號產生方式結合至系統設計中。
如第一圖所示,一般係以軟體驅動方式產生測試訊號,其係依照媒體存取控制器(MAC Controller)40之傳送排序(transmit procedure)將表(1)中量測項目所需的測試訊號編寫完成存放於媒體存取控制器40的傳輸緩衝器(transmit buffer),再透過媒體存取控制器40傳送測試封包至實體層。
然而,由於軟體驅動必須為不同媒體存取控制器40撰寫產生測試訊號,使得乙太網路實體層的測試較為耗時,且軟體驅動的程式設計將較為複雜。有鑑於此,本發明係針對上述該些困擾與目標,提出能夠以硬體電路方式反覆產生測試訊號之乙太網路實體層測試系統與方法。
本發明之主要目的係在提供一種乙太網路實體層測試系統與方法,其係利用訊號樣本產生器依照測試項目反覆產生訊號樣本訊框提供至乙太網路之實體層進行測試,將能夠大幅縮減測試時間。
本發明之另一目的係在提供一種乙太網路實體層測試系統與方法,其係不須透過設計程式軟體依照測試項目編寫產生出訊號樣本訊框,將可大幅簡化測試軟體開發複雜度。
為達到上述之目的,本發明提出之乙太網路實體層測試系統與方法,其一多工器的一第一輸入端與第二輸入端分別與一媒體存取控制器及一訊號樣本產生器連接;此媒體存取控制器包含有一傳送排序,此傳送排序係為依照乙太網路之實體層的測試項目產生,且訊號樣本產生器係依照傳送排序產生一訊號樣本訊框與一控制訊號,透過控制訊號控制多工器切換,以控制訊號樣本訊框的傳送至一乙太網路;乙太網路係與多工器之輸出端相連接,並且乙太網路之實體層將接收訊號樣本訊框,並輸出一測試封包經由雙絞線傳送至一量測儀器分析以測試實體層輸出訊號品質。
底下藉由具體實施例配合所附的圖式詳加說明,當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。
本發明提出一種乙太網路實體層測試系統與方法,其係利用訊號樣本產生器依照乙太網路之實體層測試項目產生訊號樣本訊框,以使實體層輸出一測試封包供量測儀器分析實體層輸出訊號品質。底下則將以較佳實施例詳述本發明之技術特徵。
第二圖為本發明之系統架構示意圖,如圖所示,一訊號樣本產生器(Signal Pattern Generator)10與一媒體存取控制器(MAC Controller)12係分別連接至一多工器14之第一輸入端及第二輸入端;此媒體存取控制器12係包含有一傳送排序(Transmit Procedure),傳送排序為依照乙太網路18之實體層的測試項目(Test Item)所產生,此乙太網路18之網路傳輸速率係為每秒鐘10個百萬位元(10M),其實體層測試項目包含連結脈衝(Link Pulse)、媒體連接單元(MAU)、代理伺服器介面定義語言(TP_IDL)、時基誤差(Jitter)、差動電壓(Differential Voltage)、電力諧波(Harmonic)、回波損耗(Return Loss)與共模電壓(CM Voltage)等項目,每一測試項目係具有相對應之訊號樣本;訊號樣本產生器10將依據媒體存取控制器12之傳送排序產生相對應的訊號樣本以及控制訊號,且將訊號樣本包裝成訊號樣本訊框,並藉由控制訊號控制多工器14的切換,以控制訊號樣本訊框傳送的時間,訊號樣本訊框將透過多工器14傳送至乙太網路實體層18內部的暫存器;乙太網路18之實體層接收訊號樣本訊框後將輸出測試封包,且經由無遮蔽式雙絞線(unshielded twisted-pair,UTP)20將測試封包傳送至量測儀器44進行分析,以測試乙太網路18之實體層輸出訊號品質。
以上為乙太網路實體層測試系統的架構說明,底下將針對訊號樣本產生器10的架構以及產生訊號樣本訊框與控制訊號的產生做詳細說明。
第三圖為本發明之訊號樣本產生器架構示意圖,如圖所示,訊號樣本產生器10係包括第一訊號樣本產生暫存器30、隨機資料產生器32、第二訊號樣本產生暫存器34與訊號樣本訊框產生器36。第一訊號樣本產生暫存器30將依據傳送排序的測試項目產生控制訊號、訊號種子及訊號樣本的傳送時間間隔。請同時參閱第四(a)圖所示,第一訊號樣本產生暫存器30包含0~15位元(Bit),第0位元表示固定訊號樣本(Signal Pattern Fix,SPfix),第1位元表示隨機訊號樣本(Signal Pattern Random,SPrandom),此兩位元係做為多工器14之控制訊號;第2~7位元表示訊號樣本傳送時間間隔(Signal Pattern Interval Gap,SPinterval);第8~15位元表示訊號種子(Signal Pattern Seed,SPseed),其係為資料樣本(Data Pattern)或隨機種子(Pseudo-Random Seed),將做為產生訊號樣本的來源。第一訊號樣本產生暫存器30產生之訊號種子將由隨機資料產生器32擷取,以產生相對應的訊號樣本,且依照第一訊號樣本產生暫存器30產生之訊號樣本傳送時間間隔傳送訊號樣本。
舉例來說,當傳送排序的測試項目為連結脈衝(Link Pulse)時,第一訊號樣本產生暫存器30之第0位元與第1位元皆為邏輯0,將產生“00”的控制訊號控制多工器14,且代表不產生固定訊號樣本與隨機訊號樣本,隨機資料產生器32將直接輸出一般連結脈衝訊號做為訊號樣本。
當傳送排序的測試項目為電力諧波(Harmonic)時,第一訊號樣本產生暫存器30之第0位元將為邏輯1,第1位元為為邏輯0,將產生“10”的控制訊號控制多工器14,且代表將產生固定訊號樣本,隨機資料產生器32將輸出固定資料訊號做為訊號樣本,此固定資料訊號之位元係將全為邏輯零或邏輯一。
當傳送排序的測試項目為MAU、TP_IDL、Jitter、Differential Voltage、Return Loss與CM Voltage等項目時,第一訊號樣本產生暫存器30之第0位元將為邏輯0,第1位元為為邏輯1,將產生“10”的控制訊號控制多工器14,且代表將產生隨機訊號樣本,隨機資料產生器32將擷取訊號種子,且利用其內部所包含之置亂器(Scrambler)產生連續亂數資料訊號做為訊號樣本。
此外,第二訊號樣本產生暫存器34將依據傳送排序的測試項目產生相應的訊框長度,請同時參閱第四(b)圖所示,第二訊號樣本產生暫存器34包含0~15位元(Bit),第0~11位元表示訊號樣本長度(Signal Pattern Length,SPlength);第12~15位元表示保留欄位(Reserved)。並且將經由訊號樣本訊框產生器36接收隨機資料產生器32產生之訊號樣本,以及第二訊號樣本產生暫存器34產生之訊框長度,結合二者成為訊號樣本訊框,傳送至乙太網路18之實體層。以上為訊號樣本產生器10之架構與運作的說明,底下將進一步說明本發明的測試流程。
第五圖為本發明之測試方法流程圖,並請同時參閱第二圖及第三圖所示,首先,如步驟S10,依據媒體存取控制器12之傳送排序判別測試項目是否為連結脈衝,當測試項目為連結脈衝時,如步驟S14,訊號樣本產生器10內包含之第一訊號樣本產生暫存器30及第二訊號樣本產生暫存器34分別產生相對應連結脈衝測試項目之訊號樣本與訊框長度,此訊號樣本係為一般連結脈衝訊號;之後,如步驟S20,訊號樣本產生器10內包含之訊號樣本訊框產生器36組合為一般連結脈衝訊號之訊號樣本與訊框長度成為訊號樣本訊框,並且第一訊號樣本產生暫存器30係同時產生控制訊號控制多工器14切換,以控制此訊號樣本訊框輸出;最後,如步驟S22,傳送訊號樣本訊框至乙太網路18之實體層,且產生測試封包後,經由無遮蔽式雙絞線20傳送至量測儀器44以測試實體層的輸出訊號品質。
當測試項目不為連結脈衝否時,如步驟S12,將判別傳送排序的測試項目是否為電力諧波,當測試項目為電力諧波時,如步驟S16,第一訊號樣本產生暫存器30及第二訊號樣本產生暫存器34分別產生相對應電力諧波測試項目之訊號樣本與訊框長度,此訊號樣本係為固定資料訊號;之後,如步驟S20,經由訊號樣本訊框產生器36組合為固定資料訊號之訊號樣本與訊框長度成為訊號樣本訊框,並且第一訊號樣本產生暫存器30同時產生控制訊號切換多工器14以控制此訊號樣本訊框輸出;最後,如步驟S22,傳送訊號樣本訊框至乙太網路18之實體層,產生測試封包,並以無遮蔽式雙絞線20傳送至量測儀器44測試實體層的輸出訊號品質。
當測試項目不為電力諧波時,代表傳送排序的測試項目為MAU、TP_IDL、Jitter、Differential Voltage、Return Loss與CM Voltage等其中之一,將如步驟S18,第一訊號樣本產生暫存器30及第二訊號樣本產生暫存器34分別產生相對應上述測試項目為連續亂數資料訊號之訊號樣本以及訊框長度;之後,如步驟S20,訊號樣本訊框產生器36組合為連續亂數資料訊號之訊號樣本與訊框長度成為訊號樣本訊框,並且第一訊號樣本產生暫存器30同時產生控制訊號控制此訊號樣本訊框輸出;最後,再如步驟S22,傳送訊號樣本訊框至乙太網路18之實體層產生測試封包傳送至量測儀器44,以進行實體層的輸出訊號品質測試。
經由上述實施例說明可知本發明係為利用嵌入訊號樣本訊框產生器36以產生測試乙太網路18之實體層所需的訊號樣本訊框。訊號樣本訊框產生器36將依照乙太網路18之實體層的測試項目反覆產生相對應測試項目的訊號樣本以產生訊號樣本訊框,將不需透過軟體依據媒體存取控制器12的傳送排序產生訊號樣本存放於媒體存取控制器12的傳送緩衝器(Transmit Buffer),藉由本發明將能夠有效簡化測試時間,增進測試效能。
以上所述之實施例僅係為說明本發明之技術思想及特點,其目的在使熟習此項技藝之人士能夠瞭解本發明之內容並據以實施,當不能以之限定本發明之專利範圍,即大凡依本發明所揭示之精神所作之均等變化或修飾,仍應涵蓋在本發明之專利範圍內。
10...訊號樣本產生器
12...媒體存取控制器
14...多工器
18...乙太網路
20...無遮蔽式雙絞線
30...第一訊號樣本產生暫存器
32...隨機資料產生器
34...第二訊號樣本產生暫存器
36...訊號樣本訊框產生器
40...媒體存取控制器
42...乙太網路實體層
44...量測儀器
第一圖為本發明習知測試架構示意圖。
第二圖為本發明之系統架構示意圖。
第三圖為本發明之訊號樣本產生器架構示意圖。
第四(a)圖為本發明之第一訊號樣本產生暫存器架構示意圖。
第四(b)圖為本發明之第二訊號樣本產生暫存器架構示意圖。
第五圖為本發明之測試方法流程圖。
10...訊號樣本產生器
12...媒體存取控制器
14...多工器
18...乙太網路
20...無遮蔽式雙絞線
44...量測儀器

Claims (17)

  1. 一種乙太網路實體層測試系統,包括:一多工器,其具有一第一輸入端、第二輸入端與一輸出端;一媒體存取控制器,其係與該多工器之第一輸入端相連接,並包含有一傳送排序;一訊號樣本產生器,其係與該多工器之第二輸入端相連接,且依據該傳送排序產生一訊號樣本訊框與一控制訊號,該控制訊號係將控制該多工器切換,控制該訊號樣本訊框的傳送;以及一乙太網路,其係與該多工器之輸出端相連接,且該乙太網路之實體層將接收該訊號樣本訊框,並輸出一測試封包以測試該實體層輸出訊號品質。
  2. 如申請專利範圍第1項所述之乙太網路實體層測試系統,其中該測試封包係經由雙絞線(twisted-pair)傳送至一量測儀器進行分析。
  3. 如申請專利範圍第1項所述之乙太網路實體層測試系統,其中該乙太網路之網路傳輸速率係為每秒鐘10個百萬位元。
  4. 如申請專利範圍第2項所述之乙太網路實體層測試系統,其中該雙絞線係為無遮蔽式雙絞線(unshielded twisted-pair,UTP)。
  5. 如申請專利範圍第1項所述之乙太網路實體層測試系統,其中該傳送排序係依照該乙太網路之該實體層測試項目產生。
  6. 如申請專利範圍第5項所述之乙太網路實體層測試系統,其中該乙太網路之該測試項目係包含連結脈衝(Link Pulse)、媒體連接單元(MAU)、代理伺服器介面定義語言(TP_IDL)、時基誤差(Jitter)、差動電壓(Differential Voltage)、電力諧波(Harmonic)、回波損耗(Return Loss)與共模電壓(CM Voltage),且每一該測試項目具有相對應之一訊號樣本。
  7. 如申請專利範圍第6項所述之乙太網路實體層測試系統,其中該訊號樣本產生器係包括:一第一訊號樣本產生暫存器,其係依據該傳送排序產生該控制訊號與一訊號種子;一隨機資料產生器,其係與該第一訊號樣本產生暫存器相連接,且接收該訊號種子產生該訊號樣本;一第二訊號樣本產生暫存器,其係依據該傳送排序產生該訊號樣本訊框的訊框長度;以及一訊號樣本訊框產生器,其係連接該第一訊號樣本產生暫存器與該第二訊號樣本產生暫存器,且接收該訊號樣本與該訊框長度產生該訊號樣本訊框。
  8. 如申請專利範圍第7項所述之乙太網路實體層測試系統,其中該第一訊號樣本產生暫存器更可產生該訊號樣本的傳送時間間隔。
  9. 如申請專利範圍第7項所述之乙太網路實體層測試系統,其中該訊號樣本係為連結脈衝(Link Pulse)訊號、固定資料訊號或連續亂數資料訊號。
  10. 如申請專利範圍第9項所述之乙太網路實體層測試系統,其中該固定資料訊號所包含之位元係全為邏輯零或邏輯一。
  11. 如申請專利範圍第9項所述之乙太網路實體層測試系統,更包括一置亂器(Scrambler),其係設置於該隨機資料產生器,將擷取該訊號種子產生該連續亂數資料訊號。
  12. 一種乙太網路實體層測試方法,包括下列步驟:依據一傳送排序判別一測試項目;依據該測試項目產生相對應之一訊號樣本與一訊框長度,且組合成一訊號樣本訊框,並同時產生一控制訊號控制該訊號樣本訊框輸出;以及傳送該訊號樣本訊框至一乙太網路之實體層,並產生一測試封包測試該實體層輸出訊號品質。
  13. 如申請專利範圍第12項所述之乙太網路實體層測試方法,其中在判別該測試項目的步驟中,將判別該測試項目是否為連結脈衝(Link Pulse),當測試項目為該連結脈衝時,在產生相對應之該訊號樣本與該訊框長度的步驟中,產生之該訊號樣本係為一般連結脈衝訊號,當該測試項目非為該連結脈衝(Link Pulse)時,將判別該測試項目是否為電力諧波(Harmonic),當測試項目為電力諧波時,在產生相對應之該訊號樣本與該訊框長度的步驟中,產生之該訊號樣本係為一固定資料訊號,當測試項目非為電力諧波時,在產生相對應之該訊號樣本與該訊框長度的步驟中,產生之該訊號樣本係為一連續亂數資料訊號。
  14. 如申請專利範圍第12項所述之乙太網路實體層測試方法,其中該乙太網路之該測試項目係包含連結脈衝(Link Pulse)、媒體連接單元(MAU)、代理伺服器介面定義語言(TP_IDL)、時基誤差(Jitter)、差動電壓(Differential Voltage)、電力諧波(Harmonic)、回波損耗(Return Loss)與共模電壓(CM Voltage),且每一該測試項目具有相對應之一訊號樣本。
  15. 如申請專利範圍第12項所述之乙太網路實體層測試方法,其中該訊號樣本係為連結脈衝(Link Pulse)訊號、固定資料訊號或連續亂數資料訊號。
  16. 如申請專利範圍第15項所述之乙太網路實體層測試方法,其中該固定資料訊號所包含之位元係全為邏輯零或邏輯一。
  17. 如申請專利範圍第15項所述之乙太網路實體層測試方法,其中該連續亂數資料訊號係藉由訊號種子做為亂數來源。
TW098145051A 2009-12-25 2009-12-25 Test System and Method of Ethernet Solid Layer Layer TWI389506B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098145051A TWI389506B (zh) 2009-12-25 2009-12-25 Test System and Method of Ethernet Solid Layer Layer
US12/768,959 US20110158108A1 (en) 2009-12-25 2010-04-28 Etherent physical layer test system and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098145051A TWI389506B (zh) 2009-12-25 2009-12-25 Test System and Method of Ethernet Solid Layer Layer

Publications (2)

Publication Number Publication Date
TW201123767A TW201123767A (en) 2011-07-01
TWI389506B true TWI389506B (zh) 2013-03-11

Family

ID=44187455

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098145051A TWI389506B (zh) 2009-12-25 2009-12-25 Test System and Method of Ethernet Solid Layer Layer

Country Status (2)

Country Link
US (1) US20110158108A1 (zh)
TW (1) TWI389506B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9231740B2 (en) 2013-07-12 2016-01-05 Intel Corporation Transmitter noise in system budget
US10181975B2 (en) * 2015-09-04 2019-01-15 Intel Corporation Override subsystems for rapid recovery from serial-link errors
US20170176534A1 (en) * 2015-12-18 2017-06-22 Intel Corporation Self-characterizing high-speed communication interfaces
US10785789B2 (en) * 2016-06-08 2020-09-22 Telefonaktiebolaget Lm Ericsson (Publ) Systems and methods for signaling and using transmit patterns
US10355891B2 (en) * 2017-09-29 2019-07-16 Intel Corporation Authentication through voltage variations over communication channels
CN109067609B (zh) * 2018-07-11 2021-07-13 广东电网有限责任公司 一种配网自动化终端接入调试方法
CN110912784B (zh) * 2019-12-20 2021-08-24 上海仁童电子科技有限公司 一种以太网总线网络测试设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6385738B1 (en) * 1998-04-17 2002-05-07 Advanced Micro Devices, Inc. System for testing transmitter logic of a physical layer device in a local area network
US7032139B1 (en) * 2002-03-18 2006-04-18 Finisar Corporation Bit error rate tester
US7124330B2 (en) * 2002-09-27 2006-10-17 Broadcom Corporation Physical layer loop back method and apparatus
JP4940464B2 (ja) * 2005-09-16 2012-05-30 独立行政法人産業技術総合研究所 ネットワーク機器試験装置
US7720068B2 (en) * 2006-08-23 2010-05-18 Solarflare Communications, Inc. Method and system for a multi-rate gigabit media independent interface

Also Published As

Publication number Publication date
US20110158108A1 (en) 2011-06-30
TW201123767A (en) 2011-07-01

Similar Documents

Publication Publication Date Title
TWI389506B (zh) Test System and Method of Ethernet Solid Layer Layer
KR100849223B1 (ko) Usb 장치 테스트 방법 및 그 시스템
US8321733B2 (en) Optimization of SERDES sampling parameters
US8365133B2 (en) Testing apparatus, testing method, and program
CN101546286B (zh) 一种高速串行总线逻辑分析方法和装置
WO2023173943A1 (zh) 一种用于信号完整性仿真的激励信号生成方法及装置
US7889785B2 (en) Method, system and apparatus for quantifying the contribution of inter-symbol interference jitter on timing skew budget
US20090031159A1 (en) On-chip logic analyzer using compression
US7774669B2 (en) Complex pattern generator for analysis of high speed serial streams
CN109696572A (zh) 一种pcie接口的波形发生器及波形输出方法
TW201810037A (zh) 輸入輸出擴展晶片以及其驗證方法
EP1532534B1 (en) Universal approach for simulating, emulating, and testing a variety of serial bus types
US20150095866A1 (en) Vlsi circuit signal compression
JP4881404B2 (ja) 回路記述生成装置および機能検証方法
US7679404B2 (en) Missing clock pulse detector
US6178531B1 (en) Method and apparatus for remotely testing token ring local area networks
CN112073152B (zh) 一种提高chsi接收数据可靠性的fpga抗干扰处理方法
Lingambudi et al. A case study of high-speed serial interface simulation with IBIS-AMI models
Crouch et al. P1687. 1: Accessing Embedded 1687 Instruments using Alternate Device Interfaces other than JTAG
CN110019351A (zh) 一种数据检测方法、装置及计算机可读存储介质
US9435840B2 (en) Determining worst-case bit patterns based upon data-dependent jitter
JP7048776B1 (ja) プログラマブルデバイス、システム、検証支援方法、およびプログラム
Ren et al. High-speed I/O jitter modeling methodologies
Malagi et al. Logic Built In Self-Test Verification Statergy For Ser Des PHY
KR20100084153A (ko) 팬-아웃/팬-인 매트릭스를 이용한 오류 캐치 ram 지원

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees