JP4028140B2 - 不要輻射解析方法 - Google Patents
不要輻射解析方法 Download PDFInfo
- Publication number
- JP4028140B2 JP4028140B2 JP20084799A JP20084799A JP4028140B2 JP 4028140 B2 JP4028140 B2 JP 4028140B2 JP 20084799 A JP20084799 A JP 20084799A JP 20084799 A JP20084799 A JP 20084799A JP 4028140 B2 JP4028140 B2 JP 4028140B2
- Authority
- JP
- Japan
- Prior art keywords
- node
- current
- signal
- waveform
- probability
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Description
【０００１】
【発明の属する技術分野】
本発明は、不要輻射（ＥＭＩ：Electromagnetic Interference）解析方法に係り、特に、大規模でかつ高速駆動のＬＳＩ(大規模半導体集積回路)に対して高速かつ高精度の論理シミュレーションを行い、電磁輻射を解析する方法に関する。
【０００２】
【従来の技術】
ＬＳＩは、コンピュータはもちろんのこと、携帯電話等の通信機器、一般家庭製品や玩具、自動車まで利用範囲が拡大している。しかし、その一方で、これらの製品から生じる不要輻射がテレビ・ラジオ等の受信装置の電波障害や他システムの誤動作の原因として問題になっている。これらの問題に対して、フィルタリングやシールディングといった製品全体としての対策も施されているが、部品点数増大・コスト増大・製品上対策の難しさ等の観点より、ＬＳＩ単体としてのノイズ抑制が強く要請されている。
【０００３】
このような状況下、各製品においてＬＳＩはキーデバイスとして位置付けられおり、製品の競争力確保のために、ＬＳＩの大規模化・高速化が要求されている。製品サイクルが短くなる中で、これらの要求に答えるためにはＬＳＩ設計の自動化が必須であり、現状の設計自動化技術導入の条件として同期設計を採用する必要が高まっている。基準クロックに同期して全回路が動作し、大規模かつ高速駆動のＬＳＩの場合には、その瞬時電流は非常に大きくなってしまうことになり、不要輻射の増大を引起すことになる。
【０００４】
本発明は、ＬＳＩの大規模化・高速化を維持しつつも不要輻射を低減するために不可欠であるＥＭＩ評価が可能なシミュレーション手法に関するものである。
【０００５】
ＬＳＩが他へ被害を与えるノイズを大別すると、放射ノイズと伝導ノイズがある。ＬＳＩからの直接的な放射ノイズとしてＬＳＩの内部配線から放射されるノイズもあるが、内部配線はアンテナとしては大きくない。もちろん、ＬＳＩの動作周波数向上に伴い、ＬＳＩから直接的に放射されるノイズが将来的に問題となるとは思われるが、現時点においてはＬＳＩ内部の放射ノイズは問題になるレベルではない。
【０００６】
これに対して、伝導のノイズは、ＬＳＩ内のワイヤ、リードフレームやプリント基板上配線など直接的な接続を通じてプリント基板上の他のデバイスへ影響を与えるとともに、これらの接続経路を発信源すなわちアンテナとしてノイズを放射する。この接続経路よりなるアンテナはＬＳＩ内部の配線と比べると非常に大きく、不要輻射を考える上で支配的な要素である。
【０００７】
ＬＳＩからの伝導ノイズの経路として、電源と信号があるが、近傍の電磁界を考える場合、電源の電流の変化が電源線をアンテナとして輻射されるノイズが支配的であると考えられる。また、信号においては信号の変化時に生じるリンギング・オーバーシュートが問題となる場合もあるが、ＬＳＩ内部電源レベルの変動が信号波形として伝導することが問題となる場合が多い。電源・信号どちらの経路を伝導し放射されるノイズも、電源電流の変化と強く相関があると考えられる。
【０００８】
簡単なインバータ回路を用いてＣＭＯＳ回路の電源電流を説明する。インバータ回路への入力電圧が変化する場合に、ＣＭＯＳ回路の主な電源電流である負荷容量充放電電流が流れる。そして、これに加え貫通電流が加算して流れることになる。このようなＣＭＯＳ回路を設計するにあたり、自動設計ツールを用いる上での制約により同期化しているが、同期化したことによりＬＳＩ全体の回路が同時に動作するため、基準クロックに同期して電源のピーク電流が発生する。しかも、高速化、すなわち周期を短縮するためには、短時間に充放電できるようにトランジスタを大きくするが、その結果としてピーク電流が増大する。当然、ＬＳＩが大規模化することによってもＬＳＩ全体の電源電流は増大する。このようにして、電源のピーク電流が増大し、電源電流が急峻な変化をするようになってきているが、この急峻な変化が高調波成分を増大させてしまい、不要輻射の増大を招いている。
【０００９】
不要輻射の主要因とも言える電源電流の変化について高精度のシミュレーションを行うことが、ＬＳＩにおける不要輻射の評価として有効であると考えられる。
【００１０】
ところで従来は、以下に示すようにトランジスタレベルで電流解析を行う電流シミュレーション手法が用いられていた。
【００１１】
図１５は、従来のＥＭＩ解析方法の処理フローを示したブロック図である。この方法では、トランジスタレベルの電流解析手法を用いた解析対象となるＬＳＩのレイアウト情報から、レイアウトパラメータ抽出（以下、ＬＰＥとする）処理Ｏ３を行い、スイッチレベルネットリストについて回路シミュレーションＯ６、電流源モデリング処理Ｏ８、電源配線ＬＰＥ処理Ｏ１０、過渡解析シミュレーションＯ１２、ＦＦＴ処理Ｏ１４の各ステップを行うように構成されている。
【００１２】
以下、各ステップについて図１５を参照しながら説明する。
【００１３】
ステップＯ３ではＥＭＩ解析対象となる半導体集積回路のレイアウトデータＯ１と、トランジスタ素子や各種配線寄生素子（抵抗、容量等）、各素子のパラメータ値、及びそれら抽出結果の出力形式を定義したＬＰＥルールＯ２が入力され、そのＬＰＥルールＯ２に基づきレイアウトデータＯ１における各素子のパラメータを算出し、ネットリストＯ４が生成される。尚、本ステップでは電源（及びグランド）配線の寄生素子については、抽出対象にしない。
【００１４】
ステップＯ６では前記ステップＯ３より生成されたネットリストＯ４と解析対象回路において所望の論理的動作を再現させるためのテストパターンＯ５が入力され、内部回路の動作状態に応じた負荷容量充放電電流や貫通電流等を算出し、各トランジスタ毎の電流波形情報Ｏ７が生成される。尚、本ステップの最初の処理では電源（及びグランド）電位を変動の無い理想電位と仮定して処理を行う。
【００１５】
ステップＯ８では前記ステップＯ６より生成されたトランジスタ毎の電流波形情報Ｏ７が入力され、それぞれを以降のステップＯ１２で適用できる形式にモデリングし、電流源素子モデル情報Ｏ９が生成される。尚、以降のステップＯ１２の処理負荷軽減のためにも、複数個のトランジスタで構成される機能回路ブロック毎に電流源素子としてモデリングする手法が一般的である。
【００１６】
ステップＯ１０は前記ステップＯ３に対して、抽出対象がＥＭＩ解析対象となるトランジスタ素子や各種配線寄生素子から、電源及びグランド配線の寄生素子（抵抗、デカップリング容量等）に代わる点が異なるのみであるため説明を省略する。尚、本ステップにより電源（及びグランド）配線ネットリストＯ１１が生成される。
【００１７】
ステップＯ１２では前記ステップＯ８より生成された電流源素子モデル情報Ｏ９と前記ステップＯ１０より生成された電源（及びグランド）配線ネットリストＯ１１とワイヤやリードフレームのインピーダンス（抵抗、容量、インダクタンス）Ｏ１６が入力され、ＳＰＩＣＥに代表される過渡解析シミュレータを使用した解析により、解析対象回路の電源電圧変動を算出した電源電圧降下結果Ｏ１７が生成される。
【００１８】
この後、前記ステップＯ６の再処理を行う。その際に、前記ステップＯ６の最初の処理では電源（及びグランド）電位を変動の無い理想電位と仮定したのに対して、ここでは前記ステップＯ１２より生成された電源電圧降下結果Ｏ１７が入力され、電源電圧変動を考慮に入れた各トランジスタ毎の電流波形情報Ｏ７が再度生成される。同様に前記ステップＯ８、Ｏ１２の再処理が行われる。
【００１９】
この前記ステップＯ６、Ｏ８、Ｏ１２のループ処理を複数回繰り返すことで、電源電圧変動をより高精度に再現させた電流波形結果Ｏ１３が生成される。
【００２０】
ステップＯ１４では前記ステップＯ１２より生成された電流波形結果Ｏ１３が入力され、高速フーリエ変換（以下、ＦＦＴとする）を施すことにより、周波数スペクトラム解析を行なうことが可能となり、周波数特性Ｏ１５を得ることが出来る。
【００２１】
この従来例では、ＬＰＥ処理Ｏ３、電源配線ＬＰＥ処理Ｏ１０及び電流源モデリング処理Ｏ８の合わせ込みによって検証精度は大きく左右するものの、一定レベルの解析精度が期待できる。しかし、このようなトランジスタレベルの電流解析にはＳＰＩＣＥに代表される過渡解析シミュレータを使用するため、解析対象回路規模に制限があり処理時間も長大となる。半導体集積回路の大規模化が進んでいる近年、トランジスタレベルよりも抽象度が高く、高速解析が可能なＥＭＩ解析方法の確立が望まれている。
【００２２】
そこで、高速化の可能な電流解析方法として、ゲートレベルの電流解析方法が提案されている。たとえばその１つとして、アイ・エス・ピー・デー＆９９第１６ページ乃至第２１ページ（ＥＭＩ−ＮＯＩＳＥＡＮＡＬＹＳＩＳＵＮＤＥＲＡＳＩＣＤＥＳＩＧＮＳＥＮＶＩＲＯＮＭＥＮＴ‘ＩＳＰＤ＆９９）に掲載されたエイ・エス・アイ・シー（ＡＳＩＣ）デザイン環境におけるＥＭＩ−ノイズ解析がある。この技術では、テストベクタを用いたゲートレベルシミュレーション結果からイベントを取得、電流波形推定を行いＦＦＴを行って周波数解析を行うようにしている。すなわち、図１６に示すようにネットリスト１０１と、テストベクタ１０２とから論理シミュレーション１０４を行い、これによって算出されたイベント情報１０５と、トグル時の波形情報１０３とから、電流波形算出処理部１０７を実行し、この電流波形算出処理部から得られた電流波形算出結果１０８を、ＦＦＴ処理１０９し周波数特性１１０を得るようにしている。この方法では従来のトランジスタレベルのＥＭＩ解析に比べて、高速化をはかることができる。しかしながらテストベクタを用いるために、依然として実行時間がかかり、速度としては十分ではなく、さらなる高速化が求められていた。さらにまた、得られる解析結果は、使用するテストベクタのパターンに依存するという問題もある。
【００２３】
【発明が解決しようとする課題】
このように、トランジスタレベルの電流解析手法を用いた従来例では、一定レベルの解析精度が期待できるものの、トランジスタレベルの電流解析にはＳＰＩＣＥに代表される過渡解析シミュレータを使用するため、解析対象回路規模に制限があり処理時間も長大となる。半導体集積回路の大規模化が進んでいる近年、トランジスタレベルよりも抽象度が高く、高速解析が可能であるゲートレベルの電流解析手法を利用したＥＭＩ解析方法の確立が望まれる。
【００２４】
一方、テストベクタを用いたゲートレベルシミュレーションも提案されているが、従来例では、さらなる高速解析は困難であるという問題があった。またテストベクタを用いているため、得られる解析結果は、テストベクタのパターンに依存するという問題があった。
【００２５】
本発明は、上記従来の課題を解決するもので、高速解析しつつも、電源電流を高精度に解析することで、シミュレーション上においてＬＳＩの不要輻射を現実的な時間で評価することを目的とするものである。
【００２６】
【課題を解決するための手段】
この目的を達成するために、本発明のＥＭＩ解析手法は、従来の動的なゲートレベルシミュレーションに対して、信号確率伝播手法を使用し、各ノードへの信号の伝播確率を算出するとともに、静的タイミング解析手法を用いて各ノードの変化時刻を計算し、その結果からＥＭＩノイズを推定するようにしたものである。すなわち本発明では、各ノードのトグル確率と遅延との関係から周波数特性を算出するようにしたことを特徴とする。
【００２７】
本発明の第１によれば、ネットリストと入力信号の遷移確率を入力する入力部と前記ネットリストと前記入力信号の遷移確率から各ノードの変化確率を算出する確率伝播処理部と前記ネットリストから各ノードの信号到達時間を算出する静的遅延計算処理部と波形補正部と電流波形周波数解析部とを有する解析装置によるＬＳＩの不要輻射解析方法であって、前記波形補正部が、あらかじめ作成された各ノードの電圧の1変化あたりのＬＳＩの各ノードの電流推定波形の振幅を各ノードの変化確率に従って補正する工程と、前記波形補正部が、前記補正された電流推定波形が各ノードに到達する信号到達時間を１周期とみなし、前記補正された電流波形が各ノードの信号到達時間に前記１周期分の時間に発生するものとし、全ノードにわたり電流波形を加算する工程と、前記電流波形周波数解析部が、前記加算する工程によって算出された電流波形を周波数解析する工程とを有することを特徴とする。
【００２８】
すなわち、信号確率伝播手法を用いて各ノードの変化確率を計算するとともに、静的タイミング解析手法で各ノードに信号が到達する時間を計算するものである。また、信号到達時間は平均時間、最大時間、最小時間あるいはあらかじめ決めた正規分布などの分布に従って最大時間と最小時間の間で定義している。
【００３０】
すなわち、信号確率伝播手法を用いて各ノードの変化確率を計算するとともに、静的タイミング解析手法で各ノードに信号が到達する時間の分布を計算するようにしている。
【００３１】
また本発明は上記不要輻射解析方法に各ノードが複数の信号経路（以下、パスとする）をもち、前記パス毎に、それぞれのパスを信号伝播する場合の各信号変化確率と各信号伝達時間に基づいた電流波形を算出することを特徴とする。
【００３２】
また、本発明によれば、ＬＳＩの不要輻射量を解析する方法において、あらかじめ作成された各ノードの1変化あたりの電流推定波形を各ノードの変化確率と各ノードの信号到達時間に従い、あらかじめ決められた複数の周期内にランダムに発生するものとして波形生成する工程と、前記波形生成された電流推定波形を全ノードにわたり加算し、前記加算する工程によって算出された電流波形を周波数解析する工程とを有し、これによりノイズ特性を得るようにしたことを特徴とする。すなわち、この方法では、信号確率伝播手法を用いて各ノードの変化確率を計算し、信号がランダムに変化する確率として記憶するとともに、静的タイミング解析手法で各ノードに信号が到達する時間を計算するものである。
【００３３】
また、ＬＳＩの不要輻射量を解析する方法において、あらかじめ作成された各ノードの1変化あたりの電流推定波形を各ノードの変化確率と時間的分布確率に従い、あらかじめ決められた複数の周期内にランダムに発生するものとして波形生成する工程と前記波形生成された電流推定波形を全ノードにわたり加算し、前記加算する工程によって算出された電流波形を周波数解析する工程とを有してもよく、これによりノイズ特性を得るようにしたことを特徴とする。
【００３４】
すなわち、信号確率伝播手法を用いて各ノードの変化確率を計算し、信号がランダムに変化する確率として記憶するとともに、静的タイミング解析手法で各ノードに信号が到達する時間の分布を計算するものである。
【００３５】
本発明によれば、上記不要輻射解析方法において、各ノードが複数のパスをもち、前記パス毎に、それぞれのパスを信号伝播する場合の各信号変化確率と各信号伝達時間に基づいた電流波形を算出することを特徴とする。
【００３６】
【発明の実施の形態】
まず、本発明の方法について図面を参照しつつ説明する。図1に示すように、ネットリスト１と、遷移確率２とから確率伝播法を用いて各ノードの遷移確率を算出するとともに静的遅延解析方法を用いて静的遅延を算出４し、これによって算出された各ノードの確率・遅延５と、トグル時の波形情報３とから、電流波形推定処理６を実行し、これによって得られた電流波形推定結果７から、例えば高速フーリエ変換（以下、ＦＦＴとする）処理８を行い周波数特性9を得るようにしたことを特徴とする。
【００３７】
（実施形態１）
以下に本発明の第１の実施形態について説明する。この方法は、図１にその概念図を示すように、図２に示した回路にクロック信号ＣＬＫが入力されたとき、フリップフロップセル（ＦＦ）の各ノードＡ，Ｂにおける出力波形が図３ＡおよびＢ（図３Ｂは図３Ａの｛｝内にある約１．５周期分の拡大図）に示すものであるとき、遷移確率と静的遅延伝播データとから、ＬＳＩの不要輻射量を解析するものである。ここでは、あらかじめ作成されたネットリスト１と遷移確率２に従い、各ノードの遷移確率を算出するとともに、1変化あたりの電流推定波形の静的遅延を計算４し、各ノードの確率・遅延５と、あらかじめ定めるトグル時の波形情報３とを考慮して振幅を補正し、1周期分の時間に、前記補正された電流波形が各ノードの信号到達時間に発生するものとし、全ノードにわたり電流波形を加算６し、前記加算によって算出された電流波形推定結果７をＦＦＴ処理８し、これにより対象回路の不要輻射成分の周波数特性９を得、ＥＭＩ解析するようにしたことを特徴とするものである。
【００３８】
図４は本実施形態の全体フローを説明するブロック図である。図５はこの処理を示すイメージ図である。ＥＭＩ解析対象となる回路の回路データを表したネットリスト４０１から静的遅延計算４０３に基づき、各ノードの遅延情報４０５を得る（図５（ａ））とともに、ネットリスト４０１と入力遷移確率４０２から確率伝播４０４に基づき、各ノードの遷移確率情報４０６を得た（図５（ｂ））のち、各ノードの素子電流波形情報４０７（図５（ｃ））と、これらの得られた遅延情報から、各ノードの遅延時刻に、確率情報を素子電流波形情報に掛け合わせた電流量を面積とする三角波を考慮して、平均電流波形算出手段４０８において平均電流波形４０９を算出し、これを平均電流波形情報（図５（ｄ））として得た後、動作周波数情報４１２から決定される時間領域で、ＦＦＴ処理４１０を行うことによって、周波数特性情報４１１を得るようにしている。
【００３９】
この平均電流波形算出手段の処理フローを図６に示す。ここでは、素子電流波形情報をテーブルから読み込み（ステップ１２５０）、電流波形算出ループ処理を行う（ステップ１２５１）。まず、出力スリューから処理対象インスタンスの三角波底辺を抽出する（ステップ１２５２）。そして、三角波の面積はＷ×ｈ／２に１周期あたりの遷移確率を掛けたものであるとし、その値はＩである。そこで２×Ｉ／Ｗ×１周期あたりの遷移確率により三角波の高さｈを算出する（ステップ１２５３）。Ｉは処理対象イベントのセルに関する電流量である。この処理が三角波整形処理部に相当する。次に変数ｘが０からＷ／２までＩ（ｔ＋ｘ）とＩ（ｔ−ｘ）に前述の式５を加算し、ｘにΔｔ加える（１２５４）（１２５５）。Ｉ（ｔ＋ｘ）は時刻ｔ＋ｘにおける全てのセルの電流値であり、Ｉ（ｔ−ｘ）は時刻ｔ−ｘにおける全てのセルの電流値である。
【００４０】
このようにして、対象回路の周波数特性を得ることができ、設計者はＥＭＩ解析を行うことができる。
【００４１】
この方法では、静的遅延情報と確率伝播情報とから電流波形を平均化処理によりモデル化し、これにＦＦＴ処理を行うことで不要輻射解析を行っており、ゲートレベルでの動的解析に比べ、短時間で処理を行うことができる。
【００４２】
尚、パス別を考慮する場合は、静的遅延情報をパス別に持たせることで実現できる。
【００４３】
また、本実施例では、解析対象回路の全ノードにわたり電流情報を加算したが、電流の大きさや確率頻度に従い、加算対象ノードを調整することで更に短時間で処理を行うことも可能となる。
【００４４】
（実施形態２）
次に本発明の第２の実施形態について説明する。この方法では、図７に全体フローを示すように、前記第１の実施形態における平均電流波形算出手段４０８に代えてランダム電流波形推定手段７０８を使用し、平均電流波形情報を得る代わりに、ランダム電流波形情報を得ることを特徴とするものである。他の構成については前記第１の実施形態とまったく同様に形成されている。
【００４５】
図７は本実施形態の全体フローを説明するブロック図である。図８はこの処理を示すイメージ図である。ＥＭＩ解析対象となる回路の回路データを表したネットリスト７０１から、静的遅延計算７０３に基づき、各ノードの遅延情報７０５を得る（図８（ａ））とともに、ネットリスト７０１と入力遷移確率７０２から、確率伝播７０４に基づき、各ノードの遷移確率情報７０６を得た（図８（ｂ））のち、各ノードの素子電流波形情報７０７（図８（ｃ））と動作周波数情報７１２から、あらかじめ決められた複数の周期内に、ランダム波形推定手段７０８においてランダム電流波形情報７０９（図８（ｄ））として得た後、ＦＦＴ処理７１０を行うことによって、周波数特性情報７１１を得るようにしている。
【００４６】
このランダム電流波形算出手段の処理フローを図９に示す。ここでは、素子電流波形情報をテーブルから読み込み（ステップ１２８０）、電流波形算出ループ処理を行う（ステップ１２８１）。まず、ｙ＝１から周期数となるまで処理を繰り返すループを実行する（ステップ１２８２）。以下の処理は電流波形算出処理が終了するまで繰り返す。まず乱数が確率より小さいか否かを判断し（ステップ１２８３）、小さい場合は出力スリューから処理対象インスタンスの三角波底辺を抽出する（ステップ１２８４）。そして 三角波の面積はＷ×ｈ／２であり、その値はＩである。そこで２×Ｉ／Ｗにより三角波の高さｈを算出する（１２８５）。Ｉは処理対象イベントのセルに関する電流量である。この処理が三角波整形処理部に相当する。次に変数ｘが０からＷ／２までＩ（ｔ＋ｘ）とＩ（ｔ−ｘ）に前述の式５を加算し、ｘにΔｔ加える（１２８６）（１２８７）。Ｉ（ｔ＋ｘ）は時刻ｔ＋ｘにおける全てのセルの電流値であり、Ｉ（ｔ−ｘ）は時刻ｔ−ｘにおける全てのセルの電流値となる。
【００４７】
このようにして、対象回路の周波数特性を得ることができ、設計者はＥＭＩ解析を行うことができる。
【００４８】
この方法によれば、静的遅延情報と確率伝播情報とから電流波形をランダム電流波形処理によりモデル化し、これにＦＦＴ処理を行うようにしているため、高精度の解析が可能であり、またゲートレベルでの動的解析に比べ、短時間で処理を行うことができる。
【００４９】
尚、パス別を考慮する場合は、静的遅延情報をパス別に持たせることで実現できる。
【００５０】
また、本実施例では、解析対象回路の全ノードにわたり電流情報を加算したが、電流の大きさや確率頻度に従い、加算対象ノードを調整することで更に短時間で処理を行うことも可能となる。
【００５１】
（実施形態３）
次に本発明の第３の実施形態について説明する。前記第１および第２の実施形態では遅延情報と確率情報とを別に用意し、素子電流波形情報として得られた波形情報に確率情報を掛けたものを、各ノードの遅延時刻に、足し込むようにしたが、この例では、遅延情報と確率情報とから遅延確率伝播情報を得、この情報に基づいて算出された遅延・遷移確率に、素子波形情報を足し込むようにしたことを特徴とするものである。
このようにして、より、現実に近い電流波形情報を算出し、その電流波形算出結果をＦＦＴすることにより、対象回路のＥＭＩ成分の周波数特性を得、ＥＭＩ解析するものである。特にこの例では、図１０に拡大図を示すように複合セルにおいて複数のパスがある場合を考える。図１１は図１０の複合セルにおける各パスの信号伝播における遅延遷移情報を示す図であり、このようにして遅延遷移確率情報として図１１に一例を示すように、複数のパスに対するノード情報を含む情報を得、これに基づいて平均電流波形情報を得るようにしたものである。
【００５２】
図１２は本実施形態の全体フローを説明するブロック図である。図１３はこの処理を示すイメージ図である。図１４はこの処理で用いられる平均電流波形算出手段処理フローである。ＥＭＩ解析対象となる回路の回路データを表したネットリスト９０１と、入力遷移確率９０２から、遅延・確率伝播９０４に基づいて算出された各ノードの遅延・遷移確率９０６（図１３（ａ））に、素子電流波形情報９０７（図１３（ｂ））を掛け合わせるように、電流量を面積とする三角波を考慮して、平均電流波形推定手段９０８で平均電流波形情報９０９（図１３（ｃ））を得、この平均電流波形情報を、動作周波数情報９１２から決める時間領域で、ＦＦＴ処理９１０を行うことによって、周波数特性情報９１１を得るようにしている。
【００５３】
この平均電流波形算出手段の処理フローを図１４に示す。ここでは、素子電流波形情報をテーブルから読み込み（ステップ１３１０）、電流波形算出ループ処理を行う（ステップ１３１１）。以下の処理は電流波形算出処理が終了するまで繰り返す。遅延情報及び遷移確率情報に基づいて算出された遅延・遷移確率９０６に、この素子電流波形情報９０７（図１３（ｂ））を掛け合わせ（ステップ１３１２）、電流量を面積とする三角波を考慮して、平均電流波形推定手段９０８で平均電流として足し込みを行い（ステップ１３１３）、平均電流波形情報９０９を得、ＦＦＴ処理９１０を行うことによって、周波数特性情報９１１を得ることができる。
【００５４】
このようにして、対象回路のＥＭＩの周波数特性を得ることができ、設計者はそのＥＭＩの対処方法を検討することができる。
【００５５】
この方法によれば、静的遅延情報と確率伝播情報とから遅延確率伝播情報を得、この値に基づいて平均電流波形情報を得、これにＦＦＴ処理を行うようにしているため、高精度の解析が可能であり、またゲートレベルでの動的解析に比べ、短時間で処理を行うことができる。
【００５６】
尚、図１３（ａ）遅延・遷移確率情報としては、パスを考慮した分布の他に、温度／プロセス／電圧分布等が考えられる。
【００５７】
加えて、前記各実施の形態では、周波数解析に際しては、ＦＦＴ処理を用いたが、ＦＦＴ処理に限定されることなく、通常のフーリエ変換など他の処理方法を用いてもよいことはいうまでもない。
【００５８】
【発明の効果】
本発明は、不要輻射の主要因とも言える電源電流の変化を静的処理により高精度に解析することで、シミュレーションにおけるＬＳＩの不要輻射評価を実現することができる。しかも、ゲートレベルシミュレーションなどの動的解析に比べ、処理時間長大化を抑制することが可能となる。
【図面の簡単な説明】
【図１】本発明の概念説明図である。
【図２】本発明の実施形態１で用いられるセルの一部を示すである。
【図３】図２に示したセルの各ノードにおける信号波形を示す図である。
【図４】本発明の実施形態１における周波数特性算出処理ブロック図である。
【図５】本発明の実施形態１における処理イメージを示す説明図である。
【図６】本発明の実施形態１における電流波形算出処理フローを示す図である。
【図７】本発明の実施形態２における周波数特性算出処理ブロック図である。
【図８】本発明の実施形態２における処理イメージを示す説明図である。
【図９】本発明の実施形態２における電流波形算出処理フロー図である。
【図１０】本発明の実施形態３で用いられるセルの一部を示す図である。
【図１１】同セルの各パスにおける信号波形を示す図である。
【図１２】本発明の実施形態３における周波数特性算出処理ブロック図である。
【図１３】本発明の実施形態３における処理イメージを示す説明図である。
【図１４】本発明の実施形態３における電流波形算出処理フロー図である。
【図１５】従来の不要輻射解析方法の説明図である。
【図１６】ゲートレベルでの動的不要輻射解析方法を説明するフロー図である。
【符号の説明】
１ ネットリスト
２ 遷移確率
３ トグル時の波形情報
４ 確率伝播及び静的遅延計算
５ 各ノードの確率・遅延情報
６ 電流波形推定処理部
７ 電流波形推定結果
８ ＦＦＴ処理部
９ 周波数特性情報
１０１ ネットリスト
１０２ テストベクタ
１０３ トグル時の波形情報
１０４ 論理シミュレータ
１０５ イベント情報
１０６ シミュレーション結果
１０７ 電流波形算出処理部
１０８ 電流波形算出結果
１０９ ＦＦＴ処理部
１１０ 周波数特性情報
【発明の属する技術分野】
本発明は、不要輻射（ＥＭＩ：Electromagnetic Interference）解析方法に係り、特に、大規模でかつ高速駆動のＬＳＩ(大規模半導体集積回路)に対して高速かつ高精度の論理シミュレーションを行い、電磁輻射を解析する方法に関する。
【０００２】
【従来の技術】
ＬＳＩは、コンピュータはもちろんのこと、携帯電話等の通信機器、一般家庭製品や玩具、自動車まで利用範囲が拡大している。しかし、その一方で、これらの製品から生じる不要輻射がテレビ・ラジオ等の受信装置の電波障害や他システムの誤動作の原因として問題になっている。これらの問題に対して、フィルタリングやシールディングといった製品全体としての対策も施されているが、部品点数増大・コスト増大・製品上対策の難しさ等の観点より、ＬＳＩ単体としてのノイズ抑制が強く要請されている。
【０００３】
このような状況下、各製品においてＬＳＩはキーデバイスとして位置付けられおり、製品の競争力確保のために、ＬＳＩの大規模化・高速化が要求されている。製品サイクルが短くなる中で、これらの要求に答えるためにはＬＳＩ設計の自動化が必須であり、現状の設計自動化技術導入の条件として同期設計を採用する必要が高まっている。基準クロックに同期して全回路が動作し、大規模かつ高速駆動のＬＳＩの場合には、その瞬時電流は非常に大きくなってしまうことになり、不要輻射の増大を引起すことになる。
【０００４】
本発明は、ＬＳＩの大規模化・高速化を維持しつつも不要輻射を低減するために不可欠であるＥＭＩ評価が可能なシミュレーション手法に関するものである。
【０００５】
ＬＳＩが他へ被害を与えるノイズを大別すると、放射ノイズと伝導ノイズがある。ＬＳＩからの直接的な放射ノイズとしてＬＳＩの内部配線から放射されるノイズもあるが、内部配線はアンテナとしては大きくない。もちろん、ＬＳＩの動作周波数向上に伴い、ＬＳＩから直接的に放射されるノイズが将来的に問題となるとは思われるが、現時点においてはＬＳＩ内部の放射ノイズは問題になるレベルではない。
【０００６】
これに対して、伝導のノイズは、ＬＳＩ内のワイヤ、リードフレームやプリント基板上配線など直接的な接続を通じてプリント基板上の他のデバイスへ影響を与えるとともに、これらの接続経路を発信源すなわちアンテナとしてノイズを放射する。この接続経路よりなるアンテナはＬＳＩ内部の配線と比べると非常に大きく、不要輻射を考える上で支配的な要素である。
【０００７】
ＬＳＩからの伝導ノイズの経路として、電源と信号があるが、近傍の電磁界を考える場合、電源の電流の変化が電源線をアンテナとして輻射されるノイズが支配的であると考えられる。また、信号においては信号の変化時に生じるリンギング・オーバーシュートが問題となる場合もあるが、ＬＳＩ内部電源レベルの変動が信号波形として伝導することが問題となる場合が多い。電源・信号どちらの経路を伝導し放射されるノイズも、電源電流の変化と強く相関があると考えられる。
【０００８】
簡単なインバータ回路を用いてＣＭＯＳ回路の電源電流を説明する。インバータ回路への入力電圧が変化する場合に、ＣＭＯＳ回路の主な電源電流である負荷容量充放電電流が流れる。そして、これに加え貫通電流が加算して流れることになる。このようなＣＭＯＳ回路を設計するにあたり、自動設計ツールを用いる上での制約により同期化しているが、同期化したことによりＬＳＩ全体の回路が同時に動作するため、基準クロックに同期して電源のピーク電流が発生する。しかも、高速化、すなわち周期を短縮するためには、短時間に充放電できるようにトランジスタを大きくするが、その結果としてピーク電流が増大する。当然、ＬＳＩが大規模化することによってもＬＳＩ全体の電源電流は増大する。このようにして、電源のピーク電流が増大し、電源電流が急峻な変化をするようになってきているが、この急峻な変化が高調波成分を増大させてしまい、不要輻射の増大を招いている。
【０００９】
不要輻射の主要因とも言える電源電流の変化について高精度のシミュレーションを行うことが、ＬＳＩにおける不要輻射の評価として有効であると考えられる。
【００１０】
ところで従来は、以下に示すようにトランジスタレベルで電流解析を行う電流シミュレーション手法が用いられていた。
【００１１】
図１５は、従来のＥＭＩ解析方法の処理フローを示したブロック図である。この方法では、トランジスタレベルの電流解析手法を用いた解析対象となるＬＳＩのレイアウト情報から、レイアウトパラメータ抽出（以下、ＬＰＥとする）処理Ｏ３を行い、スイッチレベルネットリストについて回路シミュレーションＯ６、電流源モデリング処理Ｏ８、電源配線ＬＰＥ処理Ｏ１０、過渡解析シミュレーションＯ１２、ＦＦＴ処理Ｏ１４の各ステップを行うように構成されている。
【００１２】
以下、各ステップについて図１５を参照しながら説明する。
【００１３】
ステップＯ３ではＥＭＩ解析対象となる半導体集積回路のレイアウトデータＯ１と、トランジスタ素子や各種配線寄生素子（抵抗、容量等）、各素子のパラメータ値、及びそれら抽出結果の出力形式を定義したＬＰＥルールＯ２が入力され、そのＬＰＥルールＯ２に基づきレイアウトデータＯ１における各素子のパラメータを算出し、ネットリストＯ４が生成される。尚、本ステップでは電源（及びグランド）配線の寄生素子については、抽出対象にしない。
【００１４】
ステップＯ６では前記ステップＯ３より生成されたネットリストＯ４と解析対象回路において所望の論理的動作を再現させるためのテストパターンＯ５が入力され、内部回路の動作状態に応じた負荷容量充放電電流や貫通電流等を算出し、各トランジスタ毎の電流波形情報Ｏ７が生成される。尚、本ステップの最初の処理では電源（及びグランド）電位を変動の無い理想電位と仮定して処理を行う。
【００１５】
ステップＯ８では前記ステップＯ６より生成されたトランジスタ毎の電流波形情報Ｏ７が入力され、それぞれを以降のステップＯ１２で適用できる形式にモデリングし、電流源素子モデル情報Ｏ９が生成される。尚、以降のステップＯ１２の処理負荷軽減のためにも、複数個のトランジスタで構成される機能回路ブロック毎に電流源素子としてモデリングする手法が一般的である。
【００１６】
ステップＯ１０は前記ステップＯ３に対して、抽出対象がＥＭＩ解析対象となるトランジスタ素子や各種配線寄生素子から、電源及びグランド配線の寄生素子（抵抗、デカップリング容量等）に代わる点が異なるのみであるため説明を省略する。尚、本ステップにより電源（及びグランド）配線ネットリストＯ１１が生成される。
【００１７】
ステップＯ１２では前記ステップＯ８より生成された電流源素子モデル情報Ｏ９と前記ステップＯ１０より生成された電源（及びグランド）配線ネットリストＯ１１とワイヤやリードフレームのインピーダンス（抵抗、容量、インダクタンス）Ｏ１６が入力され、ＳＰＩＣＥに代表される過渡解析シミュレータを使用した解析により、解析対象回路の電源電圧変動を算出した電源電圧降下結果Ｏ１７が生成される。
【００１８】
この後、前記ステップＯ６の再処理を行う。その際に、前記ステップＯ６の最初の処理では電源（及びグランド）電位を変動の無い理想電位と仮定したのに対して、ここでは前記ステップＯ１２より生成された電源電圧降下結果Ｏ１７が入力され、電源電圧変動を考慮に入れた各トランジスタ毎の電流波形情報Ｏ７が再度生成される。同様に前記ステップＯ８、Ｏ１２の再処理が行われる。
【００１９】
この前記ステップＯ６、Ｏ８、Ｏ１２のループ処理を複数回繰り返すことで、電源電圧変動をより高精度に再現させた電流波形結果Ｏ１３が生成される。
【００２０】
ステップＯ１４では前記ステップＯ１２より生成された電流波形結果Ｏ１３が入力され、高速フーリエ変換（以下、ＦＦＴとする）を施すことにより、周波数スペクトラム解析を行なうことが可能となり、周波数特性Ｏ１５を得ることが出来る。
【００２１】
この従来例では、ＬＰＥ処理Ｏ３、電源配線ＬＰＥ処理Ｏ１０及び電流源モデリング処理Ｏ８の合わせ込みによって検証精度は大きく左右するものの、一定レベルの解析精度が期待できる。しかし、このようなトランジスタレベルの電流解析にはＳＰＩＣＥに代表される過渡解析シミュレータを使用するため、解析対象回路規模に制限があり処理時間も長大となる。半導体集積回路の大規模化が進んでいる近年、トランジスタレベルよりも抽象度が高く、高速解析が可能なＥＭＩ解析方法の確立が望まれている。
【００２２】
そこで、高速化の可能な電流解析方法として、ゲートレベルの電流解析方法が提案されている。たとえばその１つとして、アイ・エス・ピー・デー＆９９第１６ページ乃至第２１ページ（ＥＭＩ−ＮＯＩＳＥＡＮＡＬＹＳＩＳＵＮＤＥＲＡＳＩＣＤＥＳＩＧＮＳＥＮＶＩＲＯＮＭＥＮＴ‘ＩＳＰＤ＆９９）に掲載されたエイ・エス・アイ・シー（ＡＳＩＣ）デザイン環境におけるＥＭＩ−ノイズ解析がある。この技術では、テストベクタを用いたゲートレベルシミュレーション結果からイベントを取得、電流波形推定を行いＦＦＴを行って周波数解析を行うようにしている。すなわち、図１６に示すようにネットリスト１０１と、テストベクタ１０２とから論理シミュレーション１０４を行い、これによって算出されたイベント情報１０５と、トグル時の波形情報１０３とから、電流波形算出処理部１０７を実行し、この電流波形算出処理部から得られた電流波形算出結果１０８を、ＦＦＴ処理１０９し周波数特性１１０を得るようにしている。この方法では従来のトランジスタレベルのＥＭＩ解析に比べて、高速化をはかることができる。しかしながらテストベクタを用いるために、依然として実行時間がかかり、速度としては十分ではなく、さらなる高速化が求められていた。さらにまた、得られる解析結果は、使用するテストベクタのパターンに依存するという問題もある。
【００２３】
【発明が解決しようとする課題】
このように、トランジスタレベルの電流解析手法を用いた従来例では、一定レベルの解析精度が期待できるものの、トランジスタレベルの電流解析にはＳＰＩＣＥに代表される過渡解析シミュレータを使用するため、解析対象回路規模に制限があり処理時間も長大となる。半導体集積回路の大規模化が進んでいる近年、トランジスタレベルよりも抽象度が高く、高速解析が可能であるゲートレベルの電流解析手法を利用したＥＭＩ解析方法の確立が望まれる。
【００２４】
一方、テストベクタを用いたゲートレベルシミュレーションも提案されているが、従来例では、さらなる高速解析は困難であるという問題があった。またテストベクタを用いているため、得られる解析結果は、テストベクタのパターンに依存するという問題があった。
【００２５】
本発明は、上記従来の課題を解決するもので、高速解析しつつも、電源電流を高精度に解析することで、シミュレーション上においてＬＳＩの不要輻射を現実的な時間で評価することを目的とするものである。
【００２６】
【課題を解決するための手段】
この目的を達成するために、本発明のＥＭＩ解析手法は、従来の動的なゲートレベルシミュレーションに対して、信号確率伝播手法を使用し、各ノードへの信号の伝播確率を算出するとともに、静的タイミング解析手法を用いて各ノードの変化時刻を計算し、その結果からＥＭＩノイズを推定するようにしたものである。すなわち本発明では、各ノードのトグル確率と遅延との関係から周波数特性を算出するようにしたことを特徴とする。
【００２７】
本発明の第１によれば、ネットリストと入力信号の遷移確率を入力する入力部と前記ネットリストと前記入力信号の遷移確率から各ノードの変化確率を算出する確率伝播処理部と前記ネットリストから各ノードの信号到達時間を算出する静的遅延計算処理部と波形補正部と電流波形周波数解析部とを有する解析装置によるＬＳＩの不要輻射解析方法であって、前記波形補正部が、あらかじめ作成された各ノードの電圧の1変化あたりのＬＳＩの各ノードの電流推定波形の振幅を各ノードの変化確率に従って補正する工程と、前記波形補正部が、前記補正された電流推定波形が各ノードに到達する信号到達時間を１周期とみなし、前記補正された電流波形が各ノードの信号到達時間に前記１周期分の時間に発生するものとし、全ノードにわたり電流波形を加算する工程と、前記電流波形周波数解析部が、前記加算する工程によって算出された電流波形を周波数解析する工程とを有することを特徴とする。
【００２８】
すなわち、信号確率伝播手法を用いて各ノードの変化確率を計算するとともに、静的タイミング解析手法で各ノードに信号が到達する時間を計算するものである。また、信号到達時間は平均時間、最大時間、最小時間あるいはあらかじめ決めた正規分布などの分布に従って最大時間と最小時間の間で定義している。
【００３０】
すなわち、信号確率伝播手法を用いて各ノードの変化確率を計算するとともに、静的タイミング解析手法で各ノードに信号が到達する時間の分布を計算するようにしている。
【００３１】
また本発明は上記不要輻射解析方法に各ノードが複数の信号経路（以下、パスとする）をもち、前記パス毎に、それぞれのパスを信号伝播する場合の各信号変化確率と各信号伝達時間に基づいた電流波形を算出することを特徴とする。
【００３２】
また、本発明によれば、ＬＳＩの不要輻射量を解析する方法において、あらかじめ作成された各ノードの1変化あたりの電流推定波形を各ノードの変化確率と各ノードの信号到達時間に従い、あらかじめ決められた複数の周期内にランダムに発生するものとして波形生成する工程と、前記波形生成された電流推定波形を全ノードにわたり加算し、前記加算する工程によって算出された電流波形を周波数解析する工程とを有し、これによりノイズ特性を得るようにしたことを特徴とする。すなわち、この方法では、信号確率伝播手法を用いて各ノードの変化確率を計算し、信号がランダムに変化する確率として記憶するとともに、静的タイミング解析手法で各ノードに信号が到達する時間を計算するものである。
【００３３】
また、ＬＳＩの不要輻射量を解析する方法において、あらかじめ作成された各ノードの1変化あたりの電流推定波形を各ノードの変化確率と時間的分布確率に従い、あらかじめ決められた複数の周期内にランダムに発生するものとして波形生成する工程と前記波形生成された電流推定波形を全ノードにわたり加算し、前記加算する工程によって算出された電流波形を周波数解析する工程とを有してもよく、これによりノイズ特性を得るようにしたことを特徴とする。
【００３４】
すなわち、信号確率伝播手法を用いて各ノードの変化確率を計算し、信号がランダムに変化する確率として記憶するとともに、静的タイミング解析手法で各ノードに信号が到達する時間の分布を計算するものである。
【００３５】
本発明によれば、上記不要輻射解析方法において、各ノードが複数のパスをもち、前記パス毎に、それぞれのパスを信号伝播する場合の各信号変化確率と各信号伝達時間に基づいた電流波形を算出することを特徴とする。
【００３６】
【発明の実施の形態】
まず、本発明の方法について図面を参照しつつ説明する。図1に示すように、ネットリスト１と、遷移確率２とから確率伝播法を用いて各ノードの遷移確率を算出するとともに静的遅延解析方法を用いて静的遅延を算出４し、これによって算出された各ノードの確率・遅延５と、トグル時の波形情報３とから、電流波形推定処理６を実行し、これによって得られた電流波形推定結果７から、例えば高速フーリエ変換（以下、ＦＦＴとする）処理８を行い周波数特性9を得るようにしたことを特徴とする。
【００３７】
（実施形態１）
以下に本発明の第１の実施形態について説明する。この方法は、図１にその概念図を示すように、図２に示した回路にクロック信号ＣＬＫが入力されたとき、フリップフロップセル（ＦＦ）の各ノードＡ，Ｂにおける出力波形が図３ＡおよびＢ（図３Ｂは図３Ａの｛｝内にある約１．５周期分の拡大図）に示すものであるとき、遷移確率と静的遅延伝播データとから、ＬＳＩの不要輻射量を解析するものである。ここでは、あらかじめ作成されたネットリスト１と遷移確率２に従い、各ノードの遷移確率を算出するとともに、1変化あたりの電流推定波形の静的遅延を計算４し、各ノードの確率・遅延５と、あらかじめ定めるトグル時の波形情報３とを考慮して振幅を補正し、1周期分の時間に、前記補正された電流波形が各ノードの信号到達時間に発生するものとし、全ノードにわたり電流波形を加算６し、前記加算によって算出された電流波形推定結果７をＦＦＴ処理８し、これにより対象回路の不要輻射成分の周波数特性９を得、ＥＭＩ解析するようにしたことを特徴とするものである。
【００３８】
図４は本実施形態の全体フローを説明するブロック図である。図５はこの処理を示すイメージ図である。ＥＭＩ解析対象となる回路の回路データを表したネットリスト４０１から静的遅延計算４０３に基づき、各ノードの遅延情報４０５を得る（図５（ａ））とともに、ネットリスト４０１と入力遷移確率４０２から確率伝播４０４に基づき、各ノードの遷移確率情報４０６を得た（図５（ｂ））のち、各ノードの素子電流波形情報４０７（図５（ｃ））と、これらの得られた遅延情報から、各ノードの遅延時刻に、確率情報を素子電流波形情報に掛け合わせた電流量を面積とする三角波を考慮して、平均電流波形算出手段４０８において平均電流波形４０９を算出し、これを平均電流波形情報（図５（ｄ））として得た後、動作周波数情報４１２から決定される時間領域で、ＦＦＴ処理４１０を行うことによって、周波数特性情報４１１を得るようにしている。
【００３９】
この平均電流波形算出手段の処理フローを図６に示す。ここでは、素子電流波形情報をテーブルから読み込み（ステップ１２５０）、電流波形算出ループ処理を行う（ステップ１２５１）。まず、出力スリューから処理対象インスタンスの三角波底辺を抽出する（ステップ１２５２）。そして、三角波の面積はＷ×ｈ／２に１周期あたりの遷移確率を掛けたものであるとし、その値はＩである。そこで２×Ｉ／Ｗ×１周期あたりの遷移確率により三角波の高さｈを算出する（ステップ１２５３）。Ｉは処理対象イベントのセルに関する電流量である。この処理が三角波整形処理部に相当する。次に変数ｘが０からＷ／２までＩ（ｔ＋ｘ）とＩ（ｔ−ｘ）に前述の式５を加算し、ｘにΔｔ加える（１２５４）（１２５５）。Ｉ（ｔ＋ｘ）は時刻ｔ＋ｘにおける全てのセルの電流値であり、Ｉ（ｔ−ｘ）は時刻ｔ−ｘにおける全てのセルの電流値である。
【００４０】
このようにして、対象回路の周波数特性を得ることができ、設計者はＥＭＩ解析を行うことができる。
【００４１】
この方法では、静的遅延情報と確率伝播情報とから電流波形を平均化処理によりモデル化し、これにＦＦＴ処理を行うことで不要輻射解析を行っており、ゲートレベルでの動的解析に比べ、短時間で処理を行うことができる。
【００４２】
尚、パス別を考慮する場合は、静的遅延情報をパス別に持たせることで実現できる。
【００４３】
また、本実施例では、解析対象回路の全ノードにわたり電流情報を加算したが、電流の大きさや確率頻度に従い、加算対象ノードを調整することで更に短時間で処理を行うことも可能となる。
【００４４】
（実施形態２）
次に本発明の第２の実施形態について説明する。この方法では、図７に全体フローを示すように、前記第１の実施形態における平均電流波形算出手段４０８に代えてランダム電流波形推定手段７０８を使用し、平均電流波形情報を得る代わりに、ランダム電流波形情報を得ることを特徴とするものである。他の構成については前記第１の実施形態とまったく同様に形成されている。
【００４５】
図７は本実施形態の全体フローを説明するブロック図である。図８はこの処理を示すイメージ図である。ＥＭＩ解析対象となる回路の回路データを表したネットリスト７０１から、静的遅延計算７０３に基づき、各ノードの遅延情報７０５を得る（図８（ａ））とともに、ネットリスト７０１と入力遷移確率７０２から、確率伝播７０４に基づき、各ノードの遷移確率情報７０６を得た（図８（ｂ））のち、各ノードの素子電流波形情報７０７（図８（ｃ））と動作周波数情報７１２から、あらかじめ決められた複数の周期内に、ランダム波形推定手段７０８においてランダム電流波形情報７０９（図８（ｄ））として得た後、ＦＦＴ処理７１０を行うことによって、周波数特性情報７１１を得るようにしている。
【００４６】
このランダム電流波形算出手段の処理フローを図９に示す。ここでは、素子電流波形情報をテーブルから読み込み（ステップ１２８０）、電流波形算出ループ処理を行う（ステップ１２８１）。まず、ｙ＝１から周期数となるまで処理を繰り返すループを実行する（ステップ１２８２）。以下の処理は電流波形算出処理が終了するまで繰り返す。まず乱数が確率より小さいか否かを判断し（ステップ１２８３）、小さい場合は出力スリューから処理対象インスタンスの三角波底辺を抽出する（ステップ１２８４）。そして 三角波の面積はＷ×ｈ／２であり、その値はＩである。そこで２×Ｉ／Ｗにより三角波の高さｈを算出する（１２８５）。Ｉは処理対象イベントのセルに関する電流量である。この処理が三角波整形処理部に相当する。次に変数ｘが０からＷ／２までＩ（ｔ＋ｘ）とＩ（ｔ−ｘ）に前述の式５を加算し、ｘにΔｔ加える（１２８６）（１２８７）。Ｉ（ｔ＋ｘ）は時刻ｔ＋ｘにおける全てのセルの電流値であり、Ｉ（ｔ−ｘ）は時刻ｔ−ｘにおける全てのセルの電流値となる。
【００４７】
このようにして、対象回路の周波数特性を得ることができ、設計者はＥＭＩ解析を行うことができる。
【００４８】
この方法によれば、静的遅延情報と確率伝播情報とから電流波形をランダム電流波形処理によりモデル化し、これにＦＦＴ処理を行うようにしているため、高精度の解析が可能であり、またゲートレベルでの動的解析に比べ、短時間で処理を行うことができる。
【００４９】
尚、パス別を考慮する場合は、静的遅延情報をパス別に持たせることで実現できる。
【００５０】
また、本実施例では、解析対象回路の全ノードにわたり電流情報を加算したが、電流の大きさや確率頻度に従い、加算対象ノードを調整することで更に短時間で処理を行うことも可能となる。
【００５１】
（実施形態３）
次に本発明の第３の実施形態について説明する。前記第１および第２の実施形態では遅延情報と確率情報とを別に用意し、素子電流波形情報として得られた波形情報に確率情報を掛けたものを、各ノードの遅延時刻に、足し込むようにしたが、この例では、遅延情報と確率情報とから遅延確率伝播情報を得、この情報に基づいて算出された遅延・遷移確率に、素子波形情報を足し込むようにしたことを特徴とするものである。
このようにして、より、現実に近い電流波形情報を算出し、その電流波形算出結果をＦＦＴすることにより、対象回路のＥＭＩ成分の周波数特性を得、ＥＭＩ解析するものである。特にこの例では、図１０に拡大図を示すように複合セルにおいて複数のパスがある場合を考える。図１１は図１０の複合セルにおける各パスの信号伝播における遅延遷移情報を示す図であり、このようにして遅延遷移確率情報として図１１に一例を示すように、複数のパスに対するノード情報を含む情報を得、これに基づいて平均電流波形情報を得るようにしたものである。
【００５２】
図１２は本実施形態の全体フローを説明するブロック図である。図１３はこの処理を示すイメージ図である。図１４はこの処理で用いられる平均電流波形算出手段処理フローである。ＥＭＩ解析対象となる回路の回路データを表したネットリスト９０１と、入力遷移確率９０２から、遅延・確率伝播９０４に基づいて算出された各ノードの遅延・遷移確率９０６（図１３（ａ））に、素子電流波形情報９０７（図１３（ｂ））を掛け合わせるように、電流量を面積とする三角波を考慮して、平均電流波形推定手段９０８で平均電流波形情報９０９（図１３（ｃ））を得、この平均電流波形情報を、動作周波数情報９１２から決める時間領域で、ＦＦＴ処理９１０を行うことによって、周波数特性情報９１１を得るようにしている。
【００５３】
この平均電流波形算出手段の処理フローを図１４に示す。ここでは、素子電流波形情報をテーブルから読み込み（ステップ１３１０）、電流波形算出ループ処理を行う（ステップ１３１１）。以下の処理は電流波形算出処理が終了するまで繰り返す。遅延情報及び遷移確率情報に基づいて算出された遅延・遷移確率９０６に、この素子電流波形情報９０７（図１３（ｂ））を掛け合わせ（ステップ１３１２）、電流量を面積とする三角波を考慮して、平均電流波形推定手段９０８で平均電流として足し込みを行い（ステップ１３１３）、平均電流波形情報９０９を得、ＦＦＴ処理９１０を行うことによって、周波数特性情報９１１を得ることができる。
【００５４】
このようにして、対象回路のＥＭＩの周波数特性を得ることができ、設計者はそのＥＭＩの対処方法を検討することができる。
【００５５】
この方法によれば、静的遅延情報と確率伝播情報とから遅延確率伝播情報を得、この値に基づいて平均電流波形情報を得、これにＦＦＴ処理を行うようにしているため、高精度の解析が可能であり、またゲートレベルでの動的解析に比べ、短時間で処理を行うことができる。
【００５６】
尚、図１３（ａ）遅延・遷移確率情報としては、パスを考慮した分布の他に、温度／プロセス／電圧分布等が考えられる。
【００５７】
加えて、前記各実施の形態では、周波数解析に際しては、ＦＦＴ処理を用いたが、ＦＦＴ処理に限定されることなく、通常のフーリエ変換など他の処理方法を用いてもよいことはいうまでもない。
【００５８】
【発明の効果】
本発明は、不要輻射の主要因とも言える電源電流の変化を静的処理により高精度に解析することで、シミュレーションにおけるＬＳＩの不要輻射評価を実現することができる。しかも、ゲートレベルシミュレーションなどの動的解析に比べ、処理時間長大化を抑制することが可能となる。
【図面の簡単な説明】
【図１】本発明の概念説明図である。
【図２】本発明の実施形態１で用いられるセルの一部を示すである。
【図３】図２に示したセルの各ノードにおける信号波形を示す図である。
【図４】本発明の実施形態１における周波数特性算出処理ブロック図である。
【図５】本発明の実施形態１における処理イメージを示す説明図である。
【図６】本発明の実施形態１における電流波形算出処理フローを示す図である。
【図７】本発明の実施形態２における周波数特性算出処理ブロック図である。
【図８】本発明の実施形態２における処理イメージを示す説明図である。
【図９】本発明の実施形態２における電流波形算出処理フロー図である。
【図１０】本発明の実施形態３で用いられるセルの一部を示す図である。
【図１１】同セルの各パスにおける信号波形を示す図である。
【図１２】本発明の実施形態３における周波数特性算出処理ブロック図である。
【図１３】本発明の実施形態３における処理イメージを示す説明図である。
【図１４】本発明の実施形態３における電流波形算出処理フロー図である。
【図１５】従来の不要輻射解析方法の説明図である。
【図１６】ゲートレベルでの動的不要輻射解析方法を説明するフロー図である。
【符号の説明】
１ ネットリスト
２ 遷移確率
３ トグル時の波形情報
４ 確率伝播及び静的遅延計算
５ 各ノードの確率・遅延情報
６ 電流波形推定処理部
７ 電流波形推定結果
８ ＦＦＴ処理部
９ 周波数特性情報
１０１ ネットリスト
１０２ テストベクタ
１０３ トグル時の波形情報
１０４ 論理シミュレータ
１０５ イベント情報
１０６ シミュレーション結果
１０７ 電流波形算出処理部
１０８ 電流波形算出結果
１０９ ＦＦＴ処理部
１１０ 周波数特性情報
Claims (3)
- ネットリストと入力信号の遷移確率を入力する入力部と前記ネットリストと前記入力信号の遷移確率から各ノードの変化確率を算出する確率伝播処理部と前記ネットリストから各ノードの信号到達時間を算出する静的遅延計算処理部と波形補正部と電流波形周波数解析部とを有する解析装置によるＬＳＩの不要輻射解析方法であって、
前記波形補正部が、あらかじめ作成された各ノードの電圧の1変化あたりのＬＳＩの各ノードの電流推定波形の振幅を各ノードの変化確率に従って補正する工程と、
前記波形補正部が、前記補正された電流推定波形が各ノードに到達する信号到達時間を１周期とみなし、前記補正された電流波形が各ノードの信号到達時間に前記１周期分の時間に発生するものとし、全ノードにわたり電流波形を加算する工程と、
前記電流波形周波数解析部が、前記加算する工程によって算出された電流波形を周波数解析する工程と
を有することを特徴とする不要輻射解析方法。 - 各ノードが複数の信号経路（以下、パスとする）をもち、前記パス毎に、それぞれのパスを信号伝播する場合の各信号変化確率と各信号伝達時間に基づいた電流波形を算出することを特徴とする請求項１に記載の不要輻射解析方法。
- 各ノードが複数のパスをもち、前記パス毎に、それぞれのパスを信号伝播する場合の各信号変化確率と各信号伝達時間に基づいた電流波形を算出することを特徴とする請求項１に記載の不要輻射解析方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20084799A JP4028140B2 (ja) | 1999-07-14 | 1999-07-14 | 不要輻射解析方法 |
| US09/615,938 US6959250B1 (en) | 1999-07-14 | 2000-07-13 | Method of analyzing electromagnetic interference |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20084799A JP4028140B2 (ja) | 1999-07-14 | 1999-07-14 | 不要輻射解析方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001028013A JP2001028013A (ja) | 2001-01-30 |
| JP4028140B2 true JP4028140B2 (ja) | 2007-12-26 |
Family
ID=16431219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20084799A Expired - Fee Related JP4028140B2 (ja) | 1999-07-14 | 1999-07-14 | 不要輻射解析方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6959250B1 (ja) |
| JP (1) | JP4028140B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3821612B2 (ja) * | 1999-07-09 | 2006-09-13 | 松下電器産業株式会社 | 不要輻射解析方法 |
| JP2002222230A (ja) | 2000-11-27 | 2002-08-09 | Matsushita Electric Ind Co Ltd | 不要輻射最適化方法および不要輻射解析方法 |
| US20030212973A1 (en) * | 2002-05-13 | 2003-11-13 | Shen Lin | Methods for full-chip vectorless dynamic IR analysis in IC designs |
| US7224941B2 (en) * | 2003-10-20 | 2007-05-29 | Accton Technology Corporation | System and method for multi-path simulation |
| JP4237133B2 (ja) * | 2004-12-02 | 2009-03-11 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の設計方法および半導体装置の設計プログラム |
| US7802216B2 (en) | 2007-09-13 | 2010-09-21 | Rapid Bridge Llc | Area and power saving standard cell methodology |
| TWI681311B (zh) | 2018-04-27 | 2020-01-01 | 瑞昱半導體股份有限公司 | 電路設計系統與檢查方法 |
| CN110442890B (zh) * | 2018-05-04 | 2023-05-16 | 瑞昱半导体股份有限公司 | 电路设计系统与检查方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5117377A (en) * | 1988-10-05 | 1992-05-26 | Finman Paul F | Adaptive control electromagnetic signal analyzer |
| US5479440A (en) | 1994-04-15 | 1995-12-26 | Gas Research Institute | Apparatus and method for impulsive noise cancellation |
| US5576618A (en) * | 1994-10-20 | 1996-11-19 | Abb Power T&D Company, Inc. | Process and apparatus for comparing in real time phase differences between phasors |
| JP3213198B2 (ja) * | 1995-03-15 | 2001-10-02 | 株式会社東芝 | 集積回路の電力評価方法 |
| US5671147A (en) * | 1995-08-11 | 1997-09-23 | Hewlett-Packard Company | AC mains test system for measuring current harmonics and voltage variations |
| JP2735064B2 (ja) * | 1996-01-31 | 1998-04-02 | 日本電気株式会社 | 波形解析装置 |
| JPH10124563A (ja) * | 1996-08-27 | 1998-05-15 | Matsushita Electric Ind Co Ltd | 論理回路の遅延計算方法、その遅延計算装置及び遅延ライブラリの遅延データ計算方法 |
| US5890095A (en) * | 1997-01-21 | 1999-03-30 | Nichols Research Corporation | System for receiving and enhancing electromagnetic radiation input signals |
| US5845233A (en) * | 1997-07-30 | 1998-12-01 | Lucent Technologies, Inc. | Method and apparatus for calibrating static timing analyzer to path delay measurements |
-
1999
- 1999-07-14 JP JP20084799A patent/JP4028140B2/ja not_active Expired - Fee Related
-
2000
- 2000-07-13 US US09/615,938 patent/US6959250B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6959250B1 (en) | 2005-10-25 |
| JP2001028013A (ja) | 2001-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4001449B2 (ja) | 不要輻射解析方法 | |
| EP1229462B1 (en) | Method and apparatus for analysing a source current waveform in a semiconductor integrated circuit | |
| Nithin et al. | Dynamic voltage (IR) drop analysis and design closure: Issues and challenges | |
| JP3821612B2 (ja) | 不要輻射解析方法 | |
| JP2002222230A (ja) | 不要輻射最適化方法および不要輻射解析方法 | |
| KR19980019143A (ko) | 대규모 집적회로의 타이밍 열화 시뮬레이션 장치 및 방법(An Apparatus and Method for Simulating LSI Timing Degradation) | |
| JP2009526285A (ja) | 電子システム内で発生するノイズを推定する方法、およびノイズ耐性を試験する関連方法 | |
| JP3943326B2 (ja) | 不要輻射解析方法および不要輻射解析装置 | |
| US20030212538A1 (en) | Method for full-chip vectorless dynamic IR and timing impact analysis in IC designs | |
| JP4028140B2 (ja) | 不要輻射解析方法 | |
| Salman et al. | Worst case power/ground noise estimation using an equivalent transition time for resonance | |
| Dolatsara et al. | A hybrid methodology for jitter and eye estimation in high-speed serial channels using polynomial chaos surrogate models | |
| KR20010082562A (ko) | 반도체 집적 회로에 대한 전자기 간섭 시뮬레이션을 위한 전원 모델, 전원 모델을 설계하는 방법, 전자기 간섭 시뮬레이터, 전원 모델 생성용 컴퓨터 프로그램, 전원 모델 생성용 컴퓨터 프로그램을 저장하는 저장 매체, 및 전원 모델 설계 지원 시스템 | |
| Sun et al. | Improved target impedance concept with jitter specification | |
| Tanaka et al. | Compensating method of equivalent current sources of lsi-core macromodel considering voltage fluctuations in on-chip power distribution network | |
| Badaroglu et al. | Clock-skew-optimization methodology for substrate-noise reduction with supply-current folding | |
| JP2004054522A (ja) | 半導体装置の同時スイッチングノイズ評価方法 | |
| Evans et al. | Development of EDA techniques for power module EMI modeling and layout optimization | |
| JP2001222573A (ja) | Ｅｍｉシミュレーション用半導体集積回路の電源モデル及びその設計方法 | |
| Noulis et al. | CMOS substrate coupling modeling and analysis flow for submicron SoC design | |
| Chiou et al. | Sleep transistor sizing for leakage power minimization considering temporal correlation | |
| Janssen et al. | The nanoCOPS project on algorithms for nanoelectronic coupled problems solutions | |
| JP3243434B2 (ja) | Ｌｓｉのタイミング劣化シミュレーション装置およびシミュレーション方法 | |
| CN113536726A (zh) | 用于最大瞬时峰值功率的矢量生成 | |
| Musolino et al. | Chip-level design constraints to comply with conducted electromagnetic emission specifications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 19990715 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20010402 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040405 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060324 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070411 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070611 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070711 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070809 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070809 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070912 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071011 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |