JP2001028013A - 不要輻射解析方法 - Google Patents
不要輻射解析方法Info
- Publication number
- JP2001028013A JP2001028013A JP11200847A JP20084799A JP2001028013A JP 2001028013 A JP2001028013 A JP 2001028013A JP 11200847 A JP11200847 A JP 11200847A JP 20084799 A JP20084799 A JP 20084799A JP 2001028013 A JP2001028013 A JP 2001028013A
- Authority
- JP
- Japan
- Prior art keywords
- node
- current
- waveform
- probability
- current waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Abstract
(57)【要約】
【課題】高速解析しつつも、電源電流を高精度に解析す
ることで、シミュレーション上においてＬＳＩの不要輻
射を現実的な時間で評価する。 【解決手段】本発明のＥＭＩ解析手法は、従来の動的な
ゲートレベルシミュレーションに対して、信号確率伝播
手法を使用し、各ノードへの信号の伝播確率を算出する
とともに、静的解析手法を用いて各ノードの変化時刻を
計算し、その結果からＥＭＩノイズを推定するようにし
たものである。すなわち本発明では、トグル確率と遅延
との関係から周波数特性を算出するようにしたことを特
徴とする。
ることで、シミュレーション上においてＬＳＩの不要輻
射を現実的な時間で評価する。 【解決手段】本発明のＥＭＩ解析手法は、従来の動的な
ゲートレベルシミュレーションに対して、信号確率伝播
手法を使用し、各ノードへの信号の伝播確率を算出する
とともに、静的解析手法を用いて各ノードの変化時刻を
計算し、その結果からＥＭＩノイズを推定するようにし
たものである。すなわち本発明では、トグル確率と遅延
との関係から周波数特性を算出するようにしたことを特
徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、不要輻射（ＥＭ
Ｉ：Electromagnetic Interference）解析方法に係り、
特に、大規模でかつ高速駆動のＬＳＩ(大規模半導体集
積回路)に対して高速かつ高精度の論理シミュレーショ
ンを行い、電磁輻射を解析する方法に関する。
Ｉ：Electromagnetic Interference）解析方法に係り、
特に、大規模でかつ高速駆動のＬＳＩ(大規模半導体集
積回路)に対して高速かつ高精度の論理シミュレーショ
ンを行い、電磁輻射を解析する方法に関する。
【０００２】
【従来の技術】ＬＳＩは、コンピュータはもちろんのこ
と、携帯電話等の通信機器、一般家庭製品や玩具、自動
車まで利用範囲が拡大している。しかし、その一方で、
これらの製品から生じる不要輻射がテレビ・ラジオ等の
受信装置の電波障害や他システムの誤動作の原因として
問題になっている。これらの問題に対して、フィルタリ
ングやシールディングといった製品全体としての対策も
施されているが、部品点数増大・コスト増大・製品上対
策の難しさ等の観点より、ＬＳＩ単体としてのノイズ抑
制が強く要請されている。
と、携帯電話等の通信機器、一般家庭製品や玩具、自動
車まで利用範囲が拡大している。しかし、その一方で、
これらの製品から生じる不要輻射がテレビ・ラジオ等の
受信装置の電波障害や他システムの誤動作の原因として
問題になっている。これらの問題に対して、フィルタリ
ングやシールディングといった製品全体としての対策も
施されているが、部品点数増大・コスト増大・製品上対
策の難しさ等の観点より、ＬＳＩ単体としてのノイズ抑
制が強く要請されている。
【０００３】このような状況下、各製品においてＬＳＩ
はキーデバイスとして位置付けられおり、製品の競争力
確保のために、ＬＳＩの大規模化・高速化が要求されて
いる。製品サイクルが短くなる中で、これらの要求に答
えるためにはＬＳＩ設計の自動化が必須であり、現状の
設計自動化技術導入の条件として同期設計を採用する必
要が高まっている。基準クロックに同期して全回路が動
作し、大規模かつ高速駆動のＬＳＩの場合には、その瞬
時電流は非常に大きくなってしまうことになり、不要輻
射の増大を引起すことになる。
はキーデバイスとして位置付けられおり、製品の競争力
確保のために、ＬＳＩの大規模化・高速化が要求されて
いる。製品サイクルが短くなる中で、これらの要求に答
えるためにはＬＳＩ設計の自動化が必須であり、現状の
設計自動化技術導入の条件として同期設計を採用する必
要が高まっている。基準クロックに同期して全回路が動
作し、大規模かつ高速駆動のＬＳＩの場合には、その瞬
時電流は非常に大きくなってしまうことになり、不要輻
射の増大を引起すことになる。
【０００４】本発明は、ＬＳＩの大規模化・高速化を維
持しつつも不要輻射を低減するために不可欠であるＥＭ
Ｉ評価が可能なシミュレーション手法に関するものであ
る。
持しつつも不要輻射を低減するために不可欠であるＥＭ
Ｉ評価が可能なシミュレーション手法に関するものであ
る。
【０００５】ＬＳＩが他へ被害を与えるノイズを大別す
ると、放射ノイズと伝導ノイズがある。ＬＳＩからの直
接的な放射ノイズとしてＬＳＩの内部配線から放射され
るノイズもあるが、内部配線はアンテナとしては大きく
ない。もちろん、ＬＳＩの動作周波数向上に伴い、ＬＳ
Ｉから直接的に放射されるノイズが将来的に問題となる
とは思われるが、現時点においてはＬＳＩ内部の放射ノ
イズは問題になるレベルではない。
ると、放射ノイズと伝導ノイズがある。ＬＳＩからの直
接的な放射ノイズとしてＬＳＩの内部配線から放射され
るノイズもあるが、内部配線はアンテナとしては大きく
ない。もちろん、ＬＳＩの動作周波数向上に伴い、ＬＳ
Ｉから直接的に放射されるノイズが将来的に問題となる
とは思われるが、現時点においてはＬＳＩ内部の放射ノ
イズは問題になるレベルではない。
【０００６】これに対して、伝導のノイズは、ＬＳＩ内
のワイヤ、リードフレームやプリント基板上配線など直
接的な接続を通じてプリント基板上の他のデバイスへ影
響を与えるとともに、これらの接続経路を発信源すなわ
ちアンテナとしてノイズを放射する。この接続経路より
なるアンテナはＬＳＩ内部の配線と比べると非常に大き
く、不要輻射を考える上で支配的な要素である。
のワイヤ、リードフレームやプリント基板上配線など直
接的な接続を通じてプリント基板上の他のデバイスへ影
響を与えるとともに、これらの接続経路を発信源すなわ
ちアンテナとしてノイズを放射する。この接続経路より
なるアンテナはＬＳＩ内部の配線と比べると非常に大き
く、不要輻射を考える上で支配的な要素である。
【０００７】ＬＳＩからの伝導ノイズの経路として、電
源と信号があるが、近傍の電磁界を考える場合、電源の
電流の変化が電源線をアンテナとして輻射されるノイズ
が支配的であると考えられる。また、信号においては信
号の変化時に生じるリンギング・オーバーシュートが問
題となる場合もあるが、ＬＳＩ内部電源レベルの変動が
信号波形として伝導することが問題となる場合が多い。
電源・信号どちらの経路を伝導し放射されるノイズも、
電源電流の変化と強く相関があると考えられる。
源と信号があるが、近傍の電磁界を考える場合、電源の
電流の変化が電源線をアンテナとして輻射されるノイズ
が支配的であると考えられる。また、信号においては信
号の変化時に生じるリンギング・オーバーシュートが問
題となる場合もあるが、ＬＳＩ内部電源レベルの変動が
信号波形として伝導することが問題となる場合が多い。
電源・信号どちらの経路を伝導し放射されるノイズも、
電源電流の変化と強く相関があると考えられる。
【０００８】簡単なインバータ回路を用いてＣＭＯＳ回
路の電源電流を説明する。インバータ回路への入力電圧
が変化する場合に、ＣＭＯＳ回路の主な電源電流である
負荷容量充放電電流が流れる。そして、これに加え貫通
電流が加算して流れることになる。このようなＣＭＯＳ
回路を設計するにあたり、自動設計ツールを用いる上で
の制約により同期化しているが、同期化したことにより
ＬＳＩ全体の回路が同時に動作するため、基準クロック
に同期して電源のピーク電流が発生する。しかも、高速
化、すなわち周期を短縮するためには、短時間に充放電
できるようにトランジスタを大きくするが、その結果と
してピーク電流が増大する。当然、ＬＳＩが大規模化す
ることによってもＬＳＩ全体の電源電流は増大する。こ
のようにして、電源のピーク電流が増大し、電源電流が
急峻な変化をするようになってきているが、この急峻な
変化が高調波成分を増大させてしまい、不要輻射の増大
を招いている。
路の電源電流を説明する。インバータ回路への入力電圧
が変化する場合に、ＣＭＯＳ回路の主な電源電流である
負荷容量充放電電流が流れる。そして、これに加え貫通
電流が加算して流れることになる。このようなＣＭＯＳ
回路を設計するにあたり、自動設計ツールを用いる上で
の制約により同期化しているが、同期化したことにより
ＬＳＩ全体の回路が同時に動作するため、基準クロック
に同期して電源のピーク電流が発生する。しかも、高速
化、すなわち周期を短縮するためには、短時間に充放電
できるようにトランジスタを大きくするが、その結果と
してピーク電流が増大する。当然、ＬＳＩが大規模化す
ることによってもＬＳＩ全体の電源電流は増大する。こ
のようにして、電源のピーク電流が増大し、電源電流が
急峻な変化をするようになってきているが、この急峻な
変化が高調波成分を増大させてしまい、不要輻射の増大
を招いている。
【０００９】不要輻射の主要因とも言える電源電流の変
化について高精度のシミュレーションを行うことが、Ｌ
ＳＩにおける不要輻射の評価として有効であると考えら
れる。
化について高精度のシミュレーションを行うことが、Ｌ
ＳＩにおける不要輻射の評価として有効であると考えら
れる。
【００１０】ところで従来は、以下に示すようにトラン
ジスタレベルで電流解析を行う電流シミュレーション手
法が用いられていた。
ジスタレベルで電流解析を行う電流シミュレーション手
法が用いられていた。
【００１１】図１５は、従来のＥＭＩ解析方法の処理フ
ローを示したブロック図である。この方法では、トラン
ジスタレベルの電流解析手法を用いた解析対象となるＬ
ＳＩのレイアウト情報から、レイアウトパラメータ抽出
（以下、ＬＰＥとする）処理Ｏ３を行い、スイッチレベ
ルネットリストについて回路シミュレーションＯ６、電
流源モデリング処理Ｏ８、電源配線ＬＰＥ処理Ｏ１０、
過渡解析シミュレーションＯ１２、ＦＦＴ処理Ｏ１４の
各ステップを行うように構成されている。
ローを示したブロック図である。この方法では、トラン
ジスタレベルの電流解析手法を用いた解析対象となるＬ
ＳＩのレイアウト情報から、レイアウトパラメータ抽出
（以下、ＬＰＥとする）処理Ｏ３を行い、スイッチレベ
ルネットリストについて回路シミュレーションＯ６、電
流源モデリング処理Ｏ８、電源配線ＬＰＥ処理Ｏ１０、
過渡解析シミュレーションＯ１２、ＦＦＴ処理Ｏ１４の
各ステップを行うように構成されている。
【００１２】以下、各ステップについて図１５を参照し
ながら説明する。
ながら説明する。
【００１３】ステップＯ３ではＥＭＩ解析対象となる半
導体集積回路のレイアウトデータＯ１と、トランジスタ
素子や各種配線寄生素子（抵抗、容量等）、各素子のパ
ラメータ値、及びそれら抽出結果の出力形式を定義した
ＬＰＥルールＯ２が入力され、そのＬＰＥルールＯ２に
基づきレイアウトデータＯ１における各素子のパラメー
タを算出し、ネットリストＯ４が生成される。尚、本ス
テップでは電源（及びグランド）配線の寄生素子につい
ては、抽出対象にしない。
導体集積回路のレイアウトデータＯ１と、トランジスタ
素子や各種配線寄生素子（抵抗、容量等）、各素子のパ
ラメータ値、及びそれら抽出結果の出力形式を定義した
ＬＰＥルールＯ２が入力され、そのＬＰＥルールＯ２に
基づきレイアウトデータＯ１における各素子のパラメー
タを算出し、ネットリストＯ４が生成される。尚、本ス
テップでは電源（及びグランド）配線の寄生素子につい
ては、抽出対象にしない。
【００１４】ステップＯ６では前記ステップＯ３より生
成されたネットリストＯ４と解析対象回路において所望
の論理的動作を再現させるためのテストパターンＯ５が
入力され、内部回路の動作状態に応じた負荷容量充放電
電流や貫通電流等を算出し、各トランジスタ毎の電流波
形情報Ｏ７が生成される。尚、本ステップの最初の処理
では電源（及びグランド）電位を変動の無い理想電位と
仮定して処理を行う。
成されたネットリストＯ４と解析対象回路において所望
の論理的動作を再現させるためのテストパターンＯ５が
入力され、内部回路の動作状態に応じた負荷容量充放電
電流や貫通電流等を算出し、各トランジスタ毎の電流波
形情報Ｏ７が生成される。尚、本ステップの最初の処理
では電源（及びグランド）電位を変動の無い理想電位と
仮定して処理を行う。
【００１５】ステップＯ８では前記ステップＯ６より生
成されたトランジスタ毎の電流波形情報Ｏ７が入力さ
れ、それぞれを以降のステップＯ１２で適用できる形式
にモデリングし、電流源素子モデル情報Ｏ９が生成され
る。尚、以降のステップＯ１２の処理負荷軽減のために
も、複数個のトランジスタで構成される機能回路ブロッ
ク毎に電流源素子としてモデリングする手法が一般的で
ある。
成されたトランジスタ毎の電流波形情報Ｏ７が入力さ
れ、それぞれを以降のステップＯ１２で適用できる形式
にモデリングし、電流源素子モデル情報Ｏ９が生成され
る。尚、以降のステップＯ１２の処理負荷軽減のために
も、複数個のトランジスタで構成される機能回路ブロッ
ク毎に電流源素子としてモデリングする手法が一般的で
ある。
【００１６】ステップＯ１０は前記ステップＯ３に対し
て、抽出対象がＥＭＩ解析対象となるトランジスタ素子
や各種配線寄生素子から、電源及びグランド配線の寄生
素子（抵抗、デカップリング容量等）に代わる点が異な
るのみであるため説明を省略する。尚、本ステップによ
り電源（及びグランド）配線ネットリストＯ１１が生成
される。
て、抽出対象がＥＭＩ解析対象となるトランジスタ素子
や各種配線寄生素子から、電源及びグランド配線の寄生
素子（抵抗、デカップリング容量等）に代わる点が異な
るのみであるため説明を省略する。尚、本ステップによ
り電源（及びグランド）配線ネットリストＯ１１が生成
される。
【００１７】ステップＯ１２では前記ステップＯ８より
生成された電流源素子モデル情報Ｏ９と前記ステップＯ
１０より生成された電源（及びグランド）配線ネットリ
ストＯ１１とワイヤやリードフレームのインピーダンス
（抵抗、容量、インダクタンス）Ｏ１６が入力され、Ｓ
ＰＩＣＥに代表される過渡解析シミュレータを使用した
解析により、解析対象回路の電源電圧変動を算出した電
源電圧降下結果Ｏ１７が生成される。
生成された電流源素子モデル情報Ｏ９と前記ステップＯ
１０より生成された電源（及びグランド）配線ネットリ
ストＯ１１とワイヤやリードフレームのインピーダンス
（抵抗、容量、インダクタンス）Ｏ１６が入力され、Ｓ
ＰＩＣＥに代表される過渡解析シミュレータを使用した
解析により、解析対象回路の電源電圧変動を算出した電
源電圧降下結果Ｏ１７が生成される。
【００１８】この後、前記ステップＯ６の再処理を行
う。その際に、前記ステップＯ６の最初の処理では電源
（及びグランド）電位を変動の無い理想電位と仮定した
のに対して、ここでは前記ステップＯ１２より生成され
た電源電圧降下結果Ｏ１７が入力され、電源電圧変動を
考慮に入れた各トランジスタ毎の電流波形情報Ｏ７が再
度生成される。同様に前記ステップＯ８、Ｏ１２の再処
理が行われる。
う。その際に、前記ステップＯ６の最初の処理では電源
（及びグランド）電位を変動の無い理想電位と仮定した
のに対して、ここでは前記ステップＯ１２より生成され
た電源電圧降下結果Ｏ１７が入力され、電源電圧変動を
考慮に入れた各トランジスタ毎の電流波形情報Ｏ７が再
度生成される。同様に前記ステップＯ８、Ｏ１２の再処
理が行われる。
【００１９】この前記ステップＯ６、Ｏ８、Ｏ１２のル
ープ処理を複数回繰り返すことで、電源電圧変動をより
高精度に再現させた電流波形結果Ｏ１３が生成される。
ープ処理を複数回繰り返すことで、電源電圧変動をより
高精度に再現させた電流波形結果Ｏ１３が生成される。
【００２０】ステップＯ１４では前記ステップＯ１２よ
り生成された電流波形結果Ｏ１３が入力され、高速フー
リエ変換（以下、ＦＦＴとする）を施すことにより、周
波数スペクトラム解析を行なうことが可能となり、周波
数特性Ｏ１５を得ることが出来る。
り生成された電流波形結果Ｏ１３が入力され、高速フー
リエ変換（以下、ＦＦＴとする）を施すことにより、周
波数スペクトラム解析を行なうことが可能となり、周波
数特性Ｏ１５を得ることが出来る。
【００２１】この従来例では、ＬＰＥ処理Ｏ３、電源配
線ＬＰＥ処理Ｏ１０及び電流源モデリング処理Ｏ８の合
わせ込みによって検証精度は大きく左右するものの、一
定レベルの解析精度が期待できる。しかし、このような
トランジスタレベルの電流解析にはＳＰＩＣＥに代表さ
れる過渡解析シミュレータを使用するため、解析対象回
路規模に制限があり処理時間も長大となる。半導体集積
回路の大規模化が進んでいる近年、トランジスタレベル
よりも抽象度が高く、高速解析が可能なＥＭＩ解析方法
の確立が望まれている。
線ＬＰＥ処理Ｏ１０及び電流源モデリング処理Ｏ８の合
わせ込みによって検証精度は大きく左右するものの、一
定レベルの解析精度が期待できる。しかし、このような
トランジスタレベルの電流解析にはＳＰＩＣＥに代表さ
れる過渡解析シミュレータを使用するため、解析対象回
路規模に制限があり処理時間も長大となる。半導体集積
回路の大規模化が進んでいる近年、トランジスタレベル
よりも抽象度が高く、高速解析が可能なＥＭＩ解析方法
の確立が望まれている。
【００２２】そこで、高速化の可能な電流解析方法とし
て、ゲートレベルの電流解析方法が提案されている。た
とえばその１つとして、アイ・エス・ピー・デー＆９９
第１６ページ乃至第２１ページ（ＥＭＩ−ＮＯＩＳＥＡ
ＮＡＬＹＳＩＳＵＮＤＥＲＡＳＩＣＤＥＳＩＧＮＳＥＮ
ＶＩＲＯＮＭＥＮＴ‘ＩＳＰＤ＆９９）に掲載されたエ
イ・エス・アイ・シー（ＡＳＩＣ）デザイン環境におけ
るＥＭＩ−ノイズ解析がある。この技術では、テストベ
クタを用いたゲートレベルシミュレーション結果からイ
ベントを取得、電流波形推定を行いＦＦＴを行って周波
数解析を行うようにしている。すなわち、図１６に示す
ようにネットリスト１０１と、テストベクタ１０２とか
ら論理シミュレーション１０４を行い、これによって算
出されたイベント情報１０５と、トグル時の波形情報１
０３とから、電流波形算出処理部１０７を実行し、この
電流波形算出処理部から得られた電流波形算出結果１０
８を、ＦＦＴ処理１０９し周波数特性１１０を得るよう
にしている。この方法では従来のトランジスタレベルの
ＥＭＩ解析に比べて、高速化をはかることができる。し
かしながらテストベクタを用いるために、依然として実
行時間がかかり、速度としては十分ではなく、さらなる
高速化が求められていた。さらにまた、得られる解析結
果は、使用するテストベクタのパターンに依存するとい
う問題もある。
て、ゲートレベルの電流解析方法が提案されている。た
とえばその１つとして、アイ・エス・ピー・デー＆９９
第１６ページ乃至第２１ページ（ＥＭＩ−ＮＯＩＳＥＡ
ＮＡＬＹＳＩＳＵＮＤＥＲＡＳＩＣＤＥＳＩＧＮＳＥＮ
ＶＩＲＯＮＭＥＮＴ‘ＩＳＰＤ＆９９）に掲載されたエ
イ・エス・アイ・シー（ＡＳＩＣ）デザイン環境におけ
るＥＭＩ−ノイズ解析がある。この技術では、テストベ
クタを用いたゲートレベルシミュレーション結果からイ
ベントを取得、電流波形推定を行いＦＦＴを行って周波
数解析を行うようにしている。すなわち、図１６に示す
ようにネットリスト１０１と、テストベクタ１０２とか
ら論理シミュレーション１０４を行い、これによって算
出されたイベント情報１０５と、トグル時の波形情報１
０３とから、電流波形算出処理部１０７を実行し、この
電流波形算出処理部から得られた電流波形算出結果１０
８を、ＦＦＴ処理１０９し周波数特性１１０を得るよう
にしている。この方法では従来のトランジスタレベルの
ＥＭＩ解析に比べて、高速化をはかることができる。し
かしながらテストベクタを用いるために、依然として実
行時間がかかり、速度としては十分ではなく、さらなる
高速化が求められていた。さらにまた、得られる解析結
果は、使用するテストベクタのパターンに依存するとい
う問題もある。
【００２３】
【発明が解決しようとする課題】このように、トランジ
スタレベルの電流解析手法を用いた従来例では、一定レ
ベルの解析精度が期待できるものの、トランジスタレベ
ルの電流解析にはＳＰＩＣＥに代表される過渡解析シミ
ュレータを使用するため、解析対象回路規模に制限があ
り処理時間も長大となる。半導体集積回路の大規模化が
進んでいる近年、トランジスタレベルよりも抽象度が高
く、高速解析が可能であるゲートレベルの電流解析手法
を利用したＥＭＩ解析方法の確立が望まれる。
スタレベルの電流解析手法を用いた従来例では、一定レ
ベルの解析精度が期待できるものの、トランジスタレベ
ルの電流解析にはＳＰＩＣＥに代表される過渡解析シミ
ュレータを使用するため、解析対象回路規模に制限があ
り処理時間も長大となる。半導体集積回路の大規模化が
進んでいる近年、トランジスタレベルよりも抽象度が高
く、高速解析が可能であるゲートレベルの電流解析手法
を利用したＥＭＩ解析方法の確立が望まれる。
【００２４】一方、テストベクタを用いたゲートレベル
シミュレーションも提案されているが、従来例では、さ
らなる高速解析は困難であるという問題があった。また
テストベクタを用いているため、得られる解析結果は、
テストベクタのパターンに依存するという問題があっ
た。
シミュレーションも提案されているが、従来例では、さ
らなる高速解析は困難であるという問題があった。また
テストベクタを用いているため、得られる解析結果は、
テストベクタのパターンに依存するという問題があっ
た。
【００２５】本発明は、上記従来の課題を解決するもの
で、高速解析しつつも、電源電流を高精度に解析するこ
とで、シミュレーション上においてＬＳＩの不要輻射を
現実的な時間で評価することを目的とするものである。
で、高速解析しつつも、電源電流を高精度に解析するこ
とで、シミュレーション上においてＬＳＩの不要輻射を
現実的な時間で評価することを目的とするものである。
【００２６】
【課題を解決するための手段】この目的を達成するため
に、本発明のＥＭＩ解析手法は、従来の動的なゲートレ
ベルシミュレーションに対して、信号確率伝播手法を使
用し、各ノードへの信号の伝播確率を算出するととも
に、静的タイミング解析手法を用いて各ノードの変化時
刻を計算し、その結果からＥＭＩノイズを推定するよう
にしたものである。すなわち本発明では、各ノードのト
グル確率と遅延との関係から周波数特性を算出するよう
にしたことを特徴とする。
に、本発明のＥＭＩ解析手法は、従来の動的なゲートレ
ベルシミュレーションに対して、信号確率伝播手法を使
用し、各ノードへの信号の伝播確率を算出するととも
に、静的タイミング解析手法を用いて各ノードの変化時
刻を計算し、その結果からＥＭＩノイズを推定するよう
にしたものである。すなわち本発明では、各ノードのト
グル確率と遅延との関係から周波数特性を算出するよう
にしたことを特徴とする。
【００２７】本発明の第１によれば、ＬＳＩの不要輻射
量を解析する方法において、あらかじめ作成された各ノ
ードの1変化あたりの電流推定波形の振幅を各ノードの
変化確率に従い補正する工程と、1周期分の時間に、前
記補正された電流波形が各ノードの信号到達時間に発生
するものとし、全ノードにわたり電流波形を加算する工
程と、前記加算する工程によって算出された電流波形を
周波数解析する工程とを有し、これによりノイズ特性を
得るようにしたことを特徴とする。
量を解析する方法において、あらかじめ作成された各ノ
ードの1変化あたりの電流推定波形の振幅を各ノードの
変化確率に従い補正する工程と、1周期分の時間に、前
記補正された電流波形が各ノードの信号到達時間に発生
するものとし、全ノードにわたり電流波形を加算する工
程と、前記加算する工程によって算出された電流波形を
周波数解析する工程とを有し、これによりノイズ特性を
得るようにしたことを特徴とする。
【００２８】すなわち、信号確率伝播手法を用いて各ノ
ードの変化確率を計算するとともに、静的タイミング解
析手法で各ノードに信号が到達する時間を計算するもの
である。また、信号到達時間は平均時間、最大時間、最
小時間あるいはあらかじめ決めた正規分布などの分布に
従って最大時間と最小時間の間で定義している。
ードの変化確率を計算するとともに、静的タイミング解
析手法で各ノードに信号が到達する時間を計算するもの
である。また、信号到達時間は平均時間、最大時間、最
小時間あるいはあらかじめ決めた正規分布などの分布に
従って最大時間と最小時間の間で定義している。
【００２９】本発明の第2によれば、請求項1に記載の不
要輻射解析方法において、前記補正する工程において、
各ノードの変化確率に加え、時間的な分布に従って、あ
らかじめ作成された各ノードの1変化あたりの電流推定
波形の振幅を補正するようにしたことを特徴とする。
要輻射解析方法において、前記補正する工程において、
各ノードの変化確率に加え、時間的な分布に従って、あ
らかじめ作成された各ノードの1変化あたりの電流推定
波形の振幅を補正するようにしたことを特徴とする。
【００３０】すなわち、信号確率伝播手法を用いて各ノ
ードの変化確率を計算するとともに、静的タイミング解
析手法で各ノードに信号が到達する時間の分布を計算す
るようにしている。
ードの変化確率を計算するとともに、静的タイミング解
析手法で各ノードに信号が到達する時間の分布を計算す
るようにしている。
【００３１】本発明の第3によれば、請求項１または２
のいずれかに記載の不要輻射解析方法において、各ノー
ドが複数のパスをもち、前記パスそれぞれに対する変化
確率と信号到達時間を持つ場合を考慮して電流波形を算
出することを特徴とする。
のいずれかに記載の不要輻射解析方法において、各ノー
ドが複数のパスをもち、前記パスそれぞれに対する変化
確率と信号到達時間を持つ場合を考慮して電流波形を算
出することを特徴とする。
【００３２】本発明の第４によれば、ＬＳＩの不要輻射
量を解析する方法において、あらかじめ作成された各ノ
ードの1変化あたりの電流推定波形を各ノードの変化確
率と各ノードの信号到達時間に従い、あらかじめ決めら
れた複数の周期内にランダムに発生するものとして波形
生成する工程と、前記波形生成された電流推定波形を全
ノードにわたり加算し、前記加算する工程によって算出
された電流波形を周波数解析する工程とを有し、これに
よりノイズ特性を得るようにしたことを特徴とする。す
なわち、この方法では、信号確率伝播手法を用いて各ノ
ードの変化確率を計算し、信号がランダムに変化する確
率として記憶するとともに、静的タイミング解析手法で
各ノードに信号が到達する時間を計算するものである。
量を解析する方法において、あらかじめ作成された各ノ
ードの1変化あたりの電流推定波形を各ノードの変化確
率と各ノードの信号到達時間に従い、あらかじめ決めら
れた複数の周期内にランダムに発生するものとして波形
生成する工程と、前記波形生成された電流推定波形を全
ノードにわたり加算し、前記加算する工程によって算出
された電流波形を周波数解析する工程とを有し、これに
よりノイズ特性を得るようにしたことを特徴とする。す
なわち、この方法では、信号確率伝播手法を用いて各ノ
ードの変化確率を計算し、信号がランダムに変化する確
率として記憶するとともに、静的タイミング解析手法で
各ノードに信号が到達する時間を計算するものである。
【００３３】本発明の第５によれば、ＬＳＩの不要輻射
量を解析する方法において、あらかじめ作成された各ノ
ードの1変化あたりの電流推定波形を各ノードの変化確
率と時間的分布確率に従い、あらかじめ決められた複数
の周期内にランダムに発生するものとして波形生成する
工程と前記波形生成された電流推定波形を全ノードにわ
たり加算し、前記加算する工程によって算出された電流
波形を周波数解析する工程とを有し、これによりノイズ
特性を得るようにしたことを特徴とする。
量を解析する方法において、あらかじめ作成された各ノ
ードの1変化あたりの電流推定波形を各ノードの変化確
率と時間的分布確率に従い、あらかじめ決められた複数
の周期内にランダムに発生するものとして波形生成する
工程と前記波形生成された電流推定波形を全ノードにわ
たり加算し、前記加算する工程によって算出された電流
波形を周波数解析する工程とを有し、これによりノイズ
特性を得るようにしたことを特徴とする。
【００３４】すなわち、信号確率伝播手法を用いて各ノ
ードの変化確率を計算し、信号がランダムに変化する確
率として記憶するとともに、静的タイミング解析手法で
各ノードに信号が到達する時間の分布を計算するもので
ある。
ードの変化確率を計算し、信号がランダムに変化する確
率として記憶するとともに、静的タイミング解析手法で
各ノードに信号が到達する時間の分布を計算するもので
ある。
【００３５】また本発明の第６によれば、請求項４また
は５のいずれかに記載の不要輻射解析方法において、各
ノードが複数のパスをもち、前記パスそれぞれに対する
変化確率と信号到達時間を持つ場合を考慮して電流波形
を算出することを特徴とする。
は５のいずれかに記載の不要輻射解析方法において、各
ノードが複数のパスをもち、前記パスそれぞれに対する
変化確率と信号到達時間を持つ場合を考慮して電流波形
を算出することを特徴とする。
【００３６】
【発明の実施の形態】まず、本発明の方法について図面
を参照しつつ説明する。図1に示すように、ネットリス
ト１と、遷移確率２とから確率伝播法を用いて各ノード
の遷移確率を算出するとともに静的遅延解析方法を用い
て静的遅延を算出４し、これによって算出された各ノー
ドの確率・遅延５と、トグル時の波形情報３とから、電
流波形推定処理６を実行し、これによって得られた電流
波形推定結果７から、例えば高速フーリエ変換（以下、
ＦＦＴとする）処理８を行い周波数特性9を得るように
したことを特徴とする。
を参照しつつ説明する。図1に示すように、ネットリス
ト１と、遷移確率２とから確率伝播法を用いて各ノード
の遷移確率を算出するとともに静的遅延解析方法を用い
て静的遅延を算出４し、これによって算出された各ノー
ドの確率・遅延５と、トグル時の波形情報３とから、電
流波形推定処理６を実行し、これによって得られた電流
波形推定結果７から、例えば高速フーリエ変換（以下、
ＦＦＴとする）処理８を行い周波数特性9を得るように
したことを特徴とする。
【００３７】（実施形態１）以下に本発明の第１の実施
形態について説明する。この方法は、図１にその概念図
を示すように、図２に示した回路にクロック信号ＣＬＫ
が入力されたとき、フリップフロップセル（ＦＦ）の各
ノードＡ，Ｂにおける出力波形が図３ＡおよびＢ（図３
Ｂは図３Ａの｛｝内にある約１．５周期分の拡大図）に
示すものであるとき、遷移確率と静的遅延伝播データと
から、ＬＳＩの不要輻射量を解析するものである。ここ
では、あらかじめ作成されたネットリスト１と遷移確率
２に従い、各ノードの遷移確率を算出するとともに、1
変化あたりの電流推定波形の静的遅延を計算４し、各ノ
ードの確率・遅延５と、あらかじめ定めるトグル時の波
形情報３とを考慮して振幅を補正し、1周期分の時間
に、前記補正された電流波形が各ノードの信号到達時間
に発生するものとし、全ノードにわたり電流波形を加算
６し、前記加算によって算出された電流波形推定結果７
をＦＦＴ処理８し、これにより対象回路の不要輻射成分
の周波数特性９を得、ＥＭＩ解析するようにしたことを
特徴とするものである。
形態について説明する。この方法は、図１にその概念図
を示すように、図２に示した回路にクロック信号ＣＬＫ
が入力されたとき、フリップフロップセル（ＦＦ）の各
ノードＡ，Ｂにおける出力波形が図３ＡおよびＢ（図３
Ｂは図３Ａの｛｝内にある約１．５周期分の拡大図）に
示すものであるとき、遷移確率と静的遅延伝播データと
から、ＬＳＩの不要輻射量を解析するものである。ここ
では、あらかじめ作成されたネットリスト１と遷移確率
２に従い、各ノードの遷移確率を算出するとともに、1
変化あたりの電流推定波形の静的遅延を計算４し、各ノ
ードの確率・遅延５と、あらかじめ定めるトグル時の波
形情報３とを考慮して振幅を補正し、1周期分の時間
に、前記補正された電流波形が各ノードの信号到達時間
に発生するものとし、全ノードにわたり電流波形を加算
６し、前記加算によって算出された電流波形推定結果７
をＦＦＴ処理８し、これにより対象回路の不要輻射成分
の周波数特性９を得、ＥＭＩ解析するようにしたことを
特徴とするものである。
【００３８】図４は本実施形態の全体フローを説明する
ブロック図である。図５はこの処理を示すイメージ図で
ある。ＥＭＩ解析対象となる回路の回路データを表した
ネットリスト４０１から静的遅延計算４０３に基づき、
各ノードの遅延情報４０５を得る（図５（ａ））ととも
に、ネットリスト４０１と入力遷移確率４０２から確率
伝播４０４に基づき、各ノードの遷移確率情報４０６を
得た（図５（ｂ））のち、各ノードの素子電流波形情報
４０７（図５（ｃ））と、これらの得られた遅延情報か
ら、各ノードの遅延時刻に、確率情報を素子電流波形情
報に掛け合わせた電流量を面積とする三角波を考慮し
て、平均電流波形算出手段４０８において平均電流波形
４０９を算出し、これを平均電流波形情報（図５
（ｄ））として得た後、動作周波数情報４１２から決定
される時間領域で、ＦＦＴ処理４１０を行うことによっ
て、周波数特性情報４１１を得るようにしている。
ブロック図である。図５はこの処理を示すイメージ図で
ある。ＥＭＩ解析対象となる回路の回路データを表した
ネットリスト４０１から静的遅延計算４０３に基づき、
各ノードの遅延情報４０５を得る（図５（ａ））ととも
に、ネットリスト４０１と入力遷移確率４０２から確率
伝播４０４に基づき、各ノードの遷移確率情報４０６を
得た（図５（ｂ））のち、各ノードの素子電流波形情報
４０７（図５（ｃ））と、これらの得られた遅延情報か
ら、各ノードの遅延時刻に、確率情報を素子電流波形情
報に掛け合わせた電流量を面積とする三角波を考慮し
て、平均電流波形算出手段４０８において平均電流波形
４０９を算出し、これを平均電流波形情報（図５
（ｄ））として得た後、動作周波数情報４１２から決定
される時間領域で、ＦＦＴ処理４１０を行うことによっ
て、周波数特性情報４１１を得るようにしている。
【００３９】この平均電流波形算出手段の処理フローを
図６に示す。ここでは、素子電流波形情報をテーブルか
ら読み込み（ステップ１２５０）、電流波形算出ループ
処理を行う（ステップ１２５１）。まず、出力スリュー
から処理対象インスタンスの三角波底辺を抽出する（ス
テップ１２５２）。そして、三角波の面積はＷ×ｈ／２
に１周期あたりの遷移確率を掛けたものであるとし、そ
の値はＩである。そこで２×Ｉ／Ｗ×１周期あたりの遷
移確率により三角波の高さｈを算出する（ステップ１２
５３）。Ｉは処理対象イベントのセルに関する電流量で
ある。この処理が三角波整形処理部に相当する。次に変
数ｘが０からＷ／２までＩ（ｔ＋ｘ）とＩ（ｔ−ｘ）に
前述の式５を加算し、ｘにΔｔ加える（１２５４）（１
２５５）。Ｉ（ｔ＋ｘ）は時刻ｔ＋ｘにおける全てのセ
ルの電流値であり、Ｉ（ｔ−ｘ）は時刻ｔ−ｘにおける
全てのセルの電流値である。
図６に示す。ここでは、素子電流波形情報をテーブルか
ら読み込み（ステップ１２５０）、電流波形算出ループ
処理を行う（ステップ１２５１）。まず、出力スリュー
から処理対象インスタンスの三角波底辺を抽出する（ス
テップ１２５２）。そして、三角波の面積はＷ×ｈ／２
に１周期あたりの遷移確率を掛けたものであるとし、そ
の値はＩである。そこで２×Ｉ／Ｗ×１周期あたりの遷
移確率により三角波の高さｈを算出する（ステップ１２
５３）。Ｉは処理対象イベントのセルに関する電流量で
ある。この処理が三角波整形処理部に相当する。次に変
数ｘが０からＷ／２までＩ（ｔ＋ｘ）とＩ（ｔ−ｘ）に
前述の式５を加算し、ｘにΔｔ加える（１２５４）（１
２５５）。Ｉ（ｔ＋ｘ）は時刻ｔ＋ｘにおける全てのセ
ルの電流値であり、Ｉ（ｔ−ｘ）は時刻ｔ−ｘにおける
全てのセルの電流値である。
【００４０】このようにして、対象回路の周波数特性を
得ることができ、設計者はＥＭＩ解析を行うことができ
る。
得ることができ、設計者はＥＭＩ解析を行うことができ
る。
【００４１】この方法では、静的遅延情報と確率伝播情
報とから電流波形を平均化処理によりモデル化し、これ
にＦＦＴ処理を行うことで不要輻射解析を行っており、
ゲートレベルでの動的解析に比べ、短時間で処理を行う
ことができる。
報とから電流波形を平均化処理によりモデル化し、これ
にＦＦＴ処理を行うことで不要輻射解析を行っており、
ゲートレベルでの動的解析に比べ、短時間で処理を行う
ことができる。
【００４２】尚、パス別を考慮する場合は、静的遅延情
報をパス別に持たせることで実現できる。
報をパス別に持たせることで実現できる。
【００４３】また、本実施例では、解析対象回路の全ノ
ードにわたり電流情報を加算したが、電流の大きさや確
率頻度に従い、加算対象ノードを調整することで更に短
時間で処理を行うことも可能となる。
ードにわたり電流情報を加算したが、電流の大きさや確
率頻度に従い、加算対象ノードを調整することで更に短
時間で処理を行うことも可能となる。
【００４４】（実施形態２）次に本発明の第２の実施形
態について説明する。この方法では、図７に全体フロー
を示すように、前記第１の実施形態における平均電流波
形算出手段４０８に代えてランダム電流波形推定手段７
０８を使用し、平均電流波形情報を得る代わりに、ラン
ダム電流波形情報を得ることを特徴とするものである。
他の構成については前記第１の実施形態とまったく同様
に形成されている。
態について説明する。この方法では、図７に全体フロー
を示すように、前記第１の実施形態における平均電流波
形算出手段４０８に代えてランダム電流波形推定手段７
０８を使用し、平均電流波形情報を得る代わりに、ラン
ダム電流波形情報を得ることを特徴とするものである。
他の構成については前記第１の実施形態とまったく同様
に形成されている。
【００４５】図７は本実施形態の全体フローを説明する
ブロック図である。図８はこの処理を示すイメージ図で
ある。ＥＭＩ解析対象となる回路の回路データを表した
ネットリスト７０１から、静的遅延計算７０３に基づ
き、各ノードの遅延情報７０５を得る（図８（ａ））と
ともに、ネットリスト７０１と入力遷移確率７０２か
ら、確率伝播７０４に基づき、各ノードの遷移確率情報
７０６を得た（図８（ｂ））のち、各ノードの素子電流
波形情報７０７（図８（ｃ））と動作周波数情報７１２
から、あらかじめ決められた複数の周期内に、ランダム
波形推定手段７０８においてランダム電流波形情報７０
９（図８（ｄ））として得た後、ＦＦＴ処理７１０を行
うことによって、周波数特性情報７１１を得るようにし
ている。
ブロック図である。図８はこの処理を示すイメージ図で
ある。ＥＭＩ解析対象となる回路の回路データを表した
ネットリスト７０１から、静的遅延計算７０３に基づ
き、各ノードの遅延情報７０５を得る（図８（ａ））と
ともに、ネットリスト７０１と入力遷移確率７０２か
ら、確率伝播７０４に基づき、各ノードの遷移確率情報
７０６を得た（図８（ｂ））のち、各ノードの素子電流
波形情報７０７（図８（ｃ））と動作周波数情報７１２
から、あらかじめ決められた複数の周期内に、ランダム
波形推定手段７０８においてランダム電流波形情報７０
９（図８（ｄ））として得た後、ＦＦＴ処理７１０を行
うことによって、周波数特性情報７１１を得るようにし
ている。
【００４６】このランダム電流波形算出手段の処理フロ
ーを図９に示す。ここでは、素子電流波形情報をテーブ
ルから読み込み（ステップ１２８０）、電流波形算出ル
ープ処理を行う（ステップ１２８１）。まず、ｙ＝１か
ら周期数となるまで処理を繰り返すループを実行する
（ステップ１２８２）。以下の処理は電流波形算出処理
が終了するまで繰り返す。まず乱数が確率より小さいか
否かを判断し（ステップ１２８３）、小さい場合は出力
スリューから処理対象インスタンスの三角波底辺を抽出
する（ステップ１２８４）。そして 三角波の面積はＷ
×ｈ／２であり、その値はＩである。そこで２×Ｉ／Ｗ
により三角波の高さｈを算出する（１２８５）。Ｉは処
理対象イベントのセルに関する電流量である。この処理
が三角波整形処理部に相当する。次に変数ｘが０からＷ
／２までＩ（ｔ＋ｘ）とＩ（ｔ−ｘ）に前述の式５を加
算し、ｘにΔｔ加える（１２８６）（１２８７）。Ｉ
（ｔ＋ｘ）は時刻ｔ＋ｘにおける全てのセルの電流値で
あり、Ｉ（ｔ−ｘ）は時刻ｔ−ｘにおける全てのセルの
電流値となる。
ーを図９に示す。ここでは、素子電流波形情報をテーブ
ルから読み込み（ステップ１２８０）、電流波形算出ル
ープ処理を行う（ステップ１２８１）。まず、ｙ＝１か
ら周期数となるまで処理を繰り返すループを実行する
（ステップ１２８２）。以下の処理は電流波形算出処理
が終了するまで繰り返す。まず乱数が確率より小さいか
否かを判断し（ステップ１２８３）、小さい場合は出力
スリューから処理対象インスタンスの三角波底辺を抽出
する（ステップ１２８４）。そして 三角波の面積はＷ
×ｈ／２であり、その値はＩである。そこで２×Ｉ／Ｗ
により三角波の高さｈを算出する（１２８５）。Ｉは処
理対象イベントのセルに関する電流量である。この処理
が三角波整形処理部に相当する。次に変数ｘが０からＷ
／２までＩ（ｔ＋ｘ）とＩ（ｔ−ｘ）に前述の式５を加
算し、ｘにΔｔ加える（１２８６）（１２８７）。Ｉ
（ｔ＋ｘ）は時刻ｔ＋ｘにおける全てのセルの電流値で
あり、Ｉ（ｔ−ｘ）は時刻ｔ−ｘにおける全てのセルの
電流値となる。
【００４７】このようにして、対象回路の周波数特性を
得ることができ、設計者はＥＭＩ解析を行うことができ
る。
得ることができ、設計者はＥＭＩ解析を行うことができ
る。
【００４８】この方法によれば、静的遅延情報と確率伝
播情報とから電流波形をランダム電流波形処理によりモ
デル化し、これにＦＦＴ処理を行うようにしているた
め、高精度の解析が可能であり、またゲートレベルでの
動的解析に比べ、短時間で処理を行うことができる。
播情報とから電流波形をランダム電流波形処理によりモ
デル化し、これにＦＦＴ処理を行うようにしているた
め、高精度の解析が可能であり、またゲートレベルでの
動的解析に比べ、短時間で処理を行うことができる。
【００４９】尚、パス別を考慮する場合は、静的遅延情
報をパス別に持たせることで実現できる。
報をパス別に持たせることで実現できる。
【００５０】また、本実施例では、解析対象回路の全ノ
ードにわたり電流情報を加算したが、電流の大きさや確
率頻度に従い、加算対象ノードを調整することで更に短
時間で処理を行うことも可能となる。
ードにわたり電流情報を加算したが、電流の大きさや確
率頻度に従い、加算対象ノードを調整することで更に短
時間で処理を行うことも可能となる。
【００５１】（実施形態３）次に本発明の第３の実施形
態について説明する。前記第１および第２の実施形態で
は遅延情報と確率情報とを別に用意し、素子電流波形情
報として得られた波形情報に確率情報を掛けたものを、
各ノードの遅延時刻に、足し込むようにしたが、この例
では、遅延情報と確率情報とから遅延確率伝播情報を
得、この情報に基づいて算出された遅延・遷移確率に、
素子波形情報を足し込むようにしたことを特徴とするも
のである。このようにして、より、現実に近い電流波形
情報を算出し、その電流波形算出結果をＦＦＴすること
により、対象回路のＥＭＩ成分の周波数特性を得、ＥＭ
Ｉ解析するものである。特にこの例では、図１０に拡大
図を示すように複合セルにおいて複数のパスがある場合
を考える。図１１は図１０の複合セルにおける各パスの
信号伝播における遅延遷移情報を示す図であり、このよ
うにして遅延遷移確率情報として図１１に一例を示すよ
うに、複数のパスに対するノード情報を含む情報を得、
これに基づいて平均電流波形情報を得るようにしたもの
である。
態について説明する。前記第１および第２の実施形態で
は遅延情報と確率情報とを別に用意し、素子電流波形情
報として得られた波形情報に確率情報を掛けたものを、
各ノードの遅延時刻に、足し込むようにしたが、この例
では、遅延情報と確率情報とから遅延確率伝播情報を
得、この情報に基づいて算出された遅延・遷移確率に、
素子波形情報を足し込むようにしたことを特徴とするも
のである。このようにして、より、現実に近い電流波形
情報を算出し、その電流波形算出結果をＦＦＴすること
により、対象回路のＥＭＩ成分の周波数特性を得、ＥＭ
Ｉ解析するものである。特にこの例では、図１０に拡大
図を示すように複合セルにおいて複数のパスがある場合
を考える。図１１は図１０の複合セルにおける各パスの
信号伝播における遅延遷移情報を示す図であり、このよ
うにして遅延遷移確率情報として図１１に一例を示すよ
うに、複数のパスに対するノード情報を含む情報を得、
これに基づいて平均電流波形情報を得るようにしたもの
である。
【００５２】図１２は本実施形態の全体フローを説明す
るブロック図である。図１３はこの処理を示すイメージ
図である。図１４はこの処理で用いられる平均電流波形
算出手段処理フローである。ＥＭＩ解析対象となる回路
の回路データを表したネットリスト９０１と、入力遷移
確率９０２から、遅延・確率伝播９０４に基づいて算出
された各ノードの遅延・遷移確率９０６（図１３
（ａ））に、素子電流波形情報９０７（図１３（ｂ））
を掛け合わせるように、電流量を面積とする三角波を考
慮して、平均電流波形推定手段９０８で平均電流波形情
報９０９（図１３（ｃ））を得、この平均電流波形情報
を、動作周波数情報９１２から決める時間領域で、ＦＦ
Ｔ処理９１０を行うことによって、周波数特性情報９１
１を得るようにしている。
るブロック図である。図１３はこの処理を示すイメージ
図である。図１４はこの処理で用いられる平均電流波形
算出手段処理フローである。ＥＭＩ解析対象となる回路
の回路データを表したネットリスト９０１と、入力遷移
確率９０２から、遅延・確率伝播９０４に基づいて算出
された各ノードの遅延・遷移確率９０６（図１３
（ａ））に、素子電流波形情報９０７（図１３（ｂ））
を掛け合わせるように、電流量を面積とする三角波を考
慮して、平均電流波形推定手段９０８で平均電流波形情
報９０９（図１３（ｃ））を得、この平均電流波形情報
を、動作周波数情報９１２から決める時間領域で、ＦＦ
Ｔ処理９１０を行うことによって、周波数特性情報９１
１を得るようにしている。
【００５３】この平均電流波形算出手段の処理フローを
図１４に示す。ここでは、素子電流波形情報をテーブル
から読み込み（ステップ１３１０）、電流波形算出ルー
プ処理を行う（ステップ１３１１）。以下の処理は電流
波形算出処理が終了するまで繰り返す。遅延情報及び遷
移確率情報に基づいて算出された遅延・遷移確率９０６
に、この素子電流波形情報９０７（図１３（ｂ））を掛
け合わせ（ステップ１３１２）、電流量を面積とする三
角波を考慮して、平均電流波形推定手段９０８で平均電
流として足し込みを行い（ステップ１３１３）、平均電
流波形情報９０９を得、ＦＦＴ処理９１０を行うことに
よって、周波数特性情報９１１を得ることができる。
図１４に示す。ここでは、素子電流波形情報をテーブル
から読み込み（ステップ１３１０）、電流波形算出ルー
プ処理を行う（ステップ１３１１）。以下の処理は電流
波形算出処理が終了するまで繰り返す。遅延情報及び遷
移確率情報に基づいて算出された遅延・遷移確率９０６
に、この素子電流波形情報９０７（図１３（ｂ））を掛
け合わせ（ステップ１３１２）、電流量を面積とする三
角波を考慮して、平均電流波形推定手段９０８で平均電
流として足し込みを行い（ステップ１３１３）、平均電
流波形情報９０９を得、ＦＦＴ処理９１０を行うことに
よって、周波数特性情報９１１を得ることができる。
【００５４】このようにして、対象回路のＥＭＩの周波
数特性を得ることができ、設計者はそのＥＭＩの対処方
法を検討することができる。
数特性を得ることができ、設計者はそのＥＭＩの対処方
法を検討することができる。
【００５５】この方法によれば、静的遅延情報と確率伝
播情報とから遅延確率伝播情報を得、この値に基づいて
平均電流波形情報を得、これにＦＦＴ処理を行うように
しているため、高精度の解析が可能であり、またゲート
レベルでの動的解析に比べ、短時間で処理を行うことが
できる。
播情報とから遅延確率伝播情報を得、この値に基づいて
平均電流波形情報を得、これにＦＦＴ処理を行うように
しているため、高精度の解析が可能であり、またゲート
レベルでの動的解析に比べ、短時間で処理を行うことが
できる。
【００５６】尚、図１３（ａ）遅延・遷移確率情報とし
ては、パスを考慮した分布の他に、温度／プロセス／電
圧分布等が考えられる。
ては、パスを考慮した分布の他に、温度／プロセス／電
圧分布等が考えられる。
【００５７】加えて、前記各実施の形態では、周波数解
析に際しては、ＦＦＴ処理を用いたが、ＦＦＴ処理に限
定されることなく、通常のフーリエ変換など他の処理方
法を用いてもよいことはいうまでもない。
析に際しては、ＦＦＴ処理を用いたが、ＦＦＴ処理に限
定されることなく、通常のフーリエ変換など他の処理方
法を用いてもよいことはいうまでもない。
【００５８】
【発明の効果】本発明は、不要輻射の主要因とも言える
電源電流の変化を静的処理により高精度に解析すること
で、シミュレーションにおけるＬＳＩの不要輻射評価を
実現することができる。しかも、ゲートレベルシミュレ
ーションなどの動的解析に比べ、処理時間長大化を抑制
することが可能となる。
電源電流の変化を静的処理により高精度に解析すること
で、シミュレーションにおけるＬＳＩの不要輻射評価を
実現することができる。しかも、ゲートレベルシミュレ
ーションなどの動的解析に比べ、処理時間長大化を抑制
することが可能となる。
【図１】本発明の概念説明図である。
【図２】本発明の実施形態１で用いられるセルの一部を
示すである。
示すである。
【図３】図２に示したセルの各ノードにおける信号波形
を示す図である。
を示す図である。
【図４】本発明の実施形態１における周波数特性算出処
理ブロック図である。
理ブロック図である。
【図５】本発明の実施形態１における処理イメージを示
す説明図である。
す説明図である。
【図６】本発明の実施形態１における電流波形算出処理
フローを示す図である。
フローを示す図である。
【図７】本発明の実施形態２における周波数特性算出処
理ブロック図である。
理ブロック図である。
【図８】本発明の実施形態２における処理イメージを示
す説明図である。
す説明図である。
【図９】本発明の実施形態２における電流波形算出処理
フロー図である。
フロー図である。
【図１０】本発明の実施形態３で用いられるセルの一部
を示す図である。
を示す図である。
【図１１】同セルの各パスにおける信号波形を示す図で
ある。
ある。
【図１２】本発明の実施形態３における周波数特性算出
処理ブロック図である。
処理ブロック図である。
【図１３】本発明の実施形態３における処理イメージを
示す説明図である。
示す説明図である。
【図１４】本発明の実施形態３における電流波形算出処
理フロー図である。
理フロー図である。
【図１５】従来の不要輻射解析方法の説明図である。
【図１６】ゲートレベルでの動的不要輻射解析方法を説
明するフロー図である。
明するフロー図である。
１ ネットリスト ２ 遷移確率 ３ トグル時の波形情報 ４ 確率伝播及び静的遅延計算 ５ 各ノードの確率・遅延情報 ６ 電流波形推定処理部 ７ 電流波形推定結果 ８ ＦＦＴ処理部 ９ 周波数特性情報 １０１ ネットリスト １０２ テストベクタ １０３ トグル時の波形情報 １０４ 論理シミュレータ １０５ イベント情報 １０６ シミュレーション結果 １０７ 電流波形算出処理部 １０８ 電流波形算出結果 １０９ ＦＦＴ処理部 １１０ 周波数特性情報
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小島 清次郎 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 平野 将三 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5B046 AA08 BA04 JA05 JA07 9A001 BB05 GG05 GG10 HH32 LL08
Claims (6)
- 【請求項１】ＬＳＩの不要輻射量を解析する方法におい
て、 あらかじめ作成された各ノードの1変化あたりの電流推
定波形の振幅を各ノードの変化確率に従って補正する工
程と、 1周期分の時間に、前記補正された電流波形が各ノード
の信号到達時間に発生するものとし、全ノードにわたり
電流波形を加算する工程と、 前記加算する工程によって算出された電流波形を周波数
解析する工程とを有することを特徴とする不要輻射解析
方法。 - 【請求項２】前記補正する工程は、各ノードの変化確率
に加え、時間的な分布に従って、あらかじめ作成された
各ノードの1変化あたりの電流推定波形の振幅を補正す
る工程を含むことを特徴とする請求項1に記載の不要輻
射解析方法。 - 【請求項３】各ノードが複数の信号経路（以下、パスと
する）をもち、前記パスそれぞれに対する変化確率と信
号到達時間を持つ場合を考慮して電流波形を算出するこ
とを特徴とする請求項１または２のいずれかに記載の不
要輻射解析方法。 - 【請求項４】ＬＳＩの不要輻射量を解析する方法におい
て、 あらかじめ作成された各ノードの1変化あたりの電流推
定波形を、各ノードの変化確率と各ノードの信号到達時
間に従い、あらかじめ決められた複数の周期内にランダ
ムに発生するものとして波形生成する工程と、 前記波形生成された電流推定波形を全ノードにわたり加
算し、前記加算する工程によって算出された電流波形を
周波数解析する工程とを含むことを特徴とする不要輻射
解析方法。 - 【請求項５】ＬＳＩの不要輻射量を解析する方法におい
て、 あらかじめ作成された各ノードの1変化あたりの電流推
定波形を、各ノードの変化確率と時間的分布確率に従
い、あらかじめ決められた複数の周期内にランダムに発
生するものとして波形生成する工程と、 前記波形生成された電流推定波形を全ノードにわたり加
算し、前記加算する工程によって算出された電流波形を
周波数解析する工程とを含むことを特徴とする不要輻射
解析方法。 - 【請求項６】各ノードが複数のパスをもち、前記パスそ
れぞれに対する変化確率と信号到達時間を持つ場合を考
慮して電流波形を算出することを特徴とする請求項４ま
たは５のいずれかに記載の不要輻射解析方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20084799A JP4028140B2 (ja) | 1999-07-14 | 1999-07-14 | 不要輻射解析方法 |
| US09/615,938 US6959250B1 (en) | 1999-07-14 | 2000-07-13 | Method of analyzing electromagnetic interference |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20084799A JP4028140B2 (ja) | 1999-07-14 | 1999-07-14 | 不要輻射解析方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001028013A true JP2001028013A (ja) | 2001-01-30 |
| JP4028140B2 JP4028140B2 (ja) | 2007-12-26 |
Family
ID=16431219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20084799A Expired - Fee Related JP4028140B2 (ja) | 1999-07-14 | 1999-07-14 | 不要輻射解析方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6959250B1 (ja) |
| JP (1) | JP4028140B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6782347B2 (en) | 2000-11-27 | 2004-08-24 | Matsushita Electric Industrial Co., Ltd. | Method for optimizing electromagnetic interference and method for analyzing the electromagnetic interference |
| JP2010539597A (ja) * | 2007-09-13 | 2010-12-16 | ラピッド・ブリッジ・エルエルシー | 省面積及び省電力のスタンダードセル方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3821612B2 (ja) * | 1999-07-09 | 2006-09-13 | 松下電器産業株式会社 | 不要輻射解析方法 |
| US20030212973A1 (en) * | 2002-05-13 | 2003-11-13 | Shen Lin | Methods for full-chip vectorless dynamic IR analysis in IC designs |
| US7224941B2 (en) * | 2003-10-20 | 2007-05-29 | Accton Technology Corporation | System and method for multi-path simulation |
| JP4237133B2 (ja) * | 2004-12-02 | 2009-03-11 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の設計方法および半導体装置の設計プログラム |
| TWI681311B (zh) * | 2018-04-27 | 2020-01-01 | 瑞昱半導體股份有限公司 | 電路設計系統與檢查方法 |
| CN110442890B (zh) * | 2018-05-04 | 2023-05-16 | 瑞昱半导体股份有限公司 | 电路设计系统与检查方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5117377A (en) * | 1988-10-05 | 1992-05-26 | Finman Paul F | Adaptive control electromagnetic signal analyzer |
| US5479440A (en) | 1994-04-15 | 1995-12-26 | Gas Research Institute | Apparatus and method for impulsive noise cancellation |
| US5576618A (en) * | 1994-10-20 | 1996-11-19 | Abb Power T&D Company, Inc. | Process and apparatus for comparing in real time phase differences between phasors |
| JP3213198B2 (ja) * | 1995-03-15 | 2001-10-02 | 株式会社東芝 | 集積回路の電力評価方法 |
| US5671147A (en) * | 1995-08-11 | 1997-09-23 | Hewlett-Packard Company | AC mains test system for measuring current harmonics and voltage variations |
| JP2735064B2 (ja) * | 1996-01-31 | 1998-04-02 | 日本電気株式会社 | 波形解析装置 |
| JPH10124563A (ja) * | 1996-08-27 | 1998-05-15 | Matsushita Electric Ind Co Ltd | 論理回路の遅延計算方法、その遅延計算装置及び遅延ライブラリの遅延データ計算方法 |
| US5890095A (en) * | 1997-01-21 | 1999-03-30 | Nichols Research Corporation | System for receiving and enhancing electromagnetic radiation input signals |
| US5845233A (en) * | 1997-07-30 | 1998-12-01 | Lucent Technologies, Inc. | Method and apparatus for calibrating static timing analyzer to path delay measurements |
-
1999
- 1999-07-14 JP JP20084799A patent/JP4028140B2/ja not_active Expired - Fee Related
-
2000
- 2000-07-13 US US09/615,938 patent/US6959250B1/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6782347B2 (en) | 2000-11-27 | 2004-08-24 | Matsushita Electric Industrial Co., Ltd. | Method for optimizing electromagnetic interference and method for analyzing the electromagnetic interference |
| JP2010539597A (ja) * | 2007-09-13 | 2010-12-16 | ラピッド・ブリッジ・エルエルシー | 省面積及び省電力のスタンダードセル方法 |
| US8423930B2 (en) | 2007-09-13 | 2013-04-16 | Qualcomm Incorporated | Area and power saving standard cell methodology |
| US8893063B2 (en) | 2007-09-13 | 2014-11-18 | Qualcomm Incorporated | Area and power saving standard cell methodology |
Also Published As
| Publication number | Publication date |
|---|---|
| US6959250B1 (en) | 2005-10-25 |
| JP4028140B2 (ja) | 2007-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Chen et al. | An RLC interconnect model based on Fourier analysis | |
| Chen et al. | Analytic models for crosstalk delay and pulse analysis under non-ideal inputs | |
| JP4001449B2 (ja) | 不要輻射解析方法 | |
| Chen et al. | Low-power repeaters driving RC and RLC interconnects with delay and bandwidth constraints | |
| JP3821612B2 (ja) | 不要輻射解析方法 | |
| US20100211922A1 (en) | Method of Performing Statistical Timing Abstraction for Hierarchical Timing Analysis of VLSI circuits | |
| JP2002222230A (ja) | 不要輻射最適化方法および不要輻射解析方法 | |
| US6278964B1 (en) | Hot carrier effect simulation for integrated circuits | |
| US6981233B2 (en) | Method for analyzing path delays in an IC clock tree | |
| JP2003030273A (ja) | 不要輻射解析方法および不要輻射解析装置 | |
| US20030212538A1 (en) | Method for full-chip vectorless dynamic IR and timing impact analysis in IC designs | |
| US6868534B2 (en) | Circuit modeling | |
| JP3943326B2 (ja) | 不要輻射解析方法および不要輻射解析装置 | |
| JP2001028013A (ja) | 不要輻射解析方法 | |
| Salman et al. | Worst case power/ground noise estimation using an equivalent transition time for resonance | |
| Dolatsara et al. | A hybrid methodology for jitter and eye estimation in high-speed serial channels using polynomial chaos surrogate models | |
| KR20220143809A (ko) | 레지스터 전송 레벨 벡터로의 글리치 전력 분석 | |
| Badaroglu et al. | Clock-skew-optimization methodology for substrate-noise reduction with supply-current folding | |
| Shimazaki et al. | LEMINGS: LSI's EMI-noise analysis with gate level simulator | |
| Noulis et al. | CMOS substrate coupling modeling and analysis flow for submicron SoC design | |
| JP3243434B2 (ja) | Ｌｓｉのタイミング劣化シミュレーション装置およびシミュレーション方法 | |
| JP2001222573A (ja) | Ｅｍｉシミュレーション用半導体集積回路の電源モデル及びその設計方法 | |
| Van Toan et al. | A GALS design based on multi-frequency clocking for digital switching noise reduction | |
| Sayil | Interconnect Noise | |
| Chang | Machine Learning-Based Verilog-A Modeling for Supply Induced Jitter Sensitivity of High-Speed Memory Interface: Two Layer PCB Case Study |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 19990715 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20010402 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040405 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060324 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070411 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070611 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070711 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070809 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070809 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070912 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071011 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |