JP2006260373A - 設計支援装置および設計支援プログラム - Google Patents

Abstract

【課題】 ＩＣやＬＳＩ等の集積回路を構成する回路要素を配置支援するためのものにおいて、煩雑な検証を極力必要なくなるようにする。
【解決手段】 設計支援装置が、ＮＰＮトランジスタのベース間が共通に接続されていると共にエミッタ間が共通に接続された条件を満たす電気的接続情報をネットリストＬ２から抽出し（Ｓ２）、抽出された電気的接続情報に対応したレイアウト情報を検出し、当該レイアウト情報に基づいて寄生的に生じる寄生情報（合成抵抗値情報、合計配線長情報、合計寄生容量値情報）を算出し（Ｓ５）、算出された寄生情報を表示する。
【選択図】 図１

Description

本発明は、ＩＣやＬＳＩ等の集積回路を構成する複数の回路要素を配置支援するための設計支援装置および設計支援プログラムに関する。

ＩＣやＬＳＩ等の集積回路を設計する場合、システム設計、機能設計等を行った後、回路設計を行い、例えば複数の回路要素を組み合わせた回路図を作成し当該回路図からレイアウト設計を行いレイアウト図を作成する。このような回路図やレイアウト図を作成するとき、ＰＣやＥＷＳ等のコンピュータにインストールされたＣＡＤツールが使用される。レイアウト図には、デバイスのパターンや配線パターン等が描かれている。この種の設計支援の一例として、プリント回路基板の設計時の制約違反を短時間で効率よく発見することができる回路情報や線路情報の表示方法が開示されている（例えば、特許文献１参照）。
特許文献１の回路情報や線路情報の表示方法によれば、プリント回路基板の回路情報と線路情報との表示方法において、回路情報および線路情報を１つの図に表示することによりプリント回路基板の設計時の制約違反を短期間で効率よく発見できるようになる。
特開２０００−１２３０６０

近年、ＩＣやＬＳＩ等の集積回路においては、回路要素が例えば３層以上にわたり配置されるため、集積回路内の回路要素を配置したとしても３層以上にわたり煩雑な検証を行う必要が生ずる。このとき膨大な時間を要すると共に見逃しも発生するため現実的ではない。
本発明は、上記事情に鑑みてなされたもので、その目的は、ＩＣやＬＳＩ等の集積回路を構成する回路要素を配置支援するためのものにおいて、煩雑な検証を極力必要としなくなる設計支援装置および設計支援プログラムを提供することにある。

請求項１記載の発明によれば、複数の回路要素が組み合わされてなるＩＣやＬＳＩ等の集積回路内について回路要素を配置支援するための設計支援装置において、抽出手段は、回路要素を電気的に接続する電気的接続情報から予め設定された所定条件を満たす電気的接続情報を抽出し、検出手段は、回路要素の相対的な配置関係を示すレイアウト情報であって抽出手段により抽出された電気的接続情報に対応したレイアウト情報を検出し、算出手段は、検出手段により検出されたレイアウト情報に基づいて回路要素に対して寄生的に生じる寄生情報を算出し、報知手段は、算出手段により算出された寄生情報を報知するため、予め設定された所定条件を満たす電気的接続情報についての回路要素に対して寄生的に生じる寄生情報のみを報知することができ、必要とされる部分のみの検証を行うことができ検証が容易になる。

請求項２記載の発明によれば、算出手段は、寄生情報として複数の回路要素間に寄生的に生じる寄生抵抗を示す抵抗値情報を含んで算出し、報知手段は、算出手段により算出された抵抗値情報を報知するため、特に抵抗値情報が検証に必要な場合に検証が容易になる。

請求項３記載の発明によれば、算出手段は、寄生情報として複数の回路要素間に寄生的に生じる寄生容量を示す容量値情報を含んで算出し、報知手段は、算出手段により算出された容量値情報を報知するため、特に容量値情報が検証に必要な場合に検証が容易になる。
請求項４記載の発明によれば、算出手段は、寄生情報として複数の回路要素間の配線長を示す配線長情報を含んで算出し、報知手段は、算出手段により算出された配線長情報を報知するため、特に配線長情報が検証に必要な場合に検証が容易になる。

請求項５記載の発明によれば、報知手段は、寄生情報を表示する表示手段により構成されているため、ひと目で容易に確認することができる。
請求項６または８記載の発明によれば、抽出手段は、複数のＮＰＮ（もしくはＰＮＰ）トランジスタのベースが共通に接続されていると共に、当該ＮＰＮ（もしくはＰＮＰ）トランジスタのエミッタが共通に接続されていることを満たす電気的接続情報を所定条件を満たす電気的接続情報として抽出するため、特に定電流回路を作成するためのベース制御電流の流れる部分の寄生情報を確認できるようになる。このような場合、請求項７または９記載の発明のように、ＮＰＮ（もしくはＰＮＰ）トランジスタのエミッタが抵抗を介して接続されている場合に適用しても良い。
請求項１０記載の発明によれば、所定条件は、外部から設定可能に構成されているため、設計者は条件を変更することができるようになり、汎用性を向上できる。

以下、本発明の一実施形態について、図１ないし図５を参照しながら説明する。
図２に示すように、本実施形態に係る設計支援装置１は、集積回路２を設計支援するための装置を示しており、例えばＰＣやＥＷＳ等のコンピュータにより構成されている。集積回路２は、多層構造（例えば３層構造）をなすものを対象としている。設計支援装置１には、ＣＡＤツールが組込まれている。設計支援機能は、設計支援装置１に対して組込まれたプログラムにより実現されている。設計支援装置１は、抽出手段、検出手段、算出手段、報知手段としての機能を備えている。

設計支援装置１は、例えばキーボードやマウス、デジタイザ等により構成される入力手段３と、例えばディスプレイにより構成される報知手段としての表示手段４とを備えている。入力手段３は、設計者が集積回路２を構成する回路要素５の電気的な接続情報を入力したり、集積回路２を構成する回路要素５の相対的配置関係を示すレイアウト情報を入力するために設けられている。尚、回路要素５としては、例えばＦＥＴやバイポーラ型のトランジスタ、抵抗やコンデンサ等の回路素子や当該回路素子の端子、ＧＮＤ端子、電源供給端子、テスト端子、等が対応する。

設計者は、システム設計および機能設計を行い、この設計内容から回路設計を行い回路図Ａを作成し、この回路図Ａからレイアウト設計を行いレイアウト図Ｂを作成する。この一連の作業を行うのに上述した設計支援装置１が使用される。
設計者は入力手段３を使用して回路図Ａを作成すると共にレイアウト図Ｂを作成する。以下、設計者により行われる一連の設計作業を説明する。図２（ａ）は、回路図Ａの一例を示しており、図２（ｂ）は、レイアウト図Ｂの一例を示している。尚、図２（ｂ）において、レイアウト図Ｂは、機能ブロックＩ１〜Ｉ４に分けて作成できるようになっている。この図２（ｂ）においては、図が煩雑になるため配線Ｈのみ示し各種回路素子は図示していない。

また、図３（ａ）は、ネットリストＬ１の一例を示している。このネットリストＬ１は、設計支援装置１により回路図Ａが作成されることによりデータベースＤ内に記憶されるリストを示している。

図２（ａ）に示す回路図Ａにおいては、回路要素５としてのバイポーラ型のＮＰＮトランジスタＴｒ１について、そのベースをノードＮ１としエミッタをノードＮ２としコレクタをノードＮ３として定義したとき、ネットリストＬ１として図３（ａ）に示すように各端子（ベース、エミッタ、コレクタ）がそれぞれノードＮ１〜Ｎ３に対応するように記憶される。

その後、設計者がバイポーラ型のＮＰＮトランジスタＴｒ２のベースをノードＮ１に対して電気的に導通接続すると共にトランジスタＴｒ２のエミッタをノードＮ２に対して電気的に導通接続するように回路図Ａを作成したとき、図３（ａ）に示すように、ネットリストＬ１としてトランジスタＴｒ２のベースがノードＮ１に対応すると共に、トランジスタＴｒ２のエミッタがノードＮ２に対応するようにデータベースＤに記憶される。このとき、例えばトランジスタＴｒ２のコレクタがノードＮ５と定義された状態でデータベースＤに記憶される。尚、設計支援装置１は、データベースＤを含んでいても良いし含んでいなくても良い。

同様に、図２（ａ）に示すように、設計者が抵抗素子Ｒ１（回路要素５に相当）をノードＮ３に接続し電源端子Ｖｃｃ（回路要素５に相当）のノードＮ６に接続するように入力すると共に抵抗値を１０ｋΩとして入力したとき、設計支援装置１はこの情報を検出しデータベースＤに記憶させる。同時に抵抗素子Ｒ１の抵抗値（１０ｋΩ）も記憶される。このようにして回路図Ａが入力されると、図３（ａ）に示す情報が保持されるようになる。

また同様に、設計者は入力手段３によりレイアウト図Ｂを入力する。このレイアウト図Ｂの入力処理は、回路図Ａの入力後や回路図Ａの入力前に行われる。例えば、回路図Ａの入力後に行われる場合には、設計支援装置１は、回路図ＡのネットリストＬ１による電気的接続情報を表示手段４に対して補助的に表示させる処理を行う。設計者は、この補助的に表示された電気的接続情報を参照しながら集積回路２内の各層のレイアウトを構成する。

設計支援装置１は、回路図ＡのネットリストＬ１に基づいて電気的接続情報を表示手段４に対して補助的に同一のノード間を例えば点線により接続するように表示させるが、集積回路２内のレイヤ構造（層構造）が考慮されていないため集積回路２内の実質的な層構造を実現した状態で表示させることができない。設計者は、この補助的な情報に基づいてレイアウト設計を行い設計支援装置１によりレイアウト図Ｂを作成する。すると、データベースＤには、ネットリストＬ１と共にレイアウト情報（構成レイヤ、デバイス、セル（機能ブロック）、レイアウトおよびネットリスト間のクロスリファレンス、テキストを付加したGDSデータ（ネットリストＬ１に対応したレイアウトのノードを示すテキスト情報））が記憶保持される。このとき、図３（ｂ）に示すように、設計支援装置１は、設計者が理解しやすいようにレイアウト図Ｂを表示手段４に表示させる。設計者は、表示手段４に表示されたレイアウト図Ｂをもとにして一連の設計作業を行う。

本実施形態では、この設計作業後の設計支援装置１による検証処理に特徴を有しているため、以下ではこの説明を図１ないし図５を参照しながら行う。図１は、検証処理の一連の流れの説明図を示している。設計者により入力手段３を通じて検証指示がなされると、設計支援装置１はＬＶＳ（Layout Versus Schematic)検証を行う。このＬＶＳ検証では、論理，回路設計段階で作成された回路要素５が正しく電気的に導通接続されているか否かの検証や、当該回路要素５および５間の電気的接続がレイアウト図Ｂ（レイアウト設計）で正しく実現されているか否かの検証が行われる。すなわち、ＬＶＳ検証では、回路図ＡのネットリストＬ１の検証が行われると共に、レイアウト図Ｂの検証がデータベースＤに記憶された情報に基づいて行われる。尚、集積回路２を構成する構成要素の各種物性値（材質：多結晶シリコン、アルミ等の金属、層間絶縁膜（シリコン酸化膜））や各材質の抵抗率、コンタクト抵抗や各配線層のシート抵抗等の情報が入力手段３を通じて設計支援装置１に与えられることになる。

設計支援装置１は、このネットリストＬ１の検証処理とレイアウト図Ｂの検証処理が正しいと判断されたことを条件として、回路要素５とグランドや電源との間の寄生容量値を算出処理する。この算出処理は図１のステップＳ１で行われる。次に設計支援装置１は、ネットリストＬ２として出力処理する。すなわち、図２（ｂ）に示すように、レイアウト図Ｂの作成段階では、複数の回路要素５および５間に配線Ｈが作成されこの情報がデータベースＤに記憶されるが、設計支援装置１は、この配線Ｈを例えば複数の配線に分割し、当該複数の配線の端部に位置するノードとグランドや電源との間の寄生容量値を算出処理する。

図３（ｂ）〜図３（ｄ）を参照しながらトランジスタＴｒ１およびＴｒ２のベース間のノードＮ１を例として具体的に説明する。この図３（ｂ）に示すように、設計支援装置１は、レイアウト情報に基づいてノードＮ１をｎ−１分割して分割ノードＮ１（１）〜Ｎ１（ｎ）として定義する。この分割方法としては、図３（ｂ）に示すように、ノードＮ１のレイアウト情報として入力された層配線に対して屈折部分を分割ノードとして原則的に設定する方法があるが、集積回路２を構成するビアプラグやコンタクトプラグが介在している場合には、層配線との接続部分を分割ノードとする場合もある。また、予め定められた所定長や予め定められた分割数に設定される場合もある。

そして次に、設計支援装置１は、各分割ノードＮ１（１）〜Ｎ１（ｎ）とグランドや電源との間の寄生容量値を算出処理し、ネットリストＬ２としてデータベース化する。図３（ｃ）は、寄生容量を加味した回路の概念図を示しており、図３（ｄ）は、ネットリストＬ２を示している。この図３（ｃ）に示す例では、グランドとの間の寄生容量値を算出しているが、このとき、図３（ｄ）に示すように、分割ノードＮ１（１）〜Ｎ１（２）の間の配線とグランドＧＮＤとの間の寄生容量値Ｘ１（１）［ｐＦ］、…、分割ノードＮ１（ｎ−１）〜Ｎ１（ｎ）の配線とグランドＧＮＤとの間の寄生容量値Ｘ１（ｎ−１）［ｐＦ］として寄生容量Ｃ（１）〜Ｃ（ｎ−１）の値が定義されネットリストＬ２に抽出されるようになる。

次に、設計支援装置１は、予め定められた所定条件を満たす電気的接続情報を抽出する（ステップＳ２）。設計支援装置１の電気的接続情報の抽出条件は、次のように設定することが望ましい。一例を図３（ｂ）に示すように、ＮＰＮトランジスタＴｒ１およびＴｒ２のベースが共通に接続されていると共に、このＮＰＮトランジスタＴｒ１およびＴｒ２のエミッタが共通に接続されていることを条件とすることが望ましい。

この理由は、次のためである。この図２（ｂ）は定電流回路Ｚを示している。この定電流回路Ｚは、ベースおよびエミッタがそれぞれ共通に接続されたバイポーラ型のトランジスタＴｒ１およびＴｒ２を主体として構成されている。このとき、定電流回路Ｚが動作すると、ベース間接続のノードＮ１には微弱な制御電流が流れる。このノードＮ１は、外部から到来するノイズの影響を特に受けやすくノイズの影響を受けると出力側に所望の定電流を供給できなくなる。

このため、集積回路２内においては、ノードＮ１は、レイアウト設計上でもその配線長や寄生抵抗、寄生容量等を配慮しなければならないノードとなる。一般的には、レイアウト設計上、配線長が短ければ短いほど良好なレイアウト構成とされている。このように、レイアウト設計上、シビアな条件が要求される部分を所定条件として予め設定すると良い。すると、設計支援装置１は、所定条件を満たす電気的接続情報として抽出することができる。尚、この条件は、設計者等が入力手段３を使用して設計支援装置１に対して設定可能に構成されていても良い。この場合、利便性が向上する。

設計支援装置１が、このような所定条件を満たす電気的接続情報を抽出すると、この電気的接続情報を共通のベースラインのリストＬ３として出力する。このリストＬ３の一例を図４（ａ）に示している。この図４（ａ）において、ノードＮ１が、ＮＰＮトランジスタＴｒ１およびＴｒ２の共通ベースラインとなっているため、リストＬ３に抽出されている。このノードＮ１は、各ＮＰＮトランジスタＴｒ１〜Ｔｒ４のベースに対して共通に接続されたノードである。

尚、設計者が集積回路２を設計する場合には、機能ブロックＩ１，Ｉ２，Ｉ３…に分割して回路設計やレイアウト設計する場合が多いため、図４（ａ）では、機能ブロックＩ１，Ｉ２，Ｉ３毎にノード番号が割り当てられている。尚、トランジスタＴｒ１〜Ｔｒ４間のベースラインが複数の機能ブロックＩ１，Ｉ２…に渡り形成されている場合もあるが、この場合もある機能ブロックのノード番号が割り当てられる。

図１に戻って、設計支援装置１は、リストＬ３を出力後、当該リストＬ３の情報およびデータベースＤに基づいて配線長の要素を含むネットリストＬ４や、寄生抵抗の要素を含むネットリストＬ５を算出する（ステップＳ３、Ｓ４）。
図４（ｂ）は、配線長の要素を含むネットリストＬ４を示している。設計支援装置１は、リストＬ３の示す情報に含まれるノードを対象としてデータベースＤに基づいてレイアウト情報を検出し、配線長の要素を含むネットリストＬ４を抽出する。ノードＮ１について説明すると、設計支援装置１は、ノードＮ１を分割し分割ノードＮ１（１）〜Ｎ１（ｎ）に分割された隣接分割ノード間の配線長をデータベースＤに基づいてそれぞれ検出し、ネットリストＬ４として出力する。このとき、ベースが共通に接続されたトランジスタＴｒ１〜Ｔｒ４の全体の配線Ｈについての処理を行う。

他方、図４（ｃ）は、寄生抵抗の要素を含むネットリストＬ５を示している。設計支援装置１は、リストＬ３の示す情報に含まれるノードを対象としてデータベースＤに基づいてレイアウト情報を検出し、寄生抵抗の要素を含むネットリストＬ５を抽出する。ノードＮ１について説明すると、設計支援装置１は、ノードＮ１を分割ノードＮ１（１）〜Ｎ１（ｎ）に分割し当該分割された隣接分割ノード間の寄生抵抗をデータベースＤに基づいてそれぞれ検出し、ネットリストＬ５として出力する。

設計支援装置１は、これらのネットリストＬ４およびＬ５の情報から回路図Ａのノード（例えばノードＮ１）、合成抵抗値、合計配線長、座標（ノードＮ１の場合、ノードＮ１（１）〜Ｎ１（ｎ）の間の何れか一点の座標）を寄生情報として算出し（ステップＳ５）、この算出された寄生情報を寄生情報のリストＬ６として出力すると共に、当該リストＬ６を表示手段４に表示させる。

図４（ｄ）は、寄生情報のリストＬ６の一例を示している。この図４（ｄ）に示すように、設計支援装置１は、各ノードに対応した配線長、寄生抵抗値、座標（Ｘ座標、Ｙ座標）を表示手段４に表示させる。尚、ノードＮ１の寄生情報として寄生容量値Ｃ（１）〜Ｃ（ｎ）を合計した合計寄生容量値ＣをノードＮ１に対応して表示させるようにしても良い。その他のノードについても同様である。

設計者は、表示手段４に表示されたノードの配線長、寄生抵抗値を参照して回路図Ａと照らし合わせて再度レイアウト設計を行う。このとき、設計者が表示手段４に表示されたノードを入力手段３により選択入力すると、図５に示すように、他の配線Ｈと明確に区別できるように太線で表示させたり、例えば点滅表示させる。この場合、配線長の長いノードや寄生抵抗値の大きいノードをひと目で確認することができ、設計者はレイアウト図Ｂの設計作業に反映させることができる。またこの後、図１に示すように、設計支援装置１は、この情報をデータベースＤに対して記憶させるようにしても良い。

特許文献１に開示されている技術では、プリント回路基板という比較的小規模な回路を対象としているため、設計者により選択された信号線路について表示手段上に回路設計情報およびプリントパターン設計情報を表示できるようになっているものの、この技術を集積回路に適用したとしても検証者が膨大な信号線路の中から必要な信号線路を選択する必要を生じるため、検証に膨大な時間を要すると共に選択し忘れた場合には問題を生じる。

本実施形態によれば、設計支援装置１が、ＮＰＮトランジスタＴｒ１およびＴｒ２のベース間が共通に接続されていると共にＮＰＮトランジスタＴｒ１およびＴｒ２のエミッタ間が共通に接続された条件を満たす電気的接続情報をネットリストＬ２から抽出し、抽出された電気的接続情報に対応したレイアウト情報を検出し、当該レイアウト情報に基づいてＮＰＮトランジスタＴｒ１およびＴｒ２に対して寄生的に生じる寄生情報（合成抵抗値情報、合計配線長情報、合計寄生容量値情報）を算出し、算出された寄生情報を表示手段４に表示するため、微弱な制御電流が流れ外部から影響を受けやすいノードＮ１に対して寄生的に生じる寄生情報を強調して表示することができ、必要とされる部分のみの検証を行うことができ検証が容易となる。

（他の実施形態）
本発明は、上記実施形態に限定されるものではなく、例えば、以下に示す変形もしくは拡張が可能である。
設計支援装置１は、必要に応じて、合成抵抗値情報、合計配線長情報、合計寄生容量値情報の何れか一つの情報を寄生情報として算出し、表示手段４に表示するようにすればよい。

前述実施形態では、所定条件として、ＮＰＮトランジスタＴｒ１およびＴｒ２のベースが共通に接続されていると共にエミッタが共通に接続されていることである実施形態を示したが、これに限定されるものではなく、所定条件として、ＰＮＰトランジスタのベースが共通に接続されると共にエミッタが共通に接続されていることであってもよい。この場合、同様に定電流回路について微弱な制御電流の流れるノードを検出することができ、設計支援装置１は、この旨を報知することができる。尚、電源ライン、グランドラインを除いて抽出するようにしても良い。さらに、設計支援装置１は、ＮＰＮトランジスタＴｒ１およびＴｒ２のエミッタが、抵抗を介して接続されていても所定条件を満たす電気的接続情報として抽出するようにしても良い。この場合にも前述実施形態と略同様の作用効果を得る。尚、この所定条件はどのように設定しても良い。
表示手段４により寄生情報を表示するようにしたが、例えば音や音声により寄生情報を報知するようにしても良い。

本発明の一実施形態の処理説明図 （ａ）は設計支援装置の構成図と表示手段に表示された回路図の一例を示す図、（ｂ）はレイアウト図の一例を示す図 （ａ）はネットリストの一例を示す図、（ｂ）は回路図の一部を示す図、（ｃ）は寄生容量値を含む回路の概略的な説明図、（ｄ）はネットリストの一例を示す図 （ａ）は共通ベースラインのリストの一例を示す図、（ｂ）は配線長の要素を含むネットリストの一例を示す図、（ｃ）は寄生抵抗の要素を含むネットリストの一例を示す図、（ｄ）は寄生情報のリストの一例を示す図 レイアウト図の表示形態を模式的に示す図

符号の説明

図面中、１は設計支援装置、２は集積回路、３は入力手段、４は表示手段（報知手段）、５は回路要素、Ｔｒ１〜Ｔｒ４はＮＰＮトランジスタ（回路要素）、Ｒ１は抵抗素子（回路要素）、Ｖｃｃは電源端子（回路要素）、Ｎ１〜Ｎ３，Ｎ５，Ｎ６，Ｎ１（１）〜Ｎ１（ｎ）はノードを示す。

Claims (11)

1. 複数の回路要素が組み合わされてなるＩＣやＬＳＩ等の集積回路内について前記回路要素を配置支援するための設計支援装置において、
   前記回路要素を電気的に接続する電気的接続情報から予め設定された所定条件を満たす電気的接続情報を抽出する抽出手段と、
   前記回路要素の相対的な配置関係を示すレイアウト情報であって前記抽出手段により抽出された電気的接続情報に対応した前記レイアウト情報を検出する検出手段と、
   前記検出手段により検出されたレイアウト情報に基づいて前記回路要素に対して寄生的に生じる寄生情報を算出する算出手段と、
   前記算出手段により算出された寄生情報を報知する報知手段とを備えたことを特徴とする設計支援装置。
2. 前記算出手段は、前記寄生情報として前記回路要素に対して寄生的に生じる寄生抵抗を示す抵抗値情報を含んで算出し、
   前記報知手段は、前記算出手段により算出された抵抗値情報を報知することを特徴とする請求項１記載の設計支援装置。
3. 前記算出手段は、前記寄生情報として前記回路要素に対して寄生的に生じる寄生容量を示す容量値情報を含んで算出し、
   前記報知手段は、前記算出手段により算出された容量値情報を報知することを特徴とする請求項１または２記載の設計支援装置。
4. 前記算出手段は、前記寄生情報として前記複数の回路要素間の配線長を示す配線長情報を含んで算出し、
   前記報知手段は、前記算出手段により算出された配線長情報を報知することを特徴とする請求項１ないし３の何れかに記載の設計支援装置。
5. 前記報知手段は、前記寄生情報を表示する表示手段により構成されていることを特徴とする請求項１ないし４の何れかに記載の設計支援装置。
6. 前記集積回路内に構成される前記回路要素として複数のＮＰＮトランジスタを適用し、
   前記所定条件を満たす電気的接続情報は、前記複数のＮＰＮトランジスタのベースが共通に接続されていると共に、当該ＮＰＮトランジスタのエミッタが共通に接続されていることを満たす電気的接続情報であることを特徴とする請求項１ないし５の何れかに記載の設計支援装置。
7. 前記複数のＮＰＮトランジスタのエミッタは、前記回路要素としての抵抗を介して接続されていることを特徴とする請求項６記載の設計支援装置。
8. 前記集積回路内に構成される前記回路要素として複数のＰＮＰトランジスタを適用し、
   前記所定条件を満たす電気的接続情報は、前記複数のＰＮＰトランジスタのベースが共通に接続されていると共に、当該ＰＮＰトランジスタのエミッタが共通に接続されていることを満たす電気的接続情報であることを特徴とする請求項１ないし５の何れかに記載の設計支援装置。
9. 前記複数のＰＮＰトランジスタのエミッタは、前記回路要素としての抵抗を介して接続されていることを特徴とする請求項８記載の設計支援装置。
10. 前記所定条件は、外部から設定可能に構成されていることを特徴とする請求項１ないし
    ９の何れかに記載の設計支援装置。
11. 複数の回路要素が組み合わされてなるＩＣやＬＳＩ等の集積回路内について前記回路要素を配置支援するための設計支援プログラムにおいて、
    コンピュータに、
    前記回路要素を電気的に接続する電気的接続情報から予め設定された所定条件を満たす電気的接続情報を抽出する手順と、
    前記回路要素の相対的な配置関係を示すレイアウト情報であって前記抽出された電気的接続情報に対応した前記レイアウト情報を検出する手順と、
    前記検出されたレイアウト情報に基づいて前記回路要素に対して寄生的に生じる寄生情報を算出する手順と、
    前記算出された寄生情報を報知する手順とを実行させることを特徴とする設計支援プログラム。
    
    

Images