JP2011197895A - 集積回路電源間容量の計算装置、及び、集積回路電源間容量の計算方法 - Google Patents
集積回路電源間容量の計算装置、及び、集積回路電源間容量の計算方法 Download PDFInfo
- Publication number
- JP2011197895A JP2011197895A JP2010062646A JP2010062646A JP2011197895A JP 2011197895 A JP2011197895 A JP 2011197895A JP 2010062646 A JP2010062646 A JP 2010062646A JP 2010062646 A JP2010062646 A JP 2010062646A JP 2011197895 A JP2011197895 A JP 2011197895A
- Authority
- JP
- Japan
- Prior art keywords
- logic
- input
- capacitance
- integrated circuit
- parasitic capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】入力ベクトル解析部12により、入力ベクトルに基づいて各論理素子の入力端子に入力される論理値を示す論理値情報を解析し、論理素子容量積算部14により、標準セル容量情報記憶部15を参照して、論理値情報から、各論理素子の寄生容量を積算し、配線間容量積算部16により、配線間容量情報記憶部17を参照して、各論理素子間に配置されている配線の寄生容量を積算し、全容量加算出力部18により、論理素子容量積算部14で積算された寄生容量と、配線間容量積算部16で積算された寄生容量との合計値を、集積回路の電源間容量として出力する。
【選択図】 図2
Description
以上のような構成からなるシミュレータ1では、論理値に応じて変化する各論理素子の寄生容量を示す情報と、論理素子間の接続関係に応じて変化する配線の寄生容量を示す情報と参照することにより、回路規模が増大しても、計算時間の増大を抑えつつ、高精度に動作状態に応じた変動分を考慮して集積回路の電源供給線間の容量を計算することができる。
本発明が適用されたシミュレータ1を実現したときの性能について評価する。比較例として、上述したコンピュータ100に、回路解析エンジンであるSPICEをインストールして実現したシミュレータの性能を用いるものとする。
Claims (3)
- 電源供給配線に、少なくとも1種類以上の論理素子が複数接続されて構成される集積回路の該電源供給線間の容量を計算する集積回路電源間容量の計算装置において、
上記集積回路を構成する各回路素子としての接続配置を示す回路配置情報と、該集積回路の各論理素子としての接続関係を示す論理素子配置情報と、該集積回路の入力端子に入力される論理値を示す入力情報とが入力される入力手段と、
上記入力情報に基づいて、上記論理素子配置情報で示される各論理素子の入力端子に入力される論理値を示す論理値情報を解析する入力情報解析手段と、
上記論理素子の種類毎に、論理値と、該論理値に応じて変化する寄生容量とを対応付けて記憶した第1の記憶手段と、
上記論理素子間の接続関係と、接続された論理素子間の電源供給配線の寄生容量とを対応付けて記憶した第2の記憶手段と、
上記第1の記憶手段を参照して、上記入力情報解析手段により解析された論理値情報から、上記論理素子配置情報で示される各論理素子の寄生容量を積算する第1の積算手段と、
上記第2の記憶手段を参照して、上記論理素子配置情報で示される各論理素子間に配置されている配線の寄生容量を積算する第2の積算手段と、
上記第1の積算手段で積算された寄生容量と、上記第2の積算手段で積算された寄生容量との合計値を、上記集積回路の電源間容量として出力する出力手段とを備える集積回路電源間容量の計算装置。 - 上記第2の積算手段は、上記論理素子配置情報で示される各論理素子間に配置されている配線の寄生容量のうち、電位が異なる配線間の寄生容量のみを積算する請求項1記載の集積回路電源間容量の計算装置。
- 電源供給配線に、少なくとも1種類以上の論理素子が複数接続されて構成される集積回路の該電源供給線間の容量を計算する集積回路電源間容量の計算方法において、
上記集積回路を構成する各回路素子としての接続配置を示す回路配置情報と、該集積回路の各論理素子としての接続関係を示す論理素子配置情報と、該集積回路の入力端子に入力される論理値を示す入力情報とを入力する入力ステップと、
上記入力情報に基づいて、上記論理素子配置情報で示される各論理素子の入力端子に入力される論理値を示す論理値情報を解析する入力情報解析ステップと、
上記論理素子の種類毎に、論理値と、該論理値に応じて変化する寄生容量とを対応付けて記憶した第1の記憶手段を参照して、上記入力情報解析ステップにより解析した論理値情報から、上記論理素子配置情報で示される各論理素子の寄生容量を積算する第1の積算ステップと、
上記論理素子間の接続関係と、接続された論理素子間の電源供給配線の寄生容量とを対応付けて記憶した第2の記憶手段を参照して、上記論理素子配置情報で示される各論理素子間の電源供給配線の寄生容量を積算する第2の積算ステップと、
上記第1の積算ステップで積算された寄生容量と、上記第2の積算ステップで積算された寄生容量との合計値を、上記集積回路の電源間容量として出力する出力ステップとを有する集積回路電源間容量の計算方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010062646A JP5565725B2 (ja) | 2010-03-18 | 2010-03-18 | 集積回路電源間容量の計算装置、及び、集積回路電源間容量の計算方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010062646A JP5565725B2 (ja) | 2010-03-18 | 2010-03-18 | 集積回路電源間容量の計算装置、及び、集積回路電源間容量の計算方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011197895A true JP2011197895A (ja) | 2011-10-06 |
JP5565725B2 JP5565725B2 (ja) | 2014-08-06 |
Family
ID=44876037
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010062646A Expired - Fee Related JP5565725B2 (ja) | 2010-03-18 | 2010-03-18 | 集積回路電源間容量の計算装置、及び、集積回路電源間容量の計算方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5565725B2 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05159017A (ja) * | 1991-10-09 | 1993-06-25 | Hitachi Ltd | ミックスモードシミュレーション方式 |
JP2000242676A (ja) * | 1999-02-18 | 2000-09-08 | Nec Corp | 論理回路の消費電力計算方法及び計算装置 |
JP2005004245A (ja) * | 2003-06-09 | 2005-01-06 | Matsushita Electric Ind Co Ltd | 半導体集積回路の基板ノイズ解析方法、半導体集積回路および半導体集積回路の基板ノイズ解析装置 |
JP2005115925A (ja) * | 2003-09-17 | 2005-04-28 | Sharp Corp | 半導体集積回路の回路設計検証方法 |
JP2006260373A (ja) * | 2005-03-18 | 2006-09-28 | Denso Corp | 設計支援装置および設計支援プログラム |
JP2009199338A (ja) * | 2008-02-21 | 2009-09-03 | Nec Corp | 電源回路の設計支援装置と設計支援方法 |
-
2010
- 2010-03-18 JP JP2010062646A patent/JP5565725B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05159017A (ja) * | 1991-10-09 | 1993-06-25 | Hitachi Ltd | ミックスモードシミュレーション方式 |
JP2000242676A (ja) * | 1999-02-18 | 2000-09-08 | Nec Corp | 論理回路の消費電力計算方法及び計算装置 |
JP2005004245A (ja) * | 2003-06-09 | 2005-01-06 | Matsushita Electric Ind Co Ltd | 半導体集積回路の基板ノイズ解析方法、半導体集積回路および半導体集積回路の基板ノイズ解析装置 |
JP2005115925A (ja) * | 2003-09-17 | 2005-04-28 | Sharp Corp | 半導体集積回路の回路設計検証方法 |
JP2006260373A (ja) * | 2005-03-18 | 2006-09-28 | Denso Corp | 設計支援装置および設計支援プログラム |
JP2009199338A (ja) * | 2008-02-21 | 2009-09-03 | Nec Corp | 電源回路の設計支援装置と設計支援方法 |
Non-Patent Citations (1)
Title |
---|
JPN6013046668; 山長功外4名: '状態依存性解析のための電源間容量のテーブルルックアップ計算' 2009年電子情報通信学会総合大会講演論文集 エレクトロニクス(2) , 20090304, p.119, 社団法人電子情報通信学会 * |
Also Published As
Publication number | Publication date |
---|---|
JP5565725B2 (ja) | 2014-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9122833B2 (en) | Method of designing fin field effect transistor (FinFET)-based circuit and system for implementing the same | |
CN104598659B (zh) | 对数字电路进行仿真的方法和设备 | |
US10275553B2 (en) | Custom circuit power analysis | |
US11120193B2 (en) | Analysis of coupled noise for integrated circuit design | |
US20150356229A1 (en) | Physical cell electromigration data generation | |
CN113392608B (zh) | 电路生成方法、装置、电子设备及存储介质 | |
JP2010218252A (ja) | 統計的タイミング解析用セルライブラリ作成装置、統計的タイミング解析装置、統計的タイミング解析用セルライブラリ作成方法および統計的タイミング解析方法 | |
Ye et al. | On-chip droop-induced circuit delay prediction based on support-vector machines | |
CN104933214A (zh) | 集成电路设计方法和装置 | |
JP2005352787A (ja) | タイミング解析方法およびタイミング解析装置 | |
US20170046470A1 (en) | Process design kit for efficient and accurate mismatch simulation of analog circuits | |
US7409650B2 (en) | Low power consumption designing method of semiconductor integrated circuit | |
JP5071081B2 (ja) | 半導体装置に対する同時動作信号ノイズ見積り方法における同時動作信号ノイズ基礎特性取得方法、及びプログラム | |
Kim et al. | A functional unit and register binding algorithm for interconnect reduction | |
JP5565725B2 (ja) | 集積回路電源間容量の計算装置、及び、集積回路電源間容量の計算方法 | |
US8924911B2 (en) | Equation based transient circuit optimization | |
CN102722600B (zh) | 芯片功耗的计算方法 | |
CN112149370B (zh) | 芯片老化的静态时序分析方法、装置和电子设备 | |
JP6070002B2 (ja) | 設計支援装置、設計支援方法及びプログラム | |
JP5332972B2 (ja) | デカップリング容量決定方法、デカップリング容量決定装置およびプログラム | |
Schneider et al. | Switch level time simulation of CMOS circuits with adaptive voltage and frequency scaling | |
JP2009276822A (ja) | 半導体デバイス設計支援装置及び半導体デバイス設計支援方法 | |
Ye et al. | Fast variational interconnect delay and slew computation using quadratic models | |
US20080270089A1 (en) | Through-current power table, method of generating thereof and method of calculating power consumption | |
Corbetta et al. | Time-efficient modeling and simulation of true workload dependency for bti-induced degradation in processor-level platform specifications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130228 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130910 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130924 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140520 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140606 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5565725 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |