JP2005004245A - 半導体集積回路の基板ノイズ解析方法、半導体集積回路および半導体集積回路の基板ノイズ解析装置 - Google Patents
半導体集積回路の基板ノイズ解析方法、半導体集積回路および半導体集積回路の基板ノイズ解析装置 Download PDFInfo
- Publication number
- JP2005004245A JP2005004245A JP2003163626A JP2003163626A JP2005004245A JP 2005004245 A JP2005004245 A JP 2005004245A JP 2003163626 A JP2003163626 A JP 2003163626A JP 2003163626 A JP2003163626 A JP 2003163626A JP 2005004245 A JP2005004245 A JP 2005004245A
- Authority
- JP
- Japan
- Prior art keywords
- current
- substrate
- noise analysis
- substrate noise
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】半導体集積回路の基板ノイズ解析において、基板に注入される電流量の計算、および膨大なＲＣ回路網からなる基板のインピーダンス・電源抵抗と組み合わせての伝播先のアナログ回路の基板電位変化の計算が長時間になる問題があった。
【解決手段】電源・グランドに流れる電流をそれぞれゲートレベルシミュレーションの論理変化の立ち上がり・立下りそれぞれ独立に消費電力分の面積を有する三角形を加算することで電流計算における計算量を削減する。また、電流・界面容量・界面抵抗・電源抵抗・グランド抵抗・電源電圧変動・グランド電圧変動をブロックごと、インスタンスごと、あるいは同時動作ごとに集約することで計算量を削減する。
計算量削減の結果、短時間で基板ノイズ解析が適用可能となるとともに、計算要素も削減されるため、大規模な半導体集積回路に対しても基板ノイズ解析が可能となる。
【選択図】 図１
【解決手段】電源・グランドに流れる電流をそれぞれゲートレベルシミュレーションの論理変化の立ち上がり・立下りそれぞれ独立に消費電力分の面積を有する三角形を加算することで電流計算における計算量を削減する。また、電流・界面容量・界面抵抗・電源抵抗・グランド抵抗・電源電圧変動・グランド電圧変動をブロックごと、インスタンスごと、あるいは同時動作ごとに集約することで計算量を削減する。
計算量削減の結果、短時間で基板ノイズ解析が適用可能となるとともに、計算要素も削減されるため、大規模な半導体集積回路に対しても基板ノイズ解析が可能となる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路の解析技術に関し、特に、半導体集積回路中の基板インピーダンスを介したノイズに関するシミュレーションを行う基板ノイズ解析方法、基板ノイズ解析装置および基板ノイズ解析方法を実施された半導体集積回路装置に関する。
【０００２】
【従来の技術】
半導体集積回路は、半導体基板上に不純物を拡散して素子構造を作るとともに、金属を積層させることにより配線構造を作りこみ、回路を集積させている。回路素子同士は、高抵抗な半導体基板を通じて電気的に接続されていることとなり、回路素子が動作する際に発生する基板の電位変動は他の回路素子に伝播し、基板ノイズとして影響を与える。
【０００３】
特に近年は回路の集積数が膨大となり、基板ノイズの大きさが増加している。そして、１つの半導体集積回路の中にさまざまな機能を搭載するシステムＬＳＩでは、特にデジタル回路とアナログ回路が同じ半導体基板上に搭載されているため、基板ノイズによるアナログ回路の性能悪化が顕著となり、音声・映像へのノイズとして半導体集積回路完成後に問題が発覚する重大な問題となっている。
【０００４】
これに対して、一般的には、半導体回路で発生する電流・電圧を予測するシミュレータと、半導体基板のインピーダンスを組み合わせて解析する基板ノイズ解析方法を用いて、基板ノイズを予測することにより、ノイズを事前に低減することが行われている。
【０００５】
従来の基板ノイズ解析の例を図１７に示す。
【０００６】
この例では、トランジスタのソース・ドレインと基板間、Ｎｗｅｌｌと基板間のＰ／Ｎ接合部は容量として表現し、それらの間と、それらと電源との間は抵抗で表された等価回路に変換されている。
【０００７】
図１６は、本発明が解析対象とするシステムＬＳＩの一例である。
【０００８】
図１６は、Ｐ型のシリコン基板（Ｐｓｕｂｓｔｒａｔｅ）にツインウェル構造のトランジスタを形成した場合の例である。
【０００９】
システムＬＳＩは、一般的にデジタル回路（Ｄｉｇｉｔａｌ）とアナログ回路（Ａｎａｌｏｇ）から構成される。
【００１０】
システムＬＳＩでは、通常ＣＭＯＳが使われており、デジタル回路、アナログ回路ともＰチャネルトランジスタ（ＤＰｃｈＴｒ ・ ＡＰｃｈＴｒ ）、Ｎチャネルトランジスタ（ＤＮｃｈＴｒ・ＡＮｃｈＴｒ）から構成されている。ＰチャネルトランジスタはＮウェル（ＤＮｗｅｌｌ、ＡＮｗｅｌｌ）中に形成される。
【００１１】
いくつかのトランジスタは電源（ＤＶＤＤ・ＡＶＤＤ）およびグランド（ＤＶＳＳ・ＡＶＳＳ）に接続されている。
【００１２】
トランジスタの近傍には、動作を安定させるための基板コンタククト（ＤＰｓｕｂｃｏｎ・ＤＮｓｕｂｃｏｎ・ＡＰｓｕｂｃｏｎ・ＡＮｓｕｂｃｏｎ）が形成される。
【００１３】
Ｐ基板（Ｐｓｕｂｓｔｒａｔｅ）にはＰ型の基板コンタクト（ＤＰｓｕｂｃｏｎ・ＡＰｓｕｂｃｏｎ）が形成され、グランド（ＤＶＳＳ・ＡＶＳＳ）にそれぞれ接続される。
【００１４】
Ｐ型の基板コンタクトはＮチャネルトランジスタを安定化させるために用いられる。
【００１５】
Ｎ基板（Ｎｓｕｂｓｔｒａｔｅ）にはＮ型の基板コンタクト（ＤＮｓｕｂｃｏｎ・ＡＮｓｕｂｃｏｎ）が形成され、電源（ＤＶＤＤ・ＡＶＤＤ）にそれぞれ接続される。
【００１６】
Ｎ型の基板コンタクトはＰチャネルトランジスタを安定化させるために用いられる。
【００１７】
デジタル回路（Ｄｉｇｉｔａｌ）は、外部から周期的に与えられるクロックに同期して動作するように作られており、クロックを伝播するインバータやバッファおよび同期動作させるための順序回路であるフリップフロップをほぼ同時に動作させ、電源（ＤＶＤＤ）およびグランド（ＤＶＳＳ）に大きな電流が流れる。
【００１８】
この電流は、基板コンタクト（ＤＰｓｕｂｃｏｎ・ＤＮｓｕｂｃｏｎ）や、トランジスタ（ＤＮｃｈＴｒ・ＤＰｃｈＴｒ）のソース（ｓｏｕｒｃｅ）を通じてアナログ回路のトランジスタ（ＡＮｃｈＴｒ・ＡＰｃｈＴｒ）の基板に伝わり、動作を不安定にさせる。また、電源変動、グランド変動が、基板コンタクト（ＤＰｓｕｂｃｏｎ・ＤＮｓｕｂｃｏｎ）や、トランジスタ（ＤＮｃｈＴｒ・ＤＰｃｈＴｒ）のソース（ｓｏｕｒｃｅ）を通じて基板を揺らすこととなりこの変化が基板（Ｐｓｕｂｓｔｒａｔｅ）を揺らしアナログ回路（Ａｎａｌｏｇ）に伝播する。この揺れがアナログ回路のトランジスタ（ＡＮｃｈＴｒ・ＡＰｃｈＴｒ）の基板に伝わり、動作を不安定にさせる。
【００１９】
この結果として、アナログとしてよく使われるＰＬＬの生成クロックを不安定にさせたり、アナログデジタル（Ａ／Ｄ）変換回路の変換精度を悪くすることとなり、特に電源電流および電源変動の大きくなる微細化大規模システムＬＳＩで重要な問題となっている。
【００２０】
図１７のような従来の基板ノイズ解析方法では、多数の回路素子や、基板コンタクトから入り込む電流を扱うために処理時間がかかるという課題があり、これに対して、特許文献１では、メッシュ分割ごとにグランド側の基板コンタクトの情報を削減する方法が取られている。また同方法では、機能ブロックごとにメッシュを分割する方法も取られている。
【００２１】
しかしながら、この方法では、グランドの電流とコンタクト抵抗のみを基板構造に関するメッシュに集約する方法が用いられており、回路素子の変動や電源の変動が組み合わさって生じる基板ノイズを表現しきれないという問題があった。また、基板のメッシュにあわせて基板コンタクトの情報を集約する必要があり、基板ノイズ改善のために基板コンタクトの位置を動かした場合には再度集約作業が必要となってくる。
【００２２】
【特許文献１】
特開２００２−１５８２８４号公報
【００２３】
【発明が解決しようとする課題】
本発明では、電源電流、グランド電流、電源変動、グランド変動と回路素子の変動が組み合わさって生じる基板ノイズを、高速に解析する基板ノイズ解析方法を提供することにある。
【００２４】
【課題を解決するための手段】
本発明では、回路素子の変動・電源の変動それぞれに関連する電流・インピーダンスを、基板のメッシュとは独立し、領域・ブロック・同時変化ごとに集約させることを特徴とする。
【００２５】
【発明の実施の形態】
第１から第３の実施の形態では、電源・グランド電流を高速計算する方法について説明する。
【００２６】
第４の実施の形態では、回路素子から基板に流れる電流を高速計算する方法について説明する。
【００２７】
第５から第８の実施の形態では、同時変化別・ブロック別・名前別・領域別に情報を集約する方法について説明する。
【００２８】
第９から第１２の実施の形態では、回路素子電流、電源・グランド電流、接合容量、界面抵抗、電源・グランド抵抗をそれぞれ上記の集約範囲で集約する方法について説明する。
【００２９】
［第１の実施の形態］
本発明の第１の実施の形態について説明する。本実施の形態では、基板ノイズ解析の高速化のため、デジタルシミュレーションあるいは機能シミュレーションにおける論理値の変化からグランドおよび電源における電流形状を推定する方法を用いる。
【００３０】
図１に第１の実施の形態について示す。
【００３１】
電流変換手段１０３は、解析対象となる半導体集積回路の回路網（ネットリスト）を記憶するネットリスト記憶手段１０２から、回路素子の出力配線の寄生容量情報と次段の回路素子情報のいずれかまたは両方からなる配線容量を読み込み、各回路素子の出力端子における信号変化を記憶する信号変化情報記憶手段１０１から読み込んだ、各回路素子の出力端子における論理状態０・１間の信号変化に応じて電源側の電流変化およびグランド側の電流変化に変換する。
【００３２】
例えば、図１８に示すような、信号変化が与えられた場合、電源側には、論理状態０から１に変化する際に、配線容量に電荷を蓄えるための電流が流れることを表現する電流波形を生成する。この波形は、配線容量に応じて求められる消費電流を面積とし、形状は三角形、矩形、将棋型などが適用できる。図１８では三角形型を適用している。
【００３３】
またグランド側には、論理状態が１から０に変化する際に、配線容量から電荷を放出するための電流が流れることを表現する電流波形を生成する。
【００３４】
これらの電流波形は、電源とグランドの電流波形を記録する電流情報１０４に記憶されるとともに、電源とグランドにつながるトランジスタのソースおよびドレイン端子より基板に流れ込む電流波形を記録する回路素子電流情報１１０に記憶される。
【００３５】
これらの電流波形と、レイアウト情報から抽出された基板インピーダンス情報を記憶する基板インピーダンス情報記憶手段１０５、電源インピーダンス情報を記憶する電源インピーダンス情報記憶手段１０６、回路素子のソース・ドレイン端子と基板間のインピーダンスを記憶する回路素子インピーダンス情報記憶手段１０７、それぞれからインピーダンスを読み込み、アナログ回路素子の基板において発生する電圧変動を基板ノイズ解析手段１０８において計算し、基板ノイズ電圧記憶手段１０９に記憶する。
【００３６】
従来方法特開２００２−１５８２８４号公報では、遷移回数から算出される消費電力からグランドの電流を算出しグランドを１ノードに簡略化する方法が提案されているが、時系列で変化するグランドと電源の電流変化を正確にモデル化しないと、グランドおよび電源の変化の連動から影響があらわされる基板ノイズ解析の精度は非常に悪いものとなる。
【００３７】
この実施の形態では、このような課題が解決できる。
【００３８】
［第２の実施の形態］
本発明の第２の実施の形態について説明する。本実施の形態では、第１の実施の形態に替えて、セル内の論理段数を持つライブラリ情報から電源・グランド電流を表現する方法について説明する。
【００３９】
論理段数の定義であるが、チャネルコネクト構造（ＣＣＣ）の数を示している。例えば、図１９に示すようなインバータ３段の場合、チャネルで接続された構造（ゲートで区切られた構造）を切り出すと、１９０１、１９０２、１９０３の３つに分離できる。この場合は論理段数は３段という数え方をする。このような論理段数を個々の論理素子種別ごとにあらかじめ図２０に示すようにライブラリ化しておき、図２の回路素子論理段数ライブラリ記憶手段２０１に記憶しておく。この論理段数の情報を用いて電流変換手段１０３で電流を計算する際に、論理素子内部で発生する電流変化を計算する。具体的には、論理素子の出力配線が０から１に変化する時、（論理段数−１）／２を整数で切り上げた数の論理素子内部の配線が１から０に変化するものとして、グランド側の電流と電源側の電流を第１の実施の形態と同様に算出する。
【００４０】
論理素子の出力配線が１から０に変化する時には、（論理段数−１）／２を整数で切り上げた数の論理素子内部の配線が０から１に変化するものとして、電源側の電流とグランド側の電流を第１の実施の形態と同様に算出する。
【００４１】
この方法により、段数の多い回路素子でも電流変化を正確に表現でき、基板ノイズを正確に扱うことが可能である。
【００４２】
［第３の実施の形態］
本発明の第３の実施の形態について説明する。本実施の形態では、第１の実施の形態に替えて、セル内に電源・グランド電流波形を持つライブラリ情報から電源・グランド電流を表現する方法について説明する。
【００４３】
図２１に示すように、信号変化が０から１、あるいは１から０に変化する際の、電源側に流れる電流とグランド側に流れる電流をあらかじめ回路素子ごとに調べ、図３の回路素子電源・グランド電流ライブラリ３０１に記憶している。
【００４４】
個々の論理素子の電源とグランドの電流は電流変換手段で論理素子の出力端子の変化に同期して加算され、電源とグランドの電流波形として電流情報１０４に記憶される。
【００４５】
この方法により、電流変化を正確に扱い、基板ノイズを正確に扱うことが可能である。
【００４６】
［第４の実施の形態］
本発明の第４の実施の形態について説明する。本実施の形態では、電源・グランド電流のうち、界面容量（トランジスタのソース・ドレイン拡散領域とウェル領域間の接合容量）への充放電電流分をそれぞれＰチャネルトランジスタ・Ｎチャネルトランジスタのソース・ドレイン端子から印加される基板電流として扱う方法について説明する。
【００４７】
本実施の形態では、第１の実施の形態と同様に図４に示す電流変換手段４０１で電流を推定する際に、回路素子電流情報４０２では配線容量の影響を削除した電流波形を計算する方法を用いる。具体的には、電流波形を推定する際に配線容量に流れ込む電流を加えない。
【００４８】
この方法により、より精度の高い電流波形を推定することが可能となる。
【００４９】
［第５の実施の形態］
本発明の第５の実施の形態について説明する。本実施の形態では、ほぼ同時に変化する回路素子を１つの回路素子に集約する方法について説明する。
【００５０】
この方法では、電流変換手段によって電流波形を推定する前あるいは推定した後に集約するデータを決定することで、情報を集約する。電流波形推定前に行うと、不要な中間ファイルなしに処理できる。推定後に行うと、中間ファイルは必要となるが、集約の仕方を後で変更可能となる。目的に従い切り替えすることが出来る。
【００５１】
集約データの判定方法であるが、図５に示すように、同一化手段開始５０１で開始され、静的タイミング解析５０２におけるタイミング情報や、ダイナミックシミュレータにおけるシミュレーションからの信号変化情報から、あらかじめ定めた時間内に信号変化がありそうな回路素子を調査し、同時に動作しうる回路素子ごとの集合に分割５０３を行い、その一覧を順次同一化情報として保存し、同一化手段終了５０４で終了となる。
【００５２】
この情報を用いて集約する作業を、電流波形推定前もしくは後で行うことで、基板ノイズ解析において扱う情報を削減し処理時間を加速することが可能となる。
【００５３】
［第６の実施の形態］
本発明の第６の実施の形態について説明する。本実施の形態では、機能ブロックごとに集約する方法について説明する。
【００５４】
集約データの判定方法であるが、図６に示すように、同一化手段開始６０１で開始され、機能ブロック情報に含まれる回路素子を調査し、機能ブロックに含まれる回路素子ごとの集合に分割６０２を行い、その一覧を順次同一化情報として保存し、同一化手段終了６０３で終了となる。
【００５５】
この情報を用いて集約する作業を、電流波形推定前もしくは後で行うことで、基板ノイズ解析において扱う情報を削減し処理時間を加速することが可能となる。
【００５６】
［第７の実施の形態］
本発明の第７の実施の形態について説明する。本実施の形態では、名前の一部の情報ごとに集約する方法について説明する。
【００５７】
集約データの判定方法であるが、図７に示すように、同一化手段開始７０１で開始され、名称の先頭が一致する回路素子を調査し、同一の名称を含む回路素子ごとの集合に分割７０２を行い、その一覧を順次同一化情報として保存し、同一化手段終了７０３で終了となる。
【００５８】
この情報を用いて集約する作業を、電流波形推定前もしくは後で行うことで、基板ノイズ解析において扱う情報を削減し処理時間を加速することが可能となる。
【００５９】
［第８の実施の形態］
本発明の第８の実施の形態について説明する。本実施の形態では、回路素子や基板コンタクトが集中している領域ごとに集約する方法について説明する。
【００６０】
集約データの判定方法であるが、図８に示すように、同一化手段開始８０１で開始され、一定範囲以内に回路素子が含まれる場合、領域の拡大８０２をおこなった後、回路素子や基板コンタクトが集中している領域を調査し、回路素子が集中している領域の回路素子の集合に分割８０３を行い、その一覧を順次同一化情報として保存し、同一化手段終了８０４で終了となる。
【００６１】
この情報を用いて集約する作業を、電流波形推定前もしくは後で行うことで、基板ノイズ解析において扱う情報を削減し処理時間を加速することが可能となる。
【００６２】
［第９の実施の形態］
本発明の第９の実施の形態について説明する。本実施の形態では、回路素子電流を集約する方法について説明する。
【００６３】
図９に示すように、電流合成手段開始９０１で開始され、同一化情報に基づき、同一とみなされた回路素子の電流を加算９０２し、電流合成手段終了９０３で終了となる。この累積結果を代表の電流情報として扱う。
【００６４】
別の実現手段としては、図１０に示すように、電流合成手段開始１００１で開始され、回路素子のゲート幅Ｗを見て、同一とみなされた回路素子のゲート幅Ｗを加算１００２する。そして、同一とみなされた回路素子を消去してゲート幅ΣＷの回路素子を発生１００３し、電流合成手段終了１００４で終了となる。このように足し合わせた回路素子に入れ替えることでも、同じ目的を達成することが出来る。
【００６５】
［第１０の実施の形態］
本発明の第１０の実施の形態について説明する。本実施の形態では、電源・グランド電流を集約する方法について説明する。
【００６６】
図１１に示すように、電流合成手段開始１１０１で開始され、同一化情報に基づき、同一とみなされた基板コンタクトを加算１１０２し、電流合成手段終了１１０３で終了となる。この累積結果を代表の電流情報として扱う。
【００６７】
別の実現手段としては、図１５に示すように、電流合成手段開始１５０１で開始され、同一化情報に基づき、同一とみなされた基板コンタクトの面積Ａを加算１５０２した後、同一とみなされた基板コンタクトを消去して基板コンタクト面積ΣＡの回路素子を発生１５０３し、電流合成手段終了１５０４で終了となる。このように足し合わせた基板コンタクトに入れ替えることでも、同じ目的を達成することが出来る。
【００６８】
［第１１の実施の形態］
本発明の第１１の実施の形態について説明する。本実施の形態では、界面容量を集約する方法について説明する。
【００６９】
図１２に示すように、界面容量合成手段開始１２０１で開始され、同一化情報に基づき、同一とみなされた回路素子の界面容量を加算１２０２し、界面容量合成手段終了１２０３で終了となる。この累積結果を代表の容量情報として扱う。別の実現手段としては、図１３に示すように、界面容量合成手段１３０１で開始され、同一化情報から、同一とみなされた回路素子のソース・ドレイン面積を加算１３０２し、同一とみなされた回路素子を消去して、ソース・ドレイン面積の総和をもつ回路素子発生１３０３を行い、界面容量合成手段終了１３０４で終了となる。このようにを足し合わせたソース・ドレインに入れ替えることでも、同じ目的を達成することが出来る。
【００７０】
［第１２の実施の形態］
本発明の第１２の実施の形態について説明する。本実施の形態では、電源・グランド抵抗を集約する方法について説明する。
【００７１】
図１４に示すように、抵抗合成手段開始１４０１で開始され、同一化情報に基づき、同一とみなされた抵抗を加算１４０２し、電源・グランド抵抗が加算され、抵抗合成手段終了１４０３で終了となる。この累積結果を代表の抵抗情報として扱う。
【００７２】
【発明の効果】
本発明により、電源・グランド変動と回路素子の変動が組み合わさって生じる基板ノイズを、高速に解析する基板ノイズ解析方法を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における基板ノイズ解析手法のフローチャート
【図２】本発明の第２の実施の形態における基板ノイズ解析手法のフローチャート
【図３】本発明の第３の実施の形態における基板ノイズ解析手法のフローチャート
【図４】本発明の第４の実施の形態における基板ノイズ解析手法のフローチャート
【図５】本発明の第５の実施の形態における同一化手段の動作図
【図６】本発明の第６の実施の形態における同一化手段の動作図
【図７】本発明の第７の実施の形態における同一化手段の動作図
【図８】本発明の第８の実施の形態における同一化手段の動作図
【図９】本発明の第９の実施の形態における電流合成手段の動作図
【図１０】本発明の第９の実施の形態における電流合成手段の動作図
【図１１】本発明の第１０の実施の形態における電流合成手段の動作図
【図１２】本発明の第１１の実施の形態における界面容量合成手段の動作図
【図１３】本発明の第１１の実施の形態における界面容量合成手段の動作図
【図１４】本発明の第１２の実施の形態における抵抗合成手段の動作図
【図１５】本発明の第１０の実施の形態における電流合成手段の動作図
【図１６】本発明が解析対象とするシステムＬＳＩの説明図
【図１７】従来手法の基板ノイズ解析でのＬＳＩのモデリングを示した図
【図１８】本発明の第１の実施の形態における信号変化情報の説明図
【図１９】本発明の第２の実施の形態における論理段数の説明図
【図２０】本発明の第２の実施の形態における回路素子論理段数ライブラリを示す図
【図２１】本発明の第３の実施の形態における回路素子電源・グランド電流ライブラリを示す図
【符号の説明】
１０１ 信号変化情報記憶手段
１０２ ネットリスト記憶手段
１０３ 電流変換手段
１０４ 電流情報
１０５ 基板インピーダンス情報記憶手段
１０６ 電源インピーダンス情報記憶手段
１０７ 回路素子インピーダンス情報記憶手段
１０８ 基板ノイズ解析手段
１０９ 基板ノイズ電圧記憶手段
【発明の属する技術分野】
本発明は、半導体集積回路の解析技術に関し、特に、半導体集積回路中の基板インピーダンスを介したノイズに関するシミュレーションを行う基板ノイズ解析方法、基板ノイズ解析装置および基板ノイズ解析方法を実施された半導体集積回路装置に関する。
【０００２】
【従来の技術】
半導体集積回路は、半導体基板上に不純物を拡散して素子構造を作るとともに、金属を積層させることにより配線構造を作りこみ、回路を集積させている。回路素子同士は、高抵抗な半導体基板を通じて電気的に接続されていることとなり、回路素子が動作する際に発生する基板の電位変動は他の回路素子に伝播し、基板ノイズとして影響を与える。
【０００３】
特に近年は回路の集積数が膨大となり、基板ノイズの大きさが増加している。そして、１つの半導体集積回路の中にさまざまな機能を搭載するシステムＬＳＩでは、特にデジタル回路とアナログ回路が同じ半導体基板上に搭載されているため、基板ノイズによるアナログ回路の性能悪化が顕著となり、音声・映像へのノイズとして半導体集積回路完成後に問題が発覚する重大な問題となっている。
【０００４】
これに対して、一般的には、半導体回路で発生する電流・電圧を予測するシミュレータと、半導体基板のインピーダンスを組み合わせて解析する基板ノイズ解析方法を用いて、基板ノイズを予測することにより、ノイズを事前に低減することが行われている。
【０００５】
従来の基板ノイズ解析の例を図１７に示す。
【０００６】
この例では、トランジスタのソース・ドレインと基板間、Ｎｗｅｌｌと基板間のＰ／Ｎ接合部は容量として表現し、それらの間と、それらと電源との間は抵抗で表された等価回路に変換されている。
【０００７】
図１６は、本発明が解析対象とするシステムＬＳＩの一例である。
【０００８】
図１６は、Ｐ型のシリコン基板（Ｐｓｕｂｓｔｒａｔｅ）にツインウェル構造のトランジスタを形成した場合の例である。
【０００９】
システムＬＳＩは、一般的にデジタル回路（Ｄｉｇｉｔａｌ）とアナログ回路（Ａｎａｌｏｇ）から構成される。
【００１０】
システムＬＳＩでは、通常ＣＭＯＳが使われており、デジタル回路、アナログ回路ともＰチャネルトランジスタ（ＤＰｃｈＴｒ ・ ＡＰｃｈＴｒ ）、Ｎチャネルトランジスタ（ＤＮｃｈＴｒ・ＡＮｃｈＴｒ）から構成されている。ＰチャネルトランジスタはＮウェル（ＤＮｗｅｌｌ、ＡＮｗｅｌｌ）中に形成される。
【００１１】
いくつかのトランジスタは電源（ＤＶＤＤ・ＡＶＤＤ）およびグランド（ＤＶＳＳ・ＡＶＳＳ）に接続されている。
【００１２】
トランジスタの近傍には、動作を安定させるための基板コンタククト（ＤＰｓｕｂｃｏｎ・ＤＮｓｕｂｃｏｎ・ＡＰｓｕｂｃｏｎ・ＡＮｓｕｂｃｏｎ）が形成される。
【００１３】
Ｐ基板（Ｐｓｕｂｓｔｒａｔｅ）にはＰ型の基板コンタクト（ＤＰｓｕｂｃｏｎ・ＡＰｓｕｂｃｏｎ）が形成され、グランド（ＤＶＳＳ・ＡＶＳＳ）にそれぞれ接続される。
【００１４】
Ｐ型の基板コンタクトはＮチャネルトランジスタを安定化させるために用いられる。
【００１５】
Ｎ基板（Ｎｓｕｂｓｔｒａｔｅ）にはＮ型の基板コンタクト（ＤＮｓｕｂｃｏｎ・ＡＮｓｕｂｃｏｎ）が形成され、電源（ＤＶＤＤ・ＡＶＤＤ）にそれぞれ接続される。
【００１６】
Ｎ型の基板コンタクトはＰチャネルトランジスタを安定化させるために用いられる。
【００１７】
デジタル回路（Ｄｉｇｉｔａｌ）は、外部から周期的に与えられるクロックに同期して動作するように作られており、クロックを伝播するインバータやバッファおよび同期動作させるための順序回路であるフリップフロップをほぼ同時に動作させ、電源（ＤＶＤＤ）およびグランド（ＤＶＳＳ）に大きな電流が流れる。
【００１８】
この電流は、基板コンタクト（ＤＰｓｕｂｃｏｎ・ＤＮｓｕｂｃｏｎ）や、トランジスタ（ＤＮｃｈＴｒ・ＤＰｃｈＴｒ）のソース（ｓｏｕｒｃｅ）を通じてアナログ回路のトランジスタ（ＡＮｃｈＴｒ・ＡＰｃｈＴｒ）の基板に伝わり、動作を不安定にさせる。また、電源変動、グランド変動が、基板コンタクト（ＤＰｓｕｂｃｏｎ・ＤＮｓｕｂｃｏｎ）や、トランジスタ（ＤＮｃｈＴｒ・ＤＰｃｈＴｒ）のソース（ｓｏｕｒｃｅ）を通じて基板を揺らすこととなりこの変化が基板（Ｐｓｕｂｓｔｒａｔｅ）を揺らしアナログ回路（Ａｎａｌｏｇ）に伝播する。この揺れがアナログ回路のトランジスタ（ＡＮｃｈＴｒ・ＡＰｃｈＴｒ）の基板に伝わり、動作を不安定にさせる。
【００１９】
この結果として、アナログとしてよく使われるＰＬＬの生成クロックを不安定にさせたり、アナログデジタル（Ａ／Ｄ）変換回路の変換精度を悪くすることとなり、特に電源電流および電源変動の大きくなる微細化大規模システムＬＳＩで重要な問題となっている。
【００２０】
図１７のような従来の基板ノイズ解析方法では、多数の回路素子や、基板コンタクトから入り込む電流を扱うために処理時間がかかるという課題があり、これに対して、特許文献１では、メッシュ分割ごとにグランド側の基板コンタクトの情報を削減する方法が取られている。また同方法では、機能ブロックごとにメッシュを分割する方法も取られている。
【００２１】
しかしながら、この方法では、グランドの電流とコンタクト抵抗のみを基板構造に関するメッシュに集約する方法が用いられており、回路素子の変動や電源の変動が組み合わさって生じる基板ノイズを表現しきれないという問題があった。また、基板のメッシュにあわせて基板コンタクトの情報を集約する必要があり、基板ノイズ改善のために基板コンタクトの位置を動かした場合には再度集約作業が必要となってくる。
【００２２】
【特許文献１】
特開２００２−１５８２８４号公報
【００２３】
【発明が解決しようとする課題】
本発明では、電源電流、グランド電流、電源変動、グランド変動と回路素子の変動が組み合わさって生じる基板ノイズを、高速に解析する基板ノイズ解析方法を提供することにある。
【００２４】
【課題を解決するための手段】
本発明では、回路素子の変動・電源の変動それぞれに関連する電流・インピーダンスを、基板のメッシュとは独立し、領域・ブロック・同時変化ごとに集約させることを特徴とする。
【００２５】
【発明の実施の形態】
第１から第３の実施の形態では、電源・グランド電流を高速計算する方法について説明する。
【００２６】
第４の実施の形態では、回路素子から基板に流れる電流を高速計算する方法について説明する。
【００２７】
第５から第８の実施の形態では、同時変化別・ブロック別・名前別・領域別に情報を集約する方法について説明する。
【００２８】
第９から第１２の実施の形態では、回路素子電流、電源・グランド電流、接合容量、界面抵抗、電源・グランド抵抗をそれぞれ上記の集約範囲で集約する方法について説明する。
【００２９】
［第１の実施の形態］
本発明の第１の実施の形態について説明する。本実施の形態では、基板ノイズ解析の高速化のため、デジタルシミュレーションあるいは機能シミュレーションにおける論理値の変化からグランドおよび電源における電流形状を推定する方法を用いる。
【００３０】
図１に第１の実施の形態について示す。
【００３１】
電流変換手段１０３は、解析対象となる半導体集積回路の回路網（ネットリスト）を記憶するネットリスト記憶手段１０２から、回路素子の出力配線の寄生容量情報と次段の回路素子情報のいずれかまたは両方からなる配線容量を読み込み、各回路素子の出力端子における信号変化を記憶する信号変化情報記憶手段１０１から読み込んだ、各回路素子の出力端子における論理状態０・１間の信号変化に応じて電源側の電流変化およびグランド側の電流変化に変換する。
【００３２】
例えば、図１８に示すような、信号変化が与えられた場合、電源側には、論理状態０から１に変化する際に、配線容量に電荷を蓄えるための電流が流れることを表現する電流波形を生成する。この波形は、配線容量に応じて求められる消費電流を面積とし、形状は三角形、矩形、将棋型などが適用できる。図１８では三角形型を適用している。
【００３３】
またグランド側には、論理状態が１から０に変化する際に、配線容量から電荷を放出するための電流が流れることを表現する電流波形を生成する。
【００３４】
これらの電流波形は、電源とグランドの電流波形を記録する電流情報１０４に記憶されるとともに、電源とグランドにつながるトランジスタのソースおよびドレイン端子より基板に流れ込む電流波形を記録する回路素子電流情報１１０に記憶される。
【００３５】
これらの電流波形と、レイアウト情報から抽出された基板インピーダンス情報を記憶する基板インピーダンス情報記憶手段１０５、電源インピーダンス情報を記憶する電源インピーダンス情報記憶手段１０６、回路素子のソース・ドレイン端子と基板間のインピーダンスを記憶する回路素子インピーダンス情報記憶手段１０７、それぞれからインピーダンスを読み込み、アナログ回路素子の基板において発生する電圧変動を基板ノイズ解析手段１０８において計算し、基板ノイズ電圧記憶手段１０９に記憶する。
【００３６】
従来方法特開２００２−１５８２８４号公報では、遷移回数から算出される消費電力からグランドの電流を算出しグランドを１ノードに簡略化する方法が提案されているが、時系列で変化するグランドと電源の電流変化を正確にモデル化しないと、グランドおよび電源の変化の連動から影響があらわされる基板ノイズ解析の精度は非常に悪いものとなる。
【００３７】
この実施の形態では、このような課題が解決できる。
【００３８】
［第２の実施の形態］
本発明の第２の実施の形態について説明する。本実施の形態では、第１の実施の形態に替えて、セル内の論理段数を持つライブラリ情報から電源・グランド電流を表現する方法について説明する。
【００３９】
論理段数の定義であるが、チャネルコネクト構造（ＣＣＣ）の数を示している。例えば、図１９に示すようなインバータ３段の場合、チャネルで接続された構造（ゲートで区切られた構造）を切り出すと、１９０１、１９０２、１９０３の３つに分離できる。この場合は論理段数は３段という数え方をする。このような論理段数を個々の論理素子種別ごとにあらかじめ図２０に示すようにライブラリ化しておき、図２の回路素子論理段数ライブラリ記憶手段２０１に記憶しておく。この論理段数の情報を用いて電流変換手段１０３で電流を計算する際に、論理素子内部で発生する電流変化を計算する。具体的には、論理素子の出力配線が０から１に変化する時、（論理段数−１）／２を整数で切り上げた数の論理素子内部の配線が１から０に変化するものとして、グランド側の電流と電源側の電流を第１の実施の形態と同様に算出する。
【００４０】
論理素子の出力配線が１から０に変化する時には、（論理段数−１）／２を整数で切り上げた数の論理素子内部の配線が０から１に変化するものとして、電源側の電流とグランド側の電流を第１の実施の形態と同様に算出する。
【００４１】
この方法により、段数の多い回路素子でも電流変化を正確に表現でき、基板ノイズを正確に扱うことが可能である。
【００４２】
［第３の実施の形態］
本発明の第３の実施の形態について説明する。本実施の形態では、第１の実施の形態に替えて、セル内に電源・グランド電流波形を持つライブラリ情報から電源・グランド電流を表現する方法について説明する。
【００４３】
図２１に示すように、信号変化が０から１、あるいは１から０に変化する際の、電源側に流れる電流とグランド側に流れる電流をあらかじめ回路素子ごとに調べ、図３の回路素子電源・グランド電流ライブラリ３０１に記憶している。
【００４４】
個々の論理素子の電源とグランドの電流は電流変換手段で論理素子の出力端子の変化に同期して加算され、電源とグランドの電流波形として電流情報１０４に記憶される。
【００４５】
この方法により、電流変化を正確に扱い、基板ノイズを正確に扱うことが可能である。
【００４６】
［第４の実施の形態］
本発明の第４の実施の形態について説明する。本実施の形態では、電源・グランド電流のうち、界面容量（トランジスタのソース・ドレイン拡散領域とウェル領域間の接合容量）への充放電電流分をそれぞれＰチャネルトランジスタ・Ｎチャネルトランジスタのソース・ドレイン端子から印加される基板電流として扱う方法について説明する。
【００４７】
本実施の形態では、第１の実施の形態と同様に図４に示す電流変換手段４０１で電流を推定する際に、回路素子電流情報４０２では配線容量の影響を削除した電流波形を計算する方法を用いる。具体的には、電流波形を推定する際に配線容量に流れ込む電流を加えない。
【００４８】
この方法により、より精度の高い電流波形を推定することが可能となる。
【００４９】
［第５の実施の形態］
本発明の第５の実施の形態について説明する。本実施の形態では、ほぼ同時に変化する回路素子を１つの回路素子に集約する方法について説明する。
【００５０】
この方法では、電流変換手段によって電流波形を推定する前あるいは推定した後に集約するデータを決定することで、情報を集約する。電流波形推定前に行うと、不要な中間ファイルなしに処理できる。推定後に行うと、中間ファイルは必要となるが、集約の仕方を後で変更可能となる。目的に従い切り替えすることが出来る。
【００５１】
集約データの判定方法であるが、図５に示すように、同一化手段開始５０１で開始され、静的タイミング解析５０２におけるタイミング情報や、ダイナミックシミュレータにおけるシミュレーションからの信号変化情報から、あらかじめ定めた時間内に信号変化がありそうな回路素子を調査し、同時に動作しうる回路素子ごとの集合に分割５０３を行い、その一覧を順次同一化情報として保存し、同一化手段終了５０４で終了となる。
【００５２】
この情報を用いて集約する作業を、電流波形推定前もしくは後で行うことで、基板ノイズ解析において扱う情報を削減し処理時間を加速することが可能となる。
【００５３】
［第６の実施の形態］
本発明の第６の実施の形態について説明する。本実施の形態では、機能ブロックごとに集約する方法について説明する。
【００５４】
集約データの判定方法であるが、図６に示すように、同一化手段開始６０１で開始され、機能ブロック情報に含まれる回路素子を調査し、機能ブロックに含まれる回路素子ごとの集合に分割６０２を行い、その一覧を順次同一化情報として保存し、同一化手段終了６０３で終了となる。
【００５５】
この情報を用いて集約する作業を、電流波形推定前もしくは後で行うことで、基板ノイズ解析において扱う情報を削減し処理時間を加速することが可能となる。
【００５６】
［第７の実施の形態］
本発明の第７の実施の形態について説明する。本実施の形態では、名前の一部の情報ごとに集約する方法について説明する。
【００５７】
集約データの判定方法であるが、図７に示すように、同一化手段開始７０１で開始され、名称の先頭が一致する回路素子を調査し、同一の名称を含む回路素子ごとの集合に分割７０２を行い、その一覧を順次同一化情報として保存し、同一化手段終了７０３で終了となる。
【００５８】
この情報を用いて集約する作業を、電流波形推定前もしくは後で行うことで、基板ノイズ解析において扱う情報を削減し処理時間を加速することが可能となる。
【００５９】
［第８の実施の形態］
本発明の第８の実施の形態について説明する。本実施の形態では、回路素子や基板コンタクトが集中している領域ごとに集約する方法について説明する。
【００６０】
集約データの判定方法であるが、図８に示すように、同一化手段開始８０１で開始され、一定範囲以内に回路素子が含まれる場合、領域の拡大８０２をおこなった後、回路素子や基板コンタクトが集中している領域を調査し、回路素子が集中している領域の回路素子の集合に分割８０３を行い、その一覧を順次同一化情報として保存し、同一化手段終了８０４で終了となる。
【００６１】
この情報を用いて集約する作業を、電流波形推定前もしくは後で行うことで、基板ノイズ解析において扱う情報を削減し処理時間を加速することが可能となる。
【００６２】
［第９の実施の形態］
本発明の第９の実施の形態について説明する。本実施の形態では、回路素子電流を集約する方法について説明する。
【００６３】
図９に示すように、電流合成手段開始９０１で開始され、同一化情報に基づき、同一とみなされた回路素子の電流を加算９０２し、電流合成手段終了９０３で終了となる。この累積結果を代表の電流情報として扱う。
【００６４】
別の実現手段としては、図１０に示すように、電流合成手段開始１００１で開始され、回路素子のゲート幅Ｗを見て、同一とみなされた回路素子のゲート幅Ｗを加算１００２する。そして、同一とみなされた回路素子を消去してゲート幅ΣＷの回路素子を発生１００３し、電流合成手段終了１００４で終了となる。このように足し合わせた回路素子に入れ替えることでも、同じ目的を達成することが出来る。
【００６５】
［第１０の実施の形態］
本発明の第１０の実施の形態について説明する。本実施の形態では、電源・グランド電流を集約する方法について説明する。
【００６６】
図１１に示すように、電流合成手段開始１１０１で開始され、同一化情報に基づき、同一とみなされた基板コンタクトを加算１１０２し、電流合成手段終了１１０３で終了となる。この累積結果を代表の電流情報として扱う。
【００６７】
別の実現手段としては、図１５に示すように、電流合成手段開始１５０１で開始され、同一化情報に基づき、同一とみなされた基板コンタクトの面積Ａを加算１５０２した後、同一とみなされた基板コンタクトを消去して基板コンタクト面積ΣＡの回路素子を発生１５０３し、電流合成手段終了１５０４で終了となる。このように足し合わせた基板コンタクトに入れ替えることでも、同じ目的を達成することが出来る。
【００６８】
［第１１の実施の形態］
本発明の第１１の実施の形態について説明する。本実施の形態では、界面容量を集約する方法について説明する。
【００６９】
図１２に示すように、界面容量合成手段開始１２０１で開始され、同一化情報に基づき、同一とみなされた回路素子の界面容量を加算１２０２し、界面容量合成手段終了１２０３で終了となる。この累積結果を代表の容量情報として扱う。別の実現手段としては、図１３に示すように、界面容量合成手段１３０１で開始され、同一化情報から、同一とみなされた回路素子のソース・ドレイン面積を加算１３０２し、同一とみなされた回路素子を消去して、ソース・ドレイン面積の総和をもつ回路素子発生１３０３を行い、界面容量合成手段終了１３０４で終了となる。このようにを足し合わせたソース・ドレインに入れ替えることでも、同じ目的を達成することが出来る。
【００７０】
［第１２の実施の形態］
本発明の第１２の実施の形態について説明する。本実施の形態では、電源・グランド抵抗を集約する方法について説明する。
【００７１】
図１４に示すように、抵抗合成手段開始１４０１で開始され、同一化情報に基づき、同一とみなされた抵抗を加算１４０２し、電源・グランド抵抗が加算され、抵抗合成手段終了１４０３で終了となる。この累積結果を代表の抵抗情報として扱う。
【００７２】
【発明の効果】
本発明により、電源・グランド変動と回路素子の変動が組み合わさって生じる基板ノイズを、高速に解析する基板ノイズ解析方法を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における基板ノイズ解析手法のフローチャート
【図２】本発明の第２の実施の形態における基板ノイズ解析手法のフローチャート
【図３】本発明の第３の実施の形態における基板ノイズ解析手法のフローチャート
【図４】本発明の第４の実施の形態における基板ノイズ解析手法のフローチャート
【図５】本発明の第５の実施の形態における同一化手段の動作図
【図６】本発明の第６の実施の形態における同一化手段の動作図
【図７】本発明の第７の実施の形態における同一化手段の動作図
【図８】本発明の第８の実施の形態における同一化手段の動作図
【図９】本発明の第９の実施の形態における電流合成手段の動作図
【図１０】本発明の第９の実施の形態における電流合成手段の動作図
【図１１】本発明の第１０の実施の形態における電流合成手段の動作図
【図１２】本発明の第１１の実施の形態における界面容量合成手段の動作図
【図１３】本発明の第１１の実施の形態における界面容量合成手段の動作図
【図１４】本発明の第１２の実施の形態における抵抗合成手段の動作図
【図１５】本発明の第１０の実施の形態における電流合成手段の動作図
【図１６】本発明が解析対象とするシステムＬＳＩの説明図
【図１７】従来手法の基板ノイズ解析でのＬＳＩのモデリングを示した図
【図１８】本発明の第１の実施の形態における信号変化情報の説明図
【図１９】本発明の第２の実施の形態における論理段数の説明図
【図２０】本発明の第２の実施の形態における回路素子論理段数ライブラリを示す図
【図２１】本発明の第３の実施の形態における回路素子電源・グランド電流ライブラリを示す図
【符号の説明】
１０１ 信号変化情報記憶手段
１０２ ネットリスト記憶手段
１０３ 電流変換手段
１０４ 電流情報
１０５ 基板インピーダンス情報記憶手段
１０６ 電源インピーダンス情報記憶手段
１０７ 回路素子インピーダンス情報記憶手段
１０８ 基板ノイズ解析手段
１０９ 基板ノイズ電圧記憶手段
Claims (17)
- 電源電流、グランド電流、回路素子から基板に注入される電流、電源、グランド、回路素子と基板との間の接合容量、電源、グランド、回路素子と基板との間の界面抵抗、電源抵抗、グランド抵抗、電源電圧変動、グランド電圧変動のいずれかを、基板の解析構造とは独立して集約する工程を有することを特徴とする基板ノイズ解析方法。
- 前記集約する工程は、さらにデジタルシミュレーションあるいは機能シミュレーションにおける論理値の変化と論理回路情報からグランドおよび電源における電流形状を推定する電流形状推定工程
を有することを特徴とする請求項１記載の基板ノイズ解析方法。 - 前記集約する工程は、さらにデジタルシミュレーションあるいは機能シミュレーションにおける論理値の変化と、論理素子段数情報からグランドおよび電源における電流形状を推定する第二電流形状推定工程
を有することを特徴とする請求項１に記載の基板ノイズ解析方法。 - 前記集約する工程は、さらに回路素子の論理値変化ごとの電源電流波形およびグランド電流波形をあらかじめライブラリとして用意しておく電流波形ライブラリ工程と、前記ライブラリに用意された電流波形情報から電源電流、グランド電流を推定する第三電流形状推定工程
を有することを特徴とする請求項１記載の基板ノイズ解析方法。 - 前記集約する工程は、さらに界面容量への充放電分の電源電流およびグランド電流をそれぞれＰチャネルトランジスタ・Ｎチャネルトランジスタのソース・ドレイン端子から印加される基板電流として扱う基板電流推定工程
を有することを特徴とする請求項１記載の基板ノイズ解析方法。 - 前記基板電流推定工程は、さらに前記界面抵抗への充放電分の電源電流およびグランド電流をそれぞれ回路素子内のＮウェル、Ｐウェル領域から印加されるとする
ことを特徴とする請求項５記載の基板ノイズ解析方法。 - 前記集約する工程は、さらにほぼ同時に変化する回路素子を集約する工程を含む
ことを特徴とする請求項１記載の基板ノイズ解析方法。 - 前記集約する工程は、さらに機能ブロックごとに集約する工程を含む
ことを特徴とする請求項１記載の基板ノイズ解析方法。 - 前記集約する工程は、さらに名前の一部の情報ごとに集約する工程を含む
ことを特徴とする請求項１記載の基板ノイズ解析方法。 - 前記集約する工程は、さらに回路素子や基板コンタクトが集中している領域ごとに集約する工程を含む
ことを特徴とする請求項１記載の基板ノイズ解析方法。 - 前記集約する工程は、さらに回路素子電流を集約する工程を含む
ことを特徴とする請求項１記載の基板ノイズ解析方法。 - 前記集約する工程は、さらに電源・グランド電流を集約する工程を含む
ことを特徴とする請求項１記載の基板ノイズ解析方法。 - 前記集約する工程は、さらに界面容量を集約する工程を含むことを特徴とする請求項１記載の基板ノイズ解析方法。
- 前記集約する工程は、さらに界面抵抗を集約する工程を含むことを特徴とする請求項１記載の基板ノイズ解析方法。
- 前記集約する工程は、さらに電源・グランド抵抗を集約する工程を含む
ことを特徴とする請求項１記載の基板ノイズ解析方法。 - 請求項１乃至１５の基板ノイズ解析方法により基板ノイズ解析されたことを特徴とする半導体集積回路装置。
- 請求項１乃至１５の基板ノイズ解析方法を備えたことを特徴とする半導体集積回路の基板ノイズ解析装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003163626A JP2005004245A (ja) | 2003-06-09 | 2003-06-09 | 半導体集積回路の基板ノイズ解析方法、半導体集積回路および半導体集積回路の基板ノイズ解析装置 |
| US10/863,327 US20050005254A1 (en) | 2003-06-09 | 2004-06-09 | Substrate noise analyzing method for semiconductor integrated circuit, semiconductor integrated circuit, and substrate noise analyzing device for semiconductor integrated circuit |
| CNA2004100119479A CN1591431A (zh) | 2003-06-09 | 2004-06-09 | 衬底噪声分析方法、分析设备及半导体集成电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003163626A JP2005004245A (ja) | 2003-06-09 | 2003-06-09 | 半導体集積回路の基板ノイズ解析方法、半導体集積回路および半導体集積回路の基板ノイズ解析装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005004245A true JP2005004245A (ja) | 2005-01-06 |
Family
ID=33549183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003163626A Pending JP2005004245A (ja) | 2003-06-09 | 2003-06-09 | 半導体集積回路の基板ノイズ解析方法、半導体集積回路および半導体集積回路の基板ノイズ解析装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20050005254A1 (ja) |
| JP (1) | JP2005004245A (ja) |
| CN (1) | CN1591431A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7779376B2 (en) | 2006-10-11 | 2010-08-17 | Panasonic Corporation | Operation analysis method of semiconductor integrated circuit |
| JP2011197895A (ja) * | 2010-03-18 | 2011-10-06 | Tokyo Institute Of Technology | 集積回路電源間容量の計算装置、及び、集積回路電源間容量の計算方法 |
| US8196084B2 (en) | 2008-07-28 | 2012-06-05 | Fujitsu Limited | Voltage fluctuation estimating method and apparatus, semiconductor device operation verification apparatus, semiconductor device designing method, printed circuit board designing method, and program |
| US8302055B2 (en) | 2008-05-12 | 2012-10-30 | Renesas Electronics Corporation | Semiconductor device design support apparatus and semiconductor device design support method |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7246335B2 (en) * | 2005-02-15 | 2007-07-17 | Fujitsu Limited | Analyzing substrate noise |
| US7313771B2 (en) * | 2005-03-31 | 2007-12-25 | Fujitsu Limited | Computing current in a digital circuit based on an accurate current model for library cells |
| US20070044046A1 (en) * | 2005-08-22 | 2007-02-22 | Faour Fouad A | Method for providing a current sink model for an asic |
| US7650271B2 (en) * | 2006-03-31 | 2010-01-19 | Intel Corporation | Time-domain device noise simulator |
| US7386817B1 (en) * | 2007-01-02 | 2008-06-10 | International Business Machines Corporation | Method of determining stopping powers of design structures with respect to a traveling particle |
| JP2008252047A (ja) * | 2007-03-30 | 2008-10-16 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置、半導体集積回路の設計方法及び半導体集積回路設計装置 |
| JP2010061547A (ja) * | 2008-09-05 | 2010-03-18 | Nec Electronics Corp | 半導体デバイス設計支援装置及び基板ネットリスト作成方法 |
| CN101813748B (zh) * | 2009-02-25 | 2012-01-25 | 中国科学院苏州纳米技术与纳米仿生研究所 | 一种探测集成电路衬底噪声的方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6941258B2 (en) * | 2000-03-17 | 2005-09-06 | Interuniversitair Microelektronica Centrum | Method, apparatus and computer program product for determination of noise in mixed signal systems |
| US6938224B2 (en) * | 2001-02-21 | 2005-08-30 | Lucent Technologies Inc. | Method for modeling noise emitted by digital circuits |
| US6950997B2 (en) * | 2003-04-28 | 2005-09-27 | International Business Machines Corporation | Method and system for low noise integrated circuit design |
-
2003
- 2003-06-09 JP JP2003163626A patent/JP2005004245A/ja active Pending
-
2004
- 2004-06-09 CN CNA2004100119479A patent/CN1591431A/zh active Pending
- 2004-06-09 US US10/863,327 patent/US20050005254A1/en not_active Abandoned
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7779376B2 (en) | 2006-10-11 | 2010-08-17 | Panasonic Corporation | Operation analysis method of semiconductor integrated circuit |
| US8302055B2 (en) | 2008-05-12 | 2012-10-30 | Renesas Electronics Corporation | Semiconductor device design support apparatus and semiconductor device design support method |
| US8196084B2 (en) | 2008-07-28 | 2012-06-05 | Fujitsu Limited | Voltage fluctuation estimating method and apparatus, semiconductor device operation verification apparatus, semiconductor device designing method, printed circuit board designing method, and program |
| JP2011197895A (ja) * | 2010-03-18 | 2011-10-06 | Tokyo Institute Of Technology | 集積回路電源間容量の計算装置、及び、集積回路電源間容量の計算方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1591431A (zh) | 2005-03-09 |
| US20050005254A1 (en) | 2005-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3082987B2 (ja) | ミックスモードシミュレーション方法 | |
| JP3569681B2 (ja) | 半導体集積回路における電源電流波形の解析方法及び解析装置 | |
| Benini et al. | Automatic synthesis of gated clocks for power reduction in sequential circuits | |
| US20070007996A1 (en) | A Method and Apparatus for Reducing Leakage in Integrated Circuits | |
| US20020002701A1 (en) | Automatic circuit generation apparatus and method, and computer program product for executing the method | |
| JP2005004245A (ja) | 半導体集積回路の基板ノイズ解析方法、半導体集積回路および半導体集積回路の基板ノイズ解析装置 | |
| US7000204B2 (en) | Power estimation based on power characterizations | |
| JPH0660139A (ja) | Ｍｏｓトランジスタの論理機能ブロックの消費電力計算装置 | |
| Turgis et al. | A novel macromodel for power estimation in CMOS structures | |
| Amarú et al. | Logic optimization and synthesis: Trends and directions in industry | |
| JP2854733B2 (ja) | 遅延時間計算装置及び遅延時間計算方法 | |
| KR19990022763A (ko) | 한계치 방정식으로 표시될 수 있는 논리 소자를 만들기 위한 회로 | |
| US5691910A (en) | Generic gate level model for characterization of glitch power in logic cells | |
| JP4462745B2 (ja) | 遅延時間計算方法及び記録媒体 | |
| Ramireddy et al. | A novel power-aware and high performance full adder cell for ultra-low power designs | |
| JP3296320B2 (ja) | ゲート遅延計算装置、及びゲート遅延計算プログラムを記録した記録媒体 | |
| JP3243434B2 (ja) | Ｌｓｉのタイミング劣化シミュレーション装置およびシミュレーション方法 | |
| US20140082573A1 (en) | Circuit design support apparatus, circuit design support method, and computer product | |
| JP2940467B2 (ja) | 出力負荷容量計算方法 | |
| Dasgupta et al. | Hot-carrier reliability enhancement via input reordering and transistor sizing | |
| JP3519591B2 (ja) | Ｌｓｉのタイミング劣化シミュレーション装置およびシミュレーション方法 | |
| Mahapatra et al. | Efficient techniques based on gate triggering for designing static CMOS ICs with very low glitch power dissipation | |
| Nguyen | Web application testing beyond tactics | |
| JP2000082089A (ja) | Ｌｓｉの設計におけるタイミング検証方法 | |
| JP2002197139A (ja) | 電圧降下解析システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050708 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060622 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061107 |