JP4635072B2

JP4635072B2 - 統計的タイミング解析装置および統計的タイミング解析方法

Info

Publication number: JP4635072B2
Application number: JP2008093253A
Authority: JP
Inventors: 友幸依田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2008-03-31
Filing date: 2008-03-31
Publication date: 2011-02-16
Anticipated expiration: 2028-03-31
Also published as: US20090249272A1; JP2009245333A

Description

本発明は統計的タイミング解析装置および統計的タイミング解析方法に関し、特に、プロセス条件や動作環境の変動に起因して発生する半導体集積回路の遅延のばらつきを解析する方法に適用して好適なものである。

近年の半導体集積回路の微細化に伴い、プロセス条件や動作環境の変動に起因して発生する半導体集積回路の遅延のばらつきが大きくなってきている。このような遅延のばらつきが発生した半導体集積回路の動作を保証するために、静的タイミング解析にて遅延のばらつきを検証することが行われている。
この静的タイミング解析では、このような遅延のばらつきをコーナとして扱うことが一般的に行われている。すなわち、あるばらつき要因のばらつきを検証する場合、そのばらつき要因が最小値をとる場合と最大値をとる場合の２つのケースで静的タイミング解析を行うことにより、そのばらつき要因が最小値から最大値まで変動した場合の回路動作を保証することが行われている。

しかしながら、遅延のばらつきをコーナとして扱う方法では、ばらつき要因数が多くなると、静的タイミング解析の実行時間が著しく増加するという問題がある。すなわち、複数のばらつき要因がある場合には、全てのばらつき要因の最小値と最大値の組み合わせで静的タイミング解析を実行しなければならないため、ばらつき要因数ｎに対して２^ｎ回の静的タイミング解析を全てのパスの本数分だけ実行する必要があり、多数のばらつき要因がある場合には現実的ではない。

また、特許文献１には、まず少ない数のコーナ（一般には、ベスト条件とワースト条件の２つのコーナ）で静的タイミング解析を行い、その解析結果を元に動作タイミングが厳しい部分回路を抽出し、その部分回路に対して全てのコーナで静的タイミング解析を行う方法が開示されている。
しかしながら、特許文献１に開示された方法では、１回目の静的タイミング解析にて抽出された部分回路に対しては全てのコーナで２回目の静的タイミング解析を行う必要があるため、１回目の静的タイミング解析にて抽出された部分回路が小さい場合には解析時間が短くなるものの、１回目の静的タイミング解析にて抽出された部分回路が大きい場合には解析時間が長くなるという問題がある。動作タイミングが厳しいクリティカルパスは、一般的な回路では数千本以上存在する場合が多く、このような回路に対しては、特許文献１に開示された方法では、十分に短い解析時間で静的タイミング解析を行うことはできない。

また、特許文献２には、半導体集積回路の遅延のばらつき要因を確率変数として表現し、さらに遅延をその確率変数の線形和として表現することにより、静的タイミング解析を統計的に行う方法が開示されている。この特許文献２に開示された方法では、コーナ解析を行うことなく、ばらつきを考慮した静的タイミング解析を１回の統計的静的タイミング解析で行うことができる。
しかしながら、特許文献２に開示された方法では、範囲で扱うばらつき要因を全ての範囲に渡って考慮することができないため、解析精度が劣化するという問題があった。ここで、範囲で扱うばらつき要因とは、例えば、回路が動作保証される電源電圧や温度である。範囲で扱うばらつき要因は、最小値と最大値を持ち、その範囲での回路動作を保証する必要がある。例えば、範囲で扱うばらつき要因が電圧と温度の２つの場合、範囲で扱うばらつき要因の範囲は矩形状になるのに対し、統計的静的タイミング解析で解析される範囲は円形状になり、統計的静的タイミング解析では、電圧と温度が共に最大値をとる条件の解析は行われないことになる。

ＵＳＰ７１８１７１３号公報特開２００５−９２８８５号公報

そこで、本発明の目的は、タイミング解析の実行時間の増加を抑制しつつ、範囲で扱うばらつき要因を全ての範囲に渡って考慮することが可能な統計的タイミング解析装置および統計的タイミング解析方法を提供することである。

上述した課題を解決するために、本発明の一態様によれば、半導体集積回路の統計的静的タイミング解析を実行する統計的静的タイミング解析実行部と、前記統計的静的タイミング解析結果に基づいて、ｎ（ｎは２以上の整数）個のばらつき要因が統計的に考慮された統計的スラック値を計算し、前記統計的スラック値が最小になるように、前記半導体集積回路のコーナ条件を決定するコーナ条件決定部と、前記コーナ条件に基づいて、前記半導体集積回路の静的タイミング解析を実行するパスタイミング解析実行部とを備えることを特徴とする。

また、本発明の一態様によれば、半導体集積回路の統計的静的タイミング解析に基づいて、ｎ（ｎは２以上の整数）個のばらつき要因が統計的に考慮された統計的スラック値をコンピュータが計算するステップと、前記統計的スラック値が最小になるように、前記半導体集積回路のコーナ条件をコンピュータが決定するステップと、前記コーナ条件における静的タイミング解析に基づいて、前記半導体集積回路のスラック値をコンピュータが計算するステップとを備えることを特徴とする。

また、本発明の一態様によれば、半導体集積回路の統計的静的タイミング解析に基づいて、ｎ（ｎは２以上の整数）個のばらつき要因が統計的に考慮された統計的スラック値をコンピュータが計算するステップと、前記統計的スラック値に基づいて、前記半導体集積回路のクリティカルパスをコンピュータが選択するステップと、前記統計的スラック値が最小になるように、前記クリティカルパスのコーナ条件をコンピュータが決定するステップと、前記コーナ条件における静的タイミング解析に基づいて、前記クリティカルパスについてのスラック値をコンピュータが計算するステップとを備えることを特徴とする。

また、本発明の一態様によれば、半導体集積回路の統計的静的タイミング解析に基づいて、ｎ（ｎは２以上の整数）個のばらつき要因が統計的に考慮された統計的スラック値をコンピュータが計算するステップと、前記統計的スラック値に基づいて、前記半導体集積回路のクリティカルパスをコンピュータが選択するステップと、前記統計的スラック値が最小になるように、前記クリティカルパスのコーナ条件をコンピュータが決定するステップと、前記コーナ条件におけるクリティカルパス数をコンピュータが集計するステップと、前記クリティカルパス数に基づいて、前記半導体集積回路全体を解析するコーナ条件をコンピュータが選択するステップと、前記半導体集積回路全体を解析するコーナ条件に基づいて、前記半導体集積回路全体のスラック値をコンピュータが計算するステップと、
前記クリティカルパス数に基づいて、前記半導体集積回路のパス毎に解析するコーナ条件をコンピュータが選択するステップと、前記半導体集積回路のパス毎に解析するコーナ条件に基づいて、前記半導体集積回路のパス毎のスラック値をコンピュータが計算するステップとを備えることを特徴とする。

以上説明したように、本発明によれば、タイミング解析の実行時間の増加を抑制しつつ、範囲で扱うばらつき要因を全ての範囲に渡って考慮することが可能な統計的タイミング解析装置および統計的タイミング解析方法を提供することができるという効果を奏する。

以下、本発明の実施形態に係る統計的タイミング解析装置について図面を参照しながら説明する。

（第１実施形態）
図１は、本発明の第１実施形態に係る統計的タイミング解析装置の概略構成を示すブロック図である。
図１において、統計的タイミング解析装置１１ａには、統計的静的タイミング解析実行部１２ａ、クリティカルパス情報保存部１３、スラック値線形和表現保存部１４、コーナ条件決定部１５ａ、パスタイミング解析実行部１６ａ、パス解析結果保存部１７、レポート出力部１８が設けられている。

ここで、統計的静的タイミング解析実行部１２ａは、半導体集積回路の統計的静的タイミング解析に基づいて、ｎ（ｎは２以上の整数）個のばらつき要因が統計的に考慮された統計的スラック値としてスラック値線形和表現を計算することができる。クリティカルパス情報保存部１３は、統計的静的タイミング解析実行部１２ａにて選択されたクリティカルパスの情報を保存することができる。スラック値線形和表現保存部１４は、統計的静的タイミング解析実行部１２ａにて計算されたスラック値線形和表現を保存することができる。コーナ条件決定部１５ａは、スラック値線形和表現保存部１４に保存されたスラック値線形和表現に基づいて、クリティカルパスのコーナ条件を決定することができる。パスタイミング解析実行部１６ａは、コーナ条件決定部１５ａにて決定されたコーナ条件における静的タイミング解析に基づいて、クリティカルパスについてのスラック値を計算することができる。パス解析結果保存部１７は、パスタイミング解析実行部１６ａにて計算されたクリティカルパスについてのスラック値を保存することができる。レポート出力部１８は、クリティカルパス情報保存部１３に保存されたクリティカルパスの情報およびパス解析結果保存部１７に保存されたそのクリティカルパスについてのスラック値をタイミングレポート１９として出力することができる。

なお、スラック値は、半導体集積回路に搭載されたデジタル回路のタイミング要件が適合または不適合になるタイミングマージンの指標として用いられるもので、正のスラック値は要件に適合するタイミングマージンを示し、負のスラック値は要件に適合しないタイミングマージンを示すことができる。
また、スラック値線形和表現を用いた統計的スラック値ｓは、以下の（１）式で表すことができる。

ただし、ｓ_０はスラック値の平均値、ΔＸ_ｉはばらつき要因Ｘ_ｉの平均値からのシフト量、ｓ_ｉはばらつき要因Ｘ_ｉに対するスラック値の感度、ｓ_ｎ＋１はばらつき要因Ｘ_ｉ以外のランダムばらつき要因に対するスラック値の感度、Ｒ_ｄは感度ｓ_ｎ＋１の係数である。また、ばらつき要因Ｘ_ｉのうち、Ｘ_１からＸ_ｍまでは範囲で扱うばらつき要因を表し、Ｘ_ｍ＋１からＸ_ｎまでは統計的に扱うばらつき要因を扱うものとする。なお、ランダムばらつき要因は、例えば、チップ内のばらつきを示し、統計的に扱うばらつき要因は、例えば、トランジスタのチャネル幅やゲート酸化膜の膜厚のばらつきを示すことができる。

ここで、スラック値線形和表現保存部１４は、スラック値の平均値ｓ_０、ばらつき要因Ｘ_ｉに対するスラック値の感度ｓ_ｉ、ばらつき要因Ｘ_ｉ以外のランダムばらつき要因に対するスラック値の感度ｓ_ｎ＋１を保持することができる。
また、クリティカルパスの情報は、クリティカルパスを一意に特定することができ、例えば、クリティカルパスが通過する全ピンのピン名、そのピンを信号が通過する際の信号遷移方向を含むことができる。
また、タイミングレポート１９は、パスのスラック値をパスごとに記述することができ、スラック値の平均値およびばらつき量などを含むことができる。

そして、統計的静的タイミング解析実行部１２ａには、回路接続情報２１、回路ＲＣ情報２２、ばらつき範囲情報２３、ばらつき統計値情報２４およびセンター解析用遅延計算ライブラリ２５が入力される。
なお、回路接続情報２１は、回路接続関係を示すもので、Ｖｅｒｉｌｏｇ−ＨＤＬやＶＨＤＬ等の記述言語で記述することができる。回路ＲＣ情報２２は、回路中の配線の抵抗や容量を示すもので、ＳＰＥＦやＤＳＰＦ等の書式で記述することができる。ばらつき範囲情報２３は、回路の動作を保証する電圧や温度の範囲など統計値として扱うことができないばらつき情報を示すもので、ばらつき要因名、最小値および最大値の３つの情報をばらつき要因ごとに持つことができる。ばらつき統計値情報２４は、製造工程のばらつきなど統計値として扱うことができるばらつき情報を示すもので、ばらつき要因名、平均値および標準偏差の３つの情報をばらつき要因ごとに持つことができる。センター解析用遅延計算ライブラリ２５は、素子の遅延を計算するために統計的静的タイミング解析にて使用されるライブラリで、例えば、素子入力波形の信号遷移時間と、素子出力容量値から遅延値を求めるルックアップテーブルで構成することができる。
このセンター解析用遅延計算ライブラリ２５から求められる遅延値ｄは遅延の平均値とばらつき値を含むことができ、例えば、以下の（２）式で表すことができる。

ただし、ｄ_０は遅延の平均値、ΔＸ_ｉはばらつき要因Ｘ_ｉの平均値からのシフト量、ｄ_ｉはばらつき要因Ｘ_ｉに対する遅延の感度、ｄ_ｎ＋１はばらつき要因Ｘ_ｉ以外のランダムばらつき要因に対する遅延の感度である。ここで、センター解析用遅延計算ライブラリ２５は、遅延の平均値ｄ_０、はばらつき要因Ｘ_ｉに対する遅延の感度ｄ_ｉ、ばらつき要因Ｘ_ｉ以外のランダムばらつき要因に対する遅延の感度ｄ_ｎ＋１を保持することができる。

そして、統計的静的タイミング解析実行部１２ａは、回路接続情報２１、回路ＲＣ情報２２、ばらつき範囲情報２３、ばらつき統計値情報２４およびセンター解析用遅延計算ライブラリ２５を参照しながら統計的静的タイミング解析を実行することで、回路のクリティカルパスおよびそのスラック値線形和表現を求める。そして、そのクリティカルパスの情報をクリティカルパス情報保存部１３に保存し、クリティカルパスのスラック値線形和表現をスラック値線形和表現保存部１４に保存する。
そして、コーナ条件決定部１５ａは、統計的静的タイミング解析実行部１２ａにて求められたクリティカルパスのスラック値線形和表現をスラック値線形和表現保存部１４から読み出し、そのクリティカルパスのコーナ条件を決定し、パスタイミング解析実行部１６ａに出力する。なお、このコーナ条件の決定では、（１）式で与えられるスラック値ｓが最小になるように、範囲で扱うばらつき要因Ｘ_ｉのシフト量ΔＸ_ｉを決定することができる。

そして、パスタイミング解析実行部１６ａは、クリティカルパスのスラック値線形和表現をスラック値線形和表現保存部１４から読み出し、コーナ条件決定部１５ａから出力されたコーナ条件に基づいて、そのクリティカルパスについての静的タイミング解析を実行することで、そのクリティカルパスについてのスラック値を計算し、パス解析結果保存部１７に保存する。そして、レポート出力部１８は、クリティカルパス情報保存部１３に保存されたクリティカルパスの情報およびパス解析結果保存部１７に保存されたそのクリティカルパスについてのスラック値を読み出し、タイミングレポート１９として出力する。

図２は、回路の動作保証範囲と統計的静的タイミング解析の解析範囲の違いを示す図である。
図２において、範囲で扱うばらつき要因が電圧と温度の２つの場合、その電圧のばらつきは最小値Ｖ_ｍｉｎと最大値Ｖ_ｍａｘを持ち、その温度のばらつきは最小値Ｔ_ｍｉｎと最大値Ｔ_ｍａｘを持つ。そして、電圧の最小値Ｖ_ｍｉｎと最大値Ｖ_ｍａｘとの間および温度の最小値Ｔ_ｍｉｎと最大値Ｔ_ｍａｘとの間の範囲内が回路の動作保証範囲とされる。
一方、統計的静的タイミング解析の解析範囲は、電圧の最小値Ｖ_ｍｉｎと最大値Ｖ_ｍａｘおよび温度の最小値Ｔ_ｍｉｎと最大値Ｔ_ｍａｘを通る円となる。このため、統計的静的タイミング解析では、例えば、電圧と温度が共に最大値をとる点Ｐ１、電圧が最大値かつ温度が最小値をとる点Ｐ２、電圧が最小値かつ温度が最大値をとる点Ｐ３、電圧と温度が共に最小値をとる点Ｐ４の解析は行われないことになる。

これに対して、図１の統計的静的タイミング解析実行部１２ａは、１回の統計的静的タイミング解析で、例えば、電圧と温度が点Ｐ１´〜Ｐ４´におけるクリティカルパスの統計的スラック値を出力することができる。そして、コーナ条件決定部１５ａは、この統計的スラック値が最小になるようにクリティカルパスのコーナ条件を決定することで、点Ｐ１´〜Ｐ４´のクリティカルパスにおけるコーナ条件として点Ｐ１〜Ｐ４をそれぞれ求めることができる。
そして、パスタイミング解析実行部１６ａは、点Ｐ１〜Ｐ４のコーナ条件における静的タイミング解析に基づいて、統計的静的タイミング解析にて選択されたクリティカルパスについてのスラック値を計算することができる。

これにより、静的タイミング解析におけるコーナ条件を統計的静的タイミング解析にて決定することができ、１回の統計的静的タイミング解析によって静的タイミング解析におけるコーナ条件を絞り込むことができる。このため、ばらつき要因が多数ある場合においても、タイミング解析の実行時間の増加を抑制しつつ、範囲で扱うばらつき要因を全ての範囲に渡って考慮することが可能となり、半導体集積回路の微細化が進展した場合においても、タイミング解析を精度よく行うことができる。

図３は、図１の統計的タイミング解析装置におけるタイミング解析処理を示すフローチャートである。
図３において、ステップＳ１では、図１の統計的静的タイミング解析実行部１２ａは、回路接続情報２１、回路ＲＣ情報２２、ばらつき範囲情報２３、ばらつき統計値情報２４およびセンター解析用遅延計算ライブラリ２５を参照することで統計的静的タイミング解析を実行し、その結果得られたクリティカルパスの情報をクリティカルパス情報保存部１３に保存するとともに、（１）式のスラック値線形和表現をスラック値線形和表現保存部１４に保存する。

次に、ステップＳ２において、図１のコーナ条件決定部１５ａは、クリティカルパス情報保存部１３に保存されたクリティカルパスから、未選択のクリティカルパスを１つ選択する。そして、ステップＳ３において、コーナ条件決定部１５ａは、そのクリティカルパスについてのスラック値線形和表現からコーナ条件として（１）式のΔＸ_１・・・ΔＸ_ｍの値を決定する。このΔＸ_１・・・ΔＸ_ｍの値は、（１）式の感度ｓ_ｉの符号から容易に決定できる。すなわち、感度ｓ_ｉが正の時は、ΔＸ_ｉが小さいほどスラック値ｓは小さくなるため、スラック値が最小となるΔＸ_ｉはＸ_ｉの範囲の最小値Ｘ_{ｉ＿ｍｉｎ}となり、ｓ_ｉが負の時は、ΔＸ_ｉが大きいほどスラック値ｓは小さくなるため、スラック値が最小となるΔＸ_ｉはＸ_ｉの範囲の最大値Ｘ_{ｉ＿ｍａｘ}となる。
次に、ステップＳ４において、図１のパスタイミング解析実行部１６ａは、コーナ条件決定部１５ａにて決定されたコーナ条件でのクリティカルパスのスラック値を計算する。このスラック値は、ステップＳ３で求めたＸ_ｉの値をＸ_{ｉｃｏｒｎｅｒ}とすると、以下の（３）式で表すことができる。

ただし、感度ｓ_ｉが正の時はＸ_{ｉｃｏｒｎｅｒ}＝Ｘ_{ｉ＿ｍｉｎ}、感度ｓ_ｉが負の時はＸ_{ｉｃｏｒｎｅｒ}＝Ｘ_{ｉ＿ｍａｘ}である。

次に、ステップＳ５において、未選択のクリティカルパスがあるかどうかを判断し、未選択のクリティカルパスがある場合にはステップＳ２に戻り、未選択のクリティカルパスがなくなるまで以上の処理を繰り返す。そして、ステップＳ６において、図１のレポート出力部１８は、ステップＳ４で求められたスラック値をタイミングレポート１９として出力することができる。なお、このタイミングレポート１９は、例えば、スラック値を平均値ｓ_ａｖｅと標準偏差ｓ_{ｓｔｄｄｅｖ}で表すことで、利用者に分かり易い形式で表現することができ、例えば、以下の（４）式で表現することができる。

ただし、σ_ｉは、統計的に扱うばらつき要因Ｘ_ｉの標準偏差である。

このように、上述した第１実施形態では、静的タイミング解析におけるコーナ条件を統計的静的タイミング解析にて決定することができ、１回の統計的静的タイミング解析によって静的タイミング解析におけるコーナ条件を絞り込むことができる。このため、ばらつき要因が多数ある場合においても、タイミング解析の実行時間の増加を抑制しつつ、範囲で扱うばらつき要因を全ての範囲に渡って考慮することが可能となり、半導体集積回路の微細化が進展した場合においても、タイミング解析を精度よく行うことができる。
なお、図３のフローチャートでは、統計的静的タイミング解析にて選択された全クリティカルパスに対してスラック値を計算する方法について示したが、このスラック値の計算は、（３）式に示すように、符号判定と単純な加減算と乗算にて実行することができ、ステップＳ１の統計的静的タイミング解析に比べて無視できる程度に小さな実行時間であるため、タイミング解析全体の実行時間に与える影響は無視することができる。

（第２実施形態）
図４は、本発明の第２実施形態に係る統計的タイミング解析装置の概略構成を示すブロック図である。
図４において、統計的タイミング解析装置１１ｂには、図１のパスタイミング解析実行部１６ａの代わりにパスタイミング解析実行部１６ｂが設けられている。図１のパスタイミング解析実行部１６ａは、センター解析用遅延計算ライブラリ２５から素子の遅延値を求めるのに対し、パスタイミング解析実行部１６ｂは、コーナ解析用遅延計算ライブラリ２６から素子の遅延値を求めることができる。ここで、コーナ解析用遅延計算ライブラリ２６は、範囲で扱うばらつき要因Ｘ_１、Ｘ_２、・・・、Ｘ_ｍに対して、ベスト条件およびワースト条件の全ての組み合わせの遅延計算ライブラリの集合である。例えば、範囲で扱うばらつきパラメータが３つの場合には、２^３＝８つの条件の遅延計算ライブラリの集合となる。

図５は、図４のコーナ解析用遅延計算ライブラリ２６の具体的な構成を示すブロック図である。
図５において、範囲で扱うばらつき要因が３つあり、各要因についての最大値をＸ_１ｍａｘ、Ｘ_２ｍａｘ、Ｘ_３ｍａｘ、各要因についての最小値をＸ_１ｍｉｎ、Ｘ_２ｍｉｎ、Ｘ_３ｍｉｎとすると、コーナ解析用遅延計算ライブラリ２６には、これら最小値および最大値の全ての組み合わせの８つの条件のコーナ解析用遅延計算ライブラリ２６ａ〜２６ｈを設けることができる。
ここで、コーナ解析用遅延計算ライブラリ２６ａ〜２６ｈから求められる遅延値ｄは、範囲で扱うばらつき要因Ｘ_１、Ｘ_２、・・・、Ｘ_ｍはばらつきとして扱わないようにすることができ、この遅延値ｄは以下の（５）式で表すことができる。

（５）式と（２）式を比較すると、範囲で扱うばらつき要因Ｘ_１、Ｘ_２、・・・、Ｘ_ｍは、（２）式では遅延項として現れるのに対し、（５）式では遅延項として現れないようにすることができる。

図６は、図４の統計的タイミング解析装置におけるタイミング解析処理を示すフローチャートである。
図６において、ステップＳ１１では、図４の統計的静的タイミング解析実行部１２ａは、回路接続情報２１、回路ＲＣ情報２２、ばらつき範囲情報２３、ばらつき統計値情報２４およびセンター解析用遅延計算ライブラリ２５を参照することで統計的静的タイミング解析を実行し、その結果得られたクリティカルパスの情報をクリティカルパス情報保存部１３に保存するとともに、（１）式のスラック値線形和表現をスラック値線形和表現保存部１４に保存する。

次に、ステップＳ１２において、図４のコーナ条件決定部１５ａは、クリティカルパス情報保存部１３に保存されたクリティカルパスから、未選択のクリティカルパスを１つ選択する。そして、ステップＳ１３において、コーナ条件決定部１５ａは、そのクリティカルパスについてのスラック値線形和表現からコーナ条件として（１）式のΔＸ_１・・・ΔＸ_ｍの値を決定する。

次に、ステップＳ１４において、コーナ条件決定部１５ａにて決定されたコーナ条件に基づいて、コーナ解析用遅延計算ライブラリ２６ａ〜２６ｈを選択する。例えば、Ｘ_１、Ｘ_２、Ｘ_３の３つの範囲で扱う要因を持つ環境で、コーナ条件がＸ_１ｍｉｎ、Ｘ_２ｍａｘ、Ｘ_３ｍｉｎと導出された場合には、そのコーナ条件Ｘ_１ｍｉｎ、Ｘ_２ｍａｘ、Ｘ_３ｍｉｎに対応したコーナ解析用遅延計算ライブラリ２６ｆを選択することができる。
次に、ステップＳ１５において、図４のパスタイミング解析実行部１６ｂは、ステップＳ１４で選択されたコーナ解析用遅延計算ライブラリ２６ａ〜２６ｈを使用してタイミング解析を行うことで、コーナ条件決定部１５ａにて決定されたコーナ条件でのクリティカルパスのスラック値を計算する。なお、このスラック値は、以下の（６）式で表すことができる。

ただし、ｓ_０´は、コーナ条件決定部１５ａにて決定されたコーナ条件での遅延平均値であり、センター解析用遅延計算ライブラリ２５から求めたスラック値の平均値ｓ_０とは異なる。また、ｓ_ｉ´、ｓ_ｎ＋１´は、コーナ条件決定部１５ａにて決定されたコーナ条件でのスラック値の感度である。この（６）式では、範囲で扱うばらつき要因Ｘ_１、Ｘ_２、・・・、Ｘ_ｍは、スラック値の項として現れないようにすることができる。

次に、ステップＳ１６において、未選択のクリティカルパスがあるかどうかを判断し、未選択のクリティカルパスがある場合にはステップＳ１２に戻り、未選択のクリティカルパスがなくなるまで以上の処理を繰り返す。そして、ステップＳ１７において、図４のレポート出力部１８は、ステップＳ１５で求められたスラック値をタイミングレポート１９として出力する。
このように、上述した第２実施形態では、パスタイミング解析実行部１６ｂは、図５のコーナ解析用遅延計算ライブラリ２６ａ〜２６ｈを用いることにより、コーナ条件に対応した遅延値に基づいてスラック値を計算することができ、センター解析用遅延計算ライブラリ２５を用いた場合に比べて解析精度を向上させることができる。

図７−１は、図１のセンター解析用遅延計算ライブラリ２５を用いて計算されるスラック値と実際のスラック値との関係を示す図、図７−２は、図４のコーナ解析用遅延計算ライブラリ２６を用いて計算されるスラック値と実際のスラック値との関係を示す図である。
図７−１において、スラック値が範囲で扱うばらつき要因Ｘ_１、Ｘ_２、・・・、Ｘ_ｍの線形和で表されているため、図１のセンター解析用遅延計算ライブラリ２５を用いると、範囲で扱うばらつき要因Ｘ_ｉに対して実際の遅延値が線形ではない場合には、計算誤差が発生する。
一方、図７−２において、図５のコーナ解析用遅延計算ライブラリ２６ａ〜２６ｈを用いた場合、コーナ条件に対応した遅延値に基づいてスラック値を計算することができるため、計算誤差が発生せず、正確な計算結果を得ることができる。

（第３実施形態）
図８は、本発明の第３実施形態に係る統計的タイミング解析装置の概略構成を示すブロック図である。
図８において、統計的タイミング解析装置１１ｃには、図４のパスタイミング解析実行部１６ｂの代わりにパスタイミング解析実行部１６ｃが設けられるとともに、コーナ別パス数カウント部３１、コーナ別パス数保存部３２、回路全体タイミング解析実行部３４および回路全体解析結果保存部３５が別途設けられている。
ここで、コーナ別パス数カウント部３１は、コーナ条件決定部１５ａにて決定されたコーナ条件ごとのパス数をカウントすることができる。コーナ別パス数保存部３２は、コーナ別パス数カウント部３１にてカウントされたコーナ別のパス数を保存することができる。回路全体タイミング解析実行部３４は、タイミング解析される回路全体のタイミング解析を実行することができる。回路全体解析結果保存部３５は、回路全体タイミング解析実行部３４にて解析されたタイミング解析結果を保存することができる。

そして、統計的静的タイミング解析実行部１２ａは、回路接続情報２１、回路ＲＣ情報２２、ばらつき範囲情報２３、ばらつき統計値情報２４およびセンター解析用遅延計算ライブラリ２５を参照しながら統計的静的タイミング解析を実行することで、回路のクリティカルパスおよびそのスラック値線形和表現を求める。そして、そのクリティカルパスの情報をクリティカルパス情報保存部１３に保存し、クリティカルパスのスラック値線形和表現をスラック値線形和表現保存部１４に保存する。
そして、コーナ条件決定部１５ａは、統計的静的タイミング解析実行部１２ａにて求められたクリティカルパスのスラック値線形和表現をスラック値線形和表現保存部１４から読み出し、そのクリティカルパスのコーナ条件を決定し、コーナ別パス数カウント部３１に出力する。

そして、コーナ別パス数カウント部３１は、コーナ条件決定部１５ａにてコーナ条件が決定されると、そのコーナ条件ごとのパス数をカウントし、コーナ別パス数保存部３２に保存する。そして、パスタイミング解析実行部１６ｃは、コーナ条件決定部１５ａにて決定されたコーナ条件のパス数が閾値以上かどうかを判断し、そのコーナ条件のパス数が閾値に満たない場合、クリティカルパスのスラック値線形和表現をスラック値線形和表現保存部１４から読み出す。そして、コーナ解析用遅延計算ライブラリ２６を参照しつつ、コーナ条件決定部１５ａから出力されたコーナ条件に基づいて、そのクリティカルパスについての静的タイミング解析を実行することで、そのクリティカルパスについてのスラック値を計算し、パス解析結果保存部１７に保存する。

また、回路全体タイミング解析実行部３４は、コーナ条件決定部１５ａにて決定されたコーナ条件のパス数が閾値以上かどうかを判断し、そのコーナ条件のパス数が閾値以上の場合、コーナ解析用遅延計算ライブラリ２６を参照しつつ、コーナ条件決定部１５ａから出力されたコーナ条件に基づいて、回路全体の静的タイミング解析を実行することで、その回路全体についてのスラック値を計算し、回路全体解析結果保存部３５に保存する。
そして、レポート出力部１８は、クリティカルパス情報保存部１３に保存されたクリティカルパスの情報およびパス解析結果保存部１７に保存されたそのクリティカルパスについてのスラック値または回路全体解析結果保存部３５に保存された回路全体についてのスラック値を読み出し、タイミングレポート１９として出力する。なお、回路全体タイミング解析とパスタイミング解析で異なるのは解析時間のみであり、クリティカルパスについてのスラック値と回路全体についてのスラック値とは同じであることから、回路全体タイミング解析とパスタイミング解析のいずれを用いた場合においても、同一の出力を得ることができる。

図９は、図８の統計的タイミング解析装置におけるタイミング解析処理を示すフローチャートである。
図９において、ステップＳ２１では、図８の統計的静的タイミング解析実行部１２ａは、回路接続情報２１、回路ＲＣ情報２２、ばらつき範囲情報２３、ばらつき統計値情報２４およびセンター解析用遅延計算ライブラリ２５を参照することで統計的静的タイミング解析を実行し、その結果得られたクリティカルパスの情報をクリティカルパス情報保存部１３に保存するとともに、（１）式のスラック値線形和表現をスラック値線形和表現保存部１４に保存する。

次に、ステップＳ２２において、図８のコーナ条件決定部１５ａは、クリティカルパス情報保存部１３に保存されたクリティカルパスから、未選択のクリティカルパスを１つ選択する。そして、ステップＳ２３において、コーナ条件決定部１５ａは、そのクリティカルパスについてのスラック値線形和表現からコーナ条件として（１）式のΔＸ_１・・・ΔＸ_ｍの値を決定する。
次に、ステップＳ２４において、コーナ別パス数カウント部３１は、コーナ条件カウンタをインクリメントし、ステップＳ２５において、未選択のクリティカルパスがある場合にはステップＳ２２に戻り、未選択のクリティカルパスがなくなるまで以上の処理を繰り返す。

次に、ステップＳ２６において、コーナ別パス数カウント部３１にてカウントされたコーナ別のパス数が１以上のコーナ条件を１つ選択する。そして、ステップＳ２７において、そのコーナ条件に対応したコーナ解析用遅延計算ライブラリ２６を選択する。そして、ステップＳ２８において、コーナ条件決定部１５ａにて決定されたコーナ条件のパス数が閾値以上かどうかを判断し、そのコーナ条件のパス数が閾値以上の場合、回路全体タイミング解析実行部３４は、コーナ解析用遅延計算ライブラリ２６を参照しつつ、コーナ条件決定部１５ａから出力されたコーナ条件に基づいて、回路全体の静的タイミング解析を実行する。

一方、コーナ条件決定部１５ａにて決定されたコーナ条件のパス数が閾値に満たない場合、ステップＳ３２において、コーナ条件決定部１５ａにて決定されたコーナ条件のクリティカルパスを１つ選択する。そして、パスタイミング解析実行部１６ｃは、コーナ解析用遅延計算ライブラリ２６を参照しつつ、ステップＳ３２で選択されたコーナ条件に基づいて、そのクリティカルパスについての静的タイミング解析を実行する。
次に、ステップＳ３４において、未選択のクリティカルパスがある場合にはステップＳ３２に戻り、未選択のクリティカルパスがなくなるまで以上の処理を繰り返す。

そして、ステップＳ３０において、未選択のコーナ条件があるかどうかを判断し、未選択のコーナ条件がある場合にはステップＳ２６に戻り、未選択のコーナ条件がなくなるまでステップＳ２６からステップＳ３４までの処理を繰り返す。そして、ステップＳ３１において、図８のレポート出力部１８は、ステップＳ２９またはステップＳ３３で求められたスラック値をタイミングレポート１９として出力する。
このように、上述した第３実施形態では、コーナ別のパス数に応じて回路全体タイミング解析とパスタイミング解析とを使い分けることで、パスタイミング解析のうち、より実行時間の短い解析方法を選択することができ、タイミング解析全体にかかる時間を短くすることができる。

図１０は、コーナ条件ごとにカウントされたパス数の一例を示す図である。
図１０において、範囲で扱うばらつき要因が３つあり、各要因についての最大値をＸ_１ｍａｘ、Ｘ_２ｍａｘ、Ｘ_３ｍａｘ、各要因についての最小値をＸ_１ｍｉｎ、Ｘ_２ｍｉｎ、Ｘ_３ｍｉｎとすると、図８のコーナ別パス数カウント部３１では、例えば、（Ｘ_１ｍａｘ、Ｘ_２ｍａｘ、Ｘ_３ｍｉｎ）というコーナ条件ではパス数が３、（Ｘ_１ｍｉｎ、Ｘ_２ｍａｘ、Ｘ_３ｍａｘ）というコーナ条件ではパス数が１、（Ｘ_１ｍｉｎ、Ｘ_２ｍｉｎ、Ｘ_３ｍａｘ）というコーナ条件ではパス数が１２５とカウントすることができる。
そして、例えば、図９のステップＳ２８の閾値が１００であるとすると、（Ｘ_１ｍａｘ、Ｘ_２ｍａｘ、Ｘ_３ｍｉｎ）および（Ｘ_１ｍｉｎ、Ｘ_２ｍｉｎ、Ｘ_３ｍａｘ）というコーナ条件では、ステップＳ２９の回路全体タイミング解析を実行し、（Ｘ_１ｍｉｎ、Ｘ_{２ｍｉｎｘ}、Ｘ_３ｍａｘ）というコーナ条件では、ステップＳ３３のパスタイミング解析を実行することができる。

図１１は、各コーナ条件ごとのパス数とタイミング解析にかかる計算時間との関係を示す図である。
図１１において、回路全体タイミング解析はパス数に関係なくほぼ一定の実行時間であるのに対し、パスタイミング解析はパス数に比例する実行時間を必要とする。このため、コーナ別のパス数が閾値を超える場合には、回路全体タイミング解析の実行時間の方がパスタイミング解析の実行時間よりも短くなることから、回路全体タイミング解析を選択することで、タイミング解析全体の実行時間を短縮することができる。

（第４実施形態）
図１２は、本発明の第４実施形態に係る統計的タイミング解析装置の概略構成を示すブロック図である。
図１２において、統計的タイミング解析装置１１ｄには、図１の統計的静的タイミング解析実行部１２ａの代わりに統計的静的タイミング解析実行部１２ｂが設けられ、スラック値統計情報保存部４１およびスラック値線形和表現生成部４２が別途設けられている。
ここで、統計的静的タイミング解析実行部１２ｂは、半導体集積回路の統計的静的タイミング解析に基づいて、ｎ個のばらつき要因が統計的に考慮された統計的スラック値としてスラック値統計情報を計算することができる。
なお、スラック値統計情報を用いた統計的スラック値ｓは、以下の（７）式で表すことができる。

ただし、ｓ_０はスラック値の平均値、σ_ｒはスラック値の標準偏差、σ_ｉはばらつき要因Ｘ_ｉの標準偏差、ｃ_ｉはらつき要因Ｘ_ｉとスラック値の相関係数、Ｎ（０，１）は平均値がゼロで標準偏差が１である標準正規分布である。

スラック値統計情報保存部４１は、統計的静的タイミング解析実行部１２ｂにて計算されたスラック値統計情報を保存することができる。なお、スラック値統計情報保存部４１は、スラック値統計情報として、スラック値の平均値ｓ_０、スラック値の標準偏差σ_ｒ、ばらつき要因Ｘ_ｉとスラック値の相関係数ｃ_ｉを保存することができる。スラック値線形和表現生成部４２は、スラック値統計情報保存部４１に保存されたスラック値統計情報からスラック値線形和情報を生成することができる。
なお、（１）式のｓ_ｉおよびｓ_ｎ＋１を、以下の（８）式のように置くと、スラック値統計情報をスラック値線形和表現に変換することができる。

図１３は、図１２の統計的タイミング解析装置におけるタイミング解析処理を示すフローチャートである。

図１３において、ステップＳ４１では、図１２の統計的静的タイミング解析実行部１２ｂは、回路接続情報２１、回路ＲＣ情報２２、ばらつき範囲情報２３、ばらつき統計値情報２４およびセンター解析用遅延計算ライブラリ２５を参照することで統計的静的タイミング解析を実行し、その結果得られたクリティカルパスの情報をクリティカルパス情報保存部１３に保存するとともに、スラック値統計情報をスラック値統計情報保存部４１に保存する。

次に、ステップＳ４２において、スラック値線形和表現生成部４２は、スラック値統計情報保存部４１からスラック値統計情報を読み出し、（１）式のｓ_ｉおよびｓ_ｎ＋１を、（８）式のように置くことで、スラック値統計情報をスラック値線形和表現に変換し、スラック値線形和表現保存部１４に保存する。
次に、ステップＳ４３において、図１２のコーナ条件決定部１５ａは、クリティカルパス情報保存部１３に保存されたクリティカルパスから、未選択のクリティカルパスを１つ選択する。そして、ステップＳ４４において、コーナ条件決定部１５ａは、そのクリティカルパスについてのスラック値線形和表現からコーナ条件として（１）式のΔＸ_１・・・ΔＸ_ｍの値を決定する。

次に、ステップＳ４５において、図１２のパスタイミング解析実行部１６ａは、コーナ条件決定部１５ａにて決定されたコーナ条件でのクリティカルパスのスラック値を計算する。
次に、ステップＳ４６において、未選択のクリティカルパスがあるかどうかを判断し、未選択のクリティカルパスがある場合にはステップＳ４３に戻り、未選択のクリティカルパスがなくなるまで以上の処理を繰り返す。そして、ステップＳ４７において、図１２のレポート出力部１８は、ステップＳ４５で求められたスラック値をタイミングレポート１９として出力することができる。

このように、上述した第４実施形態では、スラック値統計情報をスラック値線形和表現に変換することができ、市販の統計的静的タイミング解析ツールがスラック値線形和表現を出力する機能を持たない場合においても、タイミング解析の実行時間の増加を抑制しつつ、タイミング解析を精度よく行うことができる。
なお、上述した第４実施形態では、センター解析用遅延計算ライブラリ２５を用いてスラック値を計算する方法について説明したが、図４のコーナ解析用遅延計算ライブラリ２６を用いてスラック値を計算するようにしてもよい。また、図８に示すように、コーナ別のパス数をカウントし、そのコーナ別のパス数に応じて回路全体タイミング解析とパスタイミング解析とを使い分けるようにしてもよい。

（第５実施形態）
図１４は、本発明の第５実施形態に係る統計的タイミング解析装置の概略構成を示すブロック図である。
図１４において、統計的タイミング解析装置１１ｅには、図１の統計的静的タイミング解析実行部１２ａの代わりに統計的静的タイミング解析実行部１２ｃが設けられ、スラック値線形和表現保存部１４の代わりにスラック値２次式表現保存部５１が設けられ、コーナ条件決定部１５ａの代わりにコーナ条件決定部１５ｂが設けられている。
ここで、統計的静的タイミング解析実行部１２ｃは、半導体集積回路の統計的静的タイミング解析に基づいて、ｎ個のばらつき要因が統計的に考慮された統計的スラック値としてスラック値の２次式を計算することができる。スラック値２次式表現保存部５１は、統計的静的タイミング解析実行部１２ｃにて計算されたスラック値の２次式を保存することができる。ここで、スラック値の２次式を用いた統計的スラック値ｓは、以下の（９）式で表すことができる。

ただし、ｓ_ｉｊはばらつき要因の２次項ΔＸ_ｉΔＸ_ｊに対するスラック値の感度である。なお、（９）式では統計的に扱うばらつき要因は考慮せず、ｎ＝ｍとした。
コーナ条件決定部１５ｂは、スラック値２次式表現保存部５１に保存されたスラック値の２次式に基づいて、クリティカルパスのコーナ条件を決定することができ、例えば、（９）式の統計的スラック値ｓが最小になるように、ばらつき要因Ｘ_ｉの平均値からのシフト量ΔＸ_ｉを決定することができる。ここで、スラック値の２次式からコーナ条件を決定する方法として、以下の（１０）式の最適化問題を解く方法を用いることができる。

この（１０）式の最適化問題は一般的な２次計画問題であり、ニュートン法などを用いて解くことができる。

図１５は、図１４の統計的タイミング解析装置におけるタイミング解析処理を示すフローチャートである。
図１５において、ステップＳ５１では、図１４の統計的静的タイミング解析実行部１２ｃは、回路接続情報２１、回路ＲＣ情報２２、ばらつき範囲情報２３、ばらつき統計値情報２４およびセンター解析用遅延計算ライブラリ２５を参照することで統計的静的タイミング解析を実行し、その結果得られたクリティカルパスの情報をクリティカルパス情報保存部１３に保存するとともに、（９）式のスラック値の２次式をスラック値２次式表現保存部５１に保存する。

次に、ステップＳ５２において、図１４のコーナ条件決定部１５ｂは、クリティカルパス情報保存部１３に保存されたクリティカルパスから、未選択のクリティカルパスを１つ選択する。そして、ステップＳ５３において、コーナ条件決定部１５ｂは、そのクリティカルパスについてのスラック値の２次式からコーナ条件として（９）式のΔＸ_１・・・ΔＸ_ｎの値を決定する。
次に、ステップＳ５４において、図１４のパスタイミング解析実行部１６ａは、コーナ条件決定部１５ｂにて決定されたコーナ条件でのクリティカルパスのスラック値を計算する。ここで、このスラック値の計算は、ステップＳ５３にて導出されたばらつき要因Ｘ_ｉの平均値からのシフト量ΔＸ_ｉを（９）式のスラック値の２次式表現に代入することにより行うことができる。

次に、ステップＳ５５において、未選択のクリティカルパスがあるかどうかを判断し、未選択のクリティカルパスがある場合にはステップＳ５２に戻り、未選択のクリティカルパスがなくなるまで以上の処理を繰り返す。そして、ステップＳ５６において、図１４のレポート出力部１８は、ステップＳ５４で求められたスラック値をタイミングレポート１９として出力することができる。
このように、上述した第５実施形態では、統計的スラック値をスラック値の２次式で表現することができ、スラック値の線形性が低い場合にもスラック値を精度良く求めることが可能となることから、タイミング解析の精度を向上させることができる。

なお、上述した第５実施形態では、センター解析用遅延計算ライブラリ２５を用いてスラック値を計算する方法について説明したが、図４のコーナ解析用遅延計算ライブラリ２６を用いてスラック値を計算するようにしてもよい。また、図８に示すように、コーナ別のパス数をカウントし、そのコーナ別のパス数に応じて回路全体タイミング解析とパスタイミング解析とを使い分けるようにしてもよい。

本発明の第１実施形態に係る統計的タイミング解析装置の概略構成を示すブロック図。回路の動作保証範囲と統計的静的タイミング解析の解析範囲の違いを示す図。図１の統計的タイミング解析装置におけるタイミング解析処理を示すフローチャート。本発明の第２実施形態に係る統計的タイミング解析装置の概略構成を示すブロック図。図４のコーナ解析用遅延計算ライブラリ２６の具体的な構成を示すブロック図。図４の統計的タイミング解析装置におけるタイミング解析処理を示すフローチャート。図１のセンター解析用遅延計算ライブラリ２５を用いて計算されるスラック値と実際のスラック値との関係を示す図。図４のコーナ解析用遅延計算ライブラリ２６を用いて計算されるスラック値と実際のスラック値との関係を示す図。本発明の第３実施形態に係る統計的タイミング解析装置の概略構成を示すブロック図。図８の統計的タイミング解析装置におけるタイミング解析処理を示すフローチャート。コーナ条件ごとにカウントされたパス数の一例を示す図。各コーナ条件ごとのパス数とタイミング解析にかかる計算時間との関係を示す図。本発明の第４実施形態に係る統計的タイミング解析装置の概略構成を示すブロック図。図１２の統計的タイミング解析装置におけるタイミング解析処理を示すフローチャート。本発明の第５実施形態に係る統計的タイミング解析装置の概略構成を示すブロック図。図１４の統計的タイミング解析装置におけるタイミング解析処理を示すフローチャート。

符号の説明

１１ａ、１１ｂ、１１ｃ、１１ｄ、１１ｅ統計的タイミング解析装置、１２ａ、１２ｂ、１２ｃ統計的静的タイミング解析実行部、１３クリティカルパス情報保存部、１４スラック値線形和表現保存部、１５ａ、１５ｂコーナ条件決定部、１６ａ、１６ｂ、１６ｃパスタイミング解析実行部、１７パス解析結果保存部、１８レポート出力部、１９タイミングレポート、２１回路接続情報、２２回路ＲＣ情報、２３ばらつき範囲情報、２４ばらつき統計値情報、２５センター解析用遅延計算ライブラリ、２６コーナ解析用遅延計算ライブラリ、２６ａ〜２６ｈ遅延計算ライブラリ、３１コーナ別パス数カウント部、３２コーナ別パス数保存部、３４回路全体タイミング解析実行部、３５回路全体解析結果保存部、４１スラック値統計情報保存部、４２スラック値線形和表現生成部、５１スラック値２次式表現保存部

Claims

半導体集積回路の統計的静的タイミング解析を実行する統計的静的タイミング解析実行部と、
前記統計的静的タイミング解析結果に基づいて、ｎ（ｎは２以上の整数）個のばらつき要因が統計的に考慮された統計的スラック値を計算し、前記統計的スラック値が最小になるように、前記半導体集積回路のコーナ条件を決定するコーナ条件決定部と、
前記コーナ条件に基づいて、前記半導体集積回路の静的タイミング解析を実行するパスタイミング解析実行部とを備えることを特徴とする統計的タイミング解析装置。
半導体集積回路の統計的静的タイミング解析に基づいて、ｎ（ｎは２以上の整数）個のばらつき要因が統計的に考慮された統計的スラック値をコンピュータが計算するステップと、
前記統計的スラック値が最小になるように、前記半導体集積回路のコーナ条件をコンピュータが決定するステップと、
前記コーナ条件における静的タイミング解析に基づいて、前記半導体集積回路のスラック値をコンピュータが計算するステップとを備えることを特徴とする統計的タイミング解析方法。
半導体集積回路の統計的静的タイミング解析に基づいて、ｎ（ｎは２以上の整数）個のばらつき要因が統計的に考慮された統計的スラック値をコンピュータが計算するステップと、
前記統計的スラック値に基づいて、前記半導体集積回路のクリティカルパスをコンピュータが選択するステップと、
前記統計的スラック値が最小になるように、前記クリティカルパスのコーナ条件をコンピュータが決定するステップと、
前記コーナ条件における静的タイミング解析に基づいて、前記クリティカルパスについてのスラック値をコンピュータが計算するステップとを備えることを特徴とする統計的タイミング解析方法。
半導体集積回路の統計的静的タイミング解析に基づいて、ｎ（ｎは２以上の整数）個のばらつき要因が統計的に考慮された統計的スラック値をコンピュータが計算するステップと、
前記統計的スラック値に基づいて、前記半導体集積回路のクリティカルパスをコンピュータが選択するステップと、
前記統計的スラック値が最小になるように、前記クリティカルパスのコーナ条件をコンピュータが決定するステップと、
前記コーナ条件におけるクリティカルパス数をコンピュータが集計するステップと、
前記クリティカルパス数に基づいて、前記半導体集積回路全体を解析するコーナ条件をコンピュータが選択するステップと、
前記半導体集積回路全体を解析するコーナ条件に基づいて、前記半導体集積回路全体のスラック値をコンピュータが計算するステップと、
前記クリティカルパス数に基づいて、前記半導体集積回路のパス毎に解析するコーナ条件をコンピュータが選択するステップと、
前記半導体集積回路のパス毎に解析するコーナ条件に基づいて、前記半導体集積回路のパス毎のスラック値をコンピュータが計算するステップとを備えることを特徴とする統計的タイミング解析方法。
前記統計的スラック値が、スラック値の平均値部分、範囲で扱うばらつき要因に対する部分、前記範囲で扱うばらつき要因に対する感度部分を含み、前記範囲で扱うばらつき要因に対する感度部分の係数の符号が正の場合は前記ばらつき要因の最小値に設定し、前記感度部分の係数の符号が負の場合は前記ばらつき要因の最大値に設定することで前記コーナ条件を決定することを特徴とする請求項２から４のいずれか１項に記載の統計的タイミング解析方法。