JP2008234240A

JP2008234240A - 消費電力解析方法及び消費電力解析装置

Info

Publication number: JP2008234240A
Application number: JP2007071739A
Authority: JP
Inventors: Kazuhide Tamaki; 和秀田巻
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2007-03-20
Filing date: 2007-03-20
Publication date: 2008-10-02

Abstract

【課題】
本発明の解決しようとする課題は、半導体集積回路のＲＴＬ設計段階での波形データから所定クロック単位で消費電力を評価する解析ツールによる方法は波形データのシミュレーションによる取得、波形データからの消費電力算出に時間が掛かり、比較的短時間で精度良い消費電力推移、ピーク電力、平均消費電力等の電力解析ができない問題である。
【解決手段】
シミュレーション期間を分割して選択設定した波形データ取得区間の波形データをシミュレーションにより出力した波形データよりその区間の消費電力の算出を行なう。また、全ての区間についてＬＳＩ内のメモリへの単位時間当たりのアクセス時間を動作率として算出し、波形データ取得区間以外の区間の消費電力は波形データ取得区間の消費電力と動作率より換算して算出する。
【選択図】図１

Description

本発明は半導体集積回路の消費電力の解析方法及び解析装置に係り、特に半導体集積回路の開発段階において、波形データを用いる消費電力解析とメモリの動作率から消費電力の解析とを組み合わせて消費電力の見積り評価を行なう消費電力解析方法及び消費電力解析装置である。

近年の半導体集積回路は、システムＬＳＩ化による回路規模の増大、バッテリー駆動の携帯機器対応等により、低消費電力化が重要な課題になっている。

半導体集積回路の設計は、Ｃ言語などによる動作モデルからＲＴＬ（ＲｅｇｉｓｔｅｒＴｒａｎｓｆｅｒＬｅｖｅｌ）設計段階、論理合成段階、ネットリスト生成段階、レイアウト生成段階と順次、高抽象度から低抽象度へと段階的に進められ、低消費電力化の検討が各設計段階において必要である。

ＲＴＬ設計段階に適用する消費電力解析ツールが流通しており、これらの電力解析ツールにより電力解析を行い、その結果を基に目的の半導体集積回路（以後ＬＳＩと記述）の最適化作業を行っていた。しかしながら、従来方法で精度の高い消費電力解析を行うためには、消費電力解析ツールへの入力データとして回路中の全信号のシミュレーション波形データを用い、ネットリスト又はＲＴＬを対象に解析を行う必要がある。

ＬＳＩは、その動作（処理）内容に応じて動作する回路部分や動作頻度が異なり、その状況に応じて消費電力が変化する。そのため、有効な消費電力解析を行うためには、そのＬＳＩが取りうる全ての動作状態を網羅したシミュレーション波形データが必要になる。

図７は従来の消費電力解析方法の課題を説明する図である。シミュレーション期間の設定及びシミュレーション結果の評価に対する課題を示している。

全ての期間（全ての動作状態を網羅した）の消費電力解析シミュレーションは解析時間が長時間になり、又、データ量が膨大になり過ぎるので、結果として極狭い区間のシミュレーションしかできない、そのため、その狭い区間が電力ピークであるかどうかの判断がつかず、狭い区間の解析は見積もり位置が適切であるかの問題がある。

例えば、従来のシミュレーションは、処理時間の大半を、波形データ出力に費やしている。又、処理するデータ量も膨大なものになる。例えば、動画像系のＬＳＩでは、少なくも数千画面のシミュレーション（実時間で1画面当たり１／３０秒）を行なうために数日〜１週間以上のシミュレーション時間を要する。更に、その膨大な波形データを消費電力解析ツールで解析するのに、そのシミュレーション時間と同等かそれ以上の時間がかかることになる。

特許文献１には、ＬＳＩ解析用パラメータの算出時間、データ量の削減として、トランジスタレベルの回路情報から生成したパラメータ算出条件と、回路情報により抵抗に置換してシミュレーションを行い、解析用パラメータを生成する技術が開示されている。

特許文献２には、回路接続情報と入出力端子の信号レベルに対応する消費電力パターンを記述する入力波形ファイルによりシミュレーションに対し冗長な入力波形を削除して入力波形データを低減する技術が開示されている。
特開平１０−１４３５５３号公報特開２００２−７３７２２号公報

このように従来の消費電力解析方法では、消費電力解析結果を得るのに例えば全体で２週間以上等の長時間かかる。このように消費電力解析に長時間費やすことは開発スケジュール上不可能であるため、実際には一部の限られたシミュレーション期間の波形データで消費電力解析を行っているのが現状であり、全ての期間を網羅した消費電力の解析ができない。

また、消費電力解析の目的として、ＬＳＩの機能処理全般を通じた電力推移、平均消費電力、ピーク電力を知ることも必要である。しかしながら、従来の消費電力解析方法では、ＬＳＩの特定の機能処理部分の消費電力解析になってしまうために、目的とする電力推移、平均消費電力、消費電力ピークが得られないという問題がある。

本発明は、全ての期間を網羅した半導体集積回路の消費電力推移、ピーク消費電力、平均消費電力などの消費電力解析が比較的短時間で可能な消費電力解析方法及び消費電力解析装置を提供することを目的とする。

第１の発明は、シミュレーション期間を区間に分割し、その区間毎に半導体集積回路の動作解析シミュレーションを行ない消費電力を算出する消費電力解析方法である。

前記シミュレーション期間の前記区間毎に、前記半導体集積回路にカウンタを設け、前記半導体集積回路内のメモリへのアクセス時間を測定し、前記測定したアクセス時間より前記区間毎のその区間に対するアクセス時間の割合を示す動作率を算出し、前記区間の少なくも１つの前記区間を波形データを取得する波形データ取得区間として設定し、前記波形データ取得区間について前記シミュレーションより波形データを取得し、前記取得した波形データより前記波形データ取得区間の消費電力を消費電力解析ツールにより算出し、前記波形データ取得区間以外のその他区間の消費電力を前記波形データ取得区間の消費電力と前記動作率及び前記その他区間の動作率より換算する。

第２の発明は、第１の発明の各区間の消費電力の算出は前記半導体集積回路のサブモジュール毎に算出する。

第３の発明は、第２の発明の前記サブモジュールに前記メモリが複数ある複数メモリ区間の場合は前記サブモジュール毎に前記複数メモリ区間の動作率を算出し、前記サブモジュール毎に算出した前記複数メモリ区間の動作率を平均した平均動作率を前記複数メモリ区間の動作率とする。

第４の発明は、第１の発明の換算は前記半導体集積回路の回路情報をパラメータとして換算する。

第５の発明は、シミュレーション期間を区間に分割し、その区間毎に半導体集積回路の動作解析シミュレーションを行ない消費電力を算出する消費電力解析装置である。

前記シミュレーション期間の前記区間毎に、前記半導体集積回路にカウンタを設け、前記半導体集積回路内のメモリへのアクセス時間を測定し、前記測定したアクセス時間より前記区間毎のその区間に対するアクセス時間の割合を示す動作率を算出する手段と、前記区間の少なくも１つの前記区間を波形データを取得する波形データ取得区間として設定し前記波形データ取得区間の波形データを前記シミュレーションより取得する波形データ取得手段と、前記取得した波形データより前記波形データ取得区間の消費電力を消費電力解析ツールにより算出する手段と、前記波形データ取得区間以外のその他区間の消費電力を前記波形データ取得区間の消費電力と前記動作率及び前記その他区間の動作率より換算して算出する手段と、を備える。

本発明により、長時間を要することなく全ての期間を網羅した消費電力の時間推移、長時間サイクルの平均消費電力、ピーク電力が算出でき、算出した消費電力の情報を基に設計回路を評価検討し、最適なＬＳＩ設計が可能となる。

（実施例１）
本発明はＬＳＩ回路の内部メモリの動作率（単位時間当たりのメモリのイネーブル時間）の推移がＬＳＩの消費電力の推移とほぼ一致する関係にあることに着目したＬＳＩの消費電力の解析方法である。

図１は本発明の消費電力算出の基本フローを示す図である。ＬＳＩ開発段階における回路情報を基に消費電力算出とその評価までの基本手順を示している。
Ｓ１：ＬＳＩを構成する各サブモジュール内のメモリ（ＲＡＭ）のインスタンス情報等を抽出し、各メモリにメモリへのイネーブル時間をカウントするためカウンタを挿入する。
Ｓ２：シミュレーションを一定サイクル毎の区間に分け、区間毎に内部メモリのイネーブル時間を測定する。
Ｓ３：シミュレーション時間への影響が少なくて済む程度の任意の数区間を波形データ取得の波形データ取得区間として選択する。以下では、波形データ取得区間に対し、残りの区間をその他区間と表現する。
Ｓ４：全区間についてシミュレーションを行ない、各区間についてサブモジュール毎に以下の算出を行なう。
波形データ取得区間：波形データと動作率を算出
その他区間：動作率を算出
Ｓ５：複数のメモリのあるサブモジュールについては各メモリについて算出した動作率を平均した平均動作率を算出し、該当モジュールのその区間における動作率とする。
Ｓ６：サブモジュール毎の各区間の動作率を基に、消費電力算出の近似式の係数を算出する。
Ｓ７：消費電力の算出をサブモジュール毎に以下の方法で行なう。
波形データ算出区間：消費電力解析ツールを使い算出
その他区間：消費電力を所定の情報（係数、動作率、該当区間の回路規模等）より近似式により算出
Ｓ８：算出したサブモジュール毎、区間毎に消費電力を加算してＬＳＩの消費電力を算出する。

図２は本発明の一実施形態の消費電力算出の実行フローを示す図である。図１で述べた基本フローを基に消費電力算出の具体的実行手順を示している。図１の説明と一部重複して説明する。
Ｓ２０：対象ＬＳＩのＲＴＬデザイン情報をＲＴＬデザイン１より、メモリ（ＲＡＭ）のインスタンス情報、インスタンス配置の階層情報を検索してＲＡＭインスタンス情報５に保持する。
Ｓ２１：ＲＡＭインスタンス情報５より、テストベンチを生成してテストベンチ６に保持する。テストベンチにはどの区間で波形データを出力するか記述する。
Ｓ２２：ＲＴＬデザイン１、テストベンチ６、カウンタ挿入済みＲＡＭライブラリ７情報をコンパイルし、シミュレーション用データベース８を生成する。
Ｓ２３：分割したシミュレーション区間の各区間について、一定サイクルシミュレーションを先頭区間より、順次行なう。シミュレーションは所定のシミュレーション・サイクル数になるまでシミュレーションを行なう。なお、１区間のサイクル数目安として、全サイクル数を１００〜３００等分したサイクル数とする。

また、シミュレーション区間はＳ３４での消費電力の評価結果により、例えば、一部の区間を更に分割して行なうことも考えられる。
Ｓ２４、Ｓ２５：波形データ取得区間の場合は波形データを出力し、波形データ２に保持し、Ｓ２６に進む。その他区間ではＳ２６に進む。
Ｓ２６、Ｓ２７：ＲＡＭのイネーブル時間のカウント用に挿入したカウンタの値を読み出し、イネーブル時間カウント値データ９に保持する。読み出し後のカウンタ値はリセットする。
Ｓ２８：全ての区間のシミュレーションを終えたか確認し、未だの場合はＳ２３に戻り次の区間の一定サイクルシミュレーションを行い、終了した場合はＳ３４に進む。
Ｓ２９、Ｓ３０：ＲＴＬデザイン１、波形データ２より波形データ取得区間の消費電力を消費電力解析ツールにより算出する。
Ｓ３１：波形データ取得区間の消費電力、モジュール毎、波形取得区間の動作率より消費電力算出の係数の算出を行ない、係数データ４に保持する。係数算出の具体例は図４で説明する。
Ｓ３２：シミュレーション結果として算出したモジュール毎、区間毎の動作率を取得し、複数のメモリで構成するモジュールについてはその平均動作率を算出し、動作率データ３に保持する。
Ｓ３３：ＲＡＭインスタンス情報５、動作率データ３、係数データ４を使い各区間のサブモジュール毎の消費電力を以下の方法で算出する。
ア．波形データ取得区間：取得した波形データより消費電力解析ツールにより算出する。
イ．その他区間：消費電力＝動作率＾（係数１）×係数２＋補正値で算出する。

ここで、係数１,２は、基本的に波形取得区間の消費電力と動作率の関係から算出する、あるいは、係数１については統計的に予め決定している値を用い、係数２は、波形取得区間の消費電力と動作率の関係及び係数１から算出する。また、補正値は回路規模、動作モード、内部処理の時間的推移に伴ない変動することを考慮して設定する値である。なお、記号＾はべき乗であり、動作率に（係数１）をべき乗する。
Ｓ３４：算出したモジュール毎の各区間の消費電力を加算して該当区間での全消費電力、全区間に渡る消費電力の時間推移などの算出、グラフ化等により、ピーク電力の値、平均消費電力、電力削減箇所の検討などの評価を行なう。

一部区間の消費電力を更に詳細に調査する必要があると判断した場合には、更に複数の区間に細分化してその区間の一定サイクルシミュレーションを行なう。また、電力が集中する例えばピーク値、あるいは時間変動による電力変化が大きい局所部分を波形データ取得区間とした場合の消費電力の解析も行なう。

図３は本発明の一実施形態のシミュレーション環境生成例を示す図である。
１）オリジナルのメモリモジュール
ＬＳＩを構成するメモリ（ＲＡＭ）である。アドレス（ａｄｒｅｓｓ）、チップイネーブル（ｃｅ）、ライトイネーブル（ｗｅ）、ライトデータ（ｗｒｉｔｅｄａｔａ）、リード（ｒｅａｄｄａｔａ）が基本となる。
２）カウンタ挿入後のメモリモジュール
オリジナルのメモリモジュールＲＡＭ０１ｏｒｇにイネーブル期間をカウントするためのカウンタとしてｃｅｃｏｕｎｔｅｒ、ｗｅｃｏｕｎｔｅｒを挿入する。
３）検証対象デザイン
消費電力解析の検証対象デザインである。本例のＬＳＩは、サブモジュール１、サブモジュール２であり、また、サブモジュール１はメモリモジュールが２つ、サブモジュール２はメモリモジュールが１つを示している。また、括弧内のＲＡＭ０１＿１などの表示はインスタンス名を示している。
４）テストベンチ生成
検証対象デザインより生成するテストベンチのイメージを示している。例えば、図の（ａ）は、サブモジュール２に配置されているメモリ（ＲＡＭ０１＿２）に挿入されているｗｅｃｏｕｎｔｅｒの値をテストベンチ階層から観測できるようにする記述であり、カウンタの値を信号ｕ２＿２ｗ＿ｃｏｕｎｔｅｒに代入している。また、（ｂ）以下のａｌｗａｙｓから始まる記述はクロックに同期して動作し、トリガ信号の立ち上がりタイミングで対象のカウンタの値を出力する記述を示している。
５）シュミュレーション用コンパイル
上記１）、２）、３）、４）よりシュミュレーションのためのコンパイルを行なう。
６）シミュレーション環境生成
検証対象デザインの全てのＲＡＭにカウンタが挿入され、テストベンチでそのカウンタの値を読み出す記述が追加されたシミュレーション環境が生成される。

図４は本発明による消費電力算出の基礎データ例と消費電力算出例を示す図である。１）に係数１算出の基礎データ、２）に電力解析ツールによる波形データ取得区間の消費電力３）にシミュレーションで算出した各区間のモジュール毎の動作率を示し、４）に上記データを使用して算出したＬＳＩの消費電力算出例を示す。

ここでは、４Ｍゲートの回路相当のＬＳＩについて消費電力の算出例について説明する。このＬＳＩはサブモジュールＡ（回路規模レジスタ数：１Ｋ未満、メモリ容量：１００〜５００バイト）、サブモジュールＢ（回路規模レジスタ数：１０Ｋ〜１００Ｋ、メモリ容量：２００１〜３０００バイト）、サブモジュールＣ（回路規模レジスタ数：１Ｋ〜１０Ｋ、メモリ容量：３００１バイト以上）とする。波形データ取得区間は区間１と区間５の２区間とした。以下に消費電力算出の手順を述べる。
１）係数１の抽出
ここでは係数１としてサブモジュールの回路規模により消費電力換算の統計的な値を示している。上記仮定より係数１として、モジュールＡの係数１＝１．３、モジュールＢの係数１＝３．２、モジュールＣの係数１＝４．２を抽出する。
２）波形データ取得区間の消費電力値取得
電力解析ツールにより、波形データ取得区間１、５の各モジュールの消費電力として２）の表の値を得られたと仮定する。例えば、区間１ではモジュールＡ、モジュールＢ、モジュールＣの消費電力は各々、２３ｍｗ、５５ｍｗ、１２ｍｗである。
３）動作率取得
シミュレーションにより算出した各モジュールの区間毎の動作率を３）の動作率の値より抽出する。ここでは、区間２についてモジュールＡ動作率＝０．０１、モジュールＢ動作率＝０．０１８、モジュールＣ動作率＝０．１３が得られたと仮定する。
４）係数２の算出
１）の係数１、２）の波形データ取得区間の消費電力、３）の動作率、及び式１より、例えば、モジュールＣの区間１、区間５より次の計算を行なう。
区間１の係数２＝１２．４８８／０．１＾４．２＝１９０１８７．１８３
区間５の係数２＝８６．８／０．１６＾４．２＝１９３７２１．９１１２
１，９０１８７．１８３１、１，９３７２１．９１１２の２つの数値より例えば端数を３桁小さい桁数以下を切り捨て、モジュールＣの係数２を１，９００，０００とする。
５）補正
係数２の決定において端数を切り捨てた場合をここでは補正値を加算して誤差補正を行なう。端数を切り上げた場合は減算する。ここでは補正値を０．５とする。補正値の値は係数２算出決定における誤差の大きさに応じて任意の固定値を設定する。
６）その他区間の消費電力を算出する。
基礎データからの係数１と、算出した係数２と上記考え方の補正より、例えば、モジュールＣの区間２の消費電力＝０．１３＾４．２+１，９００、０００+０．５＝３６．５８を算出する。同様にして算出した消費電力値を４）消費電力算出例に示す。

図５は本発明による消費電力シミュレーション結果例を示す図である。図４で例として算出したモジュールＡ、モジュールＢ、モジュールＣで構成するＬＳＩのシミュレーションサイクルに対する消費電力を示している。各モジュールの時間推移、また全電力の時間推移が明確なり、ピーク電力も明らかである。

次に本例での消費電力算出に要するシミュレーション時間などの比較を行なう。前述した４ＭゲートのＬＳＩの消費電力算出に関して、１区間を１００万サイクルとし、波形データを出力する波形データ取得区間は前述の区間１と区間５の２区間である。

本発明による消費電力算出と従来方法での消費電力算出の比較を、区間数を便宜上１０として行なった。
１）本発明による方法での消費電力算出に要した時間
ア．シミュレーション時間：９０分＝５（分／区間）×１０区間＋波形出力時間２０分×２（区間）
イ．波形出力２区間の消費電力解析時間:６０分＝３０分×２
ウ．後処理（係数計算＋全区間の消費電力計算）：１５分＝５（分／モジュール）×３
エ．合計時間＝１６５分（＝９０+６０+１５）
２）従来方法での消費電力算出に要した時間
ア．シミュレーション時間:２５０分＝５（分／区間）×１０区間＋波形出力時間２０分×１０
イ．電力解析ツールでの解析時間：３００分＝３０分×１０
ウ．後処理（区間データの結合、表作成）：５分
エ．合計時間＝５５５分（＝２５０+３００+５）
本実施例では、従来方式に対して３倍強の高速化になっている。これは説明のために区間数を１０と少ない区間数で行なったためであり、通常の用途では１００区間以上での評価が必要であるので、実適用上では本発明による方法により数十倍〜１００倍以上の高速化が可能になる。

図６は本発明による消費電力解析例と実測値を示す図である。開発した実デバイスの実測値と本発明による消費電力算出方法による解析結果を比較して示している。

図６に示すように実測値と解析結果が一致しており、区間毎に算出した消費電力値から全体の消費電力を算出することでピーク電力が把握できる。

また、ピーク電力の変化が急峻となる区間をさらに分割した区間を波形データ取得区間として再度消費電力の算出を行なうことにより、より正確なピーク電力を算出することが可能となる。
（付記１）
シミュレーション期間を区間に分割し、その区間毎に半導体集積回路の動作解析シミュレーションを行ない消費電力を算出する消費電力解析方法であって、
前記シミュレーション期間の前記区間毎に、前記半導体集積回路にカウンタを設け、前記半導体集積回路内のメモリへのアクセス時間を測定し、
前記測定したアクセス時間より前記区間毎のその区間に対するアクセス時間の割合を示す動作率を算出し、
前記区間の少なくも１つの前記区間を波形データを取得する波形データ取得区間として設定し、
前記波形データ取得区間について前記シミュレーションより波形データを取得し、
前記取得した波形データより前記波形データ取得区間の消費電力を消費電力解析ツールにより算出し、
前記波形データ取得区間以外のその他区間の消費電力を前記波形データ取得区間の消費電力と前記動作率及び前記その他区間の動作率より換算して算出することを特徴とする消費電力解析方法。
（付記２）
付記１記載の各区間の消費電力の算出は前記半導体集積回路のサブモジュール毎に算出することを特徴とする付記１記載の消費電力解析方法。
（付記３）
付記２記載の前記サブモジュールに前記メモリが複数ある複数メモリ区間の場合は前記サブモジュール毎に前記複数メモリ区間の動作率を算出し、
前記サブモジュール毎に算出した前記複数メモリ区間の動作率を平均した平均動作率を前記複数メモリ区間の動作率とすることを特徴とする付記２記載の消費電力解析方法。
（付記４）
付記１記載の換算は前記半導体集積回路の回路情報をパラメータとして換算することを特徴とする付記１記載の消費電力解析方法。
（付記５）
シミュレーション期間を区間に分割し、その区間毎に半導体集積回路の動作解析シミュレーションを行ない消費電力を算出する消費電力解析装置であって、
前記シミュレーション期間の前記区間毎に、前記半導体集積回路にカウンタを設け、前記半導体集積回路内のメモリへのアクセス時間を測定し、
前記測定したアクセス時間より前記区間毎のその区間に対するアクセス時間の割合を示す動作率を算出する手段と、
前記区間の少なくも１つの前記区間を波形データを取得する波形データ取得区間として設定し前記波形データ取得区間の波形データを前記シミュレーションより取得する波形データ取得手段と、
前記取得した波形データより前記波形データ取得区間の消費電力を消費電力解析ツールにより算出する手段と、
前記波形データ取得区間以外のその他区間の消費電力を前記波形データ取得区間の消費電力と前記動作率及び前記その他区間の動作率より換算して算出する手段と、
を備えたことを特徴とする消費電力解析装置。
（付記６）
付記１記載の動作率は前記メモリの単位時間当たりのイネーブル時間であることを特徴とする付記１記載の消費電力解析方法。
（付記７）
付記３記載の前記回路情報パラメータは前記半導体集積回路の回路規模とメモリ容量であることを特徴とする付記３記載の消費電力解析方法。

図１は本発明の消費電力算出の基本フローを示す図である。図２は本発明の一実施形態の消費電力算出の実行フローを示す図である。図３は本発明の一実施形態のシミュレーション環境生成例を示す図である。図４は本発明による消費電力算出の基礎データ例と消費電力算出例を示す図である。図５は本発明による消費電力シミュレーション結果例を示す図である。図６は本発明による消費電力解析例と実測値を示す図である。図７は従来の消費電力解析方法の課題を説明する図である。

符号の説明

１ＲＴＬデザイン
２波形データ
３動作率データ
４係数データ
５ＲＡＭインスタンス情報
６テストベンチ
７カウンタ挿入済みＲＡＭライブラリ
８シミュレーション用データベース
９イネーブル時間カウント値データ

Claims

シミュレーション期間を区間に分割し、その区間毎に半導体集積回路の動作解析シミュレーションを行ない消費電力を算出する消費電力解析方法であって、
前記シミュレーション期間の前記区間毎に、前記半導体集積回路にカウンタを設け、前記半導体集積回路内のメモリへのアクセス時間を測定し、
前記測定したアクセス時間より前記区間毎のその区間に対するアクセス時間の割合を示す動作率を算出し、
前記区間の少なくも１つの前記区間を波形データを取得する波形データ取得区間として設定し、
前記波形データ取得区間について前記シミュレーションより波形データを取得し、
前記取得した波形データより前記波形データ取得区間の消費電力を消費電力解析ツールにより算出し、
前記波形データ取得区間以外のその他区間の消費電力を前記波形データ取得区間の消費電力と前記動作率及び前記その他区間の動作率より換算して算出することを特徴とする消費電力解析方法。
請求項１記載の各区間の消費電力の算出は前記半導体集積回路のサブモジュール毎に算出することを特徴とする請求項１記載の消費電力解析方法。
請求項２記載の前記サブモジュールに前記メモリが複数ある複数メモリ区間の場合は前記サブモジュール毎に前記複数メモリ区間の動作率を算出し、
前記サブモジュール毎に算出した前記複数メモリ区間の動作率を平均した平均動作率を前記複数メモリ区間の動作率とすることを特徴とする請求項２記載の消費電力解析方法。
請求項１記載の換算は前記半導体集積回路の回路情報をパラメータとして換算することを特徴とする請求項１記載の消費電力解析方法。
シミュレーション期間を区間に分割し、その区間毎に半導体集積回路の動作解析シミュレーションを行ない消費電力を算出する消費電力解析装置であって、
前記シミュレーション期間の前記区間毎に、前記半導体集積回路にカウンタを設け、前記半導体集積回路内のメモリへのアクセス時間を測定し、
前記測定したアクセス時間より前記区間毎のその区間に対するアクセス時間の割合を示す動作率を算出する手段と、
前記区間の少なくも１つの前記区間を波形データを取得する波形データ取得区間として設定し前記波形データ取得区間の波形データを前記シミュレーションより取得する波形データ取得手段と、
前記取得した波形データより前記波形データ取得区間の消費電力を消費電力解析ツールにより算出する手段と、
前記波形データ取得区間以外のその他区間の消費電力を前記波形データ取得区間の消費電力と前記動作率及び前記その他区間の動作率より換算して算出する手段と、
を備えたことを特徴とする消費電力解析装置。