JP2001052991A

JP2001052991A - 電子線露光方法及び半導体装置の製造方法

Info

Publication number: JP2001052991A
Application number: JP11229263A
Authority: JP
Inventors: Kenichi Tokunaga; 賢一徳永
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1999-08-13
Filing date: 1999-08-13
Publication date: 2001-02-23
Also published as: CN1284740A; KR20010021289A

Abstract

(57)【要約】【課題】２層以上のレイヤで構成される下地に対し、
重ね合わせを行う電子線露光方法において、より高精度
な重ね合わせ補正を行うことができる電子線露光方法を
提供する。【解決手段】多層化された半導体装置１００の、既存
の導電性部材２１、２０によって形成される閉鎖状領域
３５内に、別の導電性部材２２を、既存の導電性部材２
０、２１の何れにも干渉しない様に電子線露光方法を使
用して、各層３０、３１、３２を貫通させて形成するに
際し、それぞれの層３０、３１、３２の当該導電性部材
２０、２１のパターンに対して予め設けられている個別
のアライメントマーク１２、１２’を個別に検出し、各
層３０、３１、３２に於いて、個々のパターン１３のパ
ターンが基準座標値に対してどれだけずれているかを示
す差分値を算出して、差分値を補正する為の補正値（Δ
Ｘ、ΔＹ）を各層３０、３１、３２毎に求め、補正値
（ΔＸ、ΔＹ）の何れかを選択的に使用して、別の導電
性部材２２を閉鎖領域３５内に形成する際の当該電子線
の露光位置を決定する電子線露光方法。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子線露光方法に
関し、特に詳しくは、多層配線構造を有する半導体装置
に於いて、配線形成時に使用される電子線の照射位置を
決定する位置決めに方法及びそれを使用した半導体装置
の製造方法に関するものである。

【０００２】

【従来の技術】従来より、半導体装置の高密度化に伴
い、複数の半導体層が積層されて構成される多層化半導
体装置が使用される様になり、それに伴い、各層に形成
された配線或いは電極等を別の層に形成された配線或い
は電極等と如何に接続させるか、或いは、各層のそれぞ
れに於て形成された当該配線或いは電極等と干渉させず
に他の配線或いは電極等を如何に形成させるか等が技術
的に解決すべき問題として注目されて来ている。

【０００３】つまり、複数層で構成された半導体装置に
於ける各層に形成されている配線或いは電極等に対して
新たに別の配線或いは電極、更にはコンタクト部等を形
成しようとする場合、それぞれの位置合わせ、つまりア
ライメントを如何に採るかが問題となって来ている。

【０００４】特に、近年に於ける半導体装置の微細化傾
向の増大に伴い、係るアライメントの問題は、一層重要
な問題となりつつある。

【０００５】此処で、従来に於ける当該多層化半導体装
置のアライメント方法に付いて図面を参照しながら説明
する。

【０００６】図４は、従来の電子線露光のアライメント
方法に於て、重ね合わせるべき複数層の下地を露光する
時に、それぞれの層に於けるパターンを露光する毎に、
当該チップの周囲に若しくはウェハの所定の位置に、所
定の電子線で検出可能なアライメントマーク１２を複数
個配置形成する。

【０００７】通常、アライメントマーク１２は図４に示
す様に、例えば、数十μｍ□の十字形（図４（ａ）参
照）や井桁型（図４（ｂ）参照）、Ｌ字型（図４（ｃ）
参照）等が用いられる。

【０００８】又、当該アライメントマーク１２は、図１
１に示す様に、各チップ１３の四隅に配置される事が多
い。

【０００９】つまり、例えば、それぞれのチップ１３の
適宜の位置、例えば４隅部に複数個のアライメントマー
ク１２、１２’、１２”、１２’”・・・・を集合した
状態で配置するものである。

【００１０】個々のアライメントマークは、それぞれ異
なる層に形成される配線或いは電極を形成する導電性部
材のパターンの基準位置を示すものである。

【００１１】例えば、アライメントマーク１２は、第１
層に於いてフィールド部を構成するパターンを形成した
際に使用されたアライメントマークであり、アライメン
トマーク１２’は第２層に於いて、ゲート電極部を構成
するパターンを形成した際に使用されたアライメントマ
ークであり、又アライメントマーク１２’”は、第３層
に於いて、例えば、配線（例えばビットライン等）部を
構成するパターンを形成した際に使用されたアライメン
トマークであると言う様に構成する事が出来る。

【００１２】又、他の例としては、図１２に示す様に、
ウェハ１４に形成された多数のチップ１３、１３’、１
３”・・・の中から選択された所定の数のチップの所定
の部位に図１１と同様に複数個のアライメントマーク１
２、１２’、１２”、１２’”・・・・を設けておく事
も可能である。

【００１３】係る具体例に於いては、それぞれのチップ
内部に於ける位置の補正を行う事は不可能であるが、ウ
ェハ全体に於けるずれの状態を分析する事によって、位
置ずれの補正を行うものである。

【００１４】図１２に於ける当該ウェハ１４上で当該ア
ライメントマーク配置部位として選択されるアライメン
トマークの位置及びその数は特に特定されるものではな
いが、経験上から、ずれがより発生し易いウェハ上の部
位が選択される事が望ましい。

【００１５】或いは、ずれがより発生し易いウェハ上の
部位が選択される事が望ましい。

【００１６】次に、係る電子線露光方法を実行する為の
装置の一般的な具体例を図５に示す。

【００１７】即ち、図５より明らかな様に、試料９は
Ｘ、Ｙステージ１０上に配置され、電子線はＸ、Ｙステ
ージ１０の移動もしくは偏向器３、７により試料９上の
任意の位置に照射される。

【００１８】尚、図５中、１は電子銃、２、４はそれぞ
れ第１及び第２アパチャであり、又３は成形偏向器、５
は縮小レンズ、６は対物レンズである。

【００１９】又、７は、位置決め偏向器（主偏向器）で
あり、８は反射電子検出器である。又、アライメント時
は、Ｘ、Ｙステージ１０の移動により露光チップの四隅
に配置されたアライメントマーク１２を電子線の偏向中
心に移動させる。

【００２０】次に、図６に示す様に、一辺が１μｍ程度
の正方形もしくは長方形に成形された電子線によりアラ
イメントマーク上をＸ，Ｙ方向に走査する。

【００２１】その際、電子線走査による反射電子を電子
線検出器（ディテクター）８により検出する。この時、
アライメントマーク１２の段差や材料の違いにより図７
に示す様な反射電子信号が得られる。

【００２２】此処で、当該反射電子信号を微分処理し、
エッヂ法や対称性法等により、当該アライメントマーク
の位置を決定する。

【００２３】当該チップ１３の四隅に配置された各々の
アライメントマーク１２、１２’、１２”、１２’”・
・・・を個別に検出した後、それぞれの検出結果より、
図８に示す様な当該チップ１３のシフト、図９に示す様
な、当該チップのゲイン（倍率の変化）、及び図１０に
示す様な、当該チップのローテーション（回転）を計算
する。

【００２４】本計算結果を基に、チップの形状を補正し
露光を行う。以上の方法をＤ／Ｄ（ダイバイダイ）アラ
イメント法という。

【００２５】尚、当該アライメントマークの配置位置及
び配置個数は、特に限定はされないものの、一般的に
は、各チップの４隅にそれぞれ一個のアライメントマー
クをもうけ、都合４個のアライメントマークでずれを検
出するものであるが、図１１及び図１２に示す様に、当
該チップの１隅に複数個のアライメントマークを設ける
事も可能である。

【００２６】他に、図１２で説明した様に、試料内の数
点のアライメントマーク１２、１２’、１２”、１
２’”・・・・を検出し、試料内のチップ配列に対して
のシフト、ゲイン、ローテーションを補正する方法（グ
ローバルアライメント法とも言う）或いは上記した２つ
の方法を組み合わせた方法等もある。

【００２７】しかし、上記の方法では、複数の下地に対
し重ね合わせる際、検出したマークを形成したレイヤ以
外のレイヤに対しては、十分な重ね合わせ補正を行うこ
とができない。

【００２８】係る問題を解決する為に、今、図１に示す
様に、ゲート層及び配線層に対し厳しい重ね合わせマー
ジンを持つコンタクトホール層を露光する場合を例にと
って考える。

【００２９】即ち、配線層３１にて形成したマーク２０
を用いて重ね合わせ補正を行う場合、配線層３１に対し
ては良好に重ね合わせ補正が行われるが、ゲート層３０
と配線層３１が異なる歪み（シフト、ゲイン、ローテー
ション）を持っている場合、ゲート層３０に対しての重
ね合わせ補正は十分には行われない。

【００３０】これは、配線層３１で形成したマークの情
報のみで重ね合わせ補正値を算出している為、配線層３
１に対してのゲート層３０のずれ量を補正することがで
きない為である。

【００３１】係る問題を解決する方法の一例として特開
昭５６−１６７３２９号公報がみられるが、係る公知例
は、目合わせ様のアライメントの構造に関する技術を開
示しているに過ぎず、多層化半導体装置に於けるアライ
メント方法に関しては何らの開示も示唆もない。

【００３２】又、特開昭６２−２４５２６５号公報に
は、リソグラフィマスクの製造方法が記載されており、
その要旨は、マスクブランクスに予め定められた位置に
アライメントマークを形成し、当該アライメントを検出
しながらマスクを完成させる方法が開示されているのみ
で、多層化半導体装置に於けるアライメント方法に関し
ては何らの開示も示唆もない。

【００３３】更に、特開昭６４−８１３１７号公報及び
特開平１−２６８１２３号公報には、何れも単にアライ
メントを利用して位置合わせを行う方法が開示されてい
るのみであって、多層化半導体装置に於けるアライメン
ト方法に関しては何らの開示も示唆もない。

【００３４】一方、特開平４−２２５３５２号公報に
は、階層化されたパターンデータを使用してレチクルを
製造する方法に関して記載されているに過ぎず、多層化
半導体装置に於けるアライメント方法に関しては何らの
開示も示唆もない。

【００３５】

【発明が解決しようとする課題】従って、本発明の目的
は、上記した従来技術の欠点を改良し、２層以上のレイ
ヤで構成される下地に対し、重ね合わせを行う電子線露
光方法において、より高精度な重ね合わせ補正を行うこ
とができ、それによって、微細化された多層化配線層か
らなる半導体装置であって、高品質で歩止まりの高い半
導体装置をうる電子線露光方法を提供するものであり、
同時に当該半導体装置の製造方法を提供するものであ
る。

【００３６】

【課題を解決するための手段】本発明は上記した目的を
達成する為、以下に示す様な基本的な技術構成を採用す
るものである。即ち、本発明に於ける第１の態様は、互
いに異なるパターンにより形成された導電性部材がそれ
ぞれ個別に配置された複数層の半導体層が積層されて構
成された半導体装置に於いて、当該各層の導電性部材に
よって形成される個々の閉鎖状領域内に、別の導電性部
材を、当該各層に形成されているそれぞれの導電性部材
の何れにも干渉しない様に電子線露光方法を使用して、
当該各層を貫通させて形成するに際し、それぞれの層の
パターンに対して予め設けられている個別のアライメン
トマークを個別に検出し、当該それぞれの層に於いて、
個々のパターン若しくは当該半導体装置全体のパターン
が基準座標値に対してどれだけずれているかを示す差分
値を算出して、当該差分値を補正する為の補正値を当該
各層毎に求め、当該補正値の何れかを選択的に使用し
て、当該別の導電性部材を当該閉鎖領域内に形成する際
の当該電子線の露光位置を決定する電子線露光方法であ
る。

【００３７】又、本発明に於ける第２の態様としては、
互いに異なるパターンにより形成された導電性部材がそ
れぞれ個別に配置された複数層の半導体層が積層されて
構成された半導体装置に於いて、当該各層の導電性部材
によって形成される個々の閉鎖状領域内に、別の導電性
部材を、当該各層に形成されているそれぞれの導電性部
材の何れにも干渉しない様に電子線露光方法を使用し
て、当該各層を貫通させて形成する電子線露光方法に於
いて、個々のチップの所定の位置に配置されている、一
つの層に形成されている導電性部材のパターンを形成す
る際に使用された一つのアライメントマークを検出する
第１の工程、個々のチップの所定の位置に配置されてい
る、別の層に形成されている導電性部材のパターンを形
成する際に使用された別のアライメントマークを検出す
る第２の工程、当該検出結果に基づいて、それぞれの層
に於いて、当該アライメントマークの基準座標値に対す
るずれを補正する為の補正式をＸ軸方向とＹ軸方向とに
分離して個別に演算する第３の工程、当該１の層と別の
層に個別に形成されているそれぞれの導電性部材のパタ
ーンに関する基準値と当該別の導電性部材との重合わせ
マージンを各層毎にそれぞれＸ軸方向とＹ軸方向とに関
して演算する第４の工程、それぞれの層に於ける当該Ｘ
軸方向とＹ軸方向の重合わせマージンの内から、当該マ
ージンの少ない軸方向を判定して、当該軸方向の当該補
正値をそれぞれの層から選択する第５の工程、当該選択
された当該補正値を使用して、電子線の露光位置を補正
する第６の工程とから構成されている電子線露光方法で
ある。

【００３８】更に、本発明に於ける第３の態様として
は、上記した第１と第２の態様で示された構成からなる
電子線露光方法を使用した、互いに異なるパターンによ
り形成された導電性部材がそれぞれ個別に配置された複
数層の半導体層が積層されて構成された半導体装置を製
造する半導体装置の製造方法である。

【００３９】

【発明の実施の形態】本発明に係る当該電子線露光方法
及び半導体装置の製造方法は、上記した様な技術構成を
採用しているので、２層以上のレイヤで構成された下地
に対し重ね合わせを行うに際し、少なくとも２層以上の
重ね合わせるべきレイヤで形成されたアライメントマー
クを検出し、各々の検出結果に基づき個々のパターンの
配置部位に対する所定の補正値を算出し、当該補正値を
使用して加算平均、加重平均等の合成処理を行い、それ
を基に電子線で重ね合わせ露光を行う様に構成されてい
るので、高度な重ね合わせ処理を行う事が可能となる。

【００４０】

【実施例】以下に、本発明に係る電子線露光方法及び半
導体装置の製造方法に関する一具体例の構成を、図面を
参照しながら詳細に説明する。

【００４１】即ち、図１乃至図３は、本発明に係る電子
線露光方法及び半導体装置の製造方法の基本的な構成を
説明するものであり、図中、互いに異なるパターンによ
り形成された導電性部材２０、２１がそれぞれ個別に配
置された複数層の半導体層３０、３１、３２等が積層さ
れて構成された半導体装置１００に於いて、当該各層３
０〜３２の導電性部材２１、２０等によって形成される
個々の閉鎖状領域３５内に、別の導電性部材２２を、当
該各層３０、３１に形成されているそれぞれの導電性部
材２０、２１の何れにも干渉しない様に電子線露光方法
を使用して、当該各層３０、３１、３２を貫通させて形
成するに際し、それぞれの層３０、３１、３２の当該導
電性部材２０、２１のパターンに対して予め設けられて
いる個別のアライメントマーク１２、１２’を個別に検
出し、当該それぞれの層３０、３１、３２に於いて、個
々のパターン１３若しくは当該半導体装置全体１００の
パターンが基準座標値に対してどれだけずれているかを
示す差分値を算出して、当該差分値を補正する為の補正
値（ΔＸ、ΔＹ）を当該各層３０、３１、３２毎に求
め、当該補正値（ΔＸ、ΔＹ）の何れかを選択的に使用
して、当該別の導電性部材２２を当該閉鎖領域３５内に
形成する際の当該電子線の露光位置を決定する電子線露
光方法が示されている。

【００４２】上記した本発明に係る電子線露光方法の基
本的な技術思想をより具体的に示すならば、少なくとも
第１の導電性部材２１が予め定められた第１のパターン
に従って配置されている第１の層３０と、第２の導電性
部材２０が予め定められた第２のパターンに従って配置
されている第２の層３１とが積層されて構成された半導
体基板１０２内に、第３の導電性部材２２を当該第１と
第２の導電性部材２１、２０により形成される閉鎖状領
域３５内に当該第１と第２の導電性部材２１、２０の何
れにも干渉しない様に電子線露光方法を使用して形成す
る方法に際し、当該第１と第２の層３０、３１のそれぞ
れのパターン２１、２０に対して、当該基板上に予め設
けられている個々のアライメントマーク１２を個別に検
出し、当該各層に於ける当該個々のパターン内、若しく
は当該半導体装置全体１４のパターンの、それぞれの層
に於ける基準座標値に対するずれの程度を補正する補正
値を求め、当該補正値の何れかを選択的に使用して、当
該第３の導電性部材２２を当該閉鎖領域３５内に形成す
る際の当該電子線の露光位置を決定する様に構成されて
いる電子線露光方法である。

【００４３】即ち、図１に示した本発明に係る具体例に
於いては、当該第１の層３０がゲートレイヤで当該第１
の導電性部材２１が、ゲート配線であり、当該第２の層
３１が配線レイヤであり当該第２の導電性部材２０は、
例えばビットライン若しくはワードラインを構成する配
線であり、又第３の層３２がコンタクト層であり、当該
第３の導電性部材２２がコンタクト配線３６及びビアホ
ール３４内に形成されたコンタクトで構成されているも
のである。

【００４４】又、本発明に於ける具体例にあっては、当
該第１の層３０がフィールドレイヤで当該第１の導電性
部材が、フィールド領域（図示せず）であり、当該第２
の層３１がゲートレイヤであり当該第２の導電性部材は
ゲート配線２１であり、又、第３の層３２がコンタクト
層であり、第３の導電性部材２２がコンタクト配線３６
であり、当該第３の導電性部材２２が、当該ゲート配線
２１と干渉されずに当該フィールド領域上に重ならなけ
ればならない。

【００４５】本発明に於て使用される当該アライメント
マーク１２は、図１１に示す様に個々のチップ１３の予
め定められた部位に、上記各層毎のパターンに対して個
別に設けられているものであっても良く、又図１２に示
す様に、複数個のチップ１３を含むウェハ１４に於ける
予め定められた所定のチップを複数個選択して当該選択
された各チップの所定の部位に、上記と同様の型式で複
数個設けられている様にする事も可能である。

【００４６】つまり、本発明に於いては、当該各層毎の
個々のアライメントマーク１２、１２’、１２”、１
２’”・・・が、当該チップ内部若しくは当該チップ間
の適宜の部位に互いに近接して配置されている事が好ま
しい。

【００４７】そして、本発明に於いては、当該アライメ
ントマーク１２、１２’、１２”、１２’”・・・の検
出結果に基づいて、各層３０、３１、３２毎に於ける当
該チップ１３間パターンの基準値からの位置ずれ、或い
は各層３０、３１、３２毎に於ける各チップ１３内に於
けるパターンの基準値からの位置ずれを個別に検出し、
当該検出された位置ずれ情報から、当該位置ずれを補正
する為の各層毎の補正値を演算して求め、当該補正値を
使用して、当該閉鎖領域３５内に第３の導電性部材２２
を形成する為の電子線の露光位置を決定する様に構成し
たものである。より具体的に説明するならば、本発明に
於ける当該電子線露光方法は、２層以上のレイヤで構成
される下地に対し、重ね合わせを行う電子線露光方法に
おいて、少なくとも２層以上の重ね合わせるべきレイヤ
で形成されたアライメントマーク１２を検出し、各々の
検出結果に対し加算平均、加重平均等の合成処理を行
い、それを基に、新たな導電性部材を形成する為に、電
子線による重ね合わせ露光を行うものである。

【００４８】本発明に於て使用される当該各層毎の補正
値は、Ｘ方向及びＹ方向のそれぞれの方向に対して個別
に求められるものである。

【００４９】更に、本発明に於ける当該各層毎の補正値
は、Ｘ座標軸及びＹ座標軸を任意の角度回転させたＸ方
向及びＹ方向のそれぞれの方向に対して求められたもの
であっても良い。

【００５０】本発明に於て使用される当該補正値の一具
体例としては、以下に例示する補正値算出用の一般式か
ら明らかな様に、シフト項、ゲイン項、ローテーション
項及び台形項とから構成されている事が望ましい。

【００５１】以下に、本発明に於ける当該補正値を求め
る為の演算式の例を具体例を基に説明する。

【００５２】即ち、図１に示す様な構造を有する半導体
装置１００、例えばＤＲＡＭを形成するに際しゲート層
３０に既に形成されたゲート電極部２１及び配線層３１
に既に形成されている配線２０とで形成された閉鎖領域
３５内に対してコンタクトホール３４を形成して、それ
に導電性部材２２を埋め込んだコンタクト部とコンタク
ト端子部３６を含むコンタクト層３２をダイバイダイ
（Ｄ／Ｄ）アライメント方式によって重ね合わせる場合
を考える。

【００５３】まず、ゲート層３０と配線層３１を形成す
る際、電子線露光装置にて検出可能なアライメントマー
ク１２、１２’を各チップ１３の四隅に図１１に示す様
に形成する。

【００５４】次いで、コンタクト層３２を電子線露光す
る際、各チップ１３の四隅に配置された、ゲート層３０
のアライメントマーク１２及び配線層３１のアライメン
トマーク１２’を検出する。

【００５５】そして、当該ゲート層３０のアライメント
マーク検出結果による補正式と、配線層３１のアライメ
ントマーク検出結果による補正式をそれぞれ算出する。

【００５６】係る場合の一般的な補正式は次のようにな
る。

【００５７】（１）ゲート層マーク検出結果によるＸ方向の補正式 ΔＸ＝Ａ０（ＧＡＴＥ）＋Ａ１（ＧＡＴＥ）Ｘ＋（１−Ａ２（ＧＡＴＥ））Ｙ＋Ａ３（ＧＡＴＥ）ＸＹ…………（１）（２）ゲート層マーク検出結果によるＹ方向の補正式 ΔＹ＝Ｂ０（ＧＡＴＥ）＋（１−Ｂ１（ＧＡＴＥ））Ｘ＋Ｂ２（ＧＡＴＥ）Ｙ＋Ｂ３（ＧＡＴＥ）ＸＹ…………（２）（３）配線層マーク検出結果によるＸ方向の補正式 ΔＸ＝Ａ０（ＢＩＴ）＋Ａ１（ＢＩＴ）Ｘ＋（１−Ａ２（ＢＩＴ））Ｙ＋Ａ３（ＢＩＴ）ＸＹ…………（３）（４）配線層マーク検出結果によるＹ方向の補正式 ΔＹ＝Ｂ０（ＢＩＴ）＋（１−Ｂ１（ＢＩＴ））Ｘ＋Ｂ２（ＢＩＴ）Ｙ＋Ｂ３（ＢＩＴ）ＸＹ…………（４）ここで、Ａ０、Ｂ０はシフト項、Ａ１、Ｂ２はゲイン
（倍率）項、Ｂ１、Ａ２はローテーション項、Ａ３、Ｂ
３は台形項となる。

【００５８】つまり、本発明に於いては、一つのチップ
１３内の予め定められた複数個所の部位のそれぞれの部
位に於ける現在の座標値と基準手段に於ける当該同一部
位の座標値とを比較して差分値を検出し、当該差分値を
０にする様な補正値をＸ軸方向及びＹ軸方向に分割して
ベクトル型式で求めるものである。

【００５９】次に、上記した補正式を使用して、実際に
アライメント補正を行う方法の具体例を説明する。

【００６０】先ず、既に形成されている第１層３０と第
２層３１に於けるゲート電極部２１のパターンと配線２
０のパターンのずれの状態を当該アライメントマーク１
２を使用して検出した結果をそれぞれ図２（Ｂ）と図２
（Ａ）に示す。

【００６１】つまり、図１（Ａ）は、配線層３１に於け
る配線部２０のパターンが当所の基準パターン位置から
どれだけずれているかを示すものであり、図中の点線
は、基準となるパターン位置を示すものである。

【００６２】同様に図１（Ｂ）は、ゲート層３０に於け
るゲート電極２１のパターンが当所の基準パターン位置
からどれだけずれているかを示すものであり、図中の点
線は、基準となるパターン位置を示すものである。

【００６３】続いて、上記の様に構成された半導体基板
１０２の当該ゲート電極部２１と配線部２０とによって
囲まれている閉鎖状領域３５内にコンタクト２２を形成
する場合の電子線の露光位置をアライメントする方法の
具体例を以下に説明する。

【００６４】即ち、図１の具体例を参照して説明するな
らば、先ず、露光するコンタクトホール層３２の、ゲー
ト層３１と配線層３１に対する重ね合わせマージンを判
定する。

【００６５】即ち、本具体例の場合、Ｘ方向はゲート２
１に対する重ね合わせマージンが小さく、Ｙ方向は配線
２０に対する重ね合わせマージンが小さい様な構造にな
っている。

【００６６】係る具体例に於て、重ね合わせマージンを
判定する際は、各パターンデータの基準データは、使用
される電子線露光装置の記憶装置に記憶されている、ゲ
ート層３０のパターンデータと、配線層３１のパターン
データを用いる事が望ましい。本判定に基づき、Ｘ方向
に対する補正式はゲート層３０のアライメントマーク検
出結果による補正式（１）が選択されて使用されるが、
Ｙ方向に対する補正式は、配線層３１のアライメントマ
ーク検出結果による補正式（４）が選択されて使用され
る。

【００６７】本発明に於ける当該電子線露光方法は、上
記したゲート層３０と配線層３１のそれぞれのアライメ
ントマーク検出結果による補正式である各補正式（１）
と（４）を使用して、当該電子線の露光位置を決定し、
当該電子線の露光を行う際の重ね合わせ補正を行う。

【００６８】図３には、本発明に係る上記の補正式を使
用して演算された補正値の大きさをＸ軸、Ｙ軸のぞれぞ
れの方向に於けるベクトルで示したものである。

【００６９】つまり、図３（Ａ）は、図２（Ａ）で示さ
れたチップ１３内部に於ける配線層３１に於ける配線パ
ターンのずれを補正する為に、上記補正式（４）を使用
して求められたＹ軸方向の補正値ベクトルを各チップ内
部に於ける複数個の所定の部位のそれぞれに付いて求め
たものである。

【００７０】一方、、図３（Ｂ）は、図２（Ｂ）で示さ
れたチップ１３内部に於けるゲート層２０に於ける電極
部２１のパターンずれを補正する為に、上記補正式
（１）を使用して求められたＸ軸方向の補正値ベクトル
を各チップ内部に於ける複数個の所定の部位のそれぞれ
に付いて求めたものである。

【００７１】つまり、図３に示す様に、現在の時点に於
いて上記した状態にある下地に対して、新たな導電性部
材を形成する場合に、新たに電子線を露光する際の露光
位置データを当該補正値を使用して補正する事によっ
て、現在の時点に於ける上記した状態にある下地に対し
て正確な位置に導電性部材を形成する事が可能と成る。
本発明に於いては、上記した様に、重ね合わせマージン
の厳しい方向に合わせた、補正値を採用する事によっ
て、より高精度な重ね合わせ補正を行うことができる。

【００７２】本具体例では、補正式をＸ，Ｙ方向に分割
したが、もちろん任意の座標軸に従い分割してもよい。
また、本具体例では２層の下地に対する重ね合わせの例
を用いたが、もちろん３層以上の下地に対する重ね合わ
せにも適用できる。

【００７３】上記に説明した電子線露光方法によれば、
少なくとも積層された複数の層３０〜３２のそれぞれに
形成される個別の導電性部材２０、２１のパターンと当
該導電性部材により形成された閉鎖領域３５に別の導電
性部材２２を配置形成するに際し、当該それぞれの導電
性部材２０、２１と当該別の導電性部材２２との間の重
ね合わせマージンを演算し、当該重ね合わせマージンに
対する演算結果に基づいて、当該電子線の露光位置を決
定する際に使用すべき当該Ｘ方向及びＹ方向のそれぞれ
の補正値が各層毎に設定されるＸ方向及びＹ方向のそれ
ぞれの補正値から選択される様に構成する事が好まし
い。

【００７４】更に、本発明に於いては、当該補正値の選
択に際しては、当該別の導電性部材２２とそれぞれの層
に於ける導電性部材２０、２１との間の重ね合わせマー
ジンの小さい方の方向の座標軸を持つ補正値が優先的に
選択される様に構成する事が望ましい。

【００７５】又、本発明に於いては、当該電子線を露光
する露光位置を決定するに際しては、当該補正値を当該
予め定められた当該電子線の露光位置座標に対して加算
平均或いは加重平均等の合成処理を行って決定する事も
望ましい。

【００７６】つまり、本発明に於ける電子線露光方法に
於いては、２層以上のレイヤで構成される下地に対し、
重ね合わせを行う電子線露光方法において、重ね合わさ
れるべき２層以上の下地の、電子線露光を行う層に対す
る各方向の重ね合わせ許容値を算出し、下地で作成した
アライメントマークの検出結果による補正式を、加算す
るべき各方向成分に分割し、許容値の小さい方向成分を
抽出し、加算平均を行う事を特徴とするものである。

【００７７】上記した具体例に於ける電子線露光方法或
いは半導体装置の製造方法の構成手順を図１３に示すフ
ローチャートを参照して説明する。

【００７８】即ち、互いに異なるパターンにより形成さ
れた導電性部材がそれぞれ個別に配置された複数層の半
導体層が積層されて構成された半導体装置に於いて、当
該各層の導電性部材によって形成される個々の閉鎖状領
域内に、別の導電性部材を、当該各層に形成されている
それぞれの導電性部材の何れにも干渉しない様に電子線
露光方法を使用して、当該各層を貫通させて形成する電
子線露光方法或いは半導体装置の製造方法に於いて、当
該電子線露光方法或いは半導体装置の製造方法がスター
トすると、先ず、ステップ（１）に於て、個々のチップ
１３の所定の位置に配置されている、一つの層３０に形
成されている導電性部材２１のパターンを形成する際に
使用された一つのアライメントマーク１２を検出する第
１の工程が実行され、次いで、ステップ（２）に進ん
で、個々のチップ１３の所定の位置に配置されている、
別の層３１に形成されている導電性部材２０のパターン
を形成する際に使用された別のアライメントマーク１
２’を検出する第２の工程が実行される。

【００７９】その後、ステップ（３）に進んで、当該検
出結果に基づいて、それぞれの層に於いて、当該アライ
メントマーク１２、１２’の基準座標値に対するずれを
補正する為の補正式をＸ軸方向とＹ軸方向とに分離して
個別に演算する第３の工程が実行され、その後ステップ
（４）に於て、当該１の層３０と別の層３１に個別に形
成されているそれぞれの導電性部材２１、２０のパター
ンに関する基準値と、新たに形成される当該別の導電性
部材２２との重合わせマージンの程度を各層毎にそれぞ
れＸ軸方向とＹ軸方向とに関して演算する第４の工程が
実行される。

【００８０】その後、ステップ（５）に進んで、それぞ
れの層に於ける当該Ｘ軸方向とＹ軸方向の重合わせマー
ジンの内から、当該マージンの少ない軸方向を判定し
て、当該軸方向の当該補正値をそれぞれの層から選択す
る第５の工程が実行される。

【００８１】次いで、ステップ（６）に進んで、当該選
択された当該Ｘ軸方向とＹ軸方向のそれぞれの補正値を
使用して当該電子線の露光位置を補正する第６の工程が
実行され、次いでステップ（７）に進んで、当該補正に
より決定された電子線の露光位置に対して露光処理が実
行され、それによって目的の半導体装置が形成されエン
ドとなる。

【００８２】次に、本発明に係る電子線露光方法或いは
半導体装置の製造方法に関する他の具体例に付いて以下
に説明する。

【００８３】つまり、前記の具体例に於いては、ダイバ
イダイ（Ｄ／Ｄ）アライメント方式を使用した電子線露
光方法に付いて説明したが、本具体例に於いては、図１
２に示す様なグローバルアライメント方法を用いた場合
の電子線露光方法について説明する。

【００８４】当該グローバルアライメント方法は、前記
した様に、一つのウェハ１４上に形成された複数の試
料、例えばチップ１３、１３’、１３”・・から選択さ
れた予め定められた個数の複数のチップ上におけるアラ
イメントマーク１２を測定し、前記した補正値を演算し
た後、当該演算された補正値を使用してチップ間の配列
の誤差（シフト、ゲイン、ローテーション）を補正する
ものである。

【００８５】本具体例においても、試料１４上の選択さ
れた複数個のチップ上に形成されたゲート層３０及び配
線層３１のアライメントマークを１２、１２’をそれぞ
れ測定し、両層３０、３１に対して各々上記したと同様
の補正式を作成する。

【００８６】本具体例に於いては、チップ１３単位の情
報は持たず、チップ１３の配列の情報のみでが使用され
る。

【００８７】そのため、チップ１３の内部でのＸ軸方向
及びＹ軸方向による重ね合わせマージンは意味を持たな
い。

【００８８】そのため、本具体例に於いては、両者の設
計値における重ね合わせマージンを考慮し、両者の重ね
合わせマージンによる重み付けを用いた加重平均をと
る。

【００８９】例えば、ゲート層３０に対する重ね合わせ
マージンが４０ｎｍ、配線層３１に対する重ね合わせマ
ージンが６０ｎｍとする。

【００９０】この時、ゲート層３０のアライメントマー
ク１２の検出結果による補正量に０．６、配線層３１の
アライメントマーク１２’の検出結果による補正量に
０．４をかけて、両者を足し合わせる。

【００９１】係る演算結果を、本具体例に於ける重ね合
わせ補正式とする。

【００９２】又、本具体例に於いては、複数のアライメ
ントマークの検出結果を加重平均して、補正式を求める
ことも可能である。

【００９３】もちろん本発明に於いては、当該補正値の
処理方法に関しては、例えば、Ｘ軸方向には、前記した
具体例に於ける補正式のみを用い、Ｙ軸方向には前記具
体例により得られる補正値と本具体例により得られた補
正値との加重平均を取って使用するなど、さまざまな形
の合成処理が可能である。

【００９４】上記した本発明に於ける他の具体例の電子
線露光方法或いは半導体装置の製造方法を、図１４に示
すフローチャートを参照しながら説明する。

【００９５】即ち、互いに異なるパターンにより形成さ
れた導電性部材がそれぞれ個別に配置された複数層の半
導体層が積層されて構成された半導体装置に於いて、当
該各層の導電性部材によって形成される個々の閉鎖状領
域内に、別の導電性部材を、当該各層に形成されている
それぞれの導電性部材の何れにも干渉しない様に電子線
露光方法を使用して、当該各層を貫通させて形成する電
子線露光方法に於いて、スタート後、ステップ（１）に
於て、当該ウェハ１４内に形成された複数のチップ１３
の中から、予め定められた個数のチップ１３を選択する
第１の工程が実行され、次いでステップ（２）に進み、
当該ウェハ１４面内に配置されている、当該選択された
チップ１３に於ける一つの層３０に形成されている導電
性部材２１のパターンを形成する際に使用された一つの
アライメントマーク１２を検出する第２の工程が実行さ
れ、続いて、ステップ（３）に進み、当該ウェハ１４面
内に配置されている、選択されたチップ１３に於ける別
の層３１に形成されている導電性部材２０のパターンを
形成する際に使用された別のアライメントマーク１２’
を検出する第３の工程が実行される。

【００９６】その後、ステップ（４）に進んで、当該検
出結果に基づいて、それぞれの層３０、３１に於いて、
当該アライメントマーク１２、１２’の基準座標値に対
するずれを補正する為の補正式をＸ軸方向とＹ軸方向と
に分離して個別に演算する第４の工程が実行され、続い
て、ステップ（５）に於て、当該１の層３０と別の層３
１に個別に形成されているそれぞれの導電性部材２１、
２０のパターンに関する基準値、例えば、当該露光装置
の記憶装置に記憶されたパターンデータ、と当該別の導
電性部材２２との重合わせマージンを各層毎にそれぞれ
Ｘ軸方向とＹ軸方向とに関して演算する第５の工程が実
行される。

【００９７】次いで、ステップ（６）に於て、各層に於
ける当該Ｘ軸方向とＹ軸方向のそれぞれの補正値に、当
該各導電性部材２１、２０に対する重合わせマージンに
準じた重み付け係数を掛け合わせる第６の工程が実行さ
れ、続いて、ステップ（７）に於て、当該重み付けを行
った当該補正式を足し合わせて、重合わせ補正式を決定
する第７の工程が実行された後、ステップ（８）に進ん
で、当該決定されたそれぞれの補正値を使用して当該電
子線の露光位置を補正する第８の工程が実行され、次い
でステップ（９）に於て、当該補正により決定された電
子線の露光位置に対して露光処理が実行され、それによ
って目的の半導体装置が形成されエンドとなる。

【００９８】尚、本発明に於ける半導体装置の製造方法
としては、上記した様な電子線露光方法を使用して、互
いに異なるパターンにより形成された導電性部材がそれ
ぞれ個別に配置された複数層の半導体層が積層されて構
成された半導体装置を製造するものである。

【００９９】

【発明の効果】本発明に係る当該電子線露光方法及び半
導体装置の製造方法は、上記した様な技術構成を採用し
ているので、２層以上のレイヤで構成される下地に対
し、重ね合わせを行う電子線露光方法において、より高
精度な重ね合わせ補正を行うことができ、それによっ
て、微細化された多層化配線層からなる半導体装置であ
って、高品質で歩止まりの高い半導体装置をうる電子線
露光方法が得られると言う効果を発揮するものである。

【図面の簡単な説明】

【図１】図１（Ａ）は、本発明による電子線露光方法の
一具体例に於て使用される半導体装置の構成例を説明す
る平面図であり、図１（Ｂ）は、その断面図である。

【図２】図２（Ａ）及び図２（Ｂ）は、本発明に係る電
子線露光方法に於て、アライメントのずれの状態を説明
する図である。

【図３】図３（Ａ）及び図２（Ｂ）は、本発明に係る電
子線露光方法に於て、アライメントのずれを補正する補
正値をベクトル量で表示した図である。

【図４】図４（Ａ）〜（Ｃ）は、本発明に係る電子線露
光方法に於て使用されるアライメントマークの構成例を
示す平面図である。

【図５】図５は、従来の電子線露光装置の構成例を示す
断面図である。

【図６】図６は、従来の電子線露光方法に於ける電子線
によるアライメントマークの走査状態を説明する図であ
る。

【図７】図７は、図６による電子線露光方法に於ける電
子線によるアライメントマークの走査で得られる走査波
形を示す図である。

【図８】図８は、各層に於ける導電性部材のパターン
が、基準データに対してシフトした状態を示す図であ
る。

【図９】図９は、各層に於ける導電性部材のパターン
が、基準データに対して拡大（ゲイン）した状態を示す
図である。

【図１０】図１０は、各層に於ける導電性部材のパター
ンが、基準データに対して回転した状態を示す図であ
る。

【図１１】図１１は、チップの周縁部に形成されたアラ
イメントマークの構成例を示す平面図である。

【図１２】図１２は、ウェハ上に形成されたチップに形
成されたアライメントマークの構成例を示す平面図であ
る。

【図１３】図１３は、本発明に係る電子線露光方法の一
具体例に於ける操作手順を説明するフローチャートであ
る。

【図１４】図１４は、本発明に係る電子線露光方法の他
の具体例に於ける操作手順を説明するフローチャートで
ある。

【符号の説明】

１…電子銃２…第１アパチャ３…偏向器４…第２アパチャ３…成形偏向器５…縮小レンズ６…対物レンズ７…位置決め偏向器（主偏向器）８…反射電子検出器９…試料１０…Ｘ、Ｙステージ１１…電子線露光装置１２…アライメントマーク１３…チップ１４…ウェハ２０…第２の導電性部材、配線２１…第１の導電性部材、ゲート電極２２…第３の導電性部材、コンタクト部３０…第１の層、ゲート層３１…第２の層、配線層３２…第３の層、コンタクト層３４…ビアホール３５…閉鎖状領域３６…コンタクト配線１００…半導体装置１０２…半導体基板

Claims

【特許請求の範囲】

【請求項１】互いに異なるパターンにより形成された
導電性部材がそれぞれ個別に配置された複数層の半導体
層が積層されて構成された半導体装置に於いて、当該各
層の導電性部材によって形成される個々の閉鎖状領域内
に、別の導電性部材を、当該各層に形成されているそれ
ぞれの導電性部材の何れにも干渉しない様に電子線露光
方法を使用して、当該各層を貫通させて形成するに際
し、それぞれの層のパターンに対して予め設けられてい
る個別のアライメントマークを個別に検出し、当該それ
ぞれの層に於いて、個々のパターン若しくは当該半導体
装置全体のパターンが基準座標値に対してどれだけずれ
ているかを示す差分値を算出して、当該差分値を補正す
る為の補正値を当該各層毎に求め、当該補正値の何れか
を選択的に使用して、当該別の導電性部材を当該閉鎖領
域内に形成する際の当該電子線の露光位置を決定する事
を特徴とする電子線露光方法。
【請求項２】少なくとも第１の導電性部材が予め定め
られた第１のパターンに従って配置されている第１の層
と、第２の導電性部材が予め定められた第２のパターン
に従って配置されている第２の層とが積層されて構成さ
れた半導体基板内に、第３の導電性部材を当該第１と第
２の導電性部材により形成される閉鎖状領域内に当該第
１と第２の導電性部材の何れにも干渉しない様に電子線
露光方法を使用して形成する方法に際し、当該第１と第
２の層のそれぞれのパターンに対して、当該基板上に予
め設けられている個々のアライメントマークを個別に検
出し、当該各層に於ける当該個々のパターン若しくは当
該半導体装置全体のパターンの、それぞれの層に於ける
基準座標値に対するずれの程度を補正する補正値を求
め、当該補正値の何れかを選択的に使用して、当該第３
の導電性部材を当該閉鎖領域内に形成する際の当該電子
線の露光位置を決定する事を特徴とする請求項１記載の
電子線露光方法。
【請求項３】当該第１の層がゲートレイヤで当該第１
の導電性部材が、ゲート配線であり、当該第２の層が配
線レイヤであり当該第２の導電性部材は配線であり、又
第３の導電性部材がコンタクト配線である事を特徴とす
る請求項１又は２に記載の電子線露光方法。
【請求項４】当該第１の層がフィールドレイヤで当該
第１の導電性部材が、フィールド領域であり、当該第２
の層がゲートレイヤであり当該第２の導電性部材はゲー
ト配線であり、又第３の導電性部材がコンタクト配線で
ある事を特徴とする請求項１又は２に記載の電子線露光
方法。
【請求項５】当該アライメントマークは、個々のチッ
プに対して個別に設けられている事を特徴とする請求項
１乃至４の何れかに記載の電子線露光方法。
【請求項６】当該アライメントマークは、複数個のチ
ップを含むウェハの所定の部位に複数個設けられている
事を特徴とする請求項１乃至４の何れかに記載の電子線
露光方法。
【請求項７】当該各層毎の個々のアライメントマーク
が、当該チップ内部若しくは当該チップ間の適宜の部位
に互いに近接して配置されている事を特徴とする請求項
１乃至６の何れかに記載の電子線露光方法。
【請求項８】当該アライメントマークの検出結果に基
づいて、各層毎に於ける当該チップ間パターンの基準値
からの位置ずれ、或いは各層毎に於ける各チップ内に於
けるパターンの基準値からの位置ずれを個別に検出し、
当該検出された位置ずれ情報から、当該位置ずれを補正
する為の各層毎の補正値を演算して求め、当該補正値を
使用して、当該閉鎖領域内に第３の導電性部材を形成す
る為の電子線の露光位置を決定する事を特徴とする請求
項１乃至７の何れかに記載の電子線露光方法。
【請求項９】当該各層毎の補正値は、Ｘ方向及びＹ方
向のそれぞれの方向に対して求められるものである事を
特徴とする請求項８記載の電子線露光方法。
【請求項１０】当該各層毎の補正値は、Ｘ座標軸及び
Ｙ座標軸を任意の角度回転させたＸ方向及びＹ方向のそ
れぞれの方向に対して求められたものである事を特徴と
する請求項８記載の電子線露光方法。
【請求項１１】当該補正値は、シフト項、ゲイン項、
ローテーション項及び台形項とから構成されている事を
特徴とする請求項１乃至１０の何れかに記載の電子線露
光方法。
【請求項１２】少なくとも積層された複数の層のそれ
ぞれに形成される個別の導電性部材のパターンと当該導
電性部材により形成された閉鎖領域に別の導電性部材を
配置形成するに際し、当該それぞれの導電性部材と当該
別の導電性部材との間の重ね合わせマージンを演算し、
当該演算結果に基づいて、当該電子線の露光位置を決定
する際に使用すべき当該Ｘ方向及びＹ方向のそれぞれの
補正値が選択される様に構成する事を特徴とする請求項
８乃至１１の何れかに記載の電子線露光方法。
【請求項１３】当該補正値の選択に際しては、当該別
の導電性部材とそれぞれの層に於ける導電性部材との間
の重ね合わせマージンの小さい方の方向の座標軸を持つ
補正値が優先的に選択される様に構成する事を特徴とす
る請求項１２記載の電子線露光方法。
【請求項１４】当該電子線を露光する露光位置を決定
するに際しては、当該補正値を当該予め定められた当該
電子線の露光位置座標に対して加算平均或いは加重平均
等の合成処理を行って決定する事を特徴とする請求項１
２又は１３に記載の電子線露光方法。
【請求項１５】互いに異なるパターンにより形成され
た導電性部材がそれぞれ個別に配置された複数層の半導
体層が積層されて構成された半導体装置に於いて、当該
各層の導電性部材によって形成される個々の閉鎖状領域
内に、別の導電性部材を、当該各層に形成されているそ
れぞれの導電性部材の何れにも干渉しない様に電子線露
光方法を使用して、当該各層を貫通させて形成する電子
線露光方法に於いて、個々のチップの所定の位置に配置
されている、一つの層に形成されている導電性部材のパ
ターンを形成する際に使用された一つのアライメントマ
ークを検出する第１の工程、個々のチップの所定の位置
に配置されている、別の層に形成されている導電性部材
のパターンを形成する際に使用された別のアライメント
マークを検出する第２の工程、当該検出結果に基づい
て、それぞれの層に於いて、当該アライメントマークの
基準座標値に対するずれを補正する為の補正式をＸ軸方
向とＹ軸方向とに分離して個別に演算する第３の工程、
当該１の層と別の層に個別に形成されているそれぞれの
導電性部材のパターンに関する基準値と当該別の導電性
部材との重合わせマージンを各層毎にそれぞれＸ軸方向
とＹ軸方向とに関して演算する第４の工程、それぞれの
層に於ける当該Ｘ軸方向とＹ軸方向の重合わせマージン
の内から、当該マージンの少ない軸方向を判定して、当
該軸方向の当該補正値をそれぞれの層から選択する第５
の工程、当該選択された当該補正値を使用して、電子線
の露光位置を補正する第６の工程とから構成されている
事を特徴とする電子線露光方法。
【請求項１６】互いに異なるパターンにより形成され
た導電性部材がそれぞれ個別に配置された複数層の半導
体層が積層されて構成された半導体装置に於いて、当該
各層の導電性部材によって形成される個々の閉鎖状領域
内に、別の導電性部材を、当該各層に形成されているそ
れぞれの導電性部材の何れにも干渉しない様に電子線露
光方法を使用して、当該各層を貫通させて形成する電子
線露光方法に於いて、ウェハ面内に配置されている複数
のチップの中から、予め定められた所定の個数のチップ
を選択する第１の工程、当該選択されたチップに於ける
一つの層に形成されている導電性部材のパターンを形成
する際に使用された一つのアライメントマークを検出す
る第２の工程、当該選択されたチップに於ける別の層に
形成されている導電性部材のパターンを形成する際に使
用された別のアライメントマークを検出する第３の工
程、当該検出結果に基づいて、それぞれの層に於いて、
当該アライメントマークの基準座標値に対するずれを補
正する為の補正式をＸ軸方向とＹ軸方向とに分離して個
別に演算する第４の工程、当該１の層と別の層に個別に
形成されているそれぞれの導電性部材のパターンに関す
る基準値と当該別の導電性部材との重合わせマージンを
各層毎にそれぞれＸ軸方向とＹ軸方向とに関して演算す
る第５の工程、それぞれの層に於いて求められた当該補
正式に、前記した重合わせマージンに準じた重み付け係
数を掛け合わせる第６の工程、当該重み付けを行った当
該補正式を足し合わせ、重合わせ補正式となし、当該重
合わせ補正式を使用して重ね合わせ補正を行う第７の工
程、とから構成されている事を特徴とする電子線露光方
法。
【請求項１７】上記した請求項１乃至１６の何れかに
記載された電子線露光方法を使用して、互いに異なるパ
ターンにより形成された導電性部材がそれぞれ個別に配
置された複数層の半導体層が積層されて構成された半導
体装置を製造する事を特徴とする半導体装置の製造方
法。