KR19990025923A - 얼라인 측정 방법 - Google Patents

얼라인 측정 방법 Download PDF

Info

Publication number
KR19990025923A
KR19990025923A KR1019970047785A KR19970047785A KR19990025923A KR 19990025923 A KR19990025923 A KR 19990025923A KR 1019970047785 A KR1019970047785 A KR 1019970047785A KR 19970047785 A KR19970047785 A KR 19970047785A KR 19990025923 A KR19990025923 A KR 19990025923A
Authority
KR
South Korea
Prior art keywords
field
wafer
offset
alignment
value
Prior art date
Application number
KR1019970047785A
Other languages
English (en)
Inventor
권기성
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970047785A priority Critical patent/KR19990025923A/ko
Publication of KR19990025923A publication Critical patent/KR19990025923A/ko

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 리소그래피 공정 중 노광작업시 오버레이를 안정화 할 수 있는 얼라인 측정방법에 관한 것으로, 리소그래피 공정에서의 실리콘 웨이퍼 정렬시 다수개로 구분된 영역에서 필드의 한 좌표만을 이용하여 필드에 대한 보정항을 보정하는 싱글-사이트 정렬법(Single-site align)으로 웨이퍼 및 레티클에 대한 정보를 인식하여 오버레이 보정항을 보정함으로써 오버레이의 안정성을 향상시켜 소자의 공정 수율을 향상시킬 수 있는 기술에 관한 것이다.

Description

얼라인 측정 방법
본 발명은 얼라인(align) 측정방법에 관한 것으로, 특히 웨이퍼 정렬시 필드에 1개의 좌표만을 이용하여 오프셋(offset), 웨이퍼의 스케일(scale), 로테이션(rotation) 및, 레티클(reticle)의 리덕션(reduction), 로테이션(rotation)에 대한 보정값을 보정함으로써 소자의 공정 수율을 향상시키는 기술에 관한 것이다.
일반적인 반도체 소자의 리소그래피 공정에 있어서, 노광 장비의 웨이퍼 정렬방식으로는 범용정렬법과 멀티-사이트정렬법으로 나눈다.
도 1 은 종래의 얼라인 측정방법으로 범용정렬법에 의한 얼라인 측정방법을 도시한 평면도이다.
먼저, 범용정렬법은 실리콘 웨이퍼(10)에 정렬배치된 필드(field, 15)마다 1개의 정렬 좌표를 갖는데, 이 방법은 웨이퍼내에서 필드의 위치(필드와 필드간의 관계)를 오프셋(offset), 웨이퍼 스케일(wafer scale), 로테이션(rotation) 값으로 표현한다.
그러나, 필드 자체의 정보(필드내에서의 관계) 즉, 레티클 리덕션(reticle reduction), 레티클 로테이션(reticle rotation) 값을 가지지 못한다.
다시 말해, 범용정렬법은 필드에 대한 정보 즉, 레티클 리덕션, 레티클 로테이션값을 가지지 못함으로서 웨이퍼 공정시 그 웨이퍼군(1 LOT)의 조건을 위해 샘플마스킹을 하고, 오버레이(overlay)를 측정하여 레티클의 정보를 얻어야 한다.
이는 1개의 웨이퍼로 그 웨이퍼가 속해 있는 웨이퍼군(1 LOT)을 판단하여야 함으로 불안정한 공정일 뿐만 아니라 샘플마스킹의 작업으로 인한 시간 손실로 웨이퍼 공정의 쓰루-풋(Through-put)에 악영향을 미치게 된다.
도 2 는 종래의 얼라인 측정방법으로 멀티-사이트 정렬법에 의한 얼라인 측정방법을 도시한 평면도이다.
멀티-사이트(multi-site) 정렬법은 실리콘 웨이퍼(10)에 정렬배치된 하나의 필드(15)마다 3개 이상의 좌표를 가져야 하며, 이는 웨이퍼의 정보와 레티클의 정보를 가진다.
다시 말해, 멀티-사이트 정렬법은 정렬시 웨이퍼 및 레티클의 정보를 얻을 수 있어 안정적이며, 샘플마스킹의 시간손실을 줄일 수 있다.
그러나, 멀티-사이트 정렬법은 상기 범용정렬법에 비해 4배 시간을 요구되어 웨이퍼 공정의 쓰루-풋 측면에서 최적화된 공정이라 할 수 없다.
이에, 본 발명은 상기한 문제점을 해결하기 위한 것으로 실리콘 웨이퍼 상에 다수개의 필드를 정렬 배치하고 실리콘 웨이퍼의 중앙부를 기준으로 다수개의 등분으로 구분한 다음 필드의 1개 좌표만을 이용하여 웨이퍼 및 레티클에 대한 보정항을 산출함으로써 소자의 공정 수율을 향상시키는 얼라인 측정방법을 제공하는 데 그 목적이 있다.
도 1 및 도 2 는 종래 기술의 얼라인 측정 방법을 도시한 평면도
도 3 는 본 발명에 따른 얼라인 측정 방법을 도시한 평면도
도4의 (a)~(h) 는 본 발명에 따른 얼라인 측정시 웨이퍼 텀 및 필드 텀을 도시한 평면도
* 도면의 주요 부분에 대한 부호의 설명
10 : 실리콘 웨이퍼, 15 : 필드, a,b,c,d : 제 1,2,3,4영역
상기 목적을 달성하기 위해 본 발명에 따른 얼라인 측정방법은
개개의 필드 자체 및 웨이퍼에 대한 정보를 갖는 다수개의 필드가 정렬되어 형성된 실리콘 웨이퍼에 있어서,
상기 실리콘 웨이퍼를 중앙부를 기준으로 다수개의 영역으로 구분하여 필드의 각 정렬자리의 정보를 dx, dy 라 하고, 중앙부에서 정렬자리 까지의 거리를 X,Y라하여
dx=offset χ+wafer X ·scale X + wafer Y ·rot Y
dy=offset y +wafer Y ·scale Y + wafer X ·rot X ---(식1)
여기서,χ는 필드에 대한 임의의 영역, y는 필드에 대한 임의의 영역
offset χ = offset x(field) + field mag x·Y - field rot y X·Y
offset y = offset y(field) + field mag y ·Y - field rot y·Y ---(식2)
여기서, χ는 필드에 대한 임의의 영역, y는 필드에 대한 임의의 영역
상기 식(1) 및 식(2)의 좌표값을 기초로 연립방정식에 의해 필드에 대한 평균값 및 웨이퍼에 대한 보정값을 측정하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 얼라인 측정방법에 대하여 상세히 설명하기로 한다.
도 3 은 본 발명에 따른 얼라인 측정방법을 도시한 평면도이다.
실리콘 웨이퍼(10) 상에 다수개의 필드(15)를 정렬 배치하는데 실리콘 웨이퍼(10)의 중앙부를 기준으로 4개(a,b,c,d)의 영역으로 구분하여 X과 Y축의 좌표로 웨이퍼와 레티클에 대한 보정값을 산출한다.
이 때, 상기 실리콘 웨이퍼(10)의 맵(map) 등분은 3등분 내지 8등분으로 구분할 수 있다.
또한, 상기 실리콘 웨이퍼의 맵 구성은 X: 홀수, Y: 홀수 / X: 홀수, Y: 짝수 / X: 짝수, Y: 홀수 / X: 짝수, Y: 짝수 로 구성된다.
여기서, 상기 제 1영역(a)은 필드(15)의 상위 우측(upper right)에 대한 정보와 웨이퍼에 대한 정보를 갖으며, 상기 제 2영역(b)은 필드(15)의 상위 좌측(upper left)에 대한 정보와 웨이퍼에 대한 정보를 갖는다.
그리고, 상기 제 3영역(a)은 필드(15)의 하위 좌측(upper left)에 대한 정보와 웨이퍼에 대한 정보를 갖으며, 상기 제 4영역(d)은 필드(15)의 하위 우측(upper right)에 대한 정보와 웨이퍼에 대한 정보를 갖는다.
따라서, 상기 제 1,2,3,4 영역(a,b,c,d) 의 평균값은 필드(15)의 리덕션값과 로테이션값을 산출 할 수 있으며, 그외 웨이퍼의 스케일과 로테이션값도 알수 있게 된다.
이때, 도 4의 (a)~(h) 도시된 바와 같이(실선은 전(前) 마스크패턴, 점선은 현(現)마스크패턴을 나타냄) 웨이퍼 텀(wafer term, 필드와 필드간의 관계)에서 상기 웨이퍼의 스케일값이 (+) 일 경우 (도 4의 (a)), 전(前)마스크패턴의 바깥쪽으로 현(現)마스크패턴이 어긋난 상태를 나타내고, 웨이퍼의 스케일값이 (-) 일 경우(도 4의 (b)), 전(前)마스크패턴의 안쪽으로 현(現)마스크패턴이 어긋난 상태를 나타내며, 웨이퍼의 로테이션값이(+) 일 경우(도 4의 (c)), 전(前)마스크패턴의 시계 반대방향쪽으로 현(現)마스크패턴이 어긋난 상태를 나타내고, 웨이퍼의 로테이션값이 (-) 일 경우(도 4의 (d)), 전(前)마스크패턴의 시계방향쪽으로 현(現)마스크패턴이 어긋난 상태를 나타낸다.
또한, 필드 텀(field term, 필드내에서의 관계)에서 리덕션값이 (+) 일 경우(도 4의 (e)), 전(前)마스크패턴 바깥쪽으로 현(現)마스크패턴이 중첩되고, 리덕션값이 (-) 일 경우(도 4의 (f)), 전(前)마스크패턴 안쪽으로 현(現)마스크패턴이 중첩되며, 로테이션값이 (+) 일 경우(도 4의 (g)), 전(前)마스크패턴의 반시계 방향으로 대칭되게 현(現)마스크패턴이 중첩되고, 로테이션값이 (-) 일 경우(도 4의 (h)), 전(前)마스크패턴의 시계 방향으로 대칭되게 현(現)마스크패턴이 중첩된 상태를 나타낸다.
상기 제 1,2,3,4영역(a,b,c,d) 의 평균값 산출방법은 다음과 같다.
먼저, 제 1영역(a)의 평균값의 산출방법은 필드(15)의 각 정렬 자리의 정보를 dx, dy라 하고, 중앙부에서 정렬 자리 까지의 거리를 X,Y라 하면 다음과 같은 식이 성립된다.
dx = offset x1 + wafer X ·scale X + wafer Y ·rot Y --- 식(1)
dy = offset y1 + wafer Y ·scale Y + wafer X ·rot X --- 식(2)
여기서, 각 영역의 필드에 3개의 정렬 좌표가 있으면 상기 식(1)과 식(2)를 연립방정식에 의해 offset x1, offset y1, wafer X Y scale, wafer X Y rot 값을 산출할 수 있게 된다.
이 때, offset x1, offset y1 값은 필드(15)의 상위 우측(upper right)값을 나타내며, 상기와 같은 방법으로 제 2,3,4영역(b,c,d)에 대한 평균값을 동일한 방법으로 산술할 수 있다.
여기서, 상기 웨이퍼에 대한 각항은 기본적으로 웨이퍼의 중앙부를 중심으로한 상대적인 값이므로 각 영역에서 구해진 값은 동일해야 한다.
또한, 상기 (offset x1, offset y1 ...) 값으로 필드에 대한 리덕션값과 로테이션값의 산출할 수 있는데 산출 방법은 다음과 같다.
offset x1 = offset x(field) + field mag x·X -field rot x·Y ---식(3)
offset y1 = offset y(field) + field mag y·Y -field rot y·Y ---식(4)
상기 식(3)과 식(4)를 연립방정식에 의해 산술하면
offset x2 x3 x4, offset y2 y3 y4에 대한 필드의 리덕션과 로테이션값을 산출할 수 있게 된다.
상기와 같은 정렬방법에 사용되는 노광장비로는 스테퍼(stepper) 및, 스캔(scan)장비가 이용된다.
여기서, 상기 스테퍼장비를 사용하는 경우 필드 맵(mag) X Y, 필드 로트(rot)X Y 값을 평균하여 보정값을 보정하고, 스캔장비를 사용하는 경우 상기 필드 맵(mag) X Y, 필드 로트(rot)X Y 값을 각각의 보정값으로 보정한다.
즉, 상기와 같이 정렬방법은 1개의 사이트 정렬을 이용함으로써 멀티-사이트 정렬효과를 얻을 수 있게 된다.
상기한 바와같이 본 발명에 따르면, 웨이펴 정렬시 필드에 1개의 좌표만을 이용하여 오프셋(offset), 웨이퍼 스케일(scale), 로테이션(rotation) 및, 레티클(reticle)의 리덕션(reduction), 로테이션(rotation)에 대한 보정값을 보정함으로써 정렬에 소요되는 시간이 멀티-사이트 정렬법에 소요되는 시간과 동일하여 웨이펴 공정의 쓰루-풋에 영향을 주지 않고 필드의 정렬을 보정 할 수 있어 오버레이의 안정성을 향상시켜 소자의 공정 수율을 향상시키는 이점이 있다.

Claims (4)

  1. 개개의 필드 자체 및 웨이퍼에 대한 정보를 갖는 다수개의 필드가 정렬되어 형성된 실리콘 웨이퍼에 있어서,
    상기 실리콘 웨이퍼의 중앙부를 기준으로 다수개의 영역으로 구분하여 필드의 각 정렬자리의 정보를 dx, dy 라 하고, 중앙부에서 정렬자리 까지의 거리를 X, Y라 하여
    dx = offset χ + wafer X·scale X +wafer Y·rot Y
    dy = offset y + wafer Y·scale Y +wafer X·rot X ---(식1)
    여기서, χ 는 필드에 대한 임의의 영역, y 는 필드에 대한 임의의 영역
    offset χ = offset x(field) + field mag x·X - field rot x·Y
    offset y = offset y(field) + field mag y·Y - field rot y·Y ---(식2)
    여기서, χ는 필드에 대한 임의의 영역, y는 필드에 대한 임의의 영역
    상기 식(1) 및 식 (2)의 좌표값을 기초로 연립방정식에 의해 필드에 대한 평균값 및 웨이퍼에 대한 보정값을 측정하는 얼라인 측정방법.
  2. 제 1 항에 있어서, 상기 실리콘 웨이퍼의 맵 구성은 X: 홀수, Y: 홀수/X: 홀수, Y: 짝수/ X: 짝수, Y: 홀수/X: 짝수, Y: 짝수 로 구성된 특징으로 하는 얼라인 측정방법.
  3. 제 1 항에 있어서, 상기 실리콘 웨이퍼의 맵구성은 3등분 내지 8등분으로 형성된 것을 특징으로 하는 얼라인 측정방법.
  4. 제 1항에 있어서, 상기 오버레이값 산출시 스테퍼장비를 사용하는 경우 필드 맵(mag) X Y, 필드 로트(rot)X Y 값을 평균하여 보정값을 보정하고, 스캔장비를 사용하는 경우 상기 필드 맵(mag)X Y, 필드 로트(rot)X Y 값을 각각의 보정값으로 보정하는 것을 특징으로 하는 얼라인 측정방법.
KR1019970047785A 1997-09-19 1997-09-19 얼라인 측정 방법 KR19990025923A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970047785A KR19990025923A (ko) 1997-09-19 1997-09-19 얼라인 측정 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970047785A KR19990025923A (ko) 1997-09-19 1997-09-19 얼라인 측정 방법

Publications (1)

Publication Number Publication Date
KR19990025923A true KR19990025923A (ko) 1999-04-06

Family

ID=66043944

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970047785A KR19990025923A (ko) 1997-09-19 1997-09-19 얼라인 측정 방법

Country Status (1)

Country Link
KR (1) KR19990025923A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010021289A (ko) * 1999-08-13 2001-03-15 가네꼬 히사시 전자빔노광방법 및 반도체장치 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010021289A (ko) * 1999-08-13 2001-03-15 가네꼬 히사시 전자빔노광방법 및 반도체장치 제조방법

Similar Documents

Publication Publication Date Title
US6150231A (en) Overlay measurement technique using moire patterns
US6132910A (en) Method of implementing electron beam lithography using uniquely positioned alignment marks and a wafer with such alignment marks
JP2988393B2 (ja) 露光方法
EP0895279A4 (en) METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE
JPH02143544A (ja) 目合せ用バーニヤパターンを備えた半導体装置
KR960018774A (ko) 얼라인먼트방법 및 반도체노광방법
KR100194255B1 (ko) 레티클 패턴 위치 맞춤 방법
KR19990025923A (ko) 얼라인 측정 방법
KR100904732B1 (ko) 오정렬 가늠 마크를 이용한 정렬도 측정 방법
JPS60163110A (ja) 位置合わせ装置
JP2001015419A (ja) 露光方法、レチクル及び半導体装置の製造方法
EP0538675B1 (en) Electron beam lithography method
JP2806242B2 (ja) 電子線露光の位置合わせマークおよび電子線露光の位置合わせマークの検出方法
JP3372685B2 (ja) 半導体露光装置
KR960007621B1 (ko) 반도체 소자의 중첩 오차 보정방법
CN111508825B (zh) 一种器件偏移监测方法、半导体器件及其制作方法
KR100271631B1 (ko) 반도체웨이퍼제조용얼라인키형성구조
KR0179148B1 (ko) 정렬도 측정용 오버레이 패턴구조
JPH0523490B2 (ko)
JPS5742128A (en) Exposing method by electron beam
KR0144079B1 (ko) 웨이퍼의 정렬용 버니어
JPH04255210A (ja) 位置合わせ方法
JPH02305433A (ja) 位置合わせ方法
JPH10161324A (ja) 投影露光方法
KR19990070018A (ko) 반도체 소자의 오정렬 측정 패턴

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application