KR20010021289A - 전자빔노광방법 및 반도체장치 제조방법 - Google Patents

Abstract

본 발명의 전자빔노광방법은, 도전성부재들에 의해 미리 형성된 폐쇄영역에 전자빔노광을 사용하여 각 층들을 관통하고 미리 형성된 어느 도전성부재와 간섭되지 않도록 별도의 도전성부재를 형성하는 경우에, 도전성부재들의 패턴에 대하여 각 층에 설치된 개개의 얼라인먼트마크들을 개별적으로 검출하고, 각 층들마다 기준좌표값들에 대한 이들 층에서의 패턴들의 위치오프셋 정도를 나타내는 차이값을 산출하고, 이들 차이값들을 보정하기 위한 보정값들(X,Y)을 각 층마다 결정하고, 이들로부터 한 세트의 보정값(X,Y)을 선택하여 전자빔노광을 위한 위치를 결정하는 데 사용하여 폐쇄영역내에 별도의 도전성부재를 형성한다.

Description

전자빔노광방법 및 반도체장치 제조방법{A method for electron beam exposure and a method for manufacturing a semiconductor device}

본 발명은, 전자빔노광방법에 관한 것으로서, 보다 상세하게는, 다층배선구조를 가지는 반도체장치에 있어서, 배선형성시에 사용되는 전자빔의 조사위치를 결정하는 위치결정방법과, 그러한 구조를 사용한 반도체장치의 제조방법에 관한 것이다.

반도체장치의 집적도가 증가함에 따라, 복수개의 적층된 반도체층을 갖는 다층반도체장치가 사용되어 왔다. 이 사용에 따라, 각 층의 배선 또는 전극들과 다른 층들의 배선 또는 전극들간을 어떻게 접속시키는 가의 문제점, 또는 다른 층들의 배선들 또는 전극들과 간섭되지 않도록 배선층 또는 전극을 어떻게 형성하는 가의 문제점등을 포함하는 기술적인 문제점들이 해결되어야 한다.

요컨대, 복수개의 층을 갖는 반도체장치에서 다른 형성된 배선들 또는 전극들에 대하여 새로운 배선 또는 전극이 형성되는 경우, 또는 접속이 형성되는 경우에,위치결정중 하나, 즉 얼라인먼트를 어떻게 결정하는 가의 문제점이 발생한다.

특히, 최근에 반도체장치의 미세화경향이 증대됨에 따라, 얼라인먼트의 문제가 더욱 심각해지고 있다.

이하, 관련되는 첨부도면을 참조하여, 다층반도체장치에 사용되는 종래의 얼라인먼트방법을 설명한다.

도 4a, 4b, 4c는, 종래에 사용되던 전자빔노광을 위한 얼라인먼트방법을 나타내는 도면으로서, 포개져야 하는 복수층의 기초가 노광될 때, 층들의 각 층에 대하여 패턴노광이 수행될 때마다, 소정의 전자빔에 의해 검출가능한 복수개의 얼라인먼트마크(12)가 칩주변의 영역 또는 웨이퍼의 소정 위치에 형성된다.

일반적으로, 도 4a, 4b, 4c에 도시된 바와 같이, 얼라인먼트마크(12)는, 예컨대, 십자형(도 4a참조), 우물정자(井)형(도 4b참조), L자형(도 4c참조)등이 있으며, 이 마크들은 양측으로 수십 ㎛의 크기를 가진다.

이들 얼라인먼트마크(12)는, 도 11에 도시된 바와 같이, 각 칩(13)의 네 코너에 배치는 경우가 많다.

다시 말하면, 복수개의 얼라인먼트마크(12,12',12",12'")등은 적절한 위치, 예컨대, 각 칩(13)의 네 코너에 배치된다.

개개의 얼라인먼트마크는, 서로 다른 층들상에 배선 또는 전극을 형성하는 도전성부재들의 패턴에 대한 기준위치를 나타낸다.

예를들면, 얼라인먼트마크(12)는 제 1층에서 필드부를 구성하는 패턴을 형성할 때 사용된 얼라인먼트마크이고, 얼라인먼트마크(12')는 제 2층에서, 게이트전극을 구성하는 패턴을 형성할 때 사용된 얼라인먼트마크이며, 얼라인먼트마크(12'")는 제 3층에서, 예컨대, 배선(예컨대, 비트라인등)을 형성하는 패턴을 형성할 때 사용된 얼라인먼트마크이다.

다른 예로는, 도 12에 도시된 바와 같이, 복수개의 얼라인먼트마크(12,12',12",12'"등)가 웨이퍼(14)상에 형성된 다수의 칩(13,13',13"등)으로부터 선택된 복수의 칩의 소정위치들에 도 l1에 도시된 바와 동일한 방식으로 형성된다.

이 예에서, 각 칩의 내부에서 위치를 보정하는 것이 불가능하지만, 전체 웨이퍼의 오프셋의 상태가 분석되어 위치어긋남의 보정이 수행된다.

도 12의 웨이퍼(14)상에 얼라인먼트위치들로 선택된 얼라인먼트마크의 위치및 수는 특별히 특정되는 것은 아니지만, 경험상으로부터, 오프셋이 더욱 발생하기 쉬운 웨이퍼상의 위치들이 선택되는 것이 바람직하다.

다음에, 도 5를 참조하여, 이 전자빔노광방법을 수행하는 일반적인 장치를 설명한다.

특히, 도 5에서 명백해지는 바와 같이, 시료(9)가 XY스테이지(10)상에 배치되고, 전자빔이 XY스테이지(10)의 이동 또는 편향기(3,7)에 의해 시료(9)상의 임의의 위치로 조사된다.

도 5에서, 참조번호 1은 전자총을 나타내고, 2 및 4는 각각 제 1 및 제 2어퍼쳐를 나타내며, 3은 성형편향기, 5는 축소렌즈, 그리고 6은 대물렌즈를 나타내고, 7은 위치편향기(주편향기)를 나타내며, 8은 반사전자검출기를 나타낸다.

얼라인먼트가 수행되면, 노광칩의 네 코너에 배치된 얼라인먼트마크(12)가 전자빔의 편향중심으로 이동되도록 XY스테이지(10)가 이동된다.

다음에, 도 6에 도시된 바와 같이, 일측이 1㎛이며 정방형 또는 직사각형으로 성형된 전자빔이 X 및 Y방향으로 얼라인먼트마크들에 주사된다.

상기 주사가 수행될 때, 전자빔주사로부터의 반사전자가 전자빔검출기(8)에 의해 검출된다. 이 때, 얼라인먼트마크(12)의 단차 또는 재료의 차이에 의해 도 7에 도시된 바와 같은 반사전자신호가 얻어진다.

이 반사전자신호를 미분하고, 에지프로세스(edge process) 또는 대칭프로세스(symmetry process)로 처리하여 해당 얼라인먼트마크의 위치를 결정한다.

칩(13)의 네 코너에 배치된 얼라인먼트마크(12,12',12",12'"등)를 개별적으로 검출한 후, 각 검출결과들로부터, 도 8에 도시된 바와 같은 칩의 오프셋, 도 9에 도시된 바와 같은 칩의 이득(배율변화), 그리고 도 10에 도시된 바와 같은, 칩의 회전을 계산한다.

상기의 결과에 근거하여, 칩의 형상이 보정되고 노광이 수행된다. 상술한 방법을 D/D(die-by-die)얼라인먼트법이라고 한다.

얼라인먼트마크의 위치 및 수는 특별히 한정되지 않는다. 그러나, 일반적으로는, 각 칩의 네 구석 각각에 하나의 얼라인먼트마크가 제공되고, 네개의 얼라인먼트마크를 사용하여 오프셋이 검출되지만, 도 11 및 도 12에 도시된 바와 같이, 칩의 하나의 코너에 복수개의 얼라인먼트마크가 설치되는 것도 가능하다.

또한, 도 12에 도시된 바와 같이, 시료내의 수개의 얼라인먼트마크(12,12',12",12'"등)를 검출해서, 시료내의 칩위치에 대하여 오프셋, 이득, 그리고 회전을 보정하는 방법이 있으며, 이 방법을 글로발얼라인먼트법이라고 한다.

또한, 상술한 두 방법을 하나도 조합한 방법도 있다.

그러나, 상술한 방법들에 있어서, 복수개의 기초에 대하여 중첩이 수행될 때, 검출된 마크가 형성된 층이외의 층들에 대하여는 충분한 중첩보정을 수행하는 것이 곤란하다.

상술한 문제점을 해결하기 위하여, 현재에는, 도 1a 및 도 1b에 도시된 바와 같이, 게이트층 및 배선층에 대하여 엄격한 중첩마진을 사용하는 콘택홀층노광을 수행하는 방법이 고려될 수 있다.

즉, 배선층(31)상에 형성된 마크(20)를 사용하여 중첩을 보정하는 경우에는, 배선층(31)에 대하여 양호한 중첩보정이 행해질 수 있지만, 게이트층(30)과 배선층(31)이 서로 다른 왜곡(오프셋, 이득, 회전)을 가지는 경우에는, 게이트층(30)에 대하여 충분한 중첩보정이 수행되지 않는다.

이는, 배선층(31)상에 형성된 마크의 정보만으로 중첩보정값이 산출되어, 배선층(31)에 대한 게이트층(30)의 변동량보정을 불가능하게 하기 때문이다.

상술한 문제점을 해결하기 위한 일예가 일본 특개소56-167329호 공보에 개시되어 있다.

그러나, 상기 공보의 예에서는, 중첩용 얼라인먼트구조에 관한 기술도 개시되어 있지 않고, 다층반도체장치에서 사용되는 얼라인먼트방법에 관하여도 시사하고 있지 않다.

일본 특개소62-245265호 공보에서는, 리소그래피마스크 제조방법에 관하여 기재되어 있으며, 그 요지는, 마스크블랭크의 미리 정해진 위치에 얼라인먼트마크를 형성하는 것으로, 그 얼라인먼트를 검출하면서 마스크를 완성시키는 방법이 개시되어 있고, 다층반도체장치에서의 얼라인먼트방법에 관해서는 어떠한 개시나 시사도 되어 있지 않다.

또한, 일본 특개소64-81317호 공보 및 일본 특개평1-268123호 공보에서는, 얼라인먼트를 사용하여 위치결정을 수행하는 방법이 겨우 개시되어 있고, 다층반도체장치에서의 얼라인먼트방법에 관해서는 어떠한 개시나 시사도 되어 있지 않다.

일본 특개평4-225352호 공보에서는, 계층화된 패턴데이터를 사용하여 레티클을 제조하는 방법에 관해서만 기재되어 있고, 다층반도체장치에서의 얼라인먼트방법에 관해서는 어떠한 개시나 시사도 되어 있지 않다.

따라서, 본 발명의 목적은, 두 개 이상의 층으로 구성되는 기초에 대하여 중첩을 수행하는 전자빔노광방법에 있어서, 보다 고정밀도로의 중첩보정에 의해 가능해지는 미세치수의 다층배선구조를 갖는 반도체장치와, 고품질과 양호한 생산성을 갖는 반도체장치를 얻기 위한 전자빔노광방법을 제공함으로써, 상술한 종래기술의 결점을 개선하는데 있다.

도 1a는 본 발명에 따른 전자빔노광방법의 일예에서 사용되는 반도체장치의 구성의 일예를 나타내는 평면도이다.

도 1b는 도 1a에 대응하는 단면도이다.

도 2a 및 도 2b는, 본 발명에 따른 전자빔노광방법에 있어서, 얼라인먼트오프셋(alignment offset)의 상태를 설명하는 도면이다.

도 3a 및 도 3b는, 본 발명에 따른 전자빔노광방법에 있어서, 얼라인먼트오프셋을 보정하는 데 사용되는 보정값을 벡터량으로 표시한 경우의 벡터량을 나타내는 도면이다.

도 4a 내지 도 4c는, 본 발명에 따른 전자빔노광방법에서 사용되는 얼라인먼트마크의 구성예들을 나타내는 평면도이다.

도 5는 종래의 전자빔노광장치의 구성의 일예를 나타내는 단면도이다.

도 6은 종래의 전자빔노광방법에서 전자빔을 사용한 얼라인먼트마크의 주사상태를 나타내는 도면이다.

도 7은 도 6의 전자빔노광방법에서 전자빔을 사용한 얼라인먼트마크의 주사로부터 얻어진 주사파형을 나타내는 도면이다.

도 8은 각 층에서의 도전성부재의 패턴이 기준데이터에 대하여 오프셋된 상태를 나타내는 도면이다.

도 9는 각 층에서의 도전성부재의 패턴이 기준데이터에 대하여 확대되는(이득이 되는) 상태를 나타내는 도면이다.

도 10은 각 층의 도전성부재의 패턴이 기준데이터에 대하여 회전된 상태를 나타내는 도면이다.

도 11은 칩의 에지부분에 형성된 얼라인먼트마크의 구성의 일예를 나타내는 평면도이다.

도 12는 웨이퍼상에 형성된 칩에 형성된 얼라인먼트마크의 구성의 일예를 나타내는 평면도이다.

도 13은 본 발명에 따른 전자빔노광방법의 일예에서 조작순서를 설명하는 플로우챠트이다.

도 14는 본 발명에 따른 전자빔노광방법의 다른 일예의 조작순서를 설명하는 플로우챠트이다.

※도면의 주요부분에 대한 부호의 설명

1 : 전자총 2 : 제 1어퍼쳐

3 : 성형편향기 4 : 제 2어퍼쳐

5 : 축소렌즈 6 : 대물렌즈

7 : 위치편향기(주편향기) 8 : 반사전자검출기

9 : 시료(웨이퍼) 10 : XY스테이지

11 : 전자빔노광장치 12 : 얼라인먼트마크

13 : 칩 14 : 웨이퍼

20 : 제 2도전성부재 21 : 제 1도전성부재

22 : 제 3도전성부재 30 : 제 l층

31 : 제 2층 32 : 제 3층

34 : 비아홀 35 : 폐쇄영역

36 : 콘택배선 100 : 반도체장치

102 : 반도체기판

상술한 목적을 달성하기 위하여, 본 발명의 하기의 기술적 구성을 채택한다.

요컨대, 본 발명의 제 1면은, 서로 다른 패턴에 의해 형성된 도전성부재들이 개별적으로 배치된 복수개의 적층 반도체층을 구비하는 반도체장치에서 전자빔노광위치를 결정하는 전자빔노광방법에 있어서, 상기 각 층상의 도전성부재들에 의해 형성된 각 폐쇄영역에 전자빔노광을 사용하여 상기 층들을 관통하고 상기 각 층들상에 미리 형성된 어느 도전성부재와 간섭되지 않도록 별도의 도전성부재를 형성하는 경우에, 각 층들의 패턴에 대하여 사전에 설치된 개개의 얼라인먼트마크를 개별적으로 검출하고, 각 층들에서, 기준좌표값에 대한 개개의 패턴들 또는 전체 반도체장치의 오프셋정도를 나타내는 차이값을 산출하고, 이 차이값을 보정하기 위한 보정값을 각 층마다 결정하고, 상기 보정값들중의 하나를 선택하여 상기 폐쇄영역내에 상기 별도의 도전성부재를 형성하는 데 사용하는 전자빔노광방법이다.

본 발명의 제 2면은, 서로 다른 패턴에 의해 형성된 도전성부재들이 개별적으로 배치된 복수개의 적층 반도체층을 구비하는 반도체장치의 전자빔노광방법에 있어서, 상기 각 층상의 도전성부재들에 의해 형성된 각 폐쇄영역에 전자빔노광을 사용하여 상기 층들을 관통하고 상기 각 층들상에 미리 형성된 어느 도전성부재와 간섭되지 않도록 별도의 도전성부재를 형성하는 경우에,

각 칩의 소정위치에 배치된 하나의 층상에 형성된 도전성부재의 패턴을 형성할 때 사용되는 하나의 얼라인먼트마크를 검출하는 제 1단계,

각 칩의 소정위치에 배치된 별도의 층상에 형성된 도전성부재의 패턴을 형성할 때 사용되는 별도의 얼라인먼트마크를 검출하는 제 2단계,

상기 검출결과들에 근거하여, 기준좌표값들에 대한 상기 얼라인먼트마크들의 오프셋을 보정하기 위한 보정식을 X축방향과 Y축방향으로 분리하여 개별적으로 산출하는 제 3단계,

하나의 층과 상기 별도의 층에 개별적으로 형성된 상기 각 도전성부재에 대한 기준값들과 상기 별도의 층상의 도전성부재간의 중첩마진을, 각 층마다 상기 X축방향 및 상기 Y축방향으로 연산을 수행하는 제 4단계,

각 층마다의 상기 X축방향과 상기 Y축방향의 상기 중첩마진들중에서 상기 중첩마진의 값이 작은 하나의 축방향을 판정하고, 상기 각 층으로부터 상기 마진이 작은 상기 축방향의 보정값을 선택하는 제 5단계, 그리고

상기 선택된 보정값들을 사용하여 전자빔노광을 위한 위치를 보정하는 제 6단계를 구비하는 전자빔노광방법이다.

본 발명의 제 3면은, 서로 다른 패턴에 의해 형성된 도전성부재들이 개별적으로 배치된 복수개의 반도체층을 구비하는 반도체장치를 제조하기 위하여 본 발명의 제 1면 또는 제 2면에 따른 전자빔노광방법을 사용하는 반도체장치 제조방법이다.

상술한 기술적 구성을 채용함으로써, 본 발명에 따른 전자빔노광방법과 반도체장치 제조방법에 의해, 2이상의 층들로 형성된 기초에 중첩할 때, 중첩되는 2이상의 층들상에 형성된 얼라인먼트마크를 검출하고, 이로부터의 검출결과에 근거하여, 개개의 패턴들의 배치위치에 대한 소정의 보정값을 연산하고, 이 보정값들을 이용하여 가산평균 또는 가중평균등의 합성처리를 수행하고, 이로부터의 결과들을 기초로 사용하여 전자빔을 이용한 중첩노광을 수행함으로써, 고정밀도중첩이 가능해진다.

이하, 도면을 참조하여, 본 발명의 전자빔노광방법의 실시예들과 반도체장치 제조방법을 설명한다.

도 1a 내지 도 3b는, 본 발명의 전자빔노광방법의 일실시예의 기본적인 구성과 반도체장치 제조방법을 설명하는 것으로서, 이들 도면은, 복수개의 적층된 반도체층(30,31,32)을 포함하는 반도체장치(100)에서 전자빔노광을 위한 위치를 결정하는 전자빔노광방법을 나타내고, 서로 상이한 패턴들로 형성된 도전성부재들(20,21)이 개별적으로 배치되며, 각 층(30,31)상의 도전성부재(20,21)에 의해 형성된 각 폐쇄영역(35)내에 전자빔노광을 사용하여 상기 층들(30,31,32)을 관통하고 각 층들(30,31,32)상에 미리 형성된 어느 도전성부재(20,21)와 간섭되지 않도록 별도의 도전성부재(22)를 형성하는 경우에, 각 층들(30,31,32)의 패턴에 대하여 사전에 설치된 개개의 얼라인먼트마크(12,12',12",12'")가 개별적으로 검출되고, 각각의 층들(30,31,32)에서, 기준좌표값에 대한 개개의 패턴들(13) 또는 전체 반도체장치(100)의 오프셋정도를 나타내는 차이값이 산출되고, 이 차이값을 보정하기 위한 보정값(ΔX, ΔY)이 각 층(30,31,32)마다 결정되고, 이 보정값(ΔX, ΔY)중의 하나가 선택되어 폐쇄영역(35)내에 별도의 도전성부재(22)를 형성하는 데 사용된다.

상술한 본 발명의 전자빔노광방법의 기본적인 기술개념을 보다 상세하게 설명하면, 적어도 미리 정의된 제 1패턴에 따라 제 1도전성부재(21)가 배치된 제 1층(30)과 미리 정의된 제 2패턴에 따라 제 2도전성부재(20)가 배치된 제 2층(31)을 구비하는 반도체장치(102)상의 도전성부재들(20,21)에 의해 형성된 개개의 폐쇄영역(35)에, 전자빔노광을 사용하여 각 층상에 미리 형성된 어느 도전성부재(20,21)와 간섭되지 않도록 제 3도전성부재(22)를 형성하는 경우에, 제 1층(30)과 제 2층(31)상의 각 패턴(20,21)에 대하여 기판상에 미리 설치된 개개의 얼라인먼트마크(12)가 개별적으로 검출되고, 다음에, 각각의 층들마다 기준좌표값에 대한 각 층내의 개개의 패턴들 또는 전체 반도체장치의 패턴의 오프셋정도를 나타내는 차이값이 산출되고, 해당 보정값중의 하나가 선택되어 폐쇄영역(35)내에 제 3도전성부재(22)를 형성하는데 사용되어, 전자빔의 노광위치가 결정된다.

보다 상세하게는, 도 1a 및 도 1b에 도시된 본 발명의 실시예에 있어서, 제 1층(30)은 게이트층이고, 제 1도전성부재(21)는 게이트배선이며, 제 2층(31)은 배선층이고, 제 2도전성부재(20)는, 예컨대, 비트라인 또는 워드라인인 배선이며, 제 3층(32)이 콘택층이고, 제 3도전성부재(22)는 콘택배선(36) 및 비아홀(34)내에 형성되는 콘택이다.

본 발명에서의 상기 예에서, 제 1층(30)은 필드층이고, 제 1도전성부재는 필드영역(미도시)이며, 제 2층(31)은 게이트층이고, 제 2도전성부재는 게이트배선(21)이며, 제 3층(32)은 콘택층이고, 제 3도전성부재(22)는 콘택배선(36)이며, 제 3도전성부재(22)는 게이트배선(21)과 간섭되지 않도록 필드영역상에 중첩되어여 한다.

도 11에 도시된 바와 같이, 본 발명의 상기 예에서 사용된 얼라인먼트마크(12)는, 각 칩(13)상의 소정의 위치에서, 각 층상에 형성된 각 패턴에 대하여 개별적으로 설치될 수 있다.

또한, 도 12에 도시된 바와 같이, 웨이퍼(14)내의 복수개의 칩(13)을 포함하는 칩들중에서 복수개의 소정의 칩을 선택하여 각 선택된 칩들상의 소정의 위치들에서 동일한 방식으로 복수개의 얼라인먼트마크를 설치하는 것도 가능하다.

특히, 본 발명에 있어서, 각 층의 개개의 얼라인먼트마크(12,12',12",12'"등)는 칩내 또는 칩들간의 소정의 적절한 위치에서 서로 근접하게 배치되는 것이 바람직하다.

본 발명에 있어서, 얼라인먼트마크(12,12',12",12'"등)로부터의 검출결과에 근거하여, 각 층(30,31,32)이 형성된 칩들(13)간의 각 패턴의 기준값으로부터의 각 위치오프셋, 또는 각 층(30,31,32)의 각 칩(13)내에 형성된 패턴의 기준값으로부터의 위치오프셋이 개별적으로 검출되고, 이렇게 검출된 오프셋정보로부터, 이 위치오프셋을 보정하기 위한 각 층의 보정값이 결정되며, 이들 보정값이 폐쇄영역(35)내에 제 3도전성부재(22)를 형성하기 위한 전자빔노광위치를 결정하는데 사용된다.

상세하게는, 본 발명에 따른 전자빔노광방법에 있어서는, 두 개이상의 층을 구비하는 기초에 대하여, 중첩을 수행하는 전자빔노광방법에서, 중첩되는 두층이상에 형성된 얼라인먼트마크(12)가 검출되고, 이들 각각의 검출결과에 대하여 가산평균 또는 가중평균등의 합성처리를 수행하며, 이들을 새로운 도전성부재를 형성하기 위한 기초로 사용하여, 전자빔노광을 사용한 중첩을 수행한다.

본 발명에서 각 층마다 사용되는 보정값들은 각 X 및 Y방향에 대하여 개별적으로 결정된다.

또한, 본 발명에서 각 층의 보정값들은 X 및 Y좌표축으로 임의의 각도만큼 회전된 각 X 및 Y방향에 대하여 결정될 수 있다.

본 발명에서 사용된 보정값들의 일예에 있어서, 이하의 보정값산출용 일반식으로부터 분명해지는 바와 같이, 보정값들은 오프셋항, 이득항, 회전항, 그리고 사다리꼴항인 것이 바람직하다.

본 발명에서 보정값들을 결정하기 위한 식의 일예를 본 발명의 상기 예에 근거하여 하기에 기술한다.

상세하게는, 도 1에 도시된 바와 같은 구조를 갖는 반도체장치(100), 예컨대 DRAM에 있어서, 이 장치가 형성되는 경우에, 게이트층(30)에 미리 형성된 게이트전극(21)과 배선층(31)에 미리 형성된 배선(20)에 의해 형성된 폐쇄영역(35)내의 영역에 대하여 콘택홀(34)이 형성되고, 도전성부재(22)로 콘택이 매립되며, 콘택단자(36)를 포함하는 콘택층(32)이 D/D얼라인먼트방법에 의해 중첩된다.

먼저, 게이트층(30)과 배선층(31)이 형성될 때, 각 칩(13)의 네 코너에 전자빔노광장치에 의해 검출가능하도록 얼라인먼트마크(12,12')가 형성된다.

다음에, 전자빔에 의해 콘택층(32)이 노광될 때, 각 칩(13)의 네 코너에 배치된 게이트층(30)의 얼라인먼트마크(12)와 배선층(31)의 얼라인먼트마크(12')가 검출된다.

게이트층(30)에 대한 얼라인먼트마크검출결과에 근거한 보정식과 배선층(31)에 대한 얼라인먼트마크검출결과에 대한 보정식이 각각 산출된다.

일반 보정식들은 아래와 같다.

(1)게이트층마크검출결과를 사용한 X방향 보정식

(2)게이트층마크검출결과를 사용한 Y방향 보정식

(3)배선층마크검출결과를 사용한 X방향 보정식

(4)배선층마크검출결과를 사용한 Y방향 보정식

상기에서, 문자 A0 및 BO는 오프셋항들이고, A1 및 B2는 이득(배율)항이며, B1 및 A2는 회전항이고, A3 및 B3는 사다리꼴항이다.

즉, 본 발명에 있어서, 하나의 칩(13)내에 미리 정해진 복수개의 위치들 각각에서의 현재좌표값과 기준수단에서의 상기 동일위치에서의 좌표값을 비교하고, 이들간의 차이값을 검출하여, 이 차이값을 0으로 하는 보정값을 X축방향 및 Y축방향등의 두 방향으로 분할하여 벡터로 결정함으로써 산출한다.

다음에, 상기 보정식들을 사용하여, 얼라인먼트보정을 수행하는 방법의 구체예를 아래에 설명한다.

먼저, 얼라인먼트마크(12)를 이용한 검출결과로서, 제 1층(30) 및 제 2층(31)의 게이트전극(21)의 패턴과 배선(20)의 패턴간에 이미 형성된 오프셋상태가 도 2b 및 도 2a에 각각 도시되어 있다.

즉, 도 2a는 기준 패턴위치에 대하여 배선층(31)에 형성된 배선(20)패턴의 오프셋정도를 나타낸다.

이 도면에서, 점선은 기준이 되는 패턴위치를 나타낸다.

동일한 방식으로, 도 2b는 기준 패턴위치로부터 게이트층(30)에 형성된 게이트전극(20)패턴의 오프셋정도를 나타낸다.

이 도면에서, 점선은 기준이 되는 패턴위치를 나타낸다.

다음에, 반도체기판(102)의 게이트전극(21)과 상술한 바와 같이 구성된 배선(20)으로 둘러싸인 폐쇄영역(35)내에 콘택(22)을 형성하는 경우에, 전자빔노광위치는 아래의 예로 설명되는 바와 같이 얼라인된다.

도 1a 및 도 1b의 예를 참조하고 설명하면, 노광되는 콘택홀층(32)의 게이트층(30)과 배선층(31)에 대한 중첩마진이 먼저 결정된다.

즉, 이 구체예에서는, X방향으로의 게이트(21)에 대한 중첩마진은 작고 Y방향으로의 배선(20)에 대한 중첩마진도 작다.

이 예에서, 중첩마진을 결정할 때, 게이트층(30)의 패턴데이터와 배선층(31)의 패턴데이터가 사용되는 것이 바람직하고, 각 패턴데이터에 대한 기준데이터는 전자빔노광장치의 저장장치에 저장되어 있다.

이 결정에 근거하여, X방향에 대하여는 게이트층(30)의 얼라인먼트마크검출결과에 따른 보정식(1)이 선택되어 사용되고, Y방향에 대하여는 배선층(31)의 얼라인먼트마크검출결과에 따른 보정식(4)이 선택되어 사용된다.

본 발명에 따른 전자빔노광방법에 있어서는, 게이트층(30)과 배선층(31) 각각에 대한 얼라인먼트마크검출결과에 따른 각 보정식 (1)과 (4)가 사용되어 전자빔의 노광위치를 결정하여, 전자빔노광시에 중첩보정을 수행한다.

도 3a 및 도 3b는 상기 보정식들을 사용하여 연산된 보정값들의 크기를 X축 및 Y축 각 방향으로의 벡터들로 나타낸 것이다.

다시 말하면, 도 3a는, 도 2a에 도시된 칩(13)내에서 배선층(31)의 배선패턴의 오프셋을 보정하기 위하여, 각 칩내의 소정의 복수위치마다 상기 보정식(4)을 사용하여 결정된 Y축 방향으로의 보정값벡터를 각각 결정하여 얻어진 결과를 나타낸다.

다시 말하면, 도 3b는, 도 2b에 도시된 칩(13)내에서 게이트층(30)의 전극(21)의 오프셋을 보정하기 위하여, 각 칩내의 소정의 복수위치마다 상기 보정식(1)을 사용하여 결정된 X축 방향으로의 보정값벡터를 결정하여 얻어진 결과를 나타낸다.

즉, 도 3a 및 도 3b에 도시된 바와 같이, 현재시점에서 상기 상태의 기초에 대하여, 새로운 도전성부재를 형성하는 경우에, 전자빔노광시 보정값을 사용하여 노광위치데이터를 보정함으로써, 상기 현재시점에서의 기초에 대하여 정확한 위치에 도전성부재를 형성하는 것이 가능하다.

본 발명에 있어서, 상술한 바와 같이, 엄격한 중첩마진이 존재하는 방향으로 조정되는 보정값을 채용함으로써, 고정밀도로 중첩보정을 수행하는 것이 가능하다.

본 발명의 이 실시예에 있어서, 보정식이 X 및 Y축사이로 분할되었다. 그러나, 이 분할을 다른 임의의 좌표축으로 분할하는 것도 가능하다.

또한, 상기의 예에서는 2층기초의 중첩의 경우가 사용되었지만, 3층이상의 기초층이 있는 경우에도 본 발명을 적용하는 것이 가능하다.

상술한 전자빔노광방법에 따르면, 복수개의 층(30,31,32)의 각각에 형성된 도전성부재(20,21)의 패턴들에 의해 형성된 폐쇄영역(35)내에 별도의 도전성부재(22)를 배치형성할 때, 각 도전성부재(20,21)와 별도의 도전성부재(22)간의 중첩마진을 연산하고, 이 중첩마진 연산결과를 사용하여, 전자빔노광위치를 결정하는데 사용되어야 하는 X방향 및 Y방향의 각 보정값이 X방향 및 Y 방향의 각각의 보정값으로부터 선택되는 것이 바람직하다.

따라서, 본 발명에 있어서, 상술한 보정값들을 선택하는 경우에, 별도의 도전성부재(22)와 각각의 층에서의 도전성부재(20,21)간의 중첩마진이 더 작은 방향의 좌표축을 가지는 보정값에 우선권이 주어지도록 하는 것이 바람직하다.

본 발명에 있어서, 전자빔노광위치를 결정하는 경우에, 미리 결정된 전자빔의 노광위치좌표에 대하여 가산평균 또는 가중평균등의 합성처리가 수행되는 것이 바람직하다.

즉, 본 발명의 전자빔노광방법에 있어서, 2이상의 층을 갖는 기초에 대하여 중첩을 하는 전자빔노광방법에서, 중첩되는 2이상의 층을 갖는 기초의 전자빔노광이 행해지는 층에 대하여 각 방향의 중첩허용값을 산출하고, 기초상에 형성된 얼라인먼트마크 검출결과에 따른 보정식을, 가산되어야 하는 각 방향성분으로 분할하고, 작은 허용값을 갖는 방향성분을 추출하여, 가산평균을 산출한다.

이하, 도 13에 도시된 플로우챠트를 참조하여 본 발명의 상기 예에 따른 전자빔노광방법 또는 반도체장치 제조방법의 구성순서를 설명한다.

상세하게는, 개별적으로 배치되고 서로 다른 패턴들로 형성된 도전성부재가 형성된 복수개의 반도체층을 포함하는 반도체장치에 있어서, 그리고, 각 영역의 도전성부재들에 의해 형성된 개개의 폐쇄영역들내에 어느 도전성부재들을 간섭하지 않도록 전자빔노광을 사용하여 별도의 도전성부재가 형성되는 전자빔노광방법 또는 반도체장치 제조방법에 있어서, 전자빔노광방법 또는 반도체장치 제조방법이 시작되면, 먼저, 제 1단계에서, 각 칩(13)의 소정위치에 배치된 하나의 층(30)상에 형성된 도전성부재(21)의 패턴을 형성할 때 사용되는 하나의 얼라인먼트마크(12)가 검출되는 제 1단계가 수행된다. 다음에, 제 2단계로 진행하여, 각 칩(13)의 소정위치에 배치된 별도의 층(31)상에 형성된 도전성부재(20)의 패턴을 형성할 때 사용되는 별도의 얼라인먼트마크(12')를 검출하는 제 2단계가 수행된다.

다음에, 제 3단계에서, 상기 검출결과들에 근거하여, 각각의 층마다, 각 얼라인먼트마크(12,12')의 기준좌표값에 대한 오프셋을 보정하기 위한 보정식을 X축방향과 Y축방향으로 분리하여, 개별적인 처리를 수행한다.

다음에, 상기 제 1층(30)과 별도의 층(31)상에 개별적으로 형성된 도전성부재(21,20)의 패턴들에 관한 기준값과 새로이 형성되는 별도의 도전성부재(22)간의 중첩마진정도를, 각 층마다 X축방향과 Y축방향으로 연산을 수행하는 제 4단계가 수행된다.

다음에, 제 5단계로 진행하여, 각 층마다의 X축방향과 Y축방향의 중첩마진들중에서, 어느 축방향이 작은 마진을 갖는 가에 대해 판정하여, 이 축방향의 보정값을 선택하는 제 5단계가 수행된다.

다음에, 제 6단계로 진행하여, 상기 선택된 X축방향 및 Y축방향의 각 보정값을 전자빔노광위치를 보정하는 데 사용하는 제 6단계가 수행되고, 제 7단계로 진행하여, 상기 보정에 의해 결정된 전자빔노광위치에 대히여 노광처리를 수행함으로써, 원하는 반도체장치가 형성되어 처리가 종료된다.

다음에, 본 발명에 따른 전자빔노광방법 또는 반도체제조방법의 다른 일예를 하기에 설명한다.

요컨대, 상술한 예에 있어서는, D/D얼라인먼트가 사용된 전자빔노광방법의 경우를 설명하였지만, 본 발명의 이 예에 있어서는, 도 12에 도시된 바와 같이, 글로발얼라인먼트방법을 사용하는 전자빔노광방법의 경우를 설명한다.

상술한 바와 같이, 글로발얼라인먼트방법은, 하나의 웨이퍼(14)상에 형성된 복수개의 시료, 예컨대 칩(13,13',13"등)으로부터 선택된 미리 정해진 소정개수의 칩상의 얼라인먼트마크(12)를 측정하고, 상기 보정값들을 연산한 후, 연산된 보정값들을 사용하여 칩들간의 배열의 오차(오프셋, 이득, 회전)의 보정을 수행하는 것이다.

본 발명의 이 예에서도, 시료(14)상의 복수개의 선택된 칩상에 형성된 게이트층(30) 및 배선층(31)의 얼라인먼트마크(12,12')를 측정하고, 각 층(30,31)에 대하여, 상술한 바와 같은 동일한 형태의 보정식을 생성한다.

이 예에서도, 개개의 칩(13)에 대한 정보를 사용하지 않고, 단지 칩(13)배열정보만이 사용된다.

이러한 이유로, 하나의 칩(13)내에서의 X축방향 및 Y축방향에 따른 중첩마진은 중요하지 않다.

이러한 이유로, 본 발명의 이 실시예에서, 두 경우의 설계값에서의 중첩마진을 고려하여, 두 경우의 중첩마진에 의한 가중을 사용하여 가산평균을 잡는다.

예컨대, 게이트층(30)에 대한 중첩마진은 40㎚이고, 배선층(31)에 대한 중첩마진은 60㎚인 경우를 가정한다.

이 경우에, 게이트층(30)의 얼라인먼트마크(12)로부터의 검출결과에 따른 보정량이 0.6만큼 곱해지고 배선층의 얼라인먼트마크(12')로부터의 검출결과에 따른 보정량이 0.4만큼 곱해져서, 합산량을 얻는다.

이들 연산결과는 본 발명의 이 예에서 중첩보정식으로 한다.

본 발명의 이 예에서, 복수개의 얼라인먼트마크 검출결과를 가중평균하여 보정식을 결정하는 것도 가능하다.

본 발명에 있어서, 보정값들의 처리방법에 관하여는, X축방향에는 상술한 예에서의 보정식만을 사용하고 Y축방향에는 상술한 예에서 얻어진 보정값과 이 예로부터 얻어진 보정값의 가중평균을 사용하는 등의 여러가지 합성처리를 사용하는 것이 가능하다.

이하, 도 14에 도시된 플로우챠트를 참조하여 본 발명에 따른 전자빔노광방법 또는 반도체장치 제조방법의 또 다른 예를 설명한다.

상세하게는, 개별적으로 배치되고 서로 다른 패턴들로 형성된 도전성부재가 형성된 복수개의 반도체층을 포함하는 반도체장치에 있어서, 그리고, 각 층의 도전성부재들에 의해 형성된 개개의 폐쇄영역들내에 각 층에 형성된 도전성부재들을 간섭하지 않도록 전자노광을 사용하여 별도의 도전성부재가 각 층을 관통하여 형성되는 전자빔노광방법에 있어서, 제 1단계에서, 웨이퍼(14)내에 형성된 복수개의 칩(13)으로부터 미리 정의된 개수의 칩(13)이 선택된다. 다음에, 웨이퍼(14)내에 배치된 선택된 칩(13)상의 하나의 층(30)에 형성된 도전성부재(21)의 패턴을 형성할 때 사용된 하나의 얼라인먼트마크(12)를 검출하는 제 2단계가 수행되고, 그 후에, 제 3단계가 진행되어, 선택된 칩(13)상의 별도의 층(31)상에 형성된 도전성부재(20)의 패턴을 형성할 때 사용되는 별도의 얼라인먼트마크(12')를 검출한다.

다음에, 제 4단계가 진행되어, 상기 검출결과에 근거하여, 층들(30,31)에 있어서, 얼라인먼트마크(12,12')의 기준좌표값들에 대한 오프셋을 보정하기 위한 보정식을 X축방향과 Y축방향으로 분리하여 개별화한다. 다음에, 제 5단계로 진행하여, 제 1층(30)과 별도의 층(31)에 개별적으로 형성된 각 도전성부재들(21,20)의 패턴에 관한 기준값, 예컨대, 노광장치의 저장장치에 저장된 패턴데이터와 별도의 도전성부재(22)와의 중첩마진을 각 층에서 X축방향과 Y축방향에 관해 연산한다.

다음에, 제 6단계로 진행하여, 각 층에서의 X축방향과 Y축방향의 각 보정값이 각 도전성부재들(21,20)에 대한 중첩마진에 따른 가중계수만큼 곱해진다. 그 후에, 제 7단계로 진행하여, 가중보정식이 더해져서 중첩보정식을 결정한다. 다음에, 제 8단계로 진행하여, 결정된 각 보정값이 전자빔의 노광위치를 보정하는 데 사용된다. 다음에, 제 9단계로 진행하여, 상기 보정으로부터 결정된 전자빔의 노광위치에 대해 노광처리가 수행되어, 원하는 반도체장치를 얻고 처리가 종료된다.

본 발명에 따른 반도체장치의 제조방법은, 상술한 전자빔노광방법을 사용하여, 서로 다른 패턴들에 의해 형성된 개개의 도전성부재들이 개별적으로 배치되고 적층된 복수개의 반도체층을 포함하는 반도체장치를 제조하는 것이다.

상술한 구성을 채용함으로써, 본 발명에 따른 전자빔노광방법 및 반도체장치 제조방법은, 2이상의 층을 포함하는 기초에 대하여 중첩하는 전자빔노광방법에 있어서, 고정밀도로 중첩을 수행하는 것이 가능하기 때문에, 미세한 크기를 갖는 다층배선에 의해 형성된 반도체장치를 얻을 수 있고, 또한, 고품질과 고생산성을 갖는 반도체장치를 얻을 수 있는 전자빔노광방법의 효과가 있다.

Claims (17)

1. 서로 다른 패턴에 의해 형성된 도전성부재들이 개별적으로 배치된 복수개의 적층 반도체층을 구비하는 반도체장치에서 전자빔노광위치를 결정하는 전자빔노광방법에 있어서, 상기 각 층상의 도전성부재들에 의해 형성된 각 폐쇄영역에 전자빔노광을 사용하여 상기 층들을 관통하고 상기 각 층들상에 미리 형성된 어느 도전성부재와 간섭되지 않도록 별도의 도전성부재를 형성하는 경우에, 각 층들의 패턴에 대하여 사전에 설치된 개개의 얼라인먼트마크를 개별적으로 검출하고, 각 층들에서, 기준좌표값에 대한 개개의 패턴들 또는 전체 반도체장치의 오프셋정도를 나타내는 차이값을 산출하고, 이 차이값을 보정하기 위한 보정값을 각 층마다 결정하고, 상기 보정값들중의 하나를 선택하여 상기 폐쇄영역내에 상기 별도의 도전성부재를 형성하는 데 사용하는 전자빔노광방법.
2. 제 1항에 있어서, 적어도 미리 정의된 제 1패턴에 따라 제 1도전성부재가 배치된 제 1층과 미리 정의된 제 2패턴에 따라 제 2도전성부재가 배치된 제 2층의 적층으로 형성된 반도체기판내에, 상기 제 1 및 제 2도전성부재들 의해 형성된 폐쇄영역내에 전자빔노광을 사용하여 상기 제 1 또는 제 2도전성부재중 어느 하나와도 간섭되지 않도록 제 3도전성부재를 형성하는 경우에, 상기 제 1 및 제 2층상에 형성된 패턴들에 대하여 상기 기판상에 미리 설치된 개개의 얼라인먼트마크들을 개별적으로 검출하고, 각 층의 기준좌표값들에 대한 각 층의 개개의 패턴들 또는 반도체장치의 전체 패턴의 오프셋정도를 보정하기 위한 보정값들을 결정하고, 상기 보정값들중 하나를 선택하여 상기 폐쇄영역내에 상기 제 3도전성부재를 형성할 때 전자빔노광을 위한 위치를 결정하는 데 사용하는 것을 특징으로 하는 전자빔노광방법.
3. 제 1항에 있어서, 상기 제 1층은 게이트층이고, 상기 제 1도전성부재는 게이트배선이며, 상기 제 2층은 배선층이고, 상기 제 2도전성부재는 배선이며, 상기 제 3도전성부재는 콘택배선인 것을 특징으로 하는 전자빔노광방법.
4. 제 1항에 있어서, 상기 제 1층은 필드층이고, 상기 제 1도전성부재는 필드영역이며, 상기 제 2층은 게이트층이고, 상기 제 2도전성부재는 게이트배선이며, 상기 제 3도전성부재는 콘택배선인 것을 특징으로 하는 전자빔노광방법.
5. 제 1항에 있어서, 상기 얼라인먼트마크들은 각 칩상에 개별적으로 설치되는 것을 특징으로 하는 전자빔노광방법.
6. 제 1항에 있어서, 복수개의 상기 얼라인먼트마크들은 복수개의 칩을 포함하는 웨이퍼상의 소정의 위치에 설치되는 것을 특징으로 하는 전자빔노광방법.
7. 제 1항에 있어서, 상기 각 층의 상기 개개의 얼라인먼트마크들은 칩내 또는 칩들간의 적절한 위치들에서 서로 근접하게 배치되는 것을 특징으로 하는 전자빔노광방법.
8. 제 1항에 있어서, 상기 얼라인먼트마크들의 검출결과들에 근거하여, 각 층마다 각 칩들상에 형성된 패턴들간의 기준값으로부터의 위치오프셋, 또는 각 층에서 각 칩내에 형성된 패턴들간의 기준값으로부터의 위치오프셋을 개별적으로 검출하고, 검출된 오프셋정보로부터 상기 위치오프셋을 보정하기 위한 각 층의 보정값들을 연산하여 결정하고, 이들 보정값이 상기 폐쇄영역내에 상기 제 3도전성부재를 형성하기 위한 전자빔노광용 위치를 결정하는데 사용되는 것을 특징으로 하는 전자빔노광방법.
9. 제 8항에 있어서, 상기 각 층마다의 상기 보정값들은 X 및 Y방향에 관하여 개별적으로 결정되는 것을 특징으로 하는 전자빔노광방법.
10. 제 8항에 있어서, 상기 각 층마다의 상기 보정값들은 임의의 각 만큼 회전된 X 및 Y방향에 관하여 개별적으로 결정되는 것을 특징으로 하는 전자빔노광방법.
11. 제 1항에 있어서, 상기 보정값들은 오프셋항, 이득항, 회전항, 그리고 사다리꼴항을 구비하는 것을 특징으로 하는 전자빔노광방법.
12. 제 8항에 있어서, 적어도 복수개의 적층된 층의 각각에 형성되는 개개의 도전성부재의 패턴들과 도전성부재에 의해 형성 폐쇄영역에 별도의 도전성부재를 형성하는 경우에, 상기 각 도전성부재와 상기 별도의 도전성부재간의 중첩마진을 연산하고, 상기 연산결과에 근거하여, 전자빔노광을 위한 위치를 결정할 때 사용되어야 하는 X방향 및 Y방향보정값을 위한 보정값들을 선택하는 것을 특징으로 하는 전자빔노광방법.
13. 제 12항에 있어서, 상기 보정값들을 선택하는 경우에, 상기 선택에 있어서 상기 별도의 도전성부재와 상기 각 층에서의 도전성부재들간의 중첩마진이 작은 방향에 대응하는 좌표축의 보정값에 우선권이 주어지도록 하는 것을 특징으로 하는 전자빔노광방법.
14. 제 13항에 있어서, 상기 전자빔노광을 위한 위치를 결정하는 데 있어서, 상기 보정값들의 가산평균 또는 가중평균등의 합성처리를 수행함으로써 상기 보정값들을 결정하는 것을 특징으로 하는 전자빔노광방법.
15. 서로 다른 패턴에 의해 형성된 도전성부재들이 개별적으로 배치된 복수개의 적층 반도체층을 구비하는 반도체장치의 전자빔노광방법에 있어서: 상기 각 층상의 도전성부재들에 의해 형성된 각 폐쇄영역에 전자빔노광을 사용하여 상기 층들을 관통하고 상기 각 층들상에 미리 형성된 어느 도전성부재와 간섭되지 않도록 별도의 도전성부재를 형성하는 경우에,

    각 칩의 소정위치에 배치된 하나의 층상에 형성된 도전성부재의 패턴을 형성할 때 사용되는 하나의 얼라인먼트마크를 검출하는 제 1단계;

    각 칩의 소정위치에 배치된 별도의 층상에 형성된 도전성부재의 패턴을 형성할 때 사용되는 별도의 얼라인먼트마크를 검출하는 제 2단계;

    상기 검출결과들에 근거하여, 기준좌표값들에 대한 상기 얼라인먼트마크들의 오프셋을 보정하기 위한 보정식을 X축방향과 Y축방향으로 분리하여 개별적으로 산출하는 제 3단계;

    하나의 층과 상기 별도의 층에 개별적으로 형성된 상기 각 도전성부재에 대한 기준값들과 상기 별도의 층상의 도전성부재간의 중첩마진을, 각 층마다 상기 X축방향 및 상기 Y축방향으로 연산을 수행하는 제 4단계;

    각 층마다의 상기 X축방향과 상기 Y축방향의 상기 중첩마진들중에서 상기 중첩마진의 값이 작은 하나의 축방향을 판정하고, 상기 각 층으로부터 상기 마진이 작은 상기 축방향의 보정값을 선택하는 제 5단계; 그리고

    상기 선택된 보정값들을 사용하여 전자빔노광을 위한 위치를 보정하는 제 6단계를 구비하는 전자빔노광방법.
16. 서로 다른 패턴에 의해 형성된 도전성부재들이 개별적으로 배치된 복수개의 적층 반도체층을 구비하는 반도체장치의 전자빔노광방법에 있어서: 상기 각 층상의 도전성부재들에 의해 형성된 각 폐쇄영역에 전자빔노광을 사용하여 상기 층들을 관통하고 상기 각 층들상에 미리 형성된 어느 도전성부재와 간섭되지 않도록 별도의 도전성부재를 형성하는 경우에,

    웨이퍼면내에 배치된 복수개의 칩으로부터 소정개수의 칩을 선택하는 제 1단계;

    상기 선택된 칩의 하나의 층에 형성된 도전성부재의 패턴을 형성할 때 사용된 하나의 얼라인먼트마크를 검출하는 제 2단계;

    상기 선택된 칩의 별도의 층에 형성된 도전성부재의 패턴을 형성할 때 사용된 별도의 얼라인먼트마크를 검출하는 제 3단계;

    상기 검출결과에 근거하여, 기준좌표값들에 대한 상기 얼라인먼트마크둘의 오프셋을 보정하기 위한 보정식을 X축방향 및 Y축방향으로 분리하여 개별적으로 연산하는 제 4단계;

    상기 하나의 층에 형성된 각 도전성부재의 패턴에 대한 기준값들과 상기 각 층의 상기 별도의 층에 형성된 상기 별도의 도전성부재간의 중첩마진을 상기 각 층마다 X축방향 및 Y축방향과 관해서 연산하는 제 5단계;

    상기 각 층마다 결정된 보정식들에 상기 중첩마진에 따른 가중계수를 곱하는 제 6단계; 그리고

    상기 가중계수들 만큼 곱해진 상기 보정식들을 더하여 가산된 보정식을 얻고, 상기 보정식을 이용하여 중첩보정을 수행하는 제 7단계를 구비하는 전자빔노광방법.
17. 서로 다른 패턴에 의해 형성된 도전성부재들이 개별적으로 배치된 복수개의 반도체층을 구비하는 반도체장치를 제조하기 위하여 제 1항에 따른 전자빔노광방법을 사용하는 반도체장치 제조방법.