JP4930477B2 - パターンレイヤ間の位置合わせ方法、位置合わせ処理装置、および半導体装置の製造方法 - Google Patents

パターンレイヤ間の位置合わせ方法、位置合わせ処理装置、および半導体装置の製造方法 Download PDF

Info

Publication number
JP4930477B2
JP4930477B2 JP2008227411A JP2008227411A JP4930477B2 JP 4930477 B2 JP4930477 B2 JP 4930477B2 JP 2008227411 A JP2008227411 A JP 2008227411A JP 2008227411 A JP2008227411 A JP 2008227411A JP 4930477 B2 JP4930477 B2 JP 4930477B2
Authority
JP
Japan
Prior art keywords
alignment
layer
pattern
layers
positional deviation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008227411A
Other languages
English (en)
Other versions
JP2008300880A (ja
Inventor
孝一 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2008227411A priority Critical patent/JP4930477B2/ja
Publication of JP2008300880A publication Critical patent/JP2008300880A/ja
Application granted granted Critical
Publication of JP4930477B2 publication Critical patent/JP4930477B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明は、半導体製造プロセスで用いる縮小投影露光装置の位置合わせ技術に関し、特に、半導体デバイスを構成する多数のパターンレイヤ間の平面方向の相対的な位置ずれを調整する位置合わせ方法と、位置合わせ処理装置、およびこのような位置合わせ方法を用いた半導体装置の製造方法に関する。
一般に、半導体装置のレイヤ間のパターン位置合わせにおいて、下層にある親層のアライメントマークに、今回露光される層(子層)を直接合わせることによって位置合わせを管理している。直接合わせ方法では、親層のアライメントマークに対する子層のマークのずれ(並進ずれ成分、回転ずれ成分など)が最小になるように抑制することで、位置合わせ精度を保証している(たとえば、特許文献1参照)。
図1は、従来の位置合わせ方法を示すフローチャートである。まず、あるロットにおいて、パイロットウェーハを抜き取って露光し(S1001)、このパイロットウェーハをロットの代表として位置ずれ検査を行う(S1003)。位置ずれ結果から位置ずれ補正係数を算出し(S1005)、その補正係数を露光装置(ステッパ)に入力して本体ロットの処理を行う(S1007)。位置ずれ補正係数は、ショットごとの変動量(ずれ量)の平均値などから今回の補正値を予測することによって求める(たとえば、特許文献2および3参照)。
その後、本体ロットで抜き取り検査により位置ずれを検査して(S1009)、本体ロットでの位置ずれ量を算出し(S1011)、算出した位置ずれ量が規格内に収まっているかどうかを判断する(S1013)。判断の結果、規格外であれば(S1013でNG)、その位置ずれ量に基づいて再度位置ずれ補正係数を算出し(S1015)、新たに求めた補正係数を用いて本体ロットの処理をする(S1007へ戻る)。位置ずれ量が規格管理以内に収まっていれば(S1013でOK)、後続工程に払い出しする(S1017)。
図2は、一般的な位置合わせ系列における位置ずれ管理を示す図である。長方形の枠で囲んだパターンレイヤが親層であり、枠なしが親層に合わせるべき子層を示す。図2の例では、最下層のISO層に対して、II-1、II-2、APD、P1Lの各層を位置合わせの規格内に合わせ込む。次に、P1Lを親層として、このP1Lに対して上層のCV1、CV2、NAの各層を規格内に合わせ込む。順次、下層にある親層のアライメントマークに対して子層のアライメントマークを合わせ込むことによって、全層の位置合わせを保証している。
特開平2−81419号公報 特開平10−199784号公報 特開2000−81712号公報
しかし、図2に示す管理方法では、次のような問題を生じる。たとえば、ISOとII-1の間に位置ずれ成分が生じていても、それが規格内に収まっていればそのまま本体ロットで処理される。その後、次の層であるII-2をISOに対して位置合わせし、規格内に追い込む。このとき、II-1とII-2の位置ずれ関係は考慮されないので、あくまでもISOに対する各層の位置ずれが規格内であれば、本体ロットで処理される。
図3は、上述した問題点をより具体的に示す図である。図3(a)の例では、ISOに対するII-1層の並進ずれが−0.07で、3σの値が0.09μmと規格内にあり、II-1層はそのまま本体ロット処理される。その後、II-2層では、ISOに対して並進ずれが+0.05,3σが0.09μmで同じく規格内にあり、そのまま本体ロット処理される。この場合、ISOとの関係では位置ずれに問題はないが、II-1とII-2の関係をみた場合、図3(b)に示すように、規格外となる可能性がある。点線のサークルで示すように、観測されたII-1層のマーク位置C1の3σと、II-2層のマーク位置C2の3σの被り量に対して、マージンが幾分大きく設定されているが、ISOに対して互いに反対方向に位置ずれ成分を有する場合、規格外のポイントが存在する可能性が高い。CV1、CV2、NAの間にも同様の問題が生じる。
図4は、より複雑な位置合わせの問題点を説明する図である。たとえば、3つの異なる層間にコンタクト層を一括で落とす場合、3番目の層は、下方の2つの層のいずれに対してもマージンを持たせて位置合わせされる必要がある。しかし従来の位置合わせ方法では、図4(a)に示すように、ISOに対してP1Lの並進ずれ成分が+0.06、3σの値が0.10μmで規格内であり、そのまま本体ロットの処理がされる。その後、NA層では、P1Lに対して並進ずれが+0.05、3σが0.09μmであり、同じく規格内としてそのままロット処理される。この場合、図4(b)に示すようにNAとISOの関係に着目すると、NA層のマーク位置C2が、破線で示すコンタクトマージンの外にあり、コンタクト不良が発生する可能性がある。
さらに、図5に示すように、間に親層がいくつも挿入された状態で3層以上にわたってコンタクトホールを形成する際に、間の親層P1L、P2Lがそれぞれ同じ方向へずれたときに、上層のNAと、下層のISOが適正にコンタクトできなくなる可能性が高い。
図4および図5の例は、直接合わせによる位置ずれ管理において、間接合わせで考えた場合に、必ずしも親層に対する上層の並進ずれをゼロに抑えることが良いとは限らないことを示している。たとえば、A層、B層、C層をそれぞれ位置合わせするときに、
(1)B層はA層に対して、並進ずれがプラス方向に生じていたが、位置ずれは規格内に収まっていたため、そのままロット処理された。
(2)C層はB層に対して直接合わせされ、本体ロットを測定した結果、並進ずれがプラス方向に生じていたが、位置ずれは規格内に収まっていたため、そのまま処理された。
(3)A層とB層、B層とC層の間の直接合わせに関しては、いずれも位置ずれ規格内に収束しているため問題ないが、直接合わせることのできないA層とC層の位置ずれ関係を見た場合、大きく並進ずれが生じる。
通常、位置合わせ余裕度は大きめにとってあるが、間接合わせが多くなると並進ずれがさらに大きくなり、バラツキ成分も加味すると、間接合わせでは規格外になるという問題が生じる。
そこで、本発明は、直接基準マークに合わせることによって位置ずれ検査が可能な直接合わせ(主位置合わせ)と、位置ずれ検査が不可能な間接合わせ(副位置合わせ)の双方の余裕度が最大となるように、積層全体としてバランスよく位置合わせのできる、パターンレイヤ間の位置合わせ手法を提供することを目的とする。
上記目的を達成するために、本発明の第1の側面では、複数のパターンレイヤ間の位置合わせ方法を提供する。この位置合わせ方法では、
(a)所定の露光装置で処理する同一ロット内のパイロットウェーハで、このパイロットウェーハ上に形成された基準パターンに対する現在のパターンレイヤの位置ずれを検査する。
(b)現在のパターンレイヤよりも下層に位置する層の中から、現在のパターンレイヤに対する位置合わせの重要度に応じて、現在のパターンレイヤを優先的に合わせるべき2以上の層を選択する。
(c)現在のパターンレイヤと2以上の層の各々についての位置合わせの重要度と、2以上の層の各々間の位置合わせの重要度とに基づき、位置ずれ補正係数を算出する。
(d)求めた位置ずれ補正係数を露光装置に設定して、ロットで現在のパターンレイヤの露光を行う。
たとえば、下から順にA層、B層、C層があり、B層はA層の基準マークに位置合わせし、C層はB層の基準マークに位置合わせする。A層とB層との間にはプラス方向への並進ずれ成分が存在する。このとき、C層の位置合わせにおいて、B層に対する位置ずれだけではなく、A層とB層との間の位置ずれ関係も考慮して、A層、B層、C層全体が位置合わせ基準を満足するように位置ズレ補正をかける。すなわち、C層において、B層に対する直接合わせのみならず、A層に対する間接合わせも考慮して位置ずれを補正する。
これを実現するために、上述した方法において、ロットごとに下層の(A層、B層)のすべての位置ずれ成分を、ホストでデータ管理し、ロットがC層の処理に入ったとき、ホストから下層の位置ズレ履歴データを読み出す。そして、下層(A層とB層)の位置ずれ関係を考慮して、C層の位置ズレ量に補正をかける。パターンレイヤを3層以上に積層する場合も、現在処理対象であるパターンレイヤより下層にある層の位置ずれ関係を考慮した上で位置合わせを行う。
好ましくは、位置合わせの重要な部分には重み付け設定を行って、位置合わせを補正する。すなわち、現在のパターンレイヤよりも下層にある各層の位置合わせの重要度を考慮して、位置ずれ補正係数を算出する。
より具体的には、半導体装置を構成する複数のパターンレイヤの各々について、他の層に対する位置合わせの重要度を記述したテーブルをあらかじめ格納し、このテーブルを参照して、現在のパターンレイヤよりも下層に位置する層の中から、現在のパターンレイヤを優先的に合わせるべき1以上の層を選択して位置ずれ補正係数を算出する。
このようなテーブルと下層の位置ずれ関係とから、現在のパターンレイヤをどの層に対して最適に合わせ込むべきかを判断できる。
上述した位置合わせ方法では、直接合わせのみならず、間接合わせに関しても高精度に位置合わせが可能となる。また、親層ばかりでなく、子層と子層の位置ずれも高精度に補正できる。
さらに、過去の履歴と、間接的な層間の位置関係も把握できるため、歩留りの不良を解析する際に、位置ずれが起因となっているかを容易に判断できる。
本発明の第2の側面では、ウェーハ上にマスクパターンを露光する露光装置と、前記ウェーハ上の基準パターンに対する前記マスクパターンの位置ずれを検査する位置合わせ測定装置とに接続されて、位置ずれを補正する位置合わせ処理装置を提供する。この処理装置は、
(a)ウェーハ上に順次形成される複数のパターンレイヤの位置ずれ関連情報を格納するデータベースと、
(b)位置合わせ測定装置による現在のマスクパターンの位置ずれ測定結果を受け取ったときに、データベースを参照して、現在のマスクパターンよりも下層に形成された一部またはすべての層の位置ずれ関連情報を読み出す履歴データ参照部と、
(c)履歴データ参照部が読み出した位置ずれ関連情報から現在のマスクパターンに対する位置合わせの重要度に応じて、現在のマスクパターンを優先的に合わせるべき2以上の層を選択する判断部と、
(d)現在のマスクパターンと2以上の層の各々についての位置合わせの重要度と、2以上の層の各々間の位置合わせの重要度とに基づいて、位置ずれ補正係数を算出する位置ずれ補正係数算出部と
を備える。
このような位置合わせ処理装置を用いることにより、半導体装置を構成する複数のパターンレイヤ全体として高精度の位置合わせが可能になる。
本発明の第3の側面では、上述した位置合わせ方法を用いた半導体装置の製造方法を提供する。半導体装置の製造方法では、
(a)所定のロットに含まれる任意の半導体基板を露光装置に設置する。
(b)露光装置で今回露光されるマスクパターンに関して、半導体基板上の基準パターンに対する位置ずれを測定する。
(c)現在のマスクパターンよりも下層に形成された層の位置ずれ履歴データを読み出して、現在のマスクパターンに対する位置合わせの重要度に応じて、現在のマスクパターンを優先的に合わせるべき2以上の層を選択する。
(d)現在のマスクパターンと2以上の層の各々についての位置合わせの重要度と、2以上の層の各々間の位置合わせの重要度とに基づいて、位置ずれ補正係数を算出する。
(e)求めた位置ずれ補正係数を露光装置に設定して、ロット内の残りの半導体基板に現在のマスクパターンを露光する。
(f)露光されたマスクパターンに基づいて、半導体基板上にパターンレイヤを形成する。
このような半導体装置の製造方法では、幾層にも重なり合う半導体装置のパターンレイヤが全体として精度よく位置合わせされ、コンタクト面積の減少や短絡を防止して、半導体装置の動作の安定が保証される。
以上述べたように、本発明によれば、直接合わせのみならず、間接合わせに対しても高精度の位置合わせが可能となり、パターンレイヤの全体としての重ね合わせ精度が向上する。
これにより、半導体装置の歩留まり向上、デバイス特性の安定化、コンタクト抵抗の安定化を図ることができる。
以下、本発明の実施の形態について図面を参照して説明する。
図6は、本発明の第1実施形態に係るパターンレイヤ間の位置合わせ方法のフローチャートである。まず、あるロット(たとえば製品群AについてのロットA)についてパイロットウェーハを取得して(S101)、所定の露光領域で今回のパターンレイヤの親層に対する位置ずれ量を検査する(S102)。これは、下層の親層に形成されているアライメントマークあるいはパターンを基準パターンとし、この基準パターンに対する今回露光するマスク(レチクル)パターンのずれ量を測定することによって行われる。次に、検査結果に基づいて位置ずれ補正係数a1を算出し(S103)、算出した補正係数a1を、ロットAの現在のパターンレイヤの位置ずれ補正データとして、ホストへ転送する(S104)。
補正係数a1の算出については、たとえば過去の各ショットの変動量から今回の変動量を予測して補正値を導くなど、位置ずれ補正の公知の手法を用いることができるので、ここではその詳細を省略する。
ホストは転送されたデータを、ロットAの履歴データの中に取り込むとともに、このロット情報から、ロットAにおける下層のすべての位置ずれ結果を示すデータの履歴を読み出す(S105)。データ履歴には、ロット番号、製品番号(ウェーハ番号)、パイロットウェーハにおける各層の位置ずれ量、これに対する補正係数a1、本体ロットの各層の位置ずれ量などが含まれる。
たとえば、図7(a)の例に示すように、本体ロットでISO、II-1、II-2と順次露光してきて、現在パイロットウェーハで処理対象とするレイヤがP1Lである場合を考える。一例として、ISOは素子分離層のパターンレイヤ、II-1およびII-2は、イオン打ち込みによるウエル拡散層のパターンレイヤ、P1Yはポリシリコンゲートのパターンレイヤとする。ホストは、II-1、II-2の各層のISOに対する位置ずれデータを読み出し、読み出した下層の位置ずれ履歴から、位置合わせ系列におけるこれらの下層の位置ずれの傾向を見積もる(S106)。そして、現在のパターンレイヤ(P1Y)を合わせるべき下層(II-1およびII-2)を選択し、かつ、親層(ISO)に対する現在のパターンレイヤ(P1Y)の位置ずれ結果を用いて、再度、P1Yの位置ずれ補正係数a2を算出する(S107)。
図7の例では、II-1とII-2のX方向への位置ずれは対称であるが、Y方向ではともにプラス方向にシフトしている。パイロットウェーハでのP1Lの位置ずれ測定値は、X方向にゼロ(0)、Y方向にゼロ(0)であり、従来のように親層であるISOとの関係だけをみれば、先に求めた補正係数a1だけで足りることになる。しかし、間に存在するII-1、II-2との関係を考慮するなら、図7(b)に示すように、P1Yの露光位置を、II-1とII-2の側に引き付けたほうが、全体としての位置合わせ精度が良好になる。そこで、ホストは本体ロットの下層の位置ずれ履歴に基づいて、ISOに対するP1Yの露光位置がX=0,Y=0.015となるような位置ずれ補正係数a2を再算出する。
ホストは、再算出した位置ずれ係数a2を露光装置に供給する(S108)。露光装置では、ホストから受け取った位置ずれ補正係数a2をジョブシーケンスの中へ読み込み(S109)、この値に基づいて本体ロットを処理する(S110)。そして、本体ロットから任意のウェーハを抜き取って、本体ロットでのP1Yの位置ずれ検査を行い(S111)、位置ずれ量を測定する(S112)。
測定された位置ずれ量から、本体ロットでのP1Yの位置合わせが規格内にあるか否かを判断する(S113)。位置ずれ量が規格外の場合は(S113でNG)、今回用いた位置ずれ補正係数a2と本体ロットの位置ずれ測定値とから、再度補正係数a3を計算し(S114)、露光装置へ補正係数a3を返す(S104)。本体ロットの位置ずれ量が規格内の場合は(S113でOK)、この本体ロット位置ずれ結果をホストの履歴データへ転送する(S115)。転送された位置ずれ結果は、ロット位置ずれ履歴データの一部となり(S116)、後続の上層パターンレイヤの補正係数a2を再算出するときに読み出される。こうして、ロットAのP1L層については間接位置合わせにも問題がないので、後続の処理に払い出しされる(S117)。
このように、現在処理中のパターンレイヤよりも下層に位置する一部またはすべての層の位置ずれ履歴データを読み出して、下層の位置ずれ関係を見積もり、見積もった下層の位置ずれ関係と、現在のパターンレイヤの位置ずれ検査結果(第1補正係数a1を含む)とに基づき、位置ずれ補正係数a2を算出する。位置ずれ補正係数a2を露光装置に設定して本体ロットで露光することにより、今回のパターンレイヤに至る下層全体の位置ずれ関係を考慮した高精度の位置合わせが実現される。
図8は、図6の処理フローをシステム構成と動作の側面から説明するための図である。図8の例では、ロット(製品群)A〜Zを露光処理する露光装置20A〜20Hと、露光装置20A〜20Hに対応して各層の位置ずれを検査する位置合わせ測定装置30A〜30Hが用意される。
露光装置20と位置合わせ測定装置30は、ホスト10に接続される。ホスト10は、ロットA〜Zの各々に対応して全層の位置ずれ履歴データを格納するデータベース11A〜11Zと、位置ずれ履歴データに基づいて下層のパターンの位置関係を考慮した適切な補正係数a2を再算出する演算部15を有する。
このようなシステムにおいて、たとえばロットAのパイロットウェーハを露光装置20Aに設置する(矢印[1])。そして、今回のパターンレイヤの親層に対する位置ずれ量と測定結果に対する位置ずれ補正係数a1の取得を、位置合わせ測定装置30Aに指示する(矢印[2])。位置合わせ補正装置30Aは、パイロットウェーハで現在のパターンレイヤの親層に対する位置ずれを測定し、これに応じた補正係数a1を取得して、露光装置20Aに転送する(矢印[3])。なお、このときの補正係数a1は、位置合わせ測定装置30Aがホスト10に問い合わせて取得するものであるが、上述したように、この部分については任意の公知の手法を用いることができるので、説明を省略する。
次に、露光装置20Aは、今回のパターンレイヤの位置ずれ量および補正係数a1(包括的に位置ずれ測定結果とする)を、ホスト10のデータベース11Aと演算部15に転送する(矢印[4])。データベース11Aは、このデータをパイロットウェーハの位置ずれ履歴データの一部として取り込む。一方、演算部15では、履歴データ参照部16がデータベース11Aを参照して、ロットAの過去(下層)のすべての履歴データを読み出す(矢印[5])。位置ずれ補正係数再算出部17では、読み出された履歴データから下層の位置ずれ関係を見積もり、下層の位置ずれ関係と、パイロットウェーハの位置ずれ測定結果(親層からの位置ずれ量および補正係数a1を含む)とに基づいて、位置ずれ補正係数a2を再算出し、これを露光装置20Aに転送する(矢印[6])。
露光装置20Aでは、位置ずれ補正係数a2を用いて本体ロットの処理に移行し、本体ロットでの位置ずれ検査を位置合わせ測定装置30Aに指示する(矢印[7])。位置合わせ測定装置30Aは、本体ロットでの位置ずれを測定し、測定結果をホストのデータベース11Aと、演算部15に転送する(矢印[8])。データベース11Aは、この測定結果を本体ロットの履歴データの一部として取り込む。一方、演算部15の本体ロット判定部18では、測定結果から、位置ずれ量が規格内かどうかを判断し、判断結果に応じて適宜、補正係数を修正する。この部分についても、公知の手法を採用することができるので、ここでは説明を省略する。
上述したホスト10の動作をソフトウエアで実現する場合は、コンピュータ読み取り可能なプログラムをホスト10にインストールすればよい。このようなプログラムは、以下の手順を備える。
(a)位置合わせ測定装置30により測定された、マスクパターンの基準パターンに対する位置ずれ測定結果を受け取る都度、この位置ずれ測定結果を対応するロットのデータベース11に格納させる手順、
(b)位置合わせ測定装置30による現在のマスクパターンの位置ずれ測定結果を受け取ったときに、演算部15にデータベース11を参照させ、現在のマスクパターンよりも下層に形成された一部またはすべての層の位置ずれ関連情報を読み出させる手順、および
(c)演算部15に、履歴データ参照部が読み出した位置ずれ関連情報から前記下層の位置ずれ関係を見積もらせ、見積もられた下層の位置ずれ関係と、現在のマスクパターンの位置ずれ測定結果とに基づいて、位置ずれ補正係数a2を算出させる手順。
このように、本発明の第1実施形態によれば、親層に対する直接合わせのみならず、間に介在する子層、あるは親層よりさらに下方に位置するクリティカルレイヤとの間接的な位置合わせにおいても、高精度に位置合わせすることが可能になる。この結果、歩留まりの向上、デバイス特性の安定化、コンタクト抵抗の安定化等に寄与できる。
図9は、本発明の第2実施形態に係る位置合わせ処理フローを示す図である。第2実施形態では、過去の履歴データから補正係数を再算出する際に、下層のどの層を基準として位置合わせするのが最適であるかを判断する重み付け判断を行う。重み付け判断を行うために、あらかじめ、各層と位置合わせの重要度とを関連付けた管理データを、ロットごとに作成しておく。
図9において、ステップS101〜S106までは、第1実施形態と同様である。すなわち、たとえばロットAについてパイロットウェーハを取得し(S101)、現在のパターンレイヤの親層に対する位置ずれ量を検査する(S102)。検査結果に基づいて位置ずれ補正係数a1を算出し(S103)、算出した補正係数a1を、ロットAの現在のパターンレイヤの位置ずれ補正データとして、ホストへ転送する(S104)。
ホストは、転送されたデータをロットAの履歴データの中に取り込むとともに、このロット情報から、ロットAにおける過去(下層)のすべての位置ずれ結果を示すデータの履歴を読み出す(S105)。読み出した下層の位置ずれ履歴から、位置合わせ系列におけるこれらの下層の位置ずれの傾向を見積もる(S106)。
次に、ホストは、今回のパターンレイヤを合わせるべき下層を選択する際に、重み付け判断を要するか否かを判断する(S201)。重み付け判断を要する場合とは、たとえば、現在の着目レイヤと親層との間に位置合わせ重要度の異なる複数のレイヤが介在し、どのレイヤとの関係を最も重視すべきかの判断を要する場合である。重み付け判断を要さない場合とは、たとえば、間に介在するレイヤの位置合わせ重要度が一律であり、現在の着目レイヤと介在レイヤとの関係を均等に考慮すればよい場合である。この判断を行うために、図10に示す重み付けシートあるいは補正テーブルをあらかじめ作成して格納しておく。重み付け判断を要する場合は(S201でYES)、重み付けの重い層との関係を基準として、位置ずれを補正する(S202)。
たとえば、ISO,II-1,II-2,APDと本体ロットで処理を進め、パイロットウェーハで次のP1Y層を処理する場合を考える。II-1,II-2,APDの各層の親層ISOに対するX方向およびY方向への位置ずれ量(x,y)は、それぞれ(+0.03,−0.05)、(+0.02,+0.05)、(+0.04,−0.07)である。一方、今回のパイロットウェーハにおいて、P1YのISOに対する位置ずれ量は(+0.05,+0.07)である。ここで、重み付けシート(補正テーブル)を参照すると、ISO,II-1,II-2,APDの間で位置合わせ重要度に差がある。すなわち、P1Yにとって、I-1およびII-2に対する位置合わせ重要度は中程度(○印)であるが、ISOとAPDに対する位置合わせ重要度は大(◎印)である。したがって、ISOとAPDの位置関係を重視して、P1Lの位置を合わせ込む。
次に、位置合わせ関係の重要度に応じて重み付け係数を設定する(S203)。たとえば、ISO−APDと、ISO−P1Lの間で重み付けの重さに差異がなければ、重み付け係数を1(重み付け量ゼロ)としてAPD層の位置を考慮し、パイロットウェーハでのP1LのISOに対する補正値(ISO−P1L間の補正値)を、ISO−APDの中間値に合わせる。しかし、ISO−P1Lの重み付けのほうがISO−APDよりも重要である場合、ISO−P1Lを優先的に適合させるために、たとえば、重み付け係数を0.7〜0.8(重み付け量が20%〜30%)に設定する。この場合、ISO−P1Lの補正値は、ISO−APDの中間値に重み付け係数を掛け合わせたものを採用する。
次に、重み付け判断に基づいて、P1Lが下層のAPDとISOに対して最も適合するような位置ずれ補正係数a2を再算出する(S204)。図10の例では、過去の履歴を参照すると、親層(X=0、Y=0)に対するAPDの平均位置がX=0.04,Y=−0.07である。そこで、重み付け係数が1の場合は、ISOに対するP1Lの露光位置がX=0.02,Y=−0.035となるような位置ずれ補正係数a2を再算出する。重み付け係数を0.8に設定した場合は、ISOに対するP1Lの露光位置が、X=0.02×0.8=0.016、Y=−0.035×0.8=−0.028となるような位置ずれ補正係数a2を再算出する。
下層との関係を考慮せずに、パイロットウェーハの検査結果から得られた補正係数a1のみに基づいて位置ずれ補正を行うと、APDとP1Lとの間の位置合わせ精度が悪くなるが、第2実施形態の方法によれば、P1Lにとって位置合わせ重要度の高いAPDとの関係(APD−P1L)も考慮し、さらに、ISO−P1L間の位置合わせ重要度と、ISO−APD間の位置合わせ重要度も比較考慮して、最適化した位置ずれ補正係数a2を算出する。
次に、ホストは再算出した位置ずれ補正係数a2を露光装置に転送する(S205)。露光装置はホストから位置ずれ補正係数a2を受け取り(S206)、この値に基づいて本体ロットを処理する(S207)。そして、本体ロットから任意のウェーハを抜き取って、本体ロットでのP1Yの位置ずれ検査を行い(S208)、位置ずれ量を測定する(S209)。測定された位置ずれ量から、本体ロットでのP1Yの位置合わせが規格内にあるか否かを判断する(S210)。位置ずれ量が規格外の場合は(S210でNG)、今回用いた位置ずれ補正係数a2と本体ロットの位置ずれ測定値とから、再度補正係数a3を計算し(S211)、露光装置へ補正係数a3を返す(S104)。本体ロットの位置ずれ量が規格内の場合は(S210でOK)、この本体ロット位置ずれ結果をホストの履歴データへ転送する(S212)。転送された位置ずれ結果は、ロット位置ずれ履歴データの一部となり(S213)、後続の上層パターンレイヤの補正係数a2を再算出するときに読み出される。こうして、ロットAのP1L層については間接位置合わせにも問題がないので、後続の処理に払い出しされる(S214)。
図11は、本発明の第2実施形態に係る位置合わせシステムの図である。図11を参照して、図9の処理フローをシステム構成と動作の側面から説明する。なお、図8に示す第1実施形態のシステムと同じ構成要素には同じ符号を付して、その説明を省略する。
第2実施形態では、露光装置20A〜20Hおよび位置合わせ測定装置30A〜30Hは、ホスト40に接続される。ホスト40は、図8の構成に加え、位置合わせの重み付けを判断する重み付け判断部43と、各層を位置ずれ補正の重要度と関連付けた補正テーブル(あるいは重み付けシート)44を有する。
第2実施形態の位置合わせにおいて、たとえばロットAのパイロットウェーハを露光装置20Aに設置する(矢印[1])。そして、今回のパターンレイヤの親層に対する位置ずれ測定と、測定結果に対する位置ずれ補正係数a1の取得を、位置合わせ測定装置30Aに指示する(矢印[2])。位置合わせ補正装置30Aは、パイロットウェーハで現在のパターンレイヤの親層に対する位置ずれを測定し、これに応じた補正係数a1を取得して、露光装置20Aに転送する(矢印[3])。補正係数a1の取得は、位置合わせ測定装置30Aがホスト40に問い合わせ、ホスト40は任意の公知の手法を用いてこれを算出して位置合わせ測定装置30Aに供給する。
次に、露光装置20Aは、位置ずれ測定結果(位置ずれ量および補正係数a1を含む)を、ホスト40のデータベース41Aと演算部45に転送する(矢印[4])。データベース41Aは、このデータをパイロットウェーハの位置ずれ履歴データの一部として取り込む。一方、演算部45では、履歴データ参照部46がデータベース41Aを参照して、ロットAの過去(下層)のすべての履歴データを読み出す(矢印[5])。
一方、重み付け判定部43は、補正テーブル44を参照して、今回のパターンレイヤより下層にある各層の位置合わせの重要度を見積もり、重み付けを行う必要があるかどうか、あるとすればどの層を優先的に考慮すべきかを判断する(矢印[6])。重み付け判定部43はさらに、優先的に考慮する層と、今回のパターンレイヤ層との、親層に対する位置合わせ重要度に応じて、重み付け係数を決定する。位置ずれ補正係数再算出部47は、読み出された下層の履歴データから下層の位置関係を見積もり、見積もった下層の位置関係、今回のパターンレイヤの位置ずれ測定結果(位置ずれ量、補正係数a1を含む)、および重み付け判断部による判断結果に基づいて、第2の位置ずれ補正係数a2を算出し、これを露光装置20Aに供給する(矢印[7])。
露光装置20Aでは、位置ずれ補正係数a2を用いて本体ロットの処理に移行し、本体ロットでの位置ずれ検査を位置合わせ測定装置30Aに指示する(矢印[8])。位置合わせ測定装置30Aは、本体ロットでの位置ずれを測定し、測定結果をホストのデータベース41Aと、演算部45に転送する(矢印[9])。データベース41Aは、この測定結果を本体ロットの履歴データの一部として取り込む。一方、演算部45の本体ロット判定部48では、測定結果から、位置ずれ量が規格内かどうかを判断し、判断結果に応じて適宜、補正係数を修正する。この部分についても、公知の手法を採用することができるので、ここでは説明を省略する。
第1実施形態と同様に、ホスト10はソフトウエアで実現することもできる。この場合は、コンピュータ読み取り可能のプログラムは以下の手順を含む。
(a)位置合わせ測定装置30により測定された、マスクパターンの基準パターンに対する位置ずれ測定結果を受け取る都度、この位置ずれ測定結果を対応するロットのデータベース11に格納させる手順、
(b)位置合わせ測定装置30による現在のマスクパターンの位置ずれ測定結果を受け取ったときに、演算部15にデータベース11を参照させ、現在のマスクパターンよりも下層に形成された一部またはすべての層の位置ずれ関連情報を読み出させる手順、
(c)補正テーブルを参照させて現在のパターンレイヤよりも下層に位置する各層の位置合わせの重要度を判断させる手順、および
(d)演算部15に、履歴データ参照部が読み出した位置ずれ関連情報から下層の位置ずれ関係を見積もらせ、下層の位置ずれ関係と、現在のマスクパターンの位置ずれ測定結果と、下層の位置合わせ重要度の判断結果とに基づいて、位置ずれ補正係数a2を算出させる手順。
図12は、本発明の位置合わせ方法を用いた場合の、位置ずれ測定結果の一例を示す。図12(a)は、親層(ISO)に対する各層(II-1,II-2,APD,P1L)の位置ずれ量(μm)を平均値+3σで表わしたグラフであり、図12(b)は、各層間の位置ずれ量(μm)を表わすグラフである。
図12(a)に示すように、親層(ISO)に対する各層のずれは、X方向、Y方向ともに正負の方向が一定し、かつ、上層にいくにつれ(重ね合わせが進むにつれ)、親層に対するずれ量が小さくなる。これは、親層に対する第3層(II-2)以降のパターンレイヤの位置ずれを、そのパターンレイヤよりも下層に位置する層の位置ずれ関係を考慮して再補正することにより達成される。したがって、図3を参照して説明した逆方向のずれによるアライメントエラーの問題は生じない。
また、図12(b)に示すように、各層間の位置ずれ量は非常に小さい範囲に収束しており、全体としてみると、全層を通して高精度の位置合わせが達成されていることがわかる。
図13に、比較例として従来の位置合わせ方法による位置ずれ測定の結果を示す。図13(a)に示すように、親層(ISO)に対する各層の位置ずれの大きさ自体は、本発明の位置合わせ方法と大差はないが、位置ずれの方向は各層ごとにばらつきがある。たとえば、第2層(II-1)と第3層(II-2)の並進ずれの向きが反対であり、結果として、最大で0.30μm近くの位置ずれが生じる。
各層間の関係も、図13(b)に示すように、それぞれで位置ずれが大きく、かく並進ずれの方向もばらばらである。これは、下層の位置ずれ関係を考慮せずに、親層に対してのみ位置合わせしているためである。
図12および図13は、単純な位置合わせ系列の例をとったが、図14および15は、もう少し複雑な位置合わせ系列での位置合わせ結果を示す。図14は本発明の位置合わせ方法を用いた場合、図15は、従来の位置合わせ方法を用いた場合の位置合わせ結果である。
図14(a)の例では、ISOとP1Lが親層となり、II-1〜P1LまでをISOのパターンに合わせ、CV1〜P2LをP1Lのパターンに合わせる。図12の例と同様に、親層に対する子層の位置ずれの並進方向が一定し、かつ親層から上層にいくにしたがって、親層の位置へと収束する。仮に、P1Lがそれまでの層とは逆の向きにずれたとしても(図14(a)の2つめのP1Lで示す例)、このP1Lを親層とする上層の位置合わせで、下層のすべての位置ずれ関係を考慮して補正係数a2を再算出するので、CV1、CV2、P2Lの各々が、下層のクリティカルレイヤであるISOとP1Lの双方に適合するように位置合わせされる。
また、図14(b)に示すように、各層間の位置ずれは全体を通して比較的小さな収束レンジ内に収まっている。仮に、P1Lの位置が直下のAPD層から反対方向にずれたとしても(図14(b)の2つめのP1Lで示す例)、P1Lを親層とする上層の位置合わせで、下層の位置ずれの方向性を考慮して補正係数a2が再算出されるので、全体として比較的小さな収束レンジ内に収まる。
一方、図15に示す従来の方法では、下層のずれを考慮せず、親層との関係のみで位置ずれが補正されている。図15(a)の例では、P2Lは、P1Lにのみ位置合わせされており、ISOに対しては、ISOとの位置関係を考慮せずにP1Lを介した間接合わせがされるだけである。図15(b)に示すように、各層間の位置ずれ量をみると、P2Lは、直下のCV2に対してY方向に大きくずれ、ISOに対してはX方向に大きくずれている。
これらの結果から、本発明のように下層の位置ずれ関係を考慮した位置合わせ方法を用いると、積層構造全体として高精度の位置合わせが達成されることがわかる。
図16(a)は、本発明の位置合わせ方法を用いて作製した半導体装置の主要部分を示す断面図である。比較として、図16(b)に、従来の位置合わせ方法で作成した半導体装置の断面図を示す。
図16の例では、半導体基板51上に1T1C(1トランジスタ1キャパシタ)のFeRAMセルを構成するのに、素子分離領域53のパターンレイヤ、ウェル拡散領域(不図示)のパターンレイヤ、トランジスタTrのゲート55のパターンレイヤ、強誘電体キャパシタ65のパターンレイヤ、プラグ57、59のパターンレイヤなど、多数の層が重ね合わせられている。ソース・ドレイン54は、ゲート55と側壁52をマスクとして形成される。強誘電体キャパシタ65は、下部電極材料、強誘電体誘電体材料、上部電極材料を順次積層した後、キャパシタ用のマスクパターンを用いてこれらの層を所定の形状に加工し、下部電極61、強誘電体膜62、上部電極63を形成することによって作製される。
図16(a)のように、本発明の位置合わせ方法を用いると、複数の層にまたがって、層間絶縁膜66、67を貫通するプラグ57、59を形成する場合でも、下層に形成されているパターンに対し、精度よく位置合わせされる。これに対して、従来の位置合わせ方法を用いた場合は、図16(b)に示すように、破線のサークルで囲まれた位置合わせ不良を生じる。すなわち、ゲートパターンに対するプラグ57の位置ずれが適正に補正されず、カバー層56に食い込んでトランジスタTrのソース・ドレイン領域54との実効コンタクト面積が減少する。あるいは、強誘電体キャパシタパターンに対するプラグ59の位置ずれが適正に補正されず、プラグ59と強誘電体膜62とが接触する。このような位置合わせ不良は、抵抗の増大、デバイスの動作不良などの原因となる。逆に言うと、本発明の位置合わせ方法により、半導体装置の積層構造全体としての位置合わせ精度が向上し、デバイス動作の安定性、信頼性が向上する。
このように、本発明の位置合わせ方法によれば、下層との間接合わせも考慮して位置合わせ補正係数が設定されるので、下層のどの層との位置合わせ関係においても、最小限に位置ずれを追い込むことが可能である。さらに位置合わせ精度を向上させたい場合は、親層と親層との間の位置合わせ管理を特に厳しく設定することで、積層構造全体としての位置ずれ量を最大限に縮小することがきる。
上述した実施形態では、並進ずれ成分を例にとって説明した。しかし、本発明の位置合わせ方法は、回転ずれ、直交度、チップ倍率、ウェーハ倍率などの平面内での相対的な位置ずれ補正に等しく適用できる。いずれの場合も、下層との位置ずれ関係を考慮した上で、今回のパターンレイヤの露光位置を最適とする位置ずれ補正係数を算出し、高精度の位置合わせを実現する。
また、あらかじめ補正テーブル(または重み付けシート)を格納する場合は、すべてのパターンレイヤで補正係数a2を求めるのではなく、下層との関係において位置合わせが重要となるレイヤについてのみ、下層の位置関係を考慮した補正係数a2を再算出する構成としてもよい。
さらに、補正テーブルを格納しない場合でも、あらかじめ定められたクリティカルレイヤが露光装置に入ってきたときに、下層の位置関係を考慮した補正係数a2を再算出する構成としてもよい。
さらに、下層の位置関係を見積もる際に、現在のパターンレイヤより下層にあるすべての層の位置ずれ履歴データを読み出してもよいし、あらかじめ定められた複数の層を読み出す構成としてもよい。
実施形態では露光装置としてステッパ・スキャナを用いて説明したが、電子ビーム投影露光装置など、任意の露光装置に本発明を適用できる。
最後に、以上の説明に関して、以下の付記を開示する。
(付記1)
半導体装置を構成する複数のパターンレイヤ間の位置合わせ方法であって、
所定の露光装置で処理する同一ロット内のパイロットウェーハで、このパイロットウェーハ上に形成された基準パターンに対する現在のパターンレイヤの位置ずれを検査し、
現在のパターンレイヤよりも下層に位置する一部またはすべての層の位置ずれ履歴データを読み出して、下層の位置ずれ関係を見積もり、
現在のパターンレイヤの位置ずれ検査結果と、見積もった下層の位置ずれ関係とに基づき、位置ずれ補正係数を算出し、
求めた位置ずれ補正係数を露光装置に設定して、本体ロットで現在のパターンレイヤの露光を行うことを特徴とする位置合わせ方法。
(付記2)
位置ずれ補正係数は、現在のパターンレイヤよりも下層にある各層の位置合わせの重要度を考慮し再算出することを特徴とする付記1に記載の位置合わせ方法。
(付記3)
半導体装置を構成する複数のパターンレイヤの各々について、他の層に対する位置合わせの重要度を記述したテーブルをあらかじめ格納し、
このテーブルを参照して、現在のパターンレイヤよりも下層に位置する層の中から、現在のパターンレイヤを優先的に合わせるべき1以上の層を選択して位置ずれ補正係数を再算出することを特徴とする付記1に記載の位置合わせ方法。
(付記4)
各パターンレイヤの位置合わせを行う都度、そのパターンレイヤの位置ずれに関連する情報をすべて、位置ずれ履歴データの中に取り込むことを特徴とする付記1〜3のいずれかに記載の位置合わせ方法。
(付記5)
ウェーハ上にマスクパターンを露光する露光装置と、ウェーハ上の基準パターンに対するマスクパターンの位置ずれを検査する位置合わせ測定装置とに接続されて位置ずれを補正する位置合わせ処理装置であって、
ウェーハ上に順次形成される複数のパターンレイヤの位置ずれ関連情報を格納するデータベースと、
位置合わせ測定装置による現在のマスクパターンの位置ずれ測定結果を受け取ったときに、前記データベースを参照して、現在のマスクパターンよりも下層に形成された一部またはすべての層の位置ずれ関連情報を読み出す履歴データ参照部と、
履歴データ参照部が読み出した位置ずれ関連情報から下層の位置ずれ関係を見積もり、下層の位置ずれ関係と、現在のマスクパターンの位置ずれ測定結果とに基づいて、位置ずれ補正係数を算出する位置ずれ補正係数算出部と
を備えることを特徴とする位置合わせ処理装置。
(付記6)
各パターンレイヤの他のパターンレイヤに対する位置合わせの重要度を記述した位置合わせ管理テーブルと、
この位置合わせ管理テーブルを参照して、下層の位置ずれ関係における重み付け判断を行う重み付け判断部と
をさらに備えることを特徴とする付記5に記載の位置合わせ処理装置。
(付記7)
所定のロットに含まれる任意の半導体基板を露光装置に設置し、
露光装置で今回露光されるマスクパターンに関して、半導体基板上の基準パターンに対する位置ずれを測定し、
現在のマスクパターンよりも下層に形成された一部またはすべての層の位置ずれ履歴データを読み出して、下層の位置ずれ関係を見積もり、
見積もった下層の位置ずれ関係と、位置ずれ測定結果とに基づいて、位置ずれ補正係数を算出し、
位置ずれ補正係数を前記露光装置に設定して、ロット内の残りの半導体基板上に現在のマスクパターンを露光し、
前記マスクパターンに基づいて、前記半導体基板上にパターンレイヤを形成することを特徴とする半導体装置の製造方法。
(付記8)
現在のパターンレイヤの、下層の各層に対する位置合わせの重要度をさらに判断し、
この判断結果と、下層の位置ずれ関係と、現在のパターンレイヤの位置ずれ測定結果とに基づいて、位置ずれ補正係数を算出することを特徴とする付記7に記載の半導体装置の製造方法。
(付記9)
複数のパターンレイヤ間の位置合わせプログラムであって、
露光装置により露光されるマスクパターンの基準パターンに対する位置ずれ測定結果を受け取る都度、受け取った位置ずれ測定結果を、対応するロットのデータベースに格納させる手順と、
前記位置ずれ測定結果を受け取ったときに、位置合わせ処理装置にデータベースを参照させ、現在のマスクパターンよりも下層に形成された一部またはすべての層の位置ずれ関連情報を読み出させる手順と、
位置合わせ処理装置に、読み出された位置ずれ関連情報に基づいて下層の位置ずれ関係を見積もらせ、見積もられた下層の位置ずれ関係と、位置ずれ測定結果とに基づいて、位置ずれ補正係数を算出させる手順と
を含むことを特徴とするコンピュータ読み取り可能な位置合わせプログラム。
(付記10)
複数のパターンレイヤ間の位置合わせプログラムであって、
露光装置により露光されるマスクパターンの基準パターンに対する位置ずれ測定結果を受け取る都度、この位置ずれ測定結果を対応するロットのデータベースに格納させる手順と、
前記位置ずれ測定結果を受け取ったときに、位置合わせ処理装置にデータベースを参照させ、現在のマスクパターンよりも下層に形成された一部またはすべての層の位置ずれ関連情報を読み出させる手順と、
位置合わせ処理装置に、現在のパターンレイヤよりも下層に位置する各層の位置合わせ重要度を判断させる手順と、
位置合わせ処理装置に、履歴データ参照部が読み出した位置ずれ関連情報から下層の位置ずれ関係を見積もらせ、見積もられた下層の位置ずれ関係と、現在のマスクパターンの位置ずれ結果と、下層の位置合わせ重要度の判断結果とに基づいて、位置ずれ補正係数を算出させる手順と
を含むことを特徴とするコンピュータ読み取り可能な位置合わせプログラム。
一般的な位置合わせ方法のフローチャートである。 半導体製造工程における一般的な位置合わせ系列の一例を示す図である。 一般的な位置合わせ系列における従来の位置合わせ方法の問題点を説明するための図(その1)である。 一般的な位置合わせ系列における従来の位置合わせ方法の問題点を説明するための図(その2)である。 一般的な位置合わせ系列における従来の位置合わせ方法の問題点を説明するための図(その3)である。 本発明の第1実施形態に係る位置合わせ方法のフローチャートである。 第1実施形態の位置合わせ方法における位置ずれ補正を説明するための図である。 第1実施形態の位置合わせシステムのブロック構成図である。 本発明の第2実施形態に係る位置合わせ方法のフローチャートである。 第2実施形態の位置合わせ方法で用いる重み付けシートの一例を示す図である。 第2実施形態の位置合わせシステムのブロック構成図である。 本発明の位置合わせ処理による位置ずれ結果を示す図である。 従来の位置合わせ処理による位置ずれ結果を示す図である。 本発明の位置合わせ処理による、より複雑な位置合わせ系列での位置ずれ結果を示す図である。 従来の位置合わせ処理による、より複雑な位置合わせ系列での位置ずれ結果を示す図である。 本発明の位置合わせ処理により製造された半導体デバイスと、従来の位置合わせ処理により製造された半導体デバイスとを比較する断面図である。
符号の説明
10、40 ホスト
11、41 データベース
14、45 演算部
16、46 履歴データ参照部
17、47 位置ずれ補正係数再算出部
18、48 本体ロット判断部
20 露光装置
30 位置合わせ測定装置
43 重み付け判断部
44 補正テーブル
51 半導体基板
52 側壁
53 素子分離領域
54 ソース・ドレイン
55 ゲート
56 カバー層
57、59 プラグ
61 下部電極
62 強誘電体膜
63 上部電極
65 強誘電体キャパシタ
66、67 層間絶縁膜
Tr トランジスタ

Claims (4)

  1. 複数のパターンレイヤ間の位置合わせ方法であって、
    所定の露光装置で処理する同一ロット内のパイロットウェーハで、前記パイロットウェーハ上に形成された基準パターンに対する現在のパターンレイヤの位置ずれを検査し、
    前記現在のパターンレイヤよりも下層に位置する層の中から、前記現在のパターンレイヤに対する位置合わせの重要度に応じて、前記現在のパターンレイヤを優先的に合わせるべき2以上の層を選択し、
    前記現在のパターンレイヤと前記2以上の層の各々についての位置合わせの重要度と、前記2以上の層の各々間の位置合わせの重要度とに基づき、位置ずれ補正係数を算出し、
    前記位置ずれ補正係数を前記露光装置に設定して、前記ロットで現在のパターンレイヤの露光を行うことを特徴とする位置合わせ方法。
  2. 前記半導体装置を構成する複数のパターンレイヤの各々について、他の層に対する前記位置合わせの重要度を記述したテーブルをあらかじめ格納し、
    前記テーブルを参照して、前記現在のパターンレイヤよりも下層に位置する層の中から、現在のパターンレイヤを優先的に合わせるべき前記2以上の層を選択して前記位置ずれ補正係数を再算出することを特徴とする請求項1に記載の位置合わせ方法。
  3. ウェーハ上にマスクパターンを露光する露光装置と、前記ウェーハ上の基準パターンに対する前記マスクパターンの位置ずれを検査する位置合わせ測定装置とに接続されて、前記位置ずれを補正する位置合わせ処理装置であって、
    前記ウェーハ上に順次形成される複数のパターンレイヤの位置ずれ関連情報を格納するデータベースと、
    前記位置合わせ測定装置による現在のマスクパターンの位置ずれ測定結果を受け取ったときに、前記データベースを参照して、現在のマスクパターンよりも下層に形成された層の位置ずれ関連情報を読み出す履歴データ参照部と、
    前記履歴データ参照部が読み出した前記位置ずれ関連情報から前記現在のマスクパターンに対する位置合わせの重要度に応じて、前記現在のマスクパターンを優先的に合わせるべき2以上の層を選択する判断部と、
    前記現在のマスクパターンと前記2以上の層の各々についての位置合わせの重要度と、前記2以上の層の各々間の位置合わせの重要度とに基づいて、位置ずれ補正係数を算出する位置ずれ補正係数算出部と
    を備えることを特徴とする位置合わせ処理装置。
  4. 所定のロットに含まれる任意の半導体基板を露光装置に設置し、
    前記露光装置で今回露光されるマスクパターンに関して、前記半導体基板上の基準パターンに対する位置ずれを測定し、
    前記現在のマスクパターンよりも下層に形成された層の位置ずれ履歴データを読み出して、前記現在のマスクパターンに対する位置合わせの重要度に応じて、前記現在のマスクパターンを優先的に合わせるべき2以上の層を選択し、
    前記現在のマスクパターンと前記2以上の層の各々についての位置合わせの重要度と、前記2以上の層の各々間の位置合わせの重要度とに基づいて、位置ずれ補正係数を算出し、
    前記位置ずれ補正係数を前記露光装置に設定して、前記ロット内の残りの半導体基板上に現在のマスクパターンを露光し、
    前記マスクパターンに基づいて、前記半導体基板上にパターンレイヤを形成することを特徴とする半導体装置の製造方法。
JP2008227411A 2008-09-04 2008-09-04 パターンレイヤ間の位置合わせ方法、位置合わせ処理装置、および半導体装置の製造方法 Expired - Fee Related JP4930477B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008227411A JP4930477B2 (ja) 2008-09-04 2008-09-04 パターンレイヤ間の位置合わせ方法、位置合わせ処理装置、および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008227411A JP4930477B2 (ja) 2008-09-04 2008-09-04 パターンレイヤ間の位置合わせ方法、位置合わせ処理装置、および半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003011366A Division JP2004228153A (ja) 2003-01-20 2003-01-20 パターンレイヤ間の位置合わせ方法、位置合わせ処理装置、および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008300880A JP2008300880A (ja) 2008-12-11
JP4930477B2 true JP4930477B2 (ja) 2012-05-16

Family

ID=40174025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008227411A Expired - Fee Related JP4930477B2 (ja) 2008-09-04 2008-09-04 パターンレイヤ間の位置合わせ方法、位置合わせ処理装置、および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4930477B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5744422B2 (ja) * 2010-06-17 2015-07-08 キヤノン株式会社 インプリント方法及びインプリント装置、サンプルショット抽出方法、並びにそれを用いた物品の製造方法
NL2007216A (en) 2010-09-08 2012-03-12 Asml Netherlands Bv Self-referencing interferometer, alignment system, and lithographic apparatus.
JP5840584B2 (ja) * 2012-09-06 2016-01-06 株式会社東芝 露光装置、露光方法および半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2840775B2 (ja) * 1989-11-08 1998-12-24 ソニー株式会社 露光位置合せ方法
JP3237292B2 (ja) * 1993-03-23 2001-12-10 ソニー株式会社 アライメント方法
JP3402750B2 (ja) * 1994-05-25 2003-05-06 キヤノン株式会社 位置合わせ方法及びそれを用いた素子の製造方法
JP3498420B2 (ja) * 1995-03-29 2004-02-16 セイコーエプソン株式会社 露光方法及び露光装置
JP2001052991A (ja) * 1999-08-13 2001-02-23 Nec Corp 電子線露光方法及び半導体装置の製造方法
JP2004228153A (ja) * 2003-01-20 2004-08-12 Fujitsu Ltd パターンレイヤ間の位置合わせ方法、位置合わせ処理装置、および半導体装置の製造方法

Also Published As

Publication number Publication date
JP2008300880A (ja) 2008-12-11

Similar Documents

Publication Publication Date Title
JP5194800B2 (ja) 重ね合わせ管理方法及び装置、処理装置、測定装置及び露光装置、デバイス製造システム及びデバイス製造方法、並びにプログラム及び情報記録媒体
TWI469182B (zh) 用於同時決定疊對準確度及圖案放置誤差之結構與方法
TWI461853B (zh) Object processing method and apparatus, display method and apparatus, processing apparatus, measuring apparatus and exposure apparatus, substrate processing system, and computer-readable information recording medium
TW504782B (en) Overlay registration error measurement made simultaneously for more than two semiconductor wafer layers
JP4864776B2 (ja) フォトマスク
US8804137B2 (en) Unique mark and method to determine critical dimension uniformity and registration of reticles combined with wafer overlay capability
JP4930477B2 (ja) パターンレイヤ間の位置合わせ方法、位置合わせ処理装置、および半導体装置の製造方法
JP2004228153A (ja) パターンレイヤ間の位置合わせ方法、位置合わせ処理装置、および半導体装置の製造方法
US6342703B1 (en) Exposure apparatus, exposure method, and device manufacturing method employing the exposure method
JP2009130184A (ja) アライメント方法、露光方法、パターン形成方法および露光装置
JP2019028377A (ja) 基板処理方法、コンピュータ記憶媒体及び基板処理システム
US7333173B2 (en) Method to simplify twin stage scanner OVL machine matching
CN114724970A (zh) 半导体曝光机校正方法以及半导体结构制造方法
Laidler et al. Sources of overlay error in double patterning integration schemes
JP4612412B2 (ja) 半導体装置の製造方法
JP2006049565A (ja) 半導体装置、半導体基板および半導体装置の製造方法
JP5177380B2 (ja) 位置ずれ補正装置および半導体装置の製造方法
US8088539B2 (en) Exposure aligning method and exposure apparatus
US8174673B2 (en) Method for wafer alignment
US20080309903A1 (en) Exposure apparatus, method of manufacturing device, method applied to exposure apparatus and computer-readable medium
JP2010118404A (ja) プロセス制御システム
US20160260643A1 (en) Semiconductor device and manufacturing method of semiconductor device
US9753373B2 (en) Lithography system and semiconductor processing process
JP4085147B2 (ja) 半導体装置の製造方法及び製造装置
KR20210078408A (ko) 기판 처리 방법 및 기판 처리 시스템

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120130

R150 Certificate of patent or registration of utility model

Ref document number: 4930477

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150224

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees