KR100572736B1 - 중첩검사공정을 구비한 반도체장치의 제조방법 - Google Patents

중첩검사공정을 구비한 반도체장치의 제조방법 Download PDF

Info

Publication number
KR100572736B1
KR100572736B1 KR1020030044511A KR20030044511A KR100572736B1 KR 100572736 B1 KR100572736 B1 KR 100572736B1 KR 1020030044511 A KR1020030044511 A KR 1020030044511A KR 20030044511 A KR20030044511 A KR 20030044511A KR 100572736 B1 KR100572736 B1 KR 100572736B1
Authority
KR
South Korea
Prior art keywords
resist film
mark
layer
side overlap
overlapped
Prior art date
Application number
KR1020030044511A
Other languages
English (en)
Other versions
KR20040064583A (ko
Inventor
키시다타케시
키도시게노리
Original Assignee
가부시끼가이샤 르네사스 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 르네사스 테크놀로지 filed Critical 가부시끼가이샤 르네사스 테크놀로지
Publication of KR20040064583A publication Critical patent/KR20040064583A/ko
Application granted granted Critical
Publication of KR100572736B1 publication Critical patent/KR100572736B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 실시예에서의 에칭공정(100)은, 사진제판공정에 의해, 레지스트막의 노광·에칭이 행해진다. 그 후, 중첩검사장치에 의해 피중첩층측 중첩마크 및 레지스트막측 중첩마크를 사용한 중첩검사를 행한다. 또한, 이 공정에서, 중첩검사장치를 사용하여 적용마스크 확인공정이 동시에 실시된다. 이것에 의해, 효율적으로 적용마스크의 확인을 행하는 것이 가능하고 또한, 반도체장치의 제조수율의 향상을 가능하게 하는, 중첩 검사공정을 구비한 반도체장치의 제조방법을 제공할 수 있다.
반도체장치, 제조방법, 중첩, 검사, 공정, 레지스트막, 마스크, 패턴

Description

중첩검사공정을 구비한 반도체장치의 제조방법{METHOD OF FABRICATING SEMICONDUCTOR DEVICE COMPRISING SUPERPOSITION INSPECTION STEP}
도 1은 실시예 1에서의 중첩검사공정을 구비한 반도체장치의 제조방법이 적용되는 반도체장치의 에칭공정을 나타내는 흐름도이다.
도 2 및 도 3은 실시예 1에서의 제1 및 제2 중첩마크영역을 나타내는 평면도이다.
도 4는 실시예 1에서의 중첩검사공정을 구비한 반도체장치의 제조방법을 나타내는 흐름도이다.
도 5 및 도 6은 실시예 2에서의 제1 및 제2 중첩마크영역을 나타내는 평면도이다.
도 7은 실시예 2에서의 중첩검사공정을 구비한 반도체장치의 제조방법을 나타내는 흐름도이다.
도 8 및 도 9는 실시예 3에서의 제1 및 제2 중첩마크영역을 나타내는 평면도이다.
도 10은 실시예 3에서의 중첩검사공정을 구비한 반도체장치의 제조방법을 나타내는 흐름도이다.
도 11은 다른 실시예에서의 반도체장치의 구조를 나타내는 단면도이다.
도 12는 종래의 기술에서의 레지스트막에 소정의 패턴을 전사하기 위한 포토마스크의 개략구조를 나타내는 평면도이다.
도 13은 피에칭층 및 레지스트막에 형성된 중첩마크의 평면도이다.
도 14는 도 13에서 XIV-XIV선 화살표 단면도이다.
도 15는 중첩마크를 사용한 일반적인 에칭공정을 설명하는 흐름도이다.
도 16은 반도체장치의 구조를 나타내는 제1 단면도이다.
도 17은 반도체장치의 구조를 나타내는 제2 단면도이다.
*도면의 주요부분에 대한 부호의 설명*
100 : 에칭공정
102A, 102B, 102C 중첩검사공정을 구비한 반도체장치의 제조방법
611A, 611C, 611D : 제1 피중첩층측 중첩마크
611B : 제2 피중첩층측 중첩마크
611C, 611D : 피중첩층측 중첩마크
701A, 701B, 701D, 701E, 701F : 레지스트막측 중첩마크
701f : 오목부
본 발명은, 반도체장치의 제조방법에 관한 것으로, 보다 특정적으로는, 피중첩층과 중첩층으로서의 레지스트막과의 중첩위치의 적부(적합/부적합)를 판별하기 위한, 중첩검사공정을 구비한 반도체장치의 제조방법에 관한 것이다.
반도체장치의 제조프로세스에 있어서, 소정의 층(이하, 피중첩층이라 칭한다. )의 패터닝을 행하기 위해, 이 피중첩층 상에 소정의 패턴을 갖는 중첩층으로서의 레지스트막이 설치되고, 이 레지스트막을 마스크로 하여, 피중첩층 또는 피중첩층과 레지스트막과의 사이에 개재하는 층의 에칭이 행해진다. 따라서, 피중첩층에 대한 레지스트막 위치결정은 중요하게 된다. 그 때문에, 레지스트막 자신의 패터닝도 중요하게 된다.
여기서, 피중첩층에 대한 레지스트막 위치결정 방법에 대하여, 도면을 참조하여 간단히 설명한다. 도 12는, 레지스트막에 소정의 패턴을 전사하기 위한 포토마스크(500)의 개략 구조를 나타내는 평면도이다. 일반적인 포토마스크(500)로서는, 반도체장치의 배선패턴이 형성된 배선패턴영역(501, 502)과, 이 배선패턴영역(501, 502)을 둘러싸고, 웨이퍼의 다이싱 라인에 해당하는 주변패턴영역(510)을 구비하고 있다.
주변패턴영역(510)에는, 피중첩층과 레지스트막과의 중첩위치의 적부를 판별하기 위해 사용되는 중첩마크(530)가 형성되어 있다.
여기서, 중첩마크의 구체적인 역할에 대하여 간단히 설명한다. 도 13은, 피중첩층 및 레지스트막에 형성된 중첩마크의 평면도이고, 도 14는, 도 13에서 XIV-XIV선 화살표 단면도이다. 피에칭층(611)에는, 피중첩층(605)에 설치된 피중첩층측 중첩마크로서의 홀(605d)의 형태에 반영하여 형성된 피중첩층측 중첩마크(611H)가 설치되고, 레지스트막에는, 상기 포토마스크(500)의 중첩마크(530)에 의해 전사된 레지스트막측 중첩마크(701H)가 설치되어 있다.
피중첩층측 중첩마크(611H)는, 복수의 오목부(611h)가, 정사각형 형태로 배치되는 것에 의해 그 전체 형상이 규정되고, 정사각형 형태의 한 변의 치수(H)는, 약 25um이다. 오목부(611h)는, 피중첩층(605)에 설치된 홀(605d)에 피에칭층(611)이 그 성막시에 움푹 파임으로써 형성된다. 홀(605d)은, 피에칭층(611)의 배선영역에 형성되는 콘택홀(도시생략)과 동일공정에 의해 형성되는 것이다.
피에칭층(611) 상에서, 피중첩층측 중첩마크(611H)의 내측에는, 레지스트막에 형성된 레지스트막측 중첩마크(701H)가 설치되어 있다. 이 레지스트막측 중첩마크(701H)의 한 변의 치수(h)는, 약 10um이다.
여기서, 도 15를 참조하여, 중첩마크를 사용한 일반적인 에칭공정(800)에 대하여 설명한다. 우선, 사진제판공정에 의해, 레지스트막의 노광·에칭이 행해진다(S810). 그 후, 상기 피중첩층측 중첩마크(611H) 및 레지스트막측 중첩마크(701H)를 사용한 중첩검사를 행한다(S820).
이 중첩검사(S820)에서는, 중첩검사장치(도시생략)를 사용하여, 피중첩층측 중첩마크(611H) 및 레지스트막측 중첩마크(701H)의 화상정보로부터, 피중첩층측 중첩마크(611H) 및 레지스트막측 중첩마크(701H) 위치를 판독하고, 피중첩층측 중첩마크(611H) 중 소정위치(허용범위위치)에, 레지스트막측 중첩마크(701H)가 존재하는지 존재하지 않는지의 판별이 행해진다.
피중첩층측 중첩마크(611H) 중 소정위치에 레지스트막측 중첩마크(701H)가 존재하는 경우에는 합격이라 판정하고, 현상검사공정(S830)으로 이행한다. 불합격인 경우는, 레지스트막을 제거하고, 다시, 레지스트막의 도포 및 레지스트막의 노광·에칭을 행한다(S810).
다음에, 레지스트 치수 검사공정(S840) 및 적용마스크 확인공정(S850)을 거친 후에, 레지스트막에 의한 피에칭층의 에칭공정(S860)이 실시되고, 다음 공정(S870)으로 이행하게 된다.
그렇지만, 상기 중첩검사공정을 구비한 반도체장치의 제조방법에서는, 이하에 나타내는 문제를 들 수 있다.
반도체장치의 제조프로세스에서는, 반도체장치 패턴의 개정, 품종별 옵션의 부가 등의 관계로부터, 동일 사진제판공정에서 다른 포토마스크가 사용되는 경우가 있다.
예를 들면, 도 16에 나타내는 반도체장치의 단면구조의 경우, 제1 반도체층(601)에 도전영역(602, 603, 604)이 설치되고, 제1 반도체층(601) 상에는, 이 도전영역(602, 603, 604)에 통하는 콘택홀(605a, 605b, 605c)을 갖는 층간절연막(605)이 설치되어 있다.
또한, 콘택홀(605a, 605b, 605c) 내에는, 각각 도전영역(602, 603, 604)에 통하는 콘택플러그(607, 608, 609)가 설치되어 있다. 더욱이, 층간절연막(605) 상 에는, 콘택플러그 607에 통하는 배선층 611A 및 콘택플러그 608, 609에 통하는 배선층 611B가 형성되어 있다. 여기서, 배선층 611A 및 배선층 611B는, 이 배선층 611A 및 배선층 611B에 대응하는 패턴을 갖는 레지스트막 701A에 의해 패터닝된다.
한편, 도 17에 나타내는 반도체장치의 단면구조의 경우, 기본적 구조는, 상기 도 16에 나타내는 반도체장치와 동일하지만, 콘택플러그 608에 통하는 배선층 611C 및 콘택플러그 609에 통하는 배선층 611D가 설치되는 점이 상위하다. 따라서, 이들 배선층은, 배선층 611A, 배선층 611C 및 배선층 611D에 대응하는 패턴을 갖는 레지스트막 701B에 의해 패터닝된다.
이와 같이, 배선구조가 일부 다른 영역은, 예를 들면 도 12의 평면도에 나타내는 영역 X1∼X4에 점재하도록 설치되고, 이 배선구조의 차이의 확인은, 도 15에서 나타내는, 에칭공정(800)의 후반에서 실시되는 적용마스크 확인공정(S850)에서 행해진다.
이것은, 통상 패턴이 다른 포토마스크라도, 포토마스크의 주변패턴영역에 설치되는 중첩의 형상 및 위치는, 전부 동일하게 설치되어 있기 때문에, 도 15에서 나타내는 S820∼S840의 각 공정에서는, 적용한 포토마스크가 올바른 것인지 어떤지의 판별은 할 수 없기 때문이다. 이와 같이, 적용한 포토마스크의 오류는, 에칭공정(800)의 후반에서 확인되기 때문에, 작업효율의 향상을 방해하는 한가지 원인으로 되어있다.
또한, 적용마스크 확인공정(S850)은 종래 수작업에 의한 오프라인 작업으로 행하고 있고, 포토마스크 오류의 간과에 의해, 반도체장치의 제조수율의 저하를 초 래하는 원인으로도 되어 있다.
본 발명은 효율적으로 적용마스크의 확인을 행하는 것이 가능하고, 또한, 반도체장치의 제조수율의 향상을 가능하게 하는 중첩검사공정을 구비한 반도체장치의 제조방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 본 발명에 근거하는 중첩검사공정을 구비한 반도체장치의 제조방법은, 중첩검사장치를 사용하여, 피중첩층 상에 형성되는 중첩층으로서의 레지스트막의 중첩위치의 적부를 판별하기 위한, 중첩검사공정을 구비한 반도체장치의 제조방법에 있어서, 이하의 공정을 구비하는 것을 특징으로 한다.
우선, 상기 피중첩층에 설치된 피중첩층측 중첩마크의 정보를 판독한다. 상기 레지스트막에 설치된 레지스트막측 중첩마크의 정보를 판독한다.
다음에, 마크위치 판단공정에서, 상기 피중첩층측 중첩마크의 정보와 상기 레지스트막측 중첩마크와의 정보로부터, 상기 피중첩층측 중첩마크와 상기 레지스트막측 중첩마크와 위치관계를 판독하고, 상기 피중첩층에 대한 상기 레지스트막의 형성위치의 적부를 판단한다.
또한, 마크판별공정에서, 상기 레지스트막측 중첩마크의 정보와, 상기 중첩검사장치에 미리 등록된 등록 레지스트막측 중첩마크의 정보를 비교함으로써, 상기 레지스트막측 중첩마크가 상기 등록 레지스트막측 중첩마크에 일치하는지 일치하지 않는지를 판별한다.
[발명의 실시예]
이하, 본 발명에 근거하는 중첩검사공정을 구비한 반도체장치의 제조방법의 각 실시예에 대하여, 도면을 참조하여 설명한다. 이때, 각 실시예는 모든 점에서 예시로서 한정적인 것은 아니다. 또한, 각 실시예에 있어서는, 반도체장치에 적용되는 일반적인 배선구조에 본 발명을 적용한 경우를 나타내고 있고, 특정한 반도체장치가 아닌, 널리 반도체장치 전반에 대하여 적용할 수 있는 것이다.
(실시예 1)
실시예 1에서의 중첩검사공정을 구비한 반도체장치의 제조방법에 대하여, 도 1 내지 도 4를 참조하여 설명한다.
우선, 도 1을 참조하여, 본 실시예에서의 에칭공정(100)은, 사진제판공정에 의해, 레지스트막의 노광·에칭이 행해진다(S101). 그 후, 중첩검사장치에 의해 피중첩층측 중첩마크 및 레지스트막측 중첩마크를 사용한 중첩검사를 행한다(S102A). 또한, 이 공정에서, 중첩검사장치를 사용하여 적용마스크 확인공정(S102B)이 동시에 실시된다. 그 후, 현상검사공정(S103), 레지스트 치수 검사공정(S104) 및 에칭공정(S105)이 실시되고, 다음 공정(S106)으로 이행한다.
이와 같이, 본 실시예에서는, 도 15에 나타내는 종래의 에칭공정에서는, 레지스트 치수 검사공정 후에, 수작업에 의한 오프라인 작업에 의해 행하고 있었던 적용마스크 확인공정을, 중첩검사장치에 의한 중첩검사공정과 동시에 행하고 있는 것을 특징으로 한다. 이하, 이 중첩검사공정과 적용마스크 확인공정을 동시에 행하 는 방법에 대하여, 상세히 설명한다.
도 2 및 도 3을 참조하여, 피중첩층에는, 소정의 위치에 제1 피중첩층측 중첩마크(611A) 및 제2 피중첩층측 중첩마크(611B)가 설치되어 있다. 이때, 피중첩층측 중첩마크의 수량에 대해서는, 적절히 선택되는 것이다. 또한, 제1 피중첩층측 중첩마크(611A) 및 제2 피중첩층측 중첩마크(611B)의 형상 등은, 도 13 및 도 14에 나타내는 종래의 피중첩층측 중첩마크와 동일하다.
다음에, 도 2를 참조하여, 제1 배선패턴을 구비하는 포토마스크에 의해, 레지스트층에 전사되는 레지스트막측 중첩마크 701A는, 제1 피중첩층측 중첩마크 611A의 내측에 설치된다. 한편, 도 3을 참조하여, 제2 배선패턴을 구비하는 포토마스크에 의해, 레지스트층에 전사되는 레지스트막측 중첩마크 701B는, 제2 피중첩층측 중첩마크 611B의 내측에 설치된다. 레지스트막측 중첩마크 701A 및 레지스트막측 중첩마크 701B는, 도 13 및 도 14에 나타내는 종래의 레지스트막측 중첩마크와 동일하다.
여기서, 본 실시예에서의 피에칭층에 제1 배선패턴을 구비하는 포토마스크를 사용하여, 반도체장치의 에칭공정을 실시하는 경우의 중첩검사공정을 구비한 반도체장치의 제조방법(S102A)의 흐름에 대하여, 도 4를 참조하여 설명한다.
우선, 미리, 중첩검사장치에, 레지스트막측 중첩마크(701A)가 설치된 제1 배선패턴을 구비하는 포토마스크의 데이터를 기억시킨다(S120). 그 후, 웨이퍼의 로드 및 얼라인먼트를 실시한다(S121). 그 후, 중첩마크좌표를 인식한다(S122).
다음에, 피중첩층에 설치된 피중첩층측 중첩마크(611A, 611B)의 정보와, 레 지스트막에 설치된 레지스트막측 중첩마크(701A)의 정보를 판독한다(S123).
다음에, 피중첩층측 중첩마크(611A, 611B)의 정보와 레지스트막측 중첩마크(701A)와의 정보로부터, 피중첩층측 중첩마크(611A)와 레지스트막측 중첩마크(701A)와 위치관계를 판독하고, 피중첩층에 대한 레지스트막의 형성위치의 적부를 판단한다(S124).
다음에, 레지스트막측 중첩마크(701A)의 정보와, S120에서 중첩검사장치에 미리 등록된 등록 레지스트막측 중첩마크와의 정보를 비교함으로써, 레지스트막측 중첩마크(701A)가 등록 레지스트막측 중첩마크에 일치하는지 일치하지 않는지를 판별한다(S125).
여기서의 구체적인 판별은, 피중첩층측 중첩마크 611A 내에, 레지스트막측 중첩마크 701A가 존재하는지 존재하지 않는지의 판별이 실행된다. 따라서, 잘 못하여 도 3에 대응하는 레지스트막측 중첩마크 701B가 설치된 제2 배선패턴을 구비하는 포토마스크를, 중첩검사장치에 장착한 경우에는, 중첩검사장치에서는, 피중첩층측 중첩마크 611A 내에, 레지스트막측 중첩마크 701A가 존재하지 않는 것을 인식하여, 그 결과를 오퍼레이터에 통보하게 된다.
(작용·효과)
이상, 본 실시예에서의 중첩검사공정을 구비한 반도체장치의 제조방법에 의하면, 중첩검사장치에서, 피중첩층에 대한 레지스트막의 형성위치의 적부를 판단하는 마크위치 판단공정과 동시에, 레지스트막측 중첩마크가 등록 레지스트막측 중첩 마크에 일치하는지 일치하지 않는지를 판별하는 마크판별공정을 행하고 있기 때문에, 적용한 포토마스크가 올바른 것인지 어떤지의 판별을, 에칭공정이 신속한 단계로 행함으로써, 작업효율의 향상을 도모하는 것을 가능하게 하고 있다. 또한, 수작업에 의한 오프라인 작업이 아닌, 중첩검사장치를 사용한, 온라인 작업에 의해, 적용한 포토마스크가 올바른 것인지 어떤지의 판별을 행하고 있기 때문에, 포토마스크 오류의 간과함이 없어져, 반도체장치의 제조수율의 향상을 도모하는 것을 가능하게 하고 있다.
또한, 본 실시예에서는, 레지스트막측 중첩마크의 정보로서, 레지스트막측 중첩마크 위치에 근거하는 정보를 사용하고 있기 때문에, 종래의 중첩검사장치에서 마크위치 판단공정에 사용하고 있는 정보를 이용하는 것을 가능하게 하고 있다.
(실시예 2)
다음에, 실시예 2에서의 중첩검사공정을 구비한 반도체장치의 제조방법에 대하여, 도 5 내지 도 7을 참조하여 설명한다.
기본적인 중첩검사공정을 구비한 반도체장치의 제조방법은, 상기 실시예 1에서의 중첩검사공정을 구비한 반도체장치의 제조방법과 동일하기 때문에, 상기 실시예 1에서의 중첩검사공정을 구비한 반도체장치의 제조방법과의 상위점에 대해서만 언급한다.
도 5 및 도 6을 참조하여, 피중첩층에는, 소정의 위치에 피중첩층측 중첩마크(611C)가 개소 설치되어 있다. 이 피중첩층측 중첩마크 611C의 치수·형상 등은, 도 13 및 도 14에 나타내는 종래의 피중첩층측 중첩마크와 동일하다.
다음에, 도 5를 참조하여, 제1 배선패턴을 구비하는 포토마스크에 의해, 레지스트층에 전사되는 레지스트막측 중첩마크 701C는, 피중첩층측 중첩마크 611C의 내측에 설치되는 정방형 형상을 가지며, 그 한 변의 크기(h)는, 10um이다. 한편, 도 6을 참조하여, 제2 배선패턴을 구비하는 포토마스크에 의해, 레지스트층에 전사되는 레지스트막측 중첩마크 701D는, 동일하게 피중첩층측 중첩마크 611C의 내측에 설치되는 정방형 형상을 가지고, 그 한 변의 크기(h)는, 17um이다. 레지스트막측 중첩마크 701C 및 레지스트막측 중첩마크 701D의 형상은, 도 13 및 도 14에 나타내는 종래의 레지스트막측 중첩마크와 동일하다.
여기서, 본 실시예에서의 피에칭층에 제1 배선패턴을 구비하는 포토마스크를 사용하여, 반도체장치의 에칭공정을 실시하는 경우의 중첩검사공정(S102A)의 흐름에 대하여, 도 7을 참조하여 설명한다.
우선, 미리, 중첩검사장치에, 레지스트막측 중첩마크(701C)가 설치된 제1 배선패턴을 구비하는 포토마스크의 데이터를 기억시킨다(S120). 그 후, 웨이퍼의 로드 및 얼라인먼트를 실시한다(S121). 그 후, 중첩마크좌표를 인식한다(S122).
다음에, 피중첩층에 설치된 피중첩층측 중첩마크(611C)의 정보와, 레지스트막에 설치된 레지스트막측 중첩마크(701C)의 정보를 판독한다(S123).
다음에, 피중첩층측 중첩마크(611C)의 정보와 레지스트막측 중첩마크(701C)와의 정보로부터, 피중첩층측 중첩마크(611C)와 레지스트막측 중첩마크(701C)와의 위치관계를 판독하고, 피중첩층에 대한 레지스트막의 형성위치의 적부를 판단한다(S124).
다음에, 레지스트막측 중첩마크(701C)의 정보와, S120에서 중첩검사장치에 미리 등록된 등록 레지스트막측 중첩마크와의 정보를 비교함으로써, 레지스트막측 중첩마크(701C)가 등록 레지스트막측 중첩마크에 일치하는지 일치하지 않는지를 판별한다(S125).
여기서의 구체적인 판별은, 레지스트막측 중첩마크 701C의 한 변의 길이가, 10um인지 어떤지의 판별이 실행된다. 따라서, 잘 못하여 도 6에 대응하는 레지스트막측 중첩마크 701D가 설치된 제2 배선패턴을 구비하는 포토마스크를, 중첩검사장치에 장착한 경우에는, 중첩검사장치에서는, 한 변의 길이가 10um인 레지스트막측 중첩마크 701C가 존재하지 않는 것을 인식하고, 그 결과를 오퍼레이터에 통보하게 된다.
(작용·효과)
이상, 본 실시예에서의 중첩검사공정을 구비한 반도체장치의 제조방법에 의해서도, 상기 실시예 1과 같이, 적용한 포토마스크가 올바른 것인지 어떤지의 판별을, 에칭공정이 신속한 단계로 행함으로써, 작업효율의 향상을 도모하는 것을 가능하게 하고 있다. 또한, 수작업에 의한 오프라인 작업이 아닌, 중첩검사장치를 사용한, 온라인 작업에 의해, 적용한 포토마스크가 옳은 것인지 어떤지의 판별을 행하고 있기 때문에, 포토마스크 오류의 간과함이 없어져, 반도체장치의 제조수율의 향상을 도모하는 것을 가능하게 하고 있다.
또한, 본 실시예에서는, 레지스트막측 중첩마크의 정보로서, 레지스트막측 중첩마크의 외형치수인 한 변의 길이에 근거하는 정보를 사용하고 있기 때문에, 종래의 중첩검사장치에서 마크위치 판단공정에 사용하고 있는 정보를 이용하는 것을 가능하게 하고 있다.
(실시예 3)
다음에, 실시예 3에서의 중첩검사공정을 구비한 반도체장치의 제조방법에 대하여, 도 8 내지 도 10을 참조하여 설명한다.
기본적인 중첩검사공정을 구비한 반도체장치의 제조방법은, 상기 실시예 1에서의 중첩검사공정을 구비한 반도체장치의 제조방법과 동일하기 때문에, 상기 실시예 1에서의 중첩검사공정을 구비한 반도체장치의 제조방법과의 상위점에 대해서만 언급한다.
도 8 및 도 9를 참조하여, 피중첩층에는, 소정 위치에 피중첩층측 중첩마크(611D)가 1개소 설치되어 있다. 이 피중첩층측 중첩마크 611D의 치수·형상 등은, 도 13 및 도 14에 나타내는 종래의 피중첩층측 중첩마크와 동일하다.
다음에, 도 8을 참조하여, 제1 배선패턴을 구비하는 포토마스크에 의해, 레지스트층에 전사되는 레지스트막측 중첩마크 701E는, 피중첩층측 중첩마크 611D의 내측에 설치되는 정방형 형상을 가지며, 그 한 변의 크기(h)는 10um이고, 도 13 및 도 14에 나타내는 종래의 레지스트막측 중합마크와 동일하며, 직선패턴으로 설치되어 있다.
한편, 도 9를 참조하여, 제2 배선패턴을 구비하는 포토마스크에 의해, 레지스트층에 전사되는 레지스트막측 중첩마크 701F는, 동일하게 피중첩층측 중첩마크 611D의 내측에 설치되는 정방형 형상을 가지며, 그 한 변의 크기(h)는 10um이지만, 그 형상은, 복수의 오목부(701f)로 구성되어 있다.
여기서, 본 실시예에서의 피에칭층에 제1 배선패턴을 구비하는 포토마스크를 사용하여, 반도체장치의 에칭공정을 실시하는 경우의 중첩검사공정을 구비한 반도체장치의 제조방법(S102A)의 흐름에 대하여, 도 10을 참조하여 설명한다.
우선, 미리, 중첩검사장치에, 레지스트막측 중첩마크(701E)가 설치된 제1 배선패턴을 구비하는 포토마스크의 데이터를 기억시킨다(S120). 그 후, 웨이퍼의 로드 및 얼라인먼트를 실시한다(S4121). 그 후, 중첩마크좌표를 인식한다(S122).
다음에, 피중첩층에 설치된 피중첩층측 중첩마크(611D)의 정보와, 레지스트막에 설치된 레지스트막측 중첩마크(701E)의 정보를 판독한다(S123).
다음에, 피중첩층측 중첩마크(611D)의 정보와 레지스트막측 중첩마크(701E)와의 정보로부터, 피중첩층측 중첩마크(611D)와 레지스트막측 중첩마크(701E)와의 위치관계를 판독하고, 피중첩층에 대한 레지스트막의 형성위치의 적부를 판단한다(S124).
다음에, 레지스트막측 중첩마크(701E)의 정보와, S120에서 중첩검사장치에 미리 등록된 등록 레지스트막측 중첩마크와의 정보를 비교함으로써, 레지스트막측 중첩마크(701E)가 등록 레지스트막측 중첩마크에 일치하는지 일치하지 않는지를 판별한다(S125).
여기서 구체적인 판별은, 레지스트막측 중첩마크(701E)가 직선패턴으로 형성되어 있는지 어떤지 여부의 판별이 실행된다. 따라서, 잘 못하여 도 9에 대응하는 레지스트막측 중첩마크 701F가 설치된 제2 배선패턴을 구비하는 포토마스크를, 중첩검사장치에 장착한 경우에는, 중첩검사장치에서는, 이 직선패턴으로 형성된 레지스트막측 중첩마크(701E)가 존재하지 않는 것을 인식하여, 그 결과를 오퍼레이터에 통보하게 된다.
(작용·효과)
이상, 본 실시예에서의 중첩검사공정을 구비한 반도체장치의 제조방법에 의해서도, 상기 실시예 1과 동일하게, 적용한 포토마스크가 올바른 것인지 어떤지의 판별을, 에칭공정이 신속한 단계로 행함으로써, 작업효율의 향상을 도모하는 것을 가능하게 하고 있다. 또한, 수작업에 의한 오프라인 작업이 아닌, 중첩검사장치를 사용한, 온라인 작업에 의해, 적용한 포토마스크가 올바른 것인지 어떤지의 판별을 행하고 있기 때문에, 포토마스크 오류의 간과함이 없어져, 반도체장치의 제조수율의 향상을 도모하는 것을 가능하게 하고 있다.
또한, 본 실시예에서는, 레지스트막측 중첩마크의 정보로서, 레지스트막측 중첩마크의 패턴형상에 근거하는 정보를 사용하고 있기 때문에, 종래의 중첩검사장치에서 마크위치 판단공정에 사용하고 있는 정보를 이용하는 것을 가능하게 하고 있다.
이때, 상기 각 실시예에서의 피중첩층측 중첩마크는, 피중첩층에 형성된 피 중첩층측 중첩마크의 형상을 반영하도록 하여, 피중첩층 상에 형성된 피에칭층에 형성된 마크의 정보를 판독하는 경우에 대하여 설명하고 있지만, 이것에 한정되지 않고, 예를 들면, 도 11에 나타내는 바와 같은 반도체장치의 제조공정에 적용하는 것도 가능하다.
이 반도체장치의 구조에서는, 기판(801) 상에 피중첩층으로서의 비트라인에 대응하여 설치된 피중첩층측 중첩마크(802)와, 이 피중첩층측 중첩마크(802) 상에 피에칭층으로서의 층간절연막(803)과, 이 층간절연막(803) 상에, 레지스트막측 중첩마크(804)를 갖는 레지스트막(805)을 구비하고 있고, 상기 각 실시예에 나타내는 구조와는 달리, 에칭되는 층에 피중첩층측 중첩마크가 설치되지 않는다.
따라서, 전술한 각 실시예는 모든 점에서 예시로서 제한적인 것은 아니라고 생각되어야 할 것이다. 본 발명의 범위는 상기한 설명이 아니며 특허청구의 범위에 의해 표시되고, 특허청구의 범위와 균등의 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.
본 발명에 근거한 중첩검사공정을 구비한 반도체장치의 제조방법에 의하면, 적용한 포토마스크가 올바른 것인지 어떤지의 판별을, 에칭공정이 신속한 단계로 행함으로써, 작업효율의 향상을 도모하는 것을 가능하게 하고 있다. 또한, 중첩검사장치를 사용한, 온라인 작업에 의해, 적용한 포토마스크가 올바른 것인지 어떤지의 판별을 행하고 있기 때문에, 포토마스크 오류의 간과함이 없어져, 반도체장치의 제조수율의 향상을 도모하는 것을 가능하게 하고 있다.

Claims (3)

  1. 중첩검사장치를 사용하여, 피중첩층 상에 형성되는 중첩층으로서의 레지스트막의 중첩위치의 적부를 판별하기 위한 중첩검사공정을 구비한 반도체장치의 제조방법에 있어서,
    상기 피중첩층에 설치된 피중첩층측 중첩마크의 정보를 판독하는 공정과,
    상기 레지스트막에 설치된 레지스트막측 중첩마크의 정보를 판독하는 공정과,
    상기 피중첩층측 중첩마크의 정보와 상기 레지스트막측 중첩마크와의 정보로부터, 상기 피중첩층측 중첩마크와 상기 레지스트막측 중첩마크와의 위치관계를 판독하고, 상기 피중첩층에 대한 상기 레지스트막의 형성위치의 적부를 판단하는 마크위치 판단공정과,
    상기 레지스트막측 중첩마크의 정보와, 상기 중첩검사장치에 미리 등록된 등록 레지스트막측 중첩마크의 정보를 비교함으로써, 상기 레지스트막측 중첩마크가 상기 등록 레지스트막측 중첩마크에 일치하는지 일치하지 않는지를 판별하는 마크판별공정을 구비하는 것을 특징으로 하는 중첩검사공정을 구비한 반도체장치의 제조방법.
  2. 제 1 항에 있어서,
    상기 피중첩층측 중첩마크의 정보를 판독하는 공정은, 상기 피중첩층측 중첩마크의 형상을 반영하도록 하여 상기 피중첩층 상에 형성된 피에칭층에 형성된 마크의 정보를 판독하는 것을 특징으로 하는 중첩검사공정을 구비한 반도체장치의 제조방법.
  3. 제 1 항에 있어서,
    상기 레지스트막측 중첩마크의 정보는, 상기 레지스트막측 중첩마크 위치에 근거하는 정보인 것을 특징으로 하는 중첩검사공정을 구비한 반도체장치의 제조방법.
KR1020030044511A 2003-01-10 2003-07-02 중첩검사공정을 구비한 반도체장치의 제조방법 KR100572736B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003004744A JP4159887B2 (ja) 2003-01-10 2003-01-10 重ね合わせ検査工程を備えた半導体装置の製造方法
JPJP-P-2003-00004744 2003-01-10

Publications (2)

Publication Number Publication Date
KR20040064583A KR20040064583A (ko) 2004-07-19
KR100572736B1 true KR100572736B1 (ko) 2006-04-25

Family

ID=32708975

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030044511A KR100572736B1 (ko) 2003-01-10 2003-07-02 중첩검사공정을 구비한 반도체장치의 제조방법

Country Status (4)

Country Link
US (1) US6775920B2 (ko)
JP (1) JP4159887B2 (ko)
KR (1) KR100572736B1 (ko)
TW (1) TWI222693B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007049074A (ja) * 2005-08-12 2007-02-22 Oki Electric Ind Co Ltd 合わせ誤差計測マークおよびこれを用いた半導体装置の製造方法
CN113534604B (zh) * 2020-03-31 2023-11-24 长鑫存储技术有限公司 标记检测方法、装置及计算机可读存储介质

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05121284A (ja) 1991-10-11 1993-05-18 Meidensha Corp 半導体装置の製造方法
JPH08298236A (ja) 1995-04-26 1996-11-12 Sony Corp パターンの露光方法及びその装置
JPH09266235A (ja) 1996-03-28 1997-10-07 Sony Corp 不良解析方法とそのシステム
JP4680424B2 (ja) * 2001-06-01 2011-05-11 Ｏｋｉセミコンダクタ株式会社 重ね合わせ位置検出マークの製造方法

Also Published As

Publication number Publication date
KR20040064583A (ko) 2004-07-19
JP2004221194A (ja) 2004-08-05
TWI222693B (en) 2004-10-21
JP4159887B2 (ja) 2008-10-01
US6775920B2 (en) 2004-08-17
TW200412640A (en) 2004-07-16
US20040137649A1 (en) 2004-07-15

Similar Documents

Publication Publication Date Title
CN100468623C (zh) 对准方法、套刻检查方法和光掩模
JP3859764B2 (ja) 重ね合わせ精度測定マーク、そのマークの欠陥修正方法、および、そのマークを有するフォトマスク
JP2009238777A (ja) 半導体装置の製造方法
JP4528464B2 (ja) アライメント方法、重ね合わせ検査方法及びフォトマスク
US8502355B2 (en) Overlay vernier mask pattern, formation method thereof, semiconductor device including overlay vernier pattern, and formation method thereof
US9857678B1 (en) Methods of controlling distortion of exposure processes
JPWO2007013140A1 (ja) 位置合わせ方法
US6498401B2 (en) Alignment mark set and method of measuring alignment accuracy
KR100572736B1 (ko) 중첩검사공정을 구비한 반도체장치의 제조방법
JP5136745B2 (ja) 多重露光技術におけるマスク製造誤差検証方法
JP2007019307A (ja) 半導体ウエーハのおける位置精度検証用マークの形成方法、及びアライメント用マークの形成方法
JP4525067B2 (ja) 位置ずれ検出用マーク
US20030044057A1 (en) Method of checking overlap accuracy of patterns on four stacked semiconductor layers
JP4904529B2 (ja) 半導体素子のオーバーレイバーニアとその製造方法
JP2002025888A (ja) アライメントマークおよびその形成方法、並びに半導体装置の製造方法
JP2006140300A (ja) 半導体装置、ウェーハ及び半導体装置の製造方法
JP2007194357A (ja) 重ね合わせマークおよびその製造方法
JP2748029B2 (ja) 位置合わせマーク作成方法
JPH10189425A (ja) アライメント方法、アライメント精度測定方法及びアライメント測定用マーク
KR101076776B1 (ko) 오버레이 버니어 및 이를 이용한 오버레이 측정 방법
JP3885091B2 (ja) フォトマスクの製造方法、露光方法および半導体装置の製造方法
JP2008091367A (ja) 重ね合わせ検査方法
JP5703910B2 (ja) マスクパターンデータ生成方法、マスクの製造方法、マスク及びマスクパターンデータ生成プログラム
JPH1174189A (ja) マスクの位置ずれ検出用マーク
KR101204918B1 (ko) 반도체 소자의 오버레이 버니어 및 이를 이용한 반도체소자의 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090216

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee