JPH1167631A - 重ね合わせマークおよびこの重ね合わせマークを使用した半導体装置の製造方法 - Google Patents
重ね合わせマークおよびこの重ね合わせマークを使用した半導体装置の製造方法Info
- Publication number
- JPH1167631A JPH1167631A JP9221484A JP22148497A JPH1167631A JP H1167631 A JPH1167631 A JP H1167631A JP 9221484 A JP9221484 A JP 9221484A JP 22148497 A JP22148497 A JP 22148497A JP H1167631 A JPH1167631 A JP H1167631A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- mark
- overlay
- forming
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】
【課題】 実際のパターンと重ね合わせ検査マークとで
投影光学系の収差によるパターンの位置ズレが起こり高
精度の重ね合わせができないという問題があった。 【解決手段】 デバイスパターンと同じパターン幅５，
６、同じピッチ７、同じパターン間隔８を有するように
重ね合わせ検査マークを形成する。 【効果】 実際のデバイスパターンと重ね合わせ検査マ
ークとが投影光学系から受ける収差の影響が同じとなり
重ね合わせズレ量の測定精度が向上し、高精度のパター
ンの重ね合わせを行える。
投影光学系の収差によるパターンの位置ズレが起こり高
精度の重ね合わせができないという問題があった。 【解決手段】 デバイスパターンと同じパターン幅５，
６、同じピッチ７、同じパターン間隔８を有するように
重ね合わせ検査マークを形成する。 【効果】 実際のデバイスパターンと重ね合わせ検査マ
ークとが投影光学系から受ける収差の影響が同じとなり
重ね合わせズレ量の測定精度が向上し、高精度のパター
ンの重ね合わせを行える。
Description
【０００１】
【発明の属する技術分野】この発明は半導体装置の製造
方法である露光技術に関するもので、特にパターンの重
ね合わせ時における検査および露光に使用する重ね合わ
せマークに関するものである。
方法である露光技術に関するもので、特にパターンの重
ね合わせ時における検査および露光に使用する重ね合わ
せマークに関するものである。
【０００２】
【従来の技術】一般に、半導体デバイスの製造工程は半
導体基板上に薄膜を形成し、その薄膜上にレジストパタ
ーンを形成してそのレジストパターンをマスクとしてド
ライエッチングを施すことにより、所定の設計パターン
を薄膜に形成するという工程を繰り返し行うものであ
る。
導体基板上に薄膜を形成し、その薄膜上にレジストパタ
ーンを形成してそのレジストパターンをマスクとしてド
ライエッチングを施すことにより、所定の設計パターン
を薄膜に形成するという工程を繰り返し行うものであ
る。
【０００３】ここで、レジストパターンの形成工程はさ
らに、以下の工程で行われる。まず、半導体基板上にフ
ォトレジストの薄膜をスピンコーティング法で形成す
る。次に、予め所定の設計パターンが形成されているフ
ォトマスクを使用して縮小投影露光機（ステッパー）で
フォトレジスト上に所定の設計パターンを露光する。こ
のとき、露光時の重ね合わせマークとしてのアライメン
トマークを使用して行う。図１１は従来のアライメント
マークＭ１を示す平面図である。図に示すように、１〜
１０μｍ程度の大きなライン状のパターンの繰り返しが
主に用いられる。
らに、以下の工程で行われる。まず、半導体基板上にフ
ォトレジストの薄膜をスピンコーティング法で形成す
る。次に、予め所定の設計パターンが形成されているフ
ォトマスクを使用して縮小投影露光機（ステッパー）で
フォトレジスト上に所定の設計パターンを露光する。こ
のとき、露光時の重ね合わせマークとしてのアライメン
トマークを使用して行う。図１１は従来のアライメント
マークＭ１を示す平面図である。図に示すように、１〜
１０μｍ程度の大きなライン状のパターンの繰り返しが
主に用いられる。
【０００４】次に、フォトレジストの現像を行いレジス
トパターンを出現させる。次に、出現したレジストパタ
ーンと予め下地に形成されているパターンとの重ね合わ
せズレ量およびパターン寸法の検査を行う。この検査は
重ね合わせを行う上層および下層に形成されている重ね
合わせ検査マークによって行い、検査結果が所定の値以
内であればレジストパターンをマスクとしてドライエッ
チングを施す。また、所定の値以上であればレジストパ
ターンの形成工程のやり直しとなる。
トパターンを出現させる。次に、出現したレジストパタ
ーンと予め下地に形成されているパターンとの重ね合わ
せズレ量およびパターン寸法の検査を行う。この検査は
重ね合わせを行う上層および下層に形成されている重ね
合わせ検査マークによって行い、検査結果が所定の値以
内であればレジストパターンをマスクとしてドライエッ
チングを施す。また、所定の値以上であればレジストパ
ターンの形成工程のやり直しとなる。
【０００５】図１２は従来の重ね合わせ検査マークＭ２
を示す平面図および断面図である。図に示すように、従
来の重ね合わせ検査マークは１０〜３０μｍ程度の四角
形の第１重ね合わせ検査マークを下地に形成し、次に、
被重ね合わせパターン形成時に、第１重ね合わせ検査マ
ーク上に異なる大きさの四角形の第２の重ね合わせ検査
マークを形成する。
を示す平面図および断面図である。図に示すように、従
来の重ね合わせ検査マークは１０〜３０μｍ程度の四角
形の第１重ね合わせ検査マークを下地に形成し、次に、
被重ね合わせパターン形成時に、第１重ね合わせ検査マ
ーク上に異なる大きさの四角形の第２の重ね合わせ検査
マークを形成する。
【０００６】図１３は従来の重ね合わせ検査マークによ
る重ね合わせズレ量の測定方法を示す断面図である。図
に示すように、下地の第１検査マーク１を残しパターン
で形成し、上層の第２検査マーク２を抜きパターンで形
成した場合、矢印で示したパターンのエッジを検出し、
左側パターンエッジ間距離３と右側パターンエッジ間距
離４とを測定し、その差を重ね合わせズレ量として測定
する。
る重ね合わせズレ量の測定方法を示す断面図である。図
に示すように、下地の第１検査マーク１を残しパターン
で形成し、上層の第２検査マーク２を抜きパターンで形
成した場合、矢印で示したパターンのエッジを検出し、
左側パターンエッジ間距離３と右側パターンエッジ間距
離４とを測定し、その差を重ね合わせズレ量として測定
する。
【０００７】
【発明が解決しようとする課題】従来の重ね合わせ検査
マークおよび重ね合わせズレ量の測定方法さらにはアラ
イメントマークは以上のようであり、パターンの微細化
に伴い、従来の重ね合わせ検査マークである１０〜３０
μｍ程度の四角形やアライメントマークである１〜１０
μｍ程度の大きなライン状パターンの繰り返しと実際の
デバイスパターンとではパターンサイズが大きく異なる
ようになった。
マークおよび重ね合わせズレ量の測定方法さらにはアラ
イメントマークは以上のようであり、パターンの微細化
に伴い、従来の重ね合わせ検査マークである１０〜３０
μｍ程度の四角形やアライメントマークである１〜１０
μｍ程度の大きなライン状パターンの繰り返しと実際の
デバイスパターンとではパターンサイズが大きく異なる
ようになった。
【０００８】また、投影光学系の収差によってパターン
の位置ズレが起こるのであるが、パターンサイズによっ
て収差の影響が異なるため、アライメントマークや重ね
合わせ検査マークと実際のデバイスパターンとでパター
ンサイズが大きく異なると、実際のデバイスパターンに
おいて、露光時の重ね合わせ誤差が大きくなったりパタ
ーンの重ね合わせズレ量が異なるという問題点があっ
た。
の位置ズレが起こるのであるが、パターンサイズによっ
て収差の影響が異なるため、アライメントマークや重ね
合わせ検査マークと実際のデバイスパターンとでパター
ンサイズが大きく異なると、実際のデバイスパターンに
おいて、露光時の重ね合わせ誤差が大きくなったりパタ
ーンの重ね合わせズレ量が異なるという問題点があっ
た。
【０００９】これを解決するものとして図１４（ａ）
（ｂ）に示すように、従来の重ね合わせ検査マークであ
る１０〜３０μｍ程度の四角形の辺を実際のデバイスパ
ターンと同じパターンサイズを有するラインＭ３および
ホールＭ４で形成する方法が提案されている。
（ｂ）に示すように、従来の重ね合わせ検査マークであ
る１０〜３０μｍ程度の四角形の辺を実際のデバイスパ
ターンと同じパターンサイズを有するラインＭ３および
ホールＭ４で形成する方法が提案されている。
【００１０】しかし、この方法ではパターンサイズは実
際のデバイスパターンと同一に形成されているがピッチ
やパターン間隔は実際のデバイスパターンとは異なって
おり、収差の種類によってはやはりパターンの位置ズレ
量が重ね合わせ検査マークと実際のデバイスパターンと
で異なるという問題点があった。
際のデバイスパターンと同一に形成されているがピッチ
やパターン間隔は実際のデバイスパターンとは異なって
おり、収差の種類によってはやはりパターンの位置ズレ
量が重ね合わせ検査マークと実際のデバイスパターンと
で異なるという問題点があった。
【００１１】この発明は上記のような問題点を解消する
ためになされたもので、重ね合わせ精度の向上が図れ、
信頼性の高いデバイスパターンを形成できるアライメン
トマークや重ね合わせ検査マークなどの重ね合わせマー
クを提供することを目的としている。
ためになされたもので、重ね合わせ精度の向上が図れ、
信頼性の高いデバイスパターンを形成できるアライメン
トマークや重ね合わせ検査マークなどの重ね合わせマー
クを提供することを目的としている。
【００１２】
【課題を解決するための手段】この発明の請求項１に係
る重ね合わせマークは、デバイスパターンのうち最も重
ね合わせ余裕の少ないパターン部分と同じパターン幅、
パターン間隔、ピッチで形成されたパターンを備えるよ
うにしたものである。
る重ね合わせマークは、デバイスパターンのうち最も重
ね合わせ余裕の少ないパターン部分と同じパターン幅、
パターン間隔、ピッチで形成されたパターンを備えるよ
うにしたものである。
【００１３】この発明の請求項２に係る重ね合わせマー
クは、デバイスパターンのうち縦方向および横方向それ
ぞれにおいて最も重ね合わせ余裕の少ないそれぞれのパ
ターン部分と同じパターン幅、パターン間隔、ピッチで
形成されたパターンを備えるようにしたものである。
クは、デバイスパターンのうち縦方向および横方向それ
ぞれにおいて最も重ね合わせ余裕の少ないそれぞれのパ
ターン部分と同じパターン幅、パターン間隔、ピッチで
形成されたパターンを備えるようにしたものである。
【００１４】この発明の請求項３に係る重ね合わせマー
クは、デバイスパターンが微細なホールパターンの場
合、測定方向には上記ホールパターンと同じピッチで非
測定方向にはレジストに線状に転写されるよう上記ホー
ルパターンのピッチを変えたパターンを備えるようにし
たものである。
クは、デバイスパターンが微細なホールパターンの場
合、測定方向には上記ホールパターンと同じピッチで非
測定方向にはレジストに線状に転写されるよう上記ホー
ルパターンのピッチを変えたパターンを備えるようにし
たものである。
【００１５】この発明の請求項４に係る重ね合わせマー
クは、同じパターンの繰り返しを少なくとも両隣に備
え、上記同じパターンの繰り返しは露光時にレジストに
転写されない程度に微細なパターンとしたものである。
クは、同じパターンの繰り返しを少なくとも両隣に備
え、上記同じパターンの繰り返しは露光時にレジストに
転写されない程度に微細なパターンとしたものである。
【００１６】この発明の請求項５に係る重ね合わせマー
クは、露光時において下地パターンとの重ね合わせに用
いられるアライメントマークであるようにしたものであ
る。
クは、露光時において下地パターンとの重ね合わせに用
いられるアライメントマークであるようにしたものであ
る。
【００１７】この発明の請求項６に係る重ね合わせマー
クは、第１のデバイスパターンとともに形成された重ね
合わせマークと第２のデバイスパターンとともに形成さ
れた重ね合わせマークのレジストパターンとのエッジ間
距離を測定することによって重ね合わせを行う重ね合わ
せ検査マークであるようにしたものである。
クは、第１のデバイスパターンとともに形成された重ね
合わせマークと第２のデバイスパターンとともに形成さ
れた重ね合わせマークのレジストパターンとのエッジ間
距離を測定することによって重ね合わせを行う重ね合わ
せ検査マークであるようにしたものである。
【００１８】この発明の請求項７に係る半導体装置の製
造方法は、半導体基板上に絶縁膜を形成する工程と、上
記絶縁膜に重ね合わせマークを含むコンタクトホールを
形成する工程と、全面に導電膜を形成する工程と、上記
導電膜上にレジスト薄膜を形成する工程と、上記レジス
ト薄膜に重ね合わせマークを含む配線パターンを露光お
よび現像することによって配線のレジストパターンを形
成する工程と、上記コンタクトホール形成時の重ね合わ
せマークと上記配線のレジストパターン形成時の重ね合
わせマークとの重ね合わせズレ量を測定する工程と、上
記重ね合わせズレ量が所定の許容範囲内のとき、上記配
線のレジストパターンをマスクとして上記導電膜をエッ
チングする工程と、を備えるようにしたものである。
造方法は、半導体基板上に絶縁膜を形成する工程と、上
記絶縁膜に重ね合わせマークを含むコンタクトホールを
形成する工程と、全面に導電膜を形成する工程と、上記
導電膜上にレジスト薄膜を形成する工程と、上記レジス
ト薄膜に重ね合わせマークを含む配線パターンを露光お
よび現像することによって配線のレジストパターンを形
成する工程と、上記コンタクトホール形成時の重ね合わ
せマークと上記配線のレジストパターン形成時の重ね合
わせマークとの重ね合わせズレ量を測定する工程と、上
記重ね合わせズレ量が所定の許容範囲内のとき、上記配
線のレジストパターンをマスクとして上記導電膜をエッ
チングする工程と、を備えるようにしたものである。
【００１９】
実施の形態１．図１は配線工程におけるデバイスパター
ンＰ１の一部を示した平面図である。図１は重ね合わせ
余裕が最も少ないパターンであり、パターン幅５，６を
有し、パターン間隔８、ピッチ７を有する。
ンＰ１の一部を示した平面図である。図１は重ね合わせ
余裕が最も少ないパターンであり、パターン幅５，６を
有し、パターン間隔８、ピッチ７を有する。
【００２０】図２は、図１のデバイスパターンを転写す
る際の重ね合わせ検査マークＭ５を示す平面図である。
図に示すように、横方向および縦方向ともに図１のパタ
ーンと同じパターン幅５，６、同じパターン間隔８、同
じピッチ７で形成する。また、重ね合わせ検査マークで
は実際のデバイスパターンの繰り返し数に拘らず最低限
両側が同じ構成であれば良い。つまり、重ね合わせ検査
マークでは同じパターンの繰り返しは最低３回あればパ
ターンから受ける収差の影響を考慮できる。
る際の重ね合わせ検査マークＭ５を示す平面図である。
図に示すように、横方向および縦方向ともに図１のパタ
ーンと同じパターン幅５，６、同じパターン間隔８、同
じピッチ７で形成する。また、重ね合わせ検査マークで
は実際のデバイスパターンの繰り返し数に拘らず最低限
両側が同じ構成であれば良い。つまり、重ね合わせ検査
マークでは同じパターンの繰り返しは最低３回あればパ
ターンから受ける収差の影響を考慮できる。
【００２１】この様に実際のデバイスパターンの重ね合
わせ余裕が最も少ないパターンと同じパターン幅、パタ
ーン間隔およびピッチを有した重ね合わせ検査マークを
形成したので、デバイスパターンと重ね合わせ検査マー
クとが投影光学系から受ける収差の影響が同じとなり重
ね合わせズレ量を精度良く測定することができ、高精度
のパターンの重ね合わせを行うことができる。
わせ余裕が最も少ないパターンと同じパターン幅、パタ
ーン間隔およびピッチを有した重ね合わせ検査マークを
形成したので、デバイスパターンと重ね合わせ検査マー
クとが投影光学系から受ける収差の影響が同じとなり重
ね合わせズレ量を精度良く測定することができ、高精度
のパターンの重ね合わせを行うことができる。
【００２２】実施の形態２．上記実施の形態１では実際
デバイスパターンと同じパターン形状を用いた重ね合わ
せ検査マークについて説明を行ったが、図３に示すよう
に、図１のパターンと同じパターン幅、パターン間隔お
よびピッチを線状のパターンで表した重ね合わせ検査マ
ークＭ６を形成しても良い。
デバイスパターンと同じパターン形状を用いた重ね合わ
せ検査マークについて説明を行ったが、図３に示すよう
に、図１のパターンと同じパターン幅、パターン間隔お
よびピッチを線状のパターンで表した重ね合わせ検査マ
ークＭ６を形成しても良い。
【００２３】この場合、上記実施の形態１と同様の効果
を有すると共にパターンが単純となるので重ね合わせ検
査マークの形成が簡単となる。
を有すると共にパターンが単純となるので重ね合わせ検
査マークの形成が簡単となる。
【００２４】実施の形態３．図４はデバイスパターンに
おけるホールパターンＰ２の一例を示した平面図であ
る。図に示すように、このホールパターンはパターン幅
９，１０を有し、パターン間隔１１，１２，ピッチ１
３，１４を有する。つまり横方向と縦方向とでホールパ
ターンのパターン幅、パターン間隔およびピッチが異な
っている。
おけるホールパターンＰ２の一例を示した平面図であ
る。図に示すように、このホールパターンはパターン幅
９，１０を有し、パターン間隔１１，１２，ピッチ１
３，１４を有する。つまり横方向と縦方向とでホールパ
ターンのパターン幅、パターン間隔およびピッチが異な
っている。
【００２５】図５は図４のデバイスパターンの転写を行
う際の重ね合わせ検査マークＭ７を示す平面図である。
図に示すように、横方向および縦方向それぞれにおいて
ホールパターンと同じパターン幅９，１０、同じパター
ン間隔１１，１２、ピッチ１３，１４で形成する。
う際の重ね合わせ検査マークＭ７を示す平面図である。
図に示すように、横方向および縦方向それぞれにおいて
ホールパターンと同じパターン幅９，１０、同じパター
ン間隔１１，１２、ピッチ１３，１４で形成する。
【００２６】この様に実際のデバイスパターンにおいて
横方向と縦方向とでパターン間隔１１，１２およびピッ
チ１３，１４がそれぞれ異なっている場合には、重ね合
わせ検査マークにおいても実際のデバイスパターンと同
様に横方向と縦方向とでパターン間隔およびピッチを異
ならせて形成するとデバイスパターンと重ね合わせ検査
マークとが投影光学系から受ける収差の影響が同じとな
り重ね合わせズレ量を精度良く測定することができ、高
精度のパターンの重ね合わせを行うことができる。
横方向と縦方向とでパターン間隔１１，１２およびピッ
チ１３，１４がそれぞれ異なっている場合には、重ね合
わせ検査マークにおいても実際のデバイスパターンと同
様に横方向と縦方向とでパターン間隔およびピッチを異
ならせて形成するとデバイスパターンと重ね合わせ検査
マークとが投影光学系から受ける収差の影響が同じとな
り重ね合わせズレ量を精度良く測定することができ、高
精度のパターンの重ね合わせを行うことができる。
【００２７】実施の形態４．上記実施の形態３の図５で
示した重ね合わせ検査マークにおいて計測方向の繰り返
しパターンを露光時に転写されない程度に微細なパター
ンで形成しても良い。上記実施の形態１と同様に同じパ
ターンの繰り返しは最低３回あればパターンから受ける
収差の影響を考慮できる。図６は実施の形態４の重ね合
わせ検査マークＭ８を示した平面図である。この様にす
れば、上記実施の形態３と同様の効果を有すると共に重
ね合わせ検査において検査装置がパターンを容易に検出
でき、重ね合わせズレ量の計測を容易にできる。
示した重ね合わせ検査マークにおいて計測方向の繰り返
しパターンを露光時に転写されない程度に微細なパター
ンで形成しても良い。上記実施の形態１と同様に同じパ
ターンの繰り返しは最低３回あればパターンから受ける
収差の影響を考慮できる。図６は実施の形態４の重ね合
わせ検査マークＭ８を示した平面図である。この様にす
れば、上記実施の形態３と同様の効果を有すると共に重
ね合わせ検査において検査装置がパターンを容易に検出
でき、重ね合わせズレ量の計測を容易にできる。
【００２８】実施の形態５．実際のデバイスパターンが
ピッチに対してホール径の小さい微細なホールパターン
の場合、実際のデバイスパターンと同様のパターンサイ
ズおよびピッチで重ね合わせ検査マークを形成するとパ
ターンが疎らになってしまい検査装置がパターンを検出
できない場合がある。この様なときにはパターンサイズ
は実際のデバイスパターンと同じとして検査装置の測定
方向にはピッチを変えずに、非測定方向にはピッチを変
えてパターンを形成すると良い。
ピッチに対してホール径の小さい微細なホールパターン
の場合、実際のデバイスパターンと同様のパターンサイ
ズおよびピッチで重ね合わせ検査マークを形成するとパ
ターンが疎らになってしまい検査装置がパターンを検出
できない場合がある。この様なときにはパターンサイズ
は実際のデバイスパターンと同じとして検査装置の測定
方向にはピッチを変えずに、非測定方向にはピッチを変
えてパターンを形成すると良い。
【００２９】図７（ａ）は実際のデバイスパターンＰ３
であり、図７（ｂ）は図７（ａ）に対応する実施の形態
５の重ね合わせ検査マークＭ９であり、図７（ｃ）は図
７（ｂ）を転写した際のパターン形状である。図７
（ｂ）に示すように、マスク上の重ね合わせ検査マーク
では実際のデバイスパターンのパターンサイズおよび測
定方向（同図の縦方向）のピッチは変えることなく、非
測定方向にはホールパターンのピッチを解像限界以下に
小さく形成している。図７（ｃ）に示すように、図７
（ｂ）のホールパターンを転写するとパターン間隔が解
像限界以下に接近しているため、ホールがつながり線状
パターンに形成することができ、検査装置は容易にパタ
ーンを検出することができる。
であり、図７（ｂ）は図７（ａ）に対応する実施の形態
５の重ね合わせ検査マークＭ９であり、図７（ｃ）は図
７（ｂ）を転写した際のパターン形状である。図７
（ｂ）に示すように、マスク上の重ね合わせ検査マーク
では実際のデバイスパターンのパターンサイズおよび測
定方向（同図の縦方向）のピッチは変えることなく、非
測定方向にはホールパターンのピッチを解像限界以下に
小さく形成している。図７（ｃ）に示すように、図７
（ｂ）のホールパターンを転写するとパターン間隔が解
像限界以下に接近しているため、ホールがつながり線状
パターンに形成することができ、検査装置は容易にパタ
ーンを検出することができる。
【００３０】実施の形態６．ここでは実際のデバイス製
造への応用例としてコンタクトホール形成工程と配線工
程とについて説明する。図８（ａ）はコンタクトホール
形成工程と配線工程とを示した平面図である。図におい
て、１５は配線パターン、１６はコンタクトホールパタ
ーン、１７，１８はパターン幅、１９はパターン間隔、
２０は縦方向で最も重ね合わせ余裕が少ない部分、２１
は横方向で最も重ね合わせ余裕が少ない部分である。
造への応用例としてコンタクトホール形成工程と配線工
程とについて説明する。図８（ａ）はコンタクトホール
形成工程と配線工程とを示した平面図である。図におい
て、１５は配線パターン、１６はコンタクトホールパタ
ーン、１７，１８はパターン幅、１９はパターン間隔、
２０は縦方向で最も重ね合わせ余裕が少ない部分、２１
は横方向で最も重ね合わせ余裕が少ない部分である。
【００３１】図８（ｂ）はコンタクトホール形成工程と
配線工程との重ね合わせ検査マークＭ１０を示した図で
ある。図において、コンタクトホール形成工程の重ね合
わせ検査マークは最も重ね合わせ余裕が少ない部分２
０，２１の断面方向Ａ−Ａ´，Ｂ−Ｂ´におけるパター
ン幅１７，１８、パターン間隔１９と同一寸法に形成し
ている。このうち断面方向Ｂ−Ｂ´においてはパターン
間隔は十分広いので一列配置としている。また、配線工
程の重ね合わせ検査マークはやはり重ね合わせ余裕が少
ない部分２０，２１の断面方向Ａ−Ａ´，Ｂ−Ｂ´にパ
ターン幅２２，２３，２４、パターン間隔２５，２６と
同一寸法で形成している。
配線工程との重ね合わせ検査マークＭ１０を示した図で
ある。図において、コンタクトホール形成工程の重ね合
わせ検査マークは最も重ね合わせ余裕が少ない部分２
０，２１の断面方向Ａ−Ａ´，Ｂ−Ｂ´におけるパター
ン幅１７，１８、パターン間隔１９と同一寸法に形成し
ている。このうち断面方向Ｂ−Ｂ´においてはパターン
間隔は十分広いので一列配置としている。また、配線工
程の重ね合わせ検査マークはやはり重ね合わせ余裕が少
ない部分２０，２１の断面方向Ａ−Ａ´，Ｂ−Ｂ´にパ
ターン幅２２，２３，２４、パターン間隔２５，２６と
同一寸法で形成している。
【００３２】図９（ａ）〜（ｄ）は図８で示したデバイ
スパターンおよび重ね合わせ検査マークにおけるＡ−Ａ
´，Ｃ−Ｃ´の工程断面図であり、左側部分は重ね合わ
せ検査マークＡ−Ａ´、右側部分はデバイスパターンＣ
−Ｃ´の断面図である。以下、図９にしたがって説明を
行う。
スパターンおよび重ね合わせ検査マークにおけるＡ−Ａ
´，Ｃ−Ｃ´の工程断面図であり、左側部分は重ね合わ
せ検査マークＡ−Ａ´、右側部分はデバイスパターンＣ
−Ｃ´の断面図である。以下、図９にしたがって説明を
行う。
【００３３】まず、図９（ａ）に示すように、下地であ
る絶縁膜２７にコンタクトホールを形成する。次に、図
９（ｂ）に示すように、絶縁膜２７上に導電膜２８を形
成する。次に、図９（ｃ）に示すように、導電膜２８上
にレジスト薄膜をスピンコートで形成した後、重ね合わ
せ検査マークを含むマスクを介して投影露光機で露光
し、現像を行ってレジストパターン２９を形成する。
る絶縁膜２７にコンタクトホールを形成する。次に、図
９（ｂ）に示すように、絶縁膜２７上に導電膜２８を形
成する。次に、図９（ｃ）に示すように、導電膜２８上
にレジスト薄膜をスピンコートで形成した後、重ね合わ
せ検査マークを含むマスクを介して投影露光機で露光
し、現像を行ってレジストパターン２９を形成する。
【００３４】この後、重ね合わせ検査マーク部において
は下地の絶縁膜２７に形成されているパターンとレジス
トパターン２９とを検出してパターンエッジ間距離３
０，３１を測定し、左右の重ね合わせズレ量を計測す
る。その後、重ね合わせズレ量の計測が所定の許容範囲
以内であれば、図９（ｄ）に示すように、レジストパタ
ーン２９をマスクとして導電膜２８にエッチングを施し
て配線パターンを形成する。
は下地の絶縁膜２７に形成されているパターンとレジス
トパターン２９とを検出してパターンエッジ間距離３
０，３１を測定し、左右の重ね合わせズレ量を計測す
る。その後、重ね合わせズレ量の計測が所定の許容範囲
以内であれば、図９（ｄ）に示すように、レジストパタ
ーン２９をマスクとして導電膜２８にエッチングを施し
て配線パターンを形成する。
【００３５】このとき、重ね合わせ検査マークはパター
ン幅およびパターン間隔をコンタクトホールパターンお
よび配線パターンと同じに形成しているので、高精度に
重ね合わせを行うことができる。
ン幅およびパターン間隔をコンタクトホールパターンお
よび配線パターンと同じに形成しているので、高精度に
重ね合わせを行うことができる。
【００３６】実施の形態７．上記実施の形態１〜６では
重ね合わせ検査マークについて説明を行ったが、露光時
に使用する重ね合わせマークであるアライメントマーク
についても同様に考えることができる。
重ね合わせ検査マークについて説明を行ったが、露光時
に使用する重ね合わせマークであるアライメントマーク
についても同様に考えることができる。
【００３７】図１０（ａ）（ｂ）はアライメントマーク
を示す平面図である。デバイスパターン上の最小パター
ンが０．２５μｍで形成されているときには図１０
（ａ）に示すように、アライメントマークＭ１１を０．
２５μｍのライン＆スペースパターンで形成する。ま
た、デバイスパターン上の最小パターンがホールパター
ンである場合には図１０（ｂ）に示すように、アライメ
ントマークＭ１２を最小のホールパターンで形成する。
を示す平面図である。デバイスパターン上の最小パター
ンが０．２５μｍで形成されているときには図１０
（ａ）に示すように、アライメントマークＭ１１を０．
２５μｍのライン＆スペースパターンで形成する。ま
た、デバイスパターン上の最小パターンがホールパター
ンである場合には図１０（ｂ）に示すように、アライメ
ントマークＭ１２を最小のホールパターンで形成する。
【００３８】この様に、アライメントマークをデバイス
パターンと同じパターン幅、パターン間隔、ピッチで形
成したので露光時の重ね合わせ誤差を小さくすることが
できる。
パターンと同じパターン幅、パターン間隔、ピッチで形
成したので露光時の重ね合わせ誤差を小さくすることが
できる。
【００３９】
【発明の効果】以上のようにこの発明によれば、デバイ
スパターンのうち最も重ね合わせ余裕の少ないパターン
部分と同じパターン幅、パターン間隔、ピッチで形成さ
れたパターンを備えるようにしたので、デバイスパター
ンと重ね合わせマークとが投影光学系から受ける収差の
影響が同じとなり、高精度のパターンの重ね合わせを行
うことができる。
スパターンのうち最も重ね合わせ余裕の少ないパターン
部分と同じパターン幅、パターン間隔、ピッチで形成さ
れたパターンを備えるようにしたので、デバイスパター
ンと重ね合わせマークとが投影光学系から受ける収差の
影響が同じとなり、高精度のパターンの重ね合わせを行
うことができる。
【００４０】また、デバイスパターンのうち縦方向およ
び横方向それぞれにおいて最も重ね合わせ余裕の少ない
それぞれのパターン部分と同じパターン幅、パターン間
隔、ピッチで形成されたパターンを備えるようにしたの
で、デバイスパターンと重ね合わせマークとが投影光学
系から受ける収差の影響が同じとなり、高精度のパター
ンの重ね合わせを行うことができる。
び横方向それぞれにおいて最も重ね合わせ余裕の少ない
それぞれのパターン部分と同じパターン幅、パターン間
隔、ピッチで形成されたパターンを備えるようにしたの
で、デバイスパターンと重ね合わせマークとが投影光学
系から受ける収差の影響が同じとなり、高精度のパター
ンの重ね合わせを行うことができる。
【００４１】また、デバイスパターンが微細なホールパ
ターンの場合、測定方向には上記ホールパターンと同じ
ピッチで非測定方向にはレジストに線状に転写されるよ
う上記ホールパターンのピッチを変えたパターンを備え
るようにしたので、重ね合わせ検査において検査装置は
容易にパターンを検出することができ、重ね合わせズレ
量の計測を容易にできる。
ターンの場合、測定方向には上記ホールパターンと同じ
ピッチで非測定方向にはレジストに線状に転写されるよ
う上記ホールパターンのピッチを変えたパターンを備え
るようにしたので、重ね合わせ検査において検査装置は
容易にパターンを検出することができ、重ね合わせズレ
量の計測を容易にできる。
【００４２】また、同じパターンの繰り返しを少なくと
も両隣に備え、上記同じパターンの繰り返しは露光時に
レジストに転写されない程度に微細なパターンとしたの
で、重ね合わせ検査において検査装置がパターンを容易
に検出でき、重ね合わせズレ量の計測を容易にできる。
も両隣に備え、上記同じパターンの繰り返しは露光時に
レジストに転写されない程度に微細なパターンとしたの
で、重ね合わせ検査において検査装置がパターンを容易
に検出でき、重ね合わせズレ量の計測を容易にできる。
【００４３】また、露光時において下地パターンとの重
ね合わせに用いられるアライメントマークであるように
したので、投影露光機による収差の影響を小さくでき、
露光時の重ね合わせ誤差を小さくすることができる。
ね合わせに用いられるアライメントマークであるように
したので、投影露光機による収差の影響を小さくでき、
露光時の重ね合わせ誤差を小さくすることができる。
【００４４】第１のデバイスパターンとともに形成され
た重ね合わせマークと第２のデバイスパターンとともに
形成された重ね合わせマークのレジストパターンとのエ
ッジ間距離を測定することによって重ね合わせを行う重
ね合わせ検査マークであるようにしたので、検査装置に
おいて重ね合わせズレ量を精度良く測定することができ
る。
た重ね合わせマークと第２のデバイスパターンとともに
形成された重ね合わせマークのレジストパターンとのエ
ッジ間距離を測定することによって重ね合わせを行う重
ね合わせ検査マークであるようにしたので、検査装置に
おいて重ね合わせズレ量を精度良く測定することができ
る。
【００４５】また、半導体基板上に絶縁膜を形成する工
程と、上記絶縁膜に重ね合わせマークを含むコンタクト
ホールを形成する工程と、全面に導電膜を形成する工程
と、上記導電膜上にレジスト薄膜を形成する工程と、上
記レジスト薄膜に重ね合わせマークを含む配線パターン
を露光および現像することによって配線のレジストパタ
ーンを形成する工程と、上記コンタクトホール形成時の
重ね合わせマークと上記配線のレジストパターン形成時
の重ね合わせマークとの重ね合わせズレ量を測定する工
程と、上記重ね合わせズレ量が所定の許容範囲内のと
き、上記配線のレジストパターンをマスクとして上記導
電膜をエッチングする工程とを備えるようにしたので、
コンタクトホールと配線層との重ね合わせを高精度に行
え、デバイスの信頼性の向上を図れる。
程と、上記絶縁膜に重ね合わせマークを含むコンタクト
ホールを形成する工程と、全面に導電膜を形成する工程
と、上記導電膜上にレジスト薄膜を形成する工程と、上
記レジスト薄膜に重ね合わせマークを含む配線パターン
を露光および現像することによって配線のレジストパタ
ーンを形成する工程と、上記コンタクトホール形成時の
重ね合わせマークと上記配線のレジストパターン形成時
の重ね合わせマークとの重ね合わせズレ量を測定する工
程と、上記重ね合わせズレ量が所定の許容範囲内のと
き、上記配線のレジストパターンをマスクとして上記導
電膜をエッチングする工程とを備えるようにしたので、
コンタクトホールと配線層との重ね合わせを高精度に行
え、デバイスの信頼性の向上を図れる。
【図１】 配線工程におけるデバイスパターンの一部を
示した平面図である。
示した平面図である。
【図２】 実施の形態１の重ね合わせ検査マークを示し
た平面図である。
た平面図である。
【図３】 実施の形態２の重ね合わせ検査マークを示し
た平面図である。
た平面図である。
【図４】 デバイスパターンにおけるホールパターンの
一例を示した平面図である。
一例を示した平面図である。
【図５】 実施の形態３の重ね合わせ検査マークを示し
た平面図である。
た平面図である。
【図６】 実施の形態４の重ね合わせ検査マークを示し
た平面図である。
た平面図である。
【図７】 実施の形態５のホールパターンおよび重ね合
わせ検査マークを示した平面図である。
わせ検査マークを示した平面図である。
【図８】 実施の形態６のデバイスパターンおよび重ね
合わせ検査マークを示した平面図である。
合わせ検査マークを示した平面図である。
【図９】 実施の形態６のデバイスパターンおよび重ね
合わせ検査マークを示した工程断面図である。
合わせ検査マークを示した工程断面図である。
【図１０】 この発明のアライメントマークを示す平面
図である。
図である。
【図１１】 従来のアライメントマークを示す平面図で
ある。
ある。
【図１２】 従来の重ね合わせ検査マークを示す平面図
および断面図である。
および断面図である。
【図１３】 従来の重ね合わせ検査マークによる重ね合
わせズレ量の測定方法を示す断面図である。
わせズレ量の測定方法を示す断面図である。
【図１４】 従来の重ね合わせ検査マークを示す図であ
る。
る。
５，６，９，１０ パターン幅、７，１３，１４ ピッ
チ、８，１１，１２ パターン間隔、１５ 配線パター
ン、１６ コンタクトホールパターン、１７，１８ コ
ンタクトホールパターン幅、１９ コンタクトホールパ
ターン間隔、２２，２３，２４ 配線パターン幅、２
５，２６ 配線パターン間隔、３０，３１ パターンエ
ッジ間距離、Ｐ１ デバイスパターン、Ｐ２，Ｐ３ ホ
ールパターン、Ｍ５〜Ｍ１０ 重ね合わせ検査マーク、
Ｍ１１，Ｍ１２ アライメントマーク。
チ、８，１１，１２ パターン間隔、１５ 配線パター
ン、１６ コンタクトホールパターン、１７，１８ コ
ンタクトホールパターン幅、１９ コンタクトホールパ
ターン間隔、２２，２３，２４ 配線パターン幅、２
５，２６ 配線パターン間隔、３０，３１ パターンエ
ッジ間距離、Ｐ１ デバイスパターン、Ｐ２，Ｐ３ ホ
ールパターン、Ｍ５〜Ｍ１０ 重ね合わせ検査マーク、
Ｍ１１，Ｍ１２ アライメントマーク。
【手続補正書】
【提出日】平成９年１０月２４日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正内容】
【０００６】次に、図１３を用いて従来の重ね合わせ検
査マークによる重ね合わせズレ量の測定方法を説明す
る。図に示すように、半導体基板上に下地からなる第１
重ね合わせ検査マーク１を残しパターンで形成し、その
上に上層膜を形成し、上層膜上にフォトレジストからな
る第２重ね合わせ検査マーク２を抜きパターンで形成し
た場合、矢印で示したパターンのエッジを検出し、左側
パターンエッジ間距離３と右側パターンエッジ間距離４
とを測定し、その差を重ね合わせズレ量として測定す
る。
査マークによる重ね合わせズレ量の測定方法を説明す
る。図に示すように、半導体基板上に下地からなる第１
重ね合わせ検査マーク１を残しパターンで形成し、その
上に上層膜を形成し、上層膜上にフォトレジストからな
る第２重ね合わせ検査マーク２を抜きパターンで形成し
た場合、矢印で示したパターンのエッジを検出し、左側
パターンエッジ間距離３と右側パターンエッジ間距離４
とを測定し、その差を重ね合わせズレ量として測定す
る。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正内容】
【０００８】また、投影光学系の収差によってパターン
の位置ズレが発生する場合があるが、パターンサイズに
よって収差の影響が異なるため、アライメントマークや
重ね合わせ検査マークと実際のデバイスパターンとでパ
ターンサイズが大きく異なると、実際のデバイスパター
ンにおいて、露光時の重ね合わせ誤差が大きくなったり
パターンの重ね合わせズレ量が異なるという問題点があ
った。
の位置ズレが発生する場合があるが、パターンサイズに
よって収差の影響が異なるため、アライメントマークや
重ね合わせ検査マークと実際のデバイスパターンとでパ
ターンサイズが大きく異なると、実際のデバイスパター
ンにおいて、露光時の重ね合わせ誤差が大きくなったり
パターンの重ね合わせズレ量が異なるという問題点があ
った。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正内容】
【００１８】この発明の請求項７に係る半導体装置の製
造方法は、半導体基板上に下層膜を形成する工程と、上
記下層膜に重ね合わせマークを含む第１のデバイスパタ
ーンを形成する工程と、全面に上層膜を形成する工程
と、上記上層膜上にレジスト薄膜を形成する工程と、上
記レジスト薄膜に重ね合わせマークを含む第２のデバイ
スパターンを露光および現像することによって第２のデ
バイスのレジストパターンを形成する工程と、上記第１
のデバイスパターン形成時の重ね合わせマークと上記第
２のデバイスのレジストパターン形成時の重ね合わせマ
ークとの重ね合わせズレ量を測定する工程と、上記重ね
合わせズレ量が所定の許容範囲内のとき、上記第２のデ
バイスのレジストパターンをマスクとして上記上層膜を
エッチングする工程と、を備えるようにしたものであ
る。
造方法は、半導体基板上に下層膜を形成する工程と、上
記下層膜に重ね合わせマークを含む第１のデバイスパタ
ーンを形成する工程と、全面に上層膜を形成する工程
と、上記上層膜上にレジスト薄膜を形成する工程と、上
記レジスト薄膜に重ね合わせマークを含む第２のデバイ
スパターンを露光および現像することによって第２のデ
バイスのレジストパターンを形成する工程と、上記第１
のデバイスパターン形成時の重ね合わせマークと上記第
２のデバイスのレジストパターン形成時の重ね合わせマ
ークとの重ね合わせズレ量を測定する工程と、上記重ね
合わせズレ量が所定の許容範囲内のとき、上記第２のデ
バイスのレジストパターンをマスクとして上記上層膜を
エッチングする工程と、を備えるようにしたものであ
る。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正内容】
【００３３】まず、図９（ａ）に示すように、下層膜で
ある絶縁膜２７にコンタクトホールを形成する。次に、
図９（ｂ）に示すように、絶縁膜２７上に上層膜である
導電膜２８を形成する。次に、図９（ｃ）に示すよう
に、導電膜２８上にレジスト薄膜をスピンコートで形成
した後、重ね合わせ検査マークを含むマスクを介して投
影露光機で露光し、現像を行ってレジストパターン２９
を形成する。
ある絶縁膜２７にコンタクトホールを形成する。次に、
図９（ｂ）に示すように、絶縁膜２７上に上層膜である
導電膜２８を形成する。次に、図９（ｃ）に示すよう
に、導電膜２８上にレジスト薄膜をスピンコートで形成
した後、重ね合わせ検査マークを含むマスクを介して投
影露光機で露光し、現像を行ってレジストパターン２９
を形成する。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正内容】
【００３４】この後、重ね合わせ検査マーク部において
は下層の絶縁膜２７に形成されているパターンとレジス
トパターン２９とを検出してパターンエッジ間距離３
０，３１を測定し、左右の重ね合わせズレ量を計測す
る。その後、重ね合わせズレ量の計測が所定の許容範囲
以内であれば、図９（ｄ）に示すように、レジストパタ
ーン２９をマスクとして導電膜２８にエッチングを施し
て配線パターンを形成する。
は下層の絶縁膜２７に形成されているパターンとレジス
トパターン２９とを検出してパターンエッジ間距離３
０，３１を測定し、左右の重ね合わせズレ量を計測す
る。その後、重ね合わせズレ量の計測が所定の許容範囲
以内であれば、図９（ｄ）に示すように、レジストパタ
ーン２９をマスクとして導電膜２８にエッチングを施し
て配線パターンを形成する。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００４５
【補正方法】変更
【補正内容】
【００４５】また、半導体基板上に下層膜を形成する工
程と、上記下層膜に重ね合わせマークを含む第１のデバ
イスパターンを形成する工程と、全面に上層膜を形成す
る工程と、上記上層膜上にレジスト薄膜を形成する工程
と、上記レジスト薄膜に重ね合わせマークを含む第２の
デバイスパターンを露光および現像することによって第
２のデバイスのレジストパターンを形成する工程と、上
記第１のデバイスパターン形成時の重ね合わせマークと
上記第２のデバイスのレジストパターン形成時の重ね合
わせマークとの重ね合わせズレ量を測定する工程と、上
記重ね合わせズレ量が所定の許容範囲内のとき、上記第
２のデバイスのレジストパターンをマスクとして上記上
層膜をエッチングする工程とを備えるようにしたので、
第１のデバイスパターンと第２のデバイスパターンとの
重ね合わせを高精度に行え、デバイスの信頼性の向上を
図れる。
程と、上記下層膜に重ね合わせマークを含む第１のデバ
イスパターンを形成する工程と、全面に上層膜を形成す
る工程と、上記上層膜上にレジスト薄膜を形成する工程
と、上記レジスト薄膜に重ね合わせマークを含む第２の
デバイスパターンを露光および現像することによって第
２のデバイスのレジストパターンを形成する工程と、上
記第１のデバイスパターン形成時の重ね合わせマークと
上記第２のデバイスのレジストパターン形成時の重ね合
わせマークとの重ね合わせズレ量を測定する工程と、上
記重ね合わせズレ量が所定の許容範囲内のとき、上記第
２のデバイスのレジストパターンをマスクとして上記上
層膜をエッチングする工程とを備えるようにしたので、
第１のデバイスパターンと第２のデバイスパターンとの
重ね合わせを高精度に行え、デバイスの信頼性の向上を
図れる。
【手続補正８】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】変更
【補正内容】
【図７】
【手続補正９】
【補正対象書類名】図面
【補正対象項目名】図９
【補正方法】変更
【補正内容】
【図９】
Claims (7)
- 【請求項１】 デバイスパターンの重ね合わせ工程を複
数回行う際の上記各工程に用いられる重ね合わせマーク
において、 上記デバイスパターンのうち最も重ね合わせ余裕の少な
いパターン部分と同じパターン幅、パターン間隔、ピッ
チで形成されたパターンを備えたことを特徴とする重ね
合わせマーク。 - 【請求項２】 デバイスパターンの重ね合わせ工程を複
数回行う際の上記各工程に用いられる重ね合わせマーク
において、 上記デバイスパターンのうち縦方向および横方向それぞ
れにおいて最も重ね合わせ余裕の少ないそれぞれのパタ
ーン部分と同じパターン幅、パターン間隔、ピッチで形
成されたパターンを備えたことを特徴とする重ね合わせ
マーク。 - 【請求項３】 デバイスパターンの重ね合わせ工程を複
数回行う際の上記各工程に用いられる重ね合わせマーク
において、 上記デバイスパターンが微細なホールパターンの場合、
測定方向には上記ホールパターンと同じピッチで非測定
方向にはレジストに線状に転写されるよう上記ホールパ
ターンのピッチを変えたパターンを備えたことを特徴と
する重ね合わせマーク。 - 【請求項４】 同じパターンの繰り返しを少なくとも両
隣に備え、上記同じパターンの繰り返しは露光時にレジ
ストに転写されない程度に微細なパターンとしたことを
特徴とする請求項１または２記載の重ね合わせマーク。 - 【請求項５】 重ね合わせマークが露光時において下地
パターンとの重ね合わせに用いられるアライメントマー
クであることを特徴とする請求項１または２記載の重ね
合わせマーク。 - 【請求項６】 デバイスパターンの重ね合わせ工程が第
１のデバイスパターンと第２のデバイスパターンとの重
ね合わせであり、重ね合わせマークが、第１のデバイス
パターンとともに形成された重ね合わせマークと第２の
デバイスパターンとともに形成された重ね合わせマーク
のレジストパターンとのエッジ間距離を測定することに
よって重ね合わせを行う重ね合わせ検査マークであるこ
とを特徴とする請求項１ないし４のいずれかに記載の重
ね合わせマーク。 - 【請求項７】 半導体基板上に絶縁膜を形成する工程
と、上記絶縁膜に重ね合わせマークを含むコンタクトホ
ールを形成する工程と、全面に導電膜を形成する工程
と、上記導電膜上にレジスト薄膜を形成する工程と、上
記レジスト薄膜に重ね合わせマークを含む配線パターン
を露光および現像することによって配線のレジストパタ
ーンを形成する工程と、上記コンタクトホール形成時の
重ね合わせマークと上記配線のレジストパターン形成時
の重ね合わせマークとの重ね合わせズレ量を測定する工
程と、上記重ね合わせズレ量が所定の許容範囲内のと
き、上記配線のレジストパターンをマスクとして上記導
電膜をエッチングする工程と、を備えたことを特徴とす
る請求項６記載の重ね合わせマークを使用した半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22148497A JP3630269B2 (ja) | 1997-08-18 | 1997-08-18 | 重ね合わせマ−クおよびこの重ね合わせマークを使用した半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22148497A JP3630269B2 (ja) | 1997-08-18 | 1997-08-18 | 重ね合わせマ−クおよびこの重ね合わせマークを使用した半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1167631A true JPH1167631A (ja) | 1999-03-09 |
| JP3630269B2 JP3630269B2 (ja) | 2005-03-16 |
Family
ID=16767442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22148497A Expired - Fee Related JP3630269B2 (ja) | 1997-08-18 | 1997-08-18 | 重ね合わせマ−クおよびこの重ね合わせマークを使用した半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3630269B2 (ja) |
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002064055A (ja) * | 2000-06-08 | 2002-02-28 | Toshiba Corp | アライメント方法、重ね合わせ検査方法及びフォトマスク |
| GB2367124A (en) * | 2000-03-03 | 2002-03-27 | Nec Corp | Mask for measuring optical aberration and method of measuring ptical aberration |
| JP2002182368A (ja) * | 2000-12-18 | 2002-06-26 | Mitsubishi Electric Corp | フォトマスク、パターン欠陥検査方法、及び半導体装置の製造方法 |
| JP2002296760A (ja) * | 2001-04-02 | 2002-10-09 | Nec Corp | フォトマスク及びそれを用いた半導体装置の製造方法 |
| JP2003037041A (ja) * | 2001-07-23 | 2003-02-07 | Fujitsu Ltd | パターン検出方法、パターン検査方法およびパターン修正、加工方法 |
| KR100401523B1 (ko) * | 2001-10-12 | 2003-10-17 | 주식회사 하이닉스반도체 | 반도체 노광공정시의 오버레이 계측용 패턴 형성방법 |
| JP2004507901A (ja) * | 2000-09-01 | 2004-03-11 | ケーエルエー−テンカー・コーポレーション | 改善された重ね合わせアライメント測定マーク |
| KR100424391B1 (ko) * | 1999-12-30 | 2004-03-24 | 아남반도체 주식회사 | 반도체 제조 공정에 있어서 얼라인 측정 방법 |
| US6921916B2 (en) * | 2000-08-30 | 2005-07-26 | Kla -Tenocor Technologies Corporation | Overlay marks, methods of overlay mark design and methods of overlay measurements |
| JP2007019307A (ja) * | 2005-07-08 | 2007-01-25 | Sharp Corp | 半導体ウエーハのおける位置精度検証用マークの形成方法、及びアライメント用マークの形成方法 |
| JP2007035768A (ja) * | 2005-07-25 | 2007-02-08 | Toshiba Corp | 合わせずれ検査用マークの形成方法及び半導体装置の製造方法 |
| JP2007207822A (ja) * | 2006-01-31 | 2007-08-16 | Nikon Corp | 計測方法、露光方法、デバイス製造方法、計測用マーク、及びマスク |
| JP2007324371A (ja) * | 2006-06-01 | 2007-12-13 | Ebara Corp | オーバーレイ検査用オーバーレイマーク及びレンズ収差調査用マーク |
| US7346878B1 (en) | 2003-07-02 | 2008-03-18 | Kla-Tencor Technologies Corporation | Apparatus and methods for providing in-chip microtargets for metrology or inspection |
| US7608468B1 (en) | 2003-07-02 | 2009-10-27 | Kla-Tencor Technologies, Corp. | Apparatus and methods for determining overlay and uses of same |
| JP2010002916A (ja) * | 2003-07-11 | 2010-01-07 | Asml Netherlands Bv | パターン誘発変位を補正するためのアラインメント又はオーバレイ用マーカ構造、当該マーカ構造を規定するためのマスク・パターン、及び当該マスク・パターンを使用するリトグラフ投影装置 |
| JP2010141315A (ja) * | 2008-12-09 | 2010-06-24 | Asml Netherlands Bv | マーカの形成方法、マーカを有する基板及びデバイス製造方法 |
| USRE45245E1 (en) | 2000-08-30 | 2014-11-18 | Kla-Tencor Corporation | Apparatus and methods for determining overlay of structures having rotational or mirror symmetry |
| US9927718B2 (en) | 2010-08-03 | 2018-03-27 | Kla-Tencor Corporation | Multi-layer overlay metrology target and complimentary overlay metrology measurement systems |
| US10451412B2 (en) | 2016-04-22 | 2019-10-22 | Kla-Tencor Corporation | Apparatus and methods for detecting overlay errors using scatterometry |
| JP2020529621A (ja) * | 2017-06-06 | 2020-10-08 | ケーエルエー コーポレイション | レティクル最適化アルゴリズム及び最適ターゲットデザイン |
| US10890436B2 (en) | 2011-07-19 | 2021-01-12 | Kla Corporation | Overlay targets with orthogonal underlayer dummyfill |
-
1997
- 1997-08-18 JP JP22148497A patent/JP3630269B2/ja not_active Expired - Fee Related
Cited By (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100424391B1 (ko) * | 1999-12-30 | 2004-03-24 | 아남반도체 주식회사 | 반도체 제조 공정에 있어서 얼라인 측정 방법 |
| US6613483B2 (en) | 2000-03-03 | 2003-09-02 | Nec Electronics Corporation | Mask for measuring optical aberration and method of measuring optical aberration |
| GB2367124A (en) * | 2000-03-03 | 2002-03-27 | Nec Corp | Mask for measuring optical aberration and method of measuring ptical aberration |
| US6573015B2 (en) | 2000-03-03 | 2003-06-03 | Nec Electronics Corporation | Method of measuring optical aberration |
| JP4528464B2 (ja) * | 2000-06-08 | 2010-08-18 | 株式会社東芝 | アライメント方法、重ね合わせ検査方法及びフォトマスク |
| JP2002064055A (ja) * | 2000-06-08 | 2002-02-28 | Toshiba Corp | アライメント方法、重ね合わせ検査方法及びフォトマスク |
| US7274814B2 (en) | 2000-08-30 | 2007-09-25 | Kla-Tencor Corporation | Overlay marks, methods of overlay mark design and methods of overlay measurements |
| US9347879B2 (en) | 2000-08-30 | 2016-05-24 | Kla-Tencor Corporation | Apparatus and methods for detecting overlay errors using scatterometry |
| US9702693B2 (en) | 2000-08-30 | 2017-07-11 | Kla-Tencor Corporation | Apparatus for measuring overlay errors |
| US9182680B2 (en) | 2000-08-30 | 2015-11-10 | Kla-Tencor Corporation | Apparatus and methods for determining overlay of structures having rotational or mirror symmetry |
| US6921916B2 (en) * | 2000-08-30 | 2005-07-26 | Kla -Tenocor Technologies Corporation | Overlay marks, methods of overlay mark design and methods of overlay measurements |
| US6985618B2 (en) | 2000-08-30 | 2006-01-10 | Kla-Tencor Technologies Corporation | Overlay marks, methods of overlay mark design and methods of overlay measurements |
| US7068833B1 (en) | 2000-08-30 | 2006-06-27 | Kla-Tencor Corporation | Overlay marks, methods of overlay mark design and methods of overlay measurements |
| USRE45245E1 (en) | 2000-08-30 | 2014-11-18 | Kla-Tencor Corporation | Apparatus and methods for determining overlay of structures having rotational or mirror symmetry |
| US8330281B2 (en) | 2000-08-30 | 2012-12-11 | Kla-Tencor Technologies Corporation | Overlay marks, methods of overlay mark design and methods of overlay measurements |
| US7177457B2 (en) | 2000-08-30 | 2007-02-13 | Kla-Tencor Corporation | Overlay marks, methods of overlay mark design and methods of overlay measurements |
| US7181057B2 (en) | 2000-08-30 | 2007-02-20 | Kla-Tencor Technologies Corporation | Overlay marks, methods of overlay mark design and methods of overlay measurements |
| US7879627B2 (en) | 2000-08-30 | 2011-02-01 | Kla-Tencor Technologies Corporation | Overlay marks and methods of manufacturing such marks |
| US7317824B2 (en) | 2000-08-30 | 2008-01-08 | Kla-Tencor Technologies Corporation | Overlay marks, methods of overlay mark design and methods of overlay measurements |
| JP2004507901A (ja) * | 2000-09-01 | 2004-03-11 | ケーエルエー−テンカー・コーポレーション | 改善された重ね合わせアライメント測定マーク |
| JP2002182368A (ja) * | 2000-12-18 | 2002-06-26 | Mitsubishi Electric Corp | フォトマスク、パターン欠陥検査方法、及び半導体装置の製造方法 |
| JP2002296760A (ja) * | 2001-04-02 | 2002-10-09 | Nec Corp | フォトマスク及びそれを用いた半導体装置の製造方法 |
| JP2003037041A (ja) * | 2001-07-23 | 2003-02-07 | Fujitsu Ltd | パターン検出方法、パターン検査方法およびパターン修正、加工方法 |
| JP4607380B2 (ja) * | 2001-07-23 | 2011-01-05 | 富士通セミコンダクター株式会社 | パターン検出方法、パターン検査方法およびパターン修正、加工方法 |
| KR100401523B1 (ko) * | 2001-10-12 | 2003-10-17 | 주식회사 하이닉스반도체 | 반도체 노광공정시의 오버레이 계측용 패턴 형성방법 |
| US7608468B1 (en) | 2003-07-02 | 2009-10-27 | Kla-Tencor Technologies, Corp. | Apparatus and methods for determining overlay and uses of same |
| US7346878B1 (en) | 2003-07-02 | 2008-03-18 | Kla-Tencor Technologies Corporation | Apparatus and methods for providing in-chip microtargets for metrology or inspection |
| JP2010002916A (ja) * | 2003-07-11 | 2010-01-07 | Asml Netherlands Bv | パターン誘発変位を補正するためのアラインメント又はオーバレイ用マーカ構造、当該マーカ構造を規定するためのマスク・パターン、及び当該マスク・パターンを使用するリトグラフ投影装置 |
| JP2007019307A (ja) * | 2005-07-08 | 2007-01-25 | Sharp Corp | 半導体ウエーハのおける位置精度検証用マークの形成方法、及びアライメント用マークの形成方法 |
| JP2007035768A (ja) * | 2005-07-25 | 2007-02-08 | Toshiba Corp | 合わせずれ検査用マークの形成方法及び半導体装置の製造方法 |
| JP2007207822A (ja) * | 2006-01-31 | 2007-08-16 | Nikon Corp | 計測方法、露光方法、デバイス製造方法、計測用マーク、及びマスク |
| JP2007324371A (ja) * | 2006-06-01 | 2007-12-13 | Ebara Corp | オーバーレイ検査用オーバーレイマーク及びレンズ収差調査用マーク |
| JP2010141315A (ja) * | 2008-12-09 | 2010-06-24 | Asml Netherlands Bv | マーカの形成方法、マーカを有する基板及びデバイス製造方法 |
| US9927718B2 (en) | 2010-08-03 | 2018-03-27 | Kla-Tencor Corporation | Multi-layer overlay metrology target and complimentary overlay metrology measurement systems |
| US10527954B2 (en) | 2010-08-03 | 2020-01-07 | Kla-Tencor Corporation | Multi-layer overlay metrology target and complimentary overlay metrology measurement systems |
| US10890436B2 (en) | 2011-07-19 | 2021-01-12 | Kla Corporation | Overlay targets with orthogonal underlayer dummyfill |
| US10451412B2 (en) | 2016-04-22 | 2019-10-22 | Kla-Tencor Corporation | Apparatus and methods for detecting overlay errors using scatterometry |
| JP2020529621A (ja) * | 2017-06-06 | 2020-10-08 | ケーエルエー コーポレイション | レティクル最適化アルゴリズム及び最適ターゲットデザイン |
| JP2022087346A (ja) * | 2017-06-06 | 2022-06-09 | ケーエルエー コーポレイション | 計量ターゲットデザイン及び方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3630269B2 (ja) | 2005-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3630269B2 (ja) | 重ね合わせマ−クおよびこの重ね合わせマークを使用した半導体装置の製造方法 | |
| EP0061536B1 (en) | Method of manufacturing a semiconductor device having improved alignment marks and alignment marks for said method | |
| US6498640B1 (en) | Method to measure alignment using latent image grating structures | |
| JP2988393B2 (ja) | 露光方法 | |
| TWI520172B (zh) | 用於晶圓遮罩臨界尺寸、圖案位移及覆層測量與控制之標靶與方法 | |
| JP3977302B2 (ja) | 露光装置及びその使用方法並びにデバイス製造方法 | |
| JP4528464B2 (ja) | アライメント方法、重ね合わせ検査方法及びフォトマスク | |
| JP2007103928A (ja) | オーバーレイキー、これの形成方法、及びこれを用いるオーバーレイ精度の測定方法 | |
| JP3516546B2 (ja) | 重ね合せ誤差の低減方法 | |
| CN112882346B (zh) | 套刻补偿的方法及其系统 | |
| GB2287328A (en) | Method for fabricating a photomask | |
| JP2000133576A (ja) | 位置ずれ計測マーク及び位置ずれ計測方法 | |
| US6239858B1 (en) | Exposure method, exposure apparatus and semiconductor device manufactured by using the exposure apparatus | |
| JP5136745B2 (ja) | 多重露光技術におけるマスク製造誤差検証方法 | |
| JP4040210B2 (ja) | 露光方法、レチクル及び半導体装置の製造方法 | |
| JP3511552B2 (ja) | 重ね合わせ測定マークおよび測定方法 | |
| US7136520B2 (en) | Method of checking alignment accuracy of patterns on stacked semiconductor layers | |
| JP2970473B2 (ja) | アライメント方法およびアライメント誤差検査方法 | |
| JPH11132716A (ja) | フォトリソグラフィ工程における重ね合わせ精度測定方法、及びフォトリソグラフィ工程における重ね合わせ精度測定マーク | |
| US7687210B2 (en) | Space tolerance with stitching | |
| JP3351382B2 (ja) | 重ね合わせ精度測定方法。 | |
| JP2010113195A (ja) | 露光用マスク及び半導体装置の製造方法 | |
| JPH11258776A (ja) | 重ね合わせ測定パターン、フォトマスク、重ね合わせ測定方法及び重ね合わせ測定装置 | |
| JPH07142326A (ja) | マスク重ね合わせ方法 | |
| JPH0547621A (ja) | 半導体製造プロセスにおけるマスク合わせ方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040813 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040824 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041020 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041209 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071224 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |