KR100293819B1 - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR100293819B1
KR100293819B1 KR1019980045037A KR19980045037A KR100293819B1 KR 100293819 B1 KR100293819 B1 KR 100293819B1 KR 1019980045037 A KR1019980045037 A KR 1019980045037A KR 19980045037 A KR19980045037 A KR 19980045037A KR 100293819 B1 KR100293819 B1 KR 100293819B1
Authority
KR
South Korea
Prior art keywords
gate electrode
heat treatment
tungsten silicide
forming
polysilicon layer
Prior art date
Application number
KR1019980045037A
Other languages
English (en)
Other versions
KR20000027170A (ko
Inventor
손호민
이광표
Original Assignee
박종섭
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 현대전자산업주식회사 filed Critical 박종섭
Priority to KR1019980045037A priority Critical patent/KR100293819B1/ko
Publication of KR20000027170A publication Critical patent/KR20000027170A/ko
Application granted granted Critical
Publication of KR100293819B1 publication Critical patent/KR100293819B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 소자를 제조하는데 있어서, 다수번의 열공정이 진행되더라도, 게이트 전극의 전기적 특성 변화는 최소화시킬 수 있는 반도체 소자의 제조방법을 개시한다. 개시된 본 발명은 반도체 기판 상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상부에 불순물이 도핑된 폴리실리콘층을 형성하는 단계와, 상기 도핑된 폴리실리콘층 상부에 텅스텐 실리사이드막을 형성하는 단계와, 상기 반도체 기판 결과물을 소정 시간동안 열처리하는 단계와, 상기 텅스텐 실리사이드막과 불순물이 도핑된 폴리실리콘층을 패터닝하여 게이트 전극을 형성하는 단계를 포함하며, 상기 열처리 하는 단계는 상기 텅스텐 실리사이드막이 형성된 챔버내에서 700 내지 1000℃가 될 때까지 1℃∼15℃/min의 속도로 온도를 상승시킨다음, 5분 내지 40분 동안 열처리 공정을 실시하는 것을 특징으로 한다.

Description

반도체 소자의 제조방법
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 구체적으로는, 다수번의 열처리 공정이 진행되더라도 전기적 특성을 안정화시킬 수 있는 반도체 소자의 게이트 전극 제조방법에 관한 것이다.
최근 디램 소자가 고집적되어 감에 따라 전극의 선폭은 점점 작아지고, 더욱 높은 신호 처리 속도를 가질수 있는 전극이 요구된다.
따라서, 종래에는 게이트 전극으로서, 전도 특성이 우수하며, 내열 특성이 우수한 막인 도핑된 폴리실리콘막과 실리사이드막 즉, 폴리사이드막을 사용하였다.
여기서, 종래의 게이트 전극 제조방법에 대하여, 도 1a 및 도 1b 참조로하여 개략적으로 설명한다.
먼저, 도 1a에 도시된 바와 같이, 반도체 기판(1)상에 게이트 절연막(2)을 공지의 방식으로 형성한다음, 그 상부에 소정의 불순물이 포함된 폴리실리콘층(3)을 소정 두께로 형성한다. 그 다음에, 폴리실리콘층(3) 상부에 전도성 개선용 텅스텐 실리사이드막(4)을 소정 두께로 증착한다. 이때, 텅스텐 실리사이드막(4)은 WF6가스를 이용하여 텅스텐막을 증착한다음, 소정의 열처리 공정을 실시하여, 텅스텐막과 도핑된 폴리실리콘층(3)이 반응되도록 하여 형성한다. 그후, 텅스텐 실리사이드막(4) 상부에 게이트 전극을 한정하기 위한 포토레지스트 패턴(5)을 공지의 포토리소그라피 방식에 의하여 형성한다.
그러고나서, 이 포토레지스트 패턴(5)을 마스크로 이용하여, 도 1b에 도시된 바와 같이, 텅스텐 실리사이드막(4)과 폴리실리콘막(3) 및 게이트 절연막(2)을 패터닝하여, 폴리사이드 구조를 갖는 게이트 전극(6)을 형성한다.
그러나, 반도체 소자를 제조하는데 있어서, 상기 게이트 전극을 제조한 후에는 소오스, 드레인 영역을 형성하기 위한 열처리 확산 공정과 층간 절연막을 증착한후 플로우 또는 경화시키는 공정 등 여러번의 후속 열처리 공정이 진행된다.
그러나 이러한 열처리 공정은 상기 게이트 전극의 저항값(Rs)을 변화시키게 되어, 게이트 전극의 전기적 특성을 확보하기 어렵다.
특히, 게이트 전극내의 공정 변수들은 특별한 열처리 공정에 영향을 받는 것이 아니고, 후속 열처리를 진행하는 동안 조금씩 변화되기 때문에 정확한 저항값, 즉, 전기적 특성을 제어하기 어렵다.
더욱이, 웨이퍼별 또는 로트(lot)별 게이트 전극의 저항값이 상이하게 되므로, 반도체 소자의 신뢰성을 확보하는데 어려움이 있다.
따라서, 본 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로, 반도체 소자를 제조하는데 있어서, 다수번의 열공정이 진행되더라도, 게이트 전극의 전기적 특성 변화는 최소화시킬 수 있는 반도체 소자의 제조방법을 제공하는 것이다.
도 1a 및 도 1b는 종래의 반도체 소자의 게이트 전극 형성방법을 설명하기 위한 단면도.
도 2는 본 실시예의 열공정시 시간에 따른 온도 변화를 나타낸 그래프.
도 3은 열공정 온도에 따른 폴리사이드막의 저항 변화를 나타낸 그래프.
도 4는 로트별 게이트 전극의 저항값을 나타낸 그래프.
(도면의 주요 부분에 대한 부호의 설명)
1 - 반도체 기판 2 - 게이트 절연막
3 - 폴리실리콘층 4 - 텅스텐 실리사이드막
5 - 포토레지스트 패턴 6 - 게이트 전극
상기한 본 발명의 목적을 달성하기 위하여, 본 발명의 일 실시예에 따르면, 본 발명은 반도체 기판 상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상부에 불순물이 도핑된 폴리실리콘층을 형성하는 단계와, 상기 도핑된 폴리실리콘층 상부에 텅스텐 실리사이드막을 형성하는 단계와, 상기 반도체 기판 결과물을 소정 시간동안 열처리하는 단계와, 상기 텅스텐 실리사이드막과 불순물이 도핑된 폴리실리콘층을 패터닝하여 게이트 전극을 형성하는 단계를 포함하며, 상기 열처리 하는 단계는 상기 텅스텐 실리사이드막이 형성된 챔버내에서 700 내지 1000℃가 될 때까지 1℃∼15℃/min의 속도로 온도를 상승시킨다음, 5분 내지 40분 동안 열처리 공정을 실시하는 것을 특징으로 한다.
본 발명에 의하면, 게이트 전극의 형태로 도전층을 패터닝하기 전에 고온에서 열처리 공정을 실시하여 주므로써, 게이트 전극의 저항값을 안정화하여, 게이트 전극의 전기적 특성을 확보할 수 있다.
(실시예)
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
첨부한 도면 도 2는 본 실시예의 열공정시 시간에 따른 온도 변화를 나타낸 그래프이고, 도 3은 열공정 온도에 따른 폴리사이드막의 저항 변화를 나타낸 그래프이고, 도 4는 로트별 게이트 전극의 저항값을 나타낸 그래프이다.
우선, 종래와 동일하게, 반도체 기판 상부에 게이트 절연막을 공지의 방식으로 형성한다음, 그 상부에 소정의 불순물이 포함된 폴리실리콘층을 소정 두께로 형성한다. 그 다음에, 폴리실리콘층 상부에 WF6가스를 이용하여 텅스텐막을 증착한다. 이어서, 소정의 열처리 공정을 실시하여, 텅스텐막과 도핑된 폴리실리콘층을 반응시켜서, 텅스텐 실리사이드막을 형성한다. 이때, 텅스텐 실리사이드막을 형성하기 위한 열처리 공정은 약 300 내지 650℃ 온도범위에서 진행된다.
그런다음, 게이트 전극용 물질의 저항을 균일화시키면서, 게이트 전극용 물질의 전기적 특성을 안정화시키기 위하여, 텅스텐 실리사이드막이 형성된 결과물을 열처리 한다. 이때, 열처리 공정은 텅스텐 실리사이드막이 형성된 반응 챔버내에서, 챔버내 온도가 700 내지 1000℃가 되도록 1∼15℃/sec의 속도로 상승시킨다(A 스텝). 그후, 소망하는 온도까지 상승하게 되면, 약 5분에서 40분 가량 열처리를 진행한다.(B 스텝) 이때, 반응 챔버내에는 텅스텐 실리사이드막(14)의 표면에 자연 비정질막의 생성되는 것이 최대로 억제되도록 순수 질소(pure N2) 가스 또는 아르곤(Ar) 가스를 주입하여 준다. 그후, 열처리가 완료되면, 온도를 소정 속도로 하강시키고(C 스텝), 챔버 외부로 반출한다.
여기서, 상기 열처리 온도를 700 내지 1000℃에서 진행하는 것은 다음과 같은 이유에서 이다. 일반적으로 반도체 소자를 제조하는데 있어서, 진행되는 열처리 온도가 800℃ 이하에서 진행된다. 이때, 게이트 전극용 물질의 전기적 특성 변화는 가장 고온의 영향을 많이 받으므로, 후속의 열처리 공정을 진행하기 전에 미리 고온으로 열처리를 진행하게 되면, 웨이퍼별 또는 로트별 게이트 전극의 저항 편차가 줄게된다.
또한, 도 3에 도시된 바와 같이, 저항값(Rs)은 열처리 온도와 반비례한다. 이에따라, 고온에서 열공정을 실시하여 게이트 전극의 전기적 특성을 확보할 수 있다.
그리고나서, 공지의 포토리소그라피 방식에 의하여 상기 텅스텐 실리사이드막과 도핑된 폴리실리콘층을 패터닝하여 게이트 전극(도시되지 않음)을 형성한다.
이와같이 게이트 전극을 형성한후 후속 공정들을 모두 진행하고 난다음, 로트별 게이트 전극의 저항값에 대한 기대치를 나타낸 도면이 도 4에 도시되어 있다. 도 4에서와 같이, 게이트 전극을 형성하기 전에 고온의 열공정을 실시하면, 로트별 게이트 전극의 저항값이 거의 균일하게 나타난다.
이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, 게이트 전극의 형태로 도전층을 패터닝하기 전에 고온에서 열처리 공정을 실시하여 주므로써, 게이트 전극의 저항값을 안정화하여, 게이트 전극의 전기적 특성을 확보할 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (2)

  1. 반도체 기판 상에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상부에 불순물이 도핑된 폴리실리콘층을 형성하는 단계;
    상기 도핑된 폴리실리콘층 상부에 텅스텐 실리사이드막을 형성하는 단계;
    상기 반도체 기판 결과물을 소정 시간동안 열처리하는 단계;
    상기 텅스텐 실리사이드막과 불순물이 도핑된 폴리실리콘층을 패터닝하여 게이트 전극을 형성하는 단계를 포함하며,
    상기 열처리 하는 단계는 상기 텅스텐 실리사이드막이 형성된 챔버내에서 700 내지 1000℃가 될 때까지 1℃∼15℃/min의 속도로 온도를 상승시킨다음, 5분 내지 40분 동안 열처리 공정을 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 제 1 항에 있어서, 상기 열처리 공정시, 상기 챔버내에 순수 질소 가스 또는 아르곤 가스를 주입하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1019980045037A 1998-10-27 1998-10-27 반도체 소자의 제조방법 KR100293819B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980045037A KR100293819B1 (ko) 1998-10-27 1998-10-27 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980045037A KR100293819B1 (ko) 1998-10-27 1998-10-27 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20000027170A KR20000027170A (ko) 2000-05-15
KR100293819B1 true KR100293819B1 (ko) 2001-08-07

Family

ID=19555496

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980045037A KR100293819B1 (ko) 1998-10-27 1998-10-27 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100293819B1 (ko)

Also Published As

Publication number Publication date
KR20000027170A (ko) 2000-05-15

Similar Documents

Publication Publication Date Title
KR100318442B1 (ko) 반도체소자의금속게이트전극형성방법
KR100293819B1 (ko) 반도체 소자의 제조방법
KR100487640B1 (ko) 반도체 소자의 제조 방법
KR100338106B1 (ko) 반도체소자의금속배선형성방법
JPH1064898A (ja) 半導体装置の製造方法
KR100603512B1 (ko) 폴리사이드막 형성 방법 및 이를 이용한 반도체 장치 제조방법
US6323098B1 (en) Manufacturing method of a semiconductor device
KR20000027512A (ko) 반도체 소자의 제조방법
KR100260377B1 (ko) 모스형 반도체 소자의 실리콘 게이트 전극 제조 방법
KR100465855B1 (ko) 반도체장치의게이트전극형성방법
KR100596792B1 (ko) 반도체소자의 제조방법
KR100282425B1 (ko) 캐패시터의제조방법
KR100518220B1 (ko) 반도체 소자의 비트라인 형성방법
KR20040085794A (ko) 반도체 소자의 제조방법
KR100294282B1 (ko) 폴리실리콘게이트제조방법
KR100321720B1 (ko) 텅스텐폴리사이드구조를가진모스트랜지스터의게이트전극형성방법
KR100318273B1 (ko) 반도체 소자의 비트라인 형성방법
KR0179557B1 (ko) 반도체 소자의 미세 콘택홀 형성방법
KR100318260B1 (ko) 반도체소자의제조방법
JPH0637108A (ja) 半導体装置の製造方法
KR950013791B1 (ko) 매립 형태의 콘택 위에 게이트전극 형성방법
KR100267397B1 (ko) 폴리실리콘을 이용한 게이트 전극 제조방법
KR100244273B1 (ko) 반도체소자 제조방법
KR100461791B1 (ko) 반도체 소자의 제조 방법
JPS6147670A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090327

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee