CN102856388A - 薄膜晶体管和显示装置及其制造方法 - Google Patents

薄膜晶体管和显示装置及其制造方法 Download PDF

Info

Publication number
CN102856388A
CN102856388A CN2012101528171A CN201210152817A CN102856388A CN 102856388 A CN102856388 A CN 102856388A CN 2012101528171 A CN2012101528171 A CN 2012101528171A CN 201210152817 A CN201210152817 A CN 201210152817A CN 102856388 A CN102856388 A CN 102856388A
Authority
CN
China
Prior art keywords
pattern
electrode
symmicton
etch
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012101528171A
Other languages
English (en)
Inventor
孙榕德
李基龙
徐晋旭
郑珉在
李卓泳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN102856388A publication Critical patent/CN102856388A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Abstract

本发明公开薄膜晶体管和显示装置及其制造方法。该薄膜晶体管包括：位于基板上并且通过由金属催化剂的作用引起的晶体生长而结晶的有源层；有源层的一部分上的栅极绝缘层图案；栅极绝缘层图案的一部分上的栅电极；形成在栅极绝缘层图案上以覆盖栅电极的抗刻蚀层图案，抗刻蚀层图案与栅极绝缘层图案共边界；有源层和抗刻蚀层图案上的源电极和漏电极；以及位于有源层与源电极和漏电极之间以及抗刻蚀层图案与源电极和漏电极之间的吸杂层图案，以除去为有源层的结晶而使用的金属催化剂，吸杂层图案与源电极和漏电极共边界。

Description

薄膜晶体管和显示装置及其制造方法
技术领域
示例性描述的技术大体上涉及薄膜晶体管、具有该薄膜晶体管的显示装置，以及其制造方法。更具体地说，所描述的技术大体上涉及能够有效地用于大尺寸显示装置的薄膜晶体管结构。
背景技术
大多数平板显示装置，例如有机发光二极管（OLED）显示器、液晶显示器（LCD）等等是通过若干项薄膜工艺制造的。特别地，低温多晶硅薄膜晶体管（LTPS TFT）由于具有优良的载流子迁移率而得到了广泛应用。
LTPS TFT使用通过将非晶硅结晶而形成的多晶硅层作为有源层。非晶硅层的结晶方法包括固相结晶法、准分子激光结晶法和使用金属催化剂的结晶法。
在本背景技术部分中公开的上述信息仅用于增进所描述技术的背景的理解，因此其可以包括不构成本国本领域技术人员已知的现有技术的信息。
发明内容
根据实施例，提供一种薄膜晶体管，其包括：有源层，位于基板上且通过由金属催化剂的作用引起的晶体生长而结晶；栅极绝缘层图案，位于所述有源层的一部分上；栅电极，位于所述栅极绝缘层图案的一部分上；抗刻蚀层图案，形成在所述栅极绝缘层图案上以覆盖所述栅电极，所述抗刻蚀层图案与所述栅极绝缘层图案共边界（coextensive）；源电极和漏电极，位于所述有源层和所述抗刻蚀层图案上；以及吸杂层图案，位于所述有源层与所述源电极和漏电极之间以及所述抗刻蚀层图案与所述源电极和漏电极之间，以除去为所述有源层的结晶而使用的所述金属催化剂，所述吸杂层图案与所述源电极和所述漏电极共边界。
所述金属催化剂可以包括镍（Ni），并且所述吸杂层图案包括钛（Ti）。
所述有源层的由所述栅电极叠盖的区域可以是沟道区。所述有源层的在所述沟道区两边的且接触所述源电极和所述漏电极的区域分别可以是源区和漏区。
所述抗刻蚀层图案可以具有与所述吸杂层图案的刻蚀选择比、所述源电极的刻蚀选择比和所述漏电极的刻蚀选择比不同的刻蚀选择比。
根据实施例，提供一种制造薄膜晶体管的方法，其包括：制备基板；在所述基板上形成非晶硅层；在所述非晶硅层上面或下面施加金属催化剂；通过藉由由所述金属催化剂的作用引起的晶体生长将所述非晶硅层结晶，形成多晶硅层；通过对所述多晶硅层进行图案化，形成有源层；在所述有源层的一部分上形成栅极绝缘层；在所述栅极绝缘层的一部分上形成栅电极；形成覆盖所述栅极绝缘层和所述栅电极的抗刻蚀层；通过对所述栅极绝缘层和所述抗刻蚀层一起进行图案化，形成彼此共边界的栅极绝缘层图案和抗刻蚀层图案；在所述有源层和所述抗刻蚀层图案上形成吸杂层；在所述吸杂层上形成源极-漏极金属层；以及通过对所述吸杂层和所述源极-漏极金属层一起进行图案化，形成源电极、漏电极和吸杂层图案。
所述金属催化剂可以包括镍（Ni），并且所述吸杂层图案包括钛（Ti）。
所述制造薄膜晶体管的方法可以进一步包括：通过使用所述栅电极作为掩膜用杂质掺杂所述有源层，将所述有源层的由所述栅电极叠盖的区域形成为沟道区，并且在所述沟道区两边形成分别接触所述源电极和所述漏电极的源区和漏区。
所述抗刻蚀层图案可以具有与所述吸杂层的刻蚀选择比、所述源电极的刻蚀选择比和所述漏电极的刻蚀选择比不同的刻蚀选择比。
根据实施例，提供一种显示装置，其包括：有源层，位于基板上且通过由金属催化剂的作用引起的晶体生长而结晶；栅极绝缘层图案，位于所述有源层的一部分上；栅电极，位于所述栅极绝缘层图案的一部分上；抗刻蚀层图案，用与所述栅极绝缘层图案相同的图案形成，所述抗刻蚀层图案形成在所述栅极绝缘层图案上以覆盖所述栅电极；源电极和漏电极，位于所述有源层和所述抗刻蚀层图案上；以及吸杂层图案，位于所述有源层与所述源电极和漏电极之间以及所述抗刻蚀层图案与所述源电极和漏电极之间，以除去为所述有源层的结晶而使用的所述金属催化剂，所述吸杂层图案具有分别与所述源电极的图案和所述漏电极的图案相同的图案。
所述金属催化剂可以包括镍（Ni），并且所述吸杂层图案可以包括钛（Ti）。
所述有源层的由所述栅电极叠盖的区域可以是沟道区。所述沟道区两边分别接触所述源电极和所述漏电极的区域可以是源区和漏区。
所述显示装置可以进一步包括：位于所述基板上并且与所述漏电极连接的有机发光二极管。
所述抗刻蚀层图案可以具有与所述吸杂层的刻蚀选择比、所述源电极的刻蚀选择比和所述漏电极的刻蚀选择比不同的刻蚀选择比。
根据实施例，提供一种制造显示装置的方法，其包括：制备基板；在所述基板上形成非晶硅层；在所述非晶硅层上面或下面施加金属催化剂；通过藉由由所述金属催化剂的作用引起的晶体生长将所述非晶硅层结晶，形成多晶硅层；通过对所述多晶硅层进行图案化，形成有源层；在所述有源层的一部分上形成栅极绝缘层；在所述栅极绝缘层的一部分上形成栅电极；形成覆盖所述栅极绝缘层和所述栅电极的抗刻蚀层；通过对所述栅极绝缘层和所述抗刻蚀层一起进行图案化，形成彼此共边界的栅极绝缘层图案和抗刻蚀层图案；在所述有源层和所述抗刻蚀层图案上形成吸杂层；在所述吸杂层上形成源极-漏极金属层；以及通过对所述吸杂层和所述源极-漏极金属层一起进行图案化，形成源电极、漏电极和吸杂层图案。
所述金属催化剂可以包括镍（Ni），并且所述吸杂层图案可以包括钛（Ti）。
所述制造显示装置的方法可以进一步包括：通过使用所述栅电极作为掩膜用杂质掺杂所述有源层，将所述有源层的由所述栅电极叠盖的区域形成为沟道区，并且在所述沟道区两边形成分别接触所述源电极和所述漏电极的源区和漏区。
所述制造显示装置的方法可以进一步包括在所述基板上形成与所述漏电极连接的有机发光二极管。
所述抗刻蚀层图案可以具有与所述吸杂层的刻蚀选择比、所述源电极的刻蚀选择比和所述漏电极的刻蚀选择比不同的刻蚀选择比。
附图说明
图1示出根据示例实施例的显示装置的结构的俯视图；
图2示出图1的显示装置的像素电路的电路图；
图3示出图1的显示装置的薄膜晶体管的放大部分剖面图；
图4到图11示出顺序表示图3的薄膜晶体管的制造过程的步骤的剖面图。
具体实施方式
下面将参照示出本发明示例实施例的附图更全面地描述实施例。本领域技术人员将明白，在均不背离本发明的精神或范围的情况下，可以以各种不同的方式修改所描述的实施例。
附图是示意性的且不是按比例缩小的。为了准确和方便，对附图中的相对比例和比率进行放大或缩小，并且比例是任意的且不限于此。此外，在整个说明书中相同的附图标记表示相同的结构、元件或部分。将明白，当元件称为位于另一元件“上”时，其可以直接位于另一元件上，也可以在两个元件之间存在中间元件。
示例性视图详细地表示理想的示例实施例。因此预期附图的各种变型。因此，示例性实施例不限于所示区域的特定形状的，例如还包括由制造导致的形状改变。
下面将参照图1到图3描述包括根据示例实施例的薄膜晶体管10的显示装置101。
如图1所示，显示装置101可以包括分成显示区DA和非显示区NA的基板主体111。在基板主体111的显示区DA中可以形成多个像素区PE，以显示图像，并且在非显示区NA中可以形成一个或多个驱动电路910和920。这里，像素区PE指的是形成有像素的区域。像素是显示图像的最小单元。然而，所有驱动电路910和920形成在根据示例实施例的非显示区NA中不是必须的，并且驱动电路910和920可以部分省略或完全省略。
如图2所示，根据示例实施例的显示装置101可以具有如下结构：在该结构中，每个像素PE具有有机发光二极管70、两个薄膜晶体管（TFT）10和20以及电容器80的2Tr-1Cap结构。因此，显示装置101可以是具有在每个像素区PE中布置有至少三个薄膜晶体管和至少两个电容器的结构的OLED显示器。显示装置101可以包括附加连接线，使得显示装置101具有多种结构。附加形成的薄膜晶体管和电容器中的至少一个可以提供补偿电路。
补偿电路可以提高在像素区PE中形成的OLED 70的均匀度，从而抑制图像质量偏差。补偿电路可以包括两个到八个薄膜晶体管。
在基板111的非显示区NA上形成的驱动电路910和920（图1中所示）可以分别包括附加的薄膜晶体管。
OLED 70可以包括阳极、阴极和布置在阳极和阴极之间的有机发光层，阳极是空穴注入电极，阴极是电子注入电极。
具体地，在示例实施例中，显示装置101可以包括在每个像素区PE中形成的第一薄膜晶体管10和第二薄膜晶体管20。第一薄膜晶体管10和第二薄膜晶体管20分别可以包括栅电极、半导体层、源电极和漏电极。
图2示出栅线GL、数据线DL、共用电源线VDD和电容器线CL，但是还可以存在其它结构。因此可以按需省略电容器线CL。
数据线DL可以与第二薄膜晶体管20的源电极连接，并且栅线GL可以与第二薄膜晶体管20的栅电极连接。此外，第二薄膜晶体管20的漏电极可以通过电容器80与电容器线CL连接。在第二薄膜晶体管20的漏电极和电容器80之间可以形成一节点，并且第一薄膜晶体管10的栅电极可以连接到该节点。第一薄膜晶体管10的漏电极可以与共用电源线VDD连接，并且第一薄膜晶体管10的源电极可以与有机发光二极管70的阳极连接。
第二薄膜晶体管20可以用作对用于发光的像素区PE进行选择的开关。当第二薄膜晶体管20导通时，电容器80可以立即充电。此时，电荷量可以正比于从数据线DL施加的电压的电势。当第二薄膜晶体管20截止并且将信号输入到电容器线CL中时，同时升高电压一个帧的周期，第一薄膜晶体管10的栅极电势可以基于电容80的电势，随着通过电容器线CL施加的电压而升高。当第一薄膜晶体管10的栅极电势超过阈值电压时，第一薄膜晶体管10导通。于是，向共用电源线VDD施加的电压通过第一薄膜晶体管10施加至有机发光二极管70，使得有机发光二极管70发光。
像素PE的结构可以以多种方式变化。
虽然未示出，但是根据示例性实施例的显示装置101可以是液晶显示器LCD。在此情况下，显示装置101可以包括液晶层，并且可以在本领域技术人员已知的多种结构中形成。
下面将参照图3以分层的顺序描述根据示例实施例的薄膜晶体管10和20的结构。将以示例方式描述薄膜晶体管10。
基板111可以用由玻璃、石英、陶瓷和塑料制成的透明绝缘基板形成。基板111可以由其它材料形成，例如由不锈钢制成的金属基板。此外，如果基板111由塑料制成，那么基板111可以是柔性基板。
在基板111上可以形成缓冲层120。缓冲层120可以形成为基于氮化硅（SiNx）的单层结构，或者基于氮化硅（SiNx）和二氧化硅（SiO2）的双层结构。缓冲层120可以具有防止像脏东西或水汽这样的不需要成分侵入目标内同时使目标表面平整的作用。然而，根据基板主体111的种类和加工条件，可以省略缓冲层120。
在缓冲层120上可以形成有源层131。有源层131可以通过对多晶硅膜130（图5中示出）图案化来形成。这里，多晶硅膜可以通过经由金属催化剂MC的作用所导致的晶体生长而将非晶硅层结晶来形成（图5中所示）。例如，金属催化剂MC可以包括镍（Ni）。此外，在有源层131内可能残留少量金属催化剂MC。通过利用使用金属催化剂MC的结晶方法，能够在相对低的温度下用相对短的时间段将非晶硅膜结晶。
在有源层131上可以形成栅极绝缘层图案140。更详细地说，可以在有源层131的一部分上形成栅极绝缘层图案140。栅极绝缘层图案140可以部分地覆盖有源层131。
栅极绝缘层图案140可以通过包括本领域技术人员已知的多种绝缘材料，例如正硅酸乙酯（TEOS）、氮化硅（SiNx）、二氧化硅（SiO2）等等中的一种或多种而形成。
在栅极绝缘层图案140上可以形成栅电极151。更详细地说，在形成在有源层131上的栅极绝缘层图案140的一部分上可以形成栅电极151。
栅电极151可以包括多种已知金属材料，例如钼（Mo）、铬（Cr）、铝（Al）、银（Ag）、钛（Ti）、钽（Ta）和钨（W）中的至少一种。
在栅电极151上可以形成抗刻蚀层图案160。抗刻蚀层图案160可以形成为覆盖栅极绝缘层图案140上的栅电极151。抗刻蚀层图案160可以与栅极绝缘层图案140共边界。抗刻蚀层图案160可以形成为具有与栅极绝缘层图案140相同的图案，栅电极151介于抗刻蚀层图案160与栅极绝缘层图案140之间。
抗刻蚀层图案160可以由具有与吸杂层图案173和175、源电极183和漏电极185的刻蚀选择比不同的刻蚀选择比的绝缘材料形成。这里，刻蚀选择比不同意味着当对吸杂层图案173和175、源电极183和漏电极185进行刻蚀时，不会刻蚀抗刻蚀层图案160。
抗刻蚀层图案160可以保护栅电极151并且防止有源层131在后处理过程中受刻蚀损坏。
吸杂层图案173和175可以形成在有源层131和抗刻蚀层图案160上。吸杂层图案173和175可以除去在有源层131的结晶过程中使用的金属催化剂MC。例如吸杂层图案173和175可以包括钛（Ti）。
更详细地，吸杂层图案173和175可以从有源层131的未与抗刻蚀层图案160重叠的部分上方形成到抗刻蚀层图案160上方。而且，吸杂层图案173和175可以彼此分离，栅电极151介于二者之间。吸杂层图案173和175可以彼此分离，插入布置在栅电极151上的预定空间。
此外，吸杂层图案173和175可以起到降低将要在吸杂层图案173和175以及有源层131上形成的源电极183和漏电极185之间的接触电阻的作用。
此外，吸杂层图案173和175可以不通过执行不适于大型处理的工艺，例如离子淋浴工艺或离子植入工艺来形成。因此，即便根据本示例实施例的显示装置101的尺寸增加，也可以相对容易地制造显示装置101。
在吸杂层图案173和175上可以分别形成源电极183和漏电极185。源电极183和漏电极185可以分别与吸杂层图案173和175共边界。更详细地说，可以用与吸杂层图案173和175的那些图案相同的图案分别形成源电极183和漏电极185。因此与吸杂层图案173和175类似，源电极183和漏电极185也可以彼此分离，栅电极151介于二者之间。
此外，有源层131的由栅电极151叠盖的区域是沟道区，并且有源层131的沟道区两边的分别接触源电极183和漏电极185的区域是源区和漏区。
有源层131、栅电极151、源电极183和漏电极185可以形成薄膜晶体管10。
此外，根据示例实施例的另一个显示装置101可以包括具有偏移结构的薄膜晶体管10，在该偏移结构中源电极183和漏电极185在水平方向与栅电极151分离，因此源电极183和漏电极185不与栅电极151重叠。如上文所述，当薄膜晶体管10形成有偏移结构时，漏电流可以减少。此外，当将源电极183和漏电极185图案化成在水平方向与栅电极151分离时，抗刻蚀层图案160可以防止有源层131被部分刻蚀以及由此防止有源层131损坏。
此外，源电极183和漏电极185可以由本领域技术人员已知的多种金属材料形成。
通过这种构造，当包括具有通过使用金属催化剂MC的结晶方法结晶的有源层131的薄膜晶体管10时，根据本示例实施例的显示装置101能够在尺寸方面有效增加。即便显示装置101使用多晶硅薄膜晶体管，也可以在不使用对大规模处理不利的离子淋浴工艺或离子植入工艺的情况下制造显示装置101。此外，显示装置101可以包括使用金属催化剂MC有效地结晶的有源层131。
此外，显示装置101能够通过防止过刻蚀的方式稳定地制造。
下面将参照图4到图10描述根据示例实施例的显示装置101的制造方法。下面的描述将集中于薄膜晶体管10。
首先，如图4所示，在基板111上可以形成缓冲层120和非晶硅层1300。
缓冲层120可以形成为基于氮化硅（SiNx）的单层结构或者基于氮化硅（SiNx）和二氧化硅（SiO2）的双层结构。
接下来，可以在非晶硅层1300上喷洒金属催化剂MC。例如可以以大约1.0e10原子/平方厘米（atoms/cm2）到大约1.0e14原子/平方厘米范围内的剂量喷洒金属催化剂MC。可以喷洒少量金属催化剂MC，使得分子单元是非晶硅层1300上最小的单元。
此外，可以在形成非晶硅层1300以前在缓冲层120上喷洒金属催化剂MC。可以首先喷洒金属催化剂MC，然后可以形成非晶硅层1300。
接下来，当对非晶硅层1300进行热处理时，晶体可以通过在非晶硅层1300上喷洒的金属催化剂MC的作用而生长，然后如图5所示，非晶硅层1300可以变成多晶硅层130。
例如，在使用镍（Ni）作为金属催化剂MC的非晶硅层1300的结晶过程中，镍（Ni）可以与非晶硅层1300的硅（Si）结合，从而形成二硅化镍（NiSi2）。二硅化镍（NiSi2）成为晶种，在该晶种周围可以生长晶体。
如上所述，使用金属催化剂MC的结晶方法能够在相对低的温度下用相对短的时间段使非晶硅层1300结晶。
此外，通过金属催化剂MC结晶的多晶硅层130可以具有大小为数十微米（μm）的晶粒。此外，在每个晶界中可以存在多个亚晶界。因此，由晶界导致的均匀度恶化能够被最小化。
如上所述，使用通过金属催化剂MC结晶的多晶硅层130的薄膜晶体管10可以具有相对高的电流驱动能力，即高的电子迁移率。然而由于多晶硅层130中残留的金属催化剂MC，薄膜晶体管10可能具有相对高的漏电流。因此，希望通过除去金属催化剂MC而使多晶硅层130中残留的金属催化剂MC最少。
接下来如图6所示，可以通过对多晶硅层130进行图案化来形成有源层131。可以通过光刻工艺对有源层131进行图案化。
然后如图7所示，可以在有源层131上形成栅极绝缘层1400和栅极金属层1500。可以通过对栅极金属层1500进行图案化来形成栅电极151，如图8所示。可以通过光刻工艺图案化得栅电极151。
接下来如图9所示，可以在栅极绝缘层1400上面在栅电极151上形成抗刻蚀层1600。抗刻蚀层1600可以由具有与吸杂层图案173和175、源电极183和漏电极185的刻蚀选择比不同的刻蚀选择比的材料构成。
接下来如图10所示，可以对抗刻蚀层1600和栅极绝缘层1400一起进行图案化，以形成抗刻蚀层图案160和栅极绝缘层图案140。在此情况中，栅极绝缘层图案140可以形成在有源层131的一部分上。抗刻蚀层图案160可以形成有与栅极绝缘层图案140相同的图案，栅电极151插入抗刻蚀层图案160和栅极绝缘层图案140之间。在此情况中，可以通过光刻工艺对抗刻蚀层图案160和栅极绝缘层图案140进行图案化。
接下来如图11所示，可以在抗刻蚀层图案160上形成吸杂层1700和源极-漏极金属层1800。
然后可以通过对吸杂层1700进行热处理以除去有源层131中残留的金属催化剂MC。在此处理以后，仍可能残留一些金属催化剂MC。随着残留的金属催化剂的量增加，漏电流可能升高，因此希望尽可能多地除去金属催化剂MC。
接下来，可以对吸杂层1700和源极-漏极金属层1800一起进行图案化，以形成吸杂层图案173和175、源电极183和漏电极185，如前面参照图3所述。可以通过光刻工艺图案化得吸杂层图案173和175、源电极183和漏电极185。光刻工艺可以包括双重曝光工艺或半色调曝光工艺。
源电极183和漏电极185可以形成在有源层131的未与抗刻蚀层图案160重叠的那部分上以及在抗刻蚀层图案160上面。而且，源电极183和漏电极185可以彼此分离，栅电极151插入二者之间。
吸杂层图案173和175可以形成有与源电极183和漏电极185相同的图案。因此，与源电极183和漏电极185类似，吸杂层图案173和175可以彼此分离。
此外，源电极183和漏电极185可以在水平方向与栅电极151分离。当将源电极183和漏电极185图案化成在水平方向与栅电极151分离时，抗刻蚀层图案160防止对有源层131造成损坏。抗刻蚀层图案160可以布置在吸杂层图案173和175、源电极183和漏电极185的布置在有源层131上的端部的下面。因此，抗刻蚀层图案160可以防止刻蚀过程中的过刻蚀，以保护有源层131。
此外，在形成吸杂层图案173和175、源电极183和漏电极185的过程中，抗刻蚀层图案160可以保护栅电极151。
而且，吸杂层图案173和175可以起到降低源电极183、漏电极185与有源层131之间的接触电阻的作用。因此，在制造显示装置101的过程中，能够省略不能在大规模处理中方便使用的离子淋浴工艺或离子植入工艺。
此外，可以通过使用栅电极151作为掩膜用杂质掺杂有源层131来将有源层131的由栅电极151叠盖的区域形成为沟道区，并且可在沟道区两边形成分别接触源电极183和漏电极185的源区和漏区。
作为概括和回顾，在各种结晶方法中，使用金属催化剂的结晶方法与固相结晶方法相比能够缩短结晶处理时间，并且能够在相对低的温度下处理。而且，使用金属催化剂的结晶方法与准分子激光结晶方法相比有利于大尺寸显示装置的制造处理。因此，具有能够使用利用金属催化剂的结晶方法通过大规模处理有效地制造的结构的薄膜晶体管，是理想的。
通过这里描述的这种制造方法，能够制造根据示例实施例的显示装置101。当包括具有通过使用金属催化剂MC的结晶方法结晶的有源层131的薄膜晶体管10时，显示装置能够在尺寸方面有效增加。当使用多晶硅薄膜晶体管时，可以不通过使用对于大规模处理不利的离子淋浴工艺或离子注入工艺来制造显示装置101。而且，显示装置101可以包括使用金属催化剂MC有效地结晶的有源层131。此外，能够在防止过刻蚀的同时稳定地制造显示装置101。
因此，当具有通过使用金属催化剂的结晶方法结晶的有源层时，这里公开的实施例可以提供能够有效地用于相对大尺寸显示装置的薄膜晶体管。而且，使用上面描述的薄膜晶体管能够有效地制造大尺寸的显示装置。
尽管已经关于当前认为实用的示例实施例对本公开内容进行了描述，但是应当理解本发明不局限于所公开的实施例，而是相反旨在覆盖在所附权利要求的精神和范围内包括的各种修改和等同布置。

Claims (18)

1.一种薄膜晶体管，包括：
有源层，位于基板上且通过由金属催化剂的作用引起的晶体生长而结晶；
栅极绝缘层图案，位于所述有源层的一部分上；
栅电极，位于所述栅极绝缘层图案的一部分上；
抗刻蚀层图案，形成在所述栅极绝缘层图案上以覆盖所述栅电极，所述抗刻蚀层图案与所述栅极绝缘层图案共边界；
源电极和漏电极，位于所述有源层和所述抗刻蚀层图案上；以及
吸杂层图案，位于所述有源层与所述源电极和漏电极之间以及所述抗刻蚀层图案与所述源电极和漏电极之间，以除去为所述有源层的结晶而使用的所述金属催化剂，所述吸杂层图案与所述源电极和所述漏电极共边界。
2.根据权利要求1所述的薄膜晶体管，其中所述金属催化剂包括镍，并且所述吸杂层图案包括钛。
3.根据权利要求1所述的薄膜晶体管，其中
所述有源层的由所述栅电极叠盖的区域是沟道区，并且
所述有源层的在所述沟道区两边的且接触所述源电极和所述漏电极的区域分别是源区和漏区。
4.根据权利要求1所述的薄膜晶体管，其中所述抗刻蚀层图案具有与所述吸杂层图案的刻蚀选择比、所述源电极的刻蚀选择比和所述漏电极的刻蚀选择比不同的刻蚀选择比。
5.一种制造薄膜晶体管的方法，包括：
制备基板；
在所述基板上形成非晶硅层；
在所述非晶硅层上面或下面施加金属催化剂；
通过藉由由所述金属催化剂的作用引起的晶体生长将所述非晶硅层结晶，形成多晶硅层；
通过对所述多晶硅层进行图案化，形成有源层；
在所述有源层的一部分上形成栅极绝缘层；
在所述栅极绝缘层的一部分上形成栅电极；
形成覆盖所述栅极绝缘层和所述栅电极的抗刻蚀层；
通过对所述栅极绝缘层和所述抗刻蚀层一起进行图案化，形成彼此共边界的栅极绝缘层图案和抗刻蚀层图案；
在所述有源层和所述抗刻蚀层图案上形成吸杂层；
在所述吸杂层上形成源极-漏极金属层；以及
通过对所述吸杂层和所述源极-漏极金属层一起进行图案化，形成源电极、漏电极和吸杂层图案。
6.根据权利要求5所述的制造薄膜晶体管的方法，其中所述金属催化剂包括镍，所述吸杂层图案包括钛。
7.根据权利要求5所述的制造薄膜晶体管的方法，进一步包括：通过使用所述栅电极作为掩膜用杂质掺杂所述有源层，将所述有源层与所述栅电极重叠的区域形成为沟道区，并且在所述沟道区两边形成分别接触所述源电极和所述漏电极的源区和漏区。
8.根据权利要求5所述的制造薄膜晶体管的方法，其中所述抗刻蚀层图案具有与所述吸杂层的刻蚀选择比、所述源电极的刻蚀选择比和所述漏电极的刻蚀选择比不同的刻蚀选择比。
9.一种显示装置，包括：
有源层，位于基板上且通过由金属催化剂的作用引起的晶体生长而结晶；
栅极绝缘层图案，位于所述有源层的一部分上；
栅电极，位于所述栅极绝缘层图案的一部分上；
抗刻蚀层图案，形成有与所述栅极绝缘层图案相同的图案，所述抗刻蚀层图案形成在所述栅极绝缘层图案上以覆盖所述栅电极；
源电极和漏电极，位于所述有源层和所述抗刻蚀层图案上；以及
吸杂层图案，位于所述有源层与所述源电极和漏电极之间以及所述抗刻蚀层图案与所述源电极和漏电极之间，以除去为所述有源层的结晶而使用的所述金属催化剂，所述吸杂层图案具有分别与所述源电极的图案和所述漏电极的图案相同的图案。
10.根据权利要求9所述的显示装置，其中所述金属催化剂包括镍，所述吸杂层图案包括钛。
11.根据权利要求9所述的显示装置，其中
所述有源层的由所述栅电极叠盖的区域是沟道区，并且
所述沟道区两边的分别接触所述源电极和所述漏电极的区域是源区和漏区。
12.根据权利要求9所述的显示装置，进一步包括：有机发光二极管，位于所述基板上并且与所述漏电极连接。
13.根据权利要求9所述的显示装置，其中所述抗刻蚀层图案具有与所述吸杂层的刻蚀选择比、所述源电极的刻蚀选择比和所述漏电极的刻蚀选择比不同的刻蚀选择比。
14.一种制造显示装置的方法，包括：
制备基板；
在所述基板上形成非晶硅层；
在所述非晶硅层上面或下面施加金属催化剂；
通过藉由由所述金属催化剂的作用引起的晶体生长将所述非晶硅层结晶，形成多晶硅层；
通过对所述多晶硅层进行图案化，形成有源层；
在所述有源层的一部分上形成栅极绝缘层；
在所述栅极绝缘层的一部分上形成栅电极；
形成覆盖所述栅极绝缘层和所述栅电极的抗刻蚀层；
通过对所述栅极绝缘层和所述抗刻蚀层一起进行图案化，形成彼此共边界的栅极绝缘层图案和抗刻蚀层图案；
在所述有源层和所述抗刻蚀层图案上形成吸杂层；
在所述吸杂层上形成源极-漏极金属层；以及
通过对所述吸杂层和所述源极-漏极金属层一起进行图案化，形成源电极、漏电极和吸杂层图案。
15.根据权利要求14所述的制造显示装置的方法，其中所述金属催化剂包括镍，并且所述吸杂层图案包括钛。
16.根据权利要求14所述的制造显示装置的方法，进一步包括：通过使用所述栅电极作为掩膜用杂质掺杂所述有源层，将所述有源层与所述栅电极重叠的区域形成为沟道区，并且在所述沟道区两边形成分别接触所述源电极和所述漏电极的源区和漏区。
17.根据权利要求14所述的制造显示装置的方法，进一步包括：在所述基板上形成与所述漏电极连接的有机发光二极管。
18.根据权利要求14所述的制造显示装置的方法，其中所述抗刻蚀层图案具有与所述吸杂层的刻蚀选择比、所述源电极的刻蚀选择比和所述漏电极的刻蚀选择比不同的刻蚀选择比。
CN2012101528171A 2011-06-30 2012-05-16 薄膜晶体管和显示装置及其制造方法 Pending CN102856388A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110065020A KR20130007283A (ko) 2011-06-30 2011-06-30 박막 트랜지스터, 이를 구비한 표시 장치, 및 그 제조 방법
KR10-2011-0065020 2011-06-30

Publications (1)

Publication Number Publication Date
CN102856388A true CN102856388A (zh) 2013-01-02

Family

ID=47389664

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012101528171A Pending CN102856388A (zh) 2011-06-30 2012-05-16 薄膜晶体管和显示装置及其制造方法

Country Status (5)

Country Link
US (1) US20130001580A1 (zh)
JP (1) JP2013016779A (zh)
KR (1) KR20130007283A (zh)
CN (1) CN102856388A (zh)
TW (1) TWI574322B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097547A (zh) * 2015-06-01 2015-11-25 合肥京东方光电科技有限公司 多晶硅薄膜晶体管及其制作方法、阵列基板及其制作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016101670B4 (de) 2016-01-29 2022-11-03 Infineon Technologies Ag Ein Halbleiterbauelement und ein Verfahren zum Bilden eines Halbleiterbauelements

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6040589A (en) * 1996-06-18 2000-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having larger contact hole area than an area covered by contact electrode in the hole
CN1734787A (zh) * 2004-08-13 2006-02-15 三星Sdi株式会社 薄膜晶体管及其制造方法
CN101047190A (zh) * 2006-03-31 2007-10-03 株式会社半导体能源研究所 非易失性半导体存储器件及其制造方法
CN101330004A (zh) * 2007-06-19 2008-12-24 三星Sdi株式会社 多晶硅的制法、薄膜晶体管及制法及有机发光二极管显示装置
CN101373792A (zh) * 2007-08-22 2009-02-25 三星Sdi株式会社 薄膜晶体管、有机发光二极管显示装置及其制造方法
CN101373793A (zh) * 2007-08-23 2009-02-25 三星Sdi株式会社 薄膜晶体管及其制造方法以及有机发光二极管显示装置
CN101494242A (zh) * 2008-01-25 2009-07-29 三星移动显示器株式会社 薄膜晶体管及其制备方法和有机发光二极管显示装置
US20100163855A1 (en) * 2008-12-30 2010-07-01 Samsung Mobile Display Co., Ltd. Method of fabricating polysilicon, thin film transistor, method of fabricating the thin film transistor, and organic light emitting diode display device including the thin film transistor

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW273639B (en) * 1994-07-01 1996-04-01 Handotai Energy Kenkyusho Kk Method for producing semiconductor device
JP3907726B2 (ja) * 1995-12-09 2007-04-18 株式会社半導体エネルギー研究所 微結晶シリコン膜の作製方法、半導体装置の作製方法及び光電変換装置の作製方法
TW531684B (en) * 1997-03-31 2003-05-11 Seiko Epson Corporatoin Display device and method for manufacturing the same
US6506635B1 (en) * 1999-02-12 2003-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method of forming the same
JP4785258B2 (ja) * 2000-03-10 2011-10-05 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US20020020840A1 (en) * 2000-03-10 2002-02-21 Setsuo Nakajima Semiconductor device and manufacturing method thereof
JP2004226890A (ja) * 2003-01-27 2004-08-12 Fujitsu Display Technologies Corp 液晶表示装置とその製造方法
DE102005020133B4 (de) * 2005-04-29 2012-03-29 Advanced Micro Devices, Inc. Verfahren zur Herstellung eines Transistorelements mit Technik zur Herstellung einer Kontaktisolationsschicht mit verbesserter Spannungsübertragungseffizienz
JP4459990B2 (ja) * 2007-08-06 2010-04-28 株式会社半導体エネルギー研究所 半導体装置
KR101041142B1 (ko) * 2009-11-06 2011-06-13 삼성모바일디스플레이주식회사 박막트랜지스터 및 그의 제조방법, 그를 포함하는 유기전계발광표시장치 및 그의 제조방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6040589A (en) * 1996-06-18 2000-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having larger contact hole area than an area covered by contact electrode in the hole
CN1734787A (zh) * 2004-08-13 2006-02-15 三星Sdi株式会社 薄膜晶体管及其制造方法
CN101047190A (zh) * 2006-03-31 2007-10-03 株式会社半导体能源研究所 非易失性半导体存储器件及其制造方法
CN101330004A (zh) * 2007-06-19 2008-12-24 三星Sdi株式会社 多晶硅的制法、薄膜晶体管及制法及有机发光二极管显示装置
CN101373792A (zh) * 2007-08-22 2009-02-25 三星Sdi株式会社 薄膜晶体管、有机发光二极管显示装置及其制造方法
CN101373793A (zh) * 2007-08-23 2009-02-25 三星Sdi株式会社 薄膜晶体管及其制造方法以及有机发光二极管显示装置
CN101494242A (zh) * 2008-01-25 2009-07-29 三星移动显示器株式会社 薄膜晶体管及其制备方法和有机发光二极管显示装置
US20100163855A1 (en) * 2008-12-30 2010-07-01 Samsung Mobile Display Co., Ltd. Method of fabricating polysilicon, thin film transistor, method of fabricating the thin film transistor, and organic light emitting diode display device including the thin film transistor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097547A (zh) * 2015-06-01 2015-11-25 合肥京东方光电科技有限公司 多晶硅薄膜晶体管及其制作方法、阵列基板及其制作方法
US9887216B2 (en) 2015-06-01 2018-02-06 Boe Technology Group Co., Ltd. Methods for manufacturing poly-silicon thin film transistor and array substrate

Also Published As

Publication number Publication date
JP2013016779A (ja) 2013-01-24
TW201301395A (zh) 2013-01-01
KR20130007283A (ko) 2013-01-18
TWI574322B (zh) 2017-03-11
US20130001580A1 (en) 2013-01-03

Similar Documents

Publication Publication Date Title
TWI478127B (zh) 平面顯示裝置及其之製造方法
US8878186B2 (en) Semiconductor device and display apparatus
EP3070746A1 (en) Array substrate, manufacturing method thereof and display device
CN102473737B (zh) 发光显示装置及其制造方法
KR101134989B1 (ko) 어레이 기판의 제조방법
CN101196668A (zh) 显示装置及其制造方法
CN101414638A (zh) 显示装置和显示装置的制造方法
US20090212286A1 (en) Method for making amorphous polycrystalline silicon thin-film circuits
CN103681515B (zh) 一种互补型薄膜晶体管驱动背板及其制备方法、显示装置
KR101733196B1 (ko) 박막 트랜지스터, 이의 제조 방법, 및 이를 구비한 표시 장치
KR20170000439A (ko) 박막 트랜지스터, 이의 제조 방법 및 이를 갖는 액정 표시 장치
CN102856388A (zh) 薄膜晶体管和显示装置及其制造方法
CN102136488B (zh) 有机发光二极管显示器及其制造方法
JPWO2012120563A1 (ja) 薄膜トランジスタアレイ装置の製造方法
KR20100123535A (ko) 어레이 기판의 제조방법
JP2006301629A (ja) 単結晶シリコン薄膜トランジスタの有機発光ディスプレイ及びその製造方法
US7749777B2 (en) Method of applying electrical stress to low-temperature poly-crystalline thin film transistor
TWI459566B (zh) 薄膜電晶體、具有其之顯示裝置及製造薄膜電晶體與顯示裝置之方法
US20140252349A1 (en) Thin film transistor
US10564498B2 (en) Display systems and related methods involving bus lines with low capacitance cross-over structures
KR100539583B1 (ko) 실리콘의 결정화 방법 및 이를 이용한 박막트랜지스터제조 방법
KR20100055194A (ko) 박막 트랜지스터 및 그 제조방법
KR20070095043A (ko) 표시 장치의 제조 방법
KR0163901B1 (ko) 이온 샤워 도핑방법 및 그 구조
KR101088877B1 (ko) 다결정 실리콘 박막 제조장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130102

WD01 Invention patent application deemed withdrawn after publication