CN101494242A - 薄膜晶体管及其制备方法和有机发光二极管显示装置 - Google Patents

薄膜晶体管及其制备方法和有机发光二极管显示装置 Download PDF

Info

Publication number
CN101494242A
CN101494242A CNA2009100019810A CN200910001981A CN101494242A CN 101494242 A CN101494242 A CN 101494242A CN A2009100019810 A CNA2009100019810 A CN A2009100019810A CN 200910001981 A CN200910001981 A CN 200910001981A CN 101494242 A CN101494242 A CN 101494242A
Authority
CN
China
Prior art keywords
layer
metal
semiconductor layer
metallic catalyst
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2009100019810A
Other languages
English (en)
Other versions
CN101494242B (zh
Inventor
安志洙
朴炳建
梁泰勋
徐晋旭
李吉远
李基龙
金圣哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of CN101494242A publication Critical patent/CN101494242A/zh
Application granted granted Critical
Publication of CN101494242B publication Critical patent/CN101494242B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials

Abstract

本发明涉及一种薄膜晶体管(TFT)及其制备方法，以及包含所述TFT的有机发光二极管(OLED)显示装置；所述TFT包括衬底、布置在衬底上的栅极、布置在栅极上的栅绝缘层、布置在栅绝缘层上并使用金属催化剂结晶的半导体层，以及布置在半导体层上并电连接到半导体层的源区和漏区的源极和漏极。将第二金属扩散到所述半导体层的表面区域里，以吸除所述半导体层的沟道区中的金属催化剂。第二金属在硅中的扩散系数比上述金属催化剂更低。

Description

薄膜晶体管及其制备方法和有机发光二极管显示装置
技术领域
本发明涉及薄膜晶体管(TFT)、制备薄膜晶体管的方法，以及包含该TFT的有机发光二极管(OLED)显示装置。
背景技术
通常，多晶硅(poly-Si)层广泛用作薄膜晶体管(TFT)的半导体层，因为多晶硅层具有高场效应迁移率，可用于高速工作电路，且可用于形成互补的金属-氧化物-半导体(complementary-metal-oxide-semiconductor，CMOS)电路。包括多晶硅层的TFT通常用作有源矩阵液晶显示器(AMLCD)的有源器件，或有机发光二极管(OLED)的开关或驱动装置。
将非晶硅(a-Si)层结晶成多晶硅层的方法可包括固相结晶(SPC)法、准分子激光结晶(ELC)法、金属诱导结晶(MIC)法和金属诱导横向结晶(MILC)法。在SPC法中，将非晶硅层在低于700℃的温度下退火数小时，在该温度下TFT中所用的玻璃衬底将变形。在ELC法中，将准分子激光束辐射到非晶硅层上，使得非晶硅层在非常短的时间内加热至高温。在MIC法中，诸如镍(Ni)、钯(Pd)、金(Au)或铝(Al)等金属被引入与非晶硅层接触，或掺入非晶硅层中，以促使非晶硅层向多晶硅层的相变。在MILC法中，通过金属与硅反应制备的硅化物横向扩散，从而促使非晶硅层结晶。
但是，因为衬底在高温下长时间退火，所以SPC法耗时太多且会导致衬底变形。同样，ELC法需要昂贵的激光设备并导致多晶硅表面形成突起，从而劣化半导体层和栅绝缘层之间的界面特性。此外，当使用MIC法或MILC法时，大量的金属催化剂会残留在结晶的多晶硅层内，从而增大TFT半导体层的漏电流。
关于使用金属催化剂结晶非晶硅层的方法已进行了大量研究，因为与SPC法相比，非晶硅层可在更低的温度下更短的时间内结晶。使用金属催化剂结晶非晶硅层的常规方法包括MIC法和MILC法。但是在上述方法中，由于金属催化剂导致的污染，TFT的装置特性会降低。
为了防止金属催化剂导致的污染，在使用金属催化剂结晶非晶硅层后，进行吸杂工艺(gettering process)以去除金属催化剂。常规的吸杂工艺可使用诸如磷(P)或惰性气体等杂质，或通过在多晶硅层上形成另一层非晶硅层进行。但是，金属催化剂未从多晶硅层有效去除，使得漏电流仍然很大。此外，在顶栅TFT的制备工艺中，吸杂部位通常远离半导体层的沟道区，从而降低了吸杂的有效性。
发明内容
本发明各方案提供底栅薄膜晶体管(TFT)、制备TFT的方法以及包含该TFT的有机发光二极管(OLED)显示装置。使用源/漏极材料层作为吸杂部位对利用金属催化剂层结晶的半导体层沟道区吸杂，使得沟道区的金属催化剂量降低，从而改善TFT的电学性能。
根据本发明的一个方案，TFT包括：衬底；布置在该衬底上的栅极；布置在该栅极上的栅绝缘层；布置在该栅绝缘层上使用金属催化剂结晶的半导体层；以及布置在该半导体层上电连接到半导体层的源区和漏区的源极和漏极。第二金属或第二金属的硅化物以预定深度扩散到源极和漏极下方的半导体层表面区域中。
根据本发明的又一方案，制备TFT的方法包括：在衬底上形成栅极；在栅极上形成栅绝缘层；在栅绝缘层上形成非晶硅(a-Si)层；使用金属催化剂将非晶硅层结晶成多晶硅(poly-Si)层；将多晶硅层图案化制成半导体层；在半导体层上形成源/漏极材料层；以及将衬底退火以使半导体层沟道区的金属催化剂吸附至与源/漏极材料层接触的半导体层表面区域。
根据本发明的又一方案，OLED显示装置包括：衬底；布置在该衬底上的栅极；布置在栅极上的栅绝缘层；布置在栅绝缘层上使用金属催化剂结晶的半导体层；布置在半导体层上的源极和漏极，该源极和漏极电连接到半导体层的源区和漏区；电连接到源极和漏极之一的第一电极；布置在第一电极上包括发光层(EML)的有机层；以及布置在有机层上的第二电极。第二金属或第二金属的硅化物，以预定深度扩散至源极和漏极下方的半导体层表面区域中。
本发明的其它方案和/或优点将在以下说明中部分阐述，且其部分是从说明书中显而易见的，或可通过本发明的实施来理解。
附图说明
从以下结合附图对示例性实施方式的说明中，本发明的这些和/或其他方案和优点将变得显而易见并更易于理解：
图1A～1D是根据本发明示例性实施方式说明结晶工艺的横截面示意图；
图2A～2C是根据本发明示例性实施方式说明制备底栅薄膜晶体管(TFT)的方法的横截面示意图；且
图3是根据本发明示例性实施方式的有机发光二极管(OLED)显示装置的横截面示意图。
具体实施方式
现将具体介绍本发明的示例性实施方式，其实施例如附图所示，其中全文中相同的附图标记表示相同的元件。为了说明本发明各方案，以下参照附图说明示例性实施方式。如此处所指，当第一元件说成是布置或形成“在第二元件之上”，或“与第二元件相邻”时，该第一元件可直接接触第二元件，或可被位于其间的一个或多个其它元件与第二元件分开。相反，当某元件是指“直接布置或形成在另一元件之上”时，则没有插入元件存在。如此处所用，表述“和/或”包括并列列出项目的一个或多个的任意和全部组合。
图1A～1D是表示根据本发明的示例性实施方式的结晶工艺的横截面示意图。参照图1A，在诸如玻璃衬底或塑料衬底等衬底100上形成缓冲层110。缓冲层110可通过利用化学气相沉积(CVD)或物理气相沉积(PVD)技术沉积至少一层绝缘层形成。例如，该绝缘层可以是氧化硅层或氮化硅层。缓冲层110可防止衬底100产生的湿气或杂质扩散，且能控制结晶过程中的传热速度，从而促进非晶硅(a-Si)层的结晶。
在缓冲层110上形成用于栅极的金属层(未示出)。该金属层可以是由铝(Al)或诸如铝-钕(Al-Nd)等铝合金形成的单一层，或通过在钼(Mo)合金上堆叠Al合金形成的双层。使用光刻工艺蚀刻金属层，从而在对应于半导体层沟道区的部分形成栅极120。
在栅极120上形成栅绝缘层130。栅绝缘层130可以是氧化硅层、氮化硅层或它们的双层。
参照图1B，在衬底100上形成非晶硅(a-Si)层140。在非晶硅层140上形成覆盖层150和金属催化剂层160。具体地，在栅绝缘层130上形成非晶硅层140。该非晶硅层140可使用CVD或PVD技术形成。在非晶硅层140形成期间或形成之后，可进行脱氢过程以降低氢浓度。
然后，将非晶硅层140结晶成多晶硅(poly-Si)层。非晶硅层140可通过使用金属催化剂的诸如金属诱导结晶(MIC)法、金属诱导横向结晶(MILC)法或超级晶粒硅(SGS)结晶法等结晶方法结晶成多晶硅层。
在MIC法中，将诸如镍(Ni)、钯(Pd)、金(Au)或铝(Al)等金属扩散或掺杂到非晶硅层中，以促使非晶硅层向多晶硅(poly-Si)层的相变。在MILC法中，通过金属与硅反应形成的硅化物横向扩散，从而促使非晶硅层的结晶。
在SGS法中，控制扩散进非晶硅层的金属催化剂浓度，使其形成几微米至几百微米大小的晶粒。在一个示例性实施方式中，为了降低扩散进非晶硅层的金属催化剂浓度，可在非晶硅层上形成覆盖层，且金属催化剂层形成在该覆盖层上并经退火，使得金属催化剂扩散进非晶硅层。在又一示例性实施方式中，以低浓度形成该金属催化剂层，不形成覆盖层，从而降低非晶硅层中的金属催化剂浓度。
在本发明的示例性实施方式中，非晶硅层140可通过SGS结晶法结晶成多晶硅层。因而，与MIC或MILC法相比，由于形成了覆盖层150，非晶硅层140中金属催化剂浓度会有效降低。以下将说明根据本发明示例性实施方式的SGS结晶法。
在非晶硅层140上形成覆盖层150。覆盖层150可以是氮化硅层，或氮化硅层和氧化硅层的双层。金属催化剂可在退火过程中扩散进覆盖层150。覆盖层150可利用CVD或PVD技术形成。覆盖层150可形成为约1～2000
Figure A20091000198100091
的厚度。当形成的覆盖层150厚度小于1
Figure A20091000198100092
时，该覆盖层150不能适当地控制扩散进非晶硅层140的金属催化剂的量。当形成的覆盖层150厚度大于2000时，仅少量金属催化剂能扩散进非晶硅层140，使得非晶硅层140难以结晶成多晶硅层。
其后，将金属催化剂层160布置在覆盖层150上。该金属催化剂层160可包括选自由Ni、Pd、Ti、Ag、Au、Al、Sn、Sb、Cu、Co、Mo、Tr、Ru、Rh、Cd和Pt构成的组中的金属催化剂。金属催化剂层160可以约1011～1015原子/平方厘米的面密度在覆盖层150上形成。当金属催化剂层160以低于约1011原子/平方厘米的面密度形成时，仅形成少量籽晶，从而抑制了非晶硅层140的结晶。当金属催化剂层160以大于约1015原子/平方厘米的面密度形成时，扩散进非晶硅层140的第一金属的量增大，从而导致了MIC过程，而不是SGS过程。并且，残留的金属催化剂层160的量增大，使得通过将多晶硅层图案化而制成的半导体层的性能变差。
参照图1C，将上述衬底100退火，使得金属催化剂通过覆盖层150扩散进非晶硅层140。具体地，对金属催化剂层160辐射热量170，使得部分金属催化剂层160扩散进非晶硅层140中。在退火期间，金属催化剂层160中仅少量的金属催化剂160b穿过覆盖层150，并扩散到非晶硅层140的表面，而金属催化剂层160中大量的金属催化剂160a被覆盖层150阻止扩散。
因而，扩散进非晶硅层140表面的金属催化剂的量可取决于覆盖层150的扩散阻挡能力，这种扩散阻挡能力与覆盖层150的厚度密切相关。换句话说，随着覆盖层150厚度的增加，金属催化剂的扩散量减少，且晶粒尺寸增大。相反地，随着覆盖层150厚度降低，金属催化剂的扩散量增加，且晶粒尺寸减小。
上述退火过程可在约200～900℃的温度下进行几秒至几小时。当退火工艺在上述条件下进行时，可防止衬底100因过热变形，并可获得理想的制备成本和产量。热量170可使用熔炉工艺、快速加热退火(RTA)工艺、紫外(UV)工艺和激光诱导工艺中的任意一种来制得。
参照图1D，随着金属催化剂160b在其中完全扩散，非晶硅层140结晶成多晶硅(poly-Si)层180。具体地，金属催化剂160b穿过覆盖层150，扩散进非晶硅层140，非晶硅层140结晶成多晶硅层180。扩散的金属催化剂160b与非晶硅层140的Si结合形成金属硅化物。该金属硅化物形成用于多晶硅层180结晶的籽晶。
在图1D中，在金属催化剂扩散到非晶硅层140的表面内后，对包含覆盖层150和金属催化剂层160的结构进行退火过程170，以形成金属硅化物。但是，根据其它示例性实施方式，覆盖层150和金属催化剂层160可在进行退火过程170之前去除。
图2A～2C是表示根据本发明的示例性实施方式等制备底栅TFT的方法的横截面示意图。参照图2A，如参照图1A～1D所述，使用SGS结晶工艺，在具有缓冲层110、栅极120和栅绝缘层130的衬底100上形成半导体层185。
在半导体层185上形成光刻胶图案190。其后，使用光刻胶图案190作为掩模，将导电杂质离子200掺杂到部分半导体层185中，从而形成源区181、漏区183和沟道区182，如图2B所示。在这种情况下，导电杂质离子200可以是p-型杂质离子或n-型杂质离子。该p-型杂质离子可以是选自由硼(B)、铝(Al)、镓(Ga)和铟(In)构成的组中之一的离子，且该n-型杂质可以是选自由磷(P)、砷(As)和锑(Sb)构成的组中之一的离子。
参照图2B，在衬底100上形成源/漏极材料层210和热氧化阻挡层220。具体地，在栅绝缘层130和半导体层185上形成该源/漏极材料层210。在源/漏极材料层210上形成热氧化阻挡层220。源/漏极材料层210可以是从Ti、Cr、Mo、W和它们的合金构成的组中选择的一种金属形成的单一层。源/漏极材料层210可包括Ti/Al/Ti或Mo/Al/Mo的层。
沉积源/漏极材料层210之后，利用半导体层185区域，通过退火工艺进行吸杂过程。该源/漏极材料层210可由具有比用于半导体层185结晶的金属催化剂更低的扩散系数的第二金属或其合金形成。
在半导体层185中，第二金属的扩散系数可以是金属催化剂的扩散系数的1％或更低。当第二金属(或它们的金属硅化物)的扩散系数是金属催化剂的扩散系数的1％或更低时，可防止第二金属充分扩散到半导体层185中。
镍(Ni)广泛用作半导体层185结晶化的金属催化剂。Ni在半导体层185中具有约10-5平方厘米/秒或更低的扩散系数。当Ni用作金属催化剂时，源/漏极材料层210可由扩散系数为Ni的扩散系数的1％或更低的第二金属形成。也就是说，第二金属可具有约0～10-7平方厘米/秒范围内的扩散系数。源/漏极材料层210可以是从Ti、Cr、Mo、W和它们的合金构成的组中选择的一种金属形成的单一层。源/漏极材料层210可包括Ti/Al/Ti或Mo/Al/Mo的层。
然后，在源/漏极材料层210上可形成热氧化阻挡层220。热氧化阻挡层220用于防止退火条件下源/漏极材料层210的氧化，或防止在随后的退火/吸杂工艺中，由源/漏极材料层210与N2气反应引起的源/漏极材料层210表面的变化(transformation)。热氧化阻挡层220可由氧化硅或氮化硅形成。但是，当随后的退火/吸杂工艺在惰性气氛中进行时，热氧化阻挡层220可省略。
为了将金属催化剂从半导体层185中，特别是从沟道区182中去除，进行退火/吸杂过程。结果，源/漏极材料层210的第二金属与半导体层185的硅结合，在半导体层185的表面区域形成第二金属硅化物。该表面区域与源/漏极材料层210接触。因而，形成预定深度的第二金属硅化物，该深度从与源/漏极材料层210接触的半导体层185的表面测量。第二金属硅化物可在半导体层185中形成硅化物层。
由于退火/吸杂过程，残留在沟道区182中的金属催化剂被沉淀，并防止任何进一步地扩散。这是因为金属催化剂在包含第二金属硅化物的表面区域中比在半导体层185本体中具有更高的热力学稳定性。根据上述原理，金属催化剂可从沟道区182中去除。
上述退火过程可在约500～993℃的温度中进行约10秒～10小时。当退火工艺在低于500℃的温度下进行时，金属催化剂不能适宜地扩散进半导体层185中。因为Ni在硅中的低共熔点是993℃，当退火工艺在高于993℃的温度下进行时，Ni金属催化剂可能是液态，且衬底100会因高温而变形。
当退火工艺进行时间少于10秒时，可能难以从沟道区182充分去除金属催化剂。当退火工艺进行时间超过10小时，衬底100可能会变形，且制备成本和产量都受负面影响。当退火工艺在相对高温下进行时，在相对短的时间内去除金属催化剂是可能的。
为了增强吸杂作用，可将n-型杂质离子或p-型杂质离子掺入源区和漏区181和183中。n-型杂质离子可为P离子，而p-型杂质离子可为B离子。或者，利用离子或等离子体，在源区/漏区181和183中可形成缺陷，以增加与源/漏极材料层210的接触，从而增强吸杂作用。
参照图2C，将源/漏极材料层210图案化，从而形成源极和漏极230a和230b。具体地，将具有源/漏极材料层210的衬底100退火，并在半导体层185的表面区域以预定深度形成第二金属层或第二金属硅化物层。半导体层185的表面区域与源/漏极材料层210接触。然后，源/漏极材料层210经蚀刻暴露出沟道区182，从而形成源极和漏极230a和230b。
在源/漏极230a和230b图案化期间，通过蚀刻将包括吸附的金属催化剂和第二金属硅化物的表面区域从沟道区182去除。在形成源极和漏极230a和230b之后，退火工艺可反复进行，从而将金属催化剂吸附到半导体层185的表面区域。
图3是根据本发明的示例性实施方式的包含TFT的OLED显示装置的横截面示意图。参照图3，在包括如图2C所示TFT的衬底100的表面上形成绝缘层240。绝缘层240可以是无机物层或有机物层。该无机物层可以是从氧化硅层、氮化硅层和玻璃上硅酸盐(silicate on glass，SOG)层构成的组中选择的一个层。该有机物层可从由聚酰亚胺、苯并环丁烯系列树脂和丙烯酸酯构成的组中选择的一种物质形成。或者，该绝缘层240可包括有机层和无机层。
可蚀刻绝缘层240，从而形成使源极和漏极230a和230b之一暴露的孔。通过该孔，将第一电极250连接到源极和漏极230a和230b中之一上。第一电极250可以是阳极或阴极。当第一电极250是阳极时，第一电极250可以使用选自由氧化铟锡(ITO)、氧化铟锌(IZO)和氧化锡锌(ITZO)构成的组中的透明材料形成。当第一电极250是阴极时，第一电极250可由选自Mg、Ca、Al、Ag、Ba及它们的合金构成的组中的一种金属形成。
像素界定层260形成在第一电极250上，并具有暴露部分第一电极250的开口。含有发光层(EML)的有机层270形成在第一电极250的暴露部分上。有机层270可进一步包括选自空穴注入层(HIL)、空穴传输层(HTL)、空穴阻挡层(HBL)、电子阻挡层(EBL)、电子注入层(EIL)和电子传输层(ETL)构成的组中的至少一层。然后，在有机层270上形成第二电极280。从而，完成了OLED显示器的制备。
如上所述，在形成半导体层185之后，通过将利用金属催化剂结晶的多晶硅层180图案化，在半导体层185上由具有比金属催化剂更低的扩散系数的第二金属或它们的合金形成源/漏极材料层210。将所得结构退火，从而去除半导体层185的沟道区182中的金属催化剂。结果，可显著降低TFT的关闭电流(off-current)。源/漏极材料层210不仅可用作吸杂部位，还可经图案化形成源极和漏极230a和230b。因此，可简化TFT的整个制备工艺。
根据本发明的各方案，源/漏极材料层可用作吸杂部位，从而简化TFT的制备并去除半导体层的沟道区中的金属催化剂。结果，可制得具有诸如良好的漏电流特性等优异的电学性能的底栅TFT，并应用于OLED显示装置。尽管在以上示例性实施方式只说明了底栅TFT，本发明也可用于顶栅TFT。
尽管已示出并说明了本发明的一些示例性实施方式，本领域技术人员应理解，在不背离本发明的原则和精神的情况下可对上述实施方式进行改变，其范围在权利要求及其等同物中限定。

Claims (21)

1、一种薄膜晶体管，包括
衬底；
布置在所述衬底上的栅极；
布置在所述栅极上的栅绝缘层；
布置在所述栅绝缘层上并使用金属催化剂结晶的半导体层；以及
布置在所述半导体层上并电连接到半导体层的源区和漏区的源极和漏极，
其中，将与所述金属催化剂不同的第二金属布置在面向源极和漏极的所述半导体层的表面区域内。
2、根据权利要求1所述的薄膜晶体管，其中第二金属在半导体层中具有比所述金属催化剂更低的扩散系数。
3、根据权利要求2所述的薄膜晶体管，其中第二金属的扩散系数是金属催化剂的扩散系数的1％或更低。
4、根据权利要求3所述的薄膜晶体管，其中：
所述金属催化剂是镍；且
所述第二金属具有小于10-7平方厘米/秒的正扩散系数。
5、根据权利要求2所述的薄膜晶体管，其中所述第二金属选自由Ti、Cr、Mo、W和它们的合金构成的组中。
6、根据权利要求1所述的薄膜晶体管，其中第二金属是金属硅化物的形式。
7、根据权利要求1所述的薄膜晶体管，其中所述半导体层使用超级晶粒硅结晶技术结晶。
8、根据权利要求1所述的薄膜晶体管，其中所述源极和漏极是由选自Ti、Cr、Mo、W和它们的合金构成的组中的一种金属形成的层制成，或由Ti/Al/Ti或Mo/Al/Mo形成的三重层制成。
9、根据权利要求1所述的薄膜晶体管，其中所述半导体层的表面区域进一步包括n-型杂质、p-型杂质，和/或由离子处理或等离子体处理导致的缺陷。
10、一种制备薄膜晶体管的方法，包括：
在衬底上形成栅极；
在所述栅极上形成栅绝缘层；
在所述栅绝缘层上形成非晶硅层；
使用金属催化剂将所述非晶硅层结晶成多晶硅层；
将所述多晶硅层图案化制成半导体层；
在所述半导体层上形成源/漏极材料层；以及
将上述衬底退火以使半导体层沟道区中的金属催化剂吸附至半导体层的表面区域，该表面区域面向源/漏极材料层。
11、根据权利要求10所述的方法，其中所述衬底的退火包括将源/漏极材料层中与金属催化剂不同的第二金属扩散至半导体层的表面区域。
12、根据权利要求11所述的方法，其中所述第二金属在半导体层中具有比金属催化剂更低的扩散系数。
13、根据权利要求12所述的方法，其中所述第二金属的扩散系数是金属催化剂的扩散系数的1％或更低。
14、根据权利要求13所述的方法，其中：
所述金属催化剂是镍；且
第二金属具有小于10-7平方厘米/秒的正扩散系数。
15、根据权利要求11所述的方法，其中所述第二金属选自由Ti、Cr、Mo、W和它们的合金构成的组中。
16、根据权利要求11所述的方法，其中第二金属是金属硅化物的形式。
17、根据权利要求10所述的方法，其中所述衬底的退火在500℃～993℃的温度下进行10秒～10小时。
18、根据权利要求10所述的方法，其中将非晶硅层结晶成多晶硅层是使用SGS结晶技术进行的。
19、根据权利要求10所述的方法，进一步包括在衬底退火之前，在源/漏极材料层上形成热氧化阻挡层。
20、根据权利要求10所述的方法，进一步包括在所述半导体层的表面区域内掺入n-型杂质或p-型杂质，和/或利用离子或等离子体在所述表面区域形成缺陷。
21、一种有机发光二极管显示装置，包括：
如权利要求1～9所述的薄膜晶体管；
电连接到所述源极和漏极中之一的第一电极；
布置在所述第一电极上的包括发光层的有机层；以及
布置在所述有机层上的第二电极。
CN2009100019810A 2008-01-25 2009-01-24 薄膜晶体管及其制备方法和有机发光二极管显示装置 Active CN101494242B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020080008159 2008-01-25
KR1020080008159A KR100965260B1 (ko) 2008-01-25 2008-01-25 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치
KR10-2008-0008159 2008-01-25

Publications (2)

Publication Number Publication Date
CN101494242A true CN101494242A (zh) 2009-07-29
CN101494242B CN101494242B (zh) 2012-12-19

Family

ID=40578227

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100019810A Active CN101494242B (zh) 2008-01-25 2009-01-24 薄膜晶体管及其制备方法和有机发光二极管显示装置

Country Status (5)

Country Link
US (1) US7999261B2 (zh)
EP (1) EP2083440B1 (zh)
JP (1) JP5166152B2 (zh)
KR (1) KR100965260B1 (zh)
CN (1) CN101494242B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194889A (zh) * 2010-03-15 2011-09-21 佳能株式会社 半导体器件及其制造方法
CN102856388A (zh) * 2011-06-30 2013-01-02 三星显示有限公司 薄膜晶体管和显示装置及其制造方法
CN103295906A (zh) * 2012-06-29 2013-09-11 上海中航光电子有限公司 一种薄膜晶体管的制作方法和薄膜晶体管
CN104538350A (zh) * 2014-12-30 2015-04-22 深圳市华星光电技术有限公司 多晶硅基板及其制造方法
CN106711231A (zh) * 2017-01-13 2017-05-24 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示基板及其制备方法
WO2017140036A1 (zh) * 2016-02-19 2017-08-24 深圳市华星光电技术有限公司 低温多晶硅薄膜晶体管及其制造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9391099B2 (en) * 2008-02-15 2016-07-12 Lg Display Co., Ltd. Array substrate and liquid crystal display module including TFT having improved mobility and method of fabricating the same
KR101056427B1 (ko) * 2009-08-13 2011-08-11 삼성모바일디스플레이주식회사 박막트랜지스터의 제조방법 및 그를 포함하는 유기전계발광표시장치의 제조방법
KR101073272B1 (ko) * 2009-11-04 2011-10-12 삼성모바일디스플레이주식회사 유기전계발광 표시 장치의 제조 방법
KR101082254B1 (ko) * 2009-11-04 2011-11-09 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
TWI570809B (zh) * 2011-01-12 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9184052B2 (en) 2012-10-25 2015-11-10 Samsung Electronics Co., Ltd. Semiconductor device and manufacturing method of semiconductor device using metal oxide
US9425153B2 (en) 2013-04-04 2016-08-23 Monolith Semiconductor Inc. Semiconductor devices comprising getter layers and methods of making and using the same
US8994118B2 (en) * 2013-04-04 2015-03-31 Monolith Semiconductor, Inc. Semiconductor devices comprising getter layers and methods of making and using the same
KR20150010065A (ko) * 2013-07-18 2015-01-28 삼성디스플레이 주식회사 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법
US9166181B2 (en) 2014-02-19 2015-10-20 International Business Machines Corporation Hybrid junction field-effect transistor and active matrix structure
KR102239841B1 (ko) * 2014-08-06 2021-04-14 삼성디스플레이 주식회사 박막 트랜지스터, 이를 구비하는 디스플레이 장치, 박막 트랜지스터의 제조방법 및 디스플레이 장치의 제조방법
CN109417099A (zh) * 2016-04-25 2019-03-01 堺显示器制品株式会社 薄膜晶体管、显示装置和薄膜晶体管制造方法
CN112802878B (zh) * 2020-12-30 2024-01-30 天马微电子股份有限公司 一种显示面板和显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3592535B2 (ja) * 1998-07-16 2004-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4030193B2 (ja) * 1998-07-16 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001119029A (ja) 1999-10-18 2001-04-27 Fujitsu Ltd 薄膜トランジスタ及びその製造方法及びそれを備えた液晶表示装置
JP4769997B2 (ja) 2000-04-06 2011-09-07 ソニー株式会社 薄膜トランジスタ及びその製造方法、液晶表示装置、液晶表示装置の製造方法、有機ｅｌ装置、有機ｅｌ装置の製造方法
JP2002026326A (ja) 2000-06-26 2002-01-25 Koninkl Philips Electronics Nv ボトムゲート形薄膜トランジスタ及びその製造方法並びにこれを用いた液晶表示装置
JP2003051600A (ja) * 2001-05-30 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及びその製造方法
TW546846B (en) * 2001-05-30 2003-08-11 Matsushita Electric Ind Co Ltd Thin film transistor and method for manufacturing the same
KR100971950B1 (ko) 2003-06-30 2010-07-23 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
KR100623247B1 (ko) * 2003-12-22 2006-09-18 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
KR100699989B1 (ko) * 2004-05-28 2007-03-26 삼성에스디아이 주식회사 바텀 게이트 형 박막트랜지스터 및 그의 제조방법
KR100721555B1 (ko) * 2004-08-13 2007-05-23 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
KR100611761B1 (ko) * 2004-08-13 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 제조 방법
US7416928B2 (en) * 2004-09-08 2008-08-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR100659759B1 (ko) * 2004-10-06 2006-12-19 삼성에스디아이 주식회사 바텀 게이트형 박막트랜지스터, 그를 구비하는평판표시장치 및 박막트랜지스터의 제조방법
KR100761124B1 (ko) 2006-01-17 2007-09-21 엘지전자 주식회사 전계 발광 소자
KR20080111693A (ko) * 2007-06-19 2008-12-24 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194889A (zh) * 2010-03-15 2011-09-21 佳能株式会社 半导体器件及其制造方法
CN102856388A (zh) * 2011-06-30 2013-01-02 三星显示有限公司 薄膜晶体管和显示装置及其制造方法
CN103295906A (zh) * 2012-06-29 2013-09-11 上海中航光电子有限公司 一种薄膜晶体管的制作方法和薄膜晶体管
CN104538350A (zh) * 2014-12-30 2015-04-22 深圳市华星光电技术有限公司 多晶硅基板及其制造方法
WO2017140036A1 (zh) * 2016-02-19 2017-08-24 深圳市华星光电技术有限公司 低温多晶硅薄膜晶体管及其制造方法
US10062771B2 (en) 2016-02-19 2018-08-28 Shenzhen China Star Optoelectronics Technology Co., Ltd Low temperature poly-silicon thin film transistor and method of manufacturing the same
CN106711231A (zh) * 2017-01-13 2017-05-24 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示基板及其制备方法

Also Published As

Publication number Publication date
US20090189160A1 (en) 2009-07-30
CN101494242B (zh) 2012-12-19
KR20090081965A (ko) 2009-07-29
EP2083440B1 (en) 2019-09-04
KR100965260B1 (ko) 2010-06-22
JP2009177120A (ja) 2009-08-06
JP5166152B2 (ja) 2013-03-21
US7999261B2 (en) 2011-08-16
EP2083440A3 (en) 2017-05-17
EP2083440A2 (en) 2009-07-29

Similar Documents

Publication Publication Date Title
CN101494242B (zh) 薄膜晶体管及其制备方法和有机发光二极管显示装置
CN101373793B (zh) 薄膜晶体管及其制造方法以及有机发光二极管显示装置
JP5043781B2 (ja) 薄膜トランジスタ、これを具備した有機電界発光表示装置、およびこれらの製造方法
JP5090253B2 (ja) 多結晶シリコン層の製造方法、これを利用して形成された薄膜トランジスタ、その製造方法及びこれを含む有機電界発光表示装置
KR100864884B1 (ko) 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치
JP2009004770A (ja) 多結晶シリコン層の製造方法、これを用いて形成した薄膜トランジスタ、その製造方法、並びに、これを備えた有機電界発光表示装置
CN101630693B (zh) 薄膜晶体管、其制造方法及有机发光二极管显示装置
CN101826548A (zh) 有机发光二极管显示装置及其制造方法
US20100227443A1 (en) Method of forming polycrystalline silicon layer
JP4115252B2 (ja) 半導体膜およびその製造方法ならびに半導体装置およびその製造方法
KR101030027B1 (ko) 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
US6365444B2 (en) Process for forming polycrystalline thin film transistor liquid crystal display
JP3981532B2 (ja) 半導体装置の製造方法
JP4547857B2 (ja) トランジスタの製造方法
JP4115406B2 (ja) 半導体装置およびその製造方法
JP2006128469A (ja) 半導体装置およびその製造方法
JP2000216089A (ja) 半導体装置の製造方法
JP2005093626A (ja) 半導体装置および半導体装置の製造方法
KR20100065680A (ko) 박막트랜지스터 및 그의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: Gyeonggi Do, South Korea

Applicant after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Applicant before: Samsung Mobile Display Co., Ltd.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: SAMSUNG MOBILE DISPLAY CO., LTD. TO: SAMSUNG DISPLAY CO., LTD.

C14 Grant of patent or utility model
GR01 Patent grant