KR100761124B1

KR100761124B1 - 전계 발광 소자

Info

Publication number: KR100761124B1
Application number: KR1020060005132A
Authority: KR
Inventors: 김홍규; 이호년
Original assignee: 엘지전자 주식회사
Priority date: 2006-01-17
Filing date: 2006-01-17
Publication date: 2007-09-21
Also published as: KR20070076116A

Abstract

본 발명은 박막트랜지스터를 포함하는 비발광영역과, 비발광영역 이외의 패터닝된 발광영역을 포함하는 기판, 기판 상에 박막트랜지스터의 드레인과 전기적으로 연결되며, Al의 금속 물질에 Si 또는 Ni 중 어느 하나의 물질 혹은 이 두 물질이 도핑되어 형성된 제1 전극, 제1 전극 상에 형성된 발광부 및 발광부 상에 형성된 제2 전극을 포함하는 것을 제공한다.

또한, 본 발명은 박막트랜지스터를 포함하는 비발광영역과, 비발광영역 이외의 패터닝된 발광영역을 포함하는 기판, 기판 상에 형성되며, 박막트랜지스터의 드레인에 전기적으로 연결되어 형성된 제1 전극, 제1 전극의 상부 또는 하부 중 어느 한 부분에 Si 또는 Ni 중 어느 하나의 물질 혹은 이 두 물질이 도핑되어 형성된 표면조도용 전극, 표면조도용 전극 상에 형성된 발광부, 및 발광부 상에 형성된 제2 전극을 포함하는 것을 제공한다.

이에 따라, 캐소드 전극을 박막으로 형성시에 표면 조도(Surface roughness)가 높아져 발광효율을 상승시킬 수 있는 효과가 있다. 또한, 전계 발광 소자를 제작시에 디스플레이 소자로서의 생산수율이 향상되는 또 다른 효과가 있다.

전계발광소자, 제 1 전극, 표면조도용 전극

Description

전계 발광 소자{Electro luminescence device}

도 1은 종래 유기 전계 발광 소자를 나타낸 단면도.

도 2는 하나의 일예로 도 1에 도시한 유기 전계 발광 소자의 캐소드 전극인Al 전극의 박막 상태를 보여주기 위한 도.

도 3은 본 발명에 따른 제 1 실시예로써, 전계 발광 소자를 나타낸 단면도.

도 4a 내지 도 4d는 도 3에 도시한 전계 발광 소자의 제조공정도.

도 5는 하나의 일예로 도 4a에 도시한 유기 전계 발광 소자의 캐소드 전극인 Al 전극의 박막 상태를 보여주기 위한 도.

도 6은 본 발명에 따른 제 2 실시예로써, 전계 발광 소자를 나타낸 단면도.

도 7a 내지 도 7d는 도 6에 도시한 전계 발광 소자의 제조공정도.

*도면의 주요부분에 대한 설명*

100 : 유기 전계 발광 소자 101 : 유리 기판

102 : 반도체층 102a, 102b : 소오스/드레인 영역

102c: 채널 영역 103 : 게이트 절연막

104 : 게이트 전극 105 : 층간 절연막

106 : 전극 라인 107 : 평탄화 절연막

108, 308 : 화소 전극 109 : 절연막

110 : 전자 주입층 111 : 전자 전달층

112 : 유기 발광층 113 : 정공 전달층

114 : 정공 주입층 115 : 공통 전극

116 : 보호막 118 : 발광부

300, 600 : 전계 발광 소자 608 : 표면조도용 전극

A : 박막트랜지스터

본 발명은 전계 발광 소자에 관한 것이다.

최근에, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시 장치들이 개발되고 있다. 이러한, 평판 표시 장치로는 액정표시장치(Liquid Crystal Display : 이하 "LCD"라 함), 전계 방출 표시장치(Field Emission Display : FED) 플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라함) 및 일렉트로루미네센스(Electro-luminescence : 이하 "EL"이라 함) 표시장치등이 있다. 이와같은 평판 표시 장치의 표시품질을 높이고 대화면화를 시도하는 연구들이 활발하게 진행되고 있다.

평판 표시 장치중 PDP는 구조와 제조공정이 단순하기 때문에 경박 단순하면 서도 대화면화에 가장 유리한 표시장치로 주목받고 있지만 발광효율과 휘도가 낮고 소비전력이 큰 단점이 있다. 이에 비하여, 스위칭 소자로 박막 트랜지스터(Thin Film Transistor : 이하 "TFT" 라 함)가 적용된 액티브 매트릭스 LCD는 반도체공정을 이용하기 때문에 대화면화에 어려움이 있지만 노트북 컴퓨터의 표시소자로 주로 이용되면서 수요가 늘고 있다. 그러나 LCD는 대면적화가 어렵고 백라이트 유닛으로 인하여 소비전력이 큰 단점이 있다. 또한, LCD는 편광필터, 프리즘시트, 확산판등의 광학소자들에 의해 광손실이 많고 시야각이 좁은 특성이 있다.

이에 비하여, EL 표시소자는 발광층의 재료에 따라 무기(Inorganic) EL 소자와 유기(organic) EL 소자로 크게 구별되며, 스스로 발광하는 자발광소자로서 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. 이러한, EL 표시소자중 유기물을 이용하는 EL 소자인 유기 전계 발광 소자(Organic Emitting Light Diode)는 낮은 직류구동전압, 박막화가능, 발광되는 빛의 균일성, 용이한 패턴형성, 다른 발광소자에 견줄만한 발광효율, 가시영역에서의 모든 색상발광등의 이점을 가지고 있어, 디스플레이 소자에의 응용을 위하여 매우 활발히 연구되고 있는 기술분야이다.

여기서, 유기 전계 발광 소자는 빛이 방출되는 방향에 따라 바텀-이미션(Bottomm-Emission) 방식과 탑-이미션(Top-Emission) 방식이 있다. 또한, 유기 전계 발광 소자는 구동방식에 따라 패시브 매트릭스형 유기 전계 발광 소자(Passive Matrix Organic Emitting Light Diode: PMOELD)와 액티브 매트릭스형 유기 전계 발광 소자(Active Matrix Organic Emitting Light Diode : AMOELD)로 구분된다.

도 1은 종래 유기 전계 발광 소자의 단면도이다.

도 1에 도시된 바와 같이, 종래 하나의 일예인 유기 전계 발광 소자(100)는 유리 기판(101)상에 각각 다수 개로 형성된 화소전극(108) 및 공통전극(115)이 교차하는 영역에 의해 정의되는 다수개의 화소에 형성되는 유기 발광층(112)과, 유리 기판(101)상에 형성되며 그 드레인 전극이 화소전극(108)에 전기적으로 연결되는 박막트랜지스터와(A), 화소전극(108)과 유기 발광층(112) 사이에 적층 형성된 전자주입층(110), 전자 전달층(111)과, 유기 발광층(112)과 공통전극(115) 사이에 적층 형성된 정공 전달층(113), 정공 주입층(114)으로 구성된다.

이러한, 박막트랜지스터(A)는 유리 기판(101)의 일영역상에 형성되어 소오스/드레인 영역(102a)(102b) 및 채널 영역(102c)으로 구성되는 반도체층(102)과, 반도체층(102)을 포함한 유리 기판(101) 전면에 형성되는 게이트 절연막(103)과, 채널 영역(102c) 상부의 게이트 절연막(103)상에 형성되는 게이트 전극(104)으로 구성된다.

이때, 소오스/드레인 영역(102a)(102b)과 채널 영역(102c)의 경계는 게이트 전극(104)의 양 에지와 얼라인(align)된다.

또한, 박막트랜지스터(A) 상에는 소오스 영역(102a) 및 드레인 영역(102b)을 오픈하는 층간 절연막(105)이 형성되어 있고 층간 절연막(105)의 오픈 부위를 통해 소오스/드레인 영역(102a)(102b)에 전기적으로 접속되는 전극 라인(106)이 형성된다.

또한, 층간 절연막(105) 및 전극 라인(106)을 포함한 전면에는 드레인 영역 (102b)에 전기적으로 접속된 전극 라인(106)을 오픈하는 평탄화 절연막(107)이 형성된다.

또한, 평탄화 절연막(107) 위에는 화소전극(108)이 형성되는데, 화소전극(108)은 Al과 같은 금속 물질을 증착하여 패터닝 한 후, 평탄화 절연막(107)의 오픈부위를 통해 박막트랜지스터(A)의 드레인 영역(102b)에 전기적으로 연결된다.

또한, 이웃하는 화소전극(108) 사이에 화소전극(108)의 일부분이 덮이도록 질화물 또는 산화물로 이루어진 절연막(109)이 형성된다.

또한, 화소전극(108) 상에 순차적으로 전자 주입층(110), 전자 전달층(111), R, G, B 중 하나의 유기발광층(112), 정공 전달층(113)과 정공 주입층(114)이 형성된다.

또한, 공통전극(115)은 반투명 혹은 투명한 전도성 물질인 ITO, IZO와 같은 물질을 증착하여 정공 주입층(114) 상에 적층 형성되고, 보호막(116)은 공통전극(115)상에 형성된다.

그러나, 이와같이 제작된 종래 하나의 일예인 유기 전계 발광 소자(100)는 캐소드 전극인 화소전극(108)이 순수한 Al과 같은 금속 물질로 20㎚ 내지 50㎚의 두께로 평탄화 절연막(107) 상부와 절연막(109) 및 전자 주입층(110) 하부에 형성되면, 도 2에 도시된 바와 같이 화소전극(도1의 8)인 Al 전극이 표면 조도(Surface roughness)가 떨어지게 되어 발광특성이 저하되는 문제점이 발생하게 된다.

이에따라, 디스플레이 소자로서의 생산수율이 떨어지는 문제점이 발생하게 된다.

상술한 문제점을 해결하기 위하여 본 발명은 캐소드 전극에 Si 또는 Ni중 어느 하나의 물질을 도핑하여 형성시킴으로써, 캐소드 전극의 박막 표면의 표면 조도(Surface roughness)를 높혀 발광효율을 상승시키는 것을 제공하는데 그 목적이 있다.

본 발명의 다른 목적은, 이러한 전계 발광 소자를 제작시에 디스플레이 소자로서의 생산수율을 향상시키는 것을 제공하는데 그 목적이 있다.

이러한 목적을 달성하기 위하여 본 발명의 전계 발광 소자는 박막트랜지스터를 포함하는 비발광영역과, 상기 비발광영역 이외의 패터닝된 발광영역을 포함하는 기판, 상기 기판 상에 상기 박막트랜지스터의 드레인과 전기적으로 연결되며, Al의 금속 물질에 Si 또는 Ni 중 어느 하나의 물질 혹은 이 두 물질이 도핑되어 형성된 제1 전극, 상기 제1 전극 상에 형성된 발광부 및 상기 발광부 상에 형성된 제2 전극을 포함한다.

본 발명의 다른 특징에 따르면, 제 1 전극은 Si 또는 Ni중 어느 하나의 물질 혹은 이 두 물질의 일정량이 0.1% 내지 10%가 함유되어 형성되는 것을 특징으로 한다.

본 발명의 또 다른 특징에 따르면, 제 1 전극과 제 2 전극은 캐소드 전극과 애노드 전극인 것을 특징으로 한다.

본 발명의 또 다른 특징에 따르면, 발광부는 유기 발광층을 포함한다.

본 발명의 또 다른 특징에 따르면, 박막트랜지스터를 포함하는 비발광영역과, 상기 비발광영역 이외의 패터닝된 발광영역을 포함하는 기판, 상기 기판 상에 형성되며, 상기 박막트랜지스터의 드레인에 전기적으로 연결되어 형성된 제1 전극, 상기 제1 전극의 상부 또는 하부 중 어느 한 부분에 Si 또는 Ni 중 어느 하나의 물질 혹은 이 두 물질이 도핑되어 형성된 표면조도용 전극, 상기 표면조도용 전극 상에 형성된 발광부, 및 상기 발광부 상에 형성된 제2 전극을 포함한다.

본 발명의 또 다른 특징에 따르면, 제 1 전극은 Al, Ag, Fe, Au, Cu, Mg, Cr, Mo, LiF, ITO, IZO중 어느 하나 또는 어느 하나의 합금을 포함한다.

본 발명의 또 다른 특징에 따르면, 표면조도용 전극의 두께는 1㎚ 내지 15㎚인 것을 특징으로 한다.

이하에서는 첨부된 도면을 참고로 하여 본 발명의 실시예들을 보다 상세히 설명하기로 한다.

<제 1실시예>

도 3은 본 발명에 따른 제 1 실시예로써, 전계 발광 소자를 나타낸 단면도이다. 먼저, 본 발명에 따른 전계 발광 소자는 도 1에 도시하여 전술한 전계 발광 소자와 동일하게 구비된다. 다만, 본 발명에 따른 전계 발광 소자는 박막트랜지스터의 드레인과 전기적으로 연결되는 화소전극인 캐소드 전극이 Si 또는 Ni중 어느 하나의 물질 혹은 이 두 물질의 일정량이 도핑되어 형성된다. 이러한, 본 발명에 따 른 전계 발광 소자를 자세하게 살펴보면 다음 도 3과 같다.

도 3에 도시된 바와 같이, 본 발명에 따른 전계 발광 소자(300)는 도 1에 도시하여 전술한 유기 전계 발광 소자(100)와 동일하게 유리 기판(101)상에 각각 다수 개로 형성된 화소전극(308) 및 공통전극(115)이 교차하는 영역에 의해 정의되는 다수개의 화소에 형성되는 유기 발광층(112)과, 유리 기판(101)상에 형성되며 그 드레인 전극이 화소전극(308)에 전기적으로 연결되는 박막트랜지스터(A)와, 화소전극(108)과 유기 발광층(112) 사이에 적층 형성된 전자 주입층(110), 전자 전달층(111)과, 유기 발광층(112)과 공통전극(115) 사이에 적층 형성된 정공 전달층(113), 정공 주입층(114)으로 구성된다.

또한, 소오스/드레인 영역(102a)(102b) 및 채널 영역(102c)으로 구성되는 반도체층(102)과, 게이트 절연막(103), 게이트 전극(104), 층간 절연막(105), 전극 라인(106), 평탄화 절연막(107), 절연막(109), 보호막(116)등으로 구성된다.

이러한, 본 발명에 따른 전계 발광 소자(300)에 구비되는 각각의 구성요소들과 그것들 간의 유기적인 관계는 도 1에 도시하여 전술한 전계 발광 소자(100)에 구비되는 각각의 구성요소들과 그것들 간의 유기적인 관계와 동일하므로, 이것들에 대한 각각의 부연설명들은 이하 생략하기로 한다.

다만, 본 발명에 따른 전계 발광 소자는 박막 트랜지스터의 드레인과 전기적으로 연결되는 캐소드 전극인 화소전극(308)이 Al의 금속물질에 Si 또는 Ni중 어느 하나의 물질 혹은 이 두 물질의 일정량이 도핑되어 형성된다. 이러한, 본 발명에 따른 전계 발광 소자의 제조공정도를 자세하게 살펴보면 다음 도 4a 내지 도 4d와 같다.

도 4a 내지 도 4d는 도 3에 도시한 전계 발광 소자의 제조공정도이다.

도 4a에 도시된 바와 같이, 먼저 유리 기판(101)상에 박막트랜지스터의 활성층으로 사용하기 위해 예를 들어, 다결정실리콘 등을 이용하여 반도체층(102)을 형성하고 이후에 박막트랜지스터가 형성될 영역 즉, 박막트랜지스터 예정 영역에만 남도록 반도체층(102)을 패터닝(patterning)한다.

이 후, 전면에 게이트 절연막(103)과 게이트 전극용 도전막을 차례로 적층한 다음 패터닝된 반도체층(102)의 일영역상에 남도록 게이트 전극용 도전막을 패터닝하여 게이트 전극(104)을 형성한다.

이 후, 게이트 전극(104)을 마스크로 반도체층(102)에 보론(B)이나 인(P)등의 불순물을 주입한 후에 열처리하여 박막트랜지스터의 소오스/드레인 영역(102a)(102b)을 형성한다. 이때, 반도체층(102)중 채널 영역(102c)은 불순물 이온이 주입되지 않도록 한다.

이 후, 전면에 층간 절연막(105)을 형성하고, 박막트랜지스터의 소오스/드레인 영역(102a)(102b)이 노출되도록 층간 절연막(105)과 게이트 절연막(103)을 선택적으로 제거하여 콘택홀을 형성한다.

이 후, 콘택홀이 매립될 수 있는 정도의 충분한 두께로 제 1 금속막을 형성하고 콘택홀 및 그에 인접한 영역에만 남도록 제 1 금속막을 선택적으로 제거하여 소오스/드레인 영역(102a)(102b)에 각각 전기적으로 연결되는 전극 라인(106)을 형성한다.

이 후, 전면에 평탄화 절연막(107)을 형성하여 전면을 평탄화시키고 드레인 영역(102b)에 연결된 전극 라인(106)이 노출되도록 평탄화 절연막(107)을 선택적으로 제거하여 콘택홀을 형성한 다음, Cr, Al, Mo, AgAu 등과 같이 반사율과 일함수(work function)값이 높은 제 2 금속막을 전면에 증착하였다. 이때, 콘택홀 내에도 제 2 금속막이 형성되어 제 2 금속막은 콘택홀 하부의 전극 라인(106)에 연결된다.

이 후, 제 2 금속막을 선택적으로 제거하여 전극 라인(106)을 통해 하부의 드레인 영역(102b)에 전기적으로 연결되는 캐소드 전극인 화소전극(308)을 형성한다. 이때, 본 발명에 따른 전계 발광 소자의 화소전극(308)은 Al 재질의 전극에 Si 또는 Ni중 어느 하나의 물질 혹은 이 두 물질의 일정량이 0.1% 내지 10%가 도핑되어 형성된다. 이러한, Si 또는 Ni는 물질의 특성상 열팽창 계수가 높으므로, 전극 형성시에 소성 공정을 거친 화소전극(308)은 평탄화 절연막(107)과 이후에 형성될 절연막(109) 및 전자 주입층(110)간의 표면 조도(Surface roughness)가 높아져 발광효율은 향상된다.

이 후, 도 4b에 도시된 바와 같이 이웃하는 화소전극(308) 사이에 화소전극(308)의 일부분이 덮이게 절연막(109)을 형성한다.

이 후, 도 4c에 도시된 바와 같이 발광부(118)인 전자 주입층(110), 전자 전달층(111)을 증착하고 쉐도우 마스크(shadow mask)를 사용하여 R, G, B 발광층(112)을 각각 증착한다. 또한, 전면에 정공전달층(113)과 정공 주입층(114)등을 증착한다. 여기서, 본 발명에 따른 발광부(118)는 유기물을 증착하여 발광하는 유기 R, G, B 발광층(112)을 포함하나, 본 발명은 이에 한정하지 않고 무기물을 증착하 여 발광하는 무기 R, G, B 발광층을 포함할 수도 있다.

이 후, 도 4d에 도시된 바와 같이 발광부(118) 상부에 투명 전도성 물질인 ITO, IZO 등의 애노드 전극인 공통전극(115)을 형성하고, 발광부(118)를 산소나 수분으로부터 보호하기 위하여 보호막(116)을 형성한 후, 도시하지는 않았지만 봉지재(sealant)와 투명 기판을 사용하여 보호캡을 장착하면, 유기 전계 발광 소자가 완성된다.

이와같은 본 발명에 따른 유기 전계 발광 소자(도3의 300)는 캐소드 전극인 화소전극(308)이 Al과 같은 금속 물질에 Si 또는 Ni중 어느 하나의 물질 혹은 이 두 물질의 일정량이 도핑되어 형성되므로, Si 또는 Ni는 물질의 특성상 열팽창 계수가 높아 전극 형성시에 소성 공정을 거친 화소전극(308)이 20㎚ 내지 50㎚의 두께로 형성되더라도, 평탄화 절연막(107)과 절연막(109) 및 전자 주입층(110)간의 표면 조도(Surface roughness)가 높아져 발광효율은 상승된다. 이에따라, 디스플레이 소자로서의 생산수율은 향상된다. 이것은 도 2와 도 5를 참조하여 비교하여 살펴보면 표면 조도가 개선된다는 것을 알 수가 있게 된다.

한편, 본 발명에 따른 전계 발광 소자의 캐소드 전극 상부 또는 하부중 어느 한 부분에 Si 또는 Ni중 어느 하나의 물질 혹은 이 두 물질의 일정량이 도핑되어 형성된 표면조도용 전극을 더 형성하여 표면 조도를 더욱 상승시켜 발광효율을 더욱 향상시킬 수가 있는데, 이러한 본 발명에 따른 전계 발광 소자를 자세하게 살펴보면 다음 도 6과 같다.

<제 2 실시예>

도 6은 본 발명에 따른 제 2 실시예로써, 전계 발광 소자를 나타낸 단면도이다. 먼저, 본 발명에 따른 전계 발광 소자는 도 1 및 도 3에 도시하여 전술한 전계 발광 소자와 동일하게 구비된다. 다만, 본 발명에 따른 전계 발광 소자는 박막트랜지스터의 드레인과 전기적으로 연결되는 화소전극인 캐소드 전극의 상부에 Si 또는 Ni중 어느 하나의 물질 혹은 이 두 물질이 도핑되어 형성된 표면조도용 전극이 더 구비된다. 이러한, 본 발명에 따른 전계 발광 소자를 자세하게 살펴보면 다음 도 6과 같다.

도 6에 도시된 바와 같이, 본 발명에 따른 전계 발광 소자(600)는 도 1 및 도 3에 도시하여 전술한 전계 발광 소자(100, 300)와 동일하게 유리 기판(101)상에 각각 다수 개로 형성된 화소전극(108) 및 공통전극(115)이 교차하는 영역에 의해 정의되는 다수개의 화소에 형성되는 유기 발광층(112)과, 유리 기판(101)상에 형성되며 그 드레인 전극이 화소전극(108)에 전기적으로 연결되는 박막트랜지스터(A)와, 화소전극(108)과 유기 발광층(112) 사이에 적층 형성된 전자 주입층(110), 전자 전달층(111)과, 유기 발광층(112)과 공통전극(115) 사이에 적층 형성된 정공 전달층(113), 정공 주입층(114)으로 구성된다.

이러한, 본 발명에 따른 전계 발광 소자(600)에 구비되는 각각의 구성요소들과 그것들 간의 유기적인 관계는 도 1 및 도 3에 도시하여 전술한 전계 발광 소자 (100, 300)에 구비되는 각각의 구성요소들과 그것들 간의 유기적인 관계와 동일하므로, 이것들에 대한 각각의 부연설명들은 이하 생략하기로 한다.

다만, 본 발명에 따른 전계 발광 소자는 박막 트랜지스터의 드레인과 전기적으로 연결되는 캐소드 전극인 화소전극(108) 상부 또는 하부중 어느 한 부분에 Si 또는 Ni중 어느 하나의 물질 혹은 이 두 물질의 일정량이 도핑되어 형성된 표면조도용 전극(608)이 더 구비된다. 이러한, 본 발명에 따른 전계 발광 소자의 제조공정도를 자세하게 살펴보면 다음 도 7a 내지 도 7d와 같다.

도 7a 내지 도 7d는 도 6에 도시한 전계 발광 소자의 제조공정도이다.

도 7a에 도시된 바와 같이, 먼저 유리 기판(101)상에 박막트랜지스터의 활성층으로 사용하기 위해 예를 들어, 다결정실리콘 등을 이용하여 반도체층(102)을 형성하고 이후에 박막트랜지스터가 형성될 영역 즉, 박막트랜지스터 예정 영역에만 남도록 반도체층(102)을 패터닝(patterning)한다.

이 후, 전면에 층간 절연막(105)을 형성하고, 박막트랜지스터의 소오스/드레 인 영역(102a)(102b)이 노출되도록 층간 절연막(105)과 게이트 절연막(103)을 선택적으로 제거하여 콘택홀을 형성한다.

이 후, 제 2 금속막을 선택적으로 제거하여 전극 라인(106)을 통해 하부의 드레인 영역(102b)에 전기적으로 연결되는 캐소드 전극인 화소전극(108)을 형성하고, 화소전극(108)의 상부에 Si 또는 Ni중 어느 하나의 물질 혹은 이 두 물질의 일정량이 도핑되어 형성된 표면조도용 전극(608)을 더 형성한다. 여기서, 화소전극(108)은 Ag, Fe, Au, Cu, Mg, Cr, Mo, LiF, ITO, IZO중 어느 하나 또는 어느 하나의 합금을 포함하는 물질을 갖는 전극을 20㎚ 내지 150㎚의 두께로 형성하여 도전성을 부여하고, 표면조도용 전극(608)의 두께를 1㎚ 내지 15㎚의 두께로 형성하여 표면 조도를 향상시킨다.

이러한, Si 또는 Ni중 어느 하나의 물질 혹은 이 두 물질의 일정량이 도핑되어 형성된 표면조도용 전극(608)의 두께를 20㎚ 이하로 최적화시키게 되면, 표면조도용 전극(608)의 물질간의 결정상태를 균일하게 하면서 물질의 특성상 열팽창 계수가 높아지게 되어, 전극 형성시에 소성 공정을 거친 표면조도용 전극(608)과 화소전극(108)이 평탄화 절연막(107)과 이후에 형성될 절연막(109) 및 전자 주입층(110)간의 표면 조도가 높아져 발광효율은 향상된다.

이 후, 도 7b 내지 도 7d에 도시하여 전술한 본 발명에 따른 전계 발광 소자의 제조공정은 도 4b 내지 도 4d에 도시하여 전술한 전계 발광 소자의 제조공정과 동일하게 순차적인 과정을 통하여 형성되므로, 이것들에 대한 각각의 부연설명들은 이하 생략하기로 한다.

이와같은 본 발명에 따른 유기 전계 발광 소자(도6의 600)는 캐소드 전극인 도전성을 부여하는 물질들을 포함하고 있는 화소전극(108)의 상부에 Si 또는 Ni중 어느 하나의 물질 혹은 이 두 물질의 일정량이 도핑되어 형성된 표면조도용 전극(608)이 더 구비되므로, 도 3에 도시하여 전술한 유기 전계 발광 소자보다 전계 발광이 더 빨리 이루어지면서 평탄화 절연막(107)과 절연막(109) 및 전자 주입층(110)간의 표면 조도(Surface roughness)가 더 높아지게 되어 발광효율은 더욱 상승된다. 이에따라, 디스플레이 소자로서의 생산수율은 더욱 향상된다.

한편, 설명의 편의상 본 발명에 따른 표면조도용 전극(608)이 화소전극(108)의 상부에 형성되는 것으로 도시하여 전술하였으나, 본 발명은 이에 한정하지 않고 표면조도용 전극(608)이 화소전극(108)의 하부 또는 화소전극(108)의 상하부 모두 에 형성되어 평탄화 절연막(107)과 절연막(109) 및 전자 주입층(110)간의 표면 조도를 더욱 상승시키는 것도 가능하다.

또한, 설명의 편의상 본 발명에 따른 실시예들 모두에 캐소드 전극인 화소전극(308)이 평탄화 절연막(107) 상에 형성되고 화소전극(308) 상부에는 순차적으로 전자주입층(110), 전자전달층(111), 유기 R, G, B 발광층(112), 정공전달층(113), 정공주입층(114)으로 형성되어 있다고 도시하여 전술하였으나, 본 발명은 이에 한정하지 않고 애노드 전극인 공통전극(115)이 평탄화 절연막(107) 상에 형성되고 공통전극(115) 상부에는 순차적으로 정공 주입층(114), 정공 전달층(113), 유기 R, G, B 발광층(112), 전자 전달층(111), 전자 주입층(110)이 형성되는 것도 가능하다. 이것은, 유기 전계 발광 소자가 한쪽 또는 양쪽방향으로 전계 발광시에 구동방식을 달리하거나 두개의 전극 물질을 달리하여 개구율에 최대한 영향을 주지 않으면서 발광효율을 높이기 위한 것이다.

본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예는 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

상기한 바와 같이 이루어진 본 발명의 전계 발광 소자에 따르면, 다음과 같은 효과를 얻을 수 있다.

첫째, 캐소드 전극에 Si 또는 Ni중 어느 하나의 물질 혹은 이 두 물질의 일정량을 도핑하여 형성시킴으로써, 캐소드 전극의 박막 표면의 표면 조도(Surface roughness)를 높혀 발광효율을 상승시키는 효과가 있다.

둘째, 이러한 전계 발광 소자를 제작시에 디스플레이 소자로서의 생산수율을 향상시킬 수 있는 다른 효과가 있다.

Claims

박막트랜지스터를 포함하는 비발광영역과, 상기 비발광영역 이외의 패터닝된 발광영역을 포함하는 기판;

상기 기판 상에 상기 박막트랜지스터의 드레인과 전기적으로 연결되며, Al의 금속 물질에 Si 또는 Ni 중 어느 하나의 물질 혹은 이 두 물질이 도핑되어 형성된 제1 전극;

상기 제1 전극 상에 형성된 발광부; 및

상기 발광부 상에 형성된 제2 전극을 포함하는 전계 발광 소자.
제 1항에 있어서,

상기 제 1 전극은 상기 Si 또는 Ni중 어느 하나의 물질 혹은 이 두 물질이 0.1% 내지 10%가 도핑되어 형성되는 것을 특징으로 하는 전계 발광 소자.
제 1항에 있어서,

상기 제 1 전극과 상기 제 2 전극은 캐소드 전극과 애노드 전극인 것을 특징으로 하는 전계 발광 소자.
제 1항에 있어서,

상기 발광부는 유기 발광층을 포함하는 전계 발광 소자.
박막트랜지스터를 포함하는 비발광영역과, 상기 비발광영역 이외의 패터닝된 발광영역을 포함하는 기판;

상기 기판 상에 형성되며, 상기 박막트랜지스터의 드레인에 전기적으로 연결되어 형성된 제1 전극;

상기 제1 전극의 상부 또는 하부 중 어느 한 부분에 Si 또는 Ni 중 어느 하나의 물질 혹은 이 두 물질이 도핑되어 형성된 표면조도용 전극;

상기 표면조도용 전극 상에 형성된 발광부; 및

상기 발광부 상에 형성된 제2 전극을 포함하는 전계 발광 소자.
제 5항에 있어서,

상기 제 1 전극은 Al, Ag, Fe, Au, Cu, Mg, Cr, Mo, LiF, ITO, IZO중 어느 하나 또는 이들의 합금을 포함하는 전계 발광 소자.
제 5항에 있어서,

상기 표면조도용 전극의 두께는 1㎚ 내지 15㎚인 것을 특징으로 하는 전계 발광 소자.
제 5항에 있어서,

상기 제 1 전극과 상기 제 2 전극은 캐소드 전극과 애노드 전극인 것을 특징 으로 하는 전계 발광 소자.
제 5항에 있어서,

상기 발광부는 유기 발광층을 포함하는 전계 발광 소자.