TWI550722B - 於基板上形成矽層之方法、形成矽氧化物層之方法及具有其之金屬氧化物薄膜電晶體元件 - Google Patents

於基板上形成矽層之方法、形成矽氧化物層之方法及具有其之金屬氧化物薄膜電晶體元件 Download PDF

Info

Publication number
TWI550722B
TWI550722B TW101135223A TW101135223A TWI550722B TW I550722 B TWI550722 B TW I550722B TW 101135223 A TW101135223 A TW 101135223A TW 101135223 A TW101135223 A TW 101135223A TW I550722 B TWI550722 B TW I550722B
Authority
TW
Taiwan
Prior art keywords
layer
gas
substrate
oxide
flow rate
Prior art date
Application number
TW101135223A
Other languages
English (en)
Other versions
TW201320199A (zh
Inventor
王群華
王偉杰
崔永鎮
卓尚美
崔羿
朴範洙
崔秀英
Original Assignee
應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 應用材料股份有限公司 filed Critical 應用材料股份有限公司
Publication of TW201320199A publication Critical patent/TW201320199A/zh
Application granted granted Critical
Publication of TWI550722B publication Critical patent/TWI550722B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Description

於基板上形成矽層之方法、形成矽氧化物層之方法及具有 其之金屬氧化物薄膜電晶體元件
本發明之實施例大體上是有關於形成含矽層(silicon containing layer)的方法。更準確地說，本發明是關於形成可運用於薄膜電晶體元件(Thin Film Transistor,TFT)之含矽層的方法。
電漿顯示器面板及液晶顯示器(Liquid Crystal Display,LCD)普遍地用於平面顯示器上。LCD通常包含兩個玻璃基板及一層夾於其中的液晶材料。玻璃基板可為半導體基板或可為透明基板，透明基板例如像是玻璃、石英、藍寶石或是透明塑膠膜。LCD也可包含發光二極體，用以作為背光源。
隨著對於LCD之解析度的需求增加，控制大量的液晶胞的個別區域(稱為畫素)已變得相當重要。在現代的顯示面板中，可存在超過一百萬個畫素。至少有同數量的電晶體係形成於玻璃基板上，以使得各個畫素相對於其他設置在基板上的畫素可於開、關狀態(energized and de-energized)間切換。
含矽材料已成為大多數薄膜電晶體的基礎材料。含矽材料已被運用於形成通道材料，像是用於低溫多晶矽薄膜電晶體(Low Temperature Polysilicon Thin Film Transistor,LTPS TFT)的多晶矽，及作為用於形成薄膜電晶體中閘極介電層(gate dielectric layer)、介面層(interface layer)、鈍 化層(passivation layer)或甚至蝕刻終止層(etch stop layer)的一種元素。
因此，在這個技術領域中需要利用含矽材料形成具有穩定性和可靠之效能(performance)的薄膜電晶體的方法。
本揭露書之實施例大體上提供了形成薄膜電晶體、有機發光二極體(Organic Light-Emitting Diode,OLED)、發光二極體(Light-Emitting Diode,LED)及太陽電池元件中之含矽層的方法。含矽層可用於形成包含低溫多晶矽和金屬氧化物薄膜電晶體元件等等之薄膜電晶體元件中的主動通道，或是做為閘極介電層、介面層、鈍化層或蝕刻終止層中的一種元素。含矽層係藉由氣相沉積製程來沉積，藉著氣相沉積製程而隨著含矽之前驅物(precursor)提供一惰性氣體，例如氬氣。該惰性氣體具有驅除弱的、懸浮的矽-氫鍵或矽-矽鍵的功能，因此保留較強的矽-矽鍵或是矽-氧鍵。
在一實施例中，係揭露一種在基板上形成含矽層的方法。該方法包括運送基板至處理腔室中，並提供具有矽基氣體、惰性氣體且實質上不含氫的混合氣體至處理腔室。混合氣體之惰性氣體之每單位基板表面積的體積流率為矽基氣體之每單位基板表面積的體積流率的約1.8至約79倍。該方法另外包括施加一射頻功率至一電極，以將混合氣體激發成一電漿，並形成一非晶矽層於基板上。
在另外一實施例中，係揭露一種形成矽氧化物層的方 法。該方法包括提供具有矽基氣體、惰性氣體及含氧氣體的混合氣體至一個處理腔室。混合氣體之惰性氣體之每單位表面積的體積流率為矽基氣體之每單位表面積的體積流率的約11至約80倍。該方法亦包括施加一射頻功率，以將混合氣體激發成一電漿，並形成一矽氧化物層於基板上。
再一實施例中，一金屬氧化物薄膜電晶體元件包括一基板、設置於基板上之一閘極絕緣層、設置於絕緣層上之一主動通道、設置於主動通道上之一源極-汲極電極及設置於源極-汲極電極層上之一鈍化層，其中閘極絕緣層包含一實質上不含氫之矽氧化物層，其中主動通道至少包含銦鎵鋅氧化物(InGaZnO)、銦鎵鋅氮氧化物(InGaZnON)、氧化鋅(ZnO)、氮氧化鋅(ZnON)、鋅錫氧化物(ZnSnO)、鎘錫氧化物(CdSnO)、鎵錫氧化物(GaSnO)、鈦錫氧化物(TiSnO)、銅鋁氧化物(CuAlO)、鍶銅氧化物(SrCuO)、鑭銅氧硫化物(LaCuOS)、氮化鎵(GaN)、銦鎵氮化物(InGaN)、鋁鎵氮化物(AlGaN)或銦鎵鋁氮化物(InGaAlN)其中之一，其中鈍化層包含一實質上不含氫之矽氧化物層。
又一實施例中，一金屬氧化物薄膜電晶體元件包含一基板及一主動通道，主動通道設置於基板上一源極-汲極電極及一閘極絕緣層之間，其中，一介面形成於主動通道及閘極絕緣層之間，介面包含一實質上不含氫之介電表面。
為了對本發明之上述特徵有更詳盡的了解，以下將藉 由實施例並配合所附圖式，而對本發明進行更完整之揭露。為求清楚起見，說明書與圖式中係盡可能地使用相同元件符號來表示相同元件。此外，一實施例中之元件與特徵亦可能出現於其他實施例中，以達較佳之實施方式，而相同的描述內容則就此省略。然而須注意，以下的實施例以及所附圖式僅為例示之用，而非用以限定本發明的範圍。
本揭露書之實施例大體上提供了於薄膜電晶體元件中形成一含矽層之方法。該含矽層可用於形成一低溫多晶矽薄膜電晶體或其他合適之金屬氧化物薄膜電晶體(metal oxide TFT)元件中的主動通道，或可作為一閘極介電層、一介面層、一鈍化層或甚至一蝕刻終止層中之一個元件。含矽層係藉由一氣相沉積製程來沉積，藉著氣相沉積製程而隨著矽之前驅物提供一惰性氣體，例如氬氣。該惰性氣體具有驅除弱的、懸浮的矽-氫鍵或矽-矽鍵的功能，因此保留較強的矽-矽鍵或是矽-氧鍵。
在一實施例中，係揭露一種形成一非晶矽層之方法，該非晶矽層可於之後轉變成一多晶矽層。該非晶矽層可用於一低溫多晶矽薄膜電晶體元件中，作為通道材料。或者，藉由此處所述之方法形成的非晶矽層、矽氧化物層、矽氮化物層、氮氧化矽層或其他合適之含矽層，也可應用於合適之薄膜電晶體元件中，例如金屬氧化物薄膜電晶體元件。非晶矽層、矽氧化物層、矽氮化物層、氮氧化矽層或其他合適之含矽層等等，亦可用於光二極體(photodiodes)、半導體二極體、發光二極體(LEDs)、有機 發光二極體(OLEDs)或其他顯示器應用上。非晶矽層、矽氧化物層、矽氮化物層、氮氧化矽層以最低之含氫量，提供高的薄膜品質和穩定性及低的薄膜漏電(film leakage)，從而有效地強化電晶體元件之電性表現。值得注意的是，除了上述提到的應用，非晶矽層可用於其他合適元件。
一低溫多晶矽薄膜電晶體元件150之一示範性實施例係繪示於第1圖中。低溫多晶矽薄膜電晶體元件為具有源極區109a、通道區109c及汲極區109b形成於一透光基板(light transparent substrate)102上的金屬氧化物半導體元件，透光基板102具有或不具有可選擇性的一光透介電層104設置於其上。源極區109a、通道區109c及汲極區109b普遍地由一初始沉積時為非晶矽(a-Si)層，之後經熱處理處理(例如退火)以形成多晶矽層的層來形成。源極區109a、通道區109c及汲極區109b可藉由圖案化透光基板102上之區域，並對初始沉積之非晶矽層進行離子摻雜來成形，該非晶矽層於之後會經熱處理以形成多晶矽層。一閘極介電層106接著沉積於多晶矽沉積層之上，以阻隔一閘極電極114與通道區109c、源極區109a及汲極區109b。閘極電極114係形成於閘極介電層106之頂部上。一絕緣層112及元件連結部(device connections)110a、110b係接著被形成，通過絕緣層112，以允許薄膜電晶體元件150之控制。
低溫多晶矽薄膜電晶體元件150之效能與沉積形成金 屬氧化物半導體結構之薄膜的品質相關。金屬氧化物半導體元件的關鍵效能元素是多晶矽通道層108、閘極介電層106及多晶矽通道層/閘極介電層介面的品質。多晶矽通道層108的品質在近幾年來備受注意。如以上所討論的，多晶矽通道層108係初始地形成為非晶矽層，接著加熱至約攝氏450度或更高溫，以進行脫氫處理(dehydrogenation process)，自非晶矽層中除去氫。經過脫氫處理後，可進行一雷射退火處理，以將非晶矽層轉變成多晶矽層。接著，一閘極絕緣層(gate insulator)或其他合適的層可形成於其上，以完成元件結構。
在形成多晶矽通道層108之前，非晶矽層中過量的氫元素(例如一濃度過高的氫含量)可能穿透進入鄰近的閘極介電層106或其他鄰近層中，而導致漏電流(current leakage)或其他形式的元件失效(device failure)。非晶矽層可藉由合適之氣相沉積製程形成，例如是電漿輔助化學氣相沉積(Plasma Enhanced Chemical Vapor Deposition,PECVD)。
第2圖為一PECVD腔室200之一實施例的剖面示意圖，非晶矽層或其他含矽層(例如矽氧化物層)可在PECVD腔室200中形成。一合適的PECVD腔室可由位於加州聖塔克拉拉的應用材料公司(Applied Materials,Inc.)取得。可以預期的是，本發明可使用包括自其他製造商處取得之其他的沉積腔室來實施。
腔室200通常包括腔壁202、腔底204及腔蓋212。氣體分配板210及基板支撐組件230定義出一處理空間206。處理空間206係由穿過腔壁而形成之一開口208與 外界相通，使得一基板102可被運送進入和移出腔室200。
該基板支撐組件230包括一基板接收表面232，用以支撐基板102於其上。基板接收表面232的尺寸通常等於或稍大於基板102。一主幹(stem)234將基板支撐組件230耦接至一抬升系統(lift system)236，抬升系統236於基板轉移及處理的位置之間升高和降低基板支撐組件230。當進行處理時，為防止在基板102的邊緣沉積，一遮蔽框(shadow frame)233可以可選擇性地放置在基板102之周圍上。抬銷(lift pin)238係可動式的設置穿過基板支撐組件230，用於在基板102移入與移出的過程中，使基板102自基板接收表面232分離。基板支撐組件230也可包含加熱及/或冷卻元件239，用以將基板支撐組件230維持於一要求的溫度。基板支撐組件230也可包括射頻返回帶(RF return strap)231，環繞基板支撐組件230周圍，以縮短射頻返回路徑(RF return path)。
氣體分配板210係在其周圍藉由一懸吊部214耦接至腔室200之腔蓋212或腔壁202。氣體分配板210亦可藉由一或多個中央支撐件(center support)216耦接至腔蓋212，以幫助防止氣體分配板210之下垂及/或控制該氣體分配板210之直線度(straightness)/曲率(curvature)。在一實施例中，氣體分配板210具有不同尺寸的不同配置。在一示範實施例中，氣體分配板210具有一四邊形之下游表面(downstream surface)250。下游表面250具有多個孔洞(aperture)211形成於其中，該些孔洞211面對著設置在基板支撐組件230上之基板102之一上表面218。孔洞211 橫跨氣體分配板210而可具有不同的形狀、數量、密度、尺寸及分佈。
一氣體源(gas source)220耦接至腔蓋212，以通過腔蓋212提供氣體，然後再通過形成於氣體分配板210的孔洞211，到達處理空間206。一真空泵209係耦接至腔室200，以維持處理空間206中的空氣於一要求的壓力。
一射頻功率源(RF power source)222係耦接至腔蓋212及/或氣體分配板210，以提供一射頻功率，該射頻功率於氣體分配板210與基板支撐組件230之間產生一電場，使得電漿可由氣體分配板210與基板支撐組件230之間的氣體產生。可以於一或多個射頻頻率施加射頻功率，舉例來說，可施加頻率介於約0.3百萬赫(MHz)與約200 MHz之間的射頻功率。在一實施例中，射頻功率係被提供於13.56 MHz之頻率。
一遠距電漿源224，像是電感耦合式遠距電漿源(inductively coupled remote plasma source)，也可耦接於氣體源與背板之間。在處理基板的製程間隔中，一清洗用氣體可用於遠距電漿源224中被激發，以遠距離地提供用來清洗腔室組件的電漿。清洗氣體可更藉由射頻功率源222提供至氣體分配板210的射頻功率來激發。合適的清洗氣體包括但不限於三氟化氮(NF3)、氟氣(F2)及六氟化硫(SF6)。
在一實施例中，可於腔室200中處理之基板102可具有10,000平方公分(cm2)或更大之表面積，例如40,000 cm2或更大，例如約55,000 cm2或是更大。可以理解的是，經 過處理後的基板可被切臨以形成較小的元件。
在一實施例中，加熱及/或冷卻元件239可用於在沉積過程中，提供基板支撐組件230約為攝氏400度或是更低之一溫度，舉例來說介於約攝氏100度與約攝氏400度之間，或介於約攝氏150度與約攝氏300度之間，例如約攝氏200度。於沉積過程中，設置於基板接收表面232上之基板102之上表面218及氣體分配板210之間的間隙(spacing)，通常可於約400密耳(mils)與約1200密耳之間變化，例如於約400密耳與約800密耳之間，或其他用以提供所要的沉積結果而選擇的基板102及氣體分配板210之間的距離。在使用一凹面之下游表面氣體分配板210之一示範實施例中，氣體分配板210中央部分之邊緣與基板接收表面232之間的間隙介於約400密耳與約1400密耳之間，氣體分配板210的角落與基板接收表面232的間隙介於約300密耳與約1200密耳之間。
第3圖繪示一沉積製程300之一實施例的流程圖，製程300可於如第2圖所繪示的腔室200或其他適合的處理腔室中實施。該沉積製程300繪示一種沉積可用於薄膜電晶體元件或二極體元件之非晶矽層或其他適合的含矽層的方法。在一實施例中，含矽層可單獨或與任何其他適合的薄膜結合使用，以提高於薄膜電晶體元件或二極體元件的電性特性及表現。在一特定的實施例中，所述之含矽層為一非晶矽層，可接著在之後經由熱處理形成一多晶矽層。
製程300始於步驟302，運送如第4A圖所繪示之基 板102至一處理腔室中，例如第2圖所繪示之PECVD腔室200。基板102可具有可選擇性之介電層104設置於其上。值得注意的是，該基板102可具有預先形成於其上的薄膜、結構或是層的不同組合，以有助於在基板102上形成不同元件結構。在不存在介電層104的實施例中，非晶矽層可直接成形於基板102上。
在一實施例中，基板102可為玻璃基板、塑膠基板、聚合物基板、金屬基板、單片基板(singled substrate)、連續式基板(roll-to-roll substrate)或其他適合讓薄膜電晶體形成於其上之透明基板的任何一種。
在步驟304，一混合氣體係通過氣體分配板210被提供至處理腔室中，以沉積一非晶矽層402於基板102上，如第4B圖所繪示。當提供混合氣體至處理腔室中以沉積非晶矽層402時，該混合氣體可包括一矽基氣體(silicon-based gas)、一惰性氣體，且實質上不含氫氣(H2)。「實質上不含氫氣」一詞係用以指示不會使用氫氣作為直接來源以形成該混合氣體。在惰性氣體及/或矽基氣體中可存在著極微量的氫氣(trace amount of hydrogen)。合適的矽基氣體包括但不限定於矽烷(SiH4)、二矽烷(Si2H6)、四氯化矽(SiF4)、四乙氧基矽烷(TEOS)、四氯化矽(SiCl4)、二氯矽烷(SiH2Cl2)及其組合。適合的惰性氣體的例子包括氦、氬、氖或氪等等。在一實施例中，矽基氣體為矽烷(SiH4)，惰性氣體為氬氣。
矽基氣體及惰性氣體係以一預定氣體流率(gas flow ratio)來提供。惰性氣體與矽基氣體之預定氣體流率比例可 有助於使非晶矽層之沉積中，包含於薄膜中的氫原子數量為最小。在一實施例中，係以一預定比例提供矽基氣體及惰性氣體至處理腔室中，該預定比例例如超過1：20。在一實施例中，惰性氣體(例如氬氣)比矽基氣體(例如矽烷)之比例(R)係控制在大約高於20(氬氣/矽烷)，舉例來說超過50，例如介於約60與200之間，在另一個例子中，介於約70與約100之間，例如約75。或者，提供至處理腔室的矽基氣體及惰性氣體可依據每單位基板表面積(或大約等值的基板支撐表面)之體積流率來提供。在一實施例中，可提供介於約0.042單位時間標準毫升/平方公分(sccm/cm2)與約0.31 sccm/cm2之間的矽烷氣體(SiH4)至處理腔室中，同時，可提供流率介於約0.55 sccm/cm2與約3.29 sccm/cm2之間的惰性氣體至處理腔室中。因此，惰性氣體對矽基氣體的每單位基板表面之體積流率比例介於約1.8：1與約79：1之間。換句話說，混合氣體之惰性氣體的每單位基板表面積之體積流率為矽基氣體的每單位基板表面積之體積流率的約1.8倍至約79倍。在一實施例中，該矽基氣體為矽烷，該惰性氣體為氬氣。
提供於混合氣體中之惰性氣體(例如氬氣)被認為是相較於提供於矽基氣體(例如矽烷氣體)中之矽原子及氫原子具有相對較大的分子量。當於製程中提供混合氣體時，混合氣體中之該氬原子可幫助除去矽-氫之弱鍵結及懸浮鍵及/或矽層中弱的矽-矽鍵，據此，可允許矽層中之矽原子形成強的矽-矽鍵，而非形成自矽烷氣體的矽-氫鍵。如上所敘述，強的矽-矽鍵提升了薄膜純度及矽的鍵能，進而改 善形成於非晶矽層402的薄膜品質及純度。此外，隨著氬原子幫助形成強的和健全的矽鍵並除去雜質，不只是矽層中的缺陷減少，非矽晶層亦可獲得良好的均勻性，因而可減少不理想的隨機晶界(random grain boundary)及晶界缺陷。此外，藉由使用氬氣稀釋而不使用傳統氫氣稀釋，於沉積製程中可最小化或消除氫原子的提供，進而減少在所產生的非晶矽層402中形成氫元素的可能性。氬氣稀釋沉積製程亦被認為也可提供一良好的沉積速率，例如每分鐘超過300埃(Å)，從而提升製造的產量(throughput of manufacture)。
於沉積製程中可控制數種製程參數。沉積過程中，可施加一射頻電源功率(RF source power)以維持電漿。在一實施例中，射頻電源功率密度(RF source power density)可被提供在介於約10毫瓦/平方公分(mWatt/cm2)與約200毫瓦/平方公分之間。或者，一超高頻能量(VHF power)可用於提供高達約27 MHz及約200 MHz之間的頻率。處理壓力係維持在約0.1托耳(Torr)與約10托耳之間，例如介於約0.5托耳與約5托耳之間，例如介於約0.8托耳與約2托耳之間。基板至氣體分佈板組件的間隙可依據基板尺寸來控制。在一實施例中，對於大於1平方公尺之一基板，處理間隙係被控制在約400密耳與約1200密耳之間，例如介於約400密耳與約850密耳之間，例如580密耳。基板溫度可被控制在約攝氏150度與約攝氏500度之間，例如約攝氏370度。
在一實施例中，可使用一相對低之射頻功率，例如低 於1500瓦(Watts)或少於100毫瓦/平方公分。在沉積過程中使用較低的射頻功率，相信這有助於形成具有良好之均勻性控制的非晶矽層402。並且，使用相對較低之射頻功率相信可減少可能由惰性氣體產生之濺鍍效應(sputtering effect)，從而幫助於一相對溫和的電漿環境中沉積非晶矽層402，而形成具有良好的均勻性及表面粗糙度控制的非晶矽層402。
步驟306中，在非晶矽層402形成於基板102上之後，可進行一後期脫氫烘烤處理(post dehydrogenation bake process)，以自非晶矽層402除去氫氣，如第4C圖所繪示。經過後期脫氫烘烤處理後，存在於非晶矽層402中的氫含量大多數可被除去，以形成一脫氫非晶矽層(dehydrogenated amorphous silicon layer)404，如第4C圖所繪示。如以上所討論的，當藉由使用例如氬氣之一惰性氣體，取代氫氣做為稀釋氣體之一實質上不含氫的混合氣體以形成脫氫非晶矽層404時，後期脫氫烘烤處理可以相對短的時間進行，例如少於5分鐘或是可選擇性地取消。
在一實施例中，後期脫氫烘烤處理可於非晶矽層402沉積之處理腔室原處(in-situ)進行處理。後期脫氫烘烤處理可加熱基板102至超過攝氏400度的溫度，例如介於約攝氏450度與約攝氏550度之間，以幫助蒸發氫元素，形成脫氫非晶矽層404。
在非晶矽層402的氫含量不高的實施例中，如有需要，可刪去於步驟306進行之後期脫氫烘烤處理。
步驟308中，在經過後期脫氫烘烤處理後，係進行一 雷射退火處理，以將脫氫非晶矽層404轉變成多晶矽層406，如第4D圖所繪示。雷射處理幫助脫氫非晶矽層404結晶形成多晶矽層406。在雷射退火處理過程中提供之熱能幫助非晶矽層402之晶粒成長成大尺寸的結晶晶粒，形成多晶矽層406。在一實施例中，用於結晶非晶矽層404之雷射退火處理為一準分子雷射退火處理。準分子雷射退火處理可熱處理基板至約攝氏100度與約攝氏1500度之間的溫度。
經過雷射退火處理後，脫氫非晶矽層404轉變成多晶矽層406，多晶矽層406大部分之結晶方向在於(111)面，少部分的方向在於(220)面。當多晶矽層406形成要求的結晶，可獲得一高的光/暗導導電度比值(photo/dark conductivity ratio)，並改善多晶矽層406之整體電性性質。
在脫氫非晶矽層404轉變成多晶矽層406後，可進行圖案化製程、離子植入或其他沉積製程以形成源極區和汲極區、閘極介電層及源極和汲極電極層，進而完成薄膜電晶體元件結構，如第1圖所示及以上配合第1圖討論之內容。
如上所敘述，含矽層可用於製造薄膜電晶體元件中的其他層。第5A圖為根據本發明另一實施例之一薄膜電晶體元件500的剖面示意圖。薄膜電晶體元件500包括一基板502，基板502具有一閘極電極層504形成於其上。基板502可包括玻璃，但可考慮其他基板材料，例如聚合物系的基板(polymer based substrate)及軟性基板(flexible substrate)。在一實施例中，閘極電極層504可由任何合適 的金屬材料製造而成，例如銦錫氧化物(ITO)、銦鋅氧化物(IZO)、銦錫鋅氧化物(ITZO)、鋁(Al)、鎢(W)、鉻(Cr)、鉭(Ta)、鉬(Mo)、銅(Cu)、鈦(Ti)、其合金或其組合。
在基板502及閘極電極層504之上，係形成一閘極絕緣層506。適合於閘極絕緣層506之材料可為矽氧化物(SiO2)、氮氧化矽(SiON)、矽氮化物(SiN)或其組合等等。閘極絕緣層506可為單層、複合層、雙層、多層或前述之其他種組合的形式，視需求而定。在一實施例中，閘極絕緣層506可具有矽氮化物層沉積於矽氧化物上(或者顛倒過來)，作為基板502上一雙層結構(dual layer)，如虛線520所示。或者，閘極絕緣層506可為一矽氧化物單層或一矽氮化物單層，視需求而定。該矽氧化物層及矽氮化物層(或一氮氧化矽層)可由如上所述之製程300製造而成。矽氧化物及/或矽氮化物層可藉由提供具有矽基氣體及例如氬氣之惰性氣體，且不具氫之一混合氣體來製造。
在形成矽氧化物層的實施例中，混合氣體包含矽基氣體、含氧氣體及惰性氣體。矽基氣體之合適的例子包括但不限於矽烷(SiH4)、二矽烷(Si2H6)、四乙氧基矽烷(TEOS)、四氟化矽(SiF4)、四氯化矽(SiCl4)、二氯矽烷(SiH2Cl2)及其組合。含氧氣體合適的例子包括氧氣(O2)、一氧化二氮(N2O)、二氧化氮(NO2)、水氣(H2O)、過氧化氫(H2O2)及臭氧(O3)等等。惰性氣體合適的例子包含氦、氬、氖或氪等等。在一特定的實施例中，用於形成矽氧化物之混合氣體包含矽烷(SiH4)、氧氣(O2)及氬氣，或矽烷(SiH4)、一氧化二氮或二氧化氮(N2O或NO2)及氬氣(Ar)。然而值得注意的是， 若四乙氧基矽烷(TEOS)被用來當作矽基前驅物，則因為腔室中的總含氧量高，氧氣(O2)不被使用為佳。
在形成矽氮化物層之實施例中，混合氣體包括矽基氣體、含氮氣體及惰性氣體。可使用之矽基氣體及惰性氣體之種類係如上所述。含氮氣體合適的例子包括氮(N2)、一氧化二氮(N2O)、二氧化氮(NO2)、一氧化氮(NO)或氨氣(NH3)及等等。在一特定的實施例中，用於形成矽氮化物層之混合氣體包括矽烷、氮氣或氨氣、及氬氣。
因為使用惰性氣體，需要的射頻功率相較於沒有使用惰性氣體時低。特別是射頻功率有可能減少達約20%。因為惰性氣體原子很重，因而增強製程中的離子轟擊(ion bombardment)，所以使得射頻功率的降低成為可能。可施加之合適的射頻功率係介於約1200毫瓦/平方公分(mW/cm2)至約1300毫瓦/平方公分之間。再者，當以一特定比例提供矽基氣體及惰性氣體至腔室中時，不只是降低射頻功率需要的量，亦改善了薄膜沉積厚度的均勻性。因此，惰性氣體的添加製造出具有可重複性、可靠度且高品質的矽氧化物薄膜。在一實施例中，惰性氣體(例如氬氣)之每單位基板表面積的體積流率介於約1.05 sccm/cm2與約1.828 sccm/cm2之間，例如約1.65 sccm/cm2。含矽前驅物可以介由約0.023 sccm/cm2至約0.095 sccm/cm2之間的每單位基板表面積之體積流率提供，例如約0.025 sccm/cm2。含氧前驅物可以介於約1.05 sccm/cm2至約1.66 sccm/cm2之間的每單位基板表面積之體積流率被提供，例如約1.16 sccm/cm2。因此，惰性氣體的量為所供之矽基前 驅物的量的約11至約80倍。惰性氣體的量為所提供之含氧氣體(oxygen based gas)的量的約0.6至約1.70倍。含氧氣體的量為所提供之矽基前驅物的量的約11倍與約82倍之間，特別是約11倍與約72倍之間。
再者，值得注意的是，依照所需，製程參數的控制可相似於上述配合製程300之步驟304所敘述之形成非矽層之製程參數來控制。
接著，一主動通道508可設置於閘極絕緣層506上。主動通道508可為以上述配合第3圖所敘述之製程製造而成的低溫多晶矽層(Lower Temperature Poly-Silicon layer,LTPS)。合適的摻雜物例如是N型或P型摻雜物，可依需求添加至低溫多晶矽層中，以形成主動通道508。在主動通道508之上，可選擇性的一蝕刻終止部(etch stop)514可被形成，以於源極電極510和汲極電極512形成的過程中保護主動通道508。可用於蝕刻終止部514的適合材料包括矽氧化物、矽氮化物及氮氧化矽。蝕刻終止部514可藉由相似於以上所述用於形成閘極絕緣層506的製程來形成。在一些實施例中，其他主動層511、513可先於源極和汲極電極510、512形成。主動層511、513可為P型主動層或N型主動層，例如N型含矽層或P型含矽層。
在源極和汲極電極510、512以及可選擇性的蝕刻終止部514(如果存在)之上，可形成一鈍化層518。可用於鈍化層518之合適材料包括矽氧化物、矽氮化物及氮氧化矽。在一實施例中，相似於上述之閘極絕緣層506，鈍化層518可為單層、複合層、雙層、多層或前述其他組合之 形式，視需求而定。請參照虛線516所繪示，在一實施例中，鈍化層518可具有矽氮化物層設置於矽氧化物上，或者顛倒過來，作為源極和汲極電極510、512上之一雙層結構，如虛線516所示。該矽氧化物層及矽氮化物層(或一氮氧化矽層)可由如上所述之製程300製造而成，或者，矽氧化物層及矽氮化物層也可由如上所述用於形成閘極絕緣層506的製程形成。矽氧化物及/或矽氮化物層可藉由提供一混合氣體來製造，該混合氣體具有矽基氣體及例如氬氣之惰性氣體，且不具有氫氣氣體。或者，鈍化層可為矽氧化物單層或矽氮化物單層。
第5B圖繪示可根據本發明一實施例使用的金屬氧化物薄膜電晶體元件550的一實施例。除了主動通道508的材料不同之外，金屬氧化物薄膜電晶體元件550可具有一相似於以上配合第5A圖所述之低溫多晶矽薄膜電晶體元件500之結構。金屬氧化物薄膜電晶體元件550包含由一含金屬的層(metal containing layer)製造而成的一主動通道530。形成於金屬氧化物薄膜電晶體元件550之主動通道530的合適例子特別是包括銦鎵鋅氧化物(InGaZnO)、銦鎵鋅氮氧化物(InGaZnON)、氧化鋅(ZnO)、氮氧化鋅(ZnON)、鋅錫氧化物(ZnSnO)、鎘錫氧化物(CdSnO)、鎵錫氧化物(GaSnO)、鈦錫氧化物(TiSnO)、銅鋁氧化物(CuAlO)、鍶銅氧化物(SrCuO)、鑭銅硫氧化物(LaCuOS)、氮化鎵(GaN)、銦鎵氮化物(InGaN)、鋁鎵氮化物(AlGaN)或銦鎵鋁氮化物(InGaAlN)。在特定的一實施例中，主動通道530為一銦鎵鋅氧化物(IGZO)層。類似地，閘極絕緣層506及 鈍化層518亦可為單層、複合層、雙層、多層或前述之其他組合的形式，視需求而定。在一例中，鈍化層518及閘極絕緣層506可為一雙層結構，該雙層結構具有矽氮化物層設置於矽氧化物上。
當由氬稀釋氣體製造之實質上不含氫之矽氧化物層用於金屬氧化物薄膜電晶體元件中時，金屬氧化物薄膜電晶體元件可具有改善的電性表現。舉例來說，啟動電壓Von(turn on voltage)及次臨界電壓擺幅(Sub-threshold voltage swing value,S值)兩者均顯著地降低。在一例中，Von從約-5.5 V降低至約-0.25V。S值從約0.7 V/decade降低至約0.4 V/decade。開啟電流(Ion)從約3.3×10-4安培(A)降低至約1.4×10-4 A。關閉電流(Ioff)從約4.8×10-12 A降低至約1.4×10-13 A。載子移動率(Mo)從約9.8 cm2/(V．s)增加至約9.9 cm2/(V．s)。
第6圖繪示可依據本發明一實施例使用之金屬氧化物薄膜電晶體元件600的一實施例。金屬氧化物薄膜電晶體元件600可具有相似於以上配合第5B圖所述之金屬氧化物薄膜電晶體元件550之結構。金屬氧化物薄膜電晶體元件600亦包括由一含金屬的層製造而成的一主動通道530。形成於金屬氧化物薄膜電晶體元件600之主動通道530的合適例子特別是包括銦鎵鋅氧化物(InGaZnO)、銦鎵鋅氮氧化物(InGaZnON)、氧化鋅(ZnO)、氮氧化鋅(ZnON)、鋅錫氧化物(ZnSnO)、鎘錫氧化物(CdSnO)、鎵錫氧化物(GaSnO)、鈦錫氧化物(TiSnO)、銅鋁氧化物(CuAlO)、鍶銅氧化物(SrCuO)、鑭銅硫氧化物(LaCuOS)、氮化鎵 (GaN)、銦鎵氮化物(InGaN)、鋁鎵氮化物(AlGaN)或銦鎵鋁氮化物(InGaAlN)。此外，一上層介面(upper interface)540及一下層介面(lower interface)542與主動通道530接觸，並具有實質上不含氫之薄膜特性。上層介面540及下層介面542由不含氫之材料製成。舉例來說，下層介面542係形成於主動通道530及閘極絕緣層506之間。在這個情況下，閘極絕緣層506可選擇由實質上不含氫之矽氧化物層形成，如以上配合第5A-5B圖所示之薄膜電晶體元件所作的敘述。在閘極絕緣層506被設置成一雙層結構的實施例中，閘極絕緣層506可具有設置於基板502上的矽氮化物層，以及設置於矽氮化物層上實質上不含氫之矽氧化物層，該矽氧化物層與主動通道530接觸。類似地，上層介面540形成於主動通道530及鈍化層518之間，由源極-汲極通道532之開口所定義。上層介面540也可選擇由一實質上不含氫之矽氧化物層形成，如以上配合第5A-5B圖所示之薄膜電晶體元件所作的敘述。在鈍化層518配置為一雙層結構的實施例中，鈍化層518可具有實質上不含氫之矽氧化物層，設置於主動通道530上與主動通道530接觸，以及設置於實質上不含氫之矽氧化物層上的一矽氮化物層。
或者，額外的層也可形成於介面542、540，作為介面保護層。在一實施例中，一蝕刻終止層也可被使用，以作為形成於介面542、540之介面保護層，以維持介面實質上不含氫。類似地，在一例中，介面保護層為實質上不含氫之矽氧化物層，如以上配合第5A-5B圖所示之薄膜電晶 體元件所作的敘述。在另外一個例子中，介面保護層為含金屬的介電層，例如氮化鉭(TaN)、氮化鈦(TiN)、氮化鎢(WN)、氮化銅(CuN)及任何其他實質上不含氫(例如具有最低氫含量)之適合材料。
維持實質上不含氫之介面540、542與主動通道530的接觸，被認為可降低氫氣攻擊主動通道的可能性，進而獲得一高品質之介面，以改善金屬氧化物薄膜電晶體元件600之電性表現。
值得注意的是，用於本申請案之矽氮化物層亦可藉由其他所屬技術領域中合適之製程或技術來獲得。
因此，這裡描述的方法，藉由最小化一含矽層之氫含量以改善元件表現，係有利於改善電子元件之電子移動率、穩定度及一致性。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
102、502‧‧‧基板
104‧‧‧介電層
106‧‧‧閘極介電層
108‧‧‧多晶矽通道層
109a‧‧‧源極區
109b‧‧‧汲極區
109c‧‧‧通道區
110a、110b‧‧‧元件連結部
112‧‧‧絕緣層
114‧‧‧閘極電極
150‧‧‧薄膜電晶體元件
200‧‧‧腔室
202‧‧‧腔壁
204‧‧‧腔底
206‧‧‧處理空間
208‧‧‧開口
209‧‧‧真空泵
210‧‧‧氣體分配板
211‧‧‧孔洞
212‧‧‧腔蓋
214‧‧‧懸吊部
216‧‧‧中央支撐件
218‧‧‧上表面
220‧‧‧氣體源
222‧‧‧射頻功率源
224‧‧‧遠距電漿源
230‧‧‧基板支撐組件
231‧‧‧射頻返回帶
232‧‧‧基板接收表面
233‧‧‧遮蔽框
234‧‧‧主幹
236‧‧‧抬升系統
238‧‧‧抬銷
239‧‧‧加熱及/或冷卻元件
250‧‧‧下游表面
300‧‧‧沉積製程
302、304、306、308‧‧‧步驟
402‧‧‧非晶矽層
404‧‧‧脫氫非晶矽層
406‧‧‧多晶矽層
500‧‧‧薄膜電晶體元件
504‧‧‧閘極電極層
506‧‧‧閘極絕緣層
508、530‧‧‧主動通道
510‧‧‧源極電極
511、513‧‧‧主動層
512‧‧‧汲極電極
514‧‧‧蝕刻終止部
516、520‧‧‧虛線
518‧‧‧鈍化層
532‧‧‧源極-汲極通道
540‧‧‧上層介面
542‧‧‧下層介面
550、600‧‧‧金屬氧化物薄膜電晶體元件
第1圖為一薄膜電晶體元件結構之剖面圖。
第2圖為繪示可用於沉積根據本發明一實施例之一非晶矽層的處理腔室的剖面圖。
第3圖為繪示一種形成可用於元件結構中之接著被轉變成多晶矽層的非晶矽層的方法之一實施例的製造流程 圖。
第4A-4D圖為繪示具有一非晶矽層之元件結構之一實施例於根據本發明之一實施例將非晶矽層轉變成一多晶矽層的各步驟的示意圖。
第5A-5B圖為根據一實施例之薄膜電晶體元件的剖面示意圖。
第6圖為根據一實施例之薄膜電晶體的剖面示意圖。
500‧‧‧薄膜電晶體元件
502‧‧‧基板
504‧‧‧閘極電極層
506‧‧‧閘極絕緣層
508‧‧‧主動通道
510‧‧‧源極電極
511、513‧‧‧主動層
512‧‧‧汲極電極
514‧‧‧蝕刻終止層
516、520‧‧‧虛線
518‧‧‧鈍化層

Claims (18)

  1. 一種於基板上形成矽層之方法，包括：運送一基板至一處理腔室中；提供一混合氣體至該處理腔室中，該混合氣體具有一矽基氣體、一惰性氣體且實質上不含氫，該混合氣體之該惰性氣體的每單位基板表面積之體積流率為該矽基氣體的每單位基板表面積之體積流率的約1.8倍至約79倍；施加一射頻功率，以將該混合氣體激發成一電漿；以及在該電漿存在的情況下形成一非晶矽層於該基板上；在形成該非晶矽層之後，於該處理腔室中，在原處熱處理該基板，至介於約攝氏450度至約攝氏550度之間之溫度，該熱處理少於5分鐘。
  2. 如申請專利範圍第1項所述之方法，更包括：雷射退火該非晶矽層，以形成一多晶矽層。
  3. 如申請專利範圍第2項所述之方法，其中雷射退火之步驟更包括：加熱該基板至介於約攝氏100度至約攝氏1500度之間之溫度。
  4. 如申請專利範圍第1項所述之方法，其中施加該射頻功率之步驟更包括：提供低於1500瓦之一射頻功率。
  5. 如申請專利範圍第1項所述之方法，其中提供該混合氣體之步驟更包括：維持處理壓力於約0.5托耳至約5托耳之間。
  6. 一種形成矽氧化物層之方法，包括：提供一混合氣體至一處理腔室中，該混合氣體具有一矽基氣體、一惰性氣體及一含氧氣體，該混合氣體之該惰性氣體的每單位基板表面積之體積流率為該矽基氣體的每單位基板表面積之體積流率的約11倍至約80倍；施加一射頻功率，以將該混合氣體激發成一電漿；以及形成一矽氧化物層於該基板上；在形成該矽氧化物層之後，於該處理腔室中，在原處熱處理該基板，至介於約攝氏450度至約攝氏550度之間之溫度，該熱處理少於5分鐘。
  7. 如申請專利範圍第6項所述之方法，其中該矽基氣體包括矽烷。
  8. 如申請專利範圍第7項所述之方法，其中該含氧氣體包括氧氣。
  9. 如申請專利範圍第7項所述之方法，其中該含氧氣體包括一氧化二氮。
  10. 如申請專利範圍第6項所述之方法，其中該矽基氣體包括四乙氧基矽烷。
  11. 如申請專利範圍第10項所述之方法，其中該含氧氣體包括一氧化二氮。
  12. 如申請專利範圍第6項所述之方法，其中該混合氣體之該惰性氣體的每單位基板表面積之體積流率為該含氧氣體的每單位基板表面積之體積流率的約0.6倍至約1.7倍。
  13. 如申請專利範圍第12項所述之方法，其中該矽基氣體包括矽烷。
  14. 如申請專利範圍第13項所述之方法，其中該含氧氣體包括氧氣或一氧化二氮。
  15. 如申請專利範圍第12項所述之方法，其中該混合氣體之該含氧氣體的每單位基板表面積之體積流率為該矽基氣體的每單位基板表面積之體積流率的約11倍至約82倍。
  16. 如申請專利範圍第6項所述之方法，其中該混合氣體之該含氧氣體的每單位基板表面積之體積流率為該矽基氣體的每單位基板表面積之體積流率的約11倍至約82倍。
  17. 一種金屬氧化物薄膜電晶體元件，包括：一基板；一閘極絕緣層，設置於該基板上，其中該閘極絕緣層包括一實質上不含氫之矽氧化物層；一主動通道，設置於該閘極絕緣層上，其中該主動通道包括銦鎵鋅氧化物(InGaZnO)、銦鎵鋅氮氧化物(InGaZnON)、氧化鋅(ZnO)、氮氧化鋅(ZnON)、鋅錫氧化物(ZnSnO)、鎘錫氧化物(CdSnO)、鎵錫氧化物(GaSnO)、鈦錫氧化物(TiSnO)、銅鋁氧化物(CuAlO)、鍶銅氧化物(SrCuO)、鑭銅硫氧化物(LaCuOS)、氮化鎵(GaN)、銦鎵氮化物(InGaN)、鋁鎵氮化物(AlGaN)或銦鎵鋁氮化物(InGaAlN)之其中至少一者；一源極-汲極電極，設置於該主動通道上；以及 一鈍化層，設置於該源極-汲極電極層上，其中該鈍化層包括一實質上不含氫之矽氧化物層；其中該閘極絕緣層之該實質上不含氫之矽氧化物層或該鈍化層之該實質上不含氫之矽氧化物層係由以下步驟形成：提供一混合氣體至一處理腔室中，該混合氣體具有一矽基氣體、一惰性氣體及一含氧氣體，該混合氣體之該惰性氣體的每單位基板表面積之體積流率為該矽基氣體的每單位基板表面積之體積流率的約11倍至約80倍；施加一射頻功率，以將該混合氣體激發成一電漿；形成該實質上不含氫之矽氧化物層於該基板上；以及在形成該矽氧化物層之後，於該處理腔室中，在原處熱處理該基板，至介於約攝氏450度至約攝氏550度之間之溫度，該熱處理少於5分鐘。
  18. 一種金屬氧化物薄膜電晶體元件，包括：一基板；以及一主動通道，設置於該基板上一源極-汲極電極及一閘極絕緣層之間，其中一介面形成於該主動通道及該閘極絕緣層之間，該介面包括一實質上不含氫之介電表面；其中該閘極絕緣層包括一實質上不含氫之矽氧化物層，由以下步驟形成：提供一混合氣體至一處理腔室中，該混合氣體具有一矽基氣體、一惰性氣體及一含氧氣體，該混合氣體之 該惰性氣體的每單位基板表面積之體積流率為該矽基氣體的每單位基板表面積之體積流率的約11倍至約80倍；施加一射頻功率，以將該混合氣體激發成一電漿；形成該實質上不含氫之矽氧化物層於該基板上；以及在形成該矽氧化物層之後，於該處理腔室中，在原處熱處理該基板，至介於約攝氏450度至約攝氏550度之間之溫度，該熱處理少於5分鐘。
TW101135223A 2011-10-07 2012-09-26 於基板上形成矽層之方法、形成矽氧化物層之方法及具有其之金屬氧化物薄膜電晶體元件 TWI550722B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161544432P 2011-10-07 2011-10-07
US201261611532P 2012-03-15 2012-03-15

Publications (2)

Publication Number Publication Date
TW201320199A TW201320199A (zh) 2013-05-16
TWI550722B true TWI550722B (zh) 2016-09-21

Family

ID=48041504

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101135223A TWI550722B (zh) 2011-10-07 2012-09-26 於基板上形成矽層之方法、形成矽氧化物層之方法及具有其之金屬氧化物薄膜電晶體元件

Country Status (6)

Country Link
US (1) US9287137B2 (zh)
JP (1) JP6204917B2 (zh)
KR (3) KR101912888B1 (zh)
CN (1) CN103828061B (zh)
TW (1) TWI550722B (zh)
WO (1) WO2013052298A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI699892B (zh) * 2018-09-21 2020-07-21 友達光電股份有限公司 電子裝置及其製造方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8969867B2 (en) * 2012-01-18 2015-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TW201438199A (zh) * 2013-03-29 2014-10-01 Hon Hai Prec Ind Co Ltd 主動式固態發光顯示器
US20160225913A1 (en) * 2013-08-30 2016-08-04 Japan Science And Technology Agency Ingaaln-based semiconductor device
CN103531640A (zh) * 2013-11-01 2014-01-22 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法和显示装置
CN103730373B (zh) 2013-12-31 2016-09-07 京东方科技集团股份有限公司 一种半导体器件的制备方法及半导体器件
KR102173644B1 (ko) * 2014-01-29 2020-11-03 엘지전자 주식회사 태양 전지 및 이의 제조 방법
JP6412322B2 (ja) * 2014-03-13 2018-10-24 東京エレクトロン株式会社 半導体デバイス、その製造方法、及びその製造装置
CN104538405B (zh) * 2015-01-04 2018-02-27 京东方科技集团股份有限公司 一种阵列基板及其制造方法和显示装置
CN105097550A (zh) * 2015-08-04 2015-11-25 深圳市华星光电技术有限公司 低温多晶硅薄膜晶体管的制作方法及低温多晶硅薄膜晶体管
TWI715645B (zh) * 2015-10-22 2021-01-11 美商應用材料股份有限公司 正形及縫隙填充非晶矽薄膜的沉積
JP6689140B2 (ja) * 2016-06-17 2020-04-28 東京エレクトロン株式会社 成膜方法およびｔｆｔの製造方法
RU2650381C1 (ru) * 2016-12-12 2018-04-11 федеральное государственное бюджетное образовательное учреждение высшего образования "Омский государственный университет им. Ф.М. Достоевского" Способ формирования тонких пленок аморфного кремния
US11152514B2 (en) 2017-09-29 2021-10-19 Intel Corporation Multi-layer crystalline back gated thin film transistor
TWI648844B (zh) 2017-11-06 2019-01-21 Industrial Technology Research Institute 薄膜電晶體及其製造方法
KR20190061872A (ko) * 2017-11-28 2019-06-05 주식회사 원익아이피에스 비정질 실리콘막의 형성 방법
US10768532B2 (en) * 2018-05-15 2020-09-08 International Business Machines Corporation Co-optimization of lithographic and etching processes with complementary post exposure bake by laser annealing
JP7130548B2 (ja) * 2018-07-30 2022-09-05 東京エレクトロン株式会社 成膜方法及び成膜装置
US10672797B2 (en) * 2018-09-30 2020-06-02 Chongqing Hkc Optoelectronics Technology Co., Ltd. Array substrate, method for fabricating array substrate and display
US10748759B2 (en) 2019-01-15 2020-08-18 Applied Materials, Inc. Methods for improved silicon nitride passivation films
US11037851B2 (en) 2019-08-30 2021-06-15 Applied Materials, Inc. Nitrogen-rich silicon nitride films for thin film transistors
US11495512B2 (en) * 2020-04-30 2022-11-08 Wisconsin Alumni Research Foundation Flexible transistors with near-junction heat dissipation
TWI756757B (zh) * 2020-07-28 2022-03-01 國立中山大學 薄膜電晶體的製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050164424A1 (en) * 2001-05-21 2005-07-28 Sharp Laboratories Of America, Inc Silison film for thin film transistors
CN1926668A (zh) * 2004-05-21 2007-03-07 应用材料股份有限公司 在高介电常数的介电材料上的硅的氮氧化物层的形成
TW200915578A (en) * 2007-07-06 2009-04-01 Semiconductor Energy Lab Light-emitting device

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5773174A (en) * 1980-10-24 1982-05-07 Semiconductor Energy Lab Co Ltd Manufacturing apparatus for coating film
JP2633551B2 (ja) * 1987-03-18 1997-07-23 株式会社東芝 薄膜形成方法
KR920010885A (ko) 1990-11-30 1992-06-27 카나이 쯔또무 박막반도체와 그 제조방법 및 제조장치 및 화상처리장치
KR100327086B1 (ko) * 1994-06-15 2002-03-06 구사마 사부로 박막 반도체 장치의 제조방법, 박막 반도체 장치,액정표시장치 및 전자기기
AUPM982294A0 (en) 1994-12-02 1995-01-05 Pacific Solar Pty Limited Method of manufacturing a multilayer solar cell
JPH08288271A (ja) * 1995-04-18 1996-11-01 Sony Corp 成膜方法およびこれに用いる成膜装置
WO1997022141A1 (fr) * 1995-12-14 1997-06-19 Seiko Epson Corporation Procede de fabrication d'un film semi-conducteur mince et dispositif obtenu par ce procede
FR2743193B1 (fr) 1996-01-02 1998-04-30 Univ Neuchatel Procede et dispositif de depot d'au moins une couche de silicium hydrogene microcristallin ou nanocristallin intrinseque, et cellule photovoltaique et transistor a couches minces obtenus par la mise en oeuvre de ce procede
JPH10117006A (ja) 1996-08-23 1998-05-06 Kanegafuchi Chem Ind Co Ltd 薄膜光電変換装置
JP2985789B2 (ja) * 1996-08-30 1999-12-06 日本電気株式会社 半導体装置の製造方法
US6730368B1 (en) * 1997-09-25 2004-05-04 Kabushiki Kaisha Toshiba Method of preparing a poly-crystalline silicon film
JPH11102861A (ja) * 1997-09-25 1999-04-13 Toshiba Corp 多結晶シリコン薄膜の製造方法
EP1041646B1 (en) 1997-11-10 2012-12-12 Kaneka Corporation Method of producing silicon thin-film photoelectric transducer
DE69936906T2 (de) 1998-10-12 2008-05-21 Kaneka Corp. Verfahren zur Herstellung einer siliziumhaltigen photoelektrischen Dünnschicht-Umwandlungsanordnung
EP1032052B1 (en) 1999-02-26 2010-07-21 Kaneka Corporation Method of manufacturing silicon based thin film photoelectric conversion device
JP3589581B2 (ja) 1999-02-26 2004-11-17 株式会社カネカ タンデム型の薄膜光電変換装置の製造方法
JP3046965B1 (ja) 1999-02-26 2000-05-29 鐘淵化学工業株式会社 非晶質シリコン系薄膜光電変換装置の製造方法
IT1312150B1 (it) 1999-03-25 2002-04-09 Lpe Spa Perfezionata camera di reazione per reattore epitassiale
TW480554B (en) * 1999-07-22 2002-03-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
DE19935046C2 (de) 1999-07-26 2001-07-12 Schott Glas Plasma-CVD-Verfahren und Vorrichtung zur Herstellung einer mikrokristallinen Si:H-Schicht auf einem Substrat sowie deren Verwendung
JP2001110724A (ja) * 1999-10-06 2001-04-20 Matsushita Electric Ind Co Ltd アモルファスシリコン薄膜とそれを用いたポリシリコン薄膜の製造方法
JP4493779B2 (ja) * 2000-01-31 2010-06-30 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
CN1181561C (zh) 2000-03-03 2004-12-22 松下电器产业株式会社 半导体装置
JP2001345272A (ja) 2000-05-31 2001-12-14 Canon Inc シリコン系薄膜の形成方法、シリコン系薄膜及び光起電力素子
JP2001168100A (ja) * 2000-08-25 2001-06-22 Seiko Epson Corp 半導体装置の製造方法
KR20030074591A (ko) * 2000-08-28 2003-09-19 어플라이드 머티어리얼스, 인코포레이티드 유리 기판의 예비 폴리코팅
US6566159B2 (en) 2000-10-04 2003-05-20 Kaneka Corporation Method of manufacturing tandem thin-film solar cell
JP2002176180A (ja) * 2000-12-06 2002-06-21 Hitachi Ltd 薄膜半導体素子及びその製造方法
JP4610080B2 (ja) * 2000-12-25 2011-01-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7026219B2 (en) * 2001-02-12 2006-04-11 Asm America, Inc. Integration of high k gate dielectric
TW523931B (en) * 2001-02-20 2003-03-11 Hitachi Ltd Thin film transistor and method of manufacturing the same
JP4433131B2 (ja) 2001-03-22 2010-03-17 キヤノン株式会社 シリコン系薄膜の形成方法
US6869838B2 (en) * 2002-04-09 2005-03-22 Applied Materials, Inc. Deposition of passivation layers for active matrix liquid crystal display (AMLCD) applications
JP2003264198A (ja) * 2003-02-06 2003-09-19 Nec Corp 薄膜トランジスタおよび薄膜トランジスタを用いた電子機器
JP4341062B2 (ja) * 2003-02-12 2009-10-07 日本電気株式会社 薄膜トランジスタおよびその製造方法
US6759277B1 (en) 2003-02-27 2004-07-06 Sharp Laboratories Of America, Inc. Crystalline silicon die array and method for assembling crystalline silicon sheets onto substrates
JP2005004183A (ja) * 2003-05-20 2005-01-06 Advanced Lcd Technologies Development Center Co Ltd 発光型表示装置
JP2005247678A (ja) * 2004-02-03 2005-09-15 Seiko Epson Corp 酸化シリコン膜の形成方法および酸化シリコン膜
US8083853B2 (en) 2004-05-12 2011-12-27 Applied Materials, Inc. Plasma uniformity control by gas diffuser hole design
US7429410B2 (en) 2004-09-20 2008-09-30 Applied Materials, Inc. Diffuser gravity support
KR100718837B1 (ko) 2004-12-30 2007-05-16 삼성전자주식회사 반구형 실리콘을 갖는 캐패시터의 제조 방법 및 이를이용한 반도체 장치의 제조 방법
US7687383B2 (en) 2005-02-04 2010-03-30 Asm America, Inc. Methods of depositing electrically active doped crystalline Si-containing films
US8709162B2 (en) 2005-08-16 2014-04-29 Applied Materials, Inc. Active cooling substrate support
US7829159B2 (en) * 2005-12-16 2010-11-09 Asm Japan K.K. Method of forming organosilicon oxide film and multilayer resist structure
JP5309426B2 (ja) 2006-03-29 2013-10-09 株式会社Ｉｈｉ 微結晶シリコン膜形成方法及び太陽電池
US7655542B2 (en) 2006-06-23 2010-02-02 Applied Materials, Inc. Methods and apparatus for depositing a microcrystalline silicon film for photovoltaic device
JP5105842B2 (ja) * 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
KR101344483B1 (ko) * 2007-06-27 2013-12-24 삼성전자주식회사 박막 트랜지스터
JP5395384B2 (ja) * 2007-09-07 2014-01-22 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP4606450B2 (ja) * 2007-11-05 2011-01-05 株式会社日立製作所 表示装置
JP5469851B2 (ja) * 2007-11-27 2014-04-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101412761B1 (ko) * 2008-01-18 2014-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP5306705B2 (ja) * 2008-05-23 2013-10-02 株式会社半導体エネルギー研究所 半導体装置
US8258511B2 (en) * 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
JP5564331B2 (ja) * 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN112447130A (zh) * 2009-10-21 2021-03-05 株式会社半导体能源研究所 显示装置和包括显示装置的电子设备
KR101605984B1 (ko) * 2009-11-06 2016-03-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2011139052A (ja) * 2009-12-04 2011-07-14 Semiconductor Energy Lab Co Ltd 半導体記憶装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050164424A1 (en) * 2001-05-21 2005-07-28 Sharp Laboratories Of America, Inc Silison film for thin film transistors
CN1926668A (zh) * 2004-05-21 2007-03-07 应用材料股份有限公司 在高介电常数的介电材料上的硅的氮氧化物层的形成
TW200915578A (en) * 2007-07-06 2009-04-01 Semiconductor Energy Lab Light-emitting device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI699892B (zh) * 2018-09-21 2020-07-21 友達光電股份有限公司 電子裝置及其製造方法

Also Published As

Publication number Publication date
TW201320199A (zh) 2013-05-16
US20130087783A1 (en) 2013-04-11
KR20140074352A (ko) 2014-06-17
CN103828061A (zh) 2014-05-28
KR20170033917A (ko) 2017-03-27
KR20180118803A (ko) 2018-10-31
KR101912888B1 (ko) 2018-12-28
JP6204917B2 (ja) 2017-09-27
WO2013052298A1 (en) 2013-04-11
US9287137B2 (en) 2016-03-15
CN103828061B (zh) 2018-02-13
JP2015501078A (ja) 2015-01-08

Similar Documents

Publication Publication Date Title
TWI550722B (zh) 於基板上形成矽層之方法、形成矽氧化物層之方法及具有其之金屬氧化物薄膜電晶體元件
KR101670425B1 (ko) 금속 산질화물 ｔｆｔ들을 위한 캡핑 층들
US9123707B2 (en) Methods for forming a hydrogen free silicon containing dielectric film
US6905920B2 (en) Method for fabrication of field-effect transistor to reduce defects at MOS interfaces formed at low temperature
CN105144391A (zh) 金属氧化物tft稳定性改进
JP2011512032A (ja) 微結晶シリコン薄膜トランジスタ
US10224432B2 (en) Surface treatment process performed on devices for TFT applications
US10170569B2 (en) Thin film transistor fabrication utlizing an interface layer on a metal electrode layer
WO2020257314A1 (en) Method of forming inductively coupled high density plasma films for thin film transistor structures
JP2004288864A (ja) 薄膜半導体、薄膜トランジスタの製造方法、電気光学装置及び電子機器
US10748759B2 (en) Methods for improved silicon nitride passivation films
Won et al. Thin‐Film PECVD (AKT)