KR20170033917A - 아르곤 가스 희석으로 실리콘 함유 층을 증착하기 위한 방법들 - Google Patents

아르곤 가스 희석으로 실리콘 함유 층을 증착하기 위한 방법들 Download PDF

Info

Publication number
KR20170033917A
KR20170033917A KR1020177007508A KR20177007508A KR20170033917A KR 20170033917 A KR20170033917 A KR 20170033917A KR 1020177007508 A KR1020177007508 A KR 1020177007508A KR 20177007508 A KR20177007508 A KR 20177007508A KR 20170033917 A KR20170033917 A KR 20170033917A
Authority
KR
South Korea
Prior art keywords
silicon
layer
substrate
gas
flow rate
Prior art date
Application number
KR1020177007508A
Other languages
English (en)
Other versions
KR101912888B1 (ko
Inventor
쿤후아 왕
웨이지 왕
영 진 최
선-미 조
이 쿠이
범 수 박
수 영 최
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20170033917A publication Critical patent/KR20170033917A/ko
Application granted granted Critical
Publication of KR101912888B1 publication Critical patent/KR101912888B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Abstract

개시 내용의 실시예들은 일반적으로 TFT 디바이스들 내에 실리콘 함유 층들을 형성하는 방법들을 제공한다. 상기 실리콘은 LTPS TFT 내에 활성 채널을 형성하기 위해서 이용될 수 있고 또는 게이트 유전체 층, 부동태화 층 또는 심지어 에칭 정지 층 내의 요소로서 이용될 수 있을 것이다. 실리콘 함유 층은 기상 증착 프로세스에 의해서 증착되고, 상기 기상 증착 프로세스에 의해서 아르곤과 같은 불활성 가스가 실리콘 전구체와 함께 도입된다. 불활성 가스는 약한 단글링 실리콘-수소 결합들 또는 실리콘-실리콘 결합들을 제거하는 기능을 하고, 그에 따라 강한 실리콘-실리콘 또는 실리콘-산소 결합들이 남아서 실질적으로 수소를 포함하지 않는 실리콘 함유 층을 형성한다.

Description

아르곤 가스 희석으로 실리콘 함유 층을 증착하기 위한 방법들{METHODS FOR DEPOSITING A SILICON CONTAINING LAYER WITH ARGON GAS DILUTION}
본원 발명의 실시예들은 일반적으로 실리콘 함유 층을 형성하기 위한 방법들에 관한 것이다. 보다 구체적으로 본원 발명은 박막 트랜지스터(TFT) 디바이스들에서 이용될 수 있는 실리콘 함유 층을 형성하기 위한 방법들에 관한 것이다.
플라즈마 디스플레이 패널들 및 액정 디스플레이들이 평판 패널 디스플레이들에 대해 빈번하게 이용된다. 액정 디스플레이들(LCD)은 일반적으로 액정 재료의 층이 사이에 샌드위치된 상태로 함께 결합된 2개의 유리 기판들을 포함한다. 유리 기판은 반도체 기판일 수 있을 것이고, 또는 유리, 석영, 사파이어 또는 투명 플라스틱 필름과 같은 투과성(transparent) 기판일 수 있을 것이다. LCD는 또한 백 라이팅을 위한 발광 다이오드들을 포함할 수 있을 것이다.
LCD들에 대한 해상도 요건들이 높아짐에 따라, 픽셀들이라고 지칭되는, 매우 많은 수의 액정 셀의 분리된 지역들을 제어하는 것이 바람직해지고 있다. 현대의 디스플레이 패널에서, 1,000,000개 초과의 픽셀들이 존재할 수 있을 것이다. 적어도 동일한 수의 트랜지스터들이 유리 기판 상에 형성되며, 그에 따라 각각의 픽셀이 기판 상에 배치된 다른 픽셀들에 대해서 에너지화된 상태와 탈-에너지화된(de-energized) 상태 사이에서 스위칭될 수 있다.
실리콘 함유 재료들이 대부분의 TFT들을 위한 구축용 블록(building block)이 되어 왔다. 실리콘 함유 재료들이, 저온 폴리실리콘(LTPS) TFT를 위한 폴리실리콘과 같은 채널 재료를 형성하기 위해서, 그리고 게이트 유전체 층, 인터페이스 층, 부동태화(passivation) 층 또는 심지어 TFT 내의 에칭 중단(stop) 층을 형성하는데 있어서 이용되는 요소로서 이용되어 왔다.
그에 따라, 실리콘 함유 재료들을 이용하여 안정적이고 신뢰가능한 성능을 가지는 TFT들을 형성하는 방법들이 당업계에서 요구되고 있다.
개시 내용의 실시예들은 일반적으로 TFT, OLED, LED, 및 태양 셀 디바이스들 내에 실리콘 함유 층을 형성하는 방법들을 제공한다. 상기 실리콘 함유 층은, LTPS, 금속 산화물 TFT 디바이스들, 등을 포함하는, TFT 디바이스들 내의 활성(active) 채널을 형성하기 위해서 이용될 수 있을 것이고, 또는 게이트 유전체 층, 인터페이스 층, 부동태화 층 또는 심지어 에칭 정지 층 내의 요소로서 이용될 수 있을 것이다. 실리콘 함유 층은 기상 증착 프로세스에 의해서 증착되고, 상기 기상 증착 프로세스에 의해서 아르곤과 같은 불활성 가스가 실리콘 함유 전구체와 함께 도입된다. 불활성 가스는 약한 단글링(dangling) 실리콘-수소 결합들 또는 실리콘-실리콘 결합들을 제거하는(drive out) 기능을 하고, 그에 따라 강한 실리콘-실리콘 또는 실리콘-산소 결합들이 남게 된다.
일 실시예에서, 기판 상에 실리콘 함유 층을 형성하기 위한 방법이 개시된다. 그러한 방법은 기판을 프로세싱 챔버 내로 이송하는 단계 및 실리콘-계 가스 및 불활성 가스를 가지고 수소 가스를 실질적으로 가지지 않는 가스 혼합물을 상기 프로세싱 챔버 내로 공급하는 단계를 포함한다. 상기 가스 혼합물은, 실리콘-계 가스의 기판의 표면적 당(per) 부피 유량의 약 1.8 배 내지 약 79 배인, 불활성 가스의 기판의 표면적 당 부피 유량을 가진다. 상기 방법은 상기 가스 혼합물을 플라즈마로 점화(ignite)하기 위해서 전극으로 RF 전력을 인가하는 단계 및 상기 기판 상에 비정질 실리콘 층을 형성하는 단계를 부가적으로 포함한다.
다른 실시예에서, 실리콘 산화물 층을 형성하기 위한 방법이 개시된다. 그러한 방법은 실리콘-계 가스, 불활성 가스, 및 산소 함유 가스를 가지는 가스 혼합물을 프로세싱 챔버 내로 공급하는 단계를 포함한다. 상기 가스 혼합물은, 실리콘-계 가스의 기판의 표면적 당 부피 유량의 약 11 배 내지 약 80 배인, 불활성 가스의 기판의 표면적 당 부피 유량을 가진다. 상기 방법은 또한 상기 가스 혼합물을 플라즈마로 점화하기 위해서 RF 전력을 인가하는 단계 및 상기 기판 상에 실리콘 산화물 층을 형성하는 단계를 포함한다.
또 다른 실시예에서, 금속 산화물 TFT 디바이스가 기판, 상기 기판 상에 배치된 게이트 절연 층으로서, 상기 게이트 절연 층이 실질적으로 수소가 없는 실리콘 산화물 층을 포함하는, 게이트 절연 층, 상기 게이트 절연 층 상에 배치된 활성 채널로서, 상기 활성 채널이 InGaZnO, InGaZnON, ZnO, ZnON, ZnSnO, CdSnO, GaSnO, TiSnO, CuAlO, SrCuO, LaCuOS, GaN, InGaN, AlGaN 또는 InGaAlN 중 적어도 하나를 포함하는, 활성 채널, 상기 활성 채널 상에 배치된 소오스-드레인 전극, 그리고 상기 소오스-드레인 전극 층 상에 배치된 부동태화 층으로서, 상기 부동태화 층이 실질적으로 수소를 가지지 않는 실리콘 산화물 층을 포함하는, 부동태화 층을 포함한다.
또 다른 실시예에서, 금속 산화물 TFT 디바이스가 기판, 및 기판 상의 게이트 절연 층과 소오스-드레인 전극 사이에 배치된 활성 채널을 포함하고, 상기 활성 채널과 상기 게이트 절연 층 사이에 형성된 인터페이스가 실질적으로 수소를 가지지 않는 유전체 표면을 포함한다.
본원 발명의 전술한 특징들이 달성되고 구체적으로 이해될 수 있는 방식으로, 앞서서 간략히 요약된 발명의 보다 특별한 설명이, 첨부 도면들에 도시된 발명의 실시예들을 참조로 하여 이루어질 수 있을 것이다.
도 1은 박막 트랜지스터 디바이스 구조물의 단면도이다.
도 2는 본원 발명의 하나의 실시예에 따라 비정질 실리콘 층을 증착하기 위해서 이용될 수 있는 프로세싱 챔버의 단면도를 도시한다.
도 3은 비정질 실리콘 층을 형성하고, 후에 디바이스 구조물 내에서 이용될 수 있는 폴리실리콘 층으로 변형되는 방법의 일 실시예의 프로세스 흐름도를 도시한다.
도 4a-4d는 본원 발명의 실시예에 따라서 비정질 실리콘 층을 폴리실리콘 층으로 변형하기 위한 시퀀스의 스테이지들로 도시한 비정질 실리콘 층을 가지는 디바이스 구조물의 실시예를 도시한다.
도 5a-5b는 일 실시예에 따른 TFT 디바이스들의 개략적인 횡단면도이다.
도 6은 일 실시예에 따른 TFT 디바이스의 개략적인 횡단면도이다.
이해를 돕기 위해서, 가능한 경우에, 도면들에서 공통되는 동일한 요소들을 나타내기 위해서 동일한 참조 번호들을 사용하였다. 추가 언급이 없이도, 일 실시예의 요소들 및 특징들이 다른 실시예들에서 유리하게 포함될 수 있다는 것이 이해된다.
그러나, 첨부된 도면들은 본원 발명의 단지 예시적인 실시예들을 도시하는 것이므로 본 발명의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 발명이 다른 균등하게 유효한 실시예들을 허용할 수 있기 때문이다.
개시 내용의 실시예들은 일반적으로 TFT 디바이스들 내에서 실리콘 함유 층을 형성하는 방법들을 제공한다. 실리콘 함유 층이 LTPS TFT 또는 다른 적합한 금속 산화물 TFT 디바이스들 내에 활성 채널을 형성하기 위해서 이용될 수 있고, 또는 게이트 유전체 층, 인터페이스 층, 부동태화 층 또는 심지어 에칭 정지 층 내의 요소로서 이용될 수 있을 것이다. 실리콘 함유 층은 기상 증착 프로세스에 의해서 증착되고, 상기 기상 증착 프로세스에 의해서 아르곤과 같은 불활성 가스가 실리콘 전구체와 함께 도입된다. 불활성 가스는 약한 단글링 실리콘-수소 결합들 또는 실리콘-실리콘 결합들을 제거하는 기능을 하고, 그에 따라 강한 실리콘-실리콘 또는 실리콘-산소 결합들이 남게 된다.
일 실시예에서, 추후에 폴리실리콘 층으로 변형될 수 있는 비정질 실리콘 층을 형성하는 방법이 개시된다. 비정질 실리콘 층은 LTPS TFT 디바이스 내에서 채널 재료로서 이용될 수 있을 것이다. 대안적으로, 비정질 실리콘 층, 실리콘 산화물 층, 실리콘 질화물 층, 실리콘 산질화물 층, 또는 여기에서 기술된 방법들에 의해서 형성된 다른 적합한 실리콘 함유 층이 또한 금속 산화물 TFT 디바이스들과 같은 적합한 TFT 디바이스들 내에서 이용될 수 있을 것이다. 비정질 실리콘 층, 실리콘 산화물 층, 실리콘 질화물 층, 실리콘 산질화물 층, 또는 다른 적합한 실리콘 함유 층들, 등이 또한 포토다이오드들, 반도체 다이오드들, 발광 다이오드들(LEDs), 또는 유기 발광 다이오드들(OLEDs), 또는 다른 디스플레이 적용예들에서 이용될 수 있을 것이다. 비정질 실리콘 층, 실리콘 산화물 층, 실리콘 질화물 층, 실리콘 산질화물 층은 최소 수소 함량을 가지는 높은 필름 품질 및 안정성 그리고 낮은 필름 누설을 제공하고, 그에 의해서 트랜지스터 디바이스들의 전기적 성능을 효율적으로 향상시킨다. 비정질 실리콘 층이 전술한 적용예들에 더하여 다른 적합한 디바이스들에서 이용될 수 있다는 것이 주목된다.
LTPS TFT 디바이스(150)의 예시적인 실시예가 도 1에 도시되어 있다. LTPS TFT 디바이스들은, 선택적인 유전체 층(104)이 상부에 배치된 또는 배치되지 않은 광학적으로 투과성인 기판(102) 상에 형성된 소오스 영역(109a), 채널 영역(109c), 및 드레인 영역(109b)으로 구축된 MOS 디바이스들이다. 소오스 영역(109a), 채널 영역(109c), 및 드레인 영역(109b)은 일반적으로, 추후에 열적으로 프로세스되어(예를 들어, 어닐링되어) 폴리실리콘 층을 형성하는 초기에 증착된 비정질 실리콘(a-Si) 층으로부터 형성된다. 소오스 영역(109a), 채널 영역(109c), 및 드레인 영역(109b)이 광학적으로 투과성인 기판(102) 상의 지역들을 패터닝하는 것에 의해서 그리고 그 후 열적으로 프로세스되어 폴리실리콘 층을 형성하게 되는 증착된 초기 a-Si 층을 이온 도핑하는 것에 의해서 형성될 수 있다. 이어서, 게이트 유전체 층(106)이 상기 증착된 폴리실리콘 층(들)의 상단부 상에 증착되어, 게이트 전극(114)을 채널 영역(109c), 소오스 영역(109a), 및 드레인 영역(109b)으로부터 격리시킨다. 게이트 전극(114)이 상기 게이트 유전체 층(106)의 상단부에 형성된다. 이어서, 절연 층(112) 및 디바이스 연결부들(110a, 110b)이 절연 층(112)을 통해서 제조되어 TFT 디바이스(150)의 제어를 허용한다.
LTPS TFT 디바이스(150)의 성능은 MOS 구조물을 형성하기 위해서 증착되는 필름들의 품질에 의존적이다. MOS 디바이스의 주요 성능 요소들은 폴리실리콘 채널 층(108), 게이트 유전체 층(106), 및 p-Si 채널 층/게이트 유전체 층 인터페이스의 품질들이다. p-Si 채널 층(108)의 품질은 최근 몇 년간 많은 관심을 받아 왔다. 전술한 바와 같이, p-Si 채널 층(108)이 비정질 실리콘 층으로서 초기에 형성되고 이어서 약 450 ℃ 또는 그 초과까지 가열되어, 비정질 실리콘 층으로부터 수소를 제거하기 위한 탈수소화 프로세스를 실시한다. 탈수소화 프로세스 이후에, 레이저 어닐링 프로세스를 실시하여 비정질 실리콘 층을 폴리실리콘 층으로 변형시킬 수 있을 것이다. 후속하여, 게이트 절연체 또는 다른 적합한 층들이 폴리실리콘 층의 상부에 형성되어 장치 구조물을 완성할 수 있을 것이다.
비정질 실리콘 층 내의 과다한 양의 수소 원소들(예를 들어, 과도하게 높은 수소 함량의 농도)이, 폴리실리콘 채널 층(108)을 형성하기에 앞서서, 근처의 게이트 유전체 층(106) 또는 다른 근처의 층들 내로 침투할 수 있을 것이며, 그에 의해서 전류 누설 또는 다른 타입들의 디바이스 고장을 초래할 수 있을 것이다. 비정질 실리콘 층이 플라즈마 강화 화학기상증착(PECVD)과 같은 적합한 기상 증착 프로세스에 의해서 형성될 수 있을 것이다.
도 2는 PECVD 챔버(200)의 일 실시예의 개략적인 횡단면도이며, 상기 PECVD 챔버(200)에서 비정질 실리콘 층 또는 실리콘 산화물과 같은 다른 실리콘 함유 층이 상기 챔버(200)로부터 형성될 수 있을 것이다. 하나의 적합한 PECVD 챔버가 미국 캘리포니아 산타클라라에 소재하는 Applied Materials, Inc.로부터 입수가능하다. 다른 제조자들로부터의 증착 챔버들을 포함하는, 다른 증착 챔버들이 본원 발명의 실시를 위해서 이용될 수 있다는 것이 이해된다.
챔버(200)는 일반적으로 벽들(202), 하단부(204), 및 덮개(212)를 포함한다. 가스 분배 플레이트(210) 및 기판 지지 조립체(230)가 프로세스 부피(206)를 형성한다. 상기 프로세스 부피(206)는 벽(202)을 통해서 형성된 개구부(208)를 통해서 접근되고, 그에 따라 기판(102)이 챔버(200)의 내외로 이송될 수 있을 것이다.
기판 지지 조립체(230)는 기판(102)을 상부에서 지지하기 위한 기판 수용 표면(232)을 포함한다. 기판 수용 표면(232)은 일반적으로 기판(102)과 동일한 크기이거나 기판(102)보다 약간 더 크다. 스템(234)이 기판 지지 조립체(230)를 승강 시스템(236)에 커플링시키고, 상기 승강 시스템은 기판 지지 조립체(230)를 기판 이송 위치와 프로세싱 위치 사이에서 상승 및 하강시킨다. 프로세싱시에 기판(102)의 엣지에 증착되는 것을 방지하기 위해서, 음영(shadow) 프레임(233)이 기판(102)의 둘레 위에 선택적으로 배치될 수 있을 것이다. 승강 핀들(238)이 기판 지지 조립체(230)를 통해서 이동가능하게 배치되고 그리고 기판(102) 삽입 및 제거 동안에 기판(102)을 기판 수용 표면(232)으로부터 이격시키도록 구성된다. 기판 지지 조립체(230)는 또한 그러한 기판 지지 조립체(230)를 희망하는 온도에서 유지하기 위해서 이용되는 가열 및/또는 냉각 요소들(239)을 포함할 수 있을 것이다. 기판 지지 조립체(230)는 또한, RF 복귀 경로를 단축시키기 위한, RF 복귀 스트랩들(231)을 기판 지지 조립체(230)의 둘레 주위에 포함할 수 있을 것이다.
가스 분배 플레이트(210)가 현수부(214)에 의해서 상기 가스 분배 플레이트의 둘레에서 챔버(200)의 덮개(212) 또는 벽들(202)에 커플링된다. 처짐(sag)을 방지하는데 도움을 주고 및/또는 가스 분배 플레이트(210)의 직선성/곡률을 제어하는데 도움을 주기 위해서, 상기 가스 분배 플레이트(210)가 또한 하나 또는 둘 이상의 중심 지지부들(216)에 의해서 덮개(212)에 커플링될 수 있을 것이다. 일 실시예에서, 가스 분배 플레이트(210)가 상이한 치수들을 가지는 상이한 구성들을 가진다. 예시적인 실시예에서, 가스 분배 플레이트(210)가 사변형(quadrilateral) 하류 표면(250)을 가진다. 상기 하류 표면(250)은 그 내부에, 상기 기판 지지 조립체(230) 상에 배치된 기판(102)의 상부 표면(218)과 대면하는 복수의 개구들(211)이 형성되었다. 상기 개구들(211)이 가스 분배 플레이트(210)에 걸쳐서 상이한 형상, 개수들(numbers), 밀도들, 치수들, 및 분포들을 가질 수 있을 것이다.
가스 공급원(220)이 덮개(212)에 커플링되어, 상기 덮개(212)를 통해서, 그리고 이어서 가스 분배 플레이트(210) 내에 형성된 개구들(211)을 통해서 프로세스 부피(206)로 가스를 제공한다. 진공 펌프(209)가 챔버(200)에 커플링되어 프로세스 부피(206) 내의 가스를 희망 압력으로 유지한다.
RF 전력 공급원(222)이 덮개(212)에 및/또는 가스 분배 플레이트(210)에 커플링되어, 가스 분배 플레이트(210)와 기판 지지 조립체(230) 사이에 전기장을 생성하는 RF 전력을 제공하고, 그에 따라 플라즈마가 가스 분배 플레이트(210)와 기판 지지 조립체(230) 사이의 가스들로부터 생성될 수 있을 것이다. RF 전력이 하나 또는 둘 이상의 RF 주파수들로 인가될 수 있을 것이다. 예를 들어, RF 전력이 약 0.3 MHz 내지 약 200 MHz의 주파수로 인가될 수 있을 것이다. 하나의 실시예에서, RF 전력이 13.56 MHz의 주파수로 제공된다.
유도 결합형 원격 플라즈마 공급원과 같은 원격 플라즈마 공급원(224)이 또한 가스 공급원과 백킹(backing) 플레이트 사이에 커플링될 수 있을 것이다. 기판들을 프로세싱하는 사이에, 세정 가스가 원격 플라즈마 공급원(224) 내에서 에너지화되어, 챔버 구성요소들을 세정하기 위해서 이용되는 플라즈마를 원격으로 제공할 수 있을 것이다. 세정 가스는 RF 전력 공급원(222)에 의해서 가스 분배 플레이트(210)로 제공되는 RF 전력에 의해서 추가적으로 여기될 수 있을 것이다. 적합한 세정 가스는, NF3, F2, 및 SF6(그러나, 이에 한정되지 않음)를 포함한다.
일 실시예에서, 챔버(200) 내에서 프로세스될 수 있는 기판(102)이 10,000 cm2 또는 그 초과, 가령 40,000 cm2 또는 그 초과, 예를 들어 약 55,000 cm2 또는 그 초과의 표면적을 가질 수 있을 것이다. 프로세싱 후에, 기판이 더 작은 디바이스들을 형성하기 위해 커팅될 수 있다는 것이 이해된다.
일 실시예에서, 가열 및/또는 냉각 요소들(239)이 증착 중에 약 400 ℃ 또는 그 미만, 예를 들어 약 100 ℃ 내지 약 400 ℃, 또는 약 150 ℃ 내지 약 300 ℃, 예를 들어 약 200 ℃의 기판 지지 조립체 온도를 제공하도록 셋팅될 수 있을 것이다.
상기 기판 수용 표면(232) 상에 배치된 기판(102)의 상부 표면(218)과 상기 가스 분배 플레이트(210) 사이의 증착 중 간격이 400 mil 내지 약 1,200 mil, 가령 400 mil 내지 약 800 mil로 일반적으로 변화될 수 있을 것이고, 또는 희망하는 증착 결과들을 제공하도록 선택된 기판(102)과 가스 분배 플레이트(210) 사이의 다른 거리가 될 수 있을 것이다. 하나의 예시적인 실시예에서, 오목한 하류 표면 가스 분배 플레이트(210)가 이용되는 경우에, 플레이트(210)의 엣지의 중심 부분과 기판 수용 표면(232) 사이의 간격이 약 400 mils 내지 약 1400 mils이고 그리고 플레이트(210)의 모서리들과 기판 수용 표면(232) 사이의 간격이 약 300 mils 내지 약 1200 mils이다.
도 3은 도 2에 도시된 바와 같은 챔버(200) 또는 다른 적합한 프로세싱 챔버 내에서 실시될 수 있는 증착 프로세스(300)의 일 실시예의 흐름도를 도시한다. 프로세스(300)는 TFT 디바이스들 또는 다이오드 디바이스들 내에서 이용될 수 있는 비정질 실리콘 층 또는 다른 적합한 실리콘 함유 층을 증착하는 방법을 설명한다. 일 실시예에서, 실리콘 함유 층이 단독으로, 또는 TFT 또는 다이오드 디바이스들 내의 전기적 성질들 및 성능을 개선하기 위한 임의의 다른 적합한 필름들과 함께 사용될 수 있을 것이다. 하나의 특별한 실시예에서, 설명된 바와 같은 실리콘 함유 층은, 폴리실리콘 층을 형성하기 위해 추후에 열적으로 프로세스될 수 있는 비정질 실리콘 층이다.
프로세스(300)는 도 4a에 도시된 바와 같이 기판(102)을 도 2에 도시된 PECVD 챔버(200)와 같은 프로세스 챔버 내로 이송하는 것에 의해서 단계(302)에서 시작된다. 기판(102)이 상부에 배치된 선택적인 유전체 층(104)을 가질 수 있을 것이다. 그러한 기판(102) 상에 상이한 디바이스 구조물들을 형성하는 것을 돕기 위해서, 기판(102)이 이전에 상부에 형성된 필름들, 구조물들 또는 층들의 상이한 조합을 가질 수 있다는 것이 주목된다. 유전체 층(104)이 존재하지 않는 실시예에서, 비정질 실리콘 층이 기판(102) 상에 직접적으로 형성될 수 있을 것이다.
하나의 실시예에서, 기판(102)이 유리 기판, 플라스틱 기판, 폴리머 기판, 금속 기판, 단일화된(singled) 기판, 롤-투-롤(roll-to-roll) 기판, 또는 박막 트랜지스터를 상부에 형성하기에 적합한 다른 적합한 투과성 기판 중 임의의 하나일 수 있을 것이다.
단계(304)에서, 가스 혼합물이, 도 4b에 도시된 바와 같이, 기판(102) 상에 비정질 실리콘 층(402)을 증착하기 위해서 가스 분배 플레이트(210)를 통해서 프로세싱 챔버로 공급된다. 비정질 실리콘 층(402)을 증착하기 위해서 가스 혼합물을 프로세싱 챔버 내로 공급할 때, 가스 혼합물이 실리콘-계 가스, 불활성 가스를 포함할 수 있고 그리고 수소 가스(H2)를 실질적으로 포함하지 않을 수 있을 것이다. "수소 가스를 실질적으로 포함하지 않는다"는 용어는, 수소 가스의 직접적인 공급원이 가스 혼합물의 형성에 이용되지 않는다는 것을 의미하기 위한 것이다. 불활성 가스 및/또는 실리콘-계 가스의 공급원 내에 미량(trace amount)의 수소 가스가 존재할 수 있을 것이다. 적합한 실리콘-계 가스들은, 실란(SiH4), 디실란(Si2H6), 실리콘 테트라플루오라이드(SiF4), 테트라오르토실록산(TEOS), 실리콘 테트라클로라이드(SiCl4), 디클로로실란(SiH2Cl2), 및 이들의 조합들(그러나, 이에 한정되지 않음)을 포함한다. 불활성 가스의 적합한 예들은 He, Ar, Ne, Kr 등을 포함한다. 하나의 실시예에서, 여기에서 기술된 실리콘-계 가스는 실란(SiH4) 가스이고 그리고 불활성 가스는 Ar이다.
실리콘-계 가스 및 불활성 가스는 미리 결정된 가스 유동 비율로 공급된다. 불활성 가스 대 실리콘-계 가스의 미리 결정된 가스 유동 비율은 필름내에 최소 수의 수소 원자들이 포함된 비정질 실리콘 층을 증착하는데 도움이 된다. 하나의 실시예에서, 실리콘-계 가스 및 불활성 가스가 미리 결정된 비율, 가령 1:20보다 큰 비율로 프로세싱 챔버 내로 공급된다. 하나의 실시예에서, 불활성 가스(가령, 아르곤 가스) 대 실리콘-계 가스(가령, 실란)의 비율(R)이 약 20(Ar/SiH4)보다 크게, 예를 들어 50보다 크게, 가령 약 60 내지 약 200으로, 그리고 다른 예에서 약 70 내지 100으로, 가령 약 75로 제어된다. 대안적으로, 프로세싱 챔버 내로 공급되는 실리콘-계 가스 및 불활성 가스가 기판 표면적(또는 개략적인 균등값으로서 기판 지지 표면) 당 부피 유량으로 공급될 수 있을 것이다. 하나의 실시예에서, SiH4 가스가 약 0.042 sccm/cm2 내지 약 0.31 sccm/cm2로 프로세싱 챔버 내로 공급될 수 있을 것인 한편, 불활성 가스는 약 0.55 sccm/cm2 내지 약 3.29 sccm/cm2의 유량으로 프로세싱 챔버 내로 공급될 수 있을 것이다. 그에 따라, 불활성 가스 대 실리콘-계 가스에 대한 기판 표면적 당 부피 유량의 비율은 약 1.8:1 내지 약 79:1이 된다. 다시 말해서, 가스 혼합물이, 실리콘-계 가스에 대한 기판의 표면적 당 부피 유량의 약 1.8 배 내지 약 79 배인, 불활성 가스에 대한 기판의 표면적 당 부피 유량을 가진다. 일 실시예에서, 실리콘-계 가스는 실란이고 불활성 가스는 아르곤이다.
가스 혼합물 내에 공급되는 불활성 가스(예를 들어, 아르곤)가 실리콘-계 가스(예를 들어, 실란 가스) 내에 공급되는 실리콘 및 수소 원자들보다 비교적 더 큰 분자량을 가지는 것으로 생각된다. 프로세싱 중에 가스 혼합물을 공급할 때, 가스 혼합물 내의 아르곤 원자들이, 실리콘 층 내의 실리콘-수소의 약한 결합 및 단글링 결합 및/또는 약한 실리콘-실리콘 본딩을 제거하는 것을 도울 수 있고, 그에 의해서, 실란 가스로부터의 실리콘-수소 결합들이 아니라, 강한 실리콘 대 실리콘 결합들을 실리콘 층 내의 실리콘 원자들이 형성할 수 있게 한다. 전술한 바와 같이, 강한 실리콘 대 실리콘 본딩은 필름 순도 및 높은 실리콘 본딩 에너지를 촉진하고, 그에 의해서 비정질 실리콘 층(402) 내에 형성된 필름 품질 및 순도를 증가시킨다. 또한, Ar 원자들이 강하고 견실한(robust) 실리콘 본딩을 형성하는 것을 돕고 그리고 불순물들을 제거함에 따라, 실리콘 층 내의 결함들이 감소될 뿐만 아니라, 양호한 균일성이 비정질 실리콘 층 내에서 얻어질 수 있고, 그에 따라 바람직하지 못한 무작위적인 입자 경계 및 입자 경계 결함들이 감소될 수 있을 것이다. 또한, 통상적인 수소 희석 대신에 아르곤 희석을 이용하는 것에 의해서, 증착 프로세스 중의 수소 원자들의 공급이 최소화되거나 배제될 수 있고, 그에 따라 결과적인 비정질 실리콘 층(402) 내의 수소 원소들의 형성 가능성을 감소시킨다. 아르곤 희석 증착 프로세스가 또한 분당 300 Å 초과와 같은 양호한 증착 레이트(rate)를 제공할 수 있고, 그에 따라 제조 처리량(throughput)을 개선할 수 있는 것으로 생각된다.
몇 가지 프로세스 매개변수들이 증착 프로세스 중에 제어될 수 있을 것이다. RF 공급원 전력이 증착 중에 플라즈마를 유지하도록 인가될 수 있을 것이다. 하나의 실시예에서, RF 공급원 전력 밀도가 약 10 mWatt/cm2 내지 약 200 mWatt/cm2 로 공급될 수 있을 것이다. 대안적으로, VHF 전력이 약 27 MHz 내지 약 200 MHz까지의 주파수를 제공하기 위해서 이용될 수 있을 것이다. 프로세스 압력이 약 0.1 Torr 내지 약 10 Torr, 가령 약 0.5 Torr 내지 약 5 Torr, 가령 약 0.8 Torr 내지 약 2 Torr로 유지된다. 가스 분배 플레이트 조립체에 대한 기판의 간격이 기판 치수에 따라서 제어될 수 있을 것이다. 일 실시예에서, 1 평방 미터보다 큰 기판에 대한 프로세싱 간격이 약 400 mils 내지 약 1200 mils, 예를 들어 약 400 mils 내지 약 850 mils, 가령 580 mils로 제어된다. 기판 온도가 약 150 ℃ 내지 약 500 ℃, 가령 약 370 ℃로 제어될 수 있을 것이다.
하나의 실시예에서, 비교적 보다 낮은 RF 전력, 가령 약 1500 와트 미만 또는 100 mWatt/cm2 미만이 이용될 수 있을 것이다. 증착 중에 이용되는 보다 낮은 RF 전력은, 양호한 균일성 제어와 함께 비정질 실리콘 층(402)을 형성할 수 있게 보조할 수 있는 것으로 생각된다. 이용되는 바와 같은 비교적 보다 낮은 RF 전력이, 불활성 가스에 의해서 생성될 수 있는 스퍼터링 효과를 감소시킬 수 있고, 그에 의해서 비교적 온화한(gentle) 플라즈마 분위기 내에서 비정질 실리콘 층(402)을 증착하는 것을 돕고, 그에 따라 양호한 균일성 및 표면 조도 제어로 비정질 실리콘 층(402)을 형성하는 것으로 생각된다.
단계(306)에서, 비정질 실리콘 층(402)이 기판(102) 상에 형성된 후에, 도 4c에 도시된 바와 같이, 사후(post) 탈수소화 베이크 프로세스를 실시하여 비정질 실리콘 층(402)으로부터 수소를 제거할 수 있을 것이다. 사후 탈수소화 베이크 프로세스 이후에, 도 4c에 도시된 바와 같이, 비정질 실리콘 층(402) 내에 함유된 수소 함량이 대부분 제거되어 탈수소화된 비정질 실리콘 층(404)을 형성할 수 있을 것이다. 전술한 바와 같이, 탈수소화된 비정질 실리콘 층(404)이, 수소 가스 대신에 희석 가스로서 아르곤 가스와 같은 불활성 가스를 이용하여, 실질적으로 수소를 가지지 않는 가스 혼합물에 의해서 형성됨에 따라, 사후 탈수소화 베이크 프로세스는 5 분 미만과 같은 비교적 짧은 시간(time frame) 동안 실시될 수 있을 것이고, 또는 선택적으로 배제될 수 있을 것이다.
하나의 실시예에서, 사후 탈수소화 베이크 프로세스는, 비정질 실리콘 층(402)이 증착되었던 프로세싱 챔버 내에서 인-시츄(in-situ) 프로세스로 실시될 수 있을 것이다. 탈수소화된 비정질 실리콘 층(404)을 형성하기 위해서 수소 원소들을 증발시키는 것을 돕기 위해서, 사후 탈수소화 베이크 프로세스가 400 ℃ 초과, 가령 약 450 ℃ 내지 약 550 ℃의 온도로 기판(102)을 가열할 수 있을 것이다.
비정질 실리콘 층(402) 내의 수소 함량이 높지 않은 실시예에서, 요구되는 경우에, 단계(306)에서 실시된 사후 탈수소화 베이크 프로세스가 배제될 수 있을 것이다.
단계(308)에서, 사후 탈수소화 베이크 프로세스 이후에, 레이저 어닐링 프로세스를 실시하여, 도 4d에 도시된 바와 같이, 탈수소화된 비정질 실리콘 층(404)을 폴리실리콘 층(406)으로 변형시킨다. 레이저 프로세스는 탈수소화된 비정질 실리콘 층(404)을 폴리실리콘 층(406)으로 결정화시키는 것을 돕는다. 레이저 어닐링 프로세스 중에 제공되는 열 에너지는 비정질 실리콘 층(402)으로부터의 입자들이 결정화된 입자들로 큰 크기로 성장하여, 폴리실리콘 층(406)을 형성하는 것을 보조한다. 하나의 실시예에서, 비정질 실리콘 층(404)을 결정화하기 위해서 이용될 때, 레이저 어닐링 프로세스는 엑시머 레이저 어닐링 프로세스이다. 레이저 어닐링 프로세스가 기판을 약 100 ℃ 내지 약 1500 ℃의 온도로 열적으로 프로세스할 수 있을 것이다.
레이저 어닐링 프로세스 이후에, 탈수소화된 비정질 실리콘 층(404)이 평면(220) 내의 약간의(some) 배향을 갖고 대부분 평면(111) 내의 결정 배향을 가지는 폴리실리콘 층(406)으로 변형된다. 폴리실리콘 층(406)의 희망 결정화가 형성됨에 따라, 높은 포토/다크(photo/dark) 전도도 비율이 얻어질 수 있을 것이고 그리고 폴리실리콘 층(406)의 전체적인 전기적 성질들이 개선될 수 있을 것이다.
탈수소화된 비정질 실리콘 층(404)이 폴리실리콘 층(406)으로 전환된 후에, 패터닝 프로세스, 이온 주입 또는 다른 증착 프로세스를 실시하여 소오스 및 드레인 지역들, 게이트 유전체 층들, 그리고 소오스 및 드레인 전극 층을 형성함으로써, 도 1에 대하여 도시하고 전술한 바와 같은, TFT 디바이스 구조물들을 완성할 수 있을 것이다.
전술한 바와 같이, 실리콘 함유 층이 TFT 디바이스 내의 다른 층들을 제조하는데 있어서 이용될 수 있다. 도 5a는 본원 발명의 다른 실시예에 따른 TFT 디바이스(500)의 다른 실시예의 개략적인 횡단면도이다. TFT 디바이스(500)는 그 위에 게이트 전극 층(504)이 형성된 기판(502)을 포함한다. 기판(502)은 유리를 포함할 수 있으나, 폴리머계 기판들 및 가요성 기판들과 같은 다른 기판 재료들이 고려된다. 하나의 실시예에서, 게이트 전극 층(504)이 임의의 적합한 금속 재료들, 가령인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 인듐 주석 아연 산화물(ITZO), 알루미늄(Al), 텅스텐(W), 크롬(Cr), 탄탈륨(Ta), 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 이들의 합금들 또는 이들의 조합으로부터 제조될 수 있을 것이다.
기판(502) 및 게이트 전극 층(504) 위에, 게이트 절연 층(506)이 형성된다. 게이트 절연 층(506)을 위한 적합한 재료들은 실리콘 산화물(SiO2), 실리콘 산질화물(SiON), 실리콘 질화물(SiN), 이들의 조합들, 등일 수 있을 것이다. 게이트 절연 층(506)이, 필요에 따라서, 단일 층, 복합 층, 이중 층들, 다중 층들, 또는 이들의 다른 조합들의 형태일 수 있을 것이다. 하나의 실시예에서, 게이트 절연 층(506)은, 점선(520)에 의해서 도시된 바와 같이, 기판(502) 상의 이중 층으로서 형성하기 위해서 실리콘 산화물 상에 배치된 실리콘 질화물 층을 가질 수 있을 것이고, 또는 그 반대가 될 수 있을 것이다. 대안적으로, 게이트 절연 층(506)은 필요에 따라서 단일 실리콘 산화물 층 또는 단일 실리콘 질화물 층일 수 있을 것이다. 실리콘 산화물 층 및 실리콘 질화물 층(또는 실리콘 산질화물 층)은 전술한 바와 같은 프로세스(300)로부터 제조될 수 있을 것이다. 실리콘 산화물 및/또는 실리콘 질화물 층은, 수소 가스를 가지지 않는, 실리콘-계 가스 및 아르곤과 같은 불활성 가스를 가지는 가스 혼합물을 공급함으로써 제조될 수 있을 것이다.
실리콘 산화물 층이 형성되도록 구성된 실시예에서, 가스 혼합물은 실리콘-계 가스, 산소 함유 가스 및 불활성 가스를 포함한다. 실리콘-계 가스들의 적합한 예들은 실란(SiH4), 디실란(Si2H6), 테트라오르토실록산(TEOS), 실리콘 테트라플루오라이드(SiF4), 실리콘 테트라클로라이드(SiCl4), 디클로로실란(SiH2Cl2), 및 이들의 조합들(그러나, 이에 한정되지 않음)을 포함된다. 산소 함유 가스의 적합한 예들은 O2, N2O, NO2, H2O, H2O2, O3, 등을 포함한다. 불활성 가스의 적합한 예들은 He, Ar, Ne, Kr 등을 포함한다. 하나의 특별한 실시예에서, 여기에서 형성되는 실리콘 산화물 층을 형성하기 위한 가스 혼합물이 SiH4, O2 및 Ar 가스, 또는 SiH4, N2O 또는 NO2, 및 Ar 가스를 포함한다. 그러나, 만약 TEOS가 실리콘-계 전구체로서 이용된다면, O2 는 바람직하게 이용되지 않는데, 이는 챔버 내의 높은 총 산소 함량 때문이라는 것을 주목하여야 할 것이다.
실리콘 질화물 층이 형성되는 실시예에서, 가스 혼합물이 실리콘-계 가스, 질소 함유 가스 및 불활성 가스를 포함한다. 이용될 수 있는 실리콘-계 가스 및 불활성 가스의 타입들은 위에 설명되어 있다. 질소 함유 가스의 적합한 예들은 N2, N2O, NO2, NO, 또는 NH3, 등을 포함한다. 하나의 특별한 실시예에서, 여기에서 형성되는 실리콘 산화물 층을 형성하기 위한 가스 혼합물은 SiH4, N2 또는 NH3 및 Ar 가스를 포함한다.
불활성 가스가 이용되기 때문에, 불활성 가스가 이용되지 않는 경우에 비해서 더 적은 RF 전력이 필요하다. 구체적으로, RF 전력의 약 20 퍼센트 감소가 가능하다. 불활성 가스 원자들이 무겁기 때문에 그에 따라 프로세싱 중의 향상된 이온 폭격(bombardment)으로 인해서, RF 전력의 감소가 가능하다. 인가될 수 있는 적합한 RF 전력이 약 1200 mW/cm2 내지 약 1300 mW/cm2 이다. 또한, 실리콘-계 가스 및 불활성 가스를 특정 비율로 챔버로 전달할 때, 필요한 RF 전력의 양을 감소시킬 뿐만 아니라, 필름 증착 두께의 균일성을 증가시킨다. 따라서, 불활성 가스의 첨가는 반복가능하고, 신뢰가능하며, 그리고 높은 품질의 실리콘 산화물 필름들을 유도한다. 일 실시예에서, 불활성 가스(예를 들어, 아르곤)에 대한 기판 표면적 당 부피 유량이 약 1.05 sccm/cm2 내지 약 1.828 sccm/cm2, 가령 1.65 sccm/cm2 일 수 있을 것이다. 실리콘 함유 전구체가 약 0.023 sccm/cm2 내지 약 0.095 sccm/cm2, 가령 약 0.025 sccm/cm2 의 기판 표면적 당 부피 유량으로 전달될 수 있을 것이다. 산소 함유 전구체는 약 1.05 sccm/cm2 내지 약 1.66 sccm/cm2, 가령 약 1.16 sccm/cm2 의 기판 표면적 당 부피 유량으로 전달될 수 있을 것이다. 그에 따라, 불활성 가스의 양이 전달되는 실리콘-계 전구체의 양보다 약 11 내지 약 80 배 더 많다. 불활성 가스의 양이 전달되는 산소-계 가스의 양보다 약 0.6 내지 약 1.70 배 더 많다. 산소-계 가스의 양은 전달되는 실리콘-계 전구체의 양보다 약 11 내지 약 72 배 더 많다.
또한, 프로세스 매개변수들이, 필요에 따라서, 프로세스(300)에 대해서 언급된 단계(304)에 대해 전술한 비정질 실리콘 층을 형성하기 위해서 제어되는 프로세스 매개변수들로부터 유사하게 제어될 수 있을 것임에 주목한다.
이어서, 활성 채널(508)이 게이트 절연 층(506) 상에 배치될 수 있을 것이다. 활성 채널(508)이 도 3에 대하여 전술한 프로세스에 의해서 제조되는 저온 폴리실리콘 층(LTPS)일 수 있을 것이다. 활성 채널(508)을 형성하기 위해서 필요한 바에 따라서, n-타입 또는 p-타입 도펀트들과 같은 적합한 도펀트들이 저온 폴리실리콘 층(LTPS) 내로 배치될 수 있을 것이다. 활성 채널(508) 위에, 선택적인 에칭 정지부(514)를 형성하여 소오스 및 드레인 전극들(510, 512)의 형성 중에 활성 채널(508)을 보호할 수 있을 것이다. 에칭 정지부(514)를 위해서 이용될 수 있는 적합한 재료들은 실리콘 산화물, 실리콘 질화물 및 실리콘 산질화물을 포함한다. 에칭 정지부(514)는, 전술한 바와 같은, 게이트 절연 층(506)을 형성하기 위해서 이용된 프로세스와 유사한 프로세스에 의해서 형성될 수 있을 것이다. 일부 실시예들에서, 다른 활성 층(511, 513)이 소오스 및 드레인 전극들(510, 512)에 앞서서 형성될 수 있을 것이다. 활성 층(511, 513)이, n-타입 실리콘 함유 층 또는 p-타입 실리콘 함유 층과 같은, p-타입 활성 층 또는 n-타입 활성 층일 수 있을 것이다.
상기 소오스 및 드레인 전극들(510, 512) 위에는, 선택적인 에칭 정지부(514)(존재하는 경우)뿐만 아니라, 부동태화 층(518)이 형성될 수 있을 것이다. 부동태화 층(518)을 위해서 이용될 수 있는 적합한 재료들은 실리콘 산화물, 실리콘 질화물 및 실리콘 산질화물을 포함한다. 하나의 실시예에서, 전술한 게이트 절연 층(506)과 유사하게, 부동태화 층(518)이 필요에 따라 단일 층, 복합 층, 이중 층들, 다중 층들, 또는 이들의 다른 조합들의 형태일 수 있을 것이다. 일 실시예에서, 부동태화 층(518)은, 점선(516)으로 도시된 바와 같이, 소오스 및 드레인 전극들(510, 512) 상에 이중 층으로서 형성하기 위해서 실리콘 산화물 상에 배치된 실리콘 질화물 층을 가질 수 있을 것이고, 또는 그 반대가 될 수도 있을 것이다. 실리콘 산화물 층 및 실리콘 질화물 층(또는 실리콘 산질화물 층)이 전술한 바와 같은 프로세스(300)로부터 제조될 수 있고, 또는 실리콘 산화물 층 및 실리콘 질화물 층이 또한 게이트 절연 층(506)을 형성하기 위해서 이용된 전술한 프로세스로부터 형성될 수 있을 것이다. 수소 가스를 가지지 않는, 실리콘-계 가스 및 아르곤과 같은 불활성 가스를 가지는 가스 혼합물을 공급함으로써, 실리콘 산화물 및/또는 실리콘 질화물 층이 제조될 수 있을 것이다. 대안적으로, 부동태화 층이 단일 실리콘 산화물 층 또는 단일 실리콘 질화물 층일 수 있을 것이다.
도 5b는 본원 발명의 일 실시예에 따라서 이용될 수 있는 금속 산화물 TFT 디바이스들(550)의 실시예를 도시한다. 금속 산화물 TFT 디바이스들(550)은, 활성 채널(508)의 재료가 상이하다는 것을 제외하고, 도 5a에 대하여 전술한 LTPS TFT 디바이스들(500)과 유사한 구조를 가질 수 있을 것이다. 금속 산화물 TFT 디바이스들(550)은 금속 함유 층으로 제조된 활성 채널(530)을 포함한다. 금속 산화물 TFT 디바이스들(550) 내에 형성되는 활성 채널(530)의 적합한 예들은, 특히 InGaZnO, InGaZnON, ZnO, ZnON, ZnSnO, CdSnO, GaSnO, TiSnO, CuAlO, SrCuO, LaCuOS, GaN, InGaN, AlGaN 또는 InGaAlN을 포함한다. 하나의 특별한 실시예에서, 활성 채널(530)이 InGaZnO(IGZO) 층이다. 유사하게, 게이트 절연 층(506) 및 부동태화 층(518)이 또한, 필요에 따라, 단일 층, 복합 층, 이중 층들, 다중 층들, 또는 이들의 다른 조합들의 형태일 수 있을 것이다. 하나의 예에서, 부동태화 층(518) 및 게이트 절연 층(506)이 실리콘 산화물 상에 배치된 실리콘 질화물 층을 가지는 이중 층일 수 있을 것이다.
아르곤 희석 가스로부터 제조된 실질적으로 수소를 포함하지 않는 실리콘 산화물 층이 금속 산화물 TFT 디바이스 내에서 이용될 때, 금속 산화물 TFT 디바이스가 개선된 전기적 성능을 가질 수 있다. 예를 들어, Von(턴온(turn on) 전압) 및 S 값(하위-문턱값 전압 스윙(sub-threshold voltage swing))이 모두 상당히 감소된다. 하나의 예에서, Von 은 약 -5.5 V로부터 약 -0.25V로 감소된다. S 값은 0.7 V/decade로부터 0.4 V/decade로 감소된다. Ion(온-전류들(on-currents))이 3.3E-04로부터 1.4E-04 A로 감소된다. Ioff(오프-전류들)가 4.8E-12 A로부터 1.4E-13 A로 감소된다. 이동도(Mobility)(Mo)가 약 9.8 cm2/(V·s)로부터 약 9.9 cm2/(V·s)로 증가된다.
도 6은 본원 발명의 하나의 실시예에 따라서 이용될 수 있는 금속 산화물 TFT 디바이스들(600)의 실시예를 도시한다. 금속 산화물 TFT 디바이스들(600)은 도 5b에 대하여 전술한 금속 산화물 TFT 디바이스들(550)과 유사한 구조를 가질 수 있을 것이다. 금속 산화물 TFT 디바이스들(600)이 또한 금속 함유 층으로부터 제조된 활성 채널(530)을 포함한다. 금속 산화물 TFT 디바이스들(600) 내에 형성된 활성 채널(530)의 적합한 예들은, 특히 InGaZnO, InGaZnON, ZnO, ZnON, ZnSnO, CdSnO, GaSnO, TiSnO, CuAlO, SrCuO, LaCuOS, GaN, InGaN, AlGaN 또는 InGaAlN을 포함한다. 부가적으로, 활성 채널(530)과 접촉하는 상부 인터페이스(540) 및 하부 인터페이스(542)가 수소를 실질적으로 가지지 않는 필름 성질을 가지도록 구성된다. 상부 인터페이스(540) 및 하부 인터페이스(542)는 수소가 없는 재료로 제조된다. 예를 들어, 하부 인터페이스(542)는 활성 채널(530)과 게이트 절연 층(506) 사이에 형성된다. 이러한 경우에, 도 5a-5b에서 설명된 TFT 디바이스들에 대하여 전술한 바와 같이, 실질적으로 수소를 포함하지 않는 실리콘 산화물 층을 형성하도록 게이트 절연 층(506)이 선택될 수 있을 것이다. 게이트 절연 층(506)이 이중 층으로서 구성되는 실시예에서, 게이트 절연 층(506)이 기판(502) 상에 배치된 실리콘 질화물 층 및 상기 활성 채널(530)과 접촉하도록 상기 실리콘 질화물 층 상에 배치되는 수소를 실질적으로 가지지 않는 실리콘 산화물 층을 가질 수 있을 것이다. 유사하게, 상부 인터페이스(540)가 활성 채널(530)과, 상기 소오스 및 드레인 채널(532)의 개구부에 의해서 형성된 부동태화 층(518) 사이에 형성된다. 또한, 도 5a-5b에서 설명된 TFT 디바이스들에 대하여 전술한 바와 같이, 수소를 실질적으로 포함하지 않는 실리콘 산화물 층을 형성하도록 상부 인터페이스(540)가 선택될 수 있을 것이다. 부동태화 층(518)이 이중 층으로 구성되는 실시예에서, 부동태화 층(518)이 활성 채널(530)과 접촉하여 활성 채널(530) 위에 배치된 수소를 포함하지 않는 실리콘 산화물 층 및 수소를 포함하지 않는 상기 실리콘 산화물 층 상에 배치된 실리콘 질화물 층을 가질 수 있을 것이다.
대안적으로, 부가적인 층들이 또한 인터페이스 보호 층들로서 상기 인터페이스들(542, 540)에 형성될 수 있을 것이다. 하나의 실시예에서, 인터페이스들을 실질적으로 수소를 가지지 않도록 유지하기 위해서, 인터페이스들(542, 540)에 형성되는 인터페이스 보호 층으로서 에칭 중단 층이 또한 이용될 수 있을 것이다. 유사하게, 하나의 예에서, 인터페이스 보호 층들이, 도 5a-5b에서 설명된 TFT 디바이스들에 대하여 전술한 바와 같이, 수소를 실질적으로 포함하지 않는 실리콘 산화물 층들이다. 다른 예에서, 인터페이스 보호 층들은, 수소를 실질적으로 포함하지 않는(예를 들어, 최소 수소 함량을 가지는) TaN, TiN, WN, CuN, 및 임의의 다른 적합한 재료들과 같은, 금속 함유 유전체 층들이다.
실질적으로 수소를 가지지 않는 인터페이스들(540, 542)을 활성 채널(530)과 접촉하도록 유지하는 것은 수소가 활성 채널을 공격할 가능성을 감소시킬 수 있을 것이고, 그에 의해서 금속 산화물 TFT 디바이스들(600)에 대한 전자적 성능을 개선하기 위한 높은 품질의 인터페이스를 획득할 수 있게 하는 것으로 생각된다.
본 출원에서 이용된 실리콘 질화물 층이 또한 당업계에서 이용가능한 임의의 다른 적합한 프로세스들 또는 기술들에 의해서 얻어질 수 있다는 것이 주목된다.
그에 따라, 여기에서 기술된 방법들은, 디바이스 성능 개선을 위해서 실리콘 함유 층의 수소 함량을 최소화함으로써, 전기 디바이스들의 전자 이동도, 안정성 및 균일성을 유리하게 개선한다.
전술한 내용들이 본원 발명의 실시예들에 관한 것이지만, 본원 발명의 다른 그리고 추가적인 실시예들이 본원 발명의 기본적인 범위로부터 벗어나지 않고도 안출될 수 있을 것이고, 본원 발명의 범위는 이하의 청구항들에 의해서 결정된다.

Claims (15)

  1. 기판 상에 실리콘 층을 형성하기 위한 방법으로서:
    기판을 프로세싱 챔버 내로 이송하는 단계;
    실리콘-계 가스 및 불활성 가스를 가지고 수소 가스를 실질적으로 가지지 않는 가스 혼합물을 상기 프로세싱 챔버 내로 공급하는 단계로서, 상기 가스 혼합물은, 상기 실리콘-계 가스의 기판의 표면적 당 부피 유량의 약 1.8 배 내지 약 79 배의, 불활성 가스의 기판의 표면적 당 부피 유량을 가지는, 가스 혼합물을 공급하는 단계; 및
    상기 가스 혼합물을 플라즈마로 점화하기 위해서 RF 전력을 인가하는 단계; 및
    상기 플라즈마의 존재 하에서 상기 기판 상에 비정질 실리콘 층을 형성하는 단계를 포함하는, 실리콘 층을 형성하기 위한 방법.
  2. 제 1 항에 있어서,
    상기 프로세싱 챔버 내에서 약 450 ℃ 내지 약 500 ℃의 온도로 상기 기판을 인-시츄 열처리하는 단계를 더 포함하는, 실리콘 층을 형성하기 위한 방법.
  3. 제 2 항에 있어서,
    폴리실리콘 층을 형성하기 위해서 상기 비정질 실리콘 층을 레이저 어닐링하는 단계를 더 포함하는, 실리콘 층을 형성하기 위한 방법.
  4. 제 3 항에 있어서,
    상기 레이저 어닐링하는 단계가:
    상기 기판을 약 100 ℃ 내지 약 1500 ℃의 온도로 가열하는 단계를 더 포함하는, 실리콘 층을 형성하기 위한 방법.
  5. 제 1 항에 있어서,
    상기 RF 전력을 인가하는 단계가:
    1500 Watts 미만의 RF 공급원 전력을 공급하는 단계를 더 포함하는, 실리콘 층을 형성하기 위한 방법.
  6. 제 1 항에 있어서,
    상기 가스 혼합물을 공급하는 단계가:
    프로세스 압력을 약 0.5 Torr 내지 약 5 Torr로 유지하는 단계를 더 포함하는, 실리콘 층을 형성하기 위한 방법.
  7. 실리콘 산화물 층을 형성하기 위한 방법으로서:
    실리콘-계 가스, 불활성 가스, 및 산소 함유 가스를 가지는 가스 혼합물을 프로세싱 챔버 내로 공급하는 단계로서, 상기 가스 혼합물이, 상기 실리콘-계 가스의 기판의 표면적 당 부피 유량의 약 11 배 내지 약 80 배의, 불활성 가스의 기판의 표면적 당 부피 유량을 가지는, 가스 혼합물 공급 단계; 및
    상기 가스 혼합물을 플라즈마로 점화하기 위해서 RF 전력을 인가하는 단계; 및
    상기 기판 상에 실리콘 산화물 층을 형성하는 단계를 포함하는, 실리콘 산화물 층을 형성하기 위한 방법.
  8. 제 7 항에 있어서,
    상기 실리콘-계 가스가 실란 또는 TEOS를 포함하고, 그리고 상기 산소 함유 가스가 O2 또는 N2O를 포함하는, 실리콘 산화물 층을 형성하기 위한 방법.
  9. 제 7 항에 있어서,
    상기 가스 혼합물이, 상기 산소 함유 가스의 기판의 표면적 당 부피 유량의 약 0.6 배 내지 약 1.7 배인, 불활성 가스의 기판의 표면적 당 부피 유량을 가지는, 실리콘 산화물 층을 형성하기 위한 방법.
  10. 제 7 항에 있어서,
    상기 가스 혼합물이, 상기 산소 함유 가스의 기판의 표면적 당 부피 유량의 약 11 배 내지 약 82 배인, 상기 산소 함유 가스의 기판의 표면적 당 부피 유량을 가지는, 실리콘 산화물 층을 형성하기 위한 방법.
  11. 제 7 항에 있어서,
    상기 RF 전력을 인가하는 단계가:
    1500 Watts 미만의 RF 공급원 전력을 공급하는 단계를 더 포함하는, 실리콘 산화물 층을 형성하기 위한 방법.
  12. 제 7 항에 있어서,
    상기 실리콘-계 가스가 실란을 포함하고, 그리고 상기 산소 함유 가스가 N2O 를 포함하는, 실리콘 산화물 층을 형성하기 위한 방법.
  13. 금속 산화물 TFT 디바이스로서:
    기판;
    상기 기판 상에 배치된 게이트 절연 층으로서, 상기 게이트 절연 층이 실질적으로 수소가 없는 실리콘 산화물 층을 포함하는, 게이트 절연 층;
    상기 게이트 절연 층 상에 배치된 활성 채널로서, 상기 활성 채널이 InGaZnO, InGaZnON, ZnO, ZnON, ZnSnO, CdSnO, GaSnO, TiSnO, CuAlO, SrCuO, LaCuOS, GaN, InGaN, AlGaN 또는 InGaAlN 중 적어도 하나를 포함하는, 활성 채널;
    상기 활성 채널 상에 배치된 소오스-드레인 전극; 그리고
    상기 소오스-드레인 전극 층 상에 배치된 부동태화 층으로서, 상기 부동태화 층이 실질적으로 수소를 가지지 않는 실리콘 산화물 층을 포함하는, 부동태화 층을 포함하는, 금속 산화물 TFT 디바이스.
  14. 제 13 항에 있어서,
    상기 실질적으로 수소를 가지지 않는 실리콘 산화물 층이:
    실리콘-계 가스, 불활성 가스, 및 산소 함유 가스를 가지는 가스 혼합물을 프로세싱 챔버 내로 공급하는 단계로서, 상기 가스 혼합물이, 상기 실리콘-계 가스의 기판의 표면적 당 부피 유량의 약 11 배 내지 약 80 배의, 불활성 가스의 기판의 표면적 당 부피 유량을 가지는, 가스 혼합물 공급 단계; 및
    상기 가스 혼합물을 플라즈마로 점화하기 위해서 RF 전력을 인가하는 단계; 및
    상기 기판 상에 실질적으로 수소가 없는 실리콘 산화물 층을 형성하는 단계; 에 의해서 제조되는, 금속 산화물 TFT 디바이스.
  15. 금속 산화물 TFT 디바이스가:
    기판; 및
    상기 기판 상의 게이트 절연 층과 소오스-드레인 전극 사이에 배치된 활성 채널을 포함하고,
    상기 활성 채널과 상기 게이트 절연 층 사이에 형성된 인터페이스가 실질적으로 수소를 가지지 않는 유전체 표면을 포함하는, 금속 산화물 TFT 디바이스.
KR1020177007508A 2011-10-07 2012-09-24 아르곤 가스 희석으로 실리콘 함유 층을 증착하기 위한 방법들 KR101912888B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161544432P 2011-10-07 2011-10-07
US61/544,432 2011-10-07
US201261611532P 2012-03-15 2012-03-15
US61/611,532 2012-03-15
PCT/US2012/056928 WO2013052298A1 (en) 2011-10-07 2012-09-24 Methods for depositing a silicon containing layer with argon gas dilution

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020147010463A Division KR20140074352A (ko) 2011-10-07 2012-09-24 아르곤 가스 희석으로 실리콘 함유 층을 증착하기 위한 방법들

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020187030621A Division KR20180118803A (ko) 2011-10-07 2012-09-24 아르곤 가스 희석으로 실리콘 함유 층을 증착하기 위한 방법들

Publications (2)

Publication Number Publication Date
KR20170033917A true KR20170033917A (ko) 2017-03-27
KR101912888B1 KR101912888B1 (ko) 2018-12-28

Family

ID=48041504

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020187030621A KR20180118803A (ko) 2011-10-07 2012-09-24 아르곤 가스 희석으로 실리콘 함유 층을 증착하기 위한 방법들
KR1020147010463A KR20140074352A (ko) 2011-10-07 2012-09-24 아르곤 가스 희석으로 실리콘 함유 층을 증착하기 위한 방법들
KR1020177007508A KR101912888B1 (ko) 2011-10-07 2012-09-24 아르곤 가스 희석으로 실리콘 함유 층을 증착하기 위한 방법들

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020187030621A KR20180118803A (ko) 2011-10-07 2012-09-24 아르곤 가스 희석으로 실리콘 함유 층을 증착하기 위한 방법들
KR1020147010463A KR20140074352A (ko) 2011-10-07 2012-09-24 아르곤 가스 희석으로 실리콘 함유 층을 증착하기 위한 방법들

Country Status (6)

Country Link
US (1) US9287137B2 (ko)
JP (1) JP6204917B2 (ko)
KR (3) KR20180118803A (ko)
CN (1) CN103828061B (ko)
TW (1) TWI550722B (ko)
WO (1) WO2013052298A1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8969867B2 (en) * 2012-01-18 2015-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TW201438199A (zh) * 2013-03-29 2014-10-01 Hon Hai Prec Ind Co Ltd 主動式固態發光顯示器
JP6212124B2 (ja) * 2013-08-30 2017-10-11 国立研究開発法人科学技術振興機構 ＩｎＧａＡｌＮ系半導体素子
CN103531640A (zh) * 2013-11-01 2014-01-22 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法和显示装置
CN103730373B (zh) * 2013-12-31 2016-09-07 京东方科技集团股份有限公司 一种半导体器件的制备方法及半导体器件
KR102173644B1 (ko) * 2014-01-29 2020-11-03 엘지전자 주식회사 태양 전지 및 이의 제조 방법
JP6412322B2 (ja) * 2014-03-13 2018-10-24 東京エレクトロン株式会社 半導体デバイス、その製造方法、及びその製造装置
CN104538405B (zh) * 2015-01-04 2018-02-27 京东方科技集团股份有限公司 一种阵列基板及其制造方法和显示装置
CN105097550A (zh) * 2015-08-04 2015-11-25 深圳市华星光电技术有限公司 低温多晶硅薄膜晶体管的制作方法及低温多晶硅薄膜晶体管
TWI715645B (zh) * 2015-10-22 2021-01-11 美商應用材料股份有限公司 正形及縫隙填充非晶矽薄膜的沉積
JP6689140B2 (ja) * 2016-06-17 2020-04-28 東京エレクトロン株式会社 成膜方法およびｔｆｔの製造方法
RU2650381C1 (ru) * 2016-12-12 2018-04-11 федеральное государственное бюджетное образовательное учреждение высшего образования "Омский государственный университет им. Ф.М. Достоевского" Способ формирования тонких пленок аморфного кремния
WO2019066961A1 (en) * 2017-09-29 2019-04-04 Intel Corporation THIN FILM MULTILAYER REAR GRID LAYER TRANSISTOR
TWI648844B (zh) 2017-11-06 2019-01-21 Industrial Technology Research Institute 薄膜電晶體及其製造方法
KR20190061872A (ko) * 2017-11-28 2019-06-05 주식회사 원익아이피에스 비정질 실리콘막의 형성 방법
US10768532B2 (en) * 2018-05-15 2020-09-08 International Business Machines Corporation Co-optimization of lithographic and etching processes with complementary post exposure bake by laser annealing
JP7130548B2 (ja) * 2018-07-30 2022-09-05 東京エレクトロン株式会社 成膜方法及び成膜装置
TWI699892B (zh) * 2018-09-21 2020-07-21 友達光電股份有限公司 電子裝置及其製造方法
US10672797B2 (en) * 2018-09-30 2020-06-02 Chongqing Hkc Optoelectronics Technology Co., Ltd. Array substrate, method for fabricating array substrate and display
US10748759B2 (en) 2019-01-15 2020-08-18 Applied Materials, Inc. Methods for improved silicon nitride passivation films
US11037851B2 (en) 2019-08-30 2021-06-15 Applied Materials, Inc. Nitrogen-rich silicon nitride films for thin film transistors
US11495512B2 (en) * 2020-04-30 2022-11-08 Wisconsin Alumni Research Foundation Flexible transistors with near-junction heat dissipation
TWI756757B (zh) * 2020-07-28 2022-03-01 國立中山大學 薄膜電晶體的製造方法

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5773174A (en) * 1980-10-24 1982-05-07 Semiconductor Energy Lab Co Ltd Manufacturing apparatus for coating film
JP2633551B2 (ja) * 1987-03-18 1997-07-23 株式会社東芝 薄膜形成方法
KR920010885A (ko) 1990-11-30 1992-06-27 카나이 쯔또무 박막반도체와 그 제조방법 및 제조장치 및 화상처리장치
CN1052116C (zh) * 1994-06-15 2000-05-03 精工爱普生株式会社 薄膜半导体器件的制造方法
AUPM982294A0 (en) 1994-12-02 1995-01-05 Pacific Solar Pty Limited Method of manufacturing a multilayer solar cell
JPH08288271A (ja) * 1995-04-18 1996-11-01 Sony Corp 成膜方法およびこれに用いる成膜装置
WO1997022141A1 (fr) * 1995-12-14 1997-06-19 Seiko Epson Corporation Procede de fabrication d'un film semi-conducteur mince et dispositif obtenu par ce procede
FR2743193B1 (fr) 1996-01-02 1998-04-30 Univ Neuchatel Procede et dispositif de depot d'au moins une couche de silicium hydrogene microcristallin ou nanocristallin intrinseque, et cellule photovoltaique et transistor a couches minces obtenus par la mise en oeuvre de ce procede
JPH10117006A (ja) 1996-08-23 1998-05-06 Kanegafuchi Chem Ind Co Ltd 薄膜光電変換装置
JP2985789B2 (ja) * 1996-08-30 1999-12-06 日本電気株式会社 半導体装置の製造方法
US6730368B1 (en) * 1997-09-25 2004-05-04 Kabushiki Kaisha Toshiba Method of preparing a poly-crystalline silicon film
JPH11102861A (ja) * 1997-09-25 1999-04-13 Toshiba Corp 多結晶シリコン薄膜の製造方法
US6337224B1 (en) 1997-11-10 2002-01-08 Kaneka Corporation Method of producing silicon thin-film photoelectric transducer and plasma CVD apparatus used for the method
EP0994515B1 (en) 1998-10-12 2007-08-22 Kaneka Corporation Method of manufacturing silicon-based thin-film photoelectric conversion device
JP3589581B2 (ja) 1999-02-26 2004-11-17 株式会社カネカ タンデム型の薄膜光電変換装置の製造方法
JP3046965B1 (ja) 1999-02-26 2000-05-29 鐘淵化学工業株式会社 非晶質シリコン系薄膜光電変換装置の製造方法
EP1032052B1 (en) 1999-02-26 2010-07-21 Kaneka Corporation Method of manufacturing silicon based thin film photoelectric conversion device
IT1312150B1 (it) 1999-03-25 2002-04-09 Lpe Spa Perfezionata camera di reazione per reattore epitassiale
TW480554B (en) * 1999-07-22 2002-03-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
DE19935046C2 (de) 1999-07-26 2001-07-12 Schott Glas Plasma-CVD-Verfahren und Vorrichtung zur Herstellung einer mikrokristallinen Si:H-Schicht auf einem Substrat sowie deren Verwendung
JP2001110724A (ja) * 1999-10-06 2001-04-20 Matsushita Electric Ind Co Ltd アモルファスシリコン薄膜とそれを用いたポリシリコン薄膜の製造方法
JP4493779B2 (ja) * 2000-01-31 2010-06-30 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
AU1416601A (en) 2000-03-03 2001-09-17 Matsushita Electric Industrial Co., Ltd. Semiconductor device
JP2001345272A (ja) 2000-05-31 2001-12-14 Canon Inc シリコン系薄膜の形成方法、シリコン系薄膜及び光起電力素子
JP2001168100A (ja) * 2000-08-25 2001-06-22 Seiko Epson Corp 半導体装置の製造方法
JP2004523878A (ja) * 2000-08-28 2004-08-05 アプライド　マテリアルズ　インコーポレイテッド ガラス基板の予備ポリコーティング
US6566159B2 (en) 2000-10-04 2003-05-20 Kaneka Corporation Method of manufacturing tandem thin-film solar cell
JP2002176180A (ja) * 2000-12-06 2002-06-21 Hitachi Ltd 薄膜半導体素子及びその製造方法
JP4610080B2 (ja) * 2000-12-25 2011-01-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7026219B2 (en) * 2001-02-12 2006-04-11 Asm America, Inc. Integration of high k gate dielectric
TW523931B (en) * 2001-02-20 2003-03-11 Hitachi Ltd Thin film transistor and method of manufacturing the same
JP4433131B2 (ja) 2001-03-22 2010-03-17 キヤノン株式会社 シリコン系薄膜の形成方法
US6649032B2 (en) * 2001-05-21 2003-11-18 Sharp Laboratories Of America, Inc. System and method for sputtering silicon films using hydrogen gas mixtures
US6869838B2 (en) * 2002-04-09 2005-03-22 Applied Materials, Inc. Deposition of passivation layers for active matrix liquid crystal display (AMLCD) applications
JP2003264198A (ja) * 2003-02-06 2003-09-19 Nec Corp 薄膜トランジスタおよび薄膜トランジスタを用いた電子機器
JP4341062B2 (ja) * 2003-02-12 2009-10-07 日本電気株式会社 薄膜トランジスタおよびその製造方法
US6759277B1 (en) 2003-02-27 2004-07-06 Sharp Laboratories Of America, Inc. Crystalline silicon die array and method for assembling crystalline silicon sheets onto substrates
JP2005004183A (ja) * 2003-05-20 2005-01-06 Advanced Lcd Technologies Development Center Co Ltd 発光型表示装置
JP2005247678A (ja) * 2004-02-03 2005-09-15 Seiko Epson Corp 酸化シリコン膜の形成方法および酸化シリコン膜
US8083853B2 (en) 2004-05-12 2011-12-27 Applied Materials, Inc. Plasma uniformity control by gas diffuser hole design
US8119210B2 (en) * 2004-05-21 2012-02-21 Applied Materials, Inc. Formation of a silicon oxynitride layer on a high-k dielectric material
US7429410B2 (en) 2004-09-20 2008-09-30 Applied Materials, Inc. Diffuser gravity support
KR100718837B1 (ko) 2004-12-30 2007-05-16 삼성전자주식회사 반구형 실리콘을 갖는 캐패시터의 제조 방법 및 이를이용한 반도체 장치의 제조 방법
US7816236B2 (en) 2005-02-04 2010-10-19 Asm America Inc. Selective deposition of silicon-containing films
US8709162B2 (en) 2005-08-16 2014-04-29 Applied Materials, Inc. Active cooling substrate support
US7829159B2 (en) * 2005-12-16 2010-11-09 Asm Japan K.K. Method of forming organosilicon oxide film and multilayer resist structure
JP5309426B2 (ja) 2006-03-29 2013-10-09 株式会社Ｉｈｉ 微結晶シリコン膜形成方法及び太陽電池
US7655542B2 (en) 2006-06-23 2010-02-02 Applied Materials, Inc. Methods and apparatus for depositing a microcrystalline silicon film for photovoltaic device
JP5105842B2 (ja) * 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
KR101344483B1 (ko) * 2007-06-27 2013-12-24 삼성전자주식회사 박막 트랜지스터
US8334537B2 (en) * 2007-07-06 2012-12-18 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP5395384B2 (ja) * 2007-09-07 2014-01-22 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP4606450B2 (ja) * 2007-11-05 2011-01-05 株式会社日立製作所 表示装置
JP5469851B2 (ja) * 2007-11-27 2014-04-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101412761B1 (ko) * 2008-01-18 2014-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP5306705B2 (ja) * 2008-05-23 2013-10-02 株式会社半導体エネルギー研究所 半導体装置
US8258511B2 (en) * 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
JP5564331B2 (ja) * 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN112447130A (zh) * 2009-10-21 2021-03-05 株式会社半导体能源研究所 显示装置和包括显示装置的电子设备
KR101952065B1 (ko) * 2009-11-06 2019-02-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 동작 방법
JP2011139052A (ja) * 2009-12-04 2011-07-14 Semiconductor Energy Lab Co Ltd 半導体記憶装置

Also Published As

Publication number Publication date
CN103828061A (zh) 2014-05-28
KR20180118803A (ko) 2018-10-31
TWI550722B (zh) 2016-09-21
TW201320199A (zh) 2013-05-16
US20130087783A1 (en) 2013-04-11
WO2013052298A1 (en) 2013-04-11
KR20140074352A (ko) 2014-06-17
KR101912888B1 (ko) 2018-12-28
US9287137B2 (en) 2016-03-15
JP6204917B2 (ja) 2017-09-27
JP2015501078A (ja) 2015-01-08
CN103828061B (zh) 2018-02-13

Similar Documents

Publication Publication Date Title
KR101912888B1 (ko) 아르곤 가스 희석으로 실리콘 함유 층을 증착하기 위한 방법들
KR101670425B1 (ko) 금속 산질화물 ｔｆｔ들을 위한 캡핑 층들
KR100327086B1 (ko) 박막 반도체 장치의 제조방법, 박막 반도체 장치,액정표시장치 및 전자기기
US9123707B2 (en) Methods for forming a hydrogen free silicon containing dielectric film
EP2741335B1 (en) Transistors, methods of manufacturing transistors, and electronic devices including transistors
US7833885B2 (en) Microcrystalline silicon thin film transistor
JP5965658B2 (ja) 半導体膜の作製方法
US8039844B2 (en) Microcrystalline silicon thin film transistor and method for manufacturing the same
US10170569B2 (en) Thin film transistor fabrication utlizing an interface layer on a metal electrode layer
US11728412B2 (en) Method for manufacturing thin film transistor, and display panel
WO2020257314A1 (en) Method of forming inductively coupled high density plasma films for thin film transistor structures
JP2004288864A (ja) 薄膜半導体、薄膜トランジスタの製造方法、電気光学装置及び電子機器
US10748759B2 (en) Methods for improved silicon nitride passivation films
CN114927532B (zh) 阵列基板及其制作方法和显示面板
JP2009111302A (ja) 半導体装置およびその製造方法
WO2023224792A1 (en) Regeneration anneal of metal oxide thin-film transistors

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant