KR20190061872A - 비정질 실리콘막의 형성 방법 - Google Patents

비정질 실리콘막의 형성 방법 Download PDF

Info

Publication number
KR20190061872A
KR20190061872A KR1020170160691A KR20170160691A KR20190061872A KR 20190061872 A KR20190061872 A KR 20190061872A KR 1020170160691 A KR1020170160691 A KR 1020170160691A KR 20170160691 A KR20170160691 A KR 20170160691A KR 20190061872 A KR20190061872 A KR 20190061872A
Authority
KR
South Korea
Prior art keywords
amorphous silicon
film
silicon film
plasma
power source
Prior art date
Application number
KR1020170160691A
Other languages
English (en)
Inventor
신창학
최영철
Original Assignee
주식회사 원익아이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 원익아이피에스 filed Critical 주식회사 원익아이피에스
Priority to KR1020170160691A priority Critical patent/KR20190061872A/ko
Priority to CN201811275135.3A priority patent/CN109841499B/zh
Priority to TW107139538A priority patent/TWI700386B/zh
Priority to US16/199,046 priority patent/US10529565B2/en
Publication of KR20190061872A publication Critical patent/KR20190061872A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

본 발명은 플라즈마를 형성하기 위한 전원을 챔버에 인가하지 않은 상태에서, 하부막이 형성된 기판 상에 반응가스 및 불활성가스를 공급하고 안정화 시키는 제 1 단계; 상기 챔버에 고주파(HF) 전원을 500 내지 700 W의 파워로 인가하면서 동시에 저주파(LF) 전원을 300 W 이하의 파워로 인가함으로써 형성된 상기 반응가스의 플라즈마를 이용하여 상기 하부막 상에 비정질 실리콘막을 증착하는 제 2 단계; 상기 챔버 내에 퍼지가스를 제공하는 제 3 단계; 및 상기 챔버를 펌핑하는 제 4 단계;를 포함하는 비정질 실리콘막의 형성 방법을 제공한다.

Description

비정질 실리콘막의 형성 방법{Method of fabricating amorphous silicon layer}
본 발명은 물질막의 형성 방법에 관한 것으로서, 보다 상세하게는 비정질 실리콘막의 형성 방법에 관한 것이다.
증착된 비정질 실리콘막은 표면 조도나 두께 균일도의 변동폭이 커서 공정 마진이 낮은 문제점을 가진다. 또한, 하부막과 비정질 실리콘막 간의 접합력이 약해 막이 박리되는 현상도 나타난다. 또한 비정질 실리콘막의 표면 조도가 불량하여 후속 공정의 안정화가 어려운 문제점도 있다.
관련 선행기술로는 대한민국 공개공보 제2009-0116433호(2009.11.11.공개, 발명의 명칭: 비정질 실리콘 박막 형성 방법)가 있다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 하부막과의 접합력이 개선되며, 막질이 개선되고, 표면 조도를 개선시킬 수 있는 비정질 실리콘막의 형성 방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
상기 과제를 해결하기 위한 본 발명의 일 관점에 따른 비정질 실리콘막의 형성 방법을 제공한다. 상기 비정질 실리콘막의 형성 방법은 플라즈마를 형성하기 위한 전원을 챔버에 인가하지 않은 상태에서, 하부막이 형성된 기판 상에 반응가스 및 불활성가스를 공급하고 안정화 시키는 제 1 단계; 상기 챔버에 고주파(HF) 전원을 500 내지 700 W의 파워로 인가하면서 동시에 저주파(LF) 전원을 상기 고주파 전원의 파워 보다 낮은 파워로 인가함으로써 형성된 상기 반응가스의 플라즈마를 이용하여 상기 하부막 상에 비정질 실리콘막을 증착하는 제 2 단계; 상기 챔버 내에 퍼지가스를 제공하는 제 3 단계; 및 상기 챔버를 펌핑하는 제 4 단계;를 포함한다.
상기 비정질 실리콘막의 형성 방법에서, 상기 저주파 전원의 파워는 200W 이상 600W 미만일 수 있다.
상기 비정질 실리콘막의 형성 방법에서, 상기 저주파 전원의 파워는 200W 이상 300W 이하일 수 있다.
상기 비정질 실리콘막의 형성 방법에서, 상기 반응가스는 모노실란, 다이실란 및 트리실란 가스 중에서 선택된 적어도 어느 하나를 포함하며, 상기 불활성가스는 헬륨(He), 네온(Ne), 및 아르곤(Ar) 중에서 선택된 적어도 어느 하나의 가스를 포함할 수 있다.
상기 비정질 실리콘막의 형성 방법에서, 상기 비정질 실리콘막은 두께가 500Å 이하이며, 상기 하부막은 SOH막, TiN막, SiCN막 및 SiON막 중에서 선택된 어느 하나일 수 있다.
상기 비정질 실리콘막의 형성 방법에서, 상기 비정질 실리콘막은 두께가 800Å 이상이며, 상기 하부막은 산화실리콘막 및 질화실리콘막 중에서 선택된 어느 하나일 수 있다.
상기 비정질 실리콘막의 형성 방법에서, 상기 고주파 전원은 13.56 MHz 내지 27.12 MHz의 주파수를 가지며, 상기 저주파 전원은 300 KHz 내지 600 KHz의 주파수를 가질 수 있다. 예를 들어, 상기 고주파 전원은 13.56 MHz의 주파수를 가지고, 상기 저주파 전원은 370 KHz의 주파수를 가질 수 있다.
상기 비정질 실리콘막의 형성 방법에서, 상기 제 2 단계는 150 내지 550℃의 공정온도에서 수행될 수 있다.
상기한 바와 같이 이루어진 본 발명의 일부 실시예들에 따르면, 하부막과의 접합력이 개선되며, 막질이 개선되고, 표면 조도를 개선시킬 수 있는 비정질 실리콘막의 형성 방법을 제공할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 비정질 실리콘막의 형성 방법을 도해하는 순서도이다.
도 2 및 도 3은 본 발명의 일 실시예에 따른 플라즈마 강화 화학기상증착 공정에 의한 비정질 실리콘 박막 형성 방법을 구현하는 박막 형성 장치의 구성을 개념적으로 도해하는 도면들이다.
도 4a 및 도 4b는 각각 본 발명의 제 1 비교예 및 제 2 비교예에 따른 플라즈마 강화 화학기상증착 공정에 의한 비정질 실리콘막의 형성 방법을 도해하는 순서도이다.
도 5는 본 발명의 실험예에서 다양한 하부막에 따른 비정질 실리콘막의 접합 상태를 나타내고 하부막의 손상 여부를 나타내는 사진들이다.
도 6은 본 발명의 실험예에서 스토리지 노드 하드 마스크(storage node hard mask)로 적용하기 위하여 형성한 두께가 상대적으로 두꺼운 비정질 실리콘막의 성막 이슈를 확인하는 사진들이다.
도 7은 본 발명의 실험예에서 형성된 비정질 실리콘막의 표면 조도를 비교하여 나타낸 표이다.
도 8 및 도 9는 본 발명의 실험예에서 질화막 상에 형성된 비정질 실리콘막의 모폴로지(morphology)를 비교하여 나타낸 표이다.
명세서 전체에 걸쳐서, 막, 영역 또는 기판 등과 같은 하나의 구성요소가 다른 구성요소 "상에" 위치한다고 언급할 때는, 상기 하나의 구성요소가 직접적으로 상기 다른 구성요소 "상에" 접촉하거나, 그 사이에 개재되는 또 다른 구성요소들이 존재할 수 있다고 해석될 수 있다. 반면에, 하나의 구성요소가 다른 구성요소 "직접적으로 상에" 위치한다고 언급할 때는, 그 사이에 개재되는 다른 구성요소들이 존재하지 않는다고 해석된다.
본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명 사상의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것일 수 있다. 동일한 부호는 동일한 요소를 지칭한다.
본 발명에서 언급하는 고주파 전원과 저주파 전원은 챔버 내에 플라즈마를 형성하기 위하여 인가되는 전원으로서, RF 전력의 주파수 범위를 기준으로 상대적으로 구분될 수 있다. 예를 들어, 고주파 전원은 3 MHz 내지 30 MHz의 주파수 범위를 가지며, 엄격하게는, 13.56 MHz 내지 27.12 MHz의 주파수 범위를 가질 수 있다. 저주파 전원은 30 KHz 내지 3000 KHz의 주파수 범위를 가지며, 엄격하게는, 300 KHz 내지 600 KHz의 주파수 범위를 가질 수 있다.
본 발명에서 언급하는 플라즈마는 다이렉트 플라즈마(direct plasma) 방식에 의하여 형성될 수 있다. 상기 다이렉트 플라즈마 방식은, 예를 들어, 전처리가스, 반응가스 및/또는 후처리가스를 전극과 기판 사이의 처리공간에 공급하고 주파수 전원을 인가함으로써, 전처리가스, 반응가스 및/또는 후처리가스의 플라즈마가 챔버 내부의 처리공간에서 직접 형성되는 방식을 포함한다.
편의상, 본 발명에서는 플라즈마를 이용하여 특정 가스를 활성화시킨 상태를 ‘특정 가스의 플라즈마’라고 명명한다. 예를 들어, 플라즈마를 이용하여 모노실란 가스를 활성화시킨 상태를 모노실란 플라즈마라고 명명하고, 플라즈마를 이용하여 암모니아(NH3) 가스를 활성화시킨 상태를 암모니아(NH3) 플라즈마라고 명명하고, 플라즈마를 이용하여 암모니아(NH3) 가스 및 질소(N2) 가스를 함께 활성화시킨 상태를 암모니아(NH3) 및 질소(N2) 플라즈마라고 명명한다.
도 1은 본 발명의 일 실시예에 따른 플라즈마 강화 화학기상증착 공정에 의한 비정질 실리콘막의 형성 방법을 도해하는 순서도이고, 도 2 및 도 3은 본 발명의 일 실시예에 따른 플라즈마 강화 화학기상증착 공정에 의한 비정질 실리콘막의 형성 방법을 구현하는 박막 형성 장치의 구성을 개념적으로 도해하는 도면들이다.
본 발명의 일 실시예에 따른 플라즈마 강화 화학기상증착 공정에 의한 비정질 실리콘막의 형성 방법은 챔버(40) 내에 반응가스 및 불활성가스를 공급하고 안정화 시키는 제 1 단계(S110), 챔버(40)에 상기 반응가스의 플라즈마를 이용하여 기판(W) 상에 비정질 실리콘막을 증착하는 제 2 단계(S130), 챔버(40) 내에 퍼지가스를 제공하는 제 3 단계(S140) 및 챔버(40)를 펌핑하는 제 4 단계(S150)를 포함한다.
상기 제 1 단계(S110)는, 플라즈마를 형성하기 위한 전원을 챔버(40)에 인가하지 않은 상태에서, 하부막이 형성된 기판(W) 상에 반응가스 및 불활성가스를 공급하고 안정화 시키는 단계이다. 상기 반응가스는 모노실란, 다이실란 및 트리실란 가스 중에서 선택된 적어도 어느 하나를 포함하며, 상기 불활성가스는 헬륨(He), 네온(Ne), 및 아르곤(Ar) 중에서 선택된 적어도 어느 하나의 가스를 포함할 수 있다. 비정질 실리콘막을 증착하기 전의 기판(W)은 기판(W) 상에 하부막이 먼저 형성되어 있을 수 있다. 즉, 비정질 실리콘막은 상기 하부막과 접하여 하부막 상에 증착된다.
상기 제 2 단계(S130)는, 챔버(40)에 고주파(HF) 전원을 500 내지 700 W의 파워로 인가하면서 동시에 저주파(LF) 전원을 상기 고주파 전원의 파워 보다 낮은 파워로 인가함으로써 형성된 상기 반응가스의 플라즈마를 이용하여 상기 하부막 상에 비정질 실리콘막을 증착하는 단계이다.
상기 저주파 전원의 파워는 200W 이상 600W 미만일 수 있다. 더욱 엄격하게는, 상기 저주파 전원의 파워는 200W 이상 300W 이하일 수 있다.
고주파 전원은 3 MHz 내지 30 MHz의 주파수 범위를 가지며, 엄격하게는, 13.56 MHz 내지 27.12 MHz의 주파수 범위를 가질 수 있다. 저주파 전원은 30 KHz 내지 3000 KHz의 주파수 범위를 가지며, 엄격하게는, 300 KHz 내지 600 KHz의 주파수 범위를 가질 수 있다. 예를 들어, 상기 고주파 전원은 13.56 MHz의 주파수를 가지고, 상기 저주파 전원은 370 KHz의 주파수를 가질 수 있다.
고주파 전원을 이용한 플라즈마는 저주파 전원을 이용한 플라즈마에 비하여라디컬(radical) 입자의 운동 에너지는 낮으며, 플라즈마 밀도는 높아지고, 증착속도는 상대적으로 낮으며, 시스(sheath) 영역이 작아진다. 한편, 저주파 전원을 이용한 플라즈마는 고주파 전원을 이용한 플라즈마에 비하여 라디컬(radical) 입자의 운동 에너지가 높기 때문에 하부막으로부터 수소기를 잘 떨어지게 할 수 있다.
상기 비정질 실리콘막은 상기 하부막과 접하여 상기 하부막 상에 증착될 수 있다. 일 예로, 상기 하부막은 SOH막, TiN막, SiCN막 및 SiON막 중에서 선택된 어느 하나일 수 있으며, 이 경우, 상기 비정질 실리콘막은 스토퍼 하드 마스크(stopper hard mask)일 수 있는 바, 상기 비정질 실리콘막의 두께는 500Å 이하로 상대적으로 얇을 수 있다. 다른 예로, 상기 하부막은 산화실리콘막 및 질화실리콘막 중에서 선택된 어느 하나일 수 있으며, 이 경우, 상기 비정질 실리콘막은 스토리지 노드 하드 마스크(storage node hard mask)일 수 있는 바, 상기 비정질 실리콘막의 두께는 800Å 이상으로 상대적으로 두꺼울 수 있다.
비정질 실리콘막을 증착하는 제 2 단계(S130)는, 예를 들어, 플라즈마 강화 화학기상증착(PECVD, plasma enhanced chemical vapor deposition) 공정일 수 있다. 화학기상증착(CVD) 공정에서는 챔버 내의 기판 상에 반응가스를 근접시켜 주입하되, 후속적으로, 반응가스는 대상체 표면에서 반응하여 대상체 표면 상에 박막을 형성하고 증착 공정 이후의 반응 부산물은 챔버로부터 제거된다. 반응가스의 반응에 필요한 에너지로서 열을 인가하는 경우 500℃ 내지 1000℃ 이상의 온도를 필요로 할 수 있으나 이와 같은 증착 온도는 주변 구성 요소에 바람직하지 않은 영향을 미칠 수 있다. 이와 같은 이유 때문에, 본 발명의 일 실시예에 따른 비정질 실리콘막의 형성 방법은 반응 온도를 감소시키고자 하는 CVD 공정에서 실용화된 방법 중의 하나로서 반응가스의 적어도 일부를 이온화하는 플라즈마 강화 화학기상증착 공정을 증착 단계(S200)에서 채용할 수 있다. 플라즈마 강화 화학기상증착 공정을 이용한 상기 제 2 단계(S130)는 150 내지 550℃의 공정온도에서 수행될 수 있다. 더욱 엄격하게는, 상기 제 2 단계(S130)는 390 내지 410℃의 공정온도에서 최적화될 수 있다
도 2 및 도 3을 참조하여, 이러한 듀얼 주파수 전원의 인가 방식을 설명한다. 기판(W)이 장입될 수 있는 챔버(40)는 샤워헤드(42) 및 스테이지 히터(44)를 포함할 수 있다. 기판(W)은 스테이지 히터(44) 상에 장착된다. 플라즈마를 생성하기 위한 RF 전력이 전극의 역할을 담당하는 샤워헤드(42) 및/또는 스테이지 히터(44)에 인가되어 샤워헤드(42) 및 스테이지 히터(44) 사이의 공간에 플라즈마(P)가 형성된다. RF 전력이 생성되는 제너레이터(10, 20)와 챔버(40) 사이에 매칭부(15, 25, 35)가 개재되어 정합을 구현할 수도 있다.
도 2를 참조하면, 제 1 제너레이터(10)에서 생성된 저주파 RF 전원 및 제 2 제너레이터(20)에서 생성된 고주파 RF 전원은 전극의 역할을 담당하는 샤워헤드(42)에 모두 인가될 수 있다. 저주파 전원이 인가되는 전극 및 고주파 전원이 인가되는 전극은 모두 챔버 내에서 기판(W) 보다 상부에 위치할 수 있다.
도 3을 참조하면, 제 1 제너레이터(10)에서 생성된 저주파 RF 전원이 전극의 역할을 담당하는 샤워헤드(42)에 인가되고, 제 2 제너레이터(20)에서 생성된 고주파 RF 전원이 전극의 역할을 담당하는 스테이지 히터(44)에 인가될 수 있다. 즉, 저주파 전원이 인가되는 전극은 챔버 내에서 기판(W) 보다 상부에 위치하며, 고주파 전원이 인가되는 전극은 챔버 내에서 기판(W) 보다 하부에 위치할 수 있다.
비정질 실리콘막의 증착 단계인 제 2 단계(S130)는 가스 안정화 단계인 제 1 단계(S110) 후에, 상기 하부막에 대한 플라즈마 전처리 공정을 별도로 수행하지 않고, 바로 이어서 수행할 수 있다. 여기에서, 상기 플라즈마 전처리를 수행하는 단계는 기판(W)에 형성된 하부막 상에 제 1 플라즈마를 이용하여 암모니아(NH3) 가스를 포함하는 전처리가스를 활성화시켜 상기 하부막을 전처리하는 전처리 단계를 포함할 수 있다.
플라즈마 전처리 공정을 통하여 하부막을 표면처리하면, 후속의 비정질 실리콘막이 매끈하게 증착될 수 있어, 비정질 실리콘막에서 양호한 표면 조도를 구현할 수 있으며, 비정질 실리콘막의 두께 균일도가 개선될 수 있다. 이에 반하여, 본 발명의 일 실시예에 의하면, 고주파 전원과 저주파 전원을 동시에 인가하여 형성한 플라즈마를 이용하여 비정질 실리콘막을 증착함으로써, 가스 안정화 단계인 제 1 단계(S110)와 비정질 실리콘막 증착 단계인 제 2 단계(S130) 사이에 별도의 플라즈마 전처리 단계를 수행하지 않고서도 비정질 실리콘막에서 양호한 표면 조도를 구현할 수 있으며, 비정질 실리콘막의 두께 균일도가 개선될 수 있음을 확인하였는 바, 공정 단계의 단축 효과를 기대할 수 있다.
나아가, 플라즈마 전처리 공정을 통하여 하부막을 표면처리하면, 비정질 실리콘막과 하부막 간의 계면 접합력은 향상될 수 있으나, SOH막과 같은 특정 하부막은 플라즈마 전처리 공정에 의하여 손상을 받을 수 있다는 치명적인 단점을 가진다. 이에 반하여, 본 발명의 일 실시예에 의하면, 고주파 전원과 저주파 전원을 동시에 인가하여 형성한 플라즈마를 이용하여 비정질 실리콘막을 증착함으로써, 가스 안정화 단계인 제 1 단계(S110)와 비정질 실리콘막 증착 단계인 제 2 단계(S130) 사이에 별도의 플라즈마 전처리 단계를 수행하지 않고서도 다양한 하부막과의 접합력을 개선할 수 있음을 확인하였으므로 특정 하부막이 플라즈마 전처리에 의하여 손상되는 것을 근본적으로 차단할 수 있다는 효과를 기대할 수 있다.
한편, 가스 퍼지 단계인 제 3 단계(S140)는 비정질 실리콘막의 증착 단계인 제 2 단계(S130) 후에, 상기 비정질 실리콘막에 대한 플라즈마 후처리 공정을 별도로 수행하지 않고, 바로 이어서 수행할 수 있다. 여기에서, 상기 플라즈마 후처리를 수행하는 단계는 질소기 및 산소기 중 적어도 어느 하나의 성분을 포함하는 플라즈마를 이용하여 상기 비정질 실리콘막의 상부 표면부에 표면처리를 하는 단계를 포함할 수 있다. 플라즈마 후처리 공정을 통하여 비정질 실리콘막을 표면처리하면, 비정질 실리콘막의 상부 계면에서의 수소기를 효과적으로 제거하고 계면 보호막을 형성시킴으로써 후속 건식 공정에서의 건식각율(Dry Etch Rate) 특성을 개선할 수 있다. 이에 반하여, 본 발명의 일 실시예에 의하면, 고주파 전원과 저주파 전원을 동시에 인가하여 형성한 플라즈마를 이용하여 비정질 실리콘막을 증착함으로써, 비정질 실리콘막 증착 단계인 제 2 단계(S130)와 가스 퍼지 단계인 제 3 단계(S140) 사이에 별도의 플라즈마 후처리 단계를 수행하지 않고서도 비정질 실리콘막의 상부 계면에서의 수소기를 효과적으로 제거하고 계면 보호막을 형성시킬 수 있으므로 공정 단계의 단축 효과를 기대할 수 있다.
이하에서는, 본 발명의 다양한 실험예들에 따른 비정질 실리콘막의 형성 방법에서 구현된 막질의 특성들을 비교함으로써 본 발명의 기술적 사상을 예시적으로 설명한다.
도 4a 및 도 4b는 각각 본 발명의 제 1 비교예 및 제 2 비교예에 따른 플라즈마 강화 화학기상증착 공정에 의한 비정질 실리콘막의 형성 방법을 도해하는 순서도이다.
도 4a 및 도 4b를 참조하면, 가스 안정화 단계(S110)는 하부막이 형성된 기판 상에 반응가스 및 불활성가스를 공급하고 안정화 시키는 단계이고, 증착 단계(S120)는 챔버에 13.56 MHz의 고주파 전원만을 인가함으로서 형성된 반응가스의 플라즈마를 이용하여 하부막 상에 비정질 실리콘막을 증착하는 단계이고, 가스 퍼지 단계(S140)는 챔버 내에 퍼지가스를 제공하는 단계이고, 펌프 단계(S150)는 챔버를 펌핑하는 단계이다. 나아가, 도 4b에 도시된 전처리 단계(S115)는 기판(W)에 형성된 하부막 상에 제 1 플라즈마를 이용하여 암모니아(NH3) 가스를 포함하는 전처리가스를 활성화시켜 상기 하부막을 전처리하는 전처리 단계를 포함할 수 있으며, 후처리 단계(S125)는 질소기 및 산소기 중 적어도 어느 하나의 성분을 포함하는 플라즈마를 이용하여 상기 비정질 실리콘막의 상부 표면부에 표면처리를 하는 단계를 포함할 수 있다.
도 4a에 도시된 본 발명의 제 1 비교예에 따른 방법으로 형성된 비정질 실리콘막은 상대적으로 얇은 두께를 가지는 스토퍼 하드 마스크(stopper hard mask)나 상대적으로 두꺼운 두께를 가지는 스토리지 노드 하드 마스크(storage node hard mask)로 적용될 수 있으나, 하부막(under-layer)의 종류에 따라 비정질 실리콘막의 표면 조도(roughness) 및 균일도(uniformity) 차이가 발생하는 문제점이 나타난다. 또한, 하부막과의 계면 접합력(adhesion)이 약하여 리프팅(lifting)이나 에어 버블(air-bubble) 문제가 나타날 수 있다.
도 4b에 도시된 본 발명의 제 2 비교예에 따른 방법으로 형성된 비정질 실리콘막은 두께가 상대적으로 얇은 스토퍼 하드 마스크로 적용될 수 있으나, 표면처리를 통해 하부막과의 계면 접합력은향상시킬 수 있으나, SOH막과 같은 특정 하부막에서 플라즈마 손상이 발생할 수 있다. 또한, 본 발명의 제 2 비교예에 따른 방법으로 형성된 비정질 실리콘막은 두께가 상대적으로 두꺼운 스토리지 노드 하드 마스크로 적용될 수 있으나, 800Å 이상의 두께를 가지는 비정질 실리콘막 증착 시, 막질 내 칼럼(column) 형태의 불안정한 성막 문제가 발생할 수 있다.
이에 반하여, 상술한 본 발명의 실시예에 따른 방법으로 형성된 비정질 실리콘막은 두께가 상대적으로 얇은 스토퍼 하드 마스크로 적용될 수 있는 바, 플라즈마 전처리 단계를 제외함으로서 하부막 손상을 방지하며 다양한 하부막과의 접합력이 개선되며 표면 조도가 개선된다. 또한, 상술한 본 발명의 실시예에 따른 방법으로 형성된 비정질 실리콘막은 두께가 상대적으로 두꺼운 스토리지 노드 하드 마스크로 적용될 수 있는 바, 두꺼운 비정질 실리콘막의 증착에서도 균일한 막 성장이 확인되며 막질 내 칼럼 형태의 불안정한 성막 문제가 해결된다.
도 5는 본 발명의 실험예에서 다양한 하부막에 따른 비정질 실리콘막의 접합 상태를 나타내고 하부막의 손상 여부를 나타내는 사진들이다. 첫번째 가로행에 나타난 사진들은 다양한 종류의 하부막과 상기 하부막 상에 도 4a의 방법으로 형성된 비정질 실리콘막을 촬영한 사진들이며(비교예1), 두번째 가로행에 나타난 사진들은 다양한 종류의 하부막과 상기 하부막 상에 도 4b의 방법으로 형성된 비정질 실리콘막을 촬영한 사진들이며(비교예2), 세번째 가로행에 나타난 사진들은 다양한 종류의 하부막과 상기 하부막 상에 도 1의 방법으로 형성된 비정질 실리콘막을 촬영한 사진들이다(실시예).
도 5를 참조하면, 본 발명의 비교예에서는 하부막의 종류에 따라 하부막과 비정질 실리콘막의 접합(adhesion) 상태가 불량하거나 하부막이 플라즈마 전처리에 의하여 손상되는 현상을 확인할 수 있다. 구체적으로, 비교예1에서는 하부막이 SiN막 또는 TiN 막일 경우 하부막과 비정질 실리콘막의 접합(adhesion) 상태가 불량함을 확인할 수 있다. 비교예2에서는 하부막이 SOH막일 경우 플라즈마 전처리에 의하여 SOH막이 손상되는 현상을 확인할 수 있다. 이에 반하여, 본 발명의 실시예에서는 모든 종류의 하부막에서 하부막의 손상이 없으며, 하부막과 비정질 실리콘막의 접합 상태가 양호함을 확인할 수 있다.
도 6은 본 발명의 실험예에서 스토리지 노드 하드 마스크(storage node hard mask)로 적용하기 위하여 형성한 두께가 상대적으로 두꺼운 비정질 실리콘막의 성막 이슈를 확인하는 사진들이다. 첫번째 세로열에 나타난 사진들은 하부막 상에 도 4a의 방법으로 형성된 비정질 실리콘막을 촬영한 사진들이며(비교예), 두번째 세로열에 나타난 사진들은 하부막 상에 도 1의 방법으로 형성된 비정질 실리콘막을 촬영한 사진들이다(실시예).
도 6을 참조하면, 본 발명의 비교예에서는 두께가 800Å 이상인 상대적으로 두꺼운 비정질 실리콘막에서 칼럼(column) 형태가 관찰됨을 확인할 수 있다. 이에 반하여, 본 발명의 실시예에서는 두께가 800Å 이상인 상대적으로 두꺼운 비정질 실리콘막에서도 칼럼(column) 형태가 관찰되지 않음을 확인할 수 있다.
도 7은 본 발명의 실험예에서 형성된 비정질 실리콘막의 표면 조도를 비교하여 나타낸 표이다. 첫번째 세로열에 나타난 사진들과 측정값은 하부막 상에 도 4a의 방법으로 형성된 비정질 실리콘막의 표면 조도를 나타낸 것이며(비교예), 두번째 세로열에 나타난 사진들과 측정값은 하부막 상에 도 1의 방법으로 형성된 비정질 실리콘막의 표면 조도를 나타낸 것이다(실시예). 한편, 첫번째 가로행에 나타난 사진들과 측정값은 두께가 500Å 보다 작은 상대적으로 얇은 비정질 실리콘막에 관한 것이며, 두번째 가로행에 나타난 사진들과 측정값은 두께가 2000Å 보다 큰 상대적으로 두꺼운 비정질 실리콘막에 관한 것이다.
도 7을 참조하면, 상대적으로 얇은 비정질 실리콘막에서 표면 조도는 비교예(0.534) 보다 실시예(0.339)에서 개선됨을 확인할 수 있다. 또한, 상대적으로 두꺼운 비정질 실리콘막에서도 표면 조도는 비교예(1.778) 보다 실시예(0.311)에서 더욱 개선됨을 확인할 수 있다.
도 8 및 도 9는 본 발명의 실험예에서 질화막 상에 형성된 비정질 실리콘막의 모폴로지(morphology)를 비교하여 나타낸 표이다.
도 8에서 첫번째 세로열에 나타난 사진들은 고주파(HF) 전원만을 500W의 파워로 인가하여 형성한 플라즈마를 이용하여 비정질 실리콘막을 성막한 것이며, 두번째 세로열에 나타난 사진들은 고주파(HF) 전원을 500W의 파워로 인가하면서 동시에 저주파(LF) 전원을 300W의 파워로 인가하여 형성한 플라즈마를 이용하여 비정질 실리콘막을 성막한 것이며, 세번째 세로열에 나타난 사진들은 고주파(HF) 전원만을 700W의 파워로 인가하여 형성한 플라즈마를 이용하여 비정질 실리콘막을 성막한 것이며, 네번째 세로열에 나타난 사진들은 고주파(HF) 전원을 700W의 파워로 인가하면서 동시에 저주파(LF) 전원을 300W의 파워로 인가하여 형성한 플라즈마를 이용하여 비정질 실리콘막을 성막한 것이다. 한편, 첫번째 가로행의 사진들은 수직 단면 사진이며, 두번째 가로행의 사진들은 틸트한 사진이다.
도 8을 참조하면, 고주파 전원만을 인가하여 형성한 플라즈마를 이용하여 비정질 실리콘막을 성막하는 경우 표면 모폴로지가 양호하지 못함에 반하여, 고주파 전원을 인가하면서 동시에 저주파 전원을 인가하여 형성한 플라즈마를 이용하여 비정질 실리콘막을 성막하는 경우 표면 모폴로지가 개선됨을 확인할 수 있다.
도 9에서 첫번째 사진은 고주파(HF) 전원만을 500W의 파워로 인가하여 형성한 플라즈마를 이용하여 비정질 실리콘막을 성막한 경우에서의 SEM 이미지이며, 두두번째부터 다섯번째 사진은 차례대로 고주파(HF) 전원을 500W의 파워로 인가하면서 동시에 저주파(LF) 전원을 50W, 100W, 200W 및 300W의 파워로 인가하면서 형성한 플라즈마를 이용하여 비정질 실리콘막을 성막한 경우에서의 SEM 이미지이다.
도 9를 참조하면, 고주파(HF) 전원만을 500W의 파워로 인가하여 형성한 플라즈마를 이용하여 비정질 실리콘막을 성막한 경우 비정질 실리콘막의 표면 모폴로지가 양호하지 못함에 반하여, 고주파 전원을 인가하면서 동시에 저주파 전원을 인가하여 형성한 플라즈마를 이용하여 비정질 실리콘막을 성막하는 경우 표면 모폴로지가 개선됨을 확인할 수 있다. 또한, 저주파(LF) 전원의 파워가 50W, 100W 인 경우 보다 200W, 300W 인 경우에서 표면 모폴로지가 더욱 개선됨을 확인할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (9)

  1. 플라즈마를 형성하기 위한 전원을 챔버에 인가하지 않은 상태에서, 하부막이 형성된 기판 상에 반응가스 및 불활성가스를 공급하고 안정화 시키는 제 1 단계;
    상기 챔버에 고주파(HF) 전원을 500 내지 700 W의 파워로 인가하면서 동시에 저주파(LF) 전원을 상기 고주파 전원의 파워 보다 낮은 파워로 인가함으로써 형성된 상기 반응가스의 플라즈마를 이용하여 상기 하부막 상에 비정질 실리콘막을 증착하는 제 2 단계;
    상기 챔버 내에 퍼지가스를 제공하는 제 3 단계; 및
    상기 챔버를 펌핑하는 제 4 단계;
    를 포함하는, 비정질 실리콘막의 형성 방법.
  2. 제 1 항에 있어서,
    상기 저주파 전원의 파워는 200W 이상 600W 미만인 것을 특징으로 하는, 비정질 실리콘막의 형성 방법.
  3. 제 1 항에 있어서,
    상기 저주파 전원의 파워는 200W 이상 300W 이하인 것을 특징으로 하는, 비정질 실리콘막의 형성 방법.
  4. 제 1 항에 있어서,
    상기 반응가스는 모노실란, 다이실란 및 트리실란 가스 중에서 선택된 적어도 어느 하나를 포함하며, 상기 불활성가스는 헬륨(He), 네온(Ne), 및 아르곤(Ar) 중에서 선택된 적어도 어느 하나의 가스를 포함하는, 비정질 실리콘막의 형성 방법.
  5. 제 1 항에 있어서,
    상기 비정질 실리콘막은 두께가 500Å 이하이며, 상기 하부막은 SOH막, TiN막, SiCN막 및 SiON막 중에서 선택된 어느 하나인 것을 특징으로 하는, 비정질 실리콘막의 형성 방법.
  6. 제 1 항에 있어서,
    상기 비정질 실리콘막은 두께가 800Å 이상이며, 상기 하부막은 산화실리콘막 및 질화실리콘막 중에서 선택된 어느 하나인 것을 특징으로 하는, 비정질 실리콘막의 형성 방법.
  7. 제 1 항에 있어서,
    상기 고주파 전원은 13.56 MHz 내지 27.12 MHz의 주파수를 가지며, 상기 저주파 전원은 300 KHz 내지 600 KHz의 주파수를 가지는 것을 특징으로 하는, 비정질 실리콘막의 형성 방법.
  8. 제 7 항에 있어서,
    상기 고주파 전원은 13.56 MHz의 주파수를 가지고, 상기 저주파 전원은 370 KHz의 주파수를 가지는 것을 특징으로 하는, 비정질 실리콘막의 형성 방법.
  9. 제 1 항에 있어서,
    상기 제 2 단계는 150 내지 550℃의 공정온도에서 수행되는 것을 특징으로 하는, 비정질 실리콘막의 형성 방법.
KR1020170160691A 2017-11-28 2017-11-28 비정질 실리콘막의 형성 방법 KR20190061872A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020170160691A KR20190061872A (ko) 2017-11-28 2017-11-28 비정질 실리콘막의 형성 방법
CN201811275135.3A CN109841499B (zh) 2017-11-28 2018-10-30 非晶硅膜的形成方法
TW107139538A TWI700386B (zh) 2017-11-28 2018-11-07 非晶矽膜的形成方法
US16/199,046 US10529565B2 (en) 2017-11-28 2018-11-23 Method of forming amorphous silicon layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170160691A KR20190061872A (ko) 2017-11-28 2017-11-28 비정질 실리콘막의 형성 방법

Publications (1)

Publication Number Publication Date
KR20190061872A true KR20190061872A (ko) 2019-06-05

Family

ID=66632638

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170160691A KR20190061872A (ko) 2017-11-28 2017-11-28 비정질 실리콘막의 형성 방법

Country Status (4)

Country Link
US (1) US10529565B2 (ko)
KR (1) KR20190061872A (ko)
CN (1) CN109841499B (ko)
TW (1) TWI700386B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220012474A (ko) 2020-07-22 2022-02-04 주식회사 원익아이피에스 박막 증착 방법 및 이를 이용한 반도체 소자의 제조방법
CN114050123A (zh) * 2021-10-29 2022-02-15 上海新昇半导体科技有限公司 一种soi晶圆及其最终处理方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59223215A (ja) * 1983-05-31 1984-12-15 Toshiba Corp アモルフアスシリコン成膜装置
US6533907B2 (en) * 2001-01-19 2003-03-18 Symmorphix, Inc. Method of producing amorphous silicon for hard mask and waveguide applications
JP4066332B2 (ja) * 2002-10-10 2008-03-26 日本エー・エス・エム株式会社 シリコンカーバイド膜の製造方法
JP4312630B2 (ja) * 2004-03-02 2009-08-12 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
KR101436564B1 (ko) 2008-05-07 2014-09-02 한국에이에스엠지니텍 주식회사 비정질 실리콘 박막 형성 방법
KR20180118803A (ko) * 2011-10-07 2018-10-31 어플라이드 머티어리얼스, 인코포레이티드 아르곤 가스 희석으로 실리콘 함유 층을 증착하기 위한 방법들
US9117668B2 (en) * 2012-05-23 2015-08-25 Novellus Systems, Inc. PECVD deposition of smooth silicon films
US9304396B2 (en) * 2013-02-25 2016-04-05 Lam Research Corporation PECVD films for EUV lithography
US8895415B1 (en) * 2013-05-31 2014-11-25 Novellus Systems, Inc. Tensile stressed doped amorphous silicon
CN105453222A (zh) * 2013-06-18 2016-03-30 圆益Ips股份有限公司 薄膜制造方法
US9711360B2 (en) * 2015-08-27 2017-07-18 Applied Materials, Inc. Methods to improve in-film particle performance of amorphous boron-carbon hardmask process in PECVD system
KR102125511B1 (ko) * 2016-08-19 2020-06-23 주식회사 원익아이피에스 비정질 실리콘막의 형성 방법

Also Published As

Publication number Publication date
TWI700386B (zh) 2020-08-01
CN109841499B (zh) 2023-03-14
US20190164755A1 (en) 2019-05-30
CN109841499A (zh) 2019-06-04
US10529565B2 (en) 2020-01-07
TW201925519A (zh) 2019-07-01

Similar Documents

Publication Publication Date Title
US10699903B2 (en) Two-step process for gapfilling high aspect ratio trenches with amorphous silicon film
US8637410B2 (en) Method for metal deposition using hydrogen plasma
US7785658B2 (en) Method for forming metal wiring structure
US7419904B2 (en) Method for forming barrier film and method for forming electrode film
US9748093B2 (en) Pulsed nitride encapsulation
US20050032394A1 (en) Method for improving thickness uniformity of deposited ozone-TEOS silicate glass layers
US6573181B1 (en) Method of forming contact structures using nitrogen trifluoride preclean etch process and a titanium chemical vapor deposition step
US10529565B2 (en) Method of forming amorphous silicon layer
US20070082130A1 (en) Method for foming metal wiring structure
KR102046163B1 (ko) 반도체 소자의 제조방법
KR102146543B1 (ko) 비정질 실리콘막의 형성 방법
KR101942819B1 (ko) 박막 형성 방법
KR102426960B1 (ko) 플라즈마를 이용하여 실리콘 산화막을 형성하는 방법
US20180053652A1 (en) Method of forming amorphous silicon layer
KR20210014483A (ko) 비정질 실리콘막의 형성 방법
KR102513404B1 (ko) SiCN막의 형성 방법
EP3617342B1 (en) Method of depositing silicon nitride
KR20230000564A (ko) 비정질 탄소막의 형성 방법
KR20220018664A (ko) 비정질 탄소막 증착 방법
KR100719805B1 (ko) 전이금속을 첨가한 커패시터 전극 증착 방법
KR20230096722A (ko) 기판 처리 방법 및 pecvd를 이용한 실리콘질화막 증착 방법
KR20230151746A (ko) 기판 처리 방법
KR20210153379A (ko) 기판 처리 장치의 시즈닝 박막 형성 방법
CN114107939A (zh) 金属薄膜沉积方法
CN114846578A (zh) 高硼含量硬掩模材料

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
X601 Decision of rejection after re-examination