KR20190061872A - Method of fabricating amorphous silicon layer - Google Patents

Method of fabricating amorphous silicon layer Download PDF

Info

Publication number
KR20190061872A
KR20190061872A KR1020170160691A KR20170160691A KR20190061872A KR 20190061872 A KR20190061872 A KR 20190061872A KR 1020170160691 A KR1020170160691 A KR 1020170160691A KR 20170160691 A KR20170160691 A KR 20170160691A KR 20190061872 A KR20190061872 A KR 20190061872A
Authority
KR
South Korea
Prior art keywords
amorphous silicon
film
silicon film
plasma
power source
Prior art date
Application number
KR1020170160691A
Other languages
Korean (ko)
Inventor
신창학
최영철
Original Assignee
주식회사 원익아이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 원익아이피에스 filed Critical 주식회사 원익아이피에스
Priority to KR1020170160691A priority Critical patent/KR20190061872A/en
Priority to CN201811275135.3A priority patent/CN109841499B/en
Priority to TW107139538A priority patent/TWI700386B/en
Priority to US16/199,046 priority patent/US10529565B2/en
Publication of KR20190061872A publication Critical patent/KR20190061872A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

The present invention provides a forming method of an amorphous silicon film capable of improving surface roughness. The forming method of an amorphous silicon film comprises: a first step of supplying and stabilizing reactive gas and inert gas on a substrate on which a lower film is formed in a state where a power source for forming plasma is not applied to a chamber; a second step of applying high frequency (HF) power to the chamber at power of 500 to 700 W and simultaneously applying low frequency (LF) power at power of 300 W or less to deposit an amorphous silicon film onto the lower film by using the plasma of the reactive gas; a third step of providing a purge gas in the chamber; and a fourth step of pumping the chamber.

Description

비정질 실리콘막의 형성 방법{Method of fabricating amorphous silicon layer}[0001] The present invention relates to a method of fabricating an amorphous silicon layer,

본 발명은 물질막의 형성 방법에 관한 것으로서, 보다 상세하게는 비정질 실리콘막의 형성 방법에 관한 것이다.The present invention relates to a method of forming a material film, and more particularly, to a method of forming an amorphous silicon film.

증착된 비정질 실리콘막은 표면 조도나 두께 균일도의 변동폭이 커서 공정 마진이 낮은 문제점을 가진다. 또한, 하부막과 비정질 실리콘막 간의 접합력이 약해 막이 박리되는 현상도 나타난다. 또한 비정질 실리콘막의 표면 조도가 불량하여 후속 공정의 안정화가 어려운 문제점도 있다. The deposited amorphous silicon film has a problem that the process margin is low because the variation in surface roughness and thickness uniformity is large. Further, the bonding force between the lower film and the amorphous silicon film is weak and the film is peeled off. In addition, the surface roughness of the amorphous silicon film is poor, which makes it difficult to stabilize the subsequent process.

관련 선행기술로는 대한민국 공개공보 제2009-0116433호(2009.11.11.공개, 발명의 명칭: 비정질 실리콘 박막 형성 방법)가 있다.A related prior art is Korean Patent Laid-Open Publication No. 2009-0116433 (Nov. 11, 2009, entitled Amorphous Silicon Thin Film Forming Method).

본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 하부막과의 접합력이 개선되며, 막질이 개선되고, 표면 조도를 개선시킬 수 있는 비정질 실리콘막의 형성 방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems and it is an object of the present invention to provide a method of forming an amorphous silicon film which improves bonding strength with a lower film, do. However, these problems are exemplary and do not limit the scope of the present invention.

상기 과제를 해결하기 위한 본 발명의 일 관점에 따른 비정질 실리콘막의 형성 방법을 제공한다. 상기 비정질 실리콘막의 형성 방법은 플라즈마를 형성하기 위한 전원을 챔버에 인가하지 않은 상태에서, 하부막이 형성된 기판 상에 반응가스 및 불활성가스를 공급하고 안정화 시키는 제 1 단계; 상기 챔버에 고주파(HF) 전원을 500 내지 700 W의 파워로 인가하면서 동시에 저주파(LF) 전원을 상기 고주파 전원의 파워 보다 낮은 파워로 인가함으로써 형성된 상기 반응가스의 플라즈마를 이용하여 상기 하부막 상에 비정질 실리콘막을 증착하는 제 2 단계; 상기 챔버 내에 퍼지가스를 제공하는 제 3 단계; 및 상기 챔버를 펌핑하는 제 4 단계;를 포함한다. According to an aspect of the present invention, there is provided a method of forming an amorphous silicon film. The amorphous silicon film is formed by supplying a reactive gas and an inert gas onto a substrate on which a lower film is formed and stabilizing the substrate without applying a power source for forming a plasma to the chamber. (HF) power is applied to the chamber at a power of 500 to 700 W while a low-frequency (LF) power is applied at a power lower than the power of the high-frequency power source, plasma is generated on the lower film A second step of depositing an amorphous silicon film; A third step of providing a purge gas in the chamber; And a fourth step of pumping the chamber.

상기 비정질 실리콘막의 형성 방법에서, 상기 저주파 전원의 파워는 200W 이상 600W 미만일 수 있다. In the method of forming the amorphous silicon film, the power of the low frequency power source may be 200 W or more and less than 600 W.

상기 비정질 실리콘막의 형성 방법에서, 상기 저주파 전원의 파워는 200W 이상 300W 이하일 수 있다. In the method of forming the amorphous silicon film, the power of the low frequency power source may be 200 W or more and 300 W or less.

상기 비정질 실리콘막의 형성 방법에서, 상기 반응가스는 모노실란, 다이실란 및 트리실란 가스 중에서 선택된 적어도 어느 하나를 포함하며, 상기 불활성가스는 헬륨(He), 네온(Ne), 및 아르곤(Ar) 중에서 선택된 적어도 어느 하나의 가스를 포함할 수 있다. Wherein the reactive gas comprises at least one selected from the group consisting of monosilane, disilane and trisilane gas, and the inert gas is at least one selected from the group consisting of helium (He), neon (Ne), and argon And may include at least one selected gas.

상기 비정질 실리콘막의 형성 방법에서, 상기 비정질 실리콘막은 두께가 500Å 이하이며, 상기 하부막은 SOH막, TiN막, SiCN막 및 SiON막 중에서 선택된 어느 하나일 수 있다. In the method of forming the amorphous silicon film, the amorphous silicon film may have a thickness of 500 ANGSTROM or less, and the bottom film may be any one selected from an SOH film, a TiN film, a SiCN film, and a SiON film.

상기 비정질 실리콘막의 형성 방법에서, 상기 비정질 실리콘막은 두께가 800Å 이상이며, 상기 하부막은 산화실리콘막 및 질화실리콘막 중에서 선택된 어느 하나일 수 있다. In the method of forming the amorphous silicon film, the amorphous silicon film may have a thickness of 800 ANGSTROM or more, and the bottom film may be any one selected from a silicon oxide film and a silicon nitride film.

상기 비정질 실리콘막의 형성 방법에서, 상기 고주파 전원은 13.56 MHz 내지 27.12 MHz의 주파수를 가지며, 상기 저주파 전원은 300 KHz 내지 600 KHz의 주파수를 가질 수 있다. 예를 들어, 상기 고주파 전원은 13.56 MHz의 주파수를 가지고, 상기 저주파 전원은 370 KHz의 주파수를 가질 수 있다.In the method of forming the amorphous silicon film, the high frequency power source may have a frequency of 13.56 MHz to 27.12 MHz, and the low frequency power source may have a frequency of 300 KHz to 600 KHz. For example, the high frequency power source may have a frequency of 13.56 MHz and the low frequency power source may have a frequency of 370 KHz.

상기 비정질 실리콘막의 형성 방법에서, 상기 제 2 단계는 150 내지 550℃의 공정온도에서 수행될 수 있다. In the method of forming the amorphous silicon film, the second step may be performed at a processing temperature of 150 to 550 ° C.

상기한 바와 같이 이루어진 본 발명의 일부 실시예들에 따르면, 하부막과의 접합력이 개선되며, 막질이 개선되고, 표면 조도를 개선시킬 수 있는 비정질 실리콘막의 형성 방법을 제공할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.According to some embodiments of the present invention as described above, it is possible to provide a method of forming an amorphous silicon film which improves the bonding strength with the lower film, improves the film quality, and improves the surface roughness. Of course, the scope of the present invention is not limited by these effects.

도 1은 본 발명의 일 실시예에 따른 비정질 실리콘막의 형성 방법을 도해하는 순서도이다.
도 2 및 도 3은 본 발명의 일 실시예에 따른 플라즈마 강화 화학기상증착 공정에 의한 비정질 실리콘 박막 형성 방법을 구현하는 박막 형성 장치의 구성을 개념적으로 도해하는 도면들이다.
도 4a 및 도 4b는 각각 본 발명의 제 1 비교예 및 제 2 비교예에 따른 플라즈마 강화 화학기상증착 공정에 의한 비정질 실리콘막의 형성 방법을 도해하는 순서도이다.
도 5는 본 발명의 실험예에서 다양한 하부막에 따른 비정질 실리콘막의 접합 상태를 나타내고 하부막의 손상 여부를 나타내는 사진들이다.
도 6은 본 발명의 실험예에서 스토리지 노드 하드 마스크(storage node hard mask)로 적용하기 위하여 형성한 두께가 상대적으로 두꺼운 비정질 실리콘막의 성막 이슈를 확인하는 사진들이다.
도 7은 본 발명의 실험예에서 형성된 비정질 실리콘막의 표면 조도를 비교하여 나타낸 표이다.
도 8 및 도 9는 본 발명의 실험예에서 질화막 상에 형성된 비정질 실리콘막의 모폴로지(morphology)를 비교하여 나타낸 표이다. 1 is a flow chart illustrating a method of forming an amorphous silicon film according to an embodiment of the present invention.
FIG. 2 and FIG. 3 are conceptual diagrams illustrating the structure of a thin film forming apparatus for implementing a method of forming an amorphous silicon thin film by a plasma enhanced chemical vapor deposition process according to an embodiment of the present invention.
4A and 4B are flowcharts illustrating a method of forming an amorphous silicon film by a plasma enhanced chemical vapor deposition process according to a first comparative example and a second comparative example of the present invention, respectively.
FIG. 5 is a photograph showing the bonding state of the amorphous silicon film according to various bottom films in the experimental example of the present invention and showing whether the bottom film is damaged.
FIG. 6 is a photograph showing the deposition of a relatively thick amorphous silicon film formed for application as a storage node hard mask in the experimental example of the present invention.
7 is a table showing surface roughness of an amorphous silicon film formed in an experiment of the present invention.
FIGS. 8 and 9 are tables showing morphology of an amorphous silicon film formed on a nitride film in an experiment of the present invention.

명세서 전체에 걸쳐서, 막, 영역 또는 기판 등과 같은 하나의 구성요소가 다른 구성요소 "상에" 위치한다고 언급할 때는, 상기 하나의 구성요소가 직접적으로 상기 다른 구성요소 "상에" 접촉하거나, 그 사이에 개재되는 또 다른 구성요소들이 존재할 수 있다고 해석될 수 있다. 반면에, 하나의 구성요소가 다른 구성요소 "직접적으로 상에" 위치한다고 언급할 때는, 그 사이에 개재되는 다른 구성요소들이 존재하지 않는다고 해석된다. It is to be understood that throughout the specification, when an element such as a film, an area, or a substrate is referred to as being "on" another element, the element may directly "contact" It is to be understood that there may be other components intervening between the two. On the other hand, when an element is referred to as being "directly on" another element, it is understood that there are no other elements intervening therebetween.

본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명 사상의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것일 수 있다. 동일한 부호는 동일한 요소를 지칭한다.Embodiments of the present invention will now be described with reference to the drawings schematically illustrating ideal embodiments of the invention. In the figures, for example, variations in the shape shown may be expected, depending on manufacturing techniques and / or tolerances. Accordingly, the embodiments of the present invention should not be construed as limited to the particular shapes of the regions shown herein, but should include, for example, changes in shape resulting from manufacturing. Further, the thickness and the size of each layer in the drawings may be exaggerated for convenience and clarity of explanation. Like numbers refer to like elements.

본 발명에서 언급하는 고주파 전원과 저주파 전원은 챔버 내에 플라즈마를 형성하기 위하여 인가되는 전원으로서, RF 전력의 주파수 범위를 기준으로 상대적으로 구분될 수 있다. 예를 들어, 고주파 전원은 3 MHz 내지 30 MHz의 주파수 범위를 가지며, 엄격하게는, 13.56 MHz 내지 27.12 MHz의 주파수 범위를 가질 수 있다. 저주파 전원은 30 KHz 내지 3000 KHz의 주파수 범위를 가지며, 엄격하게는, 300 KHz 내지 600 KHz의 주파수 범위를 가질 수 있다.The RF power source and the low frequency power source, which are referred to in the present invention, are power sources applied to form a plasma in the chamber and can be relatively divided based on the frequency range of the RF power. For example, the high frequency power source has a frequency range from 3 MHz to 30 MHz and strictly can have a frequency range from 13.56 MHz to 27.12 MHz. The low frequency power source has a frequency range of 30 KHz to 3000 KHz and strictly can have a frequency range of 300 KHz to 600 KHz.

본 발명에서 언급하는 플라즈마는 다이렉트 플라즈마(direct plasma) 방식에 의하여 형성될 수 있다. 상기 다이렉트 플라즈마 방식은, 예를 들어, 전처리가스, 반응가스 및/또는 후처리가스를 전극과 기판 사이의 처리공간에 공급하고 주파수 전원을 인가함으로써, 전처리가스, 반응가스 및/또는 후처리가스의 플라즈마가 챔버 내부의 처리공간에서 직접 형성되는 방식을 포함한다.The plasma referred to in the present invention may be formed by a direct plasma method. In the direct plasma method, for example, a pretreatment gas, a reactive gas, and / or a post-treatment gas are supplied to the processing space between the electrode and the substrate and the frequency power is applied to the pretreatment gas, And the plasma is formed directly in the processing space inside the chamber.

편의상, 본 발명에서는 플라즈마를 이용하여 특정 가스를 활성화시킨 상태를 ‘특정 가스의 플라즈마’라고 명명한다. 예를 들어, 플라즈마를 이용하여 모노실란 가스를 활성화시킨 상태를 모노실란 플라즈마라고 명명하고, 플라즈마를 이용하여 암모니아(NH3) 가스를 활성화시킨 상태를 암모니아(NH3) 플라즈마라고 명명하고, 플라즈마를 이용하여 암모니아(NH3) 가스 및 질소(N2) 가스를 함께 활성화시킨 상태를 암모니아(NH3) 및 질소(N2) 플라즈마라고 명명한다. For convenience, in the present invention, a state in which a specific gas is activated by plasma is referred to as a " plasma of a specific gas ". For example, a state in which a monosilane gas is activated by plasma is referred to as a monosilane plasma, a state in which ammonia (NH 3 ) gas is activated by plasma is referred to as an ammonia (NH 3 ) plasma, A state in which ammonia (NH 3 ) gas and nitrogen (N 2 ) gas are activated together is referred to as ammonia (NH 3 ) and nitrogen (N 2 ) plasma.

도 1은 본 발명의 일 실시예에 따른 플라즈마 강화 화학기상증착 공정에 의한 비정질 실리콘막의 형성 방법을 도해하는 순서도이고, 도 2 및 도 3은 본 발명의 일 실시예에 따른 플라즈마 강화 화학기상증착 공정에 의한 비정질 실리콘막의 형성 방법을 구현하는 박막 형성 장치의 구성을 개념적으로 도해하는 도면들이다. FIG. 1 is a flowchart illustrating a method of forming an amorphous silicon film by a plasma enhanced chemical vapor deposition process according to an embodiment of the present invention. FIGS. 2 and 3 illustrate a plasma enhanced chemical vapor deposition Which schematically illustrate the structure of a thin-film forming apparatus that implements a method of forming an amorphous silicon film by the method of the present invention.

본 발명의 일 실시예에 따른 플라즈마 강화 화학기상증착 공정에 의한 비정질 실리콘막의 형성 방법은 챔버(40) 내에 반응가스 및 불활성가스를 공급하고 안정화 시키는 제 1 단계(S110), 챔버(40)에 상기 반응가스의 플라즈마를 이용하여 기판(W) 상에 비정질 실리콘막을 증착하는 제 2 단계(S130), 챔버(40) 내에 퍼지가스를 제공하는 제 3 단계(S140) 및 챔버(40)를 펌핑하는 제 4 단계(S150)를 포함한다. A method of forming an amorphous silicon film by a plasma enhanced chemical vapor deposition process according to an embodiment of the present invention includes a first step S110 for supplying and stabilizing a reactive gas and an inert gas in a chamber 40, A second step S130 of depositing an amorphous silicon film on the substrate W using the plasma of the reaction gas, a third step S140 of providing purge gas in the chamber 40, and a third step S140 of pumping the chamber 40 Step S150.

상기 제 1 단계(S110)는, 플라즈마를 형성하기 위한 전원을 챔버(40)에 인가하지 않은 상태에서, 하부막이 형성된 기판(W) 상에 반응가스 및 불활성가스를 공급하고 안정화 시키는 단계이다. 상기 반응가스는 모노실란, 다이실란 및 트리실란 가스 중에서 선택된 적어도 어느 하나를 포함하며, 상기 불활성가스는 헬륨(He), 네온(Ne), 및 아르곤(Ar) 중에서 선택된 적어도 어느 하나의 가스를 포함할 수 있다. 비정질 실리콘막을 증착하기 전의 기판(W)은 기판(W) 상에 하부막이 먼저 형성되어 있을 수 있다. 즉, 비정질 실리콘막은 상기 하부막과 접하여 하부막 상에 증착된다. The first step S110 is a step of supplying and stabilizing a reactive gas and an inert gas on the substrate W on which the lower film is formed in a state where a power source for forming a plasma is not applied to the chamber 40. [ The inert gas includes at least one selected from the group consisting of helium (He), neon (Ne), and argon (Ar) can do. The substrate W before the deposition of the amorphous silicon film may have the lower film formed on the substrate W in advance. That is, the amorphous silicon film is deposited on the lower film in contact with the lower film.

상기 제 2 단계(S130)는, 챔버(40)에 고주파(HF) 전원을 500 내지 700 W의 파워로 인가하면서 동시에 저주파(LF) 전원을 상기 고주파 전원의 파워 보다 낮은 파워로 인가함으로써 형성된 상기 반응가스의 플라즈마를 이용하여 상기 하부막 상에 비정질 실리콘막을 증착하는 단계이다. In the second step S130, the reaction is performed by applying a high frequency (HF) power to the chamber 40 at a power of 500 to 700 W while applying a low frequency (LF) power at a power lower than the power of the high frequency power source And depositing an amorphous silicon film on the lower film by using a plasma of a gas.

상기 저주파 전원의 파워는 200W 이상 600W 미만일 수 있다. 더욱 엄격하게는, 상기 저주파 전원의 파워는 200W 이상 300W 이하일 수 있다.The power of the low frequency power source may be 200 W or more and less than 600 W. More strictly, the power of the low frequency power source may be 200 W or more and 300 W or less.

고주파 전원은 3 MHz 내지 30 MHz의 주파수 범위를 가지며, 엄격하게는, 13.56 MHz 내지 27.12 MHz의 주파수 범위를 가질 수 있다. 저주파 전원은 30 KHz 내지 3000 KHz의 주파수 범위를 가지며, 엄격하게는, 300 KHz 내지 600 KHz의 주파수 범위를 가질 수 있다. 예를 들어, 상기 고주파 전원은 13.56 MHz의 주파수를 가지고, 상기 저주파 전원은 370 KHz의 주파수를 가질 수 있다. The high frequency power source has a frequency range from 3 MHz to 30 MHz and strictly can have a frequency range from 13.56 MHz to 27.12 MHz. The low frequency power source has a frequency range of 30 KHz to 3000 KHz and strictly can have a frequency range of 300 KHz to 600 KHz. For example, the high frequency power source may have a frequency of 13.56 MHz and the low frequency power source may have a frequency of 370 KHz.

고주파 전원을 이용한 플라즈마는 저주파 전원을 이용한 플라즈마에 비하여라디컬(radical) 입자의 운동 에너지는 낮으며, 플라즈마 밀도는 높아지고, 증착속도는 상대적으로 낮으며, 시스(sheath) 영역이 작아진다. 한편, 저주파 전원을 이용한 플라즈마는 고주파 전원을 이용한 플라즈마에 비하여 라디컬(radical) 입자의 운동 에너지가 높기 때문에 하부막으로부터 수소기를 잘 떨어지게 할 수 있다.The plasma using a high frequency power source has a lower kinetic energy of radical particles, a higher plasma density, a lower deposition rate, and a smaller sheath area than a plasma using a low frequency power source. On the other hand, the plasma using the low frequency power source has a higher kinetic energy of the radical particles than the plasma using the high frequency power source, so that the hydrogen group can be separated from the lower film well.

상기 비정질 실리콘막은 상기 하부막과 접하여 상기 하부막 상에 증착될 수 있다. 일 예로, 상기 하부막은 SOH막, TiN막, SiCN막 및 SiON막 중에서 선택된 어느 하나일 수 있으며, 이 경우, 상기 비정질 실리콘막은 스토퍼 하드 마스크(stopper hard mask)일 수 있는 바, 상기 비정질 실리콘막의 두께는 500Å 이하로 상대적으로 얇을 수 있다. 다른 예로, 상기 하부막은 산화실리콘막 및 질화실리콘막 중에서 선택된 어느 하나일 수 있으며, 이 경우, 상기 비정질 실리콘막은 스토리지 노드 하드 마스크(storage node hard mask)일 수 있는 바, 상기 비정질 실리콘막의 두께는 800Å 이상으로 상대적으로 두꺼울 수 있다. The amorphous silicon film may be deposited on the lower film in contact with the lower film. For example, the lower film may be any one selected from the SOH film, the TiN film, the SiCN film, and the SiON film. In this case, the amorphous silicon film may be a stopper hard mask, Lt; RTI ID = 0.0 > 500 A < / RTI > As another example, the lower film may be any one selected from a silicon oxide film and a silicon nitride film. In this case, the amorphous silicon film may be a storage node hard mask, the amorphous silicon film having a thickness of 800 Å It can be relatively thick.

비정질 실리콘막을 증착하는 제 2 단계(S130)는, 예를 들어, 플라즈마 강화 화학기상증착(PECVD, plasma enhanced chemical vapor deposition) 공정일 수 있다. 화학기상증착(CVD) 공정에서는 챔버 내의 기판 상에 반응가스를 근접시켜 주입하되, 후속적으로, 반응가스는 대상체 표면에서 반응하여 대상체 표면 상에 박막을 형성하고 증착 공정 이후의 반응 부산물은 챔버로부터 제거된다. 반응가스의 반응에 필요한 에너지로서 열을 인가하는 경우 500℃ 내지 1000℃ 이상의 온도를 필요로 할 수 있으나 이와 같은 증착 온도는 주변 구성 요소에 바람직하지 않은 영향을 미칠 수 있다. 이와 같은 이유 때문에, 본 발명의 일 실시예에 따른 비정질 실리콘막의 형성 방법은 반응 온도를 감소시키고자 하는 CVD 공정에서 실용화된 방법 중의 하나로서 반응가스의 적어도 일부를 이온화하는 플라즈마 강화 화학기상증착 공정을 증착 단계(S200)에서 채용할 수 있다. 플라즈마 강화 화학기상증착 공정을 이용한 상기 제 2 단계(S130)는 150 내지 550℃의 공정온도에서 수행될 수 있다. 더욱 엄격하게는, 상기 제 2 단계(S130)는 390 내지 410℃의 공정온도에서 최적화될 수 있다The second step (S130) of depositing the amorphous silicon film may be, for example, a plasma enhanced chemical vapor deposition (PECVD) process. In the chemical vapor deposition (CVD) process, the reaction gas is injected on the substrate in the chamber in close proximity. Subsequently, the reaction gas reacts at the surface of the object to form a thin film on the surface of the object. Removed. When heat is applied as the energy required for the reaction of the reaction gas, a temperature of 500 ° C to 1000 ° C or more may be required, but such a deposition temperature may have undesirable effects on surrounding components. For this reason, a method of forming an amorphous silicon film according to an embodiment of the present invention is a plasma enhanced chemical vapor deposition process for ionizing at least a part of a reaction gas as one of methods practiced in a CVD process for reducing a reaction temperature May be employed in the deposition step (S200). The second step (S130) using the plasma enhanced chemical vapor deposition process may be performed at a processing temperature of 150 to 550 ° C. Strictly speaking, the second step (S130) can be optimized at a process temperature of 390 to 410 ° C

도 2 및 도 3을 참조하여, 이러한 듀얼 주파수 전원의 인가 방식을 설명한다. 기판(W)이 장입될 수 있는 챔버(40)는 샤워헤드(42) 및 스테이지 히터(44)를 포함할 수 있다. 기판(W)은 스테이지 히터(44) 상에 장착된다. 플라즈마를 생성하기 위한 RF 전력이 전극의 역할을 담당하는 샤워헤드(42) 및/또는 스테이지 히터(44)에 인가되어 샤워헤드(42) 및 스테이지 히터(44) 사이의 공간에 플라즈마(P)가 형성된다. RF 전력이 생성되는 제너레이터(10, 20)와 챔버(40) 사이에 매칭부(15, 25, 35)가 개재되어 정합을 구현할 수도 있다. Referring to FIGS. 2 and 3, a method of applying such a dual frequency power source will be described. The chamber 40 in which the substrate W can be loaded may include a showerhead 42 and a stage heater 44. The substrate W is mounted on the stage heater 44. An RF power for generating a plasma is applied to the showerhead 42 and / or the stage heater 44 serving as an electrode and the plasma P is applied to the space between the showerhead 42 and the stage heater 44 . The matching units 15, 25, and 35 may be interposed between the generators 10 and 20 and the chamber 40 where the RF power is generated to realize the matching.

도 2를 참조하면, 제 1 제너레이터(10)에서 생성된 저주파 RF 전원 및 제 2 제너레이터(20)에서 생성된 고주파 RF 전원은 전극의 역할을 담당하는 샤워헤드(42)에 모두 인가될 수 있다. 저주파 전원이 인가되는 전극 및 고주파 전원이 인가되는 전극은 모두 챔버 내에서 기판(W) 보다 상부에 위치할 수 있다. 2, a low frequency RF power source generated by the first generator 10 and a high frequency RF power source generated by the second generator 20 may be all applied to the showerhead 42 serving as an electrode. The electrode to which the low frequency power source is applied and the electrode to which the high frequency power source is applied may all be located above the substrate W in the chamber.

도 3을 참조하면, 제 1 제너레이터(10)에서 생성된 저주파 RF 전원이 전극의 역할을 담당하는 샤워헤드(42)에 인가되고, 제 2 제너레이터(20)에서 생성된 고주파 RF 전원이 전극의 역할을 담당하는 스테이지 히터(44)에 인가될 수 있다. 즉, 저주파 전원이 인가되는 전극은 챔버 내에서 기판(W) 보다 상부에 위치하며, 고주파 전원이 인가되는 전극은 챔버 내에서 기판(W) 보다 하부에 위치할 수 있다.3, the low-frequency RF power generated by the first generator 10 is applied to the showerhead 42 serving as an electrode, and the high-frequency RF power generated by the second generator 20 acts as an electrode To the stage heater 44, which is in charge of the stage heater 44. That is, the electrode to which the low-frequency power is applied is located above the substrate W in the chamber, and the electrode to which the high-frequency power is applied may be positioned below the substrate W in the chamber.

비정질 실리콘막의 증착 단계인 제 2 단계(S130)는 가스 안정화 단계인 제 1 단계(S110) 후에, 상기 하부막에 대한 플라즈마 전처리 공정을 별도로 수행하지 않고, 바로 이어서 수행할 수 있다. 여기에서, 상기 플라즈마 전처리를 수행하는 단계는 기판(W)에 형성된 하부막 상에 제 1 플라즈마를 이용하여 암모니아(NH3) 가스를 포함하는 전처리가스를 활성화시켜 상기 하부막을 전처리하는 전처리 단계를 포함할 수 있다. The second step (S130) of depositing the amorphous silicon film may be performed immediately after the first step (S110), which is the gas stabilization step, without performing the plasma pretreatment step for the lower film separately. The step of performing the plasma pretreatment may include a pretreatment step of pretreating the lower film by activating a pretreatment gas containing ammonia (NH 3 ) gas using a first plasma on a lower film formed on the substrate W can do.

플라즈마 전처리 공정을 통하여 하부막을 표면처리하면, 후속의 비정질 실리콘막이 매끈하게 증착될 수 있어, 비정질 실리콘막에서 양호한 표면 조도를 구현할 수 있으며, 비정질 실리콘막의 두께 균일도가 개선될 수 있다. 이에 반하여, 본 발명의 일 실시예에 의하면, 고주파 전원과 저주파 전원을 동시에 인가하여 형성한 플라즈마를 이용하여 비정질 실리콘막을 증착함으로써, 가스 안정화 단계인 제 1 단계(S110)와 비정질 실리콘막 증착 단계인 제 2 단계(S130) 사이에 별도의 플라즈마 전처리 단계를 수행하지 않고서도 비정질 실리콘막에서 양호한 표면 조도를 구현할 수 있으며, 비정질 실리콘막의 두께 균일도가 개선될 수 있음을 확인하였는 바, 공정 단계의 단축 효과를 기대할 수 있다. When the surface of the lower film is subjected to a plasma pretreatment process, the subsequent amorphous silicon film can be smoothly deposited, thereby realizing a good surface roughness in the amorphous silicon film and improving the thickness uniformity of the amorphous silicon film. On the other hand, according to an embodiment of the present invention, by depositing an amorphous silicon film using a plasma formed by simultaneously applying a high frequency power source and a low frequency power source, a first step (S110) of gas stabilization step and an amorphous silicon film deposition step It has been confirmed that the excellent surface roughness can be realized in the amorphous silicon film and the uniformity of the thickness of the amorphous silicon film can be improved without performing a separate plasma pretreatment step during the second step S130, Can be expected.

나아가, 플라즈마 전처리 공정을 통하여 하부막을 표면처리하면, 비정질 실리콘막과 하부막 간의 계면 접합력은 향상될 수 있으나, SOH막과 같은 특정 하부막은 플라즈마 전처리 공정에 의하여 손상을 받을 수 있다는 치명적인 단점을 가진다. 이에 반하여, 본 발명의 일 실시예에 의하면, 고주파 전원과 저주파 전원을 동시에 인가하여 형성한 플라즈마를 이용하여 비정질 실리콘막을 증착함으로써, 가스 안정화 단계인 제 1 단계(S110)와 비정질 실리콘막 증착 단계인 제 2 단계(S130) 사이에 별도의 플라즈마 전처리 단계를 수행하지 않고서도 다양한 하부막과의 접합력을 개선할 수 있음을 확인하였으므로 특정 하부막이 플라즈마 전처리에 의하여 손상되는 것을 근본적으로 차단할 수 있다는 효과를 기대할 수 있다. Further, the interface bonding strength between the amorphous silicon film and the lower film can be improved by surface-treating the lower film through the plasma pretreatment process, but a certain lower film such as the SOH film has a fatal disadvantage that it can be damaged by the plasma pretreatment process. On the other hand, according to an embodiment of the present invention, by depositing an amorphous silicon film using a plasma formed by simultaneously applying a high frequency power source and a low frequency power source, a first step (S110) of gas stabilization step and an amorphous silicon film deposition step It has been confirmed that the bonding strength with various lower films can be improved without performing a separate plasma pretreatment step during the second stage (S130). Therefore, it is expected that the specific lower film can be fundamentally prevented from being damaged by the plasma pretreatment .

한편, 가스 퍼지 단계인 제 3 단계(S140)는 비정질 실리콘막의 증착 단계인 제 2 단계(S130) 후에, 상기 비정질 실리콘막에 대한 플라즈마 후처리 공정을 별도로 수행하지 않고, 바로 이어서 수행할 수 있다. 여기에서, 상기 플라즈마 후처리를 수행하는 단계는 질소기 및 산소기 중 적어도 어느 하나의 성분을 포함하는 플라즈마를 이용하여 상기 비정질 실리콘막의 상부 표면부에 표면처리를 하는 단계를 포함할 수 있다. 플라즈마 후처리 공정을 통하여 비정질 실리콘막을 표면처리하면, 비정질 실리콘막의 상부 계면에서의 수소기를 효과적으로 제거하고 계면 보호막을 형성시킴으로써 후속 건식 공정에서의 건식각율(Dry Etch Rate) 특성을 개선할 수 있다. 이에 반하여, 본 발명의 일 실시예에 의하면, 고주파 전원과 저주파 전원을 동시에 인가하여 형성한 플라즈마를 이용하여 비정질 실리콘막을 증착함으로써, 비정질 실리콘막 증착 단계인 제 2 단계(S130)와 가스 퍼지 단계인 제 3 단계(S140) 사이에 별도의 플라즈마 후처리 단계를 수행하지 않고서도 비정질 실리콘막의 상부 계면에서의 수소기를 효과적으로 제거하고 계면 보호막을 형성시킬 수 있으므로 공정 단계의 단축 효과를 기대할 수 있다. Meanwhile, the third step S140, which is the gas purge step, may be performed immediately after the second step S130, which is the deposition step of the amorphous silicon film, without performing the plasma post-treatment process on the amorphous silicon film separately. Here, the step of performing the plasma post-treatment may include a step of surface-treating the upper surface portion of the amorphous silicon film using a plasma containing at least any one of a nitrogen group and an oxygen group. When the amorphous silicon film is subjected to the surface treatment through the plasma post-treatment process, the dry etching rate characteristic in the subsequent dry process can be improved by effectively removing the hydrogen group at the upper interface of the amorphous silicon film and forming the interface protective film. In contrast, according to an embodiment of the present invention, the amorphous silicon film is deposited using a plasma formed by simultaneously applying a high frequency power source and a low frequency power source, and a second step (S130) The hydrogen radicals at the upper interface of the amorphous silicon film can be effectively removed and the interfacial protective film can be formed without performing a separate plasma post-treatment step during the third step (S140), thereby shortening the processing step.

이하에서는, 본 발명의 다양한 실험예들에 따른 비정질 실리콘막의 형성 방법에서 구현된 막질의 특성들을 비교함으로써 본 발명의 기술적 사상을 예시적으로 설명한다. Hereinafter, the technical idea of the present invention will be exemplified by comparing the characteristics of the film quality realized in the method of forming an amorphous silicon film according to various experimental examples of the present invention.

도 4a 및 도 4b는 각각 본 발명의 제 1 비교예 및 제 2 비교예에 따른 플라즈마 강화 화학기상증착 공정에 의한 비정질 실리콘막의 형성 방법을 도해하는 순서도이다. 4A and 4B are flowcharts illustrating a method of forming an amorphous silicon film by a plasma enhanced chemical vapor deposition process according to a first comparative example and a second comparative example of the present invention, respectively.

도 4a 및 도 4b를 참조하면, 가스 안정화 단계(S110)는 하부막이 형성된 기판 상에 반응가스 및 불활성가스를 공급하고 안정화 시키는 단계이고, 증착 단계(S120)는 챔버에 13.56 MHz의 고주파 전원만을 인가함으로서 형성된 반응가스의 플라즈마를 이용하여 하부막 상에 비정질 실리콘막을 증착하는 단계이고, 가스 퍼지 단계(S140)는 챔버 내에 퍼지가스를 제공하는 단계이고, 펌프 단계(S150)는 챔버를 펌핑하는 단계이다. 나아가, 도 4b에 도시된 전처리 단계(S115)는 기판(W)에 형성된 하부막 상에 제 1 플라즈마를 이용하여 암모니아(NH3) 가스를 포함하는 전처리가스를 활성화시켜 상기 하부막을 전처리하는 전처리 단계를 포함할 수 있으며, 후처리 단계(S125)는 질소기 및 산소기 중 적어도 어느 하나의 성분을 포함하는 플라즈마를 이용하여 상기 비정질 실리콘막의 상부 표면부에 표면처리를 하는 단계를 포함할 수 있다.4A and 4B, the gas stabilization step S110 is a step of supplying and stabilizing a reactive gas and an inert gas on the substrate on which the lower film is formed, and the deposition step S120 is a step of applying only a high frequency power of 13.56 MHz Depositing an amorphous silicon film on the lower film using a plasma of the reaction gas formed by the gas purge step (S140), providing purge gas in the chamber, and pumping the chamber (S150) . Further, the pre-processing step S115 shown in FIG. 4B is a pre-processing step of pre-treating the lower film by activating a pretreatment gas containing ammonia (NH 3 ) gas using a first plasma on a lower film formed on the substrate W , And the post-treatment step (S125) may include a step of surface-treating the upper surface portion of the amorphous silicon film using a plasma containing at least one of nitrogen and oxygen.

도 4a에 도시된 본 발명의 제 1 비교예에 따른 방법으로 형성된 비정질 실리콘막은 상대적으로 얇은 두께를 가지는 스토퍼 하드 마스크(stopper hard mask)나 상대적으로 두꺼운 두께를 가지는 스토리지 노드 하드 마스크(storage node hard mask)로 적용될 수 있으나, 하부막(under-layer)의 종류에 따라 비정질 실리콘막의 표면 조도(roughness) 및 균일도(uniformity) 차이가 발생하는 문제점이 나타난다. 또한, 하부막과의 계면 접합력(adhesion)이 약하여 리프팅(lifting)이나 에어 버블(air-bubble) 문제가 나타날 수 있다. The amorphous silicon film formed by the method according to the first comparative example of the present invention shown in FIG. 4A is formed by using a stopper hard mask having a relatively thin thickness or a storage node hard mask having a relatively thick thickness However, the surface roughness and uniformity of the amorphous silicon film may vary depending on the type of the under-layer. In addition, the interface adhesion with the lower film may be weak, resulting in lifting or air-bubble problems.

도 4b에 도시된 본 발명의 제 2 비교예에 따른 방법으로 형성된 비정질 실리콘막은 두께가 상대적으로 얇은 스토퍼 하드 마스크로 적용될 수 있으나, 표면처리를 통해 하부막과의 계면 접합력은향상시킬 수 있으나, SOH막과 같은 특정 하부막에서 플라즈마 손상이 발생할 수 있다. 또한, 본 발명의 제 2 비교예에 따른 방법으로 형성된 비정질 실리콘막은 두께가 상대적으로 두꺼운 스토리지 노드 하드 마스크로 적용될 수 있으나, 800Å 이상의 두께를 가지는 비정질 실리콘막 증착 시, 막질 내 칼럼(column) 형태의 불안정한 성막 문제가 발생할 수 있다. The amorphous silicon film formed by the method according to the second comparative example of the present invention shown in FIG. 4B can be applied as a stopper hard mask having a relatively small thickness, but the interface bonding strength with the lower film can be improved through surface treatment, Plasma damage can occur in certain underlying films such as films. In addition, the amorphous silicon film formed by the method according to the second comparative example of the present invention can be applied as a storage node hard mask having a relatively large thickness. However, in the case of depositing an amorphous silicon film having a thickness of 800 ANGSTROM or more, Unstable deposition problems may occur.

이에 반하여, 상술한 본 발명의 실시예에 따른 방법으로 형성된 비정질 실리콘막은 두께가 상대적으로 얇은 스토퍼 하드 마스크로 적용될 수 있는 바, 플라즈마 전처리 단계를 제외함으로서 하부막 손상을 방지하며 다양한 하부막과의 접합력이 개선되며 표면 조도가 개선된다. 또한, 상술한 본 발명의 실시예에 따른 방법으로 형성된 비정질 실리콘막은 두께가 상대적으로 두꺼운 스토리지 노드 하드 마스크로 적용될 수 있는 바, 두꺼운 비정질 실리콘막의 증착에서도 균일한 막 성장이 확인되며 막질 내 칼럼 형태의 불안정한 성막 문제가 해결된다. On the other hand, the amorphous silicon film formed by the method according to the embodiment of the present invention can be applied as a stopper hard mask having a relatively small thickness, thereby preventing damage to the lower film by excluding the plasma pretreatment step, And the surface roughness is improved. In addition, since the amorphous silicon film formed by the method according to the embodiment of the present invention can be applied as a storage node hard mask having a relatively large thickness, uniform film growth can be confirmed even in the deposition of a thick amorphous silicon film, An unstable filming problem is solved.

도 5는 본 발명의 실험예에서 다양한 하부막에 따른 비정질 실리콘막의 접합 상태를 나타내고 하부막의 손상 여부를 나타내는 사진들이다. 첫번째 가로행에 나타난 사진들은 다양한 종류의 하부막과 상기 하부막 상에 도 4a의 방법으로 형성된 비정질 실리콘막을 촬영한 사진들이며(비교예1), 두번째 가로행에 나타난 사진들은 다양한 종류의 하부막과 상기 하부막 상에 도 4b의 방법으로 형성된 비정질 실리콘막을 촬영한 사진들이며(비교예2), 세번째 가로행에 나타난 사진들은 다양한 종류의 하부막과 상기 하부막 상에 도 1의 방법으로 형성된 비정질 실리콘막을 촬영한 사진들이다(실시예).FIG. 5 is a photograph showing the bonding state of the amorphous silicon film according to various bottom films in the experimental example of the present invention and showing whether the bottom film is damaged. The photographs on the first horizontal row are photographs of various kinds of lower film and the amorphous silicon film formed by the method of FIG. 4A on the lower film (Comparative Example 1), and the photographs on the second horizontal row show various types of films (Comparative Example 2) on the lower film, and the photographs shown in the third horizontal row are photographs of amorphous silicon films formed by the method of FIG. 1 on the lower film and the lower film, (Examples).

도 5를 참조하면, 본 발명의 비교예에서는 하부막의 종류에 따라 하부막과 비정질 실리콘막의 접합(adhesion) 상태가 불량하거나 하부막이 플라즈마 전처리에 의하여 손상되는 현상을 확인할 수 있다. 구체적으로, 비교예1에서는 하부막이 SiN막 또는 TiN 막일 경우 하부막과 비정질 실리콘막의 접합(adhesion) 상태가 불량함을 확인할 수 있다. 비교예2에서는 하부막이 SOH막일 경우 플라즈마 전처리에 의하여 SOH막이 손상되는 현상을 확인할 수 있다. 이에 반하여, 본 발명의 실시예에서는 모든 종류의 하부막에서 하부막의 손상이 없으며, 하부막과 비정질 실리콘막의 접합 상태가 양호함을 확인할 수 있다. Referring to FIG. 5, in the comparative example of the present invention, it is confirmed that the adhesion between the lower film and the amorphous silicon film is poor or the lower film is damaged by the plasma pretreatment depending on the type of the lower film. Specifically, in Comparative Example 1, it can be confirmed that the adhesion between the lower film and the amorphous silicon film is poor when the lower film is a SiN film or a TiN film. In Comparative Example 2, when the SOH film is the lower film, the SOH film is damaged by the plasma pretreatment. On the contrary, in the embodiment of the present invention, it is confirmed that the lower film is not damaged in all kinds of lower films, and the bonding state of the lower film and the amorphous silicon films is good.

도 6은 본 발명의 실험예에서 스토리지 노드 하드 마스크(storage node hard mask)로 적용하기 위하여 형성한 두께가 상대적으로 두꺼운 비정질 실리콘막의 성막 이슈를 확인하는 사진들이다. 첫번째 세로열에 나타난 사진들은 하부막 상에 도 4a의 방법으로 형성된 비정질 실리콘막을 촬영한 사진들이며(비교예), 두번째 세로열에 나타난 사진들은 하부막 상에 도 1의 방법으로 형성된 비정질 실리콘막을 촬영한 사진들이다(실시예).FIG. 6 is a photograph showing the deposition of a relatively thick amorphous silicon film formed for application as a storage node hard mask in the experimental example of the present invention. The photographs shown in the first column are photographs of the amorphous silicon film formed by the method of FIG. 4A on the lower film (comparative example), and the photographs of the second column are photographs of the amorphous silicon film formed on the lower film by the method of FIG. (Examples).

도 6을 참조하면, 본 발명의 비교예에서는 두께가 800Å 이상인 상대적으로 두꺼운 비정질 실리콘막에서 칼럼(column) 형태가 관찰됨을 확인할 수 있다. 이에 반하여, 본 발명의 실시예에서는 두께가 800Å 이상인 상대적으로 두꺼운 비정질 실리콘막에서도 칼럼(column) 형태가 관찰되지 않음을 확인할 수 있다. Referring to FIG. 6, in the comparative example of the present invention, a column shape is observed in a relatively thick amorphous silicon film having a thickness of 800 ANGSTROM or more. On the contrary, in the embodiment of the present invention, it can be confirmed that a column shape is not observed even in a relatively thick amorphous silicon film having a thickness of 800 ANGSTROM or more.

도 7은 본 발명의 실험예에서 형성된 비정질 실리콘막의 표면 조도를 비교하여 나타낸 표이다. 첫번째 세로열에 나타난 사진들과 측정값은 하부막 상에 도 4a의 방법으로 형성된 비정질 실리콘막의 표면 조도를 나타낸 것이며(비교예), 두번째 세로열에 나타난 사진들과 측정값은 하부막 상에 도 1의 방법으로 형성된 비정질 실리콘막의 표면 조도를 나타낸 것이다(실시예). 한편, 첫번째 가로행에 나타난 사진들과 측정값은 두께가 500Å 보다 작은 상대적으로 얇은 비정질 실리콘막에 관한 것이며, 두번째 가로행에 나타난 사진들과 측정값은 두께가 2000Å 보다 큰 상대적으로 두꺼운 비정질 실리콘막에 관한 것이다. 7 is a table showing surface roughness of an amorphous silicon film formed in an experiment of the present invention. The photographs and measured values in the first column show the surface roughness of the amorphous silicon film formed by the method of FIG. 4A on the lower film (comparative example), and the photographs and the measured values in the second column show the surface roughness The surface roughness of the amorphous silicon film formed by the method (Example). On the other hand, the photographs and measurements taken on the first horizontal row are for a relatively thin amorphous silicon film with a thickness of less than 500 angstroms and the photographs and measurements taken on the second horizontal row are for a relatively thick amorphous silicon film .

도 7을 참조하면, 상대적으로 얇은 비정질 실리콘막에서 표면 조도는 비교예(0.534) 보다 실시예(0.339)에서 개선됨을 확인할 수 있다. 또한, 상대적으로 두꺼운 비정질 실리콘막에서도 표면 조도는 비교예(1.778) 보다 실시예(0.311)에서 더욱 개선됨을 확인할 수 있다.Referring to FIG. 7, it can be seen that the surface roughness of the relatively thin amorphous silicon film is improved in the embodiment (0.339) than the comparative example (0.534). It is also confirmed that the surface roughness of the relatively thick amorphous silicon film is further improved in Example (0.311) than in Comparative Example (1.778).

도 8 및 도 9는 본 발명의 실험예에서 질화막 상에 형성된 비정질 실리콘막의 모폴로지(morphology)를 비교하여 나타낸 표이다. FIGS. 8 and 9 are tables showing morphology of an amorphous silicon film formed on a nitride film in an experiment of the present invention.

도 8에서 첫번째 세로열에 나타난 사진들은 고주파(HF) 전원만을 500W의 파워로 인가하여 형성한 플라즈마를 이용하여 비정질 실리콘막을 성막한 것이며, 두번째 세로열에 나타난 사진들은 고주파(HF) 전원을 500W의 파워로 인가하면서 동시에 저주파(LF) 전원을 300W의 파워로 인가하여 형성한 플라즈마를 이용하여 비정질 실리콘막을 성막한 것이며, 세번째 세로열에 나타난 사진들은 고주파(HF) 전원만을 700W의 파워로 인가하여 형성한 플라즈마를 이용하여 비정질 실리콘막을 성막한 것이며, 네번째 세로열에 나타난 사진들은 고주파(HF) 전원을 700W의 파워로 인가하면서 동시에 저주파(LF) 전원을 300W의 파워로 인가하여 형성한 플라즈마를 이용하여 비정질 실리콘막을 성막한 것이다. 한편, 첫번째 가로행의 사진들은 수직 단면 사진이며, 두번째 가로행의 사진들은 틸트한 사진이다. 8, the amorphous silicon film is formed by using a plasma formed by applying only a high frequency (HF) power with a power of 500 W. The photographs shown in the second column show a high frequency (HF) power with a power of 500 W (LF) power with a power of 300 W, and the amorphous silicon film is formed using a plasma formed by applying a low frequency (LF) power at a power of 300 W. The photographs shown in the third column show plasma generated by applying only a high frequency (HF) (HF) power is applied at a power of 700 W while a low frequency (LF) power is applied at a power of 300 W to form an amorphous silicon film. It is. On the other hand, the photographs of the first horizontal row are vertical sectional photographs, and the photographs of the second horizontal row are the tilted photographs.

도 8을 참조하면, 고주파 전원만을 인가하여 형성한 플라즈마를 이용하여 비정질 실리콘막을 성막하는 경우 표면 모폴로지가 양호하지 못함에 반하여, 고주파 전원을 인가하면서 동시에 저주파 전원을 인가하여 형성한 플라즈마를 이용하여 비정질 실리콘막을 성막하는 경우 표면 모폴로지가 개선됨을 확인할 수 있다. 8, when an amorphous silicon film is formed using a plasma formed by applying only a high frequency power source, the surface morphology is not good. On the contrary, when plasma is formed by applying a low frequency power while applying a high frequency power, It can be confirmed that the surface morphology is improved when the silicon film is formed.

도 9에서 첫번째 사진은 고주파(HF) 전원만을 500W의 파워로 인가하여 형성한 플라즈마를 이용하여 비정질 실리콘막을 성막한 경우에서의 SEM 이미지이며, 두두번째부터 다섯번째 사진은 차례대로 고주파(HF) 전원을 500W의 파워로 인가하면서 동시에 저주파(LF) 전원을 50W, 100W, 200W 및 300W의 파워로 인가하면서 형성한 플라즈마를 이용하여 비정질 실리콘막을 성막한 경우에서의 SEM 이미지이다. 9 is an SEM image in the case where an amorphous silicon film is formed by using a plasma formed by applying only a high frequency (HF) power with a power of 500 W. In the second to fifth pictures, a high frequency (HF) Is applied with a power of 500 W and a low frequency (LF) power is applied at a power of 50 W, 100 W, 200 W and 300 W. In this SEM image, an amorphous silicon film is formed using plasma.

도 9를 참조하면, 고주파(HF) 전원만을 500W의 파워로 인가하여 형성한 플라즈마를 이용하여 비정질 실리콘막을 성막한 경우 비정질 실리콘막의 표면 모폴로지가 양호하지 못함에 반하여, 고주파 전원을 인가하면서 동시에 저주파 전원을 인가하여 형성한 플라즈마를 이용하여 비정질 실리콘막을 성막하는 경우 표면 모폴로지가 개선됨을 확인할 수 있다. 또한, 저주파(LF) 전원의 파워가 50W, 100W 인 경우 보다 200W, 300W 인 경우에서 표면 모폴로지가 더욱 개선됨을 확인할 수 있다.9, when an amorphous silicon film is formed using a plasma formed by applying only a high frequency (HF) power with a power of 500 W, the surface morphology of the amorphous silicon film is not good, while the high frequency power is applied, It is confirmed that the surface morphology is improved when the amorphous silicon film is formed by using the plasma formed by applying the plasma. Also, it can be seen that the surface morphology is further improved when the power of the low frequency (LF) power source is 200W or 300W than that of 50W or 100W.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.While the present invention has been described with reference to exemplary embodiments, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, is intended to cover various modifications and equivalent arrangements included within the spirit and scope of the invention. Accordingly, the true scope of the present invention should be determined by the technical idea of the appended claims.

Claims (9)

플라즈마를 형성하기 위한 전원을 챔버에 인가하지 않은 상태에서, 하부막이 형성된 기판 상에 반응가스 및 불활성가스를 공급하고 안정화 시키는 제 1 단계;
상기 챔버에 고주파(HF) 전원을 500 내지 700 W의 파워로 인가하면서 동시에 저주파(LF) 전원을 상기 고주파 전원의 파워 보다 낮은 파워로 인가함으로써 형성된 상기 반응가스의 플라즈마를 이용하여 상기 하부막 상에 비정질 실리콘막을 증착하는 제 2 단계;
상기 챔버 내에 퍼지가스를 제공하는 제 3 단계; 및
상기 챔버를 펌핑하는 제 4 단계;
를 포함하는, 비정질 실리콘막의 형성 방법.A first step of supplying and stabilizing a reactive gas and an inert gas on a substrate on which a lower film is formed in a state in which a power source for forming a plasma is not applied to the chamber;
(HF) power is applied to the chamber at a power of 500 to 700 W while a low-frequency (LF) power is applied at a power lower than the power of the high-frequency power source, plasma is generated on the lower film A second step of depositing an amorphous silicon film;
A third step of providing a purge gas in the chamber; And
A fourth step of pumping the chamber;
And forming the amorphous silicon film. 제 1 항에 있어서,
상기 저주파 전원의 파워는 200W 이상 600W 미만인 것을 특징으로 하는, 비정질 실리콘막의 형성 방법.The method according to claim 1,
Wherein the power of the low frequency power source is from 200 W to less than 600 W. 제 1 항에 있어서,
상기 저주파 전원의 파워는 200W 이상 300W 이하인 것을 특징으로 하는, 비정질 실리콘막의 형성 방법.The method according to claim 1,
Wherein the power of the low frequency power source is 200 W or more and 300 W or less. 제 1 항에 있어서,
상기 반응가스는 모노실란, 다이실란 및 트리실란 가스 중에서 선택된 적어도 어느 하나를 포함하며, 상기 불활성가스는 헬륨(He), 네온(Ne), 및 아르곤(Ar) 중에서 선택된 적어도 어느 하나의 가스를 포함하는, 비정질 실리콘막의 형성 방법.The method according to claim 1,
The inert gas includes at least one selected from the group consisting of helium (He), neon (Ne), and argon (Ar) Wherein the amorphous silicon film is formed on the amorphous silicon film. 제 1 항에 있어서,
상기 비정질 실리콘막은 두께가 500Å 이하이며, 상기 하부막은 SOH막, TiN막, SiCN막 및 SiON막 중에서 선택된 어느 하나인 것을 특징으로 하는, 비정질 실리콘막의 형성 방법.The method according to claim 1,
Wherein the amorphous silicon film has a thickness of 500 ANGSTROM or less and the bottom film is any one selected from an SOH film, a TiN film, a SiCN film, and a SiON film. 제 1 항에 있어서,
상기 비정질 실리콘막은 두께가 800Å 이상이며, 상기 하부막은 산화실리콘막 및 질화실리콘막 중에서 선택된 어느 하나인 것을 특징으로 하는, 비정질 실리콘막의 형성 방법.The method according to claim 1,
Wherein the amorphous silicon film has a thickness of 800 angstroms or more and the lower film is any one selected from a silicon oxide film and a silicon nitride film. 제 1 항에 있어서,
상기 고주파 전원은 13.56 MHz 내지 27.12 MHz의 주파수를 가지며, 상기 저주파 전원은 300 KHz 내지 600 KHz의 주파수를 가지는 것을 특징으로 하는, 비정질 실리콘막의 형성 방법.The method according to claim 1,
Wherein the high frequency power source has a frequency of 13.56 MHz to 27.12 MHz and the low frequency power source has a frequency of 300 KHz to 600 KHz. 제 7 항에 있어서,
상기 고주파 전원은 13.56 MHz의 주파수를 가지고, 상기 저주파 전원은 370 KHz의 주파수를 가지는 것을 특징으로 하는, 비정질 실리콘막의 형성 방법.8. The method of claim 7,
Wherein the high frequency power source has a frequency of 13.56 MHz and the low frequency power source has a frequency of 370 KHz. 제 1 항에 있어서,
상기 제 2 단계는 150 내지 550℃의 공정온도에서 수행되는 것을 특징으로 하는, 비정질 실리콘막의 형성 방법.The method according to claim 1,
Wherein the second step is performed at a processing temperature of 150 to 550 ° C.
KR1020170160691A 2017-11-28 2017-11-28 Method of fabricating amorphous silicon layer KR20190061872A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020170160691A KR20190061872A (en) 2017-11-28 2017-11-28 Method of fabricating amorphous silicon layer
CN201811275135.3A CN109841499B (en) 2017-11-28 2018-10-30 Method for forming amorphous silicon film
TW107139538A TWI700386B (en) 2017-11-28 2018-11-07 Method for forming amorphous silicon film
US16/199,046 US10529565B2 (en) 2017-11-28 2018-11-23 Method of forming amorphous silicon layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170160691A KR20190061872A (en) 2017-11-28 2017-11-28 Method of fabricating amorphous silicon layer

Publications (1)

Publication Number Publication Date
KR20190061872A true KR20190061872A (en) 2019-06-05

Family

ID=66632638

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170160691A KR20190061872A (en) 2017-11-28 2017-11-28 Method of fabricating amorphous silicon layer

Country Status (4)

Country Link
US (1) US10529565B2 (en)
KR (1) KR20190061872A (en)
CN (1) CN109841499B (en)
TW (1) TWI700386B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210014483A (en) * 2019-07-30 2021-02-09 주식회사 원익아이피에스 Method of fabricating amorphous silicon layer

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220012474A (en) 2020-07-22 2022-02-04 주식회사 원익아이피에스 Method of Depositing Thin Film and Method of Manufacturing Semiconductor device Using The Same
CN114050123A (en) * 2021-10-29 2022-02-15 上海新昇半导体科技有限公司 SOI wafer and final processing method thereof

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59223215A (en) * 1983-05-31 1984-12-15 Toshiba Corp Amorphous silicon film forming device
US6533907B2 (en) * 2001-01-19 2003-03-18 Symmorphix, Inc. Method of producing amorphous silicon for hard mask and waveguide applications
JP4066332B2 (en) * 2002-10-10 2008-03-26 日本エー・エス・エム株式会社 Method for manufacturing silicon carbide film
JP4312630B2 (en) * 2004-03-02 2009-08-12 東京エレクトロン株式会社 Plasma processing method and plasma processing apparatus
KR101436564B1 (en) 2008-05-07 2014-09-02 한국에이에스엠지니텍 주식회사 Forming method of amorphous silicone thin film
CN103828061B (en) * 2011-10-07 2018-02-13 应用材料公司 Carry out the method for deposit silicon-containing materials using argon-dilution
US9117668B2 (en) * 2012-05-23 2015-08-25 Novellus Systems, Inc. PECVD deposition of smooth silicon films
US9304396B2 (en) * 2013-02-25 2016-04-05 Lam Research Corporation PECVD films for EUV lithography
US8895415B1 (en) * 2013-05-31 2014-11-25 Novellus Systems, Inc. Tensile stressed doped amorphous silicon
CN105453222A (en) * 2013-06-18 2016-03-30 圆益Ips股份有限公司 Method for manufacturing thin film
US9711360B2 (en) * 2015-08-27 2017-07-18 Applied Materials, Inc. Methods to improve in-film particle performance of amorphous boron-carbon hardmask process in PECVD system
KR102125511B1 (en) * 2016-08-19 2020-06-23 주식회사 원익아이피에스 Method of fabricating amorphous silicon layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210014483A (en) * 2019-07-30 2021-02-09 주식회사 원익아이피에스 Method of fabricating amorphous silicon layer

Also Published As

Publication number Publication date
TWI700386B (en) 2020-08-01
CN109841499B (en) 2023-03-14
US20190164755A1 (en) 2019-05-30
US10529565B2 (en) 2020-01-07
CN109841499A (en) 2019-06-04
TW201925519A (en) 2019-07-01

Similar Documents

Publication Publication Date Title
US10699903B2 (en) Two-step process for gapfilling high aspect ratio trenches with amorphous silicon film
US9748093B2 (en) Pulsed nitride encapsulation
US8637410B2 (en) Method for metal deposition using hydrogen plasma
US7785658B2 (en) Method for forming metal wiring structure
US7419904B2 (en) Method for forming barrier film and method for forming electrode film
US20050032394A1 (en) Method for improving thickness uniformity of deposited ozone-TEOS silicate glass layers
US10529565B2 (en) Method of forming amorphous silicon layer
US6573181B1 (en) Method of forming contact structures using nitrogen trifluoride preclean etch process and a titanium chemical vapor deposition step
KR102046163B1 (en) Method of fabricating semiconductor device
KR102146543B1 (en) Method of fabricating amorphous silicon layer
US20070082130A1 (en) Method for foming metal wiring structure
KR101942819B1 (en) Method for forming thin film
KR102426960B1 (en) Method for forming silicon oxide film using plasmas
KR20180020775A (en) Method of fabricating amorphous silicon layer
KR102694258B1 (en) Method of fabricating amorphous silicon layer
CN114107939A (en) Metal film deposition method
CN114846578A (en) High boron content hardmask materials
KR102513404B1 (en) Method of forming SiCN layer
EP3617342B1 (en) Method of depositing silicon nitride
KR20230000564A (en) Method of forming amorphous carbon layer
KR20220018664A (en) Method of fabricating amorphous carbon layer
KR100719805B1 (en) Method of depositing capacitor electrode adding transition metal
KR20230151746A (en) Method of processing substrate
KR20210153379A (en) Methods of forming seasoning thin film in apparatus for treating substrate
KR20210024348A (en) Apparatus and Method for Deposition of Thin Film

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
X601 Decision of rejection after re-examination