KR20180020775A - Method of fabricating amorphous silicon layer - Google Patents

Method of fabricating amorphous silicon layer Download PDF

Info

Publication number
KR20180020775A
KR20180020775A KR1020160105666A KR20160105666A KR20180020775A KR 20180020775 A KR20180020775 A KR 20180020775A KR 1020160105666 A KR1020160105666 A KR 1020160105666A KR 20160105666 A KR20160105666 A KR 20160105666A KR 20180020775 A KR20180020775 A KR 20180020775A
Authority
KR
South Korea
Prior art keywords
amorphous silicon
silicon film
post
plasma
gas
Prior art date
Application number
KR1020160105666A
Other languages
Korean (ko)
Other versions
KR102125511B1 (en
Inventor
최영철
Original Assignee
주식회사 원익아이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 원익아이피에스 filed Critical 주식회사 원익아이피에스
Priority to KR1020160105666A priority Critical patent/KR102125511B1/en
Priority to CN201710201313.7A priority patent/CN107768244B/en
Priority to US15/473,895 priority patent/US20180053652A1/en
Publication of KR20180020775A publication Critical patent/KR20180020775A/en
Application granted granted Critical
Publication of KR102125511B1 publication Critical patent/KR102125511B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3211—Nitridation of silicon-containing layers

Abstract

The present invention provides a method for forming an amorphous silicon film capable of improving an etching selectivity property. The method for forming an amorphous silicon film comprises the following steps of: depositing an amorphous silicon film on a substrate in a chamber; activating a post-processing gas including at least any one component of a nitrogen group and an oxygen group by using plasma, and post-processing an upper surface part of the amorphous silicon film in order to improve an etching rate or a surface profile of the amorphous silicon film; providing a purge gas in the chamber; and pumping the chamber.

Description

비정질 실리콘막의 형성 방법{Method of fabricating amorphous silicon layer}[0001] The present invention relates to a method of fabricating an amorphous silicon layer,

본 발명은 물질막의 형성 방법에 관한 것으로서, 보다 상세하게는 비정질 실리콘막의 형성 방법에 관한 것이다.The present invention relates to a method of forming a material film, and more particularly, to a method of forming an amorphous silicon film.

고가의 EUV 장비를 사용하지 않고 193nm 파장을 이용한 이머전 불화아르곤(ArF) 노광 장비로 10 나노 이하의 미세 공정을 구현하기 위하여 DPT(Double Patterning Technology)이나 QPT(Quadraple Patterning Technology)와 같은 멀티 패터닝 공정기술이 제안되고 있다. 이러한 멀티 패터닝 공정에서 SiON막이 하드마스크 구조체로 사용되고 있으나 미세 공정이 더 엄격해짐에 따라 식각 공정에서 하부막과의 식각선택비가 중요한 이슈로 부각되고 있다. In order to realize fine processing less than 10 nm by using ArF exposure equipment using 193nm wavelength without using expensive EUV equipment, a multi patterning process technology such as DPT (Double Patterning Technology) or QPT (Quadraple Patterning Technology) Has been proposed. Although the SiON film is used as a hard mask structure in such a multi patterning process, the etch selectivity ratio with the lower film is becoming an important issue in the etching process as the microfabrication process becomes more severe.

관련 선행기술로는 대한민국 공개공보 제2009-0114251호(2009.11.03.공개, 발명의 명칭: 스페이서 패터닝 기술을 이용한 미세 패턴 형성 방법)가 있다.A related prior art is Korean Patent Publication No. 2009-0114251 (published on November 3, 2009, entitled "Method for forming fine pattern using spacer patterning technology").

본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 식각선택비 특성을 개선할 수 있는 비정질 실리콘막의 형성 방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.It is another object of the present invention to provide a method of forming an amorphous silicon film capable of improving etch selectivity characteristics. However, these problems are exemplary and do not limit the scope of the present invention.

상기 과제를 해결하기 위한 본 발명의 일 관점에 따른 비정질 실리콘막의 형성 방법을 제공한다. 상기 비정질 실리콘막의 형성 방법은 챔버 내의 기판 상에 비정질 실리콘막을 증착하는 단계; 상기 비정질 실리콘막의 식각률이나 표면 조도를 개선하기 위하여, 상기 비정질 실리콘막의 상부 표면부에 플라즈마를 이용하여 질소기 및 산소기 중 적어도 어느 하나의 성분을 포함하는 후처리 가스를 활성화시켜 후처리하는 후처리 단계; 상기 챔버 내에 퍼지가스를 제공하는 단계; 및 상기 챔버를 펌핑하는 단계;를 포함한다. According to an aspect of the present invention, there is provided a method of forming an amorphous silicon film. The method of forming an amorphous silicon film includes depositing an amorphous silicon film on a substrate in a chamber; In order to improve the etching rate or surface roughness of the amorphous silicon film, a post-treatment step of activating a post-treatment gas containing at least one of nitrogen and oxygen groups by plasma on the upper surface portion of the amorphous silicon film, ; Providing a purge gas in the chamber; And pumping the chamber.

상기 비정질 실리콘막의 형성 방법에서, 상기 후처리 단계는 상기 플라즈마를 이용하여 질소(N2) 및 아산화질소(N2O)로 이루어진 후처리 가스로 상기 비정질 실리콘막을 후처리하는 것을 특징으로 할 수 있다. In the method of forming an amorphous silicon film, the post-processing step may be characterized by using the plasma to post-treat the amorphous silicon film with a post-treatment gas composed of nitrogen (N 2 ) and nitrous oxide (N 2 O) .

상기 비정질 실리콘막의 형성 방법에서, 상기 후처리 단계는 상기 플라즈마를 이용하여 아산화질소(N2O)로 이루어진 후처리 가스로 상기 비정질 실리콘막을 후처리하는 것을 특징으로 할 수 있다. In the method of forming an amorphous silicon film, the post-processing step may include post-treating the amorphous silicon film with a post-treatment gas composed of nitrous oxide (N 2 O) using the plasma.

상기 비정질 실리콘막의 형성 방법에서, 상기 후처리를 수행하는 단계는 상기 비정질 실리콘막의 상부 표면부에 질소기 및 산소기 중 적어도 어느 하나의 성분을 상대적으로 더 많이 함유하는 영역을 형성하는 단계를 포함할 수 있다. In the method of forming an amorphous silicon film, the step of performing the post-processing may include forming a region in an upper surface portion of the amorphous silicon film containing a relatively larger amount of at least one of a nitrogen group and an oxygen group have.

상기 비정질 실리콘막의 형성 방법에서, 상기 비정질 실리콘막을 증착하는 단계는 상기 기판 상에 SixHy 계열의 모노, 다이, 트리 실란 가스를 반응가스로 공급하되 플라즈마 강화 화학기상증착(PECVD) 공정으로 비정질 실리콘막을 증착하는 단계를 포함할 수 있다. In the method of forming the amorphous silicon film, the step of depositing the amorphous silicon film may include supplying a Si x H y series mono, di, trisilane gas as a reaction gas onto the substrate by a plasma enhanced chemical vapor deposition (PECVD) And depositing a silicon film.

상기한 바와 같이 이루어진 본 발명의 일부 실시예들에 따르면, 식각선택비 특성을 개선할 수 있는 비정질 실리콘막의 형성 방법을 제공을 제공할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.According to some embodiments of the present invention as described above, it is possible to provide a method of forming an amorphous silicon film capable of improving etch selectivity characteristics. Of course, the scope of the present invention is not limited by these effects.

도 1은 본 발명의 일 실시예에 따른 비정질 실리콘막의 형성 방법을 도해하는 순서도이다.
도 2는 본 발명의 실험예에 따른 다양한 플라즈마 후처리 조건에 따라 비정질 실리콘막의 건식각률(dry etch rate)의 양상을 측정한 결과를 비교한 도면이다.
도 3 및 도 4는 본 발명의 실험예에 따른 다양한 플라즈마 후처리 조건에 따라 비정질 실리콘막의 표면 조도(roughness)의 양상을 측정한 결과를 비교한 도면이다.
도 5 내지 도 8은 표 1의 실험예1, 실험예2, 실험예5에서 각각 비정질 실리콘막의 성분을 분석한 TOF-SIMS 측정 결과이다. 1 is a flow chart illustrating a method of forming an amorphous silicon film according to an embodiment of the present invention.
FIG. 2 is a graph comparing the results of measurement of the dry etch rate of an amorphous silicon film according to various plasma post-treatment conditions according to the experimental example of the present invention.
FIGS. 3 and 4 are diagrams comparing surface roughness of amorphous silicon films according to various post-plasma treatment conditions according to Experiments of the present invention.
FIGS. 5 to 8 show results of TOF-SIMS measurement of the components of the amorphous silicon film in Experimental Example 1, Experimental Example 2 and Experimental Example 5 of Table 1, respectively.

명세서 전체에 걸쳐서, 막, 영역 또는 기판 등과 같은 하나의 구성요소가 다른 구성요소 "상에" 위치한다고 언급할 때는, 상기 하나의 구성요소가 직접적으로 상기 다른 구성요소 "상에" 접촉하거나, 그 사이에 개재되는 또 다른 구성요소들이 존재할 수 있다고 해석될 수 있다. 반면에, 하나의 구성요소가 다른 구성요소 "직접적으로 상에" 위치한다고 언급할 때는, 그 사이에 개재되는 다른 구성요소들이 존재하지 않는다고 해석된다. It is to be understood that throughout the specification, when an element such as a film, an area, or a substrate is referred to as being "on" another element, the element may directly "contact" It is to be understood that there may be other components intervening between the two. On the other hand, when an element is referred to as being "directly on" another element, it is understood that there are no other elements intervening therebetween.

본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명 사상의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것일 수 있다. 동일한 부호는 동일한 요소를 지칭한다.Embodiments of the present invention will now be described with reference to the drawings schematically illustrating ideal embodiments of the invention. In the figures, for example, variations in the shape shown may be expected, depending on manufacturing techniques and / or tolerances. Accordingly, the embodiments of the present invention should not be construed as limited to the particular shapes of the regions shown herein, but should include, for example, changes in shape resulting from manufacturing. Further, the thickness and the size of each layer in the drawings may be exaggerated for convenience and clarity of explanation. Like numbers refer to like elements.

본 발명에서 언급하는 플라즈마는 다이렉트 플라즈마(direct plasma) 방식에 의하여 형성될 수 있다. 상기 다이렉트 플라즈마 방식은, 예를 들어, 전처리가스, 반응가스 및/또는 후처리가스를 전극과 기판 사이의 처리공간에 공급하고 주파수 전원을 인가함으로써, 전처리가스, 반응가스 및/또는 후처리가스의 플라즈마가 챔버 내부의 처리공간에서 직접 형성되는 방식을 포함한다.The plasma referred to in the present invention may be formed by a direct plasma method. In the direct plasma method, for example, a pretreatment gas, a reactive gas, and / or a post-treatment gas are supplied to the processing space between the electrode and the substrate and the frequency power is applied to the pretreatment gas, And the plasma is formed directly in the processing space inside the chamber.

편의상, 본 발명에서는 플라즈마를 이용하여 특정 가스를 활성화시킨 상태를 '특정 가스 플라즈마'라고 명명한다. 예를 들어, 플라즈마를 이용하여 암모니아(NH3) 가스를 활성화시킨 상태를 암모니아(NH3) 플라즈마라고 명명하고, 플라즈마를 이용하여 암모니아(NH3) 가스 및 질소(N2) 가스를 함께 활성화시킨 상태를 암모니아(NH3) 및 질소(N2) 플라즈마라고 명명하며, 플라즈마를 이용하여 아산화질소(N2O)가스 및 질소(N2)가스를 함께 활성화시킨 상태를 아산화질소(N2O) 및 질소(N2) 플라즈마라고 명명한다. For convenience, in the present invention, a state in which a specific gas is activated by plasma is referred to as a 'specific gas plasma'. For example, a state in which ammonia (NH 3 ) gas is activated by plasma is called an ammonia (NH 3 ) plasma, and ammonia (NH 3 ) gas and nitrogen (N 2 ) ammonia (NH 3) and nitrogen (N 2) plasma as naming, and nitrous oxide (N 2 O) gas and nitrogen (N 2) to which activated nitrous oxide (N 2 O) with a gas using a plasma state And nitrogen (N 2 ) plasma.

도 1은 본 발명의 일 실시예에 따른 비정질 실리콘막의 형성 방법을 도해하는 순서도이다. 1 is a flow chart illustrating a method of forming an amorphous silicon film according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시예에 따른 비정질 실리콘막의 형성 방법은 챔버 내의 기판 상에 비정질 실리콘막을 증착하는 단계(S100); 상기 비정질 실리콘막의 상부 표면부에 질소기 및 산소기 중 적어도 어느 하나의 성분을 포함하는 플라즈마를 이용하여 후처리를 수행하는 단계(S200); 및 상기 챔버 내에 퍼지가스를 제공하여 퍼지하고 상기 챔버를 펌핑하는 단계(S300);를 포함한다. Referring to FIG. 1, a method of forming an amorphous silicon film according to an embodiment of the present invention includes depositing an amorphous silicon film on a substrate in a chamber (S100); (S200) a post-treatment using a plasma containing at least one of a nitrogen group and an oxygen group on the upper surface portion of the amorphous silicon film; And purging and purging the chamber by providing purge gas in the chamber (S300).

기판 상에 비정질 실리콘막을 증착하는 단계(S100)는 챔버 내의 기판 상에 반응가스 및 불활성가스를 공급하되 고주파 전원을 인가하여 플라즈마를 형성함으로써 기판에 형성된 하부막 상에 비정질 실리콘막을 증착하는 단계를 포함할 수 있다. 비정질 실리콘막을 증착하는 단계(S100)에서 플라즈마를 형성하기 위하여 저주파 전원을 인가하는 경우에는 형성되는 비정질 실리콘의 일부가 분말 형태로 구현되어 막질이 불량해지는 문제가 발생할 수 있다. 본 발명에서 언급하는 고주파 전원과 저주파 전원은 챔버 내에 플라즈마를 형성하기 위하여 인가되는 전원으로서, RF 전력의 주파수 범위를 기준으로 상대적으로 구분될 수 있다. 예를 들어, 고주파 전원은 3 MHz 내지 30 MHz의 주파수 범위를 가지며, 엄격하게는, 13.56 MHz 내지 27.12 MHz의 주파수 범위를 가질 수 있다. 저주파 전원은 30 KHz 내지 3000 KHz의 주파수 범위를 가지며, 엄격하게는, 300 KHz 내지 600 KHz의 주파수 범위를 가질 수 있다.The step (S100) of depositing an amorphous silicon film on the substrate includes depositing an amorphous silicon film on a lower film formed on the substrate by supplying a reactive gas and an inert gas onto the substrate in the chamber and applying a high frequency power to form a plasma can do. In the case where a low frequency power source is applied to form the plasma in the step of depositing the amorphous silicon film (S100), a part of the amorphous silicon to be formed may be realized in the form of powder, which may result in poor film quality. The RF power source and the low frequency power source, which are referred to in the present invention, are power sources applied to form a plasma in the chamber and can be relatively divided based on the frequency range of the RF power. For example, the high frequency power source has a frequency range from 3 MHz to 30 MHz and strictly can have a frequency range from 13.56 MHz to 27.12 MHz. The low frequency power source has a frequency range of 30 KHz to 3000 KHz and strictly can have a frequency range of 300 KHz to 600 KHz.

상기 하부막은 산화막, 산질화막 또는 질화막을 포함할 수 있으며, 그 외에도 상기 하부막은 포토리소그래피 공정에서 하드마스크로 사용되는 SOH막을 포함할 수도 있다.The lower film may include an oxide film, an oxynitride film, or a nitride film. In addition, the lower film may include an SOH film used as a hard mask in a photolithography process.

상기 반응가스는 SixHy 계열의 모노, 다이, 트리 실란 계열의 반응가스를 포함할 수 있는 바, 예컨대, 상기 반응가스는 실란(SiH4) 가스를 포함할 수 있다. 상기 불활성가스는 헬륨(He), 네온(Ne) 및 아르곤(Ar) 중에서 선택된 적어도 어느 하나의 가스를 포함할 수 있는 바, 예컨대, 상기 불활성가스는 아르곤 가스를 포함할 수 있다. The reaction gas may include a Si x H y series mono, di, or trisilane series reaction gas. For example, the reaction gas may include a silane (SiH 4 ) gas. The inert gas may include at least one gas selected from helium (He), neon (Ne) and argon (Ar), for example, the inert gas may include argon gas.

비정질 실리콘막을 증착하는 단계(S100)는, 예를 들어, 플라즈마 강화 화학기상증착(PECVD, plasma enhanced chemical vapor deposition) 공정일 수 있다. 화학기상증착(CVD) 공정에서는 챔버 내의 기판 상에 반응가스를 근접시켜 주입하되, 후속적으로, 반응가스는 대상체 표면에서 반응하여 대상체 표면 상에 박막을 형성하고 증착 공정 이후의 반응 부산물은 챔버로부터 제거된다. 반응가스의 반응에 필요한 에너지로서 열을 인가하는 경우 500℃ 내지 1000℃ 이상의 온도를 필요로 할 수 있으나 이와 같은 증착 온도는 주변 구성 요소에 바람직하지 않은 영향을 미칠 수 있다. 이와 같은 이유 때문에, 본 발명의 일 실시예에 따른 비정질 실리콘막의 형성 방법은 반응 온도를 감소시키고자 하는 CVD 공정에서 실용화된 방법 중의 하나로서 반응가스의 적어도 일부를 이온화하는 플라즈마 강화 화학기상증착 공정을 증착 단계(S100)에서 채용할 수 있다. The step S100 of depositing the amorphous silicon film may be, for example, a plasma enhanced chemical vapor deposition (PECVD) process. In the chemical vapor deposition (CVD) process, the reaction gas is injected on the substrate in the chamber in close proximity. Subsequently, the reaction gas reacts at the surface of the object to form a thin film on the object surface. Removed. When heat is applied as the energy required for the reaction of the reaction gas, a temperature of 500 ° C to 1000 ° C or more may be required, but such a deposition temperature may have undesirable effects on surrounding components. For this reason, a method of forming an amorphous silicon film according to an embodiment of the present invention is a plasma enhanced chemical vapor deposition process for ionizing at least a part of a reaction gas as one of methods practiced in a CVD process for reducing a reaction temperature May be employed in the deposition step S100.

하지만, 본 발명의 기술적 사상은 이에 한정되지 않으며, 비정질 실리콘막을 증착하는 단계(S100)는 원자층 증착(ALD) 공정으로 비정질 실리콘막을 증착하는 단계를 포함하는 경우에도 적용될 수 있다. However, the technical idea of the present invention is not limited thereto, and the step of depositing the amorphous silicon film (S100) may be applied to the case of including the step of depositing the amorphous silicon film by an atomic layer deposition (ALD) process.

본 발명의 다른 실시예에 따른 비정질 실리콘막의 형성 방법은, 비정질 실리콘막을 증착하는 단계(S100) 이전에, 챔버 내 가스를 안정화시키는 단계로서, 플라즈마를 형성하기 위한 전원을 인가하지 않은 상태에서 상기 반응가스 및 불활성가스를 챔버 내의 기판 상에 공급하는 단계를 더 포함할 수도 있다. A method of forming an amorphous silicon film according to another embodiment of the present invention includes stabilizing a gas in a chamber before depositing an amorphous silicon film (S100), wherein, in a state where power is not applied to form plasma, And supplying the gas and the inert gas onto the substrate in the chamber.

본 발명의 변형된 다른 실시예에 따른 비정질 실리콘막의 형성 방법은, 비정질 실리콘막을 증착하는 단계(S100) 이전에, 상기 하부막 상에 암모니아(NH3) 플라즈마 처리를 수행하는 전처리 단계를 더 포함할 수도 있다. 하부막에 대하여 플라즈마 전처리를 수행함으로써 후속의 비정질 실리콘막이 매끈하게 증착될 수 있어, 비정질 실리콘막에서 양호한 표면 조도를 구현할 수 있으며, 하부막과 비정질 실리콘막 간의 접합력이 강화되고, 비정질 실리콘막의 두께 균일도가 개선될 수 있다. 전처리 단계에서 암모니아(NH3) 플라즈마를 형성하기 위하여 인가되는 전원은 저주파 전원과 고주파 전원으로 구성되는 듀얼 주파수 전원일 수 있다. 저주파 전원의 파워와 고주파 전원의 파워의 합이 900W 보다 작은 경우 하부막의 수소기를 제거하기 못하고 댕글링 본드(dangling bond)를 만들지 못하여 실리콘 원자가 하부막에 효과적으로 붙지 못하는 현상이 발생함을 확인하였는 바, 전처리 단계에서 암모니아(NH3) 플라즈마를 형성하기 위하여 인가되는 듀얼 주파수 전원의 파워는 900W 이상인 것이 바람직하다. The method of forming an amorphous silicon film according to another modified embodiment of the present invention further includes a pretreatment step of performing ammonia (NH 3 ) plasma processing on the lower film before the step of depositing the amorphous silicon film (S100) It is possible. By performing the plasma pretreatment for the lower film, the subsequent amorphous silicon film can be smoothly deposited, so that good surface roughness can be realized in the amorphous silicon film, the bonding force between the lower film and the amorphous silicon film is strengthened and the thickness uniformity of the amorphous silicon film Can be improved. The power source applied to form the ammonia (NH 3 ) plasma in the pretreatment step may be a dual frequency power source comprising a low frequency power source and a high frequency power source. When the sum of the power of the low-frequency power source and the power of the high-frequency power source is less than 900 W, the hydrogen atoms of the lower film can not be removed, and dangling bonds can not be formed. As a result, silicon atoms are not effectively attached to the lower film. The power of the dual frequency power source applied to form ammonia (NH 3 ) plasma in the pretreatment step is preferably 900 W or more.

후처리를 수행하는 단계(S200)는 질소기 및 산소기 중 적어도 어느 하나의 성분을 포함하는 플라즈마를 이용하여 상기 비정질 실리콘막의 상부 표면부에 표면처리를 하는 단계를 포함할 수 있다. The step of performing the post-treatment (S200) may include a step of surface-treating the upper surface portion of the amorphous silicon film using a plasma containing at least any one of a nitrogen group and an oxygen group.

상기 질소기 및 산소기 중 적어도 어느 하나의 성분을 포함하는 플라즈마는 아산화질소(N2O) 플라즈마, 일산화질소(NO) 플라즈마, 암모니아(NH3) 플라즈마 및 질소(N2) 플라즈마 중에서 선택된 임의의 어느 조합으로 구성될 수 있다. 예를 들어, 상기 질소기 및 산소기 중 적어도 어느 하나의 성분을 포함하는 플라즈마는 질소(N2) 및 아산화질소(N2O) 플라즈마일 수 있거나, 아산화질소(N2O) 플라즈마일 수 있거나, 질소(N2) 플라즈마일 수 있거나, 질소(N2) 및 암모니아(NH3) 플라즈마를 포함할 수 있다. Plasma containing at least any one of elements of the nitrogen group and sansogi is nitrous oxide (N 2 O) plasma, nitrogen monoxide (NO) plasma, ammonia (NH 3) plasma, and nitrogen (N 2) any one selected from the group consisting of plasma . ≪ / RTI > For example, the plasma containing at least one of the nitrogen and oxygen groups may be a nitrogen (N 2 ) and a nitrous oxide (N 2 O) plasma, a nitrous oxide (N 2 O) Nitrogen (N 2 ) plasma, or may include nitrogen (N 2 ) and ammonia (NH 3 ) plasma.

본 발명의 일 실시예에 따르면, 하드마스크막으로 사용되는 비정질 실리콘막을 PECVD방식을 이용하여 증착한 후에 상술한 후처리 단계를 수행함으로써 비정질 실리콘막의 상부 계면에서의 수소기를 효과적으로 제거하고 계면 보호막을 형성시킴으로써 후속 건식 공정에서의 건식각율(Dry Etch Rate) 특성을 개선할 수 있다. 후처리 가스로는 산소기를 추가하여 비정질 실리콘막의 상부 계면에 산화(Oxidation) 효과를 줄 수 있는 아산화질소(N2O) 및/또는 일산화질소(NO)를 포함할 수 있다. 또한, 후처리 가스는 질소기를 추가하여 비정질 실리콘막의 상부 계면에 질화(Nitridation) 효과를 줄 수 있는 암모니아(NH3) 및/또는 질소(N2)를 포함할 수 있다.According to an embodiment of the present invention, after the amorphous silicon film used as the hard mask film is deposited using the PECVD method, the post-processing step described above is performed to effectively remove the hydrogen group from the upper interface of the amorphous silicon film and form an interfacial protective film It is possible to improve the dry etch rate characteristic in the subsequent dry process. As the post-treatment gas, it is possible to add nitrous oxide (N 2 O) and / or nitrogen monoxide (NO) which can give an oxidation effect to the upper interface of the amorphous silicon film by adding an oxygen group. Also, the post-treatment gas may include ammonia (NH 3 ) and / or nitrogen (N 2 ), which can give a nitridation effect to the upper interface of the amorphous silicon film by adding a nitrogen group.

비정질 실리콘막을 증착하는 단계(S100) 및 후처리를 수행하는 단계(S200) 이후에 챔버 내에 퍼지가스를 제공하여 퍼지하고 상기 챔버를 펌핑하는 단계(S300)를 수행한다. 비정질 실리콘막을 증착하는 단계(S100)와 후처리를 수행하는 단계(S200)는 사이에 챔버를 펌핑하지 않고 연속하여 수행됨으로써 인시츄(in-situ)로 진행된다. After performing the step of depositing the amorphous silicon film (S100) and the step of performing the post-processing (S200), purging and purging of the chamber with a purge gas is performed (S300). The step of depositing the amorphous silicon film (S100) and the step of performing the post-processing (S200) proceed in-situ by being successively performed without pumping the chamber.

상술한 비정질 실리콘막을 증착하는 단계(S100) 및 상기 후처리를 수행하는 단계(S200)를 수행함으로써 상기 기판 상에 포토리소그래피 공정을 수행하기 위한 하드마스크 구조체가 구현될 수 있다. 미세 공정을 구현하기 위하여 DPT(Double Patterning Technology)이나 QPT(Quadraple Patterning Technology)와 같은 멀티 패터닝 공정기술에서 하드마스크 구조체로 사용될 수 있는 SiON막을 상술한 방법으로 구현한 비정질 실리콘막으로 대체하는 경우 하부막과의 식각선택비 특성이 더 우수해짐을 확인할 수 있다. 이에 대한 설명은 실험예들을 통하여 후술한다. A hard mask structure for performing a photolithography process on the substrate can be implemented by performing the step of depositing the amorphous silicon film (S100) and the step of performing the post-processing (S200). When a SiON film that can be used as a hard mask structure in a multi-patterning process technique such as DPT (Double Patterning Technology) or QPT (Quadraple Patterning Technology) is replaced with an amorphous silicon film implemented by the above-described method, And the etch selectivity ratio with respect to the etch selectivity is further improved. The description thereof will be described later with reference to experimental examples.

이하에서는, 본 발명의 다양한 실험예들에 따른 비정질 실리콘막의 형성 방법에서 구현된 막질의 특성들을 비교함으로써 본 발명의 기술적 사상을 예시적으로 설명한다.Hereinafter, the technical idea of the present invention will be exemplified by comparing the characteristics of the film quality realized in the method of forming an amorphous silicon film according to various experimental examples of the present invention.

표 1은 본 발명의 실험예에 따른 다양한 플라즈마 후처리 조건에 따라 비정질 실리콘막의 특성을 비교한 것이다. Table 1 compares the characteristics of the amorphous silicon film according to various plasma post-treatment conditions according to the experimental examples of the present invention.

표 1Table 1

Figure pat00001
Figure pat00001

표 1에서 건식각률(Dry Etch Rate) 개선율은 SiON 막에 대비하여 비정질 실리콘 막의 건식각률의 비를 나타낸다. 실험예1은 비정질 실리콘막을 증착한 후에 별도의 플라즈마 후처리를 수행하지 않은 경우에 해당하며, 실험예2는 비정질 실리콘막을 증착한 후에 질소(N2) 가스를 10000sccm의 유량으로 챔버 내에 공급하고 고주파 전원을 인가하여 플라즈마를 형성하여 후처리를 수행한 경우에 해당하며, 실험예3은 비정질 실리콘막을 증착한 후에 질소(N2) 가스 및 암모니아(NH3) 가스를 각각 9500sccm 및 500sccm의 유량으로 챔버 내에 공급하고 고주파 전원을 인가하여 플라즈마를 형성하여 후처리를 수행한 경우에 해당하며, 실험예4는 비정질 실리콘막을 증착한 후에 질소(N2) 가스 및 아산화질소(N2O) 가스를 각각 9500sccm 및 500sccm의 유량으로 챔버 내에 공급하고 고주파 전원을 인가하여 플라즈마를 형성하여 후처리를 수행한 경우에 해당하며, 실험예5는 비정질 실리콘막을 증착한 후에 질소(N2) 가스 및 아산화질소(N2O) 가스를 각각 5000sccm 및 5000sccm의 유량으로 챔버 내에 공급하고 고주파 전원을 인가하여 플라즈마를 형성하여 후처리를 수행한 경우에 해당하며, 실험예6은 비정질 실리콘막을 증착한 후에 아산화질소(N2O) 가스를 10000sccm의 유량으로 챔버 내에 공급하고 고주파 전원을 인가하여 플라즈마를 형성하여 후처리를 수행한 경우에 해당하며, 실험예7은 비정질 실리콘막을 증착한 후에 아르곤(Ar) 가스를 10000sccm의 유량으로 챔버 내에 공급하고 고주파 전원을 인가하여 플라즈마를 형성하여 후처리를 수행한 경우에 해당하며, 실험예8은 비정질 실리콘막을 증착한 후에 수소(H2) 가스를 10000sccm의 유량으로 챔버 내에 공급하고 고주파 전원을 인가하여 플라즈마를 형성하여 후처리를 10초 동안 수행한 경우에 해당하며, 실험예9는 비정질 실리콘막을 증착한 후에 수소(H2) 가스를 10000sccm의 유량으로 챔버 내에 공급하고 고주파 전원을 인가하여 플라즈마를 형성하여 30초 동안 후처리를 수행한 경우에 해당한다.In Table 1, the dry etch rate improvement ratio represents the ratio of the dry etching rate of the amorphous silicon film to the SiON film. Experimental example 1 corresponds to the case where no additional plasma post-treatment is performed after the deposition of the amorphous silicon film. Experimental example 2 corresponds to the case where the amorphous silicon film is deposited, then nitrogen (N 2 ) gas is supplied into the chamber at a flow rate of 10000 sccm, (N 2 ) gas and ammonia (NH 3 ) gas were supplied at a flow rate of 9500 sccm and 500 sccm, respectively, after deposition of the amorphous silicon film, (N 2 ) gas and nitrous oxide (N 2 O) gas were deposited at 9500 sccm after the deposition of the amorphous silicon film, respectively. And a flow rate of 500 sccm in a chamber, and RF power was applied to form a plasma to perform post-treatment. Experimental Example 5 corresponds to the case where amorphous silicon film (N 2 ) gas and nitrous oxide (N 2 O) gas are supplied into the chamber at a flow rate of 5000 sccm and 5000 sccm, respectively, and RF power is applied to form a plasma to perform post-treatment, Experimental Example 6 corresponds to a case where after the deposition of an amorphous silicon film, nitrous oxide (N 2 O) gas is supplied into the chamber at a flow rate of 10000 sccm and a RF power is applied to form a plasma, The amorphous silicon film was deposited and then argon (Ar) gas was supplied into the chamber at a flow rate of 10000 sccm and the RF power was applied to form a plasma to perform post-treatment. (H 2) to the working-up to supply a gas into the chamber at a flow rate of 10000sccm to form a plasma by applying a high frequency electric power supply in case of performing for 10 seconds And, Experimental Example 9 corresponds to the case where the hydrogen (H 2) supplies the gas into the chamber at a flow rate of 10000sccm and performs post-processing for 30 seconds to form a plasma by applying a high frequency power after depositing an amorphous silicon film.

한편, 실험예10은 SiON막을 증착한 후에 아산화질소(N2O) 가스를 10000sccm의 유량으로 챔버 내에 공급하고 고주파 전원을 인가하여 플라즈마를 형성하여 후처리를 수행한 경우에 해당한다. Experimental example 10 corresponds to a case where after the SiON film is deposited, a nitrous oxide (N 2 O) gas is supplied into the chamber at a flow rate of 10000 sccm, and a plasma is formed by applying a RF power to perform post-treatment.

표 1의 예들을 살펴보건대, 실험예5는 건식각률 개선과 표면 조도 개선 측면에서 모두를 만족할 수 있는 예이며, 실험예6은 표면 조도 측면에서는 좋으나 건식각률이 실험예5에 비해 상대적으로 낮아 필요에 따라 실험예5와 실험예6을 선택적으로 적용할 수 있다. Experimental Example 5 is an example satisfying both the improvement of dry etching rate and the improvement of surface roughness. Experimental Example 6 is preferable in terms of surface roughness, but the dry etching rate is relatively lower than Experimental Example 5 The experimental example 5 and the experimental example 6 can be selectively applied.

도 2는 본 발명의 실험예에 따른 다양한 플라즈마 후처리 조건에 따라 비정질 실리콘막의 건식각률(dry etch rate)의 양상을 측정한 결과를 비교한 도면이다. 표 1과 도 2를 참조하면, 아산화질소(N2O) 플라즈마를 이용하여 비정질 실리콘막에 후처리를 수행하는 경우(실험예5, 실험예6)가 비정질 실리콘막에 별도의 후처리를 수행하는 않는 경우(실험예1)에 대비하여 비정질 실리콘막의 막질이 30% 이상 단단해지므로 식각선택비 특성이 개선됨을 확인할 수 있다. FIG. 2 is a graph comparing the results of measurement of the dry etch rate of an amorphous silicon film according to various plasma post-treatment conditions according to the experimental example of the present invention. Referring to Table 1 and FIG. 2, when the amorphous silicon film is subjected to a post-treatment using nitrous oxide (N 2 O) plasma (Experimental Example 5 and Experimental Example 6), the amorphous silicon film is subjected to another post treatment It is confirmed that the film quality of the amorphous silicon film is more than 30% harder than that of the amorphous silicon film (Experimental Example 1).

도 3 및 도 4는 본 발명의 실험예에 따른 다양한 플라즈마 후처리 조건에 따라 비정질 실리콘막의 표면 조도(roughness)의 양상을 측정한 결과를 비교한 도면이다. 표 1과 도 3 및 도 4를 참조하면, 아산화질소(N2O) 플라즈마를 이용하여 비정질 실리콘막에 후처리를 수행하는 경우(실험예5, 실험예6)가 비정질 실리콘막에 별도의 후처리를 수행하는 않는 경우(실험예1)에 대비하여 비정질 실리콘막의 표면 조도가 100% 이상으로 개선됨을 확인할 수 있다. FIGS. 3 and 4 are diagrams comparing surface roughness of amorphous silicon films according to various post-plasma treatment conditions according to Experiments of the present invention. Referring to Table 1, FIG. 3 and FIG. 4, when the amorphous silicon film is subjected to post-treatment using nitrous oxide (N 2 O) plasma (Experimental Example 5 and Experimental Example 6) It can be confirmed that the surface roughness of the amorphous silicon film is improved to 100% or more in comparison with the case of not carrying out the process (Experimental Example 1).

도 5 내지 도 8은 표 1의 실험예1, 실험예2, 실험예5에서 각각 비정질 실리콘막의 성분을 분석한 TOF-SIMS 측정 결과이다. FIGS. 5 to 8 show results of TOF-SIMS measurement of the components of the amorphous silicon film in Experimental Example 1, Experimental Example 2 and Experimental Example 5 of Table 1, respectively.

도 5를 참조하면, 비정질 실리콘막과 하부막인 산화실리콘막에 걸쳐서 실리콘(Si) 성분의 조성 프로파일은 실험예1(Ref), 실험예2(N2 TRT) 및 실험예5(N2+N2O TRT)에서 유의차가 나타나지 않았다. Referring to FIG. 5, the composition profiles of the silicon (Si) component over the amorphous silicon film and the silicon oxide film as the lower film are shown in Experimental Example 1 (Ref), Experimental Example 2 (N2 TRT) and Experimental Example 5 (N2 + N2O TRT ) Did not show any significant difference.

도 6을 참조하면, 비정질 실리콘막과 하부막인 산화실리콘막에 걸쳐서 수소(H) 성분의 조성 프로파일은 실험예1(Ref), 실험예2(N2 TRT) 및 실험예5(N2+N2O TRT)에서 유의차가 나타나지 않았다. Referring to FIG. 6, the composition profiles of the hydrogen (H) component over the amorphous silicon film and the silicon oxide film as the lower film are shown in Experimental Example 1 (Ref), Experimental Example 2 (N2 TRT) and Experimental Example 5 (N2 + N2O TRT ) Did not show any significant difference.

도 7을 참조하면, 비정질 실리콘막과 하부막인 산화실리콘막에 걸쳐서 산소(O) 성분의 조성 프로파일은 실험예1(Ref)과 대비하여 실험예5(N2+N2O TRT)에서 유의차가 나타났다. 즉, 비정질 실리콘막을 증착한 후에 질소(N2) 가스 및 아산화질소(N2O) 가스를 챔버 내에 공급하고 고주파 전원을 인가하여 플라즈마를 형성하여 후처리를 수행한 경우(실험예5), 비정질 실리콘막을 증착한 후에 별도의 플라즈마 후처리를 수행하지 않은 경우(실험예1)에 대비하여 비정질 실리콘막의 상부 표면부에 산소 성분이 다량 함유하는 것으로 확인되었다. Referring to FIG. 7, the composition profile of the oxygen (O) component over the amorphous silicon film and the silicon oxide film as the lower film showed a significant difference in Experimental Example 5 (N2 + N2O TRT) compared to Experimental Example 1 (Ref). That is, in the case where nitrogen (N 2 ) gas and nitrous oxide (N 2 O) gas are supplied into the chamber after the amorphous silicon film is deposited and a plasma is formed by applying a high frequency power source to perform post-treatment (Experimental Example 5) It was confirmed that a large amount of oxygen component was contained in the upper surface portion of the amorphous silicon film in comparison with the case where the post-plasma treatment was not performed after the silicon film was deposited (Experimental Example 1).

도 8을 참조하면, 비정질 실리콘막과 하부막인 산화실리콘막에 걸쳐서 질소(N) 성분의 조성 프로파일은 실험예1(Ref)과 대비하여 실험예2(N2 TRT)에서 유의차가 나타났다. 즉, 비정질 실리콘막을 증착한 후에 질소(N2) 가스를 챔버 내에 공급하고 고주파 전원을 인가하여 플라즈마를 형성하여 후처리를 수행한 경우(실험예2), 비정질 실리콘막을 증착한 후에 별도의 플라즈마 후처리를 수행하지 않은 경우(실험예1)에 대비하여 비정질 실리콘막의 상부 표면부에 질소 성분이 다량 함유하는 것으로 확인되었다.Referring to FIG. 8, the composition profile of the nitrogen (N) component over the amorphous silicon film and the silicon oxide film as the lower film showed a significant difference in Experimental Example 2 (N2 TRT) compared to Experimental Example 1 (Ref). That is, after the amorphous silicon film was deposited, a nitrogen (N 2 ) gas was supplied into the chamber and a RF power was applied to form a plasma to perform post-treatment (Experimental Example 2). After the amorphous silicon film was deposited, It was confirmed that a large amount of nitrogen component was contained in the upper surface portion of the amorphous silicon film in comparison with the case where the treatment was not performed (Experimental Example 1).

이에 따르면, 후처리 가스로서 질소(N2)는 질소기를 추가하여 비정질 실리콘막의 상부 계면에 질화(Nitridation) 효과를 줄 수 있으며, 후처리 가스로서 아산화질소(N2O)는 산소기를 추가하여 비정질 실리콘막의 상부 계면에 산화(Oxidation) 효과를 줄 수 있음을 확인할 수 있다. 나아가, 상기 후처리를 수행함으로써 비정질 실리콘막의 상부 표면부에 질소기 및 산소기 중 적어도 어느 하나의 성분을 상대적으로 더 많이 함유하는 영역을 형성할 수도 있음을 확인하였다. According to this, nitrogen (N 2 ) as a post-treatment gas can be nitrided at the upper interface of the amorphous silicon film by adding a nitrogen group, and nitrous oxide (N 2 O) as a post- It can be confirmed that the oxidation can be effected on the upper interface of the silicon film. Further, it has been confirmed that by performing the post-treatment, a region containing at least one of nitrogen and oxygen can be formed on the upper surface portion of the amorphous silicon film.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.While the present invention has been described with reference to exemplary embodiments, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, is intended to cover various modifications and equivalent arrangements included within the spirit and scope of the invention. Accordingly, the true scope of the present invention should be determined by the technical idea of the appended claims.

Claims (5)

챔버 내의 기판 상에 비정질 실리콘막을 증착하는 단계;
상기 비정질 실리콘막의 식각률이나 표면 조도를 개선하기 위하여, 상기 비정질 실리콘막의 상부 표면부에 플라즈마를 이용하여 질소기 및 산소기 중 적어도 어느 하나의 성분을 포함하는 후처리 가스를 활성화시켜 후처리하는 후처리 단계;
상기 챔버 내에 퍼지가스를 제공하는 단계; 및
상기 챔버를 펌핑하는 단계;
를 포함하는, 비정질 실리콘막의 형성 방법.Depositing an amorphous silicon film on a substrate in a chamber;
In order to improve the etching rate or surface roughness of the amorphous silicon film, a post-treatment step of activating a post-treatment gas containing at least one of nitrogen and oxygen groups using plasma on the upper surface portion of the amorphous silicon film, ;
Providing a purge gas in the chamber; And
Pumping the chamber;
And forming the amorphous silicon film. 제 1 항에 있어서,
상기 후처리 단계는 상기 플라즈마를 이용하여 질소(N2) 및 아산화질소(N2O)로 이루어진 후처리 가스로 상기 비정질 실리콘막을 후처리하는 것을 특징으로 하는, 비정질 실리콘막의 형성 방법.The method according to claim 1,
Wherein the post-treatment step comprises post-treating the amorphous silicon film with a post-treatment gas consisting of nitrogen (N 2 ) and nitrous oxide (N 2 O) using the plasma. 제 1 항에 있어서,
상기 후처리 단계는 상기 플라즈마를 이용하여 아산화질소(N2O)로 이루어진 후처리 가스로 상기 비정질 실리콘막을 후처리하는 것을 특징으로 하는, 비정질 실리콘막의 형성 방법.The method according to claim 1,
Wherein the post-treatment step comprises post-treating the amorphous silicon film with a post-treatment gas comprising nitrous oxide (N 2 O) using the plasma. 제 1 항에 있어서,
상기 후처리를 수행하는 단계는 상기 비정질 실리콘막의 상부 표면부에 질소기 및 산소기 중 적어도 어느 하나의 성분을 상대적으로 더 많이 함유하는 영역을 형성하는 단계를 포함하는, 비정질 실리콘막의 형성 방법.The method according to claim 1,
Wherein the step of performing the post-treatment includes forming a region in the upper surface portion of the amorphous silicon film containing a relatively larger amount of at least one of a nitrogen group and an oxygen group. 제 1 항에 있어서,
상기 비정질 실리콘막을 증착하는 단계는 상기 기판 상에 SixHy 계열의 모노, 다이, 트리 실란 가스를 반응가스로 공급하되 플라즈마 강화 화학기상증착(PECVD) 공정으로 비정질 실리콘막을 증착하는 단계를 포함하는, 비정질 실리콘막의 형성 방법.The method according to claim 1,
The step of depositing the amorphous silicon film may include depositing an amorphous silicon film by a plasma enhanced chemical vapor deposition (PECVD) process of supplying a Si x H y series mono, di, trisilane gas as a reaction gas onto the substrate , A method of forming an amorphous silicon film.
KR1020160105666A 2016-08-19 2016-08-19 Method of fabricating amorphous silicon layer KR102125511B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160105666A KR102125511B1 (en) 2016-08-19 2016-08-19 Method of fabricating amorphous silicon layer
CN201710201313.7A CN107768244B (en) 2016-08-19 2017-03-30 Method for forming amorphous silicon film
US15/473,895 US20180053652A1 (en) 2016-08-19 2017-03-30 Method of forming amorphous silicon layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160105666A KR102125511B1 (en) 2016-08-19 2016-08-19 Method of fabricating amorphous silicon layer

Publications (2)

Publication Number Publication Date
KR20180020775A true KR20180020775A (en) 2018-02-28
KR102125511B1 KR102125511B1 (en) 2020-06-23

Family

ID=61191991

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160105666A KR102125511B1 (en) 2016-08-19 2016-08-19 Method of fabricating amorphous silicon layer

Country Status (3)

Country Link
US (1) US20180053652A1 (en)
KR (1) KR102125511B1 (en)
CN (1) CN107768244B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200021834A (en) 2018-08-21 2020-03-02 주성엔지니어링(주) Thin film forming device and thin film forming device using the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190061872A (en) * 2017-11-28 2019-06-05 주식회사 원익아이피에스 Method of fabricating amorphous silicon layer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020046431A (en) * 2000-12-14 2002-06-21 박종섭 Method for forming Ta2O5 dielectric layer
KR20050115634A (en) * 2004-06-04 2005-12-08 삼성전자주식회사 Methode for chemical vapor deposition used plasma enhanced at the same
KR20150027738A (en) * 2012-06-25 2015-03-12 어플라이드 머티어리얼스, 인코포레이티드 Enhancement in uv curing efficiency using oxygen-doped purge for ultra low-k dielectric film
US20160067387A1 (en) * 2014-09-08 2016-03-10 Venu Varanasi Amorphous Silicon Oxide, Amorphous Silicon Oxynitride, and Amorphous Silicon Nitride Thin Films and Uses Thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6614083B1 (en) * 1999-03-17 2003-09-02 Semiconductor Energy Laboratory Co., Ltd. Wiring material and a semiconductor device having wiring using the material, and the manufacturing method
US6533907B2 (en) * 2001-01-19 2003-03-18 Symmorphix, Inc. Method of producing amorphous silicon for hard mask and waveguide applications
JP2005150637A (en) * 2003-11-19 2005-06-09 Canon Inc Treatment method and apparatus
JP2009130035A (en) * 2007-11-21 2009-06-11 Toshiba Corp Method of manufacturing semiconductor device
US8198184B2 (en) * 2008-09-30 2012-06-12 Texas Instruments Incorporated Method to maximize nitrogen concentration at the top surface of gate dielectrics

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020046431A (en) * 2000-12-14 2002-06-21 박종섭 Method for forming Ta2O5 dielectric layer
KR20050115634A (en) * 2004-06-04 2005-12-08 삼성전자주식회사 Methode for chemical vapor deposition used plasma enhanced at the same
KR20150027738A (en) * 2012-06-25 2015-03-12 어플라이드 머티어리얼스, 인코포레이티드 Enhancement in uv curing efficiency using oxygen-doped purge for ultra low-k dielectric film
US20160067387A1 (en) * 2014-09-08 2016-03-10 Venu Varanasi Amorphous Silicon Oxide, Amorphous Silicon Oxynitride, and Amorphous Silicon Nitride Thin Films and Uses Thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200021834A (en) 2018-08-21 2020-03-02 주성엔지니어링(주) Thin film forming device and thin film forming device using the same

Also Published As

Publication number Publication date
CN107768244B (en) 2021-08-13
KR102125511B1 (en) 2020-06-23
CN107768244A (en) 2018-03-06
US20180053652A1 (en) 2018-02-22

Similar Documents

Publication Publication Date Title
JP7158616B2 (en) SiN deposition
JP7135187B2 (en) Formation of SiOCN thin film
CN108122739B (en) Method of topologically limited plasma enhanced cyclical deposition
TWI713608B (en) METHODS OF DEPOSITING FLOWABLE FILMS COMPRISING SiO AND SiN
TWI789733B (en) MOTHOD OF FORMING SiN THIN FILM ON SUBSTRATE IN REACTION SPACE
US9754779B1 (en) Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
TWI398925B (en) Boron nitride and boron nitride-derived materials deposition method
US20140273530A1 (en) Post-Deposition Treatment Methods For Silicon Nitride
JP2011054968A (en) METHOD FOR FORMING CONFORMAL DIELECTRIC FILM HAVING Si-N COMBINATION BY PECVD
TWI553143B (en) Cyclic deposition method for thin film formation, semiconductor manufacturing method, and semiconductor device
JPH05279838A (en) Formation of silicon nitride film and semiconductor device
TW201528370A (en) Carbon dioxide and carbon monoxide mediated curing of low K films to increase hardness and modulus
KR20180020775A (en) Method of fabricating amorphous silicon layer
JP7299887B2 (en) Reduction of dry etching rate of silicon nitride films
WO2018150452A1 (en) Method of forming nitride films
KR20190061872A (en) Method of fabricating amorphous silicon layer
KR102146543B1 (en) Method of fabricating amorphous silicon layer
KR20220142506A (en) Hydrogen-free silicon dioxide
KR101576639B1 (en) Method for depositing insulating film
CN115206872A (en) Semiconductor processing method
KR20170108353A (en) Method of depositing SiON film

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant