JP2011512032A - 微結晶シリコン薄膜トランジスタ - Google Patents

微結晶シリコン薄膜トランジスタ Download PDF

Info

Publication number
JP2011512032A
JP2011512032A JP2010545916A JP2010545916A JP2011512032A JP 2011512032 A JP2011512032 A JP 2011512032A JP 2010545916 A JP2010545916 A JP 2010545916A JP 2010545916 A JP2010545916 A JP 2010545916A JP 2011512032 A JP2011512032 A JP 2011512032A
Authority
JP
Japan
Prior art keywords
gas
layer
microcrystalline silicon
gas mixture
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010545916A
Other languages
English (en)
Inventor
タエ キュング ウォン
スー ヤング チョイ
ベオム スー パク
ドング−キル ユイム
ジユリヤン ジェリー チェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/204,563 external-priority patent/US8076222B2/en
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2011512032A publication Critical patent/JP2011512032A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32853—Hygiene
    • H01J37/32862—In situ cleaning of vessels and/or internal parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Thin Film Transistor (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

薄膜トランジスタ構造体中に微結晶シリコン層を形成する方法を提供する。一実施形態において、微結晶シリコン層を形成する方法は、処理チャンバ内に基板を配置し、水素系ガス、シリコン系ガス及びアルゴンガスを有するガス混合物を処理チャンバに供給することを含み、このガス混合物は、約１００：１より大きい水素系ガス：シリコン系ガス体積流量比を有し、水素系ガスとシリコン系ガスとを合わせた総流量に対するアルゴンガスの体積流量比は約５％〜約４０％であり、また微結晶シリコン層を基板上に堆積する間、処理チャンバ内のガス混合物の処理圧力を約３Ｔｏｒｒより高く維持することを含む。

Description

発明の背景
（発明の分野）
本発明の実施形態は、一般に、微結晶シリコン膜を形成する方法に関する。特に、本発明は、薄膜トランジスタデバイスにおいて微結晶シリコン膜を形成する方法に関する。
（関連技術の説明）
プラズマディスプレイパネル及び液晶ディスプレイは、フラットパネルディスプレイに使用されることが多い。液晶ディスプレイ（ＬＣＤ）は一般に、液晶材料の層を挟んで接合された２枚のガラス基板から構成される。ガラス基板は半導体基板又は透明基板、例えばガラス、石英、サファイア又は透明プラスチック膜である。ＬＣＤが、バックライト用に発光ダイオードを備える場合もある。
液晶ディスプレイの解像度要件の増加に伴い、画素と称される液晶セルにある無数の個々の領域の制御が望ましくなってきた。昨今のディスプレイパネルでは、１，０００，０００個を超える画素が存在する場合もある。ガラス基板上には少なくとも同じ数のトランジスタが形成され、各画素を、基板上に配置されたその他の画素に対して電力を印加した状態と印加していない状態との間で切り替えることができる。
図１は、基板１０２上に配置された慣用の薄膜トランジスタデバイス１００を示す。誘電体層１０４が、基板１０２上に任意で配置される。続いて、ゲート電極１０６が誘電体層１０４上に形成され、パターニングされ、続いてゲート絶縁体層１０８が形成される。通常、アモルファスシリコン（ａ−Ｓｉ）の半導体層１１０がゲート絶縁体層１０８上に形成され、続いてｎタイプ又はｐタイプのアモルファスシリコン層（Ｎ＋／Ｐ＋−ａ−Ｓｉ）のドープ半導体薄層１１２が形成される。ドープ半導体層１１２の形成後、次にソース／ドレイン金属電極層１１４をその上に配置して薄膜トランジスタデバイス１００を形成する。トランジスタ内の電子移動度がデバイスの性能を決定するため、トランジスタ又はデバイス内の電子移動度が高いほうが多くの場合望ましい。電子移動度の高い電子デバイスでは、光透過により多くの画素領域を割き、また回路を集積でき、これによってより明るいディスプレイ、より高い全体的な電気効率、より速い応答時間及びより高い解像度のディスプレイが可能になる。慣用の加工アモルファスシリコンデバイスにつきものの限定的な電子移動度では、フレームリフレッシュレート及び画素密度が限定的となる。更に、閾値電圧シフトが低い電子デバイスの安定し且つ信頼性の高い動作もまた、電子デバイスの全体的なパフォーマンスを左右する。
従って、向上した電子移動度及び安定性を有するデバイス並びにその製造方法が必要とされる。
本開示の実施形態は、一般に、高い電子移動度及び安定したデバイス性能をもたらす微結晶薄膜トランジスタデバイスを形成する方法を提供する。一実施形態において、微結晶シリコン層を形成する方法は、処理チャンバ内に基板を配置し、水素系ガス、シリコン系ガス及びアルゴンガスを有するガス混合物を処理チャンバに供給することを含み、このガス混合物は、約１００：１より大きい水素系ガス：シリコン系ガス体積流量比を有し、水素系ガスとシリコン系ガスとを合わせた総流量に対するアルゴンガスの体積流量比は約５％〜約４０％であり、また微結晶シリコン層を基板上に堆積する間、処理チャンバ内のガス混合物の処理圧力を約３Ｔｏｒｒより高く維持することを含む。
他の実施形態において、基板上に微結晶シリコン含有層を形成する方法は、処理チャンバ内に基板を配置し、Ｈ２ガス、ＳｉＨ４ガス及びＡｒガスを有するガス混合物を処理チャンバに供給することを含み、Ｈ２ガス：ＳｉＨ４は約１００：１より大きい体積流量比を有し、Ｈ２ガスとＳｉＨ４ガスとを合わせた総流量に対するアルゴンガスの体積流量比は約５％〜約４０％であり、また微結晶シリコン層を堆積する間、処理チャンバ内のガス混合物の処理圧力を約３Ｔｏｒｒより高く維持することを含む。
更に他の実施形態において、薄膜トラジスタ構造体は、基板上に配置されたゲート絶縁体層と、ゲート絶縁体層上に配置された微結晶シリコン層を含み、微結晶シリコン層は、Ｈ２ガス、ＳｉＨ４ガス及びアルゴンガスを含むガス混合物を供給することによって形成され、Ｈ２ガスとＳｉＨ４ガスとを合わせた総流量に対するＡｒガスの体積流量比は約５％〜約４０％に制御され、この構造体は更に、微結晶シリコン層上に配置されたドープ半導体アモルファスシリコン層を含む。
本発明の上記の構成が得られ且つ詳細に理解できるように、上記で簡単に要約した本発明のより具体的な説明をその実施形態を参照して行う。実施形態は添付図面に図示される。
従来の薄膜トランジスタデバイス構造体の断面図である。 本発明の一実施形態による微結晶シリコン層を堆積するのに使用し得る処理チャンバの断面図である。 デバイス構造体で使用し得る微結晶シリコン層を形成する方法の一実施形態の工程フロー図である。 〜 本発明の実施形態により形成された微結晶シリコン層を有するデバイス構造体の様々な実施形態を示す図である。 デバイス構造体で使用し得る微結晶シリコン層を形成する方法の他の実施形態の工程フロー図である。
円滑な理解のために、可能な限り、図面で共通する同一要素は同一参照番号を用いて表した。一実施形態における要素及び構成は、特に記載することなく、その他の実施形態で便宜上利用することも可能である。
しかしながら、添付図面は本発明の例示的な実施形態しか図示しておらず、本発明はその他の同等に効果的な実施形態も含み得ることから、本発明の範囲を制限すると解釈されないことに留意すべきである。
詳細な説明
本開示の実施形態は、微結晶シリコン層を形成する方法を提供する。この微結晶シリコン層は、ＴＦＴデバイスで使用し得る。この微結晶シリコン層は、フォトダイオード、半導体ダイオード、発光ダイオード（ＬＥＤ）、有機発光ダイオード（ＯＬＥＤ）又はその他の適切なディスプレイ用途にも使用し得る。この微結晶シリコン層によって高い電子移動度、安定性及び低い膜漏れがもたらされ、トランジスタ及びダイオードデバイスの電気的性能が効果的に上昇する。この微結晶シリコン層を、上記の用途を超えた他の適切なデバイスにも使用し得ることに留意する。
図２は、プラズマ化学気相蒸着（ＰＥＣＶＤ）チャンバ２００の一実施形態の概略断面図であり、微結晶シリコン層又はその他のシリコン含有層がこのチャンバにおいて形成される。ある適切なプラズマ化学気相蒸着チャンバは、カリフォルニア州サンタクララにあるアプライドマテリアルズ社から入手可能である。その他の製造業者のものを含む他の堆積チャンバを本発明の実践に利用することも考えられる。
チャンバ２００は一般に、壁部２０２、底部２０４及び蓋部２１２を備え、これらが処理容積２０６の境界を定める。また、処理容積２０６を画成するガス分散プレート２１０及び基板支持アセンブリ２３０を備える。処理容積２０６には、壁部２０２に形成されたバルブ２０８を通してアクセスし、基板１０２をチャンバ２００内外に搬送することができる。
基板支持アセンブリ２３０は、基板１０２を支持するための基板受け面２３２を含む。ステム２３４が、基板支持アセンブリ２３０を昇降システム２３６に連結しており、昇降システム２３６が、基板支持アセンブリ２３０を基板搬送位置と処理位置との間で上下させる。処理時、シャドーフレーム２３３を任意で基板１０２の外周上に配置することによって、基板１０２の縁部への堆積を防止してもよい。昇降ピン２３８は、基板支持アセンブリ２３０を貫通して可動するように配置され、また基板１０２を基板受け面２３２から離間するように構成される。基板支持アセンブリ２３０は、基板支持アセンブリ２３０を望ましい温度に維持するために利用する加熱及び／又は冷却要素２３９も含み得る。基板支持アセンブリ２３０は、基板支持アセンブリ２３０の外周近くにおいてＲＦ接地を行うための接地ストラップ２３１も含み得る。接地ストラップの例は、２０００年２月２５日に発行のロウ（Ｌａｗ）らの米国特許第６０２４０４４号及び２００６年１２月２０日に出願のパーク（Ｐａｒｋ）らの米国特許出願第１１／６１３９３４号に開示される。
ガス分散プレート２１０は、その外周においてチャンバ２００の蓋部２１２又は壁部２０２に掛け具２１４によって連結される。ガス分散プレート２１０を、蓋部２１２に、１つ以上の中央支持体２１６で連結して垂れ下がりを防止し及び／又はガス分散プレート２１０の真直度／湾曲を制御することもできる。一実施形態において、ガス分散プレート２１０は、異なる寸法の異なる構成を有する。例示的な実施形態において、ガス分散プレート２１０は、四辺形のガス分散プレートである。ガス分散プレート２１０は複数の穴２１１が形成された下流側表面２５０を有し、この下流側表面２５０は、基板支持アセンブリ２３０上に配置された基板１０２の上面２１８に面している。この穴２１１は、異なる形状、数、密度、寸法及びガス分散プレート２１０での分布パターンを有し得る。一実施形態において、穴２１１の直径は、約０．０１インチ〜約１インチの間で選択される。ガス分散プレートの例は、２００２年１１月１２日に発行のホワイト（Ｗｈｉｔｅ）らの米国特許第６４７７９８０号、２００５年１１月１７日公開のチェ（Ｃｈｏｉ）らの米国特許出願公開第２００５／０２５１９９０号及び２００６年３月２３日に公開のケラー（Ｋｅｌｌｅｒ）らの米国特許出願公開第２００６／００６０１３８号に開示される。
ガス源２２０が蓋部２１２に連結され、ガスは、蓋部２１２を通って、次にガス分散プレート２１０に形成された穴２１１を通って処理容積２０６に供給される。真空ポンプ２０９をチャンバ２００に連結して処理容積２０６内のガスを望ましい圧力に維持する。
ＲＦ電源２２２を蓋部２１２及び／又はガス分散プレート２１０に連結し、ガス分散プレート２１０と基板支持アセンブリ２３０との間に電場を形成するＲＦ電力を供給すると、プラズマが、ガス分散プレート２１０と基板支持アセンブリ２３０との間でガスから発生する。ＲＦ電力は、様々なＲＦ周波数で印加し得る。例えば、ＲＦ電力は、約０．３ＭＨｚ〜約２００ＭＨｚの周波数で印加される。一実施形態において、ＲＦ電力は、周波数１３．５６ＭＨｚで供給される。
一実施形態において、ガス分散プレート２１０の下流側表面２５０の縁部は湾曲しているため、プレート２１０の縁部及びコーナー部と基板受け面２３２との間、ひいてはプレート２１０と基板１０２の表面２１８との間隔には勾配が生じる。湾曲面２５０の形状（例えば、凸状、平面、凹状）は、具体的な処理要件に合わせて選択し得る。従って、縁部からコーナー部にかけての間隔の勾配を利用して基板の縁部全体に亘って膜特性の均一性を微調整し、これによって基板のコーナー部における特性の不均一性を修正し得る。加えて、縁部から中心部にかけての間隔を制御することによって、膜特性の分布均一性を基板の縁部と中心部との間で制御し得る。一実施形態においては、凹状に湾曲した縁部をガス分散プレート２１０で採用し、この場合、ガス分散プレート２１０の縁部の中央部は、プレート２１０のコーナー部より基板表面２１８から遠く離れる。他の実施形態においては、凹状に湾曲した縁部をガス分散プレート２１０で採用し、この場合、ガス分散プレート２１０のコーナー部は、分散プレート２１０の縁部より基板表面２１８から遠く離れる。
遠隔プラズマ源２２４（誘導結合遠隔プラズマ源等）も、ガス源とバッキングプレートとの間に連結し得る。次の基板を処理するまでの間、遠隔プラズマ源２２４において洗浄ガスにエネルギーを印加して、チャンバ部品の洗浄に利用するプラズマを遠隔的に供給してもよい。電源２２２によってガス分散プレート２１０に供給されたＲＦ電力でもって洗浄ガスを更に励起してもよい。適した洗浄ガスには、以下に限定するものではないが、ＮＦ３、Ｆ２及びＳＦ６が含まれる。遠隔プラズマ源の例は、１９９８年８月４日に発行のシャン（Ｓｈａｎｇ）らの米国特許第５７８８７７８号に開示されている。
一実施形態において、チャンバ２００内で処理し得る基板１０２は、表面積１０，０００ｃｍ２以上を有し、例えば４０，０００ｃｍ２以上であり、例えば約５５，０００ｃｍ２以上である。処理後、基板を切断してより小さい他のデバイスを形成し得ることが理解できる。
一実施形態においては、加熱及び／又は冷却要素２３９を設置し、堆積中の基板支持アセンブリの温度を約４００℃以下にし、例えば約１００℃〜約４００℃又は約１５０℃〜約３８０℃であり、例えば約２００℃又は３５０℃である。
堆積中、基板受け面２３２上に配置された基板１０２の上面２１８とガス分散プレート２１０との公称の間隔は概して４００ミル〜約１２００ミルであり、例えば４００ミル〜約８００ミルであり、或いは望ましい堆積結果を得るためのガス分散プレート２１０全体に亘る別の距離である。凹状の下流側表面のガス分散プレート２１０を利用する実施形態例において、プレート２１０の縁部の中央部と基板受け面２３２との間隔は約４００ミル〜約１４００ミルであり、プレート２１０のコーナー部と基板受け面２３２との間隔は、約３００ミル〜約１２００ミルである。
図３は、図２に示されるようなチャンバ２００又はその他の適切な処理チャンバで実践し得る堆積工程３００の一実施形態のフロー図である。工程３００は、ＴＦＴデバイス又はダイオードデバイスで使用し得る微結晶シリコン含有層を堆積する方法を示す。一実施形態において、微結晶シリコン含有層は、ＴＦＴデバイス又はダイオードにおける慣用のアモルファスシリコン層の代わりに使用される。他の実施形態においては、微結晶シリコン含有層をアモルファスシリコン層と組み合わせて使用してデバイス構造体を形成する。更に他の実施形態においては、微結晶シリコン含有層を、単体又は別の適切な膜と組み合わせて使用することによって、ＴＦＴ又はダイオードデバイスにおける電気的性質及び性能を改善する。
基板１０２に行う工程３００に先立って、基板を処理工程（水素、窒素、酸素、不活性ガス処理工程等）に供することによって界面の接着性を改善し且つ汚染物質を除去してもよい。
工程３００は、基板１０２を処理チャンバ（図２に示される処理チャンバ２００等）内に配置するステップ３０２から始まる。基板１０２は、事前にその上に形成された任意の誘電体層１０４、ゲート電極１０６及びゲート絶縁体層１０８を有し得る。基板１０２上に別のデバイス構造体を形成し易くするために、基板１０２が、事前にその上に形成された別の組み合わせの膜、構造体又は層をその上に有する場合もあることに留意する。一実施形態において、基板１０２は、ガラス基板、プラスチック基板、ポリマー基板、金属基板、個別基板（ｓｉｎｇｌｅｄ ｓｕｂｓｔｒａｔｅ）、ロール・ツー・ロール（ｒｏｌｌ−ｔｏ−ｒｏｌｌ）基板又は薄膜トラジススタをその上に形成するのに適したその他の透明基板のいずれであってもよい。
ステップ３０４において、図４Ａに示されるように、ガス混合物を処理チャンバ内に供給して微結晶シリコン層４０２を基板１０２上に堆積する。微結晶シリコン層４０２を、ゲート絶縁体層１０８上に、慣用のアモルファスシリコン層（図１に示されるようなアモルファスシリコン層１１０等）の代わりに形成し得る。或いは、微結晶シリコン層４０２を異なる構成の構造体内に形成し、例えば別のシリコン系層（ポリシリコン、アモルファスシリコン、その他の適切な材料等を含む）と組み合わせて構造体を形成する。
一実施形態において、微結晶シリコン層４０２は、単一の工程ステップによって堆積される単層として形成される。他の実施形態において、微結晶シリコン層４０２は、複数のステップから成る堆積工程によって形成される１つ以上の層を有する。例えば、微結晶シリコン層４０２は、図４Ａに示されるように、点線４０８で分割される第１層４０６と第２層４０４とを有する複合膜として形成される。更に他の実施形態においては、この堆積工程を、微結晶シリコン層４０２を形成するのに必要なだけ多くのステップに分割して、希望通りの層数を有する微結晶シリコン層４０２とする。微結晶シリコン層堆積工程が完了したら、その上に次にｎタイプ又はｐタイプアモルファス又は微結晶シリコン層（Ｎ＋／Ｐ＋−ａ−Ｓｉ又はμｃ−Ｓｉ）１１２及びソース／ドレイン金属電極１１４を連続して形成してデバイス構造体４００を形成する。一実施形態において、微結晶シリコン層４０２は、６０％より高い結晶割合を有し得る。
微結晶シリコン層４０２の堆積中、ガス混合物は、シリコン系ガス及び水素系ガスを含み得る。適切なシリコン系ガスには、以下に限定するものではないが、シラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、四フッ化シリコン（ＳｉＦ４）、四塩化シリコン（ＳｉＣｌ４）、ジクロロシラン（ＳｉＨ２Ｃｌ２）及びこれらの組み合わせが含まれる。一実施形態において、ここで説明のシリコン系ガスはシラン（ＳｉＨ４）ガスである。適切な水素系ガスには、以下に限定するものではないが、水素ガス（Ｈ２）が含まれる。
微結晶シリコン層４０２を単層として構成する実施形態において、堆積工程は１つのステップから成る工程である。ステップ３０４の一実施形態において、シリコン系ガスはシラン（ＳｉＨ４）であり、水素系ガスは水素（Ｈ２）である。シランガス及び水素ガスは、既定のガス流量で供給される。既定の、水素ガス：シランガスの流量比が、望ましい結晶割合及び粒構造を有する微結晶シリコン含有膜の形成を促す。一実施形態において、ガス混合物中の水素：シランガス流量比（例えば、流量体積比（ｆｌｏｗ ｖｏｌｕｍｅ ｒａｔｉｏ））は、２００：１より大きく制御され、例えば５００：１より大きく、例えば約５００：１〜約３０００：１又は約１０００：１〜約２５００：１、例えば約２０００：１である。堆積中、ガス混合物から形成されたプラズマがシランガス及び水素ガスをイオンとラジカルとに解離する。比較的高い水素希釈度（約２００：１より大きい比等）により、水素ガス由来の多数の原子状水素がシランガス由来の水素ラジカルと反応する。水素ラジカルと原子状水素との反応によって、シリコン膜中のシリコン／水素結合又はストレインドアモルファスシリコン／シリコン結合の弱いダングリングボンドが駆逐され、これによって膜中にはシリコン原子が残り、強力なシリコン／シリコン結合が形成される。強力なシリコン／シリコン結合によって、得られる膜における純度及びシリコン結合エネルギーが上昇し、これによって微結晶膜中で形成される結晶画分及び結晶構造体が増加する。
更に、処理チャンバにおいて高い水素希釈度を比較的高いＲＦ電力（約２００ミリワットより高いＲＦ電力等）とを組み合わせることによって、ガス混合物において多数の原子状水素の解離が促され、これによって水素リッチな表面が得られ、後から解離したシランガス由来の水素ラジカルのシリコン膜への再付着が防止される。ガス混合物中の水素希釈度が高いと、得られるシリコン膜における結晶画分と結晶構造体が増加すると考えられている。
基板が約３７０ｍｍｘ４７０ｍｍの基板サイズを有する一実施形態において、ＳｉＨ４ガスは、約５０ｓｃｃｍ未満の流量（約１ｓｃｃｍ〜約２０ｓｃｃｍ等）で処理チャンバに供給される。Ｈ２ガスは、約２０００ｓｃｃｍ〜約１０００００ｓｃｃｍ（約２０００ｓｃｃｍ〜約４００００ｓｃｃｍ等）の流量で処理チャンバに供給される。不活性ガス（Ａｒ、ヘリウムガス等）をガス混合物中に供給することによって、運搬及びガス混合物中でのガス種の希釈を支援してもよい。一実施形態において、不活性ガスは、ガス混合物中に、約３０００ｓｃｃｍ未満の流量（約２０００ｓｃｃｍ等）で供給される。
堆積工程中、幾つかの処理パラメータを制御することができる。ＲＦ電力を印加することによって、堆積中、プラズマを維持する。一実施形態において、ＲＦ電力密度は、約２００ミリワット／ｃｍ２〜約８００ミリワット／ｃｍ２で供給される。ＲＦ電力は、約１００ｋＨｚ〜約１００ＭＨｚ（約３５０ｋＨｚ又は約１３．５６ＭＨｚ等）で供給される。或いは、ＶＨＦ電力を利用して周波数約２７ＭＨｚ〜約２００ＭＨｚまで供給する。基板からガス分散プレートアセンブリまでの間隔は、基板寸法に応じて制御し得る。一実施形態において、１ｍ２を超える基板の場合の処理間隔は、約４００ミル〜約１２００ミルに制御され、例えば約４００ミル〜約８５０ミル、例えば５８０ミルである。基板温度は、約１５０℃〜約５００℃に制御され、例えば約３５０℃である。
ステップ３０６において、堆積中、処理圧力は、２Ｔｏｒｒより高く（２．５Ｔｏｒｒより高い処理圧力等）に維持される。２．５Ｔｏｒｒより高い高圧が、微結晶シリコン含有膜において柱状構造体を形成し且つ結晶画分を増加させる圧力低下を引き起こすのに役立つと考えられる。堆積圧力の上昇に伴い、得られる膜において形成される結晶画分及び柱状構造体も増加する。更に、高圧下で解離するシリコン原子は、堆積中、得られる膜の結晶方位面（２２０）に充填、配列されて、微結晶シリコン含有層において柱状構造体を形成すると考えられている。対照的に、低圧下で解離したシリコン原子は、得られる膜の結晶方位面（１１１）に充填、配列されて、微結晶シリコン層においてランダム、スムース及び／又はアモルファス様構造体を形成する傾向がある。従って、堆積工程の処理圧力を効果的に制御することによって、堆積膜の結晶画分及び結晶構造体（例えば、柱状構造体、ランダム構造体）を効果的に制御することができる。従って、工程中に維持する高圧は、ステップ３０４においてガス混合物に供給される高希釈物と共に、微結晶シリコン含有膜における望ましい結晶画分及び柱状構造体の形成を促す。
加えて、酸素濃度を、形成される微結晶シリコン含有膜において低く又は無酸素に維持することが望ましい。望ましくないことに、酸素原子は微結晶シリコン含有膜の伝導性を低下させる場合があるため、堆積中、処理環境を無酸素に維持して微結晶シリコン含有膜における酸素原子の形成を防止するのが望ましい。一実施形態において、微結晶シリコン含有膜は、酸素濃度が１ｘ１０１４原子／ｃｃ未満又はゼロとなりさえするように制御される。
一実施形態において、堆積圧力は、約２．５Ｔｏｒｒ〜約１２Ｔｏｒｒに維持され、例えば約２．８Ｔｏｒｒ〜約９．５Ｔｏｒｒであり、例えば約３Ｔｏｒｒ〜約９Ｔｏｒｒである。微結晶シリコン層４０２が、比較的高い結晶割合を有することが望ましい単層として形成される実施形態において、処理圧力は比較的高圧に維持され、例えば約６Ｔｏｒｒより高く、例えば約８Ｔｏｒｒより高く、例えば約９Ｔｏｒｒである。微結晶シリコン層４０２を比較的低い結晶割合を有することが望ましい単層として形成する実施形態において、処理圧力は、５Ｔｏｒｒ未満に維持され、例えば約４Ｔｏｒｒ未満であり、例えば約２．５Ｔｏｒｒ〜約４Ｔｏｒｒ、例えば約３Ｔｏｒｒである。
一実施形態において、微結晶シリコン含有層をＴＦＴデバイス構造体において利用する場合、微結晶シリコン含有層の結晶割合が高いと電子移動度が高くなり、デバイスの電気的性能が改善される。しかしながら、微結晶シリコン含有層の結晶画分は、欠陥がある場所により多くの結晶粒界を有し得る。これらの欠陥は、デバイス構造体において望ましくない電流漏れを引き起こし、デバイス性能に悪影響を及ぼす可能性がある。従って、一部の実施形態においては、微結晶シリコン含有層の、層ごとに異なる結晶割合及び粒構造を有する１つ以上の層を積層して、微結晶シリコン含有膜が全体として望ましい電子移動性と低電流漏れの両方を有するように維持する。
堆積工程が複数のステップによって多層（第１層４０６、第２層４０４等）としての微結晶シリコン層４０２を形成する実施形態においては、堆積圧力及び供給されるガス混合物をステップごとに別々に制御し、異なる膜特性を付与する。例えば、高い電子移動性の維持を目的として堆積層が比較的高い結晶割合と柱状構造体を有するのが望ましい実施形態においては、堆積中、高い圧力を維持する。対照的に、低電流漏れを目的として堆積層が比較的低い結晶割合とランダム構造体を有する実施形態においては、堆積中、低圧力を維持する。供給するガス混合物及び印加するＲＦ電力も変更して、別の膜特性要件に合わせてもよい。
一実施形態において、デバイスに高い電子移動性を付与するために、第１層４０６は、比較的高い結晶割合（約７０％より高い結晶割合等）を有するように構成され、第２層４０４は、第１層４０６の結晶割合より比較的低い結晶割合（約６０％より高い結晶割合）を有するように構成される。一実施形態において、第２層４０４は第１層４０６より低い結晶割合を有し、膜の電流漏れは低くなる。加えて、第１層４０６が、その層中により柱状の粒構造を有することが望ましく、第２層４０４は、その層中によりランダム及び／又はアモルファスシリコン様の構造を有することが望ましい。この特定の実施形態においては、堆積工程の処理圧力を、第１堆積ステップ中、最初は高い第１圧力（約８Ｔｏｒｒより高い圧力等）に制御し、次に、第２堆積ステップ中、より低い第２圧力（約４Ｔｏｒｒ未満等）に移行させる。高圧から低圧への移行により、結晶割合が高く、より柱状の粒構造を有する第１層４０６と、結晶割合が低く、よりランダムな粒構造を有する第２層４０４を備えた堆積膜が得られる。或いは、堆積工程の各ステップ中に、堆積膜の厚さの異なる部位によって結晶割合及び粒構造が異なる膜が得られるように圧力及びガス混合物の制御を行う。一実施形態において、第１層４０６は、厚さ約２００Å〜約２０００Åを有し、結晶割合約７５％〜１００％を有する。第２層４０４は、厚さ約２００Å〜約２０００Åを有し、結晶割合約６５％〜１００％を有する。
特定の実施形態において、微結晶シリコン含有堆積工程の第１層４０６のための第１堆積ステップは、約６Ｔｏｒｒより高い第１処理圧力（例えば、約９Ｔｏｒｒ等の約８Ｔｏｒｒより高い圧力）、水素：シラン比が約２０００：１のガス混合物及び第１ガス混合物から形成されるプラズマを維持するためのＲＦ電力約５２０ミリワットを有するように構成される。不活性ガス（Ａｒ等）をガス混合物に供給することによって、処理チャンバ内へのガスの運搬を補佐してもよい。第１層４０６を望ましい厚さ（約２００Å〜約２０００Å等）にまで堆積したら、処理圧力を段階的に、約５Ｔｏｒｒより低い第２処理圧力（例えば、約３Ｔｏｒｒ等の約４Ｔｏｒｒ未満）に変更して第２層４０４を堆積する。第１堆積ステップ中の約８Ｔｏｒｒより高い第１処理圧力は、第２堆積ステップにおける第２処理圧力へと滑らかに移行される。第１ステップ及び第２ステップで供給されるガス混合物及びガス比は、同じ又は異なり得る。ある具体例において、第１ステップで供給される第１ガス混合物はＳｉＨ４、Ｈ２及びＡｒを含み、第２ステップで供給される第２ガス混合物はＳｉＨ４及びＨ２に切り替えられる。Ｈ２：ＳｉＨ４のガス比は実質的に各ステップにおいて同じままであり、例えば約２０００：１である。或いは、ガス比及びＲＦ電力を、膜特性の異なる構成に応じて同じままにする又は変更する。一実施形態において、ＲＦ電力密度は、第１混合物において約２００ミリワット／ｃｍ２〜約８００ミリワット／ｃｍ２で供給され、第２ガス混合物において、ＲＦ電力密度は約３００ミリワット／ｃｍ２〜約７００ミリワット／ｃｍ２で供給される。
更に他の実施形態においては、微結晶シリコン含有層４０２の第１層４０６と第２層４０４の形成後、図４Ｂに示すように、任意のキャップ層４１０を微結晶シリコン含有層４０２上に形成する。キャップ層４１０は、電流漏れ制御及びデバイス性能の改善に役立ち得るシリコン含有層から選択される。例えば、上述したように、高い結晶割合によって微結晶シリコン含有層４０２の電子移動性は向上するが、膜内に多数の結晶粒界が発生し、望ましくない電流漏れが引き起こされる場合がある。加えて、微結晶シリコン含有層４０２の堆積速度は他の非結晶シリコン層より比較的遅いことが多いため、任意のキャップ層４１０を、工程のスループットを全体として高くするために、比較的高い堆積速度となるようなやり方で形成してもよい。従って、任意のキャップ層４１０を堆積して、望ましい電気的性能を有するデバイス構造体全体を維持しながら、製造スループットを改善し得る。
一実施形態において、任意のキャップ層４１０は、アモルファスシリコン層である。一実施形態において、アモルファスシリコン層は、約１〜２０の水素：シラン比を有するガス混合物を供給することによって堆積される。一実施形態において、ＳｉＨ４ガスは、流量約５０ｓｃｃｍ〜約５００ｓｃｃｍで処理チャンバに供給される。Ｈ２ガスは、流量約５０ｓｃｃｍ〜約１０００ｓｃｃｍで処理チャンバに供給し得る。不活性ガス（Ａｒ、ヘリウムガス等）をガス混合物中に供給して、運搬及びガス混合物中のガス種の希釈に役立ててもよい。一実施形態においては、不活性ガスをガス混合物中に流量約２０００ｓｃｃｍ未満で供給する。処理圧力は、約１Ｔｏｒｒ〜約５Ｔｏｒｒに維持し得る。ＲＦ電力密度は、約５０ミリワット／ｃｍ２〜約３００ミリワット／ｃｍ２に維持し得る。１ｍ２を超える基板の処理間隔は、約４００ミル〜約１２００ミルに制御され、例えば約４５０ミル〜約１５００ミルである。基板温度は、約２００℃〜約４００℃に制御し得る。アモルファスシリコン層は、慣用の技法を含め、他の適切なやり方で堆積してもよい。
任意のキャップ層４１０を、微結晶シリコン含有層４０２を形成したのと同じ処理チャンバ内で統合的に堆積し得ることに留意する。或いは、必要に応じて、任意のキャップ層４１０を別のチャンバで堆積する。
微結晶シリコン含有層４０２及び任意のキャップ層４１０の堆積後、次に、この上にｎタイプ又はｐタイプのアモルファス又は微結晶シリコン層（Ｎ＋／Ｐ＋−ａ−Ｓｉ又はμｃ−Ｓｉ）１１２及びソース／ドレイン金属電極１１４を連続的に配置してデバイス構造体４００を形成する。
微結晶シリコン堆積工程が複数のステップを有する実施形態においては、第１層４０６、第２層４０６、任意のキャップ層４１０及びｎ−タイプ又はｐタイプアモルファス又は微結晶シリコン層（Ｎ＋／Ｐ＋−ａ−Ｓｉ又はμｃ−Ｓｉ）１１２の堆積後、図４Ａ〜Ｂに示されるように、膜積層体をエッチング又はパターニングすることによって特徴部及び／又はトレンチを形成して望ましいデバイス構造体を形成する。
図５は、図４Ａ〜Ｂに示される微結晶シリコン層４０２等の微結晶シリコン層を形成する堆積工程５００の他の実施形態のフロー図である。堆積工程は、図３に示される堆積工程３００と同様だが、供給されるガス混合物及び堆積中に制御される処理パラメータは異なる。
工程５００は、基板１０２を、処理チャンバ１０２（図２に示した処理チャンバ２００等）内に配置するステップ５０２から始まる。上述したように、基板１０２は、その上に事前に形成された任意の誘電体層１０４、ゲート電極１０６及びゲート絶縁体層１０８を有し得る。ステップ５０４において、シリコン系ガス、水素系ガス及びＡｒガスを含有するガス混合物を処理チャンバに供給して微結晶シリコン層（図４Ａ〜Ｂに示される微結晶シリコン層４０２等）を基板１０２上に堆積する。上述したように、微結晶シリコン層４０２は、１ステップの又は必要に応じた複数のステップの堆積工程を使用した単層又は１つ以上の層として形成し得る。
一実施形態において、ガス混合物に供給されるシリコン系ガスは、シラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、四フッ化シリコン（ＳｉＦ４）、四塩化シリコン（ＳｉＣｌ４）、ジクロロシラン（ＳｉＨ２Ｃｌ２）及びこれらの組み合わせから成る群から選択される。一実施形態において、ここで説明のシリコン系ガスはシラン（ＳｉＨ４）ガスである。適切な水素系ガスには、以下に限定するものではないが、水素ガス（Ｈ２）が含まれる。一実施形態において、シリコン系ガス及び水素系ガスは、処理チャンバに既定の比で供給され、望ましい結晶割合（６０％より高い結晶割合等）を有する微結晶シリコン層が堆積される。一実施形態において、水素系ガスのシリコン系ガスに対する比（Ｈ２／ＳｉＨ４）Ｒは、約１００より高く制御され、例えば２００より高く、例えば約５００〜約３０００であり、例えば約１０００〜２５００であり、例えば２０００である。或いは、処理チャンバに供給されるケイ素系ガス及び水素系ガスは、体積流量比によって供給し得る。基板が基板サイズ約３７０ｍｍｘ４７０ｍｍを有する一実施形態において、ＳｉＨ４ガスは、約５０ｓｃｃｍ未満の流量（約１ｓｃｃｍ〜約２０ｓｃｃｍ等）で処理チャンバに供給される。Ｈ２ガスは、流量約２０００ｓｃｃｍ〜約１０００００ｓｃｃｍ（約２０００ｓｃｃｍ〜約４０００ｓｃｃｍ等）で処理チャンバに供給し得る。
水素含有ガスのシリコン含有ガスに対する比（Ｈ２／ＳｉＨ４）Ｒを望ましい範囲で制御することによって、得られるシリコン膜で形成される結晶画分を制御し得る。加えて、上述したように、水素原子がシリコン層中の望ましくない弱いダングリングボンドや不純物を駆逐するため、インキュベーション層（例えば、常法でみられることが多い結合の弱いアモルファスシリコン原子から形成される界面層）が除去される。インキュベーション層の除去によって界面の強度及び膜接着性を大幅に改善し、デバイス構造体の電気的性質及び抵抗率を効果的に改善することができる。
処理チャンバに供給されるＡｒガスの流量（ＧＡｒ）を、ガス混合物に供給されるＨ２ガス流とＳｉＨ４ガス流とを合わせた総ガス流量（Ｔｃ）に対しての既定の比に制御し得る。一実施形態において、Ａｒガス流量（ＧＡｒ）のガス混合物に供給されるＨ２とＳｉＨ４とを合わせた総ガス流量（Ｔｃ）に対する比は、体積基準で約５％〜約４０％に制御される（例えば、ＧＡｒ／Ｔｃ値：体積基準で約５％〜約４０％）。例えば、Ａｒガス流を約１２００ｓｃｃｍで供給する実施形態において、Ｈ２とＳｉＨ４とを合わせた総ガス流量は、約３０００ｓｃｃｍ〜約２４０００ｓｃｃｍである。一実施形態において、Ｈ２とＳｉＨ４とを合わせた総ガス流量（Ｔｃ）に対するＡｒガス流量（ＧＡｒ）の比（例えば、ＧＡｒ／Ｔｃ値）は、体積基準で約５％〜約４０％に制御され、例えば約１０％〜約３０％であり、例えば約２０％である。或いは、ガス混合物に供給するＡｒガスを、体積基準の流量で制御する。一実施形態において、Ａｒガス流は、約１００００ｓｃｃｍ未満に制御され、例えば６０００ｓｃｃｍ未満であり、例えば約５００ｓｃｃｍ〜約３０００ｓｃｃｍであり、例えば約１２００ｓｃｃｍ〜２０００ｓｃｃｍである。
ガス混合物に供給されるＡｒガスは、ガス混合物に供給される水素ガスと同様の機能を果たすと考えられる。アルゴン原子はシリコン及び水素原子より比較的高い分子量を有することから、処理中にガス混合物に供給した場合、ガス混合物中のアルゴン原子は、シリコン層中のシリコン／水素及び／又はアモルファスシリコン／シリコン結合の弱いダングリングボンドを駆逐するのに役立ち、これによってシリコン層中のシリコン原子による強力なシリコン／シリコン結合の形成が可能になる。上述したように、強力なシリコン／シリコン結合によって、膜の純度及び高いシリコン結合エネルギーが促進され、微結晶膜において形成される結晶画分及び結晶構造体が増加する。
加えて、Ａｒガスをガス混合物に供給することによって、得られる微結晶シリコン層において均一な柱状構造体が得られる。Ａｒ原子が強力でしっかりとしたシリコン結合の形成を支援し且つ不純物を駆逐することから、シリコン層中の欠陥が減少するだけでなく、均一で反復的な柱状構造体がシリコン膜中で形成され、望ましくないランダムな結晶粒界及び結晶粒界欠陥が減少する。従って、高い移動性、高い活性化エネルギー及び低いＳ値（ｓｕｂ−ｔｈｒｅｓｈｏｌｄ ｓｗｉｎｇ）を有する微結晶シリコン層が得られる。
堆積工程中、幾つかの処理パラメータを制御し得る。堆積中、プラズマを維持するためにＲＦ電力を印加し得る。一実施形態において、ＲＦ電力密度は、約２００ミリワット／ｃｍ２〜約８００ミリワット／ｃｍ２（約５００ミリワット／ｃｍ２等）で供給される。ＲＦ電力は、約１００ｋＨｚ〜約１００ＭＨｚ（約３５０ｋＨｚ又は約１３．５６ＭＨｚ等）で供給される。或いは、ＶＨＦ電力を利用して周波数約２７ＭＨｚ〜約２００ＭＨｚまで供給する。基板からガス分散プレートアセンブリまでの間隔は、基板寸法に応じて制御し得る。一実施形態において、１ｍ２を超える基板の場合の処理間隔は、約４００ミル〜約１２００ミルに制御され、例えば約４００ミル〜約８５０ミル、例えば５８０ミルである。基板温度は、約１５０℃〜約５００℃に制御され、例えば約３５０℃である。
ステップ５０６において、堆積中、処理圧力を高い圧力範囲に維持し、例えば３Ｔｏｒｒより高く、例えば６Ｔｏｒｒより高い。上述したように、高い圧力が、堆積される微結晶シリコン膜４０２における柱状構造体の形成を促し且つ結晶割合を上昇させる圧力低下を引き起こすのに役立つと考えられる。加えて、高い圧力が、シリコン原子の結晶方位面（１１１）ではなく結晶方位面（２２０）への充填も促し、これによって柱状構造体が増加し、得られる微結晶シリコン膜４０２におけるランダム、スムース及びアモルファス様構造体の存在が減少する。従って、堆積圧力を３Ｔｏｒｒより高く効率的に制御することによって、結晶配向面（１１１）に対する相対面（２２０）に結晶方位を有する原子の比が高くなり、より多くの柱状構造体が膜中に形成もされ、膜の結晶画分が増加する。微結晶シリコン膜４０２の結晶画分が増加するにつれ、光伝導性／暗伝導度の比が高くなり、微結晶シリコン膜４０２の全体的な電気的性質が改善される。
一実施形態において、微結晶シリコン膜４０２の堆積中の処理圧力は３Ｔｏｒｒより高く制御され、例えば６Ｔｏｒｒより高く、例えば８Ｔｏｒｒより高く、例えば約９Ｔｏｒｒより高い。
上述した構造体と同様に、工程５００による微結晶シリコン層４０２の形成後、キャップ層を微結晶シリコン層４０２上に堆積してもよい。
工程５００を行って微結晶シリコン層４０２を単層又は複数層として形成し得ることに留意する。１つ以上の層によって微結晶シリコン層４０２を構成する実施形態においては、図４Ａ〜Ｂに示されるように、工程５００を利用して微結晶シリコン層４０２の第１層４０６を形成する。第２層４０４は、上述の工程５００又は図３を参照して説明した工程３００等の低圧工程によって形成し得る。或いは、工程５００を利用して、第１層４０６又は／及び第２層４０４を必要に応じたいずれの順番又はやり方で形成し得る。
以下の実施例は本質的に例であって、請求項において特に記載がない限り、特許請求の範囲を限定することを意図しない。
実施例１
以下の表は、微結晶シリコン層を堆積する間に異なるＨ２／ＳｉＨ４比（Ｒ）を使用する効果を示す。
Figure 2011512032
２００Ｒの第１実験データは、Ｈ２／ＳｉＨ４比約２００の使用を表す。同様に、第２、第３、第４及び第５実験データは、Ｈ２／ＳｉＨ４比約４００、６００、１０００及び２０００をそれぞれ利用する。Ｒ比が上昇するにつれ、微結晶シリコン層の結晶画分値（Ｉｃ／Ｉａ）が上昇する。更に、インキュベーション層の厚さも、Ｒ比の上昇と共に減少する。加えて、Ｅａ（活性化エネルギー）及びＰｈ／Ｄ（光伝導性／暗伝導度）も、Ｒ比の上昇と共に上昇し、これは得られる微結晶シリコン層中に形成される欠陥が少ないことを示す。
実施例２
加えて、ＴＥＭ（透過型電子顕微鏡）データもまた、Ｈ２／ＳｉＨ４の比Ｒの上昇によって、基板界面で形成されるインキュベーション層が減少することを示す。上述したように、高いＲ比は、高い結晶割合を有する微結晶シリコン層の堆積に役立ち得る。Ｈ２／ＳｉＨ４の高い比Ｒを利用することによって、典型的には堆積工程の初期にアモルファスシリコンから形成されるインキュベーション層の厚さが効果的に減少する。これは、アモルファスシリコン原子が、堆積工程の初期により長く存在するからである。
実施例３
加えて、ドレイン電流対ゲート電圧曲線（Ｉｄｓ−Ｖｇ曲線）測定値も、比Ｒが上昇すると、より高いＯｎ電流とＯｆｆ電流が得られることを示す。
実施例４
以下の表は、微結晶シリコン層を堆積中にアルゴンガスをガス混合物中に供給する効果を示す。
Figure 2011512032
上述したＨ２／ＳｉＨ４の高いＲ比と同様に、Ａｒガスをガス混合物に供給すると、微結晶シリコン層の結晶画分値（Ｉｃ／Ｉａ）は上昇する。更に、アルゴンガスをガス混合物に供給している間、インキュベーション層の厚さは減少する。加えて、Ｅａ（活性化エネルギー）及びＰｈ／Ｄ（光伝導性／暗伝導度）も上昇し、これは得られる微結晶シリコン層中に形成される欠陥が少ないことを示す。
実施例５
加えて、ＴＥＭ画像によると、堆積中にＡｒをガス混合物に供給すると、得られる微結晶シリコン層内ではより多くの柱状構造体が形成される。更に、柱状構造体の構成及びトポグラフィが、微結晶シリコン層全体に亘ってより均一である。
実施例６
ドレイン電流対ゲート電圧曲線（Ｉｄｓ−Ｖｇ曲線）の測定値は、ガス混合物にアルゴンを供給しながら堆積した微結晶シリコン層が、高いＯｎ電流及び低い界面欠陥密度（低いＳ値）により、Ａｒなしで堆積した微結晶シリコン層（０．３７ｃｍ２／Ｖｓ）より高い電子移動度（０．８８ｃｍ２／Ｖｓ）を有することも示す。
実施例７
加えて、Ｏｆｆ電流は、微結晶シリコン層を高いＲ及びアルゴン供給でもって形成することによっても改善される。ガス混合物におけるＡｓガス供給と高いＲとの組み合わせにより、移動度約１．１５ｃｍ２／Ｖｓ、Ｓ値約１．１４Ｖ／ｄｅｃ及びＯｆｆ電流約５．５Ｅ−１１Ａを有する膜が得られる。
実施例８
加えて、熱安定性及び電気的安定性の測定（ＢＴＳ試験）を行って、膜の安定性を評価する。ＢＴＳ測定を、８０℃、正電圧のＢＴＳ試験の場合は４０Ｖｇ、負電圧のＢＴＳ試験の場合は−４０Ｖｇで約７０００セクションに亘って行った。ＢＴＳデータは、正のゲートバイアス電圧を供給する場合、微結晶シリコン層ＴＦＴの閾値電圧シフトが約３Ｖにすぎず、それと比較して慣用のａ−ＳｉＴＦＴは約１５Ｖであることを示す。対照的に、負のゲートバイアス電圧では、微結晶シリコン層ＴＦＴの閾値電圧シフトが約−５Ｖで安定し、それと比較して慣用のａ−ＳｉＴＦＴは約−７Ｖである。加えて、ＢＴＳデータは、微結晶シリコン層の厚さを約８００Åに維持することによって最も低い電圧シフトが得られることも示す。従って、体積中、ガス混合物において高いＲ及びアルゴンガスを利用することによって、しっかりとして高い電気的質の微結晶シリコン層が得られる。
従って、本願に記載の方法は、有利には、デバイス構造体中に形成される半導体層（微結晶シリコン含有層、任意のキャップ層等）の膜特性を制御することによって、電子デバイスの電子移動度、安定性及び均一性を改善する。
上記は本発明の実施形態を対象としているが、本発明の基本的な範囲から逸脱することなく本発明のその他及び更に他の実施形態を創作することができ、本発明の範囲は以下の特許請求の範囲に基づいて定められる。

Claims (15)

  1. 基板を処理チャンバ内に配置し、
    約２００：１より大きい水素含有ガス：シリコン含有ガス流量比を有する第１ガス混合物を処理チャンバに供給し、
    処理チャンバにおいて第１処理圧力を約６Ｔｏｒｒより高く維持し、第１ガス混合物から形成されるプラズマの存在下、第１微結晶シリコン含有層を堆積し、
    第２ガス混合物を処理チャンバに供給し、
    処理チャンバにおいて第２処理圧力を約５Ｔｏｒｒ未満に維持し、第２ガス混合物から形成されるプラズマの存在下、第２微結晶シリコン含有層を堆積することを含む微結晶シリコン層を形成する方法。
  2. 第１処理圧力が約８Ｔｏｒｒより高く維持され、第２処理圧力が約４Ｔｏｒｒ未満に維持される請求項１記載の方法。
  3. 第１ガス混合物が不活性ガスと共に供給され、第２ガス混合物が不活性ガスなしで供給される請求項１記載の方法。
  4. 第１ガス混合物及び第２ガス混合物を供給することが、
    水素含有ガス及びシリコン含有ガスを流量比約５００：１〜約３０００：１で供給することを更に含む請求項１記載の方法。
  5. 第１微結晶シリコン含有層が、第２微結晶シリコン含有層より高い結晶割合を有する請求項１記載の方法。
  6. 第１微結晶シリコン含有層が、第２微結晶シリコン含有層よりもより柱状の粒構造を有する請求項１記載の方法。
  7. 基板を処理チャンバ内に配置し、
    ガス混合物をチャンバ内に供給し、
    ガス混合物から形成されるプラズマの存在下、微結晶シリコン含有層を基板上に堆積することを含み、処理圧力を堆積中に調節する微結晶シリコン層を堆積する方法。
  8. 処理圧力を調節することが、微結晶シリコン含有層内に形成される結晶画分を調節することを更に含む請求項７記載の方法。
  9. ガス混合物が不活性ガスを更に含む請求項７記載の方法。
  10. ガス混合物が第１ガス混合物及び第２ガス混合物を含み、第１ガス混合物が少なくともＨ２ガス、ＳｉＨ４ガス及び不活性ガスを含み、第２ガス混合物が、少なくともＨ２ガス及びＳｉＨ４ガスを含む請求項７記載の方法。
  11. 第１ガス混合物を供給する間、処理圧力を約８Ｔｏｒｒより高く調節し、
    第２ガス混合物を供給する間、処理圧力を約４Ｔｏｒｒ未満に調節することを更に含む請求項１０記載の方法。
  12. 基板上に配置されるゲート絶縁体層と、
    ゲート絶縁体層上に配置される二重微結晶シリコン層と、
    二重微結晶シリコン層上に配置されるドープ半導体アモルファスシリコン層とを備える薄膜トランジスタ構造体。
  13. 二重微結晶シリコン層とドープ半導体アモルファスシリコン層との間に配置されるキャップ層を更に備える請求項１２記載のデバイス構造体。
  14. キャップ層がアモルファスシリコン層である請求項１３記載のデバイス構造体。
  15. 基板を処理チャンバ内に配置し、
    水素系ガス、シリコン系ガス及びアルゴンガスを有するガス混合物を処理チャンバに供給することを含み、
    ガス混合物が、約１００：１より大きい水素系ガス：シリコン系ガス体積流量比を有し、水素系ガスとシリコン系ガスとを合わせた総流量に対するアルゴンガスの体積流量比が約５％〜約４０％であり、更に
    微結晶シリコン層を基板上に堆積する間、処理チャンバ内のガス混合物の処理圧力を約３Ｔｏｒｒより高く維持することを含む微結晶シリコン含有層を基板上に形成する方法。
JP2010545916A 2008-02-11 2009-01-13 微結晶シリコン薄膜トランジスタ Withdrawn JP2011512032A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US2780908P 2008-02-11 2008-02-11
US8062408P 2008-07-14 2008-07-14
US12/204,563 US8076222B2 (en) 2008-02-11 2008-09-04 Microcrystalline silicon thin film transistor
US12/323,872 US7833885B2 (en) 2008-02-11 2008-11-26 Microcrystalline silicon thin film transistor
PCT/US2009/030865 WO2009102520A1 (en) 2008-02-11 2009-01-13 Microcrystalline silicon thin film transistor

Publications (1)

Publication Number Publication Date
JP2011512032A true JP2011512032A (ja) 2011-04-14

Family

ID=40938136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010545916A Withdrawn JP2011512032A (ja) 2008-02-11 2009-01-13 微結晶シリコン薄膜トランジスタ

Country Status (5)

Country Link
US (1) US7833885B2 (ja)
JP (1) JP2011512032A (ja)
CN (1) CN101960563B (ja)
TW (1) TW200949904A (ja)
WO (1) WO2009102520A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012049517A (ja) * 2010-07-26 2012-03-08 Semiconductor Energy Lab Co Ltd 微結晶半導体膜の作製方法、及び半導体装置の作製方法
JP2012209550A (ja) * 2011-03-17 2012-10-25 Semiconductor Energy Lab Co Ltd 微結晶半導体膜、及び半導体装置の作製方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201120942A (en) * 2009-12-08 2011-06-16 Ind Tech Res Inst Method for depositing microcrystalline silicon and monitor device of a plasma enhanced deposition
US8383434B2 (en) * 2010-02-22 2013-02-26 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
JP5933188B2 (ja) * 2010-05-14 2016-06-08 株式会社半導体エネルギー研究所 微結晶シリコン膜及びその作製方法、並びに半導体装置
JP2012089708A (ja) * 2010-10-20 2012-05-10 Semiconductor Energy Lab Co Ltd 微結晶シリコン膜の作製方法、半導体装置の作製方法
WO2012117972A1 (ja) * 2011-03-03 2012-09-07 シャープ株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
CN102184893A (zh) * 2011-04-18 2011-09-14 上海大学 一种基于微晶硅的tft有源矩阵制造工艺
CN103320855B (zh) * 2013-05-27 2016-08-10 上海华虹宏力半导体制造有限公司 多晶硅薄膜层淀积方法
KR102553629B1 (ko) * 2016-06-17 2023-07-11 삼성전자주식회사 플라즈마 처리 장치

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920010885A (ko) 1990-11-30 1992-06-27 카나이 쯔또무 박막반도체와 그 제조방법 및 제조장치 및 화상처리장치
AUPM982294A0 (en) 1994-12-02 1995-01-05 Pacific Solar Pty Limited Method of manufacturing a multilayer solar cell
FR2743193B1 (fr) 1996-01-02 1998-04-30 Univ Neuchatel Procede et dispositif de depot d'au moins une couche de silicium hydrogene microcristallin ou nanocristallin intrinseque, et cellule photovoltaique et transistor a couches minces obtenus par la mise en oeuvre de ce procede
JPH10117006A (ja) 1996-08-23 1998-05-06 Kanegafuchi Chem Ind Co Ltd 薄膜光電変換装置
EP1041646B1 (en) 1997-11-10 2012-12-12 Kaneka Corporation Method of producing silicon thin-film photoelectric transducer
EP0994515B1 (en) 1998-10-12 2007-08-22 Kaneka Corporation Method of manufacturing silicon-based thin-film photoelectric conversion device
JP3046965B1 (ja) 1999-02-26 2000-05-29 鐘淵化学工業株式会社 非晶質シリコン系薄膜光電変換装置の製造方法
JP3589581B2 (ja) 1999-02-26 2004-11-17 株式会社カネカ タンデム型の薄膜光電変換装置の製造方法
US6200825B1 (en) 1999-02-26 2001-03-13 Kaneka Corporation Method of manufacturing silicon based thin film photoelectric conversion device
IT1312150B1 (it) 1999-03-25 2002-04-09 Lpe Spa Perfezionata camera di reazione per reattore epitassiale
DE19935046C2 (de) 1999-07-26 2001-07-12 Schott Glas Plasma-CVD-Verfahren und Vorrichtung zur Herstellung einer mikrokristallinen Si:H-Schicht auf einem Substrat sowie deren Verwendung
JP3527496B2 (ja) 2000-03-03 2004-05-17 松下電器産業株式会社 半導体装置
JP2001345272A (ja) 2000-05-31 2001-12-14 Canon Inc シリコン系薄膜の形成方法、シリコン系薄膜及び光起電力素子
US6566159B2 (en) 2000-10-04 2003-05-20 Kaneka Corporation Method of manufacturing tandem thin-film solar cell
JP4433131B2 (ja) 2001-03-22 2010-03-17 キヤノン株式会社 シリコン系薄膜の形成方法
US6759277B1 (en) 2003-02-27 2004-07-06 Sharp Laboratories Of America, Inc. Crystalline silicon die array and method for assembling crystalline silicon sheets onto substrates
US8083853B2 (en) 2004-05-12 2011-12-27 Applied Materials, Inc. Plasma uniformity control by gas diffuser hole design
US7429410B2 (en) 2004-09-20 2008-09-30 Applied Materials, Inc. Diffuser gravity support
KR100718837B1 (ko) 2004-12-30 2007-05-16 삼성전자주식회사 반구형 실리콘을 갖는 캐패시터의 제조 방법 및 이를이용한 반도체 장치의 제조 방법
US7438760B2 (en) 2005-02-04 2008-10-21 Asm America, Inc. Methods of making substitutionally carbon-doped crystalline Si-containing materials by chemical vapor deposition
US8709162B2 (en) 2005-08-16 2014-04-29 Applied Materials, Inc. Active cooling substrate support
JP5309426B2 (ja) 2006-03-29 2013-10-09 株式会社Ｉｈｉ 微結晶シリコン膜形成方法及び太陽電池
US7655542B2 (en) 2006-06-23 2010-02-02 Applied Materials, Inc. Methods and apparatus for depositing a microcrystalline silicon film for photovoltaic device
US20080035306A1 (en) * 2006-08-08 2008-02-14 White John M Heating and cooling of substrate support
JP2008091599A (ja) * 2006-10-02 2008-04-17 Sony Corp 薄膜トランジスタおよびその製造方法ならびに表示装置
US20080245414A1 (en) * 2007-04-09 2008-10-09 Shuran Sheng Methods for forming a photovoltaic device with low contact resistance
JP4488039B2 (ja) * 2007-07-25 2010-06-23 ソニー株式会社 薄膜半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012049517A (ja) * 2010-07-26 2012-03-08 Semiconductor Energy Lab Co Ltd 微結晶半導体膜の作製方法、及び半導体装置の作製方法
JP2012209550A (ja) * 2011-03-17 2012-10-25 Semiconductor Energy Lab Co Ltd 微結晶半導体膜、及び半導体装置の作製方法

Also Published As

Publication number Publication date
CN101960563A (zh) 2011-01-26
CN101960563B (zh) 2013-07-24
WO2009102520A9 (en) 2010-09-30
US20090200552A1 (en) 2009-08-13
WO2009102520A1 (en) 2009-08-20
TW200949904A (en) 2009-12-01
US7833885B2 (en) 2010-11-16

Similar Documents

Publication Publication Date Title
JP2011512032A (ja) 微結晶シリコン薄膜トランジスタ
US9287137B2 (en) Methods for depositing a silicon containing layer with argon gas dilution
TWI514473B (zh) 半導體裝置的形成方法
TWI514475B (zh) 形成無氫含矽介電層的方法
CN102345115B (zh) 微晶半导体膜的制作方法及半导体装置的制作方法
KR101880422B1 (ko) 미결정 반도체막의 제작 방법, 및 반도체 장치의 제작 방법
JP5948031B2 (ja) 半導体装置
US8828859B2 (en) Method for forming semiconductor film and method for manufacturing semiconductor device
US8076222B2 (en) Microcrystalline silicon thin film transistor
US7955890B2 (en) Methods for forming an amorphous silicon film in display devices
US10224432B2 (en) Surface treatment process performed on devices for TFT applications
US20070077735A1 (en) Element of low temperature poly-silicon thin film and method of making poly-silicon thin film by direct deposition at low temperature and inductively-coupled plasma chemical vapor deposition equipment therefor
US10170569B2 (en) Thin film transistor fabrication utlizing an interface layer on a metal electrode layer
JP6092528B2 (ja) 半導体装置およびその作製方法
US20120298997A1 (en) Semiconductor device
US20080241355A1 (en) Thin film transistor devices having high electron mobility and stability
JP2009111302A (ja) 半導体装置およびその製造方法
JP2010267763A (ja) 薄膜半導体デバイス及びその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120403