CN101960563A - 微晶硅薄膜晶体管 - Google Patents

微晶硅薄膜晶体管 Download PDF

Info

Publication number
CN101960563A
CN101960563A CN2009801064690A CN200980106469A CN101960563A CN 101960563 A CN101960563 A CN 101960563A CN 2009801064690 A CN2009801064690 A CN 2009801064690A CN 200980106469 A CN200980106469 A CN 200980106469A CN 101960563 A CN101960563 A CN 101960563A
Authority
CN
China
Prior art keywords
gas
admixture
layer
silicon
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801064690A
Other languages
English (en)
Other versions
CN101960563B (zh
Inventor
元泰景
崔寿永
朴范洙
任东吉
陈志坚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/204,563 external-priority patent/US8076222B2/en
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN101960563A publication Critical patent/CN101960563A/zh
Application granted granted Critical
Publication of CN101960563B publication Critical patent/CN101960563B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32853—Hygiene
    • H01J37/32862—In situ cleaning of vessels and/or internal parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

提供了在薄膜晶体管结构中形成微晶硅层的方法。在一实施方式中，一种形成微晶硅层的方法，包括：提供基板至处理腔室中；提供包含氢系气体、硅系气体和氩气的气体混合物至该处理腔室中，该气体混合物中氢系气体与硅系气体的体积流率比大于100∶1，其中氩气的体积流率比占氢系气体与硅系气体两者总气流的约5％至40％；以及在沉积微晶硅层到该基板上时，维持该处理腔室中该气体混合物的处理压力在大于约3torr的范围。

Description

微晶硅薄膜晶体管
技术领域
本发明实施方式大致与形成微晶硅膜的方法相关，详言之，是有关于在薄膜晶体管器件中形成微晶硅膜的方法。
背景技术
等离子体显示面板和液晶显示器是两种常用的平板显示器。液晶显示器(liquid crystral displays，LCD)一般是通过让两片玻璃基板夹着一层液晶材料而形成。此玻璃基板可以是半导体基板或是诸如玻璃、石英、蓝宝石或透明塑料膜之类的透明基板。LCD也可包含发光二极管，做为其背光单元。
随着高分辨率液晶显示器的需求不断增加之际，对能控制大数目个别单元液晶胞(又称“像素”)的需求也随之增加。现今显示器面板上包含1,000,000个以上的像素。在玻璃基板上至少也必须形成同样数目的晶体管，使得相对于基板上的其他像素来说，每一像素可在通电与未通电状态之间转换。
图1绘示出基板102上的传统薄膜晶体管器件100。在基板102上还可设置一层非必要的介电层104。接着，在介电层上进行图案化处理以形成栅电极106，接着形成栅极绝缘层108。在栅极绝缘层108上通常可形成一层非晶硅(a-Si)的半导体层110，接着再形成一层轻度掺杂的n-型或p-型非晶硅层(N+/P+-a-Si)112。待形成此掺杂的半导体层112之后，可于其上形成源极-漏极金属电极层114，因而形成上述的薄膜晶体管器件100。由于晶体管中电子迁移率的高低主宰了器件性能，因此一般希望晶体管或器件中的电子迁移率可以愈高愈好。具有高电子迁移率的电子器件可容许更多像素区域让光线穿透及进行电路集成，因而可使显示效果更明亮，电子效率更高，反应时间更快以及更高的分辨率。已知非晶硅器件本身有限的电子迁移率使得显示器画面更新速率受到限制且像素密度无法提升。此外，企图以低阈值电压漂移来稳定且可靠地运作电子器件，也限制了电子器件的整体效率。
因此，急需一种具有改良的电子迁移率和稳定度的电子器件以及制造此电子器件的方法。
发明内容
本公开内容的实施方式提供形成微晶硅薄膜晶体管器件的方法，这些薄膜晶体管器件可提供高电子迁移率与稳定的器件性能。在一实施方式中，形成微晶硅层的方法包括：提供基板至处理腔室中；提供包含氢系气体、硅系气体和氩气的气体混合物至该处理腔室中，该气体混合物中氢系气体与硅系气体的体积流率比大于100∶1，其中氩气的体积流率比占氢系气体与硅系气体两者总气流的约5％至40％；于沉积微晶硅层到该基板上时，维持该处理腔室中该气体混合物的处理压力在大于3torr的范围。
在另一实施方式中，一种在基板上形成内含微晶硅的层的方法，包括：提供基板至处理腔室中；提供包含H2、SiH4和Ar的气体混合物至该处理腔室中，该气体混合物中H2与SiH4的体积流率比大于100∶1，其中该氩气的体积流率比占H2与SiH4两者总气流的约5％至40％；于沉积微晶硅层时，维持该处理腔室中该气体混合物的处理压力在大于3torr的范围。
在另一实施方式中，一种薄膜晶体管结构，包括：栅极绝缘层，位于基板上；微晶硅层，位于该栅极绝缘层上；其中该微晶硅层是利用提供包含H2、SiH4和Ar的气体混合物而形成，其中该氩气的体积流率比占H2与SiH4两者总气流的约5％至40％；及掺杂的半导体非晶硅层，位于该微晶硅层上。
附图说明
通过附图所阐述的本发明实施方式、以及上述的发明详细明与发明内容，可详细了解用来实施上述本发明特征的方式。
图1为传统薄膜晶体管器件结构的局部示图；
图2是可用来沉积本发明一实施方式的微晶硅层的处理腔室的局部示图；
图3绘示出依据本发明一实施方式，用来形成器件结构可用的微晶硅层的方法流程图；
图4A-B绘示出器件结构的不同实施方式，该器件结构上具有依据本发明一实施方式所形成的微晶硅层于其上；
图5绘示出依据本发明另一实施方式，用来形成器件结构可用的微晶硅层的方法流程图。
为了了解本发明，附图中相同元件均以相同元件号码表示，且一实施方式中的元件与特征可在不另行指出的情况下，并入另一实施方式中。但需知，附图所阐示的实施方式仅为例示，本发明范畴并不仅限于此，尚包括其他效果等同范围。
具体实施方式
本公开内容的实施方式提供形成微晶硅层的方法。此微晶硅层可用在TFT器件中。此微晶硅层也可用在光电二极管、半导体二极管、发光二极管(light-emitting diode，LED)、有机发光二极管(organic light-emitting diode，OLED)或其他适当的显示应用上。微晶硅层可提供高电子迁移率及稳定性与低膜层漏电率，因此可有效地提高晶体管与二极管器件的电子性能。需知本公开内容中的微晶硅层也可用在本公开内容以外的其他适当器件上。
图2是可用来形成微晶硅层或是其他含硅层的等离子体增强化学汽相沉积腔室(PECVD)200的截面示意图。适当的等离子体增强化学汽相沉积腔室可购自美商应用材料公司(加州，圣塔卡拉市)，但也可使用其他设备商所制造的适当腔室来实施本发明。
腔室200一般包括腔室壁202、底部204和上盖212，共同包围住处理空间206。气体分配板210与基板支撑组件230则共同界定出该处理空间206。可通过形成在腔室壁202上的阀208来进出该处理空间206，使得基板102得以被送入或送出腔室200。
基板支撑组件230包括用来支撑基板于其上的基板接收表面232。利用支柱234将基板支撑组件230耦接到举升系统236，以在基板传送与处理位置间来升高或降下基板支撑组件230。进行处理时为了防止基板102边缘上出现沉积，可在基板102周围设置非必要性的遮蔽框233。基板支撑组件230上还设置了可移动的举升销238，适以使基板102与基板接收表面232具有适当间隔。基板支撑组件230还包括用来维持基板支撑组件230在适当温度范围的加热和/或冷却装置239。基板支撑组件230还包括接地带231，用来在围绕基板支撑组件230的周围提供RF接地。接地带231的实例揭示在2000年2月15日核准的美国专利6,024,044中，以及2006年12月20日递交的美国专利申请案11/613,934中。
气体分配板210经由其周围处的悬臂214而耦接到腔室200的上盖212或腔室壁202上。也可经由一或多个中央支架216来防止气体分配板210下垂和或控制气体分配板210的平直度/曲度。在一种实施方式中，气体分配板210具有不同大小的不同设计方式。在一实例中，气体分配板210有下游表面250，该下游表面上设有多个形成于其中的孔211，面向位于基板支撑组件230上的基板102的上表面218。设在气体分配板210上的该些孔的形状、数目、密度、大小和分布情形可不同。在一实施方式中，该些孔211的尺寸是在约0.01英寸至约1英寸间。气体分配板的实例揭示在2002年11月12日核准的美国专利6,477,980中，以及2005年11月17日公开的美国专利申请案2005/0251990及2006年3月23日公开的美国专利申请案2006/0060138中。
与上盖212连接的气体源220可经由上盖212来提供气体，气体穿过设于气体分配板210上的该些孔211而到达处理空间206。腔室200还与真空泵209耦接，用以维持处理空间206中的气体处在适当的压力下。
将RF功率源222耦接到上盖212和/或气体分配板210，以提供RF功率，供在气体分配板210与基板支撑组件230间创造出电场，使得位于气体分配板210与基板支撑组件230间的气体可产生等离子体。可以各种RF频率来施加此RF功率。例如，可施加频率在约0.3MHz至约200MHz间的RF功率。在一实例中，所提供的RF功率频率为13.56MHz。
在一实施方式中，气体分配板210下游表面250的边缘可以是弯曲的，以界定出气体分配板210与基板接收表面232之间的边缘与角落的空间梯度，因此，也界定出气体分配板210与基板102的表面218间的空间梯度。可选择弯曲表面250的形状(即，凸出的、平面的或凹入的)，来满足特定工艺的规格。因此，可利用边缘至角落的空间梯度来调整横跨基板边缘的膜层性质的均匀度，从而校正基板角落性质的不均匀度。此外，也可控制边缘到中央的空间使得可控制基板边缘与中央之间的膜层性质均匀分布。在一实施方式中，可在气体分配板210上使用凹入弯曲边缘，使得从基板表面218到气体分配板210边缘中央部分的距离大过从基板表面218到气体分配板210角落的距离。在另一实施方式中，则是在气体分配板210上使用凸出弯曲边缘，使得从基板表面218到气体分配板210角落的距离大过从基板表面218到分配板210边缘的距离。
将诸如电感耦合远端等离子体源之类的远端等离子体源224耦接在气体源与背板之间。在基板的各处理之间，在远端等离子体源处将清洁气体激发，以便从远端提供等离子体来清洁腔室组件。此清洁气体可进一步被经由电源222而提供到气体分配板210的RF功率所激发。适当的清洁气体包括，但不限于，NF3、F2和SF6。远端等离子体源的实例揭示在1998年8月4日核准的美国专利第5788778号中，其全文在此并入做为参考。
在一实施方式中，腔室200可处理表面积约10,000cm2或更大，例如，约40,000cm2或更大，约55,000cm2或更大的基板102。可将处理后的基板切割成更小的面积，用以形成其他器件。
在一实施方式中，可设定加热和/或冷却装置239，以于沉积期间使基板支撑组件的温度在约400℃或更低的温度，例如约100℃至约400℃的温度，或是在约150℃至约380℃间，例如约200℃或350℃。
在基板接收表面232上的基板102的上表面218与气体分配板210间的微小间距可在约400mil到约1,200mil间，例如约400mil到约800mil间，或是可跨越气体分配板210来提供所需沉积结果的其他恰当距离。在一例示的实施方式中，使用一种下游表面为往下凹陷式的气体分配板210，板210边缘中央部位与基板接收表面232间的间距在约400mil到约1,400mil间，且板210角落与基板接收表面232间的间距在约300mil到约1200mil间。
图3示出可在腔室200(如图2所示)或其他适当腔室中进行的沉积处理300的一实例。所示处理300为一种沉积内含微晶硅的层的方法，该层可用在TFT器件或其他器件上。在一实施方式中，此内含微晶硅的层可用来取代TFT器件或二极管中的传统非晶硅层。在另一实施方式中，此内含微晶硅的层可与非晶硅层并用来制造器件结构。在又另一实施方式中，可单独使用此内含微晶硅的层，或是与其他适当的膜层并用来改善TFT器件或二极管器件的电子特性与性能。
在基板102上实施处理300之前，可先对基板102实施诸如氢、氮、氧、惰性气体等的气体处理，以改善基板上的界面粘附性及移除其上的污染物。
处理300以步骤302开始，先在处理腔室内(如，图2所示的处理腔室200)提供基板102。此基板102可具有非必要的介电层104，以及先前形成于其上的栅电极106和栅极绝缘层108。需知基板102可具先前形成于基板上用来帮助在基板102上形成不同器件的不同的膜层、结构或层的组合。在一种实施方式中，基板102可以是以下任一种：玻璃基版、塑料基板、聚合物基板、金属基板、单一基板、卷-至-卷式基板、或其他适当可用来形成薄膜晶体管的透明基板。
在步骤304中，在处理腔室内提供气体混合物来沉积微晶硅层402到基板102上，如图4A所示。此微晶硅层402可取代传统的非晶硅层(如图1所示的非晶硅层110)形成在栅极绝缘层108上。或者，此微晶硅层402可以不同构造方式(如，与其他硅系膜结合，包括多晶硅、非晶硅、或其他可形成结构的适当材料)形成在该结构上。
在一实施方式中，可在单一处理步骤中将此微晶硅层402形成为单层。在另一实施方式中，可使用多步骤沉积处理来形成具有一或多层的微晶硅层402。举例来说，可将此微晶硅层402形成为具有第一层406与第二层404(彼此以点线408区分开来，如图4A所示)的复合膜层。在另一实施方式中，可视需要将此用以形成微晶硅层402的沉积处理分成多个步骤，使得微晶硅层402具有欲求数目的层。待完成此微晶硅层402的沉积处理后，可接续在其上形成n-型或p-型非晶硅或微晶硅层112(N+/P+-a-Si或μcSi)和源极-漏极金属电极114，以形成器件结构400。在一实施方式中，此微晶硅层402的结晶比例可大于60％。
在沉积此微晶硅层402期间，气体混合物可包括硅系气体与氢系气体。适当的硅系气体包括，但不限于，硅烷(SiH4)、乙硅烷(Si2H6)、四氟化硅(SiF4)、四氯化硅(SiCl4)、二氯硅烷(SiH2Cl2)及其组合。在一实施方式中，所述的硅系气体为硅烷(SiH4)气体。适当的氢系气体包括，但不限于氢气。
在单层微晶硅层402的实施方式中，所使用的沉积处理为单步骤的沉积处理。在步骤304的一种实施方式中，硅系气体为硅烷(SiH4)且氢系气体为氢气。以预定气流比来供应硅烷与氢。此硅烷与氢的预定气流比有助于形成具有欲求结晶比率与晶粒结构的微晶硅层402。在一实施方式中，将气体混合物中的氢气与硅烷流速(即，体积流率)控制在大于200∶1，例如，大于500∶1，例如在约500∶1至约3000∶1间，或是在约1000∶1至约2500∶1间，如约2000∶1。沉积期间，由气体混合物所产生的等离子体可将硅烷与氢解离成为离子与自由基。以相当高比例的氢来稀释(例如约200∶1)，可提高高比例的氢原子来与硅烷气体中产生的氢自由基反应。氢自由基与氢原子间的反应可驱赶硅-氢键中较弱且悬挂的键或是硅膜内有应力的非晶硅-硅键，从而让膜层内的硅原子形成较强的硅-硅键。较强的硅-硅键有助于所得膜层中的纯度和硅键能量，从而可提高所形成的微晶硅层的结晶比例和结晶结构。
此外，气体混合物所含高比例的氢与处理腔室内中相对来说较高的RF功率，例如大于约200毫瓦，有助于使气体混合物解离出较高数目的氢原子，从而提供富含氢的表面，以防止由硅烷气体产生的氢自由基再度被吸附回到硅膜层中。一般认为气体混合物中较高比例的稀释性氢气可提高所形成硅层的结晶比例和结晶结构。
在基板尺寸约370mmx470mm的实施方式中，以少于约50sccm的流率，例如在约1sccm至约20sccm间的流率，来将硅烷气体供应到处理腔室内。以约2000sccm至约100,000sccm的流率，例如在约200sccm至约4000sccm间的的流率，来将氢气供应到处理腔室内。也可供应诸如Ar或氦气之类的惰性气体到气体混合物中，以帮助携带及稀释气体混合物中的物种。在一实施方式中，以少于约3000sccm的流率，例如在约2000sccm的流率，来将惰性气体供应到气体混合物中。
可控制沉积处理期间数种处理参数。施加RF功率以维持沉积期间的等离子体。在一实施方式中，所供应的RF功率密度在约200mWatt/cm2至约800mWatt/cm2间。以约100kHz至约100MHz间的频率来供应RF功率，例如约350kHz至约13.56MHz间的频率。或者，可使用VHF功率来提供高达约27MHz至约200MHz间的频率。可依据基板的尺寸来控制基板与气体分配板组件间的距离。在一实施方式中，对于面积大于1平方米的基板来说，将处理空间控制在约400mils至约1200mils间，例如在约400mils至约850mils间，例如约580mils。将基板温度控制在约150℃至约500℃间，例如约350℃。
在步骤306中，于沉积期间，将工艺压力维持在大于2torr的范围，例如大于约2.5torr的范围。一般认为大于约2.5torr的高压有助于创造出可形成柱状结构的压力耗竭并提高内含微晶硅的层的结晶比例。随着沉积压力上升，所得膜层中的结晶比例与柱状结构也会随之增加。此外，一般认为高压下解离的硅原子在沉积期间倾向于堆迭并排列在所得膜层的(220)晶体取向平面上，因而可在内含微晶硅的层中形成柱状结构。相反的，低压下解离的硅原子在沉积期间倾向于堆迭并排列在所得膜层的(111)取向平面上，因此可在内含微晶硅的层中提高无规则、平坦和或非晶形状结构。因此，通过有效地控制沉积工艺的沉积压力，可有效地控制沉积膜层的结晶比例与结晶结构(如，柱状结构或无规则性结构)。因此，在处理期间维持高压，以及步骤304中所提供的气体混合物中的高氢稀释有助于在内含微晶硅的层中形成欲求的结晶比例和柱状结构。
另外，期望维持所形成内含微晶硅的层中的氧浓度在低量下或甚至没有氧。因为氧原子可能会减低内含微晶硅的层的导电性，因此希望保持处理环境没有氧以防止沉积期间在内含微晶硅的层中形成氧原子。在一实施方式中，控制内含微晶硅的层中的氧浓度低于1014原子/立方厘米，或甚至是0。
在一实施方式中，将沉积压力维持在约2.5Torr至约12Torr间，例如介于约2.8Torr至约9.5Torr间，例如介于3Torr至约9Torr间。在微晶硅层402被形成为单一层，较佳是使其具有相对高的结晶比例的实施方式中，将处理压力维持在相对高压下，例如大于6Torr，如约大于8Torr，例如约9Torr。在微晶硅层402被形成为单一层，较佳是使其具有相对低的结晶比例的实施方式中，将处理压力维持在小于5Torr的压力下，例如小于4Torr，如在约2.5Torr至约4Torr间，例如约3Torr。
在一实施方式中，当该内含微晶硅的层被用在TFT器件结构中时，该内含微晶硅的层的高结晶比例可提供高电子迁移率，因而可改善器件的电子性能。但是，该内含微晶硅的层的高结晶比例也可能会有更多可能出现缺陷的晶粒间界。这些缺陷会导致器件结构出现不欲求的漏电流，对器件性能造成不利的影响。因此，在某些实施方式中，可堆迭使用一或多内含微晶硅的层(其中每一层都具有不同的结晶比例及晶粒间界)，以保持整体微晶硅层具有欲求的电子迁移率与低漏电流。
在沉积工艺具有多个步骤以形成该内含微晶硅的层为多层结构(例如，第一层406与第二层404)的实施方式中，可控制每一步骤有不同的沉积压力并提供不同的气体混合物，以便产生不同的膜层性质。举例来说，在沉积层具有相对高结晶比例与柱状结构以维持高电子迁移率的实施方式中，需维持沉积期间具有高压。相反的，在沉积层具有相对低结晶比例与无规则结构以使其具有低漏电流的实施方式中，则需维持沉积期间具有低压。可改变所供应的气体混合物与RF功率来满足不同膜层性质的规格要求。
在一实施方式中，将第一层406设计成具有相对高的结晶比例，例如远大于约70％，以使器件具有高电子迁移率，同时将第二层404设计成具有相对低的结晶比例，例如相对于第一层406而言具有较低的结晶比例，如，大于约60％。在一实施方式中，第二层404的结晶比例小于第一层406，用以提供较低的膜层漏电流。此外，希望第一层406具有较多的柱状晶粒结构形成在层406中，同时希望第二层404具有较多的无规则、和或非晶形硅结构形成在层404中。在此特定实施方式中，可将沉积处理的处理压力一开始控制在第一高压下，例如在第一沉积步骤时，约大于8Torr的压力下，接着过渡到第二低压，例如在第二沉积步骤时，低于约4Torr的压力。从高压过渡到低压将导致沉积膜层在第一层406中具有高结晶比例与较多柱状结构，以及第二层404具有低结晶比例与较多无规则晶粒结构。或者，可控制沉积处理的不同步骤期间的压力与气体混合物，使得所产生的膜层在整体膜层的不同部分与厚度上具有不同的结晶比例与晶粒结构。在一实施方式中，第一层406的厚度可在约
Figure BPA00001211665500091
至约间，且结晶比例在约75％至100％间。第二层404的厚度可在约
Figure BPA00001211665500093
至约间，且结晶比例在约65％至100％间。
在特定实施方式中，将该内含微晶硅的层的第一层406的第一沉积步骤设计成具有大于约6Torr的第一处理压力，例如大于约8Torr，例如约9Torr；气体混合物中氢与硅烷气体的比约为2000∶1；且RF功率约520毫瓦，以维持可从该第一气体混合物产生的等离子体。同时提供惰性气体(例如，氩气)至该气体混合物中，以帮助携带气体到处理腔室内。当第一层406被沉积至欲求厚度时，例如约
Figure BPA00001211665500095
至约
Figure BPA00001211665500096
间，可逐渐将处理压力改变至低于约5Torr的第二处理压力，例如小于约4Torr，如，约3Torr，以沉积出第二层404。将第一沉积步骤中大于约8Torr的第一处理压力平滑地过渡至第二沉积步骤中较低的第二处理压力。在第一及第二步骤中供应的气体混合物与气体比例可以相同或不同。在一特定实例中，供应至第一步骤中的第一气体混合物包括SiH4、H2和Ar，且供应至第二步骤中的第二气体混合物则改成SiH4和H2。每一步骤中H2和SiH4的比例大致维持相同，例如约2000∶1。或者，可依据膜层性质的不同设计而将气体比例和RF功率维持在相同或不同的条件下。在一实施方式中，供应至第一气体混合物中的RF功率密度是维持在约200mWatt/cm2至约800mWatt/cm2间，供应至第二气体混合物中的RF功率密度是维持在约300mWatt/cm2至约700mWatt/cm2间。
在另一实施方式中，待形成该内含微晶硅的层402的第一层406与第二层404之后，可在该内含微晶硅的层402上形成非必要的帽盖层410，如图4B所示。此帽盖层410是从任一种有助于改善漏电流的控制与器件性能的含硅层中选出。例如以上所叙述并讨论的硅层，高结晶比可改善该内含微晶硅的层402的电子迁移率，但可能会导致膜层中含高量可能造成不欲求漏电流的晶粒间界。此外，因该内含微晶硅的层402的的沉积速率通常比其他非晶硅层来的慢，因此可以较高沉积速率来沉积此非必要的帽盖层410，从而改善整体工艺的产出率。因此，可透过沉积此非必要的帽盖层410来改善工艺产出率，而同时维持整体器件结构具有欲求的电学性能。
在一实施方式中，此非必要的帽盖层410是非晶硅层。在一实施方式中，利用供应氢与硅烷比在1至20间的气体混合物来沉积出此非晶硅层。在一实施方式中，进入处理腔室内的硅烷(SiH4)气体的流速在约50sccm至约500sccm间；进入处理腔室内的氢气(H2)的流速在约50sccm至约1000sccm间。也可提供诸如Ar或氦气之类的惰性气体到该气体混合物中，以帮助携带及稀释气体混合物中的气体物种。在一实施方式中，此惰性气体是以约2000sccm的流率被供应到气体混合物中。将工艺压力维持在约1Torr至5Torr间，并保持RF功率密度在约50mWatt/cm2至约300mWatt/cm2间。将面积大于约1平方米的基板的处理空间控制在约400mils至约1200mils间，例如，约450mils至约1500mils间。将基板温度控制在约200℃至约400℃间。也可利用其他适当方式(包括已知的技术)来沉积非晶硅层。
也可在用于形成该内含微晶硅的层402的相同腔室内，沉积上述的非必要的帽盖层410。或者，必要的话，也可在不同腔室内形成此非必要的帽盖层410。
待沉积完该内含微晶硅的层402与该非必要的帽盖层410之后，可接续于其上沉积出n-型或p-型非晶硅或微晶硅层(N+/P+-a-Si或μc-Si)112和源/漏极金属电极114，以形成器件结构400。
在微晶硅的沉积处理具有多个步骤的实施方式中，待沉积完第一层406、第二层404、非必要的帽盖层410和n-型或p-型非晶硅或微晶硅层(N+/P+-a-Si或μc-Si)112之后，可蚀刻或图案化此堆迭而成的积膜(film stack)，以于其上形成特征和/或沟槽，进而形成欲求的器件结构，如图4A-4B所示。
图5示出用来形成微晶硅层(如，图4A-4B所示的微晶硅层402)的沉积处理的另一实施方式的流程图。除了所提供的气体混合物不同以及沉积期间工艺参数的控制不同外，此沉积处理与图3所示的沉积处理类似。
此处理500从步骤502开始，提供基板102到处理腔室内，例如图2所示的处理腔室200。如上述，基板102上面可以有已经形成好的非必要的介电层104、栅电极106与栅极绝缘层108。在步骤504中，将内含硅系气体、氢系气体与Ar气体的气体混合物供应到处理腔室中，用来在基板102上形成微晶硅层，如，图4A-4B所示的微晶硅层402。如上述，此微晶硅层402可以是单一层或是以单一步骤或多个沉积步骤所形成的一或多层。
在一实施方式中，气体混合物中的硅系气体可选自硅烷(SiH4)、乙硅烷(Si2H6)、四氟化硅(SiF4)、四氯化硅(SiCl4)、二氯硅烷(SiH2Cl2)及其组合。在一实施方式中，所述的硅系气体为硅烷(SiH4)气体。适当的氢系气体包括，但不限于氢气。在一实施方式中，硅系气体与氢系气体是以预定比例被供应至处理腔室内，用以沉积出具有欲求结晶比例(例如，大于约60％)的微晶硅层。在一实施方式中，将氢系气体与硅系气体的比例(R)(H2/SiH4)控制在约大于100，例如大于200，在500至3000间，例如约在1000至2500间，例如约2000。或者，可以体积流率比方式来供应硅系气体与氢系气体至处理腔室内。在基板面积约370mm x470mm的实施方式中，可以低于约50sccm的流率，例如约1sccm至约20sccm间的流率，将SiH4气体供应至处理腔室中；可以2000sccm至约10000的流率，例如约2000sccm至约40000sccm间的流率，将H2气体供应至处理腔室中。
通过控制含氢气体与含硅气体(H2/SiH4)的R值在欲求范围，可控制所得膜层中的结晶比。此外，如上述，由于氢原子可驱逐硅层中不欲求、键强度较弱的悬挂键与杂质，因此，可排除常规处理中常发现的由松散非晶硅原子所形成的非晶孵化层(incubation layer)，即，界面层。排除非晶孵化层可明显地改善界面强度与膜层粘附性，因而能有效地改善欲求结构的电学特性与电阻性。
可控制流入至处理腔室内的Ar气体流(GAr)与由H2和SiH4组成的总合并气流(Tc)的比例在一预定比。在一实施方式中，所提供的气体混合物中Ar气体流(GAr)与由H2和SiH4组成的总合并气流(Tc)的比例是控制在约5％至约40％(体积％)间，即，GAr/Tc的值在约5％至约40％(体积％)间。举例来说，在Ar流率为1200sccm的实施方式中，由H2和SiH4组成的总合并气流(Tc)流率在约3000sccm至约24000sccm间。在一实施方式中，将Ar气体流(GAr)与由H2和SiH4组成的总合并气流(Tc)的比例(即，GAr/Tc的值)控制在约5％至约40％(体积％)间，例如控制在约10％至约30％(体积％)间，例如约20％(体积％)。或者，利用体积流率来控制供应至气体混合物中的Ar气体。在一实施方式中，将Ar气体流率控制在约低于10000sccm，例如小于约6000sccm，如约500sccm至约3000sccm间，如约1200sccm至约2000sccm间。
一般认为供应至气体混合物中的氩气，其功能与供应至气体混合物中的氢气类似。因为氩原子的分子量比硅及氢原子重，因此，当氩原子被供应到气体混合物中时，可驱逐硅层中较弱、悬挂的硅-氢键和/或非晶形硅-硅键，使得硅层中的硅原子可形成较强的硅-硅键。如上述，较强的硅-硅键可提升膜层的纯度和高硅键能，因而可增加形成在微晶膜层中的结晶比与结晶结构。
此外，通过在气体混合物中提供氩气，可于所形成的微晶硅层中获得均匀的柱状结构。因为氩原子有助于形成强而有力的硅键并驱逐杂质，因此不仅可减少硅层中的缺陷并可在所形成的硅层中获得均匀、重复出现的柱状结构，因而可减少不欲求的无规则晶粒间界和晶界缺陷。因此，可使所得微晶硅层具有高迁移率、高活化能及低亚阀值摆幅(sub-threshold swing，S)。
沉积处理期间，可对多项工艺参数加以控制。沉积期间可施加RF功率来维持等离子体。在一实施方式中，所供应的RF功率密度在约200mWatt/cm2至约800mWatt/cm2间，例如约500mWatt/cm2。所供应的RF功率可在约100kHz至约100MHz间，例如约350kHz至约13.56MHz间。或者，可使用VHF来提供约27MHz至约200MHz间的频率。可依据基板的尺寸来控制基板至气体分配板组件间的距离。在一实施方式中，对于面积超过1平方米的基板来说，将处理间距控制在400mils至约1200mils间，例如，约450mils至约850mils间，例如约580mils。将基板温度控制在约150℃至约500℃间，例如约350℃。
在步骤506中，于沉积期间，将工艺压力维持在高压范围下，例如大于约3Torr，例如大于约6Torr。如上述，一般认为高压有助于创造出可形成柱状结构的压力耗竭并提高所形成微晶硅层402中的结晶比例。此外，高压也有助将硅原子堆迭在晶体取向平面(220)上，而非取向平面(111)上，因而可增加所形成微晶硅层402中的柱状结构并减少无规则、平滑和类似非晶形结构出现的机会。因此，通过有效地控制沉积工艺的沉积压力在大于约3Torr，可获得在(220)晶体取向平面上较高比例的原子(相较于(111)取向平面)，也使得所获得膜层中有较多的柱状结构，因此可提高膜层的结晶比。随着微晶硅层402中结晶比例升高，可获得较高的光/暗传导性比，因而能改善整体微晶硅层402的电学特性。
在一实施方式中，将微晶硅层402中的工艺压力控制在约大于3Torr左右，例如约大于6Torr左右，例如约大于8Torr左右，例如约9Torr。
与上述结构类似，以工艺500制造出微晶硅层402之后，可在微晶硅层402上沉积帽盖层。
需知可实施工艺500来形成以单层或以多层形式存在的微晶硅层402。在包含微晶硅层402的一或多层的实施方式中，可使用工艺500来形成微晶硅层402中的第一层406，类似图4A-4B中所示。也可如上述方式以工艺500或是参考图3中工艺300之类的低压工艺来形成第二层404。或者，必要时可使用工艺500来形成任何顺序的第一层406或第二层404。
实施例
以下实施例是用来阐述本发明，本发明范畴并不局限于此。
实施例1
下表显示在沉积微晶硅层时，使用不同H2/SiH4比(R)的效果。
Figure BPA00001211665500131
Figure BPA00001211665500141
第一实验数据200R代表使用H2/SiH4比约200时的结果。类似的，第二、第三、第四和第五实验数据分别代表使用H2/SiH4比约400、600、1000和1200时的结果。随着R值增加，微晶硅层的结晶比(Ic/Ia)也随之增加。此外，非晶孵化层的厚度会随着R值增加而减少。此外，Ea(活化能)和Ph/D(光传导性/暗传导性)也会随着R值增加而增加，因而使得所形成的微晶硅膜中具有较少的缺陷。
实施例2
此外，透射电子显微镜(Transmission Electron Microscopy，TEM)数据也显示随着H2/SiH4的R值增加，形成在基板界面处的非晶孵化层厚度会减少。如上述，R值愈高有助于沉积出具有高结晶比的微晶硅层。通过使用H2/SiH4的高R值，可有效地减少在沉积的开始通常由非晶硅所构成的非晶孵化层的厚度，因为沉积工艺一开始就不再有非晶硅原子。
实施例3
此外，测量漏极电流与栅极电压曲线(Ids-Vg曲线)也显示随着R值增加，可获得较高的导通电流(On-Current)和关断电流(Off-current)。
实施例4
下表显示在沉积微晶硅层时，在气体混合物中提供氩气的效果。
Figure BPA00001211665500142
Figure BPA00001211665500151
类似以上所讨论的H2/SiH4的高R值，当在气体混合物中提供氩气时，可提高所得微晶硅层的结晶比例(Ic/Ia)。此外，在气体混合物中提供氩气也可减少非晶孵化层的厚度，并提高Ea(活化能)和Ph/D(光传导性/暗传导性)，因此也代表所形成的微晶硅层中具有较少量的缺陷。
实施例5
此外，依据TEM图像，当沉积期间在气体混合物中提供氩气时，所得微晶硅层会有更多的柱状结构在膜层中。此外，在整个微晶硅层中所有柱状结构的外貌也更均匀。
实施例6
测量漏极电流与栅极电压曲线(Ids-Vg曲线)也显示，由于较高的导通电流和较低的界面缺陷密度(较低的S值)，于沉积期间提供氩气至气体混合物中所得微晶硅层会比沉积期间不提供氩气到气体混合物中所得的膜层，具有更高的电子迁移率(0.88cm2/Vs，沉积期间不提供氩气到气体混合物中所得的膜层的电子迁移率为0.37cm2/Vs)。
实施例7
此外，以高R值和提供氩气的方式来形成微晶硅层可改善关断电流(Off-current)。在气体混合物中组合使用氩气与高R值，可产生具有约1.15cm2/Vs的迁移率、约1.14V/dec的亚阀值摆幅(S)和约5.5x1011A的关断电流的膜层。
实施例8
此外，执行热与电稳定性(BTS测试)测量来评估膜层的稳定性。在约80℃下，对正BTS为40Vg以及对负BTS为-40Vg的条件下，执行BTS测试高达约7000段。此BTS数据代表当提供正的栅极偏压时，微晶硅层的阀值电压漂移只有约3V，同时间对照组的常规a-Si TFT则约为15V。相反的，在负的栅极偏压下，微晶硅层TFT的阀值电压漂移在约-5V时变得相当稳定，同时间对照组的常规a-Si TFT则是在约为-7V。此外，BTS数据也代表维持内含微晶硅的层的厚度在约
Figure BPA00001211665500161
可获得最低的电压漂移。因此，通过在沉积期间于气体混合物中使用高R值与氩气，可获得具有稳健且高电学品质的微晶硅层。
因此，所述方法可通过控制形成在器件结构上诸如内含微晶硅的层及非必要的帽盖层之类的半导体层的膜层性质，而能有利地改善电子器件的电子迁移率、稳定性与均一性。
虽然本发明已参照实施方式揭示于上，但在不悖离本发明精神范畴下，仍可对本发明实施方式进行各种改良与修饰，这些改良与修饰仍为本发明权利要求的范畴。
权利要求书(按照条约第19条的修改)
9992.提供基板至处理腔室中；
提供气体混合物至该处理腔室中；及
在有由该气体混合物所形成的等离子体存在下沉积内含微晶硅的层在该基板上，其中于沉积期间调整处理压力。
8.如权利要求7所述的方法，其中调整该处理压力的步骤还包含：
调整形成在该内含微晶硅的层中的结晶比例。
9.如权利要求7所述的方法，其中该气体混合物还包括惰性气体。
10.如权利要求7所述的方法，其中该气体混合物包括第一气体混合物与第二气体混合物，其中该第一气体混合物至少包括H2气体、SiH4气体、和惰性气体，且该第二气体混合物至少包括H2气体和SiH4气体。
11.如权利要求10所述的方法，还包含：
在供应该第一气体混合物时，同时调整该处理压力至大于约8torr的范围；及
在供应该第二气体混合物时，同时调整该处理压力至小于约4torr的范围。
12.一种薄膜晶体管结构，包含：
栅极绝缘层，位在该基板上；
微晶硅层，具有大于60％的结晶比例且位于该栅极绝缘层上；及
掺杂的半导体非晶硅层，位在该微晶硅层上。
13.如权利要求12所述的薄膜晶体管结构，还包含：
帽盖层，位于该微晶硅层与该掺杂的半导体非晶硅层之间。
14.如权利要求13所述的薄膜晶体管结构，其中该帽盖层是非晶硅层。
15.一种在基板上形成内含微晶硅的层的方法，包含：
提供基板至处理腔室中；
提供包含氢系气体、硅系气体和氩气的气体混合物至该处理腔室中，该气体混合物中该氢系气体与该硅系气体的体积流率比大于约100：1，其中该氩气的体积流率比占该氢系气体与该硅系气体两者总气流的约5％至约40％；以及
于沉积微晶硅层到该基板上时，维持该处理腔室中该气体混合物的处理压力在大于约3torr的范围。
16.如权利要求12所述的薄膜晶体管结构，其中该微晶硅层还包含双层，该双层包含：
第一微晶硅层，具有大于60％的结晶比例；及
第二微晶硅层，具有大于70％的结晶比例，其中该第二微晶硅层相对于该第一微晶硅层具有较高的结晶比例。
17.如权利要求12所述的薄膜晶体管结构，其中该结构具有在正的栅极偏压下时在约3V变得稳定的阈值电压漂移，和在负的栅极偏压下时在约-5V变得稳定的阈值电压漂移。

Claims (15)

1.一种用来形成微晶硅层的方法，包含：
提供基板至处理腔室中；
提供第一气体混合物至该处理腔室中，该气体混合物中含氢气体与含硅气体的体积流率比大于约200∶1；
维持该处理腔室中的第一处理压力在大于约6torr的范围，以便在有由该第一气体混合物所形成的等离子体存在下沉积内含第一微晶硅的层；
提供第二气体混合物至该处理腔室中；及
维持该处理腔室中的第二处理压力在小于约5torr的范围，以便在有由该第二气体混合物所形成的等离子体存在下沉积内含第二微晶硅的层。
2.如权利要求1所述的方法，其中将该第一处理压力维持在大于约8torr的范围且将该第二处理压力维持在小于约4torr的范围。
3.如权利要求1所述的方法，其中该第一气体混合物是与惰性气体一起供应的，且该第二气体混合物是不与惰性气体一起供应的。
4.如权利要求1所述的方法，其中提供该第一气体混合物以及提供该第二气体混合物的步骤还包含：
以含氢气体与含硅气体的体积流率比在约500∶1至约3000∶1间的方式来供应该含氢气体与该含硅气体。
5.如权利要求1所述的方法，其中该内含第一微晶硅的层的结晶比例比该内含第二微晶硅的层的结晶比例来得高。
6.如权利要求1所述的方法，其中该内含第一微晶硅的层比该内含第二微晶硅的层具有更多的柱状晶粒。
7.一种沉积微晶硅层的方法，包含：
提供基板至处理腔室中；
提供气体混合物至该处理腔室中；及
在有由该气体混合物所形成的等离子体存在下沉积内含微晶硅的层在该基板上，其中于沉积期间调整处理压力。
8.如权利要求7所述的方法，其中调整该处理压力的步骤还包含：
调整形成在该内含微晶硅的层中的结晶比例。
9.如权利要求7所述的方法，其中该气体混合物还包括惰性气体。
10.如权利要求7所述的方法，其中该气体混合物包括第一气体混合物与第二气体混合物，其中该第一气体混合物至少包括H2气体、SiH4气体、和惰性气体，且该第二气体混合物至少包括H2气体和SiH4气体。
11.如权利要求10所述的方法，还包含：
在供应该第一气体混合物时，同时调整该处理压力至大于约8torr的范围；及
在供应该第二气体混合物时，同时调整该处理压力至小于约4torr的范围。
12.一种薄膜晶体管结构，包含：
栅极绝缘层，位在该基板上；
双微晶硅层，位于该栅极绝缘层上；及
掺杂的半导体非晶硅层，位在该双微晶硅层上。
13.如权利要求12所述的薄膜晶体管结构，还包含：
帽盖层，位于该双微晶硅层与该掺杂的半导体非晶硅层之间。
14.如权利要求13所述的薄膜晶体管结构，其中该帽盖层是非晶硅层。
15.一种在基板上形成内含微晶硅的层的方法，包含：
提供基板至处理腔室中；
提供包含氢系气体、硅系气体和氩气的气体混合物至该处理腔室中，该气体混合物中该氢系气体与该硅系气体的体积流率比大于约100∶1，其中该氩气的体积流率比占该氢系气体与该硅系气体两者总气流的约5％至约40％；以及
于沉积微晶硅层到该基板上时，维持该处理腔室中该气体混合物的处理压力在大于约3torr的范围。
CN2009801064690A 2008-02-11 2009-01-13 微晶硅薄膜晶体管 Expired - Fee Related CN101960563B (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US2780908P 2008-02-11 2008-02-11
US61/027,809 2008-02-11
US8062408P 2008-07-14 2008-07-14
US61/080,624 2008-07-14
US12/204,563 US8076222B2 (en) 2008-02-11 2008-09-04 Microcrystalline silicon thin film transistor
US12/204,563 2008-09-04
US12/323,872 2008-11-26
US12/323,872 US7833885B2 (en) 2008-02-11 2008-11-26 Microcrystalline silicon thin film transistor
PCT/US2009/030865 WO2009102520A1 (en) 2008-02-11 2009-01-13 Microcrystalline silicon thin film transistor

Publications (2)

Publication Number Publication Date
CN101960563A true CN101960563A (zh) 2011-01-26
CN101960563B CN101960563B (zh) 2013-07-24

Family

ID=40938136

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801064690A Expired - Fee Related CN101960563B (zh) 2008-02-11 2009-01-13 微晶硅薄膜晶体管

Country Status (5)

Country Link
US (1) US7833885B2 (zh)
JP (1) JP2011512032A (zh)
CN (1) CN101960563B (zh)
TW (1) TW200949904A (zh)
WO (1) WO2009102520A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102184893A (zh) * 2011-04-18 2011-09-14 上海大学 一种基于微晶硅的tft有源矩阵制造工艺
CN103320855A (zh) * 2013-05-27 2013-09-25 上海宏力半导体制造有限公司 多晶硅薄膜层淀积方法
US8884297B2 (en) 2010-05-14 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Microcrystalline silicon film, manufacturing method thereof, semiconductor device, and manufacturing method thereof

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201120942A (en) * 2009-12-08 2011-06-16 Ind Tech Res Inst Method for depositing microcrystalline silicon and monitor device of a plasma enhanced deposition
US8383434B2 (en) * 2010-02-22 2013-02-26 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
US8916425B2 (en) * 2010-07-26 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device
JP2012089708A (ja) * 2010-10-20 2012-05-10 Semiconductor Energy Lab Co Ltd 微結晶シリコン膜の作製方法、半導体装置の作製方法
WO2012117972A1 (ja) * 2011-03-03 2012-09-07 シャープ株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
JP6006948B2 (ja) * 2011-03-17 2016-10-12 株式会社半導体エネルギー研究所 微結晶半導体膜、及び半導体装置の作製方法
KR102553629B1 (ko) * 2016-06-17 2023-07-11 삼성전자주식회사 플라즈마 처리 장치

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920010885A (ko) 1990-11-30 1992-06-27 카나이 쯔또무 박막반도체와 그 제조방법 및 제조장치 및 화상처리장치
AUPM982294A0 (en) 1994-12-02 1995-01-05 Pacific Solar Pty Limited Method of manufacturing a multilayer solar cell
FR2743193B1 (fr) 1996-01-02 1998-04-30 Univ Neuchatel Procede et dispositif de depot d'au moins une couche de silicium hydrogene microcristallin ou nanocristallin intrinseque, et cellule photovoltaique et transistor a couches minces obtenus par la mise en oeuvre de ce procede
JPH10117006A (ja) 1996-08-23 1998-05-06 Kanegafuchi Chem Ind Co Ltd 薄膜光電変換装置
US6337224B1 (en) 1997-11-10 2002-01-08 Kaneka Corporation Method of producing silicon thin-film photoelectric transducer and plasma CVD apparatus used for the method
DE69936906T2 (de) 1998-10-12 2008-05-21 Kaneka Corp. Verfahren zur Herstellung einer siliziumhaltigen photoelektrischen Dünnschicht-Umwandlungsanordnung
JP3046965B1 (ja) 1999-02-26 2000-05-29 鐘淵化学工業株式会社 非晶質シリコン系薄膜光電変換装置の製造方法
JP3589581B2 (ja) 1999-02-26 2004-11-17 株式会社カネカ タンデム型の薄膜光電変換装置の製造方法
EP1032052B1 (en) 1999-02-26 2010-07-21 Kaneka Corporation Method of manufacturing silicon based thin film photoelectric conversion device
IT1312150B1 (it) 1999-03-25 2002-04-09 Lpe Spa Perfezionata camera di reazione per reattore epitassiale
DE19935046C2 (de) 1999-07-26 2001-07-12 Schott Glas Plasma-CVD-Verfahren und Vorrichtung zur Herstellung einer mikrokristallinen Si:H-Schicht auf einem Substrat sowie deren Verwendung
DE60033656T2 (de) 2000-03-03 2007-06-21 Matsushita Electric Industrial Co., Ltd., Kadoma Halbleiteranordnung
JP2001345272A (ja) 2000-05-31 2001-12-14 Canon Inc シリコン系薄膜の形成方法、シリコン系薄膜及び光起電力素子
US6566159B2 (en) 2000-10-04 2003-05-20 Kaneka Corporation Method of manufacturing tandem thin-film solar cell
JP4433131B2 (ja) 2001-03-22 2010-03-17 キヤノン株式会社 シリコン系薄膜の形成方法
US6759277B1 (en) 2003-02-27 2004-07-06 Sharp Laboratories Of America, Inc. Crystalline silicon die array and method for assembling crystalline silicon sheets onto substrates
US8083853B2 (en) 2004-05-12 2011-12-27 Applied Materials, Inc. Plasma uniformity control by gas diffuser hole design
US7429410B2 (en) 2004-09-20 2008-09-30 Applied Materials, Inc. Diffuser gravity support
KR100718837B1 (ko) 2004-12-30 2007-05-16 삼성전자주식회사 반구형 실리콘을 갖는 캐패시터의 제조 방법 및 이를이용한 반도체 장치의 제조 방법
US7687383B2 (en) 2005-02-04 2010-03-30 Asm America, Inc. Methods of depositing electrically active doped crystalline Si-containing films
US8709162B2 (en) 2005-08-16 2014-04-29 Applied Materials, Inc. Active cooling substrate support
JP5309426B2 (ja) 2006-03-29 2013-10-09 株式会社Ｉｈｉ 微結晶シリコン膜形成方法及び太陽電池
US7655542B2 (en) 2006-06-23 2010-02-02 Applied Materials, Inc. Methods and apparatus for depositing a microcrystalline silicon film for photovoltaic device
US20080035306A1 (en) * 2006-08-08 2008-02-14 White John M Heating and cooling of substrate support
JP2008091599A (ja) * 2006-10-02 2008-04-17 Sony Corp 薄膜トランジスタおよびその製造方法ならびに表示装置
US20080245414A1 (en) * 2007-04-09 2008-10-09 Shuran Sheng Methods for forming a photovoltaic device with low contact resistance
JP4488039B2 (ja) * 2007-07-25 2010-06-23 ソニー株式会社 薄膜半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8884297B2 (en) 2010-05-14 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Microcrystalline silicon film, manufacturing method thereof, semiconductor device, and manufacturing method thereof
CN102184893A (zh) * 2011-04-18 2011-09-14 上海大学 一种基于微晶硅的tft有源矩阵制造工艺
CN103320855A (zh) * 2013-05-27 2013-09-25 上海宏力半导体制造有限公司 多晶硅薄膜层淀积方法
CN103320855B (zh) * 2013-05-27 2016-08-10 上海华虹宏力半导体制造有限公司 多晶硅薄膜层淀积方法

Also Published As

Publication number Publication date
WO2009102520A9 (en) 2010-09-30
TW200949904A (en) 2009-12-01
US7833885B2 (en) 2010-11-16
WO2009102520A1 (en) 2009-08-20
US20090200552A1 (en) 2009-08-13
JP2011512032A (ja) 2011-04-14
CN101960563B (zh) 2013-07-24

Similar Documents

Publication Publication Date Title
CN101960563B (zh) 微晶硅薄膜晶体管
JP6835937B2 (ja) 半導体装置
US8951894B2 (en) Plasma treatment apparatus, method for forming film, and method for manufacturing thin film transistor
US8476638B2 (en) Plasma CVD apparatus
US8114484B2 (en) Plasma enhanced chemical vapor deposition technology for large-size processing
CN106098628B (zh) Tft背板的制作方法及tft背板
US8828859B2 (en) Method for forming semiconductor film and method for manufacturing semiconductor device
CN104766890B (zh) 薄膜晶体管及其制造方法和应用
CN102243992A (zh) 微晶半导体膜的制造方法及半导体装置的制造方法
KR20110010063A (ko) 미결정 반도체막 및 박막 트랜지스터의 제작 방법
US7863113B2 (en) Transistor for active matrix display and a method for producing said transistor
CN105189813A (zh) 在准分子激光退火后具有改善的多晶硅质量的多层非晶硅结构
CN107810555A (zh) 氮氧化硅梯度构思
US8076222B2 (en) Microcrystalline silicon thin film transistor
US7955890B2 (en) Methods for forming an amorphous silicon film in display devices
CN102651399A (zh) 微晶非晶硅复合型薄膜晶体管及其制造方法
KR200490445Y1 (ko) 분리된 가스 피드 라인들을 갖는 플라즈마 프로세스 챔버
US20170092492A1 (en) Methods for forming a silicon containing dielectric film using a gas mixture with ar gas dilusion
US20110097877A1 (en) Method for manufacturing microcrystalline semiconductor and thin film transistor
US20080241355A1 (en) Thin film transistor devices having high electron mobility and stability
US20230122134A1 (en) Deposition chamber system diffuser with increased power efficiency
CN107731929A (zh) 薄膜晶体管及其制作方法、以及阵列基板与显示装置
Lee et al. Polycrystalline silicon film growth in a SiF4/SiH4/H2 plasma
KR20090010757A (ko) 다결정 실리콘 박막 및 이를 적용하는 박막 트랜지스터의제조방법
JP2009111302A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent for invention or patent application
CB02 Change of applicant information

Address after: American California

Applicant after: Applied Materials Inc.

Address before: American California

Applicant before: Applied Materials Inc.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130724

Termination date: 20200113