CN112992930A - 阵列基板的制作方法、阵列基板以及显示装置 - Google Patents
阵列基板的制作方法、阵列基板以及显示装置 Download PDFInfo
- Publication number
- CN112992930A CN112992930A CN202110151680.7A CN202110151680A CN112992930A CN 112992930 A CN112992930 A CN 112992930A CN 202110151680 A CN202110151680 A CN 202110151680A CN 112992930 A CN112992930 A CN 112992930A
- Authority
- CN
- China
- Prior art keywords
- array substrate
- active layer
- indium
- manufacturing
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 63
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims abstract description 49
- 229910052738 indium Inorganic materials 0.000 claims abstract description 45
- 229910052751 metal Inorganic materials 0.000 claims abstract description 40
- 239000002184 metal Substances 0.000 claims abstract description 40
- 238000005530 etching Methods 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 19
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 claims description 18
- 239000002253 acid Substances 0.000 claims description 17
- 238000002161 passivation Methods 0.000 claims description 13
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 12
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 11
- 229910052733 gallium Inorganic materials 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 11
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims description 9
- 235000006408 oxalic acid Nutrition 0.000 claims description 6
- 239000011787 zinc oxide Substances 0.000 claims description 6
- DZLPZFLXRVRDAE-UHFFFAOYSA-N [O--].[O--].[O--].[O--].[Al+3].[Zn++].[In+3] Chemical compound [O--].[O--].[O--].[O--].[Al+3].[Zn++].[In+3] DZLPZFLXRVRDAE-UHFFFAOYSA-N 0.000 claims description 3
- 235000011054 acetic acid Nutrition 0.000 claims description 3
- YZZNJYQZJKSEER-UHFFFAOYSA-N gallium tin Chemical compound [Ga].[Sn] YZZNJYQZJKSEER-UHFFFAOYSA-N 0.000 claims description 3
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 claims description 3
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 claims description 3
- 229910001887 tin oxide Inorganic materials 0.000 claims description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 3
- 239000010409 thin film Substances 0.000 abstract description 25
- 230000027756 respiratory electron transport chain Effects 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 10
- 125000004429 atom Chemical group 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical group [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000003190 augmentative effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical group [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请提供一种阵列基板的制作方法、阵列基板以及显示装置，所述阵列基板的制作方法包括：提供衬底基板；在所述衬底基板上制作第一金属层，用于形成栅极；在所述第一金属层上制作栅绝缘层；在所述栅绝缘层上制作有源层，所述有源层的材料为含铟氧化物，所述含铟氧化物中的铟原子在金属原子中的占比为0.25‑1；在所述有源层上制作第二金属层，用于形成源漏极。本申请通过在衬底基板上制作栅极和源漏极之间的有源层时，有源层采用铟原子在金属原子中的占比为0.25‑1的富铟含铟氧化物制作形成，以此减少源漏极和有源层之间的接触电阻，从而提高阵列基板中薄膜晶体管器件的电子迁移能力，提高了薄膜晶体管器件的电流承载能力和开关转换速度特性。
Description
技术领域
本申请涉及显示器件技术领域，尤其涉及一种阵列基板的制作方法、阵列基板以及显示装置。
背景技术
薄膜晶体管(Thin Film Transistor,TFT)是显示器的核心器件，不论AMLCD(Active Matrix Liquid Crystal Display)还是AMOLED(Active Matrix Organic Light-Emitting Diode)显示器，其每一个像素都依赖薄膜晶体管进行开关和驱动。根据薄膜晶体管的有源层的半导体材料的不同，当前主流的薄膜晶体管可分为非晶硅薄膜晶体管、低温多晶硅薄膜晶体管和氧化物薄膜晶体管。
目前，行业中BCE结构IGZO TFT的制备工艺复杂，成本较高。量产的BCE结构IGZOTFT，沟道区与源漏极之间存在较大的接触电阻，
一般来说，薄膜晶体管(TFT)的总电阻R总由接触电阻RC、沟道电阻RI、源漏极电阻RM和界面电阻Rs构成，其中，界面电阻Rs为源漏极与有源层之间的界面电阻，界面电阻也称为膜层电阻，是由于接触表面膜层以及其他污染物所构成的膜层电阻。当源极及栅极给出的电压一定时，薄膜晶体管电路电流Ids由总电阻R总决定由于源漏极电阻RM和界面电阻Rs是固定的，因此，当源极及栅极给出的电压一定时，薄膜晶体管电路电流Ids主要取决于接触电阻RC的大小，因此，接触电阻RC影响着薄膜晶体管的电流承载能力和开关转换速度。因此，要想提高薄膜晶体管的特性，需要进一步降低器件的接触电阻。
发明内容
本申请提供一种阵列基板的制作方法、阵列基板以及显示装置，以解决阵列基板中薄膜晶体管接触电阻过大的问题。
一方面，本申请提供一种阵列基板的制作方法，包括：
提供衬底基板；
在所述衬底基板上制作第一金属层，用于形成栅极；
在所述第一金属层上制作栅绝缘层；
在所述栅绝缘层上制作有源层，所述有源层的材料为含铟氧化物，所述含铟氧化物中的铟原子占比为0.25-1；
在所述有源层上制作第二金属层，用于形成源漏极。
在本申请一种可能的实现方式中，在所述有源层上制作第二金属层，用于形成源漏极的步骤，包括：
采用刻蚀酸对所述第二金属层以及所述有源层进行刻蚀，使所述第二金属层形成源漏极以及所述有源层形成半导体。
在本申请一种可能的实现方式中
在本申请一种可能的实现方式中，所述有源层的厚度范围为300埃-600埃。
在本申请一种可能的实现方式中，所述刻蚀酸为醋酸乙二酸以及草酸中的至少一种。
在本申请一种可能的实现方式中，所述采用刻蚀酸对所述有源层进行刻蚀的步骤，包括：
采用刻蚀酸对所述有源层进行刻蚀在所述有源层的两端分别形成源极接触区和漏极接触区；
在所述第二金属层、源极接触区以及漏极接触区上形成钝化层。
在本申请一种可能的实现方式中，所述在所述第二金属层、源极接触区以及漏极接触区上形成钝化层的步骤之后，还包括：
在所述第二钝化层上形成像素电极层。
在本申请一种可能的实现方式中，所述有源层采用物理气相沉积工艺制备。
在本申请一种可能的实现方式中，所述含铟氧化物为铟镓锌氧化物、铟锌锡氧化物、铟镓锌锡氧化物、铟锡氧化物、铟锌氧化物、铟铝锌氧化物或铟镓锡氧化物中的任一种。
另一方面，本申请还提供一种阵列基板，采用所述阵列基板的制作方法制成。
另一方面，本申请还提供一种显示面板，所述显示面板包括所述的阵列基板。
本申请提供的一种阵列基板的制作方法、阵列基板以及显示装置，通过在衬底基板上制作栅极和源漏极之间的有源层时，有源层采用铟原子在金属原子中的占比为0.25-1的富铟含铟氧化物制作形成，当有源层和源漏极层彼此接触时，当氧化物半导体层与氧亲和力高的导电膜层彼此接触时，在界面附近的载流子密度被提高并且低电阻区被形成，由此能够降低在氧化物半导体层与导电膜层之间的接触电阻，即，由此减少源漏极和有源层之间的接触电阻，从而提高阵列基板中薄膜晶体管器件的电子迁移能力，进而提高薄膜晶体管器件的电流承载能力和开关转换速度等特性。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为本申请实施例提供的阵列基板的制作方法的流程示意图。
图2为本申请实施例提供的步骤102中的栅极的剖面结构示意图。
图3为本申请实施例提供的步骤103中的栅极的剖面结构示意图。
图4为本申请实施例提供的步骤105中的栅极的剖面结构示意图。
图5为本申请实施例提供的步骤105中的栅极的剖面结构示意图。
图6为本申请实施例提供的步骤601中的栅极的剖面结构示意图。
图7为本申请实施例提供的步骤602中的栅极的剖面结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
请参考图1-图5，本申请实施例提供一种阵列基板的制作方法，如图1所示，包括以下步骤101-步骤105：
步骤101、提供衬底基板10。在本示例实施方式中，衬底基板10为玻璃基板，当然也可以是柔性基板，例如，聚酰亚胺树脂，在此不作具体限定。
步骤102、在所述衬底基板10上制作第一金属层30，用于形成薄膜晶体管的栅极。具体地，如图2所示，所述衬底基板10上还制作有缓冲层20，所述第一金属层30制作于所述第一金属层30上。
步骤103、在所述第一金属层30上制作栅绝缘层40。如图3所示。
步骤104、在所述栅绝缘层40上制作有源层50，所述有源层50的材料为含铟氧化物，具体地，所述有源层50可以采用富铟(In)氧化物，即铟原子在金属原子中的占比为0.25-1的含铟氧化物。其中，金属原子是指含铟氧化物中除了氧原子外的所有金属原子，示例性地，当所述含铟氧化物为铟镓锌氧化物(IGZO)时，其中的金属原子包括铟原子、镓原子以及锌原子，铟原子在所有金属原子(铟原子、镓原子以及锌原子)中的占比可以是0.25。当所述含铟氧化物为氧化铟时，铟原子在金属原子中的占比为1。
具体地，在一些实施例中，所述含铟氧化物可以为铟镓锌氧化物、铟锌锡氧化物、铟镓锌锡氧化物、铟锡氧化物、铟锌氧化物、铟铝锌氧化物或铟镓锡氧化物中的任一种。以上材料具有很好的导电性和透明性，并且厚度较小，不会影响显示面板10的整体厚度。由于接触电阻主要取决于铟(In)含量，富In氧化物有利于提高有源层50半导体的载流子迁移率，从而提升薄膜晶体管的电学性能，进而能够提升薄膜晶体管所在显示面板的显示效果。
步骤105、在所述有源层50上制作第二金属层60，用于形成源漏极。如图4和图5所示，其中，源漏极包括源极和漏极。具体地，源漏极的制作可以采用两个掩膜版制作形成，其中，掩膜版可以为半色调掩膜版(Half-tone mask，HTM)，即在掩膜版的半透光区域通过调整色调以改变掩膜版在该区域的透光性，不同的透光性在曝光后透光的光线强度不同，可以形成层不同厚度的光敏材料，透光性越好的区域，曝光后光敏材料的厚度越薄，透光性越弱的地方，曝光后光敏材料的厚度越后厚，从而通过后续的蚀刻工艺，可以实现膜层在不同区域可以具有不同的厚度。
本申请实施例提供的阵列基板的制作方法，通过在衬底基板10上栅极和源漏极之间的有源层50时，有源层50采用铟原子在金属原子中的占比为0.25-1的富铟含铟氧化物制作形成，当有源层和源漏极层彼此接触时，在界面附近的载流子密度被提高并且低电阻区被形成，由此能够降低在有源层和源漏极层之间的接触电阻，以此减少源漏极和有源层50之间的接触电阻，从而提高阵列基板中薄膜晶体管器件的电子迁移能力，进而提高薄膜晶体管器件的电流承载能力和开关转换速度等特性。
在一些实施例中，所述步骤105、在所述有源层50上制作第二金属层60，用于形成源漏极，包括：
步骤501、采用刻蚀酸对所述第二金属层60以及所述有源层50进行刻蚀，使所述第二金属层60形成源漏极以及所述有源层50形成半导体。
示例性地，所述有源层50的材料为铟镓锌氧化物(IGZO)，通过采用刻蚀酸刻蚀有源层50能够使得铟镓锌氧化物变薄，使得有源层50的电阻升高，从而使得有源层50恢复半导体特性。具体地，在一些实施例中，所述刻蚀酸为醋酸乙二酸以及草酸中的至少一种。
在一些实施例中，所述步骤501、采用刻蚀酸对所述有源层50进行刻蚀的步骤，包括：
步骤502、采用刻蚀酸对所述有源层50进行刻蚀的时间为50秒－70秒。刻蚀时间越短，则有源层50的厚度越厚，刻蚀时间越长，则有源层50的厚度越薄，采用刻蚀酸对有源层50刻蚀可以使含铟氧化物(如IGZO)变薄，使其升高电阻，让其恢复半导体特性，因此，可以通过控制刻蚀酸对有源层50的刻蚀时间以此控制有源层50的厚度，从而控制有源层50的导电性能。具体地，在一些实施例中，所述有源层50的厚度范围为300埃-600埃。
在一些实施例中，所述步骤502、采用刻蚀酸对所述有源层50进行刻蚀的步骤，包括以下步骤503-步骤504：
步骤503、采用刻蚀酸对所述有源层50进行刻蚀在所述有源层50的两端分别形成源极接触区和漏极接触区，如图5所示。
步骤504、在所述第二金属层60、源极接触区以及漏极接触区上形成钝化层70。
其中，源极接触区以及漏极接触区与有源层50分别形成低电阻接触区，低接触电阻区指的是作为有源层50的半导体材料与作为源极和漏极的金属材料的接触，二者形成的接触面的电阻值远小于半导体本身的电阻，使得薄膜晶体管在导通过程中大部分的电压降在有源区(Active region)而不在接触面。
具体地，所述低接触电阻区与所述有源层50同层设置、且与所述有源层50中的含铟氧化物材料相接，所述栅极设置于所述有源层50的下方，所述源极和所述漏极设置于所述低接触电阻层的上方。
有源层50中的含铟氧化物与源极和漏极之间分别通过低接触电阻区接触，有源层50中的含铟氧化物使得有源层50与源极和漏极之间的电阻增加，以降低薄膜晶体管的漏电流。
在一些实施例中，所述阵列基板为背沟道刻蚀型(Back Channel Etch，BCE，)结构的阵列基板。可以理解的是，本申请的阵列基板也可以是顶栅结构等其他类型的阵列基板。
可以理解的是，请参考图6-图7，所述步骤504、在所述第一金属层、源极接触区以及漏极接触区上形成钝化层70之后，还可以包括以下步骤601-步骤602：
步骤601、制作像素电极过孔71。
首先，在完成源漏极层的基板上形成钝化层70，具体地，钝化层70的形成工艺可以为化学气相沉积工艺。钝化层70的可用来保护电路层的薄膜晶体管器件，防止它们受到水分湿气和杂质的污染，而导致器件的物理性能和电学性能被破坏。钝化层70还可用来是阻断像素电极和源漏极，防止它们之间发生短路。
然后，同样可以利用涂布光刻胶，通过掩膜版进行曝光、显影，去除需要形成像素电极层过孔区域的光刻胶，形成像素电极过孔71，如图6所示。
步骤602、制作像素电极80。
在所述钝化层70上及所述像素电极过孔71中形成像素电极80，所述像素电极的材料可以为铟锡氧化物ITO；利用掩膜版对所述像素电极薄膜进行图案化，以形成包括像素电极80的图形，如图7所示。其中，像素电极薄膜11的形成工艺可以为溅射工艺。借助该掩膜版对形成在氧化铟锡薄膜上的光刻胶层进行曝光、显影后，需要保留的像素电极薄膜上覆盖有光刻胶，而不需要保留的像素电极薄膜上的光刻胶被去除，通过刻蚀步骤，将不需要的氧化铟锡薄膜刻蚀掉，剩余的像素电极图案即为所需的图案化的像素电极80。
本申请实施例还提供一种阵列基板，采用所述阵列基板的制作方法制成。由于该阵列基板采用所述阵列基板的制作方法制成，因此具有全部相同的有益效果，本发明在此不再赘述。
本申请实施例还提供一种显示装置，所述显示装置包括所述的阵列基板。本申请实施例对于所述显示装置的适用不做具体限制，其可以是电视机、笔记本电脑、平板电脑、可穿戴显示设备(如智能手环、智能手表等)、手机、虚拟现实设备、增强现实设备、车载显示、广告灯箱等任何具有显示功能的产品或部件。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种阵列基板的制作方法、阵列基板以及显示装置进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
Claims (10)
1.一种阵列基板的制作方法，其特征在于，包括：
提供衬底基板；
在所述衬底基板上制作第一金属层，用于形成栅极；
在所述第一金属层上制作栅绝缘层；
在所述栅绝缘层上制作有源层，所述有源层的材料为含铟氧化物，所述含铟氧化物中的铟原子在金属原子中的占比为0.25-1；
在所述有源层上制作第二金属层，用于形成源漏极。
2.根据权利要求1所述的阵列基板，其特征在于，所述在所述有源层上制作第二金属层，用于形成源漏极的步骤，包括：
采用刻蚀酸对所述第二金属层以及所述有源层进行刻蚀，使所述第二金属层形成源漏极以及所述有源层形成半导体。
3.根据权利要求1所述的阵列基板，其特征在于，所述有源层的厚度范围为300埃-600埃。
4.根据权利要求2所述的阵列基板的制作方法，其特征在于，所述刻蚀酸为醋酸乙二酸以及草酸中的至少一种。
5.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述采用刻蚀酸对所述有源层进行刻蚀的步骤，包括：
采用刻蚀酸对所述有源层进行刻蚀在所述有源层的两端分别形成源极接触区和漏极接触区；
在所述第二金属层、源极接触区以及漏极接触区上形成钝化层。
6.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述在所述第二金属层、源极接触区以及漏极接触区上形成钝化层的步骤之后，还包括：
在所述第二钝化层上形成像素电极层。
7.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述阵列基板为背沟道刻蚀型结构的阵列基板。
8.根据权利要求1-7任一项所述的阵列基板的制作方法，其特征在于，所述含铟氧化物为铟镓锌氧化物、铟锌锡氧化物、铟镓锌锡氧化物、铟锡氧化物、铟锌氧化物、铟铝锌氧化物或铟镓锡氧化物中的任一种。
9.一种阵列基板，其特征在于，所述阵列基板采用如权利要求1-8任一项所述阵列基板的制作方法制成。
10.一种显示装置，其特征在于，所述显示装置包括如权利要求9所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110151680.7A CN112992930A (zh) | 2021-02-03 | 2021-02-03 | 阵列基板的制作方法、阵列基板以及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110151680.7A CN112992930A (zh) | 2021-02-03 | 2021-02-03 | 阵列基板的制作方法、阵列基板以及显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112992930A true CN112992930A (zh) | 2021-06-18 |
Family
ID=76346620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110151680.7A Pending CN112992930A (zh) | 2021-02-03 | 2021-02-03 | 阵列基板的制作方法、阵列基板以及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112992930A (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100155717A1 (en) * | 2007-03-26 | 2010-06-24 | Idemitsu Kosan Co., Ltd. | Noncrystalline oxide semiconductor thin film, process for producing the noncrystalline oxide semiconductor thin film, process for producing thin-film transistor, field-effect-transistor, light emitting device, display device, and sputtering target |
| CN103730510A (zh) * | 2013-12-24 | 2014-04-16 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 |
| CN103730346A (zh) * | 2013-12-24 | 2014-04-16 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 |
| CN106024608A (zh) * | 2016-05-26 | 2016-10-12 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、衬底基板及显示装置 |
| JP2018098308A (ja) * | 2016-12-09 | 2018-06-21 | 株式会社半導体エネルギー研究所 | 半導体装置、および半導体装置の作製方法 |
| CN109920805A (zh) * | 2018-09-21 | 2019-06-21 | 友达光电股份有限公司 | 电子装置及其制造方法 |
| CN110190028A (zh) * | 2019-06-10 | 2019-08-30 | 北海惠科光电技术有限公司 | 薄膜晶体管阵列基板制备方法 |
| CN110729238A (zh) * | 2019-10-23 | 2020-01-24 | 成都中电熊猫显示科技有限公司 | 阵列基板的制作方法及阵列基板 |
-
2021
- 2021-02-03 CN CN202110151680.7A patent/CN112992930A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100155717A1 (en) * | 2007-03-26 | 2010-06-24 | Idemitsu Kosan Co., Ltd. | Noncrystalline oxide semiconductor thin film, process for producing the noncrystalline oxide semiconductor thin film, process for producing thin-film transistor, field-effect-transistor, light emitting device, display device, and sputtering target |
| CN103730510A (zh) * | 2013-12-24 | 2014-04-16 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 |
| CN103730346A (zh) * | 2013-12-24 | 2014-04-16 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 |
| US20160013317A1 (en) * | 2013-12-24 | 2016-01-14 | Boe Technology Group Co., Ltd. | Thin film transistor and manufacturing method thereof, array substrate and display device |
| CN106024608A (zh) * | 2016-05-26 | 2016-10-12 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、衬底基板及显示装置 |
| JP2018098308A (ja) * | 2016-12-09 | 2018-06-21 | 株式会社半導体エネルギー研究所 | 半導体装置、および半導体装置の作製方法 |
| CN109920805A (zh) * | 2018-09-21 | 2019-06-21 | 友达光电股份有限公司 | 电子装置及其制造方法 |
| CN110190028A (zh) * | 2019-06-10 | 2019-08-30 | 北海惠科光电技术有限公司 | 薄膜晶体管阵列基板制备方法 |
| CN110729238A (zh) * | 2019-10-23 | 2020-01-24 | 成都中电熊猫显示科技有限公司 | 阵列基板的制作方法及阵列基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10312268B2 (en) | Display device | |
| US10367073B2 (en) | Thin film transistor (TFT) with structured gate insulator | |
| WO2018227750A1 (zh) | 柔性tft基板的制作方法 | |
| US10340354B2 (en) | Manufacturing method of thin-film transistor (TFT) array substrate | |
| TWI385760B (zh) | 製造陣列基板的方法 | |
| US10741787B2 (en) | Display back plate and fabricating method for the same, and display device | |
| WO2018099052A1 (zh) | 阵列基板的制备方法、阵列基板及显示装置 | |
| US9613986B2 (en) | Array substrate and its manufacturing method, display device | |
| US8735883B2 (en) | Oxide thin film transistor and method of fabricating the same | |
| EP3101693B1 (en) | Methods for thin-film transistor, pixel structure, manufacturing , array substrate and display device | |
| US11087985B2 (en) | Manufacturing method of TFT array substrate | |
| US20180292696A1 (en) | Array substrate, manufacturing method thereof, display panel and display device | |
| US9786791B2 (en) | Thin film transistor, array substrate and method of manufacturing the same | |
| US20170170330A1 (en) | Thin film transistors (tfts), manufacturing methods of tfts, and display devices | |
| US20160247823A1 (en) | Ltps tft array substrate, its manufacturing method, and display device | |
| CN107799466B (zh) | Tft基板及其制作方法 | |
| US10263115B2 (en) | Thin film transistor and manufacturing method of the same, array substrate and display device | |
| US10205029B2 (en) | Thin film transistor, manufacturing method thereof, and display device | |
| CN114089571B (zh) | 阵列基板及制作方法和显示面板 | |
| US9461066B2 (en) | Thin film transistor and method of manufacturing the same, array substrate and display device | |
| US20230253410A1 (en) | Array substrate, manufacturing method thereof, and display panel | |
| US11121261B2 (en) | Semiconductor substrate | |
| CN108922892B (zh) | 阵列基板及其制作方法、显示面板 | |
| CN112992930A (zh) | 阵列基板的制作方法、阵列基板以及显示装置 | |
| CN109616444B (zh) | Tft基板的制作方法及tft基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20210618 |