CN103730510A - 一种薄膜晶体管及其制备方法、阵列基板、显示装置 - Google Patents

一种薄膜晶体管及其制备方法、阵列基板、显示装置 Download PDF

Info

Publication number
CN103730510A
CN103730510A CN201310718983.8A CN201310718983A CN103730510A CN 103730510 A CN103730510 A CN 103730510A CN 201310718983 A CN201310718983 A CN 201310718983A CN 103730510 A CN103730510 A CN 103730510A
Authority
CN
China
Prior art keywords
metal
zinc oxide
pattern
oxide
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310718983.8A
Other languages
English (en)
Other versions
CN103730510B (zh
Inventor
姜春生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310718983.8A priority Critical patent/CN103730510B/zh
Priority to PCT/CN2014/075099 priority patent/WO2015096298A1/zh
Priority to US14/421,967 priority patent/US9698278B2/en
Priority to EP14859299.1A priority patent/EP3089217B1/en
Publication of CN103730510A publication Critical patent/CN103730510A/zh
Application granted granted Critical
Publication of CN103730510B publication Critical patent/CN103730510B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/426—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明实施例提供了一种薄膜晶体管及其制备方法、阵列基板、显示装置，涉及显示技术领域，可解决源、漏极与半导体有源层之间的接触电阻问题，并避免制备过程中对半导体有源层的损伤。该制备方法包括在基板上形成栅极、栅绝缘层、金属氧化物半导体有源层、源极和漏极；所述形成金属氧化物半导体有源层包括：形成包括第一图案、第二图案、第三图案，并与源极和漏极直接接触的氧化锌系二元金属氧化物图案层；以形成在源极和漏极上方的绝缘层为阻挡层，采用离子注入技术向氧化锌系二元金属氧化物图案层注入金属掺杂离子，将第三图案的二元金属氧化物转化为多元金属氧化物半导体，形成金属氧化物半导体有源层。用于显示装置的制造。

Description

一种薄膜晶体管及其制备方法、阵列基板、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及其制备方法、阵列基板、显示装置。
背景技术
随着显示器尺寸的不断增大以及驱动电路频率的不断提高，现有的非晶硅薄膜晶体管的迁移率已经难以满足需求。
高迁移率的薄膜晶体管(Thin Film Transistor，TFT)有多晶硅TFT和金属氧化物TFT。但多晶硅TFT的均一性差，制作工艺复杂，且受到激光晶化等设备的限制，不利于大规模生产；而金属氧化物TFT的迁移率高、均一性好、透明、制作工艺简单，可以更好地满足大尺寸的液晶显示器(Liquid Crystal Display，简称LCD)、有机发光二极管显示器(Organic Light Emitting Diode，简称OLED)、以及高分子发光二极管显示器(Polymer Light Emitting Diode，简称PLED)的需求，受到了广泛的关注。
一般情况下，对于薄膜晶体管而言，在源、漏极与半导体有源层之间的接触表面上会产生一定的能量势垒，从而形成接触电阻；该能量势垒可以阻碍载流子的运动。当界面处的能量势垒较大，形成肖特基接触时，便容易引起信号的损失，从而影响TFT的性能。
此外，现有的金属氧化物TFT的制备过程中，后续的制备工艺可能会对金属氧化物半导体有源层产生损害，导致TFT性能的恶化。
因此，如何保证TFT的性能十分重要。
发明内容
本发明的实施例提供一种薄膜晶体管及其制备方法、阵列基板、显示装置，可解决源、漏极与半导体有源层之间的接触电阻问题，同时避免制备过程中对半导体有源层的损伤。
为达到上述目的，本发明的实施例采用如下技术方案：
一方面，提供一种薄膜晶体管，包括设置在基板上的栅极、栅绝缘层、金属氧化物半导体有源层、源极和漏极；所述金属氧化物半导体有源层设置在所述基板与所述源极和所述漏极之间，且与所述源极和所述漏极之间的间隙对应；所述薄膜晶体管还包括与所述金属氧化物半导体有源层同层设置且接触的第一图案和第二图案；所述第一图案与所述源极对应且直接接触，所述第二图案与所述漏极对应且直接接触。其中，所述第一图案和所述第二图案均包括氧化锌系二元金属氧化物，所述金属氧化物半导体有源层包括氧化锌系多元金属氧化物半导体，且所述氧化锌系多元金属氧化物为在所述氧化锌系二元金属氧化物中注入金属掺杂离子得到的金属氧化物。
可选的，所述薄膜晶体管为底栅型；所述薄膜晶体管还包括设置在所述源极和所述漏极上方的保护层。
可选的，所述薄膜晶体管为顶栅型。
进一步可选的，所述氧化锌系二元金属氧化物包括铟锌氧化物(Indium Zinc Oxide，简称IZO)、或铝锌氧化物(Aluminum ZincOxide，简称AZO)、或镓锌氧化物(Gallium Zinc Oxide，简称GZO)、或锡锌氧化物(Tin Zinc Oxide，简称TZO)；所述金属掺杂离子包括镓离子(Ga3+)、锡离子(Sn2+)、铪离子(Hf4+)、铝离子(Al3+)、以及铟离子(In3+)中的至少一种。
还提供一种阵列基板，包括上述的薄膜晶体管。
还提供一种显示装置，包括上述的阵列基板。
另一方面，提供一种上述薄膜晶体管的制备方法，包括在基板上形成栅极、栅绝缘层、金属氧化物半导体有源层、源极和漏极。所述在基板上形成金属氧化物半导体有源层包括：在基板上形成氧化锌系二元金属氧化物图案层，所述图案层包括与所述源极对应的第一图案、与所述漏极对应的第二图案、以及与所述源极和所述漏极之间的间隙对应的第三图案，且所述氧化锌系二元金属氧化物图案层与所述源极和所述漏极直接接触；以形成在所述源极和所述漏极上方的绝缘层为阻挡层，采用离子注入技术向所述氧化锌系二元金属氧化物图案层注入金属掺杂离子，将所述第三图案的所述氧化锌系二元金属氧化物转化为氧化锌系多元金属氧化物半导体，形成所述金属氧化物半导体有源层。
可选的，所述薄膜晶体管为底栅型。所述方法还包括：在形成所述源极和所述漏极的基板上形成保护层；其中，所述以绝缘层为阻挡层，采用离子注入技术向所述氧化锌系二元金属氧化物图案层注入金属掺杂离子，将所述第三图案的所述氧化锌系二元金属氧化物转化为氧化锌系多元金属氧化物半导体，形成所述金属氧化物半导体有源层包括：以所述保护层为阻挡层，采用离子注入技术向所述氧化锌系二元金属氧化物图案层注入金属掺杂离子，将未被所述源极和所述漏极阻挡的所述第三图案的所述氧化锌系二元金属氧化物转化为氧化锌系多元金属氧化物半导体，形成所述金属氧化物半导体有源层。
可选的，所述薄膜晶体管为顶栅型。其中，所述以绝缘层为阻挡层，采用离子注入技术向所述氧化锌系二元金属氧化物图案层注入金属掺杂离子，将所述第三图案的所述氧化锌系二元金属氧化物转化为氧化锌系多元金属氧化物半导体，形成所述金属氧化物半导体有源层包括：以所述栅绝缘层为阻挡层，采用离子注入技术向所述氧化锌系二元金属氧化物图案层注入金属掺杂离子，将未被所述源极和所述漏极阻挡的所述第三图案的所述氧化锌系二元金属氧化物转化为氧化锌系多元金属氧化物半导体，形成所述金属氧化物半导体有源层。
进一步可选的，在所述采用离子注入技术向所述氧化锌系二元金属氧化物图案层注入金属掺杂离子之后，所述方法还包括进行退火处理。
进一步的，所述氧化锌系二元金属氧化物包括IZO、或AZO、或GZO、或锡锌氧化物TZO；所述Ga3+、Sn2+、Hf4+、Al3+、以及In3+中的至少一种。
本发明实施例提供了一种薄膜晶体管及其制备方法、阵列基板、显示装置，该制备方法包括在基板上形成栅极、栅绝缘层、金属氧化物半导体有源层、源极和漏极。所述在基板上形成金属氧化物半导体有源层可以包括：在基板上形成氧化锌系二元金属氧化物图案层，所述图案层包括与所述源极对应的第一图案、与所述漏极对应的第二图案、以及与所述源极和所述漏极之间的间隙对应的第三图案，且所述氧化锌系二元金属氧化物图案层与所述源极和所述漏极直接接触；以形成在所述源极和所述漏极上方的绝缘层为阻挡层，采用离子注入技术向所述氧化锌系二元金属氧化物图案层注入金属掺杂离子，将所述第三图案的所述氧化锌系二元金属氧化物转化为氧化锌系多元金属氧化物半导体，形成所述金属氧化物半导体有源层。
在本发明实施例中，一方面，由于所述氧化锌系二元金属氧化物为导电材料，经过离子注入将所述第三图案的氧化锌系二元金属氧化物转化为氧化锌系多元金属氧化物半导体时，在所述源极和所述漏极下方形成了一个由导体向半导体过渡的区域，这样便在所述源极和所述漏极下方形成了一个提供载流子传输的过渡层，有效的解决了所述金属氧化物半导体有源层与所述源极和所述漏极之间的接触电阻的问题；另一方面，以形成在所述源极和所述漏极上方的绝缘层为阻挡层，通过离子注入技术形成所述金属氧化物半导体有源层，不仅可以避免离子注入过程中可能引起的金属氧化物半导体有源层的损伤，还可以防止在薄膜晶体管的制备过程中其它后续工艺可能对所述金属氧化物半导体有源层产生的影响，从而提高薄膜晶体管的性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1(a)为本发明实施例提供的一种进行离子注入的示意图一；
图1(b)为本发明实施例提供的一种薄膜晶体管的结构示意图一；
图2(a)为本发明实施例提供的一种进行离子注入的示意图二；
图2(b)为本发明实施例提供的一种薄膜晶体管的结构示意图二；
图3～图5为本发明实施例提供的一种形成薄膜晶体管的过程示意图一；
图6～图8为本发明实施例提供的一种形成薄膜晶体管的过程示意图二；
图9为本发明提供的一种阵列基板的结构示意图。
附图标记：
10-薄膜晶体管；101-栅极；102-栅绝缘层；103-金属氧化物半导体有源层；1030-二元金属氧化物图案层；1031-第一图案；1032-第二图案；1033-第三图案；104-源极；105-漏极；106-保护层；20-像素电极。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种薄膜晶体管10的制备方法，包括在基板上形成栅极101、栅绝缘层102、金属氧化物半导体有源层103、源极104和漏极105。
所述在基板上形成金属氧化物半导体有源层103可以包括：在基板上形成氧化锌系二元金属氧化物图案层1030，所述图案层包括与所述源极104对应的第一图案1031、与所述漏极105对应的第二图案1032、以及与所述源极104和所述漏极105之间的间隙对应的第三图案1033，且所述氧化锌系二元金属氧化物图案层1030与所述源极104和所述漏极105直接接触；以形成在所述源极104和所述漏极105上方的绝缘层为阻挡层，采用离子注入技术向所述氧化锌系二元金属氧化物图案层1030注入金属掺杂离子，将所述第三图案1033的所述氧化锌系二元金属氧化物转化为氧化锌系多元金属氧化物半导体，形成所述金属氧化物半导体有源层103。
需要说明的是，第一，所述氧化锌系二元金属氧化物是指以氧化锌为基体，掺杂其它金属元素形成的一种二元金属氧化物；这里，所述氧化锌系二元金属氧化物为一种导电材料。
第二，所述氧化锌系二元金属氧化物图案层1030包括第一图案1031、第二图案1032和第三图案1033三个部分，该三个部分仅仅是从结构上进行区分，与组成材料无关。当进行离子注入之后，所述第三图案1033的材料由所述氧化锌系二元金属氧化物转化为所述氧化锌系多元金属氧化物半导体；但对于所述薄膜晶体管10而言，其仍保持原有的图案形状并处于原先的位置。
第三，所述氧化锌系二元金属氧化物图案层1030与所述源极104和所述漏极105直接接触是指，所述氧化锌系二元金属氧化物图案层1030的所述第一图案1031和所述第二图案1032分别与所述源极104和所述漏极105直接接触，而所述第三图案1033被所述源极104和所述漏极105之间的间隙露出。
第四，以形成在所述源极104和所述漏极105上方的绝缘层为阻挡层是指，在制备薄膜晶体管10时，先形成所述源极104和漏极105，再形成该阻挡层。
在离子注入的过程中，需要以绝缘层为阻挡层，这是由于进行离子注入的金属掺杂离子具有很高的能量，如果不设置阻挡层而直接进行离子注入，可能会因离子的轰击能量过高而导致半导体有源层的损伤，进而影响薄膜晶体管10的性能；因此在离子注入的过程中需要一种起阻挡作用的介质。这里，所述阻挡层可以是任何一种具有阻挡作用的绝缘层。
根据薄膜晶体管的类型，当其本身就已包含了具有阻挡作用的绝缘层时，可以直接采用该绝缘层作为阻挡层；当其本身包含的绝缘层无法作为阻挡层时，可以重新制备一层具有阻挡作用的绝缘层。
第五，对于采用离子注入技术形成所述金属氧化物半导体有源层103的方法，可适用于包括底栅型和顶栅型的任一种薄膜晶体管，在此不作限定，具体的工艺可根据薄膜晶体管的实际构造进行设计。
本发明实施例提供了一种薄膜晶体管10的制备方法，包括在基板上形成栅极101、栅绝缘层102、金属氧化物半导体有源层103、源极104和漏极105。所述在基板上形成金属氧化物半导体有源层103可以包括：在基板上形成氧化锌系二元金属氧化物图案层1030，所述图案层包括与所述源极104对应的第一图案1031、与所述漏极105对应的第二图案1032、以及与所述源极104和所述漏极105之间的间隙对应的第三图案1033，且所述氧化锌系二元金属氧化物图案层1030与所述源极104和所述漏极105直接接触；以形成在所述源极104和所述漏极105上方的绝缘层为阻挡层，采用离子注入技术向所述氧化锌系二元金属氧化物图案层1030注入金属掺杂离子，将所述第三图案1033的所述氧化锌系二元金属氧化物转化为氧化锌系多元金属氧化物半导体，形成所述金属氧化物半导体有源层103。
在本发明实施例中，一方面，由于所述氧化锌系二元金属氧化物为导电材料，经过离子注入将所述第三图案1033的氧化锌系二元金属氧化物转化为氧化锌系多元金属氧化物半导体时，相当于在所述源极104和所述漏极105下方形成了一个由导体向半导体过渡的区域，这样便在所述源极104和所述漏极105下方形成了一个可以提供载流子传输的过渡层，有效的解决了所述金属氧化物半导体有源层103与所述源极104和所述漏极105之间的接触电阻的问题；另一方面，以绝缘层为阻挡层，通过离子注入技术形成所述金属氧化物半导体有源层103，不仅可以避免离子注入过程中可能引起的金属氧化物半导体有源层103的损伤，还可以防止在薄膜晶体管10的制备过程中其它后续工艺可能对所述金属氧化物半导体有源层103产生的影响，从而提高薄膜晶体管10的性能。
可选的，如图1(a)和图1(b)所示，所述方法具体可以包括：在基板上依次形成所述栅极101、所述栅绝缘层102、所述氧化锌系二元金属氧化物的图案层1030、所述源极104和所述漏极105，以及位于所述源极104和所述漏极105上方的保护层106。
其中，所述氧化锌系二元金属氧化物图案层1030包括与所述源极104对应且直接接触的所述第一图案1031、与所述漏极105对应且直接接触的所述第二图案1032、以及与所述源极104和所述漏极105之间的间隙对应的所述第三图案1033。
在此情况下，在形成所述金属氧化物半导体有源层103时，参考图1(a)所示，可以以所述保护层106为阻挡层，采用离子注入技术向所述氧化锌系二元金属氧化物图案层1030注入金属掺杂离子，将未被所述源极104和所述漏极105阻挡的所述第三图案1033的所述氧化锌系二元金属氧化物转化为所述氧化锌系多元金属氧化物半导体，从而形成所述金属氧化物半导体有源层103，进而得到参考图1(b)所示的底栅型薄膜晶体管。
这里，所述金属掺杂离子的注入剂量以及轰击能量需要进行严格的控制。其注入剂量可以与所述氧化锌系二元金属氧化物中的两种金属的含量呈正比；而其轰击能量则需保证大部分的金属掺杂离子能够进入所述氧化锌系二元金属氧化物图案层1030的所述第三图案1033中，从而与所述氧化锌系二元金属氧化物结合形成所述氧化锌系多元金属氧化物半导体。因此，在进行离子注入的过程中，根据实际情况可采用高能量深注入的方式进行作业。
由于在离子注入的过程中，所述金属掺杂离子具有很高的轰击能量，因此，大部分的金属掺杂离子可以直接穿透所述保护层106而进入未被所述源极104和所述漏极105阻挡的所述第三图案1033。其中，由于在所述氧化锌系二元金属氧化物图案层1030的上方已经形成所述源极104和所述漏极105，穿透所述保护层106的金属掺杂离子受到所述源极104和所述漏极105的阻挡，而使所述金属掺杂离子无法注入对应于所述源极104的所述第一图案1031和对应于所述漏极105的第二图案1032，仅注入未被所述源极104和所述漏极105阻挡的所述第三图案1033，从而仅将所述第三图案1033的所述氧化锌系二元金属氧化物转化为所述氧化锌系多元金属氧化物半导体，形成金属氧化物半导体有源层103。
基于上述描述可知，经过离子注入后，所述第三图案1033的材料为氧化锌系多元金属氧化物半导体材料，所述第一图案1031和所述第二图案1032的材料为氧化锌系二元金属氧化物导电材料。其中由于所述第一图案1031与所述源极104直接接触，所述第二图案1032与所述漏极105直接接触，因此可以视为所述源极104还包括所述第一图案1031，所述漏极105还包括所述第二图案1032。
可选的，如图2(a)和图2(b)所示，所述方法具体还可以包括：在基板上依次形成所述氧化锌系二元金属氧化物图案层1030、所述源极104和所述漏极105、所述栅绝缘层102、以及所述栅极101。
其中，所述氧化锌系二元金属氧化物图案层1030包括与所述源极104对应且直接接触的所述第一图案1031、与所述漏极105对应且直接接触的所述第二图案1032、以及与所述源极104和所述漏极105之间的间隙对应的所述第三图案1033。
在此情况下，在形成所述金属氧化物半导体有源层103时，参考图2(a)所示，可以在形成所述栅绝缘层102之后，以所述栅绝缘层102为阻挡层，采用离子注入技术向所述氧化锌系二元金属氧化物图案层1030注入金属掺杂离子，将未被所述源极104和所述漏极105阻挡的所述第三图案1033的所述氧化锌系二元金属氧化物转化为所述氧化锌系多元金属氧化物半导体，从而形成所述金属氧化物半导体有源层103；然后，在所述栅绝缘层102上方形成所述栅极201，从而得到参考图2(b)所示的顶栅型薄膜晶体管。
这里，所述源极104和所述漏极105位于所述氧化锌系二元金属氧化物图案层1030的上方，当采用离子注入技术向所述氧化锌系二元金属氧化物图案层1030注入金属掺杂离子时，穿透所述栅绝缘层102的金属掺杂离子会受到所述源极104和所述漏极105的阻挡，而使所述金属掺杂离子无法注入对应于所述源极104的所述第一图案1031和对应于所述漏极105的第二图案1032，仅注入未被所述源极104和所述漏极105阻挡的所述第三图案1033，从而仅将所述第三图案1033的所述氧化锌系二元金属氧化物转化为所述氧化锌系多元金属氧化物半导体，形成金属氧化物半导体有源层103。
基于上述描述可知，当经过离子注入后，所述第三图案1033的材料为氧化锌系多元金属氧化物半导体材料，所述第一图案1031和所述第二图案1032的材料为氧化锌系二元金属氧化物导电材料。其中，由于所述第一图案1031与所述源极104直接接触，所述第二图案1032与所述漏极105直接接触，因此可以视为所述源极104还包括所述第一图案1031，所述漏极105还包括所述第二图案1032。
进一步可选的，在采用离子注入技术向所述氧化锌系二元金属氧化物图案层1030注入金属掺杂离子之后，所述方法还可以包括进行退火处理。
经过离子注入后直接形成的所述氧化锌系多元金属氧化物半导体的结构杂乱无序，通过退火处理可使其组织均匀化，从而使所述氧化锌系多元金属氧化物半导体的载流子处于有效的导电位置，进而可使所述薄膜晶体管10性能的得到优化。
进一步可选的，所述氧化锌系二元金属氧化物可以包括IZO、或AZO、或GZO、或TZO；所述金属掺杂离子可以包括Ga3+、Sn2+、Hf4+、Al3+、以及In3+中的至少一种。
目前，对于所述氧化锌系二元金属氧化物而言，IZO、AZO、GZO、以及TZO都是研究较为广泛的金属氧化物半导体有源层材料。但由于其作为半导体有源层的性能不稳定，因此，通常会在上述的氧化锌系二元金属氧化物中添加金属掺杂元素，从而形成例如IGZO、ITZO、HIZO、ATZO、以及ATZIO等具有稳定特性的半导体材料。
需要说明的是，对于半导体材料而言，可以通过控制其内部的载流子浓度实现对所述半导体材料导电性能的控制；当所述半导体材料内部的载流子浓度大于某一临界值时，即呈现出导体特性。在本发明实施例中，所述氧化锌系二元金属氧化物图案层1030的材料可以包括IZO、AZO、GZO、以及TZO，此时所利用的为其导体特性；通过添加金属掺杂元素之后，形成所述氧化锌系多元金属氧化物半导体，此时才可呈现出其半导体特性。
下面提供两个具体的实施例对本发明中所述薄膜晶体管10的制备方法进行具体说明。
一方面，当所述薄膜晶体管10为底栅型，所述氧化锌系二元金属氧化物为IZO，所述金属掺杂离子为Ga3+时，所述方法具体包括：
S101、如图3所示，在衬底基板上通过一次构图工艺形成包括栅极101的图案；并在形成有所述栅极101的基板上形成栅绝缘层102。
其中，在形成所述栅极101的同时，还形成栅线、栅线引线等，当然，也可以形成公共电极线。
这里，可以通过磁控溅射法在衬底基板上沉积一层厚度为
Figure BDA0000444942400000101
至的金属薄膜；其中，所述金属薄膜通常可以采用铬、钛、钼、钨、铝、铜、铝镍合金、钼钨合金、钨铜合金等金属或合金材料；采用掩膜板进行曝光、显影、刻蚀、剥离等构图工艺处理，形成所述栅极101、栅线(图中为标出)、栅线引线等图案。然后可以通过化学气相沉积法在形成有包括所述栅极101的图案的基板上沉积一层厚度为
Figure BDA0000444942400000103
至
Figure BDA0000444942400000104
的绝缘薄膜，所述绝缘薄膜的材料通常是氮化硅，也可以使用氧化硅和氮氧化硅等。
S102、如图4所示，在完成步骤S101的基板上，形成IZO二元金属氧化物薄膜，并通过一次构图工艺形成IZO二元金属氧化物图案层1030。
其中，所述IZO二元金属氧化物图案层1030包括与待形成的所述源极104对应的第一图案1031、与待形成的所述漏极105对应的第二图案1032，以及与待形成的所述源极104和所述漏极105之间的间隙对应的第三图案1033。
这里，可以利用化学气相沉积法在形成有所述栅绝缘层102的基板上沉积一层厚度为
Figure BDA0000444942400000111
至
Figure BDA0000444942400000112
的IZO金属氧化物薄膜；然后采用掩膜板通过曝光、显影、刻蚀、剥离等构图工艺处理，形成所述IZO二元金属氧化物图案层1030。
需要说明的是，在后续的制备工艺过程中会进行源漏金属层的刻蚀，而IZO是一种对金属刻蚀液不敏感的材料，因此无需制备刻蚀阻挡层，可以直接进行金属刻蚀。与现有技术相比，这样可以减少一次构图工艺，从而提高量产效率，节约成本。
S103、如图5所示，在完成步骤S102的基板上，形成源漏金属层薄膜，并通过一次构图工艺形成源极104和漏极105。
其中，所述IZO二元金属氧化物图案层1030的所述第一图案1031和所述第二图案1032分别与所述源极104和所述漏极105对应并直接接触。
这里，可以通过磁控溅射法在形成有所述IZO二元金属氧化物图案层1030的基板上沉积一层厚度为
Figure BDA0000444942400000113
至
Figure BDA0000444942400000114
的金属薄膜；然后采用掩膜板进行曝光、显影、刻蚀、剥离等构图工艺处理，形成与所述第一图案1031对应并直接接触的所述源极104、以及与所述第二图案1032对应并直接接触的所述漏极105。
S104、参考图1(a)所示，在完成步骤S103的基板上，形成保护层106。
这里，可以利用化学气相沉积法在形成有所述源极104和所述漏极105的基板上沉积一层厚度为
Figure BDA0000444942400000115
至
Figure BDA0000444942400000116
的保护层薄膜，所述保护层薄膜的材料通常是氮化硅，也可以使用氧化硅、氮氧化硅以及氧化铝等绝缘材料中的一种或多种。
S105、参考图1(a)所示，在完成步骤S104的基板上，以所述保护层106为阻挡层，采用离子注入技术向所述IZO二元金属氧化物图案层1030注入Ga3+，并进行退火处理，将所述第三图案1033的IZO转化为IGZO半导体，从而形成金属氧化物半导体有源层103，得到参考图1(b)所示的薄膜晶体管10的结构。
根据上述步骤S101～S105，可以形成具有底栅型结构的薄膜晶体管10。其中，所述金属氧化物半导体有源层103包括IGZO半导体，所述源极104还包括所述第一图案1031，所述漏极105还包括所述第二图案1032。
另一方面，当所述薄膜晶体管10为顶栅型，所述氧化锌系二元金属氧化物为AZO，所述金属掺杂离子为Sn2+时，所述方法具体包括：
S201、如图6所示，在衬底基板上形成AZO二元金属氧化物薄膜，并通过一次构图工艺形成AZO二元金属氧化物图案层1030。
其中，所述AZO二元金属氧化物图案层1030包括与待形成的所述源极104对应的第一图案1031、与待形成的所述漏极105对应的第二图案1032、以及与待形成的所述源极104和所述漏极105之间的间隙对应的第三图案1033。
这里，可以利用化学气相沉积法在衬底基板上沉积一层厚度为
Figure BDA0000444942400000121
至
Figure BDA0000444942400000122
的AZO金属氧化物薄膜；然后采用掩膜板通过曝光、显影、刻蚀、剥离等构图工艺处理，形成所述AZO二元金属氧化物图案层1030。
S202、如图7所示，在完成步骤S201的基板上，形成源漏金属层薄膜，并通过一次构图工艺形成源极104和漏极105。
其中，所述AZO二元金属氧化物图案层1030的所述第一图案1031和所述第二图案1032分别与所述源极104和所述漏极105对应并直接接触。
这里，可以通过磁控溅射法在形成有所述AZO二元金属氧化物图案层1030的基板上沉积一层厚度为至
Figure BDA0000444942400000124
的金属薄膜；然后采用掩膜板进行曝光、显影、刻蚀、剥离等构图工艺处理，与所述第一图案1031对应并直接接触的所述源极104、和与所述第二图案1032对应并直接接触的所述漏极105。
S203、如图8所示，在完成步骤S202的基板上，形成栅绝缘层102。
这里，可以利用化学气相沉积法在形成有所述源极104和所述漏极105的基板上沉积一层厚度为
Figure BDA0000444942400000131
至
Figure BDA0000444942400000132
的绝缘薄膜，所述绝缘薄膜的材料通常是氮化硅，也可以使用氧化硅和氮氧化硅等绝缘材料。
S204、参考图2(a)所示，以所述栅绝缘层102为阻挡层，采用离子注入技术向所述AZO二元金属氧化物图案层1030注入Sn2+，并进行退火处理，将所述第三图案1033的AZO转化为ATZO半导体，从而形成金属氧化物半导体有源层103。
S205、参考图2(b)所示，在完成步骤S204的基板上形成金属薄膜，并通过一次构图工艺形成栅极101。
其中，在形成所述栅极101的同时，还形成栅线、栅线引线等，当然，也可以形成公共电极线。
这里，可以通过磁控溅射法在形成有所述栅绝缘层102的基板上沉积一层厚度为
Figure BDA0000444942400000133
至
Figure BDA0000444942400000134
的金属薄膜；其中，所述金属薄膜通常可以采用铬、钛、钼、钨、铝、铜、铝镍合金、钼钨合金、钨铜合金等金属或合金材料；采用掩膜板进行曝光、显影、刻蚀、剥离等构图工艺处理，形成所述栅极101、栅线(图中为标出)、栅线引线等图案。
根据上述步骤S201～S205，可以形成具有顶栅型结构的薄膜晶体管10。其中，所述金属氧化物半导体有源层103包括ATZO半导体，所述源极104还包括所述第一图案1031，所述漏极105还包括所述第二图案1032。
本发明实施例提供一种利用上述方法制备的薄膜晶体管10，参考图1(b)和图2(b)所示，包括设置在基板上的栅极101、栅绝缘层102、金属氧化物半导体有源层103、源极104和漏极105；所述金属氧化物半导体有源层103设置在所述衬底基板与所述源极104和所述漏极105之间，且与所述源极104和所述漏极105之间的间隙对应。所述薄膜晶体管10还包括与所述金属氧化物半导体有源层103同层设置且接触的第一图案1031和第二图案1032；所述第一图案1031与所述源极104对应且直接接触，所述第二图案1032与所述漏极105对应且直接接触。
其中，所述第一图案1031和所述第二图案1032均包括氧化锌系二元金属氧化物，所述金属氧化物半导体有源层103包括氧化锌系多元金属氧化物半导体，且所述氧化锌系多元金属氧化物为在所述氧化锌系二元金属氧化物中注入金属掺杂离子得到的金属氧化物。
需要说明的是，所述薄膜晶体管10可以是顶栅型结构，也可以是底栅型结构，在此不作限定。但无论所述薄膜晶体管10的结构如何，其必须保证所述第一图案1031和所述第二图案1032、以及所述金属氧化物半导体有源层103位于所述源极104和所述漏极105的下方，从而保证在进行离子注入的过程中可以仅使与所述源极104和所述漏极105之间的间隙对应的所述氧化锌系二元金属氧化物转化为氧化锌系多元金属氧化物半导体。
其中，所述底栅型薄膜晶体管10是指所述栅极101在下、所述源极104和所述漏极105在上的一类薄膜晶体管；所述顶栅型薄膜晶体管10是指所述栅极101在上、所述源极104和所述漏极105在下的一类薄膜晶体管。
由于所述第一图案1031与所述源极104直接接触，所述第二图案1032与所述漏极105直接接触，且所述第一图案1031和所述第二图案1032均包括所述氧化锌系二元金属氧化物导电材料；这样，在所述源极104和所述漏极105下方形成了一个由导体向半导体过渡的区域，从而提供了一个载流子传输的过渡层，有效的解决了所述金属氧化物半导体有源层103与所述源极104和所述漏极105之间的接触电阻的问题。
可选的，参考图1(b)所示，当所述薄膜晶体管10为底栅型时，所述薄膜晶体管10可以包括设置在衬底基板上的栅极101、设置在所述栅极101上方的栅绝缘层102、设置在所述栅绝缘层102上方的金属氧化物半导体有源层103、与所述金属氧化物半导体有源层103同层设置且接触的第一图案1031和第二图案1032、分别设置在所述第一图案1031和所述第二图案1032上方的源极104和漏极105、以及设置在所述源极104和所述漏极105上方的保护层106；所述金属氧化物半导体有源层103与所述源极104和所述漏极105之间的间隙对应。
其中，所述第一图案1031和所述第二图案1032均包括氧化锌系二元金属氧化物，所述金属氧化物半导体有源层103包括氧化锌系多元金属氧化物半导体，且所述氧化锌系多元金属氧化物为在所述氧化锌系二元金属氧化物中注入金属掺杂离子得到的金属氧化物。
这里，所述氧化锌系二元金属氧化物为一种导电材料，由于所述第一图案1031与所述源极104对应且直接接触，所述第二图案1032与所述漏极105对应且直接接触，因此可视为所述源极104还包括所述第一图案1031，所述漏极105还包括所述第二图案1032。
此外，由于所述金属氧化物半导体有源层103是在形成所述源极104和所述漏极105之后通过离子注入技术形成的，而在离子注入之前，与所述源极104和所述漏极105之间的间隙对应的部位的材料为一种对金属刻蚀液不敏感的氧化锌系二元金属氧化物，因此可以省去刻蚀阻挡层的制备直接进行金属刻蚀。与现有技术相比，这样可以减少一次构图工艺，从而提高量产效率，节约成本。
可选的，参考图2(b)所示，当所述薄膜晶体管10为顶栅型时，所述薄膜晶体管10可以包括设置在衬底基板上的金属氧化物半导体有源层103、与所述金属氧化物半导体有源层103同层设置且接触的第一图案1031和第二图案1032、分别设置在所述第一图案1031和所述第二图案1032上方的源极104和漏极105、设置在所述源极104和所述漏极105上方的栅绝缘层102、以及设置在所述栅绝缘层102上方栅极101；所述金属氧化物半导体有源层103与所述源极104和所述漏极105之间的间隙对应。
这里，所述氧化锌系二元金属氧化物为一种导电材料，由于所述第一图案1031与所述源极104对应且直接接触，所述第二图案1032与所述漏极105对应且直接接触，因此可视为所述源极104还包括所述第一图案1031，所述漏极105还包括所述第二图案1032。
进一步可选的，所述氧化锌系二元金属氧化物可以包括IZO、或AZO、或GZO、或TZO；所述金属掺杂离子可以包括Ga3+、Sn2+、Hf4+、Al3+、以及In3+中的至少一种。
在此基础上，可以对上述的所述氧化锌系二元金属氧化物与所述金属掺杂离子进行适当的组合，以使得到的氧化锌系多元金属氧化物半导体的特性与所述薄膜晶体管10的用途实现最佳匹配即可。
本发明实施例提供一种薄膜晶体管10，包括设置在基板上的栅极101、栅绝缘层102、金属氧化物半导体有源层103、源极104和漏极105；所述金属氧化物半导体有源层103设置在所述基板与所述源极104和所述漏极105之间，且与所述源极104和所述漏极105之间的间隙对应。所述薄膜晶体管10还包括与所述金属氧化物半导体有源层103同层设置且接触的第一图案1031和第二图案1032；所述第一图案1031与所述源极104对应且直接接触，所述第二图案1032与所述漏极105对应且直接接触。其中，所述第一图案1031和所述第二图案1032均包括氧化锌系二元金属氧化物，所述金属氧化物半导体有源层103包括氧化锌系多元金属氧化物半导体，且所述氧化锌系多元金属氧化物为在所述氧化锌系二元金属氧化物中注入金属掺杂离子得到的金属氧化物。
对于本发明实施例提供的薄膜晶体管10，所述第一图案1031和所述第二图案1032与所述金属氧化物半导体有源层103同层设置且接触，且所述金属氧化物半导体有源层103与所述源极104和所述漏极105之间的间隙对应。由于所述第一图案1031与所述源极104对应且接触，所述第二图案1032与所述漏极105对应且接触，且所述第一图案1031和所述第二图案1032均包括所述氧化锌系二元金属氧化物导电材料，这样便相当于在所述源极104和所述漏极105的下方形成了一个由导体向半导体过渡的区域，从而形成了一个可以提供载流子传输的过渡层，有效的解决了所述金属氧化物半导体有源层103与所述源极104和所述漏极105之间的接触电阻的问题。
本发明实施例提供了一种阵列基板，包括上述的薄膜晶体管10。
这里，当所述阵列基板应用于液晶显示装置时，如图9所示，所述阵列基板还包括与所述薄膜晶体管10的所述漏极105电连接的像素电极20。
当然，还可以包括公共电极等。
此外，当所述阵列基板应用于有机电致发光器件时，所述阵列基板还包括阴极，阳极。当然还可以根据需要制作平坦化层、像素界定层等。
其中，所述像素界定层用于保证在通过打印技术形成发光层时，发光材料的液滴可以平整地铺满像素区域内，同时避免液滴流到相邻像素区。
本发明实施例还提供了一种显示装置，包括上述的阵列基板。
其中，所述显示装置可以为：液晶面板、OLED、电子纸、液晶电视、液晶显示器、数码相框、手机、平板电脑等具有任何显示功能的产品或部件。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种薄膜晶体管，包括设置在基板上的栅极、栅绝缘层、金属氧化物半导体有源层、源极和漏极；其特征在于，
所述金属氧化物半导体有源层设置在所述基板与所述源极和所述漏极之间，且与所述源极和所述漏极之间的间隙对应；
所述薄膜晶体管还包括与所述金属氧化物半导体有源层同层设置且接触的第一图案和第二图案；所述第一图案与所述源极对应且直接接触，所述第二图案与所述漏极对应且直接接触；
其中，所述第一图案和所述第二图案均包括氧化锌系二元金属氧化物，所述金属氧化物半导体有源层包括氧化锌系多元金属氧化物半导体，且所述氧化锌系多元金属氧化物为在所述氧化锌系二元金属氧化物中注入金属掺杂离子得到的金属氧化物。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管为底栅型；
所述薄膜晶体管还包括设置在所述源极和所述漏极上方的保护层。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管为顶栅型。
4.根据权利要求1至3任一项所述的薄膜晶体管，其特征在于，
所述氧化锌系二元金属氧化物包括铟锌氧化物IZO、或铝锌氧化物AZO、或镓锌氧化物GZO、或锡锌氧化物TZO；
所述金属掺杂离子包括镓离子Ga3+、锡离子Sn2+、铪离子Hf4+、铝离子Al3+、以及铟离子In3+中的至少一种。
5.一种阵列基板，其特征在于，包括权利要求1至4任一项所述的薄膜晶体管。
6.一种显示装置，其特征在于，包括权利要求5所述的阵列基板。
7.一种薄膜晶体管的制备方法，包括在基板上形成栅极、栅绝缘层、金属氧化物半导体有源层、源极和漏极；其特征在于，
所述在基板上形成金属氧化物半导体有源层包括：
在基板上形成氧化锌系二元金属氧化物图案层，所述图案层包括与所述源极对应的第一图案、与所述漏极对应的第二图案、以及与所述源极和所述漏极之间的间隙对应的第三图案，且所述氧化锌系二元金属氧化物图案层与所述源极和所述漏极直接接触；
以形成在所述源极和所述漏极上方的绝缘层为阻挡层，采用离子注入技术向所述氧化锌系二元金属氧化物图案层注入金属掺杂离子，将所述第三图案的所述氧化锌系二元金属氧化物转化为氧化锌系多元金属氧化物半导体，形成所述金属氧化物半导体有源层。
8.根据权利要求7所述的方法，其特征在于，所述薄膜晶体管为底栅型；
所述方法还包括：在形成所述源极和所述漏极的基板上形成保护层；
其中，所述以绝缘层为阻挡层，采用离子注入技术向所述氧化锌系二元金属氧化物图案层注入金属掺杂离子，将所述第三图案的所述氧化锌系二元金属氧化物转化为氧化锌系多元金属氧化物半导体，形成所述金属氧化物半导体有源层包括：
以所述保护层为阻挡层，采用离子注入技术向所述氧化锌系二元金属氧化物图案层注入金属掺杂离子，将未被所述源极和所述漏极阻挡的所述第三图案的所述氧化锌系二元金属氧化物转化为氧化锌系多元金属氧化物半导体，形成所述金属氧化物半导体有源层。
9.根据权利要求7所述的方法，其特征在于，所述薄膜晶体管为顶栅型；
其中，所述以绝缘层为阻挡层，采用离子注入技术向所述氧化锌系二元金属氧化物图案层注入金属掺杂离子，将所述第三图案的所述氧化锌系二元金属氧化物转化为氧化锌系多元金属氧化物半导体，形成所述金属氧化物半导体有源层包括：
以所述栅绝缘层为阻挡层，采用离子注入技术向所述氧化锌系二元金属氧化物图案层注入金属掺杂离子，将未被所述源极和所述漏极阻挡的所述第三图案的所述氧化锌系二元金属氧化物转化为氧化锌系多元金属氧化物半导体，形成所述金属氧化物半导体有源层。
10.根据权利要求7至9任一项所述的方法，其特征在于，在所述采用离子注入技术向所述氧化锌系二元金属氧化物图案层注入金属掺杂离子之后，所述方法还包括进行退火处理。
11.根据权利要求7至9任一项所述的方法，其特征在于，
所述氧化锌系二元金属氧化物包括铟锌氧化物IZO、或铝锌氧化物AZO、或镓锌氧化物GZO、或锡锌氧化物TZO；
所述金属掺杂离子包括镓离子Ga3+、锡离子Sn2+、铪离子Hf4+、铝离子Al3+、以及铟离子In3+中的至少一种。
CN201310718983.8A 2013-12-24 2013-12-24 一种薄膜晶体管及其制备方法、阵列基板、显示装置 Active CN103730510B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201310718983.8A CN103730510B (zh) 2013-12-24 2013-12-24 一种薄膜晶体管及其制备方法、阵列基板、显示装置
PCT/CN2014/075099 WO2015096298A1 (zh) 2013-12-24 2014-04-10 薄膜晶体管及其制备方法、阵列基板、显示装置
US14/421,967 US9698278B2 (en) 2013-12-24 2014-04-10 Thin film transistor and manufacturing method thereof, array substrate, display device
EP14859299.1A EP3089217B1 (en) 2013-12-24 2014-04-10 Thin film transistor, preparation method therefor, array substrate, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310718983.8A CN103730510B (zh) 2013-12-24 2013-12-24 一种薄膜晶体管及其制备方法、阵列基板、显示装置

Publications (2)

Publication Number Publication Date
CN103730510A true CN103730510A (zh) 2014-04-16
CN103730510B CN103730510B (zh) 2016-12-14

Family

ID=50454518

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310718983.8A Active CN103730510B (zh) 2013-12-24 2013-12-24 一种薄膜晶体管及其制备方法、阵列基板、显示装置

Country Status (4)

Country Link
US (1) US9698278B2 (zh)
EP (1) EP3089217B1 (zh)
CN (1) CN103730510B (zh)
WO (1) WO2015096298A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104300007A (zh) * 2014-10-27 2015-01-21 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
WO2015096436A1 (zh) * 2013-12-24 2015-07-02 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
US9960281B2 (en) 2015-02-09 2018-05-01 The Hong Kong University Of Science And Technology Metal oxide thin film transistor with source and drain regions doped at room temperature
CN109390564A (zh) * 2017-08-03 2019-02-26 中国科学院苏州纳米技术与纳米仿生研究所 基于锌离子掺杂的三元金属氧化物、其制备方法与应用
WO2020019728A1 (zh) * 2018-07-24 2020-01-30 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制备方法、阵列基板
CN112992930A (zh) * 2021-02-03 2021-06-18 Tcl华星光电技术有限公司 阵列基板的制作方法、阵列基板以及显示装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105655257A (zh) * 2016-01-13 2016-06-08 深圳市华星光电技术有限公司 薄膜晶体管结构的制造方法
US10126656B2 (en) * 2016-09-08 2018-11-13 Goodrich Corporation Apparatus and methods of electrically conductive optical semiconductor coating
WO2019153359A1 (zh) 2018-02-12 2019-08-15 华为技术有限公司 一种测量方法及装置
CN113013096B (zh) * 2021-03-01 2023-06-02 重庆先进光电显示技术研究院 阵列基板的制备方法及阵列基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100117074A1 (en) * 2008-11-07 2010-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20110079778A1 (en) * 2009-10-05 2011-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN103378162A (zh) * 2012-04-11 2013-10-30 东莞万士达液晶显示器有限公司 薄膜晶体管及其制作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR100785038B1 (ko) 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
KR101578694B1 (ko) 2009-06-02 2015-12-21 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
US8541781B2 (en) * 2011-03-10 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102692771B (zh) 2011-05-09 2014-12-17 京东方科技集团股份有限公司 一种液晶显示器、薄膜晶体管阵列基板及其制造方法
US9048265B2 (en) * 2012-05-31 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising oxide semiconductor layer
CN103354218B (zh) * 2013-06-28 2016-12-28 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
TW201503374A (zh) * 2013-07-01 2015-01-16 Chunghwa Picture Tubes Ltd 氧化物半導體薄膜電晶體
KR102281300B1 (ko) * 2013-09-11 2021-07-26 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를 포함하는 표시장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100117074A1 (en) * 2008-11-07 2010-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20110079778A1 (en) * 2009-10-05 2011-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN103378162A (zh) * 2012-04-11 2013-10-30 东莞万士达液晶显示器有限公司 薄膜晶体管及其制作方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015096436A1 (zh) * 2013-12-24 2015-07-02 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
US9614098B2 (en) 2013-12-24 2017-04-04 Boe Technology Group Co., Ltd. Thin film transistor and manufacturing method thereof, array substrate and display device
US9960189B2 (en) 2013-12-24 2018-05-01 Boe Technology Group Co., Ltd. Thin film transistor and manufacturing method thereof, array substrate and display device
CN104300007A (zh) * 2014-10-27 2015-01-21 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
US9960281B2 (en) 2015-02-09 2018-05-01 The Hong Kong University Of Science And Technology Metal oxide thin film transistor with source and drain regions doped at room temperature
CN109390564A (zh) * 2017-08-03 2019-02-26 中国科学院苏州纳米技术与纳米仿生研究所 基于锌离子掺杂的三元金属氧化物、其制备方法与应用
CN109390564B (zh) * 2017-08-03 2020-08-28 中国科学院苏州纳米技术与纳米仿生研究所 基于锌离子掺杂的三元金属氧化物、其制备方法与应用
WO2020019728A1 (zh) * 2018-07-24 2020-01-30 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制备方法、阵列基板
CN112992930A (zh) * 2021-02-03 2021-06-18 Tcl华星光电技术有限公司 阵列基板的制作方法、阵列基板以及显示装置

Also Published As

Publication number Publication date
US9698278B2 (en) 2017-07-04
US20150349141A1 (en) 2015-12-03
EP3089217A4 (en) 2017-08-02
EP3089217B1 (en) 2020-09-02
CN103730510B (zh) 2016-12-14
WO2015096298A1 (zh) 2015-07-02
EP3089217A1 (en) 2016-11-02

Similar Documents

Publication Publication Date Title
CN103730510A (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN103730346B (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
US9748280B2 (en) Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device
CN103325841B (zh) 薄膜晶体管及其制作方法和显示器件
CN103383945B (zh) 一种阵列基板、显示装置及阵列基板的制造方法
CN104022123A (zh) 一种柔性显示基板及其制备方法、柔性显示装置
CN103208506A (zh) 阵列基板、显示装置及制作方法
CN103000628A (zh) 显示装置、阵列基板及其制作方法
US20160343739A1 (en) Thin film transistor, method of manufacturing thin film transistor, array substrate and display device
US9704998B2 (en) Thin film transistor and method of manufacturing the same, display substrate, and display apparatus
CN104091810A (zh) 阵列基板及其制作方法、显示装置
CN104241392A (zh) 一种薄膜晶体管及其制备方法、显示基板和显示设备
KR102166272B1 (ko) 박막 트랜지스터, 이를 포함하는 표시 기판 및 박막 트랜지스터의 제조 방법
CN105576017B (zh) 一种基于氧化锌薄膜的薄膜晶体管
CN105161523A (zh) 一种电极、薄膜晶体管、阵列基板及显示设备
CN103474439A (zh) 一种显示装置、阵列基板及其制作方法
CN104157610A (zh) 氧化物半导体tft基板的制作方法及其结构
CN105070729A (zh) 一种阵列基板和显示装置
CN104167447A (zh) 一种薄膜晶体管及其制备方法、显示基板和显示设备
CN103022083A (zh) 一种阵列基板、显示装置及阵列基板的制备方法
CN103021942B (zh) 阵列基板及其制造方法、显示装置
CN202957242U (zh) 显示装置和阵列基板
CN102468338A (zh) 一种氧化锌基肖特基薄膜晶体管
CN203118952U (zh) 阵列基板、显示装置
CN105765709A (zh) 阵列基板及其制备方法、显示面板、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant