CN107819039A - 薄膜晶体管、薄膜晶体管制造方法及液晶显示装置 - Google Patents

薄膜晶体管、薄膜晶体管制造方法及液晶显示装置 Download PDF

Info

Publication number
CN107819039A
CN107819039A CN201711103257.XA CN201711103257A CN107819039A CN 107819039 A CN107819039 A CN 107819039A CN 201711103257 A CN201711103257 A CN 201711103257A CN 107819039 A CN107819039 A CN 107819039A
Authority
CN
China
Prior art keywords
thin film
film transistor
layer
grid
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711103257.XA
Other languages
English (en)
Inventor
吴伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201711103257.XA priority Critical patent/CN107819039A/zh
Priority to PCT/CN2017/112980 priority patent/WO2019090861A1/zh
Priority to US16/079,396 priority patent/US20190341499A1/en
Publication of CN107819039A publication Critical patent/CN107819039A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H01L29/2206—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

本发明提供了一种薄膜晶体管、薄膜晶体管制造方法及液晶显示装置。薄膜晶体管包括基板、栅极、栅极绝缘层、有源层、源极及漏极，基板包括相对设置的第一表面和第二表面，栅极包括相对设置的第一端面和第二端面，栅极设置在所述第一表面，且第一端面及第二端面均与第一表面相交，栅极绝缘层覆盖栅极，有源层设置在栅极绝缘层远离栅极的表面，有源层包括相对设置的第一侧面和第二侧面，源极邻近所述第一侧面设置，且通过第一侧面与有源层电连接，源极与第一端面之间存在第一间隙或者共面，漏极邻近第二侧面设置，且通过第二侧面与有源层电连接，漏极与第二端面之间存在第二间隙或者共面。本发明的薄膜晶体管有利于减小寄生电容。

Description

薄膜晶体管、薄膜晶体管制造方法及液晶显示装置
技术领域
本发明涉及薄膜晶体管制造方法，尤其涉及一种薄膜晶体管、薄膜晶体管制造方法及液晶显示装置。
背景技术
液晶显示装置，由于具有功耗低，体积小，辐射弱的优点，而得到广泛应用。液晶显示装置通常包括阵列基板、彩膜基板及液晶层。阵列基板与彩膜基板相对且间隔设置以形成收容空间，液晶层设置在阵列基板与彩膜基板之间的形成的收容空间内。阵列基板通常包括矩阵设置的薄膜晶体管。薄膜晶体管包括栅极、源极以及漏极。在传统的薄膜晶体管中，栅极和源极以及栅极和漏极之间通常存在重叠，从而使得栅极和源极之间，以及栅极和漏极之间引入了寄生电容，寄生电容会导致薄膜晶体管的性能恶化，且随着显示面板向更大尺寸、高分辨率及高频率发展，这一寄生电容产生的影响越来越大。
发明内容
本发明提供一种薄膜晶体管。所述薄膜晶体管包括基板、栅极、栅极绝缘层、有源层、源极及漏极，所述基板包括相对设置的第一表面和第二表面，所述栅极包括相对设置的第一端面和第二端面，所述栅极设置在所述第一表面，且所述第一端面及所述第二端面均与所述第一表面相交，所述栅极绝缘层覆盖所述栅极，所述有源层设置在所述栅极绝缘层远离所述栅极的表面，所述有源层包括相对设置的第一侧面和第二侧面，所述源极邻近所述第一侧面设置，且通过所述第一侧面与所述有源层电连接，所述源极与所述第一端面之间存在第一间隙或者共面，所述漏极邻近所述第二侧面设置，且通过所述第二侧面与所述有源层电连接，所述漏极与所述第二端面之间存在第二间隙或者共面，其中，所述有源层为金属氧化物半导体层。
相较于现有技术，本发明的薄膜晶体管将所述源极与所述栅极的所述第一端面之间留有第一间隙或者设置为共面，将所述漏极与所述栅极的第二端面之间留有第二间隙或者设置为共面，这样的结构设置使得栅极和源极、栅极和漏极之间没有重叠量，因此本技术方案有利于减小寄生电容。
本发明还提供一种薄膜晶体管制造方法。所述薄膜晶体管制造方法包括：
提供基板，所述基板包括相对设置的第一表面和第二表面；
在所述第一表面形成栅极，所述栅极包括相对设置的第一端面和第二端面，所述第一端面及所述第二端面均与所述第一表面相交；
形成覆盖所述栅极的栅极绝缘层；
在所述栅极绝缘层的表面形成有源层，所述有源层包括相对设置的第一侧面和第二侧面，其中，所述有源层为金属氧化物半导体层；
形成源极及漏极，所述源极邻近所述第一侧面设置，且通过所述第一侧面与所述有源层电连接，所述源极与所述第一侧面之间存在第一间隙或者共面，所述漏极邻近所述第二侧面设置，且通过所述第二侧面与所述有源层电连接，所述漏极与所述第一侧面之间存在第二间隙或者共面。
本发明还提供一种液晶显示装置。所述液晶显示装置包括如上所述的薄膜晶体管。
附图说明
为了更清楚地阐述本发明的构造特征和功效，下面结合附图与具体实施例来对其进行详细说明，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例一提供的薄膜晶体管的结构示意图。
图2是本发明实施例二提供的薄膜晶体管的结构示意图。
图3是本发明一较佳实施例提供的薄膜晶体管制造方法的部分流程图。
图4～8是本发明一较佳实施例提供的薄膜晶体管制造方法的部分结构示意图。
图9是本发明一较佳实施例提供的薄膜晶体管制造方法的部分流程图。
图10～11是本发明一较佳实施例提供的薄膜晶体管制造方法的部分结构示意图。
图12是本发明一较佳实施例提供的薄膜晶体管制造方法的部分流程图。
图13是本发明一较佳实施例提供的薄膜晶体管制造方法的部分结构示意图。
图14是本发明一较佳实施例提供的薄膜晶体管制造方法的部分流程图。
图15～16是本发明一较佳实施例提供的薄膜晶体管制造方法的部分结构示意图。
图17是本发明另一较佳实施例提供的薄膜晶体管制造方法的部分流程图。
图18是本发明另一较佳实施例提供的薄膜晶体管制造方法的部分结构示意图。
图19是本发明实施例提供的液晶显示装置的结构示意图。
具体实施例
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都应属于本发明保护的范围。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本发明的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
为了使本发明实施例提供的技术方案更加清楚，下面结合附图对上述方案进行详细描述。
参见图1，图1是本发明实施例一提供的薄膜晶体管的结构示意图。所述薄膜晶体管1包括基板10、栅极11、栅极绝缘层12、有源层13、源极14及漏极15。所述基板10包括相对设置的第一表面101和第二表面102。所述栅极11包括相对设置的第一端面111和第二端面112，所述栅极11设置在所述第一表面101，且所述第一端面111及所述第二端面112均与所述第一表面101相交。所述栅极绝缘层12覆盖所述栅极11。所述有源层13设置在所述栅极绝缘层12远离所述栅极11的表面，所述有源层13包括相对设置的第一侧面131和第二侧面132。所述源极14邻近所述第一侧面131设置，且通过所述第一侧面131与所述有源层13电连接，所述源极14与所述第一端面111之间存在第一间隙或者共面。所述漏极15邻近所述第二侧面132设置，且通过所述第二侧面132与所述有源层13电连接，所述漏极15与所述第二端面112之间存在第二间隙或者共面。其中，所述有源层13为金属氧化物半导体层。
其中，所述基板10为透明基板，比如为玻璃基板、塑料基板等，也可以为柔性基板。
其中，所述有源层13为金属氧化物半导体层，举例而言，所述有源层13可以为但不仅限于为铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)等。
其中，所述源极14与所述第一端面111之间存在第一间隙或者共面。优选的，将所述源极14与所述第一端面111之间留有第一间隙，可选的，将所述源极14与所述第一端面111之间设置为共面。可以理解的是，考虑到制造公差，所述源极14与所述第一端面111在一定精度范围内有相互之间的偏移，或者是存在微小的重叠量仍可认为是符合本发明共面的定义，符合本发明的改进初衷。
同理，所述漏极15与所述第二端面112之间存在第二间隙或者共面。优选的，将所述漏极15与所述第二端面112之间留有第二间隙，可选的，将所述漏极15与所述第二端面112之间设置为共面。可以理解的是，考虑到制造公差，所述漏极15与所述第二端面112在一定精度范围内有相互之间的偏移，或者是存在微小的重叠量仍可认为是符合本发明共面的定义，符合本发明的改进初衷。
本发明实施例提供的薄膜晶体管1将所述源极14与所述栅极11的所述第一端面111之间留有第一间隙或者设置为共面，将所述漏极15与所述栅极11的第二端面112之间留有第二间隙或者设置为共面，这样的结构设置使得栅极11和源极14、以及栅极11和漏极15之间没有重叠量，因此本技术方案有利于减小栅极11和源极14之间形成的寄生电容以及栅极11和漏极15之间形成的寄生电容。
优选的，所述第一侧面131与所述第一端面111共面，所述第二侧面132与所述第二端面112共面。
可以理解的是，考虑到制造公差，所述第一侧面131与所述第一端面111以及所述第二侧面132与所述第二端面112在一定精度范围内有微小的偏移量或者是重叠量仍可认为是符合本发明共面的定义。
所述薄膜晶体管1还包括第一欧姆接触层16和第二欧姆接触层17。所述第一欧姆接触层16与所述第二欧姆接触层17均设置在所述栅极绝缘层12远离所述栅极11的表面。所述第一欧姆接触层16贴合所述第一侧面131设置，且所述第一欧姆接触层16与所述源极14电连接。所述第二欧姆接触层17贴合所述第二侧面132设置，且所述第二欧姆接触层17与所述漏极15电连接。
其中，所述第一欧姆接触层16及所述第二欧姆接触层17为金属氧化物导体。所述第一欧姆接触层16设置在源极14与有源层13之间，有利于减小所述源极14与所述有源层13之间的接触电阻，提高电子迁移率，从而使得所述源极14与所述有源层13之间更好的导通。所述第二欧姆接触层17设置在漏极15和有源层13之间，有利于减小所述漏极15与所述有源层13之间的接触电阻，有助于提高电子迁移率，从而使得漏极15和有源层13之间更好的导通。
本技术方案提供的薄膜晶体管1将所述有源层13的第一侧面131与所述栅极11的所述第一端面111设置为共面，将所述有源层13的第二侧面132与所述栅极11的所述第二端面112设置为共面。而第一欧姆接触层16是贴合所述有源层13的第一侧面131设置的，第二欧姆接触层17是贴合所述有源层13的第二侧面132设置的。这种结构设置可以避免第一欧姆接触层16与栅极11之间以及第二欧姆接触层17与栅极11之间形成重叠量。因此本技术方案有利于减小第一欧姆接触层16与栅极11之间以及第二欧姆接触层17与栅极11之间形成的寄生电容。
所述薄膜晶体管1还包括保护层18和像素电极19。所述保护层18覆盖所述有源层13、所述源极14及所述漏极15。所述保护层18开设通孔180，所述通孔180用于将部分漏极15显露出来。所述像素电极19设置在所述保护层18上，且通过所述通孔180与所述漏极15电连接。
优选的，所述保护层18可以采用一体化成型工艺，即先加工出一整块的所述保护层18。然后再对所述保护层18进行图案化处理，获得所述通孔180。这样加工的好处是节省加工工序，并且可以很好的保证所述保护层18具备相同的工艺特性。
此技术方案提供的薄膜晶体管1，由于所述保护层18覆盖在所述有源层13、所述源极14及所述漏极15的表面上，所述保护层18的应力比较小。在制备出来的薄膜晶体管1弯折的时候，所述保护层18不容易产生裂纹，从而起到对薄膜晶体管1中的其他膜层的保护作用，进一步提高了制备出的薄膜晶体管1的性能。
参见图2，图2是本发明实施例二提供的薄膜晶体管的结构示意图。本发明实施例二提供的薄膜晶体管与实施例一提供的薄膜晶体管的基本结构相同，实施例二中提供的薄膜晶体管中与实施例一中提供的薄膜晶体管中相同的元器件具有相同的作用。不同之处在于实施例二提供的薄膜晶体管还包括蚀刻阻挡层20，所述蚀刻阻挡层20设置在所述有源层13远离所述栅极绝缘层12的表面。
其中，所述蚀刻阻挡层20覆盖在所述有源层13的表面上，可以使得在蚀刻获取源极和漏极的过程中，对所述有源层13形成保护，避免所述有源层13被蚀刻液刻蚀，影响有源层的电学性能。
本发明还提供了一种薄膜晶体管制造方法，参阅图3，图3是本发明一较佳实施例的薄膜晶体管制造方法的部分流程图。所述薄膜晶体管1制造方法包括：
S100：提供基板10，所述基板10包括相对设置的第一表面101和第二表面102。参阅图4。
其中，所述基板10可以为透明基板，比如为玻璃基板、塑料基板等，也可以为柔性基板。
其中，相对的含义是指互相对立的，即所述第一表面101和所述第二表面102是互相对立的两个“面”。
S101：在所述第一表面101形成栅极11，所述栅极11包括相对设置的第一端面111和第二端面112，所述第一端面111及所述第二端面112均与所述第一表面101相交。参阅图5。
其中，相交的含义是指两个面之间具有公共的交线，所述交线可以为直线，也可以为曲线，即所述第一端面111及所述第二端面112均与所述第一表面101具有公共的交线。
S102：形成覆盖所述栅极11的栅极绝缘层12。参阅图6。
其中，所述栅极绝缘层12的材质可以为但不仅限于为氧化硅或者氮化硅等。
S103：在所述栅极绝缘层12的表面形成有源层13，所述有源层13包括相对设置的第一侧面131和第二侧面132，其中，所述有源层13为金属氧化物半导体层。参阅图7。
其中，所述有源层13为金属氧化物半导体层，举例而言，所述有源层13可以为但不仅限于为铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)等。
S104：形成源极14及漏极15，所述源极14邻近所述第一侧面131设置，且通过所述第一侧面131与所述有源层13电连接，所述源极14与所述第一侧面131之间存在第一间隙或者共面，所述漏极15邻近所述第二侧面132设置，且通过所述第二侧面132与所述有源层13电连接，所述漏极15与所述第二侧面132之间存在第二间隙或者共面。参阅图8。
可以理解的，考虑到制造公差，所述源极14与所述第一侧面131在一定精度范围内有相互之间的偏移，或者是存在微小的重叠量仍可认为是符合本发明共面的定义，符合本发明的改进初衷。
同理，可以理解的是，考虑到制造公差，所述漏极15与所述第二侧面132在一定精度范围内有相互之间的偏移，或者是存在微小的重叠量仍可认为是符合本发明共面的定义，符合本发明的改进初衷。
本技术方案提供的薄膜晶体管1将所述源极14与所述第一侧面131之间设置第一间隙或者设置为共面，将所述漏极15与所述第二侧面132之间设置第二间隙或者设置为共面。这种结构设置可以使得所述源极14和所述栅极11、所述漏极15和所述栅极11之间形成一个间隔量，因此本技术方案有利于减小所述源极14和所述栅极11之间以及所述漏极15和所述栅极11之间的寄生电容。
参见图9，图9是本发明一较佳实施例提供的薄膜晶体管制造方法的部分流程图。本发明实施例中的所述薄膜晶体管制造方法还包括：
S200：形成贴合设置在所述第一侧面131的第一欧姆接触层16，且所述第一欧姆接触层16与所述源极14电连接。参见图10。
S201：形成贴合设置在所述第二侧面132的第二欧姆接触层17，且所述第二欧姆接触层17与所述漏极15电连接。其中，所述第一欧姆接触层16与所述第二欧姆接触层17均设置在所述栅极绝缘层12远离所述栅极11的表面，且所述第一欧姆接触层16及所述第二欧姆接触层17均为金属氧化物导体。参见图11。
其中，所述第一欧姆接触层及所述第二欧姆接触层设置在源漏极和有源层之间，有助于提高电子迁移率，从而使得源漏极和有源层之间更好的导通。
参见图12，图12是本发明一较佳实施例提供的薄膜晶体管制造方法的部分流程图。“在所述栅极绝缘层的表面形成有源层，形成贴合设置在所述第一侧面的第一欧姆接触层及形成贴合设置在所述第二侧面的第二欧姆接触层”的步骤包括：
S300：在所述栅极绝缘层12远离所述栅极11的表面形成金属氧化物半导体层。
S301：在所述第二表面101采用激光照射，被所述栅极11遮挡的金属氧化物半导体层形成为所述有源层13，未被所述栅极11遮挡的金属氧化物半导体层形成为所述第一欧姆接触层16及所述第二欧姆接触层17。参见图13。
其中，激光照射是可选的，包括但不限于激光照射，也可以是其他的红外光等等。可以提供直线光或者是近似直线光的面光源也是可以的，本申请不对此做限定。
其中，所述有源层13为金属氧化物半导体层，举例而言，所述有源层13可以为但不仅限于为铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)等。金属氧化物半导体材料对光较为敏感，在光照下，会随着光照强度的增加，电阻减小，因此受到光照以后，会从半导体材料转化为导体材料。
参见图14，图14是本发明一较佳实施例提供的薄膜晶体管制造方法的部分流程图。本发明实施例中的所述薄膜晶体管制造方法还包括：
S400：形成覆盖所述有源层13、所述源极14及所述漏极15的保护层18，且在所述保护层18上开设通孔180，所述通孔180用于将部分漏极15显露出来。参见图15。
优选的，所述保护层18可以采用一体化成型工艺，即先加工出一整块的所述保护层18，然后再对所述保护层18进行图案化处理，获得所述通孔180。这样加工的好处是节省加工工序，并且可以很好的保证所述保护层18具备相同的工艺特性。
S401：形成设置在所述保护层13上的像素电极19，且所述像素电极19通过所述通孔180与所述漏极15电连接。参见图16。
参见图17，图17是本发明另一较佳实施例提供的薄膜晶体管制造方法的部分流程图。本发明实施例中的所述薄膜晶体管制造方法还包括：
S500：在所述有源层13远离所述栅极绝缘层12的表面形成蚀刻阻挡层20。参见图18。
其中，所述蚀刻阻挡层20覆盖在所述有源层13的表面上，可以使得在蚀刻处理获取源极和漏极的过程中，对所述有源层13形成保护，避免所述有源层13被蚀刻液刻蚀，影响有源层的电学性能。
本发明实施例提供的薄膜晶体管1将所述源极14与所述栅极11的所述第一端面111之间留有第一间隙或者设置为共面，将所述漏极15与所述栅极11的第二端面112之间留有第二间隙或者设置为共面。这样的结构设置使得栅极11和源极14、栅极11和漏极15之间没有重叠量，因此本技术方案有利于减小所述源极14与所述栅极11之间以及所述漏极15与所述栅极11之间的寄生电容。
参见图19，图19是本发明实施例提供的液晶显示装置的结构示意图。所述液晶显示装置2包括薄膜晶体管1，所述薄膜晶体管1可以为前面任意一实施例提供的薄膜晶体管1，在此不再赘述。所述液晶显示装置2可以为但不仅限于为电子书、智能手机(如Android手机、iOS手机、Windows Phone手机等)、平板电脑、掌上电脑、笔记本电脑、移动互联网设备(MID，Mobile Internet Devices)或穿戴式设备等。
本发明实施例提供的薄膜晶体管1将所述源极14与所述栅极11的所述第一端面111之间留有第一间隙或者设置为共面，将所述漏极15与所述栅极11的第二端面112之间留有第二间隙或者设置为共面。这样的结构设置使得栅极11和源极14、漏极15之间没有重叠量，因此本技术方案有利于减小所述源极14与所述栅极11之间以及所述漏极15与所述栅极11之间的寄生电容。于是，采用所述薄膜晶体管1制成的所述液晶显示装置2具有更加稳定的电学特性，在一定程度上可以延长使用寿命。
以上对本发明实施例进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种薄膜晶体管，其特征在于，所述薄膜晶体管包括基板、栅极、栅极绝缘层、有源层、源极及漏极，所述基板包括相对设置的第一表面和第二表面，所述栅极包括相对设置的第一端面和第二端面，所述栅极设置在所述第一表面，且所述第一端面及所述第二端面均与所述第一表面相交，所述栅极绝缘层覆盖所述栅极，所述有源层设置在所述栅极绝缘层远离所述栅极的表面，所述有源层包括相对设置的第一侧面和第二侧面，所述源极邻近所述第一侧面设置，且通过所述第一侧面与所述有源层电连接，所述源极与所述第一端面之间存在第一间隙或者共面，所述漏极邻近所述第二侧面设置，且通过所述第二侧面与所述有源层电连接，所述漏极与所述第二端面之间存在第二间隙或者共面，其中，所述有源层为金属氧化物半导体层。
2.如权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括第一欧姆接触层和第二欧姆接触层，所述第一欧姆接触层与所述第二欧姆接触层均设置在所述栅极绝缘层远离所述栅极的表面，所述第一欧姆接触层贴合所述第一侧面设置，且所述第一欧姆接触层与所述源极电连接，所述第二欧姆接触层贴合所述第二侧面设置，且所述第二欧姆接触层与所述漏极电连接。
3.如权利要求2所述的薄膜晶体管，其特征在于，所述第一欧姆接触层及所述第二欧姆接触层为金属氧化物导体。
4.如权利要求3所述薄膜晶体管，其特征在于，所述第一侧面与所述第一端面共面，所述第二侧面与所述第二端面共面。
5.如权利要求1～4任意一项所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括保护层和像素电极，所述保护层覆盖所述有源层、所述源极及所述漏极，所述保护层开设通孔，所述通孔用于将部分漏极显露出来，所述像素电极设置在所述保护层上，且通过所述通孔与所述漏极电连接。
6.一种薄膜晶体管制造方法，其特征在于，所述薄膜晶体管制造方法包括：
提供基板，所述基板包括相对设置的第一表面和第二表面；
在所述第一表面形成栅极，所述栅极包括相对设置的第一端面和第二端面，所述第一端面及所述第二端面均与所述第一表面相交；
形成覆盖所述栅极的栅极绝缘层；
在所述栅极绝缘层的表面形成有源层，所述有源层包括相对设置的第一侧面和第二侧面，其中，所述有源层为金属氧化物半导体层；
形成源极及漏极，所述源极邻近所述第一侧面设置，且通过所述第一侧面与所述有源层电连接，所述源极与所述第一侧面之间存在第一间隙或者共面，所述漏极邻近所述第二侧面设置，且通过所述第二侧面与所述有源层电连接，所述漏极与所述第二侧面之间存在第二间隙或者共面。
7.如权利要求6所述的薄膜晶体管制造方法，其特征在于，所述薄膜晶体管制造方法还包括：
形成贴合设置在所述第一侧面的第一欧姆接触层，且所述第一欧姆接触层与所述源极电连接；
形成贴合设置在所述第二侧面的第二欧姆接触层，且所述第二欧姆接触层与所述漏极电连接，其中，所述第一欧姆接触层与所述第二欧姆接触层均设置在所述栅极绝缘层远离所述栅极的表面，且所述第一欧姆接触层及所述第二欧姆接触层均为金属氧化物导体。
8.如权利要求7所述的薄膜晶体管制造方法，其特征在于，在所述栅极绝缘层的表面形成有源层，形成贴合设置在所述第一侧面的第一欧姆接触层及形成贴合设置在所述第二侧面的第二欧姆接触层的步骤包括：
在所述栅极绝缘层远离所述栅极的表面形成金属氧化物半导体层；
在所述第二表面采用激光照射，被所述栅极遮挡的氧化物半导体层形成为所述有源层，未被所述栅极遮挡的氧化物半导体层形成为所述第一欧姆接触层及所述第二欧姆接触层。
9.如权利要求6～8任意一项所述的薄膜晶体管制造方法，其特征在于，所述薄膜晶体管制造方法还包括：
形成覆盖所述有源层、所述源极及所述漏极的保护层，且在所述保护层上开设通孔，所述通孔用于将部分漏极显露出来；
形成设置在所述保护层上的像素电极，且所述像素电极通过所述通孔与所述漏极电连接。
10.一种液晶显示装置，其特征在于，所述液晶显示装置包括如权利要求1～5任一项所述的薄膜晶体管。
CN201711103257.XA 2017-11-09 2017-11-09 薄膜晶体管、薄膜晶体管制造方法及液晶显示装置 Pending CN107819039A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201711103257.XA CN107819039A (zh) 2017-11-09 2017-11-09 薄膜晶体管、薄膜晶体管制造方法及液晶显示装置
PCT/CN2017/112980 WO2019090861A1 (zh) 2017-11-09 2017-11-25 薄膜晶体管、薄膜晶体管制造方法及液晶显示装置
US16/079,396 US20190341499A1 (en) 2017-11-09 2017-11-25 Tft, manufacturing method thereof, and lcd device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711103257.XA CN107819039A (zh) 2017-11-09 2017-11-09 薄膜晶体管、薄膜晶体管制造方法及液晶显示装置

Publications (1)

Publication Number Publication Date
CN107819039A true CN107819039A (zh) 2018-03-20

Family

ID=61608882

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711103257.XA Pending CN107819039A (zh) 2017-11-09 2017-11-09 薄膜晶体管、薄膜晶体管制造方法及液晶显示装置

Country Status (3)

Country Link
US (1) US20190341499A1 (zh)
CN (1) CN107819039A (zh)
WO (1) WO2019090861A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109728098A (zh) * 2019-01-03 2019-05-07 合肥鑫晟光电科技有限公司 薄膜晶体管、传感器、检测方法、检测装置及检测系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1912725A (zh) * 2006-08-28 2007-02-14 友达光电股份有限公司 薄膜晶体管及包含此薄膜晶体管的显示器
JP2014029976A (ja) * 2012-07-06 2014-02-13 Nippon Hoso Kyokai <Nhk> 薄膜デバイスの製造方法
CN105609563A (zh) * 2016-03-10 2016-05-25 深圳市华星光电技术有限公司 薄膜晶体管及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8957468B2 (en) * 2010-11-05 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Variable capacitor and liquid crystal display device
KR102080065B1 (ko) * 2013-04-30 2020-04-07 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
CN106887436B (zh) * 2015-12-16 2019-10-25 鸿富锦精密工业（深圳）有限公司 薄膜晶体管阵列基板及其制备方法
US10217771B2 (en) * 2016-06-23 2019-02-26 Samsung Display Co., Ltd. Thin film transistor array panel and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1912725A (zh) * 2006-08-28 2007-02-14 友达光电股份有限公司 薄膜晶体管及包含此薄膜晶体管的显示器
JP2014029976A (ja) * 2012-07-06 2014-02-13 Nippon Hoso Kyokai <Nhk> 薄膜デバイスの製造方法
CN105609563A (zh) * 2016-03-10 2016-05-25 深圳市华星光电技术有限公司 薄膜晶体管及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109728098A (zh) * 2019-01-03 2019-05-07 合肥鑫晟光电科技有限公司 薄膜晶体管、传感器、检测方法、检测装置及检测系统

Also Published As

Publication number Publication date
WO2019090861A1 (zh) 2019-05-16
US20190341499A1 (en) 2019-11-07

Similar Documents

Publication Publication Date Title
CN104716144B (zh) 阵列基板及其制作方法、显示装置
TWI281746B (en) Liquid crystal display and method of manufacturing the same
KR101999907B1 (ko) 어레이 기판, 디스플레이 패널, 및 어레이 기판의 제조 방법
US8304778B2 (en) Thin film transistor and pixel structure having the thin film transistor
JP6359650B2 (ja) アレイ基板、表示装置及びアレイ基板の製作方法
CN104950535B (zh) 一种柔性阵列基板及显示装置
CN107658345A (zh) 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
US9893197B2 (en) Thin film transistor substrate, manufacturing method thereof, and liquid crystal display panel using same
CN107819039A (zh) 薄膜晶体管、薄膜晶体管制造方法及液晶显示装置
CN109101136A (zh) 显示面板及显示装置
US20170104033A1 (en) Array substrate and manufacturing method for the same
CN204925567U (zh) 显示面板
US20180097122A1 (en) Thin film transistor, manufacture method of thin film transistor and cmos device
TWI588968B (zh) 顯示面板及其製造方法
CN108598096A (zh) Tft阵列基板及其制作方法
CN205080335U (zh) 一种阵列基板和一种内嵌式触控显示装置
CN210224037U (zh) 一种内嵌式oled显示面板
CN104465786B (zh) 薄膜晶体管及其制造方法、显示基板和显示装置
CN208334854U (zh) 阵列基板及液晶显示装置
WO2019127793A1 (zh) 薄膜晶体管及其制作方法
WO2016026179A1 (zh) 氧化物半导体tft基板的制作方法及其结构
TW200506776A (en) Thin film array panel and manufacturing method thereof
CN106409840B (zh) 一种薄膜晶体管阵列基板、其制作方法及显示面板
CN104269412A (zh) Tft阵列基板、tft阵列基板的制作方法及显示装置
CN106200032B (zh) 显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180320