JP2017098536A - 電界効果型トランジスタ、表示素子、表示装置、システム、及び電界効果型トランジスタの製造方法 - Google Patents

電界効果型トランジスタ、表示素子、表示装置、システム、及び電界効果型トランジスタの製造方法 Download PDF

Info

Publication number
JP2017098536A
JP2017098536A JP2016201791A JP2016201791A JP2017098536A JP 2017098536 A JP2017098536 A JP 2017098536A JP 2016201791 A JP2016201791 A JP 2016201791A JP 2016201791 A JP2016201791 A JP 2016201791A JP 2017098536 A JP2017098536 A JP 2017098536A
Authority
JP
Japan
Prior art keywords
semiconductor layer
effect transistor
layer
insulating layer
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016201791A
Other languages
English (en)
Other versions
JP6878820B2 (ja
Inventor
定憲 新江
Sadanori Niie
定憲 新江
植田 尚之
Naoyuki Ueda
尚之 植田
中村 有希
Yuki Nakamura
有希 中村
由希子 安部
Yukiko Abe
由希子 安部
真二 松本
Shinji Matsumoto
真二 松本
雄司 曽根
Yuji Sone
雄司 曽根
遼一 早乙女
Ryoichi Saotome
遼一 早乙女
嶺秀 草柳
Minehide Kusayanagi
嶺秀 草柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to CN201610991447.9A priority Critical patent/CN106972062A/zh
Priority to US15/349,211 priority patent/US10312373B2/en
Publication of JP2017098536A publication Critical patent/JP2017098536A/ja
Application granted granted Critical
Publication of JP6878820B2 publication Critical patent/JP6878820B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】半導体層や基板へのダメージを抑制し、薄膜トランジスタの特性や均一性の低下を防止する。
【解決手段】電界効果型トランジスタ(10A〜10C)は、ゲート電極12と、ゲート電極への電圧の印加に応じて電流を取り出すためのソース電極24及びドレイン電極25と、ソース電極とドレイン電極に接して配置され、ソース電極とドレイン電極の間にチャネルを形成する半導体層19と、半導体層とゲート電極の間に位置するゲート絶縁膜13としての第1絶縁層と、半導体層の表面の少なくとも一部を覆う第2絶縁層17と、を有する。第2絶縁層は、ケイ素とアルカリ土類金属とを含有する金属酸化物を含有する。
【選択図】図1

Description

本発明は、電界効果型トランジスタと、これを用いた表示素子、表示装置、及びシステムと、電界効果型トランジスタの製造方法に関する。
ゲート電圧の印加によりオン・オフが切り替えられる電界効果型トランジスタ(Field Effect Transistor;FET)は、薄膜トランジスタ(Thin Film Transistor;TFT)としてアクティブマトリクス方式のディスプレイなどに適用されている。
TFTのチャネル領域を形成する半導体層に酸化物半導体を用いたボトムゲート型のトランジスタが開発されている。一般に、酸化物半導体は酸によるエッチング液に溶解されやすい。そのため、酸化物半導体上にソース及びドレイン電極をパターニングする際に酸を用いたウェットエッチングを行うことは困難であり、リフトオフ法が一般的に用いられている。しかし、リフトオフ法では高精細のパターニングが困難であり、生産性の歩留りが悪いという問題がある。
そこで、ボトムゲート型の薄膜トランジスタの作製時に、酸化物半導体の上に酸化シリコン(SiOx)や、酸窒化シリコン(SiOxNy)のエッチングストッパ層を設けてソース及びドレイン電極をエッチングする手法が提案されている(たとえば、特許文献1及び特許文献2参照)。
なお、酸化物半導体を用いた薄膜トランジスタを保護する保護層として、ケイ素(Si)とアルカリ土類金属とを含有する複合金属酸化物を用いる構成が提案されている(たとえば、特許文献3参照)。
上述のように酸化物半導体層上に、酸化シリコン(SiOx)や酸窒化シリコン(SiOxNy)のエッチングストッパを形成すると、それらSiOxやSiOxNyは、後工程の加熱処理でクラック、剥離などが発生しやすいという問題があり、薄膜トランジスタの特性や均一性の低下の一因となる。
そこで、半導体層や基板へのダメージを抑制し、薄膜トランジスタの特性や均一性が低下することを防止する構成と手法を提供することを目的とする。
上記課題を解決するために、実施形態では半導体層の表面に、ケイ素(Si)とアルカリ土類金属とを含有する酸化物を含む層をウェット加工により配置する。
具体的には、本発明の第1の態様では、電界効果型トランジスタは、
ゲート電極と、
前記ゲート電極への電圧の印加に応じて電流を取り出すためのソース電極及びドレイン電極と、
前記ソース電極と前記ドレイン電極に接して配置され、前記ソース電極と前記ドレイン電極の間にチャネルを形成する半導体層と、
前記半導体層と前記ゲート電極の間に位置するゲート絶縁膜としての第1絶縁層と、
前記半導体層の表面の少なくとも一部を覆う第2絶縁層と、
を有し、前記第2絶縁層は、ケイ素とアルカリ土類金属とを含有する酸化物を含有することを特徴とする。
第2の態様では、電界効果型トランジスタの製造方法は、
半導体層を形成し、
前記半導体層の表面を覆って、ケイ素とアルカリ土類金属とを含有する酸化物を含有する絶縁層を形成し、
前記半導体層及び前記絶縁層を覆って導電層を形成し、
前記絶縁層をエッチングストッパとして前記導電層をエッチングして前記半導体層に接するソース電極とドレイン電極を形成する、
ことを特徴とする。
上記構成と手法により、半導体層や基板へのダメージを抑制し、薄膜トランジスタの特性や均一性の低下を防止することができる。
実施形態の電界効果型トランジスタの構成例を示す図である。 実施形態の電界効果型トランジスタの製造工程図である。 実施形態の電界効果型トランジスタの製造工程図である。 実施形態の電界効果型トランジスタの製造工程図である。 実施形態の電界効果型トランジスタの構成例を示す図である。 図1の電界効果型トランジスタを用いた表示装置の回路構成例を示す図である。 図6の表示装置の表示部で用いられる表示素子の回路図である。 図7の表示素子の構成例を示す概略断面図である。 図6の表示装置の表示部の別の回路構成例を示す図である。 図9の表示部で用いられる表示素子の回路図である。 図6の表示装置を用いたシステムの概略図である。
以下、図面を参照して本発明の実施の形態を説明する。
図1は、実施形態の電界効果型トランジスタの構成例を示す図である。図1(A)は、ボトムゲート型の電界効果型トランジスタ10Aを示し、図1(B)は、トップゲート型の電界効果型トランジスタ10Bを示す。電界効果型トランジスタ10Aと10Bを、適宜「電界効果型トランジスタ10」と総称する。
電界効果型トランジスタ10A及び10Bは、ゲート電極12と、半導体層19と、ゲート電極12と半導体層19の間に位置するゲート絶縁膜13と、ソース電極24及びドレイン電極25と、半導体層19の表面の少なくとも一部を覆う絶縁層17を有する。
実施形態の特徴として、絶縁層17は、ケイ素(Si)とアルカリ土類金属とを含有する酸化物を含む層である。絶縁層17は、エッチング(例えば、ウェットエッチング)により所定の形状にパターニングされている。絶縁層17はまた、ソース電極24とドレイン電極25のエッチング時に、エッチングストッパとして機能する。
図1(A)の電界効果型トランジスタ(以下、適宜「FET」と略称する)10Aは、基板11と、基板11上に形成されたゲート電極12と、ゲート電極12を覆うゲート絶縁膜13と、ゲート絶縁膜13上に形成された半導体層19を有する。半導体層19は、たとえば酸化物半導体で形成されている。半導体層19のチャネル長(L)方向の両端にソース電極24とドレイン電極25が形成されている。
FET10Aは、チャネルの下方にゲート電極12が位置するボトムゲート型のトランジスタである。また、半導体層19の積層方向の上側に、チャネルを形成するソース電極24とドレイン電極25が位置するトップコンタクト型のトランジスタである。半導体層19の表面領域のうち、少なくともソース電極24とドレイン電極25の間に延びる領域は、絶縁層17に覆われている。
図1(B)のFET10Bは、基板11上に形成された半導体層19の、積層方向の上側にゲート絶縁膜13を挟んでゲート電極12が位置する。半導体層19は、図1(A)と同様に、たとえば酸化物半導体で形成されている。半導体層19のチャネル方向の両端を覆ってソース電極24とドレイン電極25が形成されている。
FET10Aは、チャネルの上方にゲート電極12が位置するトップゲート型のトランジスタである。また、半導体層19の積層方向の上側に、チャネルを形成するソース電極24とドレイン電極25が位置するトップコンタクト型のトランジスタである。半導体層19の表面領域のうち、少なくともソース電極24とドレイン電極25の間に延びる領域は、絶縁層17に覆われている。
FET10A及びFET10Bにおいて、絶縁層17はウェットエッチングにより加工されているので、半導体層19や基板11に対するダメージが軽減されている。また、絶縁層17は、ソース電極24とドレイン電極25を形成する際のエッチングストッパとして用いることができ、半導体層19や基板11に対するダメージが抑制される。
さらに絶縁層17は、ケイ素(Si)とアルカリ土類金属とを含有する酸化物を含み、後工程で熱処理を経た後もクラックや剥離が生じにくい。
絶縁層17としては、ケイ素(Si)とアルカリ土類金属とを含有する酸化物を含んでいれば、特に制限はなく、下層の半導体層19をエッチングダメージから保護できる限り、組成を適宜選択することができる。前記酸化物自体で絶縁層17を形成してもよいし、アルミニウム(Al)やホウ素(B)などの他の元素を含んでいてもよい。また、溶媒の成分を含んでいてもよい。前記酸化物を含む材料を生成する際の溶媒としては、当業者が適切に選択することのできる任意の溶媒を用いることができる。
前記酸化物のうち、Siにより形成されるSiOはアモルファス状態で形成される。アルカリ土類金属は、Si−O結合を切断する働きを有し、アルカリ土類金属の組成比によって前記酸化物の比誘電率や線膨張整数を制御することができる。
アルカリ土類金属としては、例えば、ベリリウム(Be)、マグネシウム(Mg)、カルシウム(Ca)、ストロンチウム(Sr)、バリウム(Ba)、ラジウム(Ra)などが挙げられる。これらは、1種単独で使用してもよいし、2種以上を併用してもよい。
前記酸化物にAlまたはBが含まれる場合は、アモルファスAlやBを形成して安定した絶縁層17が得られる。アルカリ土類金属は、Al−O結合やB−O結合を切断する働きを有し、その組成比によって前記酸化物の比誘電率や線膨張係数を制御することができる。
図2〜図4は、電界効果型トランジスタ10の製造工程図である。FET10AとFET10Bは、半導体層19を絶縁層17で覆ってソース電極24とドレイン電極25を形成する点で共通するので、FET10Aの作製を例にとって説明する。
図2(A)で、基板11上にゲート電極12と、ゲート電極12を覆うゲート絶縁膜13を形成する。
基板11の、形状、構造、大きさ、材質に特に制限はなく、目的に応じて適宜選択することができる。基板11は、一例として矩形のガラスまたはプラスチック基板である。ガラス材料に特に制限はなく、目的に応じて適宜選択することができ、例えば、無アルカリガラス、シリカガラスなどを用いることができる。プラスチックの材質にも特に制限はなく、目的に応じて適宜選択することができ、例えば、ポリカーボネート(PC)、ポリイミド(PI)、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)などを用いることができる。
基板11は、表面の清浄化及び密着性向上の点で、酸素プラズマ、UVオゾン、UV照射洗浄などの前処理が施されていてもよい。
ゲート電極12を基板11上に形成する。基板11の全面に導電膜を形成し、所定の形状にパターニングする。導電膜の材料に特に制限はなく、例えば、モリブデン(Mo)、アルミニウム(Al)、銀(Ag)、銅(Cu)等の金属または合金、ITO(Indium Tin Oxide;酸化インジウム・スズ)、ATO(Antimony Tin Oxide;アンチモン添加酸化スズ)等の透明導電性酸化物、ポリエチレンジオキシチオフェン(PEDOT)、ポリアニリン(PANI)等の有機導電体などを用いることができる。
これらの導電材料の膜をスパッタ法、ディップコーティング法等により成膜後、フォトリソグラフィによってパターニングする。あるいは、インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜してもよい。
ゲート電極の厚さは、目的に応じて適宜選択することができ、この例では20nm〜1μm、好ましくは50nm〜300nmである。
ゲート絶縁膜13を、基板11とゲート電極12を覆って全面に形成する。ゲート絶縁膜13は、例えば、SiO、SiN等の量産に利用されている材料、La、HfO、Y等の高誘電率材料、ポリイミド(PI)やフッ素系樹脂等の有機材料などを用いることができる。
ゲート絶縁膜13は、スパッタ、化学気相蒸着(Chemical Vapor Deposition;CVD)、原子層蒸着(Atomic Layer Deposition;ALD)等の真空プロセスや、スピンコート、ダイコート、インクジェット等の溶液プロセス(印刷法)で形成することができる。ゲート絶縁膜13の厚さは、目的に応じて適宜選択され、50nm〜3μm、好ましくは100nm〜1μmである。
図2(B)で、酸化物半導体層14とエッチングストッパ層15を形成する。半導体の材料として、酸化物半導体の他、シリコン半導体や有機半導体を用いることができるが、この例では、酸化物半導体、例えば、In−Ga−Zn−O、I−Z−O、In−Mg−O等を用いる。酸化物半導体層14は、スパッタ法、パルスレーザーデポジッション(PLD)法、CVD法、ALD法等の真空プロセスや、ディップコーティング、スピンコート、ダイコート等の溶液プロセスで形成される。酸化物半導体層14の平均厚さは、例えば5nm〜1μm、好ましくは10nm〜0.5μmである。
酸化物半導体層14の上に、例えばスピンコートにより、エッチングストッパ層15を形成する。エッチングストッパ層15は、ケイ素(Si)とアルカリ土類金属とを含有する酸化物を含むアモルファス層であり、AlとBの少なくとも一方を含んでもよい。エッチングストッパ層15は、SiO、Al、B、BeO、MgO、CaO、SrO、BaO、RaOなどを含み、その膜厚は、10nm〜1000nm、好ましくは30nm〜500nmである。スピンコート後に、80〜180℃での乾燥と、200〜400℃の焼成を行う。乾燥により不要な水分を除去し、焼成により複合金属酸化物を生成する。
図2(C)で、エッチングストッパ層15上の所定の位置に、フォトリソグラフィによる露光及び現像により、レジスト16を形成する。レジスト16をマスクとして用いて、ウェットエッチングにてエッチングストッパ層15を所定の形状に加工する。レジスト16は電界効果型トランジスタ10Aのチャネルに対応する位置に形成され、エッチングストッパ層15は、チャネルを覆う形状に加工される。
ウェットエッチングのエッチング液は、エッチングストッパ層15に対する選択比の高い溶液を用い、例えば、少なくともフッ化水素アンモニウム又はフッ化アンモニウム又はフッ化水素のうち一つ以上を含有したエッチング液を用いることができる。このようなエッチング液を用いることで、エッチングストッパ層15と下層の酸化物半導体層14に対する選択比の差を利用して、酸化物半導体層14に対するダメージを抑制しつつ、エッチングストッパ層15を加工することができる。
図2(D)で、レジスト16を剥離し、洗浄する。これにより、酸化物半導体層14上のチャネルを覆う位置に絶縁層17が形成される。
図3(A)で、基板11上の所定の位置にレジスト18を形成し、酸化物半導体層14を希釈フッ酸液を用いて所定の形状に加工する。
図3(B)で、レジスト18を剥離し、洗浄する。これにより、ゲート絶縁膜13を挟んでゲート電極12と対向する位置に半導体層19が形成される。
図3(C)で、全面に導電層21を形成する。導電層21はソース電極及びドレイン電極の形成に用いる層であり、例えば20nm〜1μm、好ましくは50nm〜300nmの膜厚を有する。導電層21の材料は、目的に応じて適宜選択され、例えば、Al、W、Mo、Zr、Hf、V、Nb、Ta、Cu、Co、Ni、Pt、Ti、Ag、Au、これらの合金を用いることができる。あるいは、ITO(インジウム・スズ酸化物)、IZO(インジウム・亜鉛酸化物)、ZnO(酸化亜鉛)、SnO(酸化スズ)等の透光性の材料を用いてもよい。
図4(A)で、導電層21上にレジスト22を形成する。
図4(B)で、レジスト22をマスクとして導電層21をエッチング加工することで、ソース電極24とドレイン電極25が形成される。パターンの精細性と大面積基板を加工するという観点から、ドライエッチングを行うのが望ましい。一例として、RIE(Reactive Ion Etching;反応性イオンエッチング)を行う。
一般にドライエッチングは、下地層(この例では酸化物半導体を用いた半導体層19)にダメージを与える。実施形態では、半導体層19上の絶縁層17がエッチングストッパとして機能し、ドライ工程での半導体層19に対するダメージが防止される。その後、レジスト22を剥離し、洗浄して、電界効果型トランジスタ10Aが作製される。
ソース電極24とドレイン電極25をウェットエッチングする場合は、電極材料と、エッチング液とは、以下の組合せとするとよい。
電極材料は、ITO、モリブデン、アルミニウム、ZnO(酸化物亜鉛)のうち少なくともいずれかの材料である。その際、ITO、ZnO(酸化物亜鉛)は蓚酸系のエッチング液でエッチングする。モリブデン、アルミニウムは、PAN系のエッチング液でエッチングする。そうすることで、下層の酸化物半導体層上のエッチングストッパ層に対して選択比をたもちつつ(エッチングストッパ層が除去されることなく下地の酸化物半導体層が保護でき)、ソース電極24とドレイン電極25をエッチングすることができる。
図4(C)で、全面に層間絶縁膜27を形成する。図示はしないが、必要に応じて公知の手法で電界効果型トランジスタ10Aと電気的に接続されるビアプラグやキャパシタ、上部配線等を形成する。
図2(B)〜図4(B)の工程は、図1(B)のトップゲート型の電界効果型トランジスタ10Bの作製にも適用可能である。この場合も、絶縁層17をウェットエッチングで所定の形状に加工することで、半導体層19に対するダメージを抑制できる。また、絶縁層17をエッチングストッパとしてドライエッチングでソース電極24とドレイン電極25を形成することで、半導体層19に対するダメージを防止することができる。
なお、エッチングにより半導体層を形成した後に、エッチングストッパ層を形成してもよい。その場合、エッチングストッパ層を形成する際のエッチング液としては、下層の半導体層をエッチングしないエッチング液が選択される。そのようなエッチング液としては、TMAH水溶液が好ましい。
図1(B)に示すようなトップゲート型の電界効果型トランジスタの場合、エッチングストッパ層(絶縁層)は、ゲート絶縁膜と酸化物半導体層との間に配される。エッチングストッパ層(絶縁層)の膜厚が厚いと、誘電率低下によりTFTの特性に悪影響が出てくる(例えば、移動度が低下するなど)可能性がある。これを回避するため、図1(C)に示す電界効果型トランジスタ10Cのように、半導体層19とゲート絶縁膜13との間のエッチングストッパ層(絶縁層17)は除去されてもよい。図1(C)に示す電界効果型トランジスタ10Cは、図1(B)の電界効果型トランジスタ10Bを作製する過程において、エッチングストッパ層(絶縁層17)の一部を除去した態様である。なお、図1(C)に示す電界効果型トランジスタ10Cにおいては、ソース電極24及びドレイン電極25形成後にエッチングストッパ層(絶縁層17)を除去しているため、ソース電極24及びドレイン電極25と、半導体層19との間に配された、エッチングストッパ層(絶縁層17)の一部は、除去されずに残っている。
エッチングストッパ層の除去方法としては、例えば、ソース電極及びドレイン電極をマスクとして、エッチング液(例えば、フッ化水素アンモニウム水溶液、フッ化アンモニウム水溶液、アルカリ性エッチング液(TMAH水溶液)など)を用い酸化物半導体上にあるエッチングストッパ層を除去する方法が挙げられる。
また、ゲート絶縁膜が、SrとLaとを含有する酸化物である場合、このゲート絶縁膜は、In−Ga−Zn−O、I−Z−O、In−Mg−O等の酸化物半導体層のエッチングストッパ層として利用できる。
例えば、図5に示すような電界効果型トランジスタを作製する場合、例えば、PAN系エッチング液でのエッチングにより導電層からゲート電極12を作製する際に、ゲート絶縁膜13を、In−Ga−Zn−O、I−Z−O、In−Mg−O等の半導体層19のエッチングストッパ層として利用してしてもよい。その場合、ソース電極・ドレイン電極を作製する際にアルカリ性エッチング液(TMAH水溶液)など)を用い、ゲート絶縁膜13(エッチングストッパ層)を除去し、酸化物半導体とソース・ドレイン電極とのコンタクト領域を形成する。
上述のように、半導体層19上にウェット加工で絶縁層17を形成することで、絶縁層17の加工時と、絶縁層17をエッチングストッパとするソース電極24及びドレイン電極25の加工時の双方で、半導体層19へのダメージを防止することができる。
実施形態の絶縁層17はまた、後工程の熱処理でクラックや剥離が生じにくいという効果を有する。実施例では、絶縁層17のクラックや剥離防止効果を確認した。以下の記載で「%」というときは、特に明示しない限り「質量%」を表すものとする。
<エッチングストッパ塗布液の作製>
表1の実施例1〜4に示す分量にて、SiO源としてのテトラブトキシシラン(T5702−100G、Aldrich社製)、Al源としてのアルミニウムジ(s−ブトキシド)アセト酢酸エステルキレート(Al含量8.4%、Alfa89349、Alfa Aesar社製)、B源としてのホウ酸トリイソプロピル(Wako320−41532、株式会社ワコーケミカル製)、CaO源としての2−エチルヘキサン酸カルシウムミネラルスピリット溶液(Ca含量5%、Wako351−01162、株式会社ワコーケミカル製)、及びSrO源としての2−エチルヘキサン酸ストロンチウムトルエン溶液(Sr含量2%、Wako195−09561、和光純薬工業株式会社製)をトルエンで希釈し、エッチングストッパ層15の形成に用いる塗布液を得た。
エッチングストッパ塗布液によって形成される実施例1〜4の金属酸化物は、表1に示す組成となる。
<外観検査>
エッチングストッパ塗布液0.4mLをガラス基板上へ滴下し、所定の条件でスピンコートした(300rpmで5秒間回転させた後、3000rpmで20秒間回転させ、5秒間で0rpmとなるように回転を止めた)。
続いて、大気中で120℃1時間の乾燥処理後、O雰囲気下で400℃3時間の焼成を行い、SiO−Al−B−CaO−SrO金属酸化物絶縁膜(エッチングストッパ層15)を形成した。平均膜厚は約30nmであった。
最後に、実際の半導体装置製造工程で行われるであろう加熱処理として、320℃30分間の熱処理を行なった後、外観の評価を行なった。結果は、表1の「外観」の欄に記載されるように、実施例1〜4のいずれの組成においても剥離は観察されていない。
<比誘電率測定用キャパシタの作成>
実施例1〜4の組成によるエッチングストッパ塗布液を用いた絶縁層(誘電層)の比誘電率を測定するため、キャパシタを生成した。
図示は省略するが、ガラス基板上に下部電極と誘電膜と上部電極を形成した。下部電極として、メタルマスクを介したDCスパッタリングによりMo(モリブデン)膜を平均膜厚100nmとなるよう成膜した。次に、実施例1〜4のエッチングストッパ層15の塗布液を用いて、外観検査時と同じプロセスで誘電膜を形成した。最後に、下部電極と同様のプロセスで誘電層上に上部電極を形成した。誘電膜の平均膜厚は約30nmであった。作製したキャパシタの比誘電率を、LCRメータ(4284A、Agilent社製)を用いて測定した。測定結果は、表1の「誘電率」の欄に示すとおりである。
<線膨張係数測定用サンプルの作製>
実施例1〜4の組成のエッチングストッパ塗布液を1L作製し、溶媒除去した後、白金坩堝に入れて1600℃に加熱及び溶融後、フロート法により直径5mm、高さ10mmの円柱を作製した。作製した円柱について、20℃〜300℃の温度範囲における平均線膨張係数を熱機械分析装置(8310シリーズ、株式会社リガク製)を用いて測定した。作製した円柱は、実施例1〜4のエッチングストッパ塗布液を、ボトムゲート型の電界効果型トランジスタ10Aのエッチングストッパ層15に使用する場合と同じ組成であり、線膨張係数に関しても同じ値をとる。測定結果は、表1の「線膨張係数」の欄に示す。
後述するように、実施例1〜4のサンプルの線膨張係数は、従来技術のSiOxエッチングストッパと比較して一桁大きく、熱処理を経た後でもクラックや剥離が生じにくい。
<比較例>
比較例として、従来技術のようにSiOx、SiOxNyをエッチングストッパとして用いる場合の外観検査と、比誘電率及び線膨張係数の測定を行った。検査結果を表2に示す。
外観検査のために、ガラス基板上に、SiClを原料としてPECVD(Plasma Enhanced Chemical Vapor Deposition)法によりSiO層を形成した。形成されたSiO層の平均膜厚は、実施例1〜4と同様に約30nmであった。最後に、加熱処理として320℃30分間の熱処理を行なった後、外観の評価を行なった。評価の結果は、表2に示す通り、剥離が観察された。
また、比誘電率を測定するためにSiO膜を誘電膜とするキャパシタを作製した。実施例1〜4と同様に、ガラス基板上に、メタルマスクを介してDCスパッタリングによりMo(モリブデン)の下部電極を平均膜厚100nmで形成した。次に、外観検査と同様のプロセスでSiOで誘電膜を形成した。最後に下部電極と同様のプロセスで誘電膜上に上部電極を形成し、キャパシタを作成した。誘電膜の平均膜厚は約30nmであった。
作製したキャパシタの比誘電率を、LCRメータ(4284A、Agilent社製)を用いて測定した。測定結果は、表2に示すように3.9であり、実施例1〜4よりも低い値である。
さらに、線膨張係数測定用のサンプルとして、実施例1〜4と同じ形状の円柱を作製した。SiClを原料として、酸水素炎中で加水分解させてシリカ粉末を成長させてSiO多孔質体を得た後、1600℃の高温で溶融させることで、直径5mm、高さ10mmの円柱状のSiOガラスを作製した。作製した円柱ガラスについて、20℃〜300℃の温度範囲における平均線膨張係数を、熱機械分析装置(8310シリーズ、株式会社リガク製)を用いて測定した。測定結果は、表2に示すとおり、実施例1〜4と比較して一桁小さい。線膨張係数が小さいため、熱工程を経た後にクラックや剥離が生じやすい。
このように、実施形態の絶縁層17を用いることで、後工程の熱処理においてクラックや剥離を抑制できることがわかる。
<電界効果型トランジスタの適用例>
図6は、実施形態の電界効果型トランジスタ10を適用した表示装置500の回路構成図である。表示装置500に用いる電界効果型トランジスタ10としては、図1(A)のボトムゲート型の電界効果型トランジスタ10Aを用いてもよいし、図1(B)のトップゲート型の電界効果型トランジスタ10Bを用いてもよい。
表示装置500は、表示部310と、表示制御装置400を有する。表示部310は、マトリクス状に配置された複数の表示素子300を有する。表示素子300は、走査線(ゲート線)X0〜Xn−1と、データ線(信号線またはソース線)Y0〜Ym−1に接続されて、M×Nのマトリクスを形成する。
表示制御装置400は、走査線X0〜Xn−1を選択する走査線駆動回路404と、データ線Y0〜Ym−1を選択するデータ線駆動回路406と、走査線駆動回路404及びデータ線駆動回路406に接続される画像データ処理回路402を有する。走査線とデータ線の選択によって、表示素子300が特定される。
画像データ処理回路402は、後述する画像生成装置からの出力信号に基づいて、表示部310の各表示素子300の輝度を制御する。
図7は、図6の表示素子300の回路構成図である。表示素子300は、光制御素子としての有機エレクトロルミネッセンス(EL)素子350と、有機EL素子350を駆動する駆動回路320を有する。駆動回路320は、2つのトランジスタ10−1、10−2と、キャパシタ313を含む2TFT型の回路である。第1トランジスタ10−1はスイッチングトランジスタ、第2トランジスタ10−2は駆動トランジスタである。
第1トランジスタ10−1のゲート(G)は走査線X0に接続され、ソース(S)はデータ線Y0に接続され、ドレイン(D)は第2トランジスタ10−2のゲート(G)とキャパシタ313に接続されている。キャパシタ313の一方の電極は第1トランジスタ10−1と第2トランジスタ10−2の間のノードに接続され、他方の電極は、電源線Y0iに接続されている。
第2トランジスタ10−2のソース(S)は電源線Y0iに接続され、ドレイン(D)は有機EL素子350のアノードに接続されている。表示素子300が選択されて第1トランジスタ10−1が導通することで、第2トランジスタ10−2のゲートに電圧が印加
され、有機EL素子350に電流が流れてオン状態となる。
各表示素子300で用いられるトランジスタ10−1、10−2は、チャネルとなる半導体層19へのダメージが抑制され、かつクラックや剥離が抑制されており、均一な特性を有する。したがって、表示部310全体で均一な発光特性を有する。
図8は、図7の回路構成を実現する表示素子300の垂直断面図である。表示素子300は積層型の素子であり、基板と垂直方向に、駆動回路320の上方に有機EL素子350が配置されている。この構成は、1画素あたりの面積を小さくすることができ有利である。
有機EL素子350では、電極43と、有機EL層44と、電極45がこの順で積層され、電極43がビアプラグ35により、第2トランジスタ10−2のドレイン電極に接続されている。
図8の例では、電極43はアノード電極、電極45はカソード電極であり、下方に光が取り出される。したがって、電極43、ゲート電極12、ソース電極24、及びドレイン電極はITOなどの透明電極材料で形成されているのが望ましい。透明電極材料を用いる場合も、絶縁層17の存在により、酸化物半導体等の半導体層19は、ソース電極24とドレイン電極25のドライエッチングによるダメージから保護されている。
表示素子300の上方から光を取り出すときは、極性を反転し、上側の電極45をアノード電極としてITO等の透明電極とする。
表示素子300の素子構造は図8の例に限定されず、有機EL素子350を駆動回路320の水平方向に隣接して配置してもよい。
図6の表示装置500の表示部310に替えて、図9の表示部311を用いてもよい。図9は、表示部311の回路構成図である。表示部311は、マトリクス状に配置された複数の表示素子301を有する。各表示素子301を選択する走査線X0〜Xn−1は、図6の走査線駆動回路404に接続され、データ線Y0〜Ym−1は、図6のデータ線駆動回路406に接続されている。
図10は、図9の表示素子301の回路構成図である。表示素子301は、光制御素子としての液晶素子370と、液晶素子370を駆動する駆動回路321を有する。駆動回路321は、電界効果型トランジスタ10としてのトランジスタTrと、キャパシタ315を含む1TFT型の回路である。
トランジスタTrのゲート(G)は走査線X0に接続され、ソース(S)はデータ線Y0に接続され、ドレイン(D)はとキャパシタ315と液晶素子370に接続される。キャパシタ313の他方の電極は共通電極316に接続されている。同様に、液晶素子360の他方の電極は共通電極372に接続されている。
表示素子301が選択されてトランジスタTrが導通することで、液晶素子370に電流が流れてオン状態となる。
各表示素子301で用いられるトランジスタTrは、チャネルとなる半導体層19へのダメージが抑制され、かつクラックや剥離が抑制されており、均一な特性を有する。したがって、表示部311全体で均一な発光特性を有する。
図11は、図6の表示装置500を用いたシステム1の概略図である。システム1は、表示装置500と、画像データ生成装置2を含む。画像データ生成装置2は、データ出力回路3を有する。データ出力回路3から出力されたビデオデータまたは画像データは、表示装置500の画像データ処理回路402に入力され、輝度制御される。画像データ生成装置2から表示装置500へのデータの供給は、物理的なケーブルによる接続に限らず、無線接続により行われてもよい。
システム1は、携帯情報端末、コンピュータ、デジタルビデオカメラ、テレビジョンセットのような電子機器や、屋外広告やコンサートに用いられる映像システム等に適用される。表示装置500は、これらの電子機器やシステムの表示画面、モニタ画面、映像スクリーン等として用いられる。画像データ生成装置2は撮像機能、コンピュータグラフィックス機能、演算機能等を有していてもよいし、外部から供給される画像データ(ビデオデータ)を格納する機能を有していてもよい。
表示装置500の表示部310又は311の各表示素子は、駆動トランジスタのチャネルとなる半導体層19へのダメージや、クラックや剥離の発生が抑制されているので、均一な動作特性と表示特性を有する。したがって、巨大スクリーンを有するシステムに適用する場合に有利である。
以上、特定の実施形態に基づいて本発明を述べてきたが、上述した例に限定されない。たとえば、表示素子の光制御素子は、駆動信号に応じて光出力を制御する素子である限り、その種類に制限はなく、目的に応じて適宜選択することができる。有機EL素子350や液晶素子370の他に、無機エレクトロルミネッセンス素子、エレクトロクロミック(EC)素子、電気泳動素子、エレクトロウェッティング素子などを用いることができる。
表示装置500は、携帯情報機器やデジタルビデオカメラ、テレビジョン、広告媒体等の他に、スチルカメラや、車、航空機、電車、船舶等の移動体システムにおける各種情報の表示手段に用いることができる。また、計測装置、分析装置、医療機器の各種情報の表示手段にも適用可能である。
1 システム
2 画像データ生成装置
3 データ出力回路
10 電界効果型トランジスタ
10A、10B 電界効果型トランジスタ
11 基板
12 ゲート電極
13 ゲート絶縁膜
14 酸化物半導体層
15 エッチングストッパ層
17 絶縁層
19 半導体層
20 パッシベーション層
21 導電層
24 ソース電極
25 ドレイン電極
27 層間絶縁膜
300、301 表示素子
310、311 表示部
320、321 駆動回路
350 有機EL素子(光制御素子)
370 液晶素子(光制御素子)
400 表示制御装置
402 画像データ処理回路
404 走査線駆動回路
406 データ線駆動回路
500 表示装置
特開2008−166716号公報 特開2009−21612号公報 特開2014−107527号公報

Claims (15)

  1. ゲート電極と、
    前記ゲート電極への電圧の印加に応じて電流を取り出すためのソース電極及びドレイン電極と、
    前記ソース電極と前記ドレイン電極に接して配置され、前記ソース電極と前記ドレイン電極の間にチャネルを形成する半導体層と、
    前記半導体層と前記ゲート電極の間に位置するゲート絶縁膜としての第1絶縁層と、
    前記半導体層の表面の少なくとも一部を覆う第2絶縁層と、
    を有し、
    前記第2絶縁層は、ケイ素とアルカリ土類金属とを含有する酸化物を含有することを特徴とする電界効果型トランジスタ。
  2. 前記第2絶縁層は、前記半導体層の少なくとも前記チャネルが形成される領域を覆う形状に加工されたエッチングストッパーレイヤであることを特徴とする請求項1に記載の電界効果型トランジスタ。
  3. 前記第2絶縁層はエッチングにより所定の形状に加工されていることを特徴とする請求項1または2に記載の電界効果型トランジスタ。
  4. 前記半導体層は、前記基板の積層方向の上側表面で前記ソース電極及び前記ドレイン電極と接し、
    前記第2絶縁層は、前記半導体層と前記ソース電極の接続界面の一部、及び前記半導体層と前記ドレイン電極の接続界面の一部に設けられていることを特徴とする請求項1〜3のいずれか1項に記載の電界効果型トランジスタ。
  5. 前記第2絶縁層は、アルミニウムとボロンの少なくとも一方をさらに含むことを特徴とする請求項1〜4のいずれか1項に記載の電界効果型トランジスタ。
  6. 前記半導体層は、酸化物半導体で形成されていることを特徴とする請求項1〜5のいずれか1項に記載の電界効果型トランジスタ。
  7. 駆動回路と、
    前記駆動回路からの駆動信号に応じて光出力が制御される光制御素子と、
    を有し、
    前記駆動回路は、請求項1〜6のいずれか1項に記載の電界効果型トランジスタにより前記光制御素子を駆動することを特徴とする表示素子。
  8. 前記光制御素子は、エレクトロルミネッセンス素子、エレクトロクロミック素子、液晶素子、電気泳動素子、またはエレクトロウェッティング素子であることを特徴とする請求項7に記載の表示素子。
  9. 複数の請求項7または8に記載の表示素子をマトリクス状に配置した表示部と、
    前記表示素子の各々を個別に制御する表示制御装置と、
    を有することを特徴とする表示装置。
  10. 請求項9に記載の表示装置と、
    前記表示装置に画像データを供給する画像データ生成装置と、
    を有するシステム。
  11. 半導体層を形成し、
    前記半導体層の表面を覆って、ケイ素とアルカリ土類金属とを含有する酸化物を含有する絶縁層を形成し、
    前記半導体層及び前記絶縁層を覆って導電層を形成し、
    前記絶縁層をエッチングストッパとして前記導電層をエッチングして前記半導体層に接するソース電極とドレイン電極を形成する、
    ことを特徴とする電界効果型トランジスタの製造方法。
  12. 前記絶縁層をエッチングで第1の形状に加工し、
    前記第1の形状に加工された前記絶縁層を前記エッチングストッパとして、前記導電層をエッチングすることを特徴とする請求項11に記載の電界効果型トランジスタの製造方法。
  13. 前記絶縁層のエッチングの後に、前記半導体層をエッチングにて第2の形状に加工する、
    工程をさらに有し、
    前記ソース電極と前記ドレイン電極は、前記第2の形状に加工された前記半導体層の両端部で前記半導体層と接するように形成されることを特徴とする請求項12に記載の電界効果型トランジスタの製造方法。
  14. 前記絶縁層のエッチングは、少なくともふっ化水素アンモニウム又はふっ化アンモニウム又はふっ化水素のうち一つ以上が含有したエッチング液、を用いて行うことを特徴とする請求項12または13に記載の電界効果型トランジスタの製造方法。
  15. 前記導電層のエッチングは、ドライエッチングであることを特徴とする請求項11〜14のいずれか1項に記載の電界効果型トランジスタの製造方法。
JP2016201791A 2015-11-17 2016-10-13 電界効果型トランジスタ、表示素子、表示装置、システム、及び電界効果型トランジスタの製造方法 Active JP6878820B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610991447.9A CN106972062A (zh) 2015-11-17 2016-11-10 场效应晶体管及其制造方法,显示元件,显示装置,系统
US15/349,211 US10312373B2 (en) 2015-11-17 2016-11-11 Field-effect transistor (FET) having oxide insulating layer disposed on gate insulating film and between source and drain electrodes, and display element, display and system including said FET, and method of manufacturing said FET

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015224837 2015-11-17
JP2015224837 2015-11-17

Publications (2)

Publication Number Publication Date
JP2017098536A true JP2017098536A (ja) 2017-06-01
JP6878820B2 JP6878820B2 (ja) 2021-06-02

Family

ID=58804843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016201791A Active JP6878820B2 (ja) 2015-11-17 2016-10-13 電界効果型トランジスタ、表示素子、表示装置、システム、及び電界効果型トランジスタの製造方法

Country Status (2)

Country Link
JP (1) JP6878820B2 (ja)
CN (1) CN106972062A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3599646A3 (en) * 2018-07-23 2020-04-01 Ricoh Company, Ltd. Metal oxide, field-effect transistor, and method for producing the same
JPWO2019186339A1 (ja) * 2018-03-30 2021-04-08 株式会社半導体エネルギー研究所 表示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005165309A (ja) * 2003-11-14 2005-06-23 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその作製方法
JP2010165922A (ja) * 2009-01-16 2010-07-29 Idemitsu Kosan Co Ltd 電界効果型トランジスタ、電界効果型トランジスタの製造方法及び半導体素子の製造方法
JP2014107453A (ja) * 2012-11-28 2014-06-09 Fujifilm Corp 酸化物半導体素子、酸化物半導体素子の製造方法、表示装置及びイメージセンサ
JP2014107527A (ja) * 2012-11-30 2014-06-09 Ricoh Co Ltd 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
US20140206133A1 (en) * 2013-01-21 2014-07-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2015111653A (ja) * 2013-10-30 2015-06-18 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5616038B2 (ja) * 2008-07-31 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20110093113A (ko) * 2010-02-11 2011-08-18 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101980196B1 (ko) * 2012-12-10 2019-05-21 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005165309A (ja) * 2003-11-14 2005-06-23 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその作製方法
JP2010165922A (ja) * 2009-01-16 2010-07-29 Idemitsu Kosan Co Ltd 電界効果型トランジスタ、電界効果型トランジスタの製造方法及び半導体素子の製造方法
KR20150074135A (ko) * 2012-11-28 2015-07-01 후지필름 가부시키가이샤 산화물 반도체 소자, 산화물 반도체 소자의 제조 방법, 표시 장치 및 이미지 센서
JP2014107453A (ja) * 2012-11-28 2014-06-09 Fujifilm Corp 酸化物半導体素子、酸化物半導体素子の製造方法、表示装置及びイメージセンサ
CN104823270A (zh) * 2012-11-30 2015-08-05 株式会社理光 场效应晶体管、显示元件、图像显示装置、和系统
JP2014107527A (ja) * 2012-11-30 2014-06-09 Ricoh Co Ltd 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
US20150349138A1 (en) * 2012-11-30 2015-12-03 Yuji Sone Field-effect transistor, display element, image display device, and system
KR20140094448A (ko) * 2013-01-21 2014-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP2014199918A (ja) * 2013-01-21 2014-10-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20140206133A1 (en) * 2013-01-21 2014-07-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2015111653A (ja) * 2013-10-30 2015-06-18 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
CN105684135A (zh) * 2013-10-30 2016-06-15 株式会社理光 场效应晶体管、显示元件、图像显示装置和系统
US20160267873A1 (en) * 2013-10-30 2016-09-15 Ricoh Company, Ltd. Field-effect transistor, display element, image display device, and system

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2019186339A1 (ja) * 2018-03-30 2021-04-08 株式会社半導体エネルギー研究所 表示装置
JP7212673B2 (ja) 2018-03-30 2023-01-25 株式会社半導体エネルギー研究所 表示装置
EP3599646A3 (en) * 2018-07-23 2020-04-01 Ricoh Company, Ltd. Metal oxide, field-effect transistor, and method for producing the same
US10818770B2 (en) 2018-07-23 2020-10-27 Ricoh Company, Ltd. Metal oxide, field-effect transistor, and method for producing the same
KR20210125452A (ko) * 2018-07-23 2021-10-18 가부시키가이샤 리코 금속 산화물, 전계 효과형 트랜지스터, 및 전계 효과형 트랜지스터의 제조 방법
KR102483109B1 (ko) * 2018-07-23 2022-12-29 가부시키가이샤 리코 금속 산화물, 전계 효과형 트랜지스터, 및 전계 효과형 트랜지스터의 제조 방법

Also Published As

Publication number Publication date
CN106972062A (zh) 2017-07-21
JP6878820B2 (ja) 2021-06-02

Similar Documents

Publication Publication Date Title
US10312373B2 (en) Field-effect transistor (FET) having oxide insulating layer disposed on gate insulating film and between source and drain electrodes, and display element, display and system including said FET, and method of manufacturing said FET
US9991295B2 (en) Array substrate manufactured by reduced times of patterning processes manufacturing method thereof and display apparatus
KR102180037B1 (ko) 가요성 표시 장치 및 그 제조 방법
TWI535034B (zh) 畫素結構及其製作方法
CN103730346B (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
RU2692401C1 (ru) Полевой транзистор, способ его изготовления, элемент отображения, устройство отображения и система
CN101908537A (zh) 用于显示设备的阵列基板及其制造方法
WO2016000342A1 (zh) 阵列基板及其制作方法、显示装置
US9214476B1 (en) Pixel structure
CN104979406B (zh) 薄膜晶体管、阵列基板及其制备方法和显示装置
CN102945828A (zh) 一种主动矩阵有机发光二极体驱动背板及其制备方法
JP5274165B2 (ja) 薄膜電界効果型トランジスタ及びその製造方法
JP2017105013A (ja) ガスバリア性積層体、半導体装置、表示素子、表示装置、システム
KR101132989B1 (ko) 박막 트랜지스터의 제조 방법 및 전기 광학 장치의 제조 방법
US20190148168A1 (en) Method for manufacturing a field-effect transistor
JP6878820B2 (ja) 電界効果型トランジスタ、表示素子、表示装置、システム、及び電界効果型トランジスタの製造方法
US20170148821A1 (en) Thin-film-transistor, thin-film-transistor array substrate, fabricating methods thereof, and display panel
KR102363115B1 (ko) 전계 효과형 트랜지스터, 그 제조 방법, 표시 소자, 표시 디바이스 및 시스템
KR20090016993A (ko) 박막 트랜지스터 및 그 제조방법, 이를 포함하는 표시장치
JP6798173B2 (ja) 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム
JP2018156963A (ja) 電界効果型トランジスタ、表示素子、表示装置、システム、及びそれらの製造方法
CN104576745B (zh) 一种薄膜晶体管及其制备方法和应用
TWI673874B (zh) 場效電晶體及其製造方法、顯示元件、顯示裝置及系統
JP2022145974A (ja) 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP2018148145A (ja) 電界効果型トランジスタ、表示素子、表示装置、システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210330

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210412

R151 Written notification of patent or utility model registration

Ref document number: 6878820

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151