CN108987471B - 工况nbts稳定性良好的氧化物半导体薄膜及其晶体管 - Google Patents

工况nbts稳定性良好的氧化物半导体薄膜及其晶体管 Download PDF

Info

Publication number
CN108987471B
CN108987471B CN201810790054.0A CN201810790054A CN108987471B CN 108987471 B CN108987471 B CN 108987471B CN 201810790054 A CN201810790054 A CN 201810790054A CN 108987471 B CN108987471 B CN 108987471B
Authority
CN
China
Prior art keywords
thin film
oxide semiconductor
equal
channel layer
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810790054.0A
Other languages
English (en)
Other versions
CN108987471A (zh
Inventor
兰林锋
彭俊彪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
Original Assignee
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT filed Critical South China University of Technology SCUT
Priority to CN201810790054.0A priority Critical patent/CN108987471B/zh
Publication of CN108987471A publication Critical patent/CN108987471A/zh
Application granted granted Critical
Publication of CN108987471B publication Critical patent/CN108987471B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种氧化物半导体薄膜及以其作为沟道材料的薄膜晶体管。氧化物半导体薄膜成分为M2xSc2yIn2‑2y‑2xO3‑δ,且成分中不包括Zn和Sn,其中M为Mg、Ca、Sr和Cd中的一种或任意两种以上组合的元素,0.01≤x≤0.5,0.001≤y≤0.3,0≤δ<3,载流子浓度小于4×1019cm‑3。本发明的氧化物半导体薄膜可作为氧化物晶体管的沟道层材料,具有NBTS稳定性好、制备工艺简单、适用性强的特点。以本发明的氧化物半导体薄膜作为沟道材料的薄膜晶体管在工况温度和‑20V栅压应力下的阈值电压漂移量的绝对值小于每小时1V,NBTS稳定性好。

Description

工况NBTS稳定性良好的氧化物半导体薄膜及其晶体管
技术领域
本发明属于半导体材料与器件及显示领域,特别涉及一种用于实现工况NBTS稳定性良好的氧化物半导体薄膜及以该氧化物半导体薄膜作为沟道层的薄膜晶体管。
背景技术
近年来,在平板显示尤其是在有机电致发光显示(OLED)领域,基于氧化物半导体的薄膜晶体管(TFT,Thin Film Transistor)越来越受到重视。
目前用于平板显示的薄膜晶体管的半导体沟道层的材料主要是硅材料,包括非晶硅(a-Si:H)、多晶硅、微晶硅等。然而非晶硅薄膜晶体管存在对光敏感、迁移率低(<1cm2/Vs)且稳定性差等缺点;多晶硅薄膜晶体管虽然具有较高的迁移率,但是由于晶界的影响导致其电学均匀性差,此外,由于多晶硅制备温度高、成本高、难以大面积晶化,限制了其在平板显示中的应用;而微晶硅存在制备难度大、晶粒控制技术难度高,不容易实现大面积规模量产的缺陷。
氧化物半导体具有载流子迁移率较高(1~100cm2/Vs)、对可见光透明等优点,在平板显示的TFT基板领域,有替代用传统硅工艺制备的薄膜晶体管的趋势。
现有技术中,大部分氧化物半导体材料都是以ZnO为基体,进一步掺入In、Ga、Al或Sn等元素。此类氧化物半导体材料的薄膜晶体管存在关断难的缺陷,即在栅极电压为零时仍然存在较大的源漏电流,器件处于常开状态,导致器件品质不够高。
专利文件1(ZL201310276865.6)公开了一种氧化物半导体薄膜(Sc2xIn2-2xO3-δ,0.001≤x≤0.3,0≤δ<3),具有关断性能良好、制备工艺简单、退火温度较低等优点;但是,利用该薄膜制备的薄膜晶体管,在负栅压温度(NBTS)应力下的稳定性不足。
由于显示屏在工作时不可避免的会发热,工作状态下温度上升,简称工况温度上升,通常工况温度在60℃左右,所以薄膜晶体管在工况温度下的负栅压温度应力(NBTS)稳定性至关重要。大多氧化物薄膜晶体管在室温下的稳定性较好,但当温度升高至60℃时,NBTS稳定性会迅速恶化,表现为阈值电压大幅漂移;会造成显示的不稳定。
因此,针对现有技术不足,提供一种用于实现工况NBTS稳定性良好的氧化物半导体薄膜及以该氧化物半导体薄膜作为沟道层的薄膜晶体管克服现有技术不足甚为必要。
发明内容
本发明针对现有技术不足,提供一种氧化物半导体薄膜及以该氧化物半导体薄膜作为沟道材料的薄膜晶体管。该氧化物半导体薄膜可作为氧化物晶体管的沟道层材料,具有NBTS稳定性好、制备工艺简单、适用性强的特点。
本发明的上述目的通过如下技术手段实现:
提供一种氧化物半导体薄膜,用于作为薄膜晶体管的沟道层,成分为M2xSc2yIn2-2y-2xO3-δ,且成分中不包括Zn和Sn,其中M为Mg、Ca、Sr和Cd中的一种或任意两种以上组合的元素,0.01≤x≤0.5,0.001≤y≤0.3,0≤δ<3,载流子浓度小于4×1019cm-3
优选的,0.01≤x≤0.3,0.01≤y≤0.2。
另一优选的,x=0.05。
另一优选的,y=0.05。
优选的,上述M为Mg、Ca和Sr中的一种或任意两种以上组合的元素。更优选的上述M为Ca,Ca具有成本低的优势。
另一优选的,上述M为Cd;Cd2+的电子有效质量很低,比Zn低很多;因此M采用Cd具有迁移率高的优势。
优选的,上述薄膜采用真空法制备,包括但不仅限于溅射、脉冲激光沉积、原子层沉积以及化学气相沉积等。
另一优选的,上述薄膜采用溶液法制备,包括但不仅限于旋涂、喷墨打印、丝网印刷、刮涂以及压印等。
进一步的,上述溶液法可以采用前驱体分解法、溶胶-凝胶法或燃烧法等;更优选的,上述溶液法采用分散法,具有温度低的优势,兼容普通柔性衬底。相比于真空制备,溶液法制备具有成本低的优点。
本发明同时提供氧化物半导体薄膜作为薄膜晶体管沟道层材料的用途。
本发明还提供一种薄膜晶体管,设置有栅极、沟道层、位于栅极和沟道层之间的绝缘层、分别连接在沟道层两端的源极和漏极;所述沟道层设置为上述的氧化物半导体薄膜。
上述薄膜晶体管在工况温度(以60摄氏度作为检测条件)和-20V栅压应力下的阈值电压漂移量的绝对值小于每小时1V;更优选的,上述薄膜晶体管在60摄氏度和-20V栅压应力下的阈值电压漂移量的绝对值小于每小时0.5V。
与现有技术相比,本发明具有以下优点和有益效果:
传统的ZnO基的氧化物半导体的价带顶附近主要由Zn3d轨道贡献,在温度升高的时候容易与形成氧空位并释放电子;In2O3基的氧化物半导体在价带上面含有大量的氧空位能态,这些氧空位会在温度升高及负栅压应力下释放电子形成带正电荷的氧空位缺陷。而Mg、Ca和Sr的氧化物价带顶附近主要由p轨道贡献,离子相对较为稳定,不容易形成氧空位,温度升高及加负偏压时也难以释放电子,因此在NBTS下,阈值电压漂移量小。CdO价带顶附近虽然主要由Cd4d轨道贡献,但Cd4d和In4d轨道耦合好,几乎不会造成额外缺陷,此外,CdO比In2O3更不容易形成氧空位,因此不但NBTS好,迁移率也高。
本发明的氧化物半导体薄膜可作为氧化物晶体管的沟道层材料,具有NBTS稳定性好、制备工艺简单、适用性强的特点。以本发明的氧化物半导体薄膜作为沟道材料的薄膜晶体管在60摄氏度和-20V栅压应力下的阈值电压漂移量的绝对值小于每小时1V,NBTS稳定性好。
附图说明
图1是本发明实施例3制备出的薄膜晶体管的结构示意图。
图2是本发明实施例5制备出的薄膜晶体管的NBTS转移特性曲线。
图3是本发明实施例6制备出的薄膜晶体管的NBTS转移特性曲线。
具体实施方式
结合附图和具体实例对本发明做进一步的说明,但本发明要求保护的范围并不局限于实施例保护的范围。
实施例1。
一种氧化物半导体薄膜,用于作为薄膜晶体管的沟道层,成分为M2xSc2yIn2-2y- 2xO3-δ,且成分中不包括Zn和Sn,其中M为Mg、Ca、Sr、和Cd中的一种或任意两种以上组合的元素,0.01≤x≤0.5,0.001≤y≤0.3,0≤δ<3,载流子浓度小于4×1019cm-3
氧化物半导体薄膜的成分包括M,Sc和In,且成分中不包含Zn和Sn,是以In2O3为基体材料制备而成的半导体薄膜,基体材料是指化合物中占主要成分的材料。In原子的半径比Zn原子的半径大,其5s轨道可重叠,具有较高的电子迁移率,同时In原子还有一个重要性能就是即便在非晶状态也能形成电子通道。因此In2O3的电学特性对其结晶的程度相对不敏感,故可以提高电学性能的均匀性。
已公开的以In2O3为基体材料的半导体薄膜(Sc2xIn2-2xO3-δ,0.001≤x≤0.3,0≤δ<3)具有关断性能良好、制备工艺简单、退火温度较低等优点;但是,利用该薄膜制备的薄膜晶体管,在负栅压温度(NBTS)应力下的稳定性不足。由于显示屏在工作时不可避免的会发热,造成温度上升(简称工况温度,约为60℃,通常性能检测以60℃作为检测条件),所以薄膜晶体管在60℃条件下的负栅压温度应力(NBTS)稳定性至关重要。
传统的ZnO基的氧化物半导体的价带顶附近主要由Zn3d轨道贡献,在温度升高的时候容易与形成氧空位并释放电子;In2O3基的氧化物半导体在价带上面含有大量的氧空位能态,这些氧空位会在温度升高及负栅压应力下释放电子形成带正电荷的氧空位缺陷。而Mg、Ca和Sr的氧化物价带顶附近主要由p轨道贡献,离子相对较为稳定,不容易形成氧空位,温度升高及加负偏压时也难以释放电子,因此在NBTS下,阈值电压漂移量小。CdO价带顶附近虽然主要由Cd4d轨道贡献,但Cd4d和In4d轨道耦合好,几乎不会造成额外缺陷,此外,CdO比In2O3更不容易形成氧空位,因此不但NBTS好,迁移率也高。
实验证明,在温度为60℃、栅压为-20V时,基于本发明的氧化物半导体材料薄膜晶体管的NBTS稳定性大幅提高,阈值电压漂移量的绝对值小于每小时1V。
本发明的氧化物半导体薄膜的成分不仅仅局限于完全化学计量匹配的状况,如In2O3中的O与In的比(O/In)可以小于3/2,对应为含有氧空位的情况。因此,该氧化物半导体薄膜成分的化学式表示为M2xSc2yIn2-2y-2xO3-δ,其中M为Mg、Ca、Sr、和Cd中的一种或任意两种以上组合的元素,0.01≤x≤0.5,0.001≤y≤0.3,0≤δ<3。
需要说明的是,在本说明书中也可将非完全化学计量匹配的氧化物的化学式以完全化学计量匹配的化学式进行表述,如In2Oδ(0<δ<3)可统称为In2O3
本发明的氧化物半导体薄膜可以采用真空法制备,包括溅射、脉冲激光沉积、原子层沉积以及化学气相沉积等。
本发明的氧化物半导体薄膜也可以采用溶液法制备,包括旋涂、喷墨打印、丝网印刷、刮涂以及压印等。溶液配制可以采用前驱体分解法、溶胶-凝胶法或燃烧法等,如将Sc(NO)3、In(NO)3和M的硝酸水合物融入去离子水中,搅拌12h,通过调节各元素之间的摩尔比例,制得所需的半导体薄膜的前驱体溶液,然后通过调节匀胶机旋转转数旋涂制得所需要的氧化物半导体薄膜。
溶液配制还可以采用分散法,将M2xSc2yIn2-2y-2xO3-δ制成纳米粉末,在分散形成稳定悬浮液,通过旋涂、喷墨打印、丝网印刷、刮涂以及压印等方法成膜,具有温度低的优势,兼容普通柔性衬底。相比于真空制备,溶液法制备具有成本低的优点。
本发明的氧化物半导体薄膜的金属离子之间可以相互替位而共享氧,也可以存在不同金属氧化物的混晶。本发明的氧化物半导体薄膜可以是单晶、多晶、微晶或非晶的状态。
本发明的氧化物半导体薄膜,可用于作为薄膜晶体管的沟道层材料。该氧化物半导体薄膜及以及薄膜晶体管主要用于有机发光显示、液晶显示或电子纸的有源驱动,也可以用于集成电路。
综上所述,本发明的氧化物半导体薄膜可作为氧化物晶体管的沟道层材料,具有NBTS稳定性好、制备工艺简单、适用性强的特点。以本发明的氧化物半导体薄膜作为沟道材料的薄膜晶体管在60℃和-20V栅压应力下的阈值电压漂移量的绝对值小于每小时1V,NBTS稳定性好。
实施例2。
一种薄膜晶体管,包括:栅极、沟道层、位于栅极和沟道层之间的绝缘层以及分别电性连接在沟道层两端的源极和漏极;其沟道层的材料为实施例1的氧化物半导体薄膜。所述的电性连接是指两者之间具有导电通道,两者可以直接接触,也可以进一步包括缓冲层等。
需要说明的是,薄膜晶体管的具体结构可以采用不同结构类型的薄膜晶体管。只要其沟道材料是实施例1的材料,都属于本发明的技术。
本发明的薄膜晶体管,由于作为沟道层的氧化物薄膜晶体管能够有效控制氧空位的数量,故所制备的薄膜晶体管性能稳定。
以本发明的氧化物半导体薄膜作为沟道材料的薄膜晶体管在60℃和-20V栅压应力下的阈值电压漂移量的绝对值小于每小时1V,NBTS稳定性好。
实施例3。
一种薄膜晶体管,其结构为底栅顶接触,沟道层13的成分的化学式表示为Ca2xSc2yIn2-2y-2xO3-δ,0.01≤x≤0.3,y=0.05。如图1所示,设置有:基板10、位于基板10之上的栅极11、位于基板10和栅极11之上的绝缘层12、覆盖在绝缘层12上表面并与栅极11对应的沟道层13、以及相互间隔并与沟道层13的两端电性相连的源极14a和漏极14b。
需要说明的是,薄膜晶体管还可以根据具体需要在沟道层13之上进一步设置刻蚀阻挡层。
基板10可以为玻璃、柔性聚合物衬底、硅片、金属箔片、石英等衬底材料中的一种,还可以进一步包括覆盖在衬底上面的缓冲层或水氧阻隔层等。
栅极11的材料可以是导电材料,如金属、合金、导电金属氧化物、掺杂硅、导电聚合物等,或是由以上材料的任意组合构成的两层以上的薄膜的叠加。
绝缘层12可以是用于半导体装置的绝缘材料,如二氧化硅、氮化硅、氮氧化硅、氧化铝、氧化铝合金、氧化镱、氧化钛、氧化铪、氧化钽、氧化锆、聚合物绝缘材料、光刻胶等构成的单层薄膜,或是由以上材料的任意组合构成的两层以上的薄膜的叠加。
源极14a以及漏极14b的材料可以是导电材料,如金属、合金、导电金属氧化物、导电聚合物等的单层薄膜,或是由以上材料的任意组合构成的两层以上的薄膜的叠加。
本发明的薄膜晶体管可以为仅包括基板、栅极、绝缘层、沟道层、源极和漏极的封闭结构,也可以进一步包括刻蚀阻挡层、钝化层或像素定义层等,还可以与其它器件集成等。
薄膜晶体管可通过如下方法制备:
(1)通过溅射的方法制备厚度为100~500nm的一层或多层导电薄膜,通过遮挡掩膜或光刻的方法图形化,得到栅极。
(2)再通过旋涂、滴涂、打印、阳极氧化、热氧化、物理气相沉积、或化学气相沉积法制备,厚度为100~1000nm,通过遮挡掩膜或光刻的方法图形化得到绝缘层。
(3)沟道层通过溶液旋涂的方法制备,通过掩膜UV照射的方法进行图形化。
(4)采用真空蒸镀或溅射的方法制备一层或多层导电薄膜,厚度为100~1000nm,采用掩膜或光刻的方法图形化同时得到源极和漏极。
沟道层13具体制备方法如下:
(1)配制溶液:溶液的总摩尔浓度为0.2mol/L,然后按照Ca:Sc:In=x:0.05:1的摩尔比计算出Ca(NO3)2·6H2O、Sc(NO3)3和In(NO3)3的质量并称量,溶剂为去离子水,搅拌12h。
(2)将铝片清洗干净后,放入掩模板中进行紫外(UV)照射30min,实现沟道层的图案化。
(3)旋涂过程:先进行低转速旋涂500rpm,旋涂时间为3s;然后高转数旋涂4000rpm,旋涂时间为40s。
(4)退火过程:先进行前烘,40℃烘20min;然后升温到90℃烘10min;之后再进行高温退火,350℃烘1h。
表一列出了上述基于不同的Ca浓度x的薄膜晶体管(TFT)在NBTS(温度为60℃、栅压为-20V)条件下的阈值电压漂移量的绝对值(|Δth|)。可以看出,当掺入Ca后|Δth|迅速减小,到x=0.05时|Δth|只有0.28V/小时。可见,采用Ca2xSc2yIn2-2y-2xO3-δ薄膜作为沟道层的薄膜晶体管,能够显著改善NBTS稳定性。
表一基于Ca2xSc0.1In2-0.1-2xO3-δ的薄膜晶体管在不同的Ca浓度x下的NBTS(温度为60℃、栅压为-20V)阈值电压漂移量的绝对值(|Δth|)
Figure BDA0001734613980000101
实施例4。
一种薄膜晶体管,也是采用如图1所示的底栅顶接触结构,其它特征与实例3相同,不同之处在于沟道层材料配比的不同。其制备过程如下:首先在玻璃基板上通过溅射的方法制造一层厚度为300nm的Al膜,通过光刻的方法进行图形化得到栅极11,接着用阳极氧化的方法制备绝缘层12,形成一层厚度为200nm的栅极氧化层。沟道层13的成分的化学式表示为Mg2xSc2yIn2-2y-2xO3-δ,x=0.1,0.01≤y≤0.3,其中沟道层13采用溶液旋涂的方法制备。在沟道层13上面采用溅射的方法制造一层厚度为240nm的氧化铟锡金属氧化物(ITO,IndiumTin Oxides)薄膜,作为源极14a和漏极14b。
沟道层13具体制备方法如下:
(1)配制溶液:溶液的总摩尔浓度为0.2mol/L,然后按照Mg:Sc:In=0.2:y:1的摩尔比计算出Mg(NO3)2·6H2O,Sc(NO3)3·xH2O和In(NO3)3的质量并称量,溶剂为去离子水,搅拌12h。
(2)将铝片清洗干净后,放入掩模板中进行紫外(UV)照射30min,实现沟道层的图案化。
(3)旋涂过程:先进行低转速旋涂500rpm,旋涂时间为3s;然后高转数旋涂4000rpm,旋涂时间为40s。
(4)退火过程:先进行前烘,40℃烘20min;然后升温到90℃烘10min;之后再进行高温退火,300℃烘1h。
表二列出了上述基于不同的Sc浓度y的薄膜晶体管在NBTS(温度为60℃、栅压为-20V)条件下的阈值电压漂移量的绝对值(|Δth|)。可以看出,采用Mg2xSc2yIn2-2y-2xO3-δ薄膜作为沟道层的薄膜晶体管,能够显著改善NBTS稳定性。
表二基于Mg0.2Sc2yIn2-2y-0.2O3-δ的薄膜晶体管在不同的Sc浓度y下的NBTS(温度为60℃、栅压为-20V)阈值电压漂移量的绝对值(|Δth|)
Figure BDA0001734613980000121
实施例5。
一种薄膜晶体管,也是采用如图1所示的底栅顶接触结构,其它特征与实例3相同,不同之处在于采用分散法制备溶液,并采用柔性聚萘二甲酸乙二醇酯(PEN)作为衬底,退火温度为180℃。其制备过程如下:首先在PEN基板上通过溅射的方法制造一层厚度为300nm的Al膜,通过光刻的方法进行图形化得到栅极11,接着用阳极氧化的方法制备绝缘层12,形成一层厚度为200nm的栅极氧化层。沟道层13的成分的化学式表示为Ca2xSc2yIn2-2y-2xO3-δ,x=y=0.05。在沟道层13上面采用溅射的方法制造一层厚度为240nm的氧化铟锡金属氧化物(ITO,Indium Tin Oxides)薄膜,作为源极14a和漏极14b。
沟道层13具体制备方法如下:
(1)配制溶液:Ca2xSc2yIn2-2y-2xO3-δ用机械研磨法制备成纳米颗粒,然后用乙酰丙酮分散成稳定的悬浮液。
(2)旋涂过程:先进行低转速旋涂500rpm,旋涂时间为3s;然后高转数旋涂4000rpm,旋涂时间为40s。
(4)退火过程:先进行前烘,40℃烘20min;然后升温到90℃烘10min;之后再进行高温退火,180℃烘1h。
所制备的薄膜晶体管器件在NBTS(温度为60℃、栅压为-20V)条件下的阈值电压漂移量的绝对值(|Δth|)为0.30V/小时,如图2所示。可以看出,采用Ca2xSc2yIn2-2y-2xO3-δ薄膜作为沟道层的薄膜晶体管,能够显著改善NBTS稳定性,也能与PEN等廉价柔性衬底兼容。
实施例6。
一种薄膜晶体管,也是采用如图1所示的底栅顶接触结构。其制备过程如下:首先在玻璃基板上通过溅射的方法制造一层厚度为300nm的Al膜,通过光刻的方法进行图形化得到栅极11。接着用阳极氧化的方法制备绝缘层12,形成一层厚度为200nm的栅极氧化层。沟道层13的成分的化学式表示为Cd2xSc2yIn2-2y-2xO3-δ,x=y=0.05,其中沟道层13采用溅射的方法制备。在沟道层13上面采用溅射的方法制造一层厚度为240nm的氧化铟锡金属氧化物(ITO,Indium Tin Oxides)薄膜,作为源极14a和漏极14b。
制备好源极14a和漏极14b后,进一步制备一层一定厚度的Al2O3作为钝化层。
沟道层13具体制备方法如下:
(1)制备靶材:Cd2xSc2yIn2-2y-2xO3-δ,x=y=0.05制备成靶材,并安装在溅射仪的靶位上。
(2)将铝片清洗干净后,放入溅射仪中溅射Cd2xSc2yIn2-2y-2xO3-δ,厚度为40nm,之后再进行300℃退火1h。
所制备的薄膜晶体管器件在NBTS(温度为60℃、栅压为-20V)条件下的阈值电压漂移量的绝对值(|Δth|)为0.06V/小时,如图3所示。可以看出,采用Cd2xSc2yIn2-2y-2xO3-δ薄膜作为沟道层的薄膜晶体管,能够显著改善NBTS稳定性。
最后应当说明的是,以上实施例仅用以说明本发明的技术方案而非对本发明保护范围的限制,尽管参照较佳实施例对本发明作了详细说明,本领域的普通技术人员应当理解,可以对本发明的技术方案进行修改或者等同替换,而不脱离本发明技术方案的实质和范围。

Claims (7)

1.一种氧化物半导体薄膜,其特征在于:用于作为薄膜晶体管的沟道层,成分为M2xSc2yIn2-2y-2xO3-δ,且成分中不包括Zn和Sn,其中M为Mg、Ca、Sr和Cd中的一种或任意两种以上组合的元素,0.01≤x≤0.3,0.01≤y≤0.2,0≤δ<3,载流子浓度小于4×1019cm-3
氧化物半导体薄膜采用真空法制备或者采用溶液法制备。
2.根据权利要求1所述的氧化物半导体薄膜,其特征在于:x=0.05。
3.根据权利要求1所述的氧化物半导体薄膜,其特征在于:y=0.05。
4.根据权利要求1至3任意一项所述的氧化物半导体薄膜,其特征在于:所述M为Mg、Ca和Sr中的一种或任意两种以上组合的元素。
5.根据权利要求1所述的氧化物半导体薄膜,其特征在于:所述M为Cd。
6.如权利要求1至5任意一项所述的氧化物半导体薄膜作为薄膜晶体管沟道层材料的用途。
7.一种薄膜晶体管,设置有栅极、沟道层、位于栅极和沟道层之间的绝缘层、分别电性连接在沟道层两端的源极和漏极,其特征在于:所述沟道层设置为如权利要求1至6中任意一项所述的氧化物半导体薄膜;
薄膜晶体管在60摄氏度和-20V栅压应力下的阈值电压漂移量的绝对值小于每小时1V。
CN201810790054.0A 2018-07-18 2018-07-18 工况nbts稳定性良好的氧化物半导体薄膜及其晶体管 Active CN108987471B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810790054.0A CN108987471B (zh) 2018-07-18 2018-07-18 工况nbts稳定性良好的氧化物半导体薄膜及其晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810790054.0A CN108987471B (zh) 2018-07-18 2018-07-18 工况nbts稳定性良好的氧化物半导体薄膜及其晶体管

Publications (2)

Publication Number Publication Date
CN108987471A CN108987471A (zh) 2018-12-11
CN108987471B true CN108987471B (zh) 2021-03-05

Family

ID=64549339

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810790054.0A Active CN108987471B (zh) 2018-07-18 2018-07-18 工况nbts稳定性良好的氧化物半导体薄膜及其晶体管

Country Status (1)

Country Link
CN (1) CN108987471B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112713196A (zh) * 2020-12-11 2021-04-27 广州国显科技有限公司 一种薄膜晶体管及其制备方法和阵列基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103325842A (zh) * 2013-07-04 2013-09-25 华南理工大学 氧化物半导体薄膜及一种薄膜晶体管
CN104218096A (zh) * 2014-09-23 2014-12-17 华南理工大学 钙钛矿结构的无机金属氧化物半导体薄膜及其金属氧化物薄膜晶体管

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101552975B1 (ko) * 2009-01-09 2015-09-15 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103325842A (zh) * 2013-07-04 2013-09-25 华南理工大学 氧化物半导体薄膜及一种薄膜晶体管
CN104218096A (zh) * 2014-09-23 2014-12-17 华南理工大学 钙钛矿结构的无机金属氧化物半导体薄膜及其金属氧化物薄膜晶体管

Also Published As

Publication number Publication date
CN108987471A (zh) 2018-12-11

Similar Documents

Publication Publication Date Title
US11749686B2 (en) Semiconductor device and method for manufacturing the same
KR101284587B1 (ko) P-형 투명 산화물 반도체, 이를 포함하는 트랜지스터 및 그 제조방법
EP2421048A1 (en) Thin film transistor and method for manufacturing thin film transistor
US8536570B2 (en) Composition for oxide thin film, preparation method of the composition, methods for forming the oxide thin film using the composition, and electronic device using the composition
KR101212626B1 (ko) 금속산화물 박막 및 그 제조 방법, 금속산화물 박막용 용액
WO2017186094A1 (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板、显示装置
CN103325842B (zh) 氧化物半导体薄膜及一种薄膜晶体管
Gómez-Pozos et al. Effect of the [Al/Zn] ratio in the starting solution and deposition temperature on the physical properties of sprayed ZnO: Al thin films
CN106927689A (zh) 一种氧化物半导体薄膜及其制备工艺
CN1862834A (zh) 氧化锌基薄膜晶体管及芯片制备工艺
Ryu et al. Solution‐processed oxide semiconductors for low‐cost and high‐performance thin‐film transistors and fabrication of organic light‐emitting‐diode displays
CN105321827A (zh) 湿法刻蚀型氧化物薄膜晶体管的制备方法及所制备的薄膜晶体管
CN108987471B (zh) 工况nbts稳定性良好的氧化物半导体薄膜及其晶体管
EP3291304B1 (en) Oxide semiconductor thin film, thin-film transistor, and preparation method and device
WO2020228180A1 (zh) 阵列基板和阵列基板的制备方法
US20220344517A1 (en) Thin Film Transistor, Semiconductor Substrate and X-Ray Flat Panel Detector
CN109888023B (zh) 一种顶栅型薄膜晶体管及其制作方法
KR102082995B1 (ko) 산화물 반도체 형성용 용액 조성물, 산화물 반도체 및 상기 산화물 반도체를 포함하는 전자 소자
WO2016179952A1 (zh) 薄膜晶体管、阵列基板及其制备方法、显示装置
KR101389451B1 (ko) 산화물 박막용 조성물, 이를 이용한 액상 공정 산화물 박막의 제조 방법, 이를 이용한 전자 소자 및 박막 트랜지스터
US20150064839A1 (en) Method of forming tin oxide semiconductor thin film
US20180315777A1 (en) Oxide semiconductor material, thin-film transistor, and fabrication method thereof
CN109841735B (zh) Tft的制备方法、用于制备tft的墨水及其制备方法
CN117457753A (zh) 一种双有源层铽掺杂氧化物薄膜晶体管及其制备方法
CN111129159A (zh) 一种掺铕的二氧化锡基薄膜晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant