JP5617174B2 - トランジスタ素子の製造方法 - Google Patents

Description

本発明は、トランジスタ素子の製造方法に関し、特に、新規な構造をもった薄膜トランジスタ素子の製造技術に関する。

薄膜トランジスタは、半導体チャネル層を介してソース・ドレイン間を流れる電流を、ゲート電極への印加電圧により制御する電界効果型トランジスタの一種であり、液晶ディスプレイの駆動素子などに広く利用されている。また、今後は、電子ペーパーやＲＦＩＤタグなどへの利用も期待されている。

薄膜トランジスタの構造には、様々なタイプのものが知られており、たとえば、下記の特許文献１には、基板上にソース電極およびドレイン電極を形成する、いわゆる「順スタガード（staggered）型」の薄膜トランジスタの製造方法が開示されており、特許文献２には、基板上にゲート電極を形成する、いわゆる「逆スタガード（inverted staggered）型」の薄膜トランジスタの製造方法が開示されている。また、薄膜トランジスタを構成する半導体チャネル層（半導体活性層）としては、古くから、アモルファスシリコンやポリシリコンなどのシリコン系の半導体が利用されてきていたが、最近では、有機半導体や酸化物半導体を利用した例も提案されている。たとえば、下記の特許文献３には、ＺｎＯを含む酸化物半導体を半導体チャネル層として用いた電界効果型トランジスタが開示されている。

特開平１０−１８９９７７号公報 特開平９−９０４２６号公報 特開２００４−１０３９５７号公報

薄膜トランジスタでは、半導体チャネル層、ソース電極層、ドレイン電極層、ゲート電極層、ゲート絶縁層といった構成要素が不可欠である。しかも、半導体チャネル層は半導体材料によって構成し、各電極層は導体材料によって構成し、ゲート絶縁層は絶縁材料によって構成する必要がある。このため、従来の薄膜トランジスタは、基板上に多層の複雑な層構成をとらざるを得ない。また、トランジスタの本来の機能には無用な凹凸構造が生じるため、配線の断線などの問題も生じやすくなる。

当然、このような複雑な層構成をもつ素子を製造する場合、製造プロセスも複雑にならざるを得ない。特に、フォトリソグラフィの技術を利用して個々の層を形成する一般的な製造方法では、各層を形成する際に用いるフォトマスクの位置合わせを精密に行わないと、動作不良の要因となる寄生容量の発生など様々な問題が発生する。このように、従来の薄膜トランジスタ素子には、製造プロセスが複雑になり、製造コストの低減が困難であるという問題があった。

そこで本発明は、薄膜トランジスタにおける層構成を単純化し、製造プロセスを単純化することが可能な技術を提供することを目的とする。

本発明の基本的な技術思想は、インジウム・ガリウム・亜鉛の複合酸化物「（Ｉｎ）ｘ（Ｇａ）ｙ（Ｚｎ）ｚ（Ｏ）ｗ」（但し、ｗ＝（３／２）ｘ＋（３／２）ｙ＋ｚ−δであり、δは欠損酸素数）の導電性が、その欠損酸素数に応じて変化することを利用して、単一の層状構造体によって、ソース電極層、ドレイン電極層、半導体チャネル層の３層を形成し、薄膜トランジスタ素子の層構成を単純化する点にある。すなわち、インジウム・ガリウム・亜鉛の複合酸化物からなる単一の層状構造体を形成した後、部分的に酸素を脱離もしくは酸素を注入するプロセスを施すことにより、一部分を半導体、別な一部分を導体として利用することが可能になる。このため、単一の層状構造体によって、ソース電極層、ドレイン電極層、半導体チャネル層の３層を形成することが可能になる。以下、本発明を個々の態様ごとに説明する。

(1) 本発明の第１の態様は、半導体チャネル層を介してソース・ドレイン間を流れる電流をゲート電極への印加電圧により制御するトランジスタ素子を製造する方法において、
酸素分子量が半導体と導体との中間的な性質を呈するのに適した量に設定されたインジウム・ガリウム・亜鉛の複合酸化物からなる層状構造体を、基板上に直接、もしくは他の層を介して間接的に形成する段階と、
この層状構造体を、中央部と、中央部の一方の側面に接する第１の脇部と、中央部の他方の側面に接する第２の脇部と、に分け、第１の脇部および第２の脇部に対して、酸素分子量が導体の性質を呈するのに適した量まで減少するように、酸素脱離プロセスを行い、中央部に対して、酸素分子量が半導体の性質を呈するのに適した量まで増加するように、酸素注入プロセスを行う段階と、
を行い、
中央部により半導体チャネル層を形成し、第１の脇部によりソース電極層を形成し、第２の脇部によりドレイン電極層を形成するようにしたものである。

(2) 本発明の第２の態様は、上述した第１の態様に係るトランジスタ素子の製造方法において、
酸素脱離プロセスを行う際に、層状構造体の中央部の露出面に被覆層を形成して被覆し、層状構造体に熱を加えることにより、第１の脇部および第２の脇部の露出面から酸素を脱離させるようにしたものである。

(3) 本発明の第３の態様は、上述した第１の態様に係るトランジスタ素子の製造方法において、
酸素脱離プロセスを行う際に、層状構造体の中央部の露出面に被覆層を形成して被覆した上で、層状構造体を酸素脱離作用のあるプラズマに晒すことにより、第１の脇部および第２の脇部の露出面から酸素を脱離させるようにしたものである。

(4) 本発明の第４の態様は、上述した第１の態様に係るトランジスタ素子の製造方法において、
酸素脱離プロセスを行う際に、層状構造体の第１の脇部表面および第２の脇部表面に対して、紫外光を照射することにより、第１の脇部および第２の脇部から酸素を脱離させるようにしたものである。

(5) 本発明の第５の態様は、半導体チャネル層を介してソース・ドレイン間を流れる電流をゲート電極への印加電圧により制御するトランジスタ素子を製造する方法において、
酸素分子量が半導体の性質を呈するのに適した量に設定されたインジウム・ガリウム・亜鉛の複合酸化物からなる層状構造体を、基板上に直接、もしくは他の層を介して間接的に形成する段階と、
この層状構造体を、中央部と、中央部の一方の側面に接する第１の脇部と、中央部の他方の側面に接する第２の脇部と、に分け、第１の脇部および第２の脇部に対して、酸素分子量が導体の性質を呈するのに適した量まで減少するように、酸素脱離プロセスを行う段階と、
を行い、
中央部により半導体チャネル層を形成し、第１の脇部によりソース電極層を形成し、第２の脇部によりドレイン電極層を形成するようにし、
酸素脱離プロセスを行う際に、層状構造体の第１の脇部表面および第２の脇部表面に対して、紫外光を照射することにより、第１の脇部および第２の脇部から酸素を脱離させるようにしたものである。

(6) 本発明の第６の態様は、上述した第１〜第５の態様に係るトランジスタ素子の製造方法において、
少なくとも上面が絶縁性を有する基板上に、ゲート電極層を形成する第１の段階と、
ゲート電極層を含めた基板上に、ゲート絶縁層を形成する第２の段階と、
ゲート絶縁層の上面に、インジウム・ガリウム・亜鉛の複合酸化物からなる層状構造体を形成する第３の段階と、
層状構造体の所定部分に対して、酸素脱離プロセスもしくは酸素注入プロセスを行い、ソース電極層、半導体チャネル層、ドレイン電極層を形成する第４の段階と、
を行うようにしたものである。

(7) 本発明の第７の態様は、上述した第１〜第５の態様に係るトランジスタ素子の製造方法において、
少なくとも上面が絶縁性を有する基板上に、インジウム・ガリウム・亜鉛の複合酸化物からなる層状構造体を形成する第１の段階と、
層状構造体の所定部分に対して、酸素脱離プロセスもしくは酸素注入プロセスを行い、ソース電極層、半導体チャネル層、ドレイン電極層を形成する第２の段階と、
半導体チャネル層の上面にゲート絶縁層を形成する第３の段階と、
ゲート絶縁層の上面にゲート電極層を形成する第４の段階と、
を行うようにしたものである。

本発明に係るトランジスタ素子では、インジウム・ガリウム・亜鉛の複合酸化物からなる電流路形成層という単一の層によって、ソース電極層、ドレイン電極層、半導体チャネル層の３層を形成することができるため、層構成を極めて単純化することが可能になる。より具体的には、段差や凹凸の少ない平坦な構造を実現することができる。また、上記３層を形成する方法として、単一の層状構造体の一部分に対して、酸素脱離もしくは酸素注入プロセスを適用するようにしたため、製造プロセスも非常に単純になる。特に、ソース電極層、ドレイン電極層、半導体チャネル層の３層を、１回の成膜で形成される同一の層状構造体を用いて構成できるため、作業の工程を大幅に短縮することができる。

「逆スタガード（inverted staggered）型」の従来の一般的な薄膜トランジスタ素子の基本構造を示す側断面図である。 「順スタガード（staggered）型」の従来の一般的な薄膜トランジスタ素子の基本構造を示す側断面図である。 本発明に係る「逆スタガード（inverted staggered）型」の薄膜トランジスタ素子の基本構造を示す側断面図である。 図３に示す薄膜トランジスタ素子の上面図である。この図４に示す素子を切断線３−３に沿って切った断面が図３に相当する。 本発明に係る「順スタガード（staggered）型」の薄膜トランジスタ素子の基本構造を示す側断面図である。 図５に示す薄膜トランジスタ素子の上面図である。この図６に示す素子を切断線５−５に沿って切った断面が図５に相当する。 本発明に係る薄膜トランジスタ素子を製造する上での電流路形成層を形成するプロセスの前段階の状態を示す斜視図である。 本発明に係る薄膜トランジスタ素子を製造する上での電流路形成層を形成するプロセスの後段階の状態を示す斜視図である。 インジウム・ガリウム・亜鉛の複合酸化物層における酸素欠損量δとキャリア濃度との関係を示すグラフである。 インジウム・ガリウム・亜鉛の複合酸化物からなる層状構造体を利用して、ソース・ドレイン・半導体チャネル層を形成する第１の原理を示す側断面図である。 インジウム・ガリウム・亜鉛の複合酸化物からなる層状構造体を利用して、ソース・ドレイン・半導体チャネル層を形成する第２の原理を示す側断面図である。 インジウム・ガリウム・亜鉛の複合酸化物からなる層状構造体を利用して、ソース・ドレイン・半導体チャネル層を形成する第３の原理を示す側断面図である。 図１０に示す第１の原理を、熱処理によって実行する具体的な方法を示す側断面図である。 図１０に示す第１の原理を、プラズマ処理によって実行する具体的な方法を示す側断面図である。 図１０に示す第１の原理を、紫外線照射処理によって実行する具体的な方法を示す側断面図である。 図１１に示す第２の原理を、酸素イオン注入処理によって実行する具体的な方法を示す側断面図である。

以下、本発明を図示する実施形態に基づいて説明する。

＜＜＜ §１．一般的な薄膜トランジスタの構造 ＞＞＞
既に述べたとおり、薄膜トランジスタは、半導体チャネル層（半導体活性層）を介してソース・ドレイン間を流れる電流を、ゲート電極への印加電圧により制御する電界効果型トランジスタである。

図１は、現在、最も普及している「逆スタガード（inverted staggered）型」の薄膜トランジスタ素子１００の基本構造を示す側断面図である。図示の例の場合、ガラスや合成樹脂などの絶縁性材料からなる基板１１０上に、ゲート電極層１２０が形成され、その上にゲート絶縁層１３０が形成されている。この絶縁層１３０の上には、活性層として機能する半導体チャネル層１４０が形成され、更に、ソース電極層１５０およびドレイン電極層１６０が形成される。なお、半導体チャネル層１４０とソース電極層１５０およびドレイン電極層１６０との界面には、高濃度不純物拡散層１４１，１４２が設けられているが、これは、ソース・ドレイン電極と半導体活性層との間に良好なオーミック接触を確保するためである。

このような構造を有する薄膜トランジスタ素子１００では、ソース電極層１５０とドレイン電極層１６０との間に電圧を加えると、半導体チャネル層１４０を通して電流を流すことができ、その電流量をゲート電極層１２０に印加する電圧で制御することができる。

図示の例は、ソース・ドレイン電極層１５０，１６０と半導体チャネル層１４０とのオーミック接触部（高濃度不純物拡散層１４１，１４２の形成部）を、半導体チャネル層１４０の上面に形成した「トップコンタクト型」と呼ばれる構造であるが、このオーミック接触部を半導体チャネル層１４０の下面に形成した「ボトムコンタクト型」と呼ばれる構造も知られている。ただ、高濃度不純物拡散層１４１，１４２を、半導体チャネル層１４０の下面に形成する工程が必要になるため、製造プロセスは、より複雑にならざるを得ない。

各電極層１２０，１５０，１６０は、良好な導電率を有する導体材料であれば、どのような材料で構成してもかまわない。通常は、アルミニウム，モリブデン，タングステン，チタンなどの金属を各電極層として利用することが多いが、ＩＴＯなどの酸化物導電材料を電極層として用いる場合もある。一方、ゲート絶縁層１３０は、絶縁材料であれば、どのような材料で構成してもかまわないが、酸化シリコンや窒化シリコンなどのシリコン化合物が用いられることが多い。

また、半導体チャネル層１４０としては、通常、アモルファスシリコンやポリシリコンなどのシリコン系の半導体が利用されており、高濃度不純物拡散層１４１，１４２としては、これらシリコン系半導体にｎ型不純物を注入したｎ^＋拡散層などが利用されている。金属やＩＴＯなどからなるソース電極層１５０やドレイン電極層１６０と、シリコン系半導体からなる半導体チャネル層１４０との間に良好なオーミック接触を確保する上では、実用上、ｎ^＋拡散層などからなる高濃度不純物拡散層１４１，１４２が不可欠である。

一方、図２は、「順スタガード（staggered）型」として知られている薄膜トランジスタの基本構造を示す側断面図であり、図１に示すトランジスタの主要構造部を天地逆にした形態をなす。すなわち、ガラスや合成樹脂などの絶縁性材料からなる基板２１０上に、ソース電極層２２０およびドレイン電極層２３０が形成され、その上に、活性層として機能する半導体チャネル層２４０が形成され、更にその上に、ゲート絶縁層２５０およびゲート電極層２６０が形成されている。半導体チャネル層２４０とソース電極層２２０およびドレイン電極層２３０との界面には、良好なオーミック接触を確保するため、高濃度不純物拡散層２４１，２４２が設けられている。

この図２に示す例は、ソース・ドレイン電極層２２０，２３０と半導体チャネル層２４０とのオーミック接触部（高濃度不純物拡散層２４１，２４２の形成部）を、半導体チャネル層２４０の下面に形成した「ボトムコンタクト型」と呼ばれる構造であるが、このオーミック接触部を半導体チャネル層２４０の上面に形成した「トップコンタクト型」と呼ばれる構造も知られている。

＜＜＜ §２．本発明に係るトランジスタ素子の基本構造 ＞＞＞
ここでは、本発明に係る薄膜トランジスタの基本構造を説明する。§１で説明したとおり、一般的な薄膜トランジスタ素子には、基板上にソース電極およびドレイン電極を形成する「順スタガード型」と、基板上にゲート電極を形成する「逆スタガード型」の２通りの構造が知られている。本発明は、半導体チャネル層を介してソース・ドレイン間を流れる電流をゲート電極への印加電圧により制御するトランジスタ素子である点においては、従来の一般的な薄膜トランジスタ素子と同様であり、上記２通りの型のいずれについても適用可能である。

図３は、本発明を「逆スタガード型」の薄膜トランジスタ素子３００に適用した場合の基本構造を示す側断面図であり、図４は、その上面図である。図４に示す素子を切断線３−３に沿って切った断面が図３に相当する。図３に示すとおり、このトランジスタ素子３００は、少なくとも上面が絶縁性を有する基板３１０と、この基板上に形成されたゲート電極層３２０と、ゲート電極層３２０を含めた基板３１０上に形成されたゲート絶縁層３３０と、このゲート絶縁層３３０の上面に形成され、ソース電極層３４１、半導体チャネル層３４５、ドレイン電極層３４２として機能する電流路形成層３４０と、によって構成されている。

ここに示す例の場合、図４の上面図に示すとおり、ゲート電極層３２０は基板３１０の図の上下端まで伸びているが、これは図の上下に隣接する別なトランジスタ素子（図示されていない）のゲート電極層に連なる構造を採るためである。また、ソース電極層３４１は基板３１０の左端まで伸びており、ドレイン電極層３４２は基板３１０の右端まで伸びているが、これは図示されていない配線層に連なる構造を採るためである。本願明細書では、説明の便宜上、単一の薄膜トランジスタ素子の構造のみを示すが、実用上は、１枚の基板上に縦横マトリックス状に多数の薄膜トランジスタ素子が配置されることになり、必要に応じて、個々のトランジスタ素子の特定の電極層が相互に接続されることになる。もちろん、実際には、図示の構成要素の他に、個々の電極層に対する配線や、個々の電極層を覆う保護膜などが形成されることになるが、ここでは説明を省略する。

さて、図３および図４に示すトランジスタ素子において、基板３１０、ゲート電極層３２０、ゲート絶縁層３３０は、従来の一般的な薄膜トランジスタ素子で利用されている材料を利用して構成すればよい。具体的には、基板３１０としては、たとえば、ガラスや合成樹脂などの絶縁性基板を用意すればよい。また、ゲート電極層３２０としては、アルミニウム，モリブデン，タングステン，チタンなどの金属材料や、ＩＴＯ、ＩＺＯなどの酸化物導電材料を用いればよく、ゲート絶縁層３３０としては、シリコン酸化膜やシリコン窒化膜、あるいは酸化アルミニウムなどの一般的な絶縁材料を用いればよい。

本発明に係るトランジスタ素子の特徴は、電流路形成層３４０によって、ソース電極層３４１、ドレイン電極層３４２、半導体チャネル層３４５の３層を形成する点にある。すなわち、図示のとおり、電流路形成層３４０は、半導体チャネル層として機能する中央部３４５と、この中央部３４５の一方の側面に接し、ソース電極層として機能する第１の脇部３４１と、中央部３４５の他方の側面に接し、ドレイン電極層として機能する第２の脇部３４２と、を有している。

ゲート電極層３２０は、半導体チャネル層として機能する中央部３４５に電界を作用させる機能を果たし、ゲート絶縁層３３０は、ゲート電極３２０と中央部３４５（半導体チャネル層）との間を絶縁する機能を果たす。このトランジスタ素子では、ソース電極層３４１から半導体チャネル層３４５を通ってドレイン電極層３４２へと電流が流れ、電流路形成層３４０は、文字どおり、そのような電流路を形成する層状構造体として機能する。このような電流路を流れる電流量は、ゲート電極層３２０に加える電圧によって制御することができる。

本発明では、このトランジスタ素子に上述した働きをさせるため、電流路形成層３４０をインジウム・ガリウム・亜鉛の複合酸化物という特殊な材料によって構成している。電流路形成層３４０を、インジウム・ガリウム・亜鉛の複合酸化物という共通する材料によって構成しているにもかかわらず、その中央部３４５を半導体チャネル層（半導体活性層）として利用し、第１の脇部３４１をソース電極層として利用し、第２の脇部３４２をドレイン電極層として利用することができるのは、インジウム・ガリウム・亜鉛の複合酸化物が、酸素の含有量によって、半導体として機能したり、導体として機能したりする性質があるためである。

すなわち、中央部３４５を構成する複合酸化物の酸素分子の量は、半導体の性質を呈するのに適した量に設定されており、第１の脇部３４１および第２の脇部３４２を構成する複合酸化物の酸素分子の量は、導体の性質を呈するのに適した量に設定されている。このような酸素分子量の設定を行えば、導体としての性質を呈する第１の脇部３４１によりソース電極層を形成し、同じく導体としての性質を呈する第２の脇部３４２によりドレイン電極層を形成し、半導体としての性質を呈する中央部３４５により半導体チャネル層を形成することが可能になる。

一方、図５は、本発明を「順スタガード型」の薄膜トランジスタ素子４００に適用した場合の基本構造を示す側断面図であり、図６は、その上面図である。図６に示す素子を切断線５−５に沿って切った断面が図５に相当する。図５に示すとおり、このトランジスタ素子４００も、少なくとも上面が絶縁性を有する基板４１０と、この基板上に形成され、ソース電極層４４１、半導体チャネル層４４５、ドレイン電極層４４２として機能する電流路形成層４４０と、半導体チャネル層４４５の上面に形成されたゲート絶縁層４３０と、このゲート絶縁層４３０の上面に形成されたゲート電極層４２０と、によって構成されている。

ここに示す例の場合、図６の上面図に示すとおり、ソース電極層４４１は基板４１０の左端まで伸びており、ドレイン電極層４４２は基板４１０の右端まで伸びているが、これは図示されていない配線層に連なる構造を採るためである。また、ゲート電極層４２０は正方形状の電極になっているが、実際には、このゲート電極層４２０に対しては、何らかの配線が施される。本願明細書では、説明の便宜上、単一の薄膜トランジスタ素子の構造のみを示すが、実用上は、１枚の基板上に縦横マトリックス状に多数の薄膜トランジスタ素子が配置されることになり、必要に応じて、個々のトランジスタ素子の特定の電極層が相互に接続されることになる。もちろん、実際には、図示の構成要素の他に、個々の電極層に対する配線や、個々の電極層を覆う保護膜などが形成されることになるが、ここでは説明を省略する。

この図５および図６に示すトランジスタ素子においても、基板４１０、ゲート電極層４２０、ゲート絶縁層４３０は、従来の一般的な薄膜トランジスタ素子で利用されている材料を利用して構成すればよい。具体的には、基板４１０としては、たとえば、ガラスや合成樹脂などの絶縁性基板を用意すればよい。また、ゲート電極層４２０としては、アルミニウム，モリブデン，タングステン，チタンなどの金属材料や、ＩＴＯ、ＩＺＯなどの酸化物導電材料を用いればよく、ゲート絶縁層４３０としては、シリコン酸化膜やシリコン窒化膜、あるいは酸化アルミニウムなどの一般的な絶縁材料を用いればよい。

このトランジスタ素子４００においても、図示のとおり、電流路形成層４４０は、半導体チャネル層として機能する中央部４４５と、この中央部４４５の一方の側面に接し、ソース電極層として機能する第１の脇部４４１と、中央部４４５の他方の側面に接し、ドレイン電極層として機能する第２の脇部４４２と、を有しており、この電流路形成層４４０によって、ソース電極層４４１、ドレイン電極層４４２、半導体チャネル層４４５の３層が形成されている。

この電流路形成層４４０の組成および機能は、図３および図４に示す電流路形成層３４０と全く同様であり、インジウム・ガリウム・亜鉛の複合酸化物によって構成されている。そして、中央部４４５を構成する複合酸化物の酸素分子の量は、半導体の性質を呈するのに適した量に設定されており、第１の脇部４４１および第２の脇部４４２を構成する複合酸化物の酸素分子の量は、導体の性質を呈するのに適した量に設定されている。

したがって、このトランジスタ素子４００においても、導体としての性質を呈する第１の脇部４４１がソース電極層として機能し、同じく導体としての性質を呈する第２の脇部４４２がドレイン電極層として機能し、半導体としての性質を呈する中央部４４５が半導体チャネル層として機能することなる。また、ゲート電極層４２０は、半導体チャネル層として機能する中央部４４５に電界を作用させる機能を果たし、ゲート絶縁層４３０は、ゲート電極４２０と中央部４４５（半導体チャネル層）との間を絶縁する機能を果たす。

＜＜＜ §３．本発明に係るトランジスタ素子の製造方法の基本原理 ＞＞＞
さて、§２では、本発明を「逆スタガード型」の薄膜トランジスタ素子３００に適用した実施形態の構造（図３，図４）と、本発明を「順スタガード型」の薄膜トランジスタ素子４００に適用した実施形態の構造（図５，図６）とを説明した。ここでは、このような構造をもつトランジスタ素子を製造する基本原理を述べる。

いずれの実施形態についても、電流路形成層を形成するために共通のプロセスを適用することができる。図７は、この共通プロセスの前段階の状態を示す斜視図であり、図８は、この共通プロセスの後段階の状態を示す斜視図である。まず、図７に示すように、支持体５１０上に、インジウム・ガリウム・亜鉛の複合酸化物からなる層状構造体５００を形成する。続いて、この層状構造体５００の一部分に対して、酸素脱離もしくは酸素注入プロセスを実行することにより、図８に示すように、電流路形成層５４０を得る。

本発明を、図３，図４に示す「逆スタガード型」の薄膜トランジスタ素子３００に適用する場合であれば、基板３１０，ゲート電極層３２０，ゲート絶縁層３３０からなる構造物が、支持体５１０に相当し、層状構造体５００によって、電流路形成層３４０を構成することになる。また、図５，図６に示す「順スタガード型」の薄膜トランジスタ素子４００に適用する場合であれば、基板４１０が支持体５１０に相当し、層状構造体５００によって、電流路形成層４４０を構成することになる。

図７に示す層状構造体５００も、図８に示す電流路形成層５４０も、インジウム・ガリウム・亜鉛の複合酸化物からなる層である点に変わりはないが、図８に示す電流路形成層５４０では、各部の酸素含有量を制御する処理が施されている。このため、中央部５４５は半導体チャネル層として機能し、第１の脇部５４１はソース電極層として機能し、第２の脇部５４２はドレイン電極層として機能することになる。

インジウム・ガリウム・亜鉛の複合酸化物（Indium Gallium Zinc Oxide）は、インジウムの酸化物「Ｉｎ_２Ｏ_３」と、ガリウムの酸化物「Ｇａ_２Ｏ_３」と、亜鉛の酸化物「ＺｎＯ」と、を混在させたものであり、Ｉｎ，Ｇａ，Ｚｎの各分子数の比を、ｘ：ｙ：ｚ（ｘ，ｙ，ｚは、任意の正の数）とすれば、その基本組成は、「（Ｉｎ_２Ｏ_３）_ｘ／２（Ｇａ_２Ｏ_３）_ｙ／２（ＺｎＯ）_ｚ」なる式で示される。これを、各分子ごとの数を示す組成式で表せば、「（Ｉｎ）ｘ（Ｇａ）ｙ（Ｚｎ）ｚ（Ｏ）ｗ」となり、酸素の分子数ｗは、「ｗ＝（３／２）ｘ＋（３／２）ｙ＋ｚ」となる。

ただ、実際には、このような組成からなる層を形成すると、成膜条件にも依存するが、酸素欠損が生じた化合物が混在した状態になる。すなわち、実際に得られるインジウム・ガリウム・亜鉛の複合酸化物は、「（Ｉｎ）ｘ（Ｇａ）ｙ（Ｚｎ）ｚ（Ｏ）ｗ」（但し、ｗ＝（３／２）ｘ＋（３／２）ｙ＋ｚ−δ）なる組成から構成される。ここで、δは欠損酸素数である。本発明における「インジウム・ガリウム・亜鉛の複合酸化物」とは、このような酸素欠損が生じた化合物も含めた材質を意味し、以下、これを「ＩＧＺＯ」と略記することにする。この「ＩＧＺＯ」は、そもそも新たな酸化物半導体として注目された化合物であり、その半導体としての特性は、たとえば、「Kenji Nomura et a1. Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors. Nature 432, 488-491 (2004).」などの文献に報告されている。

この「ＩＧＺＯ」は、一般的なレジストの感光波長域の光に対して透明という特性を有しており、フォトリソグラフィ工程では、透明な半導体として取り扱うことが可能である。また、酸素欠損のない状態（上式において、δ＝０の状態）では絶縁体の性質を有しているが、酸素の欠損量が多くなると、徐々に半導体としての性質を呈してゆき、更に酸素の欠損量が多くなると、導体としての性質を呈する特性をもっている。すなわち、この「ＩＧＺＯ」を、酸素欠損量をδとして「（Ｉｎ）ｘ（Ｇａ）ｙ（Ｚｎ）ｚ（Ｏ）ｗ」（但し、ｗ＝（３／２）ｘ＋（３／２）ｙ＋ｚ−δ）なる式で表される化合物として捉えると、δ＝０では絶縁体の性質を呈するが、δの値が増加すると、徐々に半導体から導体としての性質を呈することになる。

図９は、「ＩＧＺＯ」からなる層における酸素欠損量δとキャリア濃度との関係を示すグラフである。図示のとおり、酸素が欠損すればする程（酸素濃度が低下すればするほど）、層内のキャリア濃度は高まり、導電率が向上することがわかる。しかも、この導電率の分布は、図９のグラフの横軸にも示したとおり、半導体から導体に至る範囲をカバーしている（図９のグラフに示す半導体および導体のハッチングパターンは、他の側断面図におけるハッチングパターンに対応している）。これは、「ＩＧＺＯ」からなる層において、酸素濃度を制御することができれば、半導体層を形成することも可能であり、導体層を形成することも可能であることを示している。

図８に示す電流路形成層５４０の場合、中央部５４５の酸素濃度を所定量に設定してやれば、半導体としての性質を呈することになり、第１の脇部５４１や第２の脇部５４２の酸素濃度をより低く設定してやれば、導体としての性質を呈することになる。すなわち、電流路形成層５４０を「（Ｉｎ）ｘ（Ｇａ）ｙ（Ｚｎ）ｚ（Ｏ）ｗ」（但し、ｗ＝（３／２）ｘ＋（３／２）ｙ＋ｚ−δであり、δは欠損酸素数）なる組成から構成し、中央部５４５の欠損酸素数δに対して、第１の脇部５４１および第２の脇部５４２の欠損酸素数δが大きくなるように設定すればよい。

図７に示す「ＩＧＺＯ」からなる層状構造体５００に基づいて、図８に示す電流路形成層５４０を形成するためには、次の３通りのいずれかの原理に基づく処理が可能である。

第１の原理に基づく方法は、図１０の上段の側断面図に示すように、まず、支持体上に、酸素分子量が半導体の性質を呈するのに適した量に設定された「ＩＧＺＯ」からなる層状構造体５０１（すなわち、全体が半導体からなる層５０１）を形成しておき、続いて、この層状構造体５０１を、中央部Ｃと、中央部Ｃの一方の側面に接する第１の脇部Ａと、中央部Ｃの他方の側面に接する第２の脇部Ｂと、に分け、第１の脇部Ａおよび第２の脇部Ｂに対して、酸素分子量が導体の性質を呈するのに適した量まで減少するように、酸素脱離プロセスを行う方法である。

一方、第２の原理に基づく方法は、図１１の上段の側断面図に示すように、まず、支持体上に、酸素分子量が導体の性質を呈するのに適した量に設定された「ＩＧＺＯ」からなる層状構造体５０２（すなわち、全体が導体からなる層５０２）を形成しておき、続いて、この層状構造体５０２を、中央部Ｃと、中央部Ｃの一方の側面に接する第１の脇部Ａと、中央部Ｃの他方の側面に接する第２の脇部Ｂと、に分け、中央部Ｃに対して、酸素分子量が半導体の性質を呈するのに適した量まで増加するように、酸素注入プロセスを行う方法である。

そして、第３の原理に基づく方法は、図１２の上段の側断面図に示すように、まず、支持体上に、酸素分子量が半導体と導体との中間的な性質を呈するのに適した量に設定された「ＩＧＺＯ」からなる層状構造体５０３（すなわち、全体が半導体と導体との中間的な性質をもった材料からなる層５０３）を形成しておき、続いて、この層状構造体５０３を、中央部Ｃと、中央部Ｃの一方の側面に接する第１の脇部Ａと、中央部Ｃの他方の側面に接する第２の脇部Ｂと、に分け、第１の脇部Ａおよび第２の脇部Ｂに対して、酸素分子量が導体の性質を呈するのに適した量まで減少するように、酸素脱離プロセスを行い、中央部Ｃに対して、酸素分子量が半導体の性質を呈するのに適した量まで増加するように、酸素注入プロセスを行う方法である。

いずれの原理に基づく方法を採っても、結果的に、図１０〜図１２の下段の側断面図に示されているように、ソース電極層として機能する第１の脇部５４１と、ドレイン電極層として機能する第２の脇部５４２と、半導体チャネル層として機能する中央部５４５と、を有する電流路形成層５４０が得られることになる。

結局、本発明を図３に示す「逆スタガード型」の薄膜トランジスタ素子３００に適用する場合は、次のような各段階を実行すればよい。まず、少なくとも上面が絶縁性を有する基板３１０上に、ゲート電極層３２０を形成する第１の段階を行い、次に、このゲート電極層３２０を含めた基板３１０上に、ゲート絶縁層３３０を形成する第２の段階を行う。続いて、ゲート絶縁層３３０の上面に、「ＩＧＺＯ」からなる層状構造体（図７に示す層状構造体５００）を形成する第３の段階を実行する。この場合、層状構造体５００は、基板３１０上に、他の層を介して間接的に形成されていることになる。更に、この層状構造体５００の所定部分に対して、酸素脱離プロセスもしくは酸素注入プロセス、またはその双方を行う第４の段階を実行すれば、層状構造体５００は、図３に示す電流路形成層３４０に変化し、ソース電極層３４１、半導体チャネル層３４５、ドレイン電極層３４２を形成することができる。

一方、本発明を図５に示す「順スタガード型」の薄膜トランジスタ素子４００に適用する場合は、次のような各段階を実行すればよい。まず、少なくとも上面が絶縁性を有する基板４１０上に、「ＩＧＺＯ」からなる層状構造体（図７に示す層状構造体５００）を形成する第１の段階を行う。この場合、層状構造体５００は、基板４１０上に直接形成されることになる。次に、この層状構造体５００の所定部分に対して、酸素脱離プロセスもしくは酸素注入プロセス、またはその双方を行う第２の段階を実行すれば、層状構造体５００は、図５に示す電流路形成層４４０に変化し、ソース電極層４４１、半導体チャネル層４４５、ドレイン電極層４４２を形成することができる。そこで、続いて、半導体チャネル層４４５の上面にゲート絶縁層４３０を形成する第３の段階と、このゲート絶縁層４３０の上面にゲート電極層４２０を形成する第４の段階と、を実行すればよい。

このように、本発明に係るトランジスタ素子では、「ＩＧＺＯ」からなる電流路形成層３４０，４４０という単一の層構造によって、ソース電極層、ドレイン電極層、半導体チャネル層の３層を形成することができるため、層構成を極めて単純化することが可能になる。実際、図示のとおり、段差や凹凸の少ない平坦な構造が得られることになる。一般に、多層構造をとるデバイスの場合、できるだけ平坦な構造にすることは、配線の断線障害などの発生リスクを低減させるメリットが得られる。特に、有機ＥＬ、液晶パネル、電子ペーパーなどに利用する薄膜トランジスタ素子の場合、凹凸の少ない平坦な構造は非常に有利である。

このように３層を平坦な構成にすることができたのは、３層すべてが「ＩＧＺＯ」という共通材料からなるためである。たとえば、図３に示す電流路形成層３４０では、ソース電極層３４１と半導体チャネル層３４５との界面や、半導体チャネル層３４５とドレイン電極層３４２との界面が、基板３１０の主面に対して垂直な壁になっている。それにもかかわらず、これらの界面では、良好なオーミック接触を確保することができる。その理由は、電流路形成層３４０が、そもそも「ＩＧＺＯ」からなる単一の層として成膜されているためである。もともと、単一の層として成膜されているため、「ＩＧＺＯ」の基本構造体として見れば、上記界面に不連続性は生じず、オーミック接触がそのまま維持されるのである。ただ、酸素濃度分布に差が生じるため、各部における電気的な振る舞いが、導体になったり、半導体になったりする違いが生じるのである。

このように、本発明に係るトランジスタ素子は、層構成が非常に単純化されるため、その製造プロセスも非常に単純化される。特に、フォトリソグラフィの技術を利用して個々の層を形成する場合、１枚のフォトマスクで、ソース電極層、ドレイン電極層、半導体チャネル層の３層を形成することができるため、フォトマスクの位置合わせ誤差に起因して生じる様々な問題（たとえば、寄生容量の発生）を回避することが可能になる。また、真空チャンバ内で行うプロセスを考えた場合、ソース電極層、ドレイン電極層、半導体チャネル層の３層を、１回の成膜で形成される同一の層状構造体を用いて構成できるため、作業の工程を大幅に短縮することができる。

また、「ＩＧＺＯ」という材料のもつ特性により、次のような付随的な効果も得られることになる。第１に、「ＩＧＺＯ」からなる層を成膜する工程は、ポリシリコンを成膜する工程よりも容易である。通常、ポリシリコン層を形成する場合、まず、アモルファスシリコン層を形成し、その後、高温処理を施して、これをポリシリコン化する方法が採られる。これに対して、「ＩＧＺＯ」からなる層は、真空チャンバ内に材料となるインジウム，ガリウム，亜鉛を用意し、アルゴンおよび酸素の混合ガスを導入して、一般的なスパッタリング法を実行することによって、比較的簡単に成膜することが可能である。

そして、第２に、前述したとおり、「ＩＧＺＯ」は、一般的なレジストの感光波長域の光に対して透明であるため、フォトリソグラフィ工程では、透明な半導体として取り扱うことが可能である。これは、様々な露光処理を行う場合に、「ＩＧＺＯ」が遮光層として弊害を及ぼさないことを意味する。たとえば、ゲート電極層をマスクとして利用し、自己整合性をもったフォトリソグラフィ工程を行うような場合でも、「ＩＧＺＯ」の存在は何ら障害にはならない。

第３に、酸素欠損を生じさせることにより導体となった「ＩＧＺＯ」の層は、導電率が非常に高くなるため、ソース電極層やドレイン電極層として利用した場合でも、一般の金属と比べても遜色のない配線層として機能する。従来から、ポリシリコンのｎ^＋拡散層やｐ^＋拡散層などを配線として利用する例も知られているが、ポリシリコンの抵抗率を低下させることは技術的な困難を伴うことが多い。導体となった「ＩＧＺＯ」の層は、ポリシリコンのｎ^＋拡散層やｐ^＋拡散層などに比べて、極めて導電性が高く、ソース電極層やドレイン電極層として利用しても何ら問題はない。

＜＜＜ §４．層形成の具体的な実施例 ＞＞＞
前掲の§３では、本発明に係るトランジスタ素子の製造方法の基本原理を説明した。ここでは、この基本原理に基づいて基板上に個々の層を形成する具体的な方法を、その実例に基づいてを説明する。

(1) 層状構造体５００の具体的な成膜方法
電流路形成層３４０，４４０の元になる層状構造体５００は、「ＩＧＺＯ」からなる層であり前述したとおり、一般的なスパッタリング法を実行することによって、比較的簡単に成膜することが可能である。以下に、具体的な成膜例を挙げておく。

まず、真空チャンバ内に、支持体５１０を、材料となるインジウム，ガリウム，亜鉛を含むターゲット（直径１００ｍｍの円盤）とともに収容し、投入電力５００ＷでＲＦマグネトロンスパッタ法を行った。真空チャンバ内の圧力を０．２Ｐａとし、アルゴンガスを１００ｓｃｃｍ、酸素ガスを１０ｓｃｃｍという条件でチャンバ内に導入し、７分間の成膜を行ったところ、約１００ｎｍの厚みの「ＩＧＺＯ」からなる層状構造体５００が得られた。上記条件では、得られた層は、半導体の性質を呈するものとなったが、酸素ガスの導入量を減らせば導体の性質を呈する層を形成することができる。たとえば、酸素ガスの導入量を５ｓｃｃｍ以下にすれば、配線層として利用するのに十分な導電性をもった導体層が得られる。

なお、得られる層内の酸素欠損量は、酸素ガスの導入量だけでなく、真空チャンバ内の圧力にも依存するので、実用上は、試行錯誤により、最適な成膜条件を決定するのが好ましい。また、上記方法で半導体と導体との中間的な性質を呈する層状構造体５００を得た後、後述する「(2) 酸素脱離の具体的な方法」を成膜層全体に対して行えば、層全体を導体化することができ、後述する「(3) 酸素注入の具体的な方法」を成膜層全体に対して行えば、層全体を半導体化することができる。

(2) 酸素脱離プロセスの具体的な方法
ここでは、図１０に示す原理に基づいて、酸素分子量が半導体の性質を呈するのに適した量に設定された「ＩＧＺＯ」からなる層状構造体５０１における第１の脇部Ａおよび第２の脇部Ｂに対して、酸素脱離プロセスを行う具体的な方法のいくつかを例示する（もちろん、この方法は、図１２に示す原理に基づく酸素脱離にも利用可能である）。

第１の方法は、熱処理により酸素を脱離させる方法である。具体的には、図１３の側断面図に示すように、「ＩＧＺＯ」からなる層状構造体５０１の中央部Ｃの露出面に被覆層６１０を形成して被覆し、層状構造体５０１に熱を加えることにより、第１の脇部Ａおよび第２の脇部Ｂの露出面から酸素を脱離させればよい。被覆層６１０としては、熱処理による影響を受けない材料を用いるようにする（一般的なレジスト層だと耐熱性に欠けるため、たとえば、酸化シリコンなどの無機膜が好ましい）。

発明者が行った実験では、真空チャンバ内に層状構造体５０１を収容し、チャンバ内を０．１気圧程度の圧力に維持し、３００°Ｃで３０分程度の熱処理を行ったところ、露出面から酸素を脱離させ、第１の脇部Ａおよび第２の脇部Ｂを導体化することができた。もっとも、熱処理の温度は２００°Ｃ以上であれば十分であり、大気中で加熱を行ってもかまわない。ただ、安定して酸素欠損を生じさせるために、実用上は、真空チャンバ内で加熱を行うのが好ましい。また、加熱温度が５００°Ｃを越えると、「ＩＧＺＯ」が結晶化して特性に大きな変化が生じてしまう可能性があるので、熱処理を行う場合、その温度の上限は５００°Ｃとする必要がある。

第２の方法は、プラズマ処理により酸素を脱離させる方法である。具体的には、図１４の側断面図に示すように、「ＩＧＺＯ」からなる層状構造体５０１の中央部Ｃの露出面に被覆層６１０を形成して被覆し、層状構造体５０１を酸素脱離作用のあるプラズマに晒すことにより、第１の脇部および第２の脇部の露出面から酸素を脱離させればよい。被覆層６１０としては、一般的なレジスト層や酸化シリコンなどの無機膜を用いることができる。ただ、酸化シリコンによる被覆層６１０をスパッタ法などで形成する場合は、成膜時におけるプラズマの影響を考慮する必要がある。

発明者が行った実験では、真空チャンバ内に層状構造体５０１を収容し、チャンバ内を０．２Ｐａの圧力に維持し、アルゴンガスを１００ｓｃｃｍという条件でチャンバ内に導入し、投入電力３００Ｗ（ＲＦ）でプラズマ状態とし、１分間のプラズマ処理を行ったところ、露出面から酸素を脱離させ、第１の脇部Ａおよび第２の脇部Ｂを導体化することができた。もちろん、この他にも、様々なプラズマ処理によって、「ＩＧＺＯ」層から酸素を脱離させることが可能である。

第３の方法は、紫外光の照射処理により酸素を脱離させる方法である。「ＩＧＺＯ」は、紫外光を吸収する性質を有し、紫外光の照射により酸素を脱離させることが可能である。そこで、図１５の側断面図に示すように、「ＩＧＺＯ」からなる層状構造体５０１の上面に、中央部Ｃの領域を遮蔽するフォトマスク６２０（たとえば、石英ガラス上に遮蔽層を形成したマスク）を配置し、上方から紫外光を照射すればよい。紫外光の照射を受けた第１の脇部および第２の脇部は、酸素が脱離して導体化することになる。

なお、紫外光を長時間照射すると、光エネルギーが熱エネルギーに変わり、熱が層内に伝導して酸素の脱離を誘発することになるので、紫外光の照射を受けていない中央部Ｃの領域からも酸素が脱離してしまう可能性がある。したがって、実際には、光源から照射される光のエネルギー、層状構造体５０１の厚み、熱容量、熱拡散係数、酸素脱離領域／非脱離領域に必要な解像度（通常は、数μｍ程度）、などのファクターを考慮して、最適な照射時間を決定する必要がある。

発明者は、このような紫外光の照射処理を行う上での最適な光源は、パルスレーザであると考えている。特に、短パルスで強力な紫外光を発生させるエキシマレーザは最適な光源である。たとえば、ＸｅＣｌエキシマレーザや、ＫｒＦエキシマレーザなどは、数十ｎｓｅｃ程度の非常に短いパルス幅をもつ紫外光を照射可能な光源であり、本発明における酸素脱離処理に用いるのに最適である。実用上、２００ｍＪ／ｃｍ^２程度の照射エネルギー密度が得られれば、十分な酸素脱離処理が可能である。

なお、フォトマスク６２０は、層状構造体５０１の上面に密着して配置するようにしてもよいので、層状構造体５０１上に形成した何らかの遮光層をフォトマスクとして利用してもよい。あるいは、レーザ光の光径をビームエクスパンダーなどの光学系で拡大して利用する場合であれば、光路の途中に、拡大率を考慮した大きさのフォトマスクを配置してもかまわない。要するに、層状構造体５０１の第１の脇部表面および第２の脇部表面に対して、紫外光を照射することにより、第１の脇部および第２の脇部から酸素を脱離させることができれば、どのようなマスクを用いてもかまわない。

(3) 酸素注入プロセスの具体的な方法
ここでは、図１１示す原理に基づいて、酸素分子量が導体の性質を呈するのに適した量に設定された「ＩＧＺＯ」からなる層状構造体５０２における中央部Ｃに対して、酸素注入プロセスを行う具体的な方法のいくつかを例示する（もちろん、この方法は、図１２に示す原理に基づく酸素注入にも利用可能である）。

第１の方法は、酸素イオンの照射により酸素を注入させる方法である。具体的には、図１６の側断面図に示すように、「ＩＧＺＯ」からなる層状構造体５０２の第１の脇部Ａおよび第２の脇部Ｂの露出面に被覆層６３０を形成して被覆し、層状構造体５０２に対して酸素イオンを照射することにより、中央部Ｃに酸素を注入すればよい。具体的には、真空チャンバ内に酸素イオンＯ^＋を照射する機能をもったイオン銃を用意し、たとえば、加速電圧５ｋｅＶ、イオン密度１０^１３個／ｃｍ^２程度で照射を行えば、露出面から酸素を注入し、中央部Ｃを半導体化することができる。

第２の方法は、プラズマ処理により酸素を注入方法である。具体的には、やはり図１６の側断面図に示すように、「ＩＧＺＯ」からなる層状構造体５０２の第１の脇部Ａおよび第２の脇部Ｂの露出面に被覆層６３０を形成して被覆した上で、層状構造体５０２を酸素注入作用のあるプラズマ（たとえば、酸素プラズマ）に晒すことにより、中央部Ｃに酸素を注入すればよい。

発明者が行った実験では、真空チャンバ内に層状構造体５０２を収容し、チャンバ内の圧力を１３３Ｐａに維持し、層状構造体５０２の温度を１００°Ｃに維持し、酸素ガスを２０ｓｃｃｍという条件でチャンバ内に導入し、投入電力５００Ｗで酸素をプラズマ状態とし、３０分間のプラズマ処理を行ったところ、露出面である中央部Ｃから酸素を注入し、半導体化することができた。このとき、プラズマ発生用の電極としては、基本的には、一般的な平行平板型の電極を用いたが、プラズマダメージを低減する目的で、グリッド電極を付加した３極管方式を採用することにした。なお、酸素の拡散を促進する効果のみに着目すると、処理温度は高ければ高いほど良いが、あまり温度が高くなると、前述した熱処理による効果によって酸素の脱離が生じるようになるので逆効果である。したがって、処理温度は１００°Ｃ前後に設定するのが好ましい。

３，５：切断線
１００：逆スタガード型の薄膜トランジスタ素子
１１０：ガラス基板
１２０：ゲート電極層
１３０：ゲート絶縁層
１４０：半導体チャネル層
１４１，１４２：高濃度不純物拡散層
１５０：ソース電極層
１６０：ドレイン電極層
２００：順スタガード型の薄膜トランジスタ素子
２１０：ガラス基板
２２０：ソース電極層
２３０：ドレイン絶縁層
２４０：半導体チャネル層
２４１，２４２：高濃度不純物拡散層
２５０：ゲート絶縁層
２６０：ゲート電極層
３００：逆スタガード型の薄膜トランジスタ素子
３１０：ガラス基板
３２０：ゲート電極層
３３０：ゲート絶縁層
３４０：電流路形成層
３４１：第１の脇部（ソース電極層）
３４２：第２の脇部（ドレイン電極層）
３４５：中央部（半導体チャネル層）
４００：順スタガード型の薄膜トランジスタ素子
４１０：ガラス基板
４２０：ゲート電極層
４３０：ゲート絶縁層
４４０：電流路形成層
４４１：第１の脇部（ソース電極層）
４４２：第２の脇部（ドレイン電極層）
４４５：中央部（半導体チャネル層）
５００：層状構造体（ＩＧＺＯ）
５０１：層状構造体（半導体の性質を呈するＩＧＺＯ）
５０２：層状構造体（導体の性質を呈するＩＧＺＯ）
５０３：層状構造体（半導体と導体との中間的な性質を呈するＩＧＺＯ）
５１０：支持体
５４０：電流路形成層（ＩＧＺＯ）
５４１：第１の脇部（ソース電極層）
５４２：第２の脇部（ドレイン電極層）
５４５：中央部（半導体チャネル層）
６１０：被覆層
６２０：フォトマスク
６３０：被覆層
Ａ：第１の脇部
Ｂ：第２の脇部
Ｃ：中央部

Claims (7)

1. 半導体チャネル層を介してソース・ドレイン間を流れる電流をゲート電極への印加電圧により制御するトランジスタ素子を製造する方法であって、
   酸素分子量が半導体と導体との中間的な性質を呈するのに適した量に設定されたインジウム・ガリウム・亜鉛の複合酸化物からなる層状構造体を、基板上に直接、もしくは他の層を介して間接的に形成する段階と、
   前記層状構造体を、中央部と、前記中央部の一方の側面に接する第１の脇部と、前記中央部の他方の側面に接する第２の脇部と、に分け、前記第１の脇部および前記第２の脇部に対して、酸素分子量が導体の性質を呈するのに適した量まで減少するように、酸素脱離プロセスを行い、前記中央部に対して、酸素分子量が半導体の性質を呈するのに適した量まで増加するように、酸素注入プロセスを行う段階と、
   を有し、
   前記中央部により半導体チャネル層を形成し、前記第１の脇部によりソース電極層を形成し、前記第２の脇部によりドレイン電極層を形成することを特徴とするトランジスタ素子の製造方法。
2. 請求項１に記載のトランジスタ素子の製造方法において、
   酸素脱離プロセスを行う際に、層状構造体の中央部の露出面に被覆層を形成して被覆し、層状構造体に熱を加えることにより、第１の脇部および第２の脇部の露出面から酸素を脱離させることを特徴とするトランジスタ素子の製造方法。
3. 請求項１に記載のトランジスタ素子の製造方法において、
   酸素脱離プロセスを行う際に、層状構造体の中央部の露出面に被覆層を形成して被覆した上で、層状構造体を酸素脱離作用のあるプラズマに晒すことにより、第１の脇部および第２の脇部の露出面から酸素を脱離させることを特徴とするトランジスタ素子の製造方法。
4. 請求項１に記載のトランジスタ素子の製造方法において、
   酸素脱離プロセスを行う際に、層状構造体の第１の脇部表面および第２の脇部表面に対して、紫外光を照射することにより、第１の脇部および第２の脇部から酸素を脱離させることを特徴とするトランジスタ素子の製造方法。
5. 半導体チャネル層を介してソース・ドレイン間を流れる電流をゲート電極への印加電圧により制御するトランジスタ素子を製造する方法であって、
   酸素分子量が半導体の性質を呈するのに適した量に設定されたインジウム・ガリウム・亜鉛の複合酸化物からなる層状構造体を、基板上に直接、もしくは他の層を介して間接的に形成する段階と、
   前記層状構造体を、中央部と、前記中央部の一方の側面に接する第１の脇部と、前記中央部の他方の側面に接する第２の脇部と、に分け、前記第１の脇部および前記第２の脇部に対して、酸素分子量が導体の性質を呈するのに適した量まで減少するように、酸素脱離プロセスを行う段階と、
   を有し、
   前記中央部により半導体チャネル層を形成し、前記第１の脇部によりソース電極層を形成し、前記第２の脇部によりドレイン電極層を形成するようにし、
   前記酸素脱離プロセスを行う際に、前記層状構造体の前記第１の脇部表面および前記第２の脇部表面に対して、紫外光を照射することにより、前記第１の脇部および前記第２の脇部から酸素を脱離させることを特徴とするトランジスタ素子の製造方法。
6. 請求項１〜５のいずれかに記載のトランジスタ素子の製造方法において、
   少なくとも上面が絶縁性を有する基板上に、ゲート電極層を形成する第１の段階と、
   前記ゲート電極層を含めた前記基板上に、ゲート絶縁層を形成する第２の段階と、
   前記ゲート絶縁層の上面に、インジウム・ガリウム・亜鉛の複合酸化物からなる層状構造体を形成する第３の段階と、
   前記層状構造体の所定部分に対して、酸素脱離プロセスもしくは酸素注入プロセスを行い、ソース電極層、半導体チャネル層、ドレイン電極層を形成する第４の段階と、
   を有することを特徴とするトランジスタ素子の製造方法。
7. 請求項１〜５のいずれかに記載のトランジスタ素子の製造方法において、
   少なくとも上面が絶縁性を有する基板上に、インジウム・ガリウム・亜鉛の複合酸化物からなる層状構造体を形成する第１の段階と、
   前記層状構造体の所定部分に対して、酸素脱離プロセスもしくは酸素注入プロセスを行い、ソース電極層、半導体チャネル層、ドレイン電極層を形成する第２の段階と、
   前記半導体チャネル層の上面にゲート絶縁層を形成する第３の段階と、
   前記ゲート絶縁層の上面にゲート電極層を形成する第４の段階と、
   を有することを特徴とするトランジスタ素子の製造方法。

Images