DE102020133578A1

DE102020133578A1 - Passivierungsschichten für Dünnfilmtransistoren und Fertigungsverfahren

Info

Publication number: DE102020133578A1
Application number: DE102020133578.4A
Authority: DE
Inventors: Abhishek A. Sharma; Arnab SEN GUPTA; Travis W. LaJoie; Sarah ATANASOV; Chieh-Jen Ku; Bernhard Sell; Noriyuki Sato; Van Le; Matthew Metz; Hui Jae Yoo; Pei-Hua Wang
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2020-06-26
Filing date: 2020-12-15
Publication date: 2021-12-30
Also published as: US11955560B2; US20210408291A1

Abstract

Eine Dünnfilmtransistor(TFT)-Struktur beinhaltet eine Gate-Elektrode, eine Gate-Dielektrikum-Schicht auf der Gate-Elektrode, eine Kanalschicht, die ein Halbleitermaterial mit einer ersten Polarität beinhaltet, auf der Gate-Dielektrikumschicht. Die TFT-Struktur beinhaltet auch einen Mehrschichtmaterialstapel auf der Kanalschicht gegenüber der Gate-Dielektrikum-Schicht, ein Zwischenschichtdielektrikum(ILD)-Material über dem Mehrschichtmaterialstapel und jenseits einer Seitenwand der Kanalschicht. Die TFT-Struktur beinhaltet ferner Source- und Drain-Kontakte durch das Zwischenschichtdielektrikummaterial und in Kontakt mit der Kanalschicht, wobei der Mehrschichtmaterialstapel eine Barriereschicht, die Sauerstoff und ein Metall beinhaltet, in Kontakt mit der Kanalschicht beinhaltet, wobei die Barriereschicht eine zweite Polarität aufweist. Eine Versiegelungsmittelschicht befindet sich in Kontakt mit der Barriereschicht, wobei die Versiegelungsmittelschicht und das ILD eine unterschiedliche Zusammensetzung aufweisen.

Description

HINTERGRUND
Hochleistungstransistoren können andere Materialien als Silicium für den Kanal nutzen. Solche Transistoren können Beschränkungen zum Reduzieren eines Widerstands zwischen Drain und Gate zum Beispiel während des Betriebs aufweisen.
Daher gibt es einen andauernden Bedarf an Transistoren mit reduziertem Aus-Zustand-Strom und erhöhten Ansteuerungsstrom in dem Ein-Zustand. Die vorliegenden Verbesserungen werden in Hinblick auf diese und andere Überlegungen benötigt. Solche Verbesserungen können kritisch werden, da der Wunsch nach verbesserter Transistorleistungsfähigkeit sich weiter verbreitet.
Figurenliste

1A veranschaulicht eine Querschnittsansicht eines Transistors mit Back-Gate, der einen Mehrschichtmaterialstapel mit einer Barriereschicht beinhaltet, gemäß einer Ausführungsform der vorliegenden Offenbarung.
1B veranschaulicht eine Querschnittsansicht eines Transistors, bei dem die Barriereschicht ferner eine Ätzstoppschicht beinhaltet, gemäß einer Ausführungsform der vorliegenden Offenbarung.
1C veranschaulicht eine Querschnittsansicht eines Transistors, bei dem der Mehrschichtmaterialstapel ferner eine dielektrische Schicht beinhaltet, gemäß einer Ausführungsform der vorliegenden Offenbarung.
2 veranschaulicht eine Querschnittsansicht eines Transistors, der ein Gate oberhalb einer Kanalpassivierungsschicht beinhaltet, gemäß einer Ausführungsform der vorliegenden Offenbarung.
3 veranschaulicht ein Flussdiagramm eines Verfahrens zum Fertigen eines Transistors mit einem oder mehreren in 1A veranschaulichten Merkmalen gemäß einer Ausführungsform der vorliegenden Offenbarung.
4A veranschaulicht eine Querschnittsansicht einer Elektrode, die in einem Dielektrikum oberhalb eines Substrats gebildet ist, und einer Gate-Dielektrikum-Schicht, die auf der Elektrode gebildet ist.
4B veranschaulicht die Struktur aus 4A anschließend an die Bildung eines Materialschichtstapels einschließlich eines Dünnfilmtransistor(TFT)-Kanals auf dem TFT-Kanal gemäß einer Ausführungsform der vorliegenden Offenbarung.
4C veranschaulicht die Struktur aus 4B anschließend an den Prozess des Strukturierens des Materialschichtstapels, um einen strukturierten Stapel zu bilden.
4D veranschaulicht eine Querschnittsansicht der Struktur aus 4C anschließend an die Bildung einer dielektrischen Schicht auf dem strukturierten Stapel und anschließend an die Bildung einer Maske auf der dielektrischen Schicht einschließlich mehrerer Öffnungen.
4E veranschaulicht die Struktur aus 4D anschließend an die Bildung von Öffnungen in der dielektrischen Schicht und das Ätzen von Teilen des strukturierten Blocks, um die Kanalschicht freizulegen.
4F veranschaulicht die Struktur aus 4E anschließend an die Bildung von Metallisierungsstrukturen auf der Kanalschicht in den Öffnungen.
5A veranschaulicht eine Querschnittsansicht eines Speicherelements, das eine Resistiver-Direktzugriffsspeicher(RRAM)-Vorrichtung beinhaltet.
5B ist eine Querschnittsveranschaulichung einer Magnettunnelübergangvorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung.
5C ist eine Querschnittsveranschaulichung einer Resistiver-Direktzugriffsspeicher-Vorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung.
6 veranschaulicht eine Rechenvorrichtung gemäß Ausführungsformen der vorliegenden Offenbarung.
7 veranschaulicht eine Integrierter-Schaltkreis(IC)-Struktur, die eine oder mehrere Ausführungsformen der Offenbarung beinhaltet.

BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
Passivierungsschichten für Transistoren und Fertigungsverfahren sind beschrieben. In der folgenden Beschreibung werden zahlreiche spezielle Einzelheiten, wie etwa strukturelle Schemata und ausführliche Fertigungsverfahren, dargelegt, um ein umfassendes Verständnis von Ausführungsformen der vorliegenden Offenbarung zu vermitteln. Es versteht sich für einen Fachmann, dass Ausführungsformen der vorliegenden Offenbarung ohne diese speziellen Einzelheiten umgesetzt werden können. In anderen Fällen werden allgemein bekannte Merkmale, wie etwa Transistoroperationen und Schaltoperationen, die mit einem eingebetteten Speicher assoziiert sind, weniger ausführlich beschrieben, um die Ausführungsformen der vorliegenden Offenbarung nicht unnötig zu verschleiern. Außerdem versteht es sich, dass die verschiedenen Ausführungsformen, die in den Figuren gezeigt sind, veranschaulichende Repräsentationen sind und nicht notwendigerweise maßstabsgetreu gezeichnet sind.
In manchen Fällen sind in der folgenden Beschreibung wohlbekannte Verfahren und Vorrichtungen in Blockdiagrammform anstatt in allen Einzelheiten gezeigt, um zu vermeiden, dass die vorliegende Offenbarung unklar gemacht wird. Durch diese Beschreibung hindurch bedeutet eine Bezugnahme auf „eine Ausführungsform“ oder „irgendwelche Ausführungsformen“, dass ein bestimmtes Merkmal, eine bestimmte Struktur, eine bestimmte Funktion oder eine bestimmte Charakteristik, das bzw. die in Verbindung mit der Ausführungsform beschrieben wird, in wenigstens einer Ausführungsform dieser Offenbarung enthalten ist. Somit beziehen sich die Erscheinungen der Phrase „bei einer Ausführungsform“ oder „irgendwelchen Ausführungsformen“ an verschiedenen Stellen durch diese Spezifikation hindurch nicht notwendigerweise auf dieselbe Ausführungsform der Offenbarung. Darüber hinaus können die speziellen Merkmale, Strukturen, Funktionen oder Charakteristiken in einer oder mehreren Ausführungsformen auf eine beliebige geeignete Art und Weise kombiniert werden. Eine erste Ausführungsform kann zum Beispiel überall dort mit einer zweiten Ausführungsform kombiniert werden, wo sich die mit den beiden Ausführungsformen assoziierten bestimmten Merkmale, Strukturen, Funktionen oder Charakteristiken nicht gegenseitig ausschließen.
So, wie sie in der Beschreibung und in den angehängten Ansprüchen verwendet werden, sollen die Singularformen „ein“, „eine“ und „der/die/das“ auch die Pluralformen umfassen, es sei denn, dass der Zusammenhang eindeutig etwas anderes angibt. Es versteht sich auch, dass sich der wie hier verwendete Ausdruck „und/oder“ auf beliebige und alle möglichen Kombinationen von einem oder mehreren der assoziierten aufgelisteten Elemente bezieht und diese einschließt.
Die Begriffe „gekoppelt“ und „verbunden“ können hier zusammen mit deren Ableitungen zum Beschreiben funktioneller oder struktureller Beziehungen zwischen Komponenten verwendet werden. Es versteht sich, dass diese Begriffe nicht als Synonyme füreinander gedacht sind. Stattdessen kann „verbunden“ bei bestimmten Ausführungsformen verwendet werden, um anzugeben, dass sich zwei oder mehr Elemente in direktem physischen, optischen oder elektrischen Kontakt miteinander befinden. „Gekoppelt“ kann verwendet werden, um anzugeben, dass sich zwei oder mehr Elemente in entweder direktem oder indirektem (mit anderen dazwischenliegenden Elementen) physischen oder elektrischen Kontakt miteinander befinden und/oder dass die zwei oder mehr Elemente zusammenwirken oder miteinander interagieren (z. B. wie in einer Beziehung von Ursache und Wirkung).
Die Begriffe „über“, „unter“, „zwischen“ und „auf“ beziehen sich, wie hier verwendet, auf eine relative Position einer Komponente oder eines Materials mit Bezug auf andere Komponenten oder Materialien, wenn derartige physische Beziehungen nennenswert sind. Im Zusammenhang mit Materialien kann zum Beispiel ein Material oder Material, das über oder unter einem anderen angeordnet ist, direkt in Kontakt stehen oder ein oder mehrere dazwischenliegende Materialien aufweisen. Zudem kann sich ein Material, das zwischen zwei Materialien angeordnet ist, direkt in Kontakt mit den zwei Schichten befinden oder kann eine oder mehrere dazwischenliegende Schichten aufweisen. Im Gegensatz dazu befindet sich ein erstes Material „auf“ einem zweiten Material in direktem Kontakt mit diesem zweiten Material/Material. Ähnliche Unterscheidungen sind in Zusammenhang mit Komponentenbaugruppen zu treffen. Wie durch diese Beschreibung hinweg und in den Ansprüchen verwendet, kann eine Auflistung von Elementen, die durch den Ausdruck „wenigstens eine/einer/eines von“ oder „ein/einer/eines oder mehrere von“ verbunden sind, eine beliebige Kombination der aufgelisteten Elemente bedeuten.
Der Begriff „angrenzend“ bezieht sich hier allgemein auf eine Position eines Gegenstands, der sich neben (z. B. unmittelbar neben oder nahe dazu mit einem oder mehreren Gegenständen dazwischen) oder benachbart zu einem anderen Gegenstand (z. B. daran anliegend) befindet.
Der Begriff „Signal“ kann sich auf wenigstens ein Stromsignal, Spannungssignal, magnetisches Signal oder Daten-/Taktsignal beziehen. Die Bedeutung von „ein“, „eine“ und „der/die/das“ schließt Pluralbezüge ein. Die Bedeutung von „in“ schließt „in“ und „auf“ ein.
Der Begriff „Vorrichtung“ kann sich allgemein auf eine Einrichtung gemäß dem Kontext der Verwendung dieses Begriffs beziehen. Beispielsweise kann eine Vorrichtung auf einen Stapel von Schichten oder Strukturen, eine einzelne Struktur oder Schicht, eine Verbindung verschiedener Strukturen mit aktiven und/oder passiven Elementen usw. verweisen. Im Allgemeinen ist eine Vorrichtung eine dreidimensionale Struktur mit einer Ebene entlang der x-y-Richtung und einer Höhe entlang der z-Richtung eines kartesischen x-y-z-Koordinatensystems. Die Ebene der Vorrichtung kann auch die Ebene einer Einrichtung sein, die die Vorrichtung umfasst.
Wie durch diese Beschreibung hinweg und in den Ansprüchen verwendet, kann eine Auflistung von Elementen, die durch den Ausdruck „wenigstens eine/einer/eines von“ oder „ein/einer/eines oder mehrere von“ verbunden sind, eine beliebige Kombination der aufgelisteten Elemente bedeuten. Die Begriffe „im Wesentlichen gleich“, „etwa gleich“ und „näherungsweise gleich“ bedeuten, sofern in dem expliziten Kontext ihrer Verwendung nichts anderes angegeben ist, dass zwischen zwei so beschriebenen Dingen nur eine nebensächliche Variation besteht. In der Technik beträgt eine solche Variation typischerweise nicht mehr als +/-10 % eines vorbestimmten Zielwerts.
Die Begriffe „links“, „rechts“, „vorn“, „hinten“, „oben“, „unten“, „über“, „unter“ und dergleichen in der Beschreibung und in den Ansprüchen, falls vorhanden, werden zu beschreibenden Zwecken verwendet und nicht notwendigerweise zum Beschreiben permanenter relativer Positionen. Beispielsweise beziehen sich die Begriffe „über“, „unter“, „Vorderseite“, „Rückseite“, „oben“, „unten“, „über“, „unter“ und „an“, wie sie hierin verwendet werden, auf eine relative Position einer Komponente, einer Struktur oder eines Materials in Bezug auf andere referenzierte Komponenten, Strukturen oder Materialien innerhalb einer Vorrichtung, wenn solche physischen Beziehungen nennenswert sind. Diese Begriffe werden hier nur zu beschreibenden Zwecken und vorwiegend im Zusammenhang mit einer z-Achse einer Vorrichtung verwendet und können daher relativ zu einer Ausrichtung einer Vorrichtung sein. Daher kann ein erstes Material „über“ einem zweiten Material im Kontext einer hierin bereitgestellten Figur auch „unter“ dem zweiten Material sein, falls die Vorrichtung relativ zum Kontext der bereitgestellten Figur umgedreht ausgerichtet ist. Im Zusammenhang von Materialien kann ein Material, das über oder unter einem anderen angeordnet ist, direkt in Kontakt stehen oder ein oder mehrere dazwischenliegende Materialien aufweisen. Zudem kann sich ein Material, das zwischen zwei Materialien angeordnet ist, direkt in Kontakt mit den zwei Schichten befinden oder kann eine oder mehrere dazwischenliegende Schichten aufweisen. Im Gegensatz dazu befindet sich ein erstes Material „auf“ einem zweiten Material in direktem Kontakt mit diesem zweiten Material. Ähnliche Unterscheidungen sind in Zusammenhang mit Komponentenbaugruppen zu treffen.
Der Begriff „zwischen“ kann in Zusammenhang mit der z-Achse, x-Achse oder y-Achse einer Vorrichtung eingesetzt werden. Ein Material, das sich zwischen zwei anderen Materialien befindet, kann in Kontakt mit einem oder beiden dieser Materialien stehen oder es kann durch ein oder mehrere dazwischenliegende Materialien von beiden der anderen zwei Materialien getrennt sein. Ein Material „zwischen“ zwei anderen Materialien kann daher mit einem der zwei anderen Materialien in Kontakt stehen, oder es kann über ein dazwischenliegendes Material mit den zwei anderen Materialien gekoppelt sein. Eine Vorrichtung, die sich zwischen zwei anderen Vorrichtungen befindet, kann direkt mit einer oder beiden dieser Vorrichtungen verbunden sein oder sie kann durch eine oder mehrere dazwischenliegende Vorrichtungen von beiden der anderen zwei Vorrichtungen getrennt sein.
Dünnfilmtransistoren bieten insofern eine beträchtliche Flexibilität, dass sie auf verschiedenen Ebenen in einem integrierten Schaltkreis gebildet werden können und die Orientierung des Gate mit Bezug auf die Source und den Drain nicht so starr wie bei Silicium-MOSFETs ist. Jedoch nutzen Dünnfilmtransistoren Materialien, die für eine Verarbeitung stromabwärts empfindlich sind, wie etwa Vorläufer, die zur Bildung einer oder mehrerer Schichten genutzt werden, Prozesstemperaturabweichungen, Aussetzung gegenüber Vakuum während einer Temperung bei hohen Temperaturen und Prozessgasen, wie Wasserstoff, Stickstoff und Sauerstoff. Manche dieser oben beschriebenen Probleme können dazu führen, dass das Kanalmaterial leitfähiger als gewünscht ist, was zu Schwierigkeiten bei der Gate-Steuerung (zum Beispiel verstärkter Leckverlust) führt.
TFT-Vorrichtungen können zur verbesserten Flexibilität eine Top-Gate- oder Back-Gate-Konfiguration aufweisen, d. h. ein Gate kann sich oberhalb oder unterhalb einer Kanalschicht befinden. Zum Beispiel weisen die TFT-Vorrichtungen im Gegensatz zu einem Silicium-MOSFET ein Gate auf einer Seite der Kanalschicht auf und sind für Source und Drain auf einer gegenüberliegenden Seite kontaktiert. In Abhängigkeit davon, ob die Vorrichtung eine Top-Gate- oder Back-Gate-Konfiguration aufweist, kann ein Leckstrom zwischen Source und Drain verschlimmert werden. Wenn zum Beispiel die Vorrichtung eine Bottom-Gate-Konfiguration aufweist, befindet sich eine untere Oberfläche in Kontakt mit einer Gate-Dielektrikum-Schicht und befindet sich die Seite, die der Grenzfläche zwischen dem Kanal und der Gate-Dielektrikum-Schicht gegenüberliegt, in Kontakt mit Source- und Drain-Metallisierungsstrukturen. Die Oberfläche (Rückseitenkanal), die sich in Kontakt mit der Source- und Drain-Metallisierung befindet, kann während der Fertigung Prozessbedingungen ausgesetzt werden, die eine Kanalverschlechterung verstärken. Eine Rückseitenkanalverschlechterung kann zu einem erhöhten Aus-Zustand-Leckverlust (Leckstrom) und Verlust einer Unterschwellensteigungssteuerung führen.
Zusätzlich zu der Rückseitenkanalverschlechterung kann, wenn die Kanalschicht Indium, Gallium und Zink und Sauerstoff beinhaltet, eine Diffusion von Sauerstoff von der Kanalschicht weg zu einer Instabilität innerhalb des Kanals führen. Während verschiedener Fertigungsvorgänge führt das Trennen von Bindungen zwischen Sauerstoff und den verschiedenen Bestandsteilen zu der Erzeugung von Sauerstoffleerstellen innerhalb des Kanals und einer Migration von dem Kanal weg. Das Trennen der Bindungen wird durch das Einbinden von Wasserstoff, Stickstoff von den Verarbeitungsvorgängen sowie durch Hochtemperaturprozesse beschleunigt.
Dementsprechend ist das Bewahren der Oberfläche gegenüber der Grenzfläche zwischen der Gate-Dielektrikum-Schicht und dem Kanal wichtig für die Vorrichtungsstabilität.
Die Erfinder haben herausgefunden, dass manche der Verarbeitungs- und Vorrichtungsprobleme durch das Einfügen von zwei oder mehr Passivierungsschichten (wie etwa einer Barriereschicht, Ätzstoppschicht, Versiegelungsmittelschicht usw.) in Kontakt mit der Kanalschicht und in der Nähe von dieser abgeschwächt werden können. Die Schichten können als eine Ätzstoppschicht oder als eine hermetische Versiegelungsmittelschicht fungieren. Solche Schichten können vorteilhafterweise eine Barriere gegenüber einer Sauerstoffleerstellenmigration, einem Wasserstoffaustausch in den Kanal hinein, einen Schaden an dem Rückseitenkanal während einer Verarbeitung bereitstellen. Bei manchen Ausführungsformen kann ein Material dazu in der Lage sein, vorteilhafterweise mehr als ein Kriterium zu erfüllen, jedoch kann ein solches Material schwierig zu strukturieren sein, was zu einer weiteren Verschlechterung des Kanals führt. Durch das Implementieren eines Mehrschichtstapels, bei dem jede Schicht einzeln ein oder mehrere Probleme angehen und eine Strukturierung zum Bilden der Transistorvorrichtung erleichtern kann, kann ein Dünnfilmtransistor stabiler gemacht werden.
Zusätzlich zu Verarbeitungsproblemen haben die Erfinder auch herausgefunden, dass das Hinzufügen elektrischer Barrieren in der Nähe der Kanalschicht auch zu einer Verbesserung der Vorrichtungsfunktionalität führen kann. Bei manchen Ausführungsformen befindet sich die elektrische Barriereschicht direkt in Kontakt mit der Kanalschicht. Während des Betriebs einer TFT-Vorrichtung findet eine Ladungsakkumulation in der Nähe des Gate-Dielektrikums (für negative Gate-Vorspannung) auf. Wenn die Gate-Spannung ausgeschaltet wird, bewegen sich Ladungsschwerpunkte in dem Kanal zu dem Rückseitenkanal hin (von dem Gate-Dielektrikum weg) weg, bis der Kanal einen vollständig verarmten Zustand erreicht. Bei einem Feld von Null gibt es eine kleine Nettoladungsmenge nahe dem Rückseitenkanal. Eine Akkumulation freier Ladung in dem Rückseitenkanal zwischen den Source- und Drain-Kontakten kann zu einem Leckverlust zwischen Source und Drain führen. Eine elektrische Barriereschicht, die bei dem Rückseitenkanal implementiert wird, kann dazu in der Lage sein, die Ladung von dem Rückseitenkanal weg abzustoßen, um einen Source-zu-Drain-Leckverlust zu verhindern, wie etwa durch eine große Potentialbarriere.
Bei einer Ausführungsform kann das elektrische Barrierematerial ein p-Typ-Material sein, wenn der Kanal ein n-Typ-Material beinhaltet, und umgekehrt. Die sie den entgegengesetzten Ladungsträgertyp aufweisen, bilden das p-Typ-Material (oder n-Typ-Material) und ein n-Typ-Kanal (p-Typ-Kanal) einen pn-Übergang und daher eine natürliche Verarmungsschicht. Dies führt dazu, dass der n-Typ-Kanal verarmt wird, was Leckpfade reduziert, die in solchen Transistoren entstehen. Außerdem stellt ein pn-Übergang auch eine Gegendotierung zu einem bereits n-dotierten Kanal bereit, wodurch mobile Ladungsträger reduziert werden.
Obwohl sich bei manchen Ausführungsformen das elektrische Barrierematerial in Kontakt mit der Kanalschicht befinden kann, kann eine Ätzstoppschicht eine dazwischenliegende Schicht zwischen der Kanalschicht und der elektrischen Barriereschicht sein, falls die Ätzstoppschicht dünn genug ist, so dass elektrostatische Effekte nicht abgeschirmt werden. Bei manchen Beispielen kann die Ätzstoppschicht bis zu einer Monoschicht dünn sein.
Die Erfinder haben eine Verbesserung bezüglich des Ein-Stroms um über 2 Dekaden und eine Reduzierung des Aus-Zustand-Leckverlusts durch Implementieren eines Passivierungsschichtstapels befunden, der eine Barriereschicht, eine Ätzstoppschicht und eine hermetische Versiegelungsmittelschicht beinhaltet.
Gemäß einer Ausführungsform der vorliegenden Offenbarung beinhaltet eine Dünnfilmtransistor(TFT)-Struktur eine Gate-Elektrode, eine Gate-Dielektrikum-Schicht auf der Gate-Elektrode, eine Kanalschicht auf der Gate-Dielektrikum-Schicht, wobei die Kanalschicht ein Halbleitermaterial mit einer ersten Polarität umfasst. Die TFT-Struktur beinhaltet ferner einen Mehrschichtmaterialstapel auf der Kanalschicht gegenüber der Gate-Dielektrikum-Schicht, wobei der Mehrschichtmaterialstapel eine Barriereschicht einschließlich Sauerstoffs und eines Metalls in Kontakt mit der Kanalschicht und eine Versiegelungsmittelschicht in Kontakt mit der Barriereschicht beinhaltet. Ein Zwischenschichtdielektrikum(ILD)-Material befindet sich über dem Mehrschichtmaterialstapel und jenseits einer Seitenwand der Kanalschicht, wobei das ILD und die Versiegelungsmittelschicht eine unterschiedliche Zusammensetzung aufweisen. Die TFT-Struktur beinhaltet ferner einen Source-Kontakt und einen Drain-Kontakt durch das Zwischenschichtdielektrikummaterial. Der Source- und Drain-Kontakt befinden sich in Kontakt mit der Kanalschicht. In Abhängigkeit von Ausführungsformen kann die Barriereschicht eine oder mehrere Schichten beinhalten.
1A ist eine Querschnittsveranschaulichung einer Dünnfilmtransistor(TFT)-Struktur 100A. Bei der veranschaulichenden Ausführungsform beinhaltet die TFT-Struktur 100A eine Gate-Elektrode 102, eine Gate-Dielektrikum-Schicht 104 auf der Gate-Elektrode 102, eine Kanalschicht 106 auf der Gate-Dielektrikum-Schicht 104, wobei die Kanalschicht 106 ein Halbleitermaterial mit einer ersten Polarität umfasst. Die TFT-Struktur 100A beinhaltet ferner einen Mehrschichtmaterialstapel 108 auf der Kanalschicht 106 gegenüber der Gate-Dielektrikum-Schicht 104, wobei der Mehrschichtmaterialstapel 108 eine Barriereschicht 110 einschließlich Sauerstoffs und eines Metalls in Kontakt mit der Kanalschicht und eine Versiegelungsmittelschicht 112 in Kontakt mit der Barriereschicht 110 beinhaltet. Die Barriereschicht weist eine entgegengesetzte Polarität zu der Polarität des Halbleitermaterials auf.
Ein Zwischenschichtdielektrikum(ILD)-Material 114 befindet sich über dem Mehrschichtmaterialstapel 108 und jenseits einer Seitenwand der Kanalschicht 106, wobei das ILD-Material 114 und die Versiegelungsmittelschicht 112 eine unterschiedliche Zusammensetzung aufweisen. Die TFT-Struktur 100A beinhaltet ferner einen Source-Kontakt 116 und einen Drain-Kontakt 118 durch das ILD-Material 11. Der Source-Kontakt 116 und Drain-Kontakt 118 befinden sich in Kontakt mit der Kanalschicht 106.
Bei manchen Ausführungsformen beinhaltet die Kanalschicht ein n-Typ-Halbleitermaterial. Beispiele für die Kanalschicht 106 mit einem n-Typ-Halbleitermaterial beinhalten zwei oder mehr von In, Ga, Zn, Mg, Al, Sn, Hf, O, wie etwa In₂O₃, Ga₂O₃, ZnO, InGaZnO, InZnO, InGaO, GaZnO, InAlO, InSnO, InMgO, GaZnMgO, GaZnSnO, GaAlZnO, GaAlSnO, HfZnO, HflnZnO, HfAlGaZnO oder InMgZnO. Bei manchen Ausführungsformen beinhaltet die Barriereschicht 110 ein Material, das eine Verarmung in der Kanalschicht 106 induzieren oder freie Ladungen von einer Grenzfläche 120 zwischen der Barriereschicht 110 und der Kanalschicht 106 abstoßen kann. Bei manchen solchen Ausführungsformen beinhaltet die Barriereschicht ein Material mit einer komplementären p-Typ-Polarität. Beispiele für ein p-Typ-Material schließen CuO_x, NbO, NiO, SnO, Cu₂O, AgAlO, CuAlO₃, AlScOC, Sr₃BPO₃, La₂SiO₄Se, LaCuSe, Rb₂Sn₂O₃, La₂O₂S₂, K₂Sn₂O₃, Na₂FeOSe₂, ZnRh₂O₄ ein. Bei weiteren solchen Ausführungsformen beinhaltet die Barriereschicht 110 p-Si, p-SiGe, p-Ge und 2-D-Materialien, wie etwa Übergangsmetalldichalkogenide, zum Beispiel WSe₂ oder MoSe₂.
Bei Ausführungsformen kann eine n-Typ-Kanalschicht 106 mit Ti, W, Cu, Mn, Mg, Fe, Hf, Al, Ni, CO oder Ru dotiert sein. Bei Ausführungsformen weist die Kanalschicht 106 eine Dotierungsstoffkonzentration zwischen 10¹⁶ und 10²⁰ Atomen/cm³ auf, und wobei der Kanal eine Dicke zwischen einer Monoschicht und 80 nm umfasst.
Bei anderen Ausführungsformen beinhaltet die Kanalschicht 106 ein n-Typ-Material, das eine Verarmungsschicht bei der Grenzfläche 120 induzieren kann. Beispiele für die Kanalschicht 106 mit einem p-Typ-Halbleitermaterial schließen CuO_x, NbO, NiO, CoO, SnO, Cu₂O, AgAlO, CuAlO₃, AlScOC, Sr₃BPO₃, La₂SiO₄Se, LaCuSe, Rb₂Sn₂O₃, La₂O₂S₂, K₂Sn₂O₃, Na₂FeOSe₂ oder ZnRh₂O₄ ein. Eine Kombination aus einem Verarmungsgebiet, das durch eine Gate-Vorspannung induziert wird, und einem n-Typ-Material für eine Barriereschicht 110 kann einen Verarmungszustand in dem Transistor 100A verbessern. Bei manchen solchen Ausführungsformen beinhaltet die Barriereschicht 110 In₂O₃, Ga₂O₃, ZnO, InZnO, InGaO, GaZnO, InAlO, InSnO, InMgO, GaZnMgO, GaZnSnO, GaAlZnO, GaAlSnO, HfZnO, HflnZnO, HfAlGaZnO oder InMgZnO.
Bei weiteren solchen Ausführungsformen beinhaltet die Barriereschicht 110 schwarzen Phosphor, Graphen, Kohlenstoffnanoröhren, n-Typ-Si, InGaAs, n-Ge, n-SiGe, InP oder GaN und 2-D-Materialien, wie etwa Übergangsmetalldichalkogenide, zum Beispiel WS₂ oder MoS₂.
Bei anderen Ausführungsformen weist die Barriereschicht 110 eine Dicke auf, die zwischen einer Monoschicht und 40 nm beträgt. Wie gezeigt, grenzen die Seitenwände der Barriereschicht 110 direkt an den Source-Kontakt 116 und den Drain-Kontakt 118 an. Von daher weist die Barriereschicht 110 eine laterale Breite auf, die eine minimale Beabstandung zwischen dem Source- und Drain-Kontakt 116 bzw. 118 definiert. Die minimale Beabstandung zwischen dem Source- und Drain-Kontakt 116 bzw. 118 ist als eine Gate-Länge, L_G, der TFT-Struktur 100A definiert. Bei Ausführungsformen beträgt L_G zwischen 5 nm und 100 nm.
Bei der veranschaulichenden Ausführungsform weist die Versiegelungsschicht 112 eine gleiche oder eine im Wesentlichen gleiche Breite wie die Breite der Barriereschicht 110 auf. Wie gezeigt, grenzen die Seitenwände der Versiegelungsmittelschicht 112 direkt an den Source-Kontakt 116 und den Drain-Kontakt 118 an. In Abhängigkeit von Ausführungsformen der Kanalschicht 106 beinhaltet die Versiegelungsmittelschicht 112 ein Material, wie etwa Al₂O₃, AlN, HYO, SiO₂, Y₂O₃, HfAlOx, AlSiOx, oder AlSiNx, SiN, Ta₂O₅, Y₂O₃, Ga₂O₃, ZrO₂, HZrO oder YZrO. Die Versiegelungsmittelschicht 112 stellt einen Schutz vor Wasserstoff- und Stickstoffdiffusion in sowie vor Sauerstoffleerstellenmigration von einem Teil der Grenzfläche 120 zwischen dem Source-Kontakt 116 und dem Drain-Kontakt 118 weg bereit. Die Versiegelungsmittelschicht weist eine Dicke zwischen 3 nm und 5 nm auf.
Bei der veranschaulichenden Ausführungsform beinhaltet das ILD 114 ein Material, das ausreicht, um eine elektrische Isolation bereitzustellen. Das ILD 114 beinhaltet Silicium, Kohlenstoff und Stickstoff und/oder Sauerstoff. Bei Ausführungsformen beinhaltet das ILD 114 ein Material, das eine geringere Permittivität als das Material der Versiegelungsmittelschicht aufweist.
Die Elektrode 102 weist eine laterale Breite auf, die wenigstens gleich einer Beabstandung zwischen dem Source-Kontakt 116 und dem Drain-Kontakt 118 ist. Bei der veranschaulichenden Ausführungsform ist die Elektrode 102 in ein Dielektrikum 122 oberhalb eines Substrats 124 eingebettet. Das Dielektrikum 122 beinhaltet ein Material, das das gleiche oder im Wesentlichen das gleiche wie das Material der ILD 114 ist. Bei Ausführungsformen kann das Substrat 124 SiO₂, einkristallines Silicium, Germanium oder ein Silicium-auf-IsolatorMaterial beinhalten.
Bei Ausführungsformen beinhalten der Source-Kontakt 116 und der Drain-Kontakt 118 TaN, Ti, TiN, W, Cu, Mo, Au, Ag, Pt, Ru, Ir, ITO, IrO_x, TiO₂, AZO, dotiertes In₂O₃, dotiertes InHfO_x oder dotiertes InAlO_x.
Bei Ausführungsformen beinhaltet die Gate-Elektrode 102 TiN, Ti, Ta, TaN, Ru, Pt, Pd, Ir, IrO_x, Kohlenstoff, dotiertes In₂O₃, dotiertes InHfO_x, dotiertes InAlO_x, SnO, CuO, Cu, Sn, CoO usw.
Bei manchen Ausführungsformen beinhaltet die Barriereschicht 110 mehrere Schichten, wie in 1B veranschaulicht ist. Wie gezeigt, beinhaltet eine TFT-Struktur 100B ein oder mehrere Merkmale der TFT-Struktur 100A. Der TFT beinhaltet zusätzlich eine Barriereschicht 110, die eine erste Schicht 110A und eine zweite Schicht 110B auf der Schicht 110A aufweist.
Bei manchen Ausführungsformen beinhaltet die Schicht 110A ein Material der Barriereschicht 110, die eine Verarmungsinduktionsschicht ist. Das Material der Schicht 110A wird von einer Polarität der Kanalschicht abhängen, wie oben besprochen ist. Bei manchen Ausführungsformen ist die Schicht 110B eine Ätzstoppschicht und beinhaltet ein Material, wie etwa HfOx, ZrOx, SiN oder AlN. Die Wahl des Materials für die Ätzstoppschicht 110B kann von dem Material und der Dicke der Schicht 110A und von dem Material und der Dicke der Versiegelungsmittelschicht 112 abhängen. Bei einer solchen Ausführungsform weist die Ätzstoppschicht 110B eine Dicke zwischen 2 nm und 10 nm auf.
Bei Ausführungsformen beinhaltet die Schicht 110A ein Material, wie etwa HfOx oder ZrOx, und kann die Schicht 110B ein Material der Barriereschicht 110 beinhalten, wie oben beschrieben ist. Bei manchen Ausführungsformen ist die Ätzstoppschicht 110A und weist eine Dicke zwischen 1 Monoschicht und weniger als 1 nm auf, um eine Abschirmung zwischen der Schicht 110B und der Kanalschicht zu verhindern. 1 Monoschicht aus HfOx kann zum Beispiel bei manchen Anwendungen ausreichend als ein Ätzstopp fungieren.
Bei einer Ausführungsform weist die Ätzstoppschicht 110B eine Dicke zwischen einer Monoschicht und 10 nm auf.
Bei anderen Ausführungsformen beinhalten die Schichten 110A und 110B beide ein Material der Barriereschicht 110, wobei die Schicht 110A ein Material beinhaltet, das Ätzstoppeigenschaften sowie Eigenschaften, die eine Verarmung in der Kanalschicht 106 induzieren, aufweist. Bei manchen solchen Ausführungsformen beinhaltet 110B ein von dem Material der Schicht 110A verschiedenes Material, aber kann auch eine Verarmung in der Kanalschicht 106 beinhalten.
Bei manchen Ausführungsformen beinhaltet der Mehrschichtmaterialstapel der TFT-Struktur 100B ferner eine Maskenschicht 126 auf der Versiegelungsmittelschicht 112, wie etwa in der TFT-Struktur 100C in 1C gezeigt. Bei der veranschaulichenden Ausführungsform kann die Maskenschicht 126 einen Verarbeitungsvorgang angeben, der zum Fertigen eines Transistors verwendet wird, der ein dielektrisches Material umfasst, das von einem Material des Versiegelungsmittels und des ILD verschieden ist. Bei einer Ausführungsform beinhaltet die Maskenschicht 126 Silicium und Sauerstoff oder Silicium und Stickstoff.
2 ist eine Querschnittsveranschaulichung einer TFT-Struktur 200, wobei sich eine Gate-Elektrode oberhalb des Source- und Drain-Kontakts befindet. Bei der veranschaulichenden Ausführungsform beinhaltet eine Dünnfilmtransistor(TFT)-Struktur 200 eine erste Metallisierung 202 und eine zweite Metallisierung 204 durch ein ILD 206. Die TFT-Struktur 200 beinhaltet ferner einen Mehrschichtkanalstapel 208 zwischen und in Kontakt mit der ersten Metallisierung 210 und der zweiten Metallisierung 212, wobei sich der Mehrschichtmaterialstapel 208 oberhalb des ILD 206 befindet. Der Mehrschichtmaterialstapel 208 beinhaltet eine Versiegelungsmittelschicht 214 in Kontakt mit dem ILD 206, wobei die Versiegelungsmittelschicht 214 und das ILD 206 eine unterschiedliche Zusammensetzung aufweisen, und eine Barriereschicht 216, die Sauerstoff und ein Metall in Kontakt mit der Versiegelungsmittelschicht 214 umfasst. Eine Kanalschicht 218 befindet sich auf oberen Oberflächen des Mehrschichtkanalstapels 208 und auf der Metallisierungsstruktur 202 und der Metallisierungsstruktur 204, wobei die Kanalschicht 218 ein Halbleitermaterial, eine Gate-Dielektrikum-Schicht 20 auf der Kanalschicht 218 gegenüber dem Mehrschichtmaterialstapel 208 und eine Gate-Elektrode 222 auf der Gate-Dielektrikum-Schicht 220 umfasst.
Wie gezeigt, weist der Transistor 200 eine Gate-Länge L_G auf, die durch eine Beabstandung zwischen der Metallisierung 202 und der Metallisierung 204 definiert ist. Die Gate-Elektrode 222 kann eine laterale Breite (in der X-Richtung) aufweisen, die wenigstens gleich oder größer als L_G ist.
Bei manchen Ausführungsformen beinhalten die Barriereschicht 216 und die Versiegelungsmittelschicht 214 ein Material, das das gleiche oder im Wesentlichen das gleiche wie das Material der Barriereschicht 110 bzw. der Versiegelungsmittelschicht 112 ist, die oben beschrieben sind. Die Barriereschicht 216 weist eine Dicke auf, die wenigstens 1 nm beträgt. Bei manchen Ausführungsformen beinhalten das Gate-Dielektrikum 220, die Gate-Elektrode 222, die Kanalschicht 216 jeweils ein Material, das das gleiche oder im Wesentlichen das gleiche wie das Material der Gate-Dielektrikum-Schicht 104, der Gate-Elektrode 102 bzw. der Kanalschicht 106 ist, die oben beschrieben sind. Bei Ausführungsformen beinhalten die Metallisierungsstruktur 202 und die Metallisierungsstruktur 204 jeweils ein Material das das gleiche oder im Wesentlichen das gleiche wie das Material des Source-Kontakts 116 bzw. des Drain-Kontakts 118 ist, die oben beschrieben sind.
3 veranschaulicht ein Flussdiagramm eines Verfahrens 300 zum Fertigen eines Transistors mit einem oder mehreren in 1A-1D veranschaulichten Merkmalen gemäß einer Ausführungsform der vorliegenden Offenbarung. Das Verfahren 300 beginnt bei Vorgang 310 mit dem Bilden einer Elektrode oberhalb eines Substrats. Das Verfahren 300 fährt bei Vorgang 320 mit der Bildung einer Gate-Dielektrikum-Schicht auf der Gate-Elektrode fort. Das Verfahren 300 fährt bei Vorgang 330 mit der Bildung eines Materialschichtstapels einschließlich eines Kanalmaterials fort. Das Verfahren 300 fährt bei Vorgang 340 mit dem Strukturieren des Materialschichtstapels zu einem Block fort. Das Verfahren 300 fährt bei Vorgang 350 mit einem Prozess zum Ätzen eines ersten und eines zweiten Teils des Blocks fort, um das Kanalmaterial freizulegen. Das Verfahren endet bei Vorgang 360 mit der Bildung eines Source-Kontakts auf einem ersten Teil des Kanals und einem Drain-Kontakt auf einem zweiten Teil des Kanals.
4A veranschaulicht eine Querschnittsansicht einer Gate-Elektrode 400, die oberhalb eines Substrats 124 gebildet ist. Bei der veranschaulichenden Ausführungsform ist die Gate-Elektrode in dem Dielektrikum 401 gebildet. Bei einer Ausführungsform wird ein Graben in dem Dielektrikum 401 gebildet und wird das Material der Gate-Elektrode in den Graben und auf einer oberen Oberfläche des Dielektrikums 401 abgeschieden. Ein Planarisierungsprozess wird ausgeführt, um überschüssiges Gate-Elektrode-Material von oberhalb des Dielektrikums zu entfernen. Bei einer Ausführungsform beinhaltet der Planarisierungsprozess einen Chemischmechanisches-Polieren(CMP)-Prozess. Der CMP-Prozess bildet eine Gate-Elektrode mit einer im Wesentlichen planaren obersten Oberfläche 400A. Wie gezeigt, ist die oberste Oberfläche 401A koplanar oder im Wesentlichen koplanar mit einer obersten Oberfläche 401A des Dielektrikums 401. Eine im Wesentlichen planare und defektfreie oberste Gate-Elektrode-Oberfläche 400A kann eine defektfreie Abscheidung einer Gate-Dielektrikum-Schicht fördern.
4B veranschaulicht die Struktur aus 4A anschließend an die Bildung eines Materialschichtstapels 402 für die Bildung eines Dünnfilmtransistors, wie etwa in 1A dargestellt ist. Bei einer Ausführungsform wird eine Gate-Dielektrikum-Schicht 404 auf die obersten Oberflächen 400A und 401A abgeschieden. Bei einer Ausführungsform beinhaltet die Gate-Dielektrikum-Schicht 404 ein Material, das das gleiche oder im Wesentlichen das gleiche wie ein Material der Gate-Dielektrikum-Schicht 104 ist. Die Gate-Dielektrikum-Schicht 404 wird bis zu einer Dicke zwischen 0,8 nm und 2 nm abgeschieden. Die Gate-Dielektrikum-Schicht 404 kann durch einen Atomlagenabscheidung(ALD)-Prozess abgeschieden werden. Der ALD-Prozess ermöglicht die Abscheidung einer atomar glatten (mit einer Dickenvariation von weniger als 0,1 nm) Schicht der Gate-Dielektrikum-Schicht 404.
Der Abscheidungsprozess fährt mit der Bildung einer Kanalschicht 406 fort. Bei einer Ausführungsform beinhaltet die Kanalschicht 406 einen amorphen oder polykristallinen Halbleiter. Spezielle Beispiele für das Kanalmaterial schließen Indiumgalliumzinkoxid (IGZO), amorphes InGaZnO (a-IGZO) oder kristallartiges InGaZnO (c-IGZO) ein. Bei verschiedenen Ausführungsformen kann die Kanalschicht 406 mit n- oder p-Typ-Dotierungsstoffen zur Vorstrukturierung dotiert werden. Bei einer Ausführungsform kann eine IGZO-Kanalschicht 406 mit Ti, W, Zn, Cu, Mn, Mg, Fe, Al, Hf, Ni, Co oder Ru dotiert werden. Die Kanalschicht 406 kann bis zu einer Dicke zwischen 5 nm und 60 nm abgeschieden werden. Eine Dicke der IGZO-Kanalschicht 406 kann die Feldeffektmobilität eines zu bildenden Transistors beeinflussen. Bei Ausführungsformen kann eine Dicke der Kanalschicht 406 eine Oberflächenrauigkeit verschlechtern. Die Kanalschicht 406 kann durch einen e-Strahl-Aufdampfungsprozess oder durch HF-Magnetron-Sputtern abgeschieden werden.
Der Abscheidungsprozess wird mit der Bildung einer Barriereschicht 408 fortgesetzt. Bei einer Ausführungsform wird der Abscheidungsprozess in situ fortgesetzt, um eine Sauerstoffabsorption an der Oberfläche 406A zu vermeiden. Eine Sauerstoffabsorption der Kanalschichtoberfläche 406A kann Charakteristiken einer Verarmungsschicht während eines Transistorbetriebs ändern. Bei der veranschaulichenden Ausführungsform wird die Barriereschicht 408 auf der Kanalschicht 406 abgeschieden. Bei anderen Ausführungsformen kann eine Ätzstoppschicht vor der Abscheidung der Barriereschicht 408 auf der Kanalschicht 406 abgeschieden werden.
Die Barriereschicht 406 kann ein Material beinhalten, das von der MOS-Charakteristik der Kanalschicht abhängt. Wenn die Kanalschicht ein p-Typ-Material beinhaltet, wird die Barriereschicht als ein n-Typ-Material abgeschieden (und umgekehrt, wenn die Kanalschicht 406 ein n-Typ-Material ist). Eine nichtübereinstimmende Polarität kann einen breiten möglichen Bandversatz an einer Grenzfläche 407 zwischen der Kanalschicht 406 und der Barriereschicht 408 fördern. Bei Ausführungsformen beinhaltet die Barriereschicht 408 ein Material, das das gleiche oder im Wesentlichen das gleiche wie das Material der oben beschriebenen Barriereschicht 110 ist. Die Barriereschicht 408 kann durch eine physische Gasphasenabscheidung, Atomlagenabscheidung, chemische Gasphasenabscheidung, Umwandlung durch Metallabscheidung und Oxidation oder durch einen Implantationsprozess abgeschieden werden. Bei Ausführungsformen kann die Barriereschicht 408 bis zu einer Dicke abgeschieden werden, die von dem Material abhängt, wobei die Dicke zwischen 1 Monoschicht und 40 nm beträgt.
Der Abscheidungsprozess wird mit der Bildung einer Ätzstoppschicht 410 auf der Barriereschicht 408 fortgesetzt. In Abhängigkeit von dem Material der Ätzstoppschicht 410 kann der Abscheidungsprozess ALD, physikalische Gasphasenabscheidung, reaktives Sputtern, chemische Gasphasenabscheidung oder plasmaunterstützte physikalische Gasphasenabscheidung beinhalten. Bei einer Ausführungsform beinhaltet die Ätzstoppschicht 410 ein Material, das das gleiche oder im Wesentlichen das gleiche wie das Material der oben beschriebenen Ätzstoppschicht 410 ist.
Der Abscheidungsprozess wird mit der Bildung einer Versiegelungsmittelschicht 412 fortgesetzt. Bei einer Ausführungsform beinhaltet die Versiegelungsmittelschicht 412 Al₂O₃, AlN, HYO, SiO₂, Y₂O₃, HfAlOx, AlSiOx oder AlSiNx. Die Versiegelungsmittelschicht kann einen Austausch mit umgebenden Schichten verhindern und auch eine Wasserstoffexposition an der Grenzfläche 407 verhindern. In Abhängigkeit von dem Material kann die Versiegelungsmittelschicht durch Prozesse für reaktives Aufdampfen (RE) oder aktiviertes reaktives Aufdampfen (ARE) oder ALD abgeschieden werden.
Der Materialschichtstapel 402 beinhaltet ferner eine Maskenschicht 414. Die Maskenschicht 414 beinhaltet ein Material, das nicht nur eine Beständigkeit gegenüber einer Strukturierung des Materialschichtstapels 402 bereitstellen, sondern auch gegenüber anschließender Verarbeitung. Bei einer Ausführungsform beinhaltet die Maskenschicht 414 Siliciumnitrid, Siliciumoxinitrid, Siliciumcarbid, Siliciumdioxid oder mit Kohlenstoff dotiertes Siliciumnitrid. Die Maskenschicht kann bis zu einer Dicke abgeschieden werden, die von dem Material und einer Dicke der Schichten unterhalb der Maskenschicht 414 abhängt.
Bei der veranschaulichenden Ausführungsform wird eine lithografische Maske 416 auf der Maskierungsschicht 414 gebildet. Bei Ausführungsformen beinhaltet die lithografische Maske 416 ein Fotolackmaterial, das durch lithografische Prozesse strukturiert wird, um Merkmalsgrößen zu definieren.
4C veranschaulicht die Struktur aus 4B anschließend an den Prozess zum Ätzen mehrerer Schichten in dem Materialschichtstapel 402. Bei einer Ausführungsform wird ein Plasmaätzprozess genutzt, um den Materialschichtstapel 402 zu ätzen. Bei einer Ausführungsform wird die Maskenschicht 414 durch den Plasmaätzprozess strukturiert und wird die lithografische Maske 416 entfernt. Die Maskenschicht 414 wird genutzt, um den Rest des Materialschichtstapels 402 zu ätzen. Der Ätzprozess ätzt die Versiegelungsmittelschicht 412, die Ätzstoppschicht 410, die Barriereschicht 408 und die Kanalschicht 406, um einen Block 417 zu bilden.
4D veranschaulicht die Struktur aus 4C anschließend an den Prozess der Abscheidung und Planarisierung. Bei einer Ausführungsform wird ein Dielektrikum 418 flächendeckend auf der Oberfläche der Maskenschicht 414, auf Seitenwänden des Blocks 417 und auf der Gate-Dielektrikum-Schicht 404 abgeschieden. Bei einer Ausführungsform kann das Dielektrikum 418 eine Auskleidungsschicht gefolgt von einem Volumendielektrikum beinhalten. Bei anderen Ausführungsformen beinhaltet das Dielektrikum 418 Silicium und Stickstoff und/oder Sauerstoff und/oder Kohlenstoff. Bei manchen Ausführungsformen beinhaltet das Dielektrikum 418 ein Material, das das gleiche oder im Wesentlichen das gleiche wie das Material der Maskenschicht 414 ist.
Das Dielektrikum 418 wird planarisiert. Bei einer Ausführungsform beinhaltet der Planarisierungsprozess einen Chemisch-mechanisches-Polieren(CMP)-Prozess, der eine planare obere Oberfläche 418A bildet. Anschließend wird eine Maske 420 auf der oberen Oberfläche 418A gebildet. Die Maske 420 definiert die Gate-Länge L_G der zu fertigenden Transistorvorrichtung.
4E veranschaulicht die Struktur aus 4D anschließend an den Prozess zum Ätzen des Dielektrikums und von Teilen des Blocks. Bei einer Ausführungsform sind Öffnungen in der Maske auf den Block 417 beschränkt. Bei anderen Ausführungsformen legt die Öffnung Seitenwände des Blocks frei.
Bei der veranschaulichenden Ausführungsform wird ein Plasmaätzprozess zum Ätzen des Dielektrikums 418, von Teilen der Maske 414, der Versiegelungsmittelschicht 412, der Ätzstoppschicht 410 verwendet. Die Plasma-Ätz-Chemie kann verändert werden, um jenseits der Ätzstoppschicht 410 zu ätzen, so dass die Barriereschicht 408 mit verbesserter Selektivität mit Bezug auf eine oberste Oberfläche 406A geätzt wird. Der Plasmaätzprozess bildet Öffnungen 422 und 424, wie gezeigt ist. Bei manchen Ausführungsformen, bei denen die Barriereschicht 408 eine Monoschicht oder einige Monoschichten dick ist, wird der Ätzprozess unmittelbar bei Detektion des Ätzstopps angehalten, wodurch eine schnelle Ätzung der Barriereschicht 408 und ein möglicher Ätzschaden an der Kanalschicht 406 verhindert wird.
5 veranschaulicht die Struktur aus 4E anschließend an die Bildung der Kontakt-Metallisierung 426 und 428 in den Öffnungen 422 bzw. 424, um den Transistor 450 zu bilden. Bei einer Ausführungsform wird Material für einen Kontakt in die Öffnungen 422 und 424, auf die Kanaloberfläche 406A, auf Seitenwände des Dielektrikums 418, auf die oberste Dielektrikumsoberfläche 418A, auf Seitenwände der Maskenschicht 414, der Versiegelungsmittelschicht 412, der Ätzstoppschicht 410 und der Barriereschicht 408 abgeschieden. Bei einer Ausführungsform beinhaltet das Kontaktmaterial eine Auskleidungsschicht und ein Füllmetall auf der Auskleidungsschicht. Bei einer Ausführungsform beinhaltet die Auskleidungsschicht Ti, Ta, TaN, Ru oder Al. Das Füllmetall kann ein Material, wie etwa W, Co, Ni oder Cu, beinhalten.
Nach der Abscheidung wird das Material für die Kontaktmetallisierung von oberhalb der dielektrischen Oberfläche 418A entfernt. Bei einer Ausführungsform wird ein CMP-Prozess genutzt, um Material für einen Kontakt in den Öffnungen 422 und 424 zu isolieren, um die Kontaktmetallisierungsstrukturen 426 bzw. 428 zu bilden.
5A veranschaulicht eine Querschnittsansicht einer Speicherzelle 500, die eine TFT-Transistorstruktur, wie etwa den (in Assoziation mit 4F beschriebenen) Transistor 450, und ein nichtflüchtiges Speicherelement 502, das mit einem Kontakt des Transistors 450 gekoppelt ist, beinhaltet. Bei der veranschaulichenden Ausführungsform ist das nichtflüchtige Speicherelement 502 mit dem Drain-Kontakt 428 des Transistors 450 gekoppelt.
Das nichtflüchtige Speicherelement 502 kann eine Magnettunnelübergang(MTJ: Magnetic Tunnel Junction)-Vorrichtung, eine Leitfähige-Überbrückung-Direktzugriffsspeicher(CBRAM: Conductive Bridge Random Access Memory)-Vorrichtung oder eine Resistiver-Direktzugriffsspeicher(RRAM: Resistive Random-Access Memory)-Vorrichtung beinhalten. Ein nichtflüchtiges Speicherelement, wie etwa eine MTJ-Vorrichtung, erfordert einen kritischen Nennschaltstrom, der von einer MTJ-Vorrichtungsfläche abhängt, um ein Magnetisierungsschalten durchzuführen. Wenn ein MTJ bezüglich der Größe herabskaliert wird, skaliert der kritische Schaltstrom, der zum Schalten des Speicherzustands der MTJ-Vorrichtung erforderlich ist, auch proportional mit einer Vorrichtungsfläche, jedoch stellt das Skalieren von MTJs zahlreiche Herausforderungen dar. Falls ein Transistor, der mit einer MTJ-Vorrichtung verbunden ist, eine Strommenge liefern kann, die eine Anforderung der MTJ-Vorrichtung bezüglich des kritischen Schaltstroms überschreitet, dann kann eine Merkmalsgrößenskalierung von MTJ-Vorrichtungen gelockert werden. Bei einer Ausführungsform kann der Transistor 450, der einen zusätzlichen Strom-Boost (durch Erhöhen des Ansteuerungsstroms) bereitstellen kann, vorteilhafterweise mit einem nichtflüchtigen Speicherelement 502, wie etwa einer MTJ-Vorrichtung, gekoppelt sein, um beliebige größere Anforderungen bezüglich des kritischen Schaltstroms zu bewältigen.
5B veranschaulicht eine Querschnittsansicht eines beispielhaften nichtflüchtigen Speicherelements 502, das eine Magnettunnelübergang(MTJ)-Material-Vorrichtung beinhaltet. Bei der veranschaulichten Ausführungsform beinhaltet die MTJ-Vorrichtung eine untere Elektrode 504, einen Festmagnet 506 oberhalb der unteren Elektrode 504, eine Tunnelbarriere 508 auf dem Festmagnet 506, einen freien Magnet 510 auf der Tunnelbarriere 508 und eine obere Elektrode 512 auf dem freien Magnet 510. Bei einer Ausführungsform umgibt ein (nicht gezeigter) dielektrischer Abstandshalter das nichtflüchtige Speicherelement 502 lateral.
Bei einer Ausführungsform beinhaltet ein Festmagnet 506 ein Material und weist eine Dicke auf, die zum Beibehalten einer festen Magnetisierung ausreicht. Zum Beispiel kann der Festmagnet 506 eine Legierung, wie etwa CoFe und CoFeB, beinhalten. Bei einer Ausführungsform beinhaltet der Festmagnet 506 Co_100-x-yFe_xB_y, wobei X und Y jeweils einen Atomprozentsatz repräsentieren, so dass X zwischen 50 und 80 liegt und Y zwischen 10 und 40 liegt, und wobei die Summe von X und Y kleiner als 100 ist. Bei einer Ausführungsform beträgt X 50 und beträgt Y 20. Bei einer Ausführungsform ist der Festmagnet 506 FeB, wobei die Konzentration an Bor zwischen 10 und 40 Atomprozent der Gesamtzusammensetzung der FeB-Legierung beträgt. Bei einer Ausführungsform weist der Festmagnet 506 eine Dicke auf, die zwischen 1 nm und 2,5 nm beträgt.
Bei einer Ausführungsform besteht die Tunnelbarriere 508 aus einem Material, das geeignet ist, um einen Elektronenstrom mit einem Majoritäts-Spin durch die Tunnelbarriere 508 durchzulassen, während ein Elektronenstrom mit einem Minoritäts-Spin wenigstens zu einem gewissen Ausmaß am Durchqueren der Tunnelbarriere 508 gehindert wird. Dementsprechend kann die Tunnel-Barriere 508 (oder die Spin-Filterschicht) auch als eine Tunnelschicht für einen Elektronenstrom einer bestimmten Spin-Orientierung bezeichnet werden. Bei einer Ausführungsform beinhaltet die Tunnelbarriere 508 ein Material, wie etwa unter anderem Magnesiumoxid (MgO) oder Aluminiumoxid (Al₂O₆). Bei einer Ausführungsform weist die Tunnelbarriere 508, die MgO beinhaltet, eine Kristallorientierung auf, die (001) ist, und ist an den freien Magneten 510 unterhalb der Tunnelbarriere 508 und den Festmagnet 506 oberhalb der Tunnelbarriere 508 gitterangepasst. Bei einer Ausführungsform ist die Tunnelbarriere 508 MgO und weist eine Dicke zwischen 1 nm und 2 nm auf.
Bei einer Ausführungsform beinhaltet der freie Magnet 510 ein magnetisches Material, wie etwa Co, Ni, Fe oder Legierungen aus diesen Materialien. Bei einer Ausführungsform beinhaltet der freie Magnet 510 ein magnetisches Material, wie etwa FeB, CoFe und CoFeB. Bei einer Ausführungsform beinhaltet der freie Magnet 510 Co_100-x-yFe_xB_y, wobei X und Y jeweils einen Atomprozentsatz repräsentieren, so dass X zwischen 50 und 80 liegt und Y zwischen 10 und 40 liegt, und wobei die Summe von X und Y kleiner als 100 ist. Bei einer Ausführungsform beträgt X 50 und beträgt Y 20. Bei einer Ausführungsform ist der freie Magnet 510 FeB, wobei die Konzentration an Bor zwischen 10 und 40 Atomprozent der Gesamtzusammensetzung der FeB-Legierung beträgt. Bei einer Ausführungsform weist der freie Magnet 510 eine Dicke auf, die zwischen 1 nm und 2,0 nm beträgt.
Bei einer Ausführungsform beinhaltet die untere Elektrode 504 eine amorphe leitfähige Schicht. Bei einer Ausführungsform beinhaltet die untere Elektrode 504 eine topografisch glatte Elektrode. Bei einer Ausführungsform beinhaltet die untere Elektrode 504 ein Material, wie etwa W, Ta, TaN oder TiN. Bei einer Ausführungsform besteht die untere Elektrode 504 aus Ru-Schichten, die mit Ta-Schichten verschachtelt sind. Bei einer Ausführungsform weist die untere Elektrode 504 eine Dicke zwischen 20 nm und 50 nm auf. Bei einer Ausführungsform beinhaltet die obere Elektrode 512 ein Material, wie etwa W, Ta, TaN oder TiN. Bei einer Ausführungsform weist die obere Elektrode 512 eine Dicke zwischen 30 nm und 70 nm auf. Bei einer Ausführungsform sind die untere Elektrode 504 und die obere Elektrode 512 das gleiche Metall, wie etwa Ta oder TiN. Bei einer Ausführungsform weist die MTJ-Vorrichtung eine kombinierte Gesamtdicke der einzelnen Schichten zwischen 50 nm und 100 nm auf und eine Breite beträgt zwischen 10 nm und 50 nm.
Wieder unter Bezugnahme auf 6A ist das nichtflüchtige Speicherelement 502 bei einer Ausführungsform ein resistiver Direktzugriffsspeicher (RRAM), der basierend auf dem Prinzip der filamentären Leitung arbeitet. Wenn eine RRAM-Vorrichtung einen anfänglichen Spannungsdurchbruch erfährt, wird ein Filament in einer Schicht gebildet, die als eine Schaltschicht bekannt ist. Die Größe des Filaments hängt von dem Betrag der Durchbruchsspannung ab und ein zuverlässiges Schalten zwischen verschiedenen Widerstandswerten in einer filamentären RRAM-Vorrichtung kann bei einem größeren Strom stark verbessert werden. Bei einer Ausführungsform kann der Transistor 450, der einen zusätzlichen Strom-Boost (durch Erhöhen des Ansteuerungsstroms) bereitstellen kann, vorteilhafterweise mit einer RRAM-Vorrichtung gekoppelt sein, um einen zuverlässigen Schaltvorgang bereitzustellen.
5C veranschaulicht eine Querschnittsansicht eines beispielhaften nichtflüchtigen Speicherelements 502, das eine Resistiver-Direktzugriffsspeicher(RRAM)-Vorrichtung beinhaltet. Bei der veranschaulichten Ausführungsform beinhaltet der RRAM-Materialstapel eine untere Elektrode 514, eine Schaltschicht 516 über der unteren Elektrode 514, eine Sauerstoffaustauschschicht 518 über der Schaltschicht 516 und eine obere Elektrode 520 auf der Sauerstoffaustauschschicht 518.
Bei einer Ausführungsform beinhaltet die untere Elektrode 514 eine amorphe leitfähige Schicht. Bei einer Ausführungsform beinhaltet die untere Elektrode 514 eine topografisch glatte Elektrode. Bei einer Ausführungsform beinhaltet die untere Elektrode 514 ein Material, wie etwa W, Ta, TaN oder TiN. Bei einer Ausführungsform besteht die untere Elektrode 514 aus Ru-Schichten, die mit Ta-Schichten verschachtelt sind. Bei einer Ausführungsform weist die untere Elektrode 514 eine Dicke zwischen 20 nm und 50 nm auf. Bei einer Ausführungsform beinhaltet die obere Elektrode 520 ein Material, wie etwa W, Ta, TaN oder TiN. Bei einer Ausführungsform weist die obere Elektrode 520 eine Dicke zwischen 50 und 70 nm auf. Bei einer Ausführungsform sind die untere Elektrode 514 und die obere Elektrode 520 das gleiche Metall, wie etwa Ta oder TiN.
Die Schaltschicht 516 kann zum Beispiel ein Metalloxid sein, das Sauerstoff und Atome eines oder mehrerer Metalle, wie etwa unter anderem Hf, Zr, Ti, Ta oder W, beinhaltet. Im Fall von Titan oder Hafnium oder Tantal mit einem Oxidationszustand +4 weist die Schaltschicht 516 eine chemische Zusammensetzung MOx auf, wobei O Sauerstoff ist und X im Wesentlichen oder nahe an 2 ist. Im Fall von Tantal mit einem Oxidationszustand +5 weist die Schaltschicht 516 eine chemische Zusammensetzung M₂O_X auf, wobei O Sauerstoff ist und X im Wesentlichen oder nahe an 5 ist. Bei einer Ausführungsform weist die Schaltschicht 516 eine Dicke zwischen 1 nm und 5 nm auf.
Die Sauerstoffaustauschschicht 518 wirkt als eine Quelle einer Sauerstoffleerstelle oder als eine Senke für O^2-. Bei einer Ausführungsform besteht die Sauerstoffaustauschschicht 518 aus einem Metall, wie etwa unter anderem Hafnium, Tantal oder Titan. Bei einer Ausführungsform weist die Sauerstoffaustauschschicht 518 eine Dicke zwischen 5 nm und 20 nm auf. Bei einer Ausführungsform weist die Dicke der Sauerstoffaustauschschicht 518 wenigstens zweimal die Dicke der Schaltschicht 516 auf. Bei einer anderen Ausführungsform weist die Dicke der Sauerstoffaustauschschicht 518 wenigstens zweimal die Dicke der Schaltschicht 516 auf. Bei einer Ausführungsform weist die RRAM-Vorrichtung eine kombinierte Gesamtdicke der einzelnen Schichten zwischen 50 nm und 100 nm auf und eine Breite beträgt zwischen 10 nm und 50 nm.
Wieder unter Bezugnahme auf 5A ist die Speichervorrichtung 502 durch Zwischenverbindungsstrukturen auf einer Ebene 522 oberhalb des Transistors mit dem Transistor 450 gekoppelt. Bei einer Ausführungsform beinhaltet die Ebene 522 eine einzige Ebene von Zwischenverbindungen, die mit dem Transistor 450 gekoppelt sind. Bei anderen Ausführungsformen beinhaltet die Ebene 522 mehrere Unterebenen von Zwischenverbindung-Routing-Strukturen.
Bei der veranschaulichenden Ausführungsform beinhaltet die Speicherzelle 500 eine Drain-Zwischenverbindung 524 zwischen der Speichervorrichtung 502 und dem Drain-Kontakt 428. Wie gezeigt, befindet sich die Drain-Zwischenverbindung 524 auf dem Drain-Kontakt 428 und ist mit diesem gekoppelt. Die Speicherzelle 500 beinhaltet ferner eine Source-Zwischenverbindung 526, die mit dem Source-Kontakt 426 gekoppelt ist. Bei anderen Ausführungsformen ist ein (nicht gezeigter) Gate-Kontakt mit der Gate-Elektrode 400 gekoppelt. Die Speichervorrichtung 502 ist ferner mit einer Speicherzwischenverbindung 530 gekoppelt.
Bei einer Ausführungsform sind die Source-Zwischenverbindung 526 und die Drain-Zwischenverbindung 524 in einer dielektrischen Schicht 532 eingebettet. Bei einer Ausführungsform beinhalten die Source-Zwischenverbindung 526, die Drain-Zwischenverbindung 524 und die Speicherzwischenverbindung 530 jeweils Titan, Tantal, Wolfram, Ruthenium, Kupfer oder Nitride von Titan, Tantal, Wolfram, Ruthenium. Bei anderen Ausführungsformen beinhalten die Source-Zwischenverbindung 526, die Drain-Zwischenverbindung 524 und die Speicherzwischenverbindung 530 eine Auskleidungsschicht, die Ruthenium oder Tantal beinhaltet, und ein Füllmetall, wie etwa Kupfer oder Wolfram. Bei der veranschaulichten Ausführungsform sind die Speichervorrichtung 502 und die Speicherzwischenverbindung 530 in einem Dielektrikum 534 eingebettet.
Bei einer Ausführungsform beinhaltet die Ebene 522 ferner eine Barrieredielektrikumschicht 536 zwischen dem Dielektrikum 532 und dem Dielektrikum 534. Bei Ausführungsformen beinhaltet das Dielektrikum 532 und 534 Silicium und Stickstoff, Sauerstoff und/oder Kohlenstoff, wie etwa Siliciumnitrid, Siliciumdioxid, mit Kohlenstoff dotiertes Siliciumnitrid, Siliciumoxinitrid oder Siliciumcarbid.
Bei Ausführungsformen beinhaltet die Barrieredielektrikumschicht 536 Silicium und Stickstoff und/oder Kohlenstoff, wie etwa Siliciumnitrid, mit Kohlenstoff dotiertes Siliciumnitrid oder Siliciumcarbid.
6 veranschaulicht eine Rechenvorrichtung 600 gemäß Ausführungsformen der vorliegenden Offenbarung. Wie gezeigt, beherbergt die Rechenvorrichtung 600 eine Hauptplatine 602. Die Hauptplatine 602 kann eine Anzahl von Komponenten beinhalten, einschließlich unter anderem eines Prozessors 601 und wenigstens eines Kommunikationschips 604 oder 605. Der Prozessor 601 ist physisch und elektrisch mit der Hauptplatine 602 gekoppelt. Bei manchen Implementierungen ist der Kommunikationschip 605 auch physisch und elektrisch mit der Hauptplatine 602 gekoppelt. Bei weiteren Implementierungen ist der Kommunikationschip 605 Teil des Prozessors 601.
In Abhängigkeit von ihren Anwendungen kann die Rechenvorrichtung 600 andere Komponenten beinhalten, die mit der Hauptplatine 602 physisch und elektrisch gekoppelt sein können oder auch nicht. Diese anderen Komponenten beinhalten unter anderem flüchtigen Speicher (z. B. DRAM), nichtflüchtigen Speicher (z. B. ROM), Flash-Speicher, einen Grafikprozessor, einen Digitalsignalprozessor, einen Kryptoprozessor, einen Chipsatz 606, eine Antenne, eine Anzeige, eine Berührungsbildschirmanzeige, eine Berührungsbildschirmsteuerung, eine Batterie, einen Audiocodec, einen Videocodec, einen Leistungsverstärker, eine Globales-Positionierungssystem(GPS)-Vorrichtung, einen Kompass, einen Beschleunigungsmesser, ein Gyroskop, einen Lautsprecher, eine Kamera und eine Massenspeicherungsvorrichtung (wie etwa ein Festplattenlaufwerk, eine Compact-Disk (CD), eine Digital-Versatile-Disk (DVD) und so weiter).
Der Kommunikationschip 605 ermöglicht drahtlose Kommunikationen für die Übertragung von Daten zu und von der Rechenvorrichtung 600. Der Begriff „drahtlos“ und seine Ableitungen können verwendet werden, um Schaltkreise, Vorrichtungen, Systeme, Verfahren, Techniken, Kommunikationskanäle usw. zu beschreiben, die Daten durch die Verwendung modulierter elektromagnetischer Strahlung durch ein nichtfestes Medium kommunizieren können. Der Ausdruck impliziert nicht, dass die assoziierten Vorrichtungen keinerlei Drähte enthalten, obwohl dies bei manchen Ausführungsformen der Fall sein kann. Der Kommunikationschip 605 kann beliebige einer Anzahl an drahtlosen Standards oder Protokollen implementieren, einschließlich unter anderem Wi-Fi (IEEE-801.11-Familie), WiMAX (IEEE-801.11-Familie), Long Term Evolution (LTE), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, Ableitungen derselben sowie beliebiger anderer Drahtlosprotokolle, die als 3G, 4G, 5G und darüber hinaus bezeichnet werden. Die Rechenvorrichtung 600 kann mehrere Kommunikationschips 604 und 605 beinhalten. Beispielsweise kann ein erster Kommunikationschip 605 kürzerreichweitiger drahtloser Kommunikation, wie etwa Wi-Fi und Bluetooth, gewidmet sein und kann ein zweiter Kommunikationschip 604 längerreichweitiger drahtloser Kommunikation, wie etwa GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO und anderen, gewidmet sein.
Der Prozessor 601 der Rechenvorrichtung 600 beinhaltet einen Integrierter-Schaltkreis-Die, der innerhalb des Prozessors 601 gekapselt ist. Bei manchen Ausführungsformen beinhaltet der Integrierter-Schaltkreis-Die des Prozessors 601 eine oder mehrere Zwischenverbindungsstrukturen, nichtflüchtige Speichervorrichtungen und Transistoren, wie etwa die TFT-Transistoren 100A, 100B, 100C oder 200, wie in Assoziation mit 1A, 1B, 1C bzw. 2 beschrieben. Wieder unter Bezugnahme auf 6 kann sich der Begriff „Prozessor“ auf eine beliebige Vorrichtung oder einen beliebigen Teil einer Vorrichtung beziehen, die bzw. der elektronische Daten aus Registern und/oder einem Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten, die in Registern und/oder einem Speicher gespeichert werden können, umzuwandeln.
Der Kommunikationschip 605 beinhaltet auch einen Integrierter-Schaltkreis-Die, der innerhalb des Kommunikationschips 605 gekapselt ist. Bei einer anderen Ausführungsform beinhaltet der Integrierter-Schaltkreis-Die der Kommunikationschips 604, 605 eine oder mehrere Zwischenverbindungsstrukturen, nichtflüchtige Speichervorrichtungen, Kondensatoren und Transistoren, wie etwa die TFT-Transistoren 100A, 100B, 100C oder 200 aus 1A, 1B, 1C bzw. 2. Wieder unter Bezugnahme auf 6 kann die Rechenvorrichtung 600 in Abhängigkeit von Anwendungen andere Komponenten beinhalten, die mit der Hauptplatine 602 physisch und elektrisch gekoppelt sein können oder auch nicht. Diese anderen Komponenten können unter anderem flüchtigen Speicher (z. B. DRAM) 607, 608, nichtflüchtigen Speicher (z. B. ROM) 610, eine Grafik-CPU 612, Flash-Speicher, eine Globales-Positionierungssystem(GPS)-Vorrichtung 613, einen Kompass 614, einen Chipsatz 606, eine Antenne 616, einen Leistungsverstärker 609, eine Berührungsbildschirmsteuerung 611, eine Berührungsbildschirmanzeige 617, einen Lautsprecher 615, eine Kamera 603 und eine Batterie 618, wie veranschaulicht, und andere Komponenten, wie etwa einen Digitalsignalprozessor, einen Kryptoprozessor, einen Audio-Codec, einen Video-Codec, einen Beschleunigungsmesser, ein Gyroskop und eine Massenspeicherungsvorrichtung (wie etwa ein Festplattenlaufwerk, ein Festkörperlaufwerk (SSD), eine Compact-Disk (CD), eine Digital Versatile Disk (DVD) und so weiter) oder dergleichen, beinhalten. Bei weiteren Ausführungsformen kann eine beliebige Komponente, die innerhalb einer Rechenvorrichtung 600 untergebracht und oben besprochen ist, einen eigenständigen Integrierter-Schaltkreis-Speicher-Die enthalten, der ein oder mehrere Arrays von NVM-Vorrichtungen beinhaltet.
Bei verschiedenen Implementierungen kann die Rechenvorrichtung 600 ein Laptop, ein Netbook, ein Notebook, ein Ultrabook, ein Smartphone, ein Tablet, ein persönlicher digitaler Assistent (PDA), ein ultramobiler PC, ein Mobiltelefon, ein Desktop-Computer, ein Server, ein Drucker, ein Scanner, ein Monitor, eine Set-Top-Box, eine Unterhaltungssteuereinheit, eine Digitalkamera, ein tragbarer Musikabspieler oder ein digitaler Videorecorder sein. Bei weiteren Implementierungen kann die Rechenvorrichtung 600 eine beliebige andere elektronische Vorrichtung, die Daten verarbeitet, sein.
7 veranschaulicht eine Integrierter-Schaltkreis(IC)-Struktur 700, die eine oder mehrere Ausführungsformen der Offenbarung beinhaltet. Die Integrierter-Schaltkreis(IC)-Struktur 700 ist ein dazwischenliegendes Substrat, das zum Bilden einer Brücke zwischen einem ersten Substrat 702 und einem zweiten Substrat 704 verwendet wird. Das erste Substrat 702 kann beispielsweise ein Integrierter-Schaltkreis-Die sein. Das zweite Substrat 704 kann zum Beispiel ein Speichermodul, eine Computer-Hauptplatine oder ein anderer Integrierter-Schaltkreis-Die sein. Allgemein ist der Zweck einer Integrierter-Schaltkreis(IC)-Struktur 700, eine Verbindung zu einem breiteren Rastermaß aufzuweiten oder eine Verbindung zu einer anderen Verbindung umzuleiten. Zum Beispiel kann eine Integrierter-Schaltkreis(IC)-Struktur 700 einen Integrierter-Schaltkreis-Die mit einer Kugelgitteranordnung (BGA: Ball Grid Array) 707 koppeln, die anschließend mit dem zweiten Substrat 704 gekoppelt werden kann. Bei manchen Ausführungsformen sind das erste Substrat 702 und das zweite Substrat 704 an gegenüberliegenden Seiten der Integrierter-Schaltkreis(IC)-Struktur 700 angebracht. Bei anderen Ausführungsformen sind das erste Substrat 702 und das zweite Substrat 704 an der gleichen Seite der Integrierter-Schaltkreis(IC)-Struktur 700 angebracht. Und bei weiteren Ausführungsformen sind drei oder mehr Substrate über die Integrierter-Schaltkreis(IC)-Struktur 700 miteinander verbunden.
Die Integrierter-Schaltkreis(IC)-Struktur 700 kann aus einem Epoxidharz, einem glasfaserverstärkten Epoxidharz, einem Keramikmaterial oder einem Polymermaterial, wie etwa Polyimid, gebildet sein. Bei weiteren Implementierungen kann die Integrierter-Schaltkreis(IC)-Struktur aus alternierend starren oder flexiblen Materialien gebildet sein, die die gleichen oben zur Verwendung in einem Halbleitersubstrat beschriebenen Materialien beinhalten können, wie etwa Silicium, Germanium und andere Gruppe-III-V- und Gruppe-IV-Materialien. Die Integrierter-Schaltkreis(IC)-Struktur kann Metallzwischenverbindungen 708 und Vias 710 aufweisen, die unter anderem Siliciumdurchkontaktierungen (TSV - Through-Silicon Vias) 712 beinhalten. Die Integrierter-Schaltkreis(IC)-Struktur 700 kann ferner eingebettete Vorrichtungen 714 beinhalten, die sowohl passive als auch aktive Vorrichtungen beinhalten. Solche eingebetteten Vorrichtungen 714 beinhalten Kondensatoren, Entkopplungskondensatoren, Widerstände, Induktivitäten, Sicherungen, Dioden, Transformatoren, eine Vorrichtungsstruktur einschließlich Transistoren, wie etwa der TFT-Transistoren 100A, 100B, 100C oder 200, wie in Assoziation mit 1A, 1B, 1C bzw. 2 beschrieben. Wieder unter Bezugnahme auf 7 kann die Integrierter-Schaltkreis(IC)-Struktur 700 ferner eingebettete Vorrichtungen 714, wie etwa eine oder mehrere resistive Direktzugriffsspeichervorrichtungen, Sensoren und Elektrostatische-Entladung(ESD)-Vorrichtungen, beinhalten. Komplexere Vorrichtungen, wie etwa Hochfrequenz(HF)-Vorrichtungen, Leistungsverstärker, Leistungsverwaltungsvorrichtungen, Antennen, Arrays, Sensoren und MEMS-Vorrichtungen, können auch auf der Integrierter-Schaltkreis(IC)-Struktur 700 gebildet werden.
Dementsprechend betreffen eine oder mehrere Ausführungsformen der vorliegenden Offenbarung TFT-Transistoren 100A, 100B, 100C oder 200, wie in Assoziation mit 1A, 1B, 1C bzw. 2 beschrieben. Die TFT-Transistoren 100A, 100B, 100C oder 200 können in verschiedenen Anwendungen integrierter Schaltkreise verwendet werden. Entsprechend können eine oder mehrere Ausführungsformen der vorliegenden Offenbarung allgemein die Fertigung von TFT-Transistoren einschließlich Passivierungsschichten für Logik und eingebetteten Speicher betreffen.
Bei einem ersten Beispiel beinhaltet eine Dünnfilmtransistor(TFT)-Struktur Folgendes: ein Gate-Elektrode, eine Gate-Dielektrikum-Schicht auf der Gate-Elektrode, eine Kanalschicht auf der Gate-Dielektrikum-Schicht, wobei die Kanalschicht ein Halbleitermaterial mit einer ersten Polarität beinhaltet, einen Mehrschichtmaterialstapel auf der Kanalschicht gegenüber der Gate-Dielektrikum-Schicht, ein Zwischenschichtdielektrikum(ILD)-Material über dem Mehrschichtmaterialstapel und jenseits einer Seitenwand der Kanalschicht. Die TFT-Struktur beinhaltet ferner Folgendes: Source- und Drain-Kontakte durch das Zwischenschichtdielektrikummaterial und in Kontakt mit der Kanalschicht, wobei der Mehrschichtmaterialstapel Folgendes beinhaltet: eine Barriereschicht, die Sauerstoff und ein Metall umfasst, in Kontakt mit der Kanalschicht, wobei die Barriereschicht eine zweite Polarität umfasst, und eine Versiegelungsmittelschicht in Kontakt mit der Barriereschicht, wobei die Versiegelungsmittelschicht und das ILD eine unterschiedliche Zusammensetzung aufweisen.
Bei zweiten Beispielen gilt für beliebige der ersten Beispiele: die Barriereschicht beinhaltet eine p-Typ-Polarität und beinhaltet ferner CuO_x, NbO, NiO, CoO, SnO, Cu₂O, AgAlO, CuAlO₃, AlScOC, Sr₃BPO₃, La₂SiO₄Se, LaCuSe, Rb₂Sn₂O₃, La₂O₂S₂, K₂Sn₂O₃, Na₂FeOSe₂, ZnRh₂O₄, und wobei das Halbleitermaterial eine n-Typ-Polarität beinhaltet und ferner InZnO, InGaO, GaZnO, InAlO, InSnO, InMgO, GaZnMgO, GaZnSnO, GaAlZnO, GaAlSnO, HfZnO, HflnZnO, HfAlGaZnO, InMgZnO beinhaltet.
Bei dritten Beispielen gilt für beliebige der ersten bis zweiten Beispiele: die Barriereschicht beinhaltet eine n-Typ-Polarität und beinhaltet ferner In₂O₃, Ga₂O₃, ZnO, InZnO, InGaO, GaZnO, InAlO, InSnO, InMgO, GaZnMgO, GaZnSnO, GaAlZnO, GaAlSnO, HfZnO, HflnZnO, HfAlGaZnO oder InMgZnO, und wobei das Halbleitermaterial eine p-Typ-Polarität beinhaltet und ferner CuO_x, NbO, NiO, SnO, Cu₂O, AgAlO, CuAlO₃, AlScOC, Sr₃BPO₃, La₂SiO₄Se, LaCuSe, Rb₂Sn₂O₃, La₂O₂S₂, K₂Sn₂O₃, Na₂FeOSe₂, ZnRh₂O₄ beinhaltet.
Bei vierten Beispielen gilt für beliebige der ersten bis dritten Beispiele: das Halbleitermaterial beinhaltet ferner Ti-, W-, Cu-, Mn-, Mg-, Fe-, Hf-, Al-, Ni-, CO- oder Ru-Dotierungsstoffe, wobei die Kanalschicht eine Dotierungsstoffkonzentration zwischen e16 und e20 aufweist und wobei das Halbleitermaterial eine Dicke zwischen 1 Monoschicht und 80 nm beinhaltet.
Bei fünften Beispielen gilt für beliebige der ersten bis vierten Beispiele: die Barriereschicht ist eine Verarmungsinduzierungsschicht, und wobei die Barriereschicht ferner eine Dicke zwischen 1 Monoschicht und 40 nm beinhaltet.
Bei sechsten Beispielen gilt für beliebige der ersten bis fünften Beispiele: die Versiegelungsmittelschicht beinhaltet Al₂O₃, AlN, HYO, SiO₂, Y₂O₃, HfAlOx, AlSiOx oder AlSiNx.
Bei siebten Beispielen gilt für beliebige der ersten bis sechsten Beispiele: die Versiegelungsmittelschicht weist eine höhere Permittivität als das ILD auf.
Bei achten Beispielen gilt für beliebige der ersten bis siebten Beispiele: die Versiegelungsmittelschicht beinhaltet eine Dicke zwischen 3 nm und 5 nm.
Bei neunten Beispielen gilt für beliebige der ersten bis achten Beispiele: die Barriereschicht beinhaltet ferner Folgendes: eine erste Schicht, die ein erstes Metall und Sauerstoff beinhaltet, und eine zweite Schicht auf der ersten Schicht, wobei die zweite Schicht ein zweites Metall und Sauerstoff beinhaltet.
Bei zehnten Beispielen gilt für beliebige der ersten bis neunten Beispiele: die zweite Schicht ist eine Ätzstoppschicht und weist eine Dicke zwischen einer Monoschicht und 10 nm auf.
Bei elften Beispielen gilt für beliebige der ersten bis zehnten Beispiele: die Source- und Drain-Kontakte befinden sich in Kontakt mit einer Seitenwand einer oder mehrerer Materialschichten des mehrschichtigen Materialstapels.
Bei zwölften Beispielen gilt für beliebige der ersten bis elften Beispiele: der mehrschichtige Materialstapel beinhaltet ferner eine Maskenschicht auf der Versiegelungsmittelschicht, wobei die Maskenschicht ein dielektrisches Material beinhaltet, das von einem Material des Versiegelungsmittels und dem ILD verschieden ist.
Bei dreizehnten Beispielen beinhaltet ein System eine Dünnfilmtransistor(TFT)-Struktur, die Folgendes beinhaltet: eine Gate-Elektrode, eine Gate-Dielektrikum-Schicht auf der Gate-Elektrode, eine Kanalschicht auf der Gate-Dielektrikum-Schicht, wobei die Kanalschicht ein Halbleitermaterial mit einer ersten Polarität beinhaltet. Die (TFT-) Struktur beinhaltet ferner Folgendes: einen Mehrschichtmaterialstapel auf der Kanalschicht gegenüber der Gate-Dielektrikum-Schicht, ein Zwischenschichtdielektrikum(ILD)-Material über dem Mehrschichtmaterialstapel und jenseits einer Seitenwand der Kanalschicht. Die TFT-Struktur beinhaltet ferner Folgendes: Source- und Drain-Kontakte durch das Zwischenschichtdielektrikummaterial und in Kontakt mit der Kanalschicht, wobei der Mehrschichtmaterialstapel Folgendes beinhaltet: eine Barriereschicht, die Sauerstoff und ein Metall umfasst, in Kontakt mit der Kanalschicht, wobei die Barriereschicht eine zweite Polarität umfasst, und eine Versiegelungsmittelschicht in Kontakt mit der Barriereschicht, wobei die Versiegelungsmittelschicht und das ILD eine unterschiedliche Zusammensetzung aufweisen, und ein Speicherelement, das mit dem Drain-Kontakt gekoppelt ist.
Bei einem vierzehnten Beispiel gilt für ein beliebiges des dreizehnten Beispiels: das Speicherelement ist eine Magnetischer-Tunnelübergang-Vorrichtung.
Bei fünfzehnten Beispielen gilt für beliebige des dreizehnten bis vierzehnten Beispiels: das Speicherelement ist eine Resistiver-Direktzugriffsspeicher-Vorrichtung.
Bei sechzehnten Beispielen beinhaltet ein Verfahren zum Fertigen einer Transistorstruktur Folgendes: Strukturieren einer Elektrodenmaterialschicht, um eine Gate-Elektrode oberhalb eines Substrats zu bilden, Abscheiden einer Gate-Dielektrikum-Schicht auf der Gate-Elektrode, und Bilden eines Materialschichtstapels auf der Gate-Dielektrikum-Schicht. Das Bilden des Materialschichtstapels beinhaltet Folgendes: Abscheiden einer Kanalschicht auf der Gate-Dielektrikum-Schicht, Abscheiden einer Barriereschicht auf der Kanalschicht, Abscheiden einer Ätzstoppschicht auf der Barriereschicht, und Abscheiden einer Versiegelungsmittelschicht auf der Ätzstoppschicht. Das Verfahren beinhaltet ferner Folgendes: Strukturieren des Materialschichtstapels zu einem Block, Abscheiden eines Dielektrikums auf dem Block, Strukturieren mehrerer Öffnungen in den Block, und Bilden von Metallisierungsstrukturen in den mehreren Öffnungen.
Bei siebzehnten Beispielen gilt für beliebige der sechzehnten Beispiele: das Strukturieren der mehreren Öffnungen in den Block beinhaltet Abscheiden einer Maskenschicht auf der Versiegelungsmittelschicht und Ätzen der Maskenschicht, Versiegelungsmittelschicht, Ätzstoppschicht und der Barriereschicht, um die oberste Oberfläche der Kanalschicht freizulegen.
Bei achtzehnten Beispielen gilt für beliebige der sechzehnten bis siebzehnten Beispiele: das Bilden von Metallisierungsstrukturen beinhaltet Abscheiden eines oder mehrerer Metalle in die mehreren Öffnungen auf eine oberste Oberfläche der Kanalschicht.

Claims

Dünnfilmtransistor(TFT)-Struktur, die Folgendes umfasst: eine Gate-Elektrode; eine Gate-Dielektrikum-Schicht auf der Gate-Elektrode; eine Kanalschicht auf der Gate-Dielektrikum-Schicht, wobei die Kanalschicht ein Halbleitermaterial mit einer ersten Polarität umfasst; einen Mehrschichtmaterialstapel auf der Kanalschicht gegenüber der Gate-Dielektrikum-Schicht; ein Zwischenschichtdielektrikum(ILD)-Material über dem Mehrschichtmaterialstapel und jenseits einer Seitenwand der Kanalschicht; und Source- und Drain-Kontakte durch das Zwischenschichtdielektrikummaterial und in Kontakt mit der Kanalschicht, wobei der Mehrschichtmaterialstapel Folgendes umfasst: eine Barriereschicht, die Sauerstoff und ein Metall umfasst, in Kontakt mit der Kanalschicht, wobei die Barriereschicht eine zweite Polarität umfasst; und eine Versiegelungsmittelschicht in Kontakt mit der Barriereschicht, wobei die Versiegelungsmittelschicht und das ILD eine unterschiedliche Zusammensetzung aufweisen.
TFT-Struktur nach Anspruch 1, wobei die Barriereschicht eine p-Typ-Polarität umfasst und ferner CuO_x, NbO, NiO, CoO, SnO, Cu₂O, AgAlO, CuAlO₃, AlScOC, Sr₃BPO₃, La₂SiO₄Se, LaCuSe, Rb₂Sn₂O₃, La₂O₂S₂, K₂Sn₂O₃, Na₂FeOSe₂, ZnRh₂O₄ umfasst und wobei das Halbleitermaterial eine n-Typ-Polarität umfasst und ferner InZnO, InGaO, GaZnO, InAlO, InSnO, InMgO, GaZnMgO, GaZnSnO, GaAlZnO, GaAlSnO, HfZnO, HflnZnO, HfAlGaZnO, InMgZnO umfasst.
TFT-Struktur nach Anspruch 1, wobei die Barriereschicht eine n-Typ-Polarität umfasst und ferner In₂O₃, Ga₂O₃, ZnO, InZnO, InGaO, GaZnO, InAlO, InSnO, InMgO, GaZnMgO, GaZnSnO, GaAlZnO, GaAlSnO, HfZnO, HflnZnO, HfAlGaZnO oder InMgZnO umfasst und wobei das Halbleitermaterial eine p-Typ-Polarität umfasst und ferner CuO_x, NbO, NiO, SnO, Cu₂O, AgAlO, CuAlO₃, AlScOC, Sr₃BPO₃, La₂SiO₄Se, LaCuSe, Rb₂Sn₂O₃, La₂O₂S₂, K₂Sn₂O₃, Na₂FeOSe₂, ZnRh₂O₄ umfasst.
TFT-Struktur nach Anspruch 2, wobei das Halbleitermaterial ferner Ti-, W-, Cu-, Mn-, Mg-, Fe-, Hf-, Al-, Ni-, CO- oder Ru-Dotierungsstoffe umfasst, wobei die Kanalschicht eine Dotierungsstoffkonzentration zwischen e16 und e20 aufweist und wobei das Halbleitermaterial eine Dicke zwischen 1 Monoschicht und 80 nm umfasst.
TFT-Struktur nach einem der Ansprüche 1 bis 4, wobei die Barriereschicht eine Verarmungsinduzierungsschicht ist und wobei die Barriereschicht ferner eine Dicke zwischen 1 Monoschicht und 40 nm umfasst.
TFT-Struktur nach einem der Ansprüche 1 bis 5, wobei die Versiegelungsmittelschicht Al₂O₃, AlN, HYO, SiO₂, Y₂O₃, HfAlOx, AlSiOx oder AlSiNx umfasst.
TFT-Struktur nach einem der Ansprüche 1 bis 6, wobei die Versiegelungsmittelschicht eine höhere Permittivität als das ILD aufweist.
TFT-Struktur nach einem der Ansprüche 4-7, wobei die Versiegelungsmittelschicht eine Dicke zwischen 3 nm und 5 nm umfasst.
TFT-Struktur nach einem der Ansprüche 1 bis 8, wobei die Barriereschicht ferner Folgendes umfasst: eine erste Schicht, die ein erstes Metall und Sauerstoff umfasst; und eine zweite Schicht auf der ersten Schicht, wobei die zweite Schicht ein zweites Metall und Sauerstoff umfasst.
TFT-Struktur nach Anspruch 9, wobei die zweite Schicht eine Ätzstoppschicht ist und eine Dicke zwischen einer Monoschicht und 10 nm aufweist.
TFT-Struktur nach einem der Ansprüche 1 bis 10, wobei sich die Source- und Drain-Kontakte in Kontakt mit einer Seitenwand einer oder mehrerer Materialschichten des mehrschichtigen Materialstapels befinden.
TFT-Struktur nach einem der Ansprüche 1 bis 11, wobei der mehrschichtige Materialstapel ferner eine Maskenschicht auf der Versiegelungsmittelschicht umfasst, wobei die Maskenschicht ein dielektrisches Material umfasst, das von einem Material des Versiegelungsmittels und dem ILD verschieden ist.
System, das Folgendes umfasst: eine Dünnfilmtransistor(TFT)-Struktur nach einem der Ansprüche 1 bis 12; und ein Speicherelement, das mit dem Drain-Kontakt gekoppelt ist.
System nach Anspruch 13, wobei das Speicherelement eine Magnetischer-Tunnelübergang-Vorrichtung ist.
System nach Anspruch 13, wobei das Speicherelement eine Resistiver-Direktzugriffsspeicher-Vorrichtung ist.
Verfahren zum Fertigen einer Transistorstruktur, wobei das Verfahren Folgendes umfasst: Strukturieren einer Elektrodenmaterialschicht, um eine Gate-Elektrode oberhalb eines Substrats zu bilden; Abscheiden einer Gate-Dielektrikum-Schicht auf der Gate-Elektrode; Bilden eines Materialschichtstapels auf der Gate-Dielektrikum-Schicht, wobei das Bilden Folgendes umfasst: Abscheiden einer Kanalschicht auf der Gate-Dielektrikum-Schicht; Abscheiden einer Barriereschicht auf der Kanalschicht; Abscheiden einer Ätzstoppschicht auf der Barriereschicht; Abscheiden einer Versiegelungsmittelschicht auf der Ätzstoppschicht; Strukturieren des Materialschichtstapels zu einem Block; Abscheiden eines Dielektrikums auf dem Block; Strukturieren mehrerer Öffnungen in den Block; und Bilden von Metallisierungsstrukturen in den mehreren Öffnungen.
Verfahren nach Anspruch 16, wobei das Strukturieren der mehreren Öffnungen in den Block Abscheiden einer Maskenschicht auf der Versiegelungsmittelschicht und Ätzen der Maskenschicht, Versiegelungsmittelschicht, Ätzstoppschicht und der Barriereschicht umfasst, um die oberste Oberfläche der Kanalschicht freizulegen.
Verfahren nach einem der Ansprüche 16-17, wobei das Bilden von Metallisierungsstrukturen Abscheiden eines oder mehrerer Metalle in die mehreren Öffnungen auf eine oberste Oberfläche der Kanalschicht umfasst.