DE102020103710A1 - Rückseitenkontakte für Halbleitervorrichtungen - Google Patents

Rückseitenkontakte für Halbleitervorrichtungen Download PDF

Info

Publication number
DE102020103710A1
DE102020103710A1 DE102020103710.4A DE102020103710A DE102020103710A1 DE 102020103710 A1 DE102020103710 A1 DE 102020103710A1 DE 102020103710 A DE102020103710 A DE 102020103710A DE 102020103710 A1 DE102020103710 A1 DE 102020103710A1
Authority
DE
Germany
Prior art keywords
transistor
dielectric material
source
integrated circuit
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020103710.4A
Other languages
English (en)
Inventor
Aaron D. Lilak
Ehren Mannebach
Anh Phan
Richard E. Schenker
Stephanie A. BOJARSKI
Willy Rachmady
Patrick R. Morrow
Jeffery D. Bielefeld
Gilbert Dewey
Hui Jae Yoo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102020103710A1 publication Critical patent/DE102020103710A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66469—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with one- or zero-dimensional channel, e.g. quantum wire field-effect transistors, in-plane gate transistors [IPG], single electron transistors [SET], Coulomb blockade transistors, striped channel transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Rückseitenkontaktstrukturen beinhalten ätzselektive Materialien, um eine Rückseitenkontaktbildung zu erleichtern. Eine Integrierter-Schaltkreis-Struktur beinhaltet ein Vorderseitenkontaktgebiet, ein Vorrichtungsgebiet unterhalb des Vorderseitenkontaktgebiets und ein Rückseitenkontaktgebiet unterhalb des Vorrichtungsgebiets. Das Vorrichtungsgebiet beinhaltet einen Transistor. Das Rückseitenkontaktgebiet beinhaltet ein erstes dielektrisches Material unter einem Source- oder Drain-Gebiet des Transistors, ein zweites dielektrisches Material lateral angrenzend an das erste dielektrische Material und unter einer Gate-Struktur des Transistors. Ein nichtleitfähiger Abstandshalter befindet sich zwischen dem ersten und zweiten dielektrischen Material. Das erste und zweite dielektrische Material sind mit Bezug aufeinander und den Abstandshalter selektiv ätzbar. Das Rückseitenkontaktgebiet kann ein Zwischenverbindungsmerkmal beinhalten, das beispielsweise durch das erste dielektrische Material hindurchgeht und eine Unterseite des Source/Drain-Gebiets kontaktiert und/oder durch das zweite dielektrische Material hindurchgeht und die Gate-Struktur kontaktiert.

Description

  • HINTERGRUND
  • Integrierte Schaltungsanordnungen werden weiterhin zu kleineren Merkmalsabmessungen und höheren Transistordichten skaliert. Eine dreidimensionale (3D-) Integration erhöht die Transistordichte, indem die Z-Dimension ausgenutzt wird, wobei sowohl aufwärts gebaut wird als auch in der X- und Y-Richtung lateral nach außen gebaut wird. Eine andere Entwicklung, die für zunehmend dicht gepackte Halbleitervorrichtungen verwendet werden kann, ist das Einrichten elektrischer Verbindungen zwischen Halbleitervorrichtungen unter Verwendung von sowohl Vorderseiten- als auch Rückseitenzwischenverbindungen. Unabhängig davon, ob ein integrierter Schaltkreis eine Vorrichtungsschicht (oder äquivalent ein „Vorrichtungsgebiet“) oder mehrere solche Schichten beinhaltet, kann das Verwenden von Rückseitenzwischenverbindungen verschiedene Aspekte der Halbleitervorrichtungskonfiguration und der Leistungsfähigkeit, insbesondere mit Bezug auf Dichtebeschränkungen, verbessern. Es verbleiben jedoch auch einige nichttriviale Probleme, die mit solchen Rückseitenverbindungen assoziiert sind.
  • Figurenliste
    • 1A ist eine Querschnittsansicht einer Integrierter-Schaltkreis-Struktur, die eine gestapelte Transistorkonfiguration aufweist und die mehrere ätzselektive Materialien und Rückseitenzwischenverbindungsstrukturen beinhaltet, gemäß einer Ausführungsform der vorliegenden Offenbarung. Der Querschnitt ist senkrecht zu den Gate-Strukturen und durch die Kanalgebiete hindurch.
    • 1B ist eine Querschnittsansicht einer Integrierter-Schaltkreis-Struktur, die eine nichtgestapelte Transistorkonfiguration aufweist und die mehrere ätzselektive Materialien und Rückseitenzwischenverbindungsstrukturen beinhaltet, gemäß einer Ausführungsform der vorliegenden Offenbarung. Der Querschnitt ist senkrecht zu den Gate-Strukturen und durch die Kanalgebiete hindurch.
    • 2A-2F veranschaulichen Querschnitte beispielhafter Finnenstrukturen, die in einer gestapelten Transistorkonfiguration verwendet werden können, in der obere und untere Gebiete derselben Finnenstruktur gleichzeitig für getrennte Transistorvorrichtungen verwendet werden, gemäß verschiedenen Ausführungsformen der vorliegenden Offenbarung. Wie es sich in Anbetracht dieser Offenbarung ferner versteht, kann eine Finnenstruktur, die nur den oberen oder unteren Teil einer solchen beispielhaften Finnenstruktur beinhaltet, gemäß anderen Ausführungsformen in einer nichtgestapelten Transistorkonfiguration verwendet werden. Die Querschnitte sind senkrecht zu den Finnenstrukturen.
    • 3A-9D sind verschiedene Querschnittsansichten, die verschiedene Stufen einer Fertigung von Rückseitenkontakten für eine Integrierter-Schaltkreis-Struktur veranschaulichen, gemäß manchen Ausführungsformen der vorliegenden Offenbarung. Die Stellen der Querschnitte variieren, so dass sie beispielhafte strukturelle Merkmale zuverlässig darstellen und beinhalten Folgende: vertikale Querschnitte parallel zu der Gate-Struktur und durch die Kanalgebiete hindurch; vertikale Querschnitte parallel zu der Gate-Struktur und durch die Source- oder Drain-Gebiete hindurch; vertikale Querschnitte senkrecht zu den Gate-Strukturen und durch die Kanalgebiete hindurch; und horizontale Querschnitte durch das Rückseitenkontaktgebiet hindurch.
    • 10 veranschaulicht ein Rechensystem, das mit einer oder mehreren Integrierter-Schaltkreis-Strukturen implementiert ist, die gemäß einer Ausführungsform der vorliegenden Offenbarung konfiguriert sind.
  • Die Figuren stellen verschiedene Ausführungsformen der vorliegenden Offenbarung lediglich zum Zweck einer Veranschaulichung dar. Zahlreiche Variationen, Konfigurationen und andere Ausführungsformen werden aus der folgenden ausführlichen Diskussion ersichtlich. Des Weiteren sind die Figuren, wie es sich versteht, nicht maßstabsgetreu zeichnet und sollen die beschriebenen Ausführungsformen nicht auf die gezeigten speziellen Konfigurationen beschränken. Obwohl manche Figuren allgemein gerade Linien, rechte Winkel und glatte Oberflächen andeuten, kann beispielsweise eine tatsächliche Implementierung der offenbarten Techniken nicht perfekte gerade Linien und rechte Winkel aufweisen und manche Merkmale können angesichts von Einschränkungen der realen Welt von Fertigungsprozessen eine Oberflächentopographie haben oder anderweitig nicht glatt sein. Kurz gesagt sind die Figuren lediglich bereitgestellt, um Beispielstrukturen zu zeigen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Rückseitenkontaktbildungstechniken und -strukturen sind beschrieben. Die Techniken verwenden zwei oder mehr ätzselektive Materialien, um eine Rückseitenkontaktbildung zu erleichtern. Wie sich im Anbetracht dieser Offenbarung versteht, ermöglicht die Ätzselektivität einen toleranteren Prozess relativ zu Standardlithografietechniken, wie etwa Extrem-Ultraviolett(EUV)-, Argon-Fluorid-Immersion(ArFi)-Lithografie, oder anderen solchen Techniken, die auf eine enge lithografische Strukturierung auf der Rückseite angewiesen sind. Auf diese Weise erleichtert die Verwendung mehrerer ätzselektiver Materialien, von denen wenigstens eines ein Dielektrikum ist, einen relativ zweckdienlichen und einfacheren Prozess (im Vergleich zu existierenden Methodologien), durch den ein Rückseitenkontakt zu Source/Drain-Gebieten und/oder zu Gate-Strukturen hergestellt werden kann, und kann auch dabei helfen, dass angrenzende leitfähige Strukturen aufgrund einer Lithografie- und/oder Strukturierungsprozessvariabilität keinen Kurzschluss zueinander herstellen. Die Techniken sind besonders gut für gestapelte Transistorkonfigurationen mit mehreren Vorrichtungsschichtlagen entlang der Höhe einer Finnenstruktur geeignet, können aber auch in nichtgestapelten Konfigurationen verwendet werden, die Rückseitenkontakte aufweisen. Gleichermaßen können die Techniken auf sowohl planare als auch nichtplanare Transistorarchitekturen angewandt werden, einschließlich FinFETs (z. B. Doppel-Gate- und Tri-Gate-Transistoren) und Nanodraht- oder Nanoband- oder Nanoplattentransistoren (z. B. Gate-All-Around-Transistoren). In einem allgemeineren Sinn können die hier bereitgestellten Techniken in beliebigen Integrierter-Schaltkreis-Strukturen verwendet werden, die Rückseitenkontakte beinhalten, wie in Anbetracht dieser Offenbarung weiter ersichtlich wird.
  • Allgemeiner Überblick
  • Wie oben angemerkt, verbleiben einige nichttriviale Probleme, die mit dem Bilden von Rückseitenverbindungen assoziiert sind. Im Einzelnen ist eine Rückseitenkontaktbildung eine Technik, bei der ein Halbleitersubstrat umorientiert wird, um eine Verarbeitung auf und/oder durch eine Rückseite des Substrats zu ermöglichen, die der Seite gegenüberliegt, auf der ein oder mehrere Vorrichtungsschichten gefertigt wurden (d. h. der „Vorderseite“). Diese Verarbeitung beinhaltet das Verwenden von Lithografie- und Strukturierungstechniken, um eine Rückseitenoberfläche eines Source-Gebiets, eines Drain-Gebiets und/oder einer Gate-Elektrode freizulegen. Sobald sie freigelegt wurden, können dann Zwischenverbindungsstrukturen (z. B. Kontakte, Vias, konforme leitfähige Schichten, Metallleitungen) gefertigt werden, um einen elektrischen Kontakt zu den freigelegten Rückseiten des Source-Gebiets, des Drain-Gebiets und/oder der Gate-Elektrode herzustellen. Das Verwenden von Rückseitenzwischenverbindungen kann für die Fertigung von Halbleitervorrichtungen hilfreich sein, insbesondere da eine Vorrichtungsdichte zunimmt und die Fähigkeit zum Verbinden von dicht gepackten und eng beabstandeten Vorrichtungen eine größere Herausforderung wird. Jedoch fehlt bei Standardstrukturierungstechniken (z. B. lithografisches Drucken, Ätzen), die zum Entfernen von Rückseitenteilen eines Substrats verwendet werden, um ausgewählte Rückseitenteile von Halbleitervorrichtungen freizulegen, möglicherweise die notwendige Präzision und/oder Genauigkeit, insbesondere mit fortschreitender Skalierung. Unter Berücksichtigung der zunehmend engen Beabstandung zwischen angrenzenden Halbleitervorrichtungen und den Strukturen innerhalb einer einzigen Vorrichtung (z. B. eines Source-Gebiets, eines Drain-Gebiets und eines Kanalgebiets dazwischen) sind zum Beispiel selbst EUV-Lithografietechniken für Ausrichtungsfehler und die Bildung ungewollter elektrischer Verbindungen, die Vorrichtungen oder Strukturen innerhalb eines integrierten Schaltkreises kurzschließen, anfällig. Die resultierenden Herstellungsverzögerungen and Ausbeuteverluste reduzieren das Interesse, Rückseitenzwischenverbindungsschemata zu verwenden.
  • Dementsprechend stellt die vorliegende Offenbarung Integrierter-Schaltkreis-Strukturen gemäß manchen Ausführungsformen bereit, die Rückseitenkontakte und entsprechende Bildungstechniken beinhalten, die beim Abmildern solcher Probleme helfen. Die hier beschriebenen Strukturen und Techniken verwenden unterschiedliche Materialien mit unterschiedlicher Ätzselektivität gegenüber einander. Das Verwenden unterschiedlicher ätzselektiver Materialien (die auf unterschiedliche Ätzchemien reagieren) ermöglicht ein relativ lockeres Registrierungs-/Ausrichtungsregime. Somit wirkt beispielsweise und gemäß einem Ausführungsbeispiel ein erster Typ eines ätzselektiven Materials als eine Maske, um einen ersten Satz von Merkmalen (z. B. Source- und Drain-Gebiete) zu schützen, und ein zweiter Typ eines ätzselektiven Materials wirkt als eine Maske, um einen zweiten Satz von Merkmalen (z. B. Gate-Strukturen) zu schützen. In einem solchen Beispielfall verbleibt der zweite Typ von ätzselektivem Material, das den zweiten Satz von Merkmalen schützt (größtenteils) intakt, während ein erstes Ätzschema verwendet wird, um das erste ätzselektive Material zu entfernen, um ein oder mehrere Merkmale des zu kontaktierenden ersten Satzes freizulegen. Gleichermaßen verbleibt der erste Typ von ätzselektivem Material, das den ersten Satz von Merkmalen schützt (größtenteils) intakt, während ein von dem ersten Ätzschema verschiedenes zweites Ätzschema verwendet wird, um das zweite ätzselektive Material zu entfernen, um ein oder mehrere Merkmale des zu kontaktierenden zweiten Satzes freizulegen. Falls ein gegebenes Ätzschema gegenüber einem gewissen Material selektiv ist, dann neigt dieses Ätzschema dazu, dieses Material mit einer viel niedrigeren Rate (z. B. 2-mal niedriger, 3-mal niedriger oder 10-mal niedriger oder 20-mal niedriger oder höher oder möglicherweise gar nicht) zu entfernen als das Ätzschema ein oder mehrere Materialien entfernt, die ebenfalls zu der Zeit freigelegt sind, wenn das Ätzschema ausgeführt wird. Bei manchen Ausführungsformen sind eines oder mehrere der selektiven Materialien dielektrische Materialien, die auch dazu wirken, eine elektrische Isolation bereitzustellen (zusätzlich zu der Ätzselektivität).
  • Bei manchen Ausführungsbeispielen helfen nichtleitfähige Abstandshalter zwischen dem ersten und zweiten ätzselektiven Material ferner bei dem selektiven Ätzprozess und dem Bereitstellen von Rückseitenkontakten. Wie es sich versteht, führen, wenn ätzselektive Materialien verwendet werden, die dielektrisch oder anderweitig nichtleitfähig sind, Fehler beim Strukturieren leitfähiger Strukturen nicht notwendigerweise zu einem elektrischen Kurzschluss mit einem angrenzenden leitfähigen Merkmal oder einer angrenzenden leitfähigen Struktur. Das heißt, selbst wenn ein Via, der mit einem Source-Gebiet, einem Drain-Gebiet, einer Gate-Elektrode oder einer anderen Komponente einer Halbleitervorrichtung verbunden ist, groß genug ist, dass er sich zu einer angrenzenden leitfähigen Struktur erstreckt, wird ein dazwischenliegendes ätzselektives Dielektrikum oder anderweitig nichtleitfähiges Material einen Kurzschluss zwischen den zwei Strukturen verhindern. Zahlreiche Variationen und andere Ausführungsformen werden in Anbetracht dieser Offenbarung ersichtlich.
  • Beispielarchitektur
  • 1A und 1B veranschaulichen jeweils eine Querschnittsansicht einer Integrierter-Schaltkreis-Struktur, die mehrere ätzselektive Materialien und Rückseitenzwischenverbindungsstrukturen beinhaltet, gemäß manchen Ausführungsformen der vorliegenden Offenbarung. Beide Ausführungsbeispiele sind mit einer nichtplanaren Architektur konfiguriert, die eine Finnenstruktur und/oder Nanodrähte in den Kanalgebieten beinhaltet, obwohl die Techniken ebenso mit einer planaren Architektur verwendet werden können. Wie gesehen werden kann, sind die dargestellten Querschnitte senkrecht zu den Gate-Strukturen und durch die Kanalgebiete hindurch. 1A zeigt eine gestapelte Transistorarchitektur, die Nanodrähte in den Kanalgebieten beinhaltet, und 1B zeigt eine nichtgestapelte oder Einzelvorrichtungsschichtarchitektur, die Nanodrähte in dem Kanalgebiet auf der linken Seite aus 1B und eine Finne in dem Kanalgebiet auf der rechten Seite aus 1B beinhaltet. Ähnlichkeiten zwischen den zwei Architekturen, einschließlich der Rückseitenkontakte, werden ersichtlich.
  • Wie unter Bezugnahme auf 1A gesehen werden kann, beinhaltet der beispielhafte integrierte Schaltkreis eine gestapelte Transistorkonfiguration, die einen oberen und unteren Teil beinhaltet, die durch ein Isolationsgebiet 106 separiert sind, und wobei die Kanalgebiete der Finnenstruktur zu Nanodrähten verarbeitet wurden. Insbesondere ist der obere Teil der Finnenstruktur ein Teil eines oberen Vorrichtungsgebiets 108 und ist der untere Teil der Finnenstruktur ein Teil eines unteren Vorrichtungsgebiets 104. Eine untere Gate-Struktur des unteren Vorrichtungsgebiets 104 ist um Nanodrähte 116A herumgelegt und beinhaltet ein Gate-Dielektrikum 122A und eine Gate-Elektrode 120A und eine obere Gate-Struktur des oberen Vorrichtungsgebiets 108 ist um Nanodrähte 116B herumgelegt und beinhaltet das Gate-Dielektrikum 122B und die Gate-Elektrode 120B. Gleichermaßen beinhaltet das untere Vorrichtungsgebiet 104 Source- und Drain-Gebiete 124A angrenzend an die Nanodrähte 116A und beinhaltet das obere Vorrichtungsgebiet 108 Source- und Drain-Gebiete 124B angrenzend an die Nanodrähte 116B. Vorderseitenkontakte 125 sind auf den Source/Drain-Gebieten 124B bereitgestellt und dieses Ausführungsbeispiel beinhaltet ferner ein Isolatormaterial angrenzend an die Source/Drain-Gebiete 127B. Wie ferner zu sehen ist, ist ein Rückseitenkontaktgebiet 103 auf die Rückseite 101 der Struktur aufgebracht, die bei diesem Ausführungsbeispiel Source/Drain-Kontakte 138, ein erstes ätzselektives Material 138, ein zweites ätzselektives Material 140, Abstandshalter 126 und ein Zwischenverbindungsmerkmal 128 beinhaltet. Gleichermaßen kann ein Vorderseitenkontaktgebiet 105 auf die Vorderseite 101 der Struktur aufgebracht werden, die lokale Kontakte und/oder Zwischenverbindungen zusammen mit einer oder mehreren Zwischenverbindungs- oder Metallisierungsschichten (z. B. Metallschichten M1-MN, die in 1A-B in gestrichelten Linien gezeigt sind) und dazwischenliegenden Passivierungs- oder Ätzstoppschichten, falls gewünscht, beinhalten kann.
  • Der integrierte Schaltkreis aus 1B beinhaltet eine nichtgestapelte Transistorkonfiguration, die zum Beispiel dem unteren Vorrichtungsgebiet 104 aus 1A ähnlich ist. Die zugehörige Erörterung gilt gleichermaßen für beide Strukturen.
  • Obwohl nur eine einzige Finnenstruktur und zwei Gate-Strukturen in jeder der 1A-B gezeigt sind, kann eine beliebige Anzahl an Finnenstrukturen und Gate-Strukturen verwendet werden, wie es sich versteht. Die in 1A-B gezeigte Finnenstruktur beinhaltet zwei Nanobänder, jedoch kann eine beliebige Anzahl an Nanobändern oder distinkten Kanalgebieten in jeder Finnenstruktur genutzt werden. Außerdem können andere Ausführungsformen Finnen in dem Kanalgebiet anstelle von Nanodrähten oder irgendeine andere Kombination aus Finnen, Nanodrähten und/oder Nanobändern und/oder Nanoplatten aufweisen, wie es sich ferner versteht. Es wird angemerkt, dass komplementäre Schaltkreise in der gestapelten Architektur beispielweise p-Typ-Vorrichtungen in den oberen Finnenteilen und n-Typ-Vorrichtungen in den unteren Finnenteilen beinhalten können oder umgekehrt, obwohl andere Ausführungsformen unterschiedliche Anordnungen beinhalten können (z. B. sind sowohl der obere als auch untere Teil vom n-Typ oder p-Typ oder abwechselnde Finnenstrukturen weisen abwechselnde Polaritäten auf). Gleichermaßen können komplementäre Schaltkreise in der nichtgestapelten Architektur p-Typ-Finnen und n-Typ-Finnen in einer abwechselnden Struktur beinhalten, obwohl andere Ausführungsformen unterschiedliche Anordnungen beinhalten können (z. B. alle Finnen vom n-Typ oder p-Typ oder Gruppen von p-Typ- oder n-Typ-Finnen oder Finnenpaare usw.). Eine beliebige Anzahl anderer Konfigurationen wird ersichtlich und kann von den darin bereitgestellten Rückseitentechniken profitieren.
  • Das Substrat 112 kann eine beliebige Anzahl an Standardkonfigurationen aufweisen, wie etwa Volumensubstrate, Halbleiter-auf-Isolator-Substrate oder Mehrschichtsubstrate. Bei manchen Ausführungsbeispielen kann das Substrat 112 beispielsweise ein Volumensilicium- oder -germanium- oder -galliumarsenidsubstrat sein. Bei anderen Ausführungsformen kann das Substrat 112 eine Mehrschichtsubstratkonfiguration sein, wie etwa ein Silicium-auf-Isolator(SOI)-Substrat. Bei anderen Ausführungsformen ist das Substrat 112 optional oder wird an irgendeinem Punkt in dem Prozess anderweitig entfernt. Beispielsweise wird das Substrat 112 bei manchen Ausführungsformen entfernt, nachdem untere und obere Vorrichtungsgebiete gebildet wurden, so dass eine weitere gewünschte Verarbeitung unter dem unteren Vorrichtungsgebiet ermöglicht wird, wie etwa die Bildung eines Rückseitenkontaktgebiets 103, wie hier verschiedentlich beschrieben ist. Bei anderen Ausführungsformen kann das Rückseitenkontaktgebiet 103 innerhalb des Substrats 112 gebildet werden, falls es nicht vollständig entfernt wird.
  • Die Finnenstrukturen in entweder der gestapelten oder nichtgestapelten Architektur können auf eine beliebige Anzahl von Arten konfiguriert sein, einschließlich Finnen, die für das Substrat 112 nativ sind, Ersatzfinnen oder Finnenstrukturen und/oder Mehrschichtstrukturen, die zum Bilden von Nanodrähten (oder gegebenenfalls Nanobändern oder Nanoplatten; wobei diese alle zur einfachen Erörterung zu Nanodrähten verallgemeinert werden können) geeignet sind. Zum Beispiel können bei einer gestapelten Architektur die oberen Finnenteile beispielweise ein erstes Halbleitermaterial umfassen, während die unteren Finnenteile ein zweites Halbleitermaterial umfassen können, das sich bezüglich der Zusammensetzung von dem ersten Halbleitermaterial unterscheidet. Bei einer anderen beispielhaften gestapelten Architektur kann der obere Finnenteil aus einem Halbleitermaterial mit einer Kristallorientierung bestehen, während der untere Finnenteil aus demselben Halbleiter mit einer anderen Kristallorientierung bestehen kann. Beispielhafte Halbleitermaterialien beinhalten beispielsweise Silicium, Germanium, Siliciumgermanium (SiGe), ein halbleitendes Oxid, wie etwa Indiumgalliumzinkoxid (IGZO), Indiumgalliumarsenid (InGaAs), Indiumarsenid (InAs), Galliumantimonid (GaSb) oder ein anderes geeignetes Halbleitermaterial. Alternativ dazu können die oberen und unteren Finnenteile die gleichen Halbleitermaterialien und die gleiche Konfiguration aufweisen. 2A-F zeigen verschiedene beispielhafte Finnenstrukturen, die in einer gestapelten Architektur verwendet werden können, und werden der Reihe nach besprochen. Beliebige solche in 2A-F gezeigten Strukturen können in 1A substituiert werden. Wie es sich ferner mit Bezug auf die nichtgestapelte Architektur versteht, kann eine beliebige obere Hälfte oder untere Hälfte solcher in 2A-F gezeigter Strukturen in 1B subsituiert werden.
  • Eine Isolation 106 isoliert das obere und untere Vorrichtungsgebiet 108 und 104 elektrisch und kann zum Beispiel mit einer Isolatorschicht (z. B. Oxid oder Nitrid) oder mittels Dotierung oder Isolation mit fester Ladung implementiert werden. Der Isolator 127A-B angrenzend an die Isolation 106 kann ein beliebiges geeignetes Isolatormaterial sein, wie etwa Siliciumdioxid, Siliciumnitrid, Siliciumcarbid, Siliciumoxynitrid, ein Polymer, eine poröse Version von beliebigen von diesen oder eine beliebige Kombination von diesen (z. B. ein oberer Teil aus Siliciumoxid und ein unterer Teil aus Siliciumnitrid oder umgekehrt). Bei manchen Ausführungsformen sind die Isolation 106 und der Isolator 127A-B das gleiche Material, während sie sich bei anderen Ausführungsformen bezüglich ihrer Zusammensetzung unterscheiden, um die Bildung oberer und/oder unterer Vorrichtungsgebietsmerkmale zu erleichtern (um z. B. eine Ätzselektivität zwischen den zwei Materialien bereitzustellen, wie etwa für eine Ätzung, die den Isolator 127A-B entfernt, aber nicht das Isolationsgebiet 106, oder umgekehrt). Zahlreiche solche Konfigurationen und Variationen werden in Anbetracht dieser Offenbarung ersichtlich.
  • Bei dem gezeigten Ausführungsbeispiel sind die oberen und unteren Gate-Elektroden durch das Isolationsgebiet 106 elektrisch voneinander isoliert. Bei noch anderen Ausführungsformen kann wenigstens ein Satz von oberen und unteren Gate-Elektroden durch das Isolationsgebiet 106 hindurch elektrisch miteinander verbunden sein. Zusätzlich zu den Gate-Dielektrika 122A-B und den Gate-Elektroden 120A-B beinhalten die oberen und unteren Gate-Strukturen ferner Gate-Abstandshalter 123A-B. Eine beliebige Anzahl an Gate-Struktur-Konfigurationen kann verwendet werden. Die Gate-Abstandshalter 123A-B können zum Beispiel Siliciumnitrid oder Siliciumdioxid oder ein mit Kohlenstoff dotiertes Oxid oder ein Oxynitrid oder ein mit Kohlenstoff dotiertes Oxynitrid sein. Die Gate-Dielektrika 122A-B können zum Beispiel (ein) beliebige(s) Gate-Dielektrikum-Material(ien) sein, wie etwa Siliciumdioxid oder High-k-Gate-Dielektrikum-Materialien. Beispiele für High-k-Gate-Dielektrikum-Materialien beinhalten beispielweise Hafniumoxid, Hafniumsiliciumoxid, Lanthanoxid, Lanthanaluminiumoxid, Zirconiumoxid, Zirconiumsiliciumoxid, Tantaloxid, Titanoxid, Bariumstrontiumtitanoxid, Bariumtitanoxid, Strontiumtitanoxid, Yttriumoxid, Aluminiumoxid, Bleiscandiumtantaloxid und Bleizinkniobat. Bei manchen Ausführungsformen kann ein Temperprozess ausgeführt werden, um die Gate-Dielektrikum-Qualität zu verbessern, wenn ein High-k-Material verwendet wird. Ferner können die Gate-Elektroden 120A-B einen breiten Bereich geeigneter Metalle oder Metalllegierungen, wie etwa zum Beispiel Aluminium, Wolfram, Titan, Tantal, Kupfer, Titannitrid, Ruthenium oder Tantalnitrid, umfassen.
  • Bei manchen Ausführungsformen können die Gate-Dielektrika 122A-B und/oder die Gate-Elektroden 120A-B eine mehrschichtige Struktur aus zwei oder mehr Materialschichten oder Komponenten beinhalten. Beispielsweise sind die Gate-Dielektrikum-Strukturen 122A oder B (oder beide) bei einer solchen Ausführungsform eine Doppelschichtstruktur mit einem ersten dielektrischen Material (z. B. Siliciumdioxid) in Kontakt mit dem entsprechenden Kanalgebiet und einem zweiten dielektrischen Material (z. B. Hafniumoxid) in Kontakt mit dem ersten dielektrischen Material, wobei das erste dielektrische Material eine dielektrische Konstante aufweist, die niedriger als die dielektrische Konstante des zweiten dielektrischen Materials ist. Gleichermaßen können die Gate-Elektrodenstrukturen 120A oder B (oder beide) einen zentralen Metallstopfenteil (z. B. Wolfram) mit einer oder mehreren äußeren Austrittsarbeitsschichten und/oder Barriereschichten (z. B. Tantal, Tantalnitrid, einer aluminiumhaltigen Legierung) und/oder einer widerstandsreduzierenden Deckschicht (z. B. Kupfer, Gold, Kobalt, Wolfram) beinhalten. Bei manchen Ausführungsformen können die Gate-Dielektrika 122A-B und/oder Gate-Elektroden 120A-B eine Gradierung (je nach Fall Zunahme oder Abnahme) der Konzentration eines oder mehrerer Materialien darin beinhalten.
  • Ferner wird angemerkt, dass die Gate-Struktur des oberen Vorrichtungsgebiets 108 die gleiche wie die Gate-Struktur des unteren Vorrichtungsgebiets 104 oder verschieden davon sein kann. Bei manchen Ausführungsbeispielen beinhaltet beispielsweise die Gate-Elektrode 120B der oberen Gate-Struktur ein p-Typ-Austrittsarbeit-Metall, das für PMOS-Vorrichtungen geeignet ist, während die Gate-Elektrode 120B der unteren Gate-Struktur ein n-Typ-Austrittsarbeit-Metall beinhaltet, das für NMOS-Vorrichtungen geeignet ist. Gleichermaßen kann das Gate-Dielektrikum 122B der oberen Gate-Struktur ein erstes Gate-Dielektrikum-Material beinhalten, während das Gate-Dielektrikum 122A der unteren Gate-Struktur ein bezüglich der Zusammensetzung von dem ersten verschiedenes zweites Gate-Dielektrikum-Material beinhaltet. In beliebigen solchen Fällen können die obere und untere Gate-Dielektrikum-Strukturen 122A-B mit absichtlich unterschiedlichen Dicken eingesetzt werden, um für unterschiedliche Typen von Transistorvorrichtungen abgestimmt zu werden. Beispielsweise kann das relativ dickere Gate-Dielektrikum für eine Hochspannungstransistorvorrichtung verwendet werden, während das relativ dünnere Gate-Dielektrikum für eine Logiktransistorvorrichtung verwendet werden kann.
  • Die Source- und Drain-Gebiete 124A-B können mit einer beliebigen Anzahl von Standardprozessen und -konfigurationen implementiert werden. Wie bei diesem Ausführungsbeispiel zu sehen ist, sind die Source/Drain-Gebiete epitaktische Source/Drain-Gebiete, die bereitgestellt werden, nachdem der relevante Teil der Finne oder Finnenstruktur isoliert und weggeätzt oder anderweitig entfernt wurde. Das Source/Drain-Material kann sich daher bezüglich der Zusammensetzung von dem Material der darunterliegenden Finnenstruktur oder des darunterliegenden Substrats 112 und/oder dem Kanalmaterial unterscheiden. Es wird angemerkt, dass zusätzlich zu dem Standard-Source/Drain-Bildungsprozess ein ätzselektives Material 356 (wie der Reihe nach unter Bezugnahme auf 3B-C beschrieben wird) vor den gewünschten Source/Drain-Materialien für die Source/Drain-Gebiete 124A in dem Source/Drain-Graben abgeschieden werden kann. Die Tiefe des ätzselektiven Materials 356 kann mit einem Rückätzprozess festgelegt werden oder anderweitig mit dem gewünschten Niveau abgeschieden werden. Die Form der Source/Drain-Gebiete kann in Abhängigkeit von dem eingesetzten Prozess stark variieren.
  • Beispielsweise sind bei manchen Ausführungsformen die Source/Drain-Gebiet-Grabenunterseiten, die zum Bilden der Source/Drain-Gebiete 124A verwendet werden, facettiert, was wiederum bewirkt, dass das ätzselektive Material 356 die facettierte Form annimmt, was wiederum an die Unterseite der Source/Drain-Gebiete 124A vermittelt wird. Bei einem anderen Beispiel kann die ätzselektive Schicht 356 eine rechteckige Form annehmen, aber die Source/Drain-Gebiete 124B können aufgrund der bevorzugten Wachstumsrate epitaktischer Materialien in gewissen Kristallinen Orientierungen eine facettierte Form annehmen. Bei manchen solchen Beispielfällen kann ein Luftspalt oder leeres Gebiet aufgrund dieser Facettierung des Source/Drain-Materials 124B in irgendeinem Gebiet zwischen dem ätzselektiven Material 356 und dem Source/Drain-Material 124B eingebunden werden. In einem anderen Beispielfall können die Source/Drain-Gebiete 124B von ihren jeweiligen Gräben überwachsen und auf einem oberen Teil facettiert werden und die entsprechende Source- oder Drain-Kontaktstruktur 125 landet auf diesem facettierten Überschussteil. Alternativ dazu kann bei anderen Ausführungsformen irgendein oberer facettierter Überschussteil von Epi-Source/Drain-Gebieten 124A und/oder 124B entfernt werden (z. B. über chemisch-mechanische Planarisierung oder CMP). Wie es sich weiter versteht, können die Entfernung der ursprünglichen Source/Drain-Gebiete und Ersetzung mit Epi-Source/Drain-Material bei manchen Ausführungsformen zu einem oberen Teil des Source/Drain-Gebiets (des Überwachsungsteils der Epi-Abscheidung) führen, der Breiter (z. B. um 1-10 nm) als die Breite der darunterliegenden Finnenstruktur ist. Eine beliebige Kombination solcher Merkmale kann daraus resultieren.
  • Die Source/Drain-Gebiete 124A und/oder 124B können ein beliebiges geeignetes Halbleitermaterial sein. Beispielsweise können PMOS-Source/Drain-Gebiete zum Beispiel Gruppe-IV-Halbleitermaterialien beinhalten, wie etwa Silicium, Germanium, SiGe, Germaniumzinn (GeSn), SiGe, das mit Kohlenstoff legiert ist (SiGe:C). Beispielhafte p-Typ-Dotierungsstoffe in Silicium, SiGe oder Germanium beinhalten Bor, Gallium, Indium und Aluminium. NMOS-Source/Drain-Gebiete können zum Beispiel Gruppe-III-V-Halbleitermaterialien beinhalten, wie etwa zwei oder mehr von Indium, Aluminium, Arsen, Phosphor, Gallium und Antimon, wobei manche beispielhafte Verbindungen unter anderem Indiumaluminiumarsenid (InAlAs), Indiumarsenidphosphid (InAsP), InGaAs, Indiumgalliumarsenidphosphid (InGaAsP), GaSb, Galliumaluminiumantimonid (GaAlSb), Indiumgalliumantimonid (InGaSb) oder Indiumgalliumphosphidantimonid (InGaPSb) beinhalten. Beispielhafte n-Typ-Dotierungsstoffe beinhalten Phosphor, Arsen und Antimon in Silicium, Germanium oder SiGe. In einem allgemeineren Sinn können Source/Drain-Gebiete ein beliebiges Halbleitermaterial sein, das für eine gegebene Anwendung geeignet ist. Bei manchen speziellen solchen Ausführungsbeispielen umfassen die Source/Drain-Gebiete 124A und/oder 124B SiGe (z. B. Si1-xGex, wobei 0,20 ≤ x ≤ 0,99 gilt; oder SixGey:Cz, wobei gilt: 8 ≤ x ≤ 16; 80 ≤ y ≤ 90; 1 ≤ z ≤ 4; x+y+z=100). Bei einer anderen Ausführungsform umfassen die Source/Drain-Gebiete 124A eine indiumhaltige Verbindung (z. B. InyAl1-yAs, wobei 0,60 ≤ y ≤ 1,00 gilt; oder InAsyP1-y, wobei 0,10 ≤ y ≤ 1,00 gilt; InyGa1-yAszP1-z, wobei 0,25 ≤ y ≤ 1,00 und 0,50 ≤ z ≤ 1,00 gilt; InxGa1-xSb, wobei 0,25 ≤ x ≤ 1,00 gilt, oder InxGa1-xPySb1-y, wobei 0,25 ≤ x ≤ 1,00; 0,00 ≤ y ≤ 0,10 gilt).
  • Bei manchen Ausführungsformen können die Source/Drain-Gebiete 124A und/oder 124B eine Mehrschichtstruktur beinhalten, wie etwa eine Germaniumkappe auf einem SiGe-Körper, oder einen Germaniumkörper und eine(n) kohlenstoffhaltige(n) SiGe-Abstandshalter oder -Auskleidung zwischen dem entsprechenden Kanalgebiet und diesem Germaniumkörper. In vielen solchen Fällen kann ein Teil der Source/Drain-Gebiete 124A und/oder 124B eine Komponente aufweisen, die bezüglich der Konzentration gradiert ist, wie etwa eine gradierte Germaniumkonzentration, um eine Gitteranpassung zu erleichtern, oder eine gradierte Dotierungsstoffkonzentration, um einen niedrigen Kontaktwiderstand zu erleichtern. Eine beliebige Anzahl an Source/Drain-Konfigurationen kann verwendet werden, wie es sich versteht, und die vorliegende Offenbarung soll nicht auf irgendwelche speziellen solchen Konfigurationen beschränkt sein.
  • Die Source- und Drain-Kontaktstrukturen 125 können auch in der finalen Struktur enthalten sein, wie weiter ersichtlich wird. Es wird angemerkt, dass, obwohl Unterseitenkontakte für die Source/Drain-Gebiete 124A bereitgestellt sind, diese Source/Drain-Gebiete 124A auch einen Vorderseitenkontakt ähnlich den Kontakten 125 aufweisen können. Source/Drain-Kontaktstrukturen 125 können eine beliebige Anzahl an Standardkonfigurationen aufweisen. Bei manchen Ausführungsbeispielen beinhalten die Kontaktstrukturen 125 ein Kontaktmetall und eine leitfähige Auskleidung oder Barriereschicht, die in einem in einer Isolatorschicht gebildeten Kontaktgraben über den Source- und Drain-Gebieten 124B abgeschieden ist. Die Auskleidung kann zum Beispiel Tantal oder Tantalnitrid sein und das Metall kann ein beliebiges geeignetes Stopfen-/Kernmaterial, wie etwa Wolfram, Aluminium, Ruthenium, Kobalt, Kupfer oder Legierungen davon sein. In manchen Fällen können die Kontaktstrukturen 125 optimierte p-Typ- und n-Typ-Kontaktstrukturen ähnlich den p-Typ- und n-Typ-Gate-Elektrodenstrukturen sein. Beispielsweise kann die Auskleidung gemäß manchen solchen Ausführungsformen Titan für NMOS-Source/Drain-Kontaktstrukturen oder Nickel oder Platin für PMOS-Source/Drain-Kontaktstrukturen sein. Bei noch anderen Ausführungsformen können die Kontaktstrukturen 125 widerstandsreduzierende Materialien (z. B. weisen Nickel, Platin, Nickelplatin, Kobalt, Titan, Germanium, Nickel, Gold oder Legierungen davon, wie etwa eine Germanium-Gold-Legierung oder eine Mehrschichtstruktur aus Titan und Titannitrid alle einen guten Kontaktwiderstand auf) zusätzlich zu dem Kontaktmetall und irgendeiner Auskleidung beinhalten. Andere Ausführungsformen können anders konfiguriert sein. In einem allgemeineren Sinn kann eine beliebige Anzahl geeigneter Source/Drain-Kontaktstrukturen gemäß einer Ausführungsform der vorliegenden Offenbarung verwendet werden und die vorliegende Offenbarung soll nicht auf irgendwelche speziellen solchen Kontaktstrukturkonfigurationen beschränkt sein.
  • Wie ferner in 1A-B zu sehen ist, sind eine Vorderseite 101 und eine Rückseite 102 angegeben, wobei eine Bezugnahme auf diese eine Erklärung in der folgenden Beschreibung erleichtern kann. Es versteht sich, dass die Vorderseite 101 und die Rückseite 102 allgemein auf entsprechende Oberflächen einer integrierten Vorrichtungsstruktur als Ganzes, entsprechende Oberflächen einzelner Strukturen innerhalb der integrierten Vorrichtungsstruktur (z. B. ein Source-Gebiet, ein Drain-Gebiet, eine Gate-Struktur), ein Substrat und Kombinationen davon verweisen können. Es versteht sich ferner, dass die hier beschriebenen Techniken auf eine beliebige Konfiguration einer Halbleitervorrichtung anwendbar sind, unabhängig davon, ob es sich um eine einzige Vorrichtungsschicht (z. B. nur das untere Vorrichtungsgebiet 104, wie in 1B gezeigt), zwei Vorrichtungsschichten (z. B. die beiden Vorrichtungsschichten 104, 108, wie etwa in 1A gezeigt) oder mehr handelt. Bei Beispielen, bei denen zwei oder mehr Vorrichtungsschichten vorhanden sind, kann die gestapelte Konfiguration unter Verwendung einer beliebigen Anzahl an Integrationsschemata gefertigt werden. Bei manchen Beispielen können die gestapelten Vorrichtungsschichten durch eine Fertigung gebildet werden, die eine einzige Finnenstruktur einschließt, die ein Isolationsgebiet 106 zwischen dem oberen Vorrichtungsgebiet 108 und dem unteren Vorrichtungsgebiet 104 beinhaltet (wie etwa die in 2A-F gezeigten Beispiele). Bei anderen Beispielen können die gestapelten Vorrichtungsschichten durch getrennte Fertigung von Vorrichtungsschichten gebildet werden, die dann gestapelt und unter Verwendung eines Bondmaterials aneinander gebondet werden, um eine monolithische Struktur bereitzustellen. Es wird angemerkt, dass das Bondmaterial (z. B. Siliciumnitrid, Siliciumoxid SiOx) in solchen Fällen ferner als ein Isolationsgebiet 106 wirken kann.
  • Wie ferner zu sehen ist, werden Kontakte 138 auf der Rückseite der Source/Drain-Gebiete 124A gebildet, gefolgt von einer Bildung des ätzselektiven Materials 140. Das ätzselektive Material 140 kann bei manchen Beispielen ein dielektrisches Material sein, aber dies ist nicht notwendig, wie in Anbetracht der folgenden Beschreibung ersichtlich wird. Wie ferner bei diesem speziellen Ausführungsbeispiel zu sehen ist, ist eine Rückseitenzwischenverbindung 128 gebildet, um die Rückseite des mittleren Source/Drain-Gebiets 124A mittels des entsprechenden Kontakts 138 zu kontaktieren. Es wird angemerkt, dass die Rückseitenzwischenverbindung 128 mit angrenzenden Bereichen überlappen kann, wie etwa in 1A-B angegebenen Überlappungsbereichen 144. Zu diesem Zweck ist die Breite W2 dafür ausreichend, dass das leitfähige Material der Zwischenverbindung 128 einen Kontakt zu dem Abstandshalter 126 und dem ätzselektiven Material 136 herstellt. Weil jedoch der Abstandshalter 126 und das ätzselektive Material 136 dielektrische Materialien sind, schließt die Zwischenverbindung 128 diese benachbarten Strukturen oder andere angrenzende leitfähige Strukturen, die durch den Abstandshalter 126 und das ätzselektive Material 136 bedeckt werden, nicht kurz. Während die Rückseitenzwischenverbindung 128 aus einem leitfähigen Material gebildet wird, das einen elektrischen Kurzschluss mit angrenzendem leitfähigen Material (z. B. einem Source-Gebiet, einem Drain-Gebiet, einer Zwischenverbindung/einem Kontakt oder einer anderen leitfähigen Struktur) bilden würde, wird dementsprechend ein solcher Kurzschluss unter Verwendung von hier beschriebenen Techniken gemäß manchen Ausführungsformen vermieden. Außerdem ist das ätzselektive Material 136 relativ zu dem ätzselektiven Material 140 mit Bezug auf ein gegebenes Ätzmittel ätzselektiv und die Abstandshalter 126 sind gegenüber den beiden Materialien 136 und 140 für ihre jeweiligen Ätzmittel ätzselektiv, wie wiederum unter Bezugnahme auf die verschiedenen in 3A bis 9D dargestellten Ausführungsformen ferner erklärt wird.
  • Die in 1A-B gezeigten integrierten Schaltkreise können, wie es sich versteht, ebenso andere Merkmale beinhalten. Zum Beispiel können die Strukturen ferner Zwischenverbindungsmerkmale und -schichten beinhalten. Beispielsweise kann in einer gestapelten Konfiguration, wie etwa in 1A gezeigt, ein erstes vertikales Zwischenverbindungsmerkmal bereitgestellt werden, das ein gegebenes oberes Source- oder Drain-Gebiet 124B mit dem entsprechenden unteren Source- oder Drain-Gebiet 124A verbindet. Gleichermaßen kann, wie zuvor erklärt, ein Vorderseitenkontaktgebiet 105 enthalten sein, wie etwa lokale Kontakte und Zwischenverbindungen, sowie eine oder mehrere Metallisierungsschichten, die über den lokalen Kontakten/Zwischenverbindungen gebildet sind. Solche Metallisierungsschichten, die allgemein in gestrichelten Linien über der Vorderseite 101 gezeigt sind, werden manchmal als das Backend-of-Line oder als sogenannte BEOL bezeichnet (was nicht mit Rückseitenkontakten und -zwischenverbindungsstrukturen zu verwechseln ist). Eine BEOL-Struktur kann distinkt von den lokalen Kontakten und der Zwischenverbindung direkt oberhalb der Vorderseite 101 sein oder diese beinhalten und kann eine beliebige Anzahl an distinkten Zwischenverbindungs-/Metallisierungsschichten (z. B. M0 bis MN) beinhalten, aber kann bei manchen solchen Ausführungsformen beispielsweise neun bis zwölf solche distinkten Schichten beinhalten. Solche Zwischenverbindungsmerkmale und -schichten können zum Beispiel unter Verwendung von Standardlithografie- und Maskierungsvorgängen und Standardabscheidung (z. B. CVD, ALD usw.) bereitgestellt werden. Ein Merkmal, das enthalten sein kann, ist eine Isolationswandstruktur, die zwischen zwei Finnenstrukturen bereitgestellt ist, um bei der elektrischen Isolation dieser zwei Finnen zu helfen. In manchen solchen Fällen kann die Isolationswand einen internen Leiter beinhalten, der mit einem Isolationsmaterial bedeckt ist, wobei der interne Leiter zum Beispiel zum Führen von Leistung und Signalen verwendet werden kann. Es wird ferner angemerkt, dass, während die Finnenstrukturen mit einem idealisierten Zustand gezeigt sind (z. B. perfekte vertikale Seitenwände und perfekte horizontale Oberseiten und Unterseiten), jegliche solche Geometrie abgerundet oder sich verjüngend oder anderweitig nicht ideal sein könnte. Beispielsweise könnten die Finnenstrukturen als ein Ergebnis des Bildungsprozesses eine trapezförmige Form, eine Sanduhrform oder irgendeine andere Form aufweisen.
  • Wie es sich versteht, verweist die Verwendung von Ausdrücken, wie etwa „Kanalgebiet“ oder „Kanalstruktur“ oder „aktive Halbleiterkanalstruktur“ oder „Source-Gebiet“ oder „Source-Struktur“ oder „Drain-Gebiet“ oder „Drain-Struktur“, hierin einfach auf spezielle Stellen einer Transistorstruktur und soll nicht implizieren, dass der Transistor selbst derzeitig elektrisch vorgespannt ist oder sich anderweitig in einem leitfähigen Zustand befindet, in dem Träger innerhalb des Kanalgebiets mobil sind, wie es klar ersichtlich wird. Beispielsweise muss ein gegebener Transistor nicht mit irgendeiner Leistungsquelle verbunden sein (direkt oder indirekt), um ein Kanalgebiet oder eine Kanalstruktur, oder Source- und Drain-Gebiete oder -Strukturen aufzuweisen. Ferner wird angemerkt, dass das Halbleitermaterial, das eine Finne, einen Nanodraht, ein Nanoband, eine Nanoplatte, ein Kanalgebiet oder eine Kanalstruktur, ein Source-Gebiet oder eine Source-Struktur oder ein Drain-Gebiet oder eine Drain-Struktur darstellt, hier als ein Körper aus einem oder mehreren Halbleitermaterialien oder ein Körper, der diese umfasst, bezeichnet werden kann. Gleichermaßen kann ein Isolatormaterial, das eine isolierende Struktur oder ein isolierendes Gebiet darstellt, wie etwa eine Flachgrabenisolation(STI: Shallow Trench Isolation)-Schicht oder -Struktur, eine dielektrische Schicht oder Struktur, eine Zwischenschichtdielektrikum(ILD: Interlayer Dielectric)-Struktur, ein Gate-Dielektrikum, ein Gate-Abstandshalter oder eine dielektrische Kappenschicht, hier als ein Körper aus einem oder mehreren Isolatormaterialien oder ein Körper, der diese umfasst, bezeichnet werden. Gleichermaßen kann ein leitfähiges Material, das eine leitfähige Struktur oder ein leitfähiges Gebiet darstellt, wie etwa eine Via-Struktur, eine leitfähige Leitung, eine leitfähige Schicht oder Struktur, einen leitfähigen Stopfen oder ein leitfähiges Merkmal, hier als ein Körper aus einem oder mehreren leitfähigen Materialien oder ein Körper, der diese umfasst, bezeichnet werden.
  • Es wird angemerkt, dass die Verwendung von „Source/Drain“ hier einfach auf ein Source-Gebiet oder ein Drain-Gebiet oder sowohl ein Source-Gebiet als auch ein Drain-Gebiet verweisen soll. Zu diesem Zweck bedeutet der Schrägstrich („/“), wie hier verwendet, „und/oder“, sofern nichts anderes angegeben ist, und soll keinerlei spezielle strukturelle Beschränkung oder Anordnung mit Bezug auf Source- und Drain-Gebiete oder beliebige andere Materialien oder Merkmale, die hier in Verbindung mit einem Schrägstrich aufgelistet sind, implizieren.
  • Materialien, die „zusammensetzungsbezogen unterschiedlich“ oder „zusammensetzungsbezogen distinkt“ sind, wie hier verwendet, verweisen auf zwei Materialien, die unterschiedliche chemische Zusammensetzungen aufweisen. Dieser zusammensetzungsbezogene Unterschied kann beispielweise aufgrund eines Elements, das in einem Material vorhanden ist, aber nicht in dem anderen (z. B. ist SiGe zusammensetzungsbezogen von Silicium verschieden) oder mittels eines Materials, das all die gleichen Elemente wie ein zweites Material aufweist, wobei aber wenigstens eines jener Elemente absichtlich mit einer anderen Konzentration in einem Material relativ zu dem anderen Material bereitgestellt ist (z. B. ist SiGe mit 70 Atomprozent Germanium zusammensetzungsbezogen von SiGe mit 25 Atomprozent Germanium verschieden), entstehen. Zusätzlich zu einer solchen chemischen Zusammensetzungsdiversität können die Materialien auch distinkte Dotierungsstoffe (z. B. Gallium und Magnesium) oder die gleichen Dotierungsstoffe, aber mit unterschiedlichen Konzentrationen aufweisen. Bei noch anderen Ausführungsformen können zusammensetzungsbezogen distinkte Materialien ferner auf zwei Materialien verweisen, die unterschiedliche kristallografische Orientierungen aufweisen. Beispielsweise ist (110)-Silicium zusammensetzungsbezogen distinkt von (100)-Silicium.
  • Die Verwendung von hier bereitgestellten Techniken und Strukturen kann unter Verwendung von Werkzeugen detektierbar sein, wie etwa Elektronenmikroskopie, einschließlich Raster-/Transmissionselektronenmikroskopie (SEM/TEM), Rastertransmissionselektronenmikroskopie (STEM), Nanostrahlelektronenbeugung (NBD oder NBED) und Reflexionselektronenmikroskopie (REM); Zusammensetzungs-Mapping, Röntgenkristallografie oder -beugung (XRD); energiedispersive Röntgenspektroskopie (EDX); Sekundärionenmassenspektrometrie (SIMS); Laufzeit-SIMS (ToF-SIMS); Atomsondenbildgebung oder -tomographie; Lokalelektrodenatomsonden(LEAP)-Techniken; 3D-Tomographie; oder hochauflösende physikalische oder chemische Analyse, um nur einige wenige geeignete beispielhafte Analysewerkzeuge zu nennen. Insbesondere können solche Werkzeuge bei manchen Ausführungsformen die Anwesenheit einer Rückseitenzwischenverbindungsstruktur angeben, die ätzselektive Materialien und Abstandshalter nutzt, wie hier verschiedentlich beschrieben. Zum Beispiel kann eine SEM/TEM-Bildgebung nützlich sein, um einen Querschnitt senkrecht zu einer Gate-Struktur zu zeigen, der Rückseitenzwischenverbindungsmerkmale unter dem Gate und/oder Source/Drain-Gebieten der Vorrichtung zeigt, wie hier verschiedentlich beschrieben. Beispielsweise kann ein solches Querschnittsbild die Anwesenheit/Form eines Abstandshaltermaterials zwischen Gate- und Source/Drain-Rückseitenzwischenverbindungsmerkmalen (ob diese Merkmale nun ein Metall oder einen Isolator oder beides beinhalten) gemäß manchen Ausführungsformen aufzeigen. Bei manchen Ausführungsformen kann ein solches Querschnittsbild gemäß manchen Ausführungsformen die Anwesenheit unterschiedlicher Materialien unterhalb der Source-, Drain- und Kanalgebiete aufzeigen (z. B. würden manche Stellen Überreste von ätzselektiven Materialien aufweisen und würden manche ein Metall aufweisen und würden manche beides aufweisen). Bei manchen Ausführungsformen kann ein Querschnittsbild ferner einen Unterseitenmetallkontakt aufzeigen, der konform zu den facettierten epitaktischen Source- und/oder Drain-Gebieten ist. Zahlreiche andere Konfigurationen und Variationen werden in Anbetracht dieser Offenbarung ersichtlich.
  • Es wird angemerkt, das Bezeichnungen, wie etwa „oberhalb“ oder „unterhalb“ oder „oben“ oder „unten“ oder „Oberseite“ oder „Unterseite“ oder „oberer Teil“ oder „unterer Teil“ oder „Vorderseite“ oder „Rückseite“ oder „obere Oberfläche“ oder „untere Oberfläche“ oder „oberste Oberfläche“ oder „unterste Oberfläche“ nicht notwendigerweise eine feste Orientierung einer hierin bereitgestellten Integrierter-Schaltkreis-Struktur implizieren oder die vorliegende Offenbarung anderweitig beschränken sollen. Vielmehr wird eine solche Terminologie einfach in einem relativen Sinn verwendet, um eine Struktur konsistent so zu beschreiben, wie sie hier dargestellt oder veranschaulicht ist. Wie es sich versteht, können hier bereitgestellte Strukturen auf eine beliebige Weise gedreht oder orientiert werden, so dass eine obere Seite oder Oberfläche beispielsweise eine nach links zeigende Seitenwand oder eine untere Seite oder Oberfläche wird und eine untere Seite oder Oberfläche beispielsweise eine nach rechts zeigende Seitenwand oder eine obere Seite oder Oberfläche wird. Beliebige solche Strukturen mit einer alternativen Orientierung relativ zu dem, was hier dargestellt ist, verbleiben nach wie vor eine Ausführungsform der vorliegenden Offenbarung.
  • Gestapelte Source- und Drain-Gebiete
  • 2A bis 2F veranschaulichen Querschnitte beispielhafter Finnenstrukturen, die in einer gestapelten Transistorkonfiguration, wie etwa dem in 1A gezeigten Beispiel, verwendet werden können, in der obere und untere Gebiete derselben Finnenstruktur gleichzeitig für getrennte Transistorvorrichtungen verwendet werden, gemäß einer Ausführungsform der vorliegenden Offenbarung. Auch kann, wie zuvor angemerkt, eine beliebige obere Hälfte oder untere Hälfte solcher in 2A-F gezeigten Strukturen für in 1B gezeigte Finnenstrukturen verwendet werden. Die Querschnitte sind senkrecht zu den Finnenstrukturen. Es wird angemerkt, dass die Schraffur der Merkmale/Schichten lediglich bereitgestellt ist, um eine visuelle Unterscheidung von Merkmalen/Schichten zu erleichtern. Zu diesem Zweck wird ferner angemerkt, dass die in 2A-F mit einer Schraffur gezeigten Materialien nicht die gleichen Materialien sein sollen, die in 1A-B und 3A-9D mit einer Schraffur dargestellt sind.
  • Wie zu sehen ist, beinhaltet jede der Finnenstrukturen allgemein ein oberes Finnengebiet und ein unteres Finnengebiet. Wie ferner zu sehen ist, kann jedes dieser oberen und unteren Finnengebiete eine Finne oder einen oder mehrere Nanodrähte (die durch ein Opfermaterial getrennt sind) oder ein oder mehrere Nanobänder oder Nanoplatten (die durch ein Opfermaterial getrennt sind) beinhalten. Zwischen dem oberen und unteren Finnengebiet befindet sich ein Isolationsgebiet, das allgemein mit einer gestrichelten Linie angegeben ist (z. B. das Isolationsgebiet 106). Die Finnenstrukturen können eine beliebige Anzahl an Geometrien aufweisen, aber sind in manchen Beispielfällen 50 nm bis 250 nm (z. B. 55 nm bis 100 nm) hoch und 5 nm bis 25 nm (z. B. 10 nm bis 15 nm) breit. Das Isolationsgebiet zwischen dem oberen und unteren Finnengebiet kann zum Beispiel mit einer dazwischenliegenden Isolationsschicht oder einer Dotierung, die in das obere und/oder untere Finnengebiet nahe des Bereichs der gestrichelten Linie integriert ist, implementiert werden. Die Finnenstrukturen können unter Verwendung von Standardverarbeitung, wie etwa einer flächendeckenden Abscheidung der verschiedenen Schichten, die die Struktur darstellen, gefolgt von Strukturieren und Ätzen zu den einzelnen Finnenstrukturen gebildet werden.
  • 2A veranschaulicht eine Finnenstruktur mit einem oberen Finnengebiet, das ein erstes Halbleitermaterial (diagonale Schraffur) umfasst, und einem unteren Finnengebiet, das ein zweites Halbleitermaterial umfasst, das sich bezüglich der Zusammensetzung von dem ersten Halbleitermaterial unterscheidet. 2B veranschaulicht eine Finnenstruktur mit einem oberen Finnengebiet, das vier Nanodrähte beinhaltet, die ein erstes Halbleitermaterial (diagonale Schraffur) umfassen, und einem unteren Finnengebiet, das ein zweites Halbleitermaterial (vertikale Schraffur) umfasst, das sich bezüglich der Zusammensetzung von dem ersten Halbleitermaterial unterscheidet. Es wird angemerkt, dass die Nanodrähte so in der Finnenstruktur positioniert sind, dass sie nahe der Oberseite des oberen Finnengebiets sind. 2C veranschaulicht eine Finnenstruktur mit einem oberen Finnengebiet, das ein erstes Halbleitermaterial umfasst, und einem unteren Finnengebiet, das vier Nanodrähte beinhaltet, die ein zweites Halbleitermaterial (diagonale Schraffur) umfassen, das sich bezüglich der Zusammensetzung von dem ersten Halbleitermaterial unterscheidet. Es wird angemerkt, dass bei diesem Beispielfall die Nanodrähte so in der Finnenstruktur positioniert sind, dass sie nahe der Oberseite des unteren Finnengebiets sind.
  • 2D veranschaulicht eine Finnenstruktur mit einem oberen Finnengebiet, das drei Nanobänder beinhaltet, die ein erstes Halbleitermaterial (diagonale Schraffur) umfassen, und einem unteren Finnengebiet, das zwei Nanodrähte beinhaltet, die ein zweites Halbleitermaterial (vertikale Schraffur) umfassen, das sich bezüglich der Zusammensetzung von dem ersten Halbleitermaterial unterscheidet. Es wird angemerkt, dass bei diesem Beispielfall die Nanobänder so in der Finnenstruktur positioniert sind, dass sie nahe der Oberseite des oberen Finnengebiets sind, und die Nanodrähte so in der Finnenstruktur positioniert sind, dass sie nahe der Oberseite des unteren Finnengebiets sind. 2E veranschaulicht eine Finnenstruktur mit einem oberen Finnengebiet, das ein erstes Halbleitermaterial umfasst, und einem unteren Finnengebiet, das vier Nanobändern oder Nanoplatten beinhaltet, die ein zweites Halbleitermaterial (diagonale Schraffur) umfassen, das sich bezüglich der Zusammensetzung von dem ersten Halbleitermaterial unterscheidet. Es wird angemerkt, dass bei diesem Beispielfall die Nanobänder oder Nanoplatten so in der Finnenstruktur positioniert sind, dass sie nahe der Unterseite des unteren Finnengebiets sind. Ein anderes Ausführungsbeispiel kann ein Fall sein, in dem das obere und untere Finnengebiet das gleiche Material (eine kontinuierliche Finne aus dem gleichen Halbleitermaterial) oder anderweitig auf eine ähnliche Weise konfiguriert sind, wie etwa das untere Gebiet aus 2A und das obere Gebiet aus 2E in einem solchen Beispielfall, oder das obere Gebiet aus 2B und das untere Gebiet aus 2C in einem anderen Beispielfall.
  • 2F zeigt ein Finnenpaar, das zwei Finnenstrukturen beinhaltet. Jede Finnenstruktur kann auf eine beliebige Zahl von Arten konfiguriert sein, wie in den Beispielen aus 2A-2E angegeben ist. In diesem Beispielfall ist jede Finnenstruktur ähnlich konfiguriert und weist ein oberes Gebiet, das ein erstes Halbleitermaterial umfasst, und ein unteres Gebiet auf, das zwei Nanodrähte beinhaltet, die ein zweites Halbleitermaterial (diagonale Schraffur) umfassen, das sich bezüglich der Zusammensetzung von dem ersten Halbleitermaterial unterscheidet. Es wird auf die Verjüngung der Finnen hingewiesen. Es wird ferner auf die gekrümmte Trogunterseite zwischen den Finnen sowie die abgerundete Oberseite der Finnenstruktur hingewiesen. Eine solche Verjüngung und Abrundung kann aus dem Finnenbildungsprozess resultieren und kann von einer Finne zu der nächsten variieren. Bei manchen Ausführungsformen kann zum Beispiel die Finnenform der zwei Finnen aufgrund von Verarbeitungs- und Layoutstrukturierungseffekten variieren, so dass die Verjüngung der Außenseite der linken Finne von der Verjüngung des Außenrandes der rechten Finne variiert.
  • Ferner ist anzumerken, dass die beispielhaften gezeigten Finnenstrukturen jeweils einen oberen Finnenteil mit gegenüberliegenden Seitenwänden und einen unteren Finnenteil mit gegenüberliegenden Seitenwänden aufweisen und die Seitenwände des oberen Finnenteils kollinear zu den Seitenwänden des unteren Finnenteils sind. Dies ist ein Beispielzeichen, das eine gemeinsame oder einzelne Finnenstruktur gemäß manchen hier bereitgestellten Ausführungsformen angibt, die für obere und untere Transistorvorrichtungen verwendet wird, die in einer gestapelten Konfiguration angeordnet sind. Andere Finnenstrukturkonfigurationen können gekrümmte oder sanduhrförmige Profile aufweisen, aber allgemein immer noch einen Grad an Kollinearität oder Selbstausrichtung zwischen den oberen und unteren Finnenteilen bereitstellen, wie es sich versteht. Es ist anzumerken, dass bei noch anderen Ausführungsformen, wie etwa wenn die gestapelten Vorrichtungsschichten durch getrennte Fertigung von Vorrichtungsschichten gebildet werden, die dann gestapelt und unter Verwendung eines Bondmaterials aneinander gebondet werden, es möglicherweise keine solche Kollinearität zwischen den oberen und unteren Seitenwänden gibt.
  • Es versteht sich, dass die hier beschriebenen Techniken auf mehrere unterschiedliche Transistorvorrichtungen angewandt werden können, die unter anderem verschiedene Feldeffekttransistoren (FETs) beinhalten, wie etwa Metall-Oxid-Halbleiter-FETs (MOSFETs), Tunnel-FETs (TFETs) und Fermi-Filter-FETs (FFFETs) (die auch als Tunnel-Source-MOSFETs bekannt sind), um nur einige Beispiele zu nennen. Zum Beispiel können gemäß manchen Ausführungsformen die Techniken zum Nutzen einer n-Kanal-MOSFET(NMOS)-Vorrichtung verwendet werden, die ein Source-Kanal-Drain-Schema von n-p-n oder n-i-n beinhalten kann, wobei „n“ n-Typ-dotiertes Halbleitermaterial angibt, „p“ p-Typ-dotiertes Halbleitermaterial angibt und „i“ intrinsisches/nichtdotiertes Halbleitermaterial angibt (das auch nominell nichtdotiertes Halbleitermaterial beinhalten kann, das Dotierungsstoffkonzentrationen von weniger als 1E16 Atomen pro Kubikzentimeter (cm) beinhaltet). Bei einem anderen Beispiel können gemäß manchen Ausführungsformen die Techniken verwendet werden, um einer p-Kanal-MOSFET(PMOS)-Vorrichtung zu nutzen, die ein Source-Kanal-Drain-Schema von p-n-p oder p-i-p beinhalten kann. Bei noch einem anderen Beispiel können gemäß manchen Ausführungsformen die Techniken verwendet werden, um einer TFET-Vorrichtung zu nutzen, die ein Source-Kanal-Drain-Schema von p-i-n oder n-i-p beinhalten kann. Bei noch einem anderen Beispiel können gemäß manchen Ausführungsformen die Techniken verwendet werden, um einer FFFET-Vorrichtung zu nutzen, die ein Source-Kanal-Drain-Schema von np-i-p (oder np-n-p) oder pn-i-n (oder pn-p-n) beinhalten kann.
  • Außerdem können bei manchen Ausführungsformen die Techniken zum Nutzen von Transistoren verwendet werden, die planare und/oder nichtplanare Konfigurationen beinhalten, wobei die nichtplanaren Konfigurationen gefinnte oder FinFET-Konfigurationen (z. B. Doppel-Gate oder Tri-Gate), Gate-All-Around-Konfigurationen (z. B. Nanodraht) oder irgendeine Kombination davon (z. B. eine „Beaded-Fin“-Konfiguration“) beinhalten kann, um nur einige Beispiele bereitzustellen. Ferner können die Techniken zum Nutzen von komplementären Transistorschaltkreisen, wie etwa Komplementärer-MOS(CMOS)-Schaltkreisen, verwendet werden, wobei die Techniken zum Nutzen von einem oder mehreren der enthaltenen n-Kanal- und/oder p-Kanal-Transistoren verwendet werden können, die den CMOS-Schaltkreis darstellen. Wie hier beschreiben, beinhalten manche Beispiele gestapelte CMOS-Schaltkreise, in denen sich n-Kanal- und p-Kanal-Vorrichtungen in getrennten Schichten entlang der Höhe einer Finnenstruktur befinden, während manche andere Beispiele nichtgestapelte CMOS-Schaltkreise beinhalten, in denen sich n-Kanal- und p-Kanal-Vorrichtungen in getrennten Gebieten einer einzigen Vorrichtungsschicht befinden.
  • Methodologie und Architektur
  • 3A-9D veranschaulichen verschiedene Querschnitte, die ausgewählt sind, um eine progressive Fertigung einer integrierten Schaltkreisvorrichtung gemäß manchen Ausführungsformen der vorliegenden Offenbarung zu zeigen. Wie ersichtlich wird, beziehen sich die gezeigten Beispielstrukturen auf nichtgestapelte Transistorkonfigurationen, aber die Methodologie gilt gleichermaßen für gestapelte Konfigurationen, wie zuvor erklärt. Der Schwerpunkt hier auf nichtgestapelten Transistorkonfigurationen wird ebenso für gestapelte Konfigurationen lehrreich sein, wenn man beachtet, dass die Unterseitenkontaktbildung allgemein einen oberen Teil einer gestapelten Konfiguration nicht beeinflusst.
  • Unter Zuwendung zu 3A ist eine Querschnittsansicht einer teilweise gefertigten beispielhaften Integrierter-Schaltkreis-Struktur gemäß einer Ausführungsform gezeigt. Der Querschnitt ist senkrecht zu den Finnenstrukturen und durch die Gate-Struktur hindurch, so dass die Kanalgebiete gezeigt werden. Die Vorrichtungsstruktur beinhaltet ein Vorrichtungsgebiet 104, die die einzige Vorrichtungsschicht oder eine untere Vorrichtungsschicht in einer gestapelten Konfiguration sein kann, wie es sich versteht. Die Vorrichtungsstruktur beinhaltet zu dieser Fertigungsphase ein Substrat 112, Nanodrähte 116, eine Gate-Dielektrikum-Struktur 122 und eine Gate-Elektrode 120. Die vorhergehende relevante Erörterung mit Bezug auf jedes dieser Merkmale gilt hier gleichermaßen. Außerdem beinhaltet die Integrierter-Schaltkreis-Struktur ferner eine Isolationswandstruktur 324, die die gezeigten zwei Finnenstrukturen separiert, sowie eine flache Grabenisolation (STI) 340 und ein Subkanalgebiet 344.
  • Es sind zwei Finnenstrukturen dargestellt, eine auf der linken und eine auf der rechten Seite. Die Finnenstrukturen wurden verarbeitet, um Nanodrähte 116 in dem Kanalgebiet zu beinhalten. Des Weiteren befindet sich die Isolationswandstruktur 324 zwischen den zwei Finnenstrukturen. Die Isolationswandstruktur 324 kann, falls vorhanden, mit einer Standardverarbeitung implementiert sein und eine beliebige Anzahl an Standard- oder proprietären Konfigurationen aufweisen. Bei manchen solchen Ausführungsbeispielen beinhaltet die Isolationswandstruktur 324 beispielsweise einen Leiter 328 (z. B. Wolfram, Kupfer, Silber, Aluminium usw.), der durch eine oder mehrere Schichten aus Isolationsmaterial 332 (z. B. Siliciumnitrid oder eine Doppelschichtstruktur, die eine erste Schicht aus Siliciumdioxid auf dem Leiter 328 und eine zweite Schicht aus Siliciumnitrid auf der ersten Schicht beinhaltet) eingekapselt ist. Der untere Teil der Isolationswandstruktur 324 befindet sich innerhalb des Substrats 112 und ist wenigstens teilweise durch die Flachgrabenisolationsschicht 340 (z. B. Siliciumdioxid) umgeben. Zahlreiche Isolationsmaterialien und Strukturen können für die STI 340 und die Isolation 332 verwendet werden, wie es sich versteht.
  • Die Subkanal(oder Subfinnen)-Gebiete 344 können in Abhängigkeit von der gegebenen Anwendung bezüglich der Konfiguration variieren. In manchen Fällen sind die Subkanalgebiete 344 Teil des Substrats 112, wie etwa Finnenstummel direkt unterhalb des untersten Nanodrahts 116 (z. B. Siliciumfinnenstummel die sich von dem Substrat aufwärts erstrecken), während in anderen Fällen Subkanalgebiete 344 ein Isolatorgebiet (z. B. Siliciumdioxid ohne oder ohne eine Siliciumnitridauskleidung) sind, das innerhalb des Substrats 112 angeordnet oder anderweitig darin gebildet ist und zum Reduzieren eines Aus-Zustand-Leckstroms konfiguriert ist. Wie wiederum besprochen wird, können für die Subkanalgebiete 344 verwendeten Materialien durch Ätzungen entfernt werden, die das ätzselektive Material 356 und andere Materialien, die während der Entfernung der Subkanalgebiete 344 freigelegt sind, nicht entfernen (oder mit einer erheblich langsameren Rate, z. B. um einen Faktor von 2x, 3x, 5x, 10x oder mehr, entfernen), wie wiederum beschrieben wird.
  • Unter Zuwendung zu 3B ist der dargestellte Querschnitt senkrecht zu den Finnenstrukturen und durch die Source/Drain-Gebiete hindurch. Die Source/Drain-Gebiete 124 können unter Verwendung von Standardtechniken gebildet werden, wie etwa jenen, die zuvor in Zusammenhang mit 1A-B beschrieben wurden, wie etwa eines Ätz-und-Ersatz-Prozesses, wobei epitaktische Source/Drain-Gebiete bereitgestellt werden. Jedoch wird gemäß einer Ausführungsform der vorliegenden Offenbarung die Source/Drain-Vertiefung so geätzt, dass sie sich tiefer in das Substrat hinab erstreckt, so dass das ätzselektive Material 356 vor der Abscheidung der Source/Drain-Materialien in diesen Graben abgeschieden werden kann. Standard-Source/Drain-Vertiefungsätzschemata können verwendet werden (z. B. Nass- und/oder Trockenätzung). Die Tiefe des Source/Drain-Grabens kann tiefer sein als dies normalerweise erfolgt, um das Hinzufügen des ätzselektiven Materials 356 zu berücksichtigen. Beispielsweise erstreckt sich der Source/Drain-Graben in diesem Beispielfall jenseits der Unterseite der Isolationswandstruktur 324, aber erstreckt sich bei anderen Ausführungsformen zu der gleichen Tiefe wie die Isolationswandstruktur 324 oder gerade oberhalb der Tiefe wie die Isolationswandstruktur 324. Es wird angemerkt, dass in beliebigen solchen Fällen, und wie es sich in Anbetracht dieser Offenbarung versteht, die Rückseite des Substrats 112 oder der Struktur später poliert oder anderweitig planarisiert werden kann (während der Rückseitenkontaktbildung), um die Rückseite des ätzselektiven Materials 356 freizulegen. Des Weiteren wird angemerkt, dass, während die Source/Drain-Gebiete 124 als rechteckige Querschnitte aufweisend gezeigt sind, andere Querschnittsformen möglich sind, wie etwa facettierte obere und/oder untere Oberflächen, wie zuvor erklärt. Die Nanodrähte 116 sind mit einer gestrichelten Linie gezeigt, um ihre lateral angrenzende Position anzugeben, die aus dieser Perspektive durch die Source/Drain-Gebiete 124 verdeckt ist.
  • Es wird angemerkt, dass, obwohl dies nicht gezeigt ist, Vorderseitenkontakte auf den Source/Drain-Gebieten 124 gebildet werden können, falls dies erwünscht ist, selbst wenn auch Rückseitenkontakte bereitgestellt werden sollen. In einem solchen Fall können Vorderseitenkontaktinformationen beispielsweise eine Abscheidung einer dielektrischen Schicht über den Source/Drain-Gebieten 124, gefolgt von einer Bildung eines Kontaktgrabens und einer Abscheidung von Kontaktmaterialien in diese Gräben beinhalten. Solche Vorderseitenkontakte können verwendet werden, um gewünschte Vorderseitenverbindungen zu vereinfachen, oder können einfach unverbunden belassen werden. Bei manchen Ausführungsformen können die Vorderseitenkontakte in der Form einer oder mehrerer Zwischenverbindungsschichten (die manchmal als Metallisierungsschichten oder BEOL bezeichnet werden) mit weiteren Metall- und dielektrischen Schichten verbunden werden, die oberhalb der Source/Drain-Gebiete 124 abgeschieden werden. Solche Vorderseitenkontakte und Zwischenverbindungs-/Metallisierungsschichten können zuerst bereitgestellt werden, dann kann die resultierende Struktur umgedreht werden, so dass eine Rückseitenkontaktverarbeitung ausgeführt werden kann. Es wird angemerkt, dass in solchen Fällen die Vorderseite vor dem Umdrehen passiviert oder anderweitig geschützt werden kann (z. B. mittels eines Bondoxids, das später entfernt werden kann, an ein temporäres Substrat gebondet werden).
  • Eine Anzahl an ätzselektiven Materialien kann verwendet werden. Allgemein neigen Oxide und Nitride dazu, mit Bezug aufeinander ätzselektiv zu sein (z. B. wird ein erstes Ätzmittel, dass das Nitrid ätzt, ein Oxid nicht ätzen und ein zweites Ätzmittel, dass das Oxid ätzt, wird das Nitrid nicht ätzen). Bei manchen Beispielen kann das ätzselektive Material 356 aus Titannitrid (TiN) bestehen, obwohl andere Materialien, die die gewünschte Ätzselektivität bereitstellen, verwendet werden können, wie es sich in Anbetracht dieser Offenbarung versteht. Beispielhafte Ätzmittel, die zum Entfernen des ätzselektiven Materials 356 (TiN) verwendet werden können, beinhalten unter anderem eine Mischung aus heißer (z. B. 40 °C oder mehr) Schwefelsäure (H2SO4) und Peroxid (H2O2). Allgemeiner versteht es sich, dass das ätzselektive Material 356 so zusammengesetzt sein kann, dass es durch eine entsprechende Ätzung entfernbar ist, die anders zusammengesetzte ätzselektive Materialien, die unten ausführlicher beschrieben sind, nicht entfernt. Jegliches Überschussmaterial 356 kann unter Verwendung von chemisch-mechanischem Polieren (CMP) poliert oder anderweitig herab zu der Oberfläche des Substrats 112 planarisiert werden.
  • 3C veranschaulicht eine andere Querschnittsansicht der in 3A-B gezeigten Beispielstruktur. Der Querschnitt ist senkrecht zu einer Gate-Struktur und durch die Kanalgebiete einer der Finnenstrukturen hindurch (um 90 Grad von der in 3A-B gezeigten Ansicht gedreht). Wie bei dieser speziellen Ausführungsform gezeigt befindet sich das ätzselektive Material 356 innerhalb des Substrats 112 und unterhalb der Source/Drain-Gebiete 124. Es wird angemerkt, dass das ätzselektive Material 356 effektiv mit dem Subkanalgebiet 344 unterhalb der Nanodrähte 315 selbstausgerichtet ist, die das Kanalgebiet darstellen. Dies liegt darin begründet, dass das ätzselektive Material 356 in den erweiterten Source/Drain-Gräben bereitgestellt ist, die während des Source/Drain-Bildungsprozesses angrenzend an das Kanalgebiet (und das Subkanalgebiet 344) herabgeätzt werden.
  • Nun unter Zuwendung zu 4A kann die Verarbeitung mit der Entfernung des Subkanalgebiets 344 (z. B. Silicium oder SiOx) und beliebiger assoziierter Auskleidungen (z. B. Siliciumnitrid) fortfahren, wodurch Hohlräume oder Gräben 451 gebildet werden, die zuvor durch diese Elemente belegt wurden. Der dargestellte Querschnitt ist senkrecht zu den Finnenstrukturen und durch die Kanalgebiete hindurch. In diesem Fall befinden sich die gebildeten Hohlräume in dem Substrat 112 unterhalb der Gate-Strukturen und zwischen benachbarten Teilen oder Blöcken des ätzselektiven Materials 356. Dementsprechend kann ein Ätzmittel, das zum Entfernen des Subkanalgebiets 344 verwendet wird, selektiv gegenüber dem ätzselektiven Material 356 sein (d. h. es entfernt das Material des Subkanalgebiets 344, aber nicht das ätzselektive Material 356). In manchen Beispielfällen beinhalten Ätzungen, die zum Entfernen der Materialien des siliciumoxidbasierten Subkanalgebiets 344 verwendet werden können, beispielweise CF4/CH2F2-Plasma oder C4F6/Argon(Ar)-Plasma. Ätzungen zum Entfernen von siliciumnitridbasierten Strukturen (z. B. der Auskleidung des Subkanalgebiets 344), falls vorhanden, beinhalten zum Beispiel CH3F/He/O2-Plasma. 4B stellt den Querschnitt senkrecht zu den Finnenstrukturen und durch die Source/Drain-Gebiete hindurch dar und zeigt, dass die Verwendung einer selektiven Ätzung zum Entfernen des Subkanalgebiets 344 das ätzselektive Material 356 (das bei diesem Beispiel aus TiN besteht) größtenteils an der Stelle unterhalb der Source/Drain-Gebiete 124 belässt. 4C veranschaulicht die Integrierter-Schaltkreis-Struktur aus 4A-B, aber um 90 Grad gedreht, wobei der dargestellte Querschnitt senkrecht zu den Gate-Strukturen und durch die Kanalgebiete hindurch ist.
  • Wie in 5A veranschaulicht, fährt die Verarbeitung mit der Bildung eines konformen dielektrischen Abstandshalters 126 auf den Seitenwänden der Gräben 451 fort. Der dargestellte Querschnitt ist senkrecht zu den Finnenstrukturen und durch die Kanalgebiete hindurch. Wie sich in Anbetracht der vorliegenden Offenbarung versteht, kann der dielektrische Abstandshalter 126 eine elektrische Isolation zwischen angrenzenden leitfähigen Strukturen bereitstellen. Bei manchen Beispielen kann der konforme dielektrische Abstandshalter 126 aus Materialien gebildet werden, die auch für die Gate-Abstandshalter 123A-B verwendet werden. Beispielmaterialien beinhalten beispielweise mit Kohlenstoff dotiertes Siliciumoxynitrid sowie andere siliciumbasierte dielektrische Materialien (z. B. SiN, SiOx). Diese Materialien können aus einem beliebigen konformen Abscheidungsprozess gebildet werden, einschließlich unter anderem Atomlagenabscheidung (ALD), chemischer Gasphasenabscheidung (CVD). Eine direktionale Ätzung (z. B. eine anisotrope Trockenplasmaätzung) kann verwendet werden, um den konform abgeschiedenen Abstandshalter 126 zu entfernen, der auf den verschiedenen freigelegten horizontalen Oberflächen (z. B. Unterseite der Gate-Elektroden 120) gebildet ist, während die vertikalen Seitenwandabstandshalter 126 beibehalten werden, wie gezeigt ist. Der in 5B dargestellte Querschnitt ist senkrecht zu den Finnenstrukturen und durch die Source/Drain-Gebiete hindurch und veranschaulicht, dass die Bildung der Abstandshalter 126 das ätzselektive Material 356 (das bei diesem Beispiel aus TiN besteht) größtenteils an der Stelle unterhalb der Source/Drain-Gebiete 124 belässt. 5C veranschaulicht die Integrierter-Schaltkreis-Struktur aus 5A-B, aber um 90 Grad gedreht, wobei der dargestellte Querschnitt senkrecht zu den Gate-Strukturen und durch die Kanalgebiete hindurch ist.
  • 6A zeigt die resultierende Struktur, nachdem die Gräben 451 mit Abstandshaltern mit einem ätzselektiven Material 136 gefüllt wurden. Der dargestellte Querschnitt ist senkrecht zu den Finnenstrukturen und durch die Kanalgebiete hindurch. Wie zuvor erklärt, kann das ätzselektive Material 136 mit Bezug auf das ätzselektive Material 356 selektiv geätzt werden und umgekehrt. Bei manchen speziellen Beispielen ist das ätzselektive Material 356 Titannitrid und ist das ätzselektive Material 136 ein dielektrisches Material, wie etwa SiOx, Siliciumnitrid, Siliciumcarbid, Metalloxide und Siliciumoxynitrid. Beispielhafte Ätzungen für das ätzselektive Material 136 beinhalten beispielsweise CF4/CH2F2-Plasma oder C4F6/Argon-Plasma für siliciumoxidbasierte Materialien und CH3F/He/O2-Plasma für siliciumnitridbasierte Materialien. Es wird angemerkt, dass jegliches überschüssige ätzselektive Material 136 herab zu der unteren Oberfläche der Struktur planarisiert werden kann (so dass es z. B. koplanar mit der Oberfläche des ätzselektiven Materials 356 wird). Beliebige geeignete Abscheidungstechniken können verwendet werden (z. B. ALD und/oder plasmagestützte CVD). Der in 6B dargestellte Querschnitt ist senkrecht zu den Finnenstrukturen und durch die Source/Drain-Gebiete hindurch und veranschaulicht, dass die Bildung des ätzselektiven Materials 136 das ätzselektive Material 356 (das bei diesem Beispiel aus TiN besteht) an der Stelle unterhalb der Source/Drain-Gebiete 124 belässt. 6C veranschaulicht die Integrierter-Schaltkreis-Struktur aus 6A-B, aber um 90 Grad gedreht, wobei der dargestellte Querschnitt senkrecht zu den Gate-Strukturen und durch die Kanalgebiete hindurch ist.
  • 6E und 6F veranschaulichen zwei Ansichten eines optionalen Prozesses gemäß noch anderen Ausführungsformen, in dem Rückseitenkontakte mit einem vergrabenen Leiter in einer Isolationswandstruktur gebildet werden können. Zuerst unter Zuwendung zu 6E ist eine Isolationswandstruktur 324 gezeigt, die zwischen den Finnenstrukturen (oder Nanodrähten 116) und parallel zu diesen verläuft. Wie angemerkt wird, ist der dargestellte Querschnitt senkrecht zu den Finnenstrukturen und durch die Kanalgebiete hindurch. In diesem Beispielfall kann die Rückseite des Substrats 112 strukturiert und geätzt werden, um den Leiter 328 freizulegen, der innerhalb der Isolation 332 vergraben ist (z. B. in einem ähnlichem Prozess, der zum Bilden der Gräben 451 verwendet wird). Der gebildete resultierende Graben kann dann mit einem ätzselektiven Material 641 gefüllt werden, das zum Beispiel das gleiche wie das ätzselektive Material 136 sein kann. Wie es sich in Anbetracht der folgenden Beschreibung versteht, kann das ätzselektive Material 641 anschließend unter Verwendung der gleichen Techniken zum Verarbeiten anderer Rückseitengebiete verarbeitet werden, die das ätzselektive Material 136 (oder 641) beinhalten, so dass ein elektrischer Kontakt zwischen dem vergrabenen Leiter 612 und einer Zwischenverbindung gebildet wird (wie etwa in 9B gezeigt ist). 6F stellt einen horizontalen Querschnitt entlang der Achse, die mit einer gestrichelten Linie 6F-6F in 6E bezeichnet ist, gemäß manchen Ausführungsformen dar. Die verschiedenen ätzselektiven Materialien erleichtern einen anschließenden Rückseitenkontaktbildungsprozess. Variationen werden ersichtlich.
  • Nun unter Zuwendung zu 7A und 7B wird das ätzselektive Material 356 unter Verwendung von zum Beispiel einer der zuvor beschriebenen Ätzchemien entfernt, wodurch Gräben 761 gebildet werden und die untere Oberfläche der Source/Drain-Gebiete 124 freigelegt wird. Es wird ins Gedächtnis gerufen, dass die untere Oberfläche facettiert sein kann, aber nicht in allen Ausführungsformen sein muss. Wie es sich versteht, ist der in 7A dargestellte Querschnitt senkrecht zu den Finnenstrukturen und durch die Source/Drain-Gebiete 124 hindurch. Wie es sich ferner versteht, wird das Entfernen des ätzselektiven Materials 356 unter Verwendung einer entsprechenden Ätzchemie das ätzselektive Material 136 sowie die Abstandshalter 126 größtenteils intakt belassen, wie ferner in 7B gezeigt ist, die die Integrierter-Schaltkreis-Struktur aus 7A veranschaulicht, aber um 90 Grad gedreht, wobei der Querschnitt senkrecht zu den Gate-Strukturen und durch die Kanalgebiete hindurch ist.
  • Weiter unter Bezugnahme auf 8A-B (jeweils mit den gleichen Querschnitten wie 7A-B) kann ein Source/Drain-Kontakt dann in den Gräben 761 auf der unteren Oberfläche der Source/Drain-Gebiete 124 gebildet werden. Beispielsweise wird eine konforme S/D-Kontaktschicht 138 in Gräben 761 abgeschieden und kann jegliche überschüssige Abscheidung zurückgeätzt werden. Beispiele für die konforme S/D-Kontaktschicht 138 beinhalten unter anderem Wolfram, Titan, Kobalt, Gold, Aluminium, Silber, Kupfer. Eine konforme Abscheidung der Kontaktschicht 138 kann unter Verwendung einer beliebigen Anzahl an Techniken erreicht werden, einschließlich unter anderem ALD, CVD, plasmagestützter CVD. Wie zuvor erklärt, müssen die S/D-Gebiete 124 keine rechteckigen Querschnitte aufweisen und können facettiert sein, wie etwa jene in 8A-1 veranschaulichten Beispiele. In solchen Fällen passt sich die Source/Drain-Kontaktschicht 138 an das Profil der freiliegenden Oberfläche des Source/Drain-Gebiets 124 an. Ein Beispiel für eine solche Ausführungsform ist ferner in 8A-2 veranschaulicht. In manchen Fällen kann die Kontaktschicht 138 eine Mehrkomponentenstruktur sein. Beispielsweise kann sich eine Silicid- und/oder Germanidschicht (die in 8A-2 als Schicht 863 gezeigt ist) zwischen der konformen S/D-Metallschicht 862 und dem entsprechenden Source/Drain-Gebiet 124 ausbilden. Eine beliebige Anzahl an Schichten an der Metall/Halbleiter-Grenzfläche wird in Abhängigkeit von der Zusammensetzung des Source/Drain-Gebiets 124 und der Kontakte 138 verstanden. Beispielsweise kann bei einem speziellen Beispielfall, falls eine dominante Komponente des Source/Drain-Gebiets 124 Silicium ist und die Kontaktschicht 138 Titan umfasst, die Schicht 863 dann Titansilicid umfassen.
  • Nachdem die konforme S/D-Kontaktschicht 138 gebildet wurde, wird ein ätzselektives Material 140 abgeschieden, um den Rest der Gräben 761 zu füllen, wie ferner in 8A-8B gezeigt ist. Wie es sich versteht, ist das ätzselektive Material 140 ein dielektrisches Material, das gegenüber den Ätzchemien beständig sein kann, die das ätzselektive Material 136 entfernen können. In manchen Fällen beinhalten beispielhafte Materialien für das ätzselektive Material 140 unter anderem SiOx, Siliciumnitrid, Siliciumcarbid, Metalloxide und Siliciumoxynitrid. Somit ist das ätzselektive Material 136 bei einem Ausführungsbeispiel siliciumoxidbasierte Materialien, die durch CF4/CH2F2-Plasma oder C4F6/Argon(Ar)-Plasma geätzt werden, und ist das ätzselektive Material 140 siliciumnitridbasierte Materialien, die durch CH3F/He/O2-Plasma geätzt werden, und sind die Abstandshalter 126 mit Kohlenstoff dotiertes Oxynitrid. Andere Variationen werden unter der Annahme ersichtlich, dass Nitride, Oxide und Carbide dazu neigen, mit Bezug zueinander ätzselektiv zu sein.
  • 9A-D veranschaulichen kollektiv die Bildung von Zwischenverbindungen 968A und 968B (z. B. Vias und Metallleitungen) gemäß einer Ausführungsform der vorliegenden Offenbarung, wodurch ein Rückseitenkontaktgebiet 103 gebildet wird. Wie es sich versteht und wie oben angegeben ist, können, weil das ätzselektive Material 136, 641 und das ätzselektive Material 140 bei dieser Ausführungsbeispiel dielektrische Materialien sind, die Zwischenverbindungen 968A-B Breiten haben, die normalerweise einen elektrischen Kurzschluss zu einem angrenzenden Bereich herstellen würden, aber dies passiert aufgrund der elektrischen Isolation nicht, die durch die ätzselektiven Materialien 136 und/oder 140 und/oder 641 bereitgestellt wird.
  • Zuerst unter Zuwendung zu 9A wird gemäß einem Ausführungsbeispiel eine Zwischenschichtdielektrikum(ILD)-Schicht 966 auf der Rückseite der Struktur gebildet und dann strukturiert. Ein erstes Ätzschema, das selektiv gegenüber dem ätzselektiven Material 140 und den Abstandshaltern 126 ist (was bedeutet, dass das ätzselektive Material 136 mit einer viel schnelleren Rate als das ätzselektive Material 140 und die Abstandshalter 126 geätzt wird), wird verwendet, um einen ersten Satz von Zwischenverbindungsgräben zu bilden. Zwischenverbindungen 968A (z. B. Vias) werden dann in die resultierenden Gräben unter Verwendung einer beliebigen geeigneten Abscheidungstechnik (z. B. CVD usw.) abgeschieden. Wie es sich versteht, ist der in 9A dargestellte Querschnitt senkrecht zu den Finnenstrukturen und durch die Kanalgebiete hindurch. Bei dem Beispiel aus 9A ermöglichen Rückseitenzwischenverbindungen 368A eine elektrische Kommunikation mit den Gate-Elektroden 120 in dem Vorrichtungsgebiet 104 sowie dem Leiter 328 innerhalb der Isolationswandstruktur 324. Es wird angemerkt, dass in diesen Beispielfällen nur ein Teil jeder ätzselektiven Schicht 136 entfernt wird (wie etwa durch Strukturieren auf der Rückseite mit Lithografie, um diesen Teil freizulegen, anstelle des gesamten Bereichs der ätzselektiven Schicht 136). In einem solchen Beispielfall ist ein Vorteil, dass die Lithografie relativ locker ausgerichtet sein kann und nicht einzelne Merkmale definieren muss, wie es notwendig wäre, wenn Standardrückseitenprozesse verwendet würden. Somit beinhaltet die resultierende Struktur, wie in diesem Beispielfall zu sehen ist, manche Gebiete, in denen ein ätzselektives Material 136 mit einem Metall (Zwischenverbindung 968A) ersetzt ist, und manche Gebiete, in denen das ätzselektive Material 136 in der finalen Struktur verbleibt, und kein Rückseitenkontakt wird in diesen Gebieten gebildet.
  • Dann unter Zuwendung zu 9B wird ein zweites Ätzschema, das selektiv gegenüber dem ätzselektiven Material 136 und den Abstandshaltern 126 ist (was bedeutet, dass das ätzselektive Material 140 mit einer viel schnelleren Rate als das ätzselektive Material 136 und die Abstandshalter 126 geätzt wird), verwendet, um einen zweiten Satz von Zwischenverbindungsgräben zu bilden. Zwischenverbindungen 968B (z. B. Vias) werden dann in die resultierenden Gräben unter Verwendung einer beliebigen geeigneten Abscheidungstechnik (z. B. CVD usw.) abgeschieden. Wie es sich versteht, ist der in 9B dargestellte Querschnitt senkrecht zu den Finnenstrukturen und durch die Source/Drain-Gebiete hindurch. Bei dem Beispiel aus 9B ermöglicht die Rückseitenzwischenverbindungen 368B eine elektrische Kommunikation mit den Source/Drain-Gebieten 124 in dem Vorrichtungsgebiet 104. Es wird wieder angemerkt, dass die resultierende Struktur manche Gebiete, in denen ein ätzselektives Material 140 mit einem Metall (Zwischenverbindung 968B) ersetzt ist, und manche Gebiete, in denen das ätzselektive Material 140 in der finalen Struktur verbleibt, beinhaltet und kein Rückseitenkontakt in diesen Gebieten gebildet wird.
  • 9C und 9D veranschaulichen die in 9A-B gezeigten Strukturen weiter. Wie es sich versteht, ist der in 9C dargestellte Querschnitt senkrecht zu den Gate-Strukturen und durch die Kanalgebiete hindurch und stellt 9D einen horizontalen Querschnitt entlang der Achse, die mit einer gestrichelten Linie 9D-9D in jeder der 9A-C bezeichnet ist, gemäß manchen solchen Ausführungsformen dar. Wie in 9C gezeigt, kann die Zwischenverbindung 929 eine Breite aufweisen, die größer als die Breite des entsprechenden Merkmals ist, zu dem sie eine Verbindung herstellt (in diesem Beispielfall einer Gate-Elektrode). Es wird angemerkt, dass in diesem Beispielfall die gesamte Breite des in dem dargestellten Querschnitt gezeigten ätzselektiven Materials 136 mit einem Metall (der Zwischenverbindung 969) ersetzt wird, anstatt irgendein ätzselektives Material 136 direkt angrenzend an das Metall übrig zu lassen. Ferner wird angemerkt, dass sowohl das ätzselektive Material 136, das ätzselektive Material 140 und die Abstandshalter 126 alle in derselben horizontalen Ebene liegen, wie etwa bei dem horizontalen Querschnitt entlang der Achse, die mit der gestrichelten Linie 9D-9D bezeichnet ist. Die Zwischenverbindungsmerkmale 968A-B und 929 können ein beliebiges geeignetes leitfähiges Material sein, wie etwa Kupfer, Aluminium Silber, Gold, Wolfram etc. Sie können ferner Auskleidungen oder Barriereschichten, wie etwa Tantalnitrid, beinhalten, die dabei helfen können, eine Elektromigration des leitfähigen Materials in die benachbarten dielektrischen Materialien zu verhindern.
  • Beispielhaftes System
  • 10 ist ein beispielhaftes Rechensystem, das mit einer oder mehrerer der wie hier offenbarten integrierten Schaltkreisstrukturen implementiert ist, gemäß manchen Ausführungsformen der vorliegenden Offenbarung. Wie zu sehen ist, beherbergt das Rechensystem 1000 eine Hauptplatine 1002. Die Hauptplatine 1002 kann eine Anzahl an Komponenten beinhalten, die unter anderem einen Prozessor 1004 und wenigstens einen Kommunikationschip 1006 beinhalten, die jeweils physisch und elektrisch mit der Hauptplatine 1002 gekoppelt oder anderweitig darin integriert sein können. Wie es sich versteht, kann die Hauptplatine 1002 zum Beispiel eine beliebige Leiterplatte sein, unabhängig davon, ob dies eine Hauptplatine, eine Zusatzplatine, die auf einer Hauptplatine montiert ist, oder die einzige Platine des Systems 1000 usw. ist.
  • In Abhängigkeit von ihren Anwendungen kann das Rechensystem 1000 eine oder mehrere andere Komponenten beinhalten, die mit der Hauptplatine 1002 physisch und elektrisch gekoppelt sein können oder auch nicht. Diese anderen Komponenten können unter anderem flüchtigen Speicher (z. B. DRAM), nichtflüchtigen Speicher (z. B. ROM), einen Grafikprozessor, einen digitalen Signalprozessor, einen Kryptoprozessor, einen Chipsatz, eine Antenne, eine Anzeige, eine Berührungsbildschirmanzeige, eine Berührungsbildschirmsteuerung, eine Batterie, einen Audiocodec, einen Videocodec, einen Leistungsverstärker, eine Globales-Positionierungssystem(GPS)-Vorrichtung, einen Kompass, einen Beschleunigungsmesser, ein Gyroskop, einen Lautsprecher, eine Kamera und eine Massenspeichervorrichtung (wie ein Festplattenlaufwerk, eine Compact-Disk (CD), eine Digital-Versatile-Disk (DVD) und so weiter) beinhalten. Beliebige der in dem Rechensystem 1000 enthaltenen Komponenten können eine oder mehrere integrierte Schaltkreisstrukturen oder - vorrichtungen beinhalten, die gemäß einem Ausführungsbeispiel konfiguriert sind (z. B. eine gestapelte oder nichtgestapelte CMOS-Vorrichtung, die Vorderseiten- und Rückseitenkontakte beinhaltet, sowie ein oder mehrere ätzselektive Materialien, wie hier verschiedentlich bereitgestellt). Bei manchen Ausführungsformen können mehrere Funktionen in einen oder mehrere Chips integriert sein (z. B. wird angemerkt, dass der Kommunikationschip 1006 beispielsweise Teil des Prozessors 1004 sein kann oder anderweitig in diesen integriert sein kann).
  • Der Kommunikationschip 1006 ermöglicht drahtlose Kommunikationen für die Übertragung von Daten zu und von dem Rechensystem 1000. Der Begriff „drahtlos“ und seine Ableitungen können verwendet werden, um Schaltkreise, Vorrichtungen, Systeme, Verfahren, Techniken, Kommunikationskanäle usw. zu beschreiben, die durch die Verwendung von modulierter elektromagnetischer Strahlung durch ein nichtfestes Medium Daten kommunizieren können. Der Ausdruck impliziert nicht, dass die assoziierten Vorrichtungen keinerlei Drähte enthalten, obwohl dies bei manchen Ausführungsformen der Fall sein kann. Der Kommunikationschip 1006 kann beliebige einer Anzahl an drahtlosen Standards oder Protokollen implementieren, einschließlich unter anderem Wi-Fi (IEEE-802.11-Familie), WiMAX (IEEE-802.16-Familie), IEEE-802.20, Long Term Evolution (LTE), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, Ableitungen derselben sowie beliebiger anderer Drahtlosprotokolle, die als 3G, 4G, 5G und darüber hinaus bezeichnet werden. Das Rechensystem 1000 kann mehrere Kommunikationschips 1006 beinhalten. Beispielsweise kann ein erster Kommunikationschip 1006 kürzerreichweitiger drahtloser Kommunikation, wie etwa Wi-Fi und Bluetooth, gewidmet sein und kann ein zweiter Kommunikationschip 1006 längerreichweitiger drahtloser Kommunikation, wie etwa GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO und anderen, gewidmet sein. Bei manchen Ausführungsformen kann der Kommunikationschip 1006 Rückseitenkontakte beinhalten, wie hier zuvor beschrieben.
  • Der Prozessor 1004 des Rechensystems 1000 beinhaltet einen Integrierter-Schaltkreis-Die, der innerhalb des Prozessors 1004 gekapselt ist. Bei manchen Ausführungsformen beinhaltet der integrierte Schaltkreis-Die des Prozessors eine Onboard-Schaltungsanordnung, die mit einer oder mehreren integrierten Schaltkreisstrukturen oder -Vorrichtungen, die mit Rückseitenkontakten konfiguriert sind, wie hier verschiedentlich beschrieben, implementiert ist. Der Ausdruck „Prozessor“ kann auf eine beliebige Vorrichtung oder einen beliebigen Teil einer Vorrichtung verweisen, die bzw. der zum Beispiel elektronische Daten aus Registern und/oder einem Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten zu transformieren, die in Registern und/oder einem Speicher gespeichert werden können.
  • Der Kommunikationschip 1006 kann auch einen Integrierter-Schaltkreis-Die beinhalten, der innerhalb des Kommunikationschips 1006 gekapselt ist. Gemäß manchen solchen Ausführungsbeispielen beinhaltet der Integrierter-Schaltkreis-Die des Kommunikationschips eine oder mehrere integrierte Schaltkreisstrukturen oder -vorrichtungen, die mit Rückseitenkontakten konfiguriert sind, wie hier verschiedentlich beschrieben. Wie es sich in Anbetracht dieser Offenbarung versteht, wird angemerkt, dass eine Mehrfachstandard-Drahtlosfähigkeit direkt in den Prozessor 1004 integriert werden kann (z. B. wenn die Funktionalität beliebiger Chips 1006 in den Prozessor 1004 integriert wird, anstatt separate Kommunikationschips aufzuweisen). Ferner wird angemerkt, dass der Prozessor 1004 ein Chipsatz mit einer solchen Drahtlosfähigkeit sein kann. Kurzgefasst können eine beliebige Anzahl an Prozessoren 1004 und/oder Kommunikationschips 1006 verwendet werden. Gleichermaßen kann ein beliebiger Chip oder Chipsatz mehrere darin integrierte Funktionen aufweisen.
  • Bei verschiedenen Implementierungen kann das Rechensystem 1000 ein Laptop, ein Netbook, ein Notebook, ein Smartphone, ein Tablet, ein persönlicher digitaler Assistent (PDA), ein ultramobiler PC, ein Mobiltelefon, ein Desktop-Computer, ein Server, ein Drucker, ein Scanner, ein Monitor, eine Settop-Box, eine Unterhaltungssteuereinheit, eine Digitalkamera, ein tragbarer Musikspieler, ein digitaler Videorecorder oder eine beliebige andere elektronische Vorrichtung sein, die Daten verarbeitet oder eine oder mehrere integrierte Schaltkreisstrukturen oder -vorrichtungen einsetzt, die unter Verwendung der offenbarten Techniken, wie hier verschiedentlich beschrieben, gebildet sind.
  • Weitere Ausführungsbeispiele
  • Die folgenden Beispiele betreffen weitere Ausführungsformen, aus denen zahlreiche Permutationen und Konfigurationen ersichtlich werden.
  • Beispiel 1 ist eine integrierte Schaltkreisstruktur, die Folgendes umfasst: ein Vorrichtungsgebiet, das einen Transistor umfasst, wobei der Transistor ein Source- oder Drain-Gebiet und eine Gate-Struktur beinhaltet; ein Vorderseitenkontaktgebiet oberhalb des Vorrichtungsgebiets; und ein Rückseitenkontaktgebiet unterhalb des Vorrichtungsgebiets, wobei das Rückseitenkontaktgebiet ein erstes dielektrisches Material unter dem Source- oder Drain-Gebiet des Transistors, ein zweites dielektrisches Material lateral angrenzend an das erste dielektrische Material und unter der Gate-Struktur des Transistors und einen nichtleitfähigen Abstandshalter lateral zwischen dem ersten und zweiten dielektrischen Material beinhaltet, wobei das erste und zweite dielektrische Material mit Bezug aufeinander und den nichtleitfähigen Abstandshalter selektiv ätzbar sind.
  • Beispiel 2 beinhaltet den Gegenstand aus Beispiel 1, wobei das Rückseitenkontaktgebiet ferner ein Zwischenverbindungsmerkmal umfasst, das durch das erste dielektrische Material hindurchgeht und eine Unterseite des Source- oder Drain-Gebiets kontaktiert.
  • Beispiel 3 beinhaltet den Gegenstand aus Beispiel 2, und beinhaltet ferner eine Kontaktstruktur auf einer Unterseite des Source-Gebiets oder des Drain-Gebiets, wobei die Kontaktstruktur ein Metall umfasst, wobei das Zwischenverbindungsmerkmal die Kontaktstruktur direkt kontaktiert.
  • Beispiel 4 beinhaltet den Gegenstand aus Beispiel 3, wobei die Kontaktstruktur konform zu der Unterseite des Source-Gebiets oder Drain-Gebiets ist.
  • Beispiel 5 beinhaltet den Gegenstand aus einem der vorhergehenden Beispiele, wobei das Rückseitenkontaktgebiet ferner ein Zwischenverbindungsmerkmal umfasst, das durch das zweite dielektrische Material hindurchgeht und die Gate-Struktur kontaktiert.
  • Beispiel 6 beinhaltet den Gegenstand aus Beispiel 5, wobei die Gate-Struktur ein High-k-Dielektrikum und eine Gate-Elektrode umfasst und sich das zweite Zwischenverbindungsmerkmal in Kontakt mit der Gate-Elektrode befindet.
  • Beispiel 7 beinhaltet den Gegenstand aus einem der vorhergehenden Beispiele, wobei das Vorrichtungsgebiet ferner eine Isolationswandstruktur umfasst, wobei die Isolationswandstruktur ein Isolationsmaterial und einen Leiter innerhalb des Isolationsmaterials beinhaltet.
  • Beispiel 8 beinhaltet den Gegenstand aus Beispiel 7, wobei sich das erste oder zweite dielektrische Material auch unter der Isolationswandstruktur befindet.
  • Beispiel 9 beinhaltet den Gegenstand aus Beispiel 8, wobei das Rückseitenkontaktgebiet ferner ein Zwischenverbindungsmerkmal umfasst, das durch das erste oder zweite dielektrische Material unter der Isolationswandstruktur hindurchgeht und den Leiter kontaktiert.
  • Beispiel 10 beinhaltet den Gegenstand aus einem der vorhergehenden Beispiele, wobei das erste dielektrische Material ein Nitrid umfasst, das zweite dielektrische Material ein Oxid umfasst und der nichtleitfähige Abstandshalter ein Oxynitrid umfasst.
  • Beispiel 11 beinhaltet den Gegenstand aus einem der vorhergehenden Beispiele, wobei der Transistor ferner einen oder mehrere Nanodrähte oder Nanobänder oder Nanoplatten umfasst und sich die Gate-Struktur um jenen einen oder jene mehrere Nanodrähte oder Nanobänder oder Nanoplatten herumlegt.
  • Beispiel 12 beinhaltet den Gegenstand aus einem der vorhergehenden Beispiele, wobei der Transistor ferner eine Finnenstruktur umfasst und sich die Gate-Struktur auf der Oberseite und den Seitenwänden der Finnenstruktur befindet.
  • Beispiel 13 beinhaltet den Gegenstand aus einem der vorhergehenden Beispiele, wobei der Transistor ein erster Transistor ist, das Vorrichtungsgebiet ferner einen zweiten Transistor beinhaltet und der erste und zweite Transistor in einer gestapelten Konfiguration mit Bezug aufeinander angeordnet sind, so dass der erste Transistor ein unterer Transistor ist und sich der zweite Transistor oberhalb des ersten Transistors befindet.
  • Beispiel 14 beinhaltet den Gegenstand aus Beispiel 13, wobei der zweite Transistor direkt mit dem Vorderseitenkontaktgebiet verbunden ist.
  • Beispiel 15 beinhaltet den Gegenstand aus einem der vorhergehenden Beispiele, wobei der Transistor ein erster Transistor ist und der leitfähige Abstandshalter ein erster leitfähiger Abstandshalter ist, der sich lateral zwischen ersten Teilen des ersten und zweiten Dielektrikums befindet, wobei das Vorrichtungsgebiet ferner einen zweiten Transistor beinhaltet, der ein Source- oder Drain-Gebiet und eine Gate-Struktur beinhaltet, wobei sich ein zweiter Teil des ersten dielektrischen Materials unter dem Source- oder Drain-Gebiet des zweiten Transistors befindet und ein zweiter Teil des zweiten dielektrischen Materials lateral an den zweiten Teil des ersten dielektrischen Materials angrenzt und sich unter der Gate-Struktur des zweiten Transistors befindet, und sich ein zweiter nichtleitfähiger Abstandshalter lateral zwischen den zweiten Teilen des ersten und zweiten dielektrischen Materials befindet.
  • Beispiel 16 ist eine Leiterplatte, die die integrierte Schaltkreisstruktur aus einem der vorhergehenden Beispiele umfasst.
  • Beispiel 17 ist ein elektronisches System, das den integrierten Schaltkreis aus einem der Beispiele 1 bis 15 oder die Leiterplatte aus Beispiel 16 umfasst.
  • Beispiel 18 ist eine Integrierter-Schaltkreis-Struktur, die Folgendes umfasst: ein Vorrichtungsgebiet, das einen ersten Transistor und einen zweiten Transistor umfasst, wobei sowohl der erste als auch der zweite Transistor ein Source- oder Drain-Gebiet und eine Gate-Struktur beinhaltet; ein Vorderseitenkontaktgebiet oberhalb des Vorrichtungsgebiets; und ein Rückseitenkontaktgebiet unterhalb des Vorrichtungsgebiets, wobei das Rückseitenkontaktgebiet Folgendes beinhaltet: ein erstes dielektrisches Material unter dem Source- oder Drain-Gebiet sowohl des ersten als auch zweiten Transistors, ein zweites dielektrisches Material unter der Gate-Struktur sowohl des ersten als auch des zweiten Transistors und einen nichtleitfähigen Abstandshalter lateral zwischen dem ersten und zweiten dielektrischen Material, wobei sowohl das erste dielektrische Material, das zweite dielektrische Material als auch der nichtleitfähige Abstandshalter in der gleichen horizontalen Ebene liegen, ein erstes Zwischenverbindungsmerkmal, das durch das erste dielektrische Material hindurchgeht und eine Unterseite des Source- oder Drain-Gebiets des ersten Transistors kontaktiert, und ein zweites Zwischenverbindungsmerkmal, das durch das zweite dielektrische Material hindurchgeht und die Gate-Struktur des zweiten Transistors kontaktiert.
  • Beispiel 19 beinhaltet den Gegenstand aus Beispiel 18, und beinhaltet ferner eine Kontaktstruktur auf einer Unterseite des Source-Gebiets oder des Drain-Gebiets des ersten Transistors, wobei die Kontaktstruktur ein Metall umfasst, wobei das erste Zwischenverbindungsmerkmal die Kontaktstruktur direkt kontaktiert.
  • Beispiel 20 beinhaltet den Gegenstand aus Beispiel 19, wobei die Kontaktstruktur konform zu der Unterseite des Source-Gebiets oder Drain-Gebiets des ersten Transistors ist.
  • Beispiel 21 beinhaltet den Gegenstand aus einem der Beispiele 18 bis 20, wobei die Gate-Struktur des zweiten Transistors ein High-k-Dielektrikum und eine Gate-Elektrode umfasst und sich das zweite Zwischenverbindungsmerkmal in Kontakt mit der Gate-Elektrode befindet.
  • Beispiel 22 beinhaltet den Gegenstand aus einem der Beispiele 18 bis 21, wobei das Vorrichtungsgebiet ferner eine Isolationswandstruktur umfasst, wobei die Isolationswandstruktur ein Isolationsmaterial und einen Leiter innerhalb des Isolationsmaterials beinhaltet.
  • Beispiel 23 beinhaltet den Gegenstand aus Beispiel 22, wobei sich das erste oder zweite dielektrische Material auch unter der Isolationswandstruktur befindet.
  • Beispiel 24 beinhaltet den Gegenstand aus Beispiel 23, wobei das Rückseitenkontaktgebiet ferner ein drittes Zwischenverbindungsmerkmal umfasst, das durch das erste oder zweite dielektrische Material unter der Isolationswandstruktur hindurchgeht und den Leiter kontaktiert.
  • Beispiel 25 beinhaltet den Gegenstand aus einem der Beispiele 18 bis 24, wobei das erste dielektrische Material ein Nitrid umfasst, das zweite dielektrische Material ein Oxid umfasst und der nichtleitfähige Abstandshalter ein Oxynitrid umfasst.
  • Beispiel 26 beinhaltet den Gegenstand aus einem der Beispiele 18 bis 25, wobei der erste und/oder zweite Transistor ferner einen oder mehrere Nanodrähte oder Nanobänder oder Nanoplatten umfasst und sich die entsprechende Gate-Struktur um jenen einen oder jene mehrere Nanodrähte oder Nanobänder oder Nanoplatten herumlegt.
  • Beispiel 27 beinhaltet den Gegenstand aus einem der Beispiele 18 bis 26, wobei der erste und/oder zweite Transistor ferner eine Finnenstruktur umfasst und sich die entsprechende Gate-Struktur auf der Oberseite und den Seitenwänden der Finnenstruktur befindet.
  • Beispiel 28 beinhaltet den Gegenstand aus einem der Beispiele 18 bis 27, wobei das Vorrichtungsgebiet ein unteres Vorrichtungsgebiet und ein oberes Vorrichtungsgebiet beinhaltet und der erste und zweite Transistor Teil des unteren Vorrichtungsgebiets sind.
  • Beispiel 29 ist eine Leiterplatte, die die Integrierter-Schaltkreis-Struktur aus einem der Beispiele 18 bis 28 umfasst.
  • Beispiel 30 ist ein elektronisches System, das den integrierten Schaltkreis aus einem der Beispiele 18 bis 28 oder die Leiterplatte aus Beispiel 29 umfasst.
  • Beispiel 31 ist eine Integrierter-Schaltkreis-Struktur, die Folgendes umfasst: ein Vorrichtungsgebiet, das einen ersten Transistor, einen zweiten Transistor und einen dritten Transistor umfasst, wobei sowohl der erste, der zweite als auch der dritte Transistor ein Source- oder Drain-Gebiet und eine Gate-Struktur beinhaltet; ein Vorderseitenkontaktgebiet oberhalb des Vorrichtungsgebiets, wobei das Vorderseitenkontaktgebiet ein Vorderseitenzwischenverbindungsmerkmal beinhaltet, das direkt mit dem Source- und/oder Draingebiet und/oder der Gate-Struktur des dritten Transistors verbunden ist; und ein Rückseitenkontaktgebiet unterhalb des Vorrichtungsgebiets, wobei das Rückseitenkontaktgebiet Folgendes beinhaltet: ein erstes dielektrisches Material unter dem Source- oder Drain-Gebiet sowohl des ersten als auch zweiten Transistors, ein zweites dielektrisches Material unter der Gate-Struktur sowohl des ersten als auch des zweiten Transistors und einen nichtleitfähigen Abstandshalter lateral zwischen dem ersten und zweiten dielektrischen Material, wobei eines des ersten dielektrischen Materials, des zweiten dielektrischen Materials und des nichtleitfähigen Abstandshalters ein Nitrid ist, eines des ersten dielektrischen Materials, des zweiten dielektrischen Materials und des nichtleitfähigen Abstandshalters ein Oxid ist, und eines des ersten dielektrischen Materials, des zweiten dielektrischen Materials und des nichtleitfähigen Abstandshalters ein Oxynitrid ist, so dass das erste und das zweite dielektrische Material mit Bezug aufeinander und den nichtleitfähigen Abstandshalter selektiv ätzbar sind.
  • Beispiel 32 beinhaltet den Gegenstand aus Beispiel 31, und beinhaltet ferner Folgendes: ein erstes Unterseitenzwischenverbindungsmerkmal, das durch das erste dielektrische Material hindurchgeht und eine Unterseite des Source- oder Drain-Gebiets des ersten Transistors kontaktiert; und/oder ein zweites Unterseitenzwischenverbindungsmerkmal, das durch das zweite dielektrische Material hindurchgeht und die Gate-Struktur des zweiten Transistors kontaktiert.
  • Beispiel 33 beinhaltet den Gegenstand aus Beispiel 32, und beinhaltet ferner eine Kontaktstruktur auf einer Unterseite des Source-Gebiets oder Drain-Gebiets des ersten Transistors, wobei die Kontaktstruktur ein Metall umfasst, wobei das erste Unterseitenzwischenverbindungsmerkmal die Kontaktstruktur direkt kontaktiert, wobei die Kontaktstruktur konform zu der Unterseite des Source-Gebiets oder Drain-Gebiets des ersten Transistors ist.
  • Beispiel 34 beinhaltet den Gegenstand aus Beispiel 32 oder 33, und beinhaltet ferner, wobei die Gate-Struktur des zweiten Transistors ein High-k-Dielektrikum und eine Gate-Elektrode umfasst und sich das zweite Unterseitenzwischenverbindungsmerkmal in Kontakt mit der Gate-Elektrode befindet.
  • Beispiel 35 beinhaltet den Gegenstand aus einem der Beispiele 31 bis 34, wobei das Vorrichtungsgebiet ferner eine Isolationswandstruktur umfasst, wobei die Isolationswandstruktur ein Isolationsmaterial und einen Leiter innerhalb des Isolationsmaterials beinhaltet.
  • Beispiel 36 beinhaltet den Gegenstand aus Beispiel 35, wobei sich das erste oder zweite dielektrische Material auch unter der Isolationswandstruktur befindet.
  • Beispiel 37 beinhaltet den Gegenstand aus Beispiel 36, wobei das Rückseitenkontaktgebiet ferner ein drittes Unterseitenzwischenverbindungsmerkmal umfasst, das durch das erste oder zweite dielektrische Material unter der Isolationswandstruktur hindurchgeht und den Leiter kontaktiert.
  • Beispiel 38 beinhaltet den Gegenstand aus einem der Beispiele 31 bis 37, wobei das erste dielektrische Material ein Nitrid umfasst, das zweite dielektrische Material ein Oxid umfasst und der nichtleitfähige Abstandshalter ein Oxynitrid umfasst.
  • Beispiel 39 beinhaltet den Gegenstand aus einem der Beispiele 31 bis 38, wobei der erste und/oder zweite Transistor ferner einen oder mehrere Nanodrähte oder Nanobänder oder Nanoplatten umfasst und sich die entsprechende Gate-Struktur um jenen einen oder jene mehrere Nanodrähte oder Nanobänder oder Nanoplatten herumlegt.
  • Beispiel 40 beinhaltet den Gegenstand aus einem der Beispiele 31 bis 39, wobei der erste und/oder zweite Transistor ferner eine Finnenstruktur umfasst und sich die entsprechende Gate-Struktur auf der Oberseite und den Seitenwänden der Finnenstruktur befindet.
  • Beispiel 41 beinhaltet den Gegenstand aus einem der Beispiele 31 bis 40, wobei das Vorrichtungsgebiet ein unteres Vorrichtungsgebiet und ein oberes Vorrichtungsgebiet beinhaltet und der erste und zweite Transistor Teil des unteren Vorrichtungsgebiets sind.
  • Beispiel 42 ist eine Leiterplatte, die die Integrierter-Schaltkreis-Struktur aus einem der Beispiele 31 bis 41 umfasst.
  • Beispiel 43 ist ein elektronisches System, das den integrierten Schaltkreis aus einem der Beispiele 31 bis 41 oder die Leiterplatte aus Beispiel 42 umfasst.

Claims (25)

  1. Integrierter-Schaltkreis-Struktur, die Folgendes umfasst: ein Vorrichtungsgebiet, das einen Transistor umfasst, wobei der Transistor ein Source- oder Drain-Gebiet und eine Gate-Struktur beinhaltet; ein Vorderseitenkontaktgebiet oberhalb des Vorrichtungsgebiets; und ein Rückseitenkontaktgebiet unterhalb des Vorrichtungsgebiets, wobei das Rückseitenkontaktgebiet ein erstes dielektrisches Material unter dem Source- oder Drain-Gebiet des Transistors, ein zweites dielektrisches Material lateral angrenzend an das erste dielektrische Material und unter der Gate-Struktur des Transistors und einen nichtleitfähigen Abstandshalter lateral zwischen dem ersten und zweiten dielektrischen Material beinhaltet, wobei das erste und zweite dielektrische Material mit Bezug aufeinander und den nichtleitfähigen Abstandshalter selektiv ätzbar sind.
  2. Integrierter-Schaltkreis-Struktur nach Anspruch 1, wobei das Rückseitenkontaktgebiet ferner ein Zwischenverbindungsmerkmal umfasst, das durch das erste dielektrische Material hindurchgeht und eine Unterseite des Source- oder Drain-Gebiets kontaktiert.
  3. Integrierter-Schaltkreis-Struktur nach Anspruch 2, die ferner eine Kontaktstruktur auf einer Unterseite des Source-Gebiets oder Drain-Gebiets umfasst, wobei die Kontaktstruktur ein Metall umfasst, wobei das Zwischenverbindungsmerkmal die Kontaktstruktur direkt kontaktiert, wobei die Kontaktstruktur konform zu der Unterseite des Source-Gebiets oder Drain-Gebiets ist.
  4. Integrierter-Schaltkreis-Struktur nach einem der Ansprüche 1-3, wobei das Rückseitenkontaktgebiet ferner ein Zwischenverbindungsmerkmal umfasst, das durch das zweite dielektrische Material hindurchgeht und die Gate-Struktur kontaktiert, und wobei die Gate-Struktur ein High-k-Dielektrikum und eine Gate-Elektrode umfasst und sich das Zwischenverbindungsmerkmal in Kontakt mit der Gate-Elektrode befindet.
  5. Integrierter-Schaltkreis-Struktur nach einem der Ansprüche 1-4, wobei das Vorrichtungsgebiet ferner eine Isolationswandstruktur umfasst, wobei die Isolationswandstruktur ein Isolationsmaterial und einen Leiter innerhalb des Isolationsmaterials beinhaltet.
  6. Integrierter-Schaltkreis-Struktur nach Anspruch 5, wobei sich das erste oder zweite dielektrische Material auch unter der Isolationswandstruktur befindet und wobei das Rückseitenkontaktgebiet ferner ein Zwischenverbindungsmerkmal umfasst, das durch das erste oder zweite dielektrische Material unter der Isolationswandstruktur hindurchgeht und den Leiter kontaktiert.
  7. Integrierter-Schaltkreis-Struktur nach einem der Ansprüche 1-6, wobei das erste dielektrische Material ein Nitrid umfasst, das zweite dielektrische Material ein Oxid umfasst und der nichtleitfähige Abstandshalter ein Oxynitrid umfasst.
  8. Integrierter-Schaltkreis-Struktur nach einem der Ansprüche 1-7, wobei der Transistor ferner einen oder mehrere Nanodrähte oder Nanobänder oder Nanoplatten umfasst und sich die Gate-Struktur um jenen einen oder jene mehrere Nanodrähte oder Nanobänder oder Nanoplatten herumlegt.
  9. Integrierter-Schaltkreis-Struktur nach einem der Ansprüche 1-8, wobei der Transistor ferner eine Finnenstruktur umfasst und sich die Gate-Struktur auf der Oberseite und den Seitenwänden der Finnenstruktur befindet.
  10. Integrierter-Schaltkreis-Struktur nach einem der Ansprüche 1-9, wobei der Transistor ein erster Transistor ist, das Vorrichtungsgebiet ferner einen zweiten Transistor beinhaltet und der erste und zweite Transistor in einer gestapelten Konfiguration mit Bezug aufeinander angeordnet sind, so dass der erste Transistor ein unterer Transistor ist und sich der zweite Transistor oberhalb des ersten Transistors befindet, und wobei der zweite Transistor direkt mit dem Vorderseitenkontaktgebiet verbunden ist.
  11. Integrierter-Schaltkreis-Struktur nach einem der Ansprüche 1-9, wobei der Transistor ein erster Transistor ist und der leitfähige Abstandshalter ein erster leitfähiger Abstandshalter ist, der sich lateral zwischen ersten Teilen des ersten und zweiten Dielektrikums befindet, wobei das Vorrichtungsgebiet ferner einen zweiten Transistor beinhaltet, der ein Source- oder Drain-Gebiet und eine Gate-Struktur beinhaltet, wobei sich ein zweiter Teil des ersten dielektrischen Materials unter dem Source- oder Drain-Gebiet des zweiten Transistors befindet und ein zweiter Teil des zweiten dielektrischen Materials lateral an den zweiten Teil des ersten dielektrischen Materials angrenzt und sich unter der Gate-Struktur des zweiten Transistors befindet, und sich ein zweiter nichtleitfähiger Abstandshalter lateral zwischen den zweiten Teilen des ersten und zweiten dielektrischen Materials befindet.
  12. Integrierter-Schaltkreis-Struktur, die Folgendes umfasst: ein Vorrichtungsgebiet, das einen ersten Transistor und einen zweiten Transistor umfasst, wobei sowohl der erste als auch der zweite Transistor ein Source- oder Drain-Gebiet und eine Gate-Struktur beinhaltet; ein Vorderseitenkontaktgebiet oberhalb des Vorrichtungsgebiets; und ein Rückseitenkontaktgebiet unterhalb des Vorrichtungsgebiets, wobei das Rückseitenkontaktgebiet Folgendes beinhaltet: ein erstes dielektrisches Material unter dem Source- oder Drain-Gebiet sowohl des ersten als auch zweiten Transistors, ein zweites dielektrisches Material unter der Gate-Struktur sowohl des ersten als auch des zweiten Transistors und einen nichtleitfähigen Abstandshalter lateral zwischen dem ersten und zweiten dielektrischen Material, wobei sowohl das erste dielektrische Material, das zweite dielektrische Material als auch der nichtleitfähige Abstandshalter in der gleichen horizontalen Ebene liegen, ein erstes Zwischenverbindungsmerkmal, das durch das erste dielektrische Material hindurchgeht und eine Unterseite des Source- oder Drain-Gebiets des ersten Transistors kontaktiert, und ein zweites Zwischenverbindungsmerkmal, das durch das zweite dielektrische Material hindurchgeht und die Gate-Struktur des zweiten Transistors kontaktiert.
  13. Integrierter-Schaltkreis-Struktur nach Anspruch 12, die ferner eine Kontaktstruktur auf einer Unterseite des Source-Gebiets oder Drain-Gebiets des ersten Transistors umfasst, wobei die Kontaktstruktur ein Metall umfasst, wobei das erste Zwischenverbindungsmerkmal die Kontaktstruktur direkt kontaktiert und wobei die Kontaktstruktur konform zu der Unterseite des Source-Gebiets oder Drain-Gebiets des ersten Transistors ist.
  14. Integrierter-Schaltkreis-Struktur nach Anspruch 12 oder 13, wobei die Gate-Struktur des zweiten Transistors ein High-k-Dielektrikum und eine Gate-Elektrode umfasst und sich das zweite Zwischenverbindungsmerkmal in Kontakt mit der Gate-Elektrode befindet.
  15. Integrierter-Schaltkreis-Struktur nach einem der Ansprüche 12-14, wobei das Vorrichtungsgebiet ferner eine Isolationswandstruktur umfasst, wobei die Isolationswandstruktur ein Isolationsmaterial und einen Leiter innerhalb des Isolationsmaterials beinhaltet, wobei sich das erste oder zweite dielektrische Material auch unter der Isolationswandstruktur befindet.
  16. Integrierter-Schaltkreis-Struktur nach Anspruch 15, wobei das Rückseitenkontaktgebiet ferner ein drittes Zwischenverbindungsmerkmal umfasst, das durch das erste oder zweite dielektrische Material unter der Isolationswandstruktur hindurchgeht und den Leiter kontaktiert.
  17. Integrierter-Schaltkreis-Struktur nach einem der Ansprüche 12-16, wobei das erste dielektrische Material ein Nitrid umfasst, das zweite dielektrische Material ein Oxid umfasst und der nichtleitfähige Abstandshalter ein Oxynitrid umfasst.
  18. Integrierter-Schaltkreis-Struktur nach einem der Ansprüche 12-17, wobei der erste und/oder zweite Transistor ferner einen oder mehrere Nanodrähte oder Nanobänder oder Nanoplatten umfasst und sich die entsprechende Gate-Struktur um jenen einen oder jene mehrere Nanodrähte oder Nanobänder oder Nanoplatten herumlegt.
  19. Integrierter-Schaltkreis-Struktur nach einem der Ansprüche 12-18, wobei der erste und/oder zweite Transistor ferner eine Finnenstruktur umfasst und sich die entsprechende Gate-Struktur auf der Oberseite und den Seitenwänden der Finnenstruktur befindet.
  20. Integrierter-Schaltkreis-Struktur nach einem der Ansprüche 12-19, wobei das Vorrichtungsgebiet ein unteres Vorrichtungsgebiet und ein oberes Vorrichtungsgebiet beinhaltet und der erste und zweite Transistor Teil des unteren Vorrichtungsgebiets sind.
  21. Integrierter-Schaltkreis-Struktur, die Folgendes umfasst: ein Vorrichtungsgebiet, das einen ersten Transistor, einen zweiten Transistor und einen dritten Transistor umfasst, wobei sowohl der erste, der zweite als auch der dritte Transistor ein Source- oder Drain-Gebiet und eine Gate-Struktur beinhaltet; ein Vorderseitenkontaktgebiet oberhalb des Vorrichtungsgebiets, wobei das Vorderseitenkontaktgebiet ein Vorderseitenzwischenverbindungsmerkmal beinhaltet, das direkt mit dem Source- und/oder Draingebiet und/oder der Gate-Struktur des dritten Transistors verbunden ist, und ein Rückseitenkontaktgebiet unterhalb des Vorrichtungsgebiets, wobei das Rückseitenkontaktgebiet Folgendes beinhaltet: ein erstes dielektrisches Material unter dem Source- oder Drain-Gebiet sowohl des ersten als auch zweiten Transistors, ein zweites dielektrisches Material unter der Gate-Struktur sowohl des ersten als auch des zweiten Transistors und einen nichtleitfähigen Abstandshalter lateral zwischen dem ersten und zweiten dielektrischen Material, wobei eines des ersten dielektrischen Materials, des zweiten dielektrischen Materials und des nichtleitfähigen Abstandshalters ein Nitrid ist, eines des ersten dielektrischen Materials, des zweiten dielektrischen Materials und des nichtleitfähigen Abstandshalters ein Oxid ist, und eines des ersten dielektrischen Materials, des zweiten dielektrischen Materials und des nichtleitfähigen Abstandshalters ein Oxynitrid ist, so dass das erste und das zweite dielektrische Material mit Bezug aufeinander und den nichtleitfähigen Abstandshalter selektiv ätzbar sind.
  22. Integrierter-Schaltkreis-Struktur nach Anspruch 21, die ferner Folgendes umfasst: ein erstes Unterseitenzwischenverbindungsmerkmal, das durch das erste dielektrische Material hindurchgeht und eine Unterseite des Source- oder Drain-Gebiets des ersten Transistors kontaktiert; und ein zweites Unterseitenzwischenverbindungsmerkmal, das durch das zweite dielektrische Material hindurchgeht und die Gate-Struktur des zweiten Transistors kontaktiert.
  23. Integrierter-Schaltkreis-Struktur nach Anspruch 22, die ferner eine Kontaktstruktur auf einer Unterseite des Source-Gebiets oder Drain-Gebiets des ersten Transistors umfasst, wobei die Kontaktstruktur ein Metall umfasst, wobei das erste Unterseitenzwischenverbindungsmerkmal die Kontaktstruktur direkt kontaktiert, wobei die Kontaktstruktur konform zu der Unterseite des Source-Gebiets oder Drain-Gebiets des ersten Transistors ist.
  24. Integrierter-Schaltkreis-Struktur nach Anspruch 22 oder 23, wobei die Gate-Struktur des zweiten Transistors ein High-k-Dielektrikum und eine Gate-Elektrode umfasst und sich das zweite Unterseitenzwischenverbindungsmerkmal in Kontakt mit der Gate-Elektrode befindet.
  25. Integrierter-Schaltkreis-Struktur nach einem der Ansprüche 22-24, wobei das Vorrichtungsgebiet ferner eine Isolationswandstruktur umfasst, wobei die Isolationswandstruktur ein Isolationsmaterial und einen Leiter innerhalb des Isolationsmaterials beinhaltet, wobei sich das erste oder zweite dielektrische Material auch unter der Isolationswandstruktur befindet und wobei das Rückseitenkontaktgebiet ferner ein drittes Unterseitenzwischenverbindungsmerkmal beinhaltet, das durch das erste und zweite dielektrische Material unter der Isolationswandstruktur hindurchgeht und den Leiter kontaktiert.
DE102020103710.4A 2019-03-15 2020-02-13 Rückseitenkontakte für Halbleitervorrichtungen Pending DE102020103710A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/355,195 US11437283B2 (en) 2019-03-15 2019-03-15 Backside contacts for semiconductor devices
US16/355,195 2019-03-15

Publications (1)

Publication Number Publication Date
DE102020103710A1 true DE102020103710A1 (de) 2020-09-17

Family

ID=72289534

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020103710.4A Pending DE102020103710A1 (de) 2019-03-15 2020-02-13 Rückseitenkontakte für Halbleitervorrichtungen

Country Status (3)

Country Link
US (2) US11437283B2 (de)
CN (1) CN111696957A (de)
DE (1) DE102020103710A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020120522A1 (de) 2020-04-28 2021-10-28 Taiwan Semiconductor Manufacturing Co., Ltd. Selbstjustiertes ätzen in halbleitervorrichtungen
DE102021119223A1 (de) 2021-05-05 2022-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Wärmeableitung für halbleitervorrichtungen und verfahren zur herstellung

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210081679A (ko) * 2019-12-24 2021-07-02 삼성전자주식회사 반도체 장치
US11362096B2 (en) * 2019-12-27 2022-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for forming the same
US11107886B2 (en) * 2020-01-10 2021-08-31 Taiwan Semiconductor Manufacturing Company Ltd. Memory device and method of fabricating the memory device
US11081559B1 (en) * 2020-01-31 2021-08-03 Qualcomm Incorporated Backside contact of a semiconductor device
US11349004B2 (en) * 2020-04-28 2022-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. Backside vias in semiconductor device
US11521676B2 (en) * 2020-04-30 2022-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM structure with asymmetric interconnection
US20210366906A1 (en) * 2020-05-20 2021-11-25 Taiwan Semiconductor Manufacturing Co., Ltd. Stacking cmos structure
US11637101B2 (en) * 2020-05-26 2023-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
TWI762196B (zh) * 2020-05-26 2022-04-21 台灣積體電路製造股份有限公司 半導體裝置與其製造方法
US11948987B2 (en) * 2020-05-28 2024-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned backside source contact structure
US11222892B2 (en) * 2020-06-15 2022-01-11 Taiwan Semiconductor Manufacturing Co., Ltd. Backside power rail and methods of forming the same
US11158634B1 (en) * 2020-06-15 2021-10-26 Taiwan Semiconductor Manufacturing Co., Ltd. Backside PN junction diode
US11532714B2 (en) 2020-06-25 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of forming thereof
US11335606B2 (en) * 2020-08-19 2022-05-17 Taiwan Semiconductor Manufacturing Co., Ltd. Power rails for stacked semiconductor device
US11616143B2 (en) * 2020-08-27 2023-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices with backside power rail and methods of fabrication thereof
US11588050B2 (en) 2020-08-31 2023-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Backside contact
US20220102274A1 (en) * 2020-09-30 2022-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device with Backside Power Rail and Method for Forming the Same
US20220139911A1 (en) * 2020-10-30 2022-05-05 Intel Corporation Use of a placeholder for backside contact formation for transistor arrangements
US11437480B2 (en) * 2020-11-13 2022-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Forming a cavity with a wet etch for backside contact formation
US11735590B2 (en) * 2020-11-13 2023-08-22 International Business Machines Corporation Fin stack including tensile-strained and compressively strained fin portions
US11398553B2 (en) * 2020-11-20 2022-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain features
US11569364B2 (en) * 2020-11-24 2023-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide backside contact
US11430789B2 (en) * 2020-11-25 2022-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices with backside contacts and isolation
US11563003B2 (en) * 2021-01-20 2023-01-24 International Business Machines Corporation Fin top hard mask formation after wafer flipping process
US20220238679A1 (en) * 2021-01-22 2022-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacturing thereof
US11444162B2 (en) * 2021-01-27 2022-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Backside contact with air spacer
US20220285510A1 (en) * 2021-03-05 2022-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device with Backside Contact and Methods of Forming Such
US11776856B2 (en) * 2021-03-25 2023-10-03 Nxp B.V. Nanosheet transistors with different gate materials in same stack and method of making
US11925033B2 (en) 2021-03-30 2024-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded backside memory on a field effect transistor
US11482595B1 (en) * 2021-04-23 2022-10-25 Taiwan Semiconductor Manufacturing Co., Ltd. Dual side contact structures in semiconductor devices
US20220352256A1 (en) * 2021-04-28 2022-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Backside memory integration
US20220392896A1 (en) * 2021-06-07 2022-12-08 Intel Corporation Integrated circuit structures with backside gate cut or trench contact cut
US20220399451A1 (en) * 2021-06-14 2022-12-15 Intel Corporation Gate-all-around integrated circuit structures having depopulated channel structures using backside removal approach
US20220399335A1 (en) * 2021-06-14 2022-12-15 Intel Corporation Integrated circuit structures with backside gate partial cut or trench contact partial cut
US20220399334A1 (en) * 2021-06-14 2022-12-15 Intel Corporation Integrated circuit structures with backside self-aligned conductive via bar
US20220406773A1 (en) * 2021-06-21 2022-12-22 Intel Corporation Integrated circuit structures with backside self-aligned conductive pass-through contact
US20230061857A1 (en) * 2021-08-30 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain structures
US20230065318A1 (en) * 2021-08-30 2023-03-02 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligning backside contact process and devices thereof
US20230068312A1 (en) * 2021-09-02 2023-03-02 Applied Materials, Inc. Backside power rail to deep vias
US20230189495A1 (en) * 2021-12-09 2023-06-15 Intel Corporation Backside shunt contact for improved integrated circuit layout
US20230197728A1 (en) * 2021-12-17 2023-06-22 Intel Corporation Stacked transistor structures with diverse gate materials
US20230197613A1 (en) * 2021-12-20 2023-06-22 Intel Corporation Replacement via and buried or backside power rail
US20230197612A1 (en) * 2021-12-20 2023-06-22 Intel Corporation Backside power delivery network and signal routing
US20230197714A1 (en) * 2021-12-20 2023-06-22 Intel Corporation Gate-all-around integrated circuit structures having backside contact self-aligned to epitaxial source
US20240113193A1 (en) * 2022-09-30 2024-04-04 International Business Machines Corporation Backside contact with shallow placeholder and easy backside semiconductor removal

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8373228B2 (en) * 2010-01-14 2013-02-12 GlobalFoundries, Inc. Semiconductor transistor device structure with back side source/drain contact plugs, and related manufacturing method
US8174124B2 (en) * 2010-04-08 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Dummy pattern in wafer backside routing
US9484447B2 (en) * 2012-06-29 2016-11-01 Intel Corporation Integration methods to fabricate internal spacers for nanowire devices

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020120522A1 (de) 2020-04-28 2021-10-28 Taiwan Semiconductor Manufacturing Co., Ltd. Selbstjustiertes ätzen in halbleitervorrichtungen
US11342326B2 (en) 2020-04-28 2022-05-24 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned etch in semiconductor devices
DE102020120522B4 (de) 2020-04-28 2022-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Selbstjustiertes ätzen in halbleitervorrichtungen
US11810917B2 (en) 2020-04-28 2023-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned etch in semiconductor devices
DE102021119223A1 (de) 2021-05-05 2022-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Wärmeableitung für halbleitervorrichtungen und verfahren zur herstellung

Also Published As

Publication number Publication date
CN111696957A (zh) 2020-09-22
US11437283B2 (en) 2022-09-06
TW202101705A (zh) 2021-01-01
US20200294998A1 (en) 2020-09-17
US20220352032A1 (en) 2022-11-03

Similar Documents

Publication Publication Date Title
DE102020103710A1 (de) Rückseitenkontakte für Halbleitervorrichtungen
DE102019121928A1 (de) Gestapelte nanodrahttransistorstruktur mit unterschiedlichen kanalgeometrien zur belastung
DE112011105972B4 (de) III-V Schichten für N-Typ- und P-Typ-MOS-Source/Drain-Kontakte
DE112011105970B4 (de) CMOS-Implementierung aus Germanium und lll-V-Nanodrähten und -Nanobändern in Gate-Rundum-Architektur
DE112016007299T5 (de) Rückseiten-source/drain-austausch für halbleiterbauelemente mit metallisierung auf beiden seiten
DE112016007503T5 (de) Integrierte-Schaltung-Bauelement mit Rückseiten-Zwischenverbindung zu tiefem Source/Drain-Halbleiter
DE102019121697A1 (de) Integrierte Gate-Rundum-Schaltungsstrukturen mit asymmetrischen Source- und Drain-Kontaktstrukturen
DE102017114427A1 (de) Verfahren zur Herstellung von Trennelementen für Halbleiterstrukturen
DE102020105121A1 (de) Integrierte gate-all-around-schaltungsstrukturen mit germanium-nanodraht-kanalstrukturen
DE112016007104T5 (de) Dual-finne-endkappe für selbstjustierte (sage) architekturen
DE112015006959T5 (de) Verfahren zum bilden rückseitiger selbstausgerichteter durchkontaktierungen und dadurch gebildete strukturen
DE112016007034T5 (de) Trigate- und finfet-bauelemente mit selbstausgerichtetem gate-rand
DE102020129973A1 (de) Einzelgate-3d-nanodraht-inverter für dickes-gate-soc-anwendungen mit hoher dichte
DE112011105996T5 (de) Halbleiterbauelement mit einem verengten Halbleiterkörper und Verfahren zum Ausbilden von Halbleiterkörpern variierender Breite
DE102020103517A1 (de) Gate-All-Around-Strukturen für integrierte Schaltungen mit Source- oder Drain-Strukturen mit epitaktischen Noppen
DE102020134411A1 (de) Integrierte gate-all-around-strukturen mit germaniumdotierten nanoband-kanalstrukturen
DE102020128908A1 (de) Integrierte Gate-All-Around-Schaltkreisstrukturen, die Bausteine mit elektrischem Kanal-Substrat-Kontakt aufweisen
DE102021121273A1 (de) Herstellung von gate-all-around-integrierte-schaltung-strukturen mit vor-abstandshalter-abscheidung-geschnittenen gates
DE112017008312T5 (de) Heterogene ge/iii-v-cmos-transistorstrukturen
DE102020121487A1 (de) Zwischenverbindungsstrukturen und fertigungsverfahren
DE112017008046T5 (de) Pmos- und nmos-kontakte in einem gemeinsamen trench
DE102019108021A1 (de) Wrap-Around-Kontaktstrukturen für Halbleiterfinnen
DE102020104178A1 (de) Integrierte gate-all-around-schaltungsstrukturen mit eingebetteten gesnb-source- oder drainstrukturen
DE102019132137A1 (de) Integrierte gate-all-around-schaltungsstrukturen mit oxid-teilfinnen
DE102020103736A1 (de) Nichtplanare transistoren mit kanalgebieten, die variierende breiten aufweisen