DE112017008046T5 - Pmos- und nmos-kontakte in einem gemeinsamen trench - Google Patents

Pmos- und nmos-kontakte in einem gemeinsamen trench Download PDF

Info

Publication number
DE112017008046T5
DE112017008046T5 DE112017008046.0T DE112017008046T DE112017008046T5 DE 112017008046 T5 DE112017008046 T5 DE 112017008046T5 DE 112017008046 T DE112017008046 T DE 112017008046T DE 112017008046 T5 DE112017008046 T5 DE 112017008046T5
Authority
DE
Germany
Prior art keywords
drain region
source
source region
contact
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112017008046.0T
Other languages
English (en)
Inventor
Glenn A. Glass
Anand S. Murthy
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112017008046T5 publication Critical patent/DE112017008046T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Es werden Techniken für die Verwendung verschieden zusammengesetzter Kontaktmaterialien für p- und n-Source-/Drain-Regionen auf einem gemeinsamen Substrat offenbart. Die unterschiedlichen Kontaktmaterialien können innerhalb eines gemeinsamen Source-/Drain-Kontakttrenches oder in typspezifischen Trenches liegen. Ein bestimmter Kontakttrench kann eine oder mehrere Finnen überspannen und eine oder mehrere Source-/Drain-Regionen umfassen, auf denen eine entsprechende Kontaktstruktur hergestellt werden soll. In einer Ausführungsform ist eine Isolierungsstruktur zwischen p- und n-Finnen selektiv für das Trenchätzen und bleibt daher innerhalb des Trenches intakt, nachdem die Ziel-Source-/Drain-Regionen offengelegt wurden. In solchen Fällen trennt die Isolierungsstruktur die n-Source-/Drain-Regionen physisch von den p-Source-/Drain-Regionen. Die Kontaktstrukturen an den Source-/Drain-Regionen der verschiedenen Typen können in der Nähe der Oberkante der Isolierungsstruktur Kurzschlüsse aufweisen. Zahlreiche Materialsysteme können für die Kanal- und Source-/Drain-Regionen verwendet werden, einschließlich Germanium, Gruppe-III-V-Materialien und 2-D-Materialien.

Description

  • HINTERGRUND
  • Eine erhöhte Leistung von Schaltungsvorrichtungen, einschließlich Transistoren, Dioden, Widerständen, Kondensatoren und anderen passiven und aktiven elektronischen Vorrichtungen, die auf einem Halbleitersubstrat gebildet sind, ist üblicherweise ein wichtiger Faktor, der im Entwurf, in der Herstellung und dem Betrieb solcher Vorrichtungen betrachtet wird. Beispielsweise wird im Entwurf und in der Herstellung von Metalloxidhalbleitertransistorhalbleitervorrichtungen, wie etwa denen, die in komplementären Metalloxidhalbleiter- (CMOS) Anwendungen verwendet werden, oft gewünscht, den parasitischen Widerstand zu minimieren, der mit Kontakten assoziiert ist. Der Kontaktwiderstand ist Teil des Gesamtwiderstands einer bestimmten Vorrichtung oder des externen Widerstands Rext. Ein verringerter Rext ermöglicht einen höheren Strom von einem anderweitig gleichwertigen Transistordesign.
  • Figurenliste
    • 1 illustriert ein Verfahren zum Bilden von nichtplanaren Transistorstrukturen mit p-Kontakten und n-Kontakten in demselben Trench und/oder eigenen Trenches, nach einer Ausführungsform dieser Offenbarung.
    • 2a ist eine perspektivische Querschnittsansicht, die eine strukturierte Hartmaskenschicht für die Bildung von Finnen auf einem Halbleitersubstrat nach einer Ausführungsform dieser Offenbarung zeigt.
    • 2b ist eine perspektivische Querschnittsansicht, die die Struktur von 2a nach Shallow-Trench-Ausschnittsätzen, um Finnen zu bilden, Abscheiden von Shallow-Trench-Isolierungsmaterial und Isolierungsstrukturen zwischen den Finnen sowie Planarisierung nach einer Ausführungsform dieser Offenbarung zeigt. 2b' zeigt ein spezifisches Beispiel davon, wie eine Isolierungsstruktur, die in Shallow-Trench-Isolierung gebildet ist, tatsächlich nach einer Ausführungsform dieser Offenbarung aussehen kann.
    • 2c ist eine perspektivische Querschnittsansicht, die die Struktur von 2b nach Isolierung (unter Verwendung einer Maske) eines ersten Satzes Finnen zeigt, die in Anwendungen ersetzt werden sollen, in denen verschiedene Kanalmaterialien gewünscht sind, nach einer Ausführungsform dieser Offenbarung.
    • 2d ist eine perspektivische Querschnittsansicht, die die Struktur von 2c zeigt, nachdem die isolierten Finnen durch ein Ätzverfahren entfernt wurden, nach einer Ausführungsform dieser Offenbarung.
    • 2e ist eine perspektivische Querschnittsansicht, die die Struktur von 2d zeigt, nachdem das entfernte Finnenmaterial mit dem gewünschten Ersatzmaterial ersetzt wurde, nach einer Ausführungsform dieser Offenbarung.
    • 2f ist eine perspektivische Querschnittsansicht, die die Struktur von 2e nach Planarisierung, um überschüssiges Ersatzfinnenmaterial und die Maske auf den anderen Finnen zu entfernen, und nach einem Shallow-Trench-Isolierungs- (STI) Ätzen, um die nativen Finnen und Ersatzfinnen nach einer Ausführungsform dieser Offenbarung offenzulegen, zeigt.
    • 2f ist eine perspektivische Querschnittsansicht, die eine alternative Version der Struktur von 2e zeigt, wobei die Struktur ferner verarbeitet wird, um einen zweiten Satz von Ersatzfinnen durch Wiederholen der Maskierung (um einen Zielsatz nativer Finnen zu isolieren), Ätzen (zum Entfernen der nativen Zielfinnen), Abscheiden (zum Ersetzen der nativen Zielfinnen durch Ersatzfinnen) und Planarisieren und STI-Ätzen, wie unterschiedlich in den 2c bis 2f gezeigt, bereitzustellen, wodurch ein zweiter Satz Ersatzfinnen bereitgestellt wird, nach einer Ausführungsform dieser Offenbarung. 2f" zeigt eine mehrschichtige Ersatzfinnenkonfiguration, die verwendet werden kann, und die nützlich ist, um Nanodrahtvorrichtungen herzustellen, nach einigen Ausführungsformen.
    • Die 3a bis b sind perspektivische Querschnittsansichten einer integrierten Schaltungsstruktur mit ersten und zweiten Finnentypen (p und n) und nach dem Bilden epitaktischer Source-/Drain-Regionen auf diesen Finnen, wobei die Source-/Drain-Regionen auf dem zweiten Finnentyp mit Isolierungsmaterial blockiert bleiben, während an den Source-/Drain-Regionen des ersten Finnentyps Kontakte eines ersten Typs gebildet sind, nach einer Ausführungsform dieser Offenbarung.
    • Die 3c bis d sind perspektivische Querschnittsansichten der integrierten Schaltungsstruktur der 3a bis b, wobei die Source-/Drain-Regionen an dem zweiten Finnentyp nun offengelegt sind, damit Kontakte eines zweiten Typs daran gebildet werden, nach einer Ausführungsform dieser Offenbarung.
    • Die 4a bis 4d illustrieren kollektiv Querschnittsansichten einer integrierten Schaltungsstruktur mit p- und n-Source-/Drain-Kontaktstrukturen innerhalb eines gemeinsamen Kontakttrench, der p- und n-Finnen überspannt (4a und 4c), sowie einen speziellen Kontakttrench mit nur einem Finnentyp (4b) nach einer Ausführungsform dieser Offenbarung.
    • 5 illustriert ein Rechnersystem, das mit einer oder mehreren integrierten Schaltungsstrukturen umgesetzt ist, die nach einer Ausführungsform dieser Offenbarung konfiguriert sind.
  • Wie zu erkennen ist, sind die Figuren nicht notwendigerweise maßstabsgetreu gezeichnet oder sollen die vorliegende Offenbarung nicht auf die spezifischen dargestellten Konfigurationen beschränken. Beispielsweise zeigen zwar einige Figuren allgemein vollkommen gerade Linien, rechte Winkel und glatte Flächen an, aber eine tatsächliche Umsetzung der integrierten Schaltungsstruktur weist möglicherweise nicht perfekt gerade Linien und rechte Winkel auf, und einige Merkmale können eine Oberflächentopologie aufweisen oder anderweitig nicht glatt sein, da die verwendete Verarbeitungsausrüstung und verwendeten Techniken in der echten Welt Einschränkungen unterliegen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Es werden Techniken für die Verwendung verschiedener Kontaktmaterialien für p- und n-Source-/Drain-Regionen auf einem gemeinsamen Substrat offenbart. Die Auswahl von Kontaktmaterialien kann so angepasst werden, dass sie mit der gewünschten Polarität (p oder n) der darunterliegenden Source/Drain sowie dem Halbleitermaterial der darunterliegenden Source-/Drain-Region kompatibel sind. In einigen Fällen befinden sich die verschiedenen Kontaktmaterialien für die p- und n-Source-/Drain-Regionen innerhalb eines gemeinsamen Source-/Drain-Kontakttrenches, wobei sie jedoch auch in eigenen Trenches liegen können. Ein bestimmter Kontakttrench kann eine oder mehrere Finnen überspannen und eine oder mehrere Source-/Drain-Regionen umfassen, auf denen eine Kontaktstruktur hergestellt werden soll. In einer Ausführungsform ist eine Isolierungsstruktur zwischen p- und n-Finnen selektiv für das Trenchätzen und bleibt daher innerhalb des Kontakttrenches intakt, nachdem die Ziel-Source-/Drain-Regionen offengelegt wurden. In einigen solchen beispielhaften Ausführungsformen trennt die Isolierungsstruktur physisch n-Epitaxie-Source-/Drain-Regionsmaterialien von p-Epitaxie-Source-/Drain-Regionsmaterialien. Es ist jedoch zu beachten, dass die Metallkontaktstrukturen, die auf den physisch getrennten Epitaxie-Source-/Drain-Regionen gebildet sind, miteinander in einigen solchen Ausführungsformen in einem gemeinsamen Trench einen Kurzschluss aufweisen können. Allgemeiner gesprochen gibt es mindestens zwei klar unterscheidbare unterschiedlich zusammengesetzte Source-/Drain-Kontaktmaterialien (z. B. Widerstandsverringerungsmetalle) über entsprechenden p- und n-Source-/Drain-Transistorregionen einer gemeinsamen Halbleiterstruktur. Zahlreiche Konfigurationen und Materialsysteme können für die Transistorkanal- und Source-/Drain-Regionen verwendet werden, einschließlich Silizium, Germanium, Gruppe-III-V-Materialien und 2-D-Materialien, wie mit Blick auf diese Offenbarung zu erkennen sein wird.
  • Allgemeiner Überblick
  • Wie zuvor erklärt, kann ein erhöhter Antriebsstrom in den Transistoren durch Verringern des Vorrichtungswiderstands erreicht werden. Der Kontaktwiderstand ist ein Bestandteil des Gesamtwiderstands einer Vorrichtung. Ein Transistorkontaktstapel für eine Silizium- oder Siliziumgermanium- (SiGe) Source-/Drain-Region kann beispielsweise eine Nickelsilizidschicht, eine Titannitridklebeschicht und einen Wolframstopfen oder ein -pad umfassen. In einigen Fällen kann ein Kontaktwiderstandsverringerungsmaterial zwischen dem Halbleiter-Source/Drain und dem Stopfenmetall platziert sein. Das Kontaktwiderstandsverringerungsmaterial und andere Kontaktmaterialien waren historisch für p- und n-Transistorvorrichtungen gleich. Wie jedoch mit Blick auf diese Offenbarung erkannt werden wird, gibt es Vorteile von der Optimierung der Kontaktstrukturmaterialien, insbesondere bezüglich des Widerstandsverringerungsmaterials für einen bestimmten Typ (n oder p, oder allgemeiner Polarität). Weiterhin ist die Aufgabe der Optimierung eines einzelnen Widerstandsverringerungsmaterials für beide Arten von Transistoren nicht trivial und besonders problematisch oder untragbar, wenn ein anderes Kanalmaterial als Silizium verwendet wird.
  • So werden hierin Techniken offenbart, um angepasste und verschiedene Source-/Drain-Kontaktmaterialien zu verwenden, wie etwa elementar andere Widerstandsverringerungsmaterialien für p- und n-Transistorvorrichtungen auf einem gemeinsamen Substrat. In einigen Ausführungsformen umfassen die Kanal- und die Source-/Drain-Regionen der Transistoren andere Materialien als oder neben Silizium, wie etwa Germanium, Gruppe-III-V-Halbleitermaterialien und 2-D-Materialien. Ein bestimmter Source-/Drain-Kontakttrench kann über mehreren Finnen gebildet sein und umfasst eine oder mehrere Source-/Drain-Regionen, an denen eine Kontaktstruktur anzubringen ist. In einigen Fällen ist eine Isolierungsstruktur zwischen p- und n-Finnen selektiv für das Trenchätzen und bleibt daher innerhalb des Kontakttrenches nach einigen Ausführungsformen intakt. Der Kontaktabscheidungsprozess wird dann fortgesetzt, wobei eine aus den p- oder n-Source-/Drain-Regionen innerhalb des Trenches blockiert wird, während der andere Typ der Source-/Drain-Regionen offengelegt wird, sodass die entsprechende Kontaktstruktur daran gebildet werden kann. Dann werden die Source-/Drain-Regionen des anderen Typs offengelegt und die entsprechenden Kontaktstrukturen werden daran gebildet. Die Isolierungsstruktur trennt effektiv physisch die n-Source-/Drain-Halbleitermaterialien von den p-Source-/Drain-Halbleitermaterialien, wenn auch die Kontaktstrukturen dieser separaten Source-/Drain-Regionen zusammen über der Isolierungswand kurzgeschlossen sein können. Die p- und n-Source-/Drain-Regionen, an denen die Kontaktstrukturen gebildet sind, können jede beliebige Anzahl von Konfigurationen und Dotierungsschemas aufweisen. Zahlreiche Materialsysteme können für die Kanal- und Source-/Drain-Regionen verwendet werden.
  • Beispielsweise haben für Germanium-p-Metaloxidhalbleiter- (PMOS) Transistoren (germaniumhaltiger Kanal), Widerstandsverringerungsmetalle wie Nickel, Platin, Nickelplatin, Kobalt, Titan oder eine mehrschichtige Struktur aus Titan und Titannitrid alle einen guten Kontaktwiderstand. Ein Metallstopfenmaterial kann dann auf der Widerstandsverringerungsschicht bereitgestellt werden, wie etwa Wolfram, Aluminium, Ruthenium, Kobalt oder Kupfer, oder eine Kombination aus solchen Metallen. In einigen solchen beispielhaften Ausführungsformen ist die entsprechende Kanalregion aus Germanium oder germaniumreich (z. B. Germaniumkonzentration von ca. 70 bis 100 atomaren Prozent), und die Source-Drain-Regionen sind aus Germanium, SiGe, SiGe:C (was SiGe legiert mit Kohlenstoff bei einer Konzentration von ca. 8 % oder weniger bedeutet), oder ein anderes germaniumreiches Material mit einer Germaniumkonzentration von mehr als ca. 70 atomaren Prozent. In einigen solchen Ausführungsformen umfasst die Source-/Drain-Region, an der die Kontaktstruktur gebildet ist, einen Körper aus Halbleitermaterial wie etwa Germanium oder SiGe oder SiGe:C, während sie in anderen Ausführungsformen eine mehrschichtige Struktur umfasst, wie etwa eine relativ dünne Schicht von SiGe oder SiGe:C (z. B. ca. 5 bis 10 nm dick) und eine Germanium- oder germaniumreiche Abdeckung darauf. In einigen solchen Fällen können die unterschiedlichen Schichten der mehrschichtigen Struktur gleich zusammengesetzt sein, aber unterschiedliche Dotierungskonzentrationen aufweisen, oder auch unterschiedlich zusammengesetzt sein. In solchen Fällen kann jeder Abschnitt der Source-/Drain-Region abgestuft werden, um eine korrekte Gitterangleichung bezüglich der darunterliegenden Schichten und/oder Kanalregion zu erreichen. Weiterhin können die Source-/Drain-Regionen mit einer p-Unreinheit beispielsweise aus Bor, Gallium oder Aluminium mit einer angemessen hohen Konzentration dotiert sein (z. B. über ca. 1E18cm3). In solchen Fällen und nach einer Ausführungsform wird eine relativ dünne Schicht eines p-Widerstandsverringerungsmaterials über Source-/Drain-Regionen in dem Kontakttrench bereitgestellt, wobei eine solche Schicht aus Kobalt (oder anderen p-Widerstandsverringerungsmaterialien wie beispielsweise Titan, Nickel, Platin und deren Legierungen) eine Dicke im Bereich von ca. 1 bis 10 nm aufweist und ein relativ dickeres Stopfenmetall (z. B. Wolfram oder Aluminium) auf der Widerstandsverringerungsschicht mit einer Dicke von ca. 20 bis 50 nm abgelegt ist. Die bereitgestellten Abmessungen und Konzentrationen dienen nur beispielhaften Zwecken, wie zu erkennen sein wird.
  • Für Germanium-n-Metalloxidhalbleiter- (NMOS) Transistoren (germaniumhaltiger Kanal), sind p-Widerstandsverringerungsmetalle (z. b. Nickel, Platin, Nickelplatin, Kobalt, Titan oder eine mehrschichtige Struktur aus Titan und Titannitrid) oder Germaniden eine relativ schlechte Wahl, weil sie hohe Barrierehöhen von mehr als 0,5 eV aufweisen. Für germaniumhaltige NMOS-Vorrichtungen wird ein Widerstandsverringerungsmaterial, das einen Depinning-Effekt aufweist, wie etwa Antimon, Indiumantimonid, Indiumarsen oder Scandium, auf der Source-/Drain-Region abgelegt. Ein dünner Isolator (z. B. Siliziumdioxid) kann ebenfalls einbezogen sein, um dieses Depinning zu ermöglichen, und wird auf dem Widerstandsverringerungsmaterial abgelegt, gefolgt von einem relativ dickeren Stopfenmaterial (z. B. Wolfram, Aluminium, Ruthenium, Kobalt oder Kupfer oder einer Kombination solcher Metalle). In einigen solchen beispielhaften Ausführungsformen ist die Kanalregion aus Germanium oder germaniumreich (z. B. Germaniumkonzentration von ca. 70 bis 100 atomaren Prozent), und die Source-Drain-Regionen sind aus Silizium, SiGe oder einem anderen siliziumreichen Material mit einer Siliziumkonzentration von mehr als ca. 70 atomaren Prozent. In einigen solchen Ausführungsformen umfasst die Source-/Drain-Region, an der die Kontaktstruktur gebildet ist, einen Körper aus Halbleitermaterial wie etwa Silizium oder SiGe, während sie in anderen Ausführungsformen eine mehrschichtige Struktur umfasst, wie etwa eine relativ dünne Schicht von SiGe (z. B. ca. 5 bis 10 nm dick) und eine Siliziumabdeckung darauf. In einigen solchen Fällen können die unterschiedlichen Schichten der mehrschichtigen Struktur gleich zusammengesetzt sein, aber unterschiedliche Dotierungskonzentrationen aufweisen, oder auch unterschiedlich zusammengesetzt sein. In solchen Fällen kann jeder Abschnitt der Source-/Drain-Region abgestuft werden, um eine korrekte Gitterangleichung bezüglich der darunterliegenden Schichten und/oder Kanalregion zu erreichen. Weiterhin können die Source-/Drain-Regionen mit einer n-Unreinheit beispielsweise aus Phosphor oder Silizium mit einer angemessen hohen Konzentration dotiert sein (z. B. über 1E18cm3). In solchen Fällen, und nach einer Ausführungsform, ist eine relativ dünne Schicht eines n-Widerstandsverringerungsmaterials über Source-/Drain-Regionen in dem Kontakttrench bereitgestellt, sodass eine Schicht aus Antimon (oder anderen n-Depinning-Materialien wie Indiumantimonid, Indiumarsen oder Scandium) mit einer Dicke im Bereich von ca. 1 bis 10 nm bereitgestellt ist. Eine relativ dünne Schicht eines Isolators, wie etwa Siliziumdioxid, wird dann auf dem Widerstandsverringerungsmaterial mit einer Dicke im Bereich von ca. 1 bis 10 nm abgeschieden, gefolgt von einem relativ dickeren Stopfenmetall (z. B. Wolfram oder Aluminium) auf der Widerstandsverringerungsschicht, mit einer Dicke von ca. 20 bis 50 nm. Wie zuvor angemerkt, dienen die bereitgestellten Abmessungen und Konzentrationen nur beispielhaften Zwecken, und sollen nicht den Geist und Umfang dieser Offenbarung beschränken.
  • Gruppe-III-V-Halbleitermaterialien sind besser für NMOS-Transistoren geeignete, die beispielsweise mit Germanium-PMOS-Transistoren einer bestimmten CMOS-integrierten Schaltung gepaart werden können. Für Gruppe-III-V-Halbleitermaterial-NMOS-Vorrichtungen kann also ein Widerstandsverringerungsmaterial wie Germanium, Nickel, Germanium-Gold-Legierung, Gold, Platin und Titan verwendet werden. Ein Metallstopfenmaterial kann dann auf der Widerstandsverringerungsschicht bereitgestellt werden, wie etwa Wolfram, Aluminium, Ruthenium, Kobalt oder Kupfer, oder eine Kombination aus solchen Metallen. In einigen solchen beispielhaften Ausführungsformen umfasst die Kanalregion eine Verbindung aus Indium, Gallium, Arsen und/oder Antimon (z. B. InxGa1-xAs, wobei 0,51 ≤ x ≤ 0,55, Indiumarsenid, Galliumnitrid oder Galliumantimonid), und die Source-Drain-Regionen umfassen eine Verbindung, die eine Kombination aus Indium, Aluminium, Arsen, Phosphor, Gallium, und Antimon (z. B. InyAl1-yAs, wobei 0,60 ≤ y ≤ 1,00, InAsyP1-y wobei 0,10 ≤ y ≤ 1,00, InyGa1-yAszP1-z wobei 0,25 ≤ y ≤ 1,00 und 0,50 ≤ z ≤ 1,00, GaSb, GaxAl1-xSb wobei 0,01 ≤ x ≤ 0,20, InxGa1-xSb wobei 0,25 ≤ x ≤ 1,00, oder InxGa1-xPySb1-y wobei 0,25 ≤ x ≤ 1,00; 0,00 ≤ y ≤ 0,10) enthält. In einigen solchen Ausführungsformen umfasst die Source-/Drain-Region, an der die Kontaktstruktur gebildet ist, einen Körper aus Halbleitermaterial wie etwa Gruppe-III-V-Halbleitermaterial, während sie in anderen Ausführungsformen eine mehrschichtige Struktur umfasst, wie etwa eine relativ dünne Schicht aus einem ersten Gruppe-III-V-Material (z. B. ca. 5 bis 10 nm dick) und einer zweiten Gruppe-III-V-Materialabdeckung darauf. In einigen solchen Fällen können die unterschiedlichen Schichten der mehrschichtigen Struktur gleich zusammengesetzt sein, aber unterschiedliche Dotierungskonzentrationen aufweisen, oder auch unterschiedlich zusammengesetzt sein. In solchen Fällen kann jeder Abschnitt der Source-/Drain-Region abgestuft werden, um eine korrekte Gitterangleichung bezüglich der darunterliegenden Schichten und/oder Kanalregion zu erreichen. Weiterhin können die Source-/Drain-Regionen mit einer n-Unreinheit beispielsweise aus Magnesium oder Silizium mit einer angemessen hohen Konzentration dotiert sein (z. B. über 1E18cm3). Erneut sind die Abmessungen und Konzentrationen nur zu beispielhaften Zwecken bereitgestellt.
  • In einigen Ausführungsformen könnte die Ausführung einer bestimmten PMOSgermaniumhaltigen Region an der Ätzchemikalie der Region, die NMOS-Gruppe-III-V-Material enthält, toxisch für die PMOS-Region sein und umgekehrt. Ebenso könnte das Gruppe-III-V-Halbleitermaterial selbst zu ungewünschter Dotierung der PMOS-Region führen. Beispielsweise kann Arsen aus einem Indiumarsenidmerkmal oder Phosphor von einem Indiumphosphidmerkmal (beide aus der Gruppe-III-V-NMOS-Region) unerwünscht angrenzende Germanium-PMOS-Regionen dotieren (die mit dem Typ p dotiert sein sollen). In diesen Fällen sollten die Source-/Drain-Regionen für die NMOS- und PMOS-Regionen aufgrund des Querdotierungsrisikos nicht gleichzeitig offengelegt werden, wie zu erkennen sein wird.
  • Für zweidimensionale Transistoren (Kanäle, die Graphen und/oder Übergangsmetalldichalkogenide umfassen) können ähnliche Widerstandsverringerungsmaterialien für PMOS- und NMOS-Transistoren verwendet werden, wie etwa für Nickel, Titan, Gold, Silber, Aluminium, Scandium, Yttrium, Zirconium und Platin. In einigen Ausführungsformen kann jedoch eines davon an p-Source-/Drain-Regionen und ein anderes an n-Source-/Drain-Regionen verwendet werden. Derselbe Grundsatz gilt für andere Materialsysteme, die hierin bereitgestellt sind, die ähnliche Widerstandsverringerungsmaterialien für PMOS- und NMOS-Transistoren verwenden können. Ein Metallstopfenmaterial kann dann auf der Widerstandsverringerungsschicht bereitgestellt werden, wie etwa Wolfram, Aluminium, Ruthenium, Kobalt oder Kupfer, oder eine Kombination aus solchen Metallen. Übergangsmetalldichalkogenide (manchmal bezeichnet als TMDs) sind Halbleiter des Typs MX2, wobei M ein Übergangsmetall ist (wie etwa Molybdän oder Wolfram) und X ein Chalkogen ist (wie etwa Schwefel, Selen oder Tellurium). Molybdändisulfid (MoS2) ist ein beispielhaftes TMD, wobei jedoch auch andere verwendet werden können. In einigen beispielhaften Ausführungsformen ist die Kanalregion Graphen oder MoS2, und die Source-Drain-Regionen können aus demselben Material oder aus einem unterschiedlichen Material hergestellt sein. In solchen Ausführungsformen umfasst die Source-/Drain-Region, an der die Kontaktstruktur gebildet ist, einen Körper aus Halbleitermaterial, während sie in anderen Ausführungsformen eine mehrschichtige Struktur umfasst, wie zuvor erklärt und die vorherige relevante Diskussion hier ebenfalls zutrifft. In solchen Fällen kann jeder Abschnitt der Source-/Drain-Region abgestuft werden, um eine korrekte Gitterangleichung bezüglich der darunterliegenden Schichten und/oder Kanalregion zu erreichen. Ein Dotierungsschema kann wie gewünscht umgesetzt werden. Weiterhin ist zu beachten, dass TMDs, Graphen oder andere zweidimensionale Materialien einen ähnlichen Satz Probleme aufweisen (bezüglich der Verunreinigung und Querdotierung), wenn sie mit PMOS-Materialien gepaart werden, wie zuvor mit Verweis auf Gruppe-III-V-Materialien erklärt, und die zuvor relevante Diskussion gilt hier ebenfalls.
  • In jedem dieser beispielhaften Materialsystemfälle kann eine Struktur hergestellt werden, bei der einige oder alle Source-/Drain-Kontakttrenches Regionen aufweisen, die mit PMOS-Metallen an p-Source-/Drain-Regionen und NMOS-Metallen an n-Source-/Drain-Regionen gefüllt sind. In einigen Ausführungsformen können diese verschiedenen oder anderweitig speziellen Kontaktmetalle in demselben Kontakttrench (zu unterschiedlichen Zeiten während des Kontaktbildungsprozesses) abgeschieden werden, während in anderen Ausführungsformen eine Designregel vorgegeben werden kann, dass alle Source-/Drain-Regionen speziell nur als NMOS und nur als PMOS vorliegen dürfen. Im letzteren Fall würde ein bestimmter Kontakttrench nur eine Art von Kontaktmaterialien aufweisen. Dennoch würden sich die Kontaktmaterialien in PMOS-Trenches von denen in NMOS-Trenches unterscheiden. Wie jedoch zu erkennen ist, ist dieses Design zwar robuster gegen Ertragsprobleme, die Layouteinschränkungen können jedoch wertvollen Platz verbrauchen. In allen solchen Ausführungsformen ist zu beachten, dass unterschiedliche Kontaktmaterialien unter Verwendung von Querschnittszusammensetzungszuordnung betrachtet werden können. Beispielsweise kann ein Transmissionselektronenmikroskopie-(TEM) Querschnitt oder ein sekundäres Ionenmassenspektrometrie- (SIMS) Profil verwendet werden, um die verschiedenen Kontaktmaterialien in einem gemeinsamen Trench nach einigen Ausführungsformen zu zeigen. In einigen solchen Fällen können die Kontaktstrukturen innerhalb der Gräben Kurzschlüsse aufweisen, obwohl die darunterliegenden Source-/Drain-Regionen durch die dazwischenliegende Isolierungswand getrennt sind. Die Polarität, Materialsysteme und Kontaktmaterialtypen können auf eine beliebige Anzahl von Konfigurationen konfiguriert sein, und diese Offenbarung ist nicht vorgesehen, auf bestimmte davon beschränkt zu sein, wie zu erkennen sein wird.
  • Es ist zu beachten, dass die Verwendung von „Source/Drain“ hierin einfach vorgesehen ist, sich auf eine Source-Region oder eine Drain-Region oder eine Source-Region und eine Drain-Region zu beziehen. Dabei bedeutet der Schrägstrich („/“) wie hierin verwendet, „und/oder“, sofern nicht speziell anders vorgegeben, und soll keine bestimmte strukturelle Einschränkung oder Anordnung bezüglich der Source- und Drain-Regionen oder anderer Materialien oder Merkmale implizieren, die hierin in Verbindung mit einem Schrägstrich aufgeführt sind.
  • Methodik und Architektur
  • 1 illustriert ein Verfahren zum Bilden von nichtplanaren Transistorstrukturen mit p-Kontakten und n-Kontakten in demselben Trench und/oder eigenen Trenches, nach einer Ausführungsform dieser Offenbarung. Für beispielhafte Strukturen, die aus dem Prozess entstehen, wird auf 2a bis 2f und 3a bis 3d verwiesen. Wie zu sehen ist, nutzt dieser beispielhafte Prozess eine Ausschnitt- und Ersetzungstechnik zum Bilden von mindestens einigen der Finnen (und Kanalmaterialien), was wiederum zu Finnenstrukturen führt, die sich von dem darunterliegenden Substrat unterscheiden. Wie jedoch erkannt werden wird, können die Techniken gleichermaßen auf Finnen angewendet werden, die alle nativ (d. h. Teil oder anderweitig aus demselben Material wie) zu dem zugrundeliegenden Substrat sind.
  • Das Verfahren dieser beispielhaften Ausführungsform beginnt bei 102 mit dem Ausführen der Hartmaskenstrukturierung für die Finnenbildung an einem bestimmten Substrat. 2a zeigt ein beispielhaftes Substrat 200 nach dieser Strukturierung mit einer entstehenden Hartmaske 210. Eine beliebige Anzahl geeigneter Substratkonfigurationen kann hier verwendet werden, einschließlich Bulksubstrate, Halbleiter-auf-Isolator-Substrate (XOI, wobei X ein Halbleitermaterial wie Si, Ge oder mit Ge angereichertes Si ist), und mehrschichtige Strukturen. In einem allgemeineren Sinn kann jedes Substrat, auf dem vor einem nachfolgenden Transistorbildungsverfahren Finnen gebildet werden können, verwendet werden. In einem bestimmten beispielhaften Fall ist das Substrat 200 ein Bulksiliziumsubstrat. Die Hartmaske 210 kann auf dem Substrat 200 unter Verwendung einer beliebigen Anzahl von geeigneten Prozessen wie normalerweise erfolgt bereitgestellt werden. Beispielsweise kann in einigen Ausführungsformen die Hartmaske 210 unter Verwendung von Standardphotolithographie bereitgestellt werden, einschließlich der Abscheidung von einem oder mehreren Hartmaskenmaterialien (z. B. wie etwa Siliziumdioxid, Siliziumnitrid und/oder anderen geeigneten Hartmaskenmaterialien), Strukturierung des Resists an einem Abschnitt der Hartmaske, die temporär zurückbleibt, um eine darunterliegende Region der Finne zu schützen (wie etwa einen Diffusions- oder aktiven Bereich einer Transistorvorrichtung), Ätzen zum Entfernen der unmaskierten Abschnitte (ohne Resist) der Hartmaske (z. B. unter Verwendung eines Trockenätzens oder eines anderen geeigneten Hartmaskenentfernungsprozesses), und dann Stripping des strukturierten Resistmaterials, wodurch die strukturierte Hartmaske 210 zurückbleibt. Eine beliebige Anzahl von geeigneten Maskenkonfigurationen kann verwendet werden, wie offensichtlich sein wird.
  • Mit weiterem Verweis auf 1 fährt das Verfahren dann in 104 mit dem Ausführen eines Shallow-Trench-Recess- (STR) Ätzverfahrens fort, um mehrere Finnen bereitzustellen, gefolgt von Shallow-Trench-Isolierungs- (STI) Füllen und Isolierungswandbilden, sowie Planarisieren der STI. Wie nachfolgend erklärt wird, ätzen die Isolierungswände in einigen Ausführungsformen mit einer relativ geringeren Rate als die STI-Füllung, was es den Isolierungswänden ermöglicht, in den später gebildeten Kontakttrenches zu verbleiben. Die Isolierungswände können verwendet werden, unterschiedliche Source-/Drain-Regionsmaterialien von benachbarten Transistorvorrichtungen bei Wunsch physisch zu trennen. 2b illustriert ein Beispiel der entstehenden Struktur nach einer Ausführungsform.
  • Jede Anzahl von Finnen 212 kann in jeder gewünschten Struktur oder Konfiguration, die sich für eine bestimmte Anwendung eignet, bereitgestellt werden. Das Shallow-Trenchätzen kann beispielsweise mit Photolithographie erreicht werden, die Nass- oder Trockenätzen, oder eine Kombination von Ätzvorgängen umfasst. Die Geometrie der Trenches (Breite, Tiefe, Form usw.) kann von einer Ausführungsform zur nächsten variieren, wie zu erkennen ist, und diese Offenbarung soll nicht auf eine bestimmte Trenchgeometrie eingeschränkt sein. In einer spezifischen beispielhaften Ausführungsform mit einem Bulk-Siliziumsubstrat 200 und einer Siliziumnitridhartmaske 210 wird ein Trockenätzen verwendet, um die Trenches zu bilden, die beispielsweise ca. 100 Ä bis 5000 Ä unter der ursprünglichen oberen Fläche des Substrats liegen. Wie offensichtlich wird, kann jede beliebige Anzahl von Trenchkonfigurationen verwendet werden, abhängig von der gewünschten Finnenhöhe.
  • Die Shallow Trenches zwischen den Finnen werden nachfolgend mit einem oder mehreren isolierenden Materialien gefüllt, um Isolierungs- (ISO) Strukturen 236 zwischen Finnen 212 nach einer Ausführungsform bereitzustellen. Wie zu sehen ist, gibt es in dieser beispielhaften Ausführungsform zwei Arten von ISO-Strukturen 236, wobei die beiden Typen einen ersten Typ von nur STI 230 und einen zweiten Typ von STI 230 und eine Isolierungswand umfassen, die ein Material 232 mit einer niedrigen Ätzrate und eine ätzresistente Abdeckung 234 umfasst. In dem dargestellten Beispiel gibt es zwei Isolierungswände, aber eine beliebige Anzahl von Konfigurationen kann verwendet werden. Dazu ist zu beachten, dass eine Isolierungswand zwischen jeder Finne oder nur bei einigen der Finnen liegen kann. Beispielsweise kann eine Isolierungswand zwischen jeder Finne oder zwischen allen zwei Finnen oder allen drei Finnen usw. liegen. In anderen Ausführungsformen können die Isolierungswände in einem unregelmäßigen oder anderweitig sich nicht wiederholenden Muster gebildet sein. Allgemeiner gesprochen können die Isolierungswände bereitgestellt sein, wo immer eine Notwendigkeit der Isolierung zwischen benachbarten Finnen in einem bestimmten Schaltungslayout vorliegt. Die ISO-Strukturen 236 können unter Verwendung einer beliebigen Anzahl geeigneter Abscheidungsprozesse bereitgestellt sein, werden aber in einer Ausführungsform unter Verwendung eines konformen Abscheidungsprozesses wie etwa einer Atomlagenabscheidung (ALD), gefolgt von einem Planarisierungsprozess, bereitgestellt.
  • In einer spezifischen beispielhaften Ausführungsform, die ein Siliziumsubstrat 200 aufweist, sind die Strukturen 236, die nur STI 230 umfassen, SiO2, und die Strukturen 236, die STI 230 und eine Isolierungswand umfassen, umfassen SiO2 (für STI 230), Siliziumnitrid (für das Material 232 mit der niedrigen Ätzrate) und Hafniumoxid (für die ätzresistente Abdeckung 234). Andere Ausführungsformen können jede beliebige Anzahl anderer geeigneter Isolierungsisolatormaterialien verwenden. Beispielsweise und allgemein kann das STI-Material 230 das native Oxid des Substrat- 200 Materials oder ein anderer Oxidisolator sein. Das Material 232 mit niedriger Ätzrate kann jedes Material sein, das eine geringere Ätzrate aufweist als das STI-Material 230 (z. B. wie etwa Nitrid oder Karbid, was dazu neigt, relativ geringere Ätzraten aufzuweisen als Oxide, wie etwa 3x oder mehr weniger für ein bestimmtes Ätzschema). Die ätzresistente Abdeckung 234 unterstützt ferner eine niedrige Ätzrate und kann beispielsweise ein Oxid, ein Nitrid oder Karbid sein, das jedes übliche Metall, wie etwa Titan, Hafnium, Aluminium, Scandium, Yttrium, Zirconium, Niob, Ruthenium, Tantal, Lanthan und Lutetium verwendet. Allgemein sollte die ätzresistente Abdeckung 234 einen relativ hohen Widerstand (vergleichbar mit einem Isolator) aufweisen. In solchen Fällen ist zu beachten, dass die Materialien, die die ISO-Strukturen 236 herstellen, über ALD bereitgestellt werden können, um eine konforme oder anderweitig relativ einheitliche Abscheidung bereitzustellen. Unter Verwendung eines konformen Ausscheidungsprozesses ist zu beachten, dass die Isolierungswände effektiv innerhalb des entsprechenden Körpers des STI 230-Materials selbstausgerichtet sind. 2b' zeigt, wie eine beispielhafte ISO-Struktur 236, die STI 230 und eine Isolierungswand umfasst, aufgrund der Verwendung eines konformen Ausscheidungsprozesses nach einer Ausführungsform aussehen kann. In einer beispielhaften Ausführungsform ist die STI 230 (Isolatoroxid) konform auf eine bestimmte Dicke (z. B. 10 bis 50 nm) abgeschieden, gefolgt von konformer Abscheidung des ätzresistenten Materials 232 (Isolatornitrid), sodass in Bereichen zwischen Finnen oder Gruppen von Finnen das ätzresistente Material 232 die verbleibende Lücke zwischen dem STI-Material 230 schließt und sich selbst abtrennt. Die ätzresistente Abdeckung 234 wird dann konform abgeschieden. Der größte Teil der ätzresistenten Abdeckung wird dann planarisiert, sodass nur die Regionen in dem abgetrennten Nitridhals oder anderen ätzresistenten Material 232 zurückbleiben. Andere Abscheidungstechniken, wie etwa chemische Gasphasenabscheidung (CVD) und physische Gasphasenabscheidung (PVD) können ebenfalls verwendet werden, benötigen jedoch möglicherweise ein Ausrichtungsverhältnis zum Bildungsprozess für ISO-Strukturen 236, wie zu erkennen sein wird.
  • Es ist zu beachten, dass die STI-Gräben runder oder mehreckiger Art sein können und jeder Verweis auf Trench-„Seiten“ auf alle solchen Konfigurationen verweisen soll und nicht als eine bestimmte geometrisch geformte Struktur implizierend ausgelegt werden sollte. 2b demonstriert ferner, wie die ISO Strukturen 236 beispielsweise unter Verwendung von chemisch-mechanischer Planarisierung (CMP) oder eines anderen geeigneten Prozesses, der in der Lage ist, die Struktur zu planarisieren, planarisiert werden können. In der dargestellten beispielhaften Ausführungsform wird die Hartmaske 210 über den nativen Finnen 212 während dieses Planarisierungsprozesses vollständig entfernt. Andere Ausführungsformen können eine selektive Planarisierung verwenden, die konfiguriert ist, einen Abschnitt der Maske vor Ort zu lassen, die in nachfolgender Verarbeitung verwendet werden kann.
  • Während die illustrierte Ausführungsform die Finnen 212 als eine Breite aufweisend zeigt, die nicht mit dem Abstand von dem Substrat 200 variiert, können die Finnen 212 sich so verjüngen, dass sie in einer anderen Ausführungsform oben schmaler sind als unten, in einer anderen Ausführungsform oben breiter sind als unten oder beliebige andere Breitenvariation und Grade der Einheitlichkeit (oder Uneinheitlichkeit) aufweisen. Es ist ferner zu beachten, dass die Breitenvariation in einigen Ausführungsformen symmetrisch oder asymmetrisch sein können. Außerdem können, während die Finnen 212 als alle dieselbe Breite aufweisend illustriert sind, einige Finnen breiter und/oder anderweitig anders geformt sein als andere. Beispielsweise können in einer Ausführungsform Finnen, die in der Erstellung von NMOS-Transistoren verwendet werden sollen, schmaler sein als Finnen, die in der Erstellung der PMOS-Transistoren verwendet werden sollen, oder umgekehrt. In einigen Ausführungsformen kann die Finnenbreite etwa weniger als 50 nm oder weniger als 40 nm oder weniger als 30 nm oder weniger als 20 nm oder weniger als 10 nm betragen. Allgemeiner gesprochen, können die Finnen so strukturiert sein, dass sie Breiten aufweisen, die relativ zu beispielsweise planaren Transistortechnologien selbst für denselben Prozessknoten viel schmaler sind.
  • Mit weiterem Verweis auf 1 fährt das Verfahren bei 106 mit der optionalen Strukturierung einer Hartmaske fort, um einen Untersatz von Finnen von Interesse zu isolieren, für Vorrichtungen, die eine unterschiedliche Finnenzusammensetzung aufweisen. Wie zu erkennen ist, kann, wenn alle Finnen 212 mit demselben Material ersetzt werden sollen, dieser optionale Maskierungsprozess weggelassen werden. 2c illustriert eine beispielhafte Ergebnisstruktur, wobei einige der Finnen mit der Maske 240 maskiert sind und andere unmaskiert bleiben, sodass sie nach einer Ausführungsform entfernt oder anderweitig zurückgesetzt werden können. In diesem beispielhaften Fall sind vier Finnen gezeigt, wobei in abwechselnder Weise zwei davon maskiert und zwei nicht maskiert sind (z. B. nicht maskiert, maskiert, nicht maskiert, maskiert). Die Maske 240 kann beispielsweise neu bereitgestellt sein oder von dem Finnenbildungsprozess wie zuvor beschrieben intakt gelassen werden. In jedem Fall kann die Maske 240 jedes geeignete Material aufweisen, das dem Ausschnittsätzen der Finnen 212' und der nachfolgenden Epitaxieverarbeitung zum Füllen dieser Ausschnitte widersteht.
  • Mit weiterem Verweis auf 1 fährt das Verfahren dann in 108 mit dem Durchführen des Finnenentfernungsätzens fort. 2d zeigt eine beispielhafte Ergebnisstruktur nach einer Ausführungsform. Es sind die ausgeschnittenen Finnen und die neu geformten Trenches 250 zu beachten. Jedes geeignete Ätzschema kann verwendet werden, um die Finnen auszuschneiden. In einigen Ausführungsformen werden Standard-Nass- und/oder Trockenätzmittel an einer Stelle verwendet, um einen Bulk des Zielmaterials zu entfernen, aber dann kann ein Niederenergie-Trockenplasma- und/oder Niederkonzentrations-NH4OH-Nassätzmittel verwendet werden, um die Trenchbodenmorphologie in einer nichtfacettierten Niederionenschadenfläche feineinzustellen, auf der das Ersatzfinnenmaterial aufgebaut oder anderweitig abgeschieden werden kann, um ein Hybridätzschema bereitzustellen. Tabelle 1 illustriert beispielhafte Trockenätzprozessparameter, die verwendet werden können, um Siliziumfinnen zu entfernen, um Trenches bereitzustellen, die nichtfacettierte Niederionenschadenböden nach einigen beispielhaften Ausführungsformen aufweisen. Tabelle 1: Beispielhafte Prozessparameter für Trocken-Si-Ätzen
    Parameter Bereich
    Temperatur (°C) 25 bis 300
    Druck (mT) 10 bis 100
    Flussrate (sccm) 1 bis 60 NF3 und 50 bis 1000 Ar
    Dauer (s) 20 bis 100
    Leistung (W) 25 bis 2000 CW oder bis zu 3000 pulsiert
  • Wie zu erkennen ist, ist Dauerstrich oder CW synonym zu 100-%-Einschaltdauer, was bedeutet, dass das Plasma die ganze Dauer über „an“ ist. Die Alternative zu CW-Plasma ist gepulstes Plasma, wobei die Leistung sich mit einer gewissen Frequenz ein- und ausschaltet, um das Plasma weniger energiegeladen zu machen. Tabelle 2 illustriert beispielhafte Nassätzprozessparameter, die verwendet werden können, um Siliziumfinnen zu entfernen, um Trenches bereitzustellen, die nichtfacettierte Niederionenschadenböden nach einigen beispielhaften Ausführungsformen aufweisen. Tabelle 2: Beispielhafte Prozessparameter für Nass-Si-Ätzen
    Parameter Bereich
    Temperatur (°C) 20 bis 30
    NH4OH-Konzentration in Wasser (%) 1 bis 5
    Dauer (s) 120 bis 400
  • Es ist zu beachten, dass das Ausschnittsätzen bei 108 ein selektives Ätzen sein kann, sodass es das nicht maskierte Finnenmaterial entfernt, aber nichts oder relativ wenig von den ISO-Strukturen 236 oder der Maske 240. In einem solchen Fall ist zu beachten, dass das Maskenmaterial 240 auch mit dem STI-Material (z. B. Siliziumdioxid, Siliziumnitrid) oder einem anderen Material, das gegen das Finnenausschnittätzschema resistent ist. In einer spezifischen beispielhaften Ausführungsform sind die Finnen 212 aus Silizium und die Maske 240 ist aus Siliziumdioxid und/oder Siliziumnitrid hergestellt, und das anfängliche Ausschnittsätzen wird unter Verwendung eines Nassätzens (z. B. Kaliumhydroxid oder anderes geeignetes Ätzmittel, das das nicht maskierte Siliziumfinnen- 212 Material entfernt, aber nicht das STI-Material 230), gefolgt von mindestens einem Niederenergie-Trockenplasma und Niederkonzentrations-NH4OH-Nassätzen ausgeführt wird, um alle Facettierung und Ionenschäden zu entfernen, um die Bodenmorphologie der Trenches 250 feineinzustellen. Die Tiefe des Finnenätzens kann von einer Ausführungsform zur nächsten variieren, und kann eine Säule (wie in 2d gezeigt) oder einen Ausschnitt in dem Substrat an dem ursprünglichen Finnenboden (effektiv dem Spiegelbild der Säule über die x-Achse) vorbei hinterlassen oder bündig mit dem Boden des STI- 230 Trench sein. Wie weiter zu erkennen sein wird, hängt die Tiefe des Finnenausschnitts von Faktoren ab, wie etwa der gewünschten Kanalkonfiguration und dem Material, der Substratdicke und/oder der Finnenhöhe. In einigen Ausführungsformen kann der Ätzprozess die Breite des Ausschnitts 250 verändern, wobei die Oberkante des Trench 250 in einigen solchen Fällen breiter als der Boden ist. In einer anderen Ausführungsform, bei der die originale native Finne 212 unten breiter war als oben, kann die Oberkante des Trench 250 aufgeweitet sein, um näher an der Breite des Trenchbodens zu liegen oder diese zu überschreiten. In noch einer weiteren Ausführungsform kann die Aussparung 250 eine leichte Sanduhrform erhalten, die oben und unten breiter als in der Mitte ist. In noch einer weiteren Ausführungsform kann die Breite durch den Ätzprozess im Wesentlichen unverändert sein. In einem allgemeineren Sinn kann die Form der Ausschnitte 250 durch den Ätzprozess (um sie breiter zu machen) oder eine Abscheidung auf den Seitenwänden des Trenches (um ihn schmaler zu machen) geändert werden, was wiederum die Form des Diffusionsbereichs (oder Abschnitte davon) verändern kann, die später in dem Verfahren in 110 gebildet werden.
  • Mit weiterem Verweis auf 1 fährt das Verfahren in 110 mit der Abscheidung von Ersatzfinnenmaterial in den geätzten Trenches fort, gefolgt von der Planarisierung zum Entfernen von überschüssigen Materialien. 2e zeigt eine entstehende Beispielstruktur nach der Abscheidung von Kanalmaterial 222 und die Planarisierung nach einer Ausführungsform. Wie in dem beispielhaften Fall zu sehen ist, wurden die Trenches 250 durch epitaktisches Wachstum mit einem bestimmten Halbleitermaterial, einer Legierung oder einer Verbindung (z. B. germaniumhaltigen Materialien, Gruppe-III-V-Halbleitermaterialien, 2-D-Halbleitermaterialien) gefüllt. Das epitaktische Material kann bezüglich einer Anzahl von Parametern von Interesse wie gewünscht konfiguriert werden, wie etwa der Schichtdicke, Polarität, Dotierung, Zusammensetzung und/oder Belastung. Es ist zu beachten, dass die epitaktische Abscheidung dazu führen kann, dass ein Anteil des überschüssigen Materials sich von der Fläche der STI 230 erstreckt und verformt, facettiert oder unregelmäßig sein kann. Dieses überschüssige Material kann in 110 durch Planarisierung und wie ferner in 2e gezeigt entfernt werden, sodass die entstehenden Ersatzfinnen 222 komplanar mit der STI 230 und den Isolierungswänden sind. Es ist ferner zu beachten, dass in einigen Ausführungsformen der Planarisierungsprozess auch verwendet werden kann, die Maske 240 von den verbleibenden Finnen 212 zu entfernen, um ihre nachfolgende Verarbeitung zu ermöglichen. In einigen beispielhaften Konfigurationen können Ersatzfinnen 222 beispielsweise ein epitaktischer Aufbau von SiGe-Legierung beliebiger Zusammensetzung, Germanium, Germanium-Zinn-Legierung beliebiger Zusammensetzung oder ein anderes Halbleitermaterial, eine Legierung oder eine Verbindung sein, die sich für eine bestimmte Anwendung eignet oder anderweitig gewünscht wird. Alle geeigneten Abscheidungstechniken, wie die chemische Gasphasenabscheidung (CVD), schnelle thermale CVD (RT-CVD) und Gasquellenmolekularstrahlepitaxie (GS-MBE), können verwendet werden, um das Ersatzfinnenmaterial bereitzustellen, und zahlreiche geeignete Halbleitermaterialien und Legierungen können daher verwendet werden, wie zu erkennen sein wird. In einer spezifischen Ausführungsform ist das Substrat 200 ein Bulk-Siliziumsubstrat und die Ersatzfinnen 222 sind SiGe mit einer Germaniumkonzentration von mehr als 70 atomaren Prozent. In einer anderen spezifischen Ausführungsform ist das Substrat 200 ein Bulksiliziumsubstrat und die Ersatzfinnen 222 sind Bulkgermanium, möglicherweise mit einem relativ dünnen abgestuften SiGe-Puffer dazwischen, der von dem Siliziumsubstrat auf den Bulkgermaniumabschnitt übergeht. In einer anderen spezifischen Ausführungsform ist das Substrat 200 ein Bulksiliziumsubstrat und die Ersatzfinnen 222 sind InxGa1-xAs, wobei 0,51 ≤ x ≤ 0,55. In einer anderen spezifischen Ausführungsform ist das Substrat 200 ein Bulksiliziumsubstrat und die Ersatzfinnen 222 sind MoS2. In einer anderen spezifischen Ausführungsform ist das Substrat 200 ein Bulk-Siliziumsubstrat und die Ersatzfinnen 222 sind Graphen. Zahlreiche andere mögliche Konfigurationen werden offensichtlich sein.
  • Mit weiterer Referenz auf 1 ist daran zu denken, dass ein oder mehrere weitere Sätze von Ersatzfinnen, die sich von dem ersten Satz unterscheiden, in einigen Ausführungsformen bereitgestellt werden können. In solchen Fällen kann das Verfahren die Verarbeitung von 106 bis 110 wiederholen, wie notwendig, um einen oder mehrere zusätzliche Sätze von Ersatzfinnen bereitzustellen. Jede beliebige Anzahl von Ersatzfinnensätzen kann gebildet werden, wie zu erkennen sein wird. Ebenso können einige der Finnen in ihrem nativen Zustand verbleiben (z. B. Siliziumfinnen eines Siliziumsubstrats), statt ersetzt zu werden. In einem allgemeineren Sinn kann jede beliebige Anzahl von Ersatzfinnentypen und/oder Finnenkonfigurationen mit oder ohne Originalfinnen umgesetzt werden, wie mit Blick auf diese Offenbarung zu erkennen ist. Zahlreiche Finnenkonfigurationen, einschließlich Finnen, die mit einer oder mehreren Nanodrahtschichten konfiguriert sind, können verwendet werden. Beispielhafte halbleitertrenchbasierte Ersatzfinnenbildungstechniken sind beispielsweise in U.S.-Patent Nr. 9,728,464 bereitgestellt. In einigen solchen Fällen wird das Ersatzfinnenmaterial als abwechselnde Schichten von gewünschtem Kanalmaterial und Opfer-/inaktivem Material bereitgestellt, wie es in U.S.-Patent Nr. 9,812,524 beschrieben wird. Solche Multischichtfinnen sind besonders nützlich für das Bilden von Nanodrahttransistoren (wobei z. B. das Opfer-/inaktive Material während der abschließenden Gateverarbeitung entfernt wird, bevor die abschließenden Gatematerialien abgeschieden werden, um das Kanalmaterial zu befreien oder in Bänder zu formen). Eine beliebige Anzahl von Finnenbildungsprozessen kann in dem Zusammenhang dieser Offenbarung verwendet werden, wie zu erkennen ist. In einer beispielhaften Ausführungsform sind Ersatzfinnen, die in dem p-Kanalabschnitt der integrierten Schaltungsstruktur bereitgestellt sind, Germanium oder SiGe mit einer Germaniumkonzentration von mehr als 70 atomaren Prozent, und Ersatzfinnen, die in dem n-Kanalabschnitt der integrierten Schaltungsstruktur bereitgestellt sind, sind aus Indiumgalliumarsenid (InGaAs) hergestellt. Es ist zu beachten, dass die Reihenfolge der p- und n-Kanalverarbeitung vornehmlich beispielsweise von Faktoren abhängt, wie etwa annehmbaren Wärmebudgetüberlegungen, Toxizität der Ätzchemikalie eines Materialsystems (z. B. n) für das andere Materialsystem (z. B. p), und das Potenzial für unerwünschte Dotierung eines Materialsystems durch ein anderes Materialsystem. Es ist weiter daran zu denken, dass die Ersatzmaterialtrenches einen nichtfacettierten Boden aufweisen können, aber nicht müssen, oder eine Kombination von facettierten und nichtfacettierten Trenchböden aufweisen können. Beispielsweise können Gruppe-III-V-Halbleitermaterialtrenches tatsächlich einen facettierten Trenchboden bevorzugen, während Gruppe-IV-Halbleitermaterialien (z. B. Germanium, Silizium, SiGe, SiGe:C usw.) nach einigen Ausführungsformen einen nichtfacettierten Niederionenschaden-Trenchboden bevorzugen können. Zahlreiche Konfigurationen, die eine Kanaldiversität und relativ hohe Kanalmobilität bereitstellen, werden weiterhin mit Blick auf diese Offenbarung offensichtlich. In noch anderen Ausführungsformen können die Kanäle alle aus demselben Material sein, und das Material kann nativ für das Substrat sein, wie etwa in dem Beispielfall, der ein Bulksiliziumsubstrat einsetzt, das Siliziumfinnen (und Kanalregionen) für n- und p-Transistoren aufweist, zusammen mit p-Source-/Drain-Regionsstrukturen und entsprechenden p-Kontaktstrukturen und n-Source-/Drain-Regionsstrukturen und entsprechenden n-Kontaktstrukturen, die sich von den p-Kontaktstrukturen unterscheiden.
  • Mit weiterem Verweis auf 1 fährt das Verfahren dann in 112 mit dem Ausschneiden der STI 230 fort, um die Ersatzfinnen (wenn vorhanden) und/oder die nativen Finnen (wenn vorhanden) offenzulegen. 2f zeigt die entstehende Struktur nach einer Ausführungsform, wobei die offengelegten Finnen native Finnen 212 und Ersatzfinnen 222 umfassen. In einem solchen Fall können die Ersatzfinnen 222 p-Finnen sein und die nativen Finnen können n-Finnen sein oder umgekehrt. 2f zeigt die entstehende Struktur nach einer anderen Ausführungsform, wobei die offenliegenden Finnen einen ersten Typ Ersatzfinnen 222 und einen zweiten Typ Ersatzfinnen 226 umfassen. 2f' zeigt die entstehende Struktur nach noch einer anderen Ausführungsform, wobei die offenliegenden Finnen eine oder mehrere Ersatzfinnen umfassen, die abwechselnde Schichten von aktivem Material 227 (z. B. Ge- oder Ge-reiches SiGe für Nanodrähte) und ein inaktives/Opfermaterial 229 (z. B. Silizium) umfassen. In noch anderen Ausführungsformen sind weitere Typen und/oder Konfigurationen (z. B. dritter Typ usw.) in der Mischung der offengelegten Finnen enthalten. In noch anderen Ausführungsformen sind alle offengelegten Finnen native Finnen (Teil eines darunterliegenden Bulksubtrats oder einer Schicht). Der STI-Ausschnitt kann beispielsweise durch Maskierung der Ersatz- und/oder der nativen Finnen und Ätzen der STI 230 auf eine geeignete Tiefe, oder ohne eine Maske durch Verwendung eines selektiven Ätzschemas (selektiv für die Finnen) ausgeführt werden.
  • In solchen Fällen ist zu beachten, dass die Isolierungswände (232 und 234) nach dem STI-Ausschnittprozess im Wesentlichen intakt bleiben und sich für die physische Trennung von benachbarten Source-/Drain-Regionen eignen. Jeder geeignete Ätzprozess (z. B. nass und/oder trocken) kann verwendet werden. Beispielsweise ist in einer spezifischen beispielhaften Ausführungsform, in der die STI 230 mit Siliziumdioxid umgesetzt ist und jede der nativen Finnen 212 mit Silizium umgesetzt ist und jede der Ersatzfinnen 222 mit Gereichem SiGe umgesetzt ist, der STI-Ausschnittprozess unter Verwendung eines Ätzmittels ausgeführt, das selektiv für die Finnen- und Isolierungswandmaterialien ist (die Finnen-. und Isolierungswandmaterialien nicht ätzt oder die Finnen- und Isolierungswandmaterialien mit einer Rate ätzt, die 3x oder mehr langsamer als in dem STI-Material ist). Wie zu erkennen ist, kann eine Maske, die undurchdringlich oder anderweitig angemessen widerstandsfähig gegen das STI-Ätzmittel ist, strukturiert sein, um die Finnen bei Bedarf zu schützen. Die ätzresistente Abdeckung 234 kann verwendet werden, um die Isolierungswände (zusammen mit dem ätzresistenten Material 232) zu schützen, wie zuvor erklärt. Die Tiefe des STI-Ausschnittes kann von einer Ausführungsform zur nächsten variieren, und ist in dieser beispielhaften Ausführungsform bündig mit der Oberkante des verbleibenden Finnenstummels (oder der Säule). Die Tiefe des STI-Ausschnitts hängt von solchen Faktoren ab wie von der gewünschten Diffusionsgeometrie, der STI-Dicke und gewünschten Isolierung, der Gatehöhe und/oder der Finnenhöhe. In verschiedenen Ausführungsformen kann diese teilweise Entfernung der STI 230 die Breite von einer oder mehr der Finnen (212, 222, und/oder 226) ändern, sodass die Oberkante der Finnen in einer Ausführungsform am Ende relativ schmaler als der Boden der Finnen ist. In anderen Ausführungsformen können die Breiten der Finnen relativ unverändert bleiben. In noch anderen Ausführungsformen können die Breiten der Ersatzfinnen 222 und/oder 226 stärker geändert werden als die der nativen Finnen 212, oder umgekehrt.
  • Mit weiterem Verweis auf 1 fährt das Verfahren dann in 114 mit dem Bilden von NMOS- und PMOS-Transistoren fort, was beispielsweise das Bilden einer Gatestruktur (die unter Verwendung eines Gate-zuletzt-Prozesses gebildet werden kann, wobei zuerst eine Opferdummygatestruktur gebildet wird und dann mit einer endgültigen Gatestruktur ersetzt wird, nachdem die Source-/Drain-Regionen gebildet sind, oder ein Gate-zuerst-Prozessablauf, der die Opferdummygateverarbeitung umfasst), Ätzen und Ersetzen der Source-/Drain-Regionen und Bildung der endgültigen Gatestruktur (für Gate-zuletzt-Prozessabläufe) umfassen kann. 3a zeigt eine entstehende Struktur nach Bildung einer Endgatestruktur 360, wobei nach einigen Ausführungsformen Gatedielektrika und Elektrodenmaterialien über den Kanalregionen der Finnen abgeschieden werden. Während der Gatestrukturverarbeitung kann die Kanalregion, wenn die Kanalregion der Finne offengelegt wird, aber vor dem Abscheiden der Endgatematerialien wie gewünscht verarbeitet werden (z. B. ausgedünnt, geformt, plattiert, in einem oder mehreren Nanodrähten gebildet usw.). 3a zeigt auch beispielhafte Epitaxie-Source-/Drain-Regionen 365 und 367, die bereitgestellt wurden. In anderen Ausführungsformen sind die Source-/Drain-Regionen 365 und 367 dotierte Abschnitte des Finnenmaterials in den entsprechenden Source-/Drain-Regionen. In jedem Fall können Source-/Drain-Regionen 365 von einem ersten Typ sein (z. B. p) und Source-/Drain-Regionen 367 können von einem zweiten Typ sein (z. B. n). In diesem beispielhaften Fall ist zu beachten, dass die Isolierungswände (232 und 234) genauso hoch oder höher sind als die Oberkanten der Epitaxie-Source-/Drain-Regionen 365 und 367, um die Isolierung der p-Source-/Drain-Regionen und der n-Source-/Drain-Regionen zu ermöglichen.
  • Die Gatestruktur 360 kann mit allen geeigneten Prozessen und Materialien umgesetzt werden. Beispielsweise kann die Gatestruktur 360 Gateabstandhalter, ein Gatedielektrikum und eine Gateelektrode umfassen. Die Gatestruktur kann ferner eine Hartmaske auf der Gateelektrode (und jedem offenliegenden Gatedielektrikum) umfassen. Eine beliebige Anzahl von Gatestrukturkonfigurationen kann verwendet werden. Die Gateabstandhalter können beispielsweise Siliziumnitrid oder Siliziumdioxid sein. Das Gatedielektrikum kann beispielsweise jedes geeignete Gatedielektrikum sein, wie etwa Siliziumdioxid oder Gatedielektrika mit hohem k-Wert. Beispiele für Gatedielektrika mit hohem k-Wert umfassen Hafniumoxid, Hafniumsiliziumoxid, Lanthanoxid, Lanthanaluminiumoxid, Zirconiumoxid, Zirconiumsiliziumoxid, Tantaloxid, Titanoxid, Bariumstrontiumtitanoxid, Bariumtitanoxid, Strontiumtitanoxid, Yttriumoxid, Aluminiumoxid, Bleiscandiumtantaloxid und Bleizinkniobat. In einigen Ausführungsformen kann ein Glühprozess auf das Gatedielektrikum ausgeführt werden, um seine Qualität zu verbessern, wenn das Material mit hohem k-Wert verwendet wird. Ferner kann die Gateelektrode eine große Auswahl an geeigneten Metallen oder Metalllegierungen umfassen, wie etwa beispielsweise Aluminium, Wolfram, Titan, Tantal, Kupfer, Titannitrid oder Tantalnitrid. In einigen Ausführungsformen können das Gatedielektrikum und/oder die Gateelektrode eine mehrschichtige Struktur von zwei oder mehr Materialschichten oder Komponenten umfassen. Beispielsweise ist in einer solchen Ausführungsform das Gatedielektrikum eine zweischichtige Struktur, die ein erstes Dielektrikum (z. B. Siliziumdioxid) in Kontakt mit der Kanalregion und ein zweites Dielektrikum (z. B. Hafniumoxid) in Kontakt mit dem ersten Dielektrikum umfasst, wobei das erste Dielektrikum eine dielektrische Konstante aufweist, die geringer als die dielektrische Konstante des zweiten Dielektrikums ist. Ebenso kann die Gateelektrodenstruktur einen zentralen Metallstopfenabschnitt (z. B. Wolfram) mit einer oder mehreren äußeren Arbeitsfunktionsschichten und/oder Barriereschichten (z. B. Tantal, Tantalnitrid), und/oder eine Widerstandsverringerungsabdeckschicht (z. B. Kupfer, Gold) aufweisen. In einigen Ausführungsformen kann das Gatedielektrikum und/oder die Gateelektrode eine Abstufung (jeweils Erhöhung oder Verringerung) der Konzentration eines oder mehrerer Materialien darin umfassen. Zahlreiche verschiedene Gatestrukturkonfigurationen können verwendet werden, wie mit Blick auf diese Offenbarung offenkundig wird.
  • In einigen Ausführungsformen, die unter Verwendung eines Gate-zuletzt-Prozesses hergestellt wurden, und Epitaxie-Source-/Drain-Regionen aufweisen, sind Source-/Drain-Regionsausschnitte an die Kanalregion angrenzend gebildet, nachdem eine Dummygatestruktur bereitgestellt ist (z. B. Polysilizium-Gateelektrode, Siliziumdioxid-Gatedielektrikum und Siliziumnitrid-Gateabstandhalter). In anderen Ausführungsformen, die einen Gate-zuerst-Prozess und Epitaxie-Source-/Drain-Regionen aufweisen, sind jedoch die Source-/Drain-Regionsausschnitte an die Kanalregion angrenzend gebildet, nachdem diese Endgatestruktur bereitgestellt wird (z. B. Wolfram-Gateelektrode, Hafniumdioxid-Gatedielektrikum und Siliziumnitrid-Gateabstandhalter). In jedem Fall können die Source-Drain-Regionsausschnitte nach einigen Ausführungsformen die Gatestruktur unterschneiden, sodass die Ausschnitte sich unter die Gatestruktur erstrecken (z. B. unter mindestens eines aus der Gateelektrode und/oder dem Gatedielektrikum), während es in anderen Ausführungsformen keine solche Unterschneidung gibt. Jedes geeignete Ätzen kann verwendet werden, um die Source-/Drain-Regionsausschnitte zu bilden, einschließlich Nass- und/oder Trockenätzungen, isotropen und/oder anisotropen Ätzungen und selektiven Ätzschemas, wie zu erkennen sein wird. Die Source-/Drain-Materialien werden dann epitaktisch abgeschieden, um Source-/Drain-Regionen 365 und 367 bereitzustellen. In einigen Fällen wächst die Source-/Drain-Materialabscheidung aus einem Trench oder anderweitig aus dem darunterliegenden Halbleiterfinnenmaterial, um facettierte oder anderweitig erhabene Source-/Drain-Regionen bereitzustellen, wie allgemein in 3a gezeigt. Die zuvor angemerkten beispielhaften Source-/Drain-Materialien und Strukturen können verwendet werden und können mit Vor-Ort-Dotierung platziert sein. In einem allgemeineren Sinn können alle geeigneten Source-/Drain-Materialien und Strukturen und Verarbeitungen verwendet werden, wie zu erkennen sein wird. Nachdem die Source-/Drain-Regionen 365 und 367 gebildet sind, wird das Isolierungsmaterial abgeschieden und planarisiert, um eine Struktur bereitzustellen, die für die Source-/Drain-Kontaktbildung bereit ist. Dieses Isolierungsmaterial ist in 3a als 363 bezeichnet und wird in einem teilweise geätzten Zustand während der Source-/Drain-Kontaktverarbeitung dargestellt, wie nun erklärt wird.
  • Mit weiterem Verweis auf 1 fährt das Verfahren dann in 115 mit der Strukturierung und Öffnung eines Source-/Drain-Kontakttrench fort, um einen ersten Typ (n oder p) von Source-/Drain-Regionen offenzulegen. Es ist zu beachten, dass mehrere Source-/Drain-Kontakttrenches vorliegen können, die gleichzeitig geöffnet werden. Es ist ferner zu beachten, dass nach einigen Ausführungsformen mindestens zwei Isolierungswände in jedem Trench, der geöffnet wird, offengelegt werden, auch wenn nur ein einziger Typ von Source-/Drain-Region in dem Trench offengelegt wird. Alle geeigneten Strukturierungs- und Ätzschemas (z. B. Nass- und/oder Trockenätzen) oder selektiven Ätzschemas (z. B. selektiv für Gatematerialien, sodass sie nur Isolierungsmaterial über Source-/Drain-Regionen entfernen) können verwendet werden. Wenn mehrere Source-/Drain-Typen (z. B. p und n) innerhalb eines gemeinsamen Trench existieren sollen, ist ferner zu beachten, dass der geöffnete Trench ein teilweiser Trench sein kann, wobei andere Source-/Drain-Regionen, die in dem Trench enthalten sein sollen, temporär mit Isolierungsmaterial bedeckt werden, bis nachdem die erste Art von Kontaktstruktur gebildet wird. In solchen Fällen wirkt das Isolierungsmaterial, das verwendet wird, um die Struktur zu planarisieren, nachdem in 114 die Source-/Drain-Regionen gebildet sind, ferner während der Kontaktbildung als eine Blockierungsschicht, wie wiederum (z. B. Blockieren der n-Source-/Drain-Regionen, wenn die Source-/Drain-Regionen, die das Ziel der Kontaktbildung sind, vom Typ p sind, oder umgekehrt) erklärt wird. Das Isolator- (oder Blockierungs-) Material kann jedes geeignete Isolierungsmaterial sein, wie etwa Siliziumdioxid oder ein anderes Isolierungsmaterial, das verwendet werden kann, die Struktur nach dem Bilden der Source-/Drain-Regionen in 114 zu planarisieren.
  • 3a zeigt die entstehende Struktur nach Öffnen einer Reihe von Trenches in dem Isolator 363, um einen ersten Typ von Source-/Drain-Regionen 365 (z. B. p) offenzulegen. Das Isolierungsmaterial 363 wird als eine Blockierungsschicht auf einem zweiten Typ Source-/Drain-Regionen 367 (z. B. n) zurückgelassen. Der Isolator 363 kann unter Verwendung aller geeigneten Techniken strukturiert werden, einschließlich Standardlithographie (z. B. Strukturierung einer Maske und Ätzen zum Offenlegen der darunterliegenden Ziel-Source-/Drain-Regionen). Es ist zu beachten, dass, auch wenn dies in 3a noch nicht offensichtlich ist, die fünf am weitesten rechten Source-/Drain-Regionen (einschließlich drei Source-/Drain-Regionen 365 und zwei Source-/Drain-Regionen 367, alle in demselben Kontakttrench liegen (wie in 3b besser zu sehen ist), nachdem die Source-/Drain-Kontaktverarbeitung abgeschlossen ist. Weiterhin wird die am weitesten linke Source-/Drain-Region 365 in ihrem eigenen Kontakttrench liegen, wie auch die am weitesten linke Source-/Drain-Region 367. Es sind also für die perspektivische Querschnittsansicht, die dargestellt ist, drei verschiedene Kontakttrenches vorhanden, die in dieser beispielhaften Ausführungsform gebildet sind: ein erster Trench mit p- und n-Kontaktstrukturen, ein zweiter Trench mit nur einer p-Kontaktstruktur und ein dritter Trench mit nur einer n-Kontaktstruktur.
  • Mit weiterem Verweis auf 1 fährt das Verfahren dann in 118 mit dem Bilden eines ersten Typs von Kontaktstruktur(en) in dem/den offenen Trench(es) fort, einschließlich Widerstandsverringerungsmaterial, das sich für einen ersten Source-/Drain-Typ eignet, und Planarisieren der entstehenden Struktur bis auf die Oberkante des Gate 360 und der Isolierung 363 hinunter, um Kontaktmaterialien daran zu entfernen. Mit weiterem Verweis auf die 3a und 3b wird ein Widerstandsverringerungsmaterial 366 (z. B. eines der zuvor bereitgestellten Widerstandsverringerungsmaterialien oder ein anderes geeignetes Widerstandsverringerungsmaterial) an Source-/Drain-Regionen 365 abgeschieden. Dann wird ein Stopfenmetall 369 (z. B. eines der zuvor bereitgestellten Stopfenmetalle oder ein anderes geeignetes Stopfenmetall) auf dem Widerstandsverringerungsmaterial 366 abgeschieden. Es ist zu beachten, dass, auch wenn dies nicht dargestellt ist, das Widerstandsverringerungsmaterial 366 auch an anderen Flächen abgeschieden werden kann, die in dem Trench offengelegt sind, wie etwa an den offengelegten Flächen der Isolierungswände (an einem Material 332 mit niedriger Ätzrate und der ätzresistenten Abdeckung 334), den oberen Flächen der STI 330 und den Seitenwänden des Isolators 363. Die Struktur wird dann planarisiert, wobei überschüssige Kontaktmaterialien dann von den Oberkanten des Gates 360 und des Isolators 363 entfernt werden. Die Planarisierung macht ferner die Oberkanten des Gates 360, des Isolators 363 und des Stopfenmetalls 369 komplanar, wie allgemein in 3b gezeigt ist.
  • In solchen Fällen, bei denen ein Pad oder Stopfen aus Bulkmaterial auf dem Widerstandsverringerungsmaterial abgeschieden wird, kann das Kontaktwiderstandsverringerungsmaterial so gewählt werden, dass es leicht mit dem darunterliegenden Source-/Drain-Regionsmaterial reagiert, aber der Stopfen oder Bulk der Kontaktstruktur kann ein weniger reaktives Material sein. In anderen Ausführungsformen kann die gesamte Kontaktstruktur das Widerstandsverringerungsmaterial 366 sein. Die vorherige Erklärung bezüglich der verschiedenen Arten von Widerstandsverringerungsmaterialen und Stopfenmaterialien für p- und n-Source-/Drain-Regionen gilt hier ebenso. In einigen Ausführungsformen ist zu beachten, dass auch eine Diffusionsbarriere wie etwa Titannitrid oder Tantalnitrid zwischen der Widerstandsverringerungsschicht 366 und dem Stopfen 369 vorliegen kann. Jede Anzahl von Kontaktstrukturen und Konfigurationen kann verwendet werden, wie zu erkennen ist.
  • Mit weiterem Verweis auf 1 fährt das Verfahren in 120 mit dem Strukturieren und Öffnen eines Source/Drain Kontakttrenches fort, um einen zweiten Typ (p oder n) von Source-/Drain-Regionen offenzulegen (auch hier können mehrere solche Kontakttrenches vorliegen). Es ist zu beachten, dass an einigen Orten der Trench, der gebildet wird, ein zweiter Abschnitt eines Trenches sein kann, der anfänglich in 116 geöffnet wurde. Beispielsweise ist in 3c zu beachten, dass das verbleibende Isolierungsmaterial 363 zwischen den beiden am weitesten rechten Kontaktstrukturen nun entfernt wird, wodurch die darunterliegenden Source-/Drain-Regionen 367 offengelegt werden (die in dieser bestimmten beispielhaften Ausführungsform verbunden sind). An solchen Orten liegt eine große Kontaktstruktur innerhalb desselben Grabens vor, aber diese Kontaktstruktur weist dennoch ein spezielles Kontaktmaterial über p- und n-Source-/Drain-Regionen auf, wie hierin unterschiedlich bereitgestellt. An anderen Orten kann der Trench ein einzelner Source-/Drain-Regionstrench sein, der in einen Isolator 363 strukturiert ist, wie etwa das am weitesten linke Auftreten der Source-/Drain-Region 367 (es ist zu beachten, dass der Isolator 363 an jeder Seite der Source-/Drain-Region 367 zurückbleibt). Weiter ist zu beachten, dass jede Ätzung, die verwendet wird, um den Isolator 363 zu entfernen, selektiv ist für die Isolierungswandmaterialien (332 und 334) sowie die Source-/Drain-Regionsmaterialien (365 und 367).
  • Mit weiterem Verweis auf 1 fährt das Verfahren dann in 122 mit dem Bilden eines zweiten Typs von Kontaktstruktur(en) in dem/den Trench(es) fort, einschließlich Widerstandsverringerungsmaterial, das sich für einen zweiten Typ Source-/Drain-Regionen eignet, und Planarisieren der entstehenden Struktur bis auf die Oberkante des Gate 360 und der Isolierung 363 hinunter, um Kontaktmaterialien daran zu entfernen. Mit weiterem Verweis auf die 3c und 3d wird ein Widerstandsverringerungsmaterial 368 (z. B. eines der zuvor bereitgestellten Widerstandsverringerungsmaterialien oder ein anderes geeignetes Widerstandsverringerungsmaterial) an Source-/Drain-Regionen 367 abgeschieden. Dann wird ein Stopfenmetall 3370 (z. B. eines der zuvor bereitgestellten Stopfenmetalle oder ein anderes geeignetes Stopfenmetall) auf dem Widerstandsverringerungsmaterial 368 abgeschieden. Es ist zu beachten, dass, auch wenn dies nicht dargestellt ist, das Widerstandsverringerungsmaterial 368 auch an anderen Flächen abgeschieden werden kann, die in dem Trench offengelegt sind, wie etwa an den offengelegten Flächen der Isolierungswände (an einem Material 332 mit niedriger Ätzrate und der ätzresistenten Abdeckung 334), den oberen Flächen der STI 330 und den Seitenwänden des Isolators 363. Die Struktur wird dann planarisiert, wobei überschüssige Kontaktmaterialien dann von den Oberkanten des Gates 360 und des Isolators 363 entfernt werden. Die Planarisierung macht ferner die Oberkanten des Gates 360, des Isolators 363, des Stopfenmetalls 369 und des Stopfenmetalls 370 komplanar, wie allgemein in 3d gezeigt. Die zuvor bereitgestellten beispielhaften Source-/Drain-Regionsmaterialien und Kontaktstrukturmaterialien gelten hier ebenfalls.
  • 3d zeigt die entstehende Struktur mit drei einzelnen Trenches. Der erste oder am weitesten linke Kontakttrench weist nur einen ersten Typ Kontaktstruktur auf (366 und 369 an einer Source-/Drain-Region 365). Der zweite oder nächste Kontakttrench (von links nach rechts gehend) weist einen zweiten Typ Kontaktstruktur (368 und 370) über dem zweiten Typ der Source-/Drain-Regionen 367 auf. Der dritte oder am weitesten rechte Kontakttrench weist den ersten Typ der Kontaktstruktur (366 und 369) über dem ersten Typ der Source-/Drain-Regionen 365 und den zweiten Typ der Kontaktstruktur (368 und 370) über dem zweiten Typ der Source-/Drain-Regionen 367 auf. In dem dritten Kontakttrench ist zu beachten, wie die Stopfenmetalle 369 und 370 über die beiden dazwischenliegenden Isolierungswände kurzgeschlossen sind. Ferner ist zu beachten, dass diese beiden Isolierungswände jeweils erste und zweite Seitenwände aufweisen, wobei die erste Seitenwand in direktem Kontakt mit dem Stecker 369 steht und die zweite Seitenwand in direktem Kontakt mit dem Stecker 370 steht.
  • Mit weiterem Verweis auf 1 fährt das Verfahren in 125 mit dem Abschluss des integrierten Strukturbildungsprozesses fort wie erforderlich. Dieser Abschluss kann beispielsweise das Bilden einer oder mehrerer Zwischenverbindungsschichten oder anderer Merkmale umfassen. Zahlreiche Konfigurationen und Ausführungsformen sind offensichtlich.
  • Die 4a bis 4d illustrieren kollektiv Querschnittsansichten einer integrierten Schaltungsstruktur mit p- und n-Source-/Drain-Kontaktstrukturen innerhalb eines gemeinsamen Kontakttrenches, der p- und n-Finnen überspannt (4a und 4c), sowie einen speziellen Kontakttrench mit nur einem Finnentyp (4b) nach einer Ausführungsform dieser Offenbarung. Wie zu erkennen ist, zeigt 4d eine Ansicht von oben nach unten der Querschnittsansichten, die in den 4a bis c dargestellt ist. Wie zu sehen ist, umfasst das Beispiellayout von 4d drei beispielhafte Kontakttrenchkonfigurationen (allgemein als Trench 1, Trench 2 und Trench 3 bezeichnet).
  • Details von Trench 1 werden in dem Querschnitt aus 4a gezeigt. Wie zu sehen ist, umspannt Trench 1 drei Finnen, einschließlich Finne 422 (Material #1, wie etwa Germanium) und Finnen 426 (Material #2, wie etwa Indiumgalliumarsenid). Es gibt in diesem beispielhaften Fall eine Isolierungswand (432 und 434) zwischen jeder der Finnen. Die Source-/Drain-Region 465 ist an der Finne 422 bereitgestellt, und die Source-/Drain-Regionen 467 sind an den Finnen 426 bereitgestellt. Die Kontaktstruktur an der Source-/Drain-Region 465 umfasst eine Widerstandsverringerungsschicht 466 und einen Stopfen 469 und die Kontaktstrukturen an den Source-/Drain-Regionen 467 umfassen eine Widerstandsverringerungsschicht 468 und einen Stopfen 470. In einigen solchen Ausführungsformen ist die Widerstandsverringerungsschicht 466 anders als die Widerstandsverringerungsschicht 468, aber die Stopfen 469 und 470 sind dieselben. In anderen Ausführungsformen ist der Stopfen 469 anders als der Stopfen 470, aber die Widerstandsverringerungsschichten 466 und 468 sind dieselben. In noch anderen Ausführungsformen ist der Stopfen 469 anders als der Stopfen 470, und die Widerstandsverringerungsschicht 466 ist anders als die Widerstandsverringerungsschicht 468. Alle weiteren Kontaktstrukturmaterialien, wie etwa Klebeschichten und Barriereschichten, können ebenfalls unterschiedlich bezüglich verschiedener Source-/Drain-Typen sein. In allen solchen Fällen ist zu beachten, dass die Kontaktstruktur innerhalb eines gegebenen Trenches einen elektrischen Kurzschluss zueinander aufweisen kann. Es ist ferner zu beachten, dass die äußersten Source-/Drain-Regionen 465 mit dem Isolator 463 abgedeckt sind und entweder Kontaktverarbeitung zu einem späteren Zeitpunkt unterzogen werden oder belassen werden, wie sie sind (Dummy-Source-/Drain-Regionen, die nicht verbunden sind).
  • Details von Trench 2 werden in dem Querschnitt aus 4b gezeigt. Wie zu sehen ist, überspannt Trench 2 eine einzelne Finne 422. Es gibt in diesem beispielhaften Fall eine Isolierungswand (432 und 434) auf jeder Seite der Finne. Die Source-/Drain-Region 465 ist an der Finne 422 bereitgestellt. Die Kontaktstruktur an der Source-/Drain-Region 465 umfasst eine Widerstandsverringerungsschicht 466 und einen Stopfen 469. Wie zu erkennen ist, können die benachbarten Source-/Drain-Regionen 467 ebenfalls verarbeitet sein, um einen eigenen Kontakttrench mit nur einer einzigen Art von Kontaktstruktur darin aufzuweisen. Genau wie in dem Trench 1 aus 4a, ist jedoch die Kontaktstruktur über den Source-/Drain-Regionen 465 noch immer anders als die Kontaktstruktur über den Source-/Drain-Regionen 467 (z. B. wie etwa anders zusammengesetzte Widerstandsverringerungsmaterialien, oder anders zusammengesetzte Stopfenmaterialien usw. wie oben erklärt). Materialien, die anders zusammengesetzt sind, bezeichnet wie hierin verwendet zwei Materialien, die unterschiedliche chemische Zusammensetzungen aufweisen. Der Zusammensetzungsunterschied kann beispielsweise daran liegen, dass ein Element in einem Material vorhanden ist, aber nicht das andere (z. B. SiGe ist anders zusammengesetzt als Silizium), oder dass ein Material nur gleiche Elemente aufweist, wie ein zweites Material, aber mindestens eines der Elemente absichtlich mit einer anderen Konzentration eines Materials im Vergleich zu dem anderen Material bereitgestellt ist (z. B. SiGe mit 70 atomaren Prozent Germanium ist anders zusammengesetzt als SiGe mit 25 atomaren Prozent Germanium). Neben solchen unterschiedlichen chemischen Zusammensetzungen können die Materialien auch eigene Dotiermittel aufweisen (z. B. Gallium und Magnesium) oder unterschiedlich sein, indem sie dieselben Dotiermittel aber in unterschiedlichen Konzentrationen aufweisen.
  • Details von Trench 3 werden in dem Querschnitt aus 4c gezeigt. Wie zu sehen ist, überspannt Trench 3 vier Finnen, einschließlich Finnen 422 (Material #1) und Finnen 426 (Material #2). Es gibt in diesem beispielhaften Fall eine Isolierungswand (432 und 434) zwischen jeder der Finnen. Die Source-/Drain-Regionen 465 sind an den Finnen 422 bereitgestellt, und die Source-/Drain-Regionen 467 sind an den Finnen 426 bereitgestellt. Die Kontaktstrukturen an den Source-/Drain-Regionen 465 umfassen eine Widerstandsverringerungsschicht 466 und einen Stopfen 469 und die Kontaktstrukturen an den Source-/Drain-Regionen 467 umfassen eine Widerstandsverringerungsschicht 468 und einen Stopfen 470. Wie mit Blick auf diese Offenbarung zu erkennen ist, ist die Kontaktstruktur über den Source-/Drain-Regionen 465 noch immer anders als die Kontaktstruktur über den Source-/Drain-Regionen 467 (z. B. wie etwa andere Widerstandsverringerungsmaterialien, oder andere Stopfenmaterialien usw. wie oben erklärt). Es ist ferner zu beachten, dass die Source-/Drain-Strukturen innerhalb von Trench 3 einen Kurzschluss miteinander über die Isolierungswände bilden.
  • Es ist zu beachten, dass jeder der Trenches 1, 2 und 3 nach einer Ausführungsform eine Isolierungswand an gegenüberliegenden Enden des Trenches aufweisen. Es ist ferner zu beachten, dass einige der Source-/Drain-Regionen durch das Isolierungsmaterial bedeckt bleiben und später in dem Prozess unter Verwendung eines anderen Kontakttrenches bearbeitet werden oder einfach wie vorhanden verbleiben können. Zahlreiche Transistorkonfigurationen und geeignete Herstellungsprozesse werden mit Blick auf diese Offenbarung offensichtlich werden, einschließlich jeder beliebigen Anzahl von nichtplanaren Transistorstrukturen (z. B. wie etwa Doppelgate- und Trigatetransistorstrukturen und Nanodraht- und Nanoribbontransistor- oder sogenannte Gate-All-Around-Strukturen), sowie gefilterte und nicht gefilterte Kanalstrukturen. Jede beliebige Anzahl solcher strukturellen Merkmale und Materialsysteme kann in Verbindung mit verschiedenen Source-/Drain-Kontaktstrukturmaterialien verwendet werden. In einigen beispielhaften Ausführungsformen umfasst die Transistorstruktur dotiermittelimplantierte Source-/Drain-Regionen oder epitaktische Ersatz-Source-/Drain-Regionen.
  • Beispielhaftes System
  • 5 illustriert ein Rechnersystem, das mit einer oder mehreren integrierten Schaltungsstrukturen umgesetzt ist, die nach einer Ausführungsform dieser Offenbarung konfiguriert sind. Wie zu sehen ist, beinhaltet das Rechnersystem 1000 ein Motherboard 1002. Das Motherboard 1002 kann eine Anzahl von Bauteilen umfassen, einschließlich unter anderem einen Prozessor 1004 und mindestens einen Kommunikationschip 1006 (in diesem Beispiel sind zwei gezeigt), von denen jedes physisch und elektrisch mit dem Motherboard 1002 gekoppelt oder anderweitig darin integriert sein kann. Wie zu erkennen ist, kann das Motherboard 1002 beispielsweise jede Platine sein, egal, ob ein Mainboard oder ein Daughterboard, das an einem Mainboard montiert ist, oder die einzige Platine des Systems 1000 usw. Abhängig von seinen Anwendungen kann das Rechnersystem 1000 eine oder mehrere Komponenten umfassen, die physisch und elektrisch mit dem Motherboard 1002 gekoppelt sein können, aber nicht müssen. Diese anderen Komponenten können flüchtigen Speicher (z. B. DRAM), nichtflüchtigen Speicher (z. B. ROM), einen Grafikprozessor, einen digitalen Signalprozessor, einen Kryptoprozessor, einen Chipsatz, eine Antenne, eine Anzeige, eine Touchscreenanzeige, einen Touchscreencontroller, eine Batterie, einen Audiocodec, einen Videocodec, einen Leistungsverstärker, eine Global-Positioning-System-(GPS) Vorrichtung, einen Kompass, einen Beschleunigungsmesser, einen Lautsprecher, eine Kamera und eine Massespeichervorrichtung (wie etwa ein Festplattenlaufwerk, eine Compact Disk (CD), eine Digital Versatile Disk (DVD) und so weiter) umfassen, sind aber nicht darauf beschränkt. Jede der Bestandteile, die in dem Rechnersystem 1000 enthalten sind, umfassen eine oder mehrere integrierte Schaltungs-CMOS-Strukturen, die mit Transistoren konfiguriert sind, die diverse Kontaktstrukturen für p- und n-Source-Drain-Regionen aufweisen. In einigen Ausführungsformen können mehrere Funktionen auf einen oder mehrere Chips integriert sein (z. B. es ist zu beachten, dass der Kommunikationschip 1006 Teil des Prozessors 1004 oder anderweitig darin integriert sein kann).
  • Der Kommunikationschip 1006 ermöglicht drahtlose Kommunikation für die Übertragung von Daten an und von dem Rechnersystem 1000. Der Begriff „drahtlos“ und seine Ableitungen können verwendet werden, um Schaltungen, Vorrichtungen, Systeme, Verfahren, Techniken, Kommunikationskanäle usw. zu beschreiben, die Daten durch die Verwendung modulierter elektromagnetischer Strahlung durch ein nichtfestes Medium kommunizieren können. Der Begriff impliziert nicht, dass assoziierte Vorrichtungen keine Drähte umfassen, wenn dies auch in einigen Ausführungsformen der Fall sein kann. Der Kommunikationschip 1006 kann jeden aus einer Reihe von Drahtlosstandards oder - protokollen umsetzen, einschließlich, aber nicht beschränkt auf Wi-Fi (IEEE 802.11-Familie), WiMAX (IEEE 802.16-Familie), IEEE 802.20, Long Term Evolution (LTE), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, Ableitungen davon sowie vielen anderen Drahtlosprotokollen, die als 3G, 4G, 5G, und darüber hinaus bezeichnet werden. Das Rechnersystem 1000 kann mehrere Kommunikationschips 1006 umfassen. Beispielsweise kann ein erster Kommunikationschip 1006 für Drahtloskommunikationen mit kürzerer Reichweite vorgesehen sein, wie etwa Wi-Fi und Bluetooth, und ein zweiter Kommunikationschip 1006 kann für Drahtloskommunikationen mit längerer Reichweite wie GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO und anderen vorgesehen sein. Der Prozessor 1004 des Rechnersystems 1000 umfasst ein integriertes Schaltungsdie, das in dem Prozessor 1004 verpackt ist. In einigen beispielhaften Ausführungsformen dieser Offenbarung umfasst das integrierte Schaltungsdie des Prozessors 1004 Transistoren, die verschiedene Kontaktstrukturen für p- und n-Source-Drain-Regionen umfassen. Der Begriff „Prozessor“ kann sich auf alle Vorrichtungen oder Abschnitte einer Vorrichtung beziehen, die elektronische Daten von Registern und/oder Speichern verarbeitet, um diese elektronischen Daten in andere elektronische Daten zu verwandeln, die in Registern und/oder Speichern gespeichert werden können.
  • Der Kommunikationschip 1006 kann auch ein integriertes Schaltungsdie umfassen, das in dem Kommunikationschip 1006 verpackt ist. Nach einigen solchen beispielhaften Ausführungsformen umfasst das integrierte Schaltungsdie des Kommunikationschips 1006 einen oder mehrere integrierte ersatzfinnenbasierte Transistoren wie hierin beschrieben. Wie mit Blick auf diese Offenbarung zu erkennen ist, ist zu beachten, dass Multistandard-Drahtlosfähigkeit direkt in den Prozessor 1004 integriert sein kann (wobei z. B. die Funktionalität aller Chips 1006 in den Prozessor 1004 integriert ist, statt separate Kommunikationschips aufzuweisen). Es ist ferner zu beachten, dass der Prozessor 1004 ein Chipsatz sein kann, der eine solche Drahtlosfähigkeit aufweist. Kurz gesagt, kann jede Anzahl von Prozessor- 1004 und/oder Kommunikationschips 1006 verwendet werden. Ebenso können in jeden Chip oder Chipsatz mehrere Funktionen integriert sein.
  • In verschiedenen Umsetzungen kann das Rechnersystem 1000 ein Laptop, ein Netbook, ein Notebook, ein Smartphone, ein Tablet, eine Personal Digital Assistant (PDA), ein ultramobiler PC, ein Mobiltelefon, ein Desktopcomputer, ein Server, ein Drucker, ein Scanner, ein Monitor, eine Set-Top Box, eine Unterhaltungssteuereinheit, eine Digitalkamera, ein tragbarer Musikspieler oder ein digitaler Videorecorder sein. In weiteren Umsetzungen kann das System 1000 jede andere elektronische Vorrichtung sein, die Daten verarbeitet oder Transistoren einsetzt, die verschiedene Kontaktstrukturen für p- und n-Source-Drain-Regionen aufweist. Wie mit Blick auf die Offenbarung zu erkennen ist, können verschiedene Ausführungsformen dieser Offenbarung verwendet werden, um die Leistung an Produkten zu verbessern, die in jedem Prozessknoten (z. B. im Mikronbereich oder Submikronbereich und darunter) hergestellt wird, indem die Verwendung von nichtplanaren Transistoren mit angepasster hoher Mobilität und verschiedenen Kanalkonfigurationen (z. B. Si, Ge, SiGe, mehrschichtige Struktur von Si und SiGe, III-V, und/oder Kombinationen daraus) auf demselben Die vorgesehen wird.
  • Weitere beispielhafte Ausführungsformen
  • Die folgenden Beispiele beziehen sich auf weitere Ausführungsformen, von denen zahlreiche Permutationen und Konfigurationen offensichtlich sein werden.
  • Beispiel 1 umfasst eine integrierte Schaltungsstruktur, umfassend: einen nichtplanaren PMOS-Transistor, einschließlich einer ersten Source-Region und einer ersten Drain-Region, und eine erste Kontaktstruktur auf einer der ersten Source-Region oder der ersten Drain-Region, wobei die erste Kontaktstruktur ein erstes Material umfasst; einen nichtplanaren NMOS-Transistor, der eine zweite Source-Region und eine zweite Drain-Region umfasst, und eine zweite Kontaktstruktur an einer der zweiten Source-Region oder Drain-Region, wobei die zweite Kontaktstruktur ein zweites Material umfasst, das eine chemische Zusammensetzung aufweist, die sich von der des ersten Materials unterscheidet; und eine Isolierungsstruktur zwischen den nichtplanaren PMOS- und NMOS-Transistoren, die physisch die ersten und zweiten Source-Regionen oder die ersten und zweiten Drain-Regionen trennt.
  • Beispiel 2 umfasst den Inhalt aus Beispiel 1, wobei: der nichtplanare PMOS-Transistor ferner einen ersten Körper des Halbleitermaterials zwischen der ersten Source-Region und der ersten Drain-Region, und eine erste Gatestruktur an mehreren Seiten des ersten Körpers umfasst; und der nichtplanare NMOS-Transistor ferner einen zweiten Körper aus Halbleitermaterial zwischen der zweiten Source-Region und der zweiten Drain-Region, und eine zweite Gatestruktur an mehreren Seiten des zweiten Körpers des Halbleitermaterials umfasst.
  • Beispiel 3 umfasst den Inhalt aus Beispiel 1 oder 2, wobei der nichtplanare PMOS-Transistor und der nichtplanare NMOS-Transistor Trigate-FinFETs oder Nanodraht-FinFETs oder eine Kombination eines Trigate-FinFET und als Nanodraht-FinFET sind.
  • Beispiel 4 umfasst den Inhalt aus Beispiel 2 oder 3, wobei einer oder beide der ersten und zweiten Halbleiterkörper eine Finnenstruktur ist und die entsprechende Gatestruktur eine Doppelgate- oder Trigatekonfiguration aufweist.
  • Beispiel 5 umfasst den Inhalt aus einem der Beispiele 2 bis 4, wobei einer oder beide der ersten und zweiten Halbleiterkörper einen Nanodraht oder ein Nanoribbon umfasst und die entsprechende Gatestruktur eine Gate-All-Around-Konfiguration aufweist.
  • Beispiel 6 umfasst den Inhalt aus einem der Beispiele 2 bis 5, wobei jede der ersten und zweiten Gatestrukturen eine Gateelektrode und ein Gatedielektrikum zwischen der Gateelektrode und der entsprechenden Finne umfasst, wobei das Gatedielektrikum ein Dielektrikum mit hohem k-Wert umfasst.
  • Beispiel 7 umfasst den Inhalt aus Beispiel 6, wobei mindestens eine der Gateelektroden ein erstes Elektrodenmaterial und ein zweites Elektrodenmaterial umfasst, das von dem ersten Elektrodenmaterial getrennt ist.
  • Beispiel 8 umfasst den Inhalt aus einem der Beispiele 1 bis 7, wobei die erste Source-Region, die erste Drain-Region und ein Halbleiterkörper zwischen der ersten Source-Region und der ersten Drain-Region jeweils Germanium mit einer Konzentration von über 50 atomaren Prozent umfassen, und das erste Material der ersten Kontaktstruktur eines oder mehrere aus Nickel, Platin, Kobalt, Titan und Stickstoff umfasst.
  • Beispiel 9 umfasst den Inhalt aus Beispiel 8, wobei das erste Material der ersten Kontaktstruktur eine erste Schicht ist, wobei die erste Kontaktstruktur ferner eine zweite Schicht umfasst, die eines oder mehrere aus Wolfram, Aluminium, Ruthenium, Kobalt und Kupfer umfasst, wobei die zweite Schicht dicker als die erste Schicht ist.
  • Beispiel 10 umfasst den Inhalt aus Beispiel 9, wobei die erste Kontaktstruktur ferner eine dritte Schicht zwischen der ersten und zweiten Schicht umfasst, und die dritte Schicht eines oder mehrere aus Tantal und Stickstoff umfasst.
  • Beispiel 11 umfasst den Inhalt aus einem der Beispiele 8 bis 10, wobei die Germaniumkonzentrationen für jede der ersten Source-Region, der ersten Drain-Region und des Halbleiterkörpers in einem Bereich von 70 bis 100 atomaren Prozent liegen.
  • Beispiel 12 umfasst den Inhalt aus einem der Beispiele 8 bis 11, wobei der Halbleiterkörper ein Bulkkörper aus Germanium ist und die erste Source-Region und die erste Drain-Region Germanium und Silizium umfassen.
  • Beispiel 13 umfasst den Inhalt aus einem der Beispiele 1 bis 7, wobei ein Halbleiterkörper zwischen der zweiten Source-Region und der zweiten Drain-Region Germanium mit einer Konzentration von mehr als 50 atomaren Prozent umfasst und das zweite Material der zweiten Kontaktstruktur eines oder mehrere aus Antimon, Indium, Arsen und Scandium umfasst.
  • Beispiel 14 umfasst den Inhalt aus Beispiel 13, wobei das zweite Material der zweiten Kontaktstruktur eine erste Schicht ist, wobei die zweite Kontaktstruktur ferner eine zweite Schicht umfasst, die eines oder mehrere aus Wolfram, Aluminium, Ruthenium, Kobalt und Kupfer umfasst, wobei die zweite Schicht dicker als die erste Schicht ist.
  • Beispiel 15 umfasst den Inhalt aus Beispiel 14, wobei die zweite Kontaktstruktur ferner eine dritte Schicht zwischen der ersten und zweiten Schicht umfasst, und die dritte Schicht ein Isolierungsmaterial umfasst.
  • Beispiel 16 umfasst den Inhalt aus einem der Beispiele 13 bis 15, wobei jede der zweiten Source-Region und der zweiten Drain-Region eine Germaniumkonzentration im Bereich von 0 bis 30 atomaren Prozent umfasst.
  • Beispiel 17 umfasst den Inhalt aus einem der Beispiele 13 bis 16, wobei der Halbleiterkörper ein Bulkkörper aus Germanium ist.
  • Beispiel 18 umfasst den Inhalt aus einem der Beispiele 1 bis 7, wobei ein Halbleiterkörper zwischen der zweiten Source-Region und der zweiten Drain-Region ein Gruppe-III-V-Halbleitermaterial umfasst und das zweite Material der zweiten Kontaktstruktur eines oder mehrere aus Germanium, Nickel, Gold, Platin und Titan umfasst.
  • Beispiel 19 umfasst den Inhalt aus Beispiel 18, wobei das zweite Material der zweiten Kontaktstruktur eine erste Schicht ist, wobei die zweite Kontaktstruktur ferner eine zweite Schicht umfasst, die eines oder mehrere aus Wolfram, Aluminium, Ruthenium, Kobalt und Kupfer umfasst, wobei die zweite Schicht dicker als die erste Schicht ist.
  • Beispiel 20 umfasst den Inhalt aus Beispiel 19, wobei die zweite Kontaktstruktur ferner eine dritte Schicht zwischen der ersten und zweiten Schicht umfasst und die dritte Schicht eines oder mehrere aus Tantal und Stickstoff umfasst.
  • Beispiel 21 umfasst den Inhalt aus einem der Beispiele 18 bis 20, wobei jede der zweiten Source-Region und der zweiten Drain-Region zwei oder mehrere aus Indium, Aluminium, Arsen, Phosphor, Gallium und Antimon umfasst.
  • Beispiel 22 umfasst den Inhalt eines der Beispiele 18 bis 21, wobei der Halbleiterkörper zwei oder mehrere aus Indium, Gallium, Arsen und Antimon umfasst.
  • Beispiel 23 umfasst den Inhalt aus einem der Beispiele 1 bis 7, wobei ein erster Halbleiterkörper zwischen der ersten Source-Region und der ersten Drain-Region ein erstes zweidimensionales Halbleitermaterial umfasst und wobei ein zweiter Halbleiterkörper zwischen der zweiten Source-Region und der zweiten Drain-Region ein zweites zweidimensionales Halbleitermaterial umfasst und die ersten und zweiten Materialien der ersten und zweiten Kontaktstrukturen jeweils eines oder mehrere aus Nickel, Titan, Gold, Silber, Aluminium, Scandium, Yttrium, Zirconium und Platin umfassen.
  • Beispiel 24 umfasst den Inhalt aus Beispiel 23, wobei das zweite Material der zweiten Kontaktstruktur eine erste Schicht ist, wobei die zweite Kontaktstruktur ferner eine zweite Schicht umfasst, die eines oder mehrere aus Wolfram, Aluminium, Ruthenium, Kobalt und Kupfer umfasst, wobei die zweite Schicht dicker als die erste Schicht ist.
  • Beispiel 25 umfasst den Inhalt aus Beispiel 24, wobei die zweite Kontaktstruktur ferner eine dritte Schicht zwischen der ersten und zweiten Schicht umfasst, und die dritte Schicht eines oder mehrere aus Tantal und Stickstoff umfasst.
  • Beispiel 26 umfasst den Inhalt aus einem der Beispiele 23 bis 25, wobei eines oder mehrere der ersten Source-Region, der ersten Drain-Region, der zweiten Source-Region, der zweiten Drain-Region, des ersten Halbleiterkörpers und des zweiten Halbleiterkörpers ein Übergangsmetalldichalkogenid umfassen.
  • Beispiel 27 umfasst den Inhalt aus einem der Beispiele 23 bis 26, wobei eines oder mehrere der ersten Source-Region, der ersten Drain-Region, der zweiten Source-Region, der zweiten Drain-Region, des ersten Halbleiterkörpers und des zweiten Halbleiterkörpers Graphen umfassen.
  • Beispiel 28 umfasst den Inhalt aus einem der Beispiele 1 bis 27, wobei die erste Kontaktstruktur einen Kurzschluss mit der zweiten Kontaktstruktur in der Nähe einer Oberkante der Isolierungsstruktur aufweist.
  • Beispiel 29 umfasst den Inhalt aus einem der Beispiele 1 bis 28, wobei der nichtplanare PMOS-Transistor eine erste Halbleiterfinne umfasst und der nichtplanare NMOS-Transistor eine zweite Halbleiterfinne umfasst, wobei die integrierte Schaltungsstruktur ferner Isolierungsmaterial umfasst, das die ersten und zweiten Halbleiterfinnen trennt und die Isolierungsstruktur sich von dem Isolierungsmaterial unterscheidet und sich zwischen den ersten und zweiten Kontaktstrukturen erstreckt.
  • Beispiel 30 umfasst den Inhalt aus Beispiel 29, wobei das Isolierungsmaterial ein Oxid ist und die Isolierungsstruktur ein Karbid oder Nitrid oder beide umfasst.
  • Beispiel 31 umfasst den Inhalt aus Beispiel 29 oder 30, wobei die Isolierungsstruktur eine metallhaltige Abdeckung auf einem Karbid- oder Nitridkörper umfasst.
  • Beispiel 32 umfasst eine integrierte Schaltung, umfassend: eine erste Halbleiterfinnenstruktur, eine zweite Halbleiterfinnenstruktur und ein Isolierungsmaterial zwischen den ersten und zweiten Halbleiterfinnenstrukturen; eine erste Gatestruktur an einem Abschnitt der ersten Halbleiterfinnenstruktur; eine erste Source-Region und eine erste Drain-Region, die jeweils eine p-Unreinheit umfassen, wobei der Abschnitt der ersten Halbleiterfinnenstruktur zwischen der ersten Source-Region und der ersten Drain-Region vorliegt; eine erste Kontaktstruktur an einer der ersten Source-Region oder der ersten Drain-Region, wobei die erste Kontaktstruktur ein erstes Material umfasst; eine zweite Gatestruktur an einem Abschnitt der zweiten Halbleiterfinnenstruktur; eine zweite Source-Region und eine zweite Drain-Region, die jeweils eine n-Unreinheit umfassen, wobei der Abschnitt der zweiten Halbleiterfinnenstruktur zwischen der zweiten Source-Region und der zweiten Drain-Region liegt; eine zweite Kontaktstruktur an einer der zweiten Source-Region oder der zweiten Drain-Region, wobei die zweite Kontaktstruktur ein zweites Material umfasst, das eine chemische Zusammensetzung aufweist, die sich von der des ersten Materials unterscheidet; und eine Isolierungswand zwischen den ersten und zweiten Kontaktstrukturen, wobei die Isolierungswand zumindest teilweise in dem Isolierungsmaterial vorliegt.
  • Beispiel 33 umfasst den Inhalt aus Beispiel 32, wobei der Abschnitt der ersten Halbleiterfinnenstruktur, der zwischen der ersten Source-Region und der ersten Drain-Region liegt, einen oder mehrere Nanodrähte oder Nanoribbons umfasst, und die erste Gatestruktur eine Gate-All-Around-Konfiguration aufweist.
  • Beispiel 34 umfasst den Inhalt aus Beispiel 32 oder 33, wobei der Abschnitt der zweiten Halbleiterfinnenstruktur, der zwischen der zweiten Source-Region und der zweiten Drain-Region liegt, einen oder mehrere Nanodrähte oder Nanoribbons umfasst, und die zweite Gatestruktur eine Gate-All-Around-Konfiguration aufweist.
  • Beispiel 35 umfasst den Inhalt aus einem der Beispiele 32 bis 34, wobei jede der ersten und zweiten Gatestrukturen eine Gateelektrode und ein Gatedielektrikum zwischen der Gateelektrode und dem entsprechenden Abschnitt der ersten oder zweiten Halbleiterfinnenstrukturen umfassen, wobei das Gatedielektrikum ein Dielektrikum mit hohem k-Wert umfasst.
  • Beispiel 36 umfasst den Inhalt aus Beispiel 35, wobei mindestens eine der Gateelektroden ein erstes Elektrodenmaterial und ein zweites Elektrodenmaterial umfasst, das von dem ersten Elektrodenmaterial getrennt ist.
  • Beispiel 37 umfasst den Inhalt aus einem der Beispiele 32 bis 36, wobei: der Abschnitt der ersten Halbleiterfinnenstruktur, der sich zwischen der ersten Source-Region und der ersten Drain-Region befindet, aus Germanium hergestellt ist und die erste Source-Region und die erste Drain-Region Germanium mit einer Konzentration von mehr als 50 atomaren Prozent umfasst, und das erste Material der ersten Kontaktstruktur eines oder mehrere aus Nickel, Platin, Kobalt, Titan und Stickstoff umfasst; und der Abschnitt der Halbleiterfinnenstruktur, der sich zwischen der zweiten Source-Region und der zweiten Drain-Region befindet, aus Germanium hergestellt ist, und die zweite Source-Region und die zweite Drain-Region Germanium mit einer Konzentration von weniger als 30 atomaren Prozent umfasst und das zweite Material der zweiten Kontaktstruktur eines oder mehrere aus Antimon, Indium, Arsen und Scandium umfasst.
  • Beispiel 38 umfasst den Inhalt aus Beispiel 37, wobei jedes aus dem ersten Material der ersten Kontaktstruktur und dem zweiten Material der zweiten Kontaktstruktur eine erste Schicht ist, wobei jede der ersten und zweiten Kontaktstrukturen ferner eine zweite Schicht umfasst, die eines oder mehrere aus Wolfram, Aluminium, Ruthenium, Kobalt und Kupfer umfasst, wobei die zweite Schicht dicker als die erste Schicht ist.
  • Beispiel 39 umfasst den Inhalt aus einem der Beispiele 32 bis 36, wobei: der Abschnitt der ersten Halbleiterfinnenstruktur, der sich zwischen der ersten Source-Region und der ersten Drain-Region befindet, aus Germanium hergestellt ist, und die erste Source-Region und die erste Drain-Region Germanium mit einer Konzentration von mehr als 50 atomaren Prozent umfassen, und das erste Material der ersten Kontaktstruktur eines oder mehrere aus Nickel, Platin, Kobalt, Titan und Stickstoff umfasst; und der Abschnitt der zweiten Halbleiterfinnenstruktur, der sich zwischen der zweiten Source-Region und der zweiten Drain-Region befindet, aus Germanium hergestellt ist, und die zweite Source-Region und die zweite Drain-Region ein erstes Gruppe-III-V-Halbleitermaterial umfassen und die zweite Source-Region und die zweite Drain-Region ein zweites Gruppe-III-V-Halbleitermaterial umfassen, das anders zusammengesetzt ist als das erste Gruppe-III-V-Halbleitermaterial, und das zweite Material der zweiten Kontaktstruktur eines oder mehrere aus Germanium, Nickel, Gold, Platin und Titan umfasst.
  • Beispiel 40 umfasst den Inhalt aus Beispiel 39, wobei jedes aus dem ersten Material der ersten Kontaktstruktur und dem zweiten Material der zweiten Kontaktstruktur eine erste Schicht ist, wobei jede der ersten und zweiten Kontaktstrukturen ferner eine zweite Schicht umfasst, die eines oder mehrere aus Wolfram, Aluminium, Ruthenium, Kobalt und Kupfer umfasst, wobei die zweite Schicht dicker als die erste Schicht ist.
  • Beispiel 41 umfasst den Inhalt aus Beispiel 39 oder 40, wobei jede der zweiten Source-Region und der zweiten Drain-Region zwei oder mehrere aus Indium, Aluminium, Arsen, Phosphor, Gallium und Antimon umfasst und die zweite Halbleiterfinnenstruktur zwei oder mehrere aus Indium, Gallium, Arsen und Antimon umfasst.
  • Beispiel 42 umfasst den Inhalt aus einem der Beispiele 32 bis 36, wobei: der Abschnitt der ersten Halbleiterfinnenstruktur, der sich zwischen der ersten Source-Region und der ersten Drain-Region befindet, aus Germanium hergestellt ist, und die erste Source-Region und die erste Drain-Region Germanium mit einer Konzentration von mehr als 50 atomaren Prozent umfassen, und das erste Material der ersten Kontaktstruktur eines oder mehrere aus Nickel, Platin, Kobalt, Titan und Stickstoff umfasst; und jedes aus der zweiten Source-Region, der zweiten Drain-Region und dem Abschnitt der zweiten Halbleiterfinnenstruktur, die sich zwischen der zweiten Source-Region und der zweiten Drain-Region befindet, ein oder mehrere zweidimensionale Halbleitermaterialien umfasst und das zweite Material der zweiten Kontaktstruktur eines oder mehrere aus Nickel, Titan, Gold, Silber, Aluminium, Scandium, Yttrium, Zirconium und Platin umfasst.
  • Beispiel 43 umfasst den Inhalt aus Beispiel 42, wobei jedes aus dem ersten Material der ersten Kontaktstruktur und dem zweiten Material der zweiten Kontaktstruktur eine erste Schicht ist, wobei jede der ersten und zweiten Kontaktstrukturen ferner eine zweite Schicht umfasst, die eines oder mehrere aus Wolfram, Aluminium, Ruthenium, Kobalt und Kupfer umfasst, wobei die zweite Schicht dicker als die erste Schicht ist.
  • Beispiel 44 umfasst den Inhalt aus einem der Beispiele 32 bis 36, wobei eines oder mehrere aus der ersten Source-Region, der ersten Drain-Region und dem Abschnitt der ersten Halbleiterfinnenstruktur, der sich zwischen der ersten Source-Region und der ersten Drain-Region befindet, sowie der zweiten Source-Region, der zweiten Drain-Region, und dem Abschnitt der zweiten Halbleiterfinnenstruktur, der sich zwischen der zweiten Source-Region und der zweiten Drain-Region befindet, ein oder mehrere zweidimensionale Halbleitermaterialien umfassen, und eines oder beide der ersten und zweiten Materialien der ersten bzw. zweiten Kontaktstrukturen eines oder mehrere aus Nickel, Titan, Gold, Silber, Aluminium, Scandium, Yttrium, Zirconium und Platin umfassen.
  • Beispiel 45 umfasst den Inhalt aus Beispiel 44, wobei jedes aus dem ersten Material der ersten Kontaktstruktur und dem zweiten Material der zweiten Kontaktstruktur eine erste Schicht ist, wobei jede der ersten und zweiten Kontaktstrukturen ferner eine zweite Schicht umfasst, die eines oder mehrere aus Wolfram, Aluminium, Ruthenium, Kobalt und Kupfer umfasst, wobei die zweite Schicht dicker als die erste Schicht ist.
  • Beispiel 46 umfasst den Inhalt aus einem der Beispiele 44 oder 45, wobei eines oder mehrere aus der ersten Source-Region, der ersten Drain-Region und dem Abschnitt der ersten Halbleiterfinnenstruktur, der sich zwischen der ersten Source-Region und der ersten Drain-Region befindet, sowie der zweiten Source-Region, der zweiten Drain-Region, und dem Abschnitt der zweiten Halbleiterfinnenstruktur, der sich zwischen der zweiten Source-Region und der zweiten Drain-Region befindet, ein Übergangsmetalldichalkogenid umfassen.
  • Beispiel 47 umfasst den Inhalt aus einem der Beispiele 44 bis 46, wobei eines oder mehrere aus der ersten Source-Region, der ersten Drain-Region und dem Abschnitt der ersten Halbleiterfinnenstruktur, der sich zwischen der ersten Source-Region und der ersten Drain-Region befindet, sowie der zweiten Source-Region, der zweiten Drain-Region, und dem Abschnitt der zweiten Halbleiterfinnenstruktur, der sich zwischen der zweiten Source-Region und der zweiten Drain-Region befindet, Graphen umfassen.
  • Beispiel 48 umfasst den Inhalt aus einem der Beispiele 32 bis 47, wobei die erste Kontaktstruktur einen Kurzschluss mit der zweiten Kontaktstruktur in der Nähe einer Oberkante der Isolierungswand aufweist.
  • Beispiel 49 umfasst den Inhalt aus einem der Beispiele 32 bis 48, wobei das Isolierungsmaterial ein Oxid ist und die Isolierungswand ein Karbid oder ein Nitrid umfasst.
  • Beispiel 50 umfasst den Inhalt aus Beispiel 49, wobei die Isolierungswand ferner eine metallhaltige Abdeckung an dem Karbid oder Nitrid umfasst.
  • Beispiel 51 ist ein Verfahren zum Bilden einer integrierten Schaltung, wobei das Verfahren umfasst: Bilden erster und zweiter Halbleiterfinnen; Bilden einer Isolierungsstruktur zwischen den ersten und zweiten Halbleiterfinnen, wobei die Isolierungsstruktur einen Körper eines ersten Isolierungsmaterials umfasst, in dem eine Isolierungswand gebildet ist, wobei die Isolierungswand einen Körper eines zweiten Isolierungsmaterials umfasst, das sich von dem ersten Isolierungsmaterial unterscheidet, wobei der Körper erste und zweite Seitenwände aufweist; Bilden einer NMOS-Transistorstruktur an der ersten Halbleiterfinne und einer PMOS-Transistorstruktur an der zweiten Halbleiterfinne, wobei jede der NMOS- und PMOS-Transistorstrukturen, eine Gatestruktur, eine Source-Region und eine Drain-Region umfasst; Ätzen eines ersten Kontakttrenches zum Offenlegen der Source-Region oder der Drain-Region einer der NMOS- und PMOS-Transistorstrukturen, wobei das Ätzen selektiv für die Isolierungswand ist, wobei das Ätzen ferner eine erste Seitenwand der Isolierungswand offenlegt; Bilden einer ersten Kontaktstruktur in dem ersten Kontakttrench an der Source-Region oder Drain-Region, die darin offengelegt ist, wobei die erste Kontaktstruktur mit der ersten Seitenwand der Isolierungswand in Kontakt steht; und Ätzen eines zweiten Kontakttrenches zum Offenlegen der Source-Region oder der Drain-Region der anderen der NMOS- und PMOS-Transistorstrukturen, wobei das Ätzen selektiv für die Isolierungswand ist, und das Ätzen ferner die zweite Seitenwand der Isolierungswand offenlegt; Bilden einer zweiten Kontaktstruktur in dem zweiten Kontakttrench an der Source-Region oder Drain-Region, die darin offengelegt ist, wobei die zweite Kontaktstruktur mit der zweiten Seitenwand der Isolierungswand in Kontakt steht.
  • Beispiel 52 umfasst den Inhalt aus Beispiel 51, wobei die erste Kontaktstruktur einen Kurzschluss mit der zweiten Kontaktstruktur in der Nähe einer Oberkante der Isolierungswand aufweist.
  • Beispiel 53 umfasst den Inhalt aus Beispiel 51, wobei die erste Kontaktstruktur elektrisch von der zweiten Kontaktstruktur durch die Isolierungswand und weiteres Isolierungsmaterial, das an eine Oberkante der Isolierungswand angrenzt, isoliert ist.
  • Beispiel 54 umfasst den Inhalt aus einem der Beispiele 51 bis 53, wobei das Bilden der ersten und zweiten Halbleiterfinnen eine erste Phase, in der Finnen, die nativ aus einem darunterliegenden Substrat sind, gebildet werden, und eine zweite Phase, in der mindestens einige der nativen Finnen mindestens teilweise durch einen Finnenätzprozess entfernt werden, der einen Trench hinterlässt, in dem ein Halbleitermaterial, das sich von dem darunterliegenden Substrat unterscheidet, abgeschieden wird, um dadurch Ersatzfinnen zu bilden, umfasst.
  • Beispiel 55 umfasst den Inhalt aus Beispiel 54, wobei das Bilden der Isolierungsstruktur zwischen den ersten und zweiten Phasen auftritt.
  • Die obige Beschreibung der beispielhaften Ausführungsformen dieser Offenbarung wurde zum Zweck der Illustration und Beschreibung bereitgestellt. Sie ist nicht vorgesehen, abschließend zu sein oder diese Offenbarung auf die genauen offenbarten Formen einzuschränken. Zahlreiche Modifikationen und Variationen sind mit Blick auf diese Offenbarung möglich. Es ist vorgesehen, dass der Umfang dieser Offenbarung nicht durch diese ausführliche Beschreibung eingeschränkt wird, sondern durch die beiliegenden Ansprüche.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 9728464 [0026]
    • US 9812524 [0026]

Claims (26)

  1. Beansprucht wird:
  2. Integrierte Schaltungsstruktur, umfassend: einen nichtplanaren PMOS-Transistor, der eine erste Source-Region und eine erste Drain-Region umfasst, und eine erste Kontaktstruktur an einer der ersten Source-Region oder der ersten Drain-Region, wobei die erste Kontaktstruktur ein erstes Material umfasst; einen nichtplanaren NMOS-Transistor, der eine zweite Source-Region und eine zweite Drain-Region umfasst, und eine zweite Kontaktstruktur an einer der zweiten Source-Region oder Drain-Region, wobei die zweite Kontaktstruktur ein zweites Material umfasst, das eine chemische Zusammensetzung aufweist, die sich von der des ersten Materials unterscheidet; und eine Isolierungsstruktur zwischen den nichtplanaren PMOS- und NMOS-Transistoren, die die ersten und zweiten Source-Regionen oder die ersten und zweiten Drain-Regionen physisch trennt.
  3. Integrierte Schaltungsstruktur nach Anspruch 1, wobei: der nichtplanare PMOS-Transistor ferner einen ersten Körper aus Halbleitermaterial zwischen der ersten Source-Region und der ersten Drain-Region und eine erste Gatestruktur an mehreren Seiten des ersten Körpers umfasst; und der nichtplanare NMOS-Transistor ferner einen zweiten Körper aus Halbleitermaterial zwischen der zweiten Source-Region und der zweiten Drain-Region und eine zweite Gatestruktur an mehreren Seiten des zweiten Körpers aus Halbleitermaterial umfasst; wobei jede der ersten und zweiten Gatestrukturen eine Gateelektrode und ein Gatedielektrikum zwischen der Gateelektrode und der entsprechenden Finne umfasst, wobei das Gatedielektrikum ein Dielektrikum mit hohem k-Wert umfasst.
  4. Integrierte Schaltungsstruktur nach Anspruch 1, wobei die erste Source-Region, die erste Drain-Region und ein Halbleiterkörper zwischen der ersten Source-Region und der ersten Drain-Region jeweils Germanium mit einer Konzentration von über 50 atomaren Prozent umfassen, und das erste Material der ersten Kontaktstruktur eines oder mehrere aus Nickel, Platin, Kobalt, Titan und Stickstoff umfasst.
  5. Integrierte Schaltungsstruktur nach Anspruch 3, wobei das erste Material der ersten Kontaktstruktur eine erste Schicht ist, wobei die erste Kontaktstruktur ferner eine zweite Schicht umfasst, die eines oder mehrere aus Wolfram, Aluminium, Ruthenium, Kobalt und Kupfer umfasst, wobei die zweite Schicht dicker als die erste Schicht ist.
  6. Integrierte Schaltungsstruktur nach Anspruch 3, wobei der Halbleiterkörper ein Bulkkörper aus Germanium ist und die erste Source-Region und die erste Drain-Region Germanium und Silizium umfassen.
  7. Integrierte Schaltungsstruktur nach Anspruch 1, wobei ein Halbleiterkörper zwischen der zweiten Source-Region und der zweiten Drain-Region Germanium mit einer Konzentration von mehr als 50 atomaren Prozent umfasst und das zweite Material der zweiten Kontaktstruktur eines oder mehrere aus Antimon, Indium, Arsen und Scandium umfasst.
  8. Integrierte Schaltungsstruktur nach Anspruch 6, wobei das zweite Material der zweiten Kontaktstruktur eine erste Schicht ist, wobei die zweite Kontaktstruktur ferner eine zweite Schicht umfasst, die eines oder mehrere aus Wolfram, Aluminium, Ruthenium, Kobalt und Kupfer umfasst, wobei die zweite Schicht dicker als die erste Schicht ist.
  9. Integrierte Schaltungsstruktur nach Anspruch 7, wobei die zweite Kontaktstruktur ferner eine dritte Schicht zwischen der ersten und zweiten Schicht umfasst, und die dritte Schicht ein Isolierungsmaterial umfasst.
  10. Integrierte Schaltungsstruktur nach Anspruch 6, wobei jede der zweiten Source-Region und der zweiten Drain-Region eine Germaniumkonzentration im Bereich von 0 bis 30 atomaren Prozent umfasst.
  11. Integrierte Schaltungsstruktur nach Anspruch 6, wobei der Halbleiterkörper ein Bulkkörper aus Germanium ist.
  12. Integrierte Schaltungsstruktur nach Anspruch 1, wobei ein Halbleiterkörper zwischen der zweiten Source-Region und der zweiten Drain-Region ein Gruppe-III-V-Halbleitermaterial umfasst und das zweite Material der zweiten Kontaktstruktur eines oder mehrere aus Germanium, Nickel, Gold, Platin und Titan umfasst.
  13. Integrierte Schaltungsstruktur nach Anspruch 11, wobei das zweite Material der zweiten Kontaktstruktur eine erste Schicht ist, wobei die zweite Kontaktstruktur ferner eine zweite Schicht umfasst, die eines oder mehrere aus Wolfram, Aluminium, Ruthenium, Kobalt und Kupfer umfasst, wobei die zweite Schicht dicker als die erste Schicht ist.
  14. Integrierte Schaltungsstruktur nach Anspruch 11, wobei jede der zweiten Source-Region und der zweiten Drain-Region zwei oder mehrere aus Indium, Aluminium, Arsen, Phosphor, Gallium und Antimon umfasst und wobei der Halbleiterkörper zwei oder mehrere aus Indium, Gallium, Arsen und Antimon umfasst.
  15. Integrierte Schaltungsstruktur nach Anspruch 1, wobei ein erster Halbleiterkörper zwischen der ersten Source-Region und der ersten Drain-Region ein erstes zweidimensionales Halbleitermaterial umfasst und wobei ein zweiter Halbleiterkörper zwischen der zweiten Source-Region und der zweiten Drain-Region ein zweites zweidimensionales Halbleitermaterial umfasst und die ersten und zweiten Materialien der ersten und zweiten Kontaktstrukturen jeweils eines oder mehrere aus Nickel, Titan, Gold, Silber, Aluminium, Scandium, Yttrium, Zirconium und Platin umfassen.
  16. Integrierte Schaltungsstruktur nach Anspruch 14, wobei das zweite Material der zweiten Kontaktstruktur eine erste Schicht ist, wobei die zweite Kontaktstruktur ferner eine zweite Schicht umfasst, die eines oder mehrere aus Wolfram, Aluminium, Ruthenium, Kobalt und Kupfer umfasst, wobei die zweite Schicht dicker als die erste Schicht ist.
  17. Integrierte Schaltungsstruktur nach Anspruch 14, wobei eines oder mehrere der ersten Source-Region, der ersten Drain-Region, der zweiten Source-Region, der zweiten Drain-Region, des ersten Halbleiterkörpers und des zweiten Halbleiterkörpers ein Übergangsmetalldichalkogenid umfassen.
  18. Integrierte Schaltungsstruktur nach Anspruch 14, wobei eines oder mehrere der ersten Source-Region, der ersten Drain-Region, der zweiten Source-Region, der zweiten Drain-Region, des ersten Halbleiterkörpers und des zweiten Halbleiterkörpers Graphen umfassen.
  19. Integrierte Schaltungsstruktur nach einem der Ansprüche 1 bis 17, wobei die erste Kontaktstruktur einen Kurzschluss mit der zweiten Kontaktstruktur in der Nähe einer Oberkante der Isolierungsstruktur aufweist.
  20. Integrierte Schaltung, umfassend: eine erste Halbleiterfinnenstruktur, eine zweite Halbleiterfinnenstruktur und ein Isolierungsmaterial zwischen den ersten und zweiten Halbleiterfinnenstrukturen; eine erste Gatestruktur an einem Abschnitt der ersten Halbleiterfinnenstruktur; eine erste Source-Region und eine erste Drain-Region, die jeweils eine p-Verunreinigung umfassen, wobei der Abschnitt der ersten Halbleiterfinnenstruktur zwischen der ersten Source-Region und der ersten Drain-Region liegt; eine erste Kontaktstruktur an einer der ersten Source-Region oder der ersten Drain-Region, wobei die erste Kontaktstruktur ein erstes Material umfasst; eine zweite Gatestruktur an einem Abschnitt der zweiten Halbleiterfinnenstruktur; eine zweite Source-Region und eine zweite Drain-Region, die jeweils eine n-Verunreinigung umfassen, wobei der Abschnitt der zweiten Halbleiterfinnenstruktur zwischen der zweiten Source-Region und der zweiten Drain-Region liegt; eine zweite Kontaktstruktur an einer der zweiten Source-Region oder der zweiten Drain-Region, wobei die zweite Kontaktstruktur ein zweites Material umfasst, das eine chemische Zusammensetzung aufweist, die sich von der des ersten Materials unterscheidet; und eine Isolierungswand zwischen den ersten und zweiten Kontaktstrukturen, wobei die Isolierungswand zumindest teilweise in dem Isolierungsmaterial vorliegt.
  21. Integrierte Schaltung nach Anspruch 19, wobei: der Abschnitt der ersten Halbleiterfinnenstruktur, der sich zwischen der ersten Source-Region und der ersten Drain-Region befindet, aus Germanium hergestellt ist, und die erste Source-Region und die erste Drain-Region Germanium mit einer Konzentration von mehr als 50 atomaren Prozent umfassen, und das erste Material der ersten Kontaktstruktur eines oder mehrere aus Nickel, Platin, Kobalt, Titan und Stickstoff umfasst; und der Abschnitt der zweiten Halbleiterfinnenstruktur, der sich zwischen der zweiten Source-Region und der zweiten Drain-Region befindet, aus Germanium hergestellt ist und die zweite Source-Region und die zweite Drain-Region Germanium mit einer Konzentration von weniger als 30 atomaren Prozent umfasst und das zweite Material der zweiten Kontaktstruktur eines oder mehrere aus Antimon, Indium, Arsen und Scandium umfasst.
  22. Integrierte Schaltung nach Anspruch 19, wobei: der Abschnitt der ersten Halbleiterfinnenstruktur, der sich zwischen der ersten Source-Region und der ersten Drain-Region befindet, aus Germanium hergestellt ist, und die erste Source-Region und die erste Drain-Region Germanium mit einer Konzentration von mehr als 50 atomaren Prozent umfassen, und das erste Material der ersten Kontaktstruktur eines oder mehrere aus Nickel, Platin, Kobalt, Titan und Stickstoff umfasst; und der Abschnitt der zweiten Halbleiterfinnenstruktur, der sich zwischen der zweiten Source-Region und der zweiten Drain-Region befindet, ein erstes Gruppe-III-V-Halbleitermaterial umfasst, und die zweite Source-Region und die zweite Drain-Region ein zweites Gruppe-III-V-Halbleitermaterial umfassen, das anders zusammengesetzt ist als das erste Gruppe-III-V-Halbleitermaterial, und das zweite Material der zweiten Kontaktstruktur eines oder mehrere aus Germanium, Nickel, Gold, Platin und Titan umfasst.
  23. Integrierte Schaltung nach Anspruch 19, wobei: der Abschnitt der ersten Halbleiterfinnenstruktur, der sich zwischen der ersten Source-Region und der ersten Drain-Region befindet, aus Germanium hergestellt ist, und die erste Source-Region und die erste Drain-Region Germanium mit einer Konzentration von mehr als 50 atomaren Prozent umfassen, und das erste Material der ersten Kontaktstruktur eines oder mehrere aus Nickel, Platin, Kobalt, Titan und Stickstoff umfasst; und jedes aus der zweiten Source-Region, der zweiten Drain-Region und dem Abschnitt der zweiten Halbleiterfinnenstruktur, der sich zwischen der zweiten Source-Region und der zweiten Drain-Region befindet, ein oder mehrere zweidimensionale Halbleitermaterialien umfasst, und das zweite Material der zweiten Kontaktstruktur eines oder mehrere aus Nickel, Titan, Gold, Silber, Aluminium, Scandium, Yttrium, Zirconium und Platin umfasst.
  24. Integrierte Schaltung nach Anspruch 19, wobei eines oder mehrere aus der ersten Source-Region, der ersten Drain-Region und dem Abschnitt der ersten Halbleiterfinnenstruktur, der sich zwischen der ersten Source-Region und der ersten Drain-Region befindet, sowie der zweiten Source-Region, der zweiten Drain-Region, und dem Abschnitt der zweiten Halbleiterfinnenstruktur, der sich zwischen der zweiten Source-Region und der zweiten Drain-Region befindet, ein oder mehrere zweidimensionale Halbleitermaterialien umfasst, und eines oder beide der ersten und zweiten Materialien der ersten bzw. zweiten Kontaktstrukturen eines oder mehrere aus Nickel, Titan, Gold, Silber, Aluminium, Scandium, Yttrium, Zirconium und Platin umfasst.
  25. Integrierte Schaltung nach einem der Ansprüche 19 bis 23, wobei die erste Kontaktstruktur einen Kurzschluss mit der zweiten Kontaktstruktur in der Nähe einer Oberkante der Isolierungswand aufweist.
  26. Integrierte Schaltung nach einem der Ansprüche 19 bis 23, wobei das Isolierungsmaterial ein Oxid ist und die Isolierungswand ein Karbid oder ein Nitrid und eine metallhaltige Abdeckung auf dem Karbid oder Nitrid umfasst.
DE112017008046.0T 2017-12-28 2017-12-28 Pmos- und nmos-kontakte in einem gemeinsamen trench Pending DE112017008046T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2017/068661 WO2019132910A1 (en) 2017-12-28 2017-12-28 Pmos and nmos contacts in common trench

Publications (1)

Publication Number Publication Date
DE112017008046T5 true DE112017008046T5 (de) 2020-06-18

Family

ID=67064045

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017008046.0T Pending DE112017008046T5 (de) 2017-12-28 2017-12-28 Pmos- und nmos-kontakte in einem gemeinsamen trench

Country Status (3)

Country Link
US (1) US11296079B2 (de)
DE (1) DE112017008046T5 (de)
WO (1) WO2019132910A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11967629B2 (en) * 2018-06-22 2024-04-23 Kansas State University Research Foundation Low noise and high-performance field effect transistors of 2-dimensional materials and methods to fabricate the same
US11195753B2 (en) * 2018-09-18 2021-12-07 International Business Machines Corporation Tiered-profile contact for semiconductor
US11121036B2 (en) * 2018-10-16 2021-09-14 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-gate device and related methods
KR102664157B1 (ko) * 2018-12-03 2024-05-07 엘지디스플레이 주식회사 투명표시장치
US11195746B2 (en) * 2020-01-13 2021-12-07 International Business Machines Corporation Nanosheet transistor with self-aligned dielectric pillar
US11799019B2 (en) * 2020-02-27 2023-10-24 Taiwan Semiconductor Manufacturing Co., Ltd. Gate isolation feature and manufacturing method thereof
US20230197825A1 (en) * 2021-12-17 2023-06-22 Intel Corporation Contacts with interface fermi level tuning layers
US20230317788A1 (en) * 2022-03-31 2023-10-05 Intel Corporation Integrated circuit structures with full-wrap contact structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9728464B2 (en) 2012-07-27 2017-08-08 Intel Corporation Self-aligned 3-D epitaxial structures for MOS device fabrication
US9812524B2 (en) 2011-12-23 2017-11-07 Intel Corporation Nanowire transistor devices and forming techniques

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7732859B2 (en) * 2007-07-16 2010-06-08 International Business Machines Corporation Graphene-based transistor
JP4966153B2 (ja) * 2007-10-05 2012-07-04 株式会社東芝 電界効果トランジスタおよびその製造方法
US20110147840A1 (en) 2009-12-23 2011-06-23 Cea Stephen M Wrap-around contacts for finfet and tri-gate devices
EP2701198A3 (de) * 2012-08-24 2017-06-28 Imec Vorrichtung mit verspannter Schicht für Quantentopfeinschluss und Verfahren zur Herstellung davon
US20140091279A1 (en) * 2012-09-28 2014-04-03 Jessica S. Kachian Non-planar semiconductor device having germanium-based active region with release etch-passivation surface
KR102049774B1 (ko) * 2013-01-24 2019-11-28 삼성전자 주식회사 반도체 장치 및 그 제조 방법
CN106415800B (zh) 2013-12-19 2020-04-14 英特尔公司 自对准栅极边缘和局部互连件及其制造方法
US9177805B2 (en) * 2014-01-28 2015-11-03 GlobalFoundries, Inc. Integrated circuits with metal-insulator-semiconductor (MIS) contact structures and methods for fabricating same
US9362285B2 (en) * 2014-10-02 2016-06-07 International Business Machines Corporation Structure and method to increase contact area in unmerged EPI integration for CMOS FinFETs
US10269791B2 (en) * 2015-03-16 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Field-effect transistors having transition metal dichalcogenide channels and methods of manufacture
EP3314644B1 (de) 2015-06-24 2023-12-20 Intel Corporation Ersatzkanalätzung für hochwertige schnittstelle
US9607838B1 (en) * 2015-09-18 2017-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Enhanced channel strain to reduce contact resistance in NMOS FET devices
US11088033B2 (en) * 2016-09-08 2021-08-10 International Business Machines Corporation Low resistance source-drain contacts using high temperature silicides
US10943830B2 (en) * 2017-08-30 2021-03-09 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned structure for semiconductor devices
JP7135001B2 (ja) 2017-12-20 2022-09-12 株式会社エンビジョンＡｅｓｃジャパン 電池

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9812524B2 (en) 2011-12-23 2017-11-07 Intel Corporation Nanowire transistor devices and forming techniques
US9728464B2 (en) 2012-07-27 2017-08-08 Intel Corporation Self-aligned 3-D epitaxial structures for MOS device fabrication

Also Published As

Publication number Publication date
US20200303373A1 (en) 2020-09-24
US11296079B2 (en) 2022-04-05
WO2019132910A1 (en) 2019-07-04

Similar Documents

Publication Publication Date Title
DE102017114427B4 (de) Verfahren zur Herstellung von Trennelementen für Halbleiterstrukturen
DE102020103710A1 (de) Rückseitenkontakte für Halbleitervorrichtungen
DE112017008046T5 (de) Pmos- und nmos-kontakte in einem gemeinsamen trench
DE112011105972B4 (de) III-V Schichten für N-Typ- und P-Typ-MOS-Source/Drain-Kontakte
DE102019121928A1 (de) Gestapelte nanodrahttransistorstruktur mit unterschiedlichen kanalgeometrien zur belastung
DE112011105996B4 (de) Halbleiterbauelement mit einem verengten Halbleiterkörper
DE112016007299T5 (de) Rückseiten-source/drain-austausch für halbleiterbauelemente mit metallisierung auf beiden seiten
DE112016007104T5 (de) Dual-finne-endkappe für selbstjustierte (sage) architekturen
DE102020105121A1 (de) Integrierte gate-all-around-schaltungsstrukturen mit germanium-nanodraht-kanalstrukturen
DE102016100049A1 (de) Verfahren und Struktur für Halbleitermid-End-Of-Line- (MEOL) -Prozess
DE102017127554B3 (de) Halbleiterfabrikationsverfahren mit Vermeidung von Gatehöhenverlust in Planarisierungsprozessen
DE102015108837B4 (de) Verfahren zur Herstellung eines FinFET und FinFET-Struktur
DE102020111602B4 (de) Mehr-gate-vorrichtungen und gate-strukturierungsprozess dafür
DE102019118385A1 (de) Halbleitervorrichtung und Verfahren
DE102019116328B4 (de) Halbleiterbauelement und verfahren
DE102019108021A1 (de) Wrap-Around-Kontaktstrukturen für Halbleiterfinnen
DE102020114875B4 (de) Finfet-vorrichtung und verfahren
DE112017007838T5 (de) Transistoren mit kanal- und unterkanalregionen mit unterschiedlichen zusammensetzungen und abmessungen
DE112017008312T5 (de) Heterogene ge/iii-v-cmos-transistorstrukturen
DE102021121273A1 (de) Herstellung von gate-all-around-integrierte-schaltung-strukturen mit vor-abstandshalter-abscheidung-geschnittenen gates
DE112013007051T5 (de) CMOS-kompatible Polyzid-Sicherungsstruktur und Verfahren zum Herstellen selbiger
DE102020134411A1 (de) Integrierte gate-all-around-strukturen mit germaniumdotierten nanoband-kanalstrukturen
DE102020103536A1 (de) Logikschaltung mit Indiumnitrid-Quantenwanne
DE112016007366T5 (de) Halbleitervorrichtung, die finnenendspannungsinduzierende merkmale aufweist
DE112017007829T5 (de) Source/drain-diffusionsbarriere für germanium-nmos-transistoren