DE102020111597A1 - Vertikale transistoren für ultradichte logik- und speicheranwendungen - Google Patents

Vertikale transistoren für ultradichte logik- und speicheranwendungen Download PDF

Info

Publication number
DE102020111597A1
DE102020111597A1 DE102020111597.0A DE102020111597A DE102020111597A1 DE 102020111597 A1 DE102020111597 A1 DE 102020111597A1 DE 102020111597 A DE102020111597 A DE 102020111597A DE 102020111597 A1 DE102020111597 A1 DE 102020111597A1
Authority
DE
Germany
Prior art keywords
gate
metallization
gate electrode
drain
stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020111597.0A
Other languages
English (en)
Inventor
Nazila HARATIPOUR
I-Cheng Tung
Abhishek A. Sharma
Arnab Sen Gupta
Van Le
Matthew V. Metz
Jack Kavalieros
Tahir Ghani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102020111597A1 publication Critical patent/DE102020111597A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Eine vertikale Transistorstruktur beinhaltet einen Materialstapel mit einem Source-Material, einem Drain-Material und einem Kanalmaterial dazwischen. Die vertikale Transistorstruktur beinhaltet ferner eine Gate-Elektrode angrenzend an eine Seitenwand des Stapels, wobei die Seitenwand das Kanalmaterial und wenigstens eine partielle Dicke sowohl des Source-Materials als auch des Drain-Materials beinhaltet. Ein Gate-Dielektrikum ist zwischen der Seitenwand des Stapels und der Gate-Elektrode vorhanden. Die vertikale Transistorstruktur beinhaltet ferner eine erste Metallisierung über einem ersten Bereich des Stapels oberhalb der Gate-Dielektrikum-Schicht und in Kontakt mit der Gate-Elektrode auf einer Seitenwand des Stapels. Eine zweite Metallisierung grenzt an die erste Metallisierung an, wobei die zweite Metallisierung sich über einem zweiten Bereich des Stapels und in Kontakt mit dem Source-Material oder dem Drain-Material befindet.

Description

  • HINTERGRUND
  • Hochleistungstransistoren können andere Materialien als Silicium für den Kanal nutzen. Solche Transistoren können Beschränkungen zum Reduzieren eines Widerstands zwischen Drain und Gate zum Beispiel während des Betriebs aufweisen.
  • Daher gibt es einen andauernden Bedarf an Transistoren mit reduziertem Aus-Zustand-Strom und erhöhten Ansteuerungsstrom in dem Ein-Zustand. Die vorliegenden Verbesserungen werden in Hinblick auf diese und andere Überlegungen benötigt. Solche Verbesserungen können in dem Maße notwendig werden, wie sich der Wunsch nach einer verbesserten Transistorleistungsfähigkeit weiter verbreitet.
  • Figurenliste
  • Das hier beschriebene Material ist in den beiliegenden Figuren beispielhaft und nicht beschränkend veranschaulicht. Aus Gründen der Einfachheit und Klarheit der Veranschaulichung sind Elemente, die in den Figuren veranschaulicht sind, nicht notwendigerweise maßstabsgetreu gezeichnet. Zum Beispiel können die Abmessungen mancher Elemente relativ zu anderen Elementen aus Klarheitsgründen übertrieben sein. Außerdem können zur klareren Erörterung verschiedene physische Merkmale in ihren vereinfachten „idealen“ Formen und Geometrien repräsentiert werden, aber es versteht sich trotzdem, dass praktische Implementierungen die veranschaulichten Ideale möglicherweise nur annähern. Zum Beispiel können glatte Oberflächen und quadratische Schnittbereiche unter Missachtung einer endlichen Rauigkeit, abgerundeter Ecken und nichtperfekter Winkelschnittbereiche gezeichnet sein, die für Strukturen charakteristisch sind, die durch Nanofertigungstechniken gebildet werden. Ferner wurden, wo es als angebracht angesehen wird, Bezugskennzeichnungen zwischen den Figuren wiederholt, um entsprechende oder analoge Elemente anzuzeigen.
    • 1A veranschaulicht eine isometrische Ansicht eines vertikalen Transistors, der ein Surround-Gate und einen Kanal einschließlich eines amorphen oder polykristallinen Materials beinhaltet, gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 1B veranschaulicht eine Draufsicht der Struktur aus 1A.
    • 1C veranschaulicht eine Querschnittsansicht entlang einer Longitudinalachse des vertikalen Transistors.
    • 1D veranschaulicht eine Querschnittsansicht entlang einer Achse senkrecht zu der Longitudinalachse des vertikalen Transistors.
    • 1E veranschaulicht eine Querschnittsansicht eines Drain-Kontakts des vertikalen Transistors in einer Richtung senkrecht zu der Longitudinalachse des vertikalen Transistors.
    • 2 veranschaulicht ein Flussdiagramm eines Verfahrens zum Fertigen eines vertikalen Transistors mit einem oder mehreren in 1A-IE veranschaulichten Merkmalen gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 3A veranschaulicht eine Querschnittsansicht anschließend an die Bildung eines Materialschichtstapels auf einem Substrat und anschließend an die Bildung einer Maske auf dem Materialschichtstapel gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 3B veranschaulicht eine Querschnittsansicht der Struktur in 3A anschließend an die Strukturierung des Materialschichtstapels, um einen Block zu bilden, und anschließend an die Bildung einer Gate-Dielektrikum-Schicht auf dem Block und auf dem Substrat.
    • 3C veranschaulicht die Struktur aus 3B anschließend an den Prozess einer flächendeckenden Abscheidung einer Gate-Elektrode-Schicht auf allen freigelegten Oberflächen der Gate-Dielektrikum-Schicht.
    • 4A veranschaulicht eine isometrische Ansicht der Struktur in 3A anschließend an die Strukturierung der Gate-Elektrode-Schicht, um eine Gate-Elektrode angrenzend an die Gate-Dielektrikum-Schicht zu bilden, gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 4B veranschaulicht eine Querschnittsansicht durch eine Ebene entlang der Linie C-C' in 4A, die eine Gate-Elektrode mit einer im Wesentlichen planaren obersten Oberfläche darstellt.
    • 4C veranschaulicht eine Querschnittsansicht, die eine Gate-Elektrode mit einer sich graduell verjüngenden obersten Oberfläche darstellt.
    • 5A veranschaulicht die Struktur aus 4B anschließend an die Bildung eines ersten dielektrischen Materials auf der Gate-Dielektrikum-Schicht und auf der Gate-Elektrode.
    • 5B veranschaulicht die Struktur aus 5A anschließend an den Prozess einer Planarisierung des ersten dielektrischen Materials.
    • 6A veranschaulicht eine isometrische Ansicht der Struktur in 5B anschließend an die Bildung einer dielektrischen Hartmaske auf dem ersten dielektrischen Material und anschließend an die Bildung einer Maske auf der dielektrischen Hartmaske.
    • 6B veranschaulicht eine Querschnittsansicht entlang einer Longitudinalachse (Linie A-A') in 6A.
    • 6C veranschaulicht eine Querschnittsansicht entlang einer Achse (Linie B-B') orthogonal zu der Longitudinalachse in 6A.
    • 7A veranschaulicht eine isometrische Ansicht der Struktur in 6A anschließend an den Prozess des Ätzens der ersten dielektrischen Hartmaske und von Teilen des ersten dielektrischen Materials, um Teile der Gate-Elektrode und der Gate-Dielektrikum-Schicht freizulegen.
    • 7B veranschaulicht eine Querschnittsansicht entlang einer Longitudinalachse (Linie A-A') in 7A.
    • 7C veranschaulicht eine Querschnittsansicht entlang einer Achse (Linie B-B') orthogonal zu der Longitudinalachse in 7A.
    • 8A veranschaulicht eine isometrische Ansicht der Struktur in 7A anschließend an den Prozess des Abscheidens eines Gate-Kontakt-Materials auf Teilen der Gate-Elektrode und der Gate-Dielektrikum-Schicht.
    • 8B veranschaulicht eine Querschnittsansicht entlang einer Longitudinalachse (Linie A-A') in 8A.
    • 8C veranschaulicht eine Querschnittsansicht entlang einer Achse (Linie B-B') orthogonal zu der Longitudinalachse in 8A.
    • 9A veranschaulicht eine isometrische Ansicht der Struktur in 8A anschließend an den Prozess einer Abscheidung eines zweiten dielektrischen Materials und der Bildung einer Hartmaske, um ein Paar von Öffnungen für Drain-Kontakte zu definieren.
    • 9B veranschaulicht eine Querschnittsansicht entlang einer Longitudinalachse (Linie A-A') in 9A.
    • 9C veranschaulicht eine Querschnittsansicht entlang einer Linie C-C' orthogonal zu der Longitudinalachse in 9A.
    • 10A veranschaulicht eine isometrische Ansicht der Struktur in 9A anschließend an den Prozess des Ätzens des zweiten dielektrischen Materials und von Teilen des Blocks durch die Hartmaske, um ein Paar von Öffnungen für Drain-Kontakte zu bilden.
    • 10B veranschaulicht eine Querschnittsansicht entlang einer Longitudinalachse (Linie A-A') in 10A.
    • 11A veranschaulicht eine isometrische Ansicht der Struktur in 10A anschließend an den Prozess des Abscheidens eines Drain-Kontakt-Materials in dem Paar von Öffnungen und einer Planarisierung des Drain-Kontakt-Materials.
    • 11B veranschaulicht eine Querschnittsansicht entlang einer Longitudinalachse (Linie A-A') in 11A.
    • 11C ist eine vergrößerte Querschnittsrepräsentation eines Teils der Struktur in 11B, wobei ein Gate-Dielektrikum-Schicht-Teil oberhalb der Ebene der obersten Drain-Material-Oberfläche liegt.
    • 12A veranschaulicht eine isometrische Ansicht der Struktur in 12A anschließend an den Prozess des Ätzens einer Öffnung in dem zweiten dielektrischen Material oberhalb eines Teils des Gate-Kontakts, um eine Öffnung für eine Gate-Zwischenverbindung zu bilden.
    • 12B veranschaulicht eine Querschnittsansicht entlang einer Longitudinalachse (Linie A-A') in 12A.
    • 13A veranschaulicht eine isometrische Ansicht der Struktur in 12A anschließend an den Prozess des Abscheidens eines leitfähigen Materials in der Öffnung für die Gate-Zwischenverbindung und einer Planarisierung des leitfähigen Materials.
    • 13B veranschaulicht eine Querschnittsansicht entlang einer Longitudinalachse (Linie A-A') in 13A.
    • 14 veranschaulicht eine Querschnittsansicht eines Siliciumtransistors auf einer ersten Ebene, der mit einem vertikalen Transistor auf einer zweiten Ebene oberhalb der ersten Ebene integriert ist.
    • 15 veranschaulicht eine Rechenvorrichtung gemäß Ausführungsformen der vorliegenden Offenbarung.
    • 16 veranschaulicht eine Integrierter-Schaltkreis(IC)-Struktur, die eine oder mehrere Ausführungsformen der vorliegenden Offenbarung beinhaltet.
  • BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Ein vertikaler Transistor für ultradichte Logik- und Speicheranwendungen und Verfahren zur Fertigung sind beschrieben. In der folgenden Beschreibung werden zahlreiche spezielle Einzelheiten, wie etwa strukturelle Schemata und ausführliche Fertigungsverfahren, dargelegt, um ein umfassendes Verständnis von Ausführungsformen der vorliegenden Offenbarung zu vermitteln. Es wird für einen Fachmann ersichtlich sein, dass Ausführungsformen der vorliegenden Offenbarung ohne diese speziellen Einzelheiten umgesetzt werden können. In anderen Fällen werden allgemein bekannte Merkmale, wie etwa Transistoroperationen und Schaltoperationen, die mit einem eingebetteten Speicher assoziiert sind, weniger ausführlich beschrieben, um die Ausführungsformen der vorliegenden Offenbarung nicht unnötig zu verschleiern. Außerdem versteht es sich, dass die verschiedenen Ausführungsformen, die in den Figuren gezeigt sind, veranschaulichende Repräsentationen sind und nicht notwendigerweise maßstabsgetreu gezeichnet sind.
  • In manchen Fällen sind in der folgenden Beschreibung wohlbekannte Verfahren und Vorrichtungen in Blockdiagrammform anstatt in allen Einzelheiten gezeigt, um zu vermeiden, dass die vorliegende Offenbarung unklar gemacht wird. Durch diese Beschreibung hindurch bedeutet eine Bezugnahme auf „eine Ausführungsform“ oder „eine Implementierung“ oder „irgendwelche Implementierungen“, dass ein bestimmtes Merkmal, eine bestimmte Struktur, eine bestimmte Funktion oder eine bestimmte Charakteristik, das bzw. die in Verbindung mit der Ausführungsform beschrieben wird, in wenigstens einer Ausführungsform dieser Offenbarung enthalten ist. Somit beziehen sich die Erscheinungen der Phrase „bei einer Ausführungsform“ oder „irgendwelchen Ausführungsformen“ an verschiedenen Stellen durch diese Spezifikation hindurch nicht notwendigerweise auf dieselbe Ausführungsform der Offenbarung. Darüber hinaus können die bestimmten Merkmale, Strukturen, Funktionen oder Charakteristiken in einer oder mehreren Ausführungsformen auf eine beliebige geeignete Art und Weise kombiniert werden. Eine erste Ausführungsform kann zum Beispiel überall dort mit einer zweiten Ausführungsform kombiniert werden, wo sich die mit den beiden Ausführungsformen assoziierten bestimmten Merkmale, Strukturen, Funktionen oder Charakteristiken nicht gegenseitig ausschließen.
  • So, wie sie in der Beschreibung und in den angehängten Ansprüchen verwendet werden, sollen die Singularformen „ein“, „eine“ und „der/die/das“ auch die Pluralformen umfassen, es sei denn, dass der Zusammenhang eindeutig etwas anderes angibt. Es versteht sich auch, dass sich der wie hier verwendete Ausdruck „und/oder“ auf beliebige und alle möglichen Kombinationen von einem oder mehreren der assoziierten aufgelisteten Elemente bezieht und diese einschließt.
  • Die Ausdrücke „gekoppelt“ und „verbunden“ können zusammen mit deren Ableitungen hier zum Beschreiben funktioneller oder struktureller Beziehungen zwischen Komponenten verwendet werden. Es versteht sich, dass diese Begriffe nicht als Synonyme füreinander beabsichtigt sind. Stattdessen kann bei bestimmten Ausführungsformen „verbunden“ verwendet werden, um anzugeben, dass sich zwei oder mehr Elemente in direktem physischen, optischen oder elektrischen Kontakt miteinander befinden. „Gekoppelt“ kann verwendet werden, um anzugeben, dass sich zwei oder mehr Elemente in entweder direktem oder indirektem (mit anderen dazwischenliegenden Elementen) physischen oder elektrischen Kontakt miteinander befinden, und/oder, dass die zwei oder mehr Elemente miteinander arbeiten oder interagieren (z. B. wie in einem Fall einer Wirkungsbeziehung).
  • Die Begriffe „über“, „unter“, „zwischen“ und „auf“ verweisen, wie hier verwendet, auf eine relative Position einer Komponente oder eines Materials mit Bezug auf andere Komponenten oder Materialien, wenn eine solche physische Beziehung nennenswert ist. Zum Beispiel im Zusammenhang mit Materialien kann ein Material oder Material, das über oder unter einem anderen angeordnet ist, direkt in Kontakt stehen oder ein oder mehrere dazwischenliegende Materialien aufweisen. Zudem kann sich ein Material, das zwischen zwei Materialien angeordnet ist, direkt in Kontakt mit den zwei Schichten befinden oder kann eine oder mehrere dazwischenliegende Schichten aufweisen. Im Gegensatz dazu befindet sich ein erstes Material „auf“ einem zweiten Material in direktem Kontakt mit diesem zweiten Material/Material. Ähnliche Unterscheidungen sind in dem Zusammenhang von Komponentenbaugruppen zu treffen. Wie durch diese Beschreibung hinweg und in den Ansprüchen verwendet, kann eine Auflistung von Elementen, die durch den Ausdruck „wenigstens eine/einer/eines von“ oder „ein/einer/eines oder mehrere von“ verbunden sind, eine beliebige Kombination der aufgelisteten Elemente bedeuten.
  • Der Ausdruck „angrenzend“ verweist hier allgemein auf eine Position eines Gegenstands, der sich neben (z. B. unmittelbar neben oder nahe mit einem oder mehreren Gegenständen dazwischen) oder benachbart zu einem anderen Gegenstand (z. B. an ihn anstoßend) befindet.
  • Der Begriff „Signal“ kann sich auf wenigstens ein Stromsignal, Spannungssignal, magnetisches Signal oder Daten-/Taktsignal beziehen. Die Bedeutung von „ein“, „eine“ und „der/die/das“ beinhaltet Bezüge auf den Plural. Die Bedeutung von „in“ schließt „in“ und „auf“ ein.
  • Der Begriff „Vorrichtung“ kann allgemein auf eine Einrichtung gemäß dem Kontext der Verwendung dieses Begriffs verweisen. Beispielsweise kann eine Vorrichtung auf einen Stapel von Schichten oder Strukturen, eine einzelne Struktur oder Schicht, eine Verbindung verschiedener Strukturen mit aktiven und/oder passiven Elementen usw. verweisen. Allgemeinen ist eine Vorrichtung eine dreidimensionale Struktur mit einer Ebene entlang der x-y-Richtung und einer Höhe entlang der z-Richtung eines kartesischen x-y-z-Koordinatensystems. Die Ebene der Vorrichtung kann auch die Ebene einer Einrichtung sein, die die Vorrichtung umfasst.
  • Wie durch diese Beschreibung hinweg und in den Ansprüchen verwendet, kann eine Auflistung von Elementen, die durch den Ausdruck „wenigstens eine/einer/eines von“ oder „ein/einer/eines oder mehrere von“ verbunden sind, eine beliebige Kombination der aufgelisteten Elemente bedeuten. Die Begriffe „im Wesentlichen gleich“, „etwa gleich“ und „näherungsweise gleich“ bedeuten, sofern in dem expliziten Kontext ihrer Verwendung nichts anderes angegeben ist, dass zwischen zwei so beschriebenen Dingen nur eine nebensächliche Variation besteht. In der Technik beträgt eine solche Variation typischerweise nicht mehr als +/-10 % eines vorbestimmten Zielwerts.
  • Die Begriffe „links“, „rechts“, „vorne“, „hinten“, „oben“, „unten“, „über“, „unter“ und dergleichen in der Beschreibung und in den Ansprüchen werden gegebenenfalls zu beschreibenden Zwecken verwendet und nicht notwendigerweise zum Beschreiben permanenter relativer Positionen. Beispielsweise verweisen die Begriffe „über“, „unter“, „Vorderseite“, „Rückseite“, „oben“, „unten“, „über“, „unter“ und „an“, wie sie hier verwendet werden, auf eine relative Position einer Komponente, einer Struktur oder eines Materials in Bezug auf andere referenzierte Komponenten, Strukturen oder Materialien innerhalb einer Vorrichtung, wenn solche physischen Beziehungen nennenswert sind. Diese Begriffe werden hier nur zu beschreibenden Zwecken und vorwiegend im Zusammenhang mit einer z-Achse einer Vorrichtung verwendet und können daher relativ zu einer Ausrichtung einer Vorrichtung sein. Daher kann ein erstes Material „über“ einem zweiten Material im Kontext einer hier bereitgestellten Figur auch „unter“ dem zweiten Material liegen, falls die Vorrichtung relativ zu dem Kontext der bereitgestellten Figur umgedreht orientiert ist. Im Zusammenhang von Materialien kann ein Material, das über oder unter einem anderen angeordnet ist, direkt in Kontakt stehen oder ein oder mehrere dazwischenliegende Materialien aufweisen. Zudem kann sich ein Material, das zwischen zwei Materialien angeordnet ist, direkt in Kontakt mit den zwei Schichten befinden oder kann eine oder mehrere dazwischenliegende Schichten aufweisen. Im Gegensatz dazu befindet sich ein erstes Material „auf“ einem zweiten Material in direktem Kontakt mit diesem zweiten Material. Ähnliche Unterscheidungen sind in dem Zusammenhang von Komponentenbaugruppen zu treffen.
  • Der Begriff „zwischen“ kann in dem Kontext der z-Achse, x-Achse oder y-Achse einer Vorrichtung eingesetzt werden. Ein Material, das sich zwischen zwei anderen Materialien befindet, kann in Kontakt mit einem oder beiden dieser Materialien stehen oder es kann durch ein oder mehrere dazwischenliegende Materialien von beiden der anderen zwei Materialien getrennt sein. Ein Material „zwischen“ zwei anderen Materialien kann daher in Kontakt mit einem der zwei anderen Materialien stehen oder es kann über ein dazwischenliegendes Material mit den zwei anderen Materialien gekoppelt sein. Eine Vorrichtung, die sich zwischen zwei anderen Vorrichtungen befindet, kann direkt mit einer oder beiden dieser Vorrichtungen verbunden sein oder sie kann durch eine oder mehrere dazwischenliegende Vorrichtungen von beiden der anderen zwei Vorrichtungen getrennt sein.
  • Vertikale Transistoren können implementiert werden, um eine Skalierung einer Vorrichtungsgrundfläche zu ermöglichen. Ein vertikaler Transistor beinhaltet gestapelte Quellen-, Kanal- und Drain-Gebiete, wobei sich die Gate-Elektrode entlang einer vertikalen Richtung erstreckt. Solche Transistoren können verschiedene Formen, wie etwa zylindrische, quadratische oder rechteckige Blöcke, beinhalten. Vertikale Transistoren können vorteilhaft sein, da die Kanallänge in einem vertikalen Transistor durch eine vertikale Dicke des Kanalmaterials bestimmt wird. Eine vertikale Dicke kann vorteilhaft sein, weil eine Ausdehnung in einer vertikalen Richtung dabei hilft, eine Grundfläche über einem horizontalen Teil eines Substrats zu reduzieren. Vertikale Transistoren können eine kompakte Architektur bereitstellen, eine Zunahme der Zahldichte von Transistoren in einer gegebenen Fläche eines Substrats ermöglichen und eine Lg-Skalierung von der Zellenfläche entkoppeln.
  • Da Transistoren bezüglich der Größe skaliert werden, ist eine Optimierung eines Transistoransteuerungsstroms, während der Transistor bei niedrigen Spannungen betrieben wird, sehr wünschenswert. Niedrige Betriebsspannungen können zu Leistungseinsparungen führen. Zum Beispiel ist ein Verfahren zum Erhöhen des Ansteuerungsstroms das Dünnen der Gate-Dielektrikum-Schicht, da der Ansteuerungsstrom umgekehrt proportional zu der Dicke des Gate-Dielektrikums ist. Jedoch kann das Dünnen der Gate-Dielektrikum-Schicht auch zu einer Zunahme des Leckstroms führen, da Elektronen durch eine dünne Gate-Dielektrikum-Schicht tunneln können. Der Ansteuerungsstrom eines Transistors kann auch durch Erhöhen der Gate-Spannung an dem Transistor zusammen mit Erhöhen der Drain-Bias-Spannung mit Bezug auf die Source erhöht werden. Jedoch kann dies zu einem erhöhten Leistungsverbrauch, Source-Drain-Leckverlust und Gate-Leckverlust führen.
  • Der Ansteuerungsstrom kann erhöht werden, indem ein Kanalmaterial, das von herkömmlichen CMOS-Materialien, die Einkristallsilicium oder -Germanium verwenden, in dem vertikalen Transistor implementiert wird. Solche Kanalmaterialien, zum Beispiel polykristallines Silicium oder amorphes Germanium dotiert mit Sauerstoff, Fluor, Chlor usw., können eine Überschussladung für den Kanal bereitstellen, ohne zusätzlich die Gate- oder Drain-Spannung zu erhöhen. Wenn ein solcher vertikaler Transistor auch Source- und Drain-Strukturen beinhaltet, die metallisch sind, kann der Transistor unter einem hohen externen elektrischen Widerstand leiden, wenn die Gate-Elektrode nicht mit der Source- und Drain-Struktur überlappt. Jedoch kann diese Situation abgeschwächt werden, indem das Gate wenigstens teilweise mit einem Teil sowohl der Source als auch des Drains überlappt wird.
  • Gemäß einer Ausführungsform der vorliegenden Offenbarung beinhaltet eine vertikale Transistorstruktur einen Materialstapel mit einem Source-Material, einem Drain-Material und einem Kanalmaterial zwischen dem Source- und Drain-Material. Das Kanalmaterial kann einen amorphen, polykristallinen oder einkristallinen Halbleiter beinhalten. Das Source- und Drain-Material kann ein stark elektrisch leitfähiges Material, zum Beispiel ein Metall, eine Legierung oder ein leitfähiges Oxid, beinhalten. Die Source und der Drain können ein von dem Kanalmaterial verschiedenes Material beinhalten. Die Source und der Drain können beide ein gleiches oder ein unterschiedliches Material beinhalten. Der Materialstapel kann allgemein eine rechteckige Geometrie aufweisen, um Transistormerkmale, wie etwa zum Beispiel einen höheren Ansteuerungsstrom, zu verbessern. Die vertikale Transistorstruktur beinhaltet ferner eine Gate-Elektrode angrenzend an eine Seitenwand des Stapels, wobei die Seitenwand das Kanalmaterial und wenigstens eine partielle Dicke sowohl des Source-Materials als auch des Drain-Materials beinhaltet. Durch das Überlappen der Gate-Elektrode mit einer partiellen Dicke sowohl des Source-Materials als auch des Drain-Materials kann der vertikale Transistor mit erheblich reduziertem elektrischem Widerstand im Vergleich zu keiner Überlappung arbeiten. Die Struktur ermöglicht auch eine unabhängige Auswahl von Source- und Drain-Materialien, die bei Bedarf eine Asymmetrie fördern.
  • Ein Gate-Dielektrikum ist zwischen der Seitenwand des Stapels und der Gate-Elektrode vorhanden. Die Gate-Dielektrikum-Schicht ist auch ein Teil einer obersten Oberfläche des Stapels. Die vertikale Transistorstruktur beinhaltet ferner eine erste Metallisierung über einem ersten Bereich des Stapels oberhalb der Gate-Dielektrikum-Schicht und in Kontakt mit der Gate-Elektrode auf einer Seitenwand des Stapels. Eine zweite Metallisierung grenzt an die erste Metallisierung an, wobei die zweite Metallisierung sich über einem zweiten Bereich des Stapels und in Kontakt mit dem Source-Material oder dem Drain-Material befindet. Die zweite Metallisierung ist von der ersten Metallisierung durch wenigstens ein Isolatormaterial getrennt, das einen elektrischen Kurzschluss verhindert.
  • 1A veranschaulicht eine isometrische Ansicht eines Transistors 100 oberhalb eines Substrats 101 gemäß einer Ausführungsform der vorliegenden Offenbarung. Bei einem Ausführungsbeispiel beinhaltet der vertikale Transistor 100 einen Materialstapel 102 mit einem Source-Material 104, einem Drain-Material 106 und einem Kanalmaterial 108 dazwischen. Der Materialstapel 104 kann, wie gezeigt, allgemein eine rechteckige Geometrie aufweisen, um Transistormerkmale, wie etwa zum Beispiel einen höheren Ansteuerungsstrom, zu verbessern. Der vertikale Transistor 100 beinhaltet ferner eine Gate-Elektrode 110 angrenzend an eine Seitenwand des Stapels 102, wobei die Seitenwand das Kanalmaterial 108 und wenigstens eine partielle Dicke des Source-Materials 104 und eine partielle Dicke des Drain-Materials 106 beinhaltet. Durch das Überlappen der Gate-Elektrode 110 mit einer partiellen Dicke sowohl des Source-Materials 104 als auch des Drain-Materials 106 kann der vertikale Transistor 100 mit erheblich reduziertem elektrischem Widerstand arbeiten. Ein externer elektrischer Widerstand wird reduziert, weil Ladungen sich zwischen dem metallischen Source-Material 104, dem Kanalmaterial 108 und dem metallischen Drain-Material 106 aufgrund einer kontinuierlichen durchgeschalteten Überlappung zwischen den drei Gebieten bewegen können. Die kontinuierliche Gate-Überlappung verhindert eine zusätzliche Barrierehöhe für die Ladungen.
  • Der vertikale Transistor 100 beinhaltet ferner ein Gate-Dielektrikum 112 zwischen der Seitenwand des Stapels 102 und der Gate-Elektrode 110. Die vertikale Transistorstruktur 100 beinhaltet ferner eine Metallisierungsstruktur 114 (nachfolgend Gate-Metallisierungsstruktur 114) über einem ersten Bereich des Stapels in Kontakt mit einem Teil der Gate-Elektrode 110 direkt angrenzend an die Gate-Dielektrikum-Schicht 112. Eine Metallisierung 116 (nachfolgend Drain-Metallisierung 116) grenzt an die Gate-Metallisierung 114 an, wobei sich die Drain-Metallisierung 116 über einem zweiten Bereich des Stapels 102 und in Kontakt mit dem Drain-Material 106 befindet. Die Drain-Metallisierung 116 ist von der Gate-Metallisierung 114 durch einen Isolator 118 und durch die Gate-Dielektrikum-Schicht 112 isoliert, um einen elektrischen Kurzschluss zu verhindern. Die Gate-Metallisierung 114 ist ferner mit einer Gate-Zwischenverbindungsstruktur 128 gekoppelt, die sich entlang der Y-Achse parallel zu der Gate-Metallisierung 114 erstreckt. Die Gate-Zwischenverbindungsstruktur 128 kann sich jenseits der Gate-Metallisierung 114 in der Y-Richtung in der Figur erstrecken.
  • Der vertikale Transistor 100 arbeitet nach dem Prinzip ähnlich einem Silicium-MOSFET-Transistor, wobei ein Inversionsgebiet in dem Kanal 108 erzeugt wird, wenn eine Spannung an die Gate-Elektrode 110 relativ zu dem Source-Material 104 angelegt wird. Bei einer Ausführungsform beinhaltet das Kanalmaterial 108 einen amorphen, polykristallinen oder kristallinen Halbleiter. Spezielle Beispiele für das Kanalmaterial beinhalten amorphes Silicium, Zinkoxid, amorphes Germanium, Polysilicium, mit Bor dotiertes Polygermanium, mit Aluminium dotiertes Polygermanium, mit Phosphor dotiertes Polygermanium, mit Arsen dotiertes Polygermanium, Indiumoxid, Zinnoxid, Galliumoxid, Indiumgalliumzinkoxid (IGZO), Kupferoxid, Nickeloxid, Kobaltoxid, Indiumzinnoxid, schwarzer Phosphor, Indiumantimonid, Graphen, Graphyn, Borophen, Germanen, Silicen, Si2BN, Stanen, Phosphoren, Molybdänit, Poly-III-V, wie InAs, InGaAs, InP, amorphes InGaZnO (a-IGZO), kristallartiges InGaZnO (c-IGZO), GaZnON, ZnON oder C-Achse-ausgerichteter Kristall (CAAC), Zinkoxid, mit Aluminium dotiertes Zinkoxid und Übergangsmetallchalkogenide, zum Beispiel Schwefel und wenigstens eines von Indium, Zink, Kupfer, Hafnium, Zirconium, Aluminium, Molybdän oder Wolfram, Selen und wenigstens eines von Indium, Zink, Kupfer, Hafnium, Zirconium, Aluminium, Molybdän oder Wolfram, oder Tellur und wenigstens eines von Indium, Zink, Kupfer, Hafnium, Zirconium, Aluminium, Molybdän oder Wolfram. Bei manchen Ausführungsformen kann das Material des Kanals 108 mit Sauerstoffleerstellen, Fluor, Chlor oder Aluminium dotiert werden.
  • Bei einer Ausführungsform beinhalten das Source-Material 104 und das Drain-Material 106 jeweils ein Material mit einer höheren elektrischen Leitfähigkeit als eine elektrische Leitfähigkeit des Kanalmaterials 108. Bei manchen Beispielen beinhalten das Source-Material 104 und das Drain-Material 106 ein Metall, eine Legierung oder ein leitfähiges Oxid. Beispiele für das Source-Material 104 und das Drain-Material 106 beinhalten zum Beispiel eine Legierung aus Stickstoff und Titan oder Tantal oder einem Metall, zum Beispiel Wolfram, Ruthenium oder Kobalt. Bei anderen Beispielen beinhalten das Source-Material 104 und das Drain-Material 106 ein leitfähiges Oxid, zum Beispiel Iridiumoxid, Indiumzinnoxid, Rutheniumoxid oder Indiumzinkoxid. Das Source-Material 104 kann das gleiche Material wie das Drain-Material 106 oder von diesem verschieden sein, was bei Bedarf eine Asymmetrie ermöglicht. Bei anderen Beispielen beinhalten das Source-Material 104 und das Drain-Material 106 jeweils ein stark dotiertes Halbleitermaterial, das von einem Material des Kanalmaterials 108, zum Beispiel dotiertem Silicium, dotiertem Germanium, dotiertem Silicium und Germanium oder einem geeigneten Gruppe-III-V-Material, verschieden ist.
  • Der vertikale Transistor 100 beinhaltet ferner eine Drain-Metallisierung 124 auf einem dritten Bereich des Stapels 102 gegenüber der Drain-Metallisierung 114. Die Drain-Metallisierung 124 kann vorteilhafterweise eine einheitliche Gate-Steuerung durch das Kanalmaterial 108 in der X-Richtung hindurch bereitstellen. Die Drain-Metallisierung 124 befindet sich in Kontakt mit einem Teil des Drain-Materials 106. Bei einer Ausführungsform beinhaltet die Drain-Metallisierung 116 und 124 Wolfram, Kobalt oder Kupfer. Bei manchen Ausführungsformen beinhaltet die Drain-Metallisierung 116 ferner eine Auskleidungsschicht und ein Füllmetall. Die Auskleidungsschicht kann Ruthenium oder Tantal beinhalten und das Füllmaterial kann Kobalt, Wolfram oder Kupfer beinhalten.
  • Eine Gate-Zwischenverbindung 128 befindet sich auf einem Teil der Gate-Metallisierung 114. Die Gate-Zwischenverbindung 128 kann sich jenseits der Gate-Metallisierung 114 in der Y-Richtung erstrecken und mit externen Schaltkreiselementen verbunden sein.
  • Wie gezeigt, grenzt die Gate-Elektrode 110 auch an eine zweiten Seitenwand 102B gegenüber der Seitenwand 102A an. Die Gate-Dielektrikum-Schicht 112 befindet sich zwischen der Gate-Elektrode 110 und der Seitenwand 102B. Die Gate-Elektrode 110 kann ein oder mehrere Materialien sein, die für das Kanalmaterial geeignet sind, zum Beispiel einschließlich Metallen, einer Legierung oder stark dotierter Halbleiter. Die Gate-Elektrode 110 kann in Abhängigkeit davon, ob der Transistor ein PMOS- oder ein NMOS-Transistor sein soll, aus wenigstens einem p-Typ-Austrittsarbeit-Metall oder einem n-Typ-Austrittsarbeit-Metall bestehen. Bei manchen Implementierungen kann die Gate-Elektrode 110 einen Stapel aus zwei oder mehr Metallschichten beinhalten, wobei eine oder mehrere Metallschichten Austrittsarbeitsmetallschichten sind und wenigstens eine Metallschicht angrenzend an die Austrittsarbeitsmetallschicht(en) eine Seitenwandschutzschicht ist.
  • Bei manchen Ausführungsformen beinhaltet die Gate-Elektrode 110 Hafnium, Zirconium, Titan, Tantal, Aluminium, Wolfram, Kobalt, Lanthan oder eine Legierung aus Stickstoff und wenigstens eines von Hafniumnitrid, Zirconiumnitrid oder Kohlenstoff und wenigstens eines von Hafnium, Zirconium, Titan, Tantal und Aluminium oder eine ternäre Verbindung, wie etwa TiSiN.
  • Die Gate-Dielektrikum-Schicht 112 kann ein beliebiges für das Kanalmaterial geeignetes Material sein. Bei manchen Ausführungsformen beinhaltet die Gate-Dielektrikum-Schicht 112 Sauerstoff und/oder Stickstoff und wenigstens eines oder mehrere von Hafnium, Zirconium, Aluminium, Lanthan, Titan, Barium, Strontium, Yttrium, Blei, Scandium, Zink oder Silicium.
  • Bei einer Ausführungsform umgibt die Gate-Elektrode 110 lateral den Stapel 102, wie in der Draufsichtveranschaulichung in 1B gezeigt. Die Drain-Metallisierungen 116 und 124 sind in der Figur nicht gezeigt, um die zusammenhängende Natur der Gate-Dielektrikum-Schicht 110 um den Stapel 102 herum hervorzuheben. Bei der veranschaulichenden Ausführungsform ist die Gate-Dielektrikum-Schicht 112 auch zwischen der Gate-Elektrode 110 und gegenüberliegenden Seitenwandstapeln 102C und 102D gezeigt.
  • 1C veranschaulicht eine Querschnittsansicht entlang einer Longitudinalachse (Linie A-A') des in 1A dargestellten vertikalen Transistors 100. Die Gate-Dielektrikum-Schicht 112 weist einen Teil 112A auf der Seitenwand des Stapels 102 auf. Der Gate-Dielektrikum-Schicht-Teil 112A erstreckt sich entlang der gesamten Dicke des Stapels 102.
  • Bei der veranschaulichenden Ausführungsform beinhaltet die Gate-Dielektrikum-Schicht 112 auch einen Teil 112B auf dem Substrat 101. Bei einer Ausführungsform beinhaltet das Substrat 101 Silicium und wenigstens eines von Stickstoff, Sauerstoff und Kohlenstoff. Bei anderen Ausführungsformen beinhaltet das Substrat 101 Silicium, Germanium oder eine Mischung aus Silicium und Germanium.
  • Die relative Dicke jedes Materials in dem Stapel 102 ist in 1C gezeigt. Das Source-Material 104 weist eine Dicke TSM auf, das Drain-Material 106 weist eine Dicke TDM auf und das Kanalmaterial 108 weist eine Dicke TCM auf. Wie gezeigt, befindet sich die Gate-Elektrode 110 auf einem Gate-Dielektrikum-Teil 112B und überlappt teilweise mit dem Source-Material 104. Das Ausmaß der Überlappung mit dem Source-Material 104 hängt von der Dicke TDE des Gate-Dielektrikum-Teils 112B ab. Bei einer Ausführungsform liegt TDE zwischen 1 nm und 20 nm. Bei einer Ausführungsform liegt TSM zwischen 5 nm und 200 nm. Bei manchen solchen Ausführungsformen überlappt die Gate-Elektrode 110 wenigstens 80 % der Dicke TSM des Source-Materials 104. Die Gate-Elektrode 110 überlappt die gesamte Dicke TCM des Kanalmaterials 108. Die Dicke TCM definiert die Gate-Länge LG des vertikalen Transistors 100. Bei einer Ausführungsform liegt TCM zwischen 1 nm und 100 nm. Bei den meisten Anwendungen liegt TCM zwischen 10 nm und 100 nm. Die Gate-Elektrode 110 überlappt eine partielle Dicke TDM des Drain-Materials 106. Wie gezeigt, weist die Gate-Elektrode 110 eine oberste Oberfläche 110A auf, die sich oberhalb einer untersten Oberfläche 106A des Drain-Materials 106 erstreckt. Bei einer Ausführungsformen überlappt die Gate-Elektrode 110 wenigstens 1 % der Dicke TSM des Drain-Materials 106. Bei anderen Ausführungsformen überlappt die Gate-Elektrode 110 wenigstens 1 %, aber nicht mehr als 80 % der Dicke TSM des Drain-Materials 106. Die Gate-Elektrode 110 weist eine laterale Dicke TGE, wie gezeigt, auf. TGE kann von der Anzahl an Gate-Elektrode-Schichten abhängen. Bei manchen Ausführungsformen liegt die laterale Dicke TGE zwischen 2 nm und 20 nm.
  • In der Querschnittsveranschaulichung erstreckt sich der Isolator 118 lateral auf einem Teil einer obersten Oberfläche 106B des Drain-Materials 106. Wie gezeigt, weist die Gate-Dielektrikum-Schicht 112 einen Teil 112C auf einer obersten Oberfläche 118A des Isolators 118 auf. Die Gate-Metallisierung 114 befindet sich auf einem Teil des Gate-Dielektrikum-Schicht-Teils 112A zwischen zwei Teilen einer zweiten Isolatorschicht 126. Die Gate-Metallisierung 114 ist durch den Isolator 126 elektrisch von der Drain-Metallisierung 116 und der Drain-Metallisierung 124 isoliert. Die Isolatoren 118 und 126 können jeweils ein beliebiges Material beinhalten, das eine ausreichende Durchschlagfestigkeit aufweist, um eine elektrische Isolation bereitzustellen. Materialien können Silicium und eines oder mehrere von Sauerstoff, Stickstoff oder Kohlenstoff, wie etwa Siliciumdioxid, Siliciumnitrid, Siliciumoxinitrid, mit Kohlenstoff dotiertes Nitrid oder mit Kohlenstoff dotiertes Oxid, beinhalten. Bei einer Ausführungsform beinhalten die Isolatoren 118 und 126 ein gleiches Material. Bei anderen Ausführungsformen beinhalten die Isolatoren 118 und 126 jeweils ein anderes Material.
  • Der Isolator 118 weist eine laterale Dicke TI auf. Wie gezeigt, weist die Gate-Metallisierung 114 eine laterale Dicke TGM auf, die geringer als die laterale Dicke TI ist.
  • 1D veranschaulicht eine Querschnittsansicht entlang einer Achse (Linie B-B') senkrecht zu der Longitudinalachse des in 1A dargestellten vertikalen Transistors 100. In der veranschaulichten Querschnittsebene umgibt die Gate-Dielektrikum-Schicht 112 den Stapel 102. Die Gate-Dielektrikum-Schicht 112 befindet sich auf Seitenwänden 102A und 102B des Stapels 102. Wie gezeigt, bildet die Gate-Metallisierung 114 eine Brücke zwischen der Gate-Elektrode 110, die an die Gate-Dielektrikum-Schicht 112 auf der Seitenwand 102A angrenzt, und die Gate-Elektrode 110, die an die Gate-Dielektrikum-Schicht 112 auf der Seitenwand 102B angrenzt.
  • Das Drain-Material 106 ist durch die Gate-Dielektrikum-Schicht 112 auf den Seitenwänden 102A und 102B elektrisch von der Gate-Metallisierung 114 isoliert. Das Drain-Material 106 ist ferner durch den Isolator 118 und die Gate-Dielektrikum-Schicht 112 auf den Seitenwänden 102A und 102B und auf der obersten Isolatoroberfläche 118A elektrisch von der Gate-Metallisierung 114 isoliert.
  • Bei der veranschaulichenden Ausführungsform ist die Isolatorseitenwand 118 im Wesentlichen koplanar mit der Seitenwand des Stapels 102. Bei anderen Ausführungsformen kann die Seitenwand 118 im Wesentlichen vertikal sein und können sich die Stapelseitenwände 102A und 102B um einen Winkel von weniger als 10 Grad mit Bezug auf eine vertikale Achse des Stapels 102 verjüngen.
  • Bei manchen Ausführungsformen sind die Gate-Dielektrikum-Schicht-Teile 112B und 112C nicht vorhanden. Bei manchen solchen Ausführungsformen befindet sich die Gate-Metallisierung 114 in direktem Kontakt mit der Isolatoroberfläche 118A und befindet sich die Gate-Elektrode 110 auch in direktem Kontakt mit dem Substrat 101 (nicht gezeigt). Wenn sich die Gate-Elektrode 110 in direktem Kontakt mit dem Substrat 101 befindet, grenzt die Gate-Elektrode 110 (entlang der Z-Richtung) an eine gesamte Dicke des Source-Materials 104 an.
  • 1E veranschaulicht eine Querschnittsansicht entlang einer Linie C-C' in 1A. Wie gezeigt, befindet sich die Drain-Metallisierung 116 in Kontakt mit dem Drain-Material 106 und Teilen der Gate-Dielektrikum-Schicht 112 auf den Seitenwänden 102A und 102B. In der Querschnittsveranschaulichung weist die Drain-Metallisierung 116 eine Breite WDM auf und weist der Stapel 102 eine Breite WMS auf. Wie gezeigt, ist WDM um zweimal eine laterale Dicke (entlang der X-Richtung) der Gate-Dielektrikum-Schicht 112 geringfügig größer als WMS. Bei manchen Ausführungsformen ist es wünschenswert, dass WDM kleiner oder gleich WMS ist, um einen potentiellen Kurzschluss zwischen der Drain-Metallisierung 116 und der Gate-Elektrode 110 zu verhindern.
  • Eine Querschnittsveranschaulichung durch die Drain-Metallisierung 124 in 1A parallel zu der Linie C-C' ist auch im Wesentlichen gleich der in 1E dargestellten Querschnittsveranschaulichung.
  • 2 veranschaulicht ein Flussdiagramm eines Verfahrens zum Fertigen eines vertikalen Transistors gemäß einer Ausführungsform der vorliegenden Offenbarung. Das Verfahren 200 beginnt bei Vorgang 210 durch Strukturieren eines Materialschichtstapels oberhalb eines Substrats zu einem Block mit Seitenwänden. Das Verfahren 200 fährt bei Vorgang 220 mit der Abscheidung einer Gate-Dielektrikum-Schicht auf den Seitenwänden und auf einer oberen Oberfläche des Blocks fort. Das Verfahren 200 fährt bei Vorgang 230 mit der Bildung einer Gate-Elektrode angrenzend an die auf den Seitenwänden des Blocks gebildete Gate-Dielektrikum-Schicht fort. Das Verfahren 200 fährt bei Vorgang 240 mit der Bildung einer Gate-Metallisierung-Struktur auf einem ersten Teil des Blocks und angrenzend an einen Teil der Gate-Elektrode fort. Das Verfahren 200 fährt bei Vorgang 250 mit einer Bildung einer Drain-Metallisierung auf einem zweiten Teil des Blocks fort.
  • 3A - 13B veranschaulichen isometrische Ansichten und Querschnittsansichten des in 1A veranschaulichten vertikalen Speichertransistors 100, der sich bei Ausübung eines Fertigungsverfahrens, wie etwa des Verfahrens 200, entwickelt.
  • 3A veranschaulicht eine Querschnittsansicht anschließend an die Bildung eines Materialstapels 300 auf dem Substrat 101. Bei einer Ausführungsform werden verschiedene Schichten des Materialstapels 300 in situ abgeschieden, ohne ein Vakuum zu unterbrechen. Zum Beispiel wird eine Schicht aus einem leitfähigen Material 302 flächendeckend auf dem Substrat 101 abgeschieden, wird eine Schicht aus einem Halbleitermaterial 304 auf dem leitfähigen Material 302 abgeschieden, gefolgt von einer Abscheidung eines leitfähigen Materials 306 auf der Schicht des Halbleitermaterials 304. Bei einer Ausführungsform sind das leitfähige Material 302 und 306 das gleiche oder im Wesentlichen das gleiche wie ein Material des Source-Materials 102 bzw. des Drain-Materials 106. Bei einer Ausführungsform beinhaltet die Schicht aus dem Halbleitermaterial 304 ein Material, das gleich oder im Wesentlichen gleich dem Kanalmaterial 108 ist.
  • Die relative Dicke jeder Schicht in dem Materialstapel 300 kann angepasst werden. Die Dicke des Halbleitermaterials 304 kann durch eine gewünschte Transistor-Gate-Länge bestimmt werden. Es versteht sich, dass eine Gleichmäßigkeit der Gate-Länge jedes vertikalen Transistors, der aus dem Materialstapel 300 gefertigt wird, gesteuert werden kann, indem ein gleichmäßiger Materialabscheidungsprozess sichergestellt wird. In einem gegebenen Gebiet oberhalb eines Substrats 101 kann eine Sammlung vertikaler Transistoren mit einer im Wesentlichen gleichmäßigen Gate-Länge gebildet werden.
  • Der Abscheidungsprozess endet mit einer flächendeckenden Abscheidung eines Isolationsmaterials 308 auf dem leitfähigen Material 306. Zum Beispiel kann das Isolationsmaterial 308 Silicium und wenigstens eines oder mehrere von Sauerstoff, Stickstoff oder Kohlenstoff beinhalten. Das Isolationsmaterial 308 kann eine Dicke aufweisen, die ausreichend beständig gegenüber Erosion während eines Gate-Elektrode-Bildungsprozesses in einem nachgelagerten Vorgang ist.
  • Wie gezeigt, wird eine Maske 309 auf dem Isolationsmaterial 308 gebildet. Die Maske 309 definiert eine Form und Größe eines Blocks, der gebildet wird. Die Maske 309 kann durch einen lithografischen Prozess gebildet werden.
  • 3B veranschaulicht eine Querschnittsansicht der Struktur in 3A anschließend an die Strukturierung des Materialstapels 300, um einen Block 310 zu bilden, und anschließend an die Bildung einer Gate-Dielektrikum-Schicht 112 auf dem Block 310 und auf Teilen des Substrats 101.
  • Bei einer Ausführungsform wird ein Plasmaätzprozess genutzt, um den Materialstapel 300 zum Bilden des Blocks 310 zu strukturieren. Der Plasmaätzprozess bildet einen Block 310 mit einem Source-Material 102, einem Kanalmaterial 104, einem Drain-Material 106 und einem Isolator 118. Wie gezeigt, wird die Maske 309 vor der Abscheidung der Gate-Dielektrikum-Schicht 112 nach dem Plasmaätzprozess entfernt.
  • In Abhängigkeit von einer gewünschten Dicke kann die Gate-Dielektrikum-Schicht 112 unter Verwendung eines Atomlagenabscheidungsprozesse(ALD)-Prozesses oder eines Physikalische-Gasphasenabscheidung(PVD)-Prozesses abgeschieden werden. Ein ALD-Prozess ist für eine konforme Abscheidung einer dünnen Schichten einer Gate-Dielektrikum-Schicht 112 auf den Seitenwänden 310A und 310B des Blocks 310, zum Beispiel von Schichten kleiner oder gleich 5 nm, wünschenswert. Bei anderen Ausführungsformen wird ein Physikalische-Gasphasenabscheidung(PVD)-Prozess genutzt. Es versteht sich, dass die Dicke, der Gate-Dielektrikum-Schicht 112 auf einer obersten Oberfläche 310C des Blocks relativ zu der Dicke der Gate-Dielektrikum-Schicht 112 auf den Seitenwänden 310A und 310B um wenigstens 10 Prozent variieren kann, wenn ein Prozess, wie etwa physikalische Gasphasenabscheidung (PVD), genutzt wird. Jedoch ist die relative Dicke der Gate-Dielektrikum-Schicht 112 auf den Seitenwänden 310A und 310B im Wesentlichen gleich, wenn die Abscheidung durch entweder einen ALD- oder einen PVD-Abscheidungsprozess durchgeführt wird. Die Dickenvariation zwischen der Gate-Dielektrikum-Schicht 112 auf den Seitenwänden 310A und 310B und der obersten Oberfläche 310C beeinträchtigt die Transistorcharakteristiken nicht, da der Transistor durch eine relative Dicke der Gate-Dielektrikum-Schicht 112 auf den Seitenwänden 310A und 310B gesteuert wird. Bei manchen Ausführungsformen ist es wünschenswert, eine Gate-Dielektrikum-Schicht 112 mit einem dickeren Teil auf der obersten Oberfläche 310C relativ zu einer Dicke der Gate-Dielektrikum-Schicht 112 auf den Seitenwänden 310A und 310B zu haben, um eine Erosion des Isolators 118 zu verhindern. Bei manchen solchen Ausführungsformen ist ein PVD-Abscheidungsprozess wünschenswert.
  • 3C veranschaulicht die Struktur aus 3B anschließend an den Prozess einer flächendeckenden Abscheidung einer Gate-Elektrode-Schicht 312 auf allen freigelegten Oberflächen der Gate-Dielektrikum-Schicht 112. Bei einer Ausführungsform wird die Gate-Elektrode-Schicht 312 flächendeckend durch einen Atomlagenabscheidungsprozess(ALD-)-Prozess abgeschieden, um eine konforme Abscheidung oberhalb der obersten Oberfläche 310C und angrenzend an die Gate-Dielektrikum-Schicht 112, die auf den Seitenwänden 310A und 310B abgeschieden ist, sicherzustellen. Bei anderen Ausführungsformen wird ein Physikalische-Gasphasenabscheidung(PVD)-Prozess genutzt.
  • Es versteht sich, dass die Dicke der Gate-Elektrode-Schicht 312 um den Block 310 herum variieren kann. Zum Beispiel kann die Dicke der Gate-Elektrode-Schicht 312 oberhalb der obersten Oberfläche 310C größer als eine Dicke einer Gate-Elektrode-Schicht 312 sein, die auf der Gate-Dielektrikum-Schicht 112 angrenzend an die Seitenwände 310A und 310B gebildet ist. Der Unterschied kann wenigstens 5 % und bis zu 10 % betragen. Jedoch ist die relative Dicke der Gate-Elektrode-Schicht 312 auf den Seitenwänden 310A und 310B im Wesentlichen gleich, wenn die Abscheidung durch entweder einen ALD- oder einen PVD-Abscheidungsprozess durchgeführt wird. Die Gate-Elektrode-Schicht 312 wird bis zu einer Dicke zwischen 2 nm und 50 nm abgeschieden. Die gewünschte Dicke der Gate-Elektrode-Schicht 312 hängt von dem Material, der Einfachheit, mit der das Material in einem anschließenden Vorgang strukturiert werden kann, einer Dicke der darunterliegenden Gate-Dielektrikum-Schicht 112 und einer relativen Beabstandung zwischen zwei oder mehr Blöcken 310 ab.
  • 4A veranschaulicht eine isometrische Ansicht der Struktur aus 3A anschließend an die Strukturierung der Gate-Elektrode-Schicht 312, um eine Gate-Elektrode 110 angrenzend an die Gate-Dielektrikum-Schicht 112 zu bilden, gemäß einer Ausführungsform der vorliegenden Offenbarung. Bei einer Ausführungsform beinhaltet das Strukturieren einen Plasmaätzprozess. Zum Beispiel entfernt der Plasmaätzprozess die Gate-Elektrode-Schicht 312 von dem Gate-Dielektrikum-Schicht-Teil 112C und von oberhalb des Gate-Dielektrikum-Schicht-Teils 112B, der auf dem Substrat 101 gebildet ist. Der Abscheidung-und-Ätz-Prozess bildet eine Gate-Elektrode, die, wie gezeigt, um den Block 310 herum zusammenhängend ist.
  • 4B veranschaulicht eine Querschnittsansicht durch eine Ebene entlang der Linie C-C' in 4A. Der Plasmaätzprozess vertieft die Gate-Elektrode 110 auf unterhalb der obersten Oberfläche 310C . Bei der veranschaulichenden Ausführungsform ist die Gate-Elektrode 110 auf unterhalb der untersten Oberfläche 118A des Isolators 118 vertieft. Eine Vertiefung unterhalb der untersten Oberfläche 118A stellt sicher, dass die Gate-Elektrode 110 nicht in Kontakt mit einer Drain-Metallisierung-Struktur kommt, die in einem nachgelagerten Vorgang zu bilden ist.
  • Wie oben besprochen, wird die Gate-Elektrode-Oberfläche 110A zum Verhindern von Problemen mit einem externen Widerstand nicht auf unterhalb der untersten Drain-Material-Oberfläche 106A vertieft. Die Gate-Elektrode-Oberfläche 110A befindet sich oberhalb einer Ebene der untersten Drain-Material-Oberfläche 106A, um eine Überlappung mit wenigstens einem Teil des Drain-Materials 106 bereitzustellen.
  • In Abhängigkeit von dem Material der Gate-Elektrode 110 und der genutzten Ätzchemie kann der Plasmaätzprozess eine Gate-Elektrode 110 mit einer im Wesentlichen planaren obersten Oberfläche 110A bilden, wie in 4B gezeigt ist. Bei anderen Beispielen kann die oberste Oberfläche 110A nach oben konkav sein, wie durch eine gestrichelte Linie 313 angegeben ist.
  • Bei manchen Ausführungsformen weist die Gate-Elektrode 110 eine sich graduell verjüngende oberste Oberfläche 110A auf, wie in 4C dargestellt ist. Bei manchen solchen Beispielen liegt der höchste Punkt der sich verjüngenden obersten Oberfläche 110A wenigstens oberhalb der untersten Drain-Material-Oberfläche 106A.
  • 5A veranschaulicht die Struktur aus 4B anschließend an die Bildung eines dielektrischen Materials 314 auf der Gate-Dielektrikum-Schicht 112 und auf der Gate-Elektrode 110. Bei einer Ausführungsform beinhaltet das dielektrische Material 314 Silicium und wenigstens eines oder mehrere von Sauerstoff, Stickstoff oder Kohlenstoff. Bei einer Ausführungsform wird das dielektrische Material 314 flächendeckend auf der Gate-Dielektrikum-Schicht 112 auf der Gate-Elektrode 110 unter Verwendung eines Plasmaunterstützte-chemische-Gasphasenabscheidung(PECVD)- oder eine Chemische-Gasphasenabscheidung(CVD)-Prozesses abgeschieden.
  • 5B veranschaulicht die Struktur aus 5A anschließend an den Prozess einer Planarisierung des dielektrischen Materials 314. Nach der Abscheidung kann das dielektrische Material 314 planarisiert werden. Ein Planarisierungsprozess wird zum Beispiel ausgeführt, um ein überschüssiges dielektrisches Material 314 von oberhalb des Blocks 310 zu entfernen. Der Planarisierungsprozess kann einen Chemisch-mechanisches-Polieren(CMP)-Prozess beinhalten, der eine planare obere Oberfläche 314A für anschließende Prozessoperationen bildet. Bei manchen Beispielen kann der CMP-Prozess gestoppt werden, bevor der Gate-Dielektrikum-Schicht-Teil 112C freigelegt wird. Der CMP-Prozess belässt einen Teil des dielektrischen Materials 314 auf dem Gate-Dielektrikum-Schicht-Teil 112C, wie durch die gestrichelte Linie 314B angegeben ist. Das dielektrische Material 314 wird anschließend unter Verwendung eines nasschemischen Ätzprozesses selektiv mit Bezug auf den Gate-Dielektrikum-Schicht-Teil 112C entfernt. Bei manchen Beispielen kann das dielektrische Material 314 auf gerade unterhalb einer obersten Oberfläche 118B des Isolatormaterials 118 vertieft werden.
  • 6A veranschaulicht eine isometrische Ansicht der Struktur in 5B anschließend an die Bildung einer dielektrischen Hartmaske 316 auf dem dielektrischen Material 314 und anschließend an die Bildung einer Maske 318 auf der dielektrischen Hartmaske 316. Bei einer Ausführungsform beinhaltet die dielektrische Hartmaske 316 Silicium und wenigstens eines oder mehrere von Kohlenstoff, Sauerstoff und Stickstoff. Bei anderen Ausführungsformen beinhaltet die dielektrische Hartmaske 316 ein Material, das im Wesentlichen ähnlich dem dielektrischen Material 314 ist. Zum Beispiel können das dielektrische Material 314 und die dielektrische Hartmaske 316 beide Silicium, Kohlenstoff und Sauerstoff beinhalten, wobei ein Prozentsatz von Kohlenstoff in der dielektrischen Hartmaske 316 größer als ein Prozentsatz von Kohlenstoff in dem dielektrischen Material 314 sein kann. Bei manchen Beispielen kann der Prozentsatz von Kohlenstoff verhindern, dass die dielektrische Hartmaske 316 durch einen nasschemischen Ätzprozess entfernt wird.
  • 6B veranschaulicht eine Querschnittsansicht entlang einer Longitudinalachse (Linie A-A') in 6A. Bei der veranschaulichenden Ausführungsform weist die dielektrische Hartmaske 316 eine Dicke TDH auf. Wie gezeigt, weist die Maske 318 eine Öffnung 319 auf. Die Öffnung 319 weist eine Breite WCG auf, die eine Breite eines zu bildenden Gate-Kontakts bestimmt. Die WGC hängt von einer Länge LB des Blocks 310 entlang der X-Achse und von einer Größe von oberhalb des Drain-Materials 106 zu bildenden Kontakten ab. Die Öffnung 319 ist so gestaltet, dass sie Teile der Gate-Elektrode 110 entlang LB freilegt.
  • 6C veranschaulicht eine Querschnittsansicht der Struktur in 6A entlang einer Achse (definiert durch die Linie B-B'). Wie in 6C gezeigt, befindet sich die dielektrische Hartmaske 316 auf der Gate-Dielektrikum-Schicht 112 und dem dielektrischen Material 314.
  • 7A veranschaulicht eine isometrische Ansicht der Struktur in 6A anschließend an den Prozess des Ätzens der dielektrischen Hartmaske 318 und von Teilen des dielektrischen Materials 314, um Teile der Gate-Elektrode 110 und Teile der Gate-Dielektrikum-Schicht 112 freizulegen. Bei einer Ausführungsform beinhaltet das Ätzen einen Plasmaätzprozess. Bei einer Ausführungsform bildet der Plasmaätzprozess eine Öffnung 320 durch Ätzen der dielektrischen Hartmaske 318 und legt einen Gate-Dielektrikum-Schicht-Teil 112C frei. Die Plasmaätzung wird fortgesetzt, bis ein Teil eines Seitenwand-Gate-Dielektrikum-Schicht-Teils 112A und Teile der Gate-Elektrode 110, die nicht durch das dielektrische Material 314 bedeckt sind, ebenfalls freigelegt sind. Bei der veranschaulichenden Ausführungsform wird der Gate-Dielektrikum-Schicht-Teil 112B ebenfalls freigelegt.
  • 7B veranschaulicht eine Querschnittsansicht entlang einer Longitudinalachse (Linie A-A') in 7A. Wie gezeigt, wird der Dielektrikumsschichtteil 112C unmittelbar nach dem Ätzen der dielektrischen Hartmaske 314 freigelegt.
  • 7C veranschaulicht eine Querschnittsansicht entlang einer Achse (Linie B-B') orthogonal zu der Longitudinalachse in 7A. Wie gezeigt, wird das dielektrische Material 314 auch von Seitenwänden der Gate-Elektrode 110 entfernt. Eine vollständige Entfernung des dielektrischen Materials 314 von einer obersten Gate-Elektrode-Oberfläche 110A und von Seitenwänden 110B der Gate-Elektrode 110 kann dabei helfen, einen Kontakt zwischen einer zu bildenden Zwischenverbindungsstruktur und der Gate-Elektrode 110 zu erhöhen. Es versteht sich, dass der Ätzprozess selektiv gegenüber dem Gate-Dielektrikum-Schicht-Teil 112C ist. Ein selektiver Ätzprozess, der den Gate-Dielektrikum-Schicht-Teil 112C intakt belässt, hilft dabei, eine Erosion des Isolators 118 zu verhindern.
  • Wie gezeigt, legt bei manchen Ausführungsformen das vollständige Entfernen des dielektrischen Materials 314 von den Gate-Elektrode-Seitenwänden 110B auch den Gate-Dielektrikum-Schicht-Teil 112B frei. Bei anderen Ausführungsformen verbleiben Teile des dielektrischen Materials 314 angrenzend an die Gate-Elektrode-Seitenwände 110B und auf dem Gate-Dielektrikum-Schicht-Teil 112B, wie durch die gestrichelte Linie 321 angegeben ist. Bei manchen weiteren Ausführungsformen kann nach dem Ätzprozess eine dünne Schicht aus dielektrischem Material 314 angrenzend an einen Teil der Gate-Elektrode-Seitenwände 110B verbleiben.
  • Bei einer Ausführungsform, bei der die Maske 318 ein Material beinhaltet, das lithografisch strukturiert ist, wird die Maske 318 vor der Abscheidung eines Gate-Metallisierung-Materials in einem anschließenden Vorgang entfernt.
  • 8A veranschaulicht eine isometrische Ansicht der Struktur in 7A anschließend an die Bildung einer Gate-Metallisierung 114 auf Teilen der Gate-Elektrode 110 und auf Teilen der Gate-Dielektrikum-Schicht 112 nach dem Entfernen der Maske 318. Bei einer Ausführungsform wird das Gate-Metallisierung-Material flächendeckend in die Öffnung 319 und auf die oberste Oberfläche 316A der dielektrischen Hartmaske 316 abgeschieden. Das Gate-Metallisierung-Material beinhaltet ein Material, das das gleiche oder im Wesentlichen das gleiche wie das Material der Gate-Metallisierung 114 ist. Bei manchen Ausführungsformen wird eine Auskleidungsschicht flächendeckend in der Öffnung 320 abgeschieden, wobei die Auskleidungsschicht zum Beispiel Ruthenium oder Tantal beinhaltet, gefolgt von einem Füllmetall, wie etwa Wolfram, Kobalt oder Nickel, auf der Auskleidungsschicht.
  • Bei einer Ausführungsform wird eine Planarisierung des Gate-Metallisierung-Materials nach dem Abscheidungsprozess durchgeführt, um das Gate-Metallisierung-Material von der obersten Oberfläche 316A zu entfernen. Der Planarisierungsprozess kann einen Chemisch-mechanisches-Polieren(CMP)-Prozess beinhalten. Bei einer Ausführungsform bildet der CMP-Prozess eine Gate-Metallisierung 114 in der Öffnung 320. Wie gezeigt, grenzt die Gate-Metallisierung 114 auch an das dielektrische Material 314 und die dielektrische Hartmaske 316 an.
  • 8B veranschaulicht eine Querschnittsansicht entlang einer Longitudinalachse (Linie A-A') in 8A. Wie gezeigt, weist die Gate-Metallisierung 114 eine oberste Oberfläche 114A auf, die im Wesentlichen koplanar mit der obersten dielektrischen Hartmaskenoberfläche 316A ist.
  • 8C veranschaulicht eine Querschnittsansicht entlang einer Achse (Linie B-B') orthogonal zu der Longitudinalachse in 8A. Wie gezeigt, ist die Gate-Metallisierung 114 auf den Gate-Dielektrikum-Schicht-Teilen 112A, 112C, auf der Gate-Elektrode-Seitenwand 110B und auf der obersten Gate-Elektrode-Oberfläche 110A gebildet. Bei der veranschaulichenden Ausführungsform befindet sich die Gate-Metallisierung 114 auch in Kontakt mit dem Gate-Dielektrikum-Schicht-Teil 112B.
  • 9A veranschaulicht eine isometrische Ansicht der Struktur in 8A anschließend an die Abscheidung eines dielektrischen Materials 322 und die Bildung einer Maske 324, um eine Drain-Metallisierung-Öffnung 326 und eine Drain-Metallisierung-Öffnung 328 zu definieren. Bei einer Ausführungsform beinhaltet das dielektrische Material 322 ein Material, das das gleiche oder im Wesentlichen das gleiche wie das dielektrische Material 314 ist. Bei einer Ausführungsform wird das dielektrische Material 322 unter Verwendung eines PECVD- oder eines CVD-Prozess flächendeckend auf der dielektrischen Hartmaske 316 und auf der Gate-Metallisierung 114 abgeschieden. Bei manchen Ausführungsformen wird die Maske 324 durch einen lithografischen Prozess gebildet. Die Maske 324 definiert eine Form und Größe zu bildender Drain-Metallisierung-Strukturen.
  • 9B veranschaulicht eine Querschnittsansicht entlang einer Longitudinalachse (Linie A-A') in 9A. In der Querschnittsveranschaulichung weist die Maske 324 einen Maskenteil 324A zwischen den Öffnungen 326 und 328 auf. Der Maskenteil 324 weist eine Breite WM auf, die größer als die Breite WGC der Gate-Metallisierung 114 ist. WM ist größer als WGC, um sicherzustellen, dass die Drain-Metallisierung-Strukturen nicht in Kontakt mit Seitenwänden der Gate-Metallisierung 114 gebildet werden.
  • Bei der veranschaulichenden Ausführungsform weisen die Drain-Metallisierung-Öffnung 326 und die Drain-Metallisierung-Öffnung 328 jeweils eine Breite WDO1 bzw. WDO2 auf. Bei manchen Ausführungsformen ist WDO1 im Wesentlichen gleich WDO2, während bei anderen Ausführungsformen WDO1 größer als oder kleiner als WDO2 ist. Es versteht sich, dass sich die Drain-Metallisierung-Öffnungen 326 und 328 über die Gate-Dielektrikum-Schicht 112 erstrecken können, aber möglicherweise nicht über die Gate-Elektrode 110.
  • 9C veranschaulicht eine Querschnittsansicht entlang einer Linie C-C' orthogonal zu der Longitudinalachse in 9A. Die Querschnittsveranschaulichung zeigt einen Schnitt durch die Drain-Metallisierung-Öffnung 326. Wie gezeigt, weist die Drain-Metallisierung-Öffnung 326 eine laterale Dicke TD01 auf, die geringer als eine kombinierte laterale Dicke TS des Blocks 310 und zweimal der Dicke TGD der Gate-Dielektrikum-Schicht 112 ist, d. h. TDO1 < TGD+ 2TS, um sicherzustellen, dass sich eine (zu bildende) Drain-Metallisierung lateral nicht über der Gate-Elektrode 110 erstreckt.
  • 10A veranschaulicht eine isometrische Ansicht der Struktur in 9A anschließend an den Prozess des Ätzens des dielektrischen Materials 322, der dielektrischen Hartmaske 316, von Teilen der Gate-Dielektrikum-Schicht 112 und Teilen des Isolators 118, um die Öffnungen 330 und 332 zu bilden. Bei einer Ausführungsform wird ein Plasmaätzprozess genutzt, um die verschiedenen Schichten zu ätzen und die Öffnungen 330 und 332 zu bilden. Die Plasmaätzung entfern erst einen Teil des dielektrischen Materials 322. Die Ätzung wird dann genutzt, um Teile der dielektrischen Hartmaske 316, der Gate-Dielektrikum-Schicht 112 und Teile des Isolators 118 zu entfernen, um das Drain-Material 106 freizulegen.
  • 10B veranschaulicht eine Querschnittsansicht entlang einer Longitudinalachse (Linie A-A') in 10A. In Abhängigkeit von der Ätzchemie und dem Material der Gate-Dielektrikum-Schicht 112 können die Gate-Dielektrikum-Schicht-Teile 112B (angrenzend an die Seitenwand des Blocks 310) auch gleichzeitig mit dem Isolator 118 geätzt werden. Bei manchen Beispielen werden die Seitenwand-Gate-Dielektrikum-Schicht-Teile 112B oberhalb der leitfähigen Schichtoberfläche 106B und direkt angrenzend an das dielektrische Material 314 nach dem Ätzen des Isolators 118 entfernt. Bei anderen Beispielen kann es vorteilhaft sein, dass der Gate-Dielektrikum-Schicht-Teil 112B oberhalb der leitfähigen Schichtoberfläche 106B nach dem Ätzen des Isolators 118 verbleibt (gestrichelte Linie). Ein verbleibender Gate-Dielektrikum-Schicht-Teil 112B in den Öffnungen 330 und 332 kann die Gate-Elektrode 110 davor schützen, während einer Verarbeitung freigelegt zu werden.
  • Bei manchen Ausführungsformen können die Öffnungen 330 und 332 jeweils eine Breite aufweisen, die an der Oberseite und an der Unterseite der Öffnung in Abhängigkeit von dem Ätzprofil variiert. Es versteht sich, dass die Größe und das Profil der Öffnungen 330 und 332 derart sind, dass die Gate-Elektrode 110 nicht freigelegt ist.
  • Bei manchen Beispielen kann ein kleiner Teil der leitfähigen Schichtoberfläche 106B relativ zu der Oberfläche 118A vertieft sein. Die Vertiefung der leitfähigen Schichtoberfläche 106B kann sich 1 nm - 2 nm unterhalb der Oberfläche 118A erstrecken.
  • 11A veranschaulicht eine isometrische Ansicht der Struktur in 10A anschließend an die Bildung der Drain-Metallisierung 116 und 124 in den Öffnungen 330 bzw. 332. Bei einer Ausführungsform wird ein Drain-Metallisierung-Material flächendeckend in die Öffnungen 330 und 332 und auf die oberste Oberfläche 322A des dielektrischen Materials 322 abgeschieden. Das Drain-Metallisierung-Material beinhaltet ein Material, das das gleiche oder im Wesentlichen das gleiche wie das Material der Drain-Metallisierung 116 oder 124 ist. Bei manchen Ausführungsformen wird eine Auskleidungsschicht flächendeckend in den Öffnungen 330 und 332 abgeschieden, wobei die Auskleidungsschicht zum Beispiel Ruthenium oder Tantal beinhaltet, gefolgt durch eine Abscheidung von einem Füllmetall, wie etwa Wolfram, Kobalt oder Nickel, auf der Auskleidungsschicht.
  • Bei einer Ausführungsform wird eine Planarisierung des Drain-Metallisierung-Materials nach dem Abscheidungsprozess durchgeführt, um das Drain-Metallisierung-Material von der obersten Oberfläche 322A zu entfernen. Der Planarisierungsprozess kann einen Chemisch-mechanisches-Polieren(CMP)-Prozess beinhalten. Bei einer Ausführungsform bildet der CMP-Prozess eine Drain-Metallisierung 116 in der Öffnung 330 und eine zweite Drain-Metallisierung 124 in der Öffnung 332.
  • Bei der veranschaulichenden Ausführungsform weisen die Drain-Metallisierung 116 und die Drain-Metallisierung 124 oberste Oberflächen 116A bzw. 124A auf, die nach dem Planarisierungsprozess koplanar oder im Wesentlichen koplanar mit der obersten Oberfläche 322A des dielektrischen Materials 322 sind.
  • 11B veranschaulicht eine Querschnittsansicht entlang einer Longitudinalachse (Linie A-A') in 11A. Wie gezeigt, grenzen die Drain-Metallisierung 116 und die Drain-Metallisierung 124 an das dielektrische Material 314 und die dielektrische Hartmaske 316 an. Die Drain-Metallisierung 116 und die Drain-Metallisierung 124 grenzen auch an den Isolator 118 und den Gate-Dielektrikum-Schicht-Teil 112C auf dem Isolator 118 an. Wie gezeigt, erstrecken sich die Drain-Metallisierung-Öffnungen 330 und 332 nicht jenseits der Gate-Dielektrikum-Schicht-Teile 112B. Bei der veranschaulichenden Ausführungsform sind die Drain-Metallisierung 116 und die Drain-Metallisierung 124 im Wesentlichen mit Bezug auf die Gate-Dielektrikum-Schicht-Teile 112B ausgerichtet. Bei manchen Beispielen können sich die Drain-Metallisierung 116 und die Drain-Metallisierung 124 jenseits der Dielektrische-Schicht-Teile 112B über der Gate-Elektrode 110 erstrecken. Um jedoch jeglichen Kurzschluss zwischen der Drain-Metallisierung 116 und der Drain-Metallisierung 124 und der Gate-Elektrode 110 zu verhindern, wird die Gate-Elektrode 110 unterhalb einer obersten Drain-Metallisierung-Oberfläche 106B vertieft.
  • Bei anderen Ausführungsformen erstreckt sich der Gate-Dielektrikum-Schicht-Teil 112B möglicherweise nicht zu einer Ebene der obersten Drain-Material-Oberfläche 106B.
  • 11C ist eine vergrößerte Querschnittsrepräsentation eines Teils der Struktur in 11B, wobei der Gate-Dielektrikum-Schicht-Teil 112B oberhalb der Ebene der obersten Drain-Material-Oberfläche 106B nicht entfernt wird. Bei der veranschaulichenden Ausführungsform befindet sich die Drain-Metallisierung 124 angrenzend an den Gate-Dielektrikum-Schicht-Teil 112B.
  • 12A veranschaulicht eine isometrische Ansicht der Struktur in 12A anschließend an den Prozess des Ätzens des dielektrischen Materials 322 oberhalb eines Teils der Gate-Metallisierung 114, um eine Öffnung 334 für eine Gate-Zwischenverbindung zu bilden. Bei einer Ausführungsform wird eine Maske oberhalb der Oberfläche 322A und auf der Drain-Metallisierung 116 und der Drain-Metallisierung 124 strukturiert. Die Maske definiert eine Öffnung 334 in einem Gebiet zwischen der Drain-Metallisierung 116 und der Drain-Metallisierung 124. Die isometrische Veranschaulichung in 12A ist repräsentativ für eine Struktur nach einer Entfernung der Maske, die zum Bilden der Öffnung 334 genutzt wird.
  • Die Öffnung 334 weist eine Breite WMG auf, wie gezeigt ist. Die Breite wird durch die Beabstandung SD zwischen der Drain-Metallisierung 116 und der Drain-Metallisierung 124 bestimmt. Es ist vorteilhaft, eine Öffnung 334 mit einer Breite WMG zu gestalten, die geringer als SD ist, um einen Kurzschluss zwischen einer Gate-Zwischenverbindung und der Drain-Metallisierung 116 und/oder der Drain-Metallisierung 124 zu verhindern. Bei manchen Ausführungsformen ist WMG im Wesentlichen gleich WGC.
  • Um eine größere Prozessspanne bereitzustellen, weist die Öffnung 334 bei manchen Ausführungsformen eine Breite WMG auf, die geringer als eine Breite WGC der Gate-Metallisierung 114 ist, wie veranschaulicht ist.
  • 12B veranschaulicht eine Querschnittsansicht entlang einer Longitudinalachse (Linie A-A') in 12A. Wie gezeigt, verbleibt ein Teil des dielektrischen Materials 322 nach dem Ätzprozess oberhalb der Gate-Metallisierung 114.
  • 13A veranschaulicht eine isometrische Ansicht der Struktur in 12A anschließend an die Bildung einer Gate-Zwischenverbindung 128 in der Öffnung 334. Bei einer Ausführungsform wird ein Gate-Zwischenverbindungsmaterial flächendeckend in die Öffnung 334 und auf der obersten Oberfläche 322A des dielektrischen Materials 322 und von den obersten Oberflächen 116A und 124A der Drain-Metallisierung 116 bzw. der Drain-Metallisierung 124 abgeschieden. Das Gate-Zwischenverbindung-Material beinhaltet ein Material, das das gleiche oder im Wesentlichen das gleiche wie das Material der Gate-Zwischenverbindung 128 ist. Bei manchen Ausführungsformen wird eine Auskleidungsschicht flächendeckend in der Öffnung 334 abgeschieden, wobei die Auskleidungsschicht zum Beispiel Ruthenium oder Tantal beinhaltet, gefolgt von einer Abscheidung eines Füllmetalls, wie etwa Wolfram, Kobalt oder Nickel, auf der Auskleidungsschicht.
  • Bei einer Ausführungsform wird eine Planarisierung des Gate-Zwischenverbindung-Materials nach dem Abscheidungsprozess durchgeführt, um das Gate-Zwischenverbindung-Material von der obersten Oberfläche 322A zu entfernen. Der Planarisierungsprozess kann einen Chemisch-mechanisches-Polieren(CMP)-Prozess beinhalten. Bei einer Ausführungsform bildet der CMP-Prozess eine Gate-Zwischenverbindung 128 in der Öffnung 334.
  • 13B veranschaulicht eine Querschnittsansicht entlang einer Longitudinalachse (Linie A-A') in 13A. Bei der veranschaulichenden Ausführungsform weist die Gate-Zwischenverbindung 128 eine oberste Oberfläche 126A auf, die nach dem Planarisierungsprozess koplanar oder im Wesentlichen koplanar mit einer obersten Oberfläche 322A des dielektrischen Materials 322 und den obersten Oberflächen 116A und 124A der Drain-Metallisierung 116 bzw. der Drain-Metallisierung 124 ist.
  • 14 veranschaulicht eine Integrierter-Schaltkreis-Struktur, die einen MOS-Transistor 1400 einschließlich eines Einkristallhalbleiters in einer ersten Ebene beinhaltet, der mit einem vertikalen Transistor 100 in einer zweiten Ebene gekoppelt ist. Bei der veranschaulichenden Ausführungsform befindet sich der vertikale Transistor 100 oberhalb des MOS-Transistors 1400. Bei einer Ausführungsform befindet sich der Transistor 1400 auf einem Substrat 1401 und weist ein Gate 1402, ein Source-Gebiet 1404 und ein Drain-Gebiet 1406 auf. Bei der veranschaulichenden Ausführungsform grenzt eine Isolation 1408 an das Source-Gebiet 1404, das Drain-Gebiet 1406 und Teile des Substrats 1401 an. Bei manchen Implementierungen der Offenbarung, wie gezeigt ist, befindet sich ein Paar von Seitenwandabstandshaltern 1410 auf gegenüberliegenden Seiten des Gates 1402.
  • Der Transistor 1400 beinhaltet ferner einen Gate-Kontakt 1412 oberhalb des Gates 1402 und elektrisch mit diesem gekoppelt, einen Drain-Kontakt 1414 oberhalb des Drain-Gebiets 1406 und elektrisch mit diesem gekoppelt und einen Source-Kontakt 1416 oberhalb des Source-Gebiets 1404 und elektrisch mit diesem gekoppelt, wie in 14 veranschaulicht ist. Der Transistor 1400 beinhaltet auch ein Dielektrikum 1418 angrenzend an das Gate 1402, das Source-Gebiet 1404, das Drain-Gebiet 1406, die Isolation 1408, Seitenwandabstandshalter 1410, den Gate-Kontakt 1412, den Drain-Kontakt 1414 und den Source-Kontakt 1416.
  • Bei einer Ausführungsform ist der Transistor 100 ein vertikaler Transistor mit einer oder mehreren Struktur- und Materialeigenschaften, die oben in 1A beschrieben sind. Der vertikale Transistor 100 beinhaltet einen Materialstapel 102 mit einem Source-Material 104, einem Drain-Material 106 und einem Kanalmaterial 108 dazwischen. Der vertikale Transistor 100 beinhaltet ferner eine Gate-Elektrode 110 angrenzend an eine Seitenwand des Stapels 102, wobei die Seitenwand das Kanalmaterial 108 und wenigstens eine partielle Dicke des Source-Materials 104 und eine partielle Dicke des Drain-Materials 106 beinhaltet. Durch das Überlappen der Gate-Elektrode 110 mit einer partiellen Dicke sowohl des Source-Materials 104 als auch des Drain-Materials 106 kann der vertikale Transistor 100 mit erheblich reduziertem externem elektrischem Widerstand arbeiten. Ein externer elektrischer Widerstand wird reduziert, weil sich Ladungen durch ein kontinuierlich durchgeschaltetes Kana-Material 108, bei dem es keine zusätzliche Barrierehöhe gibt, zwischen dem metallischen Source-Material 104 und dem metallischen Drain-Material 106 bewegen können.
  • Der vertikale Transistor 100 beinhaltet ferner ein Gate-Dielektrikum 112 zwischen der Seitenwand 102C des Stapels 102 und der Gate-Elektrode 110. Die vertikale Transistorstruktur 100 beinhaltet ferner eine Gate-Metallisierung 114 über einem ersten Bereich des Stapels direkt angrenzend an die Gate-Dielektrikum-Schicht 112 und in Kontakt mit einem Teil der Gate-Elektrode 110 (im Querschnitt nicht gezeigt). Eine Drain-Metallisierung 116 grenztan die Gate-Metallisierung 114 an, wobei sich die Drain-Metallisierung 116 über einem zweiten Bereich des Stapels 102 und in Kontakt mit dem Drain-Material 106 befindet. Die Drain-Metallisierung 116 ist von der Gate-Metallisierung 114 durch einen Isolator 118 und durch die Gate-Dielektrikum-Schicht 112 isoliert, um einen elektrischen Kurzschluss zu verhindern. Der vertikale Transistor beinhaltet ferner eine zweite Drain-Metallisierung 124 auf einem dritten Gebiet des Stapels 102. Die Drain-Metallisierung 124 ist von der Gate-Metallisierung 114 durch einen Isolator 118, durch die Gate-Dielektrikum-Schicht 112 und das dielektrische Material 314 isoliert. Die Gate-Metallisierung 114 ist ferner durch eine Gate-Zwischenverbindung-Struktur 128 gekoppelt. Die Gate-Zwischenverbindung-Struktur 128 ist durch ein dielektrisches Material 322 von der Drain-Metallisierung 116 und 124 isoliert.
  • Bei der veranschaulichenden Ausführungsform befindet sich die leitfähige Zwischenverbindung 1422 auf und oberhalb des Source-Kontakts 1416. Bei der veranschaulichenden Ausführungsform befindet sich ein Teil der leitfähigen Zwischenverbindung 1422 durch das Substrat 101 in elektrischem Kontakt mit einem Source-Material 104 des vertikalen Transistors 100. Bei anderen Ausführungsformen gibt es eine oder mehrere zusätzliche Zwischenverbindungsstrukturen zwischen dem Source-Material 104 und der leitfähigen Zwischenverbindung 1422.
  • Der Gate-Kontakt 1412 und der Drain-Kontakt 1414 sind jeweils mit Zwischenverbindungen gekoppelt. Bei der veranschaulichenden Ausführungsform ist der Gate-Kontakt 1412 mit einer Gate-Zwischenverbindung 1424 gekoppelt und ist der Drain-Kontakt 1414 mit einer Drain-Zwischenverbindung 1426 gekoppelt. Ein Dielektrikum 1426 grenzt an die Drain-Zwischenverbindung 1426, die Gate-Zwischenverbindung 1424, die Source-Zwischenverbindung 1422, das Substrat 101, den Source-Kontakt 1416 und den Gate-Kontakt 1412 und den Drain-Kontakt 1414 an.
  • Bei einer Ausführungsform repräsentiert das darunterliegende Substrat 1401 eine Oberfläche, die zum Herstellen integrierter Schaltkreise verwendet wird. Ein geeignetes Substrat 1401 beinhaltet ein Material, wie etwa einkristallines Silicium, polykristallines Silicium und Silicium auf Isolator (SOI) sowie Substrate, die aus anderen Halbleitermaterialien gebildet sind. Bei manchen Ausführungsformen ist das Substrat 1401 gleich oder im Wesentlichen gleich dem Substrat 116. Das Substrat 1401 kann auch Hableitermaterialien, Metalle, Dielektrika, Dotierungsstoffe und andere Materialien beinhalten, die üblicherweise in Halbleitersubstraten vorzufinden sind.
  • Bei einer Ausführungsform sind die mit dem Substrat 1401 assoziierten Transistoren 1400 Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFET- oder einfach MOS-Transistoren), die auf dem Substrat 1401 gefertigt sind. Bei manchen Ausführungsformen ist der Transistor 1400 ein Zugriffstransistor 1400. Bei verschiedenen Implementierungen der Offenbarung kann der Transistor 1400 planare Transistoren, nichtplanare Transistoren oder eine Kombination aus beidem sein. Nichtplanare Transistoren beinhalten FinFET-Transistoren, wie etwa Doppel-Gate-Transistoren oder Tri-Gate-Transistoren, und Wrap-Around- oder All-Around-Gate-Transistoren, wie Nanoband- und Nanodrahttransistoren.
  • Bei manchen Ausführungsformen beinhaltet das Gate 1402 wenigstens zwei Schichten, eine Gate-Dielektrikum-Schicht 1402A und eine Gate-Elektrode 1402B. Die Gate-Dielektrikum-Schicht 1402A kann eine Schicht oder einen Stapel von Schichten beinhalten. Die eine oder die mehreren Schichten können Siliciumoxid, Siliciumdioxid (SiO2) und/oder ein High-k-Dielektrikum-Material beinhalten. Das High-k-Dielektrikum-Material kann Elemente, wie etwa Hafnium, Silicium, Sauerstoff, Titan, Tantal, Lanthan, Aluminium, Zirconium, Barium, Strontium, Yttrium, Blei, Scandium, Niob und Zink, beinhalten. Beispiele für High-k-Materialien, die in der Gate-Dielektrikum-Schicht verwendet werden können, beinhalten unter anderem Hafniumoxid, Hafniumsiliciumoxid, Lanthanoxid, Lanthanaluminiumoxid, Zirconiumoxid, Zirconiumsiliciumoxid, Tantaloxid, Titanoxid, Bariumstrontiumtitanoxid, Bariumtitanoxid, Strontiumtitanoxid, Yttriumoxid, Aluminiumoxid, Bleiscandiumtantaloxid und Bleizinkniobat. Bei manchen Ausführungsformen kann ein Temperprozess an der Gate-Dielektrikum-Schicht 1402A ausgeführt werden, um ihre Qualität zu verbessern, wenn ein High-k-Material verwendet wird.
  • Die Gate-Elektrode 1402B des Zugangstransistors 1400 des Substrats 1401 wird auf der Gate-Dielektrikum-Schicht 1402A gebildet und kann in Abhängigkeit davon, ob der Transistor ein PMOS- oder ein NMOS-Transistor sein soll, aus wenigstens einem p-Typ-Austrittsarbeit-Metall oder einem n-Typ-Austrittsarbeit-Metall bestehen. Bei manchen Implementierungen kann die Gate-Elektrode 1402B aus einem Stapel von zwei oder mehr Metallschichten bestehen, wobei eine oder mehrere Metallschichten Austrittsarbeitsmetallschichten sind, und wenigstens eine Metallschicht eine leitfähige Füllmetallschicht ist.
  • Für einen PMOS-Transistor beinhalten Metalle, die für die Gate-Elektrode 1402B verwendet werden können, unter anderem Ruthenium, Palladium, Platin, Kobalt, Nickel und leitfähige Metalloxide, z. B. Rutheniumoxid. Eine p-Typ-Metallschicht wird die Bildung einer PMOS-Gate-Elektrode mit einer Austrittsarbeit ermöglichen, die zwischen etwa 4,6 eV und etwa 5,2 eV liegt. Für einen NMOS-Transistor beinhalten Metalle, die für die Gate-Elektrode verwendet werden können, unter anderem Hafnium, Zirconium, Titan, Tantal, Aluminium, Legierungen dieser Metalle und Carbide dieser Metalle, wie etwa Hafniumcarbid, Zirconiumcarbid, Titancarbid, Tantalcarbid und Aluminiumcarbid. Eine n-Typ-Metallschicht wird die Bildung einer NMOS-Gate-Elektrode mit einer Austrittsarbeit ermöglichen, die zwischen etwa 3,6 eV und etwa 4,2 eV liegt.
  • Bei manchen Implementierungen kann die Gate-Elektrode aus einer „U“-förmigen Struktur bestehen, die einen unteren Teil im Wesentlichen parallel zu der Oberfläche des Substrats und zwei Seitenwandteile, die im Wesentlichen senkrecht zu der oberen Oberfläche des Substrats sind, beinhaltet. Bei einer anderen Implementierung kann wenigstens eine der Metallschichten, die die Gate-Elektrode 1402B bilden, einfach eine planare Schicht sein, die im Wesentlichen parallel zu der oberen Oberfläche des Substrats ist und keine Seitenwandteile aufweist, die im Wesentlichen senkrecht zu der oberen Oberfläche des Substrats sind. Bei weiteren Implementierungen der Offenbarung kann die Gate-Elektrode aus einer Kombination von U-förmigen Strukturen und planaren nicht-U-förmigen Strukturen bestehen. Zum Beispiel kann die Gate-Elektrode 1402B aus einer oder mehreren U-förmigen Metallschichten bestehen, die oben auf einer oder mehreren planaren, nicht U-förmigen Schichten gebildet sind.
  • Die Seitenwandabstandshalter 1410 können aus einem Material, wie etwa Siliciumnitrid, Siliciumoxid, Siliciumcarbid, mit Kohlenstoff dotiertem Siliciumnitrid und Siliciumoxinitrid, gebildet werden. Prozesse zum Bilden von Seitenwandabstandshaltern beinhalten Abscheidungs- und Ätzprozessvorgänge. Bei einer alternativen Implementierung können mehrere Abstandshalterpaare verwendet werden, zum Beispiel können zwei Paare, drei Paare oder vier Paare von Seitenwandabstandshaltern auf gegenüberliegenden Seiten des Gate-Stapels gebildet werden. Wie gezeigt, werden das Source-Gebiet 1404 und das Drain-Gebiet 1406 innerhalb des Substrats angrenzend an den Gate-Stapel jedes MOS-Transistors gebildet. Das Source-Gebiet 1404 und das Drain-Gebiet 1406 werden allgemein unter Verwendung entweder eines Implantations-/Diffusionsprozesses oder eines Ätzung-/Abscheidung-Prozesses gebildet. Bei dem ersteren Prozess können Dotierungsstoffe, wie etwa Bor, Aluminium, Antimon, Phosphor oder Arsen, in das Substrat ionenimplantiert werden, um das Source-Gebiet 1404 und Drain-Gebiet 1406 zu bilden. Ein Temperprozess, der die Dotierungsstoffe aktiviert und bewirkt, dass sie weiter in das Substrat diffundieren, folgt typischerweise auf den Ionenimplantationsprozess. In dem letzteren Prozess kann das Substrat 1401 zuerst geätzt werden, um Vertiefungen an den Stellen der Source- und Drain-Gebiete zu bilden. Ein epitaktischer Abscheidungsprozess kann dann ausgeführt werden, um die Vertiefungen mit Material zu füllen, das verwendet wird, um das Source-Gebiet 1404 und Drain-Gebiet 1406 zu fertigen. Bei manchen Implementierungen können das Source-Gebiet 1404 und Drain-Gebiet 1406 unter Verwendung einer Siliciumlegierung, wie etwa Siliciumgermanium oder Siliciumcarbid, gefertigt werden. Bei manchen Implementierungen kann die epitaktisch abgeschiedene Siliciumlegierung in situ mit Dotierungsstoffen, wie etwa Bor, Arsen oder Phosphor, dotiert werden. Bei weiteren Ausführungsformen können das Source-Gebiet 1404 und Drain-Gebiet 1406 unter Verwendung von einem oder mehreren sich abwechselnden Halbleitermaterialien wie Germanium oder einem/einer Gruppe-III-V-Material oder -Legierung gebildet werden. Und bei weiteren Ausführungsformen kann eine oder können mehrere Schichten aus Metall und/oder Metalllegierungen verwendet werden, um das Source-Gebiet 1404 und Drain-Gebiet 1406 zu bilden.
  • Bei einer Ausführungsform beinhalten der Source-Kontakt 1416, der Drain-Kontakt 1414 und der Gate-Kontakt 1412 jeweils eine Auskleidungsschicht und ein Füllmetall. Bei einer Ausführungsform beinhaltet die Auskleidungsschicht Ti, Ru oder Al und eine leitfähige Kappe auf der Auskleidungsschicht. Die leitfähige Kappe kann ein Material, wie etwa W, Co oder Cu, beinhalten.
  • Bei einer Ausführungsform beinhalten die Source-Zwischenverbindung 1422, die Gate-Zwischenverbindung 1424, die leitfähige Drain-Zwischenverbindung 1426 ein Material das gleich oder im Wesentlichen gleich dem Material des Source-Kontakts 1416, des Gate-Kontakts 1412 oder des Drain-Kontakts 1414 ist. Bei einer solchen Ausführungsform beinhaltet das Füllmetall Kupfer.
  • Die Isolation 1408 und das Dielektrikum 1418 und 1426 können jeweils ein beliebiges Material beinhalten, das eine ausreichende Durchschlagfestigkeit aufweist, um eine elektrische Isolation bereitzustellen. Materialien können Silicium und eines oder mehrere von Sauerstoff, Stickstoff oder Kohlenstoff, wie etwa Siliciumdioxid, Siliciumnitrid, Siliciumoxinitrid, mit Kohlenstoff dotiertes Nitrid oder mit Kohlenstoff dotiertes Oxid, beinhalten.
  • 15 veranschaulicht eine Rechenvorrichtung 1500 gemäß Ausführungsformen der vorliegenden Offenbarung. Wie gezeigt, beherbergt die Rechenvorrichtung 1500 eine Hauptplatine 1502. Die Hauptplatine 1502 kann eine Anzahl von Komponenten beinhalten, einschließlich unter anderem eines Prozessors 1501 und wenigstens eines Kommunikationschips 1504 oder 1505. Der Prozessor 1501 ist physisch und elektrisch mit der Hauptplatine 1502 gekoppelt. Bei manchen Implementierungen ist der Kommunikationschip 1505 auch physisch und elektrisch mit der Hauptplatine 1502 gekoppelt. Bei weiteren Implementierungen ist der Kommunikationschip 1505 Teil des Prozessors 1501.
  • In Abhängigkeit von ihren Anwendungen kann die Rechenvorrichtung 1500 andere Komponenten beinhalten, die mit der Hauptplatine 1502 physisch und elektrisch gekoppelt sein können oder auch nicht. Diese anderen Komponenten beinhalten unter anderem flüchtigen Speicher (z. B. DRAM), nichtflüchtigen Speicher (z. B. ROM), Flash-Speicher, einen Grafikprozessor, einen Digitalsignalprozessor, einen Kryptoprozessor, einen Chipsatz 1506, eine Antenne, eine Anzeige, eine Berührungsbildschirmanzeige, eine Berührungsbildschirmsteuerung, eine Batterie, einen Audiocodec, einen Videocodec, einen Leistungsverstärker, eine Globales-Positionierungssystem(GPS)-Vorrichtung, einen Kompass, einen Beschleunigungsmesser, ein Gyroskop, einen Lautsprecher, eine Kamera und eine Massenspeicherungsvorrichtung (wie etwa ein Festplattenlaufwerk, eine Compact-Disk (CD), eine Digital-Versatile-Disk (DVD) und so weiter).
  • Der Kommunikationschip 1505 ermöglicht drahtlose Kommunikationen für die Übertragung von Daten zu und von der Rechenvorrichtung 1500. Der Begriff „drahtlos“ und seine Ableitungen können verwendet werden, um Schaltkreise, Vorrichtungen, Systeme, Verfahren, Techniken, Kommunikationskanäle usw. zu beschreiben, die durch die Verwendung von modulierter elektromagnetischer Strahlung durch ein nichtfestes Medium Daten kommunizieren können. Der Ausdruck impliziert nicht, dass die assoziierten Vorrichtungen keinerlei Drähte enthalten, obwohl dies bei manchen Ausführungsformen der Fall sein kann. Der Kommunikationschip 1505 kann beliebige einer Anzahl an drahtlosen Standards oder Protokollen implementieren, einschließlich unter anderem Wi-Fi (IEEE-802.11-Familie), WiMAX (IEEE-802.11-Familie), Long Term Evolution (LTE), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, Ableitungen derselben sowie beliebiger anderer Drahtlosprotokolle, die als 3G, 4G, 5G und darüber hinaus bezeichnet werden. Die Rechenvorrichtung 1500 kann mehrere Kommunikationschips 1504 und 1505 beinhalten. Beispielsweise kann ein erster Kommunikationschip 1505 kürzerreichweitiger drahtloser Kommunikation, wie etwa Wi-Fi und Bluetooth, gewidmet sein und kann ein zweiter Kommunikationschip 1504 längerreichweitiger drahtloser Kommunikation, wie etwa GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO und anderen, gewidmet sein.
  • Der Prozessor 1501 der Rechenvorrichtung 1500 beinhaltet einen Integrierter-Schaltkreis-Die, der innerhalb des Prozessors 1501 gekapselt ist. Bei manchen Ausführungsformen beinhaltet der Integrierter-Schaltkreis-Die des Prozessors 1501 einen oder mehrere Transistoren, wie etwa den vertikalen Transistor 100 (der in Zusammenhang mit 1A-1E beschrieben ist), Zwischenverbindungsstrukturen und Nichtflüchtiger-Speicher(NVM)-Vorrichtungen, wie etwa Magnetischer-Tunnel-Übergang- und Resistiver-Direktzugriffsspeicher-Vorrichtungen. Der Begriff „Prozessor“ kann sich auf eine beliebige Vorrichtung oder einen beliebigen Teil einer Vorrichtung beziehen, die bzw. der elektronische Daten aus Registern und/oder einem Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten, die in Registern und/oder einem Speicher gespeichert werden können, umzuwandeln.
  • Der Kommunikationschip 1505 beinhaltet auch einen Integrierter-Schaltkreis-Die, der innerhalb des Kommunikationschips 1505 gekapselt ist. Bei einer anderen Ausführungsform beinhaltet der Integrierter-Schaltkreis-Die des Kommunikationschips 1504, 1505 einen oder mehrere Transistoren, wie etwa den vertikalen Transistor 100 (der in Zusammenhang mit 1A-1E beschrieben ist), Zwischenverbindungsstrukturen und Nichtflüchtiger-SpeicherVorrichtungen, wie etwa Magnettunnelübergang- und Resistiver-DirektzugriffsspeicherVorrichtungen. In Abhängigkeit von ihren Anwendungen kann die Rechenvorrichtung 1500 andere Komponenten beinhalten, die mit der Hauptplatine 1502 physisch und elektrisch gekoppelt sein können oder auch nicht. Diese anderen Komponenten können unter anderem flüchtigen Speicher (z. B. DRAM) 1507, 1508, nichtflüchtigen Speicher (z. B. ROM) 1510, eine Grafik-CPU 1512, Flash-Speicher, eine Globales-Positionierungssystem(GPS)-Vorrichtung 1513, einen Kompass 1514, einen Chipsatz 1506, eine Antenne 1516, einen Leistungsverstärker 1509, eine Berührungsbildschirmsteuerung 1511, eine Berührungsbildschirmanzeige 1517, einen Lautsprecher 1515, eine Kamera 1503 und eine Batterie 1518, wie veranschaulicht, und andere Komponenten, wie etwa einen Digitalsignalprozessor, einen Kryptoprozessor, einen AudioCodec, einen Video-Codec, einen Beschleunigungsmesser, ein Gyroskop und eine Massenspeicherungsvorrichtung (wie etwa ein Festplattenlaufwerk, ein Festkörperlaufwerk (SSD), eine Compact-Disk (CD), eine Digital Versatile Disk (DVD) und so weiter) oder dergleichen, beinhalten. Bei weiteren Ausführungsformen kann eine beliebige Komponente, die innerhalb einer Rechenvorrichtung 1500 untergebracht und oben besprochen ist, einen eigenständigen Integrierter-Schaltkreis-Speicher-Die enthalten, der ein oder mehrere Arrays von NVM-Vorrichtungen beinhaltet, die mit einem vertikalen Transistor 100 (in Zusammenhang mit 1A-1E besprochen) gekoppelt sind. Bei einer Ausführungsform können die NVM-Vorrichtungen Spintronic-basierte Vorrichtungen, Magnettunnelübergang-Vorrichtungen oder resistive Direktzugriffsvorrichtungen beinhalten. Bei anderen Ausführungsformen können zwei oder drei Endgerät-Spin-Orbit-Drehmoment-Speichervorrichtungen mit einem oder mehreren vertikalen Transistoren, wie etwa dem vertikalen Transistor 100 (der in Zusammenhang mit 1A-1E beschrieben ist), gekoppelt sein.
  • Bei verschiedenen Implementierungen kann die Rechenvorrichtung 1500 ein Laptop, ein Netbook, ein Notebook, ein Ultrabook, ein Smartphone, ein Tablet, ein persönlicher digitaler Assistent (PDA), ein ultramobiler PC, ein Mobiltelefon, ein Desktop-Computer, ein Server, ein Drucker, ein Scanner, ein Monitor, eine Set-Top-Box, eine Unterhaltungssteuereinheit, eine Digitalkamera, ein tragbarer Musikabspieler oder ein digitaler Videorecorder sein. Bei weiteren Implementierungen kann die Rechenvorrichtung 1500 eine beliebige andere elektronische Vorrichtung, die Daten verarbeitet, sein.
  • 16 veranschaulicht eine Integrierter-Schaltkreis(IC)-Struktur 1600, die eine oder mehrere Ausführungsformen der Offenbarung beinhaltet. Die Integrierter-Schaltkreis(IC)-Struktur 1600 ist ein dazwischenliegendes Substrat, das zum Bilden einer Brücke zwischen einem ersten Substrat 1602 und einem zweiten Substrat 1604 verwendet wird. Das erste Substrat 1602 kann zum Beispiel ein Integrierter-Schaltkreis-Die sein. Das zweite Substrat 1604 kann zum Beispiel ein Speichermodul, eine Computer-Hauptplatine oder ein anderer Integrierter-Schaltkreis-Die sein. Allgemein ist der Zweck eines Integrierter-Schaltkreis(IC)-Struktur 1600, eine Verbindung zu einem breiteren Rastermaß aufzuweiten oder eine Verbindung zu einer anderen Verbindung umzuleiten. Zum Beispiel kann eine Integrierter-Schaltkreis(IC)-Struktur 1600 einen Integrierter-Schaltkreis-Die mit einer Kugelgitteranordnung (BGA: Ball Grid Array) 1607 koppeln, die anschließend mit dem zweiten Substrat 1604 gekoppelt werden kann. Bei manchen Ausführungsformen sind das erste und zweite Substrat 1602/1604 an gegenüberliegenden Seiten der Integrierter-Schaltkreis(IC)-Struktur 1600 angebracht. Bei anderen Ausführungsformen sind das erste und zweite Substrat 1602/1604 an der gleichen Seite der Integrierter-Schaltkreis(IC)-Struktur 1600 angebracht. Und bei weiteren Ausführungsformen sind drei oder mehr Substrate über die Integrierter-Schaltkreis(IC)-Struktur 1600 miteinander verbunden.
  • Die Integrierter-Schaltkreis(IC)-Struktur 1600 kann aus einem Epoxidharz, einem glasfaserverstärkten Epoxidharz, einem Keramikmaterial oder einem Polymermaterial, wie etwa Polyimid, gebildet sein. Bei weiteren Implementierungen kann die Integrierter-Schaltkreis(IC)-Struktur aus alternierend starren oder flexiblen Materialien gebildet sein, die die gleichen oben zur Verwendung in einem Halbleitersubstrat beschriebenen Materialien beinhalten können, wie etwa Silicium, Germanium und andere Gruppe-III-V- und Gruppe-IV-Materialien.
  • Die Integrierter-Schaltkreis(IC)-Struktur kann Metallzwischenverbindungen 1608 und Vias 1610 aufweisen, die unter anderem Siliciumdurchkontaktierungen (TSV - Through-Silicon Vias) 1612 beinhalten. Die Integrierter-Schaltkreis(IC)-Struktur 1600 kann ferner eingebettete Vorrichtungen 1614 beinhalten, die sowohl passive als auch aktive Vorrichtungen beinhalten. Solche eingebetteten Vorrichtungen 1614 beinhalten Kondensatoren, Entkopplungskondensatoren, Widerstände, Induktivitäten, Sicherungen, Dioden, Transformatoren, eine Vorrichtungsstruktur einschließlich Transistoren, wie etwa des vertikalen Transistors 100 und des vertikalen Transistors 100, gekoppelt mit wenigstens einer nichtflüchtigen Speichervorrichtung, wie etwa einer Speichervorrichtung, wie etwa einer Magnettunnelübergang- oder einer Resistiver-Direktzugriffsspeicher-Vorrichtung. Die Integrierter-Schaltkreis(IC)-Struktur 1600 kann ferner eingebettete Vorrichtungen 1614, wie etwa eine oder mehrere resistive Direktzugriffsspeichervorrichtungen, Sensoren und Elektrostatische-Entladung(ESD)-Vorrichtungen, beinhalten. Komplexere Vorrichtungen, wie etwa Hochfrequenz(HF)-Vorrichtungen, Leistungsverstärker, Leistungsverwaltungsvorrichtungen, Antennen, Arrays, Sensoren und MEMS-Vorrichtungen, können auch auf der Integrierter-Schaltkreis(IC)-Struktur 1600 gebildet werden. Gemäß Ausführungsformen der vorliegenden Offenbarung können hier offenbarte Einrichtungen oder Prozesse bei der Fertigung der Integrierter-Schaltkreis(IC)-Struktur 1600 verwendet werden.
  • Entsprechend betreffen eine oder mehrere Ausführungsformen der vorliegenden Offenbarung allgemein die Fertigung eines vertikalen Transistors. Der mikroelektronische Speicher kann ein amorphes oder polykristallines Kanalmaterial beinhalten. Eine oder mehrere Ausführungsformen der vorliegenden Offenbarung betreffen die Fertigung eines vertikalen Transistors, wie etwa des vertikalen Transistors 100. Der vertikale Transistor 100 kann in einer Vielzahl mikroelektronischer Logik- und Speicheranwendungen verwendet werden.
  • Bei einem ersten Beispiel beinhaltet eine vertikale Transistorstruktur einen Materialstapel mit einem Source-Material, einem Drain-Material und einem Kanalmaterial dazwischen. Die vertikale Transistorstruktur beinhaltet ferner eine Gate-Elektrode angrenzend an eine Seitenwand des Stapels, wobei die Seitenwand das Kanalmaterial und wenigstens eine partielle Dicke sowohl des Source-Materials als auch des Drain-Materials beinhaltet. Ein Gate-Dielektrikum ist zwischen der Seitenwand des Stapels und der Gate-Elektrode vorhanden. Die vertikale Transistorstruktur beinhaltet ferner eine erste Metallisierung über einem ersten Bereich des Stapels oberhalb der Gate-Dielektrikum-Schicht und in Kontakt mit der Gate-Elektrode auf einer Seitenwand des Stapels. Eine zweite Metallisierung grenzt an die erste Metallisierung an, wobei die zweite Metallisierung sich über einem zweiten Bereich des Stapels und in Kontakt mit dem Source-Material oder dem Drain-Material befindet.
  • Bei zweiten Beispielen beinhaltet das Kanalmaterial für ein beliebiges des ersten Beispiels einen amorphen oder polykristallinen Halbleiter.
  • Bei dritten Beispielen beinhaltet das Kanalmaterial für ein beliebiges des ersten bis zweiten Beispiels IGZO, ZnO, In2O3, ITO, IZO, CuOx, SnOx, Si, Ge, SiGe, InSe, InS, ZnS, ZnSe, MoSe, MoS, CuS, CuSe, HfS, HfSe, ZrS, ZrSe, AIS, A1S ZnN, schwarzen Phosphor, Graphen.
  • Bei vierten Beispielen umfassen das Source-Material und das Drain-Material für ein beliebiges des ersten bis dritten Beispiels ein Metall, eine Legierung, ein stark dotiertes Halbleitermaterial oder ein leitfähiges Oxid und weisen eine höhere elektrische Leitfähigkeit als das Kanalmaterial auf.
  • Bei fünften Beispielen ist die Seitenwand für ein beliebiges des ersten bis vierten Beispiels eine erste Seitenwand und beinhaltet der Materialschichtstapel ferner eine zweite Seitenwand gegenüber der ersten Seitenwand, und wobei die Gate-Dielektrikum-Schicht an die zweite Seitenwand angrenzt und die Gate-Elektrode an die Gate-Dielektrikum-Schicht auf der zweiten Seitenwand angrenzt.
  • Bei sechsten Beispielen befindet sich die erste Metallisierung für ein beliebiges des ersten bis fünften Beispiels in Kontakt mit der Gate-Elektrode, die an die Gate-Dielektrikum-Schicht auf der zweiten Seitenwand angrenzt.
  • Bei siebten Beispielen überlappt die Gate-Elektrode für ein beliebiges des ersten bis sechsten Beispiels wenigstens 80 % des ersten leitfähigen Materials.
  • Bei achten Beispielen überlappt die Gate-Elektrode für ein beliebiges des ersten bis siebten Beispiels zwischen 50 % und 75 % des ersten leitfähigen Materials.
  • Bei neunten Beispielen umfasst der vertikale Transistor für ein beliebiges des ersten bis achten Beispiels ferner einen Isolator auf einem Teil des Source- oder Drain-Materials in dem ersten Bereich.
  • Bei zehnten Beispielen weist der Isolator für ein beliebiges des ersten bis neunten Beispiels eine oberste Oberfläche und eine Seitenwand im Wesentlichen koplanar mit der Seitenwand des Materialstapels auf, und wobei sich das Gate-Dielektrikum auf der Seitenwand des Isolators und auf der obersten Oberfläche befindet.
  • Bei elften Beispielen befindet sich das Gate-Dielektrikum für ein beliebiges des ersten bis zehnten Beispiels zwischen der Gate-Metallisierung und dem Isolator.
  • Bei zwölften Beispielen befindet sich die Drain-Metallisierung für ein beliebiges des ersten bis elften Beispiels in Kontakt mit dem Gate-Dielektrikum.
  • Bei dreizehnten Beispielen beinhaltet das Source-Material für ein beliebiges des ersten bis zwölften Beispiels Stickstoff und wenigstens eines von Titan oder Tantal, Wolfram, Ruthenium oder Kobalt, oder Sauerstoff und eines oder mehrere von Zinn, Zink, Iridium, Ruthenium, Indium, und beinhaltet das Drain-Material Stickstoff und wenigstens eines von Titan oder Tantal, Wolfram, Ruthenium oder Kobalt, oder Sauerstoff und eines oder mehrere von Zinn, Zink, Iridium, Ruthenium, Indium.
  • Bei vierzehnten Beispielen weist das Source-Material für ein beliebiges des ersten bis dreizehnten Beispiels eine Dicke zwischen 5 nm und 100 nm auf, weist das Source-Material eine Dicke zwischen 5 nm und 100 nm auf und weist das Kanalmaterial eine Dicke von wenigstens 5 nm auf.
  • Bei fünfzehnten Beispielen weist die Gate-Dielektrikum-Schicht für ein beliebiges des ersten bis vierzehnten Beispiels eine Dicke zwischen 1 nm und 20 nm auf.
  • Bei sechzehnten Beispielen beinhaltet der vertikale Transistor für ein beliebiges des ersten bis fünfzehnten Beispiels eine dritte Metallisierung über einem dritten Bereich des Stapels gegenüber dem zweiten Bereich, wobei sich die dritte Metallisierung in Kontakt mit dem Source-Material oder dem Drain-Material befindet.
  • Bei einem siebzehnten Beispiel beinhaltet eine Integrierter-Schaltkreis-Struktur ein erstes Gebiet. Das erste Gebiet beinhaltet einen MOS-Transistor mit einem Einkristallhalbleiter und wenigstens einer leitfähigen Zwischenverbindung, die mit dem MOS-Transistor gekoppelt ist. Die Integrierter-Schaltkreis-Struktur beinhaltet ferner ein zweites Gebiet oberhalb des ersten Gebiets, wobei das zweite Gebiet einen vertikalen Transistor beinhaltet, der mit der leitfähigen Zwischenverbindung gekoppelt ist. Die vertikale Transistorstruktur beinhaltet einen Materialstapel mit einem Source-Material, einem Drain-Material und einem Kanalmaterial dazwischen. Die vertikale Transistorstruktur beinhaltet ferner eine Gate-Elektrode angrenzend an eine Seitenwand des Stapels, wobei die Seitenwand das Kanalmaterial und wenigstens eine partielle Dicke sowohl des Source-Materials als auch des Drain-Materials beinhaltet. Ein Gate-Dielektrikum ist zwischen der Seitenwand des Stapels und der Gate-Elektrode vorhanden. Die vertikale Transistorstruktur beinhaltet ferner eine erste Metallisierung über einem ersten Bereich des Stapels oberhalb der Gate-Dielektrikum-Schicht und in Kontakt mit der Gate-Elektrode auf einer Seitenwand des Stapels. Eine zweite Metallisierung grenzt an die erste Metallisierung an, wobei die zweite Metallisierung sich über einem zweiten Bereich des Stapels und in Kontakt mit dem Source-Material oder dem Drain-Material befindet.
  • Bei achtzehnten Beispielen beinhaltet das Kanalmaterial für ein beliebiges des siebzehnten Beispiels IGZO, ZnO, In2O3, ITO, IZO, CuOx, SnOx, Si, Ge, SiGe, InSe, InS, ZnS, ZnSe, MoSe, MoS, CuS, CuSe, HfS, HfSe, ZrS, ZrSe, AIS, A1S ZnN, schwarzen Phosphor, Graphen.
  • Bei einem neunzehnten Beispiel beinhaltet ein Verfahren zum Fertigen eines Transistors Bilden eines Materialschichtstapels, wobei das Bilden Abscheiden einer ersten leitfähigen Schicht oberhalb eines Substrats und Abscheiden eines Halbleitermaterials auf der ersten leitfähigen Schicht beinhaltet. Das Verfahren beinhaltet ferner Abscheiden eines zweiten leitfähigen Schichthalbleitermaterials und Strukturieren des Materialschichtstapels, um einen Block mit Seitenwänden zu bilden. Das Verfahren beinhaltet Abscheiden einer Gate-Dielektrikum-Schicht auf dem Block, auf Seitenwänden des Blocks und auf dem Substrat und flächendeckendes Abscheiden eines Gate-Elektrode-Materials auf der Gate-Dielektrikum-Schicht und Strukturieren des Gate-Elektrode-Materials, um eine Gate-Elektrode angrenzend an das Gate-Dielektrikum und mit Seitenwänden des Blocks überlappend zu bilden. Das Verfahren beinhaltet ferner Bilden eines Gate-Kontakts auf einem Teil der Gate-Elektrode und Bilden einer Metallisierungsstruktur auf einem Teil der zweiten leitfähigen Schicht durch Entfernen von Teilen der Gate-Dielektrikum-Schicht.
  • Bei zwanzigstens Beispielen beinhaltet das Strukturieren des Gate-Elektrode-Materials für ein beliebiges des neunzehnten Beispiels Vertiefen einer obersten Oberfläche der Gate-Elektrode unterhalb einer obersten Oberfläche des Blocks.

Claims (20)

  1. Vertikale Transistorstruktur, die Folgendes umfasst: einen Materialstapel, der ein Source-Material, ein Drain-Material und ein Kanalmaterial dazwischen umfasst; eine Gate-Elektrode angrenzend an eine Seitenwand des Materialstapels, wobei die Seitenwand das Kanalmaterial und wenigstens eine partielle Dicke sowohl des Source-Materials als auch des Drain-Materials beinhaltet; ein Gate-Dielektrikum zwischen der Seitenwand des Stapels und der Gate-Elektrode; eine erste Metallisierung über einem ersten Bereich des Stapels und in Kontakt mit der Gate-Elektrode; und eine zweite Metallisierung angrenzend an die erste Metallisierung, die zweite Metallisierung über einem zweiten Bereich des Stapels und in Kontakt mit dem Source-Material oder dem Drain-Material.
  2. Vertikaler Transistor nach Anspruch 1, wobei das Kanalmaterial einen amorphen kristallinen oder polykristallinen Halbleiter umfasst.
  3. Vertikale Transistorstruktur nach Anspruch 1, wobei das Source-Material und das Drain-Material ein Metall, eine Legierung, ein stark dotiertes Halbleitermaterial oder ein leitfähiges Oxid umfassen und eine höhere elektrische Leitfähigkeit als das Kanalmaterial aufweisen.
  4. Vertikaler Transistor nach Anspruch 1, wobei die Seitenwand eine erste Seitenwand ist und der Materialschichtstapel ferner eine zweite Seitenwand gegenüber der ersten Seitenwand umfasst, und wobei die Gate-Dielektrikum-Schicht an die zweite Seitenwand angrenzt und die Gate-Elektrode an die Gate-Dielektrikum-Schicht auf der zweiten Seitenwand angrenzt.
  5. Vertikaler Transistor nach Anspruch 4, wobei sich die erste Metallisierung in Kontakt mit der Gate-Elektrode befindet, die an die Gate-Dielektrikum-Schicht auf der zweiten Seitenwand angrenzt.
  6. Vertikaler Transistor nach Anspruch 1, wobei die Gate-Elektrode wenigstens 80 % des ersten leitfähigen Materials überlappt.
  7. Vertikaler Transistor nach einem der Ansprüche 1-6, wobei die Gate-Elektrode zwischen 50 % und 75 % des Drain-Materials überlappt.
  8. Vertikaler Transistor nach Anspruch 1, der ferner einen Isolator auf einem Teil des Source- oder des Drain-Materials in dem ersten Bereich umfasst.
  9. Vertikaler Transistor nach Anspruch 8, wobei der Isolator eine oberste Oberfläche und eine Seitenwand im Wesentlichen koplanar mit der Seitenwand des Materialstapels aufweist, und wobei sich das Gate-Dielektrikum auf der Seitenwand des Isolators und auf der obersten Oberfläche befindet.
  10. Vertikaler Transistor nach einem der Ansprüche 8-9, wobei sich das Gate-Dielektrikum zwischen der ersten Metallisierung und dem Isolator befindet.
  11. Vertikaler Transistor nach einem der Ansprüche 1-6, wobei das Gate-Dielektrikum eine Dicke zwischen 1 nm und 20 nm aufweist.
  12. Vertikaler Transistor nach einem der Ansprüche 1-6, wobei sich die zweite Metallisierung in Kontakt mit dem Gate-Dielektrikum befindet.
  13. Vertikaler Transistor nach einem der Ansprüche 1-6, wobei das Source-Material Stickstoff und wenigstens eines von Titan oder Tantal, Wolfram, Ruthenium oder Kobalt, oder Sauerstoff und eines oder mehrere von Zinn, Zink, Iridium, Ruthenium, Indium beinhaltet und wobei das Drain-Material Stickstoff und wenigstens eines von Titan oder Tantal, Wolfram, Ruthenium oder Kobalt, oder Sauerstoff und eines oder mehrere von Zinn, Zink, Iridium, Ruthenium, Indium beinhaltet.
  14. Vertikaler Transistor nach einem der Ansprüche 1-6, wobei das Source-Material eine Dicke zwischen 5 nm und 200 nm aufweist, das Drain-Material eine Dicke zwischen 5 nm und 200 nm aufweist und das Kanalmaterial eine Dicke von wenigstens 1 nm aufweist.
  15. Vertikaler Transistor nach einem der Ansprüche 1-6, wobei der vertikale Transistor ferner eine dritte Metallisierung über einem dritten Bereich des Stapels gegenüber dem zweiten Bereich umfasst, wobei sich die dritte Metallisierung in Kontakt mit dem Source-Material oder dem Drain-Material befindet.
  16. Vertikale Transistorstruktur nach einem der Ansprüche 1-6, wobei das Kanalmaterial IGZO, ZnO, In2O3, ITO, IZO, CuOx, SnOx, Si, Ge, SiGe, InSe, InS, ZnS, ZnSe, MoSe, MoS, CuS, CuSe, HfS, HfSe, ZrS, ZrSe, AIS, A1S ZnN, schwarzen Phosphor, Graphen umfasst.
  17. Integrierter-Schaltkreis-Struktur, die Folgendes umfasst: ein erstes Gebiet, das Folgendes umfasst: einen MOS-Transistor, der einen Einkristallhalbleiter umfasst; eine leitfähige Zwischenverbindung, die mit dem MOS-Transistor gekoppelt ist; ein zweites Gebiet oberhalb des ersten Gebiets, wobei das zweite Gebiet Folgendes umfasst: einen vertikalen Transistor, der mit der leitfähigen Zwischenverbindung gekoppelt ist, wobei der vertikale Transistor Folgendes umfasst: einen Materialstapel, der ein Source-Material, ein Drain-Material und ein Kanalmaterial dazwischen umfasst; eine Gate-Elektrode angrenzend an eine Seitenwand des Materialstapels, wobei die Seitenwand das Kanalmaterial und wenigstens eine partielle Dicke sowohl des Source-Materials als auch des Drain-Materials beinhaltet; ein Gate-Dielektrikum zwischen der Seitenwand des Stapels und der Gate-Elektrode; eine erste Metallisierung über einem ersten Bereich des Stapels und in Kontakt mit der Gate-Elektrode; und eine zweite Metallisierung angrenzend an die erste Metallisierung, die zweite Metallisierung über einem zweiten Bereich des Stapels und in Kontakt mit dem Source-Material oder dem Drain-Material.
  18. Integrierter Schaltkreis nach Anspruch 17, wobei das Kanalmaterial einen amorphen oder Polykristallinen Halbleiter, IGZO, ZnO, In2O3, ITO, IZO, CuOx, SnOx, Si, Ge, SiGe, InSe, InS, ZnS, ZnSe, MoSe, MoS, CuS, CuSe, HfS, HfSe, ZrS, ZrSe, AIS, A1S ZnN, schwarzen Phosphor, Graphen umfasst.
  19. Verfahren zum Fertigen einer vertikalen Transistorstruktur, wobei das Verfahren Folgendes umfasst: Bilden eines Materialstapels, wobei das Bilden Folgendes umfasst: Abscheiden einer ersten elektrisch leitfähigen Schicht oberhalb eines Substrats; Abscheiden eines Halbleitermaterials auf der ersten leitfähigen Schicht; Abscheiden einer zweiten elektrisch leitfähigen Schicht auf dem Halbleitermaterial; Strukturen des Materialstapels, um einen Block mit Seitenwänden zu bilden; Abscheiden einer Gate-Dielektrikum-Schicht auf dem Block, auf den Seitenwänden des Blocks und auf dem Substrat; flächendeckendes Abscheiden eines Gate-Elektrode-Materials auf der Gate-Dielektrikum-Schicht und Strukturieren des Gate-Elektrode-Materials, um eine Gate-Elektrode angrenzend an das Gate-Dielektrikum und mit Seitenwänden des Blocks überlappend zu bilden; Bilden eines Gate-Kontakts auf einem Teil der Gate-Elektrode; und Bilden einer Metallisierungsstruktur auf einem Teil der zweiten leitfähigen Schicht durch Entfernen von Teilen der Gate-Dielektrikum-Schicht.
  20. Verfahren nach Anspruch 19, wobei das Strukturieren des Gate-Elektrode-Materials Vertiefen einer obersten Oberfläche der Gate-Elektrode auf unterhalb einer obersten Oberfläche des Blocks umfasst.
DE102020111597.0A 2019-06-27 2020-04-29 Vertikale transistoren für ultradichte logik- und speicheranwendungen Pending DE102020111597A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/455,567 US11777029B2 (en) 2019-06-27 2019-06-27 Vertical transistors for ultra-dense logic and memory applications
US16/455,567 2019-06-27

Publications (1)

Publication Number Publication Date
DE102020111597A1 true DE102020111597A1 (de) 2020-12-31

Family

ID=73747550

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020111597.0A Pending DE102020111597A1 (de) 2019-06-27 2020-04-29 Vertikale transistoren für ultradichte logik- und speicheranwendungen

Country Status (2)

Country Link
US (1) US11777029B2 (de)
DE (1) DE102020111597A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11233146B2 (en) * 2019-05-10 2022-01-25 Samsung Electronics Co., Ltd. Gate structure of vertical FET and method of manufacturing the same
US11810980B2 (en) * 2019-06-28 2023-11-07 Intel Corporation Channel formation for three dimensional transistors
CN114823861B (zh) * 2022-04-12 2023-04-28 电子科技大学 一种漏区自对准垂直沟道mos集成电路单元结构及其实现方法
WO2024091179A1 (en) * 2022-10-28 2024-05-02 National University Of Singapore A vertical channel-all-around metal-antiferroelectric-metal-insulator-semiconductor field effect transistor

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6700133B1 (en) 1994-03-11 2004-03-02 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
US6140672A (en) 1999-03-05 2000-10-31 Symetrix Corporation Ferroelectric field effect transistor having a gate electrode being electrically connected to the bottom electrode of a ferroelectric capacitor
KR100320435B1 (ko) 1999-11-22 2002-01-15 박종섭 불휘발성 강유전체 메모리 소자 및 그 제조방법
US6339241B1 (en) 2000-06-23 2002-01-15 International Business Machines Corporation Structure and process for 6F2 trench capacitor DRAM cell with vertical MOSFET and 3F bitline pitch
US6404667B1 (en) 2000-09-11 2002-06-11 Samsung Electronics Co., Ltd. 2T-1C ferroelectric random access memory and operation method thereof
US6743643B2 (en) 2001-11-29 2004-06-01 Symetrix Corporation Stacked memory cell having diffusion barriers
US6873029B2 (en) 2003-02-10 2005-03-29 Vitesse Semiconductor Corporation Self-aligned bipolar transistor
US8471263B2 (en) 2003-06-24 2013-06-25 Sang-Yun Lee Information storage system which includes a bonded semiconductor structure
US7030651B2 (en) 2003-12-04 2006-04-18 Viciciv Technology Programmable structured arrays
KR100601950B1 (ko) 2004-04-08 2006-07-14 삼성전자주식회사 전자소자 및 그 제조방법
US8314024B2 (en) 2008-12-19 2012-11-20 Unity Semiconductor Corporation Device fabrication
KR20070071968A (ko) 2005-12-30 2007-07-04 삼성전자주식회사 다결정 실리콘 필름 제조방법 및 이를 적용한 박막트랜지스터의 제조방법
US7919800B2 (en) 2007-02-26 2011-04-05 Micron Technology, Inc. Capacitor-less memory cells and cell arrays
US8039926B2 (en) 2007-12-06 2011-10-18 Electronics And Telecommunications Research Institute Method for manufacturing N-type and P-type chalcogenide material, doped homojunction chalcogenide thin film transistor and method of fabricating the same
US7791925B2 (en) 2008-10-31 2010-09-07 Seagate Technology, Llc Structures for resistive random access memory cells
KR20100053230A (ko) 2008-11-12 2010-05-20 주식회사 하이닉스반도체 자기 터널 접합을 스위칭 소자로 사용하는 강유전체 메모리장치
US7759142B1 (en) 2008-12-31 2010-07-20 Intel Corporation Quantum well MOSFET channels having uni-axial strain caused by metal source/drains, and conformal regrowth source/drains
JP5504008B2 (ja) 2009-03-06 2014-05-28 株式会社半導体エネルギー研究所 半導体装置
TWI617029B (zh) 2009-03-27 2018-03-01 半導體能源研究所股份有限公司 半導體裝置
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US8742476B1 (en) 2012-11-27 2014-06-03 Monolithic 3D Inc. Semiconductor device and structure
KR101675113B1 (ko) 2010-01-08 2016-11-11 삼성전자주식회사 트랜지스터 및 그 제조방법
US8716091B2 (en) 2010-03-30 2014-05-06 International Business Machines Corporation Structure for self-aligned silicide contacts to an upside-down FET by epitaxial source and drain
KR101134819B1 (ko) 2010-07-02 2012-04-13 이상윤 반도체 메모리 장치의 제조 방법
US9673285B2 (en) 2011-11-21 2017-06-06 Sensor Electronic Technology, Inc. Semiconductor device with low-conducting buried and/or surface layers
KR101700213B1 (ko) 2011-12-21 2017-01-26 인텔 코포레이션 금속 산화물 반도체 소자 구조용 핀의 형성 방법
US20130264620A1 (en) 2012-04-06 2013-10-10 Texas Instruments Incorporated Integrated circuit having ferroelectric memory with dense via barrier
JP2013235895A (ja) 2012-05-07 2013-11-21 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
US9853053B2 (en) 2012-09-10 2017-12-26 3B Technologies, Inc. Three dimension integrated circuits employing thin film transistors
US9136343B2 (en) 2013-01-24 2015-09-15 Intel Corporation Deep gate-all-around semiconductor device having germanium or group III-V active layer
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US9087724B2 (en) 2013-03-21 2015-07-21 International Business Machines Corporation Method and structure for finFET CMOS
KR102083494B1 (ko) 2013-10-02 2020-03-02 삼성전자 주식회사 나노와이어 트랜지스터를 포함하는 반도체 소자
JP6183200B2 (ja) 2013-12-16 2017-08-23 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
EP2887398B1 (de) 2013-12-18 2017-09-13 Imec Doppelschicht-Graphen-Tunnelfeldeffekttransistor
US9882053B2 (en) 2013-12-23 2018-01-30 Intel Corporation Molded dielectric fin-based nanostructure
CN103839825A (zh) 2014-02-24 2014-06-04 京东方科技集团股份有限公司 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法
US9653611B2 (en) 2014-03-07 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9209305B1 (en) 2014-06-06 2015-12-08 Stmicroelectronics, Inc. Backside source-drain contact for integrated circuit transistor devices and method of making same
US9472560B2 (en) 2014-06-16 2016-10-18 Micron Technology, Inc. Memory cell and an array of memory cells
KR101541463B1 (ko) 2014-08-22 2015-08-19 연세대학교 산학협력단 금속 황화물 합금 형성 방법 및 금속 황화물 합금을 포함하는 전자 소자
US20160225915A1 (en) 2015-01-30 2016-08-04 Cindy X. Qiu Metal oxynitride transistor devices
KR102434697B1 (ko) 2015-06-02 2022-08-22 삼성전자주식회사 2d 물질을 포함하는 광학소자 및 그 제조방법
US9520421B1 (en) 2015-06-29 2016-12-13 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method for manufacturing LTPS TFT substrate and LTPS TFT substrate
US10396211B2 (en) 2015-07-31 2019-08-27 Intel Corporation Functional metal oxide based microelectronic devices
US10276572B2 (en) 2015-11-05 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10374086B2 (en) 2015-12-04 2019-08-06 The Regents Of The University Of California 3D transistor having a gate stack including a ferroelectric film
US10347544B2 (en) 2015-12-11 2019-07-09 Intel Corporation Co-planar p-channel and n-channel gallium nitride-based transistors on silicon and techniques for forming same
US9947687B2 (en) 2016-06-08 2018-04-17 Micron Technology, Inc. Memory cells comprising a programmable field effect transistor having a reversibly programmable gate insulator
US10854591B2 (en) 2016-11-04 2020-12-01 Samsung Electronics Co., Ltd. Semiconductor device including a repeater/buffer at upper metal routing layers and methods of manufacturing the same
US10777410B2 (en) 2017-02-03 2020-09-15 University Of South Carolina Synthesis and fabrication of transition metal dichalcogenide structures
WO2018182607A1 (en) 2017-03-30 2018-10-04 Intel Corporation Thermally conductive dielectric layers for thin film transistors
US9991268B1 (en) 2017-06-08 2018-06-05 Taiwan Semiconductor Manufacturing Co., Ltd. SRAM cell structure
US10446606B2 (en) 2017-07-19 2019-10-15 International Business Machines Corporation Back-side memory element with local memory select transistor
EP3688805A4 (de) 2017-09-29 2021-04-14 INTEL Corporation Vertikaler backend-transistor mit ferroelektrischem material
WO2019066966A1 (en) 2017-09-29 2019-04-04 Intel Corporation CMOS CIRCUIT WITH A GROUP III NITRIDE TRANSISTOR AND ITS SUPPLY METHOD
US20190267319A1 (en) 2018-02-27 2019-08-29 Intel Corporation Reconfigurable interconnect arrangements using thin-film transistors
JP2019165052A (ja) 2018-03-19 2019-09-26 東芝メモリ株式会社 半導体記憶装置
US11189699B2 (en) 2018-06-01 2021-11-30 Samsung Electronics Co., Ltd. Superlattice structure including two-dimensional material and device including the superlattice structure
US11282963B2 (en) 2018-07-30 2022-03-22 Intel Corporation Low temperature thin film transistors and micro lightemitting diode displays having low temperature thin film transistors
US11037783B2 (en) 2018-09-25 2021-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Field effect transistor using transition metal dichalcogenide and a method for forming the same
US11349025B2 (en) * 2018-10-31 2022-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-channel device to improve transistor speed
US11257962B2 (en) 2019-05-02 2022-02-22 Micron Technology, Inc. Transistors comprising an electrolyte, semiconductor devices, electronic systems, and related methods
US10861873B2 (en) 2019-05-07 2020-12-08 Sandisk Technologies Llc Three-dimensional memory device including signal and power connection lines extending through dielectric regions and methods of making the same
US11171243B2 (en) 2019-06-27 2021-11-09 Intel Corporation Transistor structures with a metal oxide contact buffer

Also Published As

Publication number Publication date
US20200411686A1 (en) 2020-12-31
US11777029B2 (en) 2023-10-03

Similar Documents

Publication Publication Date Title
DE102020103710A1 (de) Rückseitenkontakte für Halbleitervorrichtungen
DE112011105996B4 (de) Halbleiterbauelement mit einem verengten Halbleiterkörper
DE102013112701B4 (de) Halbleitervorrichtungen
DE102020111597A1 (de) Vertikale transistoren für ultradichte logik- und speicheranwendungen
DE112020000199B4 (de) Herstellungsverfahren für einen Transistorkanal mit vertikal gestapelten Nanoschichten, die durch finnenförmige Brückenzonen verbunden sind
DE112016007299T5 (de) Rückseiten-source/drain-austausch für halbleiterbauelemente mit metallisierung auf beiden seiten
DE102020105121A1 (de) Integrierte gate-all-around-schaltungsstrukturen mit germanium-nanodraht-kanalstrukturen
DE112013007003T5 (de) Nicht planare Halbleitervorrichtung mit dotierter Unterrippenregion und Verfahren zu deren Herstellung
DE112011105973T5 (de) Halbleitervorrichtung mit metallischen Quellen- und Senkenregionen
DE112013007051T5 (de) CMOS-kompatible Polyzid-Sicherungsstruktur und Verfahren zum Herstellen selbiger
DE102020121487A1 (de) Zwischenverbindungsstrukturen und fertigungsverfahren
DE102020103517A1 (de) Gate-All-Around-Strukturen für integrierte Schaltungen mit Source- oder Drain-Strukturen mit epitaktischen Noppen
DE112020000212B4 (de) Verfahren zur herstellung eines transistorkanals mit vertikal gestapelten nanoschichten, die durch finnenförmige brückenzonen verbunden sind
DE102020134411A1 (de) Integrierte gate-all-around-strukturen mit germaniumdotierten nanoband-kanalstrukturen
DE102018126911A1 (de) Gate-Schnitt und Finnentrimmisolation für fortschrittliche Integrierter-Schaltkreis-Struktur-Fertigung
DE112017008046T5 (de) Pmos- und nmos-kontakte in einem gemeinsamen trench
DE102021121273A1 (de) Herstellung von gate-all-around-integrierte-schaltung-strukturen mit vor-abstandshalter-abscheidung-geschnittenen gates
DE112020005273B4 (de) Verfahren zum Bilden eines Nanosheet-Transistors mit selbstausgerichteter dielektrischer Säule
DE102020133578A1 (de) Passivierungsschichten für Dünnfilmtransistoren und Fertigungsverfahren
DE102019107531A1 (de) Cmos-vorrichtung einschliesslich pmos- metall-gate mit niedriger schwellenspannung
DE102020133282A1 (de) Nanodraht-transistoren und verfahren zur herstellung
DE112016006696T5 (de) Geometrieabstimmung eines Finnen-basierten Transistors
DE102020105662A1 (de) Gate-stapel für finfet-transistoren
DE112016006664T5 (de) Ätzen eines gratkerns, um eine gratverdoppelung vorzusehen
DE102018127575A1 (de) Epitaktische source-oder drain-strukturen für fortschrittliche integrierter-schaltkreis-struktur-fertigung