KR20100053230A - 자기 터널 접합을 스위칭 소자로 사용하는 강유전체 메모리장치 - Google Patents

자기 터널 접합을 스위칭 소자로 사용하는 강유전체 메모리장치 Download PDF

Info

Publication number
KR20100053230A
KR20100053230A KR1020080112261A KR20080112261A KR20100053230A KR 20100053230 A KR20100053230 A KR 20100053230A KR 1020080112261 A KR1020080112261 A KR 1020080112261A KR 20080112261 A KR20080112261 A KR 20080112261A KR 20100053230 A KR20100053230 A KR 20100053230A
Authority
KR
South Korea
Prior art keywords
line
magnetic tunnel
tunnel junction
ferromagnetic layer
word line
Prior art date
Application number
KR1020080112261A
Other languages
English (en)
Inventor
정혁제
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080112261A priority Critical patent/KR20100053230A/ko
Publication of KR20100053230A publication Critical patent/KR20100053230A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 강유전체 메모리 셀에서 비트 라인과 플레이트 라인 사이의 스위칭 수단으로 트랜지스터 대신에 자기 터널 접합을 사용함으로써, 실리콘 기판을 사용하지 않고 강유전체 메모리 셀을 구성하는 기술을 개시한다.
구체적으로, 본 발명은 비트 라인, 플레이트 라인, 상기 비트 라인과 플레이트 라인 사이에 연결되어 데이터를 저장하는 강유전체 커패시터, 데이터의 읽기 또는 쓰기를 위한 전류가 인가되는 워드 라인, 및 상기 워드 라인에 인가되는 전류의 방향에 따라 상기 비트 라인과 플레이트 라인 사이의 스위칭 동작을 제어하는 스위칭 수단을 포함하는 강유전체 메모리 장치를 개시한다.
자기 터널 접합, MTJ, 스위칭, 강유전체, 반도체, 메모리, 워드 라인

Description

자기 터널 접합을 스위칭 소자로 사용하는 강유전체 메모리 장치 {FERROELECTRIC RANDOM ACCESS MEMORY DEVICE USING A MAGNETIC TUNNEL JUNCTION FOR SWITCHING}
본 발명은 스위칭 수단으로 자기 터널 접합 소자를 이용하는 것을 특징으로 하는 강유전체 메모리 장치와 관련된다. 더 상세하게는, 워드 라인에 인가되는 전류의 방향에 따라 자기장이 바뀌는 원리를 이용하여 자기 터널 접합 소자의 자화 방향을 제어함으로써 자기 터널 접합 소자를 스위칭 수단으로 이용하는 강유전체 메모리 장치와 관련된다.
일반적으로 불휘발성 강유전체 메모리 즉, FeRAM(Ferroelectric Random Access Memory)은 디램(DRAM;Dynamic Random Access Memory) 정도의 데이터 처리 속도를 갖고, 전원의 오프시에도 데이타가 보존되는 특성 때문에 차세대 기억 소자로 주목받고 있다.
이러한 FeRAM은 디램과 거의 유사한 구조를 갖는 기억소자로써 커패시터의 재료로 강유전체를 사용하여 강유전체의 특성인 높은 잔류 분극을 이용한 것이다. 이와 같은 잔류 분극 특성으로 인하여 전계를 제거하더라도 데이터가 지워지지 않 는다.
영상 데이타, 음성 데이타 등을 무선으로 전송하기 위한 무선 시스템이 일반화됨과 동시에, 무선 시스템의 전력 소모 및 성능 개선을 위한 시스템 구성이 요구되고 있다.
이러한 종래의 시스템은 전력 소모 및 성능 개선을 위한 장치의 구현시 데이타를 저장 및 센싱하기 위한 휘발성 메모리, 비휘발성 메모리 등의 복수개의 메모리가 기본적으로 필요하다. 이에 따라, 관련된 메모리를 제어하기 위한 주변의 시스템 구성이 복잡하게 되어 면적이 증가하게 될 뿐만 아니라 시스템 성능이 떨어지게 되는 문제점이 있다.
따라서, 상술된 FeRAM을 이용하여 음성 데이타, 영상 데이타, 기타 데이타 등의 멀티 비트 데이타를 하나의 단위 셀에 저장하고 이를 센싱하여 셀 사이즈의 유효성을 증가시키고 전체적인 시스템의 면적을 줄일 수 있도록 하는 본 발명의 필요성이 대두되었다.
도 1은 일반적인 강유전체의 특성인 히스테리시스 루프 특성을 나타낸다.
도 1을 참조하면, 전기장에 의해 유기된 분극이 전기장을 제거하더라도 잔류 분극이 남아 일정 상태(a,d 상태)를 유지하고 있음을 알 수 있다.
불휘발성 강유전체 메모리 셀은 a,d 상태를 각각 데이터 0,1에 대응시켜 데이터를 저장한다.
도 2는 종래 기술에 따른 강유전체 메모리의 단위 셀을 나타내는 회로도이다.
도 2를 참조하면, 한 방향으로 비트 라인 BL을 형성하고, 비트 라인 BL과 교차하는 방향으로 워드 라인 WL을 형성하며, 워드 라인 WL과 일정한 간격을 두고 동일한 방향으로 플레이트 라인 PL을 형성한다. 트랜지스터의 게이트는 워드 라인 WL에 연결되고, 소스는 비트 라인 BL에 연결되며, 드레인은 강유전체 커패시터 FC의 제 1 단자에 연결된다. 강유전체 커패시터 FC의 제 2 단자는 플레이트 라인 PL에 연결된다.
도 3은 종래 기술에 따른 강유전체 메모리의 셀 어레이를 나타내는 회로도이다.
도 3을 참조하면, 로오 방향으로 복수 개의 워드 라인 WL과 플레이트 라인 PL을 일정한 간격을 두고 형성하고, 칼럼 방향으로 복수 개의 비트 라인 BL을 형성한다.
워드 라인 WL 및 플레이트 라인 PL과 비트 라인 BL 사이에 단위 셀 UC을 형성한다. 단위 셀 UC은 하나의 트랜지스터 T와 하나의 강유전체 캐패시터 FC를 포함하고, 트랜지스터 T의 게이트는 워드 라인 WL에 연결되고, 소스/드레인은 비트 라인 BL에 연결되며, 드레인/소스는 강유전체 커패시터 FC의 제 1 단자에 연결된다. 강유전체 커패시터 FC의 제 2 단자는 플레이트 라인 PL에 연결된다.
도 4는 종래 기술에 따른 강유전체 메모리의 단위 셀 구조를 나타낸다.
도 4를 참조하면, 실리콘 기판의 일부에 게이트 영역(30)을 형성하고, 게이트 영역(30)의 양 측 실리콘 기판에 소스/드레인 영역(40,50)을 형성한다. 소스/드레인 영역(40)은 콘택 플러그(21)를 통해 비트 라인 BL과 연결된다. 게이트 영 역(30) 상부에는 워드 라인 WL을 형성한다.
강유전체 커패시터 FC는 상부전극(11), 강유전체막(12), 하부전극(13)으로 구성된다. 강유전체 커패시터 FC의 상부전극(11)은 콘택 플러그(22)를 통해 플레이트 라인 PL과 연결되고, 하부 전극(13)은 콘택 플러그(23)를 통해 소스/드레인 영역(50)과 연결된다.
이러한 종래의 강유전체 메모리 셀은 실리콘 기판에 게이트, 소스 및 드레인 영역을 형성하기 때문에, 다층 구조의 형성에 제약이 있다. 즉, 워드 라인을 게이트 영역 상부에 형성하거나, 비트 라인을 소스/드레인 영역 상부에 연결해야 하기 때문에, 다층 구조를 형성하는 데에 한계가 있다. 따라서, 강유전체 메모리 셀의 집적도를 높일 수 없다는 문제점이 있다.
상기 문제점을 해결하기 위하여 본 발명은 강유전체 메모리 셀에서 비트 라인과 플레이트 라인 사이의 스위칭 수단으로 트랜지스터 대신에 자기 터널 접합을 사용함으로써, 실리콘 기판을 사용하지 않고 강유전체 메모리 셀을 구성하는 기술과 관련이 있다.
본 발명은 비트 라인, 플레이트 라인, 상기 비트 라인과 플레이트 라인 사이에 연결되어 데이터를 저장하는 강유전체 커패시터, 데이터의 읽기 또는 쓰기를 위한 전류가 인가되는 워드 라인, 및 상기 워드 라인에 인가되는 전류의 방향에 따라 상기 비트 라인과 플레이트 라인 사이의 스위칭 동작을 제어하는 스위칭 수단을 포함하는 강유전체 메모리 장치를 개시한다.
추가적으로, 본 발명은 복수 개의 비트 라인, 복수 개의 플레이트 라인, 상기 비트 라인과 플레이트 라인 사이에 연결되어 데이터를 저장하는 복수 개의 강유전체 커패시터, 데이터의 읽기 또는 쓰기를 위한 전류가 인가되는 복수 개의 워드 라인, 및 상기 워드 라인에 인가되는 전류의 방향에 따라 상기 비트 라인과 플레이트 라인 사이의 스위칭 동작을 제어하는 스위칭 수단을 포함하는 셀 어레이, 상기 복수 개의 워드 라인을 선택적으로 활성화시키고, 활성화된 워드 라인에 인가되는 전류의 방향을 제어하는 워드 라인 구동부, 상기 비트 라인에 인가된 셀 데이터를 센싱하는 센스 앰프부, 상기 센스 앰프부에서 센싱된 리드 데이터와 상기 센스 앰 프부로 전송될 라이트 데이터를 전송하는 데이터 버스, 및 상기 데이터 버스로부터 인가받은 상기 리드 데이터를 증폭하여 데이터 버퍼로 출력하는 메인 앰프부를 포함하는 강유전체 메모리 장치를 개시한다.
본 발명은 강유전체 메모리 셀에서 비트 라인과 플레이트 라인 사이의 스위칭 수단으로 트랜지스터 대신에 자기 터널 접합을 사용하는 것을 특징으로 하며, 그 결과 다음과 같은 장점이 있다.
첫째, 실리콘 기판을 사용하지 않고 강유전체 메모리 셀을 구성할 수 있기 때문에, 공간의 확보가 용이하여 다층 구조를 쉽게 형성할 수 있다는 장점이 있다.
둘째, 트랜지스터를 사용하지 않기 때문에, 별도의 소스, 드레인 및 게이트 영역을 형성할 필요가 없으므로 반도체 메모리 장치의 제작 공정이 간단해진다는 장점이 있다.
셋째, 워드 라인이 자기 터널 접합에 자기장이 영향을 미칠 수 있는 범위 내에서는 어느 곳이라도 위치할 수 있기 때문에, 회로 설계시에 워드 라인의 배치에 있어서 자유도가 높아진다는 장점이 있다.
이하 첨부한 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 5는 본 발명에 따른 자기 터널 접합 소자의 구조를 도시한다.
도 5를 참조하면, 자기 터널 접합 소자 MTJ는 자화(Magnetization) 방향이 고정되어 있는 고정 강자성층(310, Pinned Ferromagnetic Layer), 고정 강자성층에 대해 자화 방향이 같은 방향 또는 반대 방향으로 바뀔 수 있는 자유 강자성층(320, Free Ferromagnetic Layer) 및 고정 강자성층과 자유 강자성층 사이에 위치하는 절연층, 즉, 자기 터널 장벽층(330)으로 구성된다.
자기 터널 접합 소자 MTJ는 상하로 적층된 자성층(310,320)의 자화 방향에 따라 저항비가 달라진다. 즉, 자기 터널 접합 소자 MTJ의 자유 강자성층(320)이 고정 강자성층(310)과 같은 방향인 경우와 반대 방향인 경우의 저항비가 서로 다르다. 따라서, 저항이 더 큰 경우에는 자기 터널 접합 소자 MTJ를 통과하는 전류의 크기가 작아지고, 저항이 더 작은 경우에는 자기 터널 잡합 소자 MTJ를 통과하는 전류의 크기가 커진다.
이러한 자기 터널 접합 소자의 성질을 이용하면, 자기 터널 접합 소자를 스위칭 소자로 사용할 수 있다. 이 경우 자기 터널 접합의 고정 강자성층은 자화 방향이 고정되어 있기 때문에 자유 강자성층의 자화 방향만 조절하면 스위칭 소자로 사용할 수가 있게 된다.
본 발명에서는 워드 라인에 인가되는 전류의 방향에 따라 자기장의 방향을 제어함으로써 자유 강자성층의 자화 방향을 조절하는 강유전체 메모리 장치를 개시한다.
이하에서 구체적인 실시예를 살펴보도록 한다.
도 6a은 본 발명의 제 1 실시예에 따른 강유전체 메모리의 단위 셀 구조를 나타낸다.
도 6a을 참조하면, 강유전체 메모리 단위 셀 UC은 실리콘 기판을 포함하지 않는다. 자기 터널 접합 소자 MTJ의 일측은 비트 라인 BL에 연결되어 있고, 타측은 연결부(210)와 콘택 플러그(220)를 통해 강유전체 커패시터 FC의 일측에 연결되어 있다. 강유전체 커패시터 FC의 타측은 콘택 플러그(230)를 통해 플레이트 라인 PL에 연결된다.
워드 라인 WL은 지면 안쪽에서 바깥쪽으로 형성되어, 비트 라인 BL과 워드 라인 WL이 서로 교차하게 된다. 워드 라인 WL은 자기 터널 접합 소자 MTJ를 중심으로 비트 라인 BL과 같은 측에 위치한다.
비트 라인 BL과 워드 라인 WL사이에는 양자를 절연시키기 위한 절연층(400)이 추가적으로 형성될 수 있다.
도 6b는 본 발명의 제 1 실시예에 따른 강유전체 메모리의 단위 셀 동작을 나타낸다.
도 6b를 참조하면, 워드 라인 WL에 인가된 전류는 지면 바깥쪽에서 안쪽으로 흐른다. 그러면 플레밍의 오른손 법칙에 의하여 워드 라인 WL 주위에는 시계 방향으로 자기장이 형성된다.
자기 터널 접합 소자 MTJ의 고정 강자성층(310)은 자화 방향이 고정되어 있으므로, 상기 자기장에 영향을 받지 않는다. 하지만, 자기 터널 접합 소자 MTJ의 자유 강자성층(320)은 상기 자기장에 의하여 도 6b에 표시된 화살표 방향(좌측에서 우측 방향)으로 자화된다.
도 6c는 본 발명의 제 1 실시예에 따른 강유전체 메모리의 단위 셀 동작을 나타낸다.
도 6c를 참조하면, 워드 라인 WL에 인가된 전류는 지면 안쪽에서 바깥쪽으로 흐른다. 그러면 플레밍의 오른손 법칙에 의하여 워드 라인 WL 주위에는 시계 반대 방향으로 자기장이 형성된다.
자기 터널 접합 소자 MTJ의 고정 강자성층(310)은 자화 방향이 고정되어 있으므로, 상기 자기장에 영향을 받지 않는다. 하지만, 자기 터널 접합 소자 MTJ의 자유 강자성층(320)은 상기 자기장에 의하여 도 6c에 표시된 화살표 방향(우측으로부터 좌측 방향)으로 자화된다.
도 6b와 도 6c를 참조하면, 워드 라인 WL에 인가된 전류의 방향에 따라 자기 터널 접합 소자 MTJ의 자유 강자성층(320)에 유도되는 자기장의 방향이 바뀐다. 그리고 유도된 자기장의 방향에 따라 자유 강자성층(320)의 자화 방향이 결정된다. 자기 터널 접합 소자 MTJ는 자유 강자성층(320)의 자화 방향에 따라 저항이 달라지므로 스위치 소자로 동작할 수 있게 된다. 따라서, 워드 라인 WL에 인가되는 전류의 방향을 제어함으로써 비트 라인 BL과 플레이트 라인 PL 사이의 스위칭 동작을 제어할 수 있다.
도 7a는 본 발명의 제 2 실시예에 따른 강유전체 메모리의 단위 셀 구조를 나타낸다.
도 7a을 참조하면, 강유전체 메모리 단위 셀 UC은 실리콘 기판을 포함하지 않는다. 자기 터널 접합 소자 MTJ의 일측은 비트 라인 BL에 연결되어 있고, 타측은 연결부(210)와 콘택 플러그(220)를 통해 강유전체 커패시터 FC의 일측에 연결되어 있다. 강유전체 커패시터 FC의 타측은 콘택 플러그(230)를 통해 플레이트 라인 PL 에 연결된다.
워드 라인 WL은 지면 안쪽에서 바깥쪽으로 형성되어, 비트 라인 BL과 워드 라인 WL이 서로 교차하게 된다. 워드 라인 WL은 자기 터널 접합 소자 MTJ를 중심으로 비트 라인 BL의 반대 측에 위치한다.
플레이트 라인 PL 및 연결부 (210)와 워드 라인 WL 사이에는 양자를 절연시키기 위한 절연층(미도시)이 추가적으로 형성될 수 있다.
도 7b는 본 발명의 제 2 실시예에 따른 강유전체 메모리의 단위 셀 동작을 나타낸다.
도 7b를 참조하면, 워드 라인 WL에 인가된 전류는 지면 바깥쪽에서 안쪽으로 흐른다. 그러면 플레밍의 오른손 법칙에 의하여 워드 라인 WL 주위에는 시계 방향으로 자기장이 형성된다.
자기 터널 접합 소자 MTJ의 고정 강자성층(310)은 자화 방향이 고정되어 있으므로, 상기 자기장에 영향을 받지 않는다. 하지만, 자기 터널 접합 소자 MTJ의 자유 강자성층(320)은 상기 자기장에 의하여 도 8b에 표시된 화살표 방향(우측에서 좌측 방향)으로 자화된다.
도 7c는 본 발명의 제 2 실시예에 따른 강유전체 메모리의 단위 셀 동작을 나타낸다.
도 7c를 참조하면, 워드 라인 WL에 인가된 전류는 지면 안쪽에서 바깥쪽으로 흐른다. 그러면 플레밍의 오른손 법칙에 의하여 워드 라인 WL 주위에는 시계 반대 방향으로 자기장이 형성된다.
자기 터널 접합 소자 MTJ의 고정 강자성층(310)은 자화 방향이 고정되어 있으므로, 상기 자기장에 영향을 받지 않는다. 하지만, 자기 터널 접합 소자 MTJ의 자유 강자성층(320)은 상기 자기장에 의하여 도 8c에 표시된 화살표 방향(좌측으로부터 우측 방향)으로 자화된다.
도 7b와 도 7c를 참조하면, 워드 라인 WL에 인가된 전류의 방향에 따라 자기 터널 접합 소자 MTJ의 자유 강자성층(320)에 유도되는 자기장의 방향이 바뀐다. 그리고 유도된 자기장의 방향에 따라 자유 강자성층(320)의 자화 방향이 결정된다. 자기 터널 접합 소자 MTJ는 자유 강자성층(320)의 자화 방향에 따라 저항이 달라지므로 스위치 소자로 동작할 수 있게 된다. 따라서, 워드 라인 WL에 인가되는 전류의 방향을 제어함으로써 비트 라인 BL과 플레이트 라인 PL사이의 스위칭 동작을 제어할 수 있다.
이상의 다양한 실시예를 통하여 워드 라인에 흐르는 전류의 방향에 따라 자기 터널 접합 소자가 비트 라인과 플레이트 라인 사이의 스위치 소자로 동작하는 것을 살펴보았다. 이 외에도 워드 라인에 인가된 전류에 의해 자기 터널 접합 소자를 제어할 수만 있다면, 워드 라인, 비트 라인 및 플레이트 라인의 위치에 관계없이 본원에 개시된 원리에 의하여 자기 터널 접합 소자는 스위치 소자로 동작할 수 있다.
도 8은 본 발명에 따른 강유전체 메모리의 단위 셀을 나타내는 회로도이다.
도 8을 참조하면, 일방향으로 비트 라인 BL을 형성하고, 비트 라인 BL과 교차하는 방향으로 워드 라인 WL을 형성하며, 워드 라인 WL과 일정한 간격을 두고 평 행한 방향으로 플레이트 라인 PL을 형성한다. 자기 터널 접합 소자 MTJ의 일측은 비트 라인 BL에 연결되고, 자기 터널 접합 소자 MTJ의 타측은 강유전체 커패시터 FC의 제 1 단자에 연결된다. 강유전체 커패시터 FC의 제 2 단자는 플레이트 라인 PL에 연결된다.
워드 라인 WL에 흐르는 전류의 방향에 따라 자기 터널 접합 소자 MTJ가 스위칭 되면서 비트 라인 BL과 플레이트 라인 PL 사이의 연결을 제어한다.
도 9는 본 발명에 따른 강유전체 메모리의 셀 어레이를 나타내는 회로도이다.
도 9를 참조하면, 일방향으로 복수 개의 워드 라인 WL과 플레이트 라인 PL을 일정한 간격을 두고 평행하게 형성하고, 이와 교차하는 방향으로 복수 개의 비트 라인 BL을 형성한다.
플레이트 라인 PL과 비트 라인 BL 사이에 단위 셀 UC을 형성한다. 단위 셀 UC은 하나의 자기 터널 접합 소자 MTJ와 하나의 강유전체 캐패시터 FC를 포함한다. 자기 터널 접합 소자 MTJ의 일측은 비트 라인 BL에 연결되고, 타측은 강유전체 커패시터 FC의 제 1 단자에 연결된다. 강유전체 커패시터 FC의 제 2 단자는 플레이트 라인 PL에 연결된다.
도 10은 본 발명에 따른 강유전체 메모리 장치를 나타내는 다이어그램이다.
도 10을 참조하면, 본 발명에 따른 강유전체 메모리 장치(500)는 셀 어레이(510), 비트 라인 제어부(520), 워드 라인 구동부(530), 센스 엠프부(540), 데이터 버스(550) 및 메인 엠프부(560)을 포함한다.
셀 어레이(510)는 상기한 것처럼 복수 개의 비트 라인, 복수 개의 플레이트 라인, 상기 비트 라인과 플레이트 라인 사이에 연결되어 데이터를 저장하는 복수 개의 강유전체 커패시터, 데이터의 읽기 또는 쓰기를 위한 전류가 인가되는 복수 개의 워드 라인, 및 상기 워드 라인에 인가되는 전류의 방향에 따라 상기 비트 라인과 플레이트 라인 사이의 스위칭 동작을 제어하는 스위칭 수단을 포함한다. 스위칭 수단은 자기 터널 접합 소자로 구성되는 것이 바람직하다.
비트 라인 제어부(520)는 데이터의 읽기 또는 쓰기 동작을 위해 복수 개의 비트 라인 중 일부를 선택적으로 활성화시킨다.
워드 라인 구동부(530)는 복수 개의 워드 라인 중 일부를 선택적으로 활성화시킨다. 그리고 워드 라인에 인가되는 전류의 방향을 제어함으로써 자기 터널 접합 소자가 스위칭 동작을 할 수 있도록 한다.
센스 엠프부(540)는 비트 라인에 인가된 셀 데이터를 센싱한다.
데이터 버스(550)는 센스 앰프부(540)에서 센싱된 리드 데이터와 센스 앰프부(540)로 전송될 라이트 데이터를 전송한다.
메인 엠프부(560)는 데이터 버스(550)로부터 전송받은 리드 데이터를 증폭하여 출력한다.
도 1은 일반적인 강유전체의 특성인 히스테리시스 루프 특성을 나타낸다.
도 2는 종래 기술에 따른 강유전체 메모리의 단위 셀을 나타내는 회로도이다.
도 3은 종래 기술에 따른 강유전체 메모리의 셀 어레이를 나타내는 회로도이다.
도 4는 종래 기술에 따른 강유전체 메모리의 단위 셀 구조를 나타낸다.
도 5는 본 발명에 따른 자기 터널 접합 소자의 구조를 도시한다.
도 6a은 본 발명의 제 1 실시예에 따른 강유전체 메모리의 단위 셀 구조를 나타낸다.
도 6b는 본 발명의 제 1 실시예에 따른 강유전체 메모리의 단위 셀 동작을 나타낸다.
도 6c는 본 발명의 제 1 실시예에 따른 강유전체 메모리의 단위 셀 동작을 나타낸다.
도 7a은 본 발명의 제 2 실시예에 따른 강유전체 메모리의 단위 셀 구조를 나타낸다.
도 7b는 본 발명의 제 2 실시예에 따른 강유전체 메모리의 단위 셀 동작을 나타낸다.
도 7b는 본 발명의 제 2 실시예에 따른 강유전체 메모리의 단위 셀 동작을 나타낸다.
도 8은 본 발명에 따른 강유전체 메모리의 단위 셀을 나타내는 회로도이다.
도 9는 본 발명에 따른 강유전체 메모리의 셀 어레이를 나타내는 회로도이다.
도 10는 본 발명에 따른 강유전체 메모리 장치를 나타내는 다이어그램이다.

Claims (12)

  1. 비트 라인;
    플레이트 라인;
    상기 비트 라인과 플레이트 라인 사이에 연결되어 데이터를 저장하는 강유전체 커패시터;
    데이터의 읽기 또는 쓰기를 위한 전류가 인가되는 워드 라인; 및
    상기 워드 라인에 인가되는 전류의 방향에 따라 상기 비트 라인과 플레이트 라인 사이의 스위칭 동작을 제어하는 스위칭 수단을 포함하는 강유전체 메모리 장치.
  2. 청구항 1에 있어서,
    상기 스위칭 수단은 자기 터널 접합(Magnetic Tunnel Junction) 소자로 구성되는 것을 특징으로 하는 강유전체 메모리 장치.
  3. 청구항 2에 있어서,
    상기 자기 터널 접합은
    자화 방향이 고정된 고정 강자성층;
    상기 워드 라인에 인가된 전류에 의해 유도된 자기장에 의해 자화 방향이 결정되는 자유 강자성층; 및
    상기 고정 강자성층과 상기 자유 강자성층을 절연시키기 위해 그 사이에 형성되는 자기 터널 장벽층을 포함하는 강유전체 메모리 장치.
  4. 청구항 3에 있어서,
    상기 자유 강자성층의 자화 방향에 따라 상기 자기 터널 접합의 저항비가 결정되는 것을 특징으로 하는 강유전체 메모리 장치.
  5. 청구항 1에 있어서,
    상기 비트 라인과 워드 라인 사이를 절연시키기 위해 그 사이에 형성되는 절연층을 더 포함하는 강유전체 메모리 장치.
  6. 청구항 1에 있어서,
    상기 플레이트 라인과 워드 라인을 사이를 절연시키기 위해 그 사이에 형성되는 절연층을 더 포함하는 강유전체 메모리 장치.
  7. 복수 개의 비트 라인, 복수 개의 플레이트 라인, 상기 비트 라인과 플레이트 라인 사이에 연결되어 데이터를 저장하는 복수 개의 강유전체 커패시터, 데이터의 읽기 또는 쓰기를 위한 전류가 인가되는 복수 개의 워드 라인, 및 상기 워드 라인에 인가되는 전류의 방향에 따라 상기 비트 라인과 플레이트 라인 사이의 스위칭 동작을 제어하는 스위칭 수단을 포함하는 셀 어레이;
    상기 복수 개의 워드 라인을 선택적으로 활성화시키고, 활성화된 워드 라인에 인가되는 전류의 방향을 제어하는 워드 라인 구동부;
    상기 비트 라인에 인가된 셀 데이터를 센싱하는 센스 앰프부;
    상기 센스 앰프부에서 센싱된 리드 데이터와 상기 센스 앰프부로 전송될 라이트 데이터를 전송하는 데이터 버스; 및
    상기 데이터 버스로부터 인가받은 상기 리드 데이터를 증폭하여 데이터 버퍼로 출력하는 메인 앰프부를 포함하는 강유전체 메모리 장치.
  8. 청구항 7에 있어서,
    상기 스위칭 수단은 자기 터널 접합 소자로 구성되는 것을 특징으로 하는 강유전체 메모리 장치.
  9. 청구항 8에 있어서,
    상기 자기 터널 접합은
    자화 방향이 고정된 고정 강자성층;
    상기 워드 라인에 인가된 전류에 의해 유도된 자기장에 의해 자화 방향이 결정되는 자유 강자성층; 및
    상기 고정 강자성층과 상기 자유 강자성층을 절연시키기 위해 그 사이에 형성되는 자기 터널 장벽층을 포함하는 강유전체 메모리 장치.
  10. 청구항 9에 있어서,
    상기 자유 강자성층의 자화 방향에 따라 상기 자기 터널 접합의 저항비가 결정되는 것을 특징으로 하는 강유전체 메모리 장치.
  11. 청구항 7에 있어서,
    상기 비트 라인과 워드 라인 사이를 절연시키기 위해 그 사이에 형성되는 절연층을 더 포함하는 강유전체 메모리 장치.
  12. 청구항 7에 있어서,
    상기 플레이트 라인과 워드 라인을 사이를 절연시키기 위해 그 사이에 형성되는 절연층을 더 포함하는 강유전체 메모리 장치.
KR1020080112261A 2008-11-12 2008-11-12 자기 터널 접합을 스위칭 소자로 사용하는 강유전체 메모리장치 KR20100053230A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080112261A KR20100053230A (ko) 2008-11-12 2008-11-12 자기 터널 접합을 스위칭 소자로 사용하는 강유전체 메모리장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080112261A KR20100053230A (ko) 2008-11-12 2008-11-12 자기 터널 접합을 스위칭 소자로 사용하는 강유전체 메모리장치

Publications (1)

Publication Number Publication Date
KR20100053230A true KR20100053230A (ko) 2010-05-20

Family

ID=42278377

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080112261A KR20100053230A (ko) 2008-11-12 2008-11-12 자기 터널 접합을 스위칭 소자로 사용하는 강유전체 메모리장치

Country Status (1)

Country Link
KR (1) KR20100053230A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019066963A1 (en) * 2017-09-29 2019-04-04 Intel Corporation VERTICAL REAR SIDE TRANSISTOR WITH FERROELECTRIC MATERIAL
WO2020023415A1 (en) * 2018-07-26 2020-01-30 Micron Technology, Inc. Integrated assemblies comprising ferroelectric transistors and non-ferroelectric transistors
US11777029B2 (en) 2019-06-27 2023-10-03 Intel Corporation Vertical transistors for ultra-dense logic and memory applications
US11843058B2 (en) 2019-06-27 2023-12-12 Intel Corporation Transistor structures with a metal oxide contact buffer and a method of fabricating the transistor structures
US11888034B2 (en) 2019-06-07 2024-01-30 Intel Corporation Transistors with metal chalcogenide channel materials

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019066963A1 (en) * 2017-09-29 2019-04-04 Intel Corporation VERTICAL REAR SIDE TRANSISTOR WITH FERROELECTRIC MATERIAL
US11355505B2 (en) 2017-09-29 2022-06-07 Intel Corporation Vertical backend transistor with ferroelectric material
WO2020023415A1 (en) * 2018-07-26 2020-01-30 Micron Technology, Inc. Integrated assemblies comprising ferroelectric transistors and non-ferroelectric transistors
US10790304B2 (en) 2018-07-26 2020-09-29 Micron Technology, Inc. Integrated assemblies comprising ferroelectric transistors and non-ferroelectric transistors
US11515331B2 (en) 2018-07-26 2022-11-29 Micron Technology, Inc. Integrated assemblies comprising ferroelectric transistors and non-ferroelectric transistors
US11888034B2 (en) 2019-06-07 2024-01-30 Intel Corporation Transistors with metal chalcogenide channel materials
US11777029B2 (en) 2019-06-27 2023-10-03 Intel Corporation Vertical transistors for ultra-dense logic and memory applications
US11843058B2 (en) 2019-06-27 2023-12-12 Intel Corporation Transistor structures with a metal oxide contact buffer and a method of fabricating the transistor structures

Similar Documents

Publication Publication Date Title
US9508413B2 (en) Semiconductor storage device
KR100636768B1 (ko) 자기 저항 소자를 구비한 반도체 기억 장치 및 그 데이터 기입 방법
US8791535B2 (en) Semiconductor storage device
JP4966011B2 (ja) 半導体装置、メモリ装置及びその製造及び形成方法、メモリ読出し機構及び方法、プロセッサシステム
KR100855861B1 (ko) 비휘발성 반도체 메모리 장치
US8456901B2 (en) Spin-torque transfer magneto-resistive memory architecture
US8213216B2 (en) Shared bit line and source line resistive sense memory structure
US9818467B2 (en) Semiconductor memory device
KR20020089017A (ko) 마그네틱 램 및 그 형성방법
KR20100053230A (ko) 자기 터널 접합을 스위칭 소자로 사용하는 강유전체 메모리장치
US8861251B2 (en) Semiconductor storage device
US6778428B2 (en) Magnetic random access memory (MRAM) cells including an access transistor and a bit line that are connected to a terminal of a magnetic resistor, and methods of operating same
KR100527536B1 (ko) 마그네틱 램
KR100802248B1 (ko) 비휘발성 반도체 메모리 장치
KR20050001022A (ko) 자기저항 램
JP4354904B2 (ja) 直列ダイオードセルを利用した不揮発性メモリ装置
KR100682211B1 (ko) 불휘발성 강유전체 메모리 장치
KR100680422B1 (ko) 자기저항 램
KR20060117793A (ko) 불휘발성 강유전체 메모리 장치
KR100720224B1 (ko) 불휘발성 강유전체 메모리 장치
KR101076791B1 (ko) 비휘발성 메모리 장치 및 형성 방법
JP2006236443A (ja) 強誘電体メモリ装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid