DE102020130989A1

DE102020130989A1 - Übergangsmetalldichalkogenidnanodrähte und fertigungsverfahren

Info

Publication number: DE102020130989A1
Application number: DE102020130989.9A
Authority: DE
Inventors: Kevin O`Brien; Chelsey DOROW; Kirby MAXEY; Carl Naylor; Shriram Shivaraman; Sudarat Lee; Tanay Gosavi; Chia-Ching Lin; Uygar Avci; Ashish Verma Penumatcha
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2020-06-26
Filing date: 2020-11-24
Publication date: 2021-12-30
Also published as: US20210408227A1

Abstract

Eine Transistorstruktur beinhaltet eine erste Kanalschicht über einer zweiten Kanalschicht, wobei die erste und die zweite Kanalschicht ein monokristallines Übergangsmetalldichalkogenid (TMD) beinhalten. Die Transistorstruktur beinhaltet ferner Folgendes: ein Source-Material, das mit einem ersten Ende der ersten und zweiten Kanalschicht gekoppelt ist, ein Drain-Material, das mit einem zweiten Ende der ersten und zweiten Kanalschicht gekoppelt ist, eine Gate-Elektrode zwischen dem Source-Material und dem Drain-Material und zwischen der ersten Kanalschicht und der zweiten Kanalschicht, und ein Gate-Dielektrikum zwischen der Gate-Elektrode und sowohl der ersten Kanalschicht als auch der zweiten Kanalschicht.

Description

HINTERGRUND
In den letzten Jahrzehnten war die Skalierung von Merkmalen in integrierten Schaltkreisen eine treibende Kraft hinter einer ständig wachsenden Halbleiterindustrie. Die Skalierung zu immer kleineren Merkmalen ermöglicht erhöhte Dichten funktionaler Einheiten auf der begrenzten Nutzfläche von Halbleiterchips. Zum Beispiel ermöglicht die Verkleinerung der Transistorgröße die Einbeziehung einer größeren Anzahl an Vorrichtungen auf einem Chip, was sich für die Fertigung von Produkten mit erhöhter Funktionalität anbietet. Eine Skalierung solcher Transistoren, die Siliciumkanäle beinhalten, wird herausfordernder, wenn Vorrichtungsmetriken, wie etwa zum Beispiel Mobilität, Unterschwellensteigung oder Gate-Kapazität, bei Abmessungen von weniger als 5 nm nachteilig beeinflusst werden. Obwohl Transistoren auf Siliciumkanäle angewiesen waren, ist es zunehmend wichtiger geworden, ein nichtsiliciumbasiertes Kanalmaterial zu entwickeln. Manche Beispiele für nichtsiliciumbasierte Kanalmaterialien beinhalten ein Übergangsmetalldichalkogenid (TMD: Transition Metal Dichalcogenide). Eine oder mehrere Monoschichten aus TMD-Materialien können als Kanalschichten in einer Nanodrahtarchitektur implementiert werden, um die Mobilität und Unterschwellensteigung zu verbessern sowie eine Transistorskalierung zu ermöglichen.
Figurenliste
Das hier beschriebene Material ist in den beiliegenden Figuren beispielhaft und nicht beschränkend veranschaulicht. Aus Gründen der Einfachheit und Klarheit der Veranschaulichung sind Elemente, die in den Figuren veranschaulicht sind, nicht notwendigerweise maßstabsgetreu gezeichnet. Zum Beispiel können die Abmessungen mancher Elemente relativ zu anderen Elementen aus Klarheitsgründen übertrieben sein. Außerdem können zur klareren Erörterung verschiedene physische Merkmale in ihren vereinfachten „idealen“ Formen und Geometrien repräsentiert werden, aber es versteht sich trotzdem, dass praktische Implementierungen die veranschaulichten Ideale möglicherweise nur annähern. Zum Beispiel können glatte Oberflächen und quadratische Schnittbereiche unter Missachtung einer endlichen Rauigkeit, abgerundeter Ecken und nichtperfekter Winkelschnittbereiche gezeichnet sein, die für Strukturen charakteristisch sind, die durch Nanofertigungstechniken gebildet werden. Ferner wurden, wo es als angebracht angesehen wird, Bezugskennzeichnungen zwischen den Figuren wiederholt, um entsprechende oder analoge Elemente anzuzeigen.

1A ist eine Querschnittsveranschaulichung eines Transistors einschließlich mehrerer 2-dimensionaler Nanodrähte gemäß einer Ausführungsform der vorliegenden Offenbarung.
1B ist eine schematische Darstellung einer Monoschicht aus einem TMD-Material.
2A ist eine isometrische Veranschaulichung eines Transistors, bei dem ein erster TMD-Kanal und ein zweiter TMD-Kanal oberhalb des ersten TMD-Kanals jeweils mehr als 2 Monoschichten aus einem TMD beinhalten.
2B ist eine Querschnittsveranschaulichung entlang der Linie A-A' der Struktur in 2A, die das Dielektrikum um die TMD-Kanäle herum und die Gate-Elektrode in Kontakt mit der Gate-Dielektrikum-Schicht veranschaulicht.
3 ist ein Verfahren zum Fertigen eines in 2A dargestellten Transistors gemäß einer Ausführungsform der vorliegenden Offenbarung.
4A ist eine Querschnittsveranschaulichung eines Materialschichtstapels zum Fertigen einer TMD-Transistorvorrichtung, wobei der Materialstapel mehrere Doppelschichten aus einer TMD-Schicht auf einer Opferschicht beinhaltet, gemäß einer Ausführungsform der vorliegenden Offenbarung.
4B ist eine Querschnittsveranschaulichung eines Blocks, der durch Strukturieren des Materialschichtstapels gebildet wird.
4C ist eine isometrische Veranschaulichung anschließend an die Bildung einer Dummy-Gate-Struktur, die auf einem ersten Teil des Blocks gebildet ist.
4D ist eine isometrische Veranschaulichung der Struktur in 4C anschließend an die Bildung eines dielektrischen Abstandshalters angrenzend an die Dummy-Gate-Struktur.
4E veranschaulicht die Struktur aus 4D anschließend an die Bildung eines Dielektrikums auf den freiliegenden Teilen des Blocks, auf dem dielektrischen Abstandshalter und auf einer obersten Oberfläche der Dummy-Gate-Struktur.
5A veranschaulicht die Struktur aus 4E anschließend an den Prozess zum Entfernen der Dummy-Gate-Struktur und von Teilen der Opferschicht, die freigelegt sind, nachdem die Dummy-Gate-Struktur entfernt wurde, wobei der Prozess mehrere TMD-Nanodrähte in einer Öffnung erzeugt.
5B ist eine Querschnittsveranschaulichung eines Teils der Struktur in 5A, der das Ausmaß einer lateralen Entfernung der Opferschicht veranschaulicht, gemäß einer Ausführungsform der vorliegenden Offenbarung.
5C ist eine Querschnittsveranschaulichung eines Teils der Struktur in 5A, der das Ausmaß einer lateralen Entfernung der Opferschicht veranschaulicht, gemäß einer Ausführungsform der vorliegenden Offenbarung.
5D ist eine Querschnittsveranschaulichung eines Teils der Struktur in 5A, der das Ausmaß einer lateralen Entfernung der Opferschicht veranschaulicht, gemäß einer Ausführungsform der vorliegenden Offenbarung.
6A veranschaulicht die Struktur aus 5A anschließend an die Bildung einer Gate-Dielektrikum-Schicht in der Öffnung und die Bildung einer Gate-Elektrode auf der Gate-Dielektrikum-Schicht.
6B ist eine Querschnittsveranschaulichung eines Blocks, der durch eine Linie A-A' geschnitten ist und sich zwischen der Linie A-A' und einer ersten Seitenwand des dielektrischen Abstandshalters erstreckt.
6C ist eine Querschnittsveranschaulichung der Struktur in 6A entlang der Linie B-B'. Bei der veranschaulichenden Ausführungsform ist die Opferschicht nicht unter der ersten Seitenwand des dielektrischen Abstandshalters vertieft.
7A veranschaulicht die Struktur aus 6A anschließend an die Bildung einer ersten Öffnung und einer zweiten Öffnung in dem Dielektrikum, um zwei gegenüberliegende Enden der TMD-Nanodrähte freizulegen.
7B ist eine Querschnittsveranschaulichung der Struktur in 7A durch eine Linie A-A'.
8 veranschaulicht die Struktur aus 7B anschließend an die Bildung eines Source-Kontakts in der ersten Öffnung in dem Dielektrikum und eines Drain-Kontakts in der zweiten Öffnung in dem Dielektrikum.
9A ist eine Querschnittsveranschaulichung eines Transistors, wobei der Transistor einen ersten Nanodraht oberhalb eines zweiten Nanodrahts beinhaltet und wobei eine TMD-Schicht an mindestens eine Oberfläche sowohl des ersten Nanodrahts als auch des zweiten Nanodrahts angrenzt.
9B ist eine Querschnittsveranschaulichung durch eine Linie A-A' der Struktur in 9A.
10A ist eine Querschnittsveranschaulichung eines Materialschichtstapels einschließlich mehrerer Doppelschichtstapel auf einer Gruppe-III-Nitrid-Vorlagenschicht.
10B veranschaulicht die Struktur aus 10A anschließend an die Bildung einer Maske auf dem Materialschichtstapel und anschließend an die Strukturierung des Materialschichtstapels, um einen Block zu bilden.
11A veranschaulicht die Struktur aus 10B anschließend an die Bildung eines Dielektrikums auf dem Block und anschließend an die Bildung einer Maske, um eine Öffnung angrenzend an Teile von Seitenwänden des Blocks zu bilden.
11B ist eine Draufsichtveranschaulichung der Struktur in 11A.
12A ist eine Querschnittsveranschaulichung mehrerer Nanodrähte, die nach dem Ätzen des Dielektrikums, Freilegen von Seitenwänden des Blocks und selektiven Entfernen des Opfer-III-N-Materials gebildet wurden.
12B ist eine Draufsichtveranschaulichung der Struktur in 12A.
13A ist eine Querschnittsveranschaulichung des Prozesses zum Bilden einer TMD-Kanalschicht auf jedem der Nanodrähte.
13B ist eine Querschnittsveranschaulichung entlang einer Linie A-A' durch die Struktur in 13A.
13C ist eine Querschnittsveranschaulichung mehrerer Nanodrähte mit einem im Wesentlichen kreisförmigen Profil gemäß einer Ausführungsform der vorliegenden Offenbarung.
14A ist eine Querschnittsveranschaulichung der Struktur in 13A anschließend an die Bildung einer Dummy-Gate-Struktur in der Öffnung und anschließend an die Abscheidung eines Dielektrikums nach der Bildung der Dummy-Gate-Struktur.
14B veranschaulicht die Struktur aus 14A anschließend an die Entfernung der Dummy-Gate-Struktur.
15A veranschaulicht die Struktur aus 14B anschließend an die Bildung einer Gate-Struktur in der Öffnung.
15B ist eine Querschnittsveranschaulichung durch eine Linie A-A' in 15A.
16 ist eine Querschnittsveranschaulichung der Struktur in 15A anschließend an die Bildung eines Source-Kontakts an einem Ende mehrerer TMD-Kanalschichten und eines Drain-Kontakts an einem zweiten Ende der mehreren TMD-Kanalschichten gemäß einer Ausführungsform der vorliegenden Offenbarung.
17A ist eine Querschnittsveranschaulichung einer Speichervorrichtung, die mit einem Transistor einschließlich mehrerer TMD-Kanäle gekoppelt ist, gemäß einer Ausführungsform der vorliegenden Offenbarung.
17B ist eine Querschnittsveranschaulichung einer Magnettunnelübergangvorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung.
17C ist eine Querschnittsveranschaulichung einer Resistiver-Direktzugriffsspeicher-Vorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung.
18 veranschaulicht eine Rechenvorrichtung gemäß Ausführungsformen der vorliegenden Offenbarung.
19 veranschaulicht eine Integrierter-Schaltkreis(IC)-Struktur, die eine oder mehrere Ausführungsformen der vorliegenden Offenbarung beinhaltet.

BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
Ein TMD-Nanodraht für Transistoranwendungen und Fertigungsverfahren sind beschrieben. In der folgenden Beschreibung werden zahlreiche spezielle Einzelheiten, wie etwa strukturelle Schemata und ausführliche Fertigungsverfahren, dargelegt, um ein umfassendes Verständnis von Ausführungsformen der vorliegenden Offenbarung zu vermitteln. Es wird für einen Fachmann ersichtlich sein, dass Ausführungsformen der vorliegenden Offenbarung ohne diese speziellen Einzelheiten umgesetzt werden können. In anderen Fällen werden allgemein bekannte Merkmale, wie etwa Vorgänge, die mit einem Gruppe-III-N-Transistor assoziiert sind, weniger ausführlich beschrieben, um die Ausführungsformen der vorliegenden Offenbarung nicht unnötig zu verschleiern. Außerdem versteht es sich, dass die verschiedenen Ausführungsformen, die in den Figuren gezeigt sind, veranschaulichende Repräsentationen sind und nicht notwendigerweise maßstabsgetreu gezeichnet sind.
In manchen Fällen sind in der folgenden Beschreibung wohlbekannte Verfahren und Vorrichtungen in Blockdiagrammform anstatt in allen Einzelheiten gezeigt, um zu vermeiden, dass die vorliegende Offenbarung unklar gemacht wird. Durch diese Beschreibung hindurch bedeutet eine Bezugnahme auf „eine Ausführungsform“ oder „irgendwelche Ausführungsformen“, dass ein bestimmtes Merkmal, eine bestimmte Struktur, eine bestimmte Funktion oder eine bestimmte Charakteristik, das bzw. die in Verbindung mit der Ausführungsform beschrieben wird, in wenigstens einer Ausführungsform dieser Offenbarung enthalten ist. Somit beziehen sich die Erscheinungen der Phrase „bei einer Ausführungsform“ oder „irgendwelchen Ausführungsformen“ an verschiedenen Stellen durch diese Spezifikation hindurch nicht notwendigerweise auf dieselbe Ausführungsform der Offenbarung. Darüber hinaus können die speziellen Merkmale, Strukturen, Funktionen oder Charakteristiken in einer oder mehreren Ausführungsformen auf eine beliebige geeignete Art und Weise kombiniert werden. Eine erste Ausführungsform kann zum Beispiel überall dort mit einer zweiten Ausführungsform kombiniert werden, wo sich die mit den beiden Ausführungsformen assoziierten bestimmten Merkmale, Strukturen, Funktionen oder Charakteristiken nicht gegenseitig ausschließen.
So, wie sie in der Beschreibung und in den angehängten Ansprüchen verwendet werden, sollen die Singularformen „ein“, „eine“ und „der/die/das“ auch die Pluralformen umfassen, es sei denn, dass der Zusammenhang eindeutig etwas anderes angibt. Es versteht sich auch, dass sich der wie vorliegend verwendete Ausdruck „und/oder“ auf beliebige und alle möglichen Kombinationen von einem oder mehreren der assoziierten aufgelisteten Elemente bezieht und diese einschließt.
Die Begriffe „gekoppelt“ und „verbunden“ können hier zusammen mit deren Ableitungen zum Beschreiben funktioneller oder struktureller Beziehungen zwischen Komponenten verwendet werden. Es versteht sich, dass diese Begriffe nicht als Synonyme füreinander gedacht sind. Stattdessen kann „verbunden“ bei bestimmten Ausführungsformen verwendet werden, um anzugeben, dass sich zwei oder mehr Elemente in direktem physischen, optischen oder elektrischen Kontakt miteinander befinden. „Gekoppelt“ kann verwendet werden, um anzugeben, dass sich zwei oder mehr Elemente in entweder direktem oder indirektem (mit anderen dazwischenliegenden Elementen) physischen, elektrischen oder in magnetischen Kontakt miteinander befinden und/oder dass die zwei oder mehr Elemente zusammenwirken oder miteinander interagieren (z. B. wie in einer Beziehung von Ursache und Wirkung).
Die Begriffe „über“, „unter“, „zwischen“ und „auf“ beziehen sich, wie hier verwendet, auf eine relative Position einer Komponente oder eines Materials mit Bezug auf andere Komponenten oder Materialien, wenn derartige physische Beziehungen nennenswert sind. Im Zusammenhang mit Materialien kann zum Beispiel ein Material oder Material, das über oder unter einem anderen angeordnet ist, direkt in Kontakt stehen oder ein oder mehrere dazwischenliegende Materialien aufweisen. Zudem kann sich ein Material, das zwischen zwei Materialien angeordnet ist, direkt in Kontakt mit den zwei Schichten befinden oder kann eine oder mehrere dazwischenliegende Schichten aufweisen. Im Gegensatz dazu befindet sich ein erstes Material „auf“ einem zweiten Material in direktem Kontakt mit diesem zweiten Material/Material. Ähnliche Unterscheidungen sind in Zusammenhang mit Komponentenbaugruppen zu treffen. Wie durch diese Beschreibung hinweg und in den Ansprüchen verwendet, kann eine Auflistung von Elementen, die durch den Ausdruck „wenigstens eine/einer/eines von“ oder „ein/einer/eines oder mehrere von“ verbunden sind, eine beliebige Kombination der aufgelisteten Elemente bedeuten.
Der Begriff „angrenzend“ bezieht sich hier allgemein auf eine Position eines Gegenstands, der sich neben (z. B. unmittelbar neben oder nahe dazu mit einem oder mehreren Gegenständen dazwischen) oder benachbart zu einem anderen Gegenstand (z. B. daran anliegend) befindet.
Der Begriff „Signal“ kann sich auf ein Stromsignal, Spannungssignal, magnetisches Signal und/oder Daten-/Taktsignal beziehen. Die Bedeutung von „ein“, „eine“ und „der/die/das“ schließt Pluralbezugnahmen ein. Die Bedeutung von „in“ schließt „in“ und „auf“ ein.
Der Begriff „Vorrichtung“ kann sich allgemein auf eine Einrichtung gemäß dem Kontext der Verwendung dieses Begriffs beziehen. Beispielsweise kann eine Vorrichtung auf einen Stapel von Schichten oder Strukturen, eine einzelne Struktur oder Schicht, eine Verbindung verschiedener Strukturen mit aktiven und/oder passiven Elementen usw. verweisen. Im Allgemeinen ist eine Vorrichtung eine dreidimensionale Struktur mit einer Ebene entlang der x-y-Richtung und einer Höhe entlang der z-Richtung eines kartesischen x-y-z-Koordinatensystems. Die Ebene der Vorrichtung kann auch die Ebene einer Einrichtung sein, die die Vorrichtung umfasst.
Wie durch diese Beschreibung hinweg und in den Ansprüchen verwendet, kann eine Auflistung von Elementen, die durch den Ausdruck „wenigstens eine/einer/eines von“ oder „ein/einer/eines oder mehrere von“ verbunden sind, eine beliebige Kombination der aufgelisteten Elemente bedeuten.
Die Begriffe „im Wesentlichen gleich“, „etwa gleich“ und „näherungsweise gleich“ bedeuten, sofern in dem expliziten Kontext ihrer Verwendung nichts anderes angegeben ist, dass zwischen zwei so beschriebenen Dingen nur eine nebensächliche Variation besteht. In der Technik beträgt eine solche Variation typischerweise nicht mehr als +/-10 % eines vorbestimmten Zielwerts.
Die Begriffe „links“, „rechts“, „vorn“, „hinten“, „oben“, „unten“, „über“, „unter“ und dergleichen in der Beschreibung und in den Ansprüchen, falls vorhanden, werden zu beschreibenden Zwecken verwendet und nicht notwendigerweise zum Beschreiben permanenter relativer Positionen. Beispielsweise beziehen sich die Begriffe „über“, „unter“, „Vorderseite“, „Rückseite‟, „oben“, „unten“, „über“, „unter“ und „an“, wie sie hierin verwendet werden, auf eine relative Position einer Komponente, einer Struktur oder eines Materials in Bezug auf andere referenzierte Komponenten, Strukturen oder Materialien innerhalb einer Vorrichtung, wenn solche physischen Beziehungen nennenswert sind. Diese Begriffe werden hier nur zu beschreibenden Zwecken und vorwiegend im Zusammenhang mit einer z-Achse einer Vorrichtung verwendet und können daher relativ zu einer Ausrichtung einer Vorrichtung sein. Daher kann ein erstes Material „über“ einem zweiten Material im Kontext einer hierin bereitgestellten Figur auch „unter“ dem zweiten Material sein, falls die Vorrichtung relativ zum Kontext der bereitgestellten Figur umgedreht ausgerichtet ist. Im Zusammenhang von Materialien kann ein Material, das über oder unter einem anderen angeordnet ist, direkt in Kontakt stehen oder ein oder mehrere dazwischenliegende Materialien aufweisen. Zudem kann sich ein Material, das zwischen zwei Materialien angeordnet ist, direkt in Kontakt mit den zwei Schichten befinden oder kann eine oder mehrere dazwischenliegende Schichten aufweisen. Im Gegensatz dazu befindet sich ein erstes Material „auf“ einem zweiten Material in direktem Kontakt mit diesem zweiten Material. Ähnliche Unterscheidungen sind in Zusammenhang mit Komponentenbaugruppen zu treffen.
Der Begriff „zwischen“ kann in Zusammenhang mit der z-Achse, x-Achse oder y-Achse einer Vorrichtung eingesetzt werden. Ein Material, das sich zwischen zwei anderen Materialien befindet, kann in Kontakt mit einem oder beiden dieser Materialien stehen oder es kann durch ein oder mehrere dazwischenliegende Materialien von beiden der anderen zwei Materialien getrennt sein. Ein Material „zwischen“ zwei anderen Materialien kann daher mit einem der zwei anderen Materialien in Kontakt stehen, oder es kann über ein dazwischenliegendes Material mit den zwei anderen Materialien gekoppelt sein. Eine Vorrichtung, die sich zwischen zwei anderen Vorrichtungen befindet, kann direkt mit einer oder beiden dieser Vorrichtungen verbunden sein oder sie kann durch eine oder mehrere dazwischenliegende Vorrichtungen von beiden der anderen zwei Vorrichtungen getrennt sein.
Um eine Merkmalsskalierung in Siliciumkanälen zu ermöglichen, wurde eine Transistorarchitektur, wie etwa ein Nanodraht und gestapelte Nanodrähte, genutzt. Nanodrahttransistoren stellen Vorteile, wie etwa beinahe ideale Unterschwellensteigungen, geringen Leckstrom und geringere Verschlechterung der Mobilität mit einer Gate-Spannung, im Vergleich zu anderen Transistorarchitekturen bereit. Wenn Abmessungen verschiedener Komponenten von Nanodrahttransistoren (Kanalbreite und Gate-Länge) verringert werden, um eine Vorrichtungsdichte zu erhöhen, können Vorrichtungsmetriken, wie etwa Trägermobilität und Unterschwellensteigung, parasitäre Kapazität, nachteilig beeinflusst werden. Nanodrahttransistoren, die monokristalline Siliciumkanäle beinhalten, sind insbesondere zu Mobilitäts- und Unterschwellensteigungsverschlechterungen anfällig, wenn sich Kanalbreiten 7 nm annähern. Die Mobilität in Siliciumnanodrähten nimmt um über 60 % ab, wenn Nanodrähte zum Beispiel auf unter 7 nm bis 3,5 nm skaliert werden. Eine Mobilitätsverschlechterung kann einem Fremdstoffstreuungsverlust in Siliciumkanälen zugeschrieben werden.
Eine Skalierung der Gate-Länge, während auch eine Siliciumkanalbreite verringert wird, führt zu anderen Problemen. Wenn eine Gate-Länge eines Transistors abnimmt, wird eine Schwellenspannung des Transistors verringert. Eine Reduzierung der Schwellenspannung erhöht I_Aus (Aus-Zustand-Strom). Eine Zunahme von I_Aus kann eine Verschlechterung der Unterschwellensteigungscharakteristik des Transistors bewirken. Gate-Längen können nicht beliebig mit Bezug auf Kanalbreiten skaliert werden. Für Siliciumkanäle, die näherungsweise 5 nm breit sind, kann eine Gate-Länge auf 10 nm - 15 nm reduziert werden. Während Silicium eine relativ einfache Fertigung und Kostenvorteile bietet, hängt eine Entwicklung der Skalierung von Kanalbreiten auf Abmessungen unterhalb von 13 nm von einer Implementierung eines Kanalmaterials außer Silicium oder einer Einbindung von Kanalmaterialien in Verbindung mit Silicium ab.
Ein Kanalmaterial, das eine Abmessungsskalierung unterhalb von 13 nm ermöglicht, während die Mobilität beibehalten wird, kann dazu in der Lage sein, eine Reduzierung der Gate-Länge eines Transistors mit einer beinahe idealen Unterschwellensteigung zu ermöglichen. Eine Unterschwellensteigung, die im Wesentlichen nahe zu 60 mV/Dekade ist, wird als ideal erachtet.
Die Erfinder haben herausgefunden, dass Nanodrähte, die aus zweidimensionalen Materialien, wie etwa Übergangsmetalldichalkogenid (TMD), hergestellt sind, einige Vorteile gegenüber herkömmlichem Silicium bilden. Eine Monoschicht aus einem TMD-Material kann in der Größenordnung von 0,7 nm oder inhärent 2-dimensional (2D) sein. TMD-Materialien weisen einen hohen Elastizitätsmodul auf und können genutzt werden, um 2-d-Nanodrähte zu bilden.
Gewisse TMD-Materialien weisen eine direkte Bandlücke von 1,67 eV auf, die vergleichbar zu Silicium ist. Eine einzige Monoschicht aus einem TMD-Material kann als ein Kanal genutzt werden. Und Stapeln physisch isolierter Monoschichten aus einem TMD oberhalb einander kann genutzt werden, um einen Ein-Zustand-Strom eines Transistors zu erhöhen. Zusätzliche Vorteile beinhalten die Fähigkeit eines 2D-TMD-Materials, zum Leiten von sowohl Elektronen als auch Löchern in der Lage zu sein, wodurch ermöglicht wird, dass eine Richtung des Stromflusses in dem Transistor rasch umgekehrt wird. Eine rasche Umkehrung eines Stromflusses kann für Speicheranwendungen vorteilhaft sein.
Bei manchen Ausführungsformen kann eine TMD-Kanalschicht mehr als eine Monoschicht aus einem TMD, zum Beispiel einen Stapel aus 2 bis 4 Monoschichten, beinhalten. Das Stapeln von Monoschichten aus einem TMD kann elektrische Eigenschaften der Kanalschicht ändern, wie etwa davon, dass es eine direkte Bandlücke hat, dazu, dass es eine indirekte Bandlücke hat. Jedoch können 2-4 Monoschichten aus einem TMD-Material einen ausreichenden Vorteil gegenüber Siliciumkanälen bereitstellen.
Gemäß einer Ausführungsform der vorliegenden Offenbarung beinhaltet ein Transistor mehrere Kanalschichten, die in einer vertikal gestapelten Formation angeordnet sind, wobei alle der mehreren Kanalschichten separat voneinander sind und wobei jede ein monokristallines Übergangsmetalldichalkogenid (TMD) beinhaltet. Bei einer Ausführungsform beinhaltet der Transistor eine erste Kanalschicht über einer zweiten Kanalschicht, wobei die erste und die zweite Kanalschicht ein monokristallines TMD umfasst. Die TMD-Kanalschichten können eine einzige Monoschicht oder mehrere vertikal gestapelte Monoschichten sein. Eine einzige Monoschicht kann eine Dicke von wenigstens 0,7 nm aufweisen und eine gestapelte TMD-Kanalschicht kann eine Dicke zwischen 2 nm - 3,0 nm aufweisen. Der Transistor beinhaltet ferner ein Source-Material, das mit einem ersten Ende der ersten und zweiten Kanalschicht gekoppelt ist, und ein Drain-Material, das mit einem zweiten Ende der ersten und zweiten Kanalschicht gekoppelt ist. Eine Gate-Elektrode befindet sich zwischen dem Source-Material und dem Drain-Material und zwischen der ersten Kanalschicht und der zweiten Kanalschicht und ein Gate-Dielektrikum befindet sich zwischen der Gate-Elektrode und sowohl der ersten Kanalschicht als auch der zweiten Kanalschicht.
Bei manchen Ausführungsformen befindet sich die Gate-Elektrode auch auf oberen und unteren Oberflächen der ersten und zweiten Kanalschicht. Bei Ausführungsformen, bei der die erste und/oder zweite Kanalschicht eine Dicke größer als 2 Monoschichten aufweist, kann sich das Gate-Dielektrikum auf Seitenwandoberflächen der Kanalschichten befinden. Die erste und zweite Kanalschicht können um 8 nm bis 10 nm separiert sein, um eine Bildung eines Gate-Dielektrikums und einer Gate-Elektrode zwischen der ersten und zweiten Kanalschicht zu ermöglichen. Das Source-Material und das Drain-Material können sich nahe Rändern des Gate-Dielektrikums erstrecken, um einen externen Widerstand des Nanodrahttransistors zu minimieren. Die Gate-Elektrode ist möglicherweise von dem Source-Material oder Drain-Material um nur wenige Nanometer beabstandet.
1A ist eine Querschnittsveranschaulichung eines Transistors 100 oberhalb eines Substrats 102. Der Transistor 100 beinhaltet eine Kanalschicht 104 über einer Kanalschicht 106, wobei die Kanalschicht 104 und die Kanalschicht 106 ein monokristallines Übergangsmetalldichalkogenid (TMD), hier einen TMD-Kanal 104 oder TMD-Kanal 106, beinhalten. Der Transistor 100 beinhaltet ferner einen Source-Kontakt 108, der mit einem ersten Ende des TMD-Kanals 104 und des TMD-Kanals 106 gekoppelt ist, und einen Drain-Kontakt 110, der mit einem zweiten Ende des TMD-Kanals 104 und des TMD-Kanals 106 gekoppelt ist, wie gezeigt ist. Eine Gate-Elektrode 112 befindet sich zwischen dem Source-Kontakt 108 und dem Drain-Kontakt 110. Die Gate-Elektrode 112 befindet sich zwischen dem TMD-Kanal 104 und dem TMD-Kanal 106 und eine Gate-Dielektrikum-Schicht 114 befindet sich zwischen der Gate-Elektrode 112 und dem TMD-Kanal 104 und dem TMD-Kanal 106.
1B ist eine schematische Darstellung einer Monoschicht aus einem TMD-Material. Bei der veranschaulichten Ausführungsform beinhaltet das TMD-Material eine Schicht aus einem Übergangsmetall 115 zwischen einer Schicht aus Chalkogenatomen 117A und einer Schicht aus Chalkogenatomen 117B, wie gezeigt ist. In Abhängigkeit von Anordnungen der Atome können die Strukturen von TMDs verschiedene Kristallorientierungen, wie etwa trigonalprismatisch (hexagonal), oktaedrisch (tetragonal, T) oder ihre verzerrte Phase (T0), aufweisen. Bei der veranschaulichenden Ausführungsform ist das TMD-Material hexagonal. Die Monoschicht aus einem TMD, wie gezeigt, weist eine Dicke von näherungsweise 0,7 nm auf. Das Übergangsmetall beinhaltet Molybdän, Wolfram oder Chrom und das Chalkogen beinhaltet Schwefel, Selen und/oder Tellur. Oben beschriebene TMD-Materialien stellen vorteilhafterweise eine Kanalmobilität von bis zu 700 cm² V^-1 s^-1 bereit.
Wieder unter Bezugnahme auf 1A können der TMD-Kanal 104 und der TMD-Kanal 106 jeweils eine gleiche oder unterschiedliche Anzahl an Monoschichten aus dem TMD-Material aufweisen. Bei der veranschaulichenden Ausführungsform weisen der TMD-Kanal 104 und der TMD-Kanal 106 jeweils 1 oder 2 Monoschichten aus dem TMD-Material auf. Bei manchen solchen Ausführungsformen können der TMD-Kanal 104 und der TMD-Kanal 106 jeweils eine Dicke zwischen 0,7 nm und 1,4 nm aufweisen. Ein TMD-Material kann atomar dünne Abmessungen aufweisen und trotzdem aufgrund eines hohen Elastizitätsmoduls, wie etwa oberhalb von 200 GPa, eine robuste mechanische Struktur bereitstellen. Oben beschriebene TMD-Materialien weisen einen Elastizitätsmodul auf, der bis zu 270 GPa beträgt. Ein hoher Elastizitätsmodul stellt eine ausreichende Stärke bereit, um hängende TMD-Kanäle 104 und 106 während eines Fertigungsprozesses bereitzustellen. Bei einer Ausführungsform können der TMD-Kanal 104 und der TMD-Kanal 106 jeweils eine laterale Breite, W_TMD, zwischen 50 nm und 100 nm aufweisen. Bei Ausführungsformen weisen der TMD-Kanal 104 und der TMD-Kanal 106 eine horizontale Dicke (in die Ebene der Figur hinein) auf, die zwischen 5 nm und 60 nm beträgt. Die horizontale Dicke kann so gewählt werden, dass ein gewünschter Ansteuerungsstrom in dem Transistor 100 erreicht wird.
Der TMD-Kanal 104 und der TMD-Kanal 106 können ein gleiches TMD-Material aufweisen oder unterschiedlich sein. Bei einem Ausführungsbeispiel weisen der TMD-Kanal 104 und der TMD-Kanal 106 jeweils ein gleiches Material auf. Bei manchen solchen Ausführungsformen weist der TMD-Kanal 104 eine hexagonale, tetragonale oder verzerrte Phase auf und weist der TMD-Kanal 106 die hexagonale, tetragonale oder eine verzerrte Phase auf.
Der TMD-Kanal 104 und der TMD-Kanal 106 weisen eine vertikale Separation, Sv, wie gezeigt, auf. Bei Ausführungsformen hängt Sv von einer Dicke eines Opfermaterials ab, das verwendet wird, um die isolierten TMD-Kanäle 104 und 106 zu erzeugen. Sv kann zwischen 4 nm und 10 nm betragen. Eine minimale Sv kann auch von einer minimalen Korngröße des Materials der Gate-Elektrode 112 und von einer minimalen Dicke der Gate-Dielektrikum-Schicht 114 abhängen. Sv kann auch von einer horizontalen Dicke (in die Ebene der Figur hinein) der TMD-Kanäle 104 und 106 abhängen.
Wie gezeigt, befindet sich die Gate-Dielektrikum-Schicht 114 auf einer obersten TMD-Kanaloberfläche 104A und unterhalb und direkt in Kontakt mit einer untersten TMD-Kanaloberfläche 104B. Wie gezeigt, erstreckt sich ein Gate-Elektrode-Teil 112A zwischen der TMD-Kanaloberfläche 104B und der TMD-Kanaloberfläche 106A. Die Gate-Dielektrikum-Schicht 114 befindet sich auch auf der obersten TMD-Kanaloberfläche 104A und unterhalb und direkt in Kontakt mit der untersten TMD-Kanaloberfläche 106B, wie gezeigt ist. Ein Gate-Elektrode-Teil 112B befindet sich oberhalb der TMD-Kanaloberfläche 104A und ein Gate-Elektrode-Teil 112C befindet sich unterhalb der TMD-Kanaloberfläche 106B. Die Gate-Elektrode-Teile 112A, 112B und 112C befinden sich in Kontakt miteinander auf einer Ebene hinter, und einer Ebene vor der Ebene der in 1A gezeigten Querschnittsveranschaulichung.
In Abhängigkeit von Ausführungsformen beinhaltet die Gate-Dielektrikum-Schicht 114 ein Material, das ausreichend kristallin ist, um ein einheitliches Gate-Oxid in direktem Kontakt mit Oberflächen der TMD-Kanäle 104 und 106 zu bilden. Bei einer Ausführungsform beinhaltet die Gate-Dielektrikum-Schicht 114 Hafniumoxid, Hafniumsiliciumoxid, Lanthanoxid, Lanthanaluminiumoxid, Zirconiumoxid, Zirconiumsiliciumoxid, Tantaloxid, Titanoxid, Bariumstrontiumtitanoxid, Bariumtitanoxid, Strontiumtitanoxid, Yttriumoxid, Aluminiumoxid, Bleiscandiumtantaloxid und Bleizinkniobat. Bei Ausführungsformen weist die Gate-Dielektrikum-Schicht 114 eine Dicke zwischen 0,8 nm und 1,5 nm auf.
Bei einer Ausführungsform beinhaltet die Gate-Elektrode 112 eine oder mehrere Schichten, wobei eine erste Schicht in Kontakt mit der Gate-Dielektrikum-Schicht 114 eine Austrittsarbeitselektrode ist und eine zweite Schicht in Kontakt mit der ersten ein Füllmetall ist. In Abhängigkeit von Sv können manche Gate-Elektrode-Teile, wie etwa der Gate-Elektrode-Teil 112A, nur eine Austrittsarbeitselektrode beinhalten, während Gate-Elektrode-Teile 112B und 112C eine Austrittsarbeitselektrode und ein Füllmetall beinhalten können.
Bei einer Ausführungsform ist der Source-Kontakt 108 um eine Entfernung S₁ lateral von der Gate-Dielektrikum-Schicht 114 auf der Gate-Elektrode-Seitenwand 112E beabstandet und ist der Source-Kontakt 108 um eine Entfernung S₂ lateral von der Gate-Dielektrikum-Schicht 114 auf der Gate-Elektrode-Seitenwand 112F beabstandet. Bei Ausführungsformen können S₁ und S₂ im Wesentlichen gleich sein. Bei Ausführungsformen betragen S₁ und S₂ wenigstens 3 nm, aber können bis zu 10 nm betragen.
Es kann eine oder mehrere Schichten aus einem dielektrischen Material zwischen der Gate-Dielektrikum-Schicht 114 und dem Source-Kontakt 108 und zwischen der Gate-Dielektrikum-Schicht 114 und dem Drain-Kontakt 110 geben. Bei der veranschaulichenden Ausführungsform befindet sich ein Dielektrikum 116 zwischen der Gate-Dielektrikum-Schicht 114 und dem Source-Kontakt 108 direkt oberhalb und unterhalb des TMD-Kanals 104 und des TMD-Kanals 106. Wie gezeigt, befindet sich ein Dielektrikum 116 zwischen der Gate-Dielektrikum-Schicht 114 und dem Drain-Kontakt 110 direkt oberhalb und unterhalb des TMD-Kanals 104 und des TMD-Kanals 106. Bei Ausführungsformen beinhaltet die dielektrische Schicht 116 Silicium und Stickstoff, Sauerstoff und/oder Kohlenstoff, wie etwa Siliciumnitrid, Siliciumdioxid, mit Kohlenstoff dotiertes Siliciumnitrid, Siliciumoxinitrid oder Siliciumcarbid.
Bei einer Ausführungsform weisen der TMD-Kanal 104 und der TMD-Kanal 106 jeweils eine Kristallorientierung auf, die im Wesentlichen auf ein oder mehrere darunterliegende Materialien abgestimmt ist. Bei der veranschaulichenden Ausführungsform sind der TMD-Kanal 104 und der TMD-Kanal 106 im Wesentlichen an mehrere Vorlagen- und Pufferschichten gitterangepasst, wobei jede Vorlagen- und Pufferschicht ein Gruppe-III-Nitrid(III-N)-Material beinhaltet. Bei einer Ausführungsform beinhaltet der Transistor 100 eine Vorlagenschicht 118 in Kontakt mit dem Source-Kontakt 108 und dem Drain-Kontakt 110 und eine Pufferschicht 120 direkt unterhalb und in Kontakt mit der Vorlagenschicht 118.
Bei einer Ausführungsform beinhaltet die Vorlagenschicht 118 ein binäres oder ein ternäres III-N-Material, wie etwa Galliumnitrid (GaN), ein oder mehrere ternäre Legierungen von GaN, wie etwa AlGaN, oder eine quaternäre Legierung von GaN, einschließlich wenigstens eines Gruppe-III-Elements und Stickstoff, wie etwa In_XAl_YGa_1-X-YN, wobei „X“ im Bereich von 0,01-0,1 liegt und „Y“ im Bereich von 0,01-0,1 liegt. Bei manchen Ausführungsformen beinhaltet die Vorlagenschicht 118 AlInN. Die Vorlagenschicht 118 stellt eine Vorlage für einen hexagonalen Kristall in dem TMD-Kanal 104 und dem TMD-Kanal 106 bereit. Die Vorlagenschicht 118 ist eine elektrisch nicht leitfähige Schicht. Bei der veranschaulichenden Ausführungsform befindet sich eine Gate-Dielektrikum-Schicht 114 in direktem Kontakt mit einer obersten Oberfläche 118A der Vorlagenschicht 118. Bei Ausführungsformen beinhaltet die Vorlagenschicht 118 GaN. Die Dicke der GaN-Vorlagenschicht kann zwischen 10 nm und 50 nm liegen.
Bei einer Ausführungsform beinhaltet die Pufferschicht 120 eine einzige Schicht aus AlN. Bei Ausführungsformen beträgt die Dicke der AlN-Pufferschicht 120 zwischen 100 nm und 400 nm. Bei einer Ausführungsform beinhaltet das Substrat 102 einkristallines Silicium oder ein Silicium-auf-Isolator(SIO)-Substrat.
Bei anderen Ausführungsformen weisen der TMD-Kanal 104 und der TMD-Kanal 106 jeweils bis zu 4 Monoschichten auf. Eine Dicke von 4 Monoschichten (3 nm oder weniger) stellt einen ausreichenden Mobilitätsvorteil gegenüber Siliciumkanalschichten mit einer ähnlichen Dicke bereit. Bei Ausführungsformen, bei denen der TMD-Kanal 104 und der TMD-Kanal 106 jeweils bis zu 4 Monoschichten beinhalten, können der TMD-Kanal 104 und der TMD-Kanal 106 Seitenwände beinhalten.
2A ist eine isometrische Veranschaulichung eines Transistors 200, bei dem der TMD-Kanal 104 und der TMD-Kanal 106 jeweils mehr als 2 Monoschichten aus einem TMD beinhalten. Der TMD-Kanal 104 und der TMD-Kanal 106 beinhalten jeweils einen Stapel aus 3-4 einzelnen Monoschichten aus einem TMD, wie etwa einen Stapel aus einzelnen in 1B veranschaulichten TMD-Monoschichten. Bei einer Ausführungsform entsprechen die 3-4 Monoschichten aus einem TMD einer Dicke zwischen 2 nm und 3 nm.
2B ist eine Querschnittsveranschaulichung entlang der Linie A-A' der Struktur in 2A. Wie gezeigt, weisen der TMD-Kanal 104 und der TMD-Kanal 106 jeweils eine Dicke, Tv, entlang einer Y-Richtung auf, die orthogonal zu einer Longitudinallänge (entlang der X-Achse) ist. Wie gezeigt, weisen der TMD-Kanal 104 und der TMD-Kanal 106 jeweils eine laterale Dicke, T_L, entlang einer Richtung (Z-Achse) auf. Bei einer Ausführungsform beträgt Tv zwischen 1,4 nm und 3 nm, und wobei T_L zwischen 5 nm und 60 nm beträgt. Bei Ausführungsformen können Tv und T_L so gewählt werden, dass eine resultierende Querschnitts-TMD-Kanal-Fläche (Produkt aus Tv und T_L) einen gewünschten Ansteuerungsstrom in dem Transistor 200 bereitstellen kann.
Bei der veranschaulichten Ausführungsform sind der TMD-Kanal 104 und der TMD-Kanal 106 Nanobänder. Bei anderen Ausführungsformen weisen der TMD-Kanal 104 und der TMD-Kanal 106 ein im Wesentlichen quadratförmiges Profil auf. Wie in der Querschnittsveranschaulichung gezeigt, weist der TMD-Kanal 104 eine Seitenwand 104C und eine zweite Seitenwand 104D auf, die der Seitenwand 104C gegenüberliegt, und weist der TMD-Kanal 106 eine Seitenwand 106C und eine zweite Seitenwand 106D auf, die der Seitenwand 106C gegenüberliegt.
Bei der veranschaulichenden Ausführungsform umgibt eine Gate-Dielektrikum-Schicht 114 den TMD-Kanal 104 und den TMD-Kanal 106. Wie gezeigt, grenzt die Gate-Dielektrikum-Schicht 114 direkt an die Seitenwände 104C und 104D des TMD-Kanals 104 an und grenzt direkt an Seitenwände 106C und 106D des TMD-Kanals 106 an. Bei manchen Ausführungsformen weist die Gate-Dielektrikum-Schicht 114 eine einheitliche Dicke auf Seitenwänden 104C und 104D und auf 106C und 106D auf. Bei der veranschaulichenden Ausführungsform umgibt die Gate-Elektrode 112 sowohl den TMD-Kanal 104 als auch den TMD-Kanal 106.
Wieder unter Bezugnahme auf 2A kann es mehr als ein dielektrisches Material geben, das an die Gate-Dielektrikum-Schicht 114 angrenzt. Bei der veranschaulichenden Ausführungsform gibt es zwei dielektrische Materialien zwischen der Gate-Dielektrikum-Schicht 114 und dem Source-Kontakt 108 und zwischen der Gate-Dielektrikum-Schicht 114 und dem Drain-Kontakt 110. Wie gezeigt, weist ein dielektrischer Abstandshalter 202 einen dielektrischen Abstandshalterteil 202A, der direkt an die Gate-Dielektrikum-Schicht 114 angrenzt und sich zwischen dem Source-Kontakt 108 und der Gate-Dielektrikum-Schicht 114 befindet, auf. Ein dielektrischer Abstandshalter 202B grenzt direkt an die Gate-Dielektrikum-Schicht 114 an und befindet sich zwischen der Gate-Dielektrikum-Schicht 114 und dem Drain-Kontakt 110. Der dielektrische Abstandshalter 202 grenzt an die Seitenwände 104C und 104D des TMD-Kanals 104 an und grenzt auch an die Seitenwände 106C und 106D (auf einer gegenüberliegenden Seite von 106C - in dem Bild nicht sichtbar) des TMD-Kanals 106 an. Der dielektrische Abstandshalter 202 kann direkt oberhalb des TMD-Kanals 104 und des TMD-Kanals 106 vorhanden sein. Bei der veranschaulichenden Ausführungsform weist der dielektrische Abstandshalter 202 einen Teil auf, der sich direkt oberhalb des TMD-Kanals 104 befindet. Bei manchen Ausführungsformen befindet sich das Dielektrikum 116 zwischen dem dielektrischen Abstandshalter 202 und dem TMD-Kanal 104. Wie gezeigt, befindet sich der dielektrische Abstandshalter 202 nicht in Kontakt mit der oberen Oberfläche 104A und 106A und den unteren Oberflächen 104B und 106B. Bei anderen Ausführungsformen befindet sich der dielektrische Abstandshalter 202 nicht oberhalb des TMD-Kanals 104 und/oder des TMD-Kanals 106, sondern grenzt an den TMD-Kanal 104 und den TMD-Kanal 106 an.
Wie oben besprochen, können sich der Source-Kontakt 108 und der Drain-Kontakt 110 lateral zu der Gate-Elektrode 112 hin erstrecken. Bei einer Ausführungsform kann sich der Source-Kontakt 108 in direktem Kontakt mit dem dielektrischen Abstandshalterteil 202A befinden und kann sich der Drain-Kontakt in direktem Kontakt mit dem dielektrischen Abstandshalterteil 202B befinden.
Bei einer Ausführungsform beinhaltet der dielektrische Abstandshalter 202 ein Material, das eine niedrige dielektrische Konstante aufweist, um eine Kapazität in dem Transistor 200 zu reduzieren. Der dielektrische Abstandshalter 202 kann Silicium, Stickstoff und Sauerstoff und/oder Kohlenstoff beinhalten.
3 ist ein Verfahren 300 zum Fertigen eines Transistors, wie etwa des in Assoziation mit 2A beschriebenen Transistors 200, gemäß einer Ausführungsform der vorliegenden Offenbarung. Das Verfahren 300 beginnt bei Vorgang 310 mit der Bildung eines Materialschichtstapels, einschließlich einer TMD-Schicht oberhalb eines Gruppe-III-N-Materials und Strukturierung des Materialschichtstapels zu einem Block. Das Verfahren 300 fährt bei Vorgang 320 mit der Bildung eines Dummy-Gates auf einem ersten Teil des Blocks und auf Seitenwänden des Blocks fort. Das Verfahren 300 fährt bei Vorgang 330 mit der Bildung von Ankerstrukturen auf unbedeckten Teilen des Blocks und einer anschließenden Entfernung des Dummy-Gates von dem ersten Teil fort. Das Verfahren 300 fährt bei Vorgang 340 mit der Bildung einer Gate-Struktur in dem ersten Teil fort. Das Verfahren endet bei Vorgang 350 mit der Bildung einer Source-Struktur auf einem zweiten Teil des Blocks und einer Drain-Struktur auf einem dritten Teil des Blocks gegenüber dem zweiten Teil.
4A ist eine Querschnittsveranschaulichung eines Materialschichtstapels 400 zum Fertigen einer TMD-Transistorvorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung. Wie gezeigt, wird eine Pufferschicht 120 auf dem Substrat 102 gebildet.
Bei einer Ausführungsform wird die Pufferschicht 120 so gebildet, dass Gitterfehlanpassung und thermische Fehlanpassung zwischen dem Substrat 102 und dem darüber zu bildenden Gruppe-III-N-Halbleitermaterial überwunden werden. Die Pufferschicht 120 kann auf dem Substrat 102 durch einen Metallorganische-chemische-Gasphasenabscheidung(MOCVD)-Prozess bei einer Temperatur in dem Bereich von 1000-1100 Grad Celsius aufgewachsen werden. In Abhängigkeit von Ausführungsformen beinhaltet die Pufferschicht 120 Stickstoff und Al, In und/oder Ga, zum Beispiel Al_zGa_1-zN, Al_wIn_1-wN oder AlN. Bei Ausführungsbeispielen beinhaltet die Pufferschicht 120 AlN. Bei einer Ausführungsform weist eine AlN-Pufferschicht 120 eine hexagonale Wurtzit-Struktur auf. Die Pufferschicht 120, die AlN beinhaltet, kann bis zu einer Dicke zwischen 25 nm und 100 nm aufgewachsen werden. Bei anderen Ausführungsformen beinhaltet die Pufferschicht 120 mehrere Schichten aus III-N-Materialien oberhalb des Substrats 102. Die Schichten können mit zwei oder mehr Schichten aus III-N-Materialien verschachtelt sein, wie etwa unter anderem Al_zGa_1-zN, Al_wIn_1-wN oder AlN.
Die Vorlagenschicht 118 ist auf der Pufferschicht 120 gebildet. Bei einer Ausführungsform ist die Vorlagenschicht 118 durch einen MOVCD-Epitaxieprozess gebildet. Die Vorlagenschicht 118 wird bis zu einer Dicke zwischen 10 nm und 50 nm abgeschieden. Bei einer Ausführungsform ist die Vorlagenschicht 118 eine Schicht aus GaN. Bei einer Ausführungsform wird die GaN-Vorlagenschicht 118 bis zu einer Dicke aufgewachsen, die zwischen 100 nm und 400 nm beträgt. Eine GaN-Vorlagenschicht 118 kann eine Defektdichte von weniger als (1e10/cm²) aufweisen, wenn sie bis zu einer Dicke von wenigstens 100 nm aufgewachsen wird.
Der Prozess fährt mit der Bildung eines Materialschichtstapels 400 mit mehreren Doppelschichten auf der Vorlagenschicht 118 fort. Bei der veranschaulichenden Ausführungsform beinhaltet der Materialschichtstapel Bilden einer Doppelschicht 401A, gefolgt von Bilden einer Doppelschicht 401B auf der Doppelschicht 401A. Die Doppelschicht 401A beinhaltet eine Schicht 402A und eine Schicht 404A, die ein TMD-Material (hier TMD-Schicht 404A) auf der Schicht 402A beinhaltet. Die Doppelschicht 401B beinhaltet eine Schicht 402B und eine Schicht 404B, die ein TMD-Material, hier TMD-Schicht 404B, auf der Schicht 402B beinhaltet. Bei der veranschaulichenden Ausführungsform ist die Doppelschicht 401B durch die Schicht 402C bedeckt.
Bei einer Ausführungsform beinhalten die Schichten 402A, 402B und 402C ein Gruppe-III-N-Material. Bei einem Ausführungsbeispiel beinhalten Schichten die Schichten 402A, 402B und 402C Stickstoff und Al und/oder In. Bei einem Ausführungsbeispiel beinhalten die Schichten 402A, 402B und 402C AlN. Eine AlN-Schicht 402A kann durch MOCVD epitaktisch auf der Vorlagenschicht 118 aufgewachsen werden und stellt eine Oberfläche zum Graphoepitaxiewachstum der TMD-Schicht 404A bereit. Bei Ausführungsformen weisen die Schichten TMD-Schicht 404A oder 404B im Wesentlichen eine gleiche Kristallstruktur wie eine AlN-Schicht 402A bzw. 402B auf. Bei Ausführungsformen, bei denen die AlN-Schicht 402A oder 402B einkristallin ist, ermöglicht eine Vorlagennutzung einer TMD-Schicht 404A oder 404B von der AlN-Schicht 402A bzw. 402B ausgehend eine Optimierung der Korngröße der TMD-Schicht 404A oder 404B. Die Schichten 402A, 402B und 402C stellen auch eine ausreichend hohe Ätzselektivität (größer als 5:1) relativ zu der Vorlagenschicht 118 bereit. Die AlN-Schicht 402A wird bis zu einer Dicke zwischen 6 nm und 8 nm aufgewachsen.
Die TMD-Schicht 404A wird auf der Schicht 402A gebildet, wobei die TMD-Schicht 404A ein Material des TMD-Kanals 104 oder des TMD-Kanals 106 beinhaltet. In Abhängigkeit von Ausführungsformen weist die TMD-Schicht 404A eine Dicke auf, die zwischen 1-4 Monoschichten beträgt. Bei der veranschaulichenden Ausführungsform beinhaltet die TMD-Schicht 404A wenigstens 3 Monoschichten. Die TMD-Schicht 404A wird durch einen MOCVD- oder einen CVD-Prozess gebildet. Bei einer Ausführungsform wird der Prozess zum Bilden der Doppelschicht 401A wiederholt, bis eine gewünschte Anzahl an TMD-Kanalschichten gebildet wurde. Bei der veranschaulichenden Ausführungsform ist eine Doppelschicht 401B auf der TMD-Schicht 404A der Doppelschicht 401A gebildet. Die Schicht 402B in der Doppelschicht 401B wird epitaktisch auf der TMD-Schicht 404A gebildet. Die Dicke der Schicht 402B kann gleich der Dicke der Schicht 402A sein oder nicht. Die TMD-Schicht 404B kann ein gleiches Material wie das Material der TMD-Schicht 404A beinhalten oder nicht oder die gleiche Anzahl an Monoschichten wie die TMD-Schicht 404A aufweisen. Bei einem Ausführungsbeispiel sind die TMD-Schicht 404A und 404B im Wesentlichen gleich, d. h. sie beinhalten beide ein gleiches Material und weisen eine gleiche Anzahl an Monoschichten auf, wie in 4A gezeigt ist. Der Materialschichtstapel 400 beinhaltet ferner eine Schicht 402C, die auf der Doppelschicht 401 gebildet ist. Während zwei Doppelschichten 401A und 401B gezeigt sind, kann die Anzahl an Doppelschichten zwischen 2-10 betragen.
4B ist eine Querschnittsveranschaulichung eines Blocks 406, der durch Strukturieren des Materialschichtstapels 400 in 4A gebildet wird. Bei einer Ausführungsform wird ein Plasmaätzprozess genutzt, um den Block 406 zu bilden. Bei Ausführungsbeispielen können die Seitenwände 406A und 406B im Wesentlichen vertikal sein, wie gezeigt ist. Der ausgeführte Strukturierungsprozess ätzt die unterste Schicht 402, die direkt an die Vorlagenschicht 118 angrenzt. Der Ätzprozess wird nach der Freilegung der Vorlagenschicht 118 gestoppt.
4C ist eine isometrische Veranschaulichung anschließend an die Bildung einer Dummy-Gate-Struktur 408, die auf einem Teil des Blocks 406 gebildet ist. Bei einer Ausführungsform wird ein Dummy-Gate-Material flächendeckend auf dem Block 406 und auf der Vorlagenschicht 118 abgeschieden. Bei einer Ausführungsform wird eine Maske auf dem Dummy-Gate-Material gebildet und wird ein Plasmaätzprozess, der selektiv gegenüber einer obersten Schicht 118A der Vorlagenschicht 118 ist, genutzt, um das Dummy-Gate-Material in die Dummy-Gate-Struktur 408 zu ätzen, wie gezeigt ist. Bei einer Ausführungsform weist die Dummy-Gate-Struktur 408 Seitenwände 408A und 408B auf, die im Wesentlichen vertikal relativ zu einer obersten Oberfläche der Vorlagenschicht 118 sind. Die Dummy-Gate-Struktur 408 weist eine laterale Breite L_G auf. L_G definiert eine Breite eines Transistor-Gates, das zu bilden ist.
4D ist eine isometrische Veranschaulichung der Struktur in 4C anschließend an die Bildung eines dielektrischen Abstandshalters 410 angrenzend an die Dummy-Gate-Struktur 408. Bei einer Ausführungsform wird eine dielektrische Abstandshalterschicht flächendeckend auf dem Block 406 und auf der Dummy-Gate-Struktur 408 abgeschieden. Der genutzte Abscheidungsprozess kann einen PECVD(plasmaunterstützte chemische Gasphasenabscheidung), Physikalische-Gasphasenabscheidung(PVD)-, Chemische-Gasphasenabscheidung(CVD)-Prozess beinhalten. Bei einer Ausführungsform beinhaltet die dielektrische Abstandshalterschicht Silicium und Stickstoff und/oder Kohlenstoff.
Bei einer Ausführungsform wird die dielektrische Abstandshalterschicht planarisiert. Der Planarisierungsprozess kann eine oberste Oberfläche der Dummy-Gate-Struktur 408 freilegen. Wie gezeigt, wird eine Maske 412 über der Dummy-Gate-Struktur 408 und über einem Teil der dielektrischen Abstandshalterschicht gebildet. Die dielektrische Abstandshalterschicht wird geätzt, um den dielektrischen Abstandshalter 410 zu bilden. Eine Plasmaätzung kann genutzt werden, um den dielektrischen Abstandshalter 410 zu strukturieren. Eine Überätzung der dielektrischen Abstandshalterschicht wird ausgeführt, um die dielektrische Abstandshalterschicht von Seitenwandteilen des Blocks 406 zu entfernen, die nicht durch die Maske bedeckt sind. Bei der veranschaulichenden Ausführungsform ist die Ätzung selektiv gegenüber dem Material der obersten Oberfläche 118A.
Bei der veranschaulichenden Ausführungsform ist der dielektrische Abstandshalter 410 auf Seitenwandteilen des Blocks 406 direkt an die Dummy-Gate-Struktur 408 angrenzend gebildet. Wie gezeigt, bedecken die Dummy-Gate-Struktur 408 und der dielektrische Abstandshalter 410 beide Teile der Seitenwände des Blocks 406.
Der dielektrische Abstandshalter 410 kann bis zu einer Dicke gebildet werden, die durch einen Prozess stromabwärts, eine elektrische Leistungsfähigkeit (wie etwa Modulieren des externen Widerstands) oder eine Kombination daraus bestimmt wird. Bei einer Ausführungsform weist der Abstandshalter eine laterale Breite zwischen 5 nm und 10 nm auf.
4E veranschaulicht die Struktur aus 4D anschließend an die Bildung eines Dielektrikums 414 auf den freiliegenden Teilen des Blocks 406 (nicht sichtbar), auf dem dielektrischen Abstandshalter 410 und auf einer obersten Oberfläche 408A der Dummy-Gate-Struktur 408. Bei einer Ausführungsform wird das Dielektrikum 414 durch eine flächendeckende Abscheidung unter Verwendung eines Physikalische-Gasphasenabscheidung(PVD)- oder einen Chemische-Gasphasenabscheidung(CVD)-Prozess abgeschieden. Bei einer Ausführungsform wird ein Chemisches-mechanisches-Polieren(CMP)-Prozess genutzt, um das Dielektrikum 414 zu planarisieren, das eine oberste Oberfläche 414A bildet, die im Wesentlichen koplanar mit einer obersten Oberfläche 408A der Dummy-Gate-Struktur 408 ist.
5A veranschaulicht die Struktur aus 4E anschließend an den Prozess zum Entfernen der Dummy-Gate-Struktur 408 (nicht gezeigt) und Entfernen freiliegender Teile der Schichten 402A; 402B und 402C und Isolieren der TMD-Schichten 404A und 404B.
Bei einer Ausführungsform, bei der die Dummy-Gate-Struktur 408 ein Material, wie etwa Polysilicium, Siliciumgermanium, Germanium beinhaltet, kann eine Kombination aus einer Plasmaätzung und einer nasschemischen Ätzung genutzt werden, um die Dummy-Gate-Struktur 408 zu entfernen. Die Entfernung der Dummy-Gate-Struktur 408 bildet eine Öffnung 500, wie veranschaulicht ist. Bei einer Ausführungsform verändert die Entfernung der Dummy-Gate-Struktur 408 die laterale Breite des Abstandshalters 410 nicht nennenswert.
Nach der Bildung der Öffnung 500 werden Teile der Schicht 402A, 402B und 402C selektiv entfernt. Das Ausmaß des lateralen Ätzens (entlang der X-Z-Ebene) der Schichten 402A, 402B und 402C kann von dem Verfahren abhängen, das zum Ätzen genutzt wird. Bei einer Ausführungsform wird ein nasschemischer Prozess genutzt. Die Nassätzchemie kann die Schichten 402A, 402B und 402C mit Bezug auf die TMD-Schichten 402A und 402B, den dielektrischen Abstandshalter 410, die Vorlagenschicht 118 und das Dielektrikum 414 selektiv ätzen. Der Prozess zum Entfernen freigelegter Teile der Opferschichten 402A; 402B und 402C bildet hängende TMD-Schichten 404A und 404B, wie gezeigt ist.
Bei einer Ausführungsform ätzt der Nassätzungsprozess die Schichten 402A, 402B und 402C in der Öffnung 500, aber nicht unter dem Abstandshalter, wie in 5A und in der Querschnittsveranschaulichung eines Teils 502 in 5B durch eine Linie A-A' gezeigt ist. Wie in 5B gezeigt, sind die Schichten 402A, 402B und 402C im Wesentlichen mit Seitenwänden 410A des dielektrischen Abstandshalters 410 ausgerichtet.
Bei einer Ausführungsform sind die Schichten 402A, 402B und 402C (in der Figur nicht gezeigt) unter dem Abstandshalter 410 vollständig entfernt, wie in 5C veranschaulicht ist. Bei manchen Ausführungsformen können die Schichten 402A, 402B und 402C teilweise unter dem Abstandshalter 410 vertieft werden, wie durch gestrichelte Linien 418 angegeben ist. Bei einer Ausführungsform weisen die vertieften Schichten 402A, 402B und 402C (in der Figur nicht gezeigt) gekrümmte Seitenwandprofile auf, die durch die gestrichelte Line 418 angegeben sind.
5D ist eine Querschnittsveranschaulichung eines Teils 502 in 5A, wobei ein Gasphasenätzungsprozess genutzt wird, um die Schichten 402A, 402B und 402C zu ätzen. Bei der veranschaulichenden Ausführungsform weisen die Schichten 402A, 402B und 402C jeweils eine laterale Vertiefung relativ zu den gestrichelten Linien 504 auf, die voneinander variieren. Bei der veranschaulichenden Ausführungsform sind die Schichten 402A und 402B weniger lateral gegenüber der Schicht 402C vertieft. Die Entfernung zwischen den gestrichelten Linien 504 repräsentiert eine Länge der zu bildenden Gate-Elektrode.
Es versteht sich, dass Prozessoperationen implementiert werden können, um die laterale Vertiefung in den Schichten 402A, 402B und 402C zu implementieren. Obwohl dies nicht gezeigt ist, erstreckt sich die Vertiefung bei manchen Ausführungsformen jenseits der Seitenwand 410B des dielektrischen Abstandshalters 410.
Das Ausmaß der lateralen Vertiefung wird eine laterale Breite der Gate-Elektrode, die auf oberen und unteren Oberflächen jeder TMD-Schicht 404A und 404B zu bilden sind, unverhältnismäßig gegenüber einer lateralen Breite der Gate-Elektrode beeinflussen, die auf Seitenwandoberflächen der TMD-Schichten 404A und 404B zu bilden ist. Bei Beispielen, bei denen die TMD-Schichten 404B und 404A eine Monoschicht dick sind, beeinflusst eine laterale Vertiefung eine laterale Breite der zu bildenden Gate-Elektrode aufgrund des Fehlens der Seitenwände der TMD-Schichten 404B und 404A nicht.
6A veranschaulicht die Struktur aus 5A anschließend an die Bildung einer Gate-Dielektrikum-Schicht 600 in der Öffnung 500 und die Bildung einer Gate-Elektrode 602 auf der Gate-Dielektrikum-Schicht 600.
Bei einer Ausführungsform wird eine Gate-Dielektrikum-Schicht 600 flächendeckend in der Öffnung 500, auf dem dielektrischen Abstandshalter 410 und auf dem Dielektrikum 414 abgeschieden. Wie gezeigt, wird der dielektrische Abstandshalter 410 auf allen freiliegenden Oberflächen der TMD-Schichten in der Öffnung 500, auf der Vorlagenschicht 118 und auf Seitenwänden 410A des Abstandshalters 410 gebildet. Bei einer Ausführungsform wird die Gate-Dielektrikum-Schicht 600 unter Verwendung eines Atomlagenabscheidung(ALD)-Prozesses gebildet. Die Gate-Dielektrikum-Schicht 600 kann bis zu einer Dicke von 0,8 nm und 2 nm abgeschieden werden. Nach der Bildung der Gate-Dielektrikum-Schicht 600 werden ein oder mehrere Schichten aus einem Gate-Elektrode-Material flächendeckend in der Öffnung 500, auf der Gate-Dielektrikum-Schicht 600 abgeschieden. Nach der Abscheidung können die eine oder mehreren Schichten des Gate-Elektroden-Materials und die Gate-Dielektrikum-Schicht 600 planarisiert werden. Bei einer Ausführungsform wird der Planarisierungsprozess genutzt, um jegliches Überschuss des Gate-Elektrode-Materials und der Gate-Dielektrikum-Schicht 600 von obersten Oberflächen des Dielektrikums 414 und des dielektrischen Abstandshalters 410 zu entfernen. Der Planarisierungsprozess bildet eine Gate-Elektrode 602.
6B ist eine Querschnittsveranschaulichung eines Blocks, der durch eine Linie A-A' geschnitten ist und sich zwischen der Linie A-A' und einer Seitenwand 410A in 6A erstreckt. Bei der veranschaulichenden Ausführungsform befindet sich die Gate-Dielektrikum-Schicht 600 auf der oberen Oberfläche 404C, unteren Oberfläche 404D und den Seitenwandoberflächen 404E und 404F der TMD-Schicht 404B und auf der oberen Oberfläche 404G, unteren Oberfläche 404H und den Seitenwandoberflächen 404J und 404K der TMD-Schicht 404A. Bei einer Ausführungsform stellt der ALD-Abscheidungsprozess eine ausreichend einheitliche Dicke der Gate-Dielektrikum-Schicht 600 auf allen Oberflächen der TMD-Schicht 404A und der TMD-Schicht 404B bereit.
Wie in der Querschnittsveranschaulichung gezeigt, grenzt die Gate-Elektrode 602 an alle freiliegenden Oberflächen der Gate-Dielektrikum-Schicht 600 an.
6C ist eine Querschnittsveranschaulichung der Struktur in 6A entlang der Linie B-B'. Bei der veranschaulichenden Ausführungsform sind die Schichten 402A, 402B und 402C nicht unter der dielektrischen Abstandshalterseitenwand 410A vertieft. Bei mancher solchen Ausführungsform ist die Gate-Dielektrikum-Schicht einheitlich auf den Oberflächen 404C, 404D, 404G und 404H gebildet und erstreckt sich nicht unter dem dielektrischen Abstandshalter 410. Wie gezeigt, ist der dielektrische Abstandshalter 410 angrenzend an die Gate-Dielektrikum-Schicht 600 gebildet. Bei der veranschaulichenden Ausführungsform erstreckt sich die Gate-Elektrode 602 nicht unter dem dielektrischen Abstandshalter 410.
Bei Ausführungsformen, bei denen es eine gekrümmte laterale Vertiefung in der Schicht 402A, 402B und/oder 402C gibt, wird die Gate-Dielektrikum-Schicht 600 einer Kontur der Linie 418 folgen.
7A veranschaulicht die Struktur auf 6A anschließend an die Bildung von Öffnungen in dem Dielektrikum 414 zum Bilden des Source- und Drain-Kontakts. Bei der veranschaulichenden Ausführungsform wird eine Öffnung 700 gebildet, um ein Ende der TMD-Schicht 404B freizulegen, und wird eine Öffnung 702 gebildet, um ein zweites Ende der TMD-Schicht 404B freizulegen. Bei einer Ausführungsform wird ein Plasmaätzprozess genutzt, um Öffnungen 700 und 702 nach der Bildung einer Maske auf dem Dielektrikum 414, auf dem dielektrischen Abstandshalter 410, auf der Gate-Dielektrikum-Schicht 600 und auf der Gate-Elektrode 602 zu bilden. Bei einer Ausführungsform können sich die Öffnungen 700 und 702 in die dielektrischen Abstandshalterseitenwände 410B erstrecken. Bei einer Ausführungsform wird das Dielektrikum 414 durch einen Plasmaätzprozess geätzt, um die Öffnungen 700 und 702 zu bilden. Bei einer Ausführungsform ist die Plasmaätzung isotrop und entfernt das Dielektrikum 414 zwischen der TMD-Schicht 404B und 404A, wie gezeigt ist.
Bei einer Ausführungsform werden die Schichten 402A und 402B (in der Figur nicht gezeigt) vor der Bildung der Öffnungen 700 und 702 durch einen nasschemischen oder Gasätzprozess geätzt und entfernt. Bei anderen Ausführungsformen werden die Schichten 402A und 402B nach der Bildung der Öffnungen 700 und 702 entfernt.
7B ist eine Querschnittsveranschaulichung der Struktur in 7A durch die Linie A-A'. Bei der veranschaulichenden Ausführungsform werden die Schichten 402A (zwischen der TMD-Schicht 404B und 404A) und 402B (zwischen der TMD-Schicht 404A und der Vorlagenschicht 118 - in der Figur nicht gezeigt) durch einen nasschemischen oder Gasphasenätzprozess vor der Bildung der Öffnung 700 und 702 geätzt und entfernt. Teile der Oberflächen 404C, 404D, 404E, 404G, 404H und 404J sind nach der Bildung der Öffnung 700 und 702 freigelegt, wie in der Querschnittsveranschaulichung gezeigt ist.
8 veranschaulicht die Struktur aus 7B anschließend an die Bildung des Source-Kontakts 800 und des Drain-Kontakts 802 in den Öffnungen 700 bzw. 702. Bei einer Ausführungsform werden die eine oder mehreren Schichten aus dem Kontaktmaterial flächendeckend auf freiliegenden Oberflächen der TMD-Schicht 404A und 404B und auf einer obersten Oberfläche des Dielektrikums 414, des dielektrischen Abstandshalters 410, des Gate-Dielektrikums 600, der Gate-Elektrode 602 und der Vorlagenschicht 118 abgeschieden. Bei einer Ausführungsform beinhaltet das Kontaktmaterial ein oder mehrere Materialien, die im Wesentlichen das gleiche wie das Material des Source-Kontakts 108 und des Drain-Kontakts 110, die oben beschrieben sind, sind. Bei einer Ausführungsform ist ein erstes des einen oder der mehreren Kontaktmaterialien mit Bezug auf die monokristallinen TMD-Schichten 404A und 404B epitaktisch.
Bei einer Ausführungsform wird ein Planarisierungsprozess genutzt, um den Überschuss einer oder mehrerer Schichten des Kontaktmaterials zu entfernen, das auf der obersten Oberfläche des Dielektrikums 414, des dielektrischen Abstandshalters 410, der Gate-Dielektrikum-Schicht 600 und der Gate-Elektrode 602 gebildet wurde. Der Planarisierungsprozess bildet einen Source-Kontakt 800 und einen Drain-Kontakt 802.
Bei anderen Ausführungsformen kann eine Backbone-Schicht vorteilhafterweise eine Stressorunterstützung für eine oder mehrere TMD-Monoschichten bereitstellen. Bei solchen Ausführungsformen können die eine oder mehreren TMD-Monoschichten epitaktisch auf einer einzigen Oberfläche einer Backbone-Schicht sein. Für einen Nanodraht mit einer endlichen Dicke kann TMD epitaktisch auf allen Oberflächen des Nanodrahts sein. Der Nanodraht kann Silicium- oder Nichtsiliciummaterial beinhalten. Bei Ausführungsbeispielen beinhaltet die Kanalschicht ein Gruppe-III-N-Material, das vorteilhafterweise an epitaktische TMD-Materialien gitterangepasst sein kann. Ein TMD-Material auf mehreren Seitenwänden einer Backbone-Schicht kann vorteilhafterweise den Ansteuerungsstrom des Transistors erhöhen.
9A ist eine Querschnittsveranschaulichung eines Transistors 900, wobei der Transistor 900 einen Backbone-Nanodraht 902 oberhalb eines Backbone-Nanodrahts 904 (hier Nanodraht 902 und Nanodraht 904) beinhaltet, wobei der Nanodraht 902 und der Nanodraht 904 einen Kristall eines Gruppe-III-N-Materials beinhalten. Der Transistor beinhaltet ferner eine Kanalschicht 906, die ein monokristallines Übergangsmetalldichalkogenid (TMD) (hier TMD-Kanalschicht 906), die direkt an den Nanodraht 902 angrenzt, und eine Kanalschicht 908, die das monokristalline TMD, hier TMD-Kanalschicht 908, die direkt an den Nanodraht 904 angrenzt, beinhaltet. Ein Source-Kontakt 910 ist mit einem ersten Ende der TMD-Kanalschicht 906 und der TMD-Kanalschicht 908 gekoppelt. Ein Drain-Kontakt 912 ist mit einem zweiten Ende der TMD-Kanalschicht 906 und der TMD-Kanalschicht 908 gekoppelt. Eine Gate-Elektrode 914 befindet sich zwischen dem Source-Kontakt 910 und dem Drain-Kontakt 912. Die Gate-Elektrode 914 weist einen Gate-Elektrode-Teil 914A zwischen dem ersten Nanodraht 902 und dem zweiten Nanodraht 904 auf. Ein Gate-Dielektrikum 916 zwischen dem Gate-Elektrode-Teil 914A und sowohl der TMD-Kanalschicht 906 als auch der TMD-Kanalschicht 908.
Bei einer Ausführungsform beinhalten die TMD-Kanalschicht 906 und die TMD-Kanalschicht 908 jeweils eine oder mehrere Eigenschaften des TMD-Kanals 106, wie etwa das Material und die Anzahl an Monoschichten. Bei einer Ausführungsform können die TMD-Kanalschicht 906 und die TMD-Kanalschicht 908 jeweils eine Dicke zwischen 1 und 4 Monoschichten aufweisen.
9B ist eine Querschnittsveranschaulichung der Struktur in 9A durch die vertikale Achse der Struktur in 9A. Wie gezeigt, weist der Nanodraht 902 ein rechteckiges Querschnittsprofil auf, mit einer oberen Oberfläche 902A, einer unteren Oberfläche 902B und Seitenwandoberflächen 902C und 902D. Bei einer Ausführungsform weist der Nanodraht 902 eine erste kristallografische Orientierung auf einer oberen Oberfläche 902A und auf einer unteren Oberfläche 902B auf. Die Seitenwandoberflächen 902C und 902D können eine zweite kristallografische Orientierung aufweisen. Bei einer Ausführungsform unterscheidet sich die erste kristallografische Orientierung von der zweiten kristallografischen Orientierung. Bei einer Ausführungsform beinhaltet der Nanodraht 902 AlN oder InAlN. Der Nanodraht 902 weist eine vertikale Dicke, Tv, wie von der Oberfläche 902B (entlang der Y-Richtung) gemessen, zwischen 4 nm und 8 nm auf. Bei Ausführungsformen weist der Nanodraht 902 eine laterale Dicke, T_L, wie von der Seitenwandoberfläche 902C (entlang der Z-Richtung) gemessen, zwischen 5 nm und 60 nm auf.
Bei einer Ausführungsform befindet sich die TMD-Kanalschicht 906 wenigstens auf der oberen Oberfläche 902A und auf der unteren Oberfläche 902B. Bei einer Ausführungsform ist die TMD-Kanalschicht 906 an die erste kristallografische Orientierung des Gruppe-III-N-Materials des Nanodrahts 902 gitterangepasst. Bei einer Ausführungsform weist die TMD-Kanalschicht 906 eine monokristalline Struktur auf. Bei einer Ausführungsform weist die TMD-Kanalschicht 906 eine vertikale Dicke (wie von den Oberflächen 902A oder 902B weg gemessen) zwischen 1 und 4 Monoschichten auf, was einer Dicke zwischen 0,7 nm und 2,8 nm entspricht.
Wie veranschaulicht, befindet sich die TMD-Kanalschicht 906 auch auf Seitenwandoberflächen 902C und 902D. Bei einer Ausführungsform ist die TMD-Kanalschicht 906 an die zweite kristallografische Orientierung der Seitenwandoberflächen 902C und 902D gitterangepasst. Bei einer Ausführungsform weist die TMD-Kanalschicht 906 auf den Seitenwandoberflächen 902C und 902D eine laterale Dicke (wie von der Seitenwandoberfläche 902C bzw. 902D weg gemessen) zwischen 1 und 4 Monoschichten auf.
Bei Ausführungsformen weist der Nanodraht 904 eine oder mehrere Eigenschaften des oben beschriebenen Nanodrahts 902, wie etwa die Materialzusammensetzung, die kristallografische Orientierung und die laterale und vertikale Dicke, Tv und T_L, auf. Wie gezeigt, weist der Nanodraht 904 ein rechteckiges Querschnittsprofil auf, mit einer oberen Oberfläche 904A, einer unteren Oberfläche 904B und Seitenwandoberflächen 904C und 904D.
Bei einer Ausführungsform befindet sich die TMD-Kanalschicht 908 wenigstens auf der oberen Oberfläche 904A und auf der unteren Oberfläche 904B. Bei einer Ausführungsform ist die TMD-Kanalschicht 908 an die erste kristallografische Orientierung des Gruppe-III-N-Materials des Nanodrahts 904 gitterangepasst. Bei einer Ausführungsform weist die TMD-Kanalschicht 908 eine monokristalline Struktur auf. Bei einer Ausführungsform weist die TMD-Kanalschicht 908 eine vertikale Dicke (wie von den Oberflächen 904A oder 904B weg gemessen) zwischen 1 und 4 Monoschichten auf, was einer Dicke zwischen 0,7 nm und 2,8 nm entspricht. Bei einem Ausführungsbeispiel gibt es eine einzige Monoschicht aus dem TMD auf jeder Oberfläche 902A, 902B, 902C und 902D.
Wie veranschaulicht, befindet sich die TMD-Kanalschicht 908 auch auf Seitenwandoberflächen 904C und 904D. Bei einer Ausführungsform ist die TMD-Kanalschicht 908 an die zweite kristallografische Orientierung der Seitenwandoberflächen 904C und 904D gitterangepasst. Bei einer Ausführungsform weist die TMD-Kanalschicht 908 auf den Seitenwandoberflächen 904C und 904D eine laterale Dicke (wie von der Seitenwandoberfläche 904C bzw. 904D weg gemessen) zwischen 1 und 4 Monoschichten auf.
Bei der veranschaulichenden Ausführungsform gibt es einen dritten Nanodraht 918 in direktem Kontakt mit einer Vorlagenschicht 118. Bei der veranschaulichenden Ausführungsform weist der Nanodraht 918 eine oder mehrere Eigenschaften des Nanodrahts 902 oder 904, wie etwa die Materialzusammensetzung, die kristallografische Orientierung und die laterale und vertikale Dicke, Tv und T_L, auf. Bei der veranschaulichenden Ausführungsform grenzt eine TMD-Kanalschicht 922 an drei Seiten des Nanodrahts 918 an. Wie gezeigt, nutzt die TMD-Kanalschicht 922 epitaktisch eine obere Oberfläche 918A und eine Seitenwandoberfläche 918B und 918C als Vorlage.
Bei einer Ausführungsform befindet sich die TMD-Kanalschicht 922 wenigstens auf der Oberfläche 918A und weist eine vertikale Dicke (wie von den Oberflächen 918A weg gemessen) zwischen 1 und 4 Monoschichten auf, was einer Dicke zwischen 0,7 nm und 2,8 nm entspricht.
Wie veranschaulicht, befindet sich die TMD-Kanalschicht 922 auch auf Seitenwandoberflächen 918B und 918C. Bei einer Ausführungsform ist die TMD-Kanalschicht 922 an die zweite kristallografische Orientierung der Seitenwandoberflächen 918B und 918C gitterangepasst. Bei einer Ausführungsform weist die TMD-Kanalschicht 922 auf den Seitenwandoberflächen 918B und 918C eine laterale Dicke (wie von der Seitenwandoberfläche 918B bzw. 918C weg gemessen) zwischen 1 und 4 Monoschichten auf.
Bei einem Ausführungsbeispiel gibt es eine einzige Monoschicht aus dem TMD auf jeder Oberfläche 918A, 918B und 918C.
Wie gezeigt, grenzt die Gate-Dielektrikum-Schicht 916 direkt an die TMD-Kanalschicht 906, die TMD-Kanalschicht 908 und die TMD-Kanalschicht 922 an und befindet sich in Kontakt mit diesen. Die Gate-Dielektrikum-Schicht 916 grenzt auch direkt an die Vorlagenschicht 118 an.
Wieder unter Bezugnahme auf 9A beinhaltet die Gate-Elektrode 914 einen Gate-Elektrode-Teil 914B oberhalb des Nanodrahts 902, einen Gate-Elektrode-Teil 914C zwischen dem Nanodraht 904 und dem Nanodraht 918. Die unterschiedlichen Gate-Elektrode-Teile 914A, 914B und 914C sind elektrisch durch einen Gate-Teil gekoppelt, der außerhalb der Ebene in der Figur ist.
Bei einer Ausführungsform sind der Source-Kontakt 910 und der Drain-Kontakt 912 jeweils von der Gate-Elektrode 914 durch eine Entfernung S_S bzw. S_D separiert. Bei der veranschaulichenden Ausführungsform betragen die Entfernungen S_S und S_D wenigstens 5 nm. Bei manchen Ausführungsformen betragen die Entfernungen S_S und S_D 5 nm oder weniger. S_S und S_D, die 5 nm 5 nm oder weniger betragen, sind wünschenswert, um einen externen Widerstand in dem Transistor 900 zu reduzieren.
Bei einer Ausführungsform grenzt ein dielektrischer Abstandshalter 924 an einen Teil der Gate-Elektrode 914 an. Bei der veranschaulichenden Ausführungsform befindet sich der dielektrische Abstandshalter 924 in Kontakt mit der Gate-Dielektrikum-Schicht 916 angrenzend an den Gate-Elektrode-Teil 914B.
Der dielektrische Abstandshalter 924 weist eine ähnliche Funktion wie der oben beschriebene dielektrische Abstandshalter 410 auf. Zusätzlich dazu, dass er von einem Prozessstandpunkt aus vorteilhaft ist, kann der dielektrische Abstandshalter 924 auch ein Minimum von S_S oder S_D modulieren.
Bei der veranschaulichenden Ausführungsform erstreckt sich die TMD-Kanalschicht 906, die TMD-Kanalschicht 908 und die TMD-Kanalschicht 922 nicht zu einer vollen Länge (entlang der x-Richtung) der Nanodrähte 902, 904 bzw. 918. Bei manchen solchen Ausführungsformen sind der Source-Kontakt 910 und der Drain-Kontakt 912 jeweils physisch mit Endteilen der Nanodrähte 902, 904 und 918 gekoppelt und elektrisch mit der TMD-Kanalschicht 906, der TMD-Kanalschicht 908 und der TMD-Kanalschicht 922 gekoppelt, wie gezeigt ist.
Bei einer Ausführungsform beinhalten der Source-Kontakt 910 und der Drain-Kontakt 912 jeweils ein oder mehrere Materialien, die im Wesentlichen die gleichen wie die Materialien des Source-Kontakts 800 und des Drain-Kontakts 802 sind.
10A-16 veranschaulichen eine Reihe von Prozessvorgängen zum Fertigen eines Transistors, der dem Transistor 900 im Wesentlichen ähnlich ist, gemäß einer Ausführungsform der vorliegenden Offenbarung.
10A ist eine Querschnittsveranschaulichung eines Materialschichtstapels 1000 einschließlich mehrerer Doppelschichtstapel 1002 auf einer III-N-Vorlagenschicht 118. Wie gezeigt, beinhaltet jeder Doppelschichtstapel 1002 eine Opfer-III-N-Schicht 1003 auf einer Backbone-Schicht 1005. Bei der veranschaulichenden Ausführungsform beinhaltet der Block drei Doppelschichten. Bei anderen Ausführungsformen kann die Anzahl an Doppelschichten im Bereich von 4-10 liegen. Bei einer Ausführungsform wurden das Verfahren und die Materialien, die zum Bilden der Pufferschicht 120 auf dem Substrat 102 genutzt werden, und das Verfahren und die Materialien, die zum Bilden der Vorlagenschicht 118 auf der Pufferschicht 120 genutzt werden, oben beschrieben.
Bei der veranschaulichenden Ausführungsform wird die Backbone-Schicht 1005 epitaktisch auf der Vorlagenschicht 118 aufgewachsen. Bei einem Ausführungsbeispiel ist die Backbone-Schicht 1005 gleich oder im Wesentlichen gleich dem Material des Nanodrahts 918, wie etwa AlN oder InAlN. Die Opfer-III-N-Schicht 1003 wird epitaktisch aufgewachsen, wobei sie an eine Kristallstruktur der Backbone-Schicht 1005 gitterangepasst ist. Bei einer Ausführungsform beinhaltet die Opfer-III-N-Schicht 1003 Wurtzit-GaN (3,189 A) und beinhaltet die Backbone-Schicht 1005 eine AlN-Schicht, die eine hexagonale Wurtzit-Struktur hat. Wie gezeigt, wird der Prozess zum Abscheiden der Backbone-Schicht 1005 und der Opfer-III-N-Schicht 1003 dreimal wiederholt.
10B veranschaulicht die Struktur aus 10A anschließend an die Bildung einer Maske 1007 auf dem Materialschichtstapel und anschließend an die Strukturierung des Materialschichtstapels 1000, um einen Block 1008 zu bilden. Bei einer Ausführungsform wird ein lithografischer Prozess zum Bilden der Maske 1007 genutzt. Bei einer Ausführungsform wird ein Plasmaätzprozess genutzt, um den Block 1008 zum Bilden des Blocks 1010 zu strukturieren.
Der Strukturierungsprozess bildet die Nanodrähte 902, 904 und 918 und den Opfer-III-N-Nanodraht 1006 oberhalb jedes der Nanodrähte 902, 904 und 918. Nach dem Strukturieren zum Bilden des Blocks 1008 kann die Maske 1007 entfernt werden. Bei anderen Ausführungsformen beinhaltet die Maske 1007 ein Dielektrikum und wird nicht entfernt.
11A veranschaulicht die Struktur aus 10B anschließend an die Bildung eines Dielektrikums 1010 auf dem Block 1008. Bei einer Ausführungsform beinhaltet das Dielektrikum 1010 ein Material, das eine elektrische Isolation bereitstellen kann. Beispiele für das Dielektrikum 1010 beinhalten Silicium und Stickstoff, Sauerstoff und/oder Kohlenstoff.
Bei der veranschaulichenden Ausführungsform wird ein Dielektrikum 1010 auf dem Block 1008 und um diesen herum abgeschieden und planarisiert. Bei einer Ausführungsform wird das Dielektrikum 1010 unter Verwendung eines CMP-Prozesses planarisiert. Wie gezeigt, kann das Dielektrikum 1010 planarisiert werden, bis eine oberste Oberfläche 1010A des Dielektrikums 1010 koplanar oder im Wesentlichen koplanar mit einer obersten Oberfläche 1006A des Opfer-III-N-Nanodrahtes 1006 ist. Eine Maske 1012 wird auf dem Dielektrikum 1010 und auf einem Teil des Blocks 1008 gebildet. Eine Draufsicht der Form der Maske 1012 und des freigelegten Teils 1008 ist in 11B veranschaulicht. Gestrichelte Linien geben an, dass ein Teil des Blocks 1008 durch die Maske 1012 bedeckt ist.
12A ist eine Querschnittsveranschaulichung mehrerer Nanodrähte, die oberhalb eines Substrats 102 gebildet sind. Bei der veranschaulichenden Ausführungsform wird das Dielektrikum 1010 strukturiert und wird die Maske 1012 entfernt. Der Strukturierungsprozess erzeugt eine Öffnung 1013.
Die mehreren Opfer-III-N-Nanodrähte 1006 werden selektiv entfernt. Bei einer Ausführungsform wird eine nasschemische Ätzung oder eine Gasphasenätzung genutzt, um die mehreren Opfer-III-N-Nanodrähte 1006 zwischen den Nanodrähten 902 und 904 und zwischen den Nanodrähten 904 und 918 und von oberhalb des Nanodrahtes 902 zu entfernen. Die Nanodrähte 902, 904 und 918 verbleiben nach dem selektiven Ätzprozess an dem Dielektrikum 1010 verankert. Teile des Opfer-III-N-Nanodrahts 1006, die während des Dielektrikumätzprozesses durch die Maske bedeckt waren, können an das Dielektrikum 1010 angrenzend verbleiben, wie veranschaulicht ist.
Die Ätzung legt Seitenwände 1008A und 1008B des Blocks 1008 frei, wie in der Draufsichtveranschaulichung aus 12B gezeigt ist. Das Freilegen der Seitenwände 1008A und 1008B ist für den Prozess zum Lösen des Opfer-III-N-Nanodrahts 1006 wichtig. Bei der veranschaulichenden Ausführungsform legt die Entfernung des Opfer-III-N-Nanodrahts 1006 die Vorlagenschicht 118 frei.
13A ist eine Querschnittsveranschaulichung des Prozesses zum Bilden einer TMD-Schicht auf jedem der freigelegten Nanodrähte. Vor dem Bilden der TMD-Schichten werden die Opfernanodrähte 1006 (in der Figur nicht gezeigt) durch eine nasschemische Ätzung entfernt, die gegenüber den Nanodrähten 902, 904 und 918 selektiv ist. Bei der veranschaulichenden Ausführungsform wird die TMD-Schicht 906 auf allen freiliegenden Oberflächen des Nanodrahts 902 abgeschieden. Wie gezeigt, wird die TMD-Schicht 906 auf der oberen Oberfläche 902A, auf der unteren Oberfläche 902B gebildet. Bei der veranschaulichenden Ausführungsform wird die TMD-Schicht 908 auf allen freiliegenden Oberflächen des Nanodrahts 904 abgeschieden. Wie gezeigt, wird die TMD-Schicht 908 auf der oberen Oberfläche 904A und auf der unteren Oberfläche 904B gebildet. Die TMD-Schicht 922 wird auf der oberen Oberfläche 918A des Nanodrahts 918 gebildet, wie gezeigt ist. Bei einer Ausführungsform wird die TMD-Schicht durch einen Chemische-Gasphasenabscheidung(CVD)- oder einen Molekularstrahlepitaxieprozess(MOCVD)-Prozess synthetisiert. In Abhängigkeit von Verarbeitungsausführungsformen verwendet eine chemische Synthese einen festen oder gasförmigen Vorläufer. Bei einer Ausführungsform nutzt ein CVD-Prozess einen festen Vorläufer, wie etwa ein Übergangsmetalloxid, und ein reines Chalkogen, um freiliegende Oberflächen der Nanodrähte 902, 904 und 918 zu beschichten. Ein CVD-Ofen, der zum Bilden der TMD-Schicht 908 genutzt wird, wird bei einer Prozesstemperatur von wenigstens 600 Grad Celsius abgeschieden. Bei MOCVD-Ausführungsformen nutzt die chemische Synthese einen gasförmigen Vorläufer und wird die TMD-Schicht 908 bei einer Prozesstemperatur von wenigstens 300 Grad Celsius abgeschieden. Bei einer Ausführungsform bildet der Prozess, der zum Bilden der TMD-Schicht genutzt wird, eine einzige Monoschicht der TMD-Schicht 906, eine einzige Monoschicht der TMD-Schicht 908 und eine einzige Monoschicht der TMD-Schicht 922. Jede der TMD-Schichten 906, 908 und 922 beinhaltet ein gleiches Material und sind zu einer gleichen Dicke gebildet. Bei anderen Ausführungsformen werden 2 und 4 Monoschichten der TMD-Schichten auf jedem Nanodraht 902, 904 und 918 gebildet.
13B ist eine Querschnittsveranschaulichung entlang einer Linie A-A' durch die Struktur in 13A. Bei der veranschaulichenden Ausführungsform weisen die Nanodrähte 902, 904 und 918 jeweils einen rechteckigen Querschnitt auf und umgibt die TMD-Schicht 906 und 908 den Nanodraht 902 bzw. 904.
Wie gezeigt, wird die TMD-Schicht 906 auf der oberen Oberfläche 902A, auf der unteren Oberfläche 902B, den Seitenwänden 902C und 902D gebildet. Bei der veranschaulichenden Ausführungsform wird die TMD-Schicht 908 auf allen freiliegenden Oberflächen des Nanodrahts 904 abgeschieden. Wie gezeigt, wird die TMD-Schicht 908 auf der oberen Oberfläche 904A, auf der unteren Oberfläche 904B. den Seitenwänden 904C und 904D gebildet. Die TMD-Schicht 922 wird auf der oberen Oberfläche 918A und auf den Seitenwänden 918B und 918C des Nanodrahts 918 gebildet, wie gezeigt ist.
Bei anderen Ausführungsformen ist das Querschnittsprofil im Wesentlichen kreisförmig, wie etwa in 13C veranschaulicht ist. Bei manchen solchen Ausführungsformen umgibt die TMD-Schicht 906 und 908 den Nanodraht 902 bzw. 904. Wie gezeigt, kann der Nanodraht 918 im Wesentlichen kreisförmig sein und eine flache Basis aufweisen. Die TMD-Schicht 922 kann auch auf einem im Wesentlichen kreisförmigen Nanodraht 918 gebildet werden, wie gezeigt ist.
14A ist eine Querschnittsveranschaulichung der Struktur in 13A anschließend an die Bildung einer Dummy-Gate-Struktur 1014 in der Öffnung 1013 und anschließend an die Abscheidung des Dielektrikums 1016. Bei einer Ausführungsform wird eine polykristalline Siliciumschicht in der Öffnung 1013 abgeschieden. Die polykristalline Siliciumschicht wird planarisiert und zu einer Dummy-Gate-Struktur 1014 strukturiert. Nach der Bildung der Dummy-Gate-Struktur 1014 wird ein Dielektrikum 1016 flächendeckend in die Öffnung 1013 abgeschieden und planarisiert. Bei manchen Ausführungsformen beinhaltet das Dielektrikum 1016 Silicium und Stickstoff, Sauerstoff und/oder Kohlenstoff. Das Material des Dielektrikums 1016 kann die Kapazität in einem zu bildenden Nanodrahttransistor beeinflussen. Bei einer Ausführungsform ist das Dielektrikum 1016 ein Siliciumnitrid. Bei anderen Ausführungsformen ist das Dielektrikum 1016 Siliciumoxid oder Siliciumcarbid.
14B veranschaulicht die Struktur aus 14A anschließend an die Entfernung der Dummy-Gate-Struktur 1014 (in der Figur nicht gezeigt). Bei einer Ausführungsform kann eine Plasmaätzung durchgeführt werden, um einen ersten Teil der Dummy-Gate-Struktur 1014 zu entfernen, gefolgt von einem nasschemischen Prozess zum Entfernen eines verbleibenden zweiten Teils. Die Dummy-Gate-Struktur 1014 muss von Gebieten zwischen der TMD-Schicht 906 und der TMD-Schicht 908 und zwischen der TMD-Schicht 908 und der TMD-Schicht TMD-Schicht 922 entfernt werden. Die Entfernung der Dummy-Gate-Struktur 1014 erzeugt eine Öffnung 1020.
15A veranschaulicht die Struktur aus 14B anschließend an die Bildung einer Gate-Struktur in der Öffnung 1020. Bei einer Ausführungsform beginnt der Prozess durch Bilden einer Gate-Dielektrikum-Schicht 916 in der Öffnung 1020 auf allen freiliegenden Oberflächen der TMD-Schicht 906, 908 und 918. Bei einer Ausführungsform wird die Gate-Dielektrikum-Schicht 916 durch einen Atomlagenabscheidung(ALD)-Prozess abgeschieden. Der ALD-Prozess bildet eine konforme Schicht der Gate-Dielektrikum-Schicht 916 auf Oberflächen der TMD-Schichten 906, 908 und 918 und auf der Vorlagenschicht 118, auf dem Dielektrikum 1016 und auf der obersten Oberfläche des Dielektrikums 1010. Bei einer Ausführungsform ist die Gate-Dielektrikum-Schicht 916 auf eine Dicke zwischen 0,8 nm und 2 nm abgeschieden. Ein Material für eine Gate-Elektrode 914 wird auf der Gate-Dielektrikum-Schicht 916 in der Öffnung 1020 und oberhalb des Dielektrikums 1010 und 1016 abgeschieden. Bei einer Ausführungsform wird ein ALD-Prozess genutzt, um das Gate-Elektrode-Material zwischen den TMD-Schichten 906 und der TMD-Schicht 908 und zwischen der TMD-Schicht 908 und der TMD-Schicht 922 zu bilden.
15B ist eine Querschnittsveranschaulichung durch eine Linie A-A' in 15A. Bei einer Ausführungsform ist die Gate-Elektrode 914 ein einziger verbundener zusammenhängender Teil, wie gezeigt ist.
16 ist eine Querschnittsveranschaulichung der Struktur in 15A anschließend an die Bildung eines Source-Kontakts 910 und des Drain-Kontakts 912. Bei einer Ausführungsform ist das Verfahren zum Bilden des Source-Kontakts 910 und des Drain-Kontakts 912 im Wesentlichen dem Prozess ähnlich, der beim Bilden des Source-Kontakts 800 und des Drain-Kontakts 802 genutzt wird, die in Assoziation mit 8 beschrieben sind. Wieder unter Bezugnahme auf 16 wird bei einer Ausführungsform eine Öffnung 1022 gebildet, um ein Ende der TMD-Schicht 906, 908 und 918 freizulegen, und wird eine Öffnung 1024 gebildet, um ein zweites Ende der TMD-Schicht 906, 908 und 918 freizulegen. Bei einer Ausführungsform wird ein Plasmaätzprozess genutzt, um Öffnungen 1022 und 1024 nach der Bildung einer Maske auf dem Dielektrikum 1010 und 1016, auf der Gate-Dielektrikum-Schicht 916 und auf der Gate-Elektrode 914 zu bilden. Bei einer Ausführungsform können sich die Öffnungen 1022 und 1024 zu der Gate-Dielektrikum-Schicht 916 erstrecken. Bei einer Ausführungsform wird das Dielektrikum 1010 und das Dielektrikum 1016 durch einen Plasmaätzprozess geätzt, um die Öffnungen 1022 und 1022 zu bilden.
Bei einer Ausführungsform weist der Plasmaätzprozess eine ausreichende Anisotropiekomponente auf, um die dielektrische Schicht 1016 von Gebieten zwischen den TMD-Schichten 906 und 908 und zwischen den TMD-Schichten 908 und 918 zu entfernen.
Bei einer Ausführungsform werden die eine oder mehreren Schichten aus dem Kontaktmaterial flächendeckend auf freiliegenden Oberflächen der TMD-Schichten 906, 908 und 918 und auf einer obersten Oberfläche des Dielektrikums 1010 und 1016, auf der Gate-Dielektrikum-Schicht 916 und auf der Gate-Elektrode 914 abgeschieden. Bei einer Ausführungsform beinhaltet das Kontaktmaterial ein oder mehrere Materialien, die im Wesentlichen das gleiche wie das Material des Source-Kontakts 108 und des Drain-Kontakts 110, die oben beschrieben sind, sind. Bei einer Ausführungsform ist ein erstes des einen oder der mehreren Kontaktmaterialien mit Bezug auf die monokristallinen TMD-Schichten 906, 908 und 918 epitaktisch.
Bei einer Ausführungsform wird ein Planarisierungsprozess genutzt, um den Überschuss einer oder mehrerer Schichten des Kontaktmaterials zu entfernen, das auf der obersten Oberfläche des Dielektrikums 1016, des Dielektrikums 1010, der Gate-Dielektrikum-Schicht 916 und der Gate-Elektrode 914 gebildet wurde. Der Planarisierungsprozess bildet einen Source-Kontakt 910 und einen Drain-Kontakt 912.
17A veranschaulicht eine Querschnittsansicht einer Speicherzelle 1700, die einen Nanodrahttransistor mit mehreren TMD-Kanälen, wie etwa den in Assoziation mit 1A und 1B beschriebenen Transistor 100, und ein nichtflüchtiges Speicherelement 1702, das mit einem Kontakt des Transistors 100 gekoppelt ist, beinhaltet. Bei der veranschaulichenden Ausführungsform ist das nichtflüchtige Speicherelement 1702 mit dem Drain-Kontakt 110 des Transistors 100 gekoppelt.
Das nichtflüchtige Speicherelement 1702 kann eine Magnettunnelübergang(MTJ: Magnetic Tunnel Junction)-Vorrichtung, eine Leitfähige-Überbrückung-Direktzugriffsspeicher(CBRAM: Conductive Bridge Random Access Memory)-Vorrichtung oder eine Resistiver-Direktzugriffsspeicher(RRAM: Resistive Random-Access Memory)-Vorrichtung beinhalten. Ein nichtflüchtiges Speicherelement, wie etwa eine MTJ-Vorrichtung, erfordert einen kritischen Nennschaltstrom, der von einer MTJ-Vorrichtungsfläche abhängt, um ein Magnetisierungsschalten durchzuführen. Wenn ein MTJ bezüglich der Größe herabskaliert wird, skaliert der kritische Schaltstrom, der zum Schalten des Speicherzustands der MTJ-Vorrichtung erforderlich ist, auch proportional mit einer Vorrichtungsfläche, jedoch stellt das Skalieren von MTJs zahlreiche Herausforderungen dar. Falls ein Transistor, der mit einer MTJ-Vorrichtung verbunden ist, eine Strommenge liefern kann, die eine Anforderung der MTJ-Vorrichtung bezüglich des kritischen Schaltstroms überschreitet, dann kann eine Merkmalsgrößenskalierung von MTJ-Vorrichtungen gelockert werden. Bei einer Ausführungsform kann der Transistor 100, der einen zusätzlichen Strom-Boost (durch Erhöhen des Ansteuerungsstroms) bereitstellen kann, vorteilhafterweise mit einem nichtflüchtigen Speicherelement 1702, wie etwa einer MTJ-Vorrichtung, gekoppelt sein, um beliebige größere Anforderungen bezüglich des kritischen Schaltstroms zu bewältigen.
17B veranschaulicht eine Querschnittsansicht eines beispielhaften nichtflüchtigen Speicherelements 1702, das eine Magnettunnelübergang(MTJ)-Material-Vorrichtung beinhaltet. Bei der veranschaulichten Ausführungsform beinhaltet die MTJ-Vorrichtung eine untere Elektrode 1704, einen Festmagnet 1706 oberhalb der unteren Elektrode 1704, eine Tunnelbarriere 1708 auf dem Festmagnet 1706, einen freien Magnet 1710 auf der Tunnelbarriere 1708 und eine obere Elektrode 1712 auf dem freien Magnet 1710. Bei einer Ausführungsform umgibt ein (nicht gezeigter) dielektrischer Abstandshalter das nichtflüchtige Speicherelement 1702 lateral.
Bei einer Ausführungsform beinhaltet ein Festmagnet 1706 ein Material und weist eine Dicke auf, die zum Beibehalten einer festen Magnetisierung ausreicht. Zum Beispiel kann der Festmagnet 1706 eine Legierung, wie etwa CoFe und CoFeB, beinhalten. Bei einer Ausführungsform beinhaltet der Festmagnet 1706 Co_100-x-yFe_xB_y, wobei X und Y jeweils einen Atomprozentsatz repräsentieren, so dass X zwischen 50 und 80 liegt und Y zwischen 10 und 40 liegt, und wobei die Summe von X und Y kleiner als 100 ist. Bei einer Ausführungsform beträgt X 60 und beträgt Y 20. Bei einer Ausführungsform ist der Festmagnet 1706 FeB, wobei die Konzentration an Bor zwischen 10 und 40 Atomprozent der Gesamtzusammensetzung der FeB-Legierung beträgt. Bei einer Ausführungsform weist der Festmagnet 1706 eine Dicke auf, die zwischen 1 nm und 2,5 nm beträgt.
Bei einer Ausführungsform besteht die Tunnelbarriere 1708 aus einem Material, das geeignet ist, um einen Elektronenstrom mit einem Majoritäts-Spin durch die Tunnelbarriere 1708 durchzulassen, während ein Elektronenstrom mit einem Minoritäts-Spin wenigstens zu einem gewissen Ausmaß am Durchqueren der Tunnelbarriere 1708 gehindert wird. Dementsprechend kann die Tunnel-Barriere 1708 (oder die Spin-Filterschicht) auch als eine Tunnelschicht für einen Elektronenstrom einer bestimmten Spin-Orientierung bezeichnet werden. Bei einer Ausführungsform beinhaltet die Tunnelbarriere 1708 ein Material, wie etwa unter anderem Magnesiumoxid (MgO) oder Aluminiumoxid (Al₂O₁₇). Bei einer Ausführungsform weist die Tunnelbarriere 1708, die MgO beinhaltet, eine Kristallorientierung auf, die (001) ist, und ist an den freien Magneten 1710 unterhalb der Tunnelbarriere 1708 und den Festmagnet 1706 oberhalb der Tunnelbarriere 1708 gitterangepasst. Bei einer Ausführungsform ist die Tunnelbarriere 1708 MgO und weist eine Dicke zwischen 1 nm und 2 nm auf.
Bei einer Ausführungsform beinhaltet der freie Magnet 1710 ein magnetisches Material, wie etwa Co, Ni, Fe oder Legierungen aus diesen Materialien. Bei einer Ausführungsform beinhaltet der freie Magnet 1710 ein magnetisches Material, wie etwa FeB, CoFe und CoFeB. Bei einer Ausführungsform beinhaltet der freie Magnet 1710 Co_100-x-yFe_xB_y, wobei X und Y jeweils einen Atomprozentsatz repräsentieren, so dass X zwischen 50 und 80 liegt und Y zwischen 10 und 40 liegt, und wobei die Summe von X und Y kleiner als 100 ist. Bei einer Ausführungsform beträgt X 60 und beträgt Y 20. Bei einer Ausführungsform ist der freie Magnet 1710 FeB, wobei die Konzentration an Bor zwischen 10 und 40 Atomprozent der Gesamtzusammensetzung der FeB-Legierung beträgt. Bei einer Ausführungsform weist der freie Magnet 1710 eine Dicke auf, die zwischen 1 nm und 2,0 nm beträgt.
Bei einer Ausführungsform beinhaltet die untere Elektrode 1704 eine amorphe leitfähige Schicht. Bei einer Ausführungsform beinhaltet die untere Elektrode 1704 eine topografisch glatte Elektrode. Bei einer Ausführungsform beinhaltet die untere Elektrode 1704 ein Material, wie etwa W, Ta, TaN oder TiN. Bei einer Ausführungsform besteht die untere Elektrode 1704 aus Ru-Schichten, die mit Ta-Schichten verschachtelt sind. Bei einer Ausführungsform weist die untere Elektrode 1704 eine Dicke zwischen 20 nm und 50 nm auf. Bei einer Ausführungsform beinhaltet die obere Elektrode 1712 ein Material, wie etwa W, Ta, TaN oder TiN. Bei einer Ausführungsform weist die obere Elektrode 1712 eine Dicke zwischen 30 nm und 70 nm auf. Bei einer Ausführungsform sind die untere Elektrode 1704 und die obere Elektrode 1712 das gleiche Metall, wie etwa Ta oder TiN. Bei einer Ausführungsform weist die MTJ-Vorrichtung eine kombinierte Gesamtdicke der einzelnen Schichten zwischen 60 nm und 100 nm auf und eine Breite beträgt zwischen 10 nm und 50 nm.
Wieder unter Bezugnahme auf 17A ist das nichtflüchtige Speicherelement 1702 bei einer Ausführungsform ein resistiver Direktzugriffsspeicher (RRAM), der basierend auf dem Prinzip der filamentären Leitung arbeitet. Wenn eine RRAM-Vorrichtung einen anfänglichen Spannungsdurchbruch erfährt, wird ein Filament in einer Schicht gebildet, die als eine Schaltschicht bekannt ist. Die Größe des Filaments hängt von dem Betrag der Durchbruchsspannung ab und ein zuverlässiges Schalten zwischen verschiedenen Widerstandswerten in einer filamentären RRAM-Vorrichtung kann bei einem größeren Strom stark verbessert werden. Bei einer Ausführungsform kann der Transistor 100, der einen zusätzlichen Strom-Boost (durch Erhöhen des Ansteuerungsstroms) bereitstellen kann, vorteilhafterweise mit einer RRAM-Vorrichtung gekoppelt sein, um einen zuverlässigen Schaltvorgang bereitzustellen.
17C veranschaulicht eine Querschnittsansicht eines beispielhaften nichtflüchtigen Speicherelements 1702, das eine Resistiver-Direktzugriffsspeicher(RRAM)-Vorrichtung beinhaltet. Bei der veranschaulichten Ausführungsform beinhaltet der RRAM-Materialstapel eine untere Elektrode 1714, eine Schaltschicht 1716 über der unteren Elektrode 1714, eine Sauerstoffaustauschschicht 1718 über der Schaltschicht 1716 und eine obere Elektrode 1720 auf der Sauerstoffaustauschschicht 1718.
Bei einer Ausführungsform beinhaltet die untere Elektrode 1714 eine amorphe leitfähige Schicht. Bei einer Ausführungsform beinhaltet die untere Elektrode 1714 eine topografisch glatte Elektrode. Bei einer Ausführungsform beinhaltet die untere Elektrode 1714 ein Material, wie etwa W, Ta, TaN oder TiN. Bei einer Ausführungsform besteht die untere Elektrode 1714 aus Ru-Schichten, die mit Ta-Schichten verschachtelt sind. Bei einer Ausführungsform weist die untere Elektrode 1714 eine Dicke zwischen 20 nm und 50 nm auf. Bei einer Ausführungsform beinhaltet die obere Elektrode 1720 ein Material, wie etwa W, Ta, TaN oder TiN. Bei einer Ausführungsform weist die obere Elektrode 1720 eine Dicke zwischen 170 und 70 nm auf. Bei einer Ausführungsform sind die untere Elektrode 1714 und die obere Elektrode 1720 das gleiche Metall, wie etwa Ta oder TiN.
Die Schaltschicht 1716 kann zum Beispiel ein Metalloxid sein, das Sauerstoff und Atome eines oder mehrerer Metalle, wie etwa unter anderem Hf, Zr, Ti, Ta oder W, beinhaltet. Im Fall von Titan oder Hafnium oder Tantal mit einem Oxidationszustand +4 weist die Schaltschicht 1716 eine chemische Zusammensetzung MOx auf, wobei O Sauerstoff ist und X im Wesentlichen oder nahe an 2 ist. Im Fall von Tantal mit einem Oxidationszustand +5 weist die Schaltschicht 1716 eine chemische Zusammensetzung M₂O_X auf, wobei O Sauerstoff ist und X im Wesentlichen oder nahe an 5 ist. Bei einer Ausführungsform weist die Schaltschicht 1716 eine Dicke zwischen 1 nm und 5 nm auf.
Die Sauerstoffaustauschschicht 1718 wirkt als eine Quelle einer Sauerstoffleerstelle oder als eine Senke für O^2-. Bei einer Ausführungsform besteht die Sauerstoffaustauschschicht 1718 aus einem Metall, wie etwa unter anderem Hafnium, Tantal oder Titan. Bei einer Ausführungsform weist die Sauerstoffaustauschschicht 1718 eine Dicke zwischen 5 nm und 20 nm auf. Bei einer Ausführungsform weist die Dicke der Sauerstoffaustauschschicht 1718 wenigstens zweimal die Dicke der Schaltschicht 1716 auf. Bei einer anderen Ausführungsform weist die Dicke der Sauerstoffaustauschschicht 1718 wenigstens zweimal die Dicke der Schaltschicht 1716 auf. Bei einer Ausführungsform weist die RRAM-Vorrichtung eine kombinierte Gesamtdicke der einzelnen Schichten zwischen 60 nm und 100 nm auf und eine Breite beträgt zwischen 10 nm und 50 nm.
Wieder unter Bezugnahme auf 17 ist die Speichervorrichtung 1702 durch Zwischenverbindungsstrukturen auf einer Ebene 1722 oberhalb des Transistors mit dem Transistor 100 gekoppelt. Bei einer Ausführungsform beinhaltet die Ebene 1722 eine einzige Ebene von Zwischenverbindungen, die mit dem Transistor 100 gekoppelt sind. Bei anderen Ausführungsformen beinhaltet die Ebene 1722 mehrere Unterebenen von Zwischenverbindung-Routing- Strukturen.
Bei der veranschaulichenden Ausführungsform beinhaltet die Speicherzelle 1700 eine Drain-Zwischenverbindung 1724 zwischen der Speichervorrichtung 1702 und dem Drain-Kontakt 110. Wie gezeigt, befindet sich die Drain-Zwischenverbindung 1724 auf dem Drain-Kontakt 110 und ist mit diesem gekoppelt. Die Speicherzelle 1700 beinhaltet ferner eine Source-Zwischenverbindung 1726, die mit dem Source-Kontakt 108 gekoppelt ist, und eine Gate-Zwischenverbindung 1728, die mit dem Gate 112 gekoppelt ist. Bei anderen Ausführungsformen befindet sich ein Gate-Kontakt zwischen dem Gate 112 und der Gate-Zwischenverbindung 1728. Die Speichervorrichtung 1702 ist ferner mit einer Speicherzwischenverbindung 1730 gekoppelt.
Bei einer Ausführungsform sind die Source-Zwischenverbindung 1726, die Gate-Zwischenverbindung 1728 und die Drain-Zwischenverbindung 1724 in einer dielektrischen Schicht 1732 eingebettet. Bei einer Ausführungsform beinhalten die Source-Zwischenverbindung 1726, die Gate-Zwischenverbindung 1728, die Drain-Zwischenverbindung 1724 und die Speicherzwischenverbindung 1730 jeweils Titan, Tantal, Wolfram, Ruthenium, Kupfer oder Nitride von Titan, Tantal, Wolfram, Ruthenium. Bei anderen Ausführungsformen beinhalten die Source-Zwischenverbindung 1726, die Gate-Zwischenverbindung 1728, die Drain-Zwischenverbindung 1724 und die Speicherzwischenverbindung 1730 eine Auskleidungsschicht, die Ruthenium oder Tantal beinhaltet, und ein Füllmetall, wie etwa Kupfer oder Wolfram. Bei der veranschaulichten Ausführungsform sind die Speichervorrichtung 1702 und die Speicherzwischenverbindung 1730 in einem Dielektrikum 1734 eingebettet.
Bei einer Ausführungsform beinhaltet die Ebene 1722 ferner eine Barrieredielektrikumschicht 1736 zwischen dem Dielektrikum 1732 und dem Dielektrikum 1734. Bei Ausführungsformen beinhaltet das Dielektrikum 1732 und 1734 Silicium und Stickstoff, Sauerstoff und/oder Kohlenstoff, wie etwa Siliciumnitrid, Siliciumdioxid, mit Kohlenstoff dotiertes Siliciumnitrid, Siliciumoxinitrid oder Siliciumcarbid.
Bei Ausführungsformen beinhaltet das Dielektrikum 1736 Silicium und Stickstoff und/oder Kohlenstoff, wie etwa Siliciumnitrid, mit Kohlenstoff dotiertes Siliciumnitrid oder Siliciumcarbid.
18 veranschaulicht eine Rechenvorrichtung 1800 gemäß Ausführungsformen der vorliegenden Offenbarung. Wie gezeigt, beherbergt die Rechenvorrichtung 1800 eine Hauptplatine 1802. Die Hauptplatine 1802 kann eine Anzahl von Komponenten beinhalten, einschließlich unter anderem eines Prozessors 1801 und wenigstens eines Kommunikationschips 1804 oder 1805. Der Prozessor 1801 ist physisch und elektrisch mit der Hauptplatine 1802 gekoppelt. Bei manchen Implementierungen ist der Kommunikationschip 1805 auch physisch und elektrisch mit der Hauptplatine 1802 gekoppelt. Bei weiteren Implementierungen ist der Kommunikationschip 1805 Teil des Prozessors 1801.
In Abhängigkeit von ihren Anwendungen kann die Rechenvorrichtung 1800 andere Komponenten beinhalten, die mit der Hauptplatine 1802 physisch und elektrisch gekoppelt sein können oder auch nicht. Diese anderen Komponenten beinhalten unter anderem flüchtigen Speicher (z. B. DRAM), nichtflüchtigen Speicher (z. B. ROM), Flash-Speicher, einen Grafikprozessor, einen Digitalsignalprozessor, einen Kryptoprozessor, einen Chipsatz 1806, eine Antenne, eine Anzeige, eine Berührungsbildschirmanzeige, eine Berührungsbildschirmsteuerung, eine Batterie, einen Audiocodec, einen Videocodec, einen Leistungsverstärker, eine Globales-Positionierungssystem(GPS)-Vorrichtung, einen Kompass, einen Beschleunigungsmesser, ein Gyroskop, einen Lautsprecher, eine Kamera und eine Massenspeicherungsvorrichtung (wie etwa ein Festplattenlaufwerk, eine Compact-Disk (CD), eine Digital-Versatile-Disk (DVD) und so weiter).
Der Kommunikationschip 1805 ermöglicht drahtlose Kommunikationen für die Übertragung von Daten zu und von der Rechenvorrichtung 1800. Der Begriff „drahtlos“ und seine Ableitungen können verwendet werden, um Schaltkreise, Vorrichtungen, Systeme, Verfahren, Techniken, Kommunikationskanäle usw. zu beschreiben, die durch die Verwendung von modulierter elektromagnetischer Strahlung durch ein nichtfestes Medium Daten kommunizieren können. Der Ausdruck impliziert nicht, dass die assoziierten Vorrichtungen keinerlei Drähte enthalten, obwohl dies bei manchen Ausführungsformen der Fall sein kann. Der Kommunikationschip 1805 kann beliebige einer Anzahl an drahtlosen Standards oder Protokollen implementieren, einschließlich unter anderem Wi-Fi (IEEE-801.11-Familie), WiMAX (IEEE-801.11-Familie), Long Term Evolution (LTE), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, Ableitungen derselben sowie beliebiger anderer Drahtlosprotokolle, die als 3G, 4G, 5G und darüber hinaus bezeichnet werden. Die Rechenvorrichtung 1800 kann mehrere Kommunikationschips 1804 und 1805 beinhalten. Beispielsweise kann ein erster Kommunikationschip 1805 kürzerreichweitiger drahtloser Kommunikation, wie etwa Wi-Fi und Bluetooth, gewidmet sein und kann ein zweiter Kommunikationschip 1804 längerreichweitiger drahtloser Kommunikation, wie etwa GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO und anderen, gewidmet sein.
Der Prozessor 1801 der Rechenvorrichtung 1800 beinhaltet einen Integrierter-Schaltkreis-Die, der innerhalb des Prozessors 1801 gekapselt ist. Bei manchen Ausführungsformen beinhaltet der Integrierter-Schaltkreis-Die des Prozessors 1801 eine oder mehrere Zwischenverbindungsstrukturen, nichtflüchtige Speichervorrichtungen und Transistoren, wie etwa die TMD-Nanodrahttransistoren 100, 200 oder 900 aus 1A, 2A bzw. 9A. Wieder unter Bezugnahme auf 18 kann sich der Begriff „Prozessor“ auf eine beliebige Vorrichtung oder einen beliebigen Teil einer Vorrichtung beziehen, die bzw. der elektronische Daten aus Registern und/oder einem Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten, die in Registern und/oder einem Speicher gespeichert werden können, umzuwandeln.
Der Kommunikationschip 1805 beinhaltet auch einen Integrierter-Schaltkreis-Die, der innerhalb des Kommunikationschips 1805 gekapselt ist. Bei einer anderen Ausführungsform beinhaltet der Integrierter-Schaltkreis-Die der Kommunikationschips 1804, 1805 eine oder mehrere Zwischenverbindungsstrukturen, nichtflüchtige Speichervorrichtungen, Kondensatoren und Transistoren, wie etwa die oben beschriebenen TMD-Nanodrahttransistoren 100, 200 oder 900. In Abhängigkeit von ihren Anwendungen kann die Rechenvorrichtung 1800 andere Komponenten beinhalten, die mit der Hauptplatine 1802 physisch und elektrisch gekoppelt sein können oder auch nicht. Diese anderen Komponenten können unter anderem flüchtigen Speicher (z. B. DRAM) 1807, 1808, nichtflüchtigen Speicher (z. B. ROM) 1810, eine Grafik-CPU 1812, Flash-Speicher, eine Globales-Positionierungssystem(GPS)-Vorrichtung 1813, einen Kompass 1814, einen Chipsatz 1806, eine Antenne 1816, einen Leistungsverstärker 1809, eine Berührungsbildschirmsteuerung 1811, eine Berührungsbildschirmanzeige 1817, einen Lautsprecher 1815, eine Kamera 1803 und eine Batterie 1818, wie veranschaulicht, und andere Komponenten, wie etwa einen Digitalsignalprozessor, einen Kryptoprozessor, einen AudioCodec, einen Video-Codec, einen Beschleunigungsmesser, ein Gyroskop und eine Massenspeicherungsvorrichtung (wie etwa ein Festplattenlaufwerk, ein Festkörperlaufwerk (SSD), eine Compact-Disk (CD), eine Digital Versatile Disk (DVD) und so weiter) oder dergleichen, beinhalten. Bei weiteren Ausführungsformen kann eine beliebige Komponente, die innerhalb einer Rechenvorrichtung 1800 untergebracht und oben besprochen ist, einen eigenständigen Integrierter-Schaltkreis-Speicher-Die enthalten, der ein oder mehrere Arrays von NVM-Vorrichtungen beinhaltet.
Bei verschiedenen Implementierungen kann die Rechenvorrichtung 1800 ein Laptop, ein Netbook, ein Notebook, ein Ultrabook, ein Smartphone, ein Tablet, ein persönlicher digitaler Assistent (PDA), ein ultramobiler PC, ein Mobiltelefon, ein Desktop-Computer, ein Server, ein Drucker, ein Scanner, ein Monitor, eine Set-Top-Box, eine Unterhaltungssteuereinheit, eine Digitalkamera, ein tragbarer Musikabspieler oder ein digitaler Videorecorder sein. Bei weiteren Implementierungen kann die Rechenvorrichtung 1800 eine beliebige andere elektronische Vorrichtung, die Daten verarbeitet, sein.
19 veranschaulicht eine Integrierter-Schaltkreis(IC)-Struktur 1900, die eine oder mehrere Ausführungsformen der Offenbarung beinhaltet. Die Integrierter-Schaltkreis(IC)-Struktur 1900 ist ein dazwischenliegendes Substrat, das zum Bilden einer Brücke zwischen einem ersten Substrat 1902 und einem zweiten Substrat 1904 verwendet wird. Das erste Substrat 1902 kann zum Beispiel ein Integrierter-Schaltkreis-Die sein. Das zweite Substrat 1904 kann zum Beispiel ein Speichermodul, eine Computer-Hauptplatine oder ein anderer Integrierter-Schaltkreis-Die sein. Allgemein ist der Zweck einer Integrierter-Schaltkreis(IC)-Struktur 1900, eine Verbindung zu einem breiteren Rastermaß aufzuweiten oder eine Verbindung zu einer anderen Verbindung umzuleiten. Zum Beispiel kann eine Integrierter-Schaltkreis(IC)-Struktur 1900 einen Integrierter-Schaltkreis-Die mit einer Kugelgitteranordnung (BGA: Ball Grid Array) 1907 koppeln, die anschließend mit dem zweiten Substrat 1904 gekoppelt werden kann. Bei manchen Ausführungsformen sind das erste Substrat 1902 und das zweite Substrat 1904 an gegenüberliegenden Seiten der Integrierter-Schaltkreis(IC)-Struktur 1900 angebracht. Bei anderen Ausführungsformen sind das erste Substrat 1902 und das zweite Substrat 1904 an der gleichen Seite der Integrierter-Schaltkreis(IC)-Struktur 1900 angebracht. Und bei weiteren Ausführungsformen sind drei oder mehr Substrate über die Integrierter-Schaltkreis(IC)-Struktur 1900 miteinander verbunden.
Die Integrierter-Schaltkreis(IC)-Struktur 1900 kann aus einem Epoxidharz, einem glasfaserverstärkten Epoxidharz, einem Keramikmaterial oder einem Polymermaterial, wie etwa Polyimid, gebildet sein. Bei weiteren Implementierungen kann die Integrierter-Schaltkreis(IC)-Struktur aus alternierend starren oder flexiblen Materialien gebildet sein, die die gleichen oben zur Verwendung in einem Halbleitersubstrat beschriebenen Materialien beinhalten können, wie etwa Silicium, Germanium und andere Gruppe-III-V- und Gruppe-IV-Materialien.
Die Integrierter-Schaltkreis(IC)-Struktur kann Metallzwischenverbindungen 1908 und Vias 1910 aufweisen, die unter anderem Siliciumdurchkontaktierungen (TSV - Through-Silicon Vias) 1912 beinhalten. Die Integrierter-Schaltkreis(IC)-Struktur 1900 kann ferner eingebettete Vorrichtungen 1914 beinhalten, die sowohl passive als auch aktive Vorrichtungen beinhalten. Solche eingebetteten Vorrichtungen 1914 beinhalten Kondensatoren, Entkopplungskondensatoren, Widerstände, Induktivitäten, Sicherungen, Dioden, Transformatoren, eine Vorrichtungsstruktur einschließlich Transistoren, wie etwa der TMD-Nanodrahttransistoren 100, 200 oder 900, wie in 1A, 2A bzw. 9A beschrieben. Wieder unter Bezugnahme auf 19 kann die Integrierter-Schaltkreis(IC)-Struktur 1900 ferner eingebettete Vorrichtungen 1914, wie etwa eine oder mehrere resistive Direktzugriffsspeichervorrichtungen, Sensoren und Elektrostatische-Entladung(ESD)-Vorrichtungen, beinhalten. Komplexere Vorrichtungen, wie etwa Hochfrequenz(HF)-Vorrichtungen, Leistungsverstärker, Leistungsverwaltungsvorrichtungen, Antennen, Arrays, Sensoren und MEMS-Vorrichtungen, können auch auf der Integrierter-Schaltkreis(IC)-Struktur 1900 gebildet werden.
Dementsprechend betreffen eine oder mehrere Ausführungsformen der vorliegenden Offenbarung TMD-Nanodrahttransistoren, wie etwa 100, 200 oder 900, wie oben beschrieben. Die TMD-Nanodrahttransistoren 100, 200 oder 900 können in verschiedenen Anwendungen integrierter Schaltkreise verwendet werden.
Bei einem ersten Beispiel beinhaltet eine Transistorstruktur eine erste Kanalschicht über einer zweiten Kanalschicht, wobei die erste und die zweite Kanalschicht ein monokristallines Übergangsmetalldichalkogenid (TMD) beinhalten. Die Transistorstruktur beinhaltet ferner Folgendes: ein Source-Material, das mit einem ersten Ende der ersten und zweiten Kanalschicht gekoppelt ist, ein Drain-Material, das mit einem zweiten Ende der ersten und zweiten Kanalschicht gekoppelt ist, eine Gate-Elektrode zwischen dem Source-Material und dem Drain-Material und zwischen der ersten Kanalschicht und der zweiten Kanalschicht, und ein Gate-Dielektrikum zwischen der Gate-Elektrode und sowohl der ersten Kanalschicht als auch der zweiten Kanalschicht.
Bei zweiten Beispielen für beliebige der ersten Beispiele, wobei das TMD der ersten Kanalschicht eine erste Kristallorientierung aufweist und das TMD der zweiten Kanalschicht die erste Kristallorientierung aufweist.
Bei dritten Beispielen für beliebige der ersten bis zweiten Beispiele, wobei sowohl die erste Kanalschicht als auch die zweite Kanalschicht ferner mehrere gestapelte 2-dimensionale TMD-Schichten beinhaltet.
Bei vierten Beispielen gilt für beliebige der ersten bis dritten Beispiele: das TMD beinhaltet Molybdän, Wolfram und/oder Chrom und Schwefel, Selen und/oder Tellur.
Bei fünften Beispielen für beliebige der ersten bis vierten Beispiele, wobei die erste Kanalschicht und die zweite Kanalschicht jeweils eine Dicke zwischen 1 und 4 Monoschichten aufweisen.
Bei sechsten Beispielen für beliebige der ersten bis fünften Beispiele, wobei sowohl die erste als auch zweite Kanalschicht eine erste Dicke entlang einer ersten Richtung orthogonal zu einer Longitudinalrichtung aufweisen, wobei sowohl die erste als auch zweite Kanalschicht eine zweite Dicke entlang einer zweiten Richtung orthogonal zu der ersten Richtung und zu der Longitudinalrichtung aufweisen, wobei die erste Dicke zwischen 5 nm und 60 nm beträgt und wobei die zweite Dicke zwischen 1 und 4 Monoschichten beträgt.
Bei siebten Beispielen gilt für beliebige der ersten bis sechsten Beispiele: die Gate-Elektrode grenzt direkt an einen ersten Teil des Gate-Dielektrikums auf einer oberen Oberfläche der ersten Kanalschicht an und grenzt direkt an einen zweiten Teil des Gate-Dielektrikums auf einer unteren Oberfläche der zweiten Kanalschicht an.
Bei achten Beispielen gilt für beliebige der ersten bis siebten Beispiele: das Source-Material und das Drain-Material sind in Bezug auf das monokristalline Übergangsmetalldichalkogenid (TMD) epitaktisch.
Bei neunten Beispielen beinhaltet ein Transistor Folgendes: einen ersten Nanodraht oberhalb eines zweiten Nanodrahts, wobei der erste und der zweite Nanodraht einen Kristall eines Gruppe-III-Nitrid(III-N)-Materials beinhaltet, eine erste Kanalschicht, die ein monokristallines Übergangsmetalldichalkogenid (TMD) direkt angrenzend an den ersten Nanodraht beinhaltet, eine zweite Kanalschicht, die das monokristalline TMD direkt angrenzend an den zweiten Nanodraht beinhaltet. Der Transistor beinhaltet ferner Folgendes: ein Source-Material, das mit einem ersten Ende der ersten und zweiten Kanalschicht gekoppelt ist, ein Drain-Material, das mit einem zweiten Ende der ersten und zweiten Kanalschicht gekoppelt ist, eine Gate-Elektrode zwischen dem Source-Material und dem Drain-Material und zwischen dem ersten Nanodraht und dem zweiten Nanodraht, und ein Gate-Dielektrikum zwischen der Gate-Elektrode und sowohl der ersten Kanalschicht als auch der zweiten Kanalschicht.
Bei zehnten Beispielen gilt für beliebige der neunten Beispiele: das TMD der ersten Kanalschicht weist eine erste Kristallorientierung auf und das TMD der zweiten Kanalschicht weist die erste Kristallorientierung auf, und wobei das TMD der ersten Kanalschicht und das TMD der zweiten Kanalschicht an den Kristall des III-N-Materials gitterangepasst sind.
Bei elften Beispielen gilt für beliebige der neunten bis zehnten Beispiele: das TMD beinhaltet Molybdän, Wolfram und/oder Chrom und Schwefel, Selen und/oder Tellur und das III-N-Material beinhaltet Stickstoff und Al und/oder In.
Bei zwölften Beispielen gilt für beliebige der neunten bis elften Beispiele: sowohl der erste Nanodraht als auch der zweite Nanodraht weisen eine erste Dicke entlang einer ersten Richtung orthogonal zu einer Longitudinalrichtung auf, wobei sowohl der erste Nanodraht als auch der zweite Nanodraht eine zweite Dicke entlang einer zweiten Richtung orthogonal zu der ersten Richtung und zu der Longitudinalrichtung aufweisen, wobei die erste Dicke zwischen 5 nm und 60 nm beträgt und wobei die zweite Dicke zwischen 4 und 8 nm beträgt.
Bei dreizehnten Beispielen gilt für beliebige der neunten bis zwölften Beispiele: die erste Kanalschicht befindet sich auf einer oberen Oberfläche und auf einer unteren Oberfläche des ersten Nanodrahts und die zweite Kanalschicht befindet sich auf einer oberen Oberfläche und auf einer unteren Oberfläche des zweiten Nanodrahts.
Bei vierzehnten Beispielen gilt für beliebige der neunten bis dreizehnten Beispiele: die Gate-Elektrode befindet sich oberhalb der oberen Oberfläche des ersten Nanodrahts und unterhalb der unteren Oberfläche des zweiten Nanodrahts und das Gate-Dielektrikum befindet sich zwischen der Gate-Elektrode und der ersten Kanalschicht oberhalb der oberen Oberfläche des ersten Nanodrahts und zwischen der Gate-Elektrode und der zweiten Kanalschicht unterhalb der unteren Oberfläche des zweiten Nanodrahts.
Bei fünfzehnten Beispielen gilt für beliebige der neunten bis vierzehnten Beispiele: sowohl die erste Kanalschicht als auch die zweite Kanalschicht weisen jeweils eine Dicke zwischen 1 und 4 Monoschichten auf.
Bei sechzehnten Beispielen gilt für beliebige der neunten bis fünfzehnten Beispiele: die erste Kanalschicht befindet sich ferner auf einer Seitenwandoberfläche des ersten Nanodrahts und die zweite Kanalschicht befindet sich ferner auf einer Seitenwandoberfläche des zweiten Nanodrahts.
Bei siebzehnten Beispielen ein Verfahren zum Fertigen eines Transistors, wobei das Verfahren Bilden eines Materialschichtstapels beinhaltet, der eine Schicht aus einem III-N-Material auf mehreren Doppelschichten beinhaltet, wobei jede Doppelschicht durch Abscheiden einer Kanalschicht gebildet wird, die ein monokristallines Übergangsmetalldichalkogenid (TMD) auf einer Schicht aus dem III-N-Material beinhaltet. Das Verfahren beinhaltet ferner Folgendes: Strukturieren eines Materialschichtstapels zu einem Block, Bilden eines Dummy-Gates über einem ersten Teil des Blocks, und Bilden eines Dielektrikums angrenzend an das Dummy-Gate und angrenzend an den Block, wobei das Dielektrikum einen ersten Teil angrenzend an eine Seitenwand des Dummy-Gates und einen zweiten Teil angrenzend an eine zweite Seitenwand des Dummy-Gates gegenüber der ersten Seitenwand umfasst. Das Verfahren beinhaltet ferner Folgendes: Ätzen und Entfernen des Dummy-Gates, Ätzen und Entfernen der Schicht aus dem III-N-Material angrenzend an die Kanalschicht in den mehreren Doppelschichten zwischen dem ersten und dem zweiten Dielektrikum, um mehrere Kanalschichten zu bilden, und Bilden eines Gate-Dielektrikums auf jeder der mehreren Kanalschichten. Das Verfahren beinhaltet ferner Folgendes: Bilden einer Gate-Elektrode auf der Gate-Dielektrikum-Schicht, Bilden einer ersten Öffnung über einem Ende des Blocks und einer zweiten Öffnung an einem zweiten Ende des Blocks, wobei die erste Öffnung und die zweite Öffnung durch die Gate-Elektrode separiert sind, und Bilden eines ersten Kontakts in der ersten Öffnung und eines zweiten Kontakts in der zweiten Öffnung.
Bei achtzehnten Beispielen für beliebige des siebzehnten Beispiels, wobei das Gate-Dielektrikum auf einer oberen Oberfläche jeder der mehreren Kanalschichten gebildet wird und wobei die Gate-Elektrode direkt angrenzend an das Gate-Dielektrikum gebildet wird.
Bei neunzehnten Beispielen gilt für beliebige der siebzehnten bis achtzehnten Beispiele: das Gate-Dielektrikum wird auf einer unteren Oberfläche jeder der mehreren Kanalschichten gebildet, und wobei die Gate-Elektrode auf dem Gate-Dielektrikum unterhalb der unteren Oberfläche jeder der mehreren Kanalschichten gebildet wird, und wobei sich die Gate-Elektrode von unterhalb einer unteren Oberfläche einer untersten Kanalschicht in den mehreren Kanalschichten zu einer oberen Oberfläche einer obersten Kanalschicht in den mehreren Kanalschichten erstreckt.
Bei einem zwanzigsten Beispiel gilt für beliebige der siebzehnten bis neunzehnten Beispiele: das III-N-Material wird von dem Block in der ersten Öffnung und von dem Block in der zweiten Öffnung entfernt, bevor der erste Kontakt und der zweite Kontakt gebildet werden.

Claims

Transistorstruktur, die Folgendes umfasst: eine erste Kanalschicht über einer zweiten Kanalschicht, wobei die erste und die zweite Kanalschicht ein monokristallines Übergangsmetalldichalkogenid (TMD) umfassen; ein Source-Material, das mit einem ersten Ende der ersten und zweiten Kanalschicht gekoppelt ist; ein Drain-Material, das mit einem zweiten Ende der ersten und zweiten Kanalschicht gekoppelt ist; eine Gate-Elektrode zwischen dem Source-Material und dem Drain-Material und zwischen der ersten Kanalschicht und der zweiten Kanalschicht; und ein Gate-Dielektrikum zwischen der Gate-Elektrode und sowohl der ersten Kanalschicht als auch der zweiten Kanalschicht.
Transistorstruktur nach Anspruch 1, wobei das TMD der ersten Kanalschicht eine erste Kristallorientierung aufweist und das TMD der zweiten Kanalschicht die erste Kristallorientierung aufweist.
Transistorstruktur nach Anspruch 1, wobei sowohl die erste Kanalschicht als auch die zweite Kanalschicht ferner mehrere gestapelte 2-dimensionale TMD-Schichten umfasst.
Transistorstruktur nach Anspruch 1, das TMD Molybdän, Wolfram und/oder Chrom und Schwefel, Selen und/oder Tellur umfasst.
Transistorstruktur nach Anspruch 1, wobei die erste Kanalschicht und die zweite Kanalschicht jeweils eine Dicke zwischen 1 und 4 Monoschichten aufweisen.
Transistorstruktur nach Anspruch 1, wobei sowohl die erste als auch die zweite Kanalschicht eine erste Dicke entlang einer ersten Richtung orthogonal zu einer Longitudinalrichtung aufweisen, wobei sowohl die erste als auch die zweite Kanalschicht eine zweite Dicke entlang einer zweiten Richtung orthogonal zu der ersten Richtung und zu der Longitudinalrichtung aufweisen, wobei die erste Dicke zwischen 5 nm und 60 nm beträgt und wobei die zweite Dicke zwischen 1 und 4 Monoschichten beträgt.
Transistorstruktur nach Anspruch 1, wobei die Gate-Elektrode direkt an einen ersten Teil des Gate-Dielektrikums auf einer oberen Oberfläche der ersten Kanalschicht angrenzt und direkt an einen zweiten Teil des Gate-Dielektrikums auf einer unteren Oberfläche der zweiten Kanalschicht angrenzt.
Transistorstruktur nach einem der Ansprüche 1-7, wobei das Source-Material und das Drain-Material in Bezug auf das monokristalline Übergangsmetalldichalkogenid (TMD) epitaktisch sind.
Transistorstruktur, die Folgendes umfasst: einen ersten Nanodraht oberhalb eines zweiten Nanodrahts, wobei der erste und der zweite Nanodraht einen Kristall eines Gruppe-III-Nitrid(III-N)-Materials umfassen; eine erste Kanalschicht, die ein monokristallines Übergangsmetalldichalkogenid (TMD) direkt angrenzend an den ersten Nanodraht umfasst; eine zweite Kanalschicht, die das monokristalline TMD direkt angrenzend an den zweiten Nanodraht umfasst; ein Source-Material, das mit einem ersten Ende der ersten und zweiten Kanalschicht gekoppelt ist; ein Drain-Material, das mit einem zweiten Ende der ersten und zweiten Kanalschicht gekoppelt ist; eine Gate-Elektrode eine Gate-Elektrode zwischen dem Source-Material und dem Drain-Material und zwischen dem ersten Nanodraht und dem zweiten Nanodraht; und ein Gate-Dielektrikum zwischen der Gate-Elektrode und sowohl der ersten Kanalschicht als auch der zweiten Kanalschicht.
Transistorstruktur nach Anspruch 9, wobei das TMD der ersten Kanalschicht eine erste Kristallorientierung aufweist und das TMD der zweiten Kanalschicht die erste Kristallorientierung aufweist, und wobei das TMD der ersten Kanalschicht und das TMD der zweiten Kanalschicht an den Kristall des III-N-Materials gitterangepasst sind.
Transistorstruktur nach Anspruch 9, wobei das TMD Molybdän, Wolfram und/oder Chrom und Schwefel, Selen und/oder Tellur umfasst und das III-N-Material Stickstoff und Al und/oder In umfasst.
Transistorstruktur nach Anspruch 9, wobei sowohl der erste Nanodraht als auch der zweite Nanodraht eine erste Dicke entlang einer ersten Richtung orthogonal zu einer Longitudinalrichtung aufweisen, wobei sowohl der erste Nanodraht als auch der zweite Nanodraht eine zweite Dicke entlang einer zweiten Richtung orthogonal zu der ersten Richtung und zu der Longitudinalrichtung aufweisen, wobei die erste Dicke zwischen 5 nm und 60 nm beträgt und wobei die zweite Dicke zwischen 4 und 8 nm beträgt.
Transistorstruktur nach Anspruch 9, wobei sich die erste Kanalschicht auf einer oberen Oberfläche und auf einer unteren Oberfläche des ersten Nanodrahts befindet und sich die zweite Kanalschicht auf einer oberen Oberfläche und auf einer unteren Oberfläche des zweiten Nanodrahts befindet.
Transistorstruktur nach Anspruch 13, wobei sich die Gate-Elektrode oberhalb der oberen Oberfläche des ersten Nanodrahts und unterhalb der unteren Oberfläche des zweiten Nanodrahts befindet und sich das Gate-Dielektrikum zwischen der Gate-Elektrode und der ersten Kanalschicht oberhalb der oberen Oberfläche des ersten Nanodrahts und zwischen der Gate-Elektrode und der zweiten Kanalschicht unterhalb der unteren Oberfläche des zweiten Nanodrahts befindet.
Transistorstruktur nach Anspruch 13, wobei sowohl die erste Kanalschicht als auch die zweite Kanalschicht jeweils eine Dicke zwischen 1 und 4 Monoschichten aufweisen.
Transistorstruktur nach einem der Ansprüche 9-13, wobei sich die erste Kanalschicht ferner auf einer Seitenwandoberfläche des ersten Nanodrahts befindet und sich die zweite Kanalschicht ferner auf einer Seitenwandoberfläche des zweiten Nanodrahts befindet.
Verfahren zum Fertigen eines Transistors, wobei das Verfahren Folgendes umfasst: Bilden eines Materialschichtstapels, der eine Schicht aus einem III-N-Material auf mehreren Doppelschichten umfasst, wobei jede Doppelschicht durch Abscheiden einer Kanalschicht gebildet wird, die ein monokristallines Übergangsmetalldichalkogenid (TMD) auf einer Schicht aus dem III-N-Material umfasst; Strukturieren eines Materialschichtstapels zu einem Block; Bilden eines Dummy-Gates über einem ersten Teil des Blocks; Bilden eines Dielektrikums angrenzend an das Dummy-Gate und angrenzend an den Block, wobei das Dielektrikum einen ersten Teil angrenzend an eine Seitenwand des Dummy-Gates und einen zweiten Teil angrenzend an eine zweite Seitenwand des Dummy-Gates gegenüber der ersten Seitenwand umfasst; Ätzen und Entfernen des Dummy-Gates; Ätzen und Entfernen der Schicht aus dem III-N-Material angrenzend an die Kanalschicht in den mehreren Doppelschichten zwischen dem ersten und dem zweiten Dielektrikum, um mehrere Kanalschichten zu bilden; Bilden eines Gate-Dielektrikums auf jeder der mehreren Kanalschichten; Bilden einer Gate-Elektrode auf der Gate-Dielektrikum-Schicht; Bilden einer ersten Öffnung über einem Ende des Blocks und einer zweiten Öffnung an einem zweiten Ende des Blocks, wobei die erste Öffnung und die zweite Öffnung durch die Gate-Elektrode separiert sind; und Bilden eines ersten Kontakts in der ersten Öffnung und eines zweiten Kontakts in der zweiten Öffnung.
Verfahren nach Anspruch 17, wobei das Gate-Dielektrikum auf einer oberen Oberfläche jeder der mehreren Kanalschichten gebildet wird und wobei die Gate-Elektrode direkt angrenzend an das Gate-Dielektrikum gebildet wird.
Verfahren nach einem der Ansprüche 17-18, wobei das Gate-Dielektrikum auf einer unteren Oberfläche jeder der mehreren Kanalschichten gebildet wird, und wobei die Gate-Elektrode auf dem Gate-Dielektrikum unterhalb der unteren Oberfläche jeder der mehreren Kanalschichten gebildet wird, und wobei sich die Gate-Elektrode von unterhalb einer unteren Oberfläche einer untersten Kanalschicht in den mehreren Kanalschichten zu einer oberen Oberfläche einer obersten Kanalschicht in den mehreren Kanalschichten erstreckt.
Verfahren nach Anspruch 17, wobei das III-N-Material von dem Block in der ersten Öffnung und von dem Block in der zweiten Öffnung entfernt wird, bevor der erste Kontakt und der zweite Kontakt gebildet werden.