DE112018003051T5 - Abbildungsvorrichtung und elektronisches Gerät - Google Patents

Abbildungsvorrichtung und elektronisches Gerät Download PDF

Info

Publication number
DE112018003051T5
DE112018003051T5 DE112018003051.2T DE112018003051T DE112018003051T5 DE 112018003051 T5 DE112018003051 T5 DE 112018003051T5 DE 112018003051 T DE112018003051 T DE 112018003051T DE 112018003051 T5 DE112018003051 T5 DE 112018003051T5
Authority
DE
Germany
Prior art keywords
transistor
circuit
signal
drain
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112018003051.2T
Other languages
English (en)
Inventor
Roh Yamamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of DE112018003051T5 publication Critical patent/DE112018003051T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0272—Selenium or tellurium
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/032—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312
    • H01L31/0322—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312 comprising only AIBIIICVI chalcopyrite compounds, e.g. Cu In Se2, Cu Ga Se2, Cu In Ga Se2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/109—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PN heterojunction type
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/541—CuInSe2 material PV cells

Abstract

Eine Abbildungsvorrichtung, die eine Pooling-Verarbeitung erleichtert. Der Pixelbereich beinhaltet eine Vielzahl von Pooling-Modulen und eine Ausgabeschaltung. Das Pooling-Modul beinhaltet eine Pooling-Schaltung und ein Vergleichsmodul. Die Pooling-Schaltung beinhaltet eine Vielzahl von Pixeln und eine arithmetische Schaltung, und das Vergleichsmodul beinhaltet eine Vielzahl von Vergleichsschaltungen und eine Bestimmungsschaltung. Das Pixel kann ein erstes Signal durch photoelektrische Umwandlung erhalten und das erste Signals mit einem gegebenen Multiplikator multiplizieren, um ein zweites Signal zu erzeugen. Die Pooling-Schaltung addiert eine Vielzahl der zweiten Signale bei der arithmetischen Schaltung, um ein drittes Signal zu erzeugen, und das Vergleichsmodul vergleicht eine Vielzahl der dritten Signale und gibt das größte dritte Signal an die Bestimmungsschaltung aus, und die Bestimmungsschaltung bestimmt und binarisiert das größte dritte Signal, um ein viertes Signal zu erzeugen. Das Pooling-Modul führt eine Pooling-Verarbeitung gemäß der Anzahl der Pixel durch und gibt Daten aus, die der Pooling-Verarbeitung unterzogen worden ist.

Description

  • Technisches Gebiet
  • Eine Ausführungsform der vorliegenden Erfindung betrifft eine Abbildungsvorrichtung und ein elektronisches Gerät.
  • Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung nicht auf das vorstehende technische Gebiet beschränkt ist. Das technische Gebiet einer Ausführungsform der Erfindung, die in dieser Beschreibung und dergleichen offenbart wird, betrifft einen Gegenstand, ein Verfahren oder ein Herstellungsverfahren. Insbesondere betrifft eine Ausführungsform der vorliegenden Erfindung eine Halbleitervorrichtung, eine Anzeigevorrichtung, eine Licht emittierende Vorrichtung, eine Energiespeichervorrichtung, eine Speichervorrichtung, ein Betriebsverfahren dafür oder ein Herstellungsverfahren dafür.
  • Es sei angemerkt, dass in dieser Beschreibung und dergleichen eine Halbleitervorrichtung ein Element, eine Schaltung, eine Vorrichtung oder dergleichen bezeichnet, das/die unter Nutzung von Halbleitereigenschaften arbeiten kann. Ein Beispiel für die Halbleitervorrichtung ist ein Halbleiterelement, wie z. B. ein Transistor oder eine Diode. Ein weiteres Beispiel für die Halbleitervorrichtung ist eine Schaltung, die ein Halbleiterelement beinhaltet. Ein weiteres Beispiel für die Halbleitervorrichtung ist eine Vorrichtung, die mit einer Schaltung versehen ist, die ein Halbleiterelement beinhaltet.
  • Stand der Technik
  • Mit der Entwicklung der Informationstechnik, wie z. B. IdD (Internet der Dinge) oder KI (künstliche Intelligenz), neigt die Menge an behandelten Daten zuzunehmen. Damit elektronische Geräte die Informationstechnik nutzen, wie z. B. IdD oder KI, ist verteilte Steuerung einer großen Menge an Daten benötigt worden.
  • Eine Erhöhung der Verarbeitungsgeschwindigkeit bei der Bilderkennung durch Verwendung von KI für ein Bildverarbeitungssystem eines im Auto eingebauten elektronischen Geräts, ein Bildverarbeitungssystem, das ein bewegtes Target überwacht, und dergleichen hat Aufmerksamkeit erregt. Patentdokument 1 offenbart beispielsweise die Technologie zum Hinzufügen einer arithmetischen Operationsfunktion zu einer Abbildungsvorrichtung.
  • [Referenz]
  • [Patentdokument 1] Japanische Patentoffenlegungsschrift Nr. 2016-123087
  • Zusammenfassung der Erfindung
  • Durch die Erfindung zu lösendes Problem
  • Dank einer technologischen Entwicklung ist es möglich geworden, durch eine Abbildungsvorrichtung, die einen Festkörper-Bildsensor, wie z. B. einen CMOS-Bildsensor, beinhaltet, ein Bild mit höherer Qualität leicht aufzunehmen. Von der nächsten Generation wird erwartet, dass eine Abbildungsvorrichtung mit einer zusätzlichen intellektuellen Funktion ausgestattet wird.
  • Um ein Target in Bilddaten zu erkennen, wird eine fortgeschrittene Bildverarbeitung erfordert. Bei der fortgeschrittenen Bildverarbeitung werden verschiedene Arten von Analyseverarbeitungen zum Analysieren eines Bildes, wie z. B. Filterverarbeitung und arithmetische Vergleichsverarbeitung, verwendet. Bei der Analyseverarbeitung für die Bildverarbeitung nimmt der Rechenaufwand gemäß der Anzahl von zu verarbeitenden Pixeln zu, und gemäß dem Rechenaufwand wird die Verarbeitungszeit erhöht. Bei einem im Auto eingebauten Bildverarbeitungssystem und dergleichen gibt es beispielsweise ein Problem, dass eine Erhöhung der Verarbeitungszeit die Sicherheit beeinträchtigt. Außerdem gibt es bei einem Bildverarbeitungssystem ein Problem, dass sich der Stromverbrauch aufgrund des erhöhten Rechenaufwandes erhöht.
  • In Anbetracht der vorstehenden Probleme ist eine Aufgabe einer Ausführungsform der vorliegenden Erfindung, eine Abbildungsvorrichtung mit einer neuartigen Struktur bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Abbildungsvorrichtung mit einer Funktion der Pooling-Verarbeitung eines neuronalen Netzes bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Abbildungsvorrichtung mit einer neuartigen Struktur bereitzustellen, die die Verarbeitungszeit durch Verringern des Rechenaufwandes verkürzen kann. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Abbildungsvorrichtung mit einer neuartigen Struktur bereitzustellen, die den Stromverbrauch verringern kann.
  • Es sei angemerkt, dass die Beschreibung dieser Aufgaben dem Vorhandensein weiterer Aufgaben nicht im Wege steht. Bei einer Ausführungsform der vorliegenden Erfindung ist es unnötig, sämtliche Aufgaben zu erfüllen. Weitere Aufgaben werden aus der Erläuterung der Beschreibung, der Zeichnungen, der Patentansprüche und dergleichen ersichtlich und können davon abgeleitet werden.
  • Es sei angemerkt, dass die Aufgaben einer Ausführungsform der vorliegenden Erfindung nicht auf die vorstehenden Aufgaben beschränkt sind. Die vorstehend beschriebenen Aufgaben stehen dem Vorhandensein weiterer Aufgaben nicht im Wege. Bei den weiteren Aufgaben handelt es sich um diejenigen, die vorstehend nicht beschrieben worden sind und im Folgenden beschrieben werden. Für Fachmänner werden die weiteren Aufgaben, die vorstehend nicht beschrieben worden sind, aus der Erläuterung der Beschreibung, der Zeichnungen und dergleichen ersichtlich, und sie können diese je nach Bedarf davon ableiten. Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung mindestens eine der vorstehend erwähnten Aufgaben und/oder der weiteren Aufgaben erfüllt.
  • Mittel zur Lösung des Problems
  • Eine Ausführungsform der vorliegenden Erfindung ist eine Abbildungsvorrichtung, die einen Pixelbereich und eine erste Schaltung beinhaltet. Der Pixelbereich beinhaltet ein Pooling-Modul und eine Ausgabeschaltung; das Pooling-Modul beinhaltet eine Vielzahl von Pooling-Schaltungen und ein Vergleichsmodul; die Pooling-Schaltung beinhaltet eine Vielzahl von Pixeln und eine arithmetische Schaltung; das Vergleichsmodul beinhaltet eine Vielzahl von Vergleichsschaltungen und eine Bestimmungsschaltung; das Pixel weist eine Funktion zum Erhalten eines ersten Signals durch photoelektrische Umwandlung auf; das Pixel weist eine Funktion zum Multiplizieren des ersten Signals mit einem gegebenen Multiplikator auf, um ein zweites Signal zu erzeugen; die Pooling-Schaltung weist eine Funktion zum Addieren einer Vielzahl der zweiten Signale bei der arithmetischen Schaltung auf, um ein drittes Signal zu erzeugen; das Vergleichsmodul weist eine Funktion auf, eine Vielzahl der dritten Signale zu vergleichen, das größte dritte Signal auszuwählen und es an die Bestimmungsschaltung auszugeben; die Bestimmungsschaltung weist eine Funktion auf, das größte dritte Signal zu bestimmen und zu binarisieren, um ein viertes Signal zu erzeugen; die erste Schaltung steuert das Timing, zu dem das vierte Signal an die Ausgabeschaltung ausgegeben wird; das Pooling-Modul führt eine Pooling-Verarbeitung gemäß der Anzahl der Pixel durch; und das Pooling-Modul gibt das vierte Signal aus, das durch die Pooling-Verarbeitung erzeugt wird.
  • Bei der vorstehenden Struktur beinhaltet die Abbildungsvorrichtung ferner eine zweite Schaltung, eine dritte Schaltung, eine erste Leitung, eine zweite Leitung und eine dritte Leitung. Die Abbildungsvorrichtung wird bevorzugt, bei der das Pixel einen ersten Ausgangsanschluss beinhaltet; die arithmetische Schaltung einen ersten Transistor, einen zweiten Transistor und einen dritten Transistor beinhaltet; die zweite Schaltung über die erste Leitung elektrisch mit der Vielzahl der Pixel, die sich in einer Zeilenrichtung erstrecken, verbunden ist; die dritte Schaltung über die zweite Leitung elektrisch mit der Vielzahl der Pixel, die sich in einer Spaltenrichtung erstrecken, verbunden ist; die dritte Leitung elektrisch mit einem Anschluss von Source und Drain des ersten Transistors, einem Anschluss von Source und Drain des zweiten Transistors und einem Anschluss von Source und Drain des dritten Transistors verbunden ist; ein Gate des ersten Transistors elektrisch mit dem anderen Anschluss von Source und Drain des ersten Transistors, einem Gate des zweiten Transistors, einem Gate des dritten Transistors und dem ersten Ausgangsanschluss des Pixels der Pooling-Schaltung verbunden ist; die dritte Schaltung eine Funktion zum Ausgeben eines Auswahlsignals an die zweite Leitung aufweist; die zweite Schaltung eine Funktion zum Einstellen eines gegebenen Multiplikators für das Pixel über die erste Leitung aufweist; der erste Transistor die gleiche Kanallänge wie der zweite Transistor und der dritte Transistor aufweist; der zweite Transistor die gleiche Kanalbreite wie der erste Transistor aufweist und daher eine Funktion zum Ausgeben des dritten Signals aufweist, das durch Addieren der Vielzahl der zweiten Signale erhalten worden ist; und der dritte Transistor eine Länge, die durch Dividieren der Kanalbreite des ersten Transistors durch die Anzahl der Pixel der Pooling-Schaltung erhalten wird, aufweist und daher eine Funktion zum Ausgeben eines fünften Signals mit einem Pegel, der durch Dividieren eines Pegels des dritten Signals durch die Anzahl der Pixel erhalten wird, aufweist.
  • Bei der vorstehenden Struktur wird die Abbildungsvorrichtung bevorzugt, bei der das Vergleichsmodul eine erste Vergleichsschaltung, eine zweite Vergleichsschaltung und eine Stromspiegelschaltung beinhaltet; die erste Vergleichsschaltung vierte bis neunte Transistoren, einen ersten Eingangsanschluss, einen zweiten Eingangsanschluss, einen zweiten Ausgangsanschluss und eine vierte Leitung beinhaltet; der zweite Ausgangsanschluss der ersten Vergleichsschaltung über die Stromspiegelschaltung elektrisch mit dem ersten Eingangsanschluss der zweiten Vergleichsschaltung verbunden ist; der erste Eingangsanschluss elektrisch mit einem Anschluss von Source und Drain des fünften Transistors, einem Anschluss von Source und Drain des siebten Transistors, einem Gate des vierten Transistors, einem Gate des fünften Transistors und einem Gate des sechsten Transistors verbunden ist; der zweite Eingangsanschluss elektrisch mit einem Anschluss von Source und Drain des achten Transistors, einem Anschluss von Source und Drain des sechsten Transistors, einem Gate des siebten Transistors, einem Gate des achten Transistors und einem Gate des neunten Transistors verbunden ist; der zweite Ausgangsanschluss elektrisch mit einem Anschluss von Source und Drain des vierten Transistors und einem Anschluss von Source und Drain des neunten Transistors verbunden ist; die vierten bis neunten Transistoren die gleiche Kanallänge aufweisen; eine Kanalbreite des vierten Transistors vorzugsweise gleich einer Kanalbreite des fünften Transistors ist; eine Kanalbreite des sechsten Transistors vorzugsweise das Doppelte der Kanalbreite des fünften Transistors ist; die vierten bis sechsten Transistoren eine erste Stromspiegelschaltung bilden; eine Kanalbreite des neunten Transistors vorzugsweise gleich einer Kanalbreite des achten Transistors ist; eine Kanalbreite des siebten Transistors vorzugsweise das Doppelte der Kanalbreite des achten Transistors ist; die siebten bis neunten Transistoren eine zweite Stromspiegelschaltung bilden; dem ersten Eingangsanschluss der ersten Vergleichsschaltung ein sechstes Signal zugeführt wird; dem zweiten Eingangsanschluss der ersten Vergleichsschaltung ein siebtes Signal zugeführt wird; der zweite Ausgangsanschluss der ersten Vergleichsschaltung das höhere Signal des sechsten Signals und des siebten Signals als achtes Signal ausgibt; dem ersten Eingangsanschluss der zweiten Vergleichsschaltung das achte Signal zugeführt wird; dem zweiten Eingangsanschluss der zweiten Vergleichsschaltung ein neuntes Signal zugeführt wird; der zweite Ausgangsanschluss der zweiten Vergleichsschaltung das höhere Signal des achten Signals und des neunten Signals als zehntes Signal an die Bestimmungsschaltung ausgibt; die Bestimmungsschaltung eine Funktion aufweist, das zehnte Signal zu bestimmen und zu binarisieren, um das vierte Signal zu erzeugen; und die erste Schaltung eine Funktion zum Steuern eines Timings, zu dem das vierte Signal an die Ausgabeschaltung ausgegeben wird, aufweist.
  • Bei der vorstehenden Struktur wird die Abbildungsvorrichtung bevorzugt, bei der die Vielzahl der Pixel in einer Matrix angeordnet ist und ein Bereich, der vor Licht abgeschirmt ist, zwischen benachbarten Pixeln liegt.
  • Bei der vorstehenden Struktur wird die Abbildungsvorrichtung bevorzugt, bei der das Pixel ferner ein photoelektrisches Umwandlungselement, einen zehnten Transistor, einen elften Transistor, einen zwölften Transistor, einen dreizehnten Transistor und einen ersten Kondensator beinhaltet; eine Elektrode des photoelektrischen Umwandlungselements elektrisch mit einem Anschluss von Source und Drain des zehnten Transistors verbunden ist; der andere Anschluss von Source und Drain des zehnten Transistors elektrisch mit einem Anschluss von Source und Drain des elften Transistors verbunden ist; der eine Anschluss von Source und Drain des elften Transistors elektrisch mit einem Gate des zwölften Transistors verbunden ist; das Gate des zwölften Transistors elektrisch mit einer Elektrode des ersten Kondensators verbunden ist; ein Anschluss von Source und Drain des zwölften Transistors elektrisch mit dem ersten Ausgangsanschluss verbunden ist; die andere Elektrode des ersten Kondensators elektrisch mit einem Anschluss von Source und Drain des dreizehnten Transistors verbunden ist; der andere Anschluss von Source und Drain des dreizehnten Transistors elektrisch mit der ersten Leitung verbunden ist; ein Gate des dreizehnten Transistors elektrisch mit der zweiten Leitung verbunden ist; und der zehnte Transistor und der zwölfte Transistor in dem Kanalbildungsbereich ein Metalloxid enthalten.
  • Bei der vorstehenden Struktur wird die Abbildungsvorrichtung bevorzugt, bei der das Metalloxid In, Zn und M (M ist Al, Ti, Ga, Sn, Y, Zr, La, Ce, Nd oder Hf) enthält.
  • Bei der vorstehenden Struktur wird die Abbildungsvorrichtung bevorzugt, bei der das photoelektrische Umwandlungselement Selen oder eine Verbindung enthält, die Selen enthält.
  • Wirkung der Erfindung
  • In Anbetracht der vorstehenden Probleme kann entsprechend einer Ausführungsform der vorliegenden Erfindung eine Abbildungsvorrichtung mit einer neuartigen Struktur bereitgestellt werden. Alternativ kann entsprechend einer Ausführungsform der vorliegenden Erfindung eine Abbildungsvorrichtung mit einer Funktion der Pooling-Verarbeitung eines neuronalen Netzes bereitgestellt werden. Alternativ kann entsprechend einer Ausführungsform der vorliegenden Erfindung eine Abbildungsvorrichtung mit einer neuartigen Struktur bereitgestellt werden, die die Verarbeitungszeit durch Verringern des Rechenaufwandes verkürzen kann. Alternativ kann entsprechend einer Ausführungsform der vorliegenden Erfindung eine Abbildungsvorrichtung mit einer neuartigen Struktur, bereitgestellt werden, die den Stromverbrauch verringern kann.
  • Es sei angemerkt, dass die Effekte einer Ausführungsform der vorliegenden Erfindung nicht auf die vorstehenden Effekte beschränkt sind. Die vorstehend beschriebenen Effekte stehen dem Vorhandensein weiterer Effekte nicht im Wege. Die weiteren Effekte sind diejenigen, die vorstehend nicht beschrieben worden sind und im Folgenden beschrieben werden. Für Fachmänner werden die weiteren Effekte, die vorstehend nicht beschrieben worden sind, aus der Erläuterung der Beschreibung, der Zeichnungen und dergleichen ersichtlich, und sie können diese je nach Bedarf davon ableiten. Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung mindestens eine der vorstehend erwähnten Effekte und/oder der weiteren Effekte aufweist. Deshalb weist eine Ausführungsform der vorliegenden Erfindung in einigen Fällen nicht die vorstehend beschriebenen Effekte auf.
  • Figurenliste
    • [1] Ein Blockschema, das eine Abbildungsvorrichtung darstellt.
    • [2] Ein Blockschema, das eine Abbildungsvorrichtung darstellt.
    • [3] (A) Ein Blockschema, das eine Abbildungsvorrichtung darstellt. (B) Ein Schaltplan, der eine Abbildungsvorrichtung darstellt.
    • [4] Ein Schaltplan, der ein Pixel darstellt.
    • [5] (A) Ein Blockschema, das eine Abbildungsvorrichtung darstellt. (B) Ein Zeitdiagramm, das eine Arbeitsweise einer Abbildungsvorrichtung darstellt.
    • [6] Ein Blockschema, das eine Abbildungsvorrichtung darstellt.
    • [7] Ein Schaltplan, der ein Pixel darstellt.
    • [8] Darstellungen, die eine Struktur eines Pixels einer Abbildungsvorrichtung darstellen.
    • [9] Darstellungen, die eine Struktur eines Pixels einer Abbildungsvorrichtung darstellen.
    • [10] Darstellungen, die eine Struktur eines Pixels einer Abbildungsvorrichtung darstellen.
    • [11] (A) Eine Darstellung, die eine Struktur einer Abbildungsvorrichtung darstellt. (B) Eine Darstellung, die eine Struktur einer Abbildungsvorrichtung darstellt.
    • [12] Ein Strukturbeispiel eines Pixels einer Abbildungsvorrichtung.
    • [13] Darstellungen, die eine Struktur eines Pixels einer Abbildungsvorrichtung darstellen.
    • [14] Perspektivische Ansichten von Packages und Modulen, die jeweils die Abbildungsvorrichtung beinhalten.
    • [15] Darstellungen, die Strukturbeispiele von elektronischen Geräten darstellen.
  • Beste Art zur Ausführung der Erfindung
  • (Ausführungsform 1)
  • Bei dieser Ausführungsform wird eine Abbildungsvorrichtung, die eine Pooling-Verarbeitung eines neuronalen Netzes effizient durchführt, anhand von 1 bis 7 beschrieben.
  • Zuerst wird ein Blockschema einer Abbildungsvorrichtung 10 anhand von 1 beschrieben. Die Abbildungsvorrichtung 10 beinhaltet einen Pixelbereich, einen Treiber 11, einen Treiber 12, einen Treiber 13, eine Vielzahl von Leitungen 111, eine Vielzahl von Leitungen 112 (nicht dargestellt) und eine Vielzahl von Leitungen 113a (nicht dargestellt). Der Pixelbereich beinhaltet eine Vielzahl von Pooling-Modulen 200, eine Vielzahl von Analog-Digital-Wandlerschaltungen 250 und eine Ausgabeschaltung 251. Das Pooling-Modul 200 beinhaltet eine Vielzahl von Pooling-Schaltungen 210 und ein Vergleichsmodul 220, und die Pooling-Schaltung 210 beinhaltet eine Vielzahl von Pixeln 100 und eine arithmetische Schaltung 212 (nicht dargestellt). Das Vergleichsmodul 220 beinhaltet eine Vielzahl von Vergleichsschaltungen 230 (nicht dargestellt) und eine Bestimmungsschaltung 221 (nicht dargestellt).
  • Das Pixel 100 kann durch Umwandeln von Licht in ein elektrisches Signal ein erstes Signal erhalten und das Pixel 100 kann ferner durch das Multiplizieren des ersten Signals mit einem gegebenen Multiplikator ein zweites Signal erzeugen. Das erste Signal und das zweite Signal werden als Strom ausgegeben. Der gegebene Multiplikator bezeichnet einen Wert von Gewichtsdaten, die für die Pooling-Verarbeitung eines neuralen Netzes verwendet werden.
  • Die Pooling-Schaltung 210 kann ein drittes Signal erzeugen, indem eine Vielzahl von zweiten Signalen bei der arithmetischen Schaltung 212 addiert wird. Des Weiteren kann die arithmetische Schaltung 212 ein fünftes Signal erzeugen, indem der Durchschnitt der Vielzahl der zweiten Signale ermittelt wird.
  • Das Vergleichsmodul 220 kann eine Vielzahl von dritten Signalen vergleichen, das größte dritte Signal auswählen und es an die Bestimmungsschaltung 221 ausgeben. Die Bestimmungsschaltung 221 kann das größte dritte Signal bestimmen und binarisieren, um ein viertes Signal zu erzeugen.
  • Das Pooling-Modul 200 kann gemäß der Anzahl der Pixel in dem Pooling-Modul 200 die Pooling-Verarbeitung durchführen. Das heißt, dass das Pooling-Modul 200 kann das vierte Signal ausgeben, das erzeugt wird, indem die Pooling-Verarbeitung für die ersten Signale durchgeführt wird, die von der Vielzahl der Pixel in dem Pooling-Modul 200 erhalten werden.
  • Der Treiber 11 kann das Timing, zu dem das vierte Signal an die Ausgabeschaltung 251 ausgegeben wird, durch ein Auswahlsignal, das der Leitung 111 zugeführt wird, steuern. Obwohl in der Zeichnung nicht dargestellt, kann die Ausgabeschaltung 251 das vierte Signal an ein neuronales Netz ausgeben, das die Abbildungsvorrichtung 10 steuert. Erste Daten werden von der Abbildungsvorrichtung 10 der Pooling-Verarbeitung unterzogen, wodurch die verarbeiteten ersten Daten als Daten, die durch Extrahieren von Merkmalen der Daten erhalten worden sind, in das neuronale Netz eingegeben werden. Daher soll das neuronale Netz nur die Merkmale der extrahierten Daten verarbeiten und somit kann die Menge an Daten, die verarbeitet werden sollen, verringert werden. Daher wird die Zeitdauer zum Übertragen von Daten von dem Abbildungselement auf das neuronale Netz verkürzt, und ferner kann der Rechenaufwand bei dem neuronalen Netz verringert werden. Die Verringerung des Rechenaufwandes bei dem neuronalen Netz kann den Stromverbrauch verringern.
  • Das Pooling-Modul 200 beinhaltet vorzugsweise die Vielzahl von Pooling-Schaltungen 210. 1 stellt ein Beispiel dar, in dem das Pooling-Modul 200 vier Pooling-Schaltungen 210 beinhaltet. Die Anzahl der Pooling-Schaltungen 210, die in dem Pooling-Modul 200 enthalten sind, kann größer als oder gleich 1 und kleiner als oder gleich n sein (n ist eine natürliche Zahl von größer als oder gleich 2). Die Merkmale von Daten werden leicht extrahiert, indem die Vielzahl der Pooling-Schaltungen enthalten ist. Wenn die Anzahl der Pixel in der Pooling-Schaltung 210 erhöht wird, wird die Komprimierbarkeit von Daten erhöht, wodurch der Rechenaufwand bei dem neuronalen Netz verringert wird. Deshalb wird der Stromverbrauch des neuronalen Netzes weiter verringert.
  • 2 stellt ein Beispiel für die Pooling-Schaltung 210 unter Verwendung eines Blockschemas dar. Die Pooling-Schaltung 210 beinhaltet die Vielzahl der Pixel 100, die arithmetische Schaltung 212, einen Schalter 203, einen Schalter 204, die Vielzahl von Leitungen 112, die Vielzahl von Leitungen 113a, eine Leitung 114, eine Leitung 115 und eine Leitung 210a. Das Pixel 100 beinhaltet einen ersten Ausgangsanschluss, und die arithmetische Schaltung 212 beinhaltet einen Transistor 212a, einen Transistor 212b und einen Transistor 212c. Es sei angemerkt, dass ein Beispiel beschrieben wird, in dem die in 2 dargestellte Pooling-Schaltung 210 vier Pixel beinhaltet.
  • Der Treiber 12 ist über die Leitung 112 elektrisch mit der Vielzahl der Pixel 100, die sich in der Zeilenrichtung erstrecken, verbunden, und der Treiber 13 ist über die Leitung 113a elektrisch mit der Vielzahl der Pixel 100, die sich in der Spaltenrichtung erstrecken, verbunden.
  • Die Leitung 114 ist elektrisch mit einem Anschluss von Source und Drain des Transistors 212a, einem Anschluss von Source und Drain des Transistors 212b und einem Anschluss von Source und Drain des Transistors 212c verbunden. Ein Gate des Transistors 212a ist elektrisch mit dem anderen Anschluss von Source und Drain des Transistors 212a, einem Gate des Transistors 212b und einem Gate des Transistors 212c verbunden. Das Gate des Transistors 212a ist ferner elektrisch mit Ausgangsanschlüssen 100a der Vielzahl der Pixel 100 in der Pooling-Schaltung 210 verbunden.
  • Der andere Anschluss von Source und Drain des Transistors 212b ist elektrisch mit einer Elektrode des Schalters 203 verbunden, und der andere Anschluss von Source und Drain des Transistors 212c ist elektrisch mit einer Elektrode des Schalters 204 verbunden. Die andere Elektrode des Schalters 203 ist über die Leitung 210a elektrisch mit der anderen Elektrode des Schalters 204 und dem Vergleichsmodul 220 verbunden.
  • Der Treiber 13 kann ein Auswahlsignal an die Leitung 113a ausgeben. Der Treiber 12 kann über die Leitung 112 ein gegebener Multiplikator als Gewichtsdaten für das Pixel 100 einstellten. Der Transistor 212a weist die gleiche Kanallänge wie der Transistor 212b und der Transistor 212c auf, und der Transistor 212b weisen die gleiche Kanalbreite wie der Transistor 212a auf; daher kann das dritte Signal, das durch Addieren der Vielzahl der zweiten Signale erhalten worden ist, ausgegeben werden. Der Transistor 212c mit einer Kanalbreite, die durch Dividieren der Kanalbreite des Transistors 212a durch die Anzahl der Pixel 100 erhalten wird, die in der Pooling-Schaltung 210 enthalten sind, kann das fünfte Signal mit einem Pegel ausgeben, der durch Dividieren des Pegels des dritten Signals durch die Anzahl der Pixel 100 erhalten wird. Das dritte Signal und das fünfte Signal werden durch Strom gesteuert. Der Schalter 203 und der Schalter 204 sind vorzugsweise komplementär.
  • Der Schalter 203 und der Schalter 204 werden durch ein erstes Umschaltungssignal gesteuert, das der Leitung 115 zugeführt wird. 2 stellt ein Beispiel dar, in dem ein p-Kanal-Transistor für den Schalter 203 verwendet wird und ein n-Kanal-Transistor für den Schalter 204 verwendet wird.
  • Wenn das erste Umschaltungssignal bei „L“ liegt, kann die Pooling-Schaltung 210 das dritte Signal über die Leitung 210a an das Vergleichsmodul 220 ausgeben.
  • Wenn das erste Umschaltungssignal bei „H“ liegt, kann die Pooling-Schaltung 210 das fünfte Signal über die Leitung 210a an das Vergleichsmodul 220 ausgeben.
  • Ein im Auto eingebettetes Bildverarbeitungssystem muss beispielsweise die Situation um das Auto herum, das sich mit hoher Geschwindigkeit bewegt, sofort beurteilen. Deshalb spezialisiert sich die Abbildungsvorrichtung 10, die das Pooling-Modul 200 beinhaltet, auf die Erkennung der Merkmale in Abbildungsdaten, wodurch der Rechenaufwand verringert werden kann und die Verarbeitungszeit verkürzt werden kann.
  • Es sei angemerkt, dass 2 ein Beispiel darstellt, in dem den jeweiligen Pixeln 100 unterschiedliche Gewichtsdaten zugeführt werden, die in der Pooling-Schaltung 210 enthalten sind. Alternativ können die Pooling-Schaltung 210 oder das Pooling-Modul 200 als eine Einheit angesehen werden und können ihr/ihm die gleichen Gewichtsdaten zugeführt werden. Daher können die Leitung 112 und die Leitung 113a elektrisch mit der Pooling-Schaltung 210 oder dem Pooling-Modul 200 verbunden sein, die/das als eine Einheit angesehen wird. Durch Verringerung der Anzahl der Leitungen 112 und der Leitungen 113a wird kann die Integrationsgrad der Abbildungsvorrichtung 10 erhöht werden.
  • 3(A) stellt ein Beispiel für das Vergleichsmodul 220 unter Verwendung eines Blockschemas dar. Das Vergleichsmodul 220 beinhaltet die Vielzahl der Vergleichsschaltungen 230, eine Vielzahl von Stromspiegelschaltungen 222 und die Bestimmungsschaltung 221. Jede der Vergleichsschaltungen 230 beinhaltet einen Eingangsanschluss 231a, einen Eingangsanschluss 231b und einen Ausgangsanschluss 231c. Die Bestimmungsschaltung 221 beinhaltet einen Eingangsanschluss 221a, einen Eingangsanschluss 221b und einen Ausgangsanschluss 221c. Die Stromspiegelschaltung 222 beinhaltet einen Eingangsanschluss 224a und einen Ausgangsanschluss 224b.
  • 3(A) stellt ein Beispiel dar, in dem dem Vergleichsmodul 220 Ausgabesignale von vier Pooling-Schaltungen 210 zugeführt werden. Das Vergleichsmodul 220 ist elektrisch über Leitungen 210a(i, j) bis 210a(i+1, j+1) mit vier unterschiedlichen Pooling-Schaltungen 210 verbunden. Die Vergleichsschaltungen 230, deren Anzahl der Anzahl von Eingabesignalen entspricht, werden vorzugsweise bereitgestellt. In dem in 3(A) dargestellten Beispiel beinhaltet das Vergleichsmodul 220 eine Vergleichsschaltung 230a, eine Vergleichsschaltung 230b, eine Vergleichsschaltung 230c, eine Stromspiegelschaltung 222a, eine Stromspiegelschaltung 222b und die Bestimmungsschaltung 221.
  • Als Nächstes wird ein Verbindungsbeispiel der Vergleichsschaltung 230a, der Vergleichsschaltung 230b, der Vergleichsschaltung 230c, der Stromspiegelschaltung 222a, der Stromspiegelschaltung 222b und der Bestimmungsschaltung 221 beschrieben. Die Leitung 210a(i, j) ist elektrisch mit dem Eingangsanschluss 231a der Vergleichsschaltung 230a verbunden, die Leitung 210a(i+1, j) ist elektrisch mit dem Eingangsanschluss 231b verbunden, der Eingangsanschluss 224a der Stromspiegelschaltung 222a ist elektrisch mit dem Ausgangsanschluss 231c verbunden und der Eingangsanschluss 231a der Vergleichsschaltung 230b ist elektrisch mit dem Ausgangsanschluss 224b der Stromspiegelschaltung 222a verbunden.
  • Die Leitung 210a(i, j+1) ist elektrisch mit dem Eingangsanschluss 231b der Vergleichsschaltung 230b verbunden, der Eingangsanschluss 224a der Stromspiegelschaltung 222b ist elektrisch mit dem Ausgangsanschluss 231c verbunden und der Eingangsanschluss 231a der Vergleichsschaltung 230c ist elektrisch mit dem Ausgangsanschluss 224b der Stromspiegelschaltung 222b verbunden. Die Leitung 21Oa(i+1, j+1) ist elektrisch mit dem Eingangsanschluss 231b der Vergleichsschaltung 230c verbunden und der Eingangsanschluss 221a der Bestimmungsschaltung 221 ist elektrisch mit dem Ausgangsanschluss 231c verbunden.
  • Die Stromspiegelschaltung 222 beinhaltet einen Transistor 223a und einen Transistor 223b. Der Transistor 223a und der Transistor 223b sind vorzugsweise p-Kanal-Transistoren. Ein Anschluss von Source und Drain des Transistors 223a ist elektrisch mit einem Anschluss von Source und Drain des Transistors 223b und der Leitung 114 verbunden. Ein Gate des Transistors 223a ist elektrisch mit dem anderen Anschluss von Source und Drain des Transistors 223a und einem Gate des Transistors 223b verbunden.
  • Ein Signal a1 wird dem Eingangsanschluss 231a der Vergleichsschaltung 230a über die Leitung 210a(i, j) zugeführt. Ein Signal a2 wird dem Eingangsanschluss 231b über die Leitung 210a(i+1, j) zugeführt. Das höhere Signal des Signals a1 und des Signals a2 wird von dem Ausgangsanschluss 231c als Signal a3 ausgegeben und dem Eingangsanschluss 224a der Stromspiegelschaltung 222a zugeführt. Das Signal a3 passiert die Stromspiegelschaltung 222a, wodurch es zu einem Signal b1 mit dem gleichen Pegel wie das Signal a3 wird und dem Ausgangsanschluss 224b der Stromspiegelschaltung zugeführt wird. Daher wird dem Eingangsanschluss 231a der Vergleichsschaltung 230b das Signal b1 mit dem gleichen Pegel wie das Signal a3 zugeführt. Es sei angemerkt, dass sich das Signal a3 und das Signal b1 durch die Richtung der Signale voneinander unterscheiden.
  • Ein Signal b2 wird dem Eingangsanschluss 231b der Vergleichsschaltung 230b über die Leitung 210a(i, j+1) zugeführt, und das höhere Signal des Signals b1 und des Signals b2 wird als Signal b3 von dem Ausgangsanschluss 231c ausgegeben. Ein Signal c1 wird dem Eingangsanschluss 231a der Vergleichsschaltung 230c über die Stromspiegelschaltung 222b zugeführt, ein Signal c2 wird dem Eingangsanschluss 231b über die Leitung 210a(i+1,j+1) zugeführt und das höhere Signal des Signals c1 und des Signals c2 wird als Signal c3 von der Ausgangsanschluss 231c an die Bestimmungsschaltung 221 ausgegeben. Jedes der Signale a1, a2, a3, b1, b2, b3, c1, c2 und c3 ist vorzugsweise analoge Signale.
  • Dementsprechend kann die Bestimmungsschaltung 221 das Signal c3, das in den Eingangsanschluss 221a eingegeben worden ist, bestimmen und binarisieren, wodurch das vierte Signal erzeugt werden kann und an den Ausgangsanschluss 221c ausgegeben werden kann. Der Treiber 11 kann das Timing, zu dem das vierte Signal über eine Leitung 211 an die Ausgabeschaltung 251 ausgegeben wird, durch ein Auswahlsignal, das der Leitung 111 zugeführt wird, steuern.
  • 3(B) stellt einen Schaltplan der Vergleichsschaltung 230 dar. Die Vergleichsschaltung 230 beinhaltet Transistoren 241 bis 246, den Eingangsanschluss 231a, den Eingangsanschluss 231b, den Ausgangsanschluss 231c und eine Leitung 232.
  • Der Eingangsanschluss 231a ist elektrisch mit einem Anschluss von Source und Drain des Transistors 242, einem Anschluss von Source und Drain des Transistors 244, einem Gate des Transistors 241, einem Gate des Transistors 242 und einem Gate des Transistors 243 verbunden. Der Eingangsanschluss 231b ist elektrisch mit einem Anschluss von Source und Drain des Transistors 245, einem Anschluss von Source und Drain des Transistors 243, einem Gate des Transistors 244, einem Gate des Transistors 245 und einem Gate des Transistors 246 verbunden. Der Ausgangsanschluss 231c ist elektrisch mit einem Anschluss von Source und Drain des Transistors 241 und einem Anschluss von Source und Drain des Transistors 246 verbunden. Die Leitung 232 ist elektrisch mit den anderen von Source und Drain von jedem der Transistoren 241 bis 246 verbunden.
  • Außerdem weisen die Transistoren 241 bis 246 die gleiche Kanallänge auf.
  • Die Kanalbreite des Transistors 241 ist vorzugsweise der Kanalbreite des Transistors 242 gleich und die Kanalbreite des Transistors 243 ist vorzugsweise das Doppelte der Kanalbreite des Transistors 242. Die Transistoren 241 bis 243 bilden eine erste Stromspiegelschaltung.
  • Die Kanalbreite des Transistors 246 ist vorzugsweise der Kanalbreite des Transistors 245 gleich und die Kanalbreite des Transistors 244 ist vorzugsweise das Doppelte der Kanalbreite des Transistors 245. Die Transistoren 244 bis 246 bilden eine zweite Stromspiegelschaltung.
  • Als Nächstes wird die Arbeitsweise der Vergleichsschaltung 230 beschrieben. Es sei angemerkt, dass dem Eingangsanschluss 231a und dem Eingangsanschluss 231b Strom als analoges Signal zugeführt wird, und dass der Ausgangsanschluss 231 c Strom als analoges Signal senkt. Wenn ein Signal, das in den Eingangsanschluss 231a eingegeben wird, höher ist als ein Signal, das in den Eingangsanschluss 231b eingegeben wird, wird beispielsweise das Signal, das dem Eingangsanschluss 231b zugeführt wird, von dem Transistor 243 gesenkt. Als anderes Beispiel wird, wenn ein Signal, das in den Eingangsanschluss 231b eingegeben wird, höher ist als ein Signal, das in den Eingangsanschluss 231a eingegeben wird, das Signal, das dem Eingangsanschluss 231a zugeführt wird, von dem Transistor 244 gesenkt. Daher kann der Ausgangsanschluss 231c ein Signal mit dem gleichen Pegel wie das höhere Signal der Signale, die in den Eingangsanschluss 231a und den Eingangsanschluss 231b eingegeben werden, von der ersten Stromspiegelschaltung oder der zweiten Stromspiegelschaltung senken.
  • Es sei angemerkt, dass sich dann, wenn Signale, die in den Eingangsanschluss 231a und den Eingangsanschluss 231b eingegeben werden, den gleichen Pegel aufweisen, die Pegel der Signale, die von dem Transistor 242 und dem Transistor 245 gesenkt werden, auf dem halben Pegel jedes Signals ausbalancieren. Daher senkt der Ausgangsanschluss 231c ein Signal mit dem Pegel, der durch Synthetisieren der Signale des Transistors 241 und des Transistors 246 erhalten wird. Dementsprechend kann der Ausgangsanschluss 231c ein Signal mit dem gleichen Pegel wie der Eingangsanschluss 231a und der Eingangsanschluss 231b senken. Die Leitung 232 weist vorzugsweise ein niedriges Potential auf, bei dem ein Signal gesenkt werden kann.
  • Daher wird der Bestimmungsschaltung 221 in 3(A) das höchste Signal unter den Signalen a1, a2, b2 und c2, die dem Vergleichsmodul 220 zugeführt worden sind, als Signal c3 zugeführt. Die Bestimmungsschaltung 221 kann das Signal c3 bestimmen und binarisieren, um das vierte Signal zu erzeugen. Der Treiber 11 kann der Bestimmungsschaltung 221 über die Leitung 111 ein Auswahlsignal zuführen, wodurch ein Bestimmungsergebnis an die Ausgabeschaltung 251 ausgegeben werden kann.
  • 4 stellt ein Beispiel für das Pixel 100 anhand eines Schaltplans dar. Das Pixel 100 beinhaltet ein photoelektrisches Umwandlungselement 101, einen Transistor 102, einen Transistor 103, einen Kondensator 104, einen Transistor 105, einen Transistor 106 und den Ausgangsanschluss 100a. Das Pixel 100 ist elektrisch mit der Leitung 112, der Leitung 113a, einer Leitung 113b, einer Leitung 117, einer Leitung 118 und einer Leitung 119 verbunden.
  • Eine Elektrode des photoelektrischen Umwandlungselements 101 ist elektrisch mit einem Anschluss von Source und Drain des Transistors 102 verbunden. Der andere Anschluss von Source und Drain des Transistors 102 ist elektrisch mit einem Anschluss von Source und Drain des Transistors 103, einem Gate des Transistors 105 und einer Elektrode des Kondensators 104 verbunden. Ein Anschluss von Source und Drain des Transistors 105 ist elektrisch mit dem Ausgangsanschluss 100a verbunden und die andere Elektrode des Kondensators 104 ist elektrisch mit einem Anschluss von Source und Drain des Transistors 106 verbunden. Der andere Anschluss von Source und Drain des Transistors 106 ist elektrisch mit der Leitung 112 verbunden und ein Gate des Transistors 106 ist elektrisch mit der Leitung 113a verbunden. Ein Gate des Transistors 102 ist elektrisch mit der Leitung 113b verbunden. Ein Gate des Transistors 103 ist elektrisch mit einer Leitung 113c verbunden. Der andere Anschluss von Source und Drain des Transistors 103 ist elektrisch mit der Leitung 118 verbunden. Die andere Elektrode des photoelektrischen Umwandlungselements 101 ist elektrisch mit der Leitung 117 verbunden. Der andere Anschluss von Source und Drain des Transistors 105 ist elektrisch mit der Leitung 119 verbunden.
  • Ein Knoten FN wird gebildet, indem er mit dem anderen Anschluss von Source und Drain des Transistors 102, dem einen Anschluss von Source und Drain des Transistors 103, dem Gate des Transistors 105 und der einen Elektrode des Kondensators 104 verbunden ist. Es sei angemerkt, dass der Kondensator 104 nicht bereitgestellt werden kann.
  • Der Transistor 103 kann durch ein Signal eingeschaltet werden, das der Leitung 113c zugeführt wird. Daher kann der Knoten FN durch ein Rücksetzpotential initialisiert werden, das der Leitung 118 zugeführt wird. Der Transistor 102 kann durch ein Signal eingeschaltet werden, das der Leitung 113b zugeführt wird. Daher kann das photoelektrische Umwandlungselement 101 Daten an dem Knoten FN über den Transistor 102 mit Abbildungsdaten aktualisieren, die einer photoelektrischen Umwandlung unterzogen worden sind. Der Transistor 102 kann durch ein Signal ausgeschaltet werden, das der Leitung 113b zugeführt wird. Wenn der Transistor 102 ausgeschaltet wird, kann der Knoten FN die Abbildungsdaten halten. Deshalb bezeichnet das erste Signal Strom, der fließt, während dem Gate des Transistors 105 die Abbildungsdaten zugeführt werden.
  • Obwohl 4 ein Beispiel darstellt, in dem ein n-Kanal-Transistor als Transistor 105 verwendet wird, kann ein p-Kanal-Transistor verwendet werden. Es sei angemerkt, dass jedoch dann, wenn der Transistor 105 n-Kanal-Typ ist, ein Potential, das der Leitung 119 zugeführt wird, vorzugsweise ein niedriges Potential ist, und dass auch dann, wenn der Transistor 105 p-Kanal-Typ ist, ein Potential, das der Leitung 119 zugeführt wird, vorzugsweise ein niedriges Potential ist.
  • Der Transistor 106 kann durch ein Signal eingeschaltet werden, das der Leitung 113a zugeführt wird. Gewichtsdaten können dem Kondensator 104 von der Leitung 112 über den Transistor 106 zugeführt werden. Der Knoten FN ist vorzugsweise ein potentialfreier Knoten, wenn der Transistor 102 und der Transistor 103 ausgeschaltet sind. Daher werden als Transistor 102 und Transistor 103 vorzugsweise Transistoren mit einem niedrigen Sperrstrom verwendet. Als Transistor mit einem niedrigen Sperrstrom wird ein Transistor, der ein Metalloxid in einem Kanalbildungsbereich enthält (OS-Transistor), vorzugsweise verwendet. Der OS-Transistor wird bei der Ausführungsform 2 ausführlich beschrieben.
  • Gewichtsdaten werden über den Kondensator 104 zu den Abbildungsdaten addiert, die an dem Knoten FN gehalten sind. Mit anderen Worten: Eine Datenspannung, die durch Addieren der Gewichtsdaten zu den Abbildungsdaten erhalten wird, wird dem Gate des Transistors 105 zugeführt. Daher kann der Transistor 105 die Multiplikation mit einem gegebenen Multiplikator von Gewichtsdaten unter Verwendung des Leitwerts des Transistors 105 durchführen. Deshalb bezeichnet das zweite Signal Strom, der fließt, während dem Gate des Transistors 105 die Datenspannung, die durch Addieren der Gewichtsdaten zu den Abbildungsdaten erhalten wird, zugeführt werden.
  • 5 stellt ein Beispiel für ein Betriebsverfahren des Pooling-Moduls 200 dar. 5(A) stellt der Klarheit der Beschreibung halber ein Beispiel dar, in dem das Pooling-Modul 200 vier Pooling-Schaltungen 210 und das Vergleichsmodul 220 beinhaltet. Außerdem wird ein Beispiel dargestellt, in dem die Pooling-Schaltung 210 vier Pixel beinhaltet. Jedoch gibt es keine Beschränkung bezüglich der Anzahl des Pooling-Moduls 200 in der Abbildungsvorrichtung 10.
  • In 5(B) zeigt ein Zeitdiagramm ein Beispiel für ein Betriebsverfahren des Pooling-Moduls 200 in 5(A). Obwohl in der Zeichnung nicht dargestellt, zeigt das in 5(B) dargestellte Zeitdiagramm ein Beispiel, in dem der Leitung 115 ein L-Signal zugeführt wird und eine Addierverarbeitung der ersten Signale der Vielzahl der Pixel 100 die Pooling-Schaltung 210 durchführt.
  • In der T1 wird der Leitung 113c ein H-Signal zugeführt, so dass der Transistor 103 von jedem der Pixel 100 eingeschaltet wird. Der Knoten FN wird durch ein Potential, das der Leitung 118 zugeführt wird, zurückgesetzt. Des Weiteren wird der Leitung 113a ein Auswahlsignal zugeführt und wird über die Leitung 112 ein anfänglicher Wert Res von Gewichtsdaten zugeführt.
  • In der T2 wird der Leitung 113b ein H-Signal zugeführt, jedes der Pixel 100 wird einer photoelektrischen Umwandlung von dem photoelektrischen Umwandlungselement 101 (Erfassung) unterzogen, und der Knoten FN wird mit den Abbildungsdaten aktualisiert.
  • In der T3 wird der Leitung 113b ein L-Signal zugeführt, so dass die Abbildungsdaten an dem Knoten FN bestimmt werden. Dann wird einer Leitung 113a(1) ein Auswahlsignal zugeführt und Gewichtsdaten eines Pixels 100(1), eines Pixels 100(2), eines Pixels 100(5) und eines Pixels 100(6) werden über Leitungen 112(1) bis 112(4) eingestellt.
  • In der T4 wird einer Leitung 113a(2) ein Auswahlsignal zugeführt und Gewichtsdaten eines Pixels 100(3), eines Pixels 100(4), eines Pixels 100(7) und eines Pixels 100(8) werden über die Leitungen 112(1) bis 112(4) eingestellt.
  • In der T5 wird einer Leitung 113a(3) ein Auswahlsignal zugeführt und Gewichtsdaten eines Pixels 100(9), eines Pixels 100(10), eines Pixels 100(13) und eines Pixels 100(14) werden über die Leitungen 112(1) bis 112(4) eingestellt. Außerdem gibt eine Pooling-Schaltung 210(1, 1) das Datensignal a1, das durch Addieren der Gewichtsdaten zu den Abbildungsdaten erhalten wird, an eine Leitung 210a(1, 1) aus. Des Weiteren gibt eine Pooling-Schaltung 210(2, 1) das Signal a2 an eine Leitung 210a(2, 1) aus, das durch Addieren der Gewichtsdaten zu den Abbildungsdaten erhalten wird.
  • In der T6 wird einer Leitung 113a(4) ein Auswahlsignal zugeführt und Gewichtsdaten eines Pixels 100(11), eines Pixels 100(12), eines Pixels 100(15) und eines Pixels 100(16) werden über die Leitungen 112(1) bis 112(4) eingestellt.
  • In der T7 gibt die Pooling-Schaltung 210(1, 1) das Datensignal b2 an eine Leitung 210a(1, 2) aus, das durch Addieren der Gewichtsdaten zu den Abbildungsdaten erhalten wird. Außerdem gibt eine Pooling-Schaltung 210(2, 2) das Signal c2, das durch Addieren der Gewichtsdaten zu den Abbildungsdaten erhalten wird, an eine Leitung 210a(2, 2) aus.
  • In der T8 erfasst das Vergleichsmodul 220 das höchste Signal unter a1, a2, b2 und c2. Die Bestimmungsschaltung 221, die in dem Vergleichsmodul 220 enthalten ist, bestimmt und binarisiert das erfasste höchste Signal, um digitale Signale out an die Leitung 211 auszugeben. Die digitalen Signale out werden der Ausgabeschaltung 251 zugeführt. Die Ausgabeschaltung 251 kombiniert der Einfachheit der Handhabung bei dem neuronalen Netz halber die digitalen Signale out und gibt das Signal, das durch das Kombinieren erhalten worden ist, als digitale Daten mit einer willkürlichen Datenbreite aus.
  • 6 stellt ein Beispiel für die Pooling-Schaltung 210 mit einer Struktur, die sich von derjenigen in 2 unterscheidet, anhand eines Blockschemas dar. 6 unterscheidet sich von 2 dahingehend, dass die Pooling-Schaltung 210 eine Vielzahl von Leitungen 113d, eine Leitung 211a und eine Leitung 211b beinhaltet und dass das Pixel 100 einen Ausgangsanschluss 100b beinhaltet.
  • Die Leitung 113d ist elektrisch mit der Vielzahl von Pixeln verbunden, die sich in der Spaltenrichtung erstrecken. Die Leitung 211a ist elektrisch mit den Ausgangsanschlüssen 100b der Pixel 100 verbunden, die sich in der Zeilenrichtung erstrecken. Abbildungsdaten werden an die Leitung 211a oder die Leitung 211b ausgegeben. Die Abbildungsdaten werden über die Leitung 211a und die Leitung 211b an die Analog-Digital-Wandlerschaltung 250 ausgegeben.
  • 7 stellt ein Beispiel für das Pixel 100 mit einer Struktur dar, die sich von derjenigen in 4 unterscheidet. 7 unterscheidet sich von 4 dahingehend, dass ein Transistor 107 und ein Transistor 108 enthalten sind.
  • Ein Gate des Transistors 107 ist elektrisch mit dem Knoten FN verbunden. Ein Anschluss von Source und Drain des Transistors 107 ist elektrisch mit einem Anschluss von Source und Drain des Transistors 108 verbunden. Der andere Anschluss von Source und Drain des Transistors 108 ist elektrisch mit dem Ausgangsanschluss 100b verbunden. Ein Gate des Transistors 108 ist elektrisch mit der Leitung 113d verbunden. Der andere Anschluss von Source und Drain des Transistors 107 ist elektrisch mit der Leitung 119 verbunden.
  • Der Transistor 107 kann Strom, der von dem Potential von Abbildungsdaten abhängt, die an dem Knoten FN gehalten sind, zuführen. Der Transistor 108 kann die Abbildungsdaten an den Ausgangsanschluss 100b mit einem Auswahlsignal ausgeben, das der Leitung 113d zugeführt wird. Es sei angemerkt, dass dann, wenn Gewichtsdaten für den Kondensator 104 eingestellt worden sind, ein Multiplikationsergebnis, das durch Addieren der Gewichtsdaten zu den Abbildungsdaten und in Abhängigkeit von dem Leitwert des Transistors 105 erhalten wird, ausgegeben wird.
  • Die Abbildungsvorrichtung 10, die das Pooling-Modul 200 beinhaltet, kann leicht die Pooling-Verarbeitung durchführen. Daher wird die Menge an Daten, die auf ein neuronales Netz übertragen werden, verringert und der Rechenaufwand wird auch verringert, wodurch der Stromverbrauch verringert werden kann.
  • Die Struktur und das Verfahren, die bei dieser Ausführungsform beschrieben worden sind, können in einer geeigneten Kombination mit einer/einem beliebigen der bei den anderen Ausführungsformen beschriebenen Strukturen und Verfahren implementiert werden.
  • (Ausführungsform 2)
  • Bei dieser Ausführungsform wird das photoelektrische Umwandlungselement 101, das in der Abbildungsvorrichtung 10 verwendet wird, anhand von 8 bis 14 beschrieben.
  • <Strukturbeispiele einer Pixelschaltung>
  • 8(A) stellt ein Strukturbeispiel eines Pixels dar, das die vorstehende beschriebene Pixelschaltung beinhaltet. In dem Pixel in 8(A) sind beispielsweise eine Schicht 61 und eine Schicht 62 übereinander angeordnet.
  • Die Schicht 61 umfasst das photoelektrische Umwandlungselement 101. Das photoelektrische Umwandlungselement 101 kann, wie in 8(C) gezeigt, eine Schichtanordnung aus einer Schicht 65a, einer Schicht 65b und einer Schicht 65c aufweisen.
  • Das photoelektrische Umwandlungselement 101 in 8(C) ist eine pn-Übergangs-Photodiode; beispielsweise können ein p+-Typ-Halbleiter, ein n-Typ-Halbleiter und ein n+-Typ-Halbleiter für die Schicht 65a, die Schicht 65b bzw. die Schicht 65c verwendet werden. Alternativ können ein n+-Typ-Halbleiter, ein p-Typ-Halbleiter und ein p+-Typ-Halbleiter für die Schicht 65a, die Schicht 65b bzw. die Schicht 65c verwendet werden. Alternativ kann das photoelektrische Umwandlungselement 101 eine pin-Übergangs-Photodiode sein, bei der ein i-Typ-Halbleiter für die Schicht 65b verwendet wird.
  • Die pn-Übergangs-Photodiode oder die pin-Übergangs-Photodiode kann unter Verwendung von einkristallinem Silizium ausgebildet werden. Alternativ kann die pin-Übergangs-Photodiode unter Verwendung eines Dünnfilms aus amorphem Silizium, mikrokristallinem Silizium, polykristallinem Silizium oder dergleichen ausgebildet werden.
  • Das photoelektrische Umwandlungselement 101 in der Schicht 61 kann, wie in 8(D) gezeigt, eine Schichtanordnung aus einer Schicht 66a, einer Schicht 66b, einer Schicht 66c und einer Schicht 66d aufweisen. Das photoelektrische Umwandlungselement 101 in 8(D) ist ein Beispiel für eine Avalanche-Photodiode. Die Schicht 66a und die Schicht 66d entsprechen jeweils einer Elektrode, und die Schichten 66b und 66c entsprechen einem photoelektrischen Umwandlungsabschnitt.
  • Die Schicht 66a ist vorzugsweise eine Schicht aus einem niederohmigen Metall oder dergleichen. Beispielsweise kann Aluminium, Titan, Wolfram, Tantal, Silber oder eine Schichtanordnung dieser verwendet werden.
  • Für die Schicht 66d wird vorzugsweise eine leitende Schicht verwendet, die eine hohe Durchlässigkeit für sichtbares Licht (Licht) aufweist. Beispielsweise kann Indiumoxid, Zinnoxid, Zinkoxid, Indiumzinnoxid, Gallium-Zink-Oxid, Indium-Gallium-Zink-Oxid, Graphen oder dergleichen verwendet werden. Die Schicht 66d kann auch weggelassen werden.
  • Die Schichten 66b und 66c in dem photoelektrischen Umwandlungsabschnitt können beispielsweise die Struktur einer pn-Übergangs-Photodiode aufweisen, bei der ein auf Selen basierendes Material für eine photoelektrische Umwandlungsschicht verwendet wird. Es wird bevorzugt, dass ein auf Selen basierendes Material, das ein p-Typ-Halbleiter ist, für die Schicht 66b verwendet wird und Galliumoxid, das ein n-Typ-Halbleiter ist, für die Schicht 66c verwendet wird.
  • Das photoelektrische Umwandlungselement, das ein auf Selen basierendes Material enthält, weist eine hohe externe Quanteneffizienz in Bezug auf sichtbares Licht auf. Dieses photoelektrische Umwandlungselement kann die elektronische Verstärkung in Bezug auf die Menge an einfallendem Licht unter Nutzung des Avalanche-Durchbruchs erhöhen. Des Weiteren weist ein auf Selen basierendes Material einen hohen Lichtabsorptionskoeffizienten auf, was bei der Produktion vorteilhaft ist, da die photoelektrische Umwandlungsschicht dünn hergestellt werden kann. Ein Dünnfilm aus einem auf Selen basierenden Material kann durch ein Vakuumverdampfungsverfahren, ein Sputterverfahren oder dergleichen ausgebildet werden.
  • Als auf Selen basierendes Material kann kristallines Selen, wie z. B. einkristallines Selen oder polykristallines Selen, amorphes Selen, eine Verbindung aus Kupfer, Indium und Selen (copper, indium, selenium: CIS), eine Verbindung aus Kupfer, Indium, Gallium und Selen (copper, indium, gallium, selenium: CIGS) oder dergleichen verwendet werden.
  • Ein n-Typ-Halbleiter wird vorzugsweise aus einem Material, das eine große Bandlücke aufweist und sichtbares Licht durchlassen kann, ausgebildet. Beispielsweise kann Zinkoxid, Galliumoxid, Indiumoxid, Zinnoxid, ein Mischoxid dieser oder dergleichen verwendet werden. Diese Materialien weisen auch eine Funktion als Lochinjektionsblockierschicht auf und können den Dunkelstrom verringern.
  • Als Schicht 62 in 8(A) kann beispielsweise ein Siliziumsubstrat verwendet werden. Das Siliziumsubstrat ist mit einem Si-Transistor und dergleichen versehen, und können neben einer vorstehend beschriebenen Pixelschaltung eine Schaltung zum Betreiben der Pixelschaltung, eine Leseschaltung eines Bildsignals, eine Bildverarbeitungsschaltung oder dergleichen bereitgestellt werden.
  • Alternativ kann das Pixel wie in 8(B) eine mehrschichtige Struktur aus der Schicht 61, einer Schicht 63 und der Schicht 62 aufweisen.
  • Die Schicht 63 kann OS-Transistoren (z. B. die Transistoren 102 und 103 der Pixelschaltung) umfassen. Dabei umfasst die Schicht 62 vorzugsweise Si-Transistoren (z. B. die Transistoren 107 und 108 der Pixelschaltung).
  • Bei dieser Struktur können Bestandteile in der Pixelschaltung in einer Vielzahl von Schichten verteilt werden, und die Bestandteile können übereinander angeordnet werden, so dass die Fläche der Abbildungsvorrichtung verringert werden kann. Es sei angemerkt, dass bei der Struktur in 8(B) die Schicht 62 als Stützsubstrat verwendet werden kann und die Pixel 100 sowie die Peripherieschaltungen in der Schicht 61 und der Schicht 63 bereitgestellt werden können.
  • <OS-Transistor>
  • Als Halbleitermaterial, das für den OS-Transistor verwendet wird, kann ein Metalloxid verwendet werden, dessen Energielücke größer als oder gleich 2 eV, bevorzugt größer als oder gleich 2,5 eV, stärker bevorzugt größer als oder gleich 3 eV ist. Ein typisches Beispiel dafür ist ein Oxidhalbleiter, der Indium enthält, und beispielsweise kann ein CAC-OS, der nachstehend beschrieben wird, oder dergleichen verwendet werden.
  • Die Halbleiterschicht kann beispielsweise ein Film sein, der durch ein Oxid auf In-M-Zn-Basis repräsentiert wird, das Indium, Zink und M (ein Metall, wie z. B. Aluminium, Titan, Gallium, Germanium, Yttrium, Zirconium, Lanthan, Cer, Zinn, Neodym oder Hafnium) enthält.
  • In dem Fall, in dem der in der Halbleiterschicht enthaltene Oxidhalbleiter ein Oxid auf In-M-Zn-Basis ist, erfüllt das Atomverhältnis der Metallelemente eines Sputtertargets, das zum Ausbilden eines Films aus dem In-M-Zn-Oxid verwendet wird, vorzugsweise In ≥ M und Zn ≥ M. Beispielsweise ist das Atomverhältnis der Metallelemente in einem derartigen Sputtertarget vorzugsweise In:M:Zn = 1:1:1, In:M:Zn = 1:1:1,2, In:M:Zn = 3:1:2, In:M:Zn = 4:2:3, In:M:Zn = 4:2:4,1, In:M:Zn = 5:1:6, In:M:Zn = 5:1:7 oder In:M:Zn = 5:1:8. Es sei angemerkt, dass das Atomverhältnis der Metallelemente in der abgeschiedenen Halbleiterschicht in einem Bereich von ±40 % von den vorstehenden Atomverhältnissen der Metallelemente der Sputtertargets abweicht.
  • Ein Oxidhalbleiter mit niedriger Ladungsträgerdichte wird als Halbleiterschicht verwendet. Für die Halbleiterschicht kann beispielsweise ein Oxidhalbleiter verwendet werden, dessen Ladungsträgerdichte niedriger als oder gleich 1 × 1017 /cm3, bevorzugt niedriger als oder gleich 1 × 1015/cm3, stärker bevorzugt niedriger als oder gleich 1 × 1013 /cm3, stärker bevorzugt niedriger als oder gleich 1 × 1011 /cm3, stärker bevorzugt niedriger als 1 × 1010 /cm3, und höher als oder gleich 1 × 10-9 /cm3 ist. Ein derartiger Oxidhalbleiter wird als hochreiner intrinsischer oder im Wesentlichen hochreiner intrinsischer Oxidhalbleiter bezeichnet. Ein derartiger Oxidhalbleiter weist eine niedrige Verunreinigungskonzentration und eine niedrige Dichte der Defektzustände auf und kann daher als stabile Eigenschaften aufweisend angesehen werden.
  • Es sei angemerkt, dass je nach erforderlichen Halbleitereigenschaften und elektrischen Eigenschaften (z. B. Feldeffektbeweglichkeit und Schwellenspannung) des Transistors ein Material mit einer geeigneten Zusammensetzung verwendet werden kann, ohne dabei auf die vorstehenden Beispiele beschränkt zu sein. Um die erforderlichen Halbleitereigenschaften des Transistors zu erhalten, werden vorzugsweise die Ladungsträgerdichte, die Verunreinigungskonzentration, die Defektdichte, das Atomverhältnis zwischen einem Metallelement und Sauerstoff, der Atomabstand, die Dichte und dergleichen der Halbleiterschicht auf geeignete Werte eingestellt.
  • Wenn der in der Halbleiterschicht enthaltene Oxidhalbleiter Silizium oder Kohlenstoff enthält, welche zur Gruppe 14 gehörende Elemente sind, nimmt die Anzahl von Sauerstofffehlstellen zu, so dass die Halbleiterschicht zum n-Typ wird. Deshalb ist die Silizium- oder Kohlenstoffkonzentration (die durch Sekundärionen-Massenspektrometrie gemessene Konzentration) in der Halbleiterschicht niedriger als oder gleich 2 × 1018 Atome/cm3, bevorzugt niedriger als oder gleich 2 × 1017 Atome/cm3.
  • Alkalimetall und Erdalkalimetall könnten Ladungsträger erzeugen, wenn sie an einen Oxidhalbleiter gebunden werden, in welchem Falle der Sperrstrom des Transistors ansteigen könnte. Deshalb ist die Alkalimetall- oder Erdalkalimetallkonzentration in der Halbleiterschicht (die durch Sekundärionen-Massenspektrometrie gemessene Konzentration) niedriger als oder gleich 1 × 1018 Atome/cm3, bevorzugt niedriger als oder gleich 2 × 1016 Atome/cm3.
  • Wenn der in der Halbleiterschicht enthaltene Oxidhalbleiter Stickstoff enthält, werden Elektronen, die als Ladungsträger dienen, erzeugt, und es steigt die Ladungsträgerdichte an, so dass die Halbleiterschicht leicht zum n-Typ wird. Folglich ist es wahrscheinlich, dass ein Transistor, der einen Stickstoff enthaltenden Oxidhalbleiter enthält, selbstleitende Eigenschaften aufweist. Daher ist die Stickstoffkonzentration in der Halbleiterschicht (die durch Sekundärionen-Massenspektrometrie gemessene Konzentration) vorzugsweise niedriger als oder gleich 5 × 1018 Atome/cm3.
  • Die Halbleiterschicht kann beispielsweise eine nicht-einkristalline Struktur aufweisen. Die nicht-einkristalline Struktur umfasst beispielsweise einen CAAC-OS (einen kristallinen Oxidhalbleiter mit Ausrichtung bezüglich der c-Achse bzw. c-Axis Aligned Crystalline Oxide Semiconductor oder einen in der a-b-Ebene verankerten kristallinen Oxidhalbleiter mit Ausrichtung bezüglich der c-Achse bzw. c-Axis Aligned ab-Plane-Anchored Crystalline Oxide Semiconductor), der einen Kristall mit Ausrichtung bezüglich der c-Achse enthält, eine polykristalline Struktur, eine mikrokristalline Struktur oder eine amorphe Struktur. Unter den nicht-einkristallinen Strukturen weist die amorphe Struktur die höchste Dichte der Defektzustände auf, während der CAAC-OS die niedrigste Dichte der Defektzustände aufweist.
  • Ein Oxidhalbleiterfilm mit einer amorphen Struktur weist beispielsweise eine ungeordnete Atomanordnung und keine kristalline Komponente auf. Alternativ weist ein Oxidfilm mit einer amorphen Struktur beispielsweise eine vollständig amorphe Struktur und keinen Kristallteil auf.
  • Es sei angemerkt, dass es sich bei der Halbleiterschicht um einen Mischfilm handeln kann, der zwei oder mehr der folgenden Bereiche umfasst: einen Bereich mit einer amorphen Struktur, einen Bereich mit einer mikrokristallinen Struktur, einen Bereich mit einer polykristallinen Struktur, einen CAAC-OS-Bereich und einen Bereich mit einer einkristallinen Struktur. Der Mischfilm weist beispielsweise in einigen Fällen eine einschichtige Struktur oder eine mehrschichtige Struktur auf, die zwei oder mehr der oben erwähnten Bereiche umfasst.
  • Nachstehend wird die Zusammensetzung eines CAC-OS (eines wolkenartig ausgerichteten Verbundoxidhalbleiters bzw. Cloud-Aligned Composite OS) beschrieben, der eine Ausführungsform der nicht-einkristallinen Halbleiterschicht ist.
  • Es handelt sich bei dem CAC-OS beispielsweise um ein Material mit einer Zusammensetzung, bei der Elemente, die in einem Oxidhalbleiter enthalten sind, ungleichmäßig verteilt sind, wobei sie jeweils eine Größe von größer als oder gleich 0,5 nm und kleiner als oder gleich 10 nm, bevorzugt größer als oder gleich 1 nm und kleiner als oder gleich 2 nm oder eine ähnliche Größe aufweisen. Es sei angemerkt, dass in der folgenden Beschreibung eines Oxidhalbleiters ein Zustand, in dem ein oder mehrere Metallelement/e ungleichmäßig verteilt ist/sind und Bereiche, die das/die Metallelement/e enthalten, mit einer Größe von größer als oder gleich 0,5 nm und kleiner als oder gleich 10 nm, bevorzugt größer als oder gleich 1 nm und kleiner als oder gleich 2 nm oder einer ähnlichen Größe vermischt sind, als Mosaikmuster oder patchartiges Muster bezeichnet wird.
  • Es sei angemerkt, dass ein Oxidhalbleiter vorzugsweise mindestens Indium enthält. Insbesondere sind vorzugsweise Indium und Zink enthalten. Außerdem kann/können eines oder mehrere von Aluminium, Gallium, Yttrium, Kupfer, Vanadium, Beryllium, Bor, Silizium, Titan, Eisen, Nickel, Germanium, Zirconium, Molybdän, Lanthan, Cer, Neodym, Hafnium, Tantal, Wolfram, Magnesium und dergleichen enthalten sein.
  • Beispielsweise weist der CAC-OS im In-Ga-Zn-Oxid (ein derartiges In-Ga-Zn-Oxid unter CAC-OS kann insbesondere als CAC-IGZO bezeichnet werden) eine Zusammensetzung auf, bei der Materialien in Indiumoxid (InOX1, wobei X1 eine reelle Zahl von größer als 0 ist), Indiumzinkoxid (InX2ZnY2OZ2, wobei X2, Y2 und Z2 reelle Zahlen von größer als 0 sind) oder dergleichen und in Galliumoxid (GaOX3, wobei X3 eine reelle Zahl von größer als 0 ist), Galliumzinkoxid (GaX4ZnY4OZ4, wobei X4, Y4 und Z4 reelle Zahlen von größer als 0 sind) oder dergleichen geteilt werden, und ein Mosaikmuster wird gebildet. Dann wird InOX1 oder InX2ZnY2OZ2, welches das Mosaikmuster bildet, in dem Film gleichmäßig verteilt. Diese Zusammensetzung wird nachstehend auch als wolkenartige Zusammensetzung bezeichnet.
  • Das heißt, dass der CAC-OS ein Verbundoxidhalbleiter mit einer Zusammensetzung ist, bei der ein Bereich, der GaOX3 als Hauptkomponente enthält, und ein Bereich, der InX2ZnY2OZ2 oder InOX1 als Hauptkomponente enthält, gemischt sind. Es sei angemerkt, dass in dieser Beschreibung dann, wenn beispielsweise das Atomverhältnis von In zu einem Element M in einem ersten Bereich größer ist als das Atomverhältnis von In zu einem Element M in einem zweiten Bereich, der erste Bereich eine höhere Konzentration von In als der zweite Bereich aufweist.
  • Es sei angemerkt, dass eine Verbindung, die In, Ga, Zn und O enthält, auch als IGZO bekannt ist. Typische Beispiele für IGZO umfassen eine kristalline Verbindung, die durch InGaO3(ZnO)m1 dargestellt wird (m1 ist eine natürliche Zahl), und eine kristalline Verbindung, die durch In(1+x0)Ga(1-x0)O3(ZnO)m0 dargestellt wird (-1 ≤ x0 ≤ 1; m0 ist eine vorgegebene Zahl).
  • Die vorstehenden kristallinen Verbindungen weisen eine einkristalline Struktur, eine polykristalline Struktur oder eine CAAC-Struktur auf. Es sei angemerkt, dass es sich bei der CAAC-Struktur um eine Kristallstruktur handelt, bei der eine Vielzahl von IGZO-Nanokristallen eine Ausrichtung bezüglich der c-Achse aufweist und in der Richtung der a-b-Ebene ohne Ausrichtung miteinander verbunden ist.
  • Andererseits betrifft der CAC-OS die Materialzusammensetzung eines Oxidhalbleiters. Bei einer Materialzusammensetzung eines CAC-OS, die In, Ga, Zn und O umfasst, werden Bereiche mit Nanoteilchen, die Ga als Hauptkomponente enthalten, in einem Teil des CAC-OS beobachtet, und Bereiche mit Nanoteilchen, die In als Hauptkomponente enthalten, werden in einem Teil davon beobachtet, wobei diese Bereiche mit Nanoteilchen unregelmäßig dispergiert sind, um ein Mosaikmuster zu bilden. Folglich ist die Kristallstruktur für den CAC-OS ein Sekundärelement.
  • Es sei angemerkt, dass in dem CAC-OS eine mehrschichtige Struktur, die zwei oder mehrere Filme mit unterschiedlichen Zusammensetzungen umfasst, nicht enthalten ist. Beispielsweise ist eine zweischichtige Struktur aus einem Film, der In als Hauptkomponente enthält, und einem Film, der Ga als Hauptkomponente enthält, nicht enthalten.
  • Eine Grenze zwischen dem Bereich, der GaOX3 als Hauptkomponente enthält, und dem Bereich, der InX2ZnY2OZ2 oder InOX1 als Hauptkomponente enthält, wird in einigen Fällen nicht deutlich beobachtet.
  • In dem Fall, in dem eines oder mehrere von Aluminium, Yttrium, Kupfer, Vanadium, Beryllium, Bor, Silizium, Titan, Eisen, Nickel, Germanium, Zirconium, Molybdän, Lanthan, Cer, Neodym, Hafnium, Tantal, Wolfram, Magnesium und dergleichen anstelle von Gallium in einem CAC-OS enthalten ist/sind, werden Bereiche mit Nanoteilchen, die das/die ausgewählte/n Metallelement/e als Hauptkomponente/n enthalten, in einem Teil des CAC-OS beobachtet, und Bereiche mit Nanoteilchen, die In als Hauptkomponente enthalten, werden in einem Teil davon beobachtet, und diese Bereiche mit Nanoteilchen sind unregelmäßig dispergiert, um in dem CAC-OS ein Mosaikmuster zu bilden.
  • Der CAC-OS kann beispielsweise durch ein Sputterverfahren unter Bedingungen ausgebildet werden, bei denen ein Substrat nicht absichtlich erwärmt wird. In dem Fall, in dem der CAC-OS durch ein Sputterverfahren ausgebildet wird, kann/können ein oder mehrere Gas/e, das/die aus einem Inertgas (typischerweise Argon), einem Sauerstoffgas und einem Stickstoffgas ausgewählt wird/werden, als Abscheidungsgas verwendet werden. Das Verhältnis der Durchflussmenge eines Sauerstoffgases zu der gesamten Durchflussmenge des Abscheidungsgases beim Abscheiden ist vorzugsweise möglichst niedrig, und beispielsweise ist das Durchflussverhältnis eines Sauerstoffgases bevorzugt höher als oder gleich 0 % und niedriger als 30 %, stärker bevorzugt höher als oder gleich 0 % und niedriger als oder gleich 10 %.
  • Der CAC-OS wird dadurch gekennzeichnet, dass kein deutlicher Peak bei einer Messung unter Verwendung eines θ/2θ-Scans durch ein Out-of-Plane-Verfahren, welches ein Messverfahren mit einer Röntgenbeugung (X-ray diffraction, XRD) ist, beobachtet wird. Das heißt, dass die Röntgenbeugung in einem Messbereich in der Richtung der a-b-Ebene und in der Richtung der c-Achse keine Ausrichtung zeigt.
  • In einem Elektronenbeugungsbild des CAC-OS, das durch Bestrahlung mit einem Elektronenstrahl mit einem Sondendurchmesser von 1 nm (auch als nanometergroßer Elektronenstrahl bezeichnet) erhalten wird, werden ein ringförmiger Bereich mit hoher Leuchtdichte und eine Vielzahl von Leuchtpunkten in dem ringförmigen Bereich beobachtet. Folglich deutet das Elektronenbeugungsbild darauf hin, dass die Kristallstruktur des CAC-OS eine nanokristalline (nanocrystal, nc-) Struktur mit keiner Ausrichtung in Richtungen in einer Draufsicht und einer Querschnittsansicht aufweist.
  • Beispielsweise bestätigt auch ein energiedispersives Röntgenspektroskopie-(EDX: energy dispersive X-ray spectroscopy) Verteilungsbild, dass ein CAC-OS in einem In-Ga-Zn-Oxid eine Struktur aufweist, bei der Bereiche, die GaOX3 als Hauptkomponente enthalten, und Bereiche, die InX2ZnY2OZ2 oder InOX1 als Hauptkomponente enthalten, ungleichmäßig verteilt und vermischt sind.
  • Der CAC-OS weist eine Struktur auf, die sich von derjenigen einer IGZO-Verbindung unterscheidet, in der Metallelemente gleichmäßig verteilt sind, und er weist Eigenschaften auf, die sich von denjenigen der IGZO-Verbindung unterscheiden. Das heißt, dass in dem CAC-OS Bereiche, die GaOX3 oder dergleichen als Hauptkomponente enthalten, und Bereiche, die InX2ZnY2OZ2 oder InOX1 als Hauptkomponente enthalten, voneinander getrennt sind, um ein Mosaikmuster zu bilden.
  • Die Leitfähigkeit eines Bereichs, der InX2ZnY2OZ2 oder InOX1 als Hauptkomponente enthält, ist höher als diejenige eines Bereichs, der GaOX3 oder dergleichen als Hauptkomponente enthält. Mit anderen Worten: Wenn Ladungsträger durch Bereiche fließen, die InX2ZnY2OZ2 oder InOX1 als Hauptkomponente enthalten, wird die Leitfähigkeit eines Oxidhalbleiters gezeigt. Demzufolge kann dann, wenn Bereiche, die InX2ZnY2OZ2 oder InOX1 als Hauptkomponente enthalten, in einem Oxidhalbleiter wie eine Wolke verteilt sind, eine hohe Feldeffektbeweglichkeit (µ) erzielt werden.
  • Im Gegensatz dazu ist die isolierende Eigenschaft eines Bereichs, der GaOX3 oder dergleichen als Hauptkomponente enthält, höher als diejenige eines Bereichs, der InX2ZnY2OZ2 oder InOX1 als Hauptkomponente enthält. Mit anderen Worten: Wenn Bereiche, die GaOX3 oder dergleichen als Hauptkomponente enthalten, in einem Oxidhalbleiter verteilt sind, kann der Leckstrom unterdrückt werden, und es kann eine vorteilhafte Schaltfunktion erzielt werden.
  • Folglich komplementieren dann, wenn ein CAC-OS für ein Halbleiterelement verwendet wird, die isolierende Eigenschaft, die aus GaOX3 oder dergleichen stammt, und die Leitfähigkeit, die aus InX2ZnY2OZ2 oder InOX1 stammt, miteinander, wodurch ein hoher Durchlassstrom (Ion) und eine hohe Feldeffektbeweglichkeit (µ) erhalten werden können.
  • Ein Halbleiterelement, das einen CAC-OS enthält, weist eine hohe Zuverlässigkeit auf. Daher wird der CAC-OS in verschiedenen Halbleitervorrichtungen vorteilhaft verwendet.
  • 9(A) ist eine Ansicht, die ein Beispiel für den Querschnitt des Pixels in 8(A) darstellt. Die Schicht 61 umfasst als photoelektrisches Umwandlungselement 101 eine pn-Übergangs-Photodiode, bei der Silizium für eine photoelektrische Umwandlungsschicht verwendet wird. Die Schicht 62 umfasst Si-Transistoren und dergleichen, die in der Pixelschaltung enthalten sind.
  • Bei dem photoelektrischen Umwandlungselement 101 können die Schicht 65a, die Schicht 65b und die Schicht 65c ein p+-Typ-Bereich, ein n-Typ-Bereich bzw. ein n+-Typ-Bereich sein. In der Schicht 65b wird ein Bereich 36 zum Verbinden einer Stromversorgungsleitung mit der Schicht 65c bereitgestellt. Beispielsweise kann der Bereich 36 ein p+-Typ-Bereich sein.
  • Obwohl in 9(A) die Si-Transistoren eine planare Struktur aufweisen, bei der ein Kanalbildungsbereich in einem Siliziumsubstrat 40 gebildet wird, kann auch eine Struktur wie in 12(A) oder 12(B) zum Einsatz kommen, bei der eine FIN-Halbleiterschicht in dem Siliziumsubstrat 40 bereitgestellt wird. 12(A) entspricht einem Querschnitt in der Kanallängsrichtung, und 12(B) entspricht einem Querschnitt in der Kanalquerrichtung.
  • Alternativ können, wie in 12(C) dargestellt, Transistoren, die jeweils eine Halbleiterschicht 45 beinhalten, die unter Verwendung eines Siliziumdünnfilms ausgebildet ist, verwendet werden. Die Halbleiterschicht 45 kann beispielsweise unter Verwendung von einkristallinem Silizium, das auf einer Isolierschicht 46 über dem Siliziumsubstrat 40 ausgebildet ist (silicon-on-insulator, SOI), ausgebildet werden.
  • 9(A) stellt ein Strukturbeispiel dar, in dem eine elektrische Verbindung zwischen Bestandteilen in der Schicht 61 und Bestandteilen in der Schicht 62 durch eine Befestigungstechnik erhalten wird.
  • In der Schicht 61 sind eine Isolierschicht 42, eine leitende Schicht 33 und eine leitende Schicht 34 bereitgestellt. Die leitende Schicht 33 und die leitende Schicht 34 weisen jeweils einen Bereich auf, der in der Isolierschicht 42 eingebettet ist. Die leitende Schicht 33 ist elektrisch mit der Schicht 65a verbunden. Die leitende Schicht 34 ist elektrisch mit dem Bereich 36 verbunden. Die Oberflächen der Isolierschicht 42, der leitenden Schicht 33 und der leitenden Schicht 34 sind planarisiert, so dass sie die gleiche Höhe aufweisen.
  • In der Schicht 62 sind die Isolierschicht 41, eine leitende Schicht 31 und eine leitende Schicht 32 bereitgestellt. Die leitende Schicht 31 und die leitende Schicht 32 weisen jeweils einen Bereich auf, der in der Isolierschicht 41 eingebettet ist. Die leitende Schicht 31 ist elektrisch mit der Stromversorgungsleitung verbunden. Die leitende Schicht 32 ist elektrisch mit der Source oder dem Drain des Transistors 102 verbunden. Die Oberflächen der Isolierschicht 41, der leitenden Schicht 31 und der leitenden Schicht 32 sind planarisiert, so dass sie die gleiche Höhe aufweisen.
  • Die leitende Schicht 31 und die leitende Schicht 33 enthalten vorzugsweise das gleiche Metallelement als Hauptkomponente. Die leitende Schicht 32 und die leitende Schicht 34 enthalten vorzugsweise das gleiche Metallelement als Hauptkomponente. Die Isolierschicht 41 und die Isolierschicht 42 enthalten die gleiche Komponente.
  • Beispielsweise kann für die leitenden Schichten 31, 32, 33 und 34 Cu, AI, Sn, Zn, W, Mo, Ag, Pt, Au oder dergleichen verwendet werden. Unter Berücksichtigung der Einfachheit beim Verbinden wird vorzugsweise Cu, AI, W oder Au verwendet. Für die Isolierschichten 41 und 42 kann Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Titannitrid oder dergleichen verwendet werden.
  • Das heißt, dass das gleiche Metallmaterial, das vorstehend beschrieben worden ist, vorzugsweise sowohl für die Kombination aus den leitenden Schichten 31 und 33 als auch für die Kombination aus den leitenden Schichten 32 und 34 verwendet wird. Außerdem wird das gleiche isolierende Material, das vorstehend beschrieben worden ist, vorzugsweise für die Isolierschichten 41 und 42 verwendet. Bei dieser Struktur kann eine Befestigung erfolgen, bei der die Grenzfläche zwischen den Schichten 61 und 62 als Verbindungsstelle dient.
  • Durch die Befestigung können eine elektrische Verbindung der Kombination aus den leitenden Schichten 31 und 33 sowie eine elektrische Verbindung der Kombination aus den leitenden Schichten 32 und 34 erhalten werden. Ferner können die Isolierschichten 41 und 42 mit mechanischer Festigkeit verbunden werden.
  • Wenn Metallschichten verbunden werden, kann ein Verbindungsverfahren mit Oberflächenaktivierung verwendet werden, bei dem ein Oxidfilm, eine Verunreinigungsadsorptionsschicht oder dergleichen auf einer Oberfläche durch eine Sputterbehandlung oder dergleichen entfernt wird und gereinigte und aktivierte Oberflächen in Kontakt miteinander gebracht und verbunden werden. Alternativ kann ein Verbindungsverfahren mit Verteilung oder dergleichen verwendet werden, bei dem Oberflächen unter Verwendung von Temperatur und Druck verbunden werden. Bei jedem dieser Verfahren werden die Metallschichten auf atomarer Ebene verbunden, wodurch eine Verbindung erzielt wird, die sowohl elektrisch als auch mechanisch vorteilhaft ist.
  • Wenn Isolierschichten verbunden werden, kann ein hydrophiles Verbindungsverfahren oder dergleichen verwendet werden, bei dem Oberflächen, die durch Polieren oder dergleichen sehr flach gemacht und mittels Sauerstoffplasmas oder dergleichen einer hydrophilen Behandlung unterzogen wurden, in Kontakt miteinander gebracht und temporär verbunden werden und danach durch Dehydrierung mittels einer Wärmebehandlung final verbunden werden. Auch bei einem hydrophilen Verbindungsverfahren werden die Isolierschichten auf atomarer Ebene verbunden, so dass eine Verbindung erzielt wird, die mechanisch vorteilhaft ist.
  • Wenn die Schicht 61 und die Schicht 62 befestigt werden, können beispielsweise ein Verbindungsverfahren mit Oberflächenaktivierung und ein hydrophiles Verbindungsverfahren kombiniert werden, da sich die Isolierschichten und die Metallschichten an den Verbindungsoberflächen der beiden Schichten befinden.
  • Beispielsweise kann ein Verfahren oder dergleichen verwendet werden, bei dem die Oberflächen nach dem Polieren gereinigt werden, die Oberflächen der Metallschichten einer Antioxidationsbehandlung und einer hydrophilen Behandlung unterzogen werden und dann ein Verbinden durchgeführt wird. Außerdem kann eine hydrophile Behandlung durchgeführt werden, bei der ein schwer zu oxidierendes Metall, wie z. B. Au, für eine Oberfläche einer Metallschicht verwendet wird. Es sei angemerkt, dass ein Verbindungsverfahren außer den vorstehenden Verfahren verwendet werden kann.
  • 9(B) ist eine Querschnittsansicht in dem Fall, in dem für die Schicht 61 des Pixels in 8(A) eine pn-Übergangs-Photodiode verwendet wird, die ein auf Selen basierendes Material für eine photoelektrische Umwandlungsschicht enthält. Die Photodiode beinhaltet die Schicht 66a als Elektrode, die Schichten 66b und 66c als photoelektrische Umwandlungsschicht sowie die Schicht 66d als andere Elektrode.
  • In diesem Fall kann die Schicht 61 direkt auf der Schicht 62 ausgebildet werden. Die Schicht 66a ist elektrisch mit der Source oder dem Drain des Transistors 102 verbunden. Die Schicht 66d ist über die leitende Schicht 37 elektrisch mit einer Stromversorgungsleitung verbunden.
  • 10(A) ist eine Ansicht, die ein Beispiel für den Querschnitt des Pixels in 8(B) darstellt. Die Schicht 61 umfasst als photoelektrisches Umwandlungselement 101 eine pn-Übergangs-Photodiode, bei der Silizium für eine photoelektrische Umwandlungsschicht verwendet wird. Die Schicht 62 umfasst einen Si-Transistor und dergleichen. Die Schicht 63 umfasst OS-Transistoren und dergleichen. Hier wird ein Strukturbeispiel gezeigt, in dem die Schicht 61 und die Schicht 63 durch Befestigung elektrisch verbunden sind.
  • Obwohl in 10(A) die OS-Transistoren eine selbst justierende Struktur aufweisen, kann es sich bei ihnen wie in 12(D) um einen nicht selbst justierenden Top-Gate-Transistor handeln.
  • Der Transistor 102 beinhaltet ein Rückgate 35; jedoch kann auch eine Ausführungsform ohne Rückgate zum Einsatz kommen. Das Rückgate 35 ist in einigen Fällen wie in 12(E) elektrisch mit einem Vordergate eines Transistors verbunden, das auf der gegenüberliegenden Seite bereitgestellt ist. Alternativ kann dem Rückgate 35 ein festes Potential zugeführt werden, das sich von einem Potential unterscheidet, das dem Vordergate zugeführt wird.
  • Eine Isolierschicht 43 mit einer Funktion zum Verhindern der Diffusion von Wasserstoff wird zwischen einem Bereich, in dem ein OS-Transistor ausgebildet wird, und einem Bereich bereitgestellt, in dem ein Si-Transistor ausgebildet wird. Wasserstoff in einer Isolierschicht, die in der Umgebung eines Kanalbildungsbereichs der Transistoren 107 und 108 bereitgestellt ist, schließt freie Bindungen von Silizium ab. Hingegen führt Wasserstoff in einer Isolierschicht, die in der Umgebung der Kanalbildungsbereiche des Transistors 102 bereitgestellt ist, zu einer Erzeugung von Ladungsträgern in den Oxidhalbleiterschichten.
  • Durch die Isolierschicht 43 wird Wasserstoff in einer Schicht eingeschlossen, so dass die Zuverlässigkeit der Transistoren 107 und 108 verbessert werden kann. Zusätzlich wird eine Diffusion von Wasserstoff von einer Schicht in eine andere Schicht verhindert, so dass auch die Zuverlässigkeit des Transistors 102 verbessert wird.
  • Für die Isolierschicht 43 kann beispielsweise Aluminiumoxid, Aluminiumoxynitrid, Galliumoxid, Galliumoxynitrid, Yttriumoxid, Yttriumoxynitrid, Hafniumoxid, Hafniumoxynitrid oder Yttrium-stabilisiertem Zirconiumoxid (YSZ) verwendet werden.
  • 10(B) ist eine Querschnittsansicht in dem Fall, in dem für die Schicht 61 des Pixels in 8(B) eine pn-Übergangs-Photodiode verwendet wird, die ein auf Selen basierendes Material für eine photoelektrische Umwandlungsschicht enthält. Die Schicht 61 kann direkt auf der Schicht 63 ausgebildet werden. Für die Details der Schichten 61, 62 und 63 kann auf die vorstehende Beschreibung Bezug genommen werden.
  • 11(A) ist ein Diagramm, das die Struktur der 10 darstellt. Ein Sensorbereich ist mit der Schicht 61, die das photoelektrische Umwandlungselement 101 beinhaltet, und der Schicht 63 ausgebildet, die einen OS-Transistor beinhaltet. Ein arithmetischer Bereich ist mit der Schicht 63 ausgebildet, die Si-Transistoren und dergleichen beinhaltet. Der arithmetische Bereich beinhaltet die Transistoren 107 und 108 in dem Pixel, die Pooling-Schaltung der Ausführungsform 1 und Schaltungen, wie z. B. die Treiber 11, 12 und 13. Eine mehrschichtige Struktur aus dem Sensorbereich und dem arithmetischen Bereich kann die Schaltungsfläche verringern.
  • 11(B) ist ein Querschnittsfoto des Sensorbereichs und ein Querschnittsfoto des arithmetischen Bereichs. Der Sensorbereich beinhaltet eine pn-Übergangs-Photodiode mit einem auf Selen basierenden Material für eine photoelektrische Umwandlungsschicht und einen OS-Transistor (OSFET), und verschiedene Schaltungen sind mit einem Si-Transistor (SiFET) in dem arithmetischen Bereich ausgebildet.
  • <Andere Bestandteile des Pixels>
  • 13(A) ist eine perspektivische Ansicht, die ein Beispiel darstellt, in dem ferner ein Farbfilter oder dergleichen bei dem Pixel der Abbildungsvorrichtung einer Ausführungsform der vorliegenden Erfindung bereitgestellt wird. In der perspektivischen Ansicht werden auch Querschnitte einer Vielzahl von Pixeln dargestellt. Eine Isolierschicht 80 wird über der Schicht 61 ausgebildet, in der das photoelektrische Umwandlungselement 101 ausgebildet wird. Als Isolierschicht 80 kann ein Siliziumoxidfilm mit hoher Durchlässigkeit für sichtbares Licht oder dergleichen verwendet werden. Zudem kann ein Siliziumnitridfilm als Passivierungsfilm angeordnet werden. Ein dielektrischer Film aus Hafniumoxid oder dergleichen kann als Antireflexionsfilm angeordnet werden.
  • Eine lichtundurchlässige Schicht 81 kann über der Isolierschicht 80 ausgebildet werden. Die lichtundurchlässige Schicht 81 weist eine Funktion zum Verhindern einer Farbmischung von Licht auf, das einen darüber liegenden Farbfilter passiert. Für die lichtundurchlässige Schicht 81 kann eine Metallschicht aus Aluminium, Wolfram oder dergleichen verwendet werden. Alternativ können die Metallschicht und ein dielektrischer Film, der als Antireflexionsfilm dient, übereinander angeordnet werden.
  • Eine organische Harzschicht 82 kann als Planarisierungsfilm über der Isolierschicht 80 und der lichtundurchlässigen Schicht 81 bereitgestellt werden. Ferner werden Farbfilter 83 (Farbfilter 83a, 83b und 83c) für die jeweiligen Pixel ausgebildet. Beispielsweise werden den Farbfiltern 83a, 83b und 83c die Farben, R (Rot), G (Grün), B (Blau), Y (Gelb), C (Cyan), M (Magenta) und dergleichen, zugeteilt, so dass ein Farbbild erhalten werden kann.
  • Über den Farbfiltern 83 kann eine Isolierschicht 86 mit Durchlässigkeit für sichtbares Licht oder dergleichen bereitgestellt werden.
  • Wie in 13(B) kann eine optische Umwandlungsschicht 85 anstelle der Farbfilter 83 verwendet werden. Bei einer derartigen Struktur können bei der Abbildungsvorrichtung Bilder in verschiedenen Wellenlängenbereichen erhalten werden.
  • Wenn beispielsweise ein Filter, der Licht mit einer Wellenlänge von kürzer als oder gleich derjenigen von sichtbarem Licht blockiert, als optische Umwandlungsschicht 85 verwendet wird, kann eine Infrarot-Abbildungsvorrichtung erhalten werden. Wenn ein Filter, der Licht mit einer Wellenlänge von kürzer als oder gleich derjenigen von Nah-Infrarotlicht blockiert, als optische Umwandlungsschicht 85 verwendet wird, kann eine Ferninfrarot-Abbildungsvorrichtung erhalten werden. Wenn ein Filter, der Licht mit einer Wellenlänge von länger als oder gleich derjenigen von sichtbarem Licht blockiert, als optische Umwandlungsschicht 85 verwendet wird, kann eine Ultraviolett-Abbildungsvorrichtung erhalten werden. Ein Farbfilter für sichtbares Licht und ein Filter für Infrarotlicht oder UV-Licht können kombiniert werden.
  • Wenn ein Szintillator als optische Umwandlungsschicht 85 verwendet wird, kann eine Abbildungsvorrichtung erhalten werden, die ein Bild, das die Intensität einer Strahlung visualisiert, aufnimmt und für eine Röntgenstrahl-Abbildungsvorrichtung oder dergleichen verwendet wird. Strahlungen, wie z. B. Röntgenstrahlen, die ein Objekt passieren, um in einen Szintillator einzufallen, werden dank einer Photolumineszenz in Licht (Fluoreszenz), wie z. B. sichtbares Licht oder ultraviolettes Licht, umgewandelt. Dann erfasst das photoelektrische Umwandlungselement 101 das Licht, um Bilddaten zu erhalten. Außerdem kann die Abbildungsvorrichtung mit der vorstehenden Struktur in einem Strahlungsdetektor oder dergleichen verwendet werden.
  • Ein Szintillator enthält eine Substanz, die dann, wenn sie mit einer Strahlung, wie z. B. Röntgenstrahlen oder Gammastrahlen, bestrahlt wird, die Energie der Strahlung absorbiert, um sichtbares Licht oder ultraviolettes Licht zu emittieren. Beispielsweise ist es möglich, ein Harz oder eine Keramik zu verwenden, in dem/der ein beliebiges von Gd2O2S:Tb, Gd2O2S:Pr, Gd2O2S:Eu, BaFCI:Eu, Nal, Csl, CaF2, BaF2, CeF3, LiF, Lil und ZnO dispergiert ist.
  • Bei dem photoelektrischen Umwandlungselement 101, das ein auf Selen basierendes Material enthält, kann eine Strahlung, wie z. B. Röntgenstrahlen, direkt in eine Ladung umgewandelt werden, so dass ein Szintillator nicht benötigt wird.
  • Wie in 13(C) dargestellt, kann ein Mikrolinsenarray 84 über dem Farbfilter 83 bereitgestellt werden. Licht, das Linsen des Mikrolinsenarrays 84 passiert, passiert den Farbfilter 83, der direkt unter dem Mikrolinsenarray 84 platziert ist, und wird dann dem photoelektrischen Umwandlungselement 101 zugeführt. Das Mikrolinsenarray 84 kann über der photoelektrischen Umwandlungsschicht 85 in 13(B) bereitgestellt werden.
  • <Strukturbeispiele eines Packages und eines Moduls>
  • Nachstehend werden Beispiele für ein Package und ein Kameramodul beschrieben, die jeweils einen Bildsensorchip beinhalten. Für den Bildsensorchip kann die vorstehende Struktur der Abbildungsvorrichtung verwendet werden.
  • 14(A1) ist eine perspektivische Außenansicht, die die Seite der oberen Oberfläche eines Packages zeigt, das einen Bildsensorchip beinhaltet. Das Package beinhaltet ein Package-Substrat 410, an dem ein Bildsensorchip 450 befestigt wird, ein Deckglas 420, einen Klebstoff 430 zum Binden des Package-Substrats 410 und des Deckglases 420 aneinander und dergleichen.
  • 14(A2) ist eine perspektivische Außenansicht, die die Seite der unteren Oberfläche des Packages zeigt. An der unteren Oberfläche des Packages wird ein Ball-Grid-Array (BGA) ausgebildet, das Lotkugeln als Bumps 440 beinhaltet. Ohne auf das BGA beschränkt zu werden, kann alternativ ein Land-Grid-Array (LGA), ein Pin-Grid-Array (PGA) oder dergleichen zum Einsatz kommen.
  • 14(A3) ist eine perspektivische Ansicht des Packages, in dem das Deckglas 420 und der Klebstoff 430 teilweise dargestellt werden. Elektrodenpads 460 werden über dem Package-Substrat 410 ausgebildet, und die Elektrodenpads 460 sind über Durchgangslöcher elektrisch mit den Bumps 440 verbunden. Die Elektrodenpads 460 sind über Leitungen 470 elektrisch mit dem Bildsensorchip 450 verbunden.
  • 14(B1) ist eine perspektivische Außenansicht, die die Seite der oberen Oberfläche eines Kameramoduls zeigt, in dem ein Bildsensorchip an einem Package mit einer Built-in-Linse montiert ist. Das Kameramodul beinhaltet ein Package-Substrat 411, an dem ein Bildsensorchip 451 befestigt wird, eine Linsenabdeckung 421, eine Linse 435 und dergleichen. Des Weiteren ist ein IC-Chip 490 mit Funktionen einer Treiberschaltung, einer Signalumwandlungsschaltung und dergleichen einer Abbildungsvorrichtung zwischen dem Package-Substrat 411 und dem Bildsensorchip 451 bereitgestellt. Somit wird ein System-in-Package (SiP) ausgebildet.
  • 14(B2) ist eine perspektivische Außenansicht, die die Seite der unteren Oberfläche des Kameramoduls zeigt. An der unteren Oberfläche und den Seitenflächen des Package-Substrats 411 werden Montagestege 441 bereitgestellt; diese Struktur kann als Quad-Flat-No-Lead-Package (QFN) bezeichnet werden. Diese Struktur ist nur ein Beispiel, und ein Quad-Flat-Package (QFP), das vorstehende BGA oder dergleichen kann zum Einsatz kommen.
  • 14(B3) ist eine perspektivische Ansicht des Moduls, in dem die Linsenabdeckung 421 und die Linse 435 teilweise dargestellt werden. Die Stege 441 sind elektrisch mit Elektrodenpads 461 verbunden, und die Elektrodenpads 461 sind über Leitungen 471 elektrisch mit dem Bildsensorchip 451 oder dem IC-Chip 490 verbunden.
  • Der Bildsensorchip, der in dem Package mit der vorstehenden Struktur platziert ist, kann leicht an einer Leiterplatte oder dergleichen montiert werden, wodurch er in verschiedenen Halbleitervorrichtungen und elektronischen Geräten eingebaut werden kann.
  • Die Struktur und das Verfahren, die bei dieser Ausführungsform beschrieben worden sind, können in einer geeigneten Kombination mit einer/einem beliebigen der bei den anderen Ausführungsformen beschriebenen Strukturen und Verfahren implementiert werden.
  • (Ausführungsform 3)
  • Beispiele für ein elektronisches Gerät, das die Abbildungsvorrichtung einer Ausführungsform der vorliegenden Erfindung verwenden kann, umfassen Anzeigevorrichtungen, Personal Computer, Bildspeichervorrichtungen oder Bildwiedergabevorrichtungen, welche mit Aufzeichnungsmedien versehen sind, Mobiltelefone, Spielkonsolen (darunter auch tragbare Spielkonsolen), tragbare Datenendgeräte, E-Book-Lesegeräte, Kameras, wie z. B. Videokameras und digitale Fotokameras, Videobrillen (am Kopf getragene Anzeigen bzw. Head-Mounted-Displays), Navigationssysteme, Audio-Wiedergabevorrichtungen (z. B. Car-Audio-Players und digitale Audio-Players), Kopiergeräte, Faxgeräte, Drucker, Multifunktionsdrucker, Geldautomaten (ATM) und Verkaufsautomaten. 15 stellt spezifische Beispiele für diese elektronischen Geräte dar.
  • 15(A) stellt eine Überwachungskamera dar, die eine Trägerbasis 951, eine Kameraeinheit 952, eine Schutzabdeckung 953 und dergleichen beinhaltet. Die Kameraeinheit 952 beinhaltet einen Drehmechanismus oder dergleichen und kann daher, wenn sie an der Decke platziert ist, Bilder in allen Richtungen aufnehmen. Die Abbildungsvorrichtung einer Ausführungsform der vorliegenden Erfindung kann als Bauelement zum Erhalten eines Bildes in der Kameraeinheit enthalten sein. Es sei angemerkt, dass eine „Überwachungskamera“ eine gewöhnliche Bezeichnung ist und die Anwendungen nicht einschränkt. Beispielsweise kann eine Vorrichtung, die eine Funktion einer Überwachungskamera aufweist, auch als Kamera oder Videokamera bezeichnet werden.
  • 15(B) stellt eine Videokamera dar, die ein erstes Gehäuse 971, ein zweites Gehäuse 972, einen Anzeigeabschnitt 973, Bedientasten 974, eine Linse 975, ein Gelenk 976 und dergleichen beinhaltet. Die Bedientasten 974 und die Linse 975 sind bei dem ersten Gehäuse 971 bereitgestellt, und der Anzeigeabschnitt 973 ist bei dem zweiten Gehäuse 972 bereitgestellt. Die Abbildungsvorrichtung einer Ausführungsform der vorliegenden Erfindung kann als Bauelement zum Erhalten eines Bildes in der Videokamera enthalten sein.
  • 15(C) stellt eine Digitalkamera dar, die ein Gehäuse 961, einen Auslöseknopf 962, ein Mikrofon 963, einen Licht emittierenden Abschnitt 967, eine Linse 965 und dergleichen beinhaltet. Die Abbildungsvorrichtung einer Ausführungsform der vorliegenden Erfindung kann als Bauelement zum Erhalten eines Bildes in der Digitalkamera enthalten sein.
  • 15(D) stellt ein Informationsendgerät in Form einer Armbanduhr dar, das einen Anzeigeabschnitt 932, ein Gehäuse/Armband 933, eine Kamera 939 und dergleichen beinhaltet. Der Anzeigeabschnitt 932 beinhaltet einen Touchscreen zum Bedienen des Informationsendgeräts. Der Anzeigeabschnitt 932 und das Gehäuse/Armband 933 sind flexibel und können vorteilhaft am Körper getragen werden. Die Abbildungsvorrichtung einer Ausführungsform der vorliegenden Erfindung kann als Bauelement zum Erhalten eines Bildes in dem Informationsendgerät enthalten sein.
  • 15(E) stellt ein Beispiel für ein Mobiltelefon dar, das ein Gehäuse 981, einen Anzeigeabschnitt 982, einen Bedienknopf 983, einen externen Verbindungsanschluss 984, einen Lautsprecher 985, ein Mikrofon 986, eine Kamera 987 und dergleichen beinhaltet. Der Anzeigeabschnitt 982 des Mobiltelefons beinhaltet einen Berührungssensor. Bedienungen, wie z. B. Telefonieren und Texteingabe, können durch Berührung des Anzeigeabschnitts 982 mit einem Finger, einem Stift oder dergleichen durchgeführt werden. Die Abbildungsvorrichtung einer Ausführungsform der vorliegenden Erfindung kann als Bauelement zum Erhalten eines Bildes in dem Mobiltelefon enthalten sein.
  • 15(F) stellt ein tragbares Datenendgerät dar, das ein Gehäuse 911, einen Anzeigeabschnitt 912, eine Kamera 919 und dergleichen beinhaltet. Eine Touchscreen-Funktion des Anzeigeabschnitts 912 ermöglicht eine Eingabe und Ausgabe von Informationen. Die Abbildungsvorrichtung einer Ausführungsform der vorliegenden Erfindung kann als Bauelement zum Erhalten eines Bildes in dem tragbaren Datenendgerät enthalten sein.
  • Diese Ausführungsform kann gegebenenfalls mit einer Beschreibung der anderen Ausführungsformen kombiniert werden.
  • In dieser Beschreibung und dergleichen können ein Anzeigeelement, eine Anzeigevorrichtung, die eine Vorrichtung mit einem Anzeigeelement ist, ein lichtemittierendes Element und eine lichtemittierende Vorrichtung, die eine Vorrichtung mit einem lichtemittierenden Element ist, verschiedene Modi verwenden oder verschiedene Elemente beinhalten. Das Anzeigeelement, die Anzeigevorrichtung, das Licht emittierende Element oder die Licht emittierende Vorrichtung beinhaltet beispielsweise mindestens eines von einem Elektrolumineszenz- (EL-) Element (einem EL-Element, das organische und anorganische Materialien enthält, einem organischen EL-Element oder einem anorganischen EL-Element), einem LED-Chip (einem Chip mit weißer LED, einem Chip mit roter LED, einem Chip mit grüner LED, einem Chip mit blauer LED oder dergleichen), einem Transistor (einem Transistor, der in Abhängigkeit von Strom Licht emittiert), einem Plasmabildschirm (plasma display panel, PDP) einem Elektronen-Emitter, einem Anzeigeelement mit einer Kohlenstoffnanoröhre, einem Flüssigkristallelement, elektronischer Tinte, einem Elektrobenetzungselement, einem elektrophoretischen Element, einem Anzeigeelement mittels eines mikroelektromechanischen Systems (MEMS) (wie z. B. einem Grating Light Valve (GLV), einer digitalen Mikrospiegelvorrichtung (digital micromirror device: DMD), einem Digital Micro Shutter (DMS), MIRASOL (eingetragenes Warenzeichen), einem Element für interferometrische Modulation (IMOD: interferometic modulation), einem MEMS-Shutter-Anzeigeelement, einem MEMS-Anzeigeelement vom optischen Interferenztyp oder einer piezoelektrischen Keramikanzeige), Quantenpunkten und dergleichen. Abgesehen von den obigen Elementen kann das Anzeigeelement, die Anzeigevorrichtung, das Licht emittierende Element oder die Licht emittierende Vorrichtung ein Anzeigemedium beinhalten, deren Kontrast, Leuchtdichte, Reflexionsgrad, Durchlässigkeit oder dergleichen durch einen elektrischen oder magnetischen Effekt verändert wird. Es sei angemerkt, dass Beispiele für Anzeigevorrichtungen mit EL-Elementen eine EL-Anzeige umfassen. Beispiele für eine Anzeigevorrichtung, die einen Elektronen-Emitter beinhaltet, umfassen einen Feldemissionsbildschirm (FED: field emission display) und einen SED-Flachbildschirm (SED: Surface-conduction Electron-emitter Display, oberflächenleitenden Elektronen-Emitter-Bildschirm). Beispiele für eine Anzeigevorrichtung, die ein Flüssigkristallelement beinhaltet, umfassen eine Flüssigkristallanzeige (z. B. eine transmissive Flüssigkristallanzeige, eine transflektive Flüssigkristallanzeige, eine reflektierende Flüssigkristallanzeige, eine Direktsicht-Flüssigkristallanzeige oder eine Projektionsflüssigkristallanzeige). Beispiele für eine Anzeigevorrichtung, die elektronische Tinte, Electronic Liquid Powder (eingetragenes Warenzeichen) oder elektrophoretische Elemente beinhaltet, umfassen elektronisches Papier. Beispiele für Anzeigevorrichtungen, die Quantenpunkte in jedem Pixel enthalten, umfassen ein Quantenpunkt-Display. Es sei angemerkt, dass Quantenpunkte nicht als Anzeigeelemente, sondern als Teil einer Hintergrundbeleuchtung bereitgestellt werden können. Die Verwendung von Quantenpunkten ermöglicht eine Anzeige mit hoher Farbreinheit. Es sei angemerkt, dass in dem Fall, in dem eine transflektive Flüssigkristallanzeige oder eine reflektierende Flüssigkristallanzeige bereitgestellt wird, einige oder alle Pixelelektroden als reflektierende Elektroden dienen. Beispielsweise enthalten einige oder alle Pixelelektroden Aluminium, Silber oder dergleichen. In diesem Fall kann eine Speicherschaltung, wie z. B. ein SRAM, unter den reflektierenden Elektroden angeordnet sein, was zu einem niedrigeren Stromverbrauch führt. Es sei angemerkt, dass im Falle der Verwendung eines LED-Chips Graphen oder Graphit unter einer Elektrode oder einem Nitridhalbleiter des LED-Chips bereitgestellt werden kann. Graphen oder Graphit kann ein mehrschichtiger Film sein, bei dem eine Vielzahl von Schichten übereinander angeordnet ist. Wie vorstehend beschrieben, kann durch Bereitstellen von Graphen oder Graphit ein Nitridhalbleiterfilm, wie z. B. eine Kristalle aufweisende GaN-Halbleiterschicht vom n-Typ, darüber leicht ausgebildet werden. Des Weiteren kann darüber eine Kristalle aufweisende GaN-Halbleiterschicht vom p-Typ oder dergleichen bereitgestellt werden; auf diese Weise kann der LED-Chip ausgebildet werden. Es sei angemerkt, dass eine AIN-Schicht zwischen der Kristalle aufweisenden GaN-Halbleiterschicht vom n-Typ und Graphen oder Graphit bereitgestellt werden kann. Es sei angemerkt, dass die GaN-Halbleiterschichten, die in dem LED-Chip enthalten sind, durch MOCVD ausgebildet werden können. Es sei angemerkt, dass die GaN-Halbleiterschichten, die in dem LED-Chip enthalten sind, auch durch ein Sputterverfahren ausgebildet werden können, wenn das Graphen bereitgestellt ist. Bei einem Anzeigeelement mit MEMS (mikroelektromechanischem System) kann ein Trocknungsmittel in einem Raum bereitgestellt werden, in dem ein Anzeigeelement abgedichtet wird (beispielsweise zwischen einem Elementsubstrat, über dem das Anzeigeelement bereitgestellt ist, und einem Gegensubstrat, das dem Elementsubstrat entgegengesetzt ist). Durch Bereitstellen eines Trocknungsmittels kann verhindert werden, dass sich MEMS und dergleichen nur schwer bewegen lassen oder aufgrund von Feuchtigkeit oder dergleichen leicht verschlechtern.
  • Diese Ausführungsform kann gegebenenfalls mit einer beliebigen der anderen Ausführungsformen in dieser Beschreibung kombiniert werden.
  • (Anmerkungen zur Erläuterung dieser Beschreibung und dergleichen)
  • Im Folgenden werden Anmerkungen zur Beschreibung der Strukturen der vorstehenden Ausführungsformen angeführt.
  • <Anmerkungen zu einer Ausführungsform der bei den Ausführungsformen beschriebenen vorliegenden Erfindung>
  • Eine Ausführungsform der vorliegenden Erfindung kann konstruiert werden, indem die Struktur, die bei einer Ausführungsform beschrieben wird, mit einer beliebigen der Strukturen kombiniert wird, die bei den anderen Ausführungsformen beschrieben werden. Zudem können in dem Fall, in dem mehrere Strukturbeispiele bei einer Ausführungsform beschrieben werden, einige der Strukturbeispiele angemessen miteinander kombiniert werden.
  • Es sei angemerkt, dass ein Inhalt (oder ein Teil davon), der bei einer Ausführungsform beschrieben wird, auf einen anderen Inhalt (oder einen Teil davon), der bei der Ausführungsform beschrieben wird, und/oder einen Inhalt (oder einen Teil davon), der bei einer anderen Ausführungsform oder sonstigen Ausführungsformen beschrieben wird, angewendet, damit kombiniert oder dadurch ersetzt werden kann.
  • Es sei angemerkt, dass sich bei jeder Ausführungsform ein Inhalt, der bei der Ausführungsform beschrieben wird, auf einen Inhalt, der unter Bezugnahme auf verschiedene Schemata beschrieben wird, oder auf einen Inhalt bezieht, der mit dem in dieser Beschreibung offenbarten Text beschrieben wird.
  • Es sei angemerkt, dass, indem ein Schema (oder ein Teil davon), das bei einer Ausführungsform beschrieben wird, mit einem anderen Teil des Schemas, einem anderen Schema (oder einem Teil davon), das bei der Ausführungsform beschrieben wird, und/oder einem Schema (oder einem Teil davon), das bei einer anderen Ausführungsform oder sonstigen Ausführungsformen beschrieben wird, kombiniert wird, viel mehr Schemata gebildet werden können.
  • <Anmerkungen zu den Ordnungszahlen>
  • In dieser Beschreibung und dergleichen werden Ordnungszahlen, wie z. B. „erstes“, „zweites“ und „drittes“, verwendet, um eine Verwechslung zwischen Komponenten zu vermeiden. Daher schränken diese Begriffe die Anzahl oder Reihenfolge der Komponenten nicht ein. In dieser Beschreibung und dergleichen kann beispielsweise eine „erste“ Komponente einer Ausführungsform als „zweite“ Komponente bei einer anderen Ausführungsform oder in einem Patentanspruch bezeichnet werden. Außerdem kann in dieser Beschreibung und dergleichen beispielsweise eine „erste“ Komponente einer Ausführungsform bei einer anderen Ausführungsform oder in einem Patentanspruch weggelassen werden.
  • <Anmerkungen zur Beschreibung der Zeichnungen>
  • Ausführungsformen werden unter Bezugnahme auf Zeichnungen beschrieben. Jedoch können die Ausführungsformen in verschiedenen Arten implementiert werden. Für den Fachmann ist leicht ersichtlich, dass Modi und Details auf verschiedene Weise verändert werden können, ohne dabei vom Gedanken und Schutzbereich der vorliegenden Erfindung abzuweichen. Deshalb sollte die vorliegende Erfindung nicht als auf die Beschreibung der Ausführungsformen beschränkt angesehen werden. Es sei angemerkt, dass bei den Strukturen der Ausführungsformen der Erfindung gleiche Abschnitte oder Abschnitte mit ähnlichen Funktionen in unterschiedlichen Zeichnungen durch die gleichen Bezugszeichen gekennzeichnet werden, und die Beschreibung dieser Abschnitte wird nicht wiederholt.
  • In dieser Beschreibung und dergleichen werden Begriffe zur Beschreibung der Anordnung, wie z. B. „über“ und „unter“, der Einfachheit halber verwendet, um die Positionsbeziehung zwischen Komponenten unter Bezugnahme auf Zeichnungen zu beschreiben. Die Positionsbeziehung zwischen Komponenten wird nach Bedarf in Abhängigkeit von der Richtung verändert, in der eine jeweilige Komponente beschrieben wird. Deshalb sind Begriffe zur Beschreibung der Anordnung nicht auf diejenigen, die in dieser Beschreibung verwendet werden, beschränkt und können je nach Situation angemessen durch andere Begriffen ersetzt werden.
  • Der Begriff „über“ oder „unter“ bedeutet nicht unbedingt, dass eine Komponente direkt über oder direkt unter und in direktem Kontakt mit einer anderen Komponente platziert ist. Beispielweise bedeutet der Ausdruck „eine Elektrode B über einer Isolierschicht A“ nicht unbedingt, dass die Elektrode B über und in direktem Kontakt mit der Isolierschicht A ausgebildet ist, und kann den Fall umfassen, in dem eine weitere Komponente zwischen der Isolierschicht A und der Elektrode B bereitgestellt ist.
  • In den Zeichnungen wird die Größe, die Dicke einer Schicht oder der Bereich der einfachen Beschreibung halber beliebig bestimmt. Deshalb ist das Größenverhältnis nicht notwendigerweise auf dasjenige beschränkt, das in den Zeichnungen dargestellt ist. Es sei angemerkt, dass die Zeichnungen der Klarheit halber schematisch dargestellt sind, und die Formen oder die Werte sind nicht auf diejenigen beschränkt, die in den Zeichnungen dargestellt sind. Beispielsweise können Schwankungen eines Signals, einer Spannung oder eines Stroms aufgrund eines Rauschens oder eines Zeitunterschiedes enthalten sein.
  • In einer Zeichnung, wie z. B. einer perspektivischen Ansicht, könnten einige Komponenten der Klarheit der Zeichnung halber nicht dargestellt sein.
  • In den Zeichnungen werden in einigen Fällen gleiche Komponenten, Komponenten mit ähnlichen Funktionen, Komponenten, die aus dem gleichen Material ausgebildet werden, oder Komponenten, die gleichzeitig ausgebildet werden, oder dergleichen durch die gleichen Bezugszeichen gekennzeichnet, und ihre Beschreibung wird unter Umständen nicht wiederholt.
  • <Anmerkungen zu Ausdrücken, die anders ausgedrückt oder umformuliert werden können>
  • In dieser Beschreibung und dergleichen werden bei einer Beschreibung der Verbindungsbeziehung eines Transistors die Begriffe „ein Anschluss (bzw. eine erste Elektrode oder ein erster Anschluss) von Source und Drain“ und „der andere Anschluss (bzw. eine zweite Elektrode oder ein zweiter Anschluss) von Source und Drain“ verwendet. Das liegt daran, dass eine Source und ein Drain eines Transistors je nach der Struktur, den Betriebsbedingungen oder dergleichen des Transistors gegeneinander austauschbar sind. Es sei angemerkt, dass die Source oder der Drain des Transistors je nach Situation angemessen auch als Source- (oder Drain-) Anschluss, Source- (oder Drain-) Elektrode oder dergleichen bezeichnet werden kann. In dieser Beschreibung und dergleichen können zwei Anschlüsse, mit Ausnahme eines Gates, als erster Anschluss und zweiter Anschluss oder als dritter Anschluss und vierter Anschluss bezeichnet werden. In dieser Beschreibung und dergleichen können in dem Fall, in dem ein Transistor zwei oder mehr Gates aufweist (eine derartige Struktur wird in einigen Fällen als Doppel-Gate-Struktur bezeichnet), diese Gates als erstes Gate und zweites Gate oder als Vordergate und Rückgate bezeichnet werden. Im Besonderen kann der Begriff „Vordergate“ durch den einfachen Begriff „Gate“ ersetzt werden. Der Begriff „Rückgate“ kann durch den einfachen Begriff „Gate“ ersetzt werden. Es sei angemerkt, dass sich ein „unteres Gate“ auf einen Anschluss bezieht, der beim Herstellen eines Transistors vor einem Kanalbildungsbereich ausgebildet wird und dass sich ein „oberes Gate“ auf einen Anschluss bezieht, der beim Herstellen eines Transistors nach einem Kanalbildungsbereich ausgebildet wird.
  • Ein Transistor beinhaltet drei Anschlüsse, die als Gate, Source und Drain bezeichnet werden. Es handelt sich bei einem Gate um einen Anschluss, der den Leitungszustand eines Transistors steuert. In Abhängigkeit von dem Typ des Kanals des Transistors oder den Pegeln der Potentiale, die den Anschlüssen zugeführt werden, dient ein Anschluss (ein Eingangsanschluss oder ein Ausgangsanschluss) als Source und dient der andere Anschluss als Drain. Deshalb sind die Begriffe „Source“ und „Drain“ in dieser Beschreibung und dergleichen gegeneinander austauschbar.
  • In dieser Patentbeschreibung und dergleichen schränkt der Begriff „Elektrode“ oder „Leitung“ die Funktion einer Komponente nicht ein. Beispielsweise wird in einigen Fällen eine „Elektrode“ als Teil einer „Leitung“ verwendet und umgekehrt. Darüber hinaus kann mit dem Begriff „Elektrode“ oder „Leitung“ auch eine Kombination aus einer Vielzahl von „Elektroden“ oder „Leitungen“ gemeint sein, die in integrierter Weise ausgebildet sind.
  • In dieser Beschreibung und dergleichen können „Spannung“ und „Potential“ gegeneinander ausgetauscht werden. Der Begriff „Spannung“ bezieht sich auf eine Potentialdifferenz von einem Bezugspotential. Wenn beispielsweise das Bezugspotential ein Erdpotential ist, kann „Spannung“ durch „Potential“ ersetzt werden. Das Erdpotential bedeutet nicht notwendigerweise 0 V. Es sei angemerkt, dass es sich bei einem „Potential“ um einen relativen Wert handelt, und ein Potential, das Leitungen oder dergleichen zugeführt wird, kann in Abhängigkeit von dem Bezugspotential verändert werden.
  • In dieser Beschreibung und dergleichen können die Begriffe „Film“, „Schicht“ und dergleichen je nach Umständen oder Situation gegeneinander ausgetauscht werden. Beispielsweise kann der Begriff „leitende Schicht“ in einigen Fällen durch den Begriff „leitender Film“ ersetzt werden. In einigen Fällen kann auch der Begriff „Isolierfilm“ durch den Begriff „Isolierschicht“ ersetzt werden. Alternativ kann je nach Umständen oder Situation anstatt eines Begriffs, der „Film“ oder „Schicht“ umfasst, ein anderer Begriff verwendet werden. Beispielsweise kann der Begriff „leitende Schicht“ oder „leitender Film“ in einigen Fällen durch den Begriff „Leiter“ ersetzt werden. Beispielsweise kann der Begriff „Isolierschicht“ oder „Isolierfilm“ in einigen Fällen durch den Begriff „Isolator“ ersetzt werden.
  • In dieser Beschreibung und dergleichen können die Begriffe „Leitung“, „Signalleitung“, „Stromversorgungsleitung“ und dergleichen je nach Umständen oder Situation gegeneinander ausgetauscht werden. Beispielsweise kann der Begriff „Leitung“ in einigen Fällen durch den Begriff „Signalleitung“ oder „Stromversorgungsleitung“ ersetzt werden. Der Begriff „Signalleitung“, „Stromversorgungsleitung“ oder dergleichen kann in einigen Fällen durch den Begriff „Leitung“ ersetzt werden. Der Begriff „Stromversorgungsleitung“ oder dergleichen kann in einigen Fällen durch den Begriff „Signalleitung“ oder dergleichen ersetzt werden und umgekehrt. Der Begriff „Potential“, das einer Leitung zugeführt wird, kann je nach Umständen oder Situation durch den Begriff „Signal“ oder dergleichen ersetzt werden und umgekehrt.
  • <Anmerkungen zu Definitionen der Begriffe>
  • Im Folgenden werden Definitionen der Begriffe angeführt, die bei den vorstehenden Ausführungsformen erwähnt worden sind.
  • <<Verunreinigung in einem Halbleiter>>
  • Verunreinigungen in einem Halbleiter beziehen sich beispielsweise auf Elemente, die sich von den Hauptbestandteilen einer Halbleiterschicht unterscheiden. Zum Beispiel handelt es sich bei einem Element, dessen Konzentration niedriger als 0,1 Atom-% ist, um eine Verunreinigung. Wenn eine Verunreinigung enthalten ist, kann beispielsweise die Zustandsdichte (DOS: density of states) in einem Halbleiter gebildet werden, die Ladungsträgerbeweglichkeit kann reduziert werden, oder die Kristallinität kann verringert werden. In dem Fall, in dem es sich bei dem Halbleiter um einen Oxidhalbleiter handelt, umfassen Beispiele für eine Verunreinigung, die die Eigenschaften des Halbleiters verändert, die Elemente der Gruppe 1, die Elemente der Gruppe 2, die Elemente der Gruppe 13, die Elemente der Gruppe 14, die Elemente der Gruppe 15 und Übergangsmetalle, die sich von den Hauptbestandteilen des Halbleiters unterscheiden, insbesondere Wasserstoff (darunter auch derjenige, der im Wasser enthalten ist), Lithium, Natrium, Silizium, Bor, Phosphor, Kohlenstoff, Stickstoff und dergleichen. Im Falle eines Oxidhalbleiters kann eine Sauerstofffehlstelle durch Eindringen einer Verunreinigung, wie z. B. Wasserstoff, gebildet werden. In dem Fall, in dem es sich bei dem Halbleiter um eine Siliziumschicht handelt, umfassen Beispiele für eine Verunreinigung, die die Eigenschaften des Halbleiters verändert, Sauerstoff, die Elemente der Gruppe 1 außer Wasserstoff, die Elemente der Gruppe 2, die Elemente der Gruppe 13 und die Elemente der Gruppe 15.
  • «Transistor»
  • In dieser Beschreibung handelt es sich bei einem Transistor um ein Element, das mindestens drei Anschlüsse aufweist: ein Gate, einen Drain und eine Source. Der Transistor weist einen Kanalbildungsbereich zwischen dem Drain (einem Drain-Anschluss, einem Drain-Bereich oder einer Drain-Elektrode) und der Source (einem Source-Anschluss, einem Source-Bereich oder einer Source-Elektrode) auf. Wenn eine Spannung, die höher ist als die Schwellenspannung, zwischen dem Gate und der Source angelegt wird, wird in dem Kanalbildungsbereich Kanal gebildet, so dass ein Strom durch den Kanalbildungsbereich fließen kann.
  • Des Weiteren können dann, wenn beispielsweise Transistoren mit unterschiedlichen Polaritäten verwendet werden oder die Stromflussrichtung im Schaltungsbetrieb geändert wird, Funktionen einer Source und eines Drains miteinander vertauscht werden. Deshalb können die Begriffe „Source“ und „Drain“ in dieser Beschreibung und dergleichen gegeneinander ausgetauscht werden.
  • <<Schalter>>
  • In dieser Beschreibung und dergleichen ist ein Schalter leitend oder nicht leitend (wird ein- oder ausgeschaltet), um zu bestimmen, ob ein Strom dort hindurch fließt oder nicht. Alternativ handelt sich bei einem Schalter um ein Element, das eine Funktion aufweist, einen Strompfad auszuwählen und zu ändern.
  • Beispielsweise kann ein elektrischer Schalter oder ein mechanischer Schalter verwendet werden. Das heißt, dass der Schalter, solange er einen Strom steuern kann, nicht auf ein bestimmtes Element beschränkt ist.
  • Als elektrischer Schalter kann ein Transistor (z. B. ein Bipolartransistor oder ein MOS-Transistor), eine Diode (z. B. eine PN-Diode, eine PIN-Diode, eine Schottky-Diode, eine Metall-Isolator-Metall- (MIM-) Diode, eine Metall-Isolator-Halbleiter- (metal-insulatorsemiconductor, MIS-) Diode oder ein als Diode geschalteter Transistor), eine Logikschaltung, bei der derartige Elemente kombiniert werden, oder dergleichen verwendet werden.
  • Wenn ein Transistor als Schalter verwendet wird, bezieht sich ein „Durchlasszustand“ des Transistors auf einen Zustand, in dem eine Source-Elektrode und eine Drain-Elektrode des Transistors elektrisch kurzgeschlossen sind. Des Weiteren bezieht sich ein „Sperrzustand“ des Transistors auf einen Zustand, in dem die Source-Elektrode und die Drain-Elektrode des Transistors elektrisch getrennt sind. Wenn der Transistor lediglich als Schalter arbeitet, gibt es keine besondere Beschränkung hinsichtlich der Polarität (des Leitfähigkeitstyps) des Transistors.
  • Ein Beispiel für einen mechanischen Schalter ist ein Schalter, der mittels einer Technologie des mikroelektromechanischen Systems (MEMS) ausgebildet wird, wie z. B. eine digitale Mikrospiegelvorrichtung (DMD: digital micromirror device). Ein derartiger Schalter beinhaltet eine Elektrode, die sich mechanisch bewegen lässt, und das Leiten oder Nicht-Leiten wird durch die Bewegung der Elektrode gesteuert.
  • <<Verbindung>>
  • In dieser Beschreibung und dergleichen kann der Ausdruck „X und Y sind verbunden“ bedeuten, dass X und Y elektrisch verbunden sind, dass X und Y funktionell verbunden sind und dass X und Y direkt verbunden sind. Folglich ist, ohne auf eine vorbestimmte Verbindungsbeziehung beschränkt zu sein, beispielsweise auch eine Verbindungsbeziehung möglich, die sich von der in einer Zeichnung oder einem Text gezeigten Verbindungsbeziehung unterscheidet.
  • Hier stellen X, Y und dergleichen jeweils einen Gegenstand (z. B. eine Vorrichtung, ein Element, eine Schaltung, eine Leitung, eine Elektrode, einen Anschluss, einen leitenden Film oder eine Schicht) dar.
  • In dem Fall, in dem beispielsweise X und Y elektrisch verbunden sind, kann/können ein oder mehrere Element/e, das/die eine elektrische Verbindung zwischen X und Y ermöglicht/ermöglichen (z. B. ein Schalter, ein Transistor, ein Kondensator, ein Induktor, ein Widerstand, eine Diode, ein Anzeigeelement, ein lichtemittierendes Element und/oder eine Last), zwischen X und Y angeschlossen sein. Ein Schalter wird derart gesteuert, dass er eingeschaltet oder ausgeschaltet ist. Das heißt, dass ein Schalter leitend oder nicht leitend ist (ein- oder ausgeschaltet wird), um zu bestimmen, ob ein Strom dort hindurch fließt oder nicht.
  • In dem Fall, in dem beispielsweise X und Y funktionell verbunden sind, kann/können eine oder mehrere Schaltung/en, die eine funktionale Verbindung zwischen X und Y ermöglicht/ermöglichen (z. B. eine Logikschaltung, wie z. B. ein Inverter, eine NAND-Schaltung oder eine NOR-Schaltung; eine Signalwandlerschaltung, wie z. B. eine D/A-Wandlerschaltung, eine A/D-Wandlerschaltung oder eine Gammakorrekturschaltung; eine Potentialpegel-Wandlerschaltung, wie z. B. eine Stromversorgungsschaltung (z. B. eine Aufwärtsschaltung und eine Abwärtsschaltung) oder eine Pegelverschiebungsschaltung zum Ändern des Potentialpegels eines Signals; eine Spannungsquelle; eine Stromquelle; ein Schaltstromkreis; eine Verstärkerschaltung, wie z. B. eine Schaltung, die die Signalamplitude, die Strommenge oder dergleichen erhöhen kann, ein Operationsverstärker, eine Differenzverstärkerschaltung, eine Source-Folgerschaltung oder eine Pufferschaltung; eine Signalerzeugungsschaltung; eine Speicherschaltung; und/oder eine Steuerschaltung), zwischen X und Y angeschlossen sein. Auch wenn beispielsweise eine weitere Schaltung zwischen X und Y liegt, sind X und Y funktionell verbunden, wenn ein aus X ausgegebenes Signal auf Y übertragen wird.
  • Es sei angemerkt, dass der explizite Ausdruck „X und Y sind elektrisch verbunden“ bedeuten kann, dass X und Y elektrisch verbunden sind (d. h., dass X und Y verbunden sind, wobei ein weiteres Element oder eine weitere Schaltung dazwischen positioniert ist), dass X und Y funktionell verbunden sind (d. h., dass X und Y funktionell verbunden sind, wobei eine weitere Schaltung dazwischen positioniert ist) und dass X und Y direkt verbunden sind (d. h., dass X und Y verbunden sind, wobei kein weiteres Element oder keine weitere Schaltung dazwischen positioniert ist). Das heißt, dass der explizite Ausdruck „X und Y sind elektrisch verbunden“ dem expliziten, einfachen Ausdruck „X und Y sind verbunden“ gleicht.
  • Beispielsweise kann jeder der folgenden Ausdrücke für den Fall, in dem eine Source (oder ein erster Anschluss oder dergleichen) eines Transistors über (oder nicht über) Z1 elektrisch mit X verbunden ist und ein Drain (oder ein zweiter Anschluss oder dergleichen) des Transistors über (oder nicht über) Z2 elektrisch mit Y verbunden ist, oder den Fall verwendet werden, in dem eine Source (oder ein erster Anschluss oder dergleichen) eines Transistors direkt mit einem Teil von Z1 verbunden ist und ein anderer Teil von Z1 direkt mit X verbunden ist, während ein Drain (oder ein zweiter Anschluss oder dergleichen) des Transistors direkt mit einem Teil von Z2 verbunden ist und ein anderer Teil von Z2 direkt mit Y verbunden ist.
  • Beispiele für die Ausdrücke umfassen „X, Y, eine Source (oder ein erster Anschluss oder dergleichen) eines Transistors und ein Drain (oder ein zweiter Anschluss oder dergleichen) des Transistors sind elektrisch miteinander verbunden, und X, die Source (oder der erste Anschluss oder dergleichen) des Transistors, der Drain (oder der zweite Anschluss oder dergleichen) des Transistors und Y sind in dieser Reihenfolge elektrisch miteinander verbunden“, „eine Source (oder ein erster Anschluss oder dergleichen) eines Transistors ist elektrisch mit X verbunden, ein Drain (oder ein zweiter Anschluss oder dergleichen) des Transistors ist elektrisch mit Y verbunden, und X, die Source (oder der erste Anschluss oder dergleichen) des Transistors, der Drain (oder der zweite Anschluss oder dergleichen) des Transistors und Y sind in dieser Reihenfolge elektrisch miteinander verbunden“ und „X ist über eine Source (oder einen ersten Anschluss oder dergleichen) und einen Drain (oder einen zweiten Anschluss oder dergleichen) eines Transistors elektrisch mit Y verbunden, und X, die Source (oder der erste Anschluss oder dergleichen) des Transistors, der Drain (oder der zweite Anschluss oder dergleichen) des Transistors und Y sind derart bereitgestellt, dass sie in dieser Reihenfolge verbunden sind“. Wenn die Reihenfolge der Verbindung in einer Schaltungskonfiguration durch einen Ausdruck, der den vorstehenden Beispielen ähnlich ist, definiert wird, kann man eine Source (oder einen ersten Anschluss oder dergleichen) und einen Drain (oder einen zweiten Anschluss oder dergleichen) eines Transistors voneinander unterscheiden, um den technischen Einflussbereich zu bestimmen. Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung nicht auf diese Ausdrücke beschränkt ist, die nur Beispiele sind. Hier stellen X, Y, Z1 und Z2 jeweils einen Gegenstand (z. B. eine Vorrichtung, ein Element, eine Schaltung, eine Leitung, eine Elektrode, einen Anschluss, einen leitenden Film und eine Schicht) dar.
  • Selbst wenn unabhängige Komponenten in einem Schaltplan elektrisch miteinander verbunden sind, weist eine Komponente in einigen Fällen Funktionen einer Vielzahl von Komponenten auf. Wenn zum Beispiel ein Teil einer Leitung auch als Elektrode dient, dient ein leitender Film als Leitung und als Elektrode. Folglich umfasst die Kategorie „elektrische Verbindung“ in dieser Beschreibung einen solchen Fall, in dem ein leitender Film Funktionen einer Vielzahl von Komponenten aufweist.
  • «Parallel und senkrecht»
  • In dieser Beschreibung bedeutet der Begriff „parallel“, dass der Winkel, der zwischen zwei geraden Linien gebildet ist, größer als oder gleich -10° und kleiner als oder gleich 10° ist, und umfasst daher auch den Fall, in dem der Winkel größer als oder gleich -5° und kleiner als oder gleich 5° ist. Des Weiteren bedeutet der Begriff „im Wesentlichen parallel“, dass der Winkel, der zwischen zwei geraden Linien gebildet ist, größer als oder gleich -30° und kleiner als oder gleich 30° ist. Des Weiteren bedeutet der Begriff „senkrecht“, dass der Winkel, der zwischen zwei geraden Linien gebildet ist, größer als oder gleich 80° und kleiner als oder gleich 100° ist, und umfasst daher auch den Fall, in dem der Winkel größer als oder gleich 85° und kleiner als oder gleich 95° ist. Des Weiteren bedeutet der Begriff „im Wesentlichen senkrecht“, dass der Winkel, der zwischen zwei geraden Linien gebildet ist, größer als oder gleich 60° und kleiner als oder gleich 120° ist.
  • Bezugszeichenliste
  • 10: Abbildungsvorrichtung, 11: Treiber, 12: Treiber, 13: Treiber, 31: leitende Schicht, 32: leitende Schicht, 33: leitende Schicht, 34: leitende Schicht, 35: Rückgate, 36: Bereich, 37: leitende Schicht, 40: Siliziumsubstrat, 41: Isolierschicht, 42: Isolierschicht, 43: Isolierschicht, 45: Halbleiterschicht, 46: Isolierschicht, 80: Isolierschicht, 81: lichtundurchlässige Schicht, 82: organische Harzschicht, 83: Farbfilter, 83a: Farbfilter, 83b: Farbfilter, 83c: Farbfilter, 84: Mikrolinsenarray, 85: optische Umwandlungsschicht, 86: Isolierschicht, 100: Pixel, 100a: Ausgangsanschluss, 100b: Ausgangsanschluss, 101: photoelektrisches Umwandlungselement, 102: Transistor, 103: Transistor, 104: Kondensator, 105: Transistor, 106: Transistor, 107: Transistor, 108: Transistor, 111: Leitung, 112: Leitung, 113a: Leitung, 113b: Leitung, 113c: Leitung, 113d: Leitung, 114: Leitung, 115: Leitung, 117: Leitung, 118: Leitung, 119: Leitung, 200: Pooling-Modul, 203: Schalter, 204: Schalter, 210: Pooling-Schaltung, 210a: Leitung, 211: Leitung, 211a: Leitung, 211b: Leitung, 212: arithmetische Schaltung, 212a: Transistor, 212b: Transistor, 212c: Transistor, 220: Vergleichsmodul, 221: Bestimmungsschaltung, 221a: Eingangsanschluss, 221b: Eingangsanschluss, 221c: Ausgangsanschluss, 223a: Transistor, 223b: Transistor, 224a: Eingangsanschluss, 224b: Ausgangsanschluss, 230: Vergleichsschaltung, 230a: Vergleichsschaltung, 230b: Vergleichsschaltung, 230c: Vergleichsschaltung, 231a: Eingangsanschluss, 231b: Eingangsanschluss, 231c: Ausgangsanschluss, 232: Leitung, 236: Transistor, 241: Transistor, 242: Transistor, 243: Transistor, 244: Transistor, 245: Transistor, 246: Transistor, 250: Analog-Digital-Wandlerschaltung, 251: Ausgabeschaltung, 410: Package-Substrat, 411: Package-Substrat, 420: Deckglas, 421: Linsenabdeckung, 430: Klebstoff, 435: Linse, 440: Bump, 441: Steg, 450: Bildsensorchip, 451: Bildsensorchip, 460: Elektrodenpad, 461: Elektrodenpad, 470: Leitung, 471: Leitung, 490: IC-Chip, 911: Gehäuse, 912: Anzeigeabschnitt, 919: Kamera, 932: Anzeigeabschnitt, 933: Gehäuse/Armband, 939: Kamera, 951: Trägerbasis, 952: Kameraeinheit, 953: Schutzabdeckung, 961: Gehäuse, 962: Auslöseknopf, 963: Mikrofon, 965: Linse, 967: Licht emittierender Abschnitt, 971: Gehäuse, 972: Gehäuse, 973: Anzeigeabschnitt, 974: Bedientaste, 975: Linse, 976: Gelenk, 981: Gehäuse, 982: Anzeigeabschnitt, 983: Bedienknopf, 984: Verbindungsanschluss, 985: Lautsprecher, 986: Mikrofon, 987: Kamera

Claims (8)

  1. Abbildungsvorrichtung, die umfasst: einen Pixelbereich; und eine erste Schaltung, wobei der Pixelbereich ein Pooling-Modul und eine Ausgabeschaltung umfasst; wobei das Pooling-Modul eine Vielzahl von Pooling-Schaltungen und ein Vergleichsmodul umfasst; wobei die Pooling-Schaltung eine Vielzahl von Pixeln und eine arithmetische Schaltung umfasst; wobei das Vergleichsmodul eine Vielzahl von Vergleichsschaltungen und eine Bestimmungsschaltung umfasst; wobei das Pixel eine Funktion zum Erhalten eines ersten Signals durch photoelektrische Umwandlung aufweist; wobei das Pixel eine Funktion zum Multiplizieren des ersten Signals mit einem gegebenen Multiplikator aufweist, um ein zweites Signal zu erzeugen; wobei die Pooling-Schaltung eine Funktion zum Addieren einer Vielzahl der zweiten Signale bei der arithmetischen Schaltung aufweist, um ein drittes Signal zu erzeugen; wobei das Vergleichsmodul eine Funktion aufweist, eine Vielzahl der dritten Signale zu vergleichen, das größte dritte Signal auszuwählen und es an die Bestimmungsschaltung auszugeben; wobei die Bestimmungsschaltung eine Funktion aufweist, das größte dritte Signal zu bestimmen und zu binarisieren, um ein viertes Signal zu erzeugen; wobei die erste Schaltung das Timing steuert, zu dem das vierte Signal an die Ausgabeschaltung ausgegeben wird; wobei das Pooling-Modul gemäß der Anzahl der Pixel eine Pooling-Verarbeitung durchführt; und wobei das Pooling-Modul das vierte Signal ausgibt, das durch die Pooling-Verarbeitung erzeugt wird.
  2. Abbildungsvorrichtung nach Anspruch 1, die ferner umfasst: eine zweite Schaltung; eine dritte Schaltung; eine erste Leitung; eine zweite Leitung; und eine dritte Leitung, wobei das Pixel einen ersten Ausgangsanschluss umfasst; wobei die arithmetische Schaltung einen ersten Transistor, einen zweiten Transistor und einen dritten Transistor umfasst; wobei die zweite Schaltung über die erste Leitung elektrisch mit der Vielzahl der Pixel, die sich in einer Zeilenrichtung erstrecken, verbunden ist; wobei die dritte Schaltung über die zweite Leitung elektrisch mit der Vielzahl der Pixel, die sich in einer Spaltenrichtung erstrecken, verbunden ist; wobei die dritte Leitung elektrisch mit einem Anschluss von Source und Drain des ersten Transistors, einem Anschluss von Source und Drain des zweiten Transistors und einem Anschluss von Source und Drain des dritten Transistors verbunden ist; wobei ein Gate des ersten Transistors elektrisch mit dem anderen Anschluss von Source und Drain des ersten Transistors, einem Gate des zweiten Transistors, einem Gate des dritten Transistors und dem ersten Ausgangsanschluss des Pixels der Pooling-Schaltung verbunden ist; wobei die dritte Schaltung eine Funktion zum Ausgeben eines Auswahlsignals an die zweite Leitung aufweist; wobei die zweite Schaltung eine Funktion zum Einstellen eines gegebenen Multiplikators für das Pixel über die erste Leitung aufweist; wobei der erste Transistor die gleiche Kanallänge wie der zweite Transistor und der dritte Transistor aufweist; wobei der zweite Transistor die gleiche Kanalbreite wie der erste Transistor aufweist und daher eine Funktion zum Ausgeben des dritten Signals aufweist, das durch Addieren der Vielzahl der zweiten Signale erhalten worden ist; und wobei der dritte Transistor eine Länge, die durch Dividieren der Kanalbreite des ersten Transistors durch die Anzahl der Pixel der Pooling-Schaltung erhalten wird, aufweist und daher eine Funktion zum Ausgeben eines fünften Signals mit einem Pegel, der durch Dividieren eines Pegels des dritten Signals durch die Anzahl der Pixel erhalten wird, aufweist.
  3. Abbildungsvorrichtung nach Anspruch 1, wobei das Vergleichsmodul umfasst: eine erste Vergleichsschaltung; eine zweite Vergleichsschaltung; und eine Stromspiegelschaltung, wobei die erste Vergleichsschaltung umfasst: einen vierten Transistor; einen fünften Transistor; einen sechsten Transistor; einen siebten Transistor; einen achten Transistor; und einen neunten Transistor; einen ersten Eingangsanschluss; einen zweiten Eingangsanschluss; einen zweiten Ausgangsanschluss; und eine vierte Leitung, wobei der zweite Ausgangsanschluss der ersten Vergleichsschaltung über die Stromspiegelschaltung elektrisch mit dem ersten Eingangsanschluss der zweiten Vergleichsschaltung verbunden ist; wobei der erste Eingangsanschluss elektrisch mit einem Anschluss von Source und Drain des fünften Transistors, einem Anschluss von Source und Drain des siebten Transistors, einem Gate des vierten Transistors, einem Gate des fünften Transistors und einem Gate des sechsten Transistors verbunden ist; wobei der zweite Eingangsanschluss elektrisch mit einem Anschluss von Source und Drain des achten Transistors, einem Anschluss von Source und Drain des sechsten Transistors, einem Gate des siebten Transistors, einem Gate des achten Transistors und einem Gate des neunten Transistors verbunden ist; wobei der zweite Ausgangsanschluss elektrisch mit einem Anschluss von Source und Drain des vierten Transistors und einem Anschluss von Source und Drain des neunten Transistors verbunden ist; wobei die vierten bis neunten Transistoren die gleiche Kanallänge aufweisen; wobei eine Kanalbreite des vierten Transistors vorzugsweise gleich einer Kanalbreite des fünften Transistors ist; wobei eine Kanalbreite des sechsten Transistors vorzugsweise das Doppelte der Kanalbreite des fünften Transistors ist; wobei die vierten bis sechsten Transistoren eine erste Stromspiegelschaltung bilden; wobei eine Kanalbreite des neunten Transistors vorzugsweise gleich einer Kanalbreite des achten Transistors ist; wobei eine Kanalbreite des siebten Transistors vorzugsweise das Doppelte der Kanalbreite des achten Transistors ist; wobei die siebten bis neunten Transistoren eine zweite Stromspiegelschaltung bilden; wobei dem ersten Eingangsanschluss der ersten Vergleichsschaltung ein sechstes Signal zugeführt wird; wobei dem zweiten Eingangsanschluss der ersten Vergleichsschaltung ein siebtes Signal zugeführt wird; wobei der zweite Ausgangsanschluss der ersten Vergleichsschaltung das höhere Signal des sechsten Signals und des siebten Signals als achtes Signal ausgibt; wobei dem ersten Eingangsanschluss der zweiten Vergleichsschaltung das achte Signal zugeführt wird; wobei dem zweiten Eingangsanschluss der zweiten Vergleichsschaltung ein neuntes Signal zugeführt wird; wobei der zweite Ausgangsanschluss der zweiten Vergleichsschaltung das höhere Signal des achten Signals und des neunten Signals als zehntes Signal an die Bestimmungsschaltung ausgibt; wobei die Bestimmungsschaltung eine Funktion aufweist, das zehnte Signal zu bestimmen und zu binarisieren, um das vierte Signal zu erzeugen; und wobei die erste Schaltung eine Funktion zum Steuern eines Timings, zu dem das vierte Signal an die Ausgabeschaltung ausgegeben wird, aufweist.
  4. Abbildungsvorrichtung nach Anspruch 1 oder 2, wobei die Vielzahl der Pixel in einer Matrix angeordnet ist, und wobei ein Bereich, der vor Licht abgeschirmt ist, zwischen benachbarten Pixeln liegt.
  5. Abbildungsvorrichtung nach Anspruch 1 oder 2, wobei das Pixel ferner umfasst: ein photoelektrisches Umwandlungselement; einen zehnten Transistor; einen elften Transistor; einen zwölften Transistor; einen dreizehnten Transistor; einen vierzehnten Transistor; und einen ersten Kondensator; wobei eine Elektrode des photoelektrischen Umwandlungselements elektrisch mit einem Anschluss von Source und Drain des zehnten Transistors verbunden ist; wobei der andere Anschluss von Source und Drain des zehnten Transistors elektrisch mit einem Anschluss von Source und Drain des elften Transistors verbunden ist; wobei der eine Anschluss von Source und Drain des elften Transistors elektrisch mit einem Gate des zwölften Transistors verbunden ist; wobei das Gate des zwölften Transistors elektrisch mit einer Elektrode des ersten Kondensators verbunden ist; wobei ein Anschluss von Source und Drain des zwölften Transistors elektrisch mit dem ersten Ausgangsanschluss verbunden ist; wobei die andere Elektrode des ersten Kondensators elektrisch mit einem Anschluss von Source und Drain des dreizehnten Transistors verbunden ist; wobei der andere Anschluss von Source und Drain des dreizehnten Transistors elektrisch mit der ersten Leitung verbunden ist; wobei ein Gate des dreizehnten Transistors elektrisch mit der zweiten Leitung verbunden ist; und wobei der zehnte Transistor und der zwölfte Transistor in dem Kanalbildungsbereich ein Metalloxid enthalten.
  6. Abbildungsvorrichtung nach Anspruch 5, wobei das Metalloxid In, Zn und M (M ist Al, Ti, Ga, Sn, Y, Zr, La, Ce, Nd oder Hf) enthält.
  7. Abbildungsvorrichtung nach Anspruch 5, wobei das photoelektrische Umwandlungselement Selen oder eine Verbindung enthält, die Selen enthält.
  8. Elektronisches Gerät, das die Abbildungsvorrichtung nach einem der Ansprüche 1 bis 3 und eine Anzeigevorrichtung umfasst.
DE112018003051.2T 2017-06-14 2018-06-05 Abbildungsvorrichtung und elektronisches Gerät Pending DE112018003051T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017116689 2017-06-14
JP2017-116689 2017-06-14
PCT/IB2018/053999 WO2018229594A1 (ja) 2017-06-14 2018-06-05 撮像装置、及び電子機器

Publications (1)

Publication Number Publication Date
DE112018003051T5 true DE112018003051T5 (de) 2020-02-27

Family

ID=64658616

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112018003051.2T Pending DE112018003051T5 (de) 2017-06-14 2018-06-05 Abbildungsvorrichtung und elektronisches Gerät

Country Status (6)

Country Link
US (3) US11388360B2 (de)
JP (4) JP7003126B2 (de)
KR (1) KR102522350B1 (de)
CN (2) CN110741630B (de)
DE (1) DE112018003051T5 (de)
WO (1) WO2018229594A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111344665B (zh) 2017-11-17 2024-04-26 株式会社半导体能源研究所 加法运算方法、半导体装置及电子设备
WO2020075031A1 (ja) 2018-10-11 2020-04-16 株式会社半導体エネルギー研究所 撮像装置および電子機器
US11476340B2 (en) * 2019-10-25 2022-10-18 Ohio State Innovation Foundation Dielectric heterojunction device
US11848389B2 (en) 2020-03-19 2023-12-19 Ohio State Innovation Foundation Low turn on and high breakdown voltage lateral diode
JPWO2021209868A1 (de) * 2020-04-17 2021-10-21
CN111669527B (zh) * 2020-07-01 2021-06-08 浙江大学 一种cmos图像传感器内的卷积运算电路
JPWO2022054742A1 (de) * 2020-09-14 2022-03-17
CN114497193A (zh) * 2021-12-29 2022-05-13 深圳大学 一种resfet器件及其制备方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02242488A (ja) 1989-03-16 1990-09-26 Masayoshi Umeno 画像処理装置
JP2000076436A (ja) * 1998-08-31 2000-03-14 Canon Inc 画像処理装置、方法及びコンピュータ読み取り可能な記憶媒体
US6665012B1 (en) 1998-09-22 2003-12-16 Pixim, Inc. Process-scalable high spatial resolution and low bit resolution CMOS area image sensor
JP4532915B2 (ja) 2004-01-29 2010-08-25 キヤノン株式会社 パターン認識用学習方法、パターン認識用学習装置、画像入力装置、コンピュータプログラム、及びコンピュータ読み取り可能な記録媒体
KR101197084B1 (ko) * 2004-05-21 2012-11-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
FR2918746B1 (fr) * 2007-07-13 2009-10-09 Commissariat Energie Atomique Capteur electronique a regulation thermique integree
JP2009064162A (ja) 2007-09-05 2009-03-26 Fuji Heavy Ind Ltd 画像認識システム
US8929601B2 (en) 2007-12-05 2015-01-06 John Caulfield Imaging detecting with automated sensing of an object or characteristic of that object
JP5250474B2 (ja) 2009-04-28 2013-07-31 パナソニック株式会社 固体撮像装置
JP5812959B2 (ja) 2011-12-15 2015-11-17 キヤノン株式会社 撮像装置
JP5924923B2 (ja) * 2011-12-15 2016-05-25 キヤノン株式会社 光電変換装置、及び光電変換装置の駆動方法
US9773832B2 (en) 2014-12-10 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US9286524B1 (en) 2015-04-15 2016-03-15 Toyota Motor Engineering & Manufacturing North America, Inc. Multi-task deep convolutional neural networks for efficient and robust traffic lane detection
WO2017085708A1 (en) * 2015-11-17 2017-05-26 Beamr Imaging Ltd. Method of controlling a quality measure and system thereof
US11475269B2 (en) * 2015-12-15 2022-10-18 Analog Devices, Inc. Convolutional neural network
US9883121B2 (en) * 2016-01-15 2018-01-30 Cognex Corporation Machine vision system for forming a one dimensional digital representation of a low information content scene
CN108781265B (zh) 2016-03-30 2020-11-03 株式会社尼康 特征提取元件、特征提取系统及判定装置
US10748326B2 (en) * 2016-08-19 2020-08-18 Movidius Ltd. Rendering operations using sparse volumetric data

Also Published As

Publication number Publication date
JP7466720B2 (ja) 2024-04-12
JPWO2018229594A1 (ja) 2020-07-02
US20200169683A1 (en) 2020-05-28
US20220385840A1 (en) 2022-12-01
JP7072016B2 (ja) 2022-05-19
US11388360B2 (en) 2022-07-12
KR20200019181A (ko) 2020-02-21
CN110741630B (zh) 2022-06-21
US20240048868A1 (en) 2024-02-08
CN115022559A (zh) 2022-09-06
WO2018229594A1 (ja) 2018-12-20
CN110741630A (zh) 2020-01-31
US11805335B2 (en) 2023-10-31
JP2022043269A (ja) 2022-03-15
JP2023052966A (ja) 2023-04-12
KR102522350B1 (ko) 2023-04-14
JP2020123975A (ja) 2020-08-13
JP7003126B2 (ja) 2022-01-20
JP7224429B2 (ja) 2023-02-17

Similar Documents

Publication Publication Date Title
DE112018003051T5 (de) Abbildungsvorrichtung und elektronisches Gerät
DE112017003898T5 (de) Abbildungsvorrichtung, Abbildungsmodul, elektronisches Gerät und Abbildungssystem
DE112018003617T5 (de) Abbildungsvorrichtung und elektronisches Gerät
DE112018002719T5 (de) Abbildungsvorrichtung und elektronisches Gerät
DE102014206535B4 (de) Impulserzeugungsschaltung und Halbleitervorrichtung
DE112016000146T5 (de) Halbleitervorrichtung und elektronische Vorrichtung
DE102014225248A1 (de) Lichtemittierende Vorrichtung
TW202205656A (zh) 攝像裝置、模組、電子裝置以及攝像裝置的工作方法
DE112017001203T5 (de) Halbleitervorrichtung
DE112017004584T5 (de) Anzeigevorrichtung und elektronisches Gerät
DE112011100842T5 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112018005399T5 (de) Anzeigevorrichtung, Betriebsverfahren dafür und elektronisches Gerät
DE112016001701T5 (de) Decoder, Empfänger und elektronisches Gerät
DE112017005330T5 (de) Halbleitervorrichtung
DE112015001241T5 (de) Analoge Rechenschaltung, Halbleitervorrichtung und elektronische Vorrichtung
CN108288624A (zh) 固态摄像器件以及电子装置
DE112020001899T5 (de) Anzeigemodul und elektronisches Gerät
DE112018003263T5 (de) Speichervorrichtung
DE112018001210T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE102023109306A1 (de) Halbleitervorrichtung
WO2020222059A1 (ja) 撮像装置、その動作方法、および電子機器
DE112020003782T5 (de) Abbildungsvorrichtung oder Abbildungssystem
DE112018002779T5 (de) Halbleitervorrichtung, elektronische Komponente und elektronisches Gerät
DE112021002375T5 (de) Abbildungsvorrichtung und elektronisches Gerät
DE112021003951T5 (de) Abbildungsvorrichtung und elektronische Vorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H04N0005374500

Ipc: H04N0025770000