KR20200019181A - 촬상 장치 및 전자 기기 - Google Patents

촬상 장치 및 전자 기기 Download PDF

Info

Publication number
KR20200019181A
KR20200019181A KR1020207000806A KR20207000806A KR20200019181A KR 20200019181 A KR20200019181 A KR 20200019181A KR 1020207000806 A KR1020207000806 A KR 1020207000806A KR 20207000806 A KR20207000806 A KR 20207000806A KR 20200019181 A KR20200019181 A KR 20200019181A
Authority
KR
South Korea
Prior art keywords
transistor
circuit
signal
drain
wiring
Prior art date
Application number
KR1020207000806A
Other languages
English (en)
Other versions
KR102522350B1 (ko
Inventor
로 야마모토
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20200019181A publication Critical patent/KR20200019181A/ko
Application granted granted Critical
Publication of KR102522350B1 publication Critical patent/KR102522350B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0272—Selenium or tellurium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/032—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312
    • H01L31/0322—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312 comprising only AIBIIICVI chalcopyrite compounds, e.g. Cu In Se2, Cu Ga Se2, Cu In Ga Se2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/109—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PN heterojunction type
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H04N5/3745—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/541—CuInSe2 material PV cells

Abstract

풀링 처리를 용이하게 하는 촬상 장치. 화소 영역은 복수의 풀링 모듈과 출력 회로를 가지고, 풀링 모듈은 풀링 회로와 비교 모듈을 가지고, 풀링 회로는 복수의 화소와 연산 회로를 가지고, 비교 모듈은 복수의 비교 회로와 판정 회로를 가진다. 화소는 광전 변환에 의하여 제 1 신호를 취득하고, 제 1 신호를 임의의 배율로 승산하여 제 2 신호를 생성할 수 있다. 풀링 회로는 복수의 제 2 신호를 연산 회로에 의하여 가산하여 제 3 신호를 생성하고, 비교 모듈은 복수의 제 3 신호를 비교하여 가장 큰 제 3 신호를 판정 회로에 출력하고, 판정 회로는 가장 큰 제 3 신호를 판정하고 2레벨화함으로써 제 4 신호를 생성한다. 풀링 모듈은 화소의 개수에 대응하는 풀링 처리를 수행하고, 풀링 처리가 수행된 데이터를 출력하는 촬상 장치.

Description

촬상 장치 및 전자 기기
본 발명의 일 형태는 촬상 장치 및 전자 기기에 관한 것이다.
또한, 본 발명의 일 형태는 상술한 기술분야에 한정되지 않는다. 본 명세서 등에서 개시(開示)하는 발명의 일 형태의 기술분야는 물건, 방법, 또는 제조 방법에 관한 것이다. 특히, 본 발명의 일 형태는 반도체 장치, 표시 장치, 발광 장치, 축전 장치, 기억 장치, 이들의 구동 방법, 또는 이들의 제조 방법에 관한 것이다.
또한, 본 명세서 등에서, 반도체 장치는 반도체 특성을 이용함으로써 기능할 수 있는 소자, 회로, 또는 장치 등을 가리킨다. 일례로서는, 트랜지스터, 다이오드 등의 반도체 소자는 반도체 장치이다. 또한, 다른 일례로서는, 반도체 소자를 가지는 회로는 반도체 장치이다. 또한, 다른 일례로서는, 반도체 소자를 가지는 회로를 구비한 장치는 반도체 장치이다.
IoT(Internet of things), AI(Artificial Intelligence) 등의 정보 기술의 발전에 의하여, 취급되는 데이터의 양이 증대 경향을 보이고 있다. 전자 기기가 IoT, AI 등의 정보 기술을 이용하기 위해서는, 대량의 데이터를 분산시켜 관리하는 것이 요구되고 있다.
차재용 전자 기기의 화상 처리 시스템 및 이동하는 대상물을 감시하는 화상 처리 시스템 등에서, AI 사용에 의한 화상 인식 처리 속도의 향상이 주목되고 있다. 예를 들어, 촬상 장치에 연산 기능을 부가하는 기술이 특허문헌 1에 개시되어 있다.
일본 공개특허공보 특개2016-123087호
CMOS 이미지 센서 등의 고체 촬상 소자를 구비하는 촬상 장치에서는, 기술 발전에 의하여 고화질의 화상이 용이하게 촬영할 수 있게 되어 있다. 차세대에서는, 촬상 장치에 더 지적인 기능을 탑재하는 것이 요구되고 있다.
화상 데이터로부터 대상물을 인식하기 위해서는, 고도의 화상 처리가 필요하다. 고도의 화상 처리에서는, 필터 처리, 비교 연산 처리 등의 화상을 해석하기 위한 다양한 해석 처리가 사용된다. 화상 처리를 위한 해석 처리는, 처리하는 화소의 개수에 따라 연산량이 증대하고, 연산량에 따라 처리 시간이 증대한다. 예를 들어, 차재용 화상 처리 시스템 등에서는, 처리 시간의 증대가 안전성에 영향을 미친다는 문제가 있다. 또한, 화상 처리 시스템에서는, 연산량의 증대에 의하여 소비전력이 커진다는 과제가 있다.
상기 문제를 감안하여, 본 발명의 일 형태는, 신규 구성의 촬상 장치를 제공하는 것을 과제의 하나로 한다. 또는, 본 발명의 일 형태는, 신경망의 풀링 처리 기능을 가지는 촬상 장치를 제공하는 것을 과제의 하나로 한다. 또는, 본 발명의 일 형태는, 연산량을 억제하여 처리 시간을 단축할 수 있는 신규 구성의 촬상 장치를 제공하는 것을 과제의 하나로 한다. 또는, 본 발명의 일 형태는, 소비전력을 저감할 수 있는 신규 구성의 촬상 장치를 제공하는 것을 과제의 하나로 한다.
또한, 이들 과제의 기재는 다른 과제의 존재를 방해하는 것은 아니다. 또한, 본 발명의 일 형태는 이들 과제 모두를 해결할 필요는 없는 것으로 한다. 또한, 이들 외의 과제는 명세서, 도면, 청구항 등의 기재로부터 저절로 명백해지는 것이며 명세서, 도면, 청구항 등의 기재로부터 이들 외의 과제를 추출할 수 있다.
또한 본 발명의 일 형태의 과제는 상술한 과제에 한정되지 않는다. 상술한 과제는 다른 과제의 존재를 방해하는 것은 아니다. 또한 다른 과제는 이하에서 기재되고 본 항목에서 언급하지 않은 과제이다. 본 항목에서 언급하지 않은 과제는, 통상의 기술자라면 명세서 또는 도면 등의 기재로부터 도출할 수 있는 것이고, 이들 기재로부터 적절히 추출할 수 있다. 또한, 본 발명의 일 형태는 상술한 기재 및/또는 다른 과제 중 적어도 하나의 과제를 해결하는 것이다.
본 발명의 일 형태는, 화소 영역과 제 1 회로를 가지는 촬상 장치로서, 화소 영역은 풀링 모듈과 출력 회로를 가지고, 풀링 모듈은 복수의 풀링 회로와 비교 모듈을 가지고, 풀링 회로는 복수의 화소와 연산 회로를 가지고, 비교 모듈은 복수의 비교 회로와 판정 회로를 가지고, 화소는 광전 변환에 의하여 제 1 신호를 취득하는 기능을 가지고, 화소는 제 1 신호를 임의의 배율로 승산하여 제 2 신호를 생성하는 기능을 가지고, 풀링 회로는 복수의 제 2 신호를 연산 회로에 의하여 가산하여 제 3 신호를 생성하는 기능을 가지고, 비교 모듈은 복수의 제 3 신호를 비교하여 가장 큰 제 3 신호를 선택하고, 판정 회로에 출력하는 기능을 가지고, 판정 회로는 가장 큰 제 3 신호를 판정하고 2레벨화함으로써 제 4 신호를 생성하는 기능을 가지고, 제 1 회로는 제 4 신호를 출력 회로에 출력하는 타이밍을 제어하고, 풀링 모듈은 화소의 개수에 따라 풀링 처리하고, 풀링 모듈은 풀링 처리에 의하여 생성된 제 4 신호를 출력하는 촬상 장치이다.
상기 구성에서, 촬상 장치는, 제 2 회로와, 제 3 회로와, 제 1 배선과, 제 2 배선과, 제 3 배선을 더 가지고, 화소는 제 1 출력 단자를 가지고, 연산 회로는 제 1 트랜지스터와, 제 2 트랜지스터와, 제 3 트랜지스터를 가지고, 제 2 회로는 제 1 배선을 통하여 행 방향으로 연장하는 복수의 화소와 전기적으로 접속되고, 제 3 회로는 제 2 배선을 통하여 열 방향으로 연장하는 복수의 화소와 전기적으로 접속되고, 제 3 배선은 제 1 트랜지스터의 소스 및 드레인 중 한쪽과, 제 2 트랜지스터의 소스 및 드레인 중 한쪽과, 제 3 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고, 제 1 트랜지스터의 게이트는 제 1 트랜지스터의 소스 및 드레인 중 다른 쪽과, 제 2 트랜지스터의 게이트와, 제 3 트랜지스터의 게이트와, 풀링 회로가 가지는 화소의 제 1 출력 단자에 전기적으로 접속되고, 제 3 회로는 제 2 배선에 선택 신호를 출력하는 기능을 가지고, 제 2 회로는 제 1 배선을 통하여 상기 화소에 임의의 배율을 설정하는 기능을 가지고, 제 1 트랜지스터는 제 2 트랜지스터 및 제 3 트랜지스터와 같은 채널 길이를 가지고, 제 2 트랜지스터는 제 1 트랜지스터의 채널 폭이 같은 폭을 가짐으로써 복수의 제 2 신호를 가산한 제 3 신호를 출력하는 기능을 가지고, 제 3 트랜지스터는 제 1 트랜지스터의 채널 폭을 풀링 회로가 가지는 화소의 개수로 나눈 길이로 함으로써, 제 3 신호의 크기를 화소의 수로 나눈 크기의 제 5 신호를 출력하는 기능을 가지는 촬상 장치가 바람직하다.
상기 구성에서, 비교 모듈은 제 1 비교 회로와, 제 2 비교 회로와, 커런트 미러 회로를 가지고, 제 1 비교 회로는 제 4 트랜지스터 내지 제 9 트랜지스터, 제 1 입력 단자, 제 2 입력 단자, 제 2 출력 단자, 및 제 4 배선을 가지고, 제 1 비교 회로의 제 2 출력 단자는 커런트 미러 회로를 통하여 제 2 비교 회로의 제 1 입력 단자와 전기적으로 접속되고, 제 1 입력 단자는 제 5 트랜지스터의 소스 및 드레인 중 한쪽과, 제 7 트랜지스터의 소스 및 드레인 중 한쪽과, 제 4 트랜지스터의 게이트와, 제 5 트랜지스터의 게이트와, 제 6 트랜지스터의 게이트에 전기적으로 접속되고, 제 2 입력 단자는 제 8 트랜지스터의 소스 및 드레인 중 한쪽과, 제 6 트랜지스터의 소스 및 드레인 중 한쪽과, 제 7 트랜지스터의 게이트와, 제 8 트랜지스터의 게이트와, 제 9 트랜지스터의 게이트에 전기적으로 접속되고, 제 2 출력 단자는 제 4 트랜지스터의 소스 및 드레인 중 한쪽과, 제 9 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고, 제 4 트랜지스터 내지 상기 제 9 트랜지스터는 같은 크기의 채널 길이를 가지고, 제 4 트랜지스터의 채널 폭은 제 5 트랜지스터의 채널 폭과 같은 것이 바람직하고, 제 6 트랜지스터의 채널 폭은 제 5 트랜지스터의 채널 폭의 2배가 바람직하고, 제 4 트랜지스터 내지 상기 제 6 트랜지스터는 제 1 커런트 미러 회로를 형성하고, 제 9 트랜지스터의 채널 폭은 제 8 트랜지스터의 채널 폭과 같은 것이 바람직하고, 제 7 트랜지스터의 채널 폭은 제 8 트랜지스터의 채널 폭의 2배가 바람직하고, 제 7 트랜지스터 내지 제 9 트랜지스터는 제 2 커런트 미러 회로를 형성하고, 제 1 비교 회로의 제 1 입력 단자에는 제 6 신호가 공급되고, 제 1 비교 회로의 제 2 입력 단자에는 제 7 신호가 공급되고, 제 1 비교 회로의 제 2 출력 단자는 제 6 신호 및 제 7 신호 중 큰 쪽 신호를 제 8 신호로서 출력하고, 제 2 비교 회로의 제 1 입력 단자에는 제 8 신호가 공급되고, 제 2 비교 회로의 제 2 입력 단자에는 제 9 신호가 공급되고, 제 2 비교 회로의 제 2 출력 단자는 제 8 신호 및 제 9 신호 중 큰 쪽 신호를 제 10 신호로서 판정 회로에 출력하고, 판정 회로는 제 10 신호를 판정하고 2레벨화함으로써 제 4 신호를 생성하는 기능을 가지고, 제 1 회로는 상기 제 4 신호를 출력 회로에 출력하는 타이밍을 제어하는 기능을 가지는 촬상 장치가 바람직하다.
상기 구성에서, 복수의 상기 화소는 매트릭스상으로 배치되고, 인접되는 화소 사이에 차광되어 있는 영역을 가지는 촬상 장치가 바람직하다.
상기 구성에서, 화소는 광전 변환 소자와, 제 10 트랜지스터와, 제 11 트랜지스터와, 제 12 트랜지스터와, 제 13 트랜지스터와, 제 1 용량 소자를 더 가지고, 광전 변환 소자의 한쪽의 전극은 제 10 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고, 제 10 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 11 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고, 제 11 트랜지스터의 소스 및 드레인 중 한쪽은 제 12 트랜지스터의 게이트와 전기적으로 접속되고, 제 12 트랜지스터의 게이트는 제 1 용량 소자의 한쪽의 전극과 전기적으로 접속되고, 제 12 트랜지스터의 소스 및 드레인 중 한쪽은 제 1 출력 단자와 전기적으로 접속되고, 제 1 용량 소자의 다른 쪽의 전극은 제 13 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고, 제 13 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 1 배선과 전기적으로 접속되고, 제 13 트랜지스터의 게이트는 제 2 배선과 전기적으로 접속되고, 제 10 트랜지스터 및 제 12 트랜지스터는 채널 형성 영역에 금속 산화물을 가지는 촬상 장치가 바람직하다.
상기 구성에서, 금속 산화물은 In과, Zn과, M(M은 Al, Ti, Ga, Sn, Y, Zr, La, Ce, Nd, 또는 Hf)을 가지는 촬상 장치가 바람직하다.
상기 구성에서, 광전 변환 소자는 셀레늄, 또는 셀레늄을 포함하는 화합물을 가지는 촬상 장치가 바람직하다.
상기 문제를 감안하여, 본 발명의 일 형태는, 신규 구성의 촬상 장치를 제공할 수 있다. 또는, 본 발명의 일 형태는, 신경망의 풀링 처리 기능을 가지는 촬상 장치를 제공할 수 있다. 또는, 본 발명의 일 형태는, 연산량을 억제하여 처리 시간을 단축할 수 있는 신규 구성의 촬상 장치를 제공할 수 있다. 또는, 본 발명의 일 형태는, 소비전력을 저감할 수 있는 신규 구성의 촬상 장치를 제공할 수 있다.
또한 본 발명의 일 형태의 효과는 상술한 효과에 한정되지 않는다. 위에 열거한 효과는 다른 효과의 존재를 방해하는 것은 아니다. 또한 다른 효과는 이하에서 기재되고, 본 항목에서 언급하지 않은 효과이다. 본 항목에서 언급되지 않은 효과는 통상의 기술자라면 명세서 또는 도면 등의 기재로부터 도출할 수 있고, 이들 기재로부터 적절히 추출할 수 있다. 또한, 본 발명의 일 형태는 상술한 효과 및/또는 다른 효과 중 적어도 하나의 효과를 가지는 것이다. 따라서, 본 발명의 일 형태는 경우에 따라서는 상술한 효과를 가지지 않는 경우도 있다.
도 1은 촬상 장치를 설명하는 블록도.
도 2는 촬상 장치를 설명하는 블록도.
도 3의 (A)는 촬상 장치를 설명하는 블록도. (B)는 촬상 장치를 설명하는 회로도.
도 4는 화소를 설명하는 회로도.
도 5의 (A)는 촬상 장치를 설명하는 블록도. (B)는 촬상 장치의 동작을 설명하는 타이밍 차트.
도 6은 촬상 장치를 설명하는 블록도.
도 7은 화소를 설명하는 회로도.
도 8은 촬상 장치의 화소의 구성을 설명하는 도면.
도 9는 촬상 장치의 화소의 구성을 설명하는 도면.
도 10은 촬상 장치의 화소의 구성을 설명하는 도면.
도 11의 (A)는 촬상 장치의 구성을 설명하는 도면. (B)는 촬상 장치의 구성을 도시한 단면도.
도 12는 촬상 장치의 화소의 구성을 설명하는 도면.
도 13은 촬상 장치의 화소의 구성을 설명하는 도면.
도 14는 촬상 장치를 제공한 패키지, 모듈의 사시도.
도 15는 전자 기기의 구성예를 도시한 도면.
(실시형태 1)
본 실시형태에서는, 신경망의 풀링 처리를 효율적으로 수행하는 촬상 장치에 대하여 도 1 내지 도 7을 사용하여 설명한다.
우선, 촬상 장치(10)의 블록도에 대하여 도 1을 참조하여 설명한다. 촬상 장치(10)는 화소 영역, 드라이버(11), 드라이버(12), 드라이버(13), 복수의 배선(111), 복수의 배선(112)(도시하지 않았음), 및 복수의 배선(113a)(도시하지 않았음)을 가진다. 화소 영역은 복수의 풀링 모듈(200), 복수의 아날로그 디지털 변환 회로(250), 및 출력 회로(251)를 가진다. 풀링 모듈(200)은 복수의 풀링 회로(210)와 비교 모듈(220)을 가지고, 풀링 회로(210)는 복수의 화소(100)와 연산 회로(212)(도시하지 않았음)를 가진다. 비교 모듈(220)은 복수의 비교 회로(230)(도시하지 않았음)와 판정 회로(221)(도시하지 않았음)를 가진다.
화소(100)는 광을 전기 신호로 변환함으로써 제 1 신호를 취득할 수 있고, 또한, 화소(100)는 제 1 신호를 임의의 배율로 승산하여 제 2 신호를 생성할 수 있다. 제 1 신호 및 제 2 신호는 전류로서 출력된다. 임의의 배율이란, 신경망의 풀링 처리에 사용하는 가중 데이터의 값을 가리킨다.
풀링 회로(210)는 복수의 제 2 신호를 연산 회로(212)에 의하여 가산하여 제 3 신호를 생성할 수 있다. 또한, 연산 회로(212)는 복수의 제 2 신호를 평균화하여 제 5 신호를 생성할 수 있다.
비교 모듈(220)은 복수의 제 3 신호를 비교하여 가장 큰 제 3 신호를 선택하고, 판정 회로(221)에 출력할 수 있다. 판정 회로(221)는 가장 큰 제 3 신호를 판정하고 2레벨화함으로써 제 4 신호를 생성할 수 있다.
풀링 모듈(200)은 풀링 모듈(200)이 가지는 화소의 개수에 따라 풀링 처리할 수 있다. 즉, 풀링 모듈(200)은 풀링 모듈(200)이 가지는 복수의 화소로부터 취득하는 제 1 신호를 풀링 처리함으로써 생성된 제 4 신호를 출력할 수 있다.
드라이버(11)는 배선(111)에 공급하는 선택 신호에 의하여 제 4 신호를 출력 회로(251)에 출력하는 타이밍을 제어할 수 있다. 출력 회로(251)는, 도면 중에서는 도시하지 않았지만, 촬상 장치(10)를 제어하는 신경망에 대하여 제 4 신호를 출력할 수 있다. 신경망에는 촬상 장치(10)에 의하여 제 1 데이터가 풀링 처리됨으로써 데이터의 특징이 추출된 데이터로서 입력된다. 따라서, 신경망은 추출된 데이터의 특징만을 처리하면 되기 때문에, 처리해야 할 데이터의 양을 삭감할 수 있다. 따라서, 촬상 소자로부터 신경망으로의 데이터 전송 시간이 단축되고, 또한 신경망의 연산량을 삭감할 수 있다. 신경망의 연산량이 삭감됨으로써 소비전력을 작게 할 수 있다.
풀링 모듈(200)은 복수의 풀링 회로(210)를 가지는 것이 바람직하다. 도 1에서는, 풀링 모듈(200)이 4개의 풀링 회로(210)를 가지는 예를 도시하였다. 풀링 모듈(200)이 가지는 풀링 회로(210)의 개수는 1 이상 n 이하로 할 수 있다(n은 2 이상의 자연수). 복수의 풀링 회로를 가짐으로써, 데이터의 특징이 추출되기 쉬워진다. 또한, 풀링 회로(210)가 가지는 화소의 개수가 증가함으로써 데이터의 압축률이 높아지고, 신경망의 연산량이 삭감된다. 따라서, 신경망의 소비전력이 더 삭감된다.
도 2에서는, 풀링 회로(210)의 일례에 대하여 블록도를 사용하여 설명한다. 풀링 회로(210)는 복수의 화소(100), 연산 회로(212), 스위치(203), 스위치(204), 복수의 배선(112), 복수의 배선(113a), 배선(114), 배선(115), 및 배선(210a)을 가진다. 화소(100)는 제 1 출력 단자를 가지고, 연산 회로(212)는 트랜지스터(212a)와, 트랜지스터(212b)와, 트랜지스터(212c)를 가진다. 또한, 도 2에서 도시된 풀링 회로(210)는 4개의 화소를 가지는 예에 대하여 설명한 것이다.
드라이버(12)는 배선(112)을 통하여 행 방향으로 연장하는 복수의 화소(100)와 전기적으로 접속되고, 드라이버(13)는 배선(113a)을 통하여 열 방향으로 연장하는 복수의 화소(100)와 전기적으로 접속되어 있다.
배선(114)은 트랜지스터(212a)의 소스 및 드레인 중 한쪽과, 트랜지스터(212b)의 소스 및 드레인 중 한쪽과, 트랜지스터(212c)의 소스 및 드레인 중 한쪽과 전기적으로 접속되어 있다. 트랜지스터(212a)의 게이트는 트랜지스터(212a)의 소스 및 드레인 중 다른 쪽과, 트랜지스터(212b)의 게이트와, 트랜지스터(212c)의 게이트에 전기적으로 접속되어 있다. 트랜지스터(212a)의 게이트는 또한, 풀링 회로(210)가 가지는 복수의 화소(100)의 출력 단자(100a)와 전기적으로 접속되어 있다.
트랜지스터(212b)의 소스 및 드레인 중 다른 쪽은 스위치(203)의 전극의 한쪽과 전기적으로 접속되고, 트랜지스터(212c)의 소스 및 드레인 중 다른 쪽은 스위치(204)의 전극의 한쪽과 전기적으로 접속되어 있다. 스위치(203)의 전극의 다른 쪽은 배선(210a)을 통하여 스위치(204)의 전극의 다른 쪽과 비교 모듈(220)에 전기적으로 접속된다.
드라이버(13)는 배선(113a)에 선택 신호를 출력할 수 있다. 드라이버(12)는 배선(112)을 통하여 화소(100)에 가중 데이터로서 임의의 배율을 설정할 수 있다. 트랜지스터(212a)는 트랜지스터(212b) 및 트랜지스터(212c)와 같은 채널 길이를 가지고, 트랜지스터(212b)는 트랜지스터(212a)와 같은 채널 폭을 가짐으로써, 복수의 제 2 신호를 가산한 제 3 신호를 출력할 수 있다. 트랜지스터(212c)는 트랜지스터(212a)의 채널 폭을 풀링 회로(210)가 가지는 화소(100)의 수로 나눈 채널 폭으로 함으로써, 제 3 신호의 크기를 화소(100)의 수로 나눈 크기의 제 5 신호를 출력할 수 있다. 제 3 신호 및 제 5 신호는 전류로 제어된다. 스위치(203) 및 스위치(204)는 상보 관계인 것이 바람직하다.
스위치(203) 및 스위치(204)는 배선(115)에 공급되는 제 1 전환 신호로 제어된다. 도 2에서는, 스위치(203)에 p채널형 트랜지스터를 적용하고, 스위치(204)에 n채널형 트랜지스터를 적용한 예를 도시하였다.
풀링 회로(210)는 제 1 전환 신호가 "L"인 경우, 제 3 신호를 배선(210a)을 통하여 비교 모듈(220)에 출력할 수 있다.
풀링 회로(210)는 제 1 전환 신호가 "H"인 경우, 제 5 신호를 배선(210a)을 통하여 비교 모듈(220)에 출력할 수 있다.
예를 들어, 차재용 화상 처리 시스템에서는, 고속으로 이동하는 자동차의 주위의 상황을 순식간에 판단할 필요가 있다. 따라서, 풀링 모듈(200)을 가지는 촬상 장치(10)가 촬상 데이터로부터 특징을 검출하는 것에 특화함으로써, 연산량을 억제하여 처리 시간을 단축할 수 있다.
또한, 도 2에서는, 풀링 회로(210)가 가지는 각각의 화소(100)에 상이한 가중 데이터가 공급되는 예에 대하여 도시하였다. 또는, 풀링 회로(210) 또는 풀링 모듈(200)을 하나의 단위로 하여 같은 가중 데이터를 공급하여도 좋다. 따라서, 배선(112) 및 배선(113a)은 풀링 회로(210) 또는 풀링 모듈(200)을 하나의 단위로 하여 전기적으로 접속되어 있어도 좋다. 촬상 장치(10)는 배선(112) 및 배선(113a)을 줄임으로써 집적도를 높일 수 있다.
도 3의 (A)에서는, 비교 모듈(220)의 일례에 대하여 블록도를 사용하여 설명한다. 비교 모듈(220)은 복수의 비교 회로(230)와, 복수의 커런트 미러 회로(222)와, 판정 회로(221)를 가진다. 각각의 비교 회로(230)는 입력 단자(231a)와, 입력 단자(231b)와, 출력 단자(231c)를 가진다. 판정 회로(221)는 입력 단자(221a), 입력 단자(221b), 및 출력 단자(221c)를 가진다. 커런트 미러 회로(222)는 입력 단자(224a)와 출력 단자(224b)를 가진다.
도 3의 (A)에서는, 비교 모듈(220)에 4개의 풀링 회로(210)로부터의 출력 신호가 공급된 예에 대하여 설명한다. 또한, 비교 모듈(220)은 배선(210a)(i, j) 내지 배선(210a)(i+1, j+1)을 통하여 상이한 4개의 풀링 회로(210)와 전기적으로 접속되어 있다. 입력되는 신호 수에 대응하는 수의 비교 회로(230)를 구비하는 것이 바람직하다. 도 3의 (A)에 도시된 예에서는, 비교 모듈(220)이 비교 회로(230a), 비교 회로(230b), 비교 회로(230c), 커런트 미러 회로(222a), 커런트 미러 회로(222b), 및 판정 회로(221)를 가진다.
이어서, 비교 회로(230a), 비교 회로(230b), 비교 회로(230c), 커런트 미러 회로(222a), 커런트 미러 회로(222b), 및 판정 회로(221)의 접속 예를 설명한다. 비교 회로(230a)의 입력 단자(231a)에는 배선(210a)(i, j)이 전기적으로 접속되고, 입력 단자(231b)에는 배선(210a)(i+1, j)이 전기적으로 접속되고, 출력 단자(231c)에는 커런트 미러 회로(222a)의 입력 단자(224a)가 전기적으로 접속되고, 커런트 미러 회로(222a)의 출력 단자(224b)에는 비교 회로(230b)의 입력 단자(231a)가 전기적으로 접속되어 있다.
비교 회로(230b)의 입력 단자(231b)에는 배선(210a)(i, j+1)이 전기적으로 접속되고, 출력 단자(231c)에는 커런트 미러 회로(222b)의 입력 단자(224a)가 전기적으로 접속되고, 커런트 미러 회로(222b)의 출력 단자(224b)에는 비교 회로(230c)의 입력 단자(231a)가 전기적으로 접속되어 있다. 비교 회로(230c)의 입력 단자(231b)에는 배선(210a)(i+1, j+1)이 전기적으로 접속되고, 출력 단자(231c)에는 판정 회로(221)의 입력 단자(221a)가 전기적으로 접속되어 있다.
커런트 미러 회로(222)는 트랜지스터(223a) 및 트랜지스터(223b)를 가진다. 트랜지스터(223a) 및 트랜지스터(223b)는 p채널형 트랜지스터인 것이 바람직하다. 트랜지스터(223a)의 소스 및 드레인 중 한쪽은 트랜지스터(223b)의 소스 및 드레인 중 한쪽과 배선(114)에 전기적으로 접속되어 있다. 트랜지스터(223a)의 게이트는 트랜지스터(223a)의 소스 및 드레인 중 다른 쪽과 트랜지스터(223b)의 게이트에 전기적으로 접속되어 있다.
비교 회로(230a)의 입력 단자(231a)에는 배선(210a)(i, j)을 통하여 신호 a1이 공급된다. 입력 단자(231b)에는 배선(210a)(i+1, j)을 통하여 신호 a2가 공급된다. 출력 단자(231c)로부터는 신호 a1 또는 신호 a2 중 큰 쪽 신호가 신호 a3으로서 출력되고, 커런트 미러 회로(222a)의 입력 단자(224a)에 공급된다. 신호 a3은 커런트 미러 회로(222a)를 통함으로써 신호 a3과 같은 크기의 신호 b1이 되고, 커런트 미러 회로의 출력 단자(224b)에 공급된다. 따라서, 비교 회로(230b)의 입력 단자(231a)에는 신호 a3과 같은 크기의 신호 b1이 공급된다. 다만, 신호 a3과 신호 b1은 신호의 방향이 상이하다.
비교 회로(230b)의 입력 단자(231b)에는 배선(210a)(i, j+1)을 통하여 신호 b2가 공급되고, 출력 단자(231c)로부터는 신호 b1 또는 신호 b2 중 큰 쪽 신호가 신호 b3으로서 출력된다. 비교 회로(230c)의 입력 단자(231a)에는 커런트 미러 회로(222b)를 통하여 신호 c1이 공급되고, 입력 단자(231b)에는 배선(210a)(i+1, j+1)을 통하여 신호 c2가 공급되고, 출력 단자(231c)로부터는 신호 c1 또는 신호 c2 중 큰 쪽 신호가 신호 c3으로서 판정 회로(221)에 출력된다. 신호 a1, a2, a3, b1, b2, b3, c1, c2, c3은 모두 아날로그 신호인 것이 바람직하다.
따라서, 판정 회로(221)는 입력 단자(221a)에 입력된 신호 c3을 판정하고 2레벨화함으로써 제 4 신호를 생성하고, 출력 단자(221c)에 출력할 수 있다. 드라이버(11)가 배선(111)에 공급하는 선택 신호에 의하여, 제 4 신호가 배선(211)을 통하여 출력 회로(251)에 출력되는 타이밍을 제어할 수 있다.
도 3의 (B)에서는, 비교 회로(230)의 회로도에 대하여 설명한다. 비교 회로(230)는 트랜지스터(241) 내지 트랜지스터(246), 입력 단자(231a), 입력 단자(231b), 출력 단자(231c), 및 배선(232)을 가진다.
입력 단자(231a)는 트랜지스터(242)의 소스 및 드레인 중 한쪽과, 트랜지스터(244)의 소스 및 드레인 중 한쪽과, 트랜지스터(241)의 게이트와, 트랜지스터(242)의 게이트와, 트랜지스터(243)의 게이트에 전기적으로 접속되어 있다. 입력 단자(231b)는 트랜지스터(245)의 소스 및 드레인 중 한쪽과, 트랜지스터(243)의 소스 및 드레인 중 한쪽과, 트랜지스터(244)의 게이트와, 트랜지스터(245)의 게이트와, 트랜지스터(246)의 게이트에 전기적으로 접속되어 있다. 출력 단자(231c)는 트랜지스터(241)의 소스 및 드레인 중 한쪽과 트랜지스터(246)의 소스 및 드레인 중 한쪽에 전기적으로 접속되어 있다. 배선(232)은 트랜지스터(241) 내지 트랜지스터(246)의 소스 및 드레인 중 다른 쪽과 전기적으로 접속되어 있다.
또한, 트랜지스터(241) 내지 트랜지스터(246)는 같은 크기의 채널 길이를 가진다.
또한, 트랜지스터(241)의 채널 폭은 트랜지스터(242)의 채널 폭과 같은 것이 바람직하고, 트랜지스터(243)의 채널 폭은 트랜지스터(242)의 채널 폭의 2배가 바람직하다. 트랜지스터(241) 내지 트랜지스터(243)는 제 1 커런트 미러 회로를 형성한다.
또한, 트랜지스터(246)의 채널 폭은 트랜지스터(245)의 채널 폭과 같은 것이 바람직하고, 트랜지스터(244)의 채널 폭은 트랜지스터(245)의 채널 폭의 2배가 바람직하다. 트랜지스터(244) 내지 트랜지스터(246)는 제 2 커런트 미러 회로를 형성한다.
이어서 비교 회로(230)의 동작에 대하여 설명한다. 또한, 입력 단자(231a), 입력 단자(231b)에는 아날로그 신호로서 전류가 공급되고, 출력 단자(231c)는 아날로그 신호로서 전류를 흡인한다. 예를 들어, 입력 단자(231a)에 입력되는 신호가 입력 단자(231b)에 입력되는 신호보다 큰 경우에는, 입력 단자(231b)에 공급되는 신호가 트랜지스터(243)에 흡인된다. 또한, 다른 예로서, 입력 단자(231b)에 입력되는 신호가 입력 단자(231a)에 입력되는 신호보다 큰 경우에는, 입력 단자(231a)에 입력되는 신호가 트랜지스터(244)에 흡인된다. 따라서, 출력 단자(231c)는 제 1 커런트 미러 회로 또는 제 2 커런트 미러 회로 중 어느 쪽에 의하여, 입력 단자(231a) 또는 입력 단자(231b)에 입력되는 신호 중 큰 쪽의 신호와 같은 크기의 신호를 흡인할 수 있다.
다만, 입력 단자(231a) 및 입력 단자(231b)의 입력 신호의 크기가 같은 경우에는, 트랜지스터(242)와 트랜지스터(245)가 흡인하는 신호의 크기는 각각 절반의 신호의 크기로 균형을 잡는다. 따라서, 출력 단자(231c)는 트랜지스터(241)와 트랜지스터(246)가 합성된 크기의 신호를 흡인한다. 따라서, 출력 단자(231c)는 입력 단자(231a) 및 입력 단자(231b)와 같은 크기의 신호를 흡인할 수 있다. 배선(232)은 신호를 흡인할 수 있는 저전위인 것이 바람직하다.
따라서, 도 3의 (A)의 판정 회로(221)에는 비교 모듈(220)에 공급된 신호 a1, a2, b2, c2 중에서 가장 큰 신호가 신호 c3으로서 공급된다. 판정 회로(221)는 신호 c3을 판정하고 2레벨화함으로써 제 4 신호를 생성할 수 있다. 드라이버(11)는 배선(111)을 통하여 선택 신호를 판정 회로(221)에 공급하고, 판정 결과를 출력 회로(251)에 출력시킬 수 있다.
도 4에서는, 화소(100)의 일례에 대하여 회로도를 사용하여 설명한다. 화소(100)는 광전 변환 소자(101), 트랜지스터(102), 트랜지스터(103), 용량 소자(104), 트랜지스터(105), 트랜지스터(106), 출력 단자(100a)를 가진다. 또한, 화소(100)는 배선(112), 배선(113a), 배선(113b), 배선(117), 배선(118), 및 배선(119)에 전기적으로 접속되어 있다.
광전 변환 소자(101)의 한쪽의 전극은 트랜지스터(102)의 소스 및 드레인 중 한쪽과 전기적으로 접속되어 있다. 트랜지스터(102)의 소스 및 드레인 중 다른 쪽은 트랜지스터(103)의 소스 및 드레인 중 한쪽과, 트랜지스터(105)의 게이트와, 용량 소자(104)의 한쪽의 전극에 전기적으로 접속되어 있다. 트랜지스터(105)의 소스 및 드레인 중 한쪽은 출력 단자(100a)와 전기적으로 접속되고, 용량 소자(104)의 다른 쪽의 전극은 트랜지스터(106)의 소스 및 드레인 중 한쪽과 전기적으로 접속되어 있다. 트랜지스터(106)의 소스 및 드레인 중 다른 쪽은 배선(112)과 전기적으로 접속되고, 트랜지스터(106)의 게이트는 배선(113a)과 전기적으로 접속되어 있다. 트랜지스터(102)의 게이트는 배선(113b)과 전기적으로 접속되어 있다. 트랜지스터(103)의 게이트는 배선(113c)과 전기적으로 접속되어 있다. 트랜지스터(103)의 소스 및 드레인 중 다른 쪽은 배선(118)과 전기적으로 접속되어 있다. 광전 변환 소자(101)의 전극의 다른 쪽은 배선(117)과 전기적으로 접속되어 있다. 트랜지스터(105)의 소스 및 드레인 중 다른 쪽은 배선(119)과 전기적으로 접속되어 있다.
노드(FN)는 트랜지스터(102)의 소스 및 드레인 중 다른 쪽과, 트랜지스터(103)의 소스 및 드레인 중 한쪽과, 트랜지스터(105)의 게이트와, 용량 소자(104)의 한쪽의 전극에 접속됨으로써 형성되어 있다. 또한, 용량 소자(104)가 제공되지 않는 구성이어도 좋다.
트랜지스터(103)는 배선(113c)에 공급되는 신호에 의하여 온 상태로 할 수 있다. 따라서, 노드(FN)는 배선(118)에 공급되는 리셋 전위에 의하여 초기화할 수 있다. 트랜지스터(102)는 배선(113b)에 공급되는 신호에 의하여 온 상태로 할 수 있다. 따라서, 광전 변환 소자(101)는 트랜지스터(102)를 통하여 노드(FN)의 데이터를 광전 변환된 촬상 데이터로 갱신할 수 있다. 또한, 트랜지스터(102)는 배선(113b)에 공급되는 신호에 의하여 오프 상태로 할 수 있다. 노드(FN)는 트랜지스터(102)가 오프 상태가 됨으로써, 촬상 데이터를 유지할 수 있다. 따라서, 제 1 신호는 트랜지스터(105)의 게이트에 촬상 데이터가 공급되어 있는 경우에 흘리는 전류를 나타낸다.
도 4에서는, 트랜지스터(105)에 n채널형 트랜지스터를 적용한 예를 도시하였지만, p채널형 트랜지스터를 적용하여도 좋다. 다만, 트랜지스터(105)가 n채널형인 경우에는 배선(119)에 공급되는 전위가 저전위인 것이 바람직하고, 트랜지스터(105)가 p채널형인 경우에서도, 배선(119)에 공급되는 전위가 저전위인 것이 바람직하다.
또한, 트랜지스터(106)는 배선(113a)에 공급되는 신호에 의하여 온 상태로 할 수 있다. 용량 소자(104)에는 배선(112)으로부터 트랜지스터(106)를 통하여 가중 데이터를 공급할 수 있다. 노드(FN)는 트랜지스터(102) 및 트랜지스터(103)가 오프 상태인 경우에 플로팅 노드가 되는 것이 바람직하다. 따라서, 트랜지스터(102) 및 트랜지스터(103)에는 오프 전류가 작은 트랜지스터를 사용하는 것이 바람직하다. 오프 전류가 작은 트랜지스터는 채널 형성 영역에 금속 산화물을 가지는 트랜지스터(OS 트랜지스터)를 사용하는 것이 바람직하다. OS 트랜지스터에 대해서는, 실시형태 2에서 자세히 설명한다.
노드(FN)에 유지된 촬상 데이터에는 용량 소자(104)를 통하여 가중 데이터가 가산된다. 즉, 트랜지스터(105)의 게이트에는 촬상 데이터에 가중 데이터가 가산된 데이터 전압이 공급된다. 따라서, 트랜지스터(105)는 트랜지스터(105)의 컨덕턴스를 사용하여 임의의 가중 데이터의 배율로 승산할 수 있다. 따라서, 제 2 신호는 트랜지스터(105)의 게이트에, 촬상 데이터에 가중 데이터가 가산된 데이터 전압이 공급된 경우에 흘리는 전류를 나타낸다.
도 5에서는, 풀링 모듈(200)의 동작 방법의 일례에 대하여 설명한다. 도 5의 (A)에서는, 설명을 간편하게 하기 위하여 풀링 모듈(200)이 4개의 풀링 회로(210)를 가지고, 비교 모듈(220)을 가진 예에 대하여 설명한다. 또한, 풀링 회로(210)가 4개의 화소를 가진 예를 도시하였다. 다만, 촬상 장치(10)가 가지는 풀링 모듈(200)의 수는 한정되지 않는다.
도 5의 (B)에서는, 도 5의 (A)의 풀링 모듈(200)의 동작 방법의 일례를 타이밍 차트로 나타내었다. 도 5의 (B)에 나타내어진 타이밍 차트는, 도면 중에 표시는 하지 않았지만, 배선(115)에 L의 신호가 공급되고 풀링 회로(210)는 복수의 화소(100)의 제 1 신호를 가산 처리하는 예를 나타낸 것이다.
T1에서는, 배선(113c)에 H의 신호를 공급함으로써, 각각의 화소(100)가 가지는 트랜지스터(103)를 온 상태로 한다. 따라서, 노드(FN)는 배선(118)에 공급된 전위로 리셋된다. 또한, 배선(113a)에는 선택 신호가 공급되고, 배선(112)을 통하여 가중 데이터의 초깃값 Res가 공급된다.
T2에서는, 배선(113b)에 H의 신호를 공급하고, 각각의 화소(100)는 광전 변환 소자(101)에 의하여 광전 변환하여(sensing), 노드(FN)를 상기 촬상 데이터로 갱신한다.
T3에서는, 배선(113b)에 L의 신호를 공급하고, 노드(FN)의 촬상 데이터를 확정한다. 또한, 배선(113a(1))에 선택 신호를 공급하고, 배선(112(1)) 내지 배선(112(4))을 통하여 화소(100(1)), 화소(100(2)), 화소(100(5)), 및 화소(100(6))의 가중 데이터를 설정한다.
T4에서는, 배선(113a(2))에 선택 신호를 공급하고, 배선(112(1)) 내지 배선(112(4))을 통하여 화소(100(3)), 화소(100(4)), 화소(100(7)), 및 화소(100(8))의 가중 데이터를 설정한다.
T5에서는, 배선(113a(3))에 선택 신호를 공급하고, 배선(112(1)) 내지 배선(112(4))을 통하여 화소(100(9)), 화소(100(10)), 화소(100(13)), 및 화소(100(14))의 가중 데이터를 설정한다. 또한, 풀링 회로(210(1, 1))는 촬상 데이터에 가중 데이터를 가산한 데이터 신호 a1을 배선(210a(1, 1))에 출력한다. 또한, 풀링 회로(210(2, 1))는 촬상 데이터에 가중 데이터를 가산한 신호 a2를 배선(210a(2, 1))에 출력한다.
T6에서는, 배선(113a(4))에 선택 신호를 공급하고, 배선(112(1)) 내지 배선(112(4))을 통하여 화소(100(11)), 화소(100(12)), 화소(100(15)), 및 화소(100(16))의 가중 데이터를 설정한다.
T7은 풀링 회로(210(1, 1))가 촬상 데이터에 가중 데이터를 가산한 데이터 신호 b2를 배선(210a(1, 2))에 출력한다. 또한, 풀링 회로(210(2, 2))는 촬상 데이터에 가중 데이터를 가산한 신호 c2를 배선(210a(2, 2))에 출력한다.
T8은 비교 모듈(220)에 의하여, a1, a2, b2, c2 중에서 최대의 신호를 검출한다. 비교 모듈(220)이 가지는 판정 회로(221)는 검출한 최대의 신호를 판정하고 2레벨화함으로써 배선(211)에 디지털 신호 out를 출력한다. 디지털 신호 out는 출력 회로(251)에 공급된다. 출력 회로(251)는 신경망에서 취급하기 쉽게, 디지털 신호 out를 결합하여, 임의의 데이터 폭의 디지털 데이터로서 출력한다.
도 6에서는, 블록도를 사용하여 도 2와 다른 구성을 가지는 풀링 회로(210)의 예를 설명한다. 도 6에서는, 풀링 회로(210)가 복수의 배선(113d), 배선(211a), 및 배선(211b)을 가지고, 또한 화소(100)가 출력 단자(100b)를 가진다는 점이 도 2와 상이하다.
배선(113d)은 열 방향으로 연장하는 복수의 화소와 전기적으로 접속되어 있다. 배선(211a)은 행 방향으로 연장하는 화소(100)의 출력 단자(100b)와 전기적으로 접속되어 있다. 배선(211a) 또는 배선(211b)에는 촬상 데이터가 출력된다. 촬상 데이터는 배선(211a) 및 배선(211b)을 통하여 아날로그 디지털 변환 회로(250)에 출력된다.
도 7에서는, 도 4와 다른 구성을 가지는 화소(100)의 예를 설명한다. 도 7에서는, 트랜지스터(107)와 트랜지스터(108)를 가진다는 점이 도 4와 상이하다.
트랜지스터(107)의 게이트는 노드(FN)와 전기적으로 접속되어 있다. 트랜지스터(107)의 소스 및 드레인 중 한쪽은 트랜지스터(108)의 소스 및 드레인 중 한쪽과 전기적으로 접속되어 있다. 트랜지스터(108)의 소스 및 드레인 중 다른 쪽은 출력 단자(100b)와 전기적으로 접속되어 있다. 트랜지스터(108)의 게이트는 배선(113d)과 전기적으로 접속되어 있다. 트랜지스터(107)의 소스 및 드레인 중 다른 쪽은 배선(119)과 전기적으로 접속되어 있다.
트랜지스터(107)는 노드(FN)에 유지되어 있는 촬상 데이터의 전위에 대응하는 전류를 흘릴 수 있다. 트랜지스터(108)는 배선(113d)에 공급된 선택 신호에 의하여 촬상 데이터를 출력 단자(100b)에 출력할 수 있다. 또한, 용량 소자(104)에 가중 데이터가 설정되어 있는 경우에는, 촬상 데이터에 가중 데이터를 가산하여 트랜지스터(105)의 컨덕턴스에 대응하는 승산 결과가 출력된다.
촬상 장치(10)는 풀링 모듈(200)을 가짐으로써, 간편하게 풀링 처리를 할 수 있다. 따라서, 신경망에 대한 데이터 전송량을 삭감하고, 또한 연산량을 삭감함으로써, 소비전력을 작게 할 수 있다.
이상, 본 실시형태에서 나타낸 구성, 방법은 다른 실시형태에서 나타낸 구성, 방법과 적절히 조합하여 사용할 수 있다.
(실시형태 2)
본 실시형태에서는, 촬상 장치(10)에 사용되는 광전 변환 소자(101)에 대하여 도 8 내지 도 14를 사용하여 설명한다.
<화소 회로의 구성예>
도 8의 (A)에 상술한 화소 회로를 가지는 화소의 구성을 예시한다. 도 8의 (A)에 도시된 화소는 층(61) 및 층(62)의 적층 구성을 가지는 예이다.
층(61)은 광전 변환 소자(101)를 가진다. 광전 변환 소자(101)는 도 8의 (C)에 도시된 바와 같이 층(65a)과, 층(65b)과, 층(65c)과의 적층으로 할 수 있다.
도 8의 (C)에 도시된 광전 변환 소자(101)는 pn 접합형 포토다이오드이고, 예를 들어 층(65a)에 p+형 반도체를, 층(65b)에 n형 반도체를, 층(65c)에 n+형 반도체를 사용할 수 있다. 또는, 층(65a)에 n+형 반도체를, 층(65b)에 p형 반도체를, 층(65c)에 p+형 반도체를 사용하여도 좋다. 또는, 층(65b)을 i형 반도체로 한 pin 접합형 포토다이오드이어도 좋다.
상기 pn 접합형 포토다이오드 또는 pin 접합형 포토다이오드는 단결정 실리콘을 사용하여 형성할 수 있다. 또한, pin 접합형 포토다이오드로서는 비정질 실리콘, 미결정 실리콘, 다결정 실리콘 등의 박막을 사용하여 형성할 수도 있다.
또한, 층(61)이 가지는 광전 변환 소자(101)는 도 8의 (D)에 도시된 바와 같이, 층(66a), 층(66b), 층(66c), 층(66d)과의 적층으로 하여도 좋다. 도 8의 (D)에 도시된 광전 변환 소자(101)는 애벌란시 포토다이오드의 일례이며, 층(66a), 층(66d)은 전극에 상당하고, 층(66b, 66c)은 광전 변환부에 상당한다.
층(66a)은 저저항의 금속층 등으로 하는 것이 바람직하다. 예를 들어, 알루미늄, 타이타늄, 텅스텐, 탄탈럼, 은, 또는 이들의 적층을 사용할 수 있다.
층(66d)은 가시광(Light)에 대하여 높은 투광성을 가지는 도전층을 사용하는 것이 바람직하다. 예를 들어, 인듐 산화물, 주석 산화물, 아연 산화물, 인듐-주석 산화물, 갈륨-아연 산화물, 인듐-갈륨-아연 산화물, 또는 그래핀 등을 사용할 수 있다. 또한, 층(66d)을 생략하는 구성으로 할 수도 있다.
광전 변환부의 층(66b, 66c)은, 예를 들어 셀레늄계 재료를 광전 변환층으로 한 pn 접합형 포토다이오드의 구성으로 할 수 있다. 층(66b)으로서는 p형 반도체인 셀레늄계 재료를 사용하고, 층(66c)으로서는 n형 반도체인 갈륨 산화물 등을 사용하는 것이 바람직하다.
셀레늄계 재료를 사용한 광전 변환 소자는 가시광에 대한 외부 양자 효율이 높다는 특성을 가진다. 상기 광전 변환 소자에서는, 애벌란시 증배를 이용함으로써, 입사되는 광량에 대한 전자의 증폭을 크게 할 수 있다. 또한, 셀레늄계 재료는 광 흡수 계수가 높기 때문에, 광전 변환층을 박막으로 제작할 수 있다는 등의 생산상의 이점을 가진다. 셀레늄계 재료의 박막은 진공 증착법 또는 스퍼터링법 등을 사용하여 형성할 수 있다.
셀레늄계 재료로서는, 단결정 셀레늄이나 다결정 셀레늄 등의 결정성 셀레늄, 비정질 셀레늄, 구리, 인듐, 셀레늄의 화합물(CIS), 또는 구리, 인듐, 갈륨, 셀레늄의 화합물(CIGS) 등을 사용할 수 있다.
n형 반도체는 밴드 갭이 넓고, 가시광에 대하여 투광성을 가지는 재료로 형성하는 것이 바람직하다. 예를 들어, 아연 산화물, 갈륨 산화물, 인듐 산화물, 주석 산화물, 또는 이들이 혼재된 산화물 등을 사용할 수 있다. 또한, 이들 재료는 정공 주입 저지층으로서의 기능도 가지고, 암전류를 작게 할 수도 있다.
도 8의 (A)에 도시된 층(62)으로서는, 예를 들어 실리콘 기판을 사용할 수 있다. 상기 실리콘 기판에는 Si 트랜지스터 등이 제공되고, 상술한 화소 회로 외에, 상기 화소 회로를 구동하는 회로, 화상 신호의 판독 회로, 화상 처리 회로 등을 제공할 수 있다.
또한, 화소는 도 8의 (B)에 도시된 바와 같이 층(61), 층(63), 및 층(62)의 적층 구성을 가져도 좋다.
층(63)은 OS 트랜지스터(예를 들어, 화소 회로의 트랜지스터(102, 103))를 가질 수 있다. 이때, 층(62)은 Si 트랜지스터(예를 들어, 화소 회로의 트랜지스터(107, 108))를 가지는 것이 바람직하다.
상기 구성으로 함으로써, 화소 회로를 구성하는 요소를 복수의 층에 분산시켜, 또한 상기 요소를 중첩시켜 제공할 수 있기 때문에, 촬상 장치의 면적을 작게 할 수 있다. 또한, 도 8의 (B)의 구성에서, 층(62)을 지지 기판으로 하고, 층(61) 및 층(63)에 화소(100) 및 주변 회로를 제공하여도 좋다.
<OS 트랜지스터>
OS 트랜지스터에 사용하는 반도체 재료로서는, 에너지 갭이 2eV 이상, 바람직하게는 2.5eV 이상, 더 바람직하게는 3eV 이상인 금속 산화물을 사용할 수 있다. 대표적으로는, 인듐을 포함하는 산화물 반도체 등이고, 예를 들어 후술하는 CAC-OS 등을 사용할 수 있다.
반도체층은, 예를 들어 인듐, 아연, 및 M(알루미늄, 타이타늄, 갈륨, 저마늄, 이트륨, 지르코늄, 란타넘, 세륨, 주석, 네오디뮴, 또는 하프늄 등의 금속)을 포함하는 In-M-Zn계 산화물로 표기되는 막으로 할 수 있다.
반도체층을 구성하는 산화물 반도체가 In-M-Zn계 산화물인 경우, In-M-Zn 산화물을 성막하기 위하여 사용되는 스퍼터링 타깃의 금속 원소의 원자수비는 In≥M, Zn≥M을 만족시키는 것이 바람직하다. 이러한 스퍼터링 타깃의 금속 원소의 원자수비로서, In:M:Zn=1:1:1, In:M:Zn=1:1:1.2, In:M:Zn=3:1:2, In:M:Zn=4:2:3, In:M:Zn=4:2:4.1, In:M:Zn=5:1:6, In:M:Zn=5:1:7, In:M:Zn=5:1:8 등이 바람직하다. 또한, 성막되는 반도체층의 원자수비는 각각, 상기 스퍼터링 타깃에 포함되는 금속 원소의 원자수비의 ±40%의 변동을 포함한다.
반도체층으로서는, 캐리어 밀도가 낮은 산화물 반도체를 사용한다. 예를 들어, 반도체층은 캐리어 밀도가 1×1017/cm3 이하, 바람직하게는 1×1015/cm3 이하, 더 바람직하게는 1×1013/cm3 이하, 더 바람직하게는 1×1011/cm3 이하, 더 바람직하게는 1×1010/cm3 미만이고, 1×10-9/cm3 이상의 캐리어 밀도의 산화물 반도체를 사용할 수 있다. 그러한 산화물 반도체를 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체라고 부른다. 이로써, 불순물 농도가 낮고, 결함 준위 밀도가 낮기 때문에, 안정된 특성을 가지는 산화물 반도체라고 할 수 있다.
또한, 이들에 한정되지 않고, 필요로 하는 트랜지스터의 반도체 특성 및 전기 특성(전계 효과 이동도, 문턱 전압 등)에 따라 적절한 조성의 것을 사용하는 것이 좋다. 또한 필요로 하는 트랜지스터의 반도체 특성을 얻기 위하여, 반도체층의 캐리어 밀도나 불순물 농도, 결함 밀도, 금속 원소와 산소의 원자수비, 원자간 거리, 밀도 등을 적절한 것으로 하는 것이 바람직하다.
반도체층을 구성하는 산화물 반도체에서, 14족 원소의 하나인 실리콘이나 탄소가 포함되면, 산소 결손이 증가되어, n형화된다. 그러므로, 반도체층에서의 실리콘이나 탄소의 농도(이차 이온 질량 분석법에 의하여 얻어지는 농도)를 2×1018atoms/cm3 이하, 바람직하게는 2×1017atoms/cm3 이하로 한다.
또한, 알칼리 금속 및 알칼리 토금속은 산화물 반도체와 결합하면 캐리어를 생성하는 경우가 있고, 트랜지스터의 오프 전류가 증대되는 경우가 있다. 그러므로, 반도체층에서의 알칼리 금속 또는 알칼리 토금속의 농도(이차 이온 질량 분석법에 의하여 얻어지는 농도)를 1×1018atoms/cm3 이하, 바람직하게는 2×1016atoms/cm3 이하로 한다.
또한, 반도체층을 구성하는 산화물 반도체에 질소가 포함되어 있으면, 캐리어인 전자가 생김으로써 캐리어 밀도가 증가되어 n형화되기 쉽다. 이 결과, 질소가 포함되는 산화물 반도체를 사용한 트랜지스터는 노멀리 온 특성이 되기 쉽다. 그러므로 반도체층에서의 질소 농도(이차 이온 질량 분석법에 의하여 얻어지는 농도)는 5×1018atoms/cm3 이하로 하는 것이 바람직하다.
또한, 반도체층은 예를 들어 비단결정 구조이어도 좋다. 비단결정 구조는, 예를 들어 c축으로 배향된 결정을 가지는 CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor 또는 C-Axis Aligned and A-B-plane Anchored Crystalline Oxide Semiconductor), 다결정 구조, 미결정 구조, 또는 비정질 구조를 포함한다. 비단결정 구조에서, 비정질 구조는 결함 준위 밀도가 가장 높고, CAAC-OS는 결함 준위 밀도가 가장 낮다.
비정질 구조의 산화물 반도체막은, 예를 들어 원자 배열이 무질서하며 결정 성분을 가지지 않는다. 또는, 비정질 구조의 산화물막은, 예를 들어 완전한 비정질 구조이며, 결정부를 가지지 않는다.
또한, 반도체층이 비정질 구조의 영역, 미결정 구조의 영역, 다결정 구조의 영역, CAAC-OS의 영역, 단결정 구조의 영역 중 2종류 이상을 가지는 혼합막이어도 좋다. 혼합막은, 예를 들어 상술한 영역 중 어느 2종류 이상의 영역을 포함하는 단층 구조 또는 적층 구조를 가지는 경우가 있다.
이하에서는, 비단결정의 반도체층의 일 형태인 CAC(Cloud-Aligned Composite)-OS의 구성에 대하여 설명한다.
CAC-OS란, 예를 들어 산화물 반도체를 구성하는 원소가, 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 2nm 이하, 또는 그 근방의 크기로 편재한 재료의 한 구성이다. 또한, 이하에서는, 산화물 반도체에서 하나 또는 그 이상의 금속 원소가 편재하고, 상기 금속 원소를 가지는 영역이 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 2nm 이하, 또는 그 근방의 크기로 혼합된 상태를 모자이크 패턴 또는 패치 패턴이라고도 한다.
또한 산화물 반도체는 적어도 인듐을 포함하는 것이 바람직하다. 특히 인듐 및 아연을 포함하는 것이 바람직하다. 또한, 이들에 더하여 알루미늄, 갈륨, 이트륨, 구리, 바나듐, 베릴륨, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 또는 마그네슘 등에서 선택된 1종류 또는 복수 종류가 포함되어 있어도 좋다.
예를 들어, In-Ga-Zn 산화물에서의 CAC-OS(CAC-OS 중에서도 In-Ga-Zn 산화물을 특히 CAC-IGZO라고 불러도 됨)란 인듐 산화물(이하, InOX1(X1은 0보다 큰 실수(實數))로 함) 또는 인듐 아연 산화물(이하, InX2ZnY2OZ2(X2, Y2, 및 Z2는 0보다 큰 실수)로 함)과, 갈륨 산화물(이하, GaOX3(X3은 0보다 큰 실수)으로 함) 또는 갈륨 아연 산화물(이하, GaX4ZnY4OZ4(X4, Y4, 및 Z4는 0보다 큰 실수)로 함) 등으로 재료가 분리함으로써 모자이크 패턴이 되고, 모자이크 패턴의 InOX1 또는 InX2ZnY2OZ2가 막 내에 균일하게 분포된 구성(이하, 클라우드상이라고도 함)이다.
즉, CAC-OS는, GaOX3이 주성분인 영역과, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역이 혼합되어 있는 구성을 가지는 복합 산화물 반도체이다. 또한 본 명세서에서 예를 들어 제 1 영역의 원소 M에 대한 In의 원자수비가 제 2 영역의 원소 M에 대한 In의 원자수비보다 큰 것을 '제 1 영역은 제 2 영역과 비교하여 In의 농도가 높다'라고 한다.
또한 IGZO는 통칭이며, In, Ga, Zn, 및 O로 이루어지는 하나의 화합물을 말하는 경우가 있다. 대표적인 예로서, InGaO3(ZnO)m1(m1은 자연수임) 또는 In(1+x0)Ga(1-x0)O3(ZnO)m0(-1≤x0≤1, m0은 임의의 수임)으로 나타내어지는 결정성 화합물을 들 수 있다.
상기 결정성 화합물은 단결정 구조, 다결정 구조, 또는 CAAC 구조를 가진다. 또한 CAAC 구조는, 복수의 IGZO의 나노 결정이 c축 배향을 가지고 또한 a-b면에서는 배향하지 않고 연결된 결정 구조이다.
한편, CAC-OS는 산화물 반도체의 재료 구성에 관한 것이다. CAC-OS란 In, Ga, Zn, 및 O를 포함한 재료 구성에서, 일부에 Ga를 주성분으로 하는 나노 입자상으로 관찰되는 영역과 일부에 In을 주성분으로 하는 나노 입자상으로 관찰되는 영역이 각각 모자이크 패턴으로 무작위로 분산되는 구성을 말한다. 따라서, CAC-OS에서 결정 구조는 부차적인 요소이다.
또한 CAC-OS는 조성이 상이한 2종류 이상의 막의 적층 구조를 포함하지 않는 것으로 한다. 예를 들어, In을 주성분으로 하는 막과, Ga를 주성분으로 하는 막의 2층으로 이루어지는 구조는 포함하지 않는다.
또한, GaOX3이 주성분인 영역과, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역에서는 명확한 경계를 관찰할 수 없는 경우가 있다.
또한, 갈륨 대신에 알루미늄, 이트륨, 구리, 바나듐, 베릴륨, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 또는 마그네슘 등에서 선택된 1종류 또는 복수 종류가 포함되어 있는 경우, CAC-OS는 일부에 상기 금속 원소를 주성분으로 하는 나노 입자상으로 관찰되는 영역과 일부에 In을 주성분으로 하는 나노 입자상으로 관찰되는 영역이 각각 모자이크 패턴으로 무작위로 분산되어 있는 구성을 말한다.
CAC-OS는 예를 들어 기판을 의도적으로 가열하지 않는 조건하에서 스퍼터링법에 의하여 형성할 수 있다. 또한, CAC-OS를 스퍼터링법으로 형성하는 경우, 성막 가스로서 불활성 가스(대표적으로는 아르곤), 산소 가스, 및 질소 가스 중에서 선택된 어느 하나 또는 복수를 사용하는 것이 좋다. 또한 성막 시의 성막 가스의 총유량에 대한 산소 가스의 유량비는 낮을수록 바람직하고, 예를 들어 산소 가스의 유량비를 0% 이상 30% 미만, 바람직하게는 0% 이상 10% 이하로 하는 것이 바람직하다.
CAC-OS는 X선 회절(XRD: X-ray diffraction) 측정법의 하나인 Out-of-plane법에 의한 θ/2θ 스캔을 사용하여 측정하였을 때 명확한 피크가 관찰되지 않는다는 특징을 가진다. 즉, X선 회절로부터 측정 영역의 a-b면 방향 및 c축 방향의 배향이 보이지 않는 것을 알 수 있다.
또한, CAC-OS는 프로브 직경이 1nm의 전자선(나노 빔 전자선이라고도 함)을 조사함으로써 얻어지는 전자선 회절 패턴에서, 링 형상으로 휘도가 높은 영역이 관측되고 상기 링 영역에 복수의 휘점이 관측된다. 따라서, 전자선 회절 패턴으로부터 CAC-OS의 결정 구조가 평면 방향 및 단면 방향에서 배향성을 가지지 않는 nc(nano-crystal) 구조를 가지는 것을 알 수 있다.
또한, 예를 들어 In-Ga-Zn 산화물에서의 CAC-OS에서는, 에너지 분산형 X선 분광법(EDX: Energy Dispersive X-ray spectroscopy)을 사용하여 취득한 EDX 매핑에 의하여 GaOX3이 주성분인 영역과, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역이 편재하고 혼합되어 있는 구조를 가지는 것을 확인할 수 있다.
CAC-OS는 금속 원소가 균일하게 분포된 IGZO 화합물과는 상이한 구조이고, IGZO 화합물과 상이한 성질을 가진다. 즉, CAC-OS는 GaOX3 등이 주성분인 영역과, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역으로 서로 상분리(相分離)되어, 각 원소를 주성분으로 하는 영역이 모자이크 패턴인 구조를 가진다.
여기서, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역은 GaOX3 등이 주성분인 영역과 비교하여 도전성이 높은 영역이다. 즉, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역을 캐리어가 흐름으로써, 산화물 반도체로서의 도전성이 발현된다. 따라서, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역이 산화물 반도체 내에 클라우드상으로 분포됨으로써 높은 전계 효과 이동도(μ)를 실현할 수 있다.
한편, GaOX3 등이 주성분인 영역은 InX2ZnY2OZ2 또는 InOX1이 주성분인 영역과 비교하여 절연성이 높은 영역이다. 즉, GaOX3 등이 주성분인 영역이 산화물 반도체 내에 분포됨으로써 누설 전류가 억제되어 양호한 스위칭 동작을 실현할 수 있다.
따라서, CAC-OS를 반도체 소자에 사용한 경우, GaOX3 등에 기인하는 절연성과, InX2ZnY2OZ2 또는 InOX1에 기인하는 도전성이 상보적으로 작용됨으로써, 높은 온 전류(Ion) 및 높은 전계 효과 이동도(μ)를 실현할 수 있다.
또한 CAC-OS를 사용한 반도체 소자는 신뢰성이 높다. 따라서, CAC-OS는 다양한 반도체 장치의 구성 재료로서 적합하다.
도 9의 (A)는 도 8의 (A)에 도시된 화소의 단면의 일례를 설명하는 도면이다. 층(61)은 광전 변환 소자(101)로서 실리콘을 광전 변환층으로 하는 pn 접합형 포토다이오드를 가진다. 층(62)은 화소 회로를 구성하는 Si 트랜지스터 등을 가진다.
광전 변환 소자(101)에서 층(65a)은 p+형 영역으로, 층(65b)은 n형 영역으로, 층(65c)은 n+형 영역으로 할 수 있다. 또한, 층(65b)에는 전원선과 층(65c)을 접속하기 위한 영역(36)이 제공된다. 예를 들어, 영역(36)은 p+형 영역으로 할 수 있다.
도 9의 (A)에서, Si 트랜지스터는 실리콘 기판(40)에 채널 형성 영역을 가지는 플레이너(planar)형 구성을 도시하였지만, 도 12의 (A), (B)에 도시된 바와 같이, 실리콘 기판(40)에 Fin형 반도체층을 가지는 구성이어도 좋다. 도 12의 (A)는 채널 길이 방향의 단면에, 도 12의 (B)는 채널 폭 방향의 단면에 상당한다.
또는, 도 12의 (C)에 도시된 바와 같이, 실리콘 박막의 반도체층(45)을 가지는 트랜지스터이어도 좋다. 반도체층(45)은, 예를 들어 실리콘 기판(40) 위의 절연층(46) 위에 형성된 단결정 실리콘(SOI(Silicon on Insulator))으로 할 수 있다.
여기서, 도 9의 (A)에서는, 층(61)이 가지는 요소와 층(62)이 가지는 요소의 전기적인 접속을 접합 기술로 얻는 구성예를 도시하였다.
층(61)에는 절연층(42), 도전층(33), 및 도전층(34)이 제공된다. 도전층(33) 및 도전층(34)은 절연층(42)에 매설된 영역을 가진다. 도전층(33)은 층(65a)과 전기적으로 접속된다. 도전층(34)은 영역(36)과 전기적으로 접속된다. 또한, 절연층(42), 도전층(33), 및 도전층(34)의 표면은, 각각 높이가 일치하도록 평탄화되어 있다.
층(62)에는 절연층(41), 도전층(31), 및 도전층(32)이 제공된다. 도전층(31) 및 도전층(32)은 절연층(41)에 매설된 영역을 가진다. 도전층(32)은 전원선과 전기적으로 접속된다. 도전층(31)은 트랜지스터(102)의 소스 또는 드레인과 전기적으로 접속된다. 또한, 절연층(41), 도전층(31), 및 도전층(32)의 표면은 각각 높이가 일치하도록 평탄화되어 있다.
여기서, 도전층(31) 및 도전층(33)은 주성분이 동일한 금속 원소인 것이 바람직하다. 도전층(32) 및 도전층(34)은 주성분이 동일한 금속 원소인 것이 바람직하다. 또한, 절연층(41) 및 절연층(42)은 동일한 성분으로 구성되어 있는 것이 바람직하다.
예를 들어, 도전층(31, 32, 33, 34)에는 Cu, Al, Sn, Zn, W, Mo, Ag, Pt, 또는 Au 등을 사용할 수 있다. 접합의 용이성을 고려하여, 바람직하게는 Cu, Al, W, 또는 Au를 사용한다. 또한, 절연층(41, 42)에는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 질화 타이타늄 등을 사용할 수 있다.
즉, 도전층(31) 및 도전층(33)의 조합과 도전층(32) 및 도전층(34)의 조합 각각에, 상기에 나타내어진 동일한 금속 재료를 사용하는 것이 바람직하다. 또한, 절연층(41) 및 절연층(42)의 각각에, 상기에 나타내어진 동일한 절연 재료를 사용하는 것이 바람직하다. 상기 구성으로 함으로써, 층(61)과 층(62)의 경계를 접합 위치로 하는 접합을 수행할 수 있다.
상기 접합에 의하여, 도전층(31) 및 도전층(33)의 조합과 도전층(32) 및 도전층(34)의 조합 각각의 전기적인 접속을 얻을 수 있다. 또한, 절연층(41) 및 절연층(42)의 기계적인 강도를 가지는 접속을 얻을 수 있다.
금속층끼리의 접합에는 표면의 산화막 및 불순물의 흡착층 등을 스퍼터링 처리 등으로 제거하고, 청정화 및 활성화된 표면끼리를 접촉시켜 접합하는 표면 활성화 접합법을 사용할 수 있다. 또는, 온도와 압력을 병용하여 표면끼리를 접합하는 확산 접합법 등을 사용할 수 있다. 둘 다 원자 레벨의 결합이 일어나기 때문에, 전기적뿐만 아니라 기계적으로도 우수한 접합을 얻을 수 있다.
또한, 절연층끼리의 접합에는 연마 등에 의하여 높은 평탄성을 얻은 후, 산소 플라스마 등으로 친수성 처리를 수행한 표면끼리를 접합시켜 일시적으로 접합하고, 가열 처리에 의한 탈수로 제대로 접합하는 친수성 접합법 등을 사용할 수 있다. 친수성 접합법도 원자 레벨의 결합이 일어나기 때문에, 기계적으로 우수한 접합을 얻을 수 있다.
층(61)과 층(62)을 접합하는 경우, 각각의 접합면에는 절연층과 금속층이 혼재하기 때문에, 예를 들어 표면 활성화 접합법 및 친수성 접합법을 조합하여 수행하는 것이 좋다.
예를 들어, 연마 후에 표면을 청정화하고, 금속층의 표면에 산화 방지 처리를 수행한 후에, 친수성 처리를 수행하여 접합하는 방법 등을 사용할 수 있다. 또한, 금속층의 표면을 Au 등의 난(難)산화성 금속으로 하고 친수성 처리를 수행하여도 좋다. 또한, 상술한 방법 이외의 접합 방법을 사용하여도 좋다.
도 9의 (B)는 도 8의 (A)에 도시된 화소의 층(61)에 셀레늄계 재료를 광전 변환층으로 하는 pn 접합형 포토다이오드를 사용한 경우의 단면도이다. 한쪽의 전극으로서 층(66a)을, 광전 변환층으로서 층(66b, 66c)을, 다른 쪽의 전극으로서 층(66d)을 가진다.
이 경우, 층(61)은 층(62) 위에 직접 형성할 수 있다. 층(66a)은 트랜지스터(102)의 소스 또는 드레인과 전기적으로 접속된다. 층(66d)은 도전층(37)을 통하여 전원선과 전기적으로 접속된다.
도 10의 (A)는 도 8의 (B)에 도시된 화소의 단면의 일례를 설명하는 도면이다. 층(61)은 광전 변환 소자(101)로서 실리콘을 광전 변환층으로 하는 pn 접합형 포토다이오드를 가진다. 층(62)은 Si 트랜지스터 등을 가진다. 층(63)은 OS 트랜지스터 등을 가진다. 층(61)과 층(63)은 접합으로 전기적인 접속을 얻는 구성예를 도시하였다.
도 10의 (A)에서, OS 트랜지스터는 셀프 얼라인형의 구성을 도시하였지만, 도 12의 (D)에 도시된 바와 같이, 비셀프 얼라인형의 톱 게이트형 트랜지스터이어도 좋다.
트랜지스터(102)는 백 게이트(35)를 가지는 구성을 도시하였지만, 백 게이트를 가지지 않는 형태이어도 좋다. 백 게이트(35)는, 도 12의 (E)에 도시된 바와 같이, 대향되어 제공되는 트랜지스터의 프런트 게이트와 전기적으로 접속하는 경우가 있다. 또는, 백 게이트(35)에 프런트 게이트와 상이한 고정 전위를 공급할 수 있는 구성이어도 좋다.
OS 트랜지스터가 형성되는 영역과 Si 트랜지스터가 형성되는 영역 사이에는 수소의 확산을 방지하는 기능을 가지는 절연층(43)이 제공된다. 트랜지스터(107, 108)의 채널 형성 영역 근방에 제공되는 절연층 내의 수소는 실리콘의 댕글링 본드를 종단한다. 한편, 트랜지스터(102)의 채널 형성 영역의 근방에 제공되는 절연층 내의 수소는 산화물 반도체층 내에 캐리어를 생성하는 요인의 하나가 된다.
절연층(43)에 의하여 한쪽의 층에 수소를 가둠으로써 트랜지스터(107, 108)의 신뢰성을 향상시킬 수 있다. 또한, 한쪽의 층으로부터 다른 쪽의 층으로의 수소의 확산이 억제됨으로써 트랜지스터(102)의 신뢰성도 향상시킬 수 있다.
절연층(43)으로서는, 예를 들어 산화 알루미늄, 산화질화 알루미늄, 산화 갈륨, 산화질화 갈륨, 산화 이트륨, 산화질화 이트륨, 산화 하프늄, 산화질화 하프늄, 이트리아 안정화 지르코니아(YSZ) 등을 사용할 수 있다.
도 10의 (B)는 도 8의 (B)에 도시된 화소의 층(61)에 셀레늄계 재료를 광전 변환층으로 하는 pn 접합형 포토다이오드를 사용한 경우의 단면도이다. 층(61)은 층(63) 위에 직접 형성할 수 있다. 층(61, 62, 63)의 자세한 내용은 상술한 설명을 참조할 수 있다.
도 11의 (A)는 도 10의 구성을 설명하는 도면이다. 센서 영역은 광전 변환 소자(101)를 가지는 층(61)과 OS 트랜지스터를 가지는 층(63)으로 구성되어 있다. 연산 영역은 Si 트랜지스터 등을 가지는 층(63)으로 구성되어 있다. 연산 영역은 화소에서의 트랜지스터(107, 108) 및 실시형태 1의 풀링 회로, 드라이버(11, 12, 13) 등의 회로를 가진다. 센서 영역과 연산 영역을 적층 구조로 함으로써 회로 면적을 작게 할 수 있다.
도 11의 (B)는 센서 영역의 단면 사진과 연산 영역의 단면 사진이다. 센서 영역은 셀레늄계 재료를 광전 변환층으로 하는 pn 접합형 포토다이오드와 OS 트랜지스터(OS FET)에 의하여 구성되고, 연산 영역은 Si 트랜지스터(SiFET)에 의하여 다양한 회로가 구성되어 있다.
<그 외의 화소의 구성 요소>
도 13의 (A)는 본 발명의 일 형태의 촬상 장치의 화소에 컬러 필터 등을 부가한 예를 도시한 사시도이다. 상기 사시도에서는 복수의 화소의 단면도 함께 도시하였다. 광전 변환 소자(101)가 형성되는 층(61) 위에는 절연층(80)이 형성된다. 절연층(80)은 가시광에 대하여 투광성이 높은 산화 실리콘막 등을 사용할 수 있다. 또한, 패시베이션막으로서 질화 실리콘막을 적층하여도 좋다. 또한, 반사 방지막으로서 산화 하프늄 등의 유전체막을 적층하여도 좋다.
절연층(80) 위에는 차광층(81)이 형성되어도 좋다. 차광층(81)은 상부의 컬러 필터를 통과하는 광의 혼색을 방지하는 기능을 가진다. 차광층(81)에는 알루미늄, 텅스텐 등의 금속층을 사용할 수 있다. 또한, 상기 금속층과, 반사 방지막으로서의 기능을 가지는 유전체막을 적층하여도 좋다.
절연층(80) 및 차광층(81) 위에는 평탄화막으로서 유기 수지층(82)을 제공할 수 있다. 또한, 화소 별로 컬러 필터(83)(컬러 필터(83a, 83b, 83c))가 형성된다. 예를 들어, 컬러 필터(83a, 83b, 83c)에, R(적색), G(녹색), B(청색), Y(황색), C(시안), M(마젠타) 등의 색을 할당함으로써 컬러 화상을 얻을 수 있다.
컬러 필터(83) 위에는 가시광에 대하여 투광성을 가지는 절연층(86) 등을 제공할 수 있다.
또한, 도 13의 (B)에 도시된 바와 같이, 컬러 필터(83) 대신에 광학 변환층(85)을 사용하여도 좋다. 이와 같은 구성으로 함으로써, 다양한 파장 영역에서의 화상이 얻어지는 촬상 장치로 할 수 있다.
예를 들어, 광학 변환층(85)에 가시광선의 파장 이하의 광을 차단하는 필터를 사용하면 적외선 촬상 장치로 할 수 있다. 또한, 광학 변환층(85)에 근적외선의 파장 이하의 광을 차단하는 필터를 사용하면 원적외선 촬상 장치로 할 수 있다. 또한, 광학 변환층(85)에 가시광선의 파장 이상의 광을 차단하는 필터를 사용하면 자외선 촬상 장치로 할 수 있다. 가시광의 컬러 필터와 적외선 또는 자외선의 필터를 조합하여도 좋다.
또한, 광학 변환층(85)에 신틸레이터를 사용하면 X선 촬상 장치 등에 사용하는 방사선의 강약을 가시화한 화상을 얻는 촬상 장치로 할 수 있다. 피사체를 투과한 X선 등의 방사선이 신틸레이터에 입사되면 포토루미네선스 현상에 의하여 가시광선이나 자외광선 등의 광(형광)으로 변환된다. 그리고, 상기 광을 광전 변환 소자(101)로 검지함으로써 화상 데이터를 취득한다. 또한, 방사선 검출기 등에 이 구성의 촬상 장치를 사용하여도 좋다.
신틸레이터는, X선이나 감마선 등의 방사선이 조사되면 그 에너지를 흡수하여 가시광이나 자외광을 발하는 물질을 포함한다. 예를 들어, Gd2O2S:Tb, Gd2O2S:Pr, Gd2O2S:Eu, BaFCl:Eu, NaI, CsI, CaF2, BaF2, CeF3, LiF, LiI, ZnO 등을 수지나 세라믹에 분산시킨 것을 사용할 수 있다.
또한, 셀레늄계 재료를 사용한 광전 변환 소자(101)에서는 X선 등의 방사선을 전하에 직접 변환할 수 있기 때문에, 신틸레이터가 불필요한 구성으로 할 수도 있다.
또한, 도 13의 (C)에 도시된 바와 같이, 컬러 필터(83) 위에 마이크로 렌즈 어레이(84)를 제공하여도 좋다. 마이크로 렌즈 어레이(84)가 가지는 각각의 렌즈를 통과하는 광이 직하의 컬러 필터(83)를 통과하고, 광전 변환 소자(101)에 조사되게 된다. 또한, 도 13의 (B)에 도시된 광학 변환층(85) 위에 마이크로 렌즈 어레이(84)를 제공하여도 좋다.
<패키지, 모듈의 구성예>
이하에서는, 이미지 센서 칩을 제공한 패키지 및 카메라 모듈의 일례에 대하여 설명한다. 상기 이미지 센서 칩에는 상기 촬상 장치의 구성을 사용할 수 있다.
도 14의 (A1)은 이미지 센서 칩을 제공한 패키지의 상면 측의 외관 사시도이다. 상기 패키지는 이미지 센서 칩(450)을 고정하는 패키지 기판(410), 커버 유리(420), 및 이들을 접착하는 접착제(430) 등을 가진다.
도 14의 (A2)는 상기 패키지의 하면 측의 외관 사시도이다. 패키지의 하면에는 땜납 볼을 범프(440)로 한 BGA(Ball grid array)를 가진다. 또한, BGA에 한정되지 않고, LGA(Land grid array)나 PGA(Pin Grid Array) 등을 가져도 좋다.
도 14의 (A3)은 커버 유리(420) 및 접착제(430)의 일부를 생략하여 도시한 패키지의 사시도이다. 패키지 기판(410) 위에는 전극 패드(460)가 형성되고, 전극 패드(460) 및 범프(440)는 스루 홀을 통하여 전기적으로 접속되어 있다. 전극 패드(460)는 이미지 센서 칩(450)과 와이어(470)에 의하여 전기적으로 접속되어 있다.
또한, 도 14의 (B1)은 이미지 센서 칩을 렌즈 일체형의 패키지에 제공된 카메라 모듈의 상면 측의 외관 사시도이다. 상기 카메라 모듈은 이미지 센서 칩(451)을 고정하는 패키지 기판(411), 렌즈 커버(421), 및 렌즈(435) 등을 가진다. 또한, 패키지 기판(411) 및 이미지 센서 칩(451) 사이에는 촬상 장치의 구동 회로 및 신호 변환 회로 등의 기능을 가지는 IC칩(490)도 제공되어 있고, SiP(System in package)로서의 구성을 가진다.
도 14의 (B2)는 상기 카메라 모듈의 하면 측의 외관 사시도이다. 패키지 기판(411)의 하면 및 측면에는 실장용 랜드(441)가 제공된 QFN(Quad flat no-lead package)의 구성을 가진다. 또한, 상기 구성은 일례이며, QFP(Quad flat package)나 상술한 BGA가 제공되어 있어도 좋다.
도 14의 (B3)은 렌즈 커버(421) 및 렌즈(435)의 일부를 생략하여 도시한 모듈의 사시도이다. 랜드(441)는 전극 패드(461)와 전기적으로 접속되고, 전극 패드(461)는 이미지 센서 칩(451) 또는 IC칩(490)과 와이어(471)에 의하여 전기적으로 접속되어 있다.
상술한 바와 같은 형태의 패키지에 이미지 센서 칩을 제공함으로써, 인쇄 기판 등으로의 실장이 용이하게 되어, 다양한 반도체 장치, 전자 기기에 이미지 센서 칩을 실장할 수 있다.
이상, 본 실시형태에서 나타낸 구성, 방법은 다른 실시형태에서 나타낸 구성, 방법과 적절히 조합하여 사용할 수 있다.
(실시형태 3)
본 발명의 일 형태에 따른 촬상 장치를 사용할 수 있는 전자 기기로서, 표시 기기, 퍼스널 컴퓨터, 기록 매체를 구비한 화상 기억 장치 또는 화상 재생 장치, 휴대 전화, 휴대형을 포함하는 게임기, 휴대 정보 단말, 전자 서적 단말, 비디오 카메라, 디지털 스틸 카메라 등의 카메라, 고글형 디스플레이(헤드 마운트 디스플레이), 내비게이션 시스템, 음향 재생 장치(카 오디오, 디지털 오디오 플레이어 등), 복사기, 팩시밀리, 프린터, 프린터 복합기, 현금 자동 입출금기(ATM), 자동 판매기 등을 들 수 있다. 이들 전자 기기의 구체적인 예를 도 15에 도시하였다.
도 15의 (A)는 감시 카메라이며, 지지대(951), 카메라 유닛(952), 보호 커버(953) 등을 가진다. 카메라 유닛(952)에는 회전 기구 등이 제공되고, 천장에 설치함으로써 모든 방향의 촬상이 가능하게 된다. 상기 카메라 유닛에서의 화상을 취득하기 위한 부품 중 하나로서 본 발명의 일 형태의 촬상 장치를 구비할 수 있다. 또한 감시 카메라란 관용적인 명칭이고, 용도를 한정하는 것은 아니다. 예를 들어, 감시 카메라로서의 기능을 가지는 기기는 카메라 또는 비디오 카메라라고도 불린다.
도 15의 (B)는 비디오 카메라이며, 제 1 하우징(971), 제 2 하우징(972), 표시부(973), 조작 키(974), 렌즈(975), 접속부(976) 등을 가진다. 조작 키(974) 및 렌즈(975)는 제 1 하우징(971)에 제공되고, 표시부(973)는 제 2 하우징(972)에 제공된다. 상기 비디오 카메라의 화상을 취득하기 위한 부품 중 하나로서 본 발명의 일 형태의 촬상 장치를 구비할 수 있다.
도 15의 (C)는 디지털 카메라이며, 하우징(961), 셔터 버튼(962), 마이크로폰(963), 발광부(967), 렌즈(965) 등을 가진다. 상기 디지털 카메라의 화상을 취득하기 위한 부품 중 하나로서 본 발명의 일 형태의 촬상 장치를 구비할 수 있다.
도 15의 (D)는 손목시계형의 정보 단말이며, 표시부(932), 하우징 겸 리스트 밴드(933), 카메라(939) 등을 가진다. 표시부(932)는 정보 단말의 조작을 수행하기 위한 터치 패널을 구비한다. 표시부(932) 및 하우징 겸 리스트 밴드(933)는 가요성을 가지고, 신체에 대한 장착성이 우수하다. 상기 정보 단말의 화상을 취득하기 위한 부품 중 하나로서 본 발명의 일 형태의 촬상 장치를 구비할 수 있다.
도 15의 (E)는 휴대 전화기의 일례이며, 하우징(981), 표시부(982), 조작 버튼(983), 외부 접속 포트(984), 스피커(985), 마이크로폰(986), 카메라(987) 등을 가진다. 상기 휴대 전화기는 표시부(982)에 터치 센서를 구비한다. 전화를 걸거나 또는 문자를 입력하는 등의 다양한 조작은 손가락이나 스타일러스 등으로 표시부(982)를 터치함으로써 수행할 수 있다. 상기 휴대 전화기에서의 화상을 취득하기 위한 부품 중 하나로서 본 발명의 일 형태의 촬상 장치를 구비할 수 있다.
도 15의 (F)는 휴대 정보 단말이며, 하우징(911), 표시부(912), 카메라(919) 등을 가진다. 표시부(912)가 가지는 터치 패널 기능에 의하여 정보의 입출력을 수행할 수 있다. 상기 휴대 정보 단말의 화상을 취득하기 위한 부품 중 하나로서 본 발명의 일 형태의 촬상 장치를 구비할 수 있다.
본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
또한, 본 명세서 등에서, 표시 소자, 표시 소자를 가지는 장치인 표시 장치, 발광 소자, 및 발광 소자를 가지는 장치인 발광 장치는, 다양한 형태를 사용할 수 있고, 또는 다양한 소자를 가질 수 있다. 표시 소자, 표시 장치, 발광 소자, 또는 발광 장치는, 예를 들어 EL(일렉트로루미네선스) 소자(유기물 및 무기물을 포함하는 EL 소자, 유기 EL 소자, 무기 EL 소자), LED 칩(백색 LED 칩, 적색 LED 칩, 녹색 LED 칩, 청색 LED 칩 등), 트랜지스터(전류에 따라 발광하는 트랜지스터), 플라스마 디스플레이 패널(PDP), 전자 방출 소자, 카본 나노 튜브를 사용한 표시 소자, 액정 소자, 전자 잉크, 일렉트로 웨팅 소자, 전기 영동 소자, MEMS(Micro Electro Mechanical Systems)를 사용한 표시 소자(예를 들어, GLV(Grating Light Valve), DMD(Digital Micromirror Device), DMS(Digital Micro Shutter), MIRASOL(등록 상표), IMOD(Interferometric Modulatoration) 소자, 셔터 방식의 MEMS 표시 소자, 광간섭 방식의 MEMS 표시 소자, 압전 세라믹 디스플레이 등), 또는 퀀텀닷(quantum dot) 등 중 적어도 하나를 가진다. 이들 외에도, 표시 소자, 표시 장치, 발광 소자, 또는 발광 장치는, 전기적 또는 자기적 작용에 의하여, 콘트라스트, 휘도, 반사율, 투과율 등이 변화하는 표시 매체를 가져도 좋다. EL 소자를 사용한 표시 장치의 일례로서는 EL 디스플레이 등이 있다. 전자 방출 소자를 사용한 표시 장치의 일례로서는, 필드 이미션 디스플레이(FED) 또는 SED방식 평면형 디스플레이(SED: Surface-conduction Electron-emitter Display) 등이 있다. 액정 소자를 사용한 표시 장치의 일례로서는 액정 디스플레이(투과형 액정 디스플레이, 반투과형 액정 디스플레이, 반사형 액정 디스플레이, 직시형 액정 디스플레이, 투사형 액정 디스플레이) 등이 있다. 전자 잉크, 전자 분류체(電子 粉流體, Electric Liquid Powder(등록 상표)), 또는 전기 영동 소자를 사용한 표시 장치의 일례로서는, 전자 페이퍼 등이 있다. 퀀텀닷을 각 화소에 사용한 표시 장치의 일례로서는 퀀텀닷 디스플레이 등이 있다. 또한, 퀀텀닷은 표시 소자로서가 아니라, 백라이트의 일부에 제공하여도 좋다. 퀀텀닷을 사용함으로써, 색순도가 높은 표시를 수행할 수 있다. 또한, 반투과형 액정 디스플레이나 반사형 액정 디스플레이를 실현하는 경우에는 화소 전극의 일부 또는 전부가 반사 전극으로서의 기능을 가지도록 하는 것이 좋다. 예를 들어, 화소 전극의 일부 또는 전부가 알루미늄, 은 등을 가지도록 하는 것이 좋다. 또한, 그 경우, 반사 전극 아래에 SRAM 등의 기억 회로를 제공할 수도 있다. 이로써, 소비전력을 더 저감할 수 있다. 또한, LED 칩을 사용하는 경우, LED 칩의 전극이나 질화물 반도체 아래에, 그래핀이나 흑연을 배치하여도 좋다. 그래핀이나 흑연은 복수의 층을 중첩시켜 다층막으로 하여도 좋다. 이와 같이, 그래핀이나 흑연을 제공함으로써, 그 위에 질화물 반도체, 예를 들어 결정을 가지는 n형 GaN 반도체층 등을 용이하게 성막할 수 있다. 또한, 그 위에, 결정을 가지는 p형 GaN 반도체층 등을 제공하여, LED 칩을 구성할 수 있다. 또한, 그래핀이나 흑연과, 결정을 가지는 n형 GaN 반도체층 사이에 AlN층을 제공하여도 좋다. 또한, LED 칩이 가지는 GaN 반도체층은 MOCVD로 성막하여도 좋다. 다만, 그래핀을 제공함으로써, LED 칩이 가지는 GaN 반도체층은 스퍼터링법으로 성막할 수도 있다. 또한, MEMS(Micro Electro Mechanical Systems)를 사용한 표시 소자에서는 표시 소자가 밀봉되어 있는 공간(예를 들어, 표시 소자가 배치되어 있는 소자 기판과, 소자 기판에 대향하여 배치되어 있는 대향 기판의 사이)에 건조제를 배치하여도 좋다. 건조제를 배치함으로써, MEMS 등이 수분에 의하여 움직이기 어려워지거나, 열화되기 쉬워지는 것을 방지할 수 있다.
또한, 본 실시형태는 본 명세서에서 나타내는 다른 실시형태와 적절히 조합할 수 있다.
(본 명세서 등의 기재에 관한 부기)
이상의 실시형태에서의 각 구성의 설명에 대하여, 이하에 부기한다.
<실시형태에서 설명된 본 발명의 일 형태에 관한 부기>
각 실시형태에 나타내어진 구성은 다른 실시형태에 나타내어진 구성과 적절히 조합하여 본 발명의 일 형태로 할 수 있다. 또한, 하나의 실시형태 중에 복수의 구성예가 나타내어지는 경우에는, 구성예를 서로 적절히 조합할 수 있다.
또한, 어느 하나의 실시형태 중에서 설명된 내용(일부의 내용이어도 좋음)은, 그 실시형태에서 설명된 다른 내용(일부의 내용이어도 좋음)과, 하나 또는 복수의 다른 실시형태에서 설명된 내용(일부의 내용이어도 좋음) 중 적어도 하나의 내용에 대하여, 적용, 조합, 또는 치환 등을 수행할 수 있다.
또한, 실시형태에서 설명하는 내용이란, 각각의 실시형태에 있어서, 다양한 도면을 사용하여 설명하는 내용, 또는 명세서에 기재되는 문장을 사용하여 설명하는 내용을 가리킨다.
또한, 어느 하나의 실시형태에서 설명하는 도면(일부이어도 좋음)은, 그 도면의 다른 부분, 그 실시형태에서 설명하는 다른 도면(일부이어도 좋음)과, 하나 또는 복수의 다른 실시형태에서 설명하는 도면(일부이어도 좋음) 중 적어도 하나의 도면에 대하여 조합함으로써, 더 많은 도면을 구성시킬 수 있다.
<서수사에 관한 부기>
본 명세서 등에서, '제 1', '제 2', '제 3'이라는 서수사는, 구성 요소의 혼동을 피하기 위하여 부여한 것이다. 따라서, 구성 요소의 개수를 한정하는 것은 아니다. 또한 구성 요소의 순서를 한정하는 것은 아니다. 또한 예를 들어, 본 명세서 등의 실시형태의 하나에서 '제 1'로 언급된 구성 요소를, 다른 실시형태 또는 청구범위에서 '제 2'로 언급된 구성 요소로 할 수도 있다. 또한, 예를 들어 본 명세서 등의 실시형태 중 하나에서 '제 1'로 언급된 구성 요소를 다른 실시형태 또는 청구범위에서 생략하는 경우도 있다.
<도면을 설명하는 기재에 관한 부기>
실시형태에 대하여 도면을 참조하면서 설명하였다. 다만, 실시형태는 많은 상이한 형태에서 실시할 수 있고, 취지 및 그 범위로부터 벗어남이 없이, 그 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자라면 용이하게 이해할 수 있다. 따라서, 본 발명은 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다. 또한, 실시형태의 발명의 구성에서, 동일 부분 또는 같은 기능을 가지는 부분에는 동일한 부호를 다른 도면 사이에서 공통적으로 사용하고, 이의 반복적인 설명은 생략한다.
또한, 본 명세서 등에서, '위', '아래' 등의 배치를 나타내는 말은 구성끼리의 위치 관계를 도면을 참조하여 설명하기 위하여 편의상 사용하고 있는 것이다. 구성끼리의 위치 관계는 각 구성을 묘사하는 방향에 따라 적절히 변화된다. 그러므로 배치를 나타내는 말은 명세서에서 설명한 기재에 한정되지 않고 상황에 따라 적절히 환언할 수 있다.
또한, '위'나 '아래'라는 용어는, 구성 요소의 위치 관계가 직상 또는 직하이며 또한 직접 접촉하고 있는 것을 한정하는 것은 아니다. 예를 들어, '절연층(A) 위의 전극(B)'이라는 표현이면, 절연층(A) 위에 전극(B)이 직접 접촉하여 형성될 필요는 없고, 절연층(A)과 전극(B) 사이에 다른 구성 요소를 포함하는 것을 제외하지 않는다.
또한, 도면에서, 크기, 층의 두께, 또는 영역은 설명의 편의상 임의의 크기로 나타낸 것이다. 따라서, 그 스케일에 반드시 한정되는 것은 아니다. 또한 도면은 명확성을 기하기 위하여 모식적으로 나타낸 것이며, 도면에 나타난 형상 또는 값 등에 한정되지 않는다. 예를 들어, 노이즈로 인한 신호, 전압, 또는 전류의 편차, 혹은 타이밍의 차이로 인한 신호, 전압, 또는 전류의 편차 등을 포함할 수 있다.
또한, 도면에 있어서, 사시도 등에서 도면의 명확성을 기하기 위하여, 일부의 구성 요소의 기재를 생략하는 경우가 있다.
또한, 도면에서, 동일한 요소 또는 같은 기능을 가지는 요소, 동일한 재질의 요소, 또는 동시에 형성되는 요소 등에는 동일한 부호를 부여하는 경우가 있고, 이의 반복적인 설명은 생략하는 경우가 있다.
<환언할 수 있는 기재에 관한 부기>
본 명세서 등에서, 트랜지스터의 접속 관계를 설명할 때, 소스와 드레인 중 한쪽을 '소스 및 드레인 중 한쪽(또는 제 1 전극 또는 제 1 단자)'이라고 표기하고, 소스와 드레인 중 다른 쪽을 '소스 및 드레인 중 다른 쪽(또는 제 2 전극 또는 제 2 단자)'이라고 표기하였다. 이는, 트랜지스터의 소스와 드레인은 트랜지스터의 구조 또는 동작 조건 등에 따라 바뀌기 때문이다. 또한, 트랜지스터의 소스와 드레인의 호칭은 소스(드레인) 단자나 소스(드레인) 전극 등 상황에 따라 적절히 환언할 수 있다. 또한, 본 명세서 등에서는, 게이트 이외의 2개의 단자를 제 1 단자, 제 2 단자라고 부르는 경우나, 제 3 단자, 제 4 단자라고 부르는 경우가 있다. 또한, 본 명세서 등에서 기재하는 트랜지스터가 2개 이상의 게이트를 가지는 경우(이 구성을 듀얼 게이트 구조라고 하는 경우가 있음), 이들 게이트를 제 1 게이트, 제 2 게이트라고 부르는 경우나, 프런트 게이트, 백 게이트라고 부르는 경우가 있다. 특히, '프런트 게이트'라는 말은, 단순히 '게이트'라는 말로 서로 환언할 수 있다. 또한, '백 게이트'라는 말은, 단순히 '게이트'라는 말로 서로 환언할 수 있다. 또한, 보텀 게이트란, 트랜지스터의 제작 시에서, 채널 형성 영역보다 앞서 형성되는 단자를 가리키고, '톱 게이트'란 트랜지스터의 제작 시에서, 채널 형성 영역보다 뒤에 형성되는 단자를 가리킨다.
트랜지스터는 게이트, 소스, 및 드레인이라고 불리는 3개의 단자를 가진다. 게이트는 트랜지스터의 도통 상태를 제어하는 제어 단자로서 기능하는 단자이다. 소스 또는 드레인으로서 기능하는 2개의 입출력 단자는 트랜지스터의 형태 및 각 단자에 공급되는 전위의 높낮이에 따라 한쪽이 소스가 되고 다른 쪽이 드레인이 된다. 그래서, 본 명세서 등에서는 소스나 드레인이라는 용어는 서로 바꿔 사용할 수 있는 것으로 한다.
또한, 본 명세서 등에서 '전극'이나 '배선'이라는 용어는, 이들 구성 요소를 기능적으로 한정하는 것은 아니다. 예를 들어, '전극'은 '배선'의 일부로서 사용되는 경우가 있고, 이의 반대도 마찬가지이다. 또한, '전극'이나 '배선'이라는 용어에는, 복수의 '전극'이나 '배선'이 일체가 되어 형성되어 있는 경우 등도 포함된다.
또한 본 명세서 등에서 전압과 전위는 적절히 환언할 수 있다. 전압은 기준이 되는 전위로부터의 전위차이고, 예를 들어 기준이 되는 전위를 그라운드 전위(접지 전위)로 하면, 전압을 전위로 환언할 수 있다. 그라운드 전위는 반드시 0V를 의미하는 것으로 한정되는 것은 아니다. 또한, 전위는 상대적인 것이고 기준이 되는 전위에 따라서는 배선 등에 공급하는 전위를 변화시키는 경우가 있다.
또한 본 명세서 등에서, '막', '층' 등의 말은 경우에 따라서 또는 상황에 따라서 서로 바꿀 수 있다. 예를 들어, '도전층'이라는 용어를 '도전막'이라는 용어로 변경할 수 있는 경우가 있다. 또는, 예를 들어 '절연막'이라는 용어를 '절연층'이라는 용어로 변경할 수 있는 경우가 있다. 또는, 경우에 따라서 또는 상황에 따라서, '막', '층' 등의 말을 사용하지 않고, 다른 용어로 바꿀 수 있다. 예를 들어, '도전층' 또는 '도전막'이라는 용어를 '도전체'라는 용어로 변경할 수 있는 경우가 있다. 또는, 예를 들어 '절연층', '절연막'이라는 용어를 '절연체'라는 용어로 변경할 수 있는 경우가 있다.
또한, 본 명세서 등에서, '배선', '신호선', '전원선' 등의 용어는 경우에 따라서 또는 상황에 따라서 서로 바꿀 수 있다. 예를 들어, '배선'이라는 용어를 '신호선'이라는 용어로 변경할 수 있는 경우가 있다. 또한, 예를 들어 '배선'이라는 용어를 '전원선' 등의 용어로 변경할 수 있는 경우가 있다. 또한, 이의 반대도 마찬가지로, '신호선', '전원선' 등의 용어를 '배선'이라는 용어로 변경할 수 있는 경우가 있다. '전원선' 등의 용어는 '신호선' 등의 용어로 변경할 수 있는 경우가 있다. 또한, 이의 반대도 마찬가지로, '신호선' 등의 용어는 '전원선' 등의 용어로 변경할 수 있는 경우가 있다. 또한, 배선에 인가되어 있는 '전위'라는 용어를 경우에 따라서 또는 상황에 따라서 '신호' 등이라는 용어로 변경할 수 있는 경우가 있다. 또한, 이의 반대도 마찬가지로, '신호' 등의 용어는 '전위'라는 용어로 변경할 수 있는 경우가 있다.
<말의 정의에 관한 부기>
이하에서는, 상기 실시형태 중에서 언급한 말의 정의에 대하여 설명한다.
<<반도체의 불순물에 대하여>>
반도체의 불순물이란, 예를 들어 반도체층을 구성하는 주성분 이외의 것을 말한다. 예를 들어, 농도가 0.1atomic% 미만인 원소는 불순물이다. 불순물이 포함됨으로써, 예를 들어 반도체에 DOS(Density of States)가 형성되거나, 캐리어 이동도가 저하하거나, 결정성이 저하하는 것 등이 일어나는 경우가 있다. 반도체가 산화물 반도체인 경우, 반도체의 특성을 변화시키는 불순물로서는, 예를 들어 1족 원소, 2족 원소, 13족 원소, 14족 원소, 15족 원소, 주성분 이외의 전이 금속 등이 있고, 특히, 예를 들어 수소(물에도 포함됨), 리튬, 소듐, 실리콘, 붕소, 인, 탄소, 질소 등이 있다. 산화물 반도체의 경우, 예를 들어 수소 등의 불순물의 혼입에 의하여 산소 결손을 형성하는 경우가 있다. 또한, 반도체가 실리콘층인 경우, 반도체의 특성을 변화시키는 불순물로서는, 예를 들어 산소, 수소를 제외한 1족 원소, 2족 원소, 13족 원소, 15족 원소 등이 있다.
<<트랜지스터에 대하여>>
본 명세서에서, 트랜지스터란 게이트와, 드레인과, 소스를 포함하는 적어도 3개의 단자를 가지는 소자이다. 그리고, 드레인(드레인 단자, 드레인 영역, 또는 드레인 전극)과 소스(소스 단자, 소스 영역, 또는 소스 전극) 사이에 채널 형성 영역을 가진다. 게이트-소스 사이에 문턱 전압을 넘는 전압을 공급함으로써 채널 형성 영역에 채널이 형성되고, 소스-드레인 사이에 전류를 흘릴 수 있다.
또한, 소스나 드레인의 기능은 상이한 극성의 트랜지스터를 채용하는 경우나 회로 동작에서 전류의 방향이 변화하는 경우 등에는 바뀌는 경우가 있다. 그래서, 본 명세서 등에서는 소스나 드레인이라는 용어는 서로 바꿔 사용할 수 있는 것으로 한다.
<<스위치에 대하여>>
본 명세서 등에서, 스위치란 도통 상태(온 상태) 또는 비도통 상태(오프 상태)가 되어 전류를 흘릴지 여부를 제어하는 기능을 가지는 것을 말한다. 또는, 스위치란 전류를 흘리는 경로를 선택하여 전환하는 기능을 가지는 것을 말한다.
일례로서는, 전기적 스위치 또는 기계적인 스위치 등을 사용할 수 있다. 즉, 스위치는 전류를 제어할 수 있는 것이면 좋고 특정한 것에 한정되지 않는다.
전기적인 스위치의 일례로서는 트랜지스터(예를 들어, 바이폴러 트랜지스터, MOS 트랜지스터 등), 다이오드(예를 들어, PN 다이오드, PIN 다이오드, 쇼트키 다이오드, MIM(Metal Insulator Metal) 다이오드, MIS(Metal Insulator Semiconductor) 다이오드, 다이오드 접속의 트랜지스터 등), 또는 이들을 조합한 논리 회로 등이 있다.
또한, 스위치로서 트랜지스터를 사용하는 경우, 트랜지스터의 '도통 상태'란 트랜지스터의 소스 전극과 드레인 전극이 전기적으로 단락되어 있다고 볼 수 있는 상태를 말한다. 또한, 트랜지스터의 '비도통 상태'란 트랜지스터의 소스 전극과 드레인 전극이 전기적으로 차단되어 있다고 볼 수 있는 상태를 말한다. 또한 트랜지스터를 단순히 스위치로서 동작시키는 경우에는 트랜지스터의 극성(도전형)은 특별히 한정되지 않는다.
기계적 스위치의 일례로서는 DMD(Digital Micromirror Device)와 같이, MEMS(Micro Electro Mechanical Systems) 기술을 사용한 스위치가 있다. 이 스위치는 기계적으로 움직일 수 있는 전극을 가지고, 그 전극이 움직임으로써 도통과 비도통을 제어하여 동작한다.
<<접속에 대하여>>
본 명세서 등에서, X와 Y가 접속되어 있다고 기재하는 경우에는, X와 Y가 전기적으로 접속되어 있는 경우와, X와 Y가 기능적으로 접속되어 있는 경우와, X와 Y가 직접 접속되어 있는 경우를 포함하는 것으로 한다. 따라서, 소정의 접속 관계, 예를 들어 도면 또는 문장에 나타내어진 접속 관계에 한정되지 않으며, 도면 또는 문장에 나타내어진 접속 관계 이외의 것도 포함하는 것으로 한다.
여기서 사용하는 X, Y 등은 대상물(예를 들어, 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층 등)인 것으로 한다.
X와 Y가 전기적으로 접속되어 있는 경우의 일례로서는, X와 Y의 전기적인 접속을 가능하게 하는 소자(예를 들어 스위치, 트랜지스터, 용량 소자, 인덕터, 저항 소자, 다이오드, 표시 소자, 발광 소자, 부하 등)가 X와 Y 사이에 하나 이상 접속될 수 있다. 또한, 스위치는 온, 오프가 제어되는 기능을 가진다. 즉, 스위치는 도통 상태(온 상태) 또는 비도통 상태(오프 상태)가 되어 전류를 흘릴지 여부를 제어하는 기능을 가진다.
X와 Y가 기능적으로 접속되어 있는 경우의 일례로서는, X와 Y의 기능적인 접속을 가능하게 하는 회로(예를 들어, 논리 회로(인버터, NAND 회로, NOR 회로 등), 신호 변환 회로(DA 변환 회로, AD 변환 회로, 감마 보정 회로 등), 전위 레벨 변환 회로(전원 회로(승압 회로, 강압 회로 등), 신호의 전위 레벨을 변화시키는 레벨 시프터 회로 등), 전압원, 전류원, 전환 회로, 증폭 회로(신호 진폭 또는 전류량 등을 크게 할 수 있는 회로, 연산 증폭기, 차동 증폭 회로, 소스 폴로어 회로, 버퍼 회로 등), 신호 생성 회로, 기억 회로, 제어 회로 등)가, X와 Y 사이에 1개 이상 접속될 수 있다. 또한, 일례로서, X와 Y 사이에 다른 회로를 끼워도 X로부터 출력된 신호가 Y로 전달되는 경우에는, X와 Y는 기능적으로 접속되어 있는 것으로 한다.
또한, X와 Y가 전기적으로 접속되어 있다고 명시적으로 기재하는 경우에는, X와 Y가 전기적으로 접속되어 있는 경우(즉, X와 Y 사이에 다른 소자 또는 다른 회로를 개재(介在)하여 접속되어 있는 경우)와, X와 Y가 기능적으로 접속되어 있는 경우(즉, X와 Y 사이에 다른 회로를 개재하여 기능적으로 접속되어 있는 경우)와, X와 Y가 직접 접속되어 있는 경우(즉, X와 Y 사이에 다른 소자 또는 다른 회로를 개재하지 않고 접속되어 있는 경우)를 포함하는 것으로 한다. 즉, 전기적으로 접속되어 있다고 명시적으로 기재하는 경우에는, 단순히 접속되어 있다고만 명시적으로 기재되어 있는 경우와 같은 것으로 한다.
또한, 예를 들어 트랜지스터의 소스(또는 제 1 단자 등)가 Z1을 통하여(또는 통하지 않고) X와 전기적으로 접속되고, 트랜지스터의 드레인(또는 제 2 단자 등)이 Z2를 통하여(또는 통하지 않고) Y와 전기적으로 접속되어 있는 경우나, 트랜지스터의 소스(또는 제 1 단자 등)가 Z1의 일부와 직접적으로 접속되고, Z1의 다른 일부가 X와 직접적으로 접속되고, 트랜지스터의 드레인(또는 제 2 단자 등)이 Z2의 일부와 직접적으로 접속되고, Z2의 다른 일부가 Y와 직접적으로 접속되어 있는 경우에는, 이하와 같이 표현할 수 있다.
예를 들어, 'X와 Y와 트랜지스터의 소스(또는 제 1 단자 등)와 드레인(또는 제 2 단자 등)은 서로 전기적으로 접속되어 있고, X, 트랜지스터의 소스(또는 제 1 단자 등), 트랜지스터의 드레인(또는 제 2 단자 등), Y의 순서대로 전기적으로 접속되어 있다'고 표현할 수 있다. 또는, '트랜지스터의 소스(또는 제 1 단자 등)는 X와 전기적으로 접속되고, 트랜지스터의 드레인(또는 제 2 단자 등)은 Y와 전기적으로 접속되고, X, 트랜지스터의 소스(또는 제 1 단자 등), 트랜지스터의 드레인(또는 제 2 단자 등), Y는 이 순서대로 전기적으로 접속되어 있다'고 표현할 수 있다. 또는, 'X는 트랜지스터의 소스(또는 제 1 단자 등)와 드레인(또는 제 2 단자 등)을 통하여 Y와 전기적으로 접속되고, X, 트랜지스터의 소스(또는 제 1 단자 등), 트랜지스터의 드레인(또는 제 2 단자 등), Y는 이 접속 순서대로 제공되어 있다'고 표현할 수 있다. 이들 예와 마찬가지의 표현 방법을 사용하여, 회로 구성에서의 접속의 순서에 대하여 규정함으로써, 트랜지스터의 소스(또는 제 1 단자 등)와, 드레인(또는 제 2 단자 등)을 구별하여, 기술적 범위를 결정할 수 있다. 또한, 이들 표현 방법은 일례이며, 이들 표현 방법에 한정되지 않는다. 여기서, X, Y, Z1, Z2는 대상물(예를 들어 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층 등)인 것으로 한다.
또한, 회로도 상에서는 독립되는 구성 요소끼리가 전기적으로 접속되는 것처럼 도시된 경우에도, 하나의 구성 요소가 복수의 구성 요소의 기능을 겸비하는 경우도 있다. 예를 들어, 배선의 일부가 전극으로서도 기능하는 경우에는, 하나의 도전막이 배선의 기능 및 전극의 기능의 양쪽 모두의 구성 요소의 기능을 겸한다. 따라서, 본 명세서에서 전기적으로 접속이란 이러한 하나의 도전막이 복수의 구성 요소의 기능을 겸하는 경우도 그 범주에 포함한다.
<<평행, 수직에 대하여>>
본 명세서에서, '평행'이란, 2개의 직선이 -10° 이상 10° 이하의 각도로 배치되어 있는 상태를 말한다. 따라서, -5° 이상 5° 이하의 경우도 포함된다. 또한, '실질적으로 평행'이란, 2개의 직선이 -30° 이상 30° 이하의 각도로 배치되어 있는 상태를 말한다. 또한, '수직'이란, 2개의 직선이 80° 이상 100° 이하의 각도로 배치되어 있는 상태를 말한다. 따라서, 85° 이상 95° 이하의 경우도 포함된다. 또한 '실질적으로 수직'이란, 2개의 직선이 60° 이상 120° 이하의 각도로 배치되어 있는 상태를 말한다.
10: 촬상 장치, 11: 드라이버, 12: 드라이버, 13: 드라이버, 31: 도전층, 32: 도전층, 33: 도전층, 34: 도전층, 35: 백 게이트, 36: 영역, 37: 도전층, 40: 실리콘 기판, 41: 절연층, 42: 절연층, 43: 절연층, 45: 반도체층, 46: 절연층, 80: 절연층, 81: 차광층, 82: 유기 수지층, 83: 컬러 필터, 83a: 컬러 필터, 83b: 컬러 필터, 83c: 컬러 필터, 84: 마이크로 렌즈 어레이, 85: 광학 변환층, 86: 절연층, 100: 화소, 100a: 출력 단자, 100b: 출력 단자, 101: 광전 변환 소자, 102: 트랜지스터, 103: 트랜지스터, 104: 용량 소자, 105: 트랜지스터, 106: 트랜지스터, 107: 트랜지스터, 108: 트랜지스터, 111: 배선, 112: 배선, 113a: 배선, 113b: 배선, 113c: 배선, 113d: 배선, 114: 배선, 115: 배선, 117: 배선, 118: 배선, 119: 배선, 200: 풀링 모듈, 203: 스위치, 204: 스위치, 210: 풀링 회로, 210a: 배선, 211: 배선, 211a: 배선, 211b: 배선, 212: 연산 회로, 212a: 트랜지스터, 212b: 트랜지스터, 212c: 트랜지스터, 220: 비교 모듈, 221: 판정 회로, 221a: 입력 단자, 221b: 입력 단자, 221c: 출력 단자, 223a: 트랜지스터, 223b: 트랜지스터, 224a: 입력 단자, 224b: 출력 단자, 230: 비교 회로, 230a: 비교 회로, 230b: 비교 회로, 230c: 비교 회로, 231a: 입력 단자, 231b: 입력 단자, 231c: 출력 단자, 232: 배선, 236: 트랜지스터, 241: 트랜지스터, 242: 트랜지스터, 243: 트랜지스터, 244: 트랜지스터, 245: 트랜지스터, 246: 트랜지스터, 250: 아날로그 디지털 변환 회로, 251: 출력 회로, 410: 패키지 기판, 411: 패키지 기판, 420: 커버 유리, 421: 렌즈 커버, 430: 접착제, 435: 렌즈, 440: 범프, 441: 랜드, 450: 이미지 센서 칩, 451: 이미지 센서 칩, 460: 전극 패드, 461: 전극 패드, 470: 와이어, 471: 와이어, 490: IC칩, 911: 하우징, 912: 표시부, 919: 카메라, 932: 표시부, 933: 하우징 겸 리스트 밴드, 939: 카메라, 951: 지지대, 952: 카메라 유닛, 953: 보호 커버, 961: 하우징, 962: 셔터 버튼, 963: 마이크로폰, 965: 렌즈, 967: 발광부, 971: 하우징, 972: 하우징, 973: 표시부, 974: 조작 키, 975: 렌즈, 976: 접속부, 981: 하우징, 982: 표시부, 983: 조작 버튼, 984: 외부 접속 포트, 985: 스피커, 986: 마이크로폰, 987: 카메라

Claims (8)

  1. 화소 영역과 제 1 회로를 포함하는 촬상 장치로서,
    상기 화소 영역은 풀링 모듈과 출력 회로를 포함하고,
    상기 풀링 모듈은 복수의 풀링 회로와 비교 모듈을 포함하고,
    상기 풀링 회로는 복수의 화소와 연산 회로를 포함하고,
    상기 비교 모듈은 복수의 비교 회로와 판정 회로를 포함하고,
    상기 화소는 광전 변환에 의하여 제 1 신호를 취득하는 기능을 가지고,
    상기 화소는 상기 제 1 신호를 임의의 배율로 승산하여 제 2 신호를 생성하는 기능을 가지고,
    상기 풀링 회로는 복수의 상기 제 2 신호를 상기 연산 회로에 의하여 가산하여 제 3 신호를 생성하는 기능을 가지고,
    상기 비교 모듈은 복수의 상기 제 3 신호를 비교하여 가장 큰 상기 제 3 신호를 선택하고 상기 판정 회로에 출력하는 기능을 가지고,
    상기 판정 회로는 가장 큰 상기 제 3 신호를 판정하고 2레벨화함으로써 제 4 신호를 생성하는 기능을 가지고,
    상기 제 1 회로는 상기 제 4 신호를 상기 출력 회로에 출력하는 타이밍을 제어하고,
    상기 풀링 모듈은 상기 화소의 개수에 따라 풀링 처리하고,
    상기 풀링 모듈은 상기 풀링 처리에 의하여 생성된 상기 제 4 신호를 출력하는, 촬상 장치.
  2. 제 1 항에 있어서,
    상기 촬상 장치는 제 2 회로와, 제 3 회로와, 제 1 배선과, 제 2 배선과, 제 3 배선을 더 포함하고,
    상기 화소는 제 1 출력 단자를 포함하고,
    상기 연산 회로는 제 1 트랜지스터와, 제 2 트랜지스터와, 제 3 트랜지스터를 포함하고,
    상기 제 2 회로는 상기 제 1 배선을 통하여 행 방향으로 연장하는 복수의 상기 화소와 전기적으로 접속되고,
    상기 제 3 회로는 상기 제 2 배선을 통하여 열 방향으로 연장하는 복수의 상기 화소와 전기적으로 접속되고,
    상기 제 3 배선은 상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽과, 상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽과, 상기 제 3 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고,
    상기 제 1 트랜지스터의 게이트는 상기 제 1 트랜지스터의 소스 및 드레인 중 다른 쪽과, 상기 제 2 트랜지스터의 게이트와, 상기 제 3 트랜지스터의 게이트와, 상기 풀링 회로가 포함하는 상기 화소의 상기 제 1 출력 단자에 전기적으로 접속되고,
    상기 제 3 회로는 상기 제 2 배선에 선택 신호를 출력하는 기능을 가지고,
    상기 제 2 회로는 상기 제 1 배선을 통하여 상기 화소에 임의의 배율을 설정하는 기능을 가지고,
    상기 제 1 트랜지스터는 상기 제 2 트랜지스터 및 상기 제 3 트랜지스터와 같은 채널 길이를 가지고,
    상기 제 2 트랜지스터는 상기 제 1 트랜지스터의 채널 폭과 같은 폭을 가짐으로써 복수의 상기 제 2 신호를 가산한 상기 제 3 신호를 출력하는 기능을 가지고,
    상기 제 3 트랜지스터는 상기 제 1 트랜지스터의 채널 폭을 상기 풀링 회로가 포함하는 상기 화소의 개수로 나눈 길이로 함으로써 상기 제 3 신호의 크기를 상기 화소의 개수로 나눈 크기의 제 5 신호를 출력하는 기능을 가지는, 촬상 장치.
  3. 제 1 항에 있어서,
    상기 비교 모듈은 제 1 비교 회로와, 제 2 비교 회로와, 커런트 미러 회로를 포함하고,
    상기 제 1 비교 회로는, 제 4 트랜지스터, 제 5 트랜지스터, 제 6 트랜지스터, 제 7 트랜지스터, 제 8 트랜지스터, 제 9 트랜지스터, 제 1 입력 단자, 제 2 입력 단자, 제 2 출력 단자, 및 제 4 배선을 포함하고,
    상기 제 1 비교 회로의 상기 제 2 출력 단자는 상기 커런트 미러 회로를 통하여 상기 제 2 비교 회로의 상기 제 1 입력 단자와 전기적으로 접속되고,
    상기 제 1 입력 단자는 상기 제 5 트랜지스터의 소스 및 드레인 중 한쪽과, 상기 제 7 트랜지스터의 소스 및 드레인 중 한쪽과, 상기 제 4 트랜지스터의 게이트와, 상기 제 5 트랜지스터의 게이트와, 상기 제 6 트랜지스터의 게이트에 전기적으로 접속되고,
    상기 제 2 입력 단자는 상기 제 8 트랜지스터의 소스 및 드레인 중 한쪽과, 상기 제 6 트랜지스터의 소스 및 드레인 중 한쪽과, 상기 제 7 트랜지스터의 게이트와, 상기 제 8 트랜지스터의 게이트와, 상기 제 9 트랜지스터의 게이트에 전기적으로 접속되고,
    상기 제 2 출력 단자는 상기 제 4 트랜지스터의 소스 및 드레인 중 한쪽과 상기 제 9 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고,
    상기 제 4 트랜지스터 내지 상기 제 9 트랜지스터는 같은 크기의 채널 길이를 가지고,
    상기 제 4 트랜지스터의 채널 폭은 상기 제 5 트랜지스터의 채널 폭과 같은 것이 바람직하고,
    상기 제 6 트랜지스터의 채널 폭은 상기 제 5 트랜지스터의 채널 폭의 2배가 바람직하고,
    상기 제 4 트랜지스터 내지 상기 제 6 트랜지스터는 제 1 커런트 미러 회로를 형성하고,
    상기 제 9 트랜지스터의 채널 폭은 상기 제 8 트랜지스터의 채널 폭과 같은 것이 바람직하고,
    상기 제 7 트랜지스터의 채널 폭은 상기 제 8 트랜지스터의 채널 폭의 2배가 바람직하고,
    상기 제 7 트랜지스터 내지 상기 제 9 트랜지스터는 제 2 커런트 미러 회로를 형성하고,
    상기 제 1 비교 회로의 상기 제 1 입력 단자에는 제 6 신호가 공급되고,
    상기 제 1 비교 회로의 상기 제 2 입력 단자에는 제 7 신호가 공급되고,
    상기 제 1 비교 회로의 상기 제 2 출력 단자는 상기 제 6 신호 또는 상기 제 7 신호 중 큰 쪽 신호를 제 8 신호로서 출력하고,
    상기 제 2 비교 회로의 상기 제 1 입력 단자에는 상기 제 8 신호가 공급되고,
    상기 제 2 비교 회로의 상기 제 2 입력 단자에는 제 9 신호가 공급되고,
    상기 제 2 비교 회로의 상기 제 2 출력 단자는 상기 제 8 신호 또는 상기 제 9 신호 중 큰 쪽 신호를 제 10 신호로서 상기 판정 회로에 출력하고,
    상기 판정 회로는 상기 제 10 신호를 판정하고 2레벨화함으로써 상기 제 4 신호를 생성하는 기능을 가지고,
    상기 제 1 회로는 상기 제 4 신호를 상기 출력 회로에 출력하는 타이밍을 제어하는 기능을 가지는, 촬상 장치.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 복수의 상기 화소는 매트릭스상으로 배치되고, 인접되는 화소 사이에 차광되어 있는 영역을 포함하는, 촬상 장치.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 화소는 광전 변환 소자, 제 10 트랜지스터, 제 11 트랜지스터, 제 12 트랜지스터, 제 13 트랜지스터, 제 14 트랜지스터, 및 제 1 용량 소자를 더 포함하고,
    상기 광전 변환 소자의 한쪽의 전극은 상기 제 10 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고,
    상기 제 10 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 11 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고,
    상기 제 11 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 12 트랜지스터의 게이트와 전기적으로 접속되고,
    상기 제 12 트랜지스터의 게이트는 상기 제 1 용량 소자의 한쪽의 전극과 전기적으로 접속되고,
    상기 제 12 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 1 출력 단자와 전기적으로 접속되고,
    상기 제 1 용량 소자의 다른 쪽의 전극은 상기 제 13 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고,
    상기 제 13 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 1 배선과 전기적으로 접속되고,
    상기 제 13 트랜지스터의 게이트는 상기 제 2 배선과 전기적으로 접속되고,
    상기 제 10 트랜지스터 및 상기 제 12 트랜지스터는 채널 형성 영역에 금속 산화물을 포함하는, 촬상 장치.
  6. 제 5 항에 있어서,
    상기 금속 산화물은 In과, Zn과, M(M은 Al, Ti, Ga, Sn, Y, Zr, La, Ce, Nd, 또는 Hf)을 포함하는, 촬상 장치.
  7. 제 5 항에 있어서,
    상기 광전 변환 소자는 셀레늄 또는 셀레늄을 포함하는 화합물을 포함하는, 촬상 장치.
  8. 전자 기기로서,
    제 1 항 내지 제 3 항 중 어느 한 항에 기재된 촬상 장치와, 표시 장치를 포함하는, 전자 기기.
KR1020207000806A 2017-06-14 2018-06-05 촬상 장치 및 전자 기기 KR102522350B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017116689 2017-06-14
JPJP-P-2017-116689 2017-06-14
PCT/IB2018/053999 WO2018229594A1 (ja) 2017-06-14 2018-06-05 撮像装置、及び電子機器

Publications (2)

Publication Number Publication Date
KR20200019181A true KR20200019181A (ko) 2020-02-21
KR102522350B1 KR102522350B1 (ko) 2023-04-14

Family

ID=64658616

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207000806A KR102522350B1 (ko) 2017-06-14 2018-06-05 촬상 장치 및 전자 기기

Country Status (6)

Country Link
US (3) US11388360B2 (ko)
JP (4) JP7003126B2 (ko)
KR (1) KR102522350B1 (ko)
CN (2) CN110741630B (ko)
DE (1) DE112018003051T5 (ko)
WO (1) WO2018229594A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111344665B (zh) 2017-11-17 2024-04-26 株式会社半导体能源研究所 加法运算方法、半导体装置及电子设备
WO2020075031A1 (ja) 2018-10-11 2020-04-16 株式会社半導体エネルギー研究所 撮像装置および電子機器
US11476340B2 (en) * 2019-10-25 2022-10-18 Ohio State Innovation Foundation Dielectric heterojunction device
US11848389B2 (en) 2020-03-19 2023-12-19 Ohio State Innovation Foundation Low turn on and high breakdown voltage lateral diode
JPWO2021209868A1 (ko) * 2020-04-17 2021-10-21
CN111669527B (zh) * 2020-07-01 2021-06-08 浙江大学 一种cmos图像传感器内的卷积运算电路
JPWO2022054742A1 (ko) * 2020-09-14 2022-03-17
CN114497193A (zh) * 2021-12-29 2022-05-13 深圳大学 一种resfet器件及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02242488A (ja) * 1989-03-16 1990-09-26 Masayoshi Umeno 画像処理装置
JP2005215988A (ja) * 2004-01-29 2005-08-11 Canon Inc パターン認識用学習方法、パターン認識用学習装置、画像入力装置、コンピュータプログラム、及びコンピュータ読み取り可能な記録媒体
JP2009064162A (ja) * 2007-09-05 2009-03-26 Fuji Heavy Ind Ltd 画像認識システム
JP2016123087A (ja) 2014-12-10 2016-07-07 株式会社半導体エネルギー研究所 半導体装置および電子機器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000076436A (ja) * 1998-08-31 2000-03-14 Canon Inc 画像処理装置、方法及びコンピュータ読み取り可能な記憶媒体
US6665012B1 (en) 1998-09-22 2003-12-16 Pixim, Inc. Process-scalable high spatial resolution and low bit resolution CMOS area image sensor
KR101197084B1 (ko) * 2004-05-21 2012-11-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
FR2918746B1 (fr) * 2007-07-13 2009-10-09 Commissariat Energie Atomique Capteur electronique a regulation thermique integree
US8929601B2 (en) 2007-12-05 2015-01-06 John Caulfield Imaging detecting with automated sensing of an object or characteristic of that object
JP5250474B2 (ja) 2009-04-28 2013-07-31 パナソニック株式会社 固体撮像装置
JP5812959B2 (ja) 2011-12-15 2015-11-17 キヤノン株式会社 撮像装置
JP5924923B2 (ja) * 2011-12-15 2016-05-25 キヤノン株式会社 光電変換装置、及び光電変換装置の駆動方法
US9286524B1 (en) 2015-04-15 2016-03-15 Toyota Motor Engineering & Manufacturing North America, Inc. Multi-task deep convolutional neural networks for efficient and robust traffic lane detection
WO2017085708A1 (en) * 2015-11-17 2017-05-26 Beamr Imaging Ltd. Method of controlling a quality measure and system thereof
US11475269B2 (en) * 2015-12-15 2022-10-18 Analog Devices, Inc. Convolutional neural network
US9883121B2 (en) * 2016-01-15 2018-01-30 Cognex Corporation Machine vision system for forming a one dimensional digital representation of a low information content scene
CN108781265B (zh) 2016-03-30 2020-11-03 株式会社尼康 特征提取元件、特征提取系统及判定装置
US10748326B2 (en) * 2016-08-19 2020-08-18 Movidius Ltd. Rendering operations using sparse volumetric data

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02242488A (ja) * 1989-03-16 1990-09-26 Masayoshi Umeno 画像処理装置
JP2005215988A (ja) * 2004-01-29 2005-08-11 Canon Inc パターン認識用学習方法、パターン認識用学習装置、画像入力装置、コンピュータプログラム、及びコンピュータ読み取り可能な記録媒体
JP2009064162A (ja) * 2007-09-05 2009-03-26 Fuji Heavy Ind Ltd 画像認識システム
JP2016123087A (ja) 2014-12-10 2016-07-07 株式会社半導体エネルギー研究所 半導体装置および電子機器

Also Published As

Publication number Publication date
JP7466720B2 (ja) 2024-04-12
JPWO2018229594A1 (ja) 2020-07-02
US20200169683A1 (en) 2020-05-28
US20220385840A1 (en) 2022-12-01
JP7072016B2 (ja) 2022-05-19
US11388360B2 (en) 2022-07-12
CN110741630B (zh) 2022-06-21
US20240048868A1 (en) 2024-02-08
CN115022559A (zh) 2022-09-06
WO2018229594A1 (ja) 2018-12-20
CN110741630A (zh) 2020-01-31
US11805335B2 (en) 2023-10-31
JP2022043269A (ja) 2022-03-15
DE112018003051T5 (de) 2020-02-27
JP2023052966A (ja) 2023-04-12
KR102522350B1 (ko) 2023-04-14
JP2020123975A (ja) 2020-08-13
JP7003126B2 (ja) 2022-01-20
JP7224429B2 (ja) 2023-02-17

Similar Documents

Publication Publication Date Title
KR102522350B1 (ko) 촬상 장치 및 전자 기기
KR20230133409A (ko) 촬상 장치, 촬상 모듈, 전자 기기, 및 촬상 시스템
KR102499902B1 (ko) 촬상 장치 및 전자 기기
KR102593880B1 (ko) 촬상 장치 및 전자 기기
WO2021090110A1 (ja) 撮像装置、その動作方法および電子機器
US11521996B2 (en) Imaging panel comprising a photoelectric conversion element and a first pixel circuit, and imaging device
WO2019243949A1 (ja) 撮像装置の動作方法
WO2021130590A1 (ja) 撮像装置、および電子機器
WO2021048676A1 (ja) 撮像装置および電子機器
US11948959B2 (en) Imaging device comprising first circuit and second circuit
JP7342002B2 (ja) 撮像装置の動作方法
US20230090488A1 (en) Imaging device, electronic device, and moving object
TW202105704A (zh) 攝像裝置及電子機器
KR20220020259A (ko) 촬상 장치 및 전자 기기

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant