JP7224429B2 - 撮像装置、及び電子機器 - Google Patents

撮像装置、及び電子機器 Download PDF

Info

Publication number
JP7224429B2
JP7224429B2 JP2021214313A JP2021214313A JP7224429B2 JP 7224429 B2 JP7224429 B2 JP 7224429B2 JP 2021214313 A JP2021214313 A JP 2021214313A JP 2021214313 A JP2021214313 A JP 2021214313A JP 7224429 B2 JP7224429 B2 JP 7224429B2
Authority
JP
Japan
Prior art keywords
transistor
circuit
layer
signal
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021214313A
Other languages
English (en)
Other versions
JP2022043269A (ja
Inventor
朗央 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2022043269A publication Critical patent/JP2022043269A/ja
Priority to JP2023016894A priority Critical patent/JP7466720B2/ja
Application granted granted Critical
Publication of JP7224429B2 publication Critical patent/JP7224429B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0272—Selenium or tellurium
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/109—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN heterojunction type
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/032—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312
    • H01L31/0322—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312 comprising only AIBIIICVI chalcopyrite compounds, e.g. Cu In Se2, Cu Ga Se2, Cu In Ga Se2
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/541—CuInSe2 material PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Biomedical Technology (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Biophysics (AREA)
  • Theoretical Computer Science (AREA)
  • General Health & Medical Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Artificial Intelligence (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • Computational Linguistics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Neurology (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Thin Film Transistor (AREA)

Description

本発明の一態様は、撮像装置、及び電子機器に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明
の一態様の技術分野は、物、方法、又は、製造方法に関する。特に、本発明の一態様は、
半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、又はそれら
の製造方法に関する。
なお、本明細書等において、半導体装置は、半導体特性を利用することで機能しうる素
子、回路、又は装置等を指す。一例としては、トランジスタ、ダイオード等の半導体素子
は半導体装置である。また別の一例としては、半導体素子を有する回路は、半導体装置で
ある。また別の一例としては、半導体素子を有する回路を備えた装置は、半導体装置であ
る。
ＩｏＴ（Ｉｎｔｅｒｎｅｔ ｏｆ ｔｈｉｎｇｓ）、ＡＩ（Ａｒｔｉｆｉｃｉａｌ Ｉ
ｎｔｅｌｌｉｇｅｎｃｅ）などの情報技術の発展により、扱われるデータ量が増大の傾向
を示している。電子機器がＩｏＴ、ＡＩなどの情報技術を利用するためには、大量のデー
タを分散して管理することが求められている。
車載用電子機器の画像処理システム、及び移動する対象物を監視する画像処理システム
などで、ＡＩを用いることで画像認識処理速度の向上が注目されている。例えば、撮像装
置に演算機能を付加する技術が特許文献１に開示されている。
特開２０１６－１２３０８７号公報
ＣＭＯＳイメージセンサなどの固体撮像素子を備える撮像装置では、技術発展により高
画質な画像が容易に撮影できるようになっている。次世代においては、撮像装置にさらに
知的な機能を搭載することが求められている。
画像データから対象物を認識するには、高度な画像処理が必要とされる。高度な画像処
理では、フィルタ処理、比較演算処理などの画像を解析するための様々な解析処理が用い
られる。画像処理のための解析処理は、処理する画素数に応じて演算量が増大し、演算量
に応じて処理時間が増大する。例えば、車載用画像処理システムなどでは、処理時間の増
大が安全性に影響を及ぼす問題がある。また、画像処理システムでは、演算量の増大によ
り消費電力が大きくなる課題がある。
上記問題に鑑み、本発明の一態様は、新規な構成の撮像装置を提供することを課題の一
とする。又は、本発明の一態様は、ニューラルネットワークのプーリング処理機能を有す
る撮像装置を提供することを課題の一とする。又は、本発明の一態様は、演算量を抑えて
処理時間を短縮することができる新規な構成の撮像装置を提供することを課題の一とする
。又は、本発明の一態様は、消費電力を低減することができる新規な構成の撮像装置を提
供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の
一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課
題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、
図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
なお本発明の一態様の課題は、上記列挙した課題に限定されない。上記列挙した課題は
、他の課題の存在を妨げるものではない。なお他の課題は、以下の記載で述べる、本項目
で言及していない課題である。本項目で言及していない課題は、当業者であれば明細書又
は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる
。なお、本発明の一態様は、上記列挙した記載、及び／又は他の課題のうち、少なくとも
一つの課題を解決するものである。
本発明の一態様は、画素領域と、第１の回路と、を有する撮像装置であって、画素領域
は、プーリングモジュールと、出力回路とを有し、プーリングモジュールは、複数のプー
リング回路と、比較モジュールと、を有し、プーリング回路は、複数の画素と、演算回路
と、を有し、比較モジュールは、複数の比較回路と、判定回路とを有し、画素は、光電変
換により第１の信号を取得する機能を有し、画素は、第１の信号を任意の倍率で乗算して
第２の信号を生成する機能を有し、プーリング回路は、複数の第２の信号を演算回路によ
って加算して第３の信号を生成する機能を有し、比較モジュールは、複数の第３の信号を
比較し、最も大きな第３の信号を選択し、判定回路に出力する機能を有し、判定回路は、
最も大きな第３の信号を判定し２値化して第４の信号を生成する機能を有し、第１の回路
は、第４の信号を出力回路に出力するタイミングを制御し、プーリングモジュールは、画
素数に応じてプーリング処理し、プーリングモジュールは、プーリング処理により生成さ
れた第４の信号を出力する撮像装置である。
上記構成において、撮像装置は、さらに、第２の回路と、第３の回路と、第１の配線と
、第２の配線と、第３の配線と、を有し、画素は、第１の出力端子を有し、演算回路は、
第１のトランジスタと、第２のトランジスタと、第３のトランジスタとを有し、第２の回
路は、第１の配線を介して行方向に延在する複数の画素と電気的に接続され、第３の回路
は、第２の配線を介して列方向に延在する複数の画素と電気的に接続され、第３の配線は
、第１のトランジスタのソース又はドレインの一方と、第２のトランジスタのソース又は
ドレインの一方と、第３のトランジスタのソース又はドレインの一方とに電気的に接続さ
れ、第１のトランジスタのゲートは、第１のトランジスタのソース又はドレインの他方と
、第２のトランジスタのゲートと、第３のトランジスタのゲートと、プーリング回路が有
する画素の第１の出力端子とに電気的に接続され、第３の回路は、第２の配線に選択信号
を出力する機能を有し、第２の回路は、第１の配線を介して前記画素に任意の倍率を設定
する機能を有し、第１のトランジスタは、第２のトランジスタと、第３のトランジスタと
同じチャネル長を有し、第２のトランジスタは、第１のトランジスタのチャネル幅が同じ
幅を有することで、複数の第２の信号を加算した第３の信号を出力する機能を有し、第３
のトランジスタは、第１のトランジスタのチャネル幅をプーリング回路が有する画素の数
で割った長さにすることで、第３の信号の大きさを画素の数で割った大きさの第５の信号
を出力する機能を有する撮像装置が好ましい。
上記構成において、比較モジュールは、第１の比較回路と、第２の比較回路と、カレン
トミラー回路と、を有し、第１の比較回路は、第４のトランジスタ乃至第９のトランジス
タ、第１の入力端子、第２の入力端子、第２の出力端子、及び第４の配線を有し、第１の
比較回路の第２の出力端子は、カレントミラー回路を介して第２の比較回路の第１の入力
端子と電気的に接続され、第１の入力端子は、第５のトランジスタのソース又はドレイン
の一方と、第７のトランジスタのソース又はドレインの一方と、第４のトランジスタのゲ
ートと、第５のトランジスタのゲートと、第６のトランジスタのゲートとに、電気的に接
続され、第２の入力端子は、第８のトランジスタのソース又はドレインの一方と、第６の
トランジスタのソース又はドレインの一方と、第７のトランジスタのゲートと、第８のト
ランジスタのゲートと、第９のトランジスタのゲートとに電気的に接続され、第２の出力
端子は、第４のトランジスタのソース又はドレインの一方と、第９のトランジスタのソー
ス又はドレインの一方とに電気的に接続され、第４のトランジスタ乃至前記第９のトラン
ジスタは、同じ大きさのチャネル長を有し、第４のトランジスタのチャネル幅は、第５の
トランジスタのチャネル幅と同じであることが好ましく、第６のトランジスタのチャネル
幅は、第５のトランジスタのチャネル幅の２倍が好ましく、第４のトランジスタ乃至前記
第６のトランジスタは、第１のカレントミラー回路を形成し、第９のトランジスタのチャ
ネル幅は、第８のトランジスタのチャネル幅と同じであることが好ましく、第７のトラン
ジスタのチャネル幅は、第８のトランジスタのチャネル幅の２倍が好ましく、第７のトラ
ンジスタ乃至第９のトランジスタは、第２のカレントミラー回路を形成し、第１の比較回
路の第１の入力端子には、第６の信号が与えられ、第１の比較回路の第２の入力端子には
、第７の信号が与えられ、第１の比較回路の第２の出力端子は、第６の信号又は第７の信
号のいずれか大きい信号を第８の信号として出力し、第２の比較回路の第１の入力端子に
は、第８の信号が与えられ、第２の比較回路の第２の入力端子には、第９の信号が与えら
れ、第２の比較回路の第２の出力端子は、第８の信号又は第９の信号のいずれか大きい信
号を第１０の信号として判定回路に出力し、判定回路は、第１０の信号を判定し、２値化
して第４の信号を生成する機能を有し、第１の回路は、前記第４の信号を出力回路に出力
するタイミングを制御する機能を有する撮像装置が好ましい。
上記構成において、複数の前記画素はマトリクス状に配置され、隣り合う画素の間に遮
光されている領域を有する撮像装置が好ましい。
上記構成において、画素は、さらに、光電変換素子と、第１０のトランジスタと、第１
１のトランジスタと、第１２のトランジスタと、第１３のトランジスタと、第１の容量素
子とを有し、光電変換素子の一方の電極は第１０のトランジスタのソース又はドレインの
一方と電気的に接続され、第１０のトランジスタのソース又はドレインの他方は、第１１
のトランジスタのソース又はドレインの一方と電気的に接続され、第１１のトランジスタ
のソース又はドレインの一方は、第１２のトランジスタのゲートと電気的に接続され、第
１２のトランジスタのゲートは第１の容量素子の一方の電極と電気的に接続され、第１２
のトランジスタのソース又はドレインの一方は、第１の出力端子と電気的に接続され、第
１の容量素子の他方の電極は、第１３のトランジスタのソース又はドレインの一方と電気
的に接続され、第１３のトランジスタのソース又はドレインの他方は、第１の配線と電気
的に接続され、第１３のトランジスタのゲートは、第２の配線と電気的に接続され、第１
０のトランジスタ及び第１２のトランジスタは、チャネル形成領域に金属酸化物を有する
撮像装置が好ましい。
上記構成において、金属酸化物は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｓｎ
、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ又はＨｆ）と、を有する撮像装置が好ましい。
上記構成において、光電変換素子は、セレン又はセレンを含む化合物を有する撮像装置
が好ましい。
上記問題に鑑み、本発明の一態様は、新規な構成の撮像装置を提供することができる。
又は、本発明の一態様は、ニューラルネットワークのプーリング処理機能を有する撮像装
置を提供することができる。又は、本発明の一態様は、演算量を抑えて処理時間を短縮す
ることができる新規な構成の撮像装置を提供することができる。又は、本発明の一態様は
、消費電力を低減することができる新規な構成の撮像装置を提供することができる。
なお本発明の一態様の効果は、上記列挙した効果に限定されない。上記列挙した効果は
、他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目
で言及していない効果である。本項目で言及していない効果は、当業者であれば明細書又
は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる
。なお、本発明の一態様は、上記列挙した効果、及び／又は他の効果のうち、少なくとも
一つの効果を有するものである。したがって本発明の一態様は、場合によっては、上記列
挙した効果を有さない場合もある。
撮像装置を説明するブロック図。 撮像装置を説明するブロック図。 （Ａ）撮像装置を説明するブロック図。（Ｂ）撮像装置を説明する回路図。 画素を説明する回路図。 （Ａ）撮像装置を説明するブロック図。（Ｂ）撮像装置の動作を説明するタイミングチャート。 撮像装置を説明するブロック図。 画素を説明する回路図。 撮像装置の画素の構成を説明する図。 撮像装置の画素の構成を説明する図。 撮像装置の画素の構成を説明する図。 （Ａ）撮像装置の構成を説明する図。（Ｂ）撮像装置の構成を示す断面図。 撮像装置の画素の構成を説明する図。 撮像装置の画素の構成を説明する図。 撮像装置を収めたパッケージ、モジュールの斜視図。 電子機器の構成例を示す図。
（実施の形態１）
本実施の形態では、ニューラルネットワークのプーリング処理を効率的に行う撮像装置
について、図１乃至図７を用いて説明する。
はじめに、撮像装置１０のブロック図について、図１を参照して説明する。撮像装置１
０は、画素領域、ドライバ１１、ドライバ１２、ドライバ１３、複数の配線１１１、複数
の配線１１２（図示せず）、及び複数の配線１１３ａ（図示せず）を有している。画素領
域は、複数のプーリングモジュール２００、複数のアナログデジタル変換回路２５０、及
び出力回路２５１を有している。プーリングモジュール２００は、複数のプーリング回路
２１０と、比較モジュール２２０と、を有し、プーリング回路２１０は、複数の画素１０
０と、演算回路２１２（図示せず）と、を有している。比較モジュール２２０は、複数の
比較回路２３０（図示せず）と、判定回路２２１（図示せず）と、を有している。
画素１００は、光を電気信号に変換することで第１の信号を取得することができ、さら
に、画素１００は、第１の信号を任意の倍率で乗算して第２の信号を生成することができ
る。第１の信号及び第２の信号は、電流として出力される。任意の倍率とは、ニューラル
ネットワークのプーリング処理に用いる重みデータの値のことを示している。
プーリング回路２１０は、複数の第２の信号を演算回路２１２によって加算して第３の
信号を生成することができる。さらに、演算回路２１２は、複数の第２の信号を平均化し
て第５の信号を生成することができる。
比較モジュール２２０は、複数の第３の信号を比較し、最も大きな第３の信号を選択し
、判定回路２２１に出力することができる。判定回路２２１は、最も大きな第３の信号を
判定し２値化して第４の信号を生成することができる。
プーリングモジュール２００は、プーリングモジュール２００が有する画素数に応じて
プーリング処理することができる。つまり、プーリングモジュール２００は、プーリング
モジュール２００が有する複数の画素から取得する第１の信号をプーリング処理すること
で生成された第４の信号を出力することができる。
ドライバ１１は、配線１１１に与える選択信号によって、第４の信号を出力回路２５１
に出力するタイミングを制御することができる。出力回路２５１は、図中では示していな
いが、撮像装置１０を制御するニューラルネットワークに対して第４の信号を出力するこ
とができる。ニューラルネットワークには、撮像装置１０によって第１のデータがプーリ
ング処理されることで、データの特徴が抽出されたデータとして入力される。よって、ニ
ューラルネットワークは、抽出されたデータの特徴だけを処理すれば良いため、処理すべ
きデータ量を削減することができる。よって、撮像素子からニューラルネットワークへの
データ転送時間が短縮され、さらにニューラルネットワークの演算量を削減することがで
きる。ニューラルネットワークの演算量が削減されることにより、消費電力を小さくする
ことができる。
プーリングモジュール２００は、複数のプーリング回路２１０を有していることが好ま
しい。図１では、プーリングモジュール２００が４つのプーリング回路２１０を有した例
を示している。プーリングモジュール２００が有するプーリング回路２１０の数は、１以
上ｎ以下とすることができる（ｎは、２以上の自然数）。複数のプーリング回路を有する
ことで、データの特徴が抽出されやすくなる。また、プーリング回路２１０が有する画素
数が増えることでデータの圧縮率が高くなり、ニューラルネットワークの演算量が削減さ
れる。したがって、ニューラルネットワークの消費電力がさらに削減される。
図２では、プーリング回路２１０の一例についてブロック図を用いて説明する。プーリ
ング回路２１０は、複数の画素１００、演算回路２１２、スイッチ２０３、スイッチ２０
４、複数の配線１１２、複数の配線１１３ａ、配線１１４、配線１１５、及び配線２１０
ａを有している。画素１００は、第１の出力端子を有し、演算回路２１２は、トランジス
タ２１２ａと、トランジスタ２１２ｂと、トランジスタ２１２ｃと、を有している。なお
、図２で示すプーリング回路２１０は、４つの画素を有する例について説明する。
ドライバ１２は、配線１１２を介して行方向に延在する複数の画素１００と電気的に接
続され、ドライバ１３は、配線１１３ａを介して列方向に延在する複数の画素１００と電
気的に接続されている。
配線１１４は、トランジスタ２１２ａのソース又はドレインの一方と、トランジスタ２
１２ｂのソース又はドレインの一方と、トランジスタ２１２ｃのソース又はドレインの一
方とに電気的に接続されている。トランジスタ２１２ａのゲートは、トランジスタ２１２
ａのソース又はドレインの他方と、トランジスタ２１２ｂのゲートと、トランジスタ２１
２ｃのゲートとに電気的に接続されている。トランジスタ２１２ａのゲートは、さらにプ
ーリング回路２１０が有する複数の画素１００の出力端子１００ａと電気的に接続されて
いる。
トランジスタ２１２ｂのソース又はドレインの他方は、スイッチ２０３の電極の一方と
電気的に接続され、トランジスタ２１２ｃのソース又はドレインの他方は、スイッチ２０
４の電極の一方と電気的に接続されている。スイッチ２０３の電極の他方は、配線２１０
ａを介してスイッチ２０４の電極の他方と、比較モジュール２２０とに電気的に接続され
る。
ドライバ１３は、配線１１３ａに選択信号を出力することができる。ドライバ１２は、
配線１１２を介して画素１００に重みデータとして任意の倍率を設定することができる。
トランジスタ２１２ａは、トランジスタ２１２ｂと、トランジスタ２１２ｃと同じチャネ
ル長を有し、トランジスタ２１２ｂは、トランジスタ２１２ａと同じチャネル幅を有する
ことで、複数の第２の信号を加算した第３の信号を出力することができる。トランジスタ
２１２ｃは、トランジスタ２１２ａのチャネル幅をプーリング回路２１０が有する画素１
００の数で割ったチャネル幅にすることで、第３の信号の大きさを画素１００の数で割っ
た大きさの第５の信号を出力することができる。第３の信号及び第５の信号は、電流で制
御される。スイッチ２０３及びスイッチ２０４は、相補関係であることが好ましい。
スイッチ２０３及びスイッチ２０４は、配線１１５に与えられる第１の切り替え信号で
制御される。図２では、スイッチ２０３にｐチャネル型トランジスタを適用し、スイッチ
２０４にｎチャネル型トランジスタを適用した例を示している。
プーリング回路２１０は、第１の切り替え信号が“Ｌ”の場合、第３の信号を配線２１
０ａを介して比較モジュール２２０に出力することができる。
プーリング回路２１０は、第１の切り替え信号が“Ｈ”の場合、第５の信号を配線２１
０ａを介して比較モジュール２２０に出力することができる。
例えば、車載用の画像処理システムでは、高速で移動する車の周囲の状況を瞬時に判断
する必要がある。よって、プーリングモジュール２００を有する撮像装置１０が、撮像デ
ータから特徴を検出することに特化することで、演算量を抑えて処理時間を短縮すること
ができる。
なお、図２では、プーリング回路２１０が有するそれぞれの画素１００に、異なる重み
データが与えられる例について示している。若しくは、プーリング回路２１０又はプーリ
ングモジュール２００を一つの単位として同じ重みデータを与えてもよい。よって、配線
１１２及び配線１１３ａは、プーリング回路２１０又はプーリングモジュール２００を一
つの単位として電気的に接続されていてもよい。撮像装置１０は、配線１１２及び配線１
１３ａを減らすことで集積度を上げることができる。
図３（Ａ）では、比較モジュール２２０の一例についてブロック図を用いて説明する。
比較モジュール２２０は、複数の比較回路２３０と、複数のカレントミラー回路２２２と
、判定回路２２１と、を有している。それぞれの比較回路２３０は、入力端子２３１ａと
、入力端子２３１ｂと、出力端子２３１ｃとを有している。判定回路２２１は、入力端子
２２１ａ、入力端子２２１ｂ、及び出力端子２２１ｃを有している。カレントミラー回路
２２２は、入力端子２２４ａと、出力端子２２４ｂとを有している。
図３（Ａ）では、比較モジュール２２０に、４つのプーリング回路２１０からの出力信
号が与えられた例について説明する。また、比較モジュール２２０は、配線２１０ａ（ｉ
，ｊ）乃至配線２１０ａ（ｉ＋１，ｊ＋１）を介して異なる４つのプーリング回路２１０
と電気的に接続されている。入力する信号数に応じた数の比較回路２３０を備えることが
好ましい。図３（Ａ）に示す例では、比較モジュール２２０が比較回路２３０ａ、比較回
路２３０ｂ、比較回路２３０ｃ、カレントミラー回路２２２ａ、カレントミラー回路２２
２ｂ、及び判定回路２２１を有している。
続いて、比較回路２３０ａ、比較回路２３０ｂ、比較回路２３０ｃ、カレントミラー回
路２２２ａ、カレントミラー回路２２２ｂ、及び判定回路２２１の接続例を説明する。比
較回路２３０ａの入力端子２３１ａには、配線２１０ａ（ｉ，ｊ）が電気的に接続され、
入力端子２３１ｂには、配線２１０ａ（ｉ＋１，ｊ）が電気的に接続され、出力端子２３
１ｃには、カレントミラー回路２２２ａの入力端子２２４ａが電気的に接続され、カレン
トミラー回路２２２ａの出力端子２２４ｂには、比較回路２３０ｂの入力端子２３１ａが
電気的に接続されている。
比較回路２３０ｂの入力端子２３１ｂには、配線２１０ａ（ｉ，ｊ＋１）が電気的に接
続され、出力端子２３１ｃには、カレントミラー回路２２２ｂの入力端子２２４ａが電気
的に接続され、カレントミラー回路２２２ｂの出力端子２２４ｂには、比較回路２３０ｃ
の入力端子２３１ａが電気的に接続されている。比較回路２３０ｃの入力端子２３１ｂに
は、配線２１０ａ（ｉ＋１，ｊ＋１）が電気的に接続され、出力端子２３１ｃには、判定
回路２２１の入力端子２２１ａが電気的に接続されている。
カレントミラー回路２２２は、トランジスタ２２３ａ、及びトランジスタ２２３ｂを有
している。トランジスタ２２３ａ、及びトランジスタ２２３ｂは、ｐチャネル型トランジ
スタであることが好ましい。トランジスタ２２３ａのソース又はドレインの一方は、トラ
ンジスタ２２３ｂのソース又はドレインの一方と、配線１１４とに電気的に接続されてい
る。トランジスタ２２３ａのゲートは、トランジスタ２２３ａのソース又はドレインの他
方と、トランジスタ２２３ｂのゲートとに電気的に接続されている。
比較回路２３０ａの入力端子２３１ａには、配線２１０ａ（ｉ，ｊ）を介して信号ａ１
が与えられる。入力端子２３１ｂには、配線２１０ａ（ｉ＋１，ｊ）を介して信号ａ２が
与えられる。出力端子２３１ｃからは、信号ａ１又は信号ａ２のいずれか大きい信号が信
号ａ３として出力され、カレントミラー回路２２２ａの入力端子２２４ａに与えられる。
信号ａ３は、カレントミラー回路２２２ａを介すことで信号ａ３と同じ大きさの信号ｂ１
となり、カレントミラー回路の出力端子２２４ｂに与えられる。よって、比較回路２３０
ｂの入力端子２３１ａには、信号ａ３と同じ大きさの信号ｂ１が与えられる。ただし、信
号ａ３と信号ｂ１は、信号の向きが異なっている。
比較回路２３０ｂの入力端子２３１ｂには、配線２１０ａ（ｉ，ｊ＋１）を介して信号
ｂ２が与えられ、出力端子２３１ｃからは、信号ｂ１又は信号ｂ２のいずれか大きい信号
が信号ｂ３として出力される。比較回路２３０ｃの入力端子２３１ａには、カレントミラ
ー回路２２２ｂを介して信号ｃ１が与えられ、入力端子２３１ｂには、配線２１０ａ（ｉ
＋１，ｊ＋１）を介して信号ｃ２が与えられ、出力端子２３１ｃからは、信号ｃ１又は信
号ｃ２のいずれか大きい信号が信号ｃ３として判定回路２２１に出力される。信号ａ１、
ａ２、ａ３、ｂ１、ｂ２、ｂ３、ｃ１、ｃ２、ｃ３は、いずれもアナログ信号であること
が好ましい。
したがって、判定回路２２１は、入力端子２２１ａに入力された信号ｃ３を判定し、２
値化することで第４の信号を生成し、出力端子２２１ｃに出力することができる。ドライ
バ１１が、配線１１１に与える選択信号によって、第４の信号が配線２１１を介して出力
回路２５１に出力するタイミングを制御することができる。
図３（Ｂ）では、比較回路２３０の回路図について説明する。比較回路２３０は、トラ
ンジスタ２４１乃至トランジスタ２４６、入力端子２３１ａ、入力端子２３１ｂ、出力端
子２３１ｃ、及び配線２３２を有している。
入力端子２３１ａは、トランジスタ２４２のソース又はドレインの一方と、トランジス
タ２４４のソース又はドレインの一方と、トランジスタ２４１のゲートと、トランジスタ
２４２のゲートと、トランジスタ２４３のゲートとに電気的に接続されている。入力端子
２３１ｂは、トランジスタ２４５のソース又はドレインの一方と、トランジスタ２４３の
ソース又はドレインの一方と、トランジスタ２４４のゲートと、トランジスタ２４５のゲ
ートと、トランジスタ２４６のゲートとに電気的に接続されている。出力端子２３１ｃは
、トランジスタ２４１のソース又はドレインの一方と、トランジスタ２４６のソース又は
ドレインの一方とに電気的に接続されている。配線２３２は、トランジスタ２４１乃至ト
ランジスタ２４６のソース又はドレインの他方と電気的に接続されている。
さらに、トランジスタ２４１乃至トランジスタ２４６は、同じ大きさのチャネル長を有
している。
また、トランジスタ２４１のチャネル幅は、トランジスタ２４２のチャネル幅と同じで
あることが好ましく、トランジスタ２４３のチャネル幅は、トランジスタ２４２のチャネ
ル幅の２倍が好ましい。トランジスタ２４１乃至トランジスタ２４３は、第１のカレント
ミラー回路を形成している。
また、トランジスタ２４６のチャネル幅は、トランジスタ２４５のチャネル幅と同じで
あることが好ましく、トランジスタ２４４のチャネル幅は、トランジスタ２４５のチャネ
ル幅の２倍が好ましい。トランジスタ２４４乃至トランジスタ２４６は、第２のカレント
ミラー回路を形成している。
続いて比較回路２３０の動作について説明する。なお、入力端子２３１ａ、入力端子２
３１ｂには、アナログ信号として電流が与えられ、出力端子２３１ｃはアナログ信号とし
て電流を吸い込む。例えば、入力端子２３１ａに入力する信号が、入力端子２３１ｂに入
力する信号よりも大きいときは、入力端子２３１ｂに与えられる信号がトランジスタ２４
３に吸い込まれる。また異なる例として、入力端子２３１ｂに入力する信号が、入力端子
２３１ａに入力する信号よりも大きいときは、入力端子２３１ａに与えられる信号がトラ
ンジスタ２４４に吸い込まれる。したがって、出力端子２３１ｃは、第１のカレントミラ
ー回路又は第２のカレントミラー回路のいずれかによって、入力端子２３１ａ又は入力端
子２３１ｂに入力する信号のうち、大きな方の信号と同じ大きさの信号を吸い込むことが
できる。
ただし、入力端子２３１ａ及び入力端子２３１ｂの入力信号の大きさが同じときは、ト
ランジスタ２４２と、トランジスタ２４５とが吸い込む信号の大きさは、それぞれ半分の
信号の大きさで均衡する。したがって、出力端子２３１ｃは、トランジスタ２４１と、ト
ランジスタ２４６との合成された大きさの信号を吸い込む。したがって、出力端子２３１
ｃは、入力端子２３１ａ及び入力端子２３１ｂと同じ大きさの信号を吸い込むことができ
る。配線２３２は、信号を吸い込むことができる低電位であることが好ましい。
したがって、図３（Ａ）の判定回路２２１には、比較モジュール２２０に与えられた信
号ａ１、ａ２、ｂ２、ｃ２の中で一番大きな信号が信号ｃ３として与えられる。判定回路
２２１は、信号ｃ３を判定し、２値化して第４の信号を生成することができる。ドライバ
１１は、配線１１１を介して選択信号を判定回路２２１に与え、判定結果を出力回路２５
１に出力させることができる。
図４では、画素１００の一例について回路図を用いて説明する。画素１００は、光電変
換素子１０１、トランジスタ１０２、トランジスタ１０３、容量素子１０４、トランジス
タ１０５、トランジスタ１０６、出力端子１００ａを有する。また、画素１００は、配線
１１２、配線１１３ａ、配線１１３ｂ、配線１１７、配線１１８、及び配線１１９に電気
的に接続されている。
光電変換素子１０１の一方の電極は、トランジスタ１０２のソース又はドレインの一方
と電気的に接続されている。トランジスタ１０２のソース又はドレインの他方は、トラン
ジスタ１０３のソース又はドレインの一方と、トランジスタ１０５のゲートと、容量素子
１０４の一方の電極とに電気的に接続されている。トランジスタ１０５のソース又はドレ
インの一方は、出力端子１００ａと電気的に接続され、容量素子１０４の他方の電極は、
トランジスタ１０６のソース又はドレインの一方と電気的に接続されている。トランジス
タ１０６のソース又はドレインの他方は、配線１１２と電気的に接続され、トランジスタ
１０６のゲートは、配線１１３ａと電気的に接続されている。トランジスタ１０２のゲー
トは、配線１１３ｂと電気的に接続されている。トランジスタ１０３のゲートは、配線１
１３ｃと電気的に接続されている。トランジスタ１０３のソース又はドレインの他方は、
配線１１８と電気的に接続されている。光電変換素子１０１の電極の他方は、配線１１７
と電気的に接続されている。トランジスタ１０５のソース又はドレインの他方は、配線１
１９と電気的に接続されている。
ノードＦＮは、トランジスタ１０２のソース又はドレインの他方と、トランジスタ１０
３のソース又はドレインの一方と、トランジスタ１０５のゲートと、容量素子１０４の一
方の電極とに接続されることで形成されている。なお、容量素子１０４が設けられない構
成であってもよい。
トランジスタ１０３は、配線１１３ｃに与えられる信号によってオン状態にすることが
できる。よってノードＦＮは、配線１１８に与えられるリセット電位によって初期化する
ことができる。トランジスタ１０２は、配線１１３ｂに与えられる信号によってオン状態
にすることができる。よって光電変換素子１０１は、トランジスタ１０２を介して、ノー
ドＦＮのデータを光電変換された撮像データで更新することができる。また、トランジス
タ１０２は、配線１１３ｂに与えられる信号によってオフ状態にすることができる。ノー
ドＦＮは、トランジスタ１０２がオフ状態になることで、撮像データを保持することがで
きる。よって、第１の信号とは、トランジスタ１０５のゲートに撮像データが与えられて
いるときに流す電流を示している。
図４では、トランジスタ１０５にｎチャネル型トランジスタを適用した例を示したが、
ｐチャネル型トランジスタを適用してもよい。ただし、トランジスタ１０５がｎチャネル
型の場合は、配線１１９に与えられる電位が低電位であることが好ましく、トランジスタ
１０５がｐチャネル型の場合においても、配線１１９に与えられる電位が低電位であるこ
とが好ましい。
また、トランジスタ１０６は、配線１１３ａに与えられる信号によってオン状態にする
ことができる。容量素子１０４には、配線１１２からトランジスタ１０６を介して重みデ
ータを与えることができる。ノードＦＮは、トランジスタ１０２及びトランジスタ１０３
がオフ状態の場合にフローティングノードになることが好ましい。したがってトランジス
タ１０２及びトランジスタ１０３には、オフ電流が小さなトランジスタを用いることが好
ましい。オフ電流が小さいトランジスタは、チャネル形成領域に金属酸化物を有するトラ
ンジスタ（ＯＳトランジスタ）を用いることが好ましい。ＯＳトランジスタについては、
実施の形態２で詳細な説明をする。
ノードＦＮに保持された撮像データには、容量素子１０４を介して重みデータが加えら
れる。つまりトランジスタ１０５のゲートには、撮像データに重みデータが加えられたデ
ータ電圧が与えられる。よってトランジスタ１０５は、トランジスタ１０５のコンダクタ
ンスを用いて任意の重みデータの倍率で乗算することができる。よって、第２の信号とは
、トランジスタ１０５のゲートに撮像データに重みデータが加えられたデータ電圧が与え
られたときに流す電流を示している。
図５では、プーリングモジュール２００の動作方法の一例について説明する。図５（Ａ
）では、説明を簡便にするためプーリングモジュール２００が４つのプーリング回路２１
０を有し、比較モジュール２２０を有した例について説明する。また、プーリング回路２
１０が、４つの画素を有した例を示している。ただし、撮像装置１０が有するプーリング
モジュール２００の数は限定されない。
図５（Ｂ）では、図５（Ａ）のプーリングモジュール２００の動作方法の一例をタイミ
ングチャートで示す。図５（Ｂ）で示すタイミングチャートは、図中に表示はしていない
が、配線１１５にＬの信号が与えられ、プーリング回路２１０は、複数の画素１００の第
１の信号を加算処理する例を示している。
Ｔ１では、配線１１３ｃにＨの信号を与えることで、それぞれの画素１００が有するト
ランジスタ１０３をオン状態にする。よってノードＦＮは、配線１１８に与えられた電位
でリセットされる。さらに、配線１１３ａには、選択信号が与えられ、配線１１２を介し
て重みデータの初期値Ｒｅｓが与えられる。
Ｔ２では、配線１１３ｂにＨの信号を与え、それぞれの画素１００は、光電変換素子１
０１によって光電変換し（ｓｅｎｓｉｎｇ）、ノードＦＮを当該撮像データで更新する。
Ｔ３では、配線１１３ｂにＬの信号を与え、ノードＦＮの撮像データを確定する。さら
に、配線１１３ａ（１）に選択信号を与え、配線１１２（１）乃至配線１１２（４）を介
して画素１００（１）、画素１００（２）、画素１００（５）、及び画素１００（６）の
重みデータを設定する。
Ｔ４では、配線１１３ａ（２）に選択信号を与え、配線１１２（１）乃至配線１１２（
４）を介して画素１００（３）、画素１００（４）、画素１００（７）、及び画素１００
（８）の重みデータを設定する。
Ｔ５では、配線１１３ａ（３）に選択信号を与え、配線１１２（１）乃至配線１１２（
４）を介して画素１００（９）、画素１００（１０）、画素１００（１３）、及び画素１
００（１４）の重みデータを設定する。さらに、プーリング回路２１０（１，１）は、撮
像データに重みデータを加えたデータ信号ａ１を配線２１０ａ（１，１）に出力する。さ
らに、プーリング回路２１０（２，１）は、撮像データに重みデータを加えた信号ａ２を
配線２１０ａ（２，１）に出力する。
Ｔ６では、配線１１３ａ（４）に選択信号を与え、配線１１２（１）乃至配線１１２（
４）を介して画素１００（１１）、画素１００（１２）、画素１００（１５）、及び画素
１００（１６）の重みデータを設定する。
Ｔ７は、プーリング回路２１０（１，１）が撮像データに重みデータを加えたデータ信
号ｂ２を配線２１０ａ（１，２）に出力する。さらに、プーリング回路２１０（２，２）
は、撮像データに重みデータを加えた信号ｃ２を配線２１０ａ（２，２）に出力する。
Ｔ８は、比較モジュール２２０によって、ａ１、ａ２、ｂ２、ｃ２の中から最大の信号
を検出する。比較モジュール２２０が有する判定回路２２１は、検出した最大の信号を判
定し、２値化して配線２１１にデジタル信号ｏｕｔを出力する。デジタル信号ｏｕｔは、
出力回路２５１に与えられる。出力回路２５１は、ニューラルネットワークで扱いやすい
ように、デジタル信号ｏｕｔを結合し、任意のデータ幅のデジタルデータとして出力する
。
図６では、ブロック図を用いて図２と異なる構成を有するプーリング回路２１０の例を
説明する。図６では、プーリング回路２１０が複数の配線１１３ｄ、配線２１１ａ、及び
配線２１１ｂを有し、さらに、画素１００が出力端子１００ｂを有している点が図２と異
なっている。
配線１１３ｄは、列方向に延在する複数の画素と電気的に接続されている。配線２１１
ａは、行方向に延在する画素１００の出力端子１００ｂと電気的に接続されている。配線
２１１ａ又は配線２１１ｂには、撮像データが出力される。撮像データは、配線２１１ａ
及び配線２１１ｂを介してアナログデジタル変換回路２５０に出力される。
図７では、図４と異なる構成を有する画素１００の例を説明する。図７では、トランジ
スタ１０７と、トランジスタ１０８と、を有している点が図４と異なっている。
トランジスタ１０７のゲートは、ノードＦＮと電気的に接続されている。トランジスタ
１０７のソース又はドレインの一方は、トランジスタ１０８のソース又はドレインの一方
と電気的に接続されている。トランジスタ１０８のソース又はドレインの他方は、出力端
子１００ｂと電気的に接続されている。トランジスタ１０８のゲートは、配線１１３ｄと
電気的に接続されている。トランジスタ１０７のソース又はドレインの他方は、配線１１
９と電気的に接続されている。
トランジスタ１０７は、ノードＦＮに保持されている撮像データの電位に応じた電流を
流すことができる。トランジスタ１０８は、配線１１３ｄに与えられた選択信号によって
、撮像データを出力端子１００ｂに出力することができる。なお、容量素子１０４に重み
データが設定されているときは、撮像データに重みデータを加えトランジスタ１０５のコ
ンダクタンスに応じた乗算結果が出力される。
撮像装置１０は、プーリングモジュール２００を有することで、簡便にプーリング処理
をすることができる。したがって、ニューラルネットワークに対するデータ転送量を削減
し、さらに演算量を削減することで、消費電力を小さくすることができる。
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み
合わせて用いることができる。
（実施の形態２）
本実施の形態では、撮像装置１０に用いられる光電変換素子１０１について、図８乃至
図１４を用いて説明する。
＜画素回路の構成例＞
図８（Ａ）に、上述した画素回路を有する画素の構成を例示する。図８（Ａ）に示す画
素は、層６１及び層６２の積層構成を有する例である。
層６１は、光電変換素子１０１を有する。光電変換素子１０１は、図８（Ｃ）に示すよ
うに層６５ａと、層６５ｂと、層６５ｃとの積層とすることができる。
図８（Ｃ）に示す光電変換素子１０１はｐｎ接合型フォトダイオードであり、例えば、
層６５ａにｐ＋型半導体、層６５ｂにｎ型半導体、層６５ｃにｎ＋型半導体を用いること
ができる。又は、層６５ａにｎ＋型半導体、層６５ｂにｐ型半導体、層６５ｃにｐ＋型半
導体を用いてもよい。又は、層６５ｂをｉ型半導体としたｐｉｎ接合型フォトダイオード
であってもよい。
上記ｐｎ接合型フォトダイオード又はｐｉｎ接合型フォトダイオードは、単結晶シリコ
ンを用いて形成することができる。また、ｐｉｎ接合型フォトダイオードとしては、非晶
質シリコン、微結晶シリコン、多結晶シリコンなどの薄膜を用いて形成することもできる
。
また、層６１が有する光電変換素子１０１は、図８（Ｄ）に示すように、層６６ａと、
層６６ｂと、層６６ｃ、層６６ｄとの積層としてもよい。図８（Ｄ）に示す光電変換素子
１０１はアバランシェフォトダイオードの一例であり、層６６ａ、層６６ｄは電極に相当
し、層６６ｂ、６６ｃは光電変換部に相当する。
層６６ａは、低抵抗の金属層などとすることが好ましい。例えば、アルミニウム、チタ
ン、タングステン、タンタル、銀又はそれらの積層を用いることができる。
層６６ｄは、可視光（Ｌｉｇｈｔ）に対して高い透光性を有する導電層を用いることが
好ましい。例えば、インジウム酸化物、錫酸化物、亜鉛酸化物、インジウム－錫酸化物、
ガリウム－亜鉛酸化物、インジウム－ガリウム－亜鉛酸化物、又はグラフェンなどを用い
ることができる。なお、層６６ｄを省く構成とすることもできる。
光電変換部の層６６ｂ、６６ｃは、例えばセレン系材料を光電変換層としたｐｎ接合型
フォトダイオードの構成とすることができる。層６６ｂとしてはｐ型半導体であるセレン
系材料を用い、層６６ｃとしてはｎ型半導体であるガリウム酸化物などを用いることが好
ましい。
セレン系材料を用いた光電変換素子は、可視光に対する外部量子効率が高い特性を有す
る。当該光電変換素子では、アバランシェ増倍を利用することにより、入射される光量に
対する電子の増幅を大きくすることができる。また、セレン系材料は光吸収係数が高いた
め、光電変換層を薄膜で作製できるなどの生産上の利点を有する。セレン系材料の薄膜は
、真空蒸着法又はスパッタ法などを用いて形成することができる。
セレン系材料としては、単結晶セレンや多結晶セレンなどの結晶性セレン、非晶質セレ
ン、銅、インジウム、セレンの化合物（ＣＩＳ）、又は、銅、インジウム、ガリウム、セ
レンの化合物（ＣＩＧＳ）などを用いることができる。
ｎ型半導体は、バンドギャップが広く、可視光に対して透光性を有する材料で形成する
ことが好ましい。例えば、亜鉛酸化物、ガリウム酸化物、インジウム酸化物、錫酸化物、
又はそれらが混在した酸化物などを用いることができる。また、これらの材料は正孔注入
阻止層としての機能も有し、暗電流を小さくすることもできる。
図８（Ａ）に示す層６２としては、例えばシリコン基板を用いることができる。当該シ
リコン基板には、Ｓｉトランジスタ等が設けられ、前述した画素回路の他、当該画素回路
を駆動する回路、画像信号の読み出し回路、画像処理回路等を設けることができる。
また、画素は、図８（Ｂ）に示すように層６１、層６３及び層６２の積層構成を有して
いてもよい。
層６３は、ＯＳトランジスタ（例えば、画素回路のトランジスタ１０２、１０３）を有
することができる。このとき、層６２は、Ｓｉトランジスタ（例えば、画素回路のトラン
ジスタ１０７、１０８）を有することが好ましい。
当該構成とすることで、画素回路を構成する要素を複数の層に分散させ、かつ当該要素
を重ねて設けることができるため、撮像装置の面積を小さくすることができる。なお、図
８（Ｂ）の構成において、層６２を支持基板とし、層６１及び層６３に画素１００及び周
辺回路を設けてもよい。
＜ＯＳトランジスタ＞
ＯＳトランジスタに用いる半導体材料としては、エネルギーギャップが２ｅＶ以上、好
ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である金属酸化物を用いることがで
きる。代表的には、インジウムを含む酸化物半導体などであり、例えば、後述するＣＡＣ
－ＯＳなどを用いることができる。
半導体層は、例えばインジウム、亜鉛およびＭ（アルミニウム、チタン、ガリウム、ゲ
ルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジム又はハ
フニウム等の金属）を含むＩｎ－Ｍ－Ｚｎ系酸化物で表記される膜とすることができる。
半導体層を構成する酸化物半導体がＩｎ－Ｍ－Ｚｎ系酸化物の場合、Ｉｎ－Ｍ－Ｚｎ酸
化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧
Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素
の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉ
ｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４
．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５
：１：８等が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、上記のスパッ
タリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む
。
半導体層としては、キャリア密度の低い酸化物半導体を用いる。例えば、半導体層は、
キャリア密度が１×１０１７／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下、さら
に好ましくは１×１０１３／ｃｍ３以下、より好ましくは１×１０１１／ｃｍ３以下、さ
らに好ましくは１×１０１０／ｃｍ３未満であり、１×１０－９／ｃｍ３以上のキャリア
密度の酸化物半導体を用いることができる。そのような酸化物半導体を、高純度真性又は
実質的に高純度真性な酸化物半導体と呼ぶ。これにより不純物濃度が低く、欠陥準位密度
が低いため、安定な特性を有する酸化物半導体であるといえる。
なお、これらに限られず、必要とするトランジスタの半導体特性および電気特性（電界
効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要と
するトランジスタの半導体特性を得るために、半導体層のキャリア密度や不純物濃度、欠
陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ま
しい。
半導体層を構成する酸化物半導体において、第１４族元素の一つであるシリコンや炭素
が含まれると、酸素欠損が増加し、ｎ型化してしまう。このため、半導体層におけるシリ
コンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏ
ｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、アルカリ金属およびアルカリ土類金属は、酸化物半導体と結合するとキャリアを
生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、
半導体層におけるアルカリ金属又はアルカリ土類金属の濃度（二次イオン質量分析法によ
り得られる濃度）を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａ
ｔｏｍｓ／ｃｍ３以下にする。
また、半導体層を構成する酸化物半導体に窒素が含まれていると、キャリアである電子
が生じてキャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物
半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため半導体層にお
ける窒素濃度（二次イオン質量分析法により得られる濃度）は、５×１０１８ａｔｏｍｓ
／ｃｍ３以下にすることが好ましい。
また、半導体層は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、ｃ軸に配
向した結晶を有するＣＡＡＣ－ＯＳ（Ｃ－Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌ
ｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ、又は、Ｃ－Ａｘｉｓ Ａｌｉｇｎｅ
ｄ ａｎｄ Ａ－Ｂ－ｐｌａｎｅ Ａｎｃｈｏｒｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉ
ｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、又は非晶質構造を含む
。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ－ＯＳは最も
欠陥準位密度が低い。
非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さな
い。又は、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さな
い。
なお、半導体層が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡ
Ｃ－ＯＳの領域、単結晶構造の領域のうち、二種以上を有する混合膜であってもよい。混
合膜は、例えば上述した領域のうち、いずれか二種以上の領域を含む単層構造、又は積層
構造を有する場合がある。
以下では、非単結晶の半導体層の一態様であるＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ
Ｃｏｍｐｏｓｉｔｅ）－ＯＳの構成について説明する。
ＣＡＣ－ＯＳとは、例えば、酸化物半導体を構成する元素が、０．５ｎｍ以上１０ｎｍ
以下、好ましくは、１ｎｍ以上２ｎｍ以下、又はその近傍のサイズで偏在した材料の一構
成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が
偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ
以上２ｎｍ以下、又はその近傍のサイズで混合した状態をモザイク状、又はパッチ状とも
いう。
なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウム
および亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イ
ットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、
ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム
、タンタル、タングステン、又はマグネシウムなどから選ばれた一種、又は複数種が含ま
れていてもよい。
例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳ（ＣＡＣ－ＯＳの中でもＩｎ－
Ｇａ－Ｚｎ酸化物を、特にＣＡＣ－ＩＧＺＯと呼称してもよい。）とは、インジウム酸化
物（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、又はインジウム亜鉛酸
化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）
とする。）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする
。）、又はガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、およびＺ
４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり
、モザイク状のＩｎＯＸ１、又はＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した構成
（以下、クラウド状ともいう。）である。
つまり、ＣＡＣ－ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２
、又はＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合酸化物半導体
である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比
が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第
２の領域と比較して、Ｉｎの濃度が高いとする。
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう
場合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、又はＩｎ（
１＋ｘ０）Ｇａ（１－ｘ０）Ｏ３（ＺｎＯ）ｍ０（－１≦ｘ０≦１、ｍ０は任意数）で表
される結晶性の化合物が挙げられる。
上記結晶性の化合物は、単結晶構造、多結晶構造、又はＣＡＡＣ構造を有する。なお、
ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ－ｂ面において
は配向せずに連結した結晶構造である。
一方、ＣＡＣ－ＯＳは、酸化物半導体の材料構成に関する。ＣＡＣ－ＯＳとは、Ｉｎ、
Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に
観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞ
れモザイク状にランダムに分散している構成をいう。したがって、ＣＡＣ－ＯＳにおいて
、結晶構造は副次的な要素である。
なお、ＣＡＣ－ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする
。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含
まない。
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、又はＩｎＯＸ１が
主成分である領域とは、明確な境界が観察できない場合がある。
なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウ
ム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデ
ン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネ
シウムなどから選ばれた一種、又は複数種が含まれている場合、ＣＡＣ－ＯＳは、一部に
該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナ
ノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をい
う。
ＣＡＣ－ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形
成することができる。また、ＣＡＣ－ＯＳをスパッタリング法で形成する場合、成膜ガス
として、不活性ガス（代表的にはアルゴン）、酸素ガス、および窒素ガスの中から選ばれ
たいずれか一つ又は複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素
ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ま
しくは０％以上１０％以下とすることが好ましい。
ＣＡＣ－ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ－ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）測定法の
ひとつであるＯｕｔ－ｏｆ－ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したとき
に、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折から、測定領
域のａ－ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。
また、ＣＡＣ－ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）
を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、
該リング領域に複数の輝点が観測される。したがって、電子線回折パターンから、ＣＡＣ
－ＯＳの結晶構造が、平面方向、および断面方向において、配向性を有さないｎｃ（ｎａ
ｎｏ－ｃｒｙｓｔａｌ）構造を有することがわかる。
また、例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳでは、エネルギー分散型
Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒ
ｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯＸ３が主成分である領
域と、ＩｎＸ２ＺｎＹ２ＯＺ２、又はＩｎＯＸ１が主成分である領域とが、偏在し、混合
している構造を有することが確認できる。
ＣＡＣ－ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、Ｉ
ＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ－ＯＳは、ＧａＯＸ３などが主成分
である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、又はＩｎＯＸ１が主成分である領域と、に互い
に相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、又はＩｎＯＸ１が主成分である領域は、ＧａＯＸ３
などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ
２ＯＺ２、又はＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、酸化物
半導体としての導電性が発現する。したがって、ＩｎＸ２ＺｎＹ２ＯＺ２、又はＩｎＯＸ
１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果
移動度（μ）が実現できる。
一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、又はＩｎＯＸ
１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３などが
主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なス
イッチング動作を実現できる。
したがって、ＣＡＣ－ＯＳを半導体素子に用いた場合、ＧａＯＸ３などに起因する絶縁
性と、ＩｎＸ２ＺｎＹ２ＯＺ２、又はＩｎＯＸ１に起因する導電性とが、相補的に作用す
ることにより、高いオン電流（Ｉｏｎ）、および高い電界効果移動度（μ）を実現するこ
とができる。
また、ＣＡＣ－ＯＳを用いた半導体素子は、信頼性が高い。したがって、ＣＡＣ－ＯＳ
は、様々な半導体装置の構成材料として適している。
図９（Ａ）は、図８（Ａ）に示す画素の断面の一例を説明する図である。層６１は光電
変換素子１０１として、シリコンを光電変換層とするｐｎ接合型フォトダイオードを有す
る。層６２は、画素回路を構成するＳｉトランジスタ等を有する。
光電変換素子１０１において、層６５ａはｐ＋型領域、層６５ｂはｎ型領域、層６５ｃ
はｎ＋型領域とすることができる。また、層６５ｂには、電源線と層６５ｃとを接続する
ための領域３６が設けられる。例えば、領域３６はｐ＋型領域とすることができる。
図９（Ａ）において、Ｓｉトランジスタはシリコン基板４０にチャネル形成領域を有す
るプレーナー型の構成を示しているが、図１２（Ａ）、（Ｂ）に示すように、シリコン基
板４０にフィン型の半導体層を有する構成であってもよい。図１２（Ａ）はチャネル長方
向の断面、図１２（Ｂ）はチャネル幅方向の断面に相当する。
又は、図１２（Ｃ）に示すように、シリコン薄膜の半導体層４５を有するトランジスタ
であってもよい。半導体層４５は、例えば、シリコン基板４０上の絶縁層４６上に形成さ
れた単結晶シリコン（ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ））とするこ
とができる。
ここで、図９（Ａ）では、層６１が有する要素と層６２が有する要素との電気的な接続
を貼り合わせ技術で得る構成例を示している。
層６１には、絶縁層４２、導電層３３及び導電層３４が設けられる。導電層３３及び導
電層３４は、絶縁層４２に埋設された領域を有する。導電層３３は、層６５ａと電気的に
接続される。導電層３４は、領域３６と電気的に接続される。また、絶縁層４２、導電層
３３及び導電層３４の表面は、それぞれ高さが一致するように平坦化されている。
層６２には、絶縁層４１、導電層３１及び導電層３２が設けられる。導電層３１及び導
電層３２は、絶縁層４１に埋設された領域を有する。導電層３２は、電源線と電気的に接
続される。導電層３１は、トランジスタ１０２のソース又はドレインと電気的に接続され
る。また、絶縁層４１、導電層３１及び導電層３２の表面は、それぞれ高さが一致するよ
うに平坦化されている。
ここで、導電層３１及び導電層３３は、主成分が同一の金属元素であることが好ましい
。導電層３２及び導電層３４は、主成分が同一の金属元素であることが好ましい。また、
絶縁層４１及び絶縁層４２は、同一の成分で構成されていることが好ましい。
例えば、導電層３１、３２、３３、３４には、Ｃｕ、Ａｌ、Ｓｎ、Ｚｎ、Ｗ、Ｍｏ、Ａ
ｇ、Ｐｔ又はＡｕなどを用いることができる。接合のしやすさから、好ましくはＣｕ、Ａ
ｌ、Ｗ、又はＡｕを用いる。また、絶縁層４１、４２には、酸化シリコン、酸化窒化シリ
コン、窒化酸化シリコン、窒化シリコン、窒化チタンなどを用いることができる。
つまり、導電層３１及び導電層３３の組み合わせと、導電層３２及び導電層３４の組み
合わせのそれぞれに、上記に示す同一の金属材料を用いることが好ましい。また、絶縁層
４１及び絶縁層４２のそれぞれに、上記に示す同一の絶縁材料を用いることが好ましい。
当該構成とすることで、層６１と層６２の境を接合位置とする、貼り合わせを行うことが
できる。
当該貼り合わせによって、導電層３１及び導電層３３の組み合わせと、導電層３２及び
導電層３４の組み合わせのそれぞれの電気的な接続を得ることができる。また、絶縁層４
１及び絶縁層４２の機械的な強度を有する接続を得ることができる。
金属層同士の接合には、表面の酸化膜及び不純物の吸着層などをスパッタリング処理な
どで除去し、清浄化及び活性化した表面同士を接触させて接合する表面活性化接合法を用
いることができる。又は、温度と圧力を併用して表面同士を接合する拡散接合法などを用
いることができる。どちらも原子レベルでの結合が起こるため、電気的だけでなく機械的
にも優れた接合を得ることができる。
また、絶縁層同士の接合には、研磨などによって高い平坦性を得たのち、酸素プラズマ
等で親水性処理をした表面同士を接触させて仮接合し、熱処理による脱水で本接合を行う
親水性接合法などを用いることができる。親水性接合法も原子レベルでの結合が起こるた
め、機械的に優れた接合を得ることができる。
層６１と、層６２を貼り合わせる場合、それぞれの接合面には絶縁層と金属層が混在す
るため、例えば、表面活性化接合法及び親水性接合法を組み合わせて行えばよい。
例えば、研磨後に表面を清浄化し、金属層の表面に酸化防止処理を行ったのちに親水性
処理を行って接合する方法などを用いることができる。また、金属層の表面をＡｕなどの
難酸化性金属とし、親水性処理を行ってもよい。なお、上述した方法以外の接合方法を用
いてもよい。
図９（Ｂ）は、図８（Ａ）に示す画素の層６１にセレン系材料を光電変換層とするｐｎ
接合型フォトダイオードを用いた場合の断面図である。一方の電極として層６６ａと、光
電変換層として層６６ｂ、６６ｃと、他方の電極として層６６ｄを有する。
この場合、層６１は、層６２上に直接形成することができる。層６６ａは、トランジス
タ１０２のソース又はドレインと電気的に接続される。層６６ｄは、導電層３７を介して
電源線と電気的に接続される。
図１０（Ａ）は、図８（Ｂ）に示す画素の断面の一例を説明する図である。層６１は光
電変換素子１０１として、シリコンを光電変換層とするｐｎ接合型フォトダイオードを有
する。層６２はＳｉトランジスタ等を有する。層６３はＯＳトランジスタ等を有する。層
６１と層６３とは、貼り合わせで電気的な接続を得る構成例を示している。
図１０（Ａ）において、ＯＳトランジスタはセルフアライン型の構成を示しているが、
図１２（Ｄ）に示すように、ノンセルフアライン型のトップゲート型トランジスタであっ
てもよい。
トランジスタ１０２はバックゲート３５を有する構成を示しているが、バックゲートを
有さない形態であってもよい。バックゲート３５は、図１２（Ｅ）に示すように、対向し
て設けられるトランジスタのフロントゲートと電気的に接続する場合がある。又は、バッ
クゲート３５にフロントゲートとは異なる固定電位を供給することができる構成であって
もよい。
ＯＳトランジスタが形成される領域とＳｉトランジスタが形成される領域との間には、
水素の拡散を防止する機能を有する絶縁層４３が設けられる。トランジスタ１０７、１０
８のチャネル形成領域近傍に設けられる絶縁層中の水素は、シリコンのダングリングボン
ドを終端する。一方、トランジスタ１０２のチャネル形成領域の近傍に設けられる絶縁層
中の水素は、酸化物半導体層中にキャリアを生成する要因の一つとなる。
絶縁層４３により、一方の層に水素を閉じ込めることでトランジスタ１０７、１０８の
信頼性を向上させることができる。また、一方の層から他方の層への水素の拡散が抑制さ
れることでトランジスタ１０２の信頼性も向上させることができる。
絶縁層４３としては、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウ
ム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸
化窒化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ）等を用いることができる。
図１０（Ｂ）は、図８（Ｂ）に示す画素の層６１にセレン系材料を光電変換層とするｐ
ｎ接合型フォトダイオードを用いた場合の断面図である。層６１は、層６３上に直接形成
することがでる。層６１、６２、６３の詳細は、前述の説明を参照できる。
図１１（Ａ）は、図１０の構成を説明する図である。センサ領域は、光電変換素子１０
１を有する層６１と、ＯＳトランジスタを有する層６３で構成されている。演算領域は、
Ｓｉトランジスタ等を有する層６３で構成されている。演算領域は、画素におけるトラン
ジスタ１０７、１０８、及び実施の形態１のプーリング回路、ドライバ１１、１２、１３
などの回路を有している。センサ領域と、演算領域と、を積層構造とすることで、回路面
積を小さくすることができる。
図１１（Ｂ）は、センサ領域の断面写真と、演算領域の断面写真である。センサ領域は
、セレン系材料を光電変換層とするｐｎ接合型フォトダイオードと、ＯＳトランジスタ（
ＯＳＦＥＴ）とによって構成され、演算領域は、Ｓｉトランジスタ（ＳｉＦＥＴ）により
様々な回路が構成されている。
＜その他の画素の構成要素＞
図１３（Ａ）は、本発明の一態様の撮像装置の画素にカラーフィルタ等を付加した例を
示す斜視図である。当該斜視図では、複数の画素の断面もあわせて図示している。光電変
換素子１０１が形成される層６１上には、絶縁層８０が形成される。絶縁層８０は可視光
に対して透光性の高い酸化シリコン膜などを用いることができる。また、パッシベーショ
ン膜として窒化シリコン膜を積層してもよい。また、反射防止膜として、酸化ハフニウム
などの誘電体膜を積層してもよい。
絶縁層８０上には、遮光層８１が形成されてもよい。遮光層８１は、上部のカラーフィ
ルタを通る光の混色を防止する機能を有する。遮光層８１には、アルミニウム、タングス
テンなどの金属層を用いることができる。また、当該金属層と反射防止膜としての機能を
有する誘電体膜を積層してもよい。
絶縁層８０及び遮光層８１上には、平坦化膜として有機樹脂層８２を設けることができ
る。また、画素別にカラーフィルタ８３（カラーフィルタ８３ａ、８３ｂ、８３ｃ）が形
成される。例えば、カラーフィルタ８３ａ、８３ｂ、８３ｃに、Ｒ（赤）、Ｇ（緑）、Ｂ
（青）、Ｙ（黄）、Ｃ（シアン）、Ｍ（マゼンタ）などの色を割り当てることにより、カ
ラー画像を得ることができる。
カラーフィルタ８３上には、可視光に対して透光性を有する絶縁層８６などを設けるこ
とができる。
また、図１３（Ｂ）に示すように、カラーフィルタ８３の代わりに光学変換層８５を用
いてもよい。このような構成とすることで、様々な波長領域における画像が得られる撮像
装置とすることができる。
例えば、光学変換層８５に可視光線の波長以下の光を遮るフィルタを用いれば、赤外線
撮像装置とすることができる。また、光学変換層８５に近赤外線の波長以下の光を遮るフ
ィルタを用いれば、遠赤外線撮像装置とすることができる。また、光学変換層８５に可視
光線の波長以上の光を遮るフィルタを用いれば、紫外線撮像装置とすることができる。可
視光のカラーフィルタと赤外線若しくは紫外線のフィルタを組み合わせてもよい。
また、光学変換層８５にシンチレータを用いれば、Ｘ線撮像装置などに用いる放射線の
強弱を可視化した画像を得る撮像装置とすることができる。被写体を透過したＸ線等の放
射線がシンチレータに入射されると、フォトルミネッセンス現象により可視光線や紫外光
線などの光（蛍光）に変換される。そして、当該光を光電変換素子１０１で検知すること
により画像データを取得する。また、放射線検出器などに当該構成の撮像装置を用いても
よい。
シンチレータは、Ｘ線やガンマ線などの放射線が照射されると、そのエネルギーを吸収
して可視光や紫外光を発する物質を含む。例えば、Ｇｄ２Ｏ２Ｓ：Ｔｂ、Ｇｄ２Ｏ２Ｓ：
Ｐｒ、Ｇｄ２Ｏ２Ｓ：Ｅｕ、ＢａＦＣｌ：Ｅｕ、ＮａＩ、ＣｓＩ、ＣａＦ２、ＢａＦ２、
ＣｅＦ３、ＬｉＦ、ＬｉＩ、ＺｎＯなどを樹脂やセラミクスに分散させたものを用いるこ
とができる。
なお、セレン系材料を用いた光電変換素子１０１においては、Ｘ線等の放射線を電荷に
直接変換することができるため、シンチレータを不要とする構成とすることもできる。
また、図１３（Ｃ）に示すように、カラーフィルタ８３上にマイクロレンズアレイ８４
を設けてもよい。マイクロレンズアレイ８４が有する個々のレンズを通る光が直下のカラ
ーフィルタ８３を通り、光電変換素子１０１に照射されるようになる。また、図１３（Ｂ
）に示す光学変換層８５上にマイクロレンズアレイ８４を設けてもよい。
＜パッケージ、モジュールの構成例＞
以下では、イメージセンサチップを収めたパッケージ及びカメラモジュールの一例につ
いて説明する。当該イメージセンサチップには、上記撮像装置の構成を用いることができ
る。
図１４（Ａ１）は、イメージセンサチップを収めたパッケージの上面側の外観斜視図で
ある。当該パッケージは、イメージセンサチップ４５０を固定するパッケージ基板４１０
、カバーガラス４２０及び両者を接着する接着剤４３０等を有する。
図１４（Ａ２）は、当該パッケージの下面側の外観斜視図である。パッケージの下面に
は、半田ボールをバンプ４４０としたＢＧＡ（Ｂａｌｌ ｇｒｉｄ ａｒｒａｙ）を有す
る。なお、ＢＧＡに限らず、ＬＧＡ（Ｌａｎｄ ｇｒｉｄ ａｒｒａｙ）やＰＧＡ（Ｐｉ
ｎ Ｇｒｉｄ Ａｒｒａｙ）などを有していてもよい。
図１４（Ａ３）は、カバーガラス４２０及び接着剤４３０の一部を省いて図示したパッ
ケージの斜視図である。パッケージ基板４１０上には電極パッド４６０が形成され、電極
パッド４６０及びバンプ４４０はスルーホールを介して電気的に接続されている。電極パ
ッド４６０は、イメージセンサチップ４５０とワイヤ４７０によって電気的に接続されて
いる。
また、図１４（Ｂ１）は、イメージセンサチップをレンズ一体型のパッケージに収めた
カメラモジュールの上面側の外観斜視図である。当該カメラモジュールは、イメージセン
サチップ４５１を固定するパッケージ基板４１１、レンズカバー４２１、及びレンズ４３
５等を有する。また、パッケージ基板４１１及びイメージセンサチップ４５１の間には撮
像装置の駆動回路及び信号変換回路などの機能を有するＩＣチップ４９０も設けられてお
り、ＳｉＰ（Ｓｙｓｔｅｍ ｉｎ ｐａｃｋａｇｅ）としての構成を有している。
図１４（Ｂ２）は、当該カメラモジュールの下面側の外観斜視図である。パッケージ基
板４１１の下面及び側面には、実装用のランド４４１が設けられたＱＦＮ（Ｑｕａｄ ｆ
ｌａｔ ｎｏ－ｌｅａｄ ｐａｃｋａｇｅ）の構成を有する。なお、当該構成は一例であ
り、ＱＦＰ（Ｑｕａｄ ｆｌａｔ ｐａｃｋａｇｅ）や前述したＢＧＡが設けられていて
もよい。
図１４（Ｂ３）は、レンズカバー４２１及びレンズ４３５の一部を省いて図示したモジ
ュールの斜視図である。ランド４４１は電極パッド４６１と電気的に接続され、電極パッ
ド４６１はイメージセンサチップ４５１又はＩＣチップ４９０とワイヤ４７１によって電
気的に接続されている。
イメージセンサチップを上述したような形態のパッケージに収めることでプリント基板
等への実装が容易になり、イメージセンサチップを様々な半導体装置、電子機器に組み込
むことができる。
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み
合わせて用いることができる。
（実施の形態３）
本発明の一態様に係る撮像装置を用いることができる電子機器として、表示機器、パー
ソナルコンピュータ、記録媒体を備えた画像記憶装置又は画像再生装置、携帯電話、携帯
型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメ
ラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーショ
ンシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写
機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自
動販売機などが挙げられる。これら電子機器の具体例を図１５に示す。
図１５（Ａ）は監視カメラであり、支持台９５１、カメラユニット９５２、保護カバー
９５３等を有する。カメラユニット９５２には回転機構などが設けられ、天井に設置する
ことで全周囲の撮像が可能となる。当該カメラユニットにおける画像を取得するための部
品の一つとして本発明の一態様の撮像装置を備えることができる。なお、監視カメラとは
慣用的な名称であり、用途を限定するものではない。例えば監視カメラとしての機能を有
する機器はカメラ、又はビデオカメラとも呼ばれる。
図１５（Ｂ）はビデオカメラであり、第１筐体９７１、第２筐体９７２、表示部９７３
、操作キー９７４、レンズ９７５、接続部９７６等を有する。操作キー９７４およびレン
ズ９７５は第１筐体９７１に設けられており、表示部９７３は第２筐体９７２に設けられ
ている。当該ビデオカメラにおける画像を取得するための部品の一つとして本発明の一態
様の撮像装置を備えることができる。
図１５（Ｃ）はデジタルカメラであり、筐体９６１、シャッターボタン９６２、マイク
９６３、発光部９６７、レンズ９６５等を有する。当該デジタルカメラにおける画像を取
得するための部品の一つとして本発明の一態様の撮像装置を備えることができる。
図１５（Ｄ）は腕時計型の情報端末であり、表示部９３２、筐体兼リストバンド９３３
、カメラ９３９等を有する。表示部９３２は、情報端末の操作を行うためのタッチパネル
を備える。表示部９３２および筐体兼リストバンド９３３は可撓性を有し、身体への装着
性が優れている。当該情報端末における画像を取得するための部品の一つとして本発明の
一態様の撮像装置を備えることができる。
図１５（Ｅ）携帯電話機の一例であり、筐体９８１、表示部９８２、操作ボタン９８３
、外部接続ポート９８４、スピーカ９８５、マイク９８６、カメラ９８７等を有する。当
該携帯電話機は、表示部９８２にタッチセンサを備える。電話を掛ける、或いは文字を入
力するなどのあらゆる操作は、指やスタイラスなどで表示部９８２に触れることで行うこ
とができる。当該携帯電話機における画像を取得するための部品の一つとして本発明の一
態様の撮像装置を備えることができる。
図１５（Ｆ）は携帯データ端末であり、筐体９１１、表示部９１２、カメラ９１９等を
有する。表示部９１２が有するタッチパネル機能により情報の入出力を行うことができる
。当該携帯データ端末における画像を取得するための部品の一つとして本発明の一態様の
撮像装置を備えることができる。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
また、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素
子、及び発光素子を有する装置である発光装置は、様々な形態を用いること、又は様々な
素子を有することができる。表示素子、表示装置、発光素子又は発光装置は、例えば、Ｅ
Ｌ（エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子
、無機ＥＬ素子）、ＬＥＤチップ（白色ＬＥＤチップ、赤色ＬＥＤチップ、緑色ＬＥＤチ
ップ、青色ＬＥＤチップなど）、トランジスタ（電流に応じて発光するトランジスタ）、
プラズマディスプレイパネル（ＰＤＰ）、電子放出素子、カーボンナノチューブを用いた
表示素子、液晶素子、電子インク、エレクトロウェッティング素子、電気泳動素子、ＭＥ
ＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子（例えば、グレ
ーティングライトバルブ（ＧＬＶ）、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭ
Ｓ（デジタル・マイクロ・シャッター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（イン
ターフェロメトリック・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、
光干渉方式のＭＥＭＳ表示素子、圧電セラミックディスプレイなど）、又は、量子ドット
などの少なくとも一つを有している。これらの他にも、表示素子、表示装置、発光素子又
は発光装置は、電気的又は磁気的作用により、コントラスト、輝度、反射率、透過率など
が変化する表示媒体を有していてもよい。ＥＬ素子を用いた表示装置の一例としては、Ｅ
Ｌディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールド
エミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕ
ｒｆａｃｅ－ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ－ｅｍｉｔｔｅｒ Ｄｉｓｐｌａ
ｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型
液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶デ
ィスプレイ、投射型液晶ディスプレイ）などがある。電子インク、電子粉流体（登録商標
）、又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。量子
ドットを各画素に用いた表示装置の一例としては、量子ドットディスプレイなどがある。
なお、量子ドットは、表示素子としてではなく、バックライトの一部に設けてもよい。量
子ドットを用いることにより、色純度の高い表示を行うことができる。なお、半透過型液
晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、又は、
全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、又
は、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反
射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに
、消費電力を低減することができる。なお、ＬＥＤチップを用いる場合、ＬＥＤチップの
電極や窒化物半導体の下に、グラフェンやグラファイトを配置してもよい。グラフェンや
グラファイトは、複数の層を重ねて、多層膜としてもよい。このように、グラフェンやグ
ラファイトを設けることにより、その上に、窒化物半導体、例えば、結晶を有するｎ型Ｇ
ａＮ半導体層などを容易に成膜することができる。さらに、その上に、結晶を有するｐ型
ＧａＮ半導体層などを設けて、ＬＥＤチップを構成することができる。なお、グラフェン
やグラファイトと、結晶を有するｎ型ＧａＮ半導体層との間に、ＡｌＮ層を設けてもよい
。なお、ＬＥＤチップが有するＧａＮ半導体層は、ＭＯＣＶＤで成膜してもよい。ただし
、グラフェンを設けることにより、ＬＥＤチップが有するＧａＮ半導体層は、スパッタ法
で成膜することも可能である。また、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・シ
ステム）を用いた表示素子においては、表示素子が封止されている空間（例えば、表示素
子が配置されている素子基板と、素子基板に対向して配置されている対向基板との間）に
、乾燥剤を配置してもよい。乾燥剤を配置することにより、ＭＥＭＳなどが水分によって
動きにくくなることや、劣化しやすくなることを防止することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができ
る。
（本明細書等の記載に関する付記）
以上の実施の形態における各構成の説明について、以下に付記する。
＜実施の形態で述べた本発明の一態様に関する付記＞
各実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて、本発明の
一態様とすることができる。また、１つの実施の形態の中に、複数の構成例が示される場
合は、互いに構成例を適宜組み合わせることが可能である。
なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の
形態で述べる別の内容（一部の内容でもよい）と、一つ若しくは複数の別の実施の形態で
述べる内容（一部の内容でもよい）との少なくとも一つの内容に対して、適用、組み合わ
せ、又は置き換えなどを行うことができる。
なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用い
て述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分
、その実施の形態において述べる別の図（一部でもよい）と、一つ若しくは複数の別の実
施の形態において述べる図（一部でもよい）との少なくとも一つの図に対して、組み合わ
せることにより、さらに多くの図を構成させることができる。
＜序数詞に関する付記＞
本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の混同
を避けるために付したものである。したがって、構成要素の数を限定するものではない。
また、構成要素の順序を限定するものではない。また例えば、本明細書等の実施の形態の
一において「第１」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲
において「第２」に言及された構成要素とすることもありうる。また例えば、本明細書等
の実施の形態の一において「第１」に言及された構成要素を、他の実施の形態、あるいは
特許請求の範囲において省略することもありうる。
＜図面を説明する記載に関する付記＞
実施の形態について図面を参照しながら説明している。ただし、実施の形態は多くの異
なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなく、その形
態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本
発明は、実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態の
発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面
間で共通して用い、その繰り返しの説明は省略する。
また、本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の
位置関係を、図面を参照して説明するために、便宜上用いている。構成同士の位置関係は
、各構成を描写する方向に応じて適宜変化する。そのため、配置を示す語句は、明細書で
説明した記載に限定されず、状況に応じて適切に言い換えることができる。
また、「上」や「下」の用語は、構成要素の位置関係が直上又は直下で、かつ、直接接
していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば
、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの
間に他の構成要素を含むものを除外しない。
また、図面において、大きさ、層の厚さ、又は領域は、説明の便宜上任意の大きさに示
したものである。よって、必ずしもそのスケールに限定されない。なお図面は明確性を期
すために模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば
、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信
号、電圧、若しくは電流のばらつきなどを含むことが可能である。
また、図面において、斜視図などにおいて、図面の明確性を期すために、一部の構成要
素の記載を省略している場合がある。
また、図面において、同一の要素又は同様な機能を有する要素、同一の材質の要素、あ
るいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は
省略する場合がある。
＜言い換え可能な記載に関する付記＞
本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一
方を、「ソース又はドレインの一方」（又は第１電極、又は第１端子）と表記し、ソース
とドレインとの他方を「ソース又はドレインの他方」（又は第２電極、又は第２端子）と
表記している。これは、トランジスタのソースとドレインは、トランジスタの構造又は動
作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称につい
ては、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い
換えることができる。また、本明細書等では、ゲート以外の２つの端子を第１端子、第２
端子と呼ぶ場合や、第３端子、第４端子と呼ぶ場合がある。また、本明細書等に記載する
トランジスタが２つ以上のゲートを有するとき（この構成をデュアルゲート構造という場
合がある）、それらのゲートを第１ゲート、第２ゲートと呼ぶ場合や、フロントゲート、
バックゲートと呼ぶ場合がある。特に、「フロントゲート」という語句は、単に「ゲート
」という語句に互いに言い換えることができる。また、「バックゲート」という語句は、
単に「ゲート」という語句に互いに言い換えることができる。なお、ボトムゲートとは、
トランジスタの作製時において、チャネル形成領域よりも先に形成される端子のことをい
い、「トップゲート」とは、トランジスタの作製時において、チャネル形成領域よりも後
に形成される端子のことをいう。
トランジスタは、ゲート、ソース、及びドレインと呼ばれる３つの端子を有する。ゲー
トは、トランジスタの導通状態を制御する制御端子として機能する端子である。ソース又
はドレインとして機能する２つの入出力端子は、トランジスタの型及び各端子に与えられ
る電位の高低によって、一方がソースとなり他方がドレインとなる。このため、本明細書
等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に
限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり
、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「
配線」が一体となって形成されている場合なども含む。
また、本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基
準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電位（接地
電位）とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも０Ｖ
を意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、
配線等に与える電位を変化させる場合がある。
なお本明細書等において、「膜」、「層」などの語句は、場合によっては、又は、状況
に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導
電膜」という用語に変更することが可能な場合がある。又は、例えば、「絶縁膜」という
用語を、「絶縁層」という用語に変更することが可能な場合がある。又は、場合によって
は、又は、状況に応じて、「膜」、「層」などの語句を使わずに、別の用語に入れ替える
ことが可能である。例えば、「導電層」又は「導電膜」という用語を、「導電体」という
用語に変更することが可能な場合がある。又は、例えば、「絶縁層」「絶縁膜」という用
語を、「絶縁体」という用語に変更することが可能な場合がある。
なお本明細書等において、「配線」、「信号線」、「電源線」などの用語は、場合によ
っては、又は、状況に応じて、互いに入れ替えることが可能である。例えば、「配線」と
いう用語を、「信号線」という用語に変更することが可能な場合がある。また、例えば、
「配線」という用語を、「電源線」などの用語に変更することが可能な場合がある。また
、その逆も同様で、「信号線」「電源線」などの用語を、「配線」という用語に変更する
ことが可能な場合がある。「電源線」などの用語は、「信号線」などの用語に変更するこ
とが可能な場合がある。また、その逆も同様で「信号線」などの用語は、「電源線」など
の用語に変更することが可能な場合がある。また、配線に印加されている「電位」という
用語を、場合によっては、又は、状況に応じて、「信号」などという用語に変更すること
が可能な場合がある。また、その逆も同様で、「信号」などの用語は、「電位」という用
語に変更することが可能な場合がある。
＜語句の定義に関する付記＞
以下では、上記実施の形態中で言及した語句の定義について説明する。
＜＜半導体の不純物について＞＞
半導体の不純物とは、例えば、半導体層を構成する主成分以外をいう。例えば、濃度が
０．１原子％未満の元素は不純物である。不純物が含まれることにより、例えば、半導体
にＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅｓ）が形成されることや、キャリア移動度
が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導
体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族
元素、第１３族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、
特に、例えば、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リ
ン、炭素、窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によっ
て酸素欠損を形成する場合がある。また、半導体がシリコン層である場合、半導体の特性
を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１
３族元素、第１５族元素などがある。
＜＜トランジスタについて＞＞
本明細書において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なく
とも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域又
はドレイン電極）とソース（ソース端子、ソース領域又はソース電極）の間にチャネル形
成領域を有する。ゲート－ソース間にしきい値電圧を超える電圧を与えることによって、
チャネル形成領域にチャネルが形成され、ソース‐ドレイン間に電流を流すことができる
。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路
動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明
細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとす
る。
＜＜スイッチについて＞＞
本明細書等において、スイッチとは、導通状態（オン状態）、又は、非導通状態（オフ
状態）になり、電流を流すか流さないかを制御する機能を有するものをいう。又は、スイ
ッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。
一例としては、電気的スイッチ又は機械的なスイッチなどを用いることができる。つま
り、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。
電気的なスイッチの一例としては、トランジスタ（例えば、バイポーラトランジスタ、
ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、
ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）ダイ
オード、ＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイ
オード、ダイオード接続のトランジスタなど）、又はこれらを組み合わせた論理回路など
がある。
なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」とは、
トランジスタのソース電極とドレイン電極が電気的に短絡されているとみなせる状態をい
う。また、トランジスタの「非導通状態」とは、トランジスタのソース電極とドレイン電
極が電気的に遮断されているとみなせる状態をいう。なおトランジスタを単なるスイッチ
として動作させる場合には、トランジスタの極性（導電型）は特に限定されない。
機械的なスイッチの一例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のよう
に、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチが
ある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことに
よって、導通と非導通とを制御して動作する。
＜＜接続について＞＞
本明細書等において、ＸとＹとが接続されている、と記載する場合は、ＸとＹとが電気
的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接
接続されている場合とを含むものとする。したがって、所定の接続関係、例えば、図又は
文章に示された接続関係に限定されず、図又は文章に示された接続関係以外のものも含む
ものとする。
ここで使用するＸ、Ｙなどは、対象物（例えば、装置、素子、回路、配線、電極、端子
、導電膜、層、など）であるとする。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可
能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダ
イオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されること
が可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、ス
イッチは、導通状態（オン状態）、又は、非導通状態（オフ状態）になり、電流を流すか
流さないかを制御する機能を有している。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可
能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号
変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（
電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など
）、電圧源、電流源、切り替え回路、増幅回路（信号振幅又は電流量などを大きくできる
回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成
回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能であ
る。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号
がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載する場合は、ＸとＹとが電
気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続
されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に
別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合
（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とを含
むものとする。つまり、電気的に接続されている、と明示的に記載する場合は、単に、接
続されている、とのみ明示的に記載されている場合と同じであるとする。
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は
介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、
Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソー
ス（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直
接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接
的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表
現することができる。
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第
２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は
第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的
に接続されている。」と表現することができる。又は、「トランジスタのソース（又は第
１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子な
ど）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トラ
ンジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている
」と表現することができる。又は、「Ｘは、トランジスタのソース（又は第１の端子など
）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジ
スタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）
、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な
表現方法を用いて、回路構成における接続の順序について規定することにより、トランジ
スタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別し
て、技術的範囲を決定することができる。なお、これらの表現方法は、一例であり、これ
らの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、
素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されて
いる場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合も
ある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及
び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における
電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている
場合も、その範疇に含める。
＜＜平行、垂直について＞＞
本明細書において、「平行」とは、二つの直線が－１０°以上１０°以下の角度で配置
されている状態をいう。したがって、－５°以上５°以下の場合も含まれる。また、「略
平行」とは、二つの直線が－３０°以上３０°以下の角度で配置されている状態をいう。
また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態
をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、
二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
１０：撮像装置、１１：ドライバ、１２：ドライバ、１３：ドライバ、３１：導電層、３
２：導電層、３３：導電層、３４：導電層、３５：バックゲート、３６：領域、３７：導
電層、４０：シリコン基板、４１：絶縁層、４２：絶縁層、４３：絶縁層、４５：半導体
層、４６：絶縁層、８０：絶縁層、８１：遮光層、８２：有機樹脂層、８３：カラーフィ
ルタ、８３ａ：カラーフィルタ、８３ｂ：カラーフィルタ、８３ｃ：カラーフィルタ、８
４：マイクロレンズアレイ、８５：光学変換層、８６：絶縁層、１００：画素、１００ａ
：出力端子、１００ｂ：出力端子、１０１：光電変換素子、１０２：トランジスタ、１０
３：トランジスタ、１０４：容量素子、１０５：トランジスタ、１０６：トランジスタ、
１０７：トランジスタ、１０８：トランジスタ、１１１：配線、１１２：配線、１１３ａ
：配線、１１３ｂ：配線、１１３ｃ：配線、１１３ｄ：配線、１１４：配線、１１５：配
線、１１７：配線、１１８：配線、１１９：配線、２００：プーリングモジュール、２０
３：スイッチ、２０４：スイッチ、２１０：プーリング回路、２１０ａ：配線、２１１：
配線、２１１ａ：配線、２１１ｂ：配線、２１２：演算回路、２１２ａ：トランジスタ、
２１２ｂ：トランジスタ、２１２ｃ：トランジスタ、２２０：比較モジュール、２２１：
判定回路、２２１ａ：入力端子、２２１ｂ：入力端子、２２１ｃ：出力端子、２２３ａ：
トランジスタ、２２３ｂ：トランジスタ、２２４ａ：入力端子、２２４ｂ：出力端子、２
３０：比較回路、２３０ａ：比較回路、２３０ｂ：比較回路、２３０ｃ：比較回路、２３
１ａ：入力端子、２３１ｂ：入力端子、２３１ｃ：出力端子、２３２：配線、２３６：ト
ランジスタ、２４１：トランジスタ、２４２：トランジスタ、２４３：トランジスタ、２
４４：トランジスタ、２４５：トランジスタ、２４６：トランジスタ、２５０：アナログ
デジタル変換回路、２５１：出力回路、４１０：パッケージ基板、４１１：パッケージ基
板、４２０：カバーガラス、４２１：レンズカバー、４３０：接着剤、４３５：レンズ、
４４０：バンプ、４４１：ランド、４５０：イメージセンサチップ、４５１：イメージセ
ンサチップ、４６０：電極パッド、４６１：電極パッド、４７０：ワイヤ、４７１：ワイ
ヤ、４９０：ＩＣチップ、９１１：筐体、９１２：表示部、９１９：カメラ、９３２：表
示部、９３３：筐体兼リストバンド、９３９：カメラ、９５１：支持台、９５２：カメラ
ユニット、９５３：保護カバー、９６１：筐体、９６２：シャッターボタン、９６３：マ
イク、９６５：レンズ、９６７：発光部、９７１：筐体、９７２：筐体、９７３：表示部
、９７４：操作キー、９７５：レンズ、９７６：接続部、９８１：筐体、９８２：表示部
、９８３：操作ボタン、９８４：外部接続ポート、９８５：スピーカ、９８６：マイク、
９８７：カメラ

Claims (2)

  1. 画素領域を有する撮像装置であって、
    前記画素領域は、複数の第１の回路と、第２の回路と、を有し、
    前記第１の回路は、複数の画素から得られた第１の信号を加算して、第２の信号を生成する機能を有し、
    前記第２の回路は、複数の前記第２の信号の中で最も大きな信号を２値化して第３の信号を生成する機能を有する撮像装置。
  2. 請求項１に記載の撮像装置と、表示装置と、を有する電子機器。
JP2021214313A 2017-06-14 2021-12-28 撮像装置、及び電子機器 Active JP7224429B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023016894A JP7466720B2 (ja) 2017-06-14 2023-02-07 撮像装置及び電子機器

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017116689 2017-06-14
JP2017116689 2017-06-14
PCT/IB2018/053999 WO2018229594A1 (ja) 2017-06-14 2018-06-05 撮像装置、及び電子機器
JP2019524539A JP7003126B2 (ja) 2017-06-14 2018-06-05 撮像装置、及び電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019524539A Division JP7003126B2 (ja) 2017-06-14 2018-06-05 撮像装置、及び電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023016894A Division JP7466720B2 (ja) 2017-06-14 2023-02-07 撮像装置及び電子機器

Publications (2)

Publication Number Publication Date
JP2022043269A JP2022043269A (ja) 2022-03-15
JP7224429B2 true JP7224429B2 (ja) 2023-02-17

Family

ID=64658616

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2019524539A Active JP7003126B2 (ja) 2017-06-14 2018-06-05 撮像装置、及び電子機器
JP2020074107A Active JP7072016B2 (ja) 2017-06-14 2020-04-17 撮像装置
JP2021214313A Active JP7224429B2 (ja) 2017-06-14 2021-12-28 撮像装置、及び電子機器
JP2023016894A Active JP7466720B2 (ja) 2017-06-14 2023-02-07 撮像装置及び電子機器

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2019524539A Active JP7003126B2 (ja) 2017-06-14 2018-06-05 撮像装置、及び電子機器
JP2020074107A Active JP7072016B2 (ja) 2017-06-14 2020-04-17 撮像装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023016894A Active JP7466720B2 (ja) 2017-06-14 2023-02-07 撮像装置及び電子機器

Country Status (6)

Country Link
US (3) US11388360B2 (ja)
JP (4) JP7003126B2 (ja)
KR (1) KR102522350B1 (ja)
CN (2) CN115022559A (ja)
DE (1) DE112018003051T5 (ja)
WO (1) WO2018229594A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111344665B (zh) 2017-11-17 2024-04-26 株式会社半导体能源研究所 加法运算方法、半导体装置及电子设备
CN112840639A (zh) 2018-10-11 2021-05-25 株式会社半导体能源研究所 摄像装置及电子设备
US11476340B2 (en) * 2019-10-25 2022-10-18 Ohio State Innovation Foundation Dielectric heterojunction device
US11848389B2 (en) 2020-03-19 2023-12-19 Ohio State Innovation Foundation Low turn on and high breakdown voltage lateral diode
CN115428437A (zh) * 2020-04-17 2022-12-02 株式会社半导体能源研究所 摄像装置及电子设备
CN111669527B (zh) * 2020-07-01 2021-06-08 浙江大学 一种cmos图像传感器内的卷积运算电路
WO2022054742A1 (ja) * 2020-09-14 2022-03-17 ソニーセミコンダクタソリューションズ株式会社 撮像素子及び撮像装置
CN114497193A (zh) * 2021-12-29 2022-05-13 深圳大学 一种resfet器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000076436A (ja) 1998-08-31 2000-03-14 Canon Inc 画像処理装置、方法及びコンピュータ読み取り可能な記憶媒体
WO2017168665A1 (ja) 2016-03-30 2017-10-05 株式会社ニコン 特徴抽出素子、特徴抽出システム、および判定装置
JP2019504400A (ja) 2015-12-15 2019-02-14 アナログ ディヴァイスィズ インク 畳み込みニューラルネットワーク

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02242488A (ja) * 1989-03-16 1990-09-26 Masayoshi Umeno 画像処理装置
US6665012B1 (en) 1998-09-22 2003-12-16 Pixim, Inc. Process-scalable high spatial resolution and low bit resolution CMOS area image sensor
JP4532915B2 (ja) 2004-01-29 2010-08-25 キヤノン株式会社 パターン認識用学習方法、パターン認識用学習装置、画像入力装置、コンピュータプログラム、及びコンピュータ読み取り可能な記録媒体
CN100594619C (zh) * 2004-05-21 2010-03-17 株式会社半导体能源研究所 半导体器件及其制造方法
FR2918746B1 (fr) * 2007-07-13 2009-10-09 Commissariat Energie Atomique Capteur electronique a regulation thermique integree
JP2009064162A (ja) 2007-09-05 2009-03-26 Fuji Heavy Ind Ltd 画像認識システム
US8929601B2 (en) * 2007-12-05 2015-01-06 John Caulfield Imaging detecting with automated sensing of an object or characteristic of that object
JP5250474B2 (ja) 2009-04-28 2013-07-31 パナソニック株式会社 固体撮像装置
JP5924923B2 (ja) * 2011-12-15 2016-05-25 キヤノン株式会社 光電変換装置、及び光電変換装置の駆動方法
JP5812959B2 (ja) 2011-12-15 2015-11-17 キヤノン株式会社 撮像装置
US9773832B2 (en) 2014-12-10 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US9286524B1 (en) 2015-04-15 2016-03-15 Toyota Motor Engineering & Manufacturing North America, Inc. Multi-task deep convolutional neural networks for efficient and robust traffic lane detection
WO2017085708A1 (en) * 2015-11-17 2017-05-26 Beamr Imaging Ltd. Method of controlling a quality measure and system thereof
US9883121B2 (en) * 2016-01-15 2018-01-30 Cognex Corporation Machine vision system for forming a one dimensional digital representation of a low information content scene
WO2018035507A1 (en) * 2016-08-19 2018-02-22 Linear Algebra Technologies Limited Rendering operations using sparse volumetric data

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000076436A (ja) 1998-08-31 2000-03-14 Canon Inc 画像処理装置、方法及びコンピュータ読み取り可能な記憶媒体
JP2019504400A (ja) 2015-12-15 2019-02-14 アナログ ディヴァイスィズ インク 畳み込みニューラルネットワーク
WO2017168665A1 (ja) 2016-03-30 2017-10-05 株式会社ニコン 特徴抽出素子、特徴抽出システム、および判定装置

Also Published As

Publication number Publication date
US11388360B2 (en) 2022-07-12
JP2022043269A (ja) 2022-03-15
US20220385840A1 (en) 2022-12-01
US20240048868A1 (en) 2024-02-08
CN110741630A (zh) 2020-01-31
JPWO2018229594A1 (ja) 2020-07-02
JP7003126B2 (ja) 2022-01-20
JP2020123975A (ja) 2020-08-13
WO2018229594A1 (ja) 2018-12-20
KR20200019181A (ko) 2020-02-21
US20200169683A1 (en) 2020-05-28
KR102522350B1 (ko) 2023-04-14
JP7466720B2 (ja) 2024-04-12
US11805335B2 (en) 2023-10-31
CN115022559A (zh) 2022-09-06
JP2023052966A (ja) 2023-04-12
DE112018003051T5 (de) 2020-02-27
CN110741630B (zh) 2022-06-21
JP7072016B2 (ja) 2022-05-19

Similar Documents

Publication Publication Date Title
JP7224429B2 (ja) 撮像装置、及び電子機器
US11699068B2 (en) Imaging device, imaging module, electronic device, and imaging system
JP7322239B2 (ja) 撮像装置および電子機器
JP7202297B2 (ja) 撮像装置および電子機器
KR102499902B1 (ko) 촬상 장치 및 전자 기기
WO2021090110A1 (ja) 撮像装置、その動作方法および電子機器
JP7336441B2 (ja) 撮像装置および電子機器
WO2021130590A1 (ja) 撮像装置、および電子機器
JP7480137B2 (ja) 撮像装置および電子機器
WO2021048676A1 (ja) 撮像装置および電子機器
US20230054986A1 (en) Imaging device and electronic device
US20220279140A1 (en) Imaging device or imaging system
TW202209659A (zh) 攝像裝置及電子裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230207

R150 Certificate of patent or registration of utility model

Ref document number: 7224429

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150