DE112015001790T5

DE112015001790T5 - Halbleitervorrichtung, Ansteuerverfahren der Halbleitervorrichtung und Ansteuerverfahren eines elektronischen Geräts

Info

Publication number: DE112015001790T5
Application number: DE112015001790.9T
Authority: DE
Inventors: Yoshiyuki Kurokawa; Hideki Uochi
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2014-04-11
Filing date: 2015-04-08
Publication date: 2017-02-23
Also published as: JP2022190011A; JP6486174B2; KR20210040188A; CN110391260B; JP2016140050A; JP2019195225A; KR102357356B1; JP6717992B2; KR20220018083A; US20170264848A1; US20150296162A1; US10187596B2; TWI661543B; US9674470B2; JP6661261B2; WO2015155696A1; TW201603255A; CN110391260A; KR102352581B1; JP2021083129A

Abstract

Es wird eine Festkörper-Abbildungsvorrichtung mit kurzer Bilderfassungszeit bereitgestellt. Eine erste Photodiode in einem Pixel in einer n-ten Zeile und einer m-ten Spalte ist über einen Transistor mit einer zweiten Photodiode in einem Pixel in einer (n + 1)-ten Zeile und der m-ten Spalte verbunden. Die erste Photodiode und die zweite Photodiode empfangen gleichzeitig Licht, das Potential wird entsprechend der empfangenen Lichtmenge in einem Pixel in der n-ten Zeile und der m-ten Spalte gehalten, und das Potential wird entsprechend der empfangenen Lichtmenge in einem Pixel in der (n + 1)-ten Zeile und der m-ten Spalte gehalten, ohne einen Rücksetzvorgang durchzuführen. Anschließend wird jedes Potential ausgelesen. Bei einer großen Lichtmenge wird entweder die erste Photodiode oder die zweite Photodiode verwendet.

Description

Technisches Gebiet
Eine Ausführungsform der vorliegenden Erfindung betrifft eine Halbleitervorrichtung und ein Ansteuerverfahren dafür. Insbesondere betrifft die vorliegende Erfindung eine Festkörper-Abbildungsvorrichtung, die eine Vielzahl von Pixeln umfasst, die mit Photosensoren bereitgestellt sind, und ein Ansteuerverfahren der Festkörper-Abbildungsvorrichtung. Des Weiteren betrifft die vorliegende Erfindung ein elektronisches Gerät, das die Festkörper-Abbildungsvorrichtung umfasst.
Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung nicht auf das vorstehende technische Gebiet beschränkt ist. Beispielsweise betrifft eine Ausführungsform der vorliegenden Erfindung ein Objekt, ein Verfahren oder ein Herstellungsverfahren. Die vorliegende Erfindung betrifft einen Prozess, eine Maschine, eine Fertigung oder eine Materialzusammensetzung. Beispielsweise betrifft eine Ausführungsform der vorliegenden Erfindung eine Speichervorrichtung, einen Prozessor, ein Ansteuerverfahren dafür oder ein Herstellungsverfahren dafür.
In dieser Beschreibung und dergleichen bezeichnet eine Halbleitervorrichtung im Allgemeinen eine Vorrichtung, die durch Anwendung von Halbleitereigenschaften arbeiten kann. Demzufolge handelt es sich bei einem Halbleiterelement, wie z. B. einem Transistor oder einer Diode, und einer Halbleiterschaltung um Halbleitervorrichtungen. Eine Anzeigevorrichtung, eine Licht emittierende Vorrichtung, eine Beleuchtungsvorrichtung, eine elektrooptische Vorrichtung, eine Festkörper-Abbildungsvorrichtung, ein elektronisches Gerät und dergleichen können ein Halbleiterelement oder eine Halbleiterschaltung umfassen. Demzufolge beinhalten eine Anzeigevorrichtung, eine Licht emittierende Vorrichtung, eine Beleuchtungsvorrichtung, eine elektrooptische Vorrichtung und eine Festkörper-Abbildungsvorrichtung und dergleichen in einigen Fällen eine Halbleitervorrichtung.
Stand der Technik
Ein Photosensor, der eine Verstärkerfunktion eines MOS-Transistors nutzt, wird als CMOS-Sensor bezeichnet und kann durch einen gewöhnlichen CMOS-Prozess hergestellt werden. Demzufolge können die Herstellungskosten einer Festkörper-Abbildungsvorrichtung, die einen CMOS-Sensor in jedem Pixel umfasst, niedrig sein, und eine Halbleitervorrichtung mit einem Photosensor und einem Anzeigeelement, die über einem Substrat hergestellt werden, kann realisiert werden. Außerdem benötigt ein CMOS-Sensor eine geringere Ansteuerspannung als ein CCD-Sensor, was somit zu einem niedrigen Stromverbrauch einer Festkörper-Abbildungsvorrichtung führt.
Eine Festkörper-Abbildungsvorrichtung, die einen CMOS-Sensor umfasst, nutzt für die Bildverarbeitung im Allgemeinen ein Rolling-Shutter-Verfahren, bei dem ein Vorgang zum Akkumulieren von Ladungen in einer Photodiode und ein Vorgang zum Lesen der Ladungen sequenziell Zeile für Zeile durchgeführt werden (siehe Patentdokument 1). In einigen Fällen nutzt eine derartige Festkörper-Abbildungsvorrichtung anstatt des Rolling-Shutter-Verfahrens ein Global-Shutter-Verfahren, bei dem sämtliche der Pixel gleichzeitig einem Vorgang zum Akkumulieren von Ladungen unterzogen werden (siehe Nicht-Patentdokument 1).
[Referenz]
[Patentdokument]

[Patentdokument 1] Japanische Patentoffenlegungsschrift Nr. 2009-141717

[Nicht-Patentdokument]

[Nicht-Patentdokument 1] M. Furuta et al., ”A High-Speed, High-Sensitivity Digital CMOS Image Sensor With a Global Shutter und 12-bit Column-Parallel Cyclic A/D Converters”, IEEE Journal of Solid-State Circuits, April 2007, Bd. 42, Nr. 4, S. 766–774

Offenlegung der Erfindung
Wenn das Rolling-Shutter-Verfahren bzw. das Global-Shutter-Verfahren verwendet wird, erfordert eine Festkörper-Abbildungsvorrichtung, die einen CMOS-Sensor umfasst, einen verbesserten Dynamikbereich, um eine Bilderfassung in verschiedenen Umgebungen durchzuführen, oder eine Verringerung der Bilderfassungszeit bei Serienaufnahmen.
Beispielsweise ist bei einer Bildverarbeitung in einer Umgebung, in der die Lichtintensität von Außenlicht gering ist (während der Nacht oder in einem dunklen Raum), das Licht, das in eine Photodiode eintritt, schwach (die Lichtmenge ist klein); demzufolge muss die Belichtungszeit verlängert werden. Des Weiteren werden während der Belichtungszeit Daten eines verzerrten Bildes eines Objekts erzeugt, wenn sich das Objekt bewegt oder die Festkörper-Abbildungsvorrichtung bewegt wird. Demzufolge kann eine längere Belichtungszeit zu der Erzeugung von Daten eines verzerrten Bildes des Objekts führen.
Wenn die Größe der Festkörper-Abbildungsvorrichtung verringert wird, wird ein Bereich der Photodiode, der mit Licht bestrahlt wird, verringert, wodurch eine Bildverarbeitung in einer Umgebung, in der die Lichtintensität von Außenlicht gering ist, weiter erschwert wird.
Wenn Bilder eines Objekts, das sich mit einer hohen Geschwindigkeit bewegt, nacheinander aufgenommen werden, muss die Bilderfassungszeit verkürzt werden.
Ein niedriger Stromverbrauch ist eine wichtige Eigenschaft beim Evaluieren der Leistungsfähigkeit einer Festkörper-Abbildungsvorrichtung. Insbesondere führt bei einem tragbaren elektronischen Gerät, wie z. B. einem Mobiltelefon, ein hoher Stromverbrauch einer Festkörper-Abbildungsvorrichtung zu dem folgenden Nachteil: eine kurze Dauerbetriebszeit.
Eine Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Festkörper-Abbildungsvorrichtung, die eine Verbesserung des Dynamikbereichs ermöglicht, oder dergleichen bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Festkörper-Abbildungsvorrichtung, die eine Verbesserung der Qualität eines aufgenommenen Bildes ermöglicht, oder dergleichen bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Festkörper-Abbildungsvorrichtung mit einer kurzen Bilderfassungszeit oder dergleichen bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Festkörper-Abbildungsvorrichtung mit niedrigem Stromverbrauch oder dergleichen bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine neuartige Halbleitervorrichtung oder dergleichen bereitzustellen.
Es sei angemerkt, dass die Beschreibungen dieser Aufgaben dem Vorhandensein weiterer Aufgaben nicht im Wege stehen. Bei einer Ausführungsform der vorliegenden Erfindung ist es unnötig, sämtliche der Aufgaben zu erfüllen. Weitere Aufgaben werden aus der Erläuterung der Beschreibung, der Zeichnungen, der Patentansprüche und dergleichen ersichtlich und können davon abgeleitet werden.
Mittel zur Lösung der Probleme
Eine Ausführungsform der vorliegenden Erfindung ist ein Ansteuerverfahren einer Halbleitervorrichtung, die eine erste Schaltung, eine zweite Schaltung und einen sechsten Transistor umfasst, wobei das Verfahren einen ersten Schritt, einen zweiten Schritt, einen dritten Schritt und einen vierten Schritt umfasst. Die erste Schaltung umfasst ein erstes photoelektrisches Umwandlungselement, einen ersten Transistor, einen zweiten Transistor und einen dritten Transistor. Die zweite Schaltung umfasst ein zweites photoelektrisches Umwandlungselement, einen vierten Transistor und einen fünften Transistor. Das erste photoelektrische Umwandlungselement ist elektrisch mit einer Source oder einem Drain des ersten Transistors verbunden. Der andere Anschluss von Source und Drain des ersten Transistors ist elektrisch mit einer Source oder einem Drain des zweiten Transistors verbunden. Der andere Anschluss von Source und Drain des zweiten Transistors ist elektrisch mit einem ersten Knoten verbunden. Ein Gate des dritten Transistors ist elektrisch mit dem ersten Knoten verbunden. Das zweite photoelektrische Umwandlungselement ist elektrisch mit einer Source oder einem Drain des vierten Transistors verbunden. Der andere Anschluss von Source und Drain des vierten Transistors ist elektrisch mit einem zweiten Knoten verbunden. Das Gate des fünften Transistors ist elektrisch mit dem zweiten Knoten verbunden. Eine Source oder ein Drain des sechsten Transistors ist elektrisch mit dem einen Anschluss von Source und Drain des zweiten Transistors verbunden. Der andere Anschluss von Source und Drain des sechsten Transistors ist elektrisch mit dem einen Anschluss von Source und Drain des vierten Transistors verbunden. In dem ersten Schritt befindet sich sowohl der erste Transistor als auch der vierte Transistor in einem Sperrzustand. In dem ersten Schritt befindet sich sowohl der zweite Transistor als auch der sechste Transistor in einem Durchlasszustand. In dem ersten Schritt wird ein erstes Potential entsprechend der Lichtmenge, die von dem zweiten photoelektrischen Umwandlungselement empfangen wird, dem ersten Knoten zugeführt. In dem zweiten Schritt befindet sich sowohl der erste Transistor als auch der zweite Transistor in einem Sperrzustand. In dem zweiten Schritt befindet sich sowohl der vierte Transistor als auch der sechste Transistor in einem Durchlasszustand. In dem zweiten Schritt wird ein zweites Potential entsprechend der Lichtmenge, die von dem zweiten photoelektrischen Umwandlungselement empfangen wird, dem zweiten Knoten zugeführt. In dem dritten Schritt werden Daten, die dem ersten Potential entsprechen, über den dritten Transistor ausgelesen. In dem vierten Schritt werden Daten, die dem zweiten Potential entsprechen, über den fünften Transistor ausgelesen. Der dritte Schritt und der vierte Schritt werden ausgeführt, nachdem der erste Schritt und der zweite Schritt abgeschlossen worden sind.
Vorzugsweise wird ein Transistor, der einen Oxidhalbleiter enthält, als erster Transistor verwendet. Vorzugsweise wird ein Transistor, der einen Oxidhalbleiter enthält, sowohl für den zweiten Transistor als auch den vierten Transistor verwendet. Vorzugsweise wird ein Transistor, der einen Oxidhalbleiter enthält, als sechster Transistor verwendet.
Für das erste photoelektrische Umwandlungselement und das zweite photoelektrische Umwandlungselement kann jeweils ein photoelektrisches Umwandlungselement mit einem PIN-Übergang verwendet werden.
Entsprechend einer Ausführungsform der vorliegenden Erfindung kann eine Festkörper-Abbildungsvorrichtung mit verbessertem Dynamikbereich oder dergleichen bereitgestellt werden. Alternativ kann eine Festkörper-Abbildungsvorrichtung, mit der die Qualität eines aufgenommenen Bildes verbessert wird, oder dergleichen bereitgestellt werden. Alternativ kann eine Festkörper-Abbildungsvorrichtung mit einer kurzen Bilderfassungszeit oder dergleichen bereitgestellt werden. Alternativ kann eine Festkörper-Abbildungsvorrichtung mit niedrigem Stromverbrauch bereitgestellt werden. Alternativ kann eine neuartige Halbleitervorrichtung oder dergleichen bereitgestellt werden.
Es sei angemerkt, dass die Beschreibung dieser Effekte dem Vorhandensein weiterer Effekte nicht im Wege steht. Eine Ausführungsform der vorliegenden Erfindung muss nicht notwendigerweise sämtliche der vorstehend aufgeführten Effekte erzielen. Weitere Effekte werden aus der Erläuterung der Beschreibung, der Zeichnungen, der Patentansprüche und dergleichen ersichtlich und können davon abgeleitet werden.
Kurze Beschreibung der Zeichnungen
1A und 1B stellen jeweils ein Strukturbeispiel einer Festkörper-Abbildungsvorrichtung einer Ausführungsform der vorliegenden Erfindung dar.
2A und 2B stellen jeweils ein Strukturbeispiel eines Pixels dar.
3A bis 3D stellen jeweils ein Konfigurationsbeispiel eines Pixels dar.
4A und 4B stellen jeweils ein Strukturbeispiel eines Pixels dar.
5 stellt ein Beispiel für die Schaltungskonfiguration eines Pixels dar.
6 ist ein Ablaufdiagramm, das ein Beispiel des Erfassungsvorgangs zeigt.
7A und 7B sind jeweils ein Schaltplan, der ein Beispiel eines Bilderfassungsvorgangs zeigt.
8A und 8B sind jeweils ein Schaltplan, der ein Beispiel eines Bilderfassungsvorgangs zeigt.
9A und 9B sind jeweils ein Schaltplan, der ein Beispiel eines Bilderfassungsvorgangs zeigt.
10 ist ein Ablaufdiagramm, das ein Beispiel eines Bilderfassungsvorgangs zeigt.
11A und 11B sind jeweils ein Schaltplan, der ein Beispiel eines Bilderfassungsvorgangs zeigt.
12A und 12B sind jeweils ein Schaltplan, der ein Beispiel eines Bilderfassungsvorgangs zeigt.
13A und 13B stellen jeweils ein Beispiel für die Schaltungskonfiguration eines Pixels dar.
14A und 14B stellen jeweils ein Beispiel für die Schaltungskonfiguration eines Pixels dar.
15 stellt ein Strukturbeispiel einer Abbildungsvorrichtung einer Ausführungsform der vorliegenden Erfindung dar.
16 stellt ein Beispiel für die Schaltungskonfiguration eines Pixels dar.
17 ist ein Ablaufdiagramm, das ein Beispiel eines Bilderfassungsvorgangs zeigt.
18 ist ein Schaltplan, der ein Beispiel eines Bilderfassungsvorgangs zeigt.
19 ist ein Schaltplan, der ein Beispiel eines Bilderfassungsvorgangs zeigt.
20 ist ein Schaltplan, der ein Beispiel eines Bilderfassungsvorgangs zeigt.
21 ist ein Schaltplan, der ein Beispiel eines Bilderfassungsvorgangs zeigt.
22 stellt ein Beispiel für die Schaltungskonfiguration eines Pixels dar.
23 stellt ein Strukturbeispiel einer Abbildungsvorrichtung dar.
24 stellt ein Beispiel eines Transistors dar.
25 zeigt eine Energiebandstruktur.
26A und 26B stellen jeweils ein Beispiel eines Transistors dar.
27A bis 27E stellen jeweils ein Beispiel einer Schaltungskonfiguration dar.
28A und 28B stellen jeweils ein Beispiel einer Schaltungskonfiguration dar.
29A bis 29C stellen jeweils ein Beispiel einer Schaltungskonfiguration dar.
30A1 und 30A2 und 30B1 und 30B2 stellen jeweils eine Ausführungsform eines Transistors dar.
31A1, 31A2 und 31A3 und 31B1 und 31B2 stellen jeweils eine Ausführungsform eines Transistors dar.
32A bis 32C stellen eine Ausführungsform eines Transistors dar.
33A bis 33C stellen eine Ausführungsform eines Transistors dar.
34A bis 34F stellen jeweils ein elektronisches Gerät einer Ausführungsform der vorliegenden Erfindung dar.
35A und 35B sind eine Photographie und ein Blockdiagramm eines Festkörper-Bildsensors entsprechend den Beispielen.
36 zeigt eine Verwendung eines Festkörper-Bildsensors entsprechend den Beispielen.
37 ist ein Schaltplan eines Pixels, das entsprechend den Beispielen in einem Festkörper-Bildsensor enthalten ist.
38 ist ein Ablaufdiagramm, das einen Bilderfassungsvorgang eines Festkörper-Bildsensors entsprechend den Beispielen zeigt.
39 zeigt einen Erfassungsvorgang eines Festkörper-Bildsensors entsprechend den Beispielen.
40A und 40B sind Photographien eines Objekts, dessen Bild mit einem Festkörper-Bildsensor entsprechend den Beispielen aufgenommen wird.
41A und 41B zeigen V_g-I_d Eigenschaften und Rauscheigenschaften von FETs.
42 ist ein Anordnungsdiagramm der Pixel eines Festkörper-Bildsensors entsprechend dem Beispiel.
43 zeigt ein Messergebnis einer peripheren Schaltung entsprechend den Beispielen.
44A ist eine Photographie eines äußeren Erscheinungsbildes einer Festkörper-Abbildungsvorrichtung, und 44B zeigt eine mehrschichtige Struktur einer Festkörper-Abbildungsvorrichtung.
45 ist ein Blockdiagramm, das eine Schaltungskonfiguration einer Festkörper-Abbildungsvorrichtung zeigt.
46 zeigt Spezifikationen einer Festkörper-Abbildungsvorrichtung.
47 zeigt eine Schaltungskonfiguration eines Pixels.
48 zeigt Bilder, die mit einer Festkörper-Abbildungsvorrichtung aufgenommen wurden.
49A bis 49C zeigen Histogramme von Graustufen der aufgenommenen Bilder.
50A bis 50F zeigen Histogramme eines Unterschieds der Graustufe je Pixel entsprechend unterschiedlicher Erfassungsverfahren.
51A bis 51C zeigen Histogramme eines Unterschieds der Graustufe je Pixel entsprechend unterschiedlicher Erfassungsverfahren.
52 zeigt Standardabweichungen eines Unterschieds der Graustufe zwischen zwei Bildern von fünf Bildern, die durch Erfassungsverfahren aufgenommen wurden.
53A bis 53C sind eine Photographie eines äußeren Erscheinungsbildes eines Lüfters und Photographien eines Lüfters, der sich mit hoher Geschwindigkeit dreht.
54A und 54B zeigen Messergebnisse des Stromverbrauchs.
55A und 55B sind eine Photographie einer äußeren Erscheinung einer Festkörper-Abbildungsvorrichtung und eine vergrößerte Photographie eines Pixels, das in einer Festkörper-Abbildungsvorrichtung enthalten ist.
56 zeigt Spezifikationen einer Festkörper-Abbildungsvorrichtung.
57A1 und 57A2 und 57B1 und 57B2 sind Photographien, die mit einer Festkörper-Abbildungsvorrichtung aufgenommen wurden.
58A und 58B sind ein Blockdiagramm eines optischen Flussverfahrens bzw. Ablaufverfahrens und eine Photographie, die ein äußeres Erscheinungsbild einer Festkörper-Abbildungsvorrichtung zeigt.
59 ist ein Blockdiagramm, das eine Schaltungskonfiguration einer Festkörper-Abbildungsvorrichtung zeigt.
60 zeigt Spezifikationen einer Festkörper-Abbildungsvorrichtung.
61 zeigt eine Schaltungskonfiguration eines Pixels.
62 ist ein Ablaufdiagramm, das den Erfassungsvorgang einer Festkörper-Abbildungsvorrichtung entsprechend den Beispielen zeigt.
63 zeigen Messwellenlängen.
64A bis 64C sind Photographien, die mit einer Festkörper-Abbildungsvorrichtung aufgenommen wurden.
65A bis 65C sind Photographien, die mit einer Festkörper-Abbildungsvorrichtung aufgenommen wurden.
66A und 66B sind Photographien, die mit einer Festkörper-Abbildungsvorrichtung aufgenommen wurden.
67A und 67B zeigen den Stromverbrauch einer Festkörper-Abbildungsvorrichtung und die Messergebnisse des Energieverbrauchs.
Beste Art der Durchführung der Erfindung
Ausführungsformen der vorliegenden Erfindung werden nachstehend unter Bezugnahme auf die Zeichnungen ausführlich beschrieben. Jedoch ist die vorliegende Erfindung nicht auf die folgende Beschreibung beschränkt, und ein Fachmann wird problemlos verstehen, dass die hier offenbarten Modi und Details auf verschiedene Weise modifiziert werden können. Außerdem ist die vorliegende Erfindung nicht darauf ausgelegt, dass sie auf die Beschreibung der Ausführungsformen und Beispiele beschränkt ist. Es sei angemerkt, dass in sämtlichen Zeichnungen, die zum Veranschaulichen der Ausführungsformen verwendet werden, gleiche Abschnitte oder Abschnitte mit ähnlichen Funktionen mit den gleichen Bezugszeichen versehen sind, und dass eine wiederholte Beschreibung dieser weggelassen werden kann.
Außerdem begrenzt in dieser Beschreibung und dergleichen beispielsweise der Begriff „Elektrode” oder „Leitung” nicht eine Funktion einer Komponente. Beispielsweise wird eine „Elektrode” in einigen Fällen als Teil einer „Leitung” verwendet und umgekehrt. Darüber hinaus kann der Begriff „Elektrode” oder „Leitung” auch eine Kombination aus mehreren „Elektroden” und „Leitungen” bedeuten, welche auf integrierte Weise ausgebildet sind.
In dieser Beschreibung und dergleichen bedeutet beispielsweise die explizite Erläuterung „X und Y sind verbunden”, dass X und Y elektrisch verbunden sind, dass X und Y funktional verbunden sind und dass X und Y direkt verbunden sind. Ein weiteres Element kann daher zwischen Elementen bei einer in Zeichnungen und Texten dargestellten Verbindungsbeziehung angeordnet werden, ohne Beschränkung auf eine vorbestimmte Verbindungsbeziehung, beispielsweise auf die in den Zeichnungen und den Texten dargestellte Verbindungsbeziehung.
Hier stellen X und Y jeweils ein Objekt (z. B. eine Vorrichtung, ein Element, eine Schaltung, eine Leitung, eine Elektrode, einen Anschluss, einen leitfähigen Film, eine Schicht oder dergleichen) dar.
Beispiele für den Fall, in dem X und Y direkt verbunden sind, umfassen den Fall, in dem ein Element, das eine elektrische Verbindung zwischen X und Y ermöglicht (z. B. ein Schalter, ein Transistor, ein Kondensator, ein Induktor, ein Widerstand, eine Diode, ein Anzeigeelement, ein Licht emittierendes Element und eine Last), nicht zwischen X und Y angeschlossen wird, und den Fall, in dem X und Y verbunden werden, ohne dabei das Element dazwischen bereitzustellen, das eine elektrische Verbindung zwischen X und Y ermöglicht.
Beispielsweise können in dem Fall, in dem X und Y elektrisch verbunden sind, ein oder mehrere Element/e, das/die eine elektrische Verbindung zwischen X und Y ermöglicht/ermöglichen (z. B. ein Schalter, ein Transistor, ein Kondensator, ein Induktor, ein Widerstand, eine Diode, ein Anzeigeelement, ein Licht emittierendes Element oder eine Last), zwischen X und Y angeschlossen sein. Ein Schalter wird derart gesteuert, dass er eingeschaltet oder ausgeschaltet ist. Das heißt, dass ein Schalter leitend oder nichtleitend ist (eingeschaltet oder ausgeschaltet ist), wodurch bestimmt wird, ob ein Strom dort hindurch fließt oder nicht. Alternativ weist der Schalter eine Funktion auf, einen Strompfad auszuwählen und zu ändern. Es sei angemerkt, dass der Fall, in dem X und Y elektrisch verbunden sind, den Fall, in dem X und Y direkt verbunden sind, umfasst.
Beispielsweise kann/können in dem Fall, in dem X und Y funktional verbunden sind, eine oder mehrere Schaltung/en, die eine funktionale Verbindung zwischen X und Y ermöglicht/ermöglichen (z. B. eine Logikschaltung, wie z. B. ein Inverter, eine NAND-Schaltung oder eine NOR-Schaltung; eine Signalwandlerschaltung, wie z. B. eine D/A-Wandlerschaltung, eine A/D-Wandlerschaltung oder eine Gammakorrekturschaltung; eine Potentialpegel-Wandlerschaltung, wie z. B. eine Stromversorgungsschaltung (z. B. ein DC/DC-Wandler, eine DC/DC-Aufwärtsschaltung oder eine DC/DC-Abwärtsschaltung) oder eine Pegelverschiebungsschaltung zum Ändern des Potentialpegels eines Signals; eine Spannungsquelle; eine Stromquelle; eine Umschaltschaltung; eine Verstärkerschaltung, wie z. B eine Schaltung, die eine Signalamplitude, die Strommenge oder dergleichen erhöhen kann, ein Operationsverstärker, eine Differentialverstärkerschaltung, eine Source-Folgerschaltung oder eine Pufferschaltung; eine Signalerzeugungsschaltung; eine Speicherschaltung; und/oder eine Steuerschaltung), zwischen X und Y angeschlossen sein. Es sei angemerkt, dass dann, wenn beispielsweise eine Signalausgabe von X an Y gesendet wird, man davon sprechen kann, dass X und Y funktional verbunden sind, selbst wenn eine weitere Schaltung zwischen X und Y bereitgestellt wird. Es sei angemerkt, dass der Fall, in dem X und Y funktional verbunden sind, den Fall, in dem X und Y direkt verbunden sind, und den Fall, in dem X und Y elektrisch verbunden sind, umfasst.
Es sei angemerkt, dass in dieser Beschreibung und dergleichen die explizite Erläuterung „X und Y sind elektrisch verbunden” bedeutet, dass X und Y elektrisch verbunden sind (d. h. den Fall, in dem X und Y verbunden sind, wobei ein weiteres Element oder eine weitere Schaltung dazwischen angeordnet ist), dass X und Y funktional verbunden sind (d. h. den Fall, in dem X und Y funktional verbunden sind, wobei eine weitere Schaltung dazwischen angeordnet ist), und dass X und Y direkt verbunden sind (d. h. den Fall, in dem X und Y verbunden sind, wobei kein weiteres Element oder keine weitere Schaltung dazwischen angeordnet ist). Das heißt, dass in dieser Beschreibung und dergleichen die explizite Erläuterung „X und Y sind elektrisch verbunden” gleichbedeutend mit der Erläuterung „X und Y sind verbunden” ist.
Es sei angemerkt, dass beispielsweise der Fall, in dem eine Source (oder ein erster Anschluss oder dergleichen) eines Transistors über (oder nicht über) Z1 elektrisch mit X verbunden ist und ein Drain (oder ein zweiter Anschluss oder dergleichen) des Transistors über (oder nicht über) Z2 elektrisch mit Y verbunden ist, oder der Fall, in dem eine Source (oder ein erster Anschluss oder dergleichen) eines Transistors direkt mit einem Teil von Z1 verbunden ist und ein anderer Teil von Z1 direkt mit X verbunden ist, während ein Drain (oder ein zweiter Anschluss oder dergleichen) des Transistors direkt mit einem Teil von Z2 verbunden ist und ein anderer Teil von Z2 direkt mit Y verbunden ist, durch einen der folgenden Formulierungen ausgedrückt werden kann.
Die Formulierungen umfassen beispielsweise: „X, Y, eine Source (oder ein erster Anschluss oder dergleichen) eines Transistors und ein Drain (oder ein zweiter Anschluss oder dergleichen) des Transistors sind elektrisch miteinander verbunden, und X, die Source (oder der erste Anschluss oder dergleichen) des Transistors, der Drain (oder der zweite Anschluss oder dergleichen) des Transistors und Y sind in dieser Reihenfolge elektrisch miteinander verbunden”, „eine Source (oder ein erster Anschluss oder dergleichen) eines Transistors ist elektrisch mit X verbunden, ein Drain (oder ein zweiter Anschluss oder dergleichen) des Transistors ist elektrisch mit Y verbunden, und X, die Source (oder der erste Anschluss oder dergleichen) des Transistors, der Drain (oder der zweite Anschluss oder dergleichen) des Transistors und Y sind in dieser Reihenfolge elektrisch miteinander verbunden” und „X ist über eine Source (oder einen ersten Anschluss oder dergleichen) und einen Drain (oder einen zweiten Anschluss oder dergleichen) eines Transistors elektrisch mit Y verbunden, und X, die Source (oder der erste Anschluss oder dergleichen) des Transistors, der Drain (oder der zweite Anschluss oder dergleichen) des Transistors und Y sind derart angeordnet, dass sie in dieser Reihenfolge verbunden sind”. Wenn die Reihenfolge der Verbindung bei einer Schaltungskonfiguration durch eine Formulierung, die den vorstehenden Beispielen ähnlich ist, definiert wird, kann man eine Source (oder einen ersten Anschluss oder dergleichen) und einen Drain (oder einen zweiten Anschluss oder dergleichen) eines Transistors voneinander unterscheiden, um den technischen Rahmen zu bestimmen.
Weitere Beispiele für die Formulierungen umfassen: „Eine Source (oder ein erster Anschluss oder dergleichen) eines Transistors ist mindestens über einen ersten Verbindungspfad elektrisch mit X verbunden, der erste Verbindungspfad weist keinen zweiten Verbindungspfad auf, es handelt sich bei dem zweiten Verbindungspfad um einen Pfad zwischen der Source (oder dem ersten Anschluss oder dergleichen) des Transistors und einem Drain (oder einem zweiten Anschluss oder dergleichen) des Transistors, Z1 liegt auf dem ersten Verbindungspfad, der Drain (oder der zweite Anschluss oder dergleichen) des Transistors ist mindestens über einen dritten Verbindungspfad elektrisch mit Y verbunden, der dritte Verbindungspfad weist keinen zweiten Verbindungspfad auf, und Z2 liegt auf dem dritten Verbindungspfad”. Es ist auch möglich, die folgende Formulierung zu verwenden: „Eine Source (oder ein erster Anschluss oder dergleichen) eines Transistors ist mindestens über Z1 auf einem ersten Verbindungspfad elektrisch mit X verbunden, der erste Verbindungspfad weist keinen zweiten Verbindungspfad auf, der zweite Verbindungspfad weist einen Verbindungspfad über den Transistor auf, ein Drain (oder ein zweiter Anschluss oder dergleichen) des Transistors ist mindestens über Z2 auf einem dritten Verbindungspfad elektrisch mit Y verbunden, und der dritte Verbindungspfad weist keinen zweiten Verbindungspfad auf”. Ein noch weiteres Beispiel für die Formulierung ist: „Eine Source (oder ein erster Anschluss oder dergleichen) eines Transistors ist mindestens über Z1 auf einem ersten elektrischen Pfad elektrisch mit X verbunden, der erste elektrische Pfad weist keinen zweiten elektrischen Pfad auf, es handelt sich bei dem zweiten elektrischen Pfad um einen elektrischen Pfad von der Source (oder dem ersten Anschluss oder dergleichen) des Transistors zu einem Drain (oder einem zweiten Anschluss oder dergleichen) des Transistors, der Drain (oder der zweite Anschluss oder dergleichen) des Transistors ist mindestens über Z2 auf einem dritten elektrischen Pfad elektrisch mit Y verbunden, der dritte elektrische Pfad weist keinen vierten elektrischen Pfad auf, und es handelt sich bei dem vierten elektrischen Pfad um einen elektrischen Pfad von dem Drain (oder dem zweiten Anschluss oder dergleichen) des Transistors zu der Source (oder dem ersten Anschluss oder dergleichen) des Transistors”. Wenn der Verbindungspfad bei einer Schaltungsstruktur durch eine Formulierung, die den vorstehenden Beispielen ähnlich ist, definiert wird, kann man eine Source (oder einen ersten Anschluss oder dergleichen) und einen Drain (oder einen zweiten Anschluss oder dergleichen) eines Transistors voneinander unterscheiden, um den technischen Rahmen zu bestimmen.
Es sei angemerkt, dass diese Formulierungen Beispiele sind und dass es keine Beschränkung hinsichtlich der Formulierungen gibt. Hier stellen X, Y, Z1 und Z2 jeweils ein Objekt (z. B. eine Vorrichtung, ein Element, eine Schaltung, eine Leitung, eine Elektrode, einen Anschluss, einen leitfähigen Film oder eine Schicht) dar.
Selbst wenn unabhängige Komponenten in einem Schaltplan elektrisch miteinander verbunden sind, weist eine Komponente in einigen Fällen Funktionen einer Vielzahl von Komponenten auf. Wenn zum Beispiel ein Teil einer Leitung auch als Elektrode dient, dient ein leitfähiger Film als Leitung und als Elektrode. Folglich umfasst eine „elektrische Verbindung” in dieser Beschreibung in ihrer Kategorie einen derartigen Fall, in dem ein leitfähiger Film Funktionen einer Vielzahl von Komponenten aufweist.
Es sei angemerkt, dass in dieser Beschreibung und dergleichen ein Transistor unter Verwendung verschiedener Substrate ausgebildet werden kann. Die Art eines Substrats ist nicht auf eine bestimmte Art beschränkt. Beispielsweise können für das Substrat ein Halbleitersubstrat (z. B. ein einkristallines Substrat oder ein Siliziumsubstrat), ein SOI-Substrat, ein Glassubstrat, ein Quarzsubstrat, ein Kunststoffsubstrat, ein Metallsubstrat, ein Edelstahlsubstrat, ein Substrat, das eine Edelstahlfolie umfasst, ein Wolframsubstrat, ein Substrat, das eine Wolframfolie umfasst, ein flexibles Substrat, ein Befestigungsfilm, Papier, das ein Fasermaterial umfasst, und ein Basismaterialfilm oder dergleichen verwendet werden. Als Beispiele für ein Glassubstrat können ein Bariumborosilikatglas-Substrat, ein Aluminiumborosilikatglas-Substrat, ein Kalknatronglas-Substrat und dergleichen angegeben werden. Für ein flexibles Substrat kann beispielsweise ein flexibles Kunstharz, wie z. B. Kunststoffe, die durch Polyethylenterephthalat (PET), Polyethylennaphthalat (PEN) und Polyethersulfon (PES) gekennzeichnet sind, oder Acryl, verwendet werden. Beispiele des Materials für einen Befestigungsfilm umfassen Vinyl, wie z. B. Polyvinylfluorid oder Vinylchlorid, Polypropylen und Polyester. Für einen Basismaterialfilm können beispielsweise Polyester, Polyamid, Polyimid, ein anorganischer durch Verdampfung abgeschiedener Film, Papier oder dergleichen verwendet werden. Wenn ein Transistor im Besonderen unter Verwendung eines Halbleitersubstrats, eines einkristallinen Substrats, eines SOI-Substrats oder dergleichen ausgebildet wird, kann ein Transistor mit geringen Schwankungen der Eigenschaften, der Größe, der Form oder dergleichen, mit großer Stromversorgungsfähigkeit und mit einer geringen Größe hergestellt werden. Durch Ausbilden einer Schaltung unter Verwendung eines derartigen Transistors kann der Stromverbrauch der Schaltung verringert werden oder die Schaltung kann in hohem Maße integriert werden.
Es sei angemerkt, dass ein Transistor unter Verwendung eines Substrats ausgebildet werden kann und der Transistor dann auf ein anderes Substrat übertragen werden kann. Zusätzlich zu den vorstehenden Substraten, über denen der Transistor ausgebildet werden kann, kann ein Papiersubstrat, ein Zellglassubstrat, ein Steinsubstrat, ein Holzsubstrat, ein Stoffsubstrat (darunter eine Naturfaser (z. B. Seide, Baumwolle oder Hanf), eine Kunstfaser (z. B. Nylon, Polyurethan oder Polyester), eine Regeneratfaser (z. B. Acetat, Cupro, Viskose oder regenerierter Polyester) oder dergleichen), ein Ledersubstrat, ein Gummisubstrat oder dergleichen als Substrat verwendet werden, auf das der Transistor übertragen wird. Unter Verwendung eines derartigen Substrats kann ein Transistor mit ausgezeichneten Eigenschaften oder ein Transistor mit niedrigem Stromverbrauch ausgebildet werden, kann eine Vorrichtung mit hoher Beständigkeit ausgebildet werden, kann eine hohe Wärmebeständigkeit bereitgestellt werden, oder es kann eine Verringerung des Gewichts oder der Dicke erzielt werden.
Die Position, die Größe, der Bereich und dergleichen von jeder in den Zeichnungen und dergleichen dargestellten Komponente sind in einigen Fällen zum besseren Verständnis der Erfindung nicht genau dargestellt. Somit ist die offenbarte Erfindung nicht notwendigerweise auf die Position, die Größe, den Bereich oder dergleichen, die in den Zeichnungen und dergleichen offenbart werden, beschränkt. Beispielsweise könnte bei dem tatsächlichen Herstellungsprozess die Größe einer Fotolackmaske oder dergleichen unabsichtlich durch eine Behandlung, wie z. B. Ätzen, verringert werden, was in einigen Fällen zum leichteren Verständnis nicht dargestellt wird.
Insbesondere können bei einer Draufsicht (auch als Planansicht bezeichnet) einige Komponenten der Einfachheit halber nicht dargestellt sein. Es gibt den Fall, in dem eine Darstellung einer verdeckten Linie oder dergleichen teilweise weggelassen wird.
Es sei angemerkt, dass der Begriff „über” oder „unter” in dieser Beschreibung und dergleichen nicht unbedingt bedeutet, dass eine Komponente „direkt auf” oder „direkt unter” und „in direktem Kontakt mit” einer anderen Komponente platziert ist. Beispielweise bedeutet die Formulierung „eine Elektrode B über einer isolierenden Schicht A” nicht notwendigerweise, dass die Elektrode B auf und in direktem Kontakt mit der isolierenden Schicht A liegt, und kann den Fall bedeuten, in dem eine weitere Komponente zwischen der isolierenden Schicht A und der Elektrode B bereitgestellt ist.
Wenn beispielsweise ein Transistor mit umgekehrter Polarität verwendet wird oder wenn die Stromflussrichtung im Schaltungsbetrieb geändert wird, werden ferner die Funktionen der „Source” und des „Drains” in Abhängigkeit von Betriebsbedingungen untereinander ausgetauscht. Demzufolge ist es schwierig zu definieren, was die Source (oder der Drain) ist. Somit können die Begriffe „Source” und „Drain” in dieser Beschreibung untereinander ausgetauscht werden.
In dieser Beschreibung bedeutet der Begriff „parallel”, dass der zwischen zwei geraden Linien gebildete Winkel größer als oder gleich –10° und kleiner als oder gleich 10° ist, und daher umfasst der Begriff auch den Fall, in dem der Winkel größer als oder gleich –5° und kleiner als oder gleich 5° ist. Zusätzlich bedeutet der Begriff „senkrecht”, dass der zwischen zwei geraden Linien gebildete Winkel größer als oder gleich 80° und kleiner als oder gleich 100° ist, und daher umfasst der Begriff auch den Fall, in dem der Winkel größer als oder gleich 85° und kleiner als oder gleich 95° ist.
Eine Spannung bezeichnet im Allgemeinen einen Potentialunterschied zwischen einem gegebenen Potential und einem Bezugspotential (z. B. einem Source-Potential oder einem Erdpotential (einem GND-Potential)). Eine Spannung kann als Potential bezeichnet werden und umgekehrt.
Es sei angemerkt, dass ein „Halbleiter” in einigen Fällen Eigenschaften eines „Isolators” aufweist, wenn z. B. die Leitfähigkeit ausreichend niedrig ist. Demzufolge können ein „Halbleiter” und ein „Isolator” untereinander ausgetauscht werden. Des Weiteren können ein „Halbleiter” und ein „Isolator” nicht genau voneinander unterschieden werden, da eine Grenze zwischen dem „Halbleiter” und dem „Isolator” nicht eindeutig ist. Dementsprechend kann ein „Halbleiter” in dieser Beschreibung in einigen Fällen mit einem „Isolator” ersetzt werden.
Ferner weist ein „Halbleiter” in einigen Fällen Eigenschaften eines „Leiters” auf, wenn z. B. die Leitfähigkeit ausreichend hoch ist. Demzufolge können ein „Halbleiter” und ein „Leiter” untereinander ausgetauscht werden. Des Weiteren können ein „Halbleiter” und ein „Leiter” nicht genau voneinander unterschieden werden, da eine Grenze zwischen dem „Halbleiter” und dem „Leiter” nicht eindeutig ist. Dementsprechend kann ein „Halbleiter” in dieser Beschreibung in einigen Fällen mit einem „Leiter” ersetzt werden.
Es sei angemerkt, dass sich beispielsweise eine Verunreinigung in einem Halbleiter auf Elemente, die sich von den Hauptbestandteilen unterscheiden, des Halbleiters bezieht. Zum Beispiel kann ein Element mit einer Konzentration von niedriger als 0,1 Atom-% als Verunreinigung betrachtet werden. Wenn eine Verunreinigung enthalten ist, kann sich die Dichte der Zustände (density of states, DOS) in einem Halbleiter erhöhen, kann sich die Ladungsträgerbeweglichkeit verringern, oder kann sich die Kristallinität verringern. In dem Fall, in dem der Halbleiter ein Oxidhalbleiter ist, umfassen Beispiele für eine Verunreinigung, die Eigenschaften des Halbleiters verändert, die Elemente der Gruppe 1, der Gruppe 2, der Gruppe 14 und der Gruppe 15 und Übergangsmetalle verschieden von den Hauptbestandteilen; insbesondere gibt es beispielsweise Wasserstoff (im Wasser enthalten), Lithium, Natrium, Silizium, Bor, Phosphor, Kohlenstoff und Stickstoff. Im Falle eines Oxidhalbleiters, können Sauerstofffehlstellen durch Eintritt von Verunreinigungen, wie z. B. Wasserstoff, gebildet werden. Wenn der Halbleiter ein Siliziumfilm ist, umfassen Beispiele für eine Verunreinigung, die die Eigenschaften des Halbleiters verändert, ferner Sauerstoff, die Elemente der Gruppe 1, mit Ausnahme von Wasserstoff, die Elemente der Gruppe 2, der Gruppe 13 und der Gruppe 15.
Es sei angemerkt, dass in dieser Beschreibung und dergleichen Ordnungszahlen, wie z. B. „erstes” und „zweites”, verwendet werden, um eine Verwechslung zwischen Komponenten zu vermeiden, und sie bezeichnen nicht die Priorität oder die Reihenfolge, wie z. B. die Reihenfolge von Schritten oder die Reihenfolge der übereinander geschichteten Schichten. Ein Begriff ohne eine Ordnungszahl in dieser Beschreibung und dergleichen kann in einem Patentanspruch mit einer Ordnungszahl versehen sein, um eine Verwechslung zwischen Komponenten zu vermeiden. Außerdem kann ein Begriff mit einer Ordnungszahl in dieser Beschreibung und dergleichen in einem Patentanspruch mit einer anderen Ordnungszahl versehen sein. Außerdem kann ein Begriff mit einer Ordnungszahl in dieser Beschreibung und dergleichen in einem Patentanspruch mit keiner Ordnungszahl versehen sein.
Es sei angemerkt, dass in dieser Beschreibung die Kanallänge beispielsweise einen Abstand zwischen einer Source (einem Source-Bereich oder einer Source-Elektrode) und einem Drain (einem Drain-Bereich oder einer Drain-Elektrode) in einem Bereich, in dem in einer Draufsicht auf den Transistor ein Halbleiter (oder ein Teil eines Halbleiters, in dem ein Strom fließt, wenn ein Transistor eingeschaltet ist) und eine Gate-Elektrode einander überlappen, oder in einem Bereich bezeichnet, in dem ein Kanal gebildet wird. Bei einem Transistor sind Kanallängen nicht notwendigerweise in sämtlichen Bereichen gleich. Mit anderen Worten: Die Kanallänge eines Transistors ist in einigen Fällen nicht auf einen einzigen Wert beschränkt. Deshalb ist die Kanallänge in dieser Beschreibung ein beliebiger Wert, z. B. der Maximalwert, der Minimalwert oder der Durchschnittswert, in einem Bereich, in dem ein Kanal gebildet wird.
Die Kanalbreite bezeichnet beispielsweise die Länge eines Abschnitts, in dem eine Source und ein Drain in einem Bereich, in dem ein Halbleiter (oder ein Teil eines Halbleiters, in dem ein Strom fließt, wenn ein Transistor eingeschaltet ist) und eine Gate-Elektrode einander überlappen, oder in einem Bereich, in dem ein Kanal gebildet wird, einander zugewandt sind. Bei einem Transistor weisen Kanalbreiten nicht notwendigerweise in sämtlichen Bereichen den gleichen Wert auf. Mit anderen Worten: Die Kanalbreite eines Transistors ist in einigen Fällen nicht auf einen einzigen Wert beschränkt. Deshalb ist eine Kanalbreite in dieser Beschreibung ein beliebiger Wert, wie z. B. der Maximalwert, der Minimalwert oder der Durchschnittswert, in einem Bereich, in dem ein Kanal gebildet wird.
Es sei angemerkt, dass sich in einigen Fällen eine Kanalbreite abhängig von Transistorstrukturen in einem Bereich, in dem ein Kanal tatsächlich gebildet wird (nachstehend als effektive Kanalbreite bezeichnet), von einer Kanalbreite unterscheidet, die in einer Draufsicht auf einen Transistor gezeigt wird (nachstehend als scheinbare Kanalbreite bezeichnet). Bei einem Transistor mit einer dreidimensionalen Struktur ist beispielsweise eine effektive Kanalbreite größer als eine scheinbare Kanalbreite, die in einer Draufsicht auf den Transistor gezeigt wird, und in einigen Fällen kann man ihren Einfluss nicht ignorieren. Bei einem miniaturisierten Transistor mit einer dreidimensionalen Struktur ist zum Beispiel der Anteil eines Kanalbereichs, der in einer Seitenfläche eines Halbleiters gebildet wird, in einigen Fällen höher als der Anteil eines Kanalbereichs, der in einer Oberseite eines Halbleiters gebildet wird. In diesem Fall ist eine effektive Kanalbreite, die erhalten wird, wenn ein Kanal tatsächlich gebildet wird, größer als eine scheinbare Kanalbreite, die in der Draufsicht gezeigt wird.
Bei einem Transistor mit einer dreidimensionalen Struktur ist eine effektive Kanalbreite in einigen Fällen schwierig zu messen. Die Schätzung einer effektiven Kanalbreite aus einem Bemessungswert setzt beispielsweise als Annahme die Bedingung voraus, dass die Form eines Halbleiters bekannt ist. Deshalb ist es in dem Fall, in dem die Form eines Halbleiters nicht genau bekannt ist, schwierig, eine effektive Kanalbreite genau zu messen.
In dieser Beschreibung wird daher in einigen Fällen in einer Draufsicht eines Transistors eine scheinbare Kanalbreite, die eine Länge eines Abschnitts ist, in dem eine Source und ein Drain einander in einem Bereich zugewandt sind, in dem ein Halbleiter und eine Gate-Elektrode einander überlappen, als Breite eines umschlossenen Kanals (surrounded channel width, SCW) bezeichnet. In dieser Beschreibung kann es außerdem dazu kommen, dass in dem Fall, in dem der Begriff „Kanalbreite” in einfacher Weise verwendet wird, er eine Breite eines umschlossenen Kanals oder eine scheinbare Kanalbreite bezeichnet. Alternativ kann es in dieser Beschreibung dazu kommen, dass in dem Fall, in dem der Begriff „Kanalbreite” in einfacher Weise verwendet wird, er in einigen Fällen auch eine effektive Kanalbreite bezeichnet. Es sei angemerkt, dass die Werte einer Kanallänge, einer Kanalbreite, einer effektiven Kanalbreite, einer scheinbaren Kanalbreite, einer Breite eines umschlossenen Kanals und dergleichen bestimmt werden können, indem ein Querschnitts-TEM-Bild und dergleichen aufgenommen und analysiert werden.
Es sei angemerkt, dass in dem Fall, in dem die Feldeffektbeweglichkeit, ein Stromwert pro Kanalbreite und dergleichen eines Transistors durch Berechnung ermittelt werden, eine Breite eines umschlossenen Kanals für die Berechnung genutzt werden kann. In diesem Fall wird in einigen Fällen ein Wert erhalten werden, der sich von einem Wert in dem Fall unterscheidet, in dem eine effektive Kanalbreite für die Berechnung verwendet wird.
Bei dem hohen Stromversorgungspotential V_DD (im Folgenden einfach als V_DD oder H-Potential bezeichnet) handelt es sich um ein Stromversorgungspotential, das höher als das niedrige Stromversorgungspotential V_SS ist. Bei dem niedrigen Stromversorgungspotential V_SS (im Folgenden einfach als V_SS oder L-Potential bezeichnet) handelt es sich um ein Stromversorgungspotential, das niedriger als das hohe Stromversorgungspotential V_DD ist. Außerdem kann ein Erdpotential als V_DD oder V_SS verwendet werden. Beispielsweise ist in dem Fall, in dem ein Erdpotential als V_DD verwendet wird, V_SS niedriger als das Erdpotential, und ist in dem Fall in dem ein Erdpotential als V_SS verwendet wird, V_DD höher als das Erdpotential.
(Ausführungsform 1)
Bei dieser Ausführungsform wird eine Abbildungsvorrichtung einer Ausführungsform der vorliegenden Erfindung anhand der Zeichnungen beschrieben.
[Strukturbeispiel einer Abbildungsvorrichtung 100]
1A ist eine Draufsicht, die ein Strukturbeispiel einer Abbildungsvorrichtung 100 einer Ausführungsform der vorliegenden Erfindung darstellt. Die Abbildungsvorrichtung 100 umfasst einen Pixelabschnitt 110 und periphere Schaltungen (eine erste periphere Schaltung 260, eine zweite periphere Schaltung 270, eine dritte periphere Schaltung 280 und eine vierte periphere Schaltung 290) zum Ansteuern des Pixelabschnitts 110. Der Pixelabschnitt 110 umfasst eine Vielzahl von Pixeln 111, die in einer Matrix mit p Zeilen und q Spalten (p und q sind jeweils eine natürliche Zahl größer als oder gleich 2) angeordnet sind. Die erste periphere Schaltung 260 bis vierte periphere Schaltung 290 sind mit der Vielzahl von Pixeln 111 verbunden, und sie weisen jeweils eine Funktion zum Zuführen eines Signals zum Ansteuern der Vielzahl von Pixeln 111 auf. In dieser Beschreibung und dergleichen werden die erste periphere Schaltung 260 bis vierte periphere Schaltung 290 und dergleichen in einigen Fällen als „periphere Schaltung” oder „Treiberschaltung” bezeichnet. Beispielsweise kann die erste periphere Schaltung 260 als Teil der peripheren Schaltung betrachtet werden.
Die periphere Schaltung umfasst mindestens eines von einer Logikschaltung, einem Schalter, einem Puffer, einer Verstärkerschaltung und einer Umwandlungsschaltung. Die periphere Schaltung kann über einem Substrat ausgebildet werden, über dem der Pixelabschnitt 110 ausgebildet wird. Alternativ kann ein Teil oder die gesamte periphere Schaltung an einer Halbleitervorrichtung, wie z. B. einer IC, befestigt werden. Es sei angemerkt, dass bei der peripheren Schaltung mindestens eine der ersten peripheren Schaltung 260 bis vierten peripheren Schaltung 290 weggelassen werden kann. Beispielsweise kann dann, wenn die erste periphere Schaltung 260 oder die vierte periphere Schaltung 290 zusätzlich eine Funktion der anderen von der ersten peripheren Schaltung 260 und der vierten peripheren Schaltung 290 aufweist, die andere von der ersten peripheren Schaltung 260 und der vierten peripheren Schaltung 290 weggelassen werden. Als weiteres Beispiel kann dann, wenn die zweite periphere Schaltung 270 oder die dritte periphere Schaltung 280 zusätzlich eine Funktion der anderen von der zweiten peripheren Schaltung 270 und der dritten peripheren Schaltung 280 aufweist, die andere von der zweiten peripheren Schaltung 270 und der dritten peripheren Schaltung 280 weggelassen werden. Als weiteres Beispiel können dann, wenn eine der ersten peripheren Schaltung 260 bis vierten peripheren Schaltung 290 zusätzlich Funktionen der anderen Schaltungen aufweist, die anderen Schaltungen weggelassen werden.
Wie in 1B dargestellt, können die Pixel 111 derart bereitgestellt werden, dass sie in dem in der Abbildungsvorrichtung 100 enthaltenen Pixelabschnitt geneigt sind. Wenn die Pixel 111 geneigt sind, kann der Raum zwischen den Pixeln in der Zeilenrichtung und der Spaltenrichtung (Pitch bzw. Abstand) verringert werden. Demzufolge kann die Qualität eines Bildes, das mit der Abbildungsvorrichtung 100 aufgenommen wird, weiter verbessert werden.
[Strukturbeispiel eines Pixels 111]
Das in der Abbildungsvorrichtung 100 enthaltene Pixel 111 wird mit einer Vielzahl von Subpixeln 112 ausgebildet, und jedes Subpixel 112 wird mit einem Filter kombiniert, der Licht in einem bestimmten Wellenlängenbereich durchlässt (Farbfilter), wodurch Daten erhalten werden können, um eine Farbbildanzeige zu erhalten.
2A ist eine Draufsicht, die ein Beispiel für das Pixel 111 zeigt, mit dem ein Farbbild erhalten wird. Das Pixel 111, das in 2A dargestellt wird, umfasst ein Subpixel 112, das mit einem Farbfilter bereitgestellt ist, der Licht in einem roten (R) Wellenlängenbereich durchlässt (auch als „Subpixel 112R” bezeichnet), ein Subpixel 112, das mit einem Farbfilter bereitgestellt ist, der Licht in einem grünen (G) Wellenlängenbereich durchlässt (auch als „Subpixel 112G” bezeichnet), und ein Subpixel 112, das mit einem Farbfilter bereitgestellt ist, der Licht in einem blauen (B) Wellenlängenbereich durchlässt (auch als „Subpixel 112B” bezeichnet). Das Subpixel 112 kann als Photosensor dienen.
Die Subpixel 112 (das Subpixel 112R, das Subpixel 112G und das Subpixel 112B) sind elektrisch mit einer Leitung 131, einer Leitung 141, einer Leitung 144, einer Leitung 146 und einer Leitung 135 verbunden. Außerdem sind das Subpixel 112R, das Subpixel 112G und das Subpixel 112B mit entsprechenden Leitungen 137 verbunden, die unabhängig bereitgestellt werden. In dieser Beschreibung und dergleichen werden beispielsweise die Leitung 144 und die Leitung 146, die mit dem Pixel 111 in der n-ten Zeile verbunden sind, als Leitung 144[n] und Leitung 146[n] bezeichnet. Die Leitung 137, die mit dem Pixel 111 in der m-ten Spalte verbunden ist, wird als Leitung 137[m] bezeichnet. Es sei angemerkt, dass in 2A die Leitungen 137, die mit dem Subpixel 112R, dem Subpixel 112G und dem Subpixel 112B in dem Pixel 111 in der m-ten Spalte verbunden sind, als Leitung 137[m]R, Leitung 137[m]G und Leitung 137[m]B bezeichnet werden. Die Subpixel 112 sind über die vorstehenden Leitungen elektrisch mit der peripheren Schaltung verbunden.
Die Abbildungsvorrichtung 100 bei dieser Ausführungsform weist eine Struktur auf, bei der das Subpixel 112 über einen Schalter mit dem Subpixel 112 in einem benachbarten Pixel 111 verbunden ist. Bei der Struktur lassen die Farbfilter, die für die Subpixel 112 bereitgestellt werden, Licht im gleichen Wellenlängenbereich durch. 2B zeigt ein Verbindungbeispiel der Subpixel 112: Das Subpixel 112 in dem Pixel 111 ist in einer n-ten (n ist eine natürliche Zahl größer als oder gleich 1 und kleiner als oder gleich p) Zeile und einer m-ten (m ist eine natürliche Zahl größer als oder gleich 1 und kleiner als oder gleich q) Spalte angeordnet, und das Subpixel 112 ist in dem benachbarten Pixel 111 in einer (n + 1)-ten Zeile und der m-ten Spalte angeordnet. In 2B sind das Subpixel 112R, das in der n-ten Zeile und der m-ten Spalte angeordnet ist, und das Subpixel 112R, das in der (n + 1)-ten Zeile und der m-ten Spalte angeordnet ist, über einen Schalter 201 miteinander verbunden. Das Subpixel 112G, das in der n-ten Zeile und der m-ten Spalte angeordnet ist, und das Subpixel 112G, das in der (n + 1)-ten Zeile und der m-ten Spalte angeordnet ist, sind über einen Schalter 202 miteinander verbunden. Das Subpixel 112B, das in der n-ten Zeile und der m-ten Spalte angeordnet ist, und das Subpixel 112B, das in der (n + 1)-ten Zeile und der m-ten Spalte angeordnet ist, sind über einen Schalter 203 miteinander verbunden.
Der Farbfilter, der in dem Subpixel 112 verwendet wird, ist nicht auf rote (R), grüne (G) und blaue (B) Farbfilter beschränkt, und es können, wie in 3A dargestellt, Farbfilter verwendet werden, die Licht von Zyan (C), Gelb (Y) und Magenta (M) durchlassen. Die Subpixel 112, die Licht in drei unterschiedlichen Wellenlängenbereichen erfassen, sind in einem Pixel 111 bereitgestellt, wodurch ein Vollfarbbild erhalten werden kann.
3B zeigt das Pixel 111, das neben den Subpixeln 112, die mit den Farbfiltern bereitgestellt sind, die rotes (R), grünes (G) und blaues (B) Licht durchlassen, das Subpixel 112 umfasst, das mit einem Farbfilter, der gelbes (Y) Licht durchlässt, bereitgestellt ist. 3C zeigt das Pixel 111, das neben den Subpixeln 112, die mit den Farbfiltern bereitgestellt sind, die zyanfarbenes (C), gelbes (Y) und magentafarbenes (M) Licht durchlassen, das Subpixel 112 umfasst, das mit einem Farbfilter, der blaues (B) Licht durchlässt, bereitgestellt ist. Wenn die Subpixel 112, die Licht in vier unterschiedlichen Wellenlängenbereichen erfassen, in einem Pixel 111 bereitgestellt sind, kann die Reproduzierbarkeit von Farben eines erhaltenen Bildes erhöht werden.
Beispielsweise ist in 2A in Bezug auf das Subpixel 112, das einen roten Wellenlängenbereich erfasst, das Subpixel 112, das einen grünen Wellenlängenbereich erfasst, und das Subpixel 112, das einen blauen Wellenlängenbereich erfasst, das Zahlenverhältnis dieser Pixel (oder das Verhältnis des Lichtempfangenden Bereichs) nicht notwendigerweise 1:1:1. Das Zahlenverhältnis der Pixel (das Verhältnis des Licht empfangenden Bereichs) von Rot und Grün zu Blau kann 1:2:1 sein (Bayer-Anordnung), wie in 3D dargestellt. Alternativ kann das Zahlenverhältnis der Pixel (das Verhältnis des Licht empfangenden Bereichs) von Rot und Grün zu Blau 1:6:1 sein.
Obwohl die Anzahl der Subpixel 112, die in dem Pixel 111 bereitgestellt sind, eins sein kann, sind vorzugsweise zwei oder mehr Subpixel bereitgestellt. Wenn beispielsweise zwei oder mehr Subpixel 112, die den gleichen Wellenlängenbereich erfassen, bereitgestellt sind, erhöht sich die Redundanz, und die Zuverlässigkeit der Abbildungsvorrichtung 100 kann erhöht werden.
Wenn ein Infrarot-(IR-)Filter, der infrarotes Licht durchlässt und Licht mit einer Wellenlänge, die kürzer als oder gleich derjenigen des sichtbaren Lichts ist, absorbiert oder reflektiert, als Filter verwendet wird, kann eine Abbildungsvorrichtung 100 erhalten werden, die infrarotes Licht erfasst. Alternativ kann dann, wenn ein Ultraviolett-(UV-)Filter, der ultraviolettes Licht durchlässt und Licht mit einer Wellenlänge, die länger als oder gleich derjenigen des ultravioletten Lichts ist, absorbiert oder reflektiert, als Filter verwendet wird, die Abbildungsvorrichtung 100 erhalten werden, die ultraviolettes Licht erfasst. Alternativ kann dann, wenn ein Szintillator, der Strahlung in UV-Licht oder sichtbares Licht umwandelt, als Filter verwendet wird, die Abbildungsvorrichtung 100 als Strahlungsdetektor, der einen Röntgenstrahl (X-ray) oder einen Gammastrahl (Y-ray) erfasst, verwendet werden.
Wenn ein Neutraldichte-(ND-)Filter (Dimmfilter) als Filter verwendet wird, kann ein Phänomen der Ausgangssättigung, das auftritt, wenn eine überschüssige Lichtmenge in ein photoelektrisches Umwandlungselement (Licht empfangendes Element) eintritt, verhindert werden. Durch Kombination von ND-Filtern mit unterschiedlichen Dimmungsvermögen kann der Dynamikbereich der Abbildungsvorrichtung vergrößert werden.
Neben dem vorstehend beschriebenen Filter kann das Pixel 111 mit einer Linse bereitgestellt werden. Ein Anordnungsbeispiel des Pixels 111, eines Filters 602 und einer Linse 600 wird anhand der Querschnittsansichten in 4A und 4B beschrieben. Mit der Linse 600 kann einfallendes Licht effizient durch ein photoelektrisches Umwandlungselement empfangen werden. Insbesondere tritt Licht 660, wie in 4A beschrieben, in ein photoelektrisches Umwandlungselement 220 über die Linse 600, den Filter 602 (einen Filter 602R, einen Filter 602G und einen Filter 602B), eine Pixelschaltung 230 und dergleichen ein.
Jedoch kann, wie in einem Bereich dargestellt, der von einer Strich-Doppelpunkt-Linie umgeben ist, ein Teil des Lichts 660, der durch Pfeile gekennzeichnet ist, durch einen Teil einer Leitungsschicht 604 blockiert werden. Demzufolge wird die folgende Struktur bevorzugt: Die Linse 600 und der Filter 602 werden, wie in 4B dargestellt, auf der Seite des photoelektrischen Umwandlungselements 220 bereitgestellt, wodurch das einfallende Licht in effizienter Weise von dem photoelektrischen Umwandlungselement 220 empfangen werden kann. Wenn das Licht 660 auf der Seite des photoelektrischen Umwandlungselements 220 einfällt, kann die Abbildungsvorrichtung 100 mit einer hohen Empfindlichkeit bereitgestellt werden.
[Beispiel für die Schaltungskonfiguration des Subpixels 112]
Als Nächstes wird ein konkretes Beispiel für die Schaltungskonfiguration des Subpixels 112 anhand eines Schaltplans in 5 beschrieben. 5 zeigt ein Beispiel für eine Schaltungskonfiguration, in dem ein Subpixel 112[n] in dem Pixel 111 in einer n-ten Zeile elektrisch mit einem Subpixel 112[n + 1] in dem Pixel 111 in einer (n + 1)-ten Zeile über einen Transistor 129 verbunden ist. Der Transistor 129 kann als Schalter 201, Schalter 202 oder Schalter 203 dienen.
Insbesondere umfasst das Subpixel 112[n] in dem Pixel 111 in der n-ten Zeile eine Photodiode PD[n] (photoelektrisches Umwandlungselement), einen Transistor 121, einen Transistor 123 und einen Transistor 124. Das Subpixel 112[n + 1] in dem Pixel 111 in der (n + 1)-ten Zeile umfasst eine Photodiode PD[n + 1], einen Transistor 125, einen Transistor 127 und einen Transistor 128.
Bei dieser Ausführungsform wird der Fall gezeigt, in dem n-Kanal-Transistoren für die Transistoren 121 bis 129 verwendet werden. Demzufolge weisen die Transistoren 121 bis 129 jeweils eine elektrische Leitfähigkeit (in einem Durchlasszustand) zwischen einer Source und einem Drain auf, wenn ein Signal, das einem Gate zugeführt wird, auf einem H-Potential liegt, und die Transistoren 121 bis 129 weisen keine elektrische Leitfähigkeit (in einem Sperrzustand) auf, wenn das Signal auf einem L-Potential liegt.
Jedoch ist eine Ausführungsform der vorliegenden Erfindung nicht auf das Vorstehende beschränkt, und p-Kanal-Transistoren können für die Transistoren 121 bis 129 verwendet werden. Alternativ kann ein n-Kanal-Transistor und ein p-Kanal-Transistor in angemessener Weise in Kombination verwendet werden.
Bei der Schaltungskonfiguration in 5 ist eine Anode oder eine Kathode der Photodiode PD[n] elektrisch mit einer Leitung 131 verbunden, mit der ein Potential VP zugeführt werden kann. Der andere Anschluss von Anode und Kathode der Photodiode PD[n], die Source oder der Drain des Transistors 121 und eine Source oder ein Drain des Transistors 122 sind elektrisch mit einem Knoten ND[n] verbunden. Der andere Anschluss von Source und Drain des Transistors 122 ist elektrisch mit einer Leitung 133 verbunden, mit der ein Potential VR zugeführt wird. Ein Gate des Transistors 122 ist elektrisch mit einer Leitung 141 verbunden, mit der ein Potential PR zugeführt wird. Der andere Anschluss von Source und Drain des Transistors 121 und ein Gate des Transistors 123 sind elektrisch mit einem Knoten FD[n] verbunden. Ein Gate des Transistors 121 ist elektrisch mit einer Leitung 144[n] verbunden, mit der ein Potential TX zugeführt werden kann. Die Source oder der Drain des Transistors 123 ist elektrisch mit einer Leitung 135 verbunden, mit der ein Potential VO zugeführt werden kann, und der andere Anschluss von Source und Drain des Transistors 123 ist elektrisch mit der Source oder dem Drain des Transistors 124 verbunden. Der andere Anschluss von Source und Drain des Transistors 124 ist 1 elektrisch mit einer Leitung 137[m] verbunden, und ein Gate des Transistors 124 ist elektrisch mit einer Leitung 146[n] verbunden, mit der ein Potential SEL zugeführt werden kann. Die Source oder der Drain des Transistors 129 ist elektrisch mit dem Knoten ND[n] verbunden, und ein Gate des Transistors 129 ist elektrisch mit einer Leitung 142 verbunden, mit der ein Potential PA zugeführt werden kann.
Eine Anode oder Kathode der Photodiode PD[n + 1] ist elektrisch mit einer Leitung 132 verbunden, mit der das Potential VP zugeführt werden kann. Der andere Anschluss von Anode und Kathode der Photodiode PD[n + 1], die Source oder der Drain des Transistors 125 und eine Source oder ein Drain des Transistors 126 sind elektrisch mit einem Knoten ND[n + 1] verbunden. Der andere Anschluss von Source und Drain des Transistors 126 ist elektrisch mit einer Leitung 134 verbunden, mit der ein Potential VR zugeführt werden kann. Ein Gate des Transistors 126 ist elektrisch mit einer Leitung 143 verbunden, mit der das Potential PR zugeführt werden kann. Der andere Anschluss von Source und Drain des Transistors 125 und ein Gate des Transistors 127 sind elektrisch mit einem Knoten FD[n + 1] verbunden. Ein Gate des Transistors 125 ist elektrisch mit einer Leitung 144[n + 1] verbunden, mit der das Potential TX zugeführt werden kann. Die Source oder der Drain des Transistors 127 ist elektrisch mit einer Leitung 136 verbunden, mit der ein Potential VO zugeführt werden kann. Der andere Anschluss von Source und Drain des Transistors 127 ist elektrisch mit der Source oder dem Drain des Transistors 128 verbunden. Der andere Anschluss von Source und Drain des Transistors 128 ist elektrisch mit der Leitung 137[m] verbunden. Ein Gate des Transistors 128 ist elektrisch mit einer Leitung 146[n + 1] verbunden, mit der ein Potential SEL zugeführt werden kann. Der andere Anschluss von Source oder Drain des Transistors 129 ist elektrisch mit einem Knoten ND[n + 1] verbunden.
Die Leitung 131 und die Leitung 132 können eine gemeinsame Leitung sein, obwohl sie in 5 separat dargestellt werden. Die Leitung 141 und die Leitung 143 können eine gemeinsame Leitung sein, obwohl sie in 5 separat dargestellt werden. Die Leitung 135 und die Leitung 136 können eine gemeinsame Leitung sein, obwohl sie in 5 separat dargestellt werden.
<Betriebsbeispiel 1>
Als Nächstes wird ein Beispiel für einen Erfassungsvorgang der Abbildungsvorrichtung 100 mit einem Global-Shutter-System bzw. Globalen Schließer-System anhand von 6, 7A und 7B, 8A und 8B und 9A und 9B beschrieben. Die Bilderfassung mit einem Global-Shutter-System kann auf die folgende Weise durchgeführt werden: Ein Rücksetzvorgang und ein Akkumulationsvorgang werden in sämtlichen Subpixeln 112 gleichzeitig durchgeführt, und ein Lesevorgang wird sequenziell durchgeführt. Für ein Betriebsbeispiel des Subpixels 112 wird eine Beschreibung anhand des Subpixels 112[n] und des Subpixels 112[n + 1] vorgenommen.
6 ist ein Ablaufdiagramm, das einen Betrieb der Subpixel 112 zeigt, und 7A und 7B, 8A und 8B und 9A und 9B sind Schaltpläne, die den Betriebszustand der Subpixel 112 zeigen. Zum leichteren Verständnis des Ansteuerverfahrens wird in dem Ablaufdiagramm, das bei dieser Ausführungsform gezeigt wird, den vorstehenden Leitungen und Knoten, wenn nicht weiter spezifiziert, entweder das H-Potential oder das L-Potential zugeführt.
Durch ein Global-Shutter-System können die Akkumulationsvorgänge sämtlicher Pixel 111 während einer Periode durchgeführt werden. Demzufolge tritt im Gegensatz zum Falle der Verwendung eines Rolling-Shutter-Systems bzw. eines Rolladen-Schließer-Systems keine Verzerrung eines aufgenommenen Bildes auf, die auf Grund der Akkumulationsvorgänge, die in unterschiedlichen Perioden durchgeführt werden, verursacht wird. Es sei angemerkt, dass eine Bildperiode im Falle der Verwendung des Global-Shutter-Systems als Periode 301 in 6 gekennzeichnet wird. Die Periode 301 entspricht der Summe von Zeiten, die für den Rücksetzvorgang, den Akkumulationsvorgang und den Vorgang zum Lesen von Daten aus Pixeln in sämtlichen Zeilen benötigt werden.
Bei dem Betriebsbeispiel 1 wird der Erfassungsvorgang in dem Fall beschrieben, in dem das Potential PA auf das L-Potential eingestellt wird und sich der Transistor 129 in einem Sperrzustand befindet. Wenn das Potential PA auf das L-Potential eingestellt wird, kann dafür gesorgt werden, dass das Subpixel 112[n] und das Subpixel 112[n + 1] unabhängig voneinander arbeiten können. Des Weiteren wird das Potential VR auf das H-Potential eingestellt, und das Potential VP und das Potential VO werden auf L-Potentiale eingestellt. Das Potential SEL[n] und das Potential SEL[n + 1] werden auf L-Potentiale eingestellt.
[Rücksetzvorgang]
Als Erstes werden zu einem Zeitpunkt T1 das Potential PR und das Potential TX auf H-Potentiale eingestellt, wodurch der Transistor 121 und der Transistor 122 eingeschaltet werden, und der Knoten ND[n] und der Knoten FD[n] liegen auf H-Potentialen. Außerdem werden der Transistor 125 und der Transistor 126 eingeschaltet, und der Knoten ND[n + 1] und der Knoten FD[n + 1] liegen auf H-Potentialen. Durch diesen Vorgang wird die Menge an Ladungen, die an dem Knoten FD[n] und dem Knoten FD[n + 1] akkumuliert worden sind, zurückgesetzt (siehe 7A). Eine Periode zwischen dem Zeitpunkt T1 und einem Zeitpunkt T2 wird als „Rücksetzperiode” bezeichnet. Der Vorgang während der Rücksetzperiode wird als „Rücksetzvorgang” bezeichnet.
Obwohl nicht dargestellt, werden in der Rücksetzperiode sämtliche der Knoten FD[n] und der Knoten FD[n + 1] in der Abbildungsvorrichtung 100 zurückgesetzt.
[Akkumulationsvorgang]
Als Nächstes wird zu dem Zeitpunkt T2 das Potential PR auf das L-Potential eingestellt. Das Potential TX wird auf dem H-Potential gehalten. Des Weiteren wird der Photodiode PD[n] und der Photodiode PD[n + 1] zu dem Zeitpunkt T2 eine Sperrvorspannung zugeführt. Wenn Licht in die Photodiode PD[n] und die Photodiode PD[n + 1] in einem Zustand eintritt, in dem die Sperrvorspannung an die Photodiode PD[n] und die Photodiode PD[n + 1] angelegt wird, fließt ein Strom durch die Photodiode PD[n] und die Photodiode PD[n + 1] von einer der Elektroden zu der anderen Elektrode von jeder Photodiode (siehe 7B). Die Strommenge variiert in Abhängigkeit von der Intensität des Lichts in diesem Zustand. Mit anderen Worten: Wenn die Intensität des Lichts, das in die Photodiode PD[n] und die Photodiode PD[n + 1] eintritt, zunimmt, erhöht sich die Strommenge, und die Menge an Ladungen, die aus dem Knoten FD[n] und dem Knoten FD[n + 1] abfließt, erhöht sich. Im Gegensatz dazu verringert sich dann, wenn die Intensität des Lichts, das in die Photodiode PD[n] und die Photodiode PD[n + 1] eintritt, niedrig ist, die Strommenge, und die Menge an Ladungen, die aus dem Knoten FD[n] und dem Knoten FD[n + 1] abfließt, verringert sich. Demzufolge gilt: Je höher die Intensität des Lichts wird, desto größer wird der Betrag der Änderung des Potentials des Knotens FD[n] und des Knotens FD[n + 1]; je niedriger die Intensität des Lichts wird, desto kleiner wird der Betrag der Änderung.
Als Nächstes wird zu einem Zeitpunkt T3 das Potential TX auf das L-Potential eingestellt, wodurch der Transistor 121 und der Transistor 125 ausgeschaltet werden. Wenn der Transistor 121 und der Transistor 125 ausgeschaltet werden, wird der Ladungsübergang von dem Knoten FD[n] und dem Knoten FD[n + 1] zu der Photodiode PD[n] und der Photodiode FD[n + 1] gestoppt, und die Potentiale des Knotens FD[n] und des Knotens FD[n + 1] werden festgelegt (siehe 8A). Eine Periode zwischen dem Zeitpunkt T2 und dem Zeitpunkt T3 wird als „Belichtungsperiode” bezeichnet. Die Belichtungsperiode bei dem Betriebsbeispiel 1 wird als Periode 311 in 6 gekennzeichnet. Der Vorgang während der Belichtungsperiode wird als „Akkumulationsvorgang” bezeichnet.
[Lesevorgang]
Als Nächstes wird zu einem Zeitpunkt T4 das Potential SEL, das der Leitung 146[n] zugeführt wird, auf das H-Potential eingestellt. Hier wird der Fall, in dem n = 1 (erste Zeile) beschrieben. Kurz bevor der Leitung 146[n] das H-Potential zugeführt wird, wird die Leitung 137[m] vorgeladen, so dass das Potential zum H-Potential wird. Wenn das Potential SEL, das der Leitung 146[n] zugeführt wird, auf dem H-Potential liegt, wird der Transistor 124 eingeschaltet, und das Potential der Leitung 137[m] wird mit einer Geschwindigkeit gesenkt, die dem Potential des Knotens FD[n] entspricht (siehe 8B). Zu einem Zeitpunkt T5 wird das Potential SEL, das der Leitung 146[n] zugeführt wird, auf das L-Potential eingestellt, wodurch der Transistor 124 ausgeschaltet wird, und das Potential der Leitung 137[m] ist damit festgelegt. Das Potential der Leitung 137[m] zu diesem Zeitpunkt wird gemessen, so dass die Lichtmenge, die von dem Subpixel 112[n] empfangen wird, berechnet werden kann.
Als Nächstes wird zu dem Zeitpunkt T5 das Potential SEL, das der Leitung 146[n + 1] (der Leitung 146 in der zweiten Zeile in diesem Beispiel) zugeführt wird, auf das H-Potential eingestellt. Kurz bevor das Potential, das der Leitung 146[n + 1] zugeführt wird, auf das H-Potential eingestellt wird, wird die Leitung 137[m] vorgeladen, so dass das Potential zum H-Potential wird. Wenn das Potential SEL, das der Leitung 146[n + 1] zugeführt wird, auf das H-Potential eingestellt wird, wird der Transistor 128 eingeschaltet, und das Potential der Leitung 137[m] wird mit einer Geschwindigkeit gesenkt, die dem Potential des Knotens FD[n + 1] entspricht (siehe 9A). Zu einem Zeitpunkt T6 wird das Potential SEL, das der Leitung 146[n + 1] zugeführt wird, auf das L-Potential eingestellt, wodurch der Transistor 128 ausgeschaltet wird, und das Potential der Leitung 137[m] ist damit festgelegt (siehe 9B). Das Potential der Leitung 137[m] zu diesem Zeitpunkt wird gemessen, so dass die Lichtmenge, die von dem Subpixel 112[n + 1] empfangen wird, berechnet werden kann.
Nach dem Zeitpunkt T6 wird das Potential der Leitung 137[m] beginnend mit der dritten Zeile gemessen, wodurch die Potentiale der Leitungen 137[m] in der n-ten Zeile und der (n + 1)-ten Zeile erhalten werden können. Die Potentiale der Leitungen 137[m] in ersten bis p-ten Zeilen werden gemessen, wodurch die Lichtmenge, die von den Pixeln 111 in der Abbildungsvorrichtung 100 empfangen wird, erhalten werden kann. Demzufolge können Bilddaten des Objekts, das mit der Abbildungsvorrichtung 100 aufgenommen wird, erhalten werden. Beispielsweise wird eine Periode, während der die Menge an empfangenem Licht in jeder Zeile berechnet wird, wie z. B. eine Periode von dem Zeitpunkt T4 bis zu dem Zeitpunkt T5, als „Leseperiode” bezeichnet. Der Vorgang während der Leseperiode wird als „Lesevorgang” bezeichnet. Es sei angemerkt, dass der Zeitpunkt der Durchführung des Lesevorgangs je nach Bedarf bestimmt werden kann. Die Potentiale der Leitungen 137 in ersten bis q-ten Spalten, die mit den n-ten Zeilen verbunden sind, können der Reihe nach von der ersten Spalte gemessen werden, gleichzeitig von ersten bis q-ten Spalten gemessen werden oder pro Einheit von mehreren Spalten gemessen werden.
Bei dem Global-Shutter-System werden die Rücksetzvorgänge in sämtlichen Pixeln gleichzeitig durchgeführt, und die Akkumulationsvorgänge werden in sämtlichen Pixeln gleichzeitig durchgeführt. Demzufolge können das Potential TX und das Potential PR der Pixel in sämtlichen Spalten gleichzeitig geändert werden.
Eine Periode zwischen dem Ende des Akkumulationsvorgangs und dem Beginn des Lesevorgangs, während der Ladungen an den Knoten FD in den Pixeln in jeder Zeile gehalten werden, wird als ”Ladungshalteperiode” bezeichnet. Bei dem Global-Shutter-System werden der Rücksetzvorgang und der Akkumulationsvorgang an sämtlichen Pixeln gleichzeitig durchgeführt, und demzufolge endet die Belichtungsperiode in sämtlichen Pixeln im Wesentlichen zum gleichen Zeitpunkt. Jedoch wird der Lesevorgang sequenziell an den Pixeln in jeder Zeile durchgeführt, und somit ist die Ladungshalteperiode zwischen Zeilen unterschiedlich. Beispielsweise liegt die Ladungshalteperiode in der ersten Zeile zwischen dem Zeitpunkt T3 und dem Zeitpunkt T4, und die Ladungshalteperiode in der zweiten Zeile liegt zwischen dem Zeitpunkt T3 und dem Zeitpunkt T5. Der Lesevorgang wird Zeile für Zeile durchgeführt, demzufolge variiert der Zeitpunkt des Starts der Leseperiode von einer Zeile zur anderen. Demzufolge ist die Länge der Ladungshalteperiode in der letzten Reihe am längsten.
Wenn ein Bild mit einem gleichmäßigen Graustufen-Pegel erhalten wird, weisen Ausgabesignale in sämtlichen Pixeln idealerweise Potentiale des gleichen Pegels auf. Jedoch variiert in dem Fall, in dem die Länge der Ladungshalteperiode von einer Pixelzeile zu einer anderen variiert, falls Ladungen, die an den Knoten FD in den Pixeln in jeder Zeile akkumuliert worden sind, über die Zeit abfließen, das Potential eines Ausgangssignals von einer Zeile zu einer anderen, und Bilddaten variieren im Graustufen-Pegel von einer Zeile zu einer anderen.
Demzufolge wird für den Transistor 121 und den Transistor 125 vorzugsweise ein Transistor mit einem sehr niedrigen Sperrstrom verwendet. Bei Verwendung eines Transistors mit sehr niedrigem Sperrstrom für den Transistor 121 und den Transistor 125, kann der Betrag der Änderung der Potentiale des Knotens FD[n] und des Knotens FD[n + 1] auf Grund eines Unterschieds in der Länge einer Ladungshalteperiode selbst dann klein sein, wenn das Bild mit dem Global-Shutter-System aufgenommen wird. In diesem Fall ist es selbst dann, wenn ein Bild mit dem Global-Shutter-System aufgenommen wird, möglich, Schwankungen des Graustufen-Pegels von Bilddaten auf Grund eines Unterschieds in der Länge einer Ladungshalteperiode zu unterdrücken, und es ist möglich, die Qualität des aufgenommenen Bildes zu verbessern.
Das Ansteuerverfahren, das bei dem Betriebsbeispiel 1 in dieser Beschreibung und dergleichen beschrieben wird, wird als normales GS-Ansteuerverfahren bezeichnet.
In dem Fall, in dem das normale GS-Ansteuerverfahren unter Verwendung der Schaltungskonfiguration in 5 durchgeführt wird, besteht die Möglichkeit, dass Bilddaten der Pixel in der n-ten Zeile mit Bilddaten der Pixel in der (n + 1)-ten Zeile vermischt werden. Demzufolge wird für den Transistor 129 vorzugsweise ein Transistor mit einem sehr niedrigen Sperrstrom verwendet. Bei Verwendung des Transistors mit sehr niedrigem Sperrstrom für den Transistor 129 kann eine Vermischung von Bilddaten unterdrückt werden.
Entsprechend einer Ausführungsform der vorliegenden Erfindung kann die Qualität eines aufgenommenen Bildes verbessert werden.
<Betriebsbeispiel 2>
Als Nächstes wird ein Betriebsbeispiel der Abbildungsvorrichtung 100, die zur Hochgeschwindigkeitsbilderfassung geeignet ist, anhand von 10, 11A und 11B und 12A und 12B beschrieben. 10 ist ein Ablaufdiagramm, das einen Betrieb der Subpixel 112 zeigt, und 11A und 11B und 12A und 12B sind jeweils ein Schaltplan, der eine Betriebsbedingung der Subpixel 112 zeigt.
Es sei angemerkt, dass eine Bildperiode bei dem Betriebsbeispiel 2 als Periode 302 in 10 gekennzeichnet wird. Die Periode 302 entspricht der Summe von Zeiten, die für den Rücksetzvorgang, den Akkumulationsvorgang und den Vorgang zum Lesen von Daten aus Pixeln in sämtlichen Zeilen benötigt wird.
Bei dem Betriebsbeispiel 2 wird der Erfassungsvorgang in dem Fall beschrieben, in dem das Potential PA auf das H-Potential eingestellt wird, wodurch der Transistor 129 eingeschaltet wird. Das Potential PA wird auf das H-Potential eingestellt, wodurch die Photodiode PD[n] in dem Subpixel 112[n] und die Photodiode PD[n + 1] in dem Subpixel 112[n + 1] parallel geschaltet und gleichzeitig verwendet werden können. Mit anderen Worten: Der Licht empfangende Bereich kann wesentlich vergrößert werden. Wie bei dem Betriebsbeispiel 1 wird das Potential VR auf das H-Potential eingestellt, und das Potential VP und das Potential VO werden auf L-Potentiale eingestellt. Das Potential SEL[n] und das Potential SEL[n + 1] werden auf L-Potentiale eingestellt.
[Rücksetzvorgang]
Als Erstes werden zu einem Zeitpunkt T1 das Potential PR und das Potential TX auf H-Potentiale eingestellt, wodurch der Transistor 121 und der Transistor 122 eingeschaltet werden, und der Knoten ND[n] und der Knoten FD[n] werden auf H-Potentiale eingestellt. Außerdem werden der Transistor 125 und der Transistor 126 eingeschaltet, und der Knoten ND[n + 1] und der Knoten FD[n + 1] werden auf H-Potentiale eingestellt. Durch diesen Vorgang wird die Menge an Ladungen, die an dem Knoten FD[n] und dem Knoten FD[n + 1] akkumuliert worden sind, zurückgesetzt (siehe 11A).
Da sich der Transistor 129 bei dem Betriebsbeispiel 2 in einem Durchlasszustand befindet, kann sich entweder der Transistor 122 oder der Transistor 126 während der Rücksetzperiode in einem Sperrzustand befinden. Obwohl nicht dargestellt, werden in der Rücksetzperiode sämtliche der Knoten FD[n] und der Knoten FD[n + 1] in der Abbildungsvorrichtung 100 zurückgesetzt.
[Akkumulationsvorgang]
Als Nächstes wird zu einem Zeitpunkt T2 das Potential PR auf das L-Potential eingestellt. Das Potential TX, das der Leitung 144[n + 1] zugeführt wird, wird auf das Potential TX eingestellt. Das Potential TX, das der Leitung 144[n] zugeführt wird, verbleibt auf dem H-Potential. Des Weiteren wird der Photodiode PD[n] und der Photodiode PD[n + 1] zu dem Zeitpunkt T2 die Sperrvorspannung zugeführt. Wenn Licht in die Photodiode PD[n] und die Photodiode PD[n + 1] in einem Zustand eintritt, in dem die Sperrvorspannung an die Photodiode PD[n] und die Photodiode PD[n + 1] angelegt wird, fließt ein Strom von einer der Elektroden zu der anderen Elektrode in jeweils der Photodiode PD[n] und der Photodiode PD[n + 1] (siehe 11B). Wie vorstehend beschrieben, ändert sich zu diesem Zeitpunkt die Strommenge in Abhängigkeit von der Intensität des Lichts. Demzufolge erhöht sich der Betrag der Änderung des Potentials des Knotens FD[n], wenn die Intensität des Lichts höher ist, und wenn die Intensität des Lichts niedriger ist, verringert sich der Betrag der Veränderung.
Als Nächstes wird zu einem Zeitpunkt T3 das Potential TX, das der Leitung 144[n] zugeführt wird, auf das L-Potential eingestellt, wodurch der Transistor 121 ausgeschaltet wird, und das Potential des Knotens FD[n] ist dadurch festgelegt (siehe 12A).
Zu dem Zeitpunkt T3 wird das Potential TX, das der Leitung 144[n + 1] zugeführt wird, auf das H-Potential eingestellt, wodurch sich das Potential des Knotens FD[n + 1] in Abhängigkeit der Lichtmenge, die von der Photodiode PD[n] und der Photodiode PD[n + 1] empfangen wird, ändert (siehe 12B).
Als Nächstes wird zu einem Zeitpunkt T4 das Potential TX, das der Leitung 144[n + 1] zugeführt wird, auf das L-Potential eingestellt, wodurch der Transistor 125 ausgeschaltet wird, und das Potential des Knotens FD[n + 1] ist dadurch festgelegt. Es sei angemerkt, dass eine Belichtungsperiode bei dem Betriebsbeispiel 2 als Periode 312 in 10 gekennzeichnet wird.
Nach dem Akkumulationsvorgang in der n-ten Zeile wird der Rücksetzvorgang übersprungen, und der Akkumulationsvorgang in der (n + 1)-ten Zeile wird durchgeführt, so dass die Bildperiode verkürzt werden kann.
[Lesevorgang]
Der Lesevorgang kann in einer Weise durchgeführt werden, die derjenigen des Betriebsbeispiels 1 ähnlich ist.
Bei dem Betriebsbeispiel 2 sind die Photodiode PD[n] und die Photodiode PD[n + 1] parallel geschaltet; wenn sie die gleiche Lichtmenge empfangen, können die Potentiale des Knotens FD[n] und des Knotens FD[n + 1] in kürzerer Zeit bestimmt werden als im Falle des Betriebsbeispiels 1. Demzufolge kann die Belichtungsperiode verkürzt werden, und die Bildperiode kann verkürzt werden.
Wenn der Rücksetzvorgang nach dem Akkumulationsvorgang in der n-ten Zeile übersprungen wird und der Akkumulationsvorgang in der (n + 1)-ten Zeile durchgeführt wird, kann die Bildperiode verkürzt werden. Demzufolge kann eine Festkörper-Abbildungsvorrichtung, die zur Hochgeschwindigkeitsbilderfassung mit einer kurzen Zeitdauer geeignet ist, bereitgestellt werden.
Beispielsweise können der Rücksetzvorgang und der Akkumulationsvorgang bei der Bedingung durchgeführt werden, bei der sich die Leitungen 144[n] in der ungeradzahligen Zeile befinden und sich die Leitungen 144[n + 1] in der geradzahligen Zeile befinden. Die Anzahl der Pixel, bei denen die anderen Elektroden der Photodioden PD gemeinsam genutzt werden, erhöht sich, wodurch die Häufigkeit kontinuierlicher Akkumulationsvorgänge erhöht werden kann. Mit anderen Worten: Bilddaten von kontinuierlichen Bildern können mit m kurzen Intervallen auf die folgende Weise erhalten werden: In A Pixeln werden die anderen Elektroden der Photodioden gemeinsam genutzt; die Ladungen werden sequenziell in Ladungsakkumulationsbereichen in den Pixeln über die kontinuierlichen Akkumulationsvorgänge, die A-mal durchgeführt werden, akkumuliert; und die aufgenommenen Bilddaten in den Pixeln werden sequenziell ausgelesen. Entsprechend einer Ausführungsform der vorliegenden Erfindung kann eine Festkörper-Abbildungsvorrichtung mit einer kurzen Bilderfassungszeit bereitgestellt werden.
Es sei angemerkt, dass das Ansteuerverfahren, das bei dem Betriebsbeispiel 2 in dieser Beschreibung und dergleichen beschrieben wird, als Hochgeschwindigkeits-GS-Ansteuerverfahren bezeichnet wird.
Diese Ausführungsform kann in einer geeigneten Kombination mit den bei den anderen Ausführungsformen beschriebenen Strukturen implementiert werden.
(Ausführungsform 2)
Bei dieser Ausführungsform wird ein weiteres Beispiel einer Schaltungskonfiguration des Subpixels 112 anhand von Zeichnungen beschrieben.
Eine Anode oder eine Kathode der Photodiode PD in dem Subpixel 112 kann elektrisch mit dem Knoten ND verbunden sein, und der andere Anschluss von Anode und Kathode kann elektrisch mit der Leitung 131 (oder der Leitung 132) verbunden sein (siehe 13A). In diesem Fall wird das Potential VR auf das L-Potential eingestellt, und das Potential VP wird auf das H-Potential eingestellt, wodurch die Abbildungsvorrichtung 100 dazu gebracht werden kann, wie bei dem vorstehenden Betriebsbeispiel zu arbeiten.
Außerdem kann ein Kondensator 151 an dem Knoten FD in dem Subpixel 112 bereitgestellt werden (siehe 13B). Durch den Kondensator 151 kann die Datenhaltezeit der Bilddaten an dem Knoten erhöht werden. Des Weiteren kann der Dynamikbereich der Abbildungsvorrichtung 100 erhöht werden.
Die Source oder der Drain des Transistors 122 kann elektrisch mit dem Knoten FD[n] verbunden sein. Die Source oder der Drain des Transistors 126 kann elektrisch mit dem Knoten FD[n + 1] verbunden sein (siehe 14A).
Ein Transistor 154, der eine Funktion aufweisen kann, die derjenigen des Transistors 122 ähnlich ist, kann bereitgestellt werden. Ein Transistor 155, der eine Funktion aufweisen kann, die derjenigen des Transistors 126 ähnlich ist, kann bereitgestellt werden (siehe 14B). Eine Source oder ein Drain des Transistors 154 ist elektrisch mit dem Knoten FD[n] verbunden, der andere Anschluss von Source und Drain ist elektrisch mit der Leitung 133 verbunden, und ein Gate ist elektrisch mit einer Leitung verbunden, mit der das Potential PR zugeführt wird. Eine Source oder ein Drain des Transistors 155 ist elektrisch mit dem Knoten FD[n + 1] verbunden, der andere Anschluss von Source und Drain ist elektrisch mit der Leitung 134 verbunden, und ein Gate ist elektrisch mit einer Leitung verbunden, mit der das Potential PR zugeführt wird.
Wenn neben dem Transistor 122 der Transistor 154 bereitgestellt ist, kann eine Zeit, die für den Rücksetzvorgang benötigt wird, verkürzt werden. Dementsprechend kann die Betriebsgeschwindigkeit der Abbildungsvorrichtung 100 erhöht werden. Wenn mindestens einer von dem Transistor 122, dem Transistor 126, dem Transistor 154 und dem Transistor 155 arbeiten kann, kann der Rücksetzvorgang durchgeführt werden. Auf diese Weise kann die Zuverlässigkeit der Abbildungsvorrichtung 100 erhöht werden.
Diese Ausführungsform kann in einer geeigneten Kombination mit den bei den anderen Ausführungsformen beschriebenen Strukturen implementiert werden.
(Ausführungsform 3)
Bei dieser Ausführungsform wird eine Abbildungsvorrichtung 1100 einer Ausführungsform der vorliegenden Erfindung anhand der Zeichnungen beschrieben. Die Abbildungsvorrichtung 1100 bei dieser Ausführungsform kann eine Struktur aufweisen, bei der ermöglicht wird, dass der Dynamikbereich noch stärker erhöht wird als derjenige der Abbildungsvorrichtung 100, die bei der vorstehenden Ausführungsform beschrieben worden ist. 15 ist eine Draufsicht, die ein Strukturbeispiel für die Abbildungsvorrichtung 1100 einer Ausführungsform der vorliegenden Erfindung darstellt. Die Abbildungsvorrichtung 1100 kann eine Struktur aufweisen, die denjenigen der Abbildungsvorrichtung 100 ähnlich ist, die bei der vorstehenden Ausführungsform beschrieben worden ist; jedoch weist ein Subpixel in dem Pixel 111 eine unterschiedliche Struktur auf. Bei dieser Ausführungsform wird ein Unterschied zwischen der Abbildungsvorrichtung 1100 und der Abbildungsvorrichtung 100 (eine Struktur des Subpixels) beschrieben. Es sei angemerkt, dass für die Struktur der Abbildungsvorrichtung 1100, die bei dieser Ausführungsform nicht eigens beschrieben wird, auf die Beschreibung der Abbildungsvorrichtung 100 bei der vorstehenden Ausführungsform verwiesen wird.
[Beispiel für die Schaltungskonfiguration des Subpixels 1112]
Ein konkretes Beispiel für die Schaltungskonfiguration eines Subpixels 1112 in der Abbildungsvorrichtung 1100 wird beschrieben. Bei der Abbildungsvorrichtung 1100 sind die Subpixel 1112 in den Pixeln 111 in entweder den ungeradzahligen Zeilen oder den geradzahligen Zeilen bereitgestellt, und die Subpixel 112 werden in den Pixeln in der anderen von den ungeradzahligen Zeilen und den geradzahligen Zeilen bereitgestellt. Bei dieser Ausführungsform werden die Subpixel 1112 in den Pixeln 111 in den ungeradzahligen Zeilen verwendet, und die Subpixel 112 in den Pixeln 111 werden in den geradzahligen Zeilen verwendet. Demzufolge ist n bei dieser Ausführungsform eine ungerade Zahl größer als oder gleich 1 und kleiner als oder gleich p.
Das Subpixel 1112 weist eine Struktur auf, bei der ein Transistor 152 in dem Subpixel 112 der vorstehenden Ausführungsform bereitgestellt wird. 16 zeigt ein Beispiel für eine Schaltungskonfiguration, in dem das Subpixel 1112[n] in dem Pixel 111[n] elektrisch mit dem Subpixel 112[n + 1] in dem Pixel 111[n + 1] über den Transistor 129 verbunden ist.
Das Subpixel 1112[n] umfasst die Photodiode PD[n] (ein photoelektrisches Umwandlungselement), den Transistor 121, den Transistor 123, den Transistor 124 und den Transistor 152. In dem Subpixel 1112[n], das in 16 gezeigt wird, ist eine Anode oder eine Kathode der Photodiode PD[n] elektrisch mit der Leitung 131 verbunden, mit der das Potential VP zugeführt wird. Der andere Anschluss von Anode und Kathode der Photodiode PD[n] ist elektrisch mit einer Source oder einem Drain des Transistors 152 verbunden. Der andere Anschluss von Source und Drain des Transistors 152 ist elektrisch mit dem Knoten ND[n] verbunden. Ein Gate des Transistors 152 ist elektrisch mit einer Leitung 161[n] verbunden, mit der ein Potential PB zugeführt werden kann.
Obwohl ein n-Kanal-Transistor für den Transistor 152 in 16 verwendet wird, kann ein p-Kanal-Transistor ebenfalls verwendet werden. Der andere Teil der Struktur ist derjenigen der Abbildungsvorrichtung 100 ähnlich, demzufolge wird die detaillierte Beschreibung bei dieser Ausführungsform weggelassen.
Die Abbildungsvorrichtung 1100 kann, wie im Falle der Abbildungsvorrichtung 100, unter der Bedingung, bei der der Transistor 129 ausgeschaltet und der Transistor 152 eingeschaltet ist, ein Bild mit einem normalen GS-Ansteuerverfahren aufnehmen. Des Weiteren kann die Abbildungsvorrichtung 1100, wie im Falle der Abbildungsvorrichtung 100, unter der Bedingung, bei der der Transistor 129 und der Transistor 152 eingeschalten sind, ein Bild mit einem Hochgeschwindigkeits-GS-Ansteuerverfahren aufnehmen. Des Weiteren kann die Abbildungsvorrichtung 1100 unter der Bedingung, bei der der Transistor 129 eingeschaltet und der Transistor 152 ausgeschaltet ist, ein Bild mit einem Hochgeschwindigkeits-GS-Ansteuerverfahren aufnehmen, bei dem die Ausgabesättigung selbst dann, wenn die Lichtmenge, die auf ein Licht empfangendes Element einfällt, groß ist, mit geringerer Wahrscheinlichkeit auftritt. Mit anderen Worten: Die Abbildungsvorrichtung 1100 ist in der Lage, Bilder akkurat mit einem Hochgeschwindigkeits-GS-Ansteuerverfahren aufzunehmen, selbst wenn die Lichtmenge, die auf ein Licht empfangendes Element einfällt, groß ist. Die Abbildungsvorrichtung 1100 kann ermöglichen, dass der Dynamikbereich im Vergleich zur Abbildungsvorrichtung 100 noch weiter erhöht wird.
<Betriebsbeispiel 3>
Als Nächstes wird ein Betriebsbeispiel der Abbildungsvorrichtung 1100, die zur Hochgeschwindigkeitsbilderfassung geeignet ist und bei der die Ausgabesättigung selbst bei einer großen Lichtmenge mit geringerer Wahrscheinlichkeit auftritt, anhand von 17, 18, 19, 20 und 21 beschrieben. 17 ist ein Ablaufdiagramm, das einen Betrieb des Subpixels 1112 zeigt, und 18, 19, 20 und 21 sind jeweils ein Schaltplan, der einen Betriebszustand des Subpixels 1112 zeigt.
Eine Bildperiode bei dem Betriebsbeispiel 3 wird als Periode 303 in 17 gekennzeichnet. Die Periode 303 entspricht der Summe von Zeiten, die für den Rücksetzvorgang, den Akkumulationsvorgang und den Vorgang zum Lesen von Daten aus Pixeln in sämtlichen Zeilen benötigt wird.
[Rücksetzvorgang]
Als Erstes wird zu einem Zeitpunkt T1 das Potential PB auf das L-Potential eingestellt. Das Potential PR und das Potential TX werden jeweils auf das H-Potential eingestellt. Demzufolge wird der Transistor 152 ausgeschaltet, werden der Transistor 121 und der Transistor 122 eingeschaltet, und werden der Knoten ND[n] und der Knoten FD[n] jeweils auf das H-Potential eingestellt. Außerdem werden der Transistor 125 und der Transistor 126 eingeschaltet, und der Knoten ND[n + 1] und der Knoten FD[n + 1] werden jeweils auf das H-Potential eingestellt. Durch diesen Vorgang wird die Menge an Ladungen, die an dem Knoten FD[n] und dem Knoten FD[n + 1] gespeichert worden sind, zurückgesetzt (siehe 18).
Da sich der Transistor 129, wie im Falle des Betriebsbeispiels 2, ferner in einem Durchlasszustand befindet, kann sich entweder der Transistor 122 oder der Transistor 126 während der Rücksetzperiode in einem Sperrzustand befinden. Obwohl nicht dargestellt, werden in der Rücksetzperiode sämtliche der Knoten FD[n] und der Knoten FD[n + 1] in der Abbildungsvorrichtung 1100 zurückgesetzt.
[Akkumulationsvorgang]
Als Nächstes wird zu einem Zeitpunkt T2 das Potential PR auf das L-Potential eingestellt. Das Potential TX, das der Leitung 144[n + 1] zugeführt wird, wird auf das L-Potential eingestellt. Das Potential TX, das der Leitung 144[n] zugeführt wird, verbleibt auf dem H-Potential. Die Sperrvorspannung wird zu dem Zeitpunkt T2 an die Photodiode PD[n + 1] angelegt. Wenn Licht in die Photodiode PD[n + 1] eintritt, an die die Sperrvorspannung angelegt wird, fließt ein Strom von einer der Elektroden zu der anderen Elektrode in der Photodiode PD[n + 1] (siehe 19). Wie beschrieben, ändert sich zu diesem Zeitpunkt die Strommenge in Abhängigkeit von der Intensität des Lichts. Demzufolge erhöht sich der Betrag der Änderung des Potentials des Knotens FD[n], wenn die Intensität des Lichts höher ist, und wenn die Intensität des Lichts niedriger ist, verringert sich der Betrag der Veränderung.
Als Nächstes wird zu einem Zeitpunkt T3 das Potential TX, das der Leitung 144[n] zugeführt wird, auf das L-Potential eingestellt, wodurch der Transistor 121 ausgeschaltet wird, und das Potential des Knotens FD[n] ist dadurch festgelegt (siehe 20).
Zu dem Zeitpunkt T3 wird das Potential TX, das der Leitung 144[n + 1] zugeführt wird, auf das H-Potential eingestellt, wodurch sich das Potential des Knotens FD[n + 1] in Abhängigkeit der Lichtmenge, die von der Photodiode PD[n + 1] empfangen wird, ändert (siehe 21).
Als Nächstes wird zu einem Zeitpunkt T4 das Potential TX, das der Leitung 144[n + 1] zugeführt wird, auf das L-Potential eingestellt, wodurch der Transistor 121 ausgeschaltet wird, und das Potential des Knotens FD[n + 1] ist dadurch festgelegt. Es sei angemerkt, dass die Belichtungsperiode bei dem Betriebsbeispiel 3 als Periode 313 in 17 gekennzeichnet wird.
Der Akkumulationsvorgang in der (n + 1)-ten Zeile wird durchgeführt, ohne den Rücksetzvorgang nach dem Akkumulationsvorgang in der n-ten Zeile durchzuführen, so dass die Bildperiode verkürzt werden kann.
[Lesevorgang]
Der Lesevorgang kann in einer Weise durchgeführt werden, die derjenigen des Betriebsbeispiels 1 bei der vorstehenden Ausführungsform ähnlich ist.
Im Gegensatz zum Betriebsbeispiel 2 wird lediglich die Photodiode PD[n + 1] verwendet, und die Photodiode PD[n] wird im Betriebsbeispiel 3 nicht verwendet, was selten zu einer Ausgabesättigung führt, die mit großer Wahrscheinlich dann auftritt, wenn die Lichtmenge, die auf das Licht empfangende Element einfällt, groß ist.
Es sei angemerkt, dass das Ansteuerverfahren, das bei dem Betriebsbeispiel 3 in dieser Beschreibung und dergleichen beschrieben wird, als Hochgeschwindigkeits-GS-Ansteuerverfahren mit hoher Leuchtdichte bezeichnet wird. Die Abbildungsvorrichtung 1100, die bei dieser Ausführungsform beschrieben worden ist, kann Bilder mit einem normalen GS-Ansteuerverfahren, einem Hochgeschwindigkeits-GS-Ansteuerverfahren und einem Hochgeschwindigkeits-GS-Ansteuerverfahren mit hoher Leuchtdichte aufnehmen. Entsprechend einer Ausführungsform der vorliegenden Erfindung kann eine Abbildungsvorrichtung, die zur Hochgeschwindigkeitsbilderfassung mit einem großen Dynamikbereich geeignet ist, bereitgestellt werden.
Wie in 22 gezeigt, kann als Subpixel in dem Pixel 111[n + 1] das Subpixel 1112[n + 1] bereitgestellt werden. Das Subpixel 1112[n + 1], das in 22 gezeigt wird, weist eine Struktur auf, bei der ein Transistor 153 in dem Subpixel 112, das bei der vorstehenden Ausführungsform beschrieben worden ist, bereitgestellt ist.
In dem Subpixel 1112[n + 1], das in 22 gezeigt wird, ist eine Anode oder eine Kathode der Photodiode PD[n + 1] elektrisch mit der Leitung 132 verbunden, mit der das Potential VP zugeführt werden kann. Der andere Anschluss von Anode und Kathode der Photodiode PD[n + 1] ist elektrisch mit einer Source oder einem Drain des Transistors 153 verbunden. Der andere Anschluss von Source und Drain des Transistors 153 ist elektrisch mit dem Knoten ND[n + 1] verbunden. Ein Gate des Transistors 153 ist elektrisch mit der Leitung 161[n + 1] verbunden, mit der ein Potential PC zugeführt werden kann.
Wie in 22 gezeigt, wird neben dem Transistor 152 der Transistor 153 bereitgestellt, wodurch die Photodiode PD[n + 1] anstelle der Photodiode PD[n] für das Hochgeschwindigkeits-GS-Ansteuerverfahren mit hoher Leuchtdichte verwendet werden kann. Die Photodiode wird in angemessener Weise zwischen der Photodiode PD[n] und der Photodiode PD[n + 1] bei dem Hochgeschwindigkeits-GS-Ansteuerverfahren mit hoher Leuchtdichte umgeschaltet, so dass eine Verschlechterung der Photodiode verringert werden kann, und die Zuverlässigkeit der Abbildungsvorrichtung kann verbessert werden.
Obwohl ein n-Kanal-Transistor für den Transistor 152 in 22 verwendet wird, kann ein p-Kanal-Transistor verwendet werden.
Diese Ausführungsform kann in einer geeigneten Kombination mit den bei den anderen Ausführungsformen beschriebenen Strukturen implementiert werden.
(Ausführungsform 4)
Bei dieser Ausführungsform wird ein Beispiel, in dem die Abbildungsvorrichtung 100 einen CMOS-Bildsensor umfasst, bei dem es sich um einen Typ eines Festkörper-Bildsensors handelt, anhand von 23, 24, 25 und 26A und 26B beschrieben. Ein Pixelbereich 251, der in 23 als Querschnittsansicht gezeigt wird, entspricht einem Teil des Pixels 111 in der Abbildungsvorrichtung 100. Ein peripherer Schaltungsbereich 252, der in 23 als Querschnittsansicht gezeigt wird, entspricht einem Teil einer peripheren Schaltung in der Abbildungsvorrichtung 100. 24 ist eine vergrößerte Ansicht eines Transistors 241 in 23. 26A ist eine vergrößerte Ansicht eines Transistors 281 in 23. 26B ist eine vergrößerte Ansicht eines Transistors 282 in 23.
Die Abbildungsvorrichtung 100, die bei dieser Ausführungsform beschrieben wird, umfasst eine isolierende Schicht 102 über einem Substrat 101 und ein photoelektrisches Umwandlungselement 220 mit einem PIN-Übergang über der isolierenden Schicht 102. Das photoelektrische Umwandlungselement 220 umfasst eine p-Typ-Halbleiterschicht 221, eine i-Typ-Halbleiterschicht 222 und eine n-Typ-Halbleiterschicht 223. Wenn dieses in einer Draufsicht betrachtet wird, weist das photoelektrische Umwandlungselement 220 eine Struktur auf, bei der die i-Typ-Halbleiterschicht 222 zwischen der p-Typ-Halbleiterschicht 221 und der n-Typ-Halbleiterschicht 223 bereitgestellt ist. Es sei angemerkt, dass das photoelektrische Umwandlungselement 220 mit der p-Typ-Halbleiterschicht 221 und der n-Typ-Halbleiterschicht 223, jedoch ohne die i-Typ-Halbleiterschicht 222, ausgebildet werden kann. Wenn die i-Typ-Halbleiterschicht 222 in dem photoelektrischen Umwandlungselement 220 bereitgestellt wird, kann die Lichtempfindlichkeit erhöht werden. Das photoelektrische Umwandlungselement 220, das bei dieser Ausführungsform beschrieben wird, kann als Photodiode PD dienen, die bei der vorstehenden Ausführungsform beschrieben worden ist.
Es sei angemerkt, dass ein intrinsischer Halbleiter (i-Typ-Halbleiter) idealerweise ein Halbleiter ist, der keine Verunreinigungen enthält und dessen Fermi-Niveau im Wesentlichen in der Mitte der Energielücke liegt, jedoch ist in dieser Beschreibung und dergleichen ein Halbleiter, dem eine Verunreinigung, die als Donator dient, oder eine Verunreinigung, die als Akzeptor dient, zugesetzt worden ist und dessen Fermi-Niveau im Wesentlichen in der Mitte der Energielücke liegt, ebenfalls in der Kategorie des intrinsischen Halbleiters enthalten. Selbst wenn ein Halbleiter eine Verunreinigung, die als Donator dient, oder eine Verunreinigung, die als Akzeptor dient, enthält, ist der Halbleiter in der Kategorie intrinsischer Halbleiter enthalten, solange wie der Halbleiter als intrinsischer Halbleiter dienen kann.
Es sei angemerkt, dass das Substrat 101 ein Glassubstrat, ein Quarzsubstrat, ein Saphirsubstrat, ein Keramiksubstrat, ein Metallsubstrat, ein Halbleitersubstrat oder dergleichen sein kann. Alternativ kann ein Kunststoffsubstrat mit einer Wärmebeständigkeit hinsichtlich der Verarbeitungstemperatur dieser Ausführungsform verwendet werden. Beispiele für das Substrat umfassen ein Halbleitersubstrat (z. B. ein einkristallines Substrat oder ein Siliziumsubstrat), ein Silizium-auf-Isolator-(SOI-)Substrat, ein Glassubstrat, ein Quarzsubstrat, ein Kunststoffsubstrat, ein Metallsubstrat, ein Edelstahlsubstrat, ein Substrat, das eine Edelstahlfolie umfasst, ein Wolframsubstrat und ein Substrat, das eine Wolframfolie umfasst. Als Beispiel für ein Glassubstrat können ein Bariumborosilikatglas-Substrat, ein Aluminiumborosilikatglas-Substrat, ein Kalknatronglas-Substrat oder dergleichen angegeben werden.
Nachdem das photoelektrische Umwandlungselement 220 und die Pixelschaltung 230 ausgebildet worden sind, kann das Substrat 101 durch ein mechanisches Polierverfahren, ein Ätzverfahren oder dergleichen entfernt werden. In dem Fall, in dem das Substrat 101 verbleibt, kann ein Material, das Licht durchlässt, das von dem photoelektrischen Umwandlungselement 220 erfasst werden kann, für das Substrat 101 verwendet werden.
Die isolierende Schicht 102 kann unter Verwendung eines Oxidmaterials, wie z. B. Aluminiumoxid, Magnesiumoxid, Siliziumoxid, Siliziumoxynitirid, Galliumoxid, Germaniumoxid, Yttriumoxid, Zirconiumoxid, Lanthanoxid, Neodymoxid, Hafniumoxid oder Tantaloxid, eines Nitridmaterials, wie z. B. Siliziumnitrid, Siliziumnitridoxid, Aluminiumnitrid oder Aluminiumnitridoxid, oder dergleichen derart ausgebildet werden, das sie eine einschichtige Struktur oder eine mehrschichtige Struktur aufweist. Die isolierende Schicht 102 kann durch ein Sputterverfahren, ein CVD-Verfahren, ein thermisches Oxidationsverfahren, ein Beschichtungsverfahren, ein Druckverfahren oder dergleichen ausgebildet werden.
Die Ausbildung der p-Typ-Halbleiterschicht 221, der i-Typ-Halbleiterschicht 222 und der n-Typ-Halbleiterschicht 223 kann auf die folgende Weise durchgeführt werden: Eine inselförmige i-Typ-Halbleiterschicht 222 wird über der isolierenden Schicht 102 ausgebildet, eine Maske wird über der i-Typ-Halbleiterschicht 222 ausgebildet, und ein Verunreinigungselement wird selektiv in einen Teil der i-Typ-Halbleiterschicht 222 eingeführt. Die Einführung des Verunreinigungselements kann beispielsweise durch ein Ionenimplantationsverfahren mit Massentrennung oder durch ein Ionendotierverfahren ohne Massentrennung durchgeführt werden. Die Maske wird entfernt, nachdem das Verunreinigungselement zugefügt worden ist.
Die p-Typ-Halbleiterschicht 221, die i-Typ-Halbleiterschicht 222 und die n-Typ-Halbleiterschicht 223 können unter Verwendung eines einkristallinen Halbleiters, eines polykristallinen Halbleiters, eines mikrokristallinen Halbleiters, eines nanokristallinen Halbleiters, eines semi-amorphen Halbleiters, eines amorphen Halbleiters oder dergleichen ausgebildet werden. Beispielsweise kann amorphes Silizium, mikrokristallines Germanium oder dergleichen verwendet werden. Alternativ kann ein Verbundhalbleiter, wie z. B. Siliziumcarbid oder Galliumarsenid, verwendet werden.
In dem Fall, in dem Silizium als Material zum Ausbilden der p-Typ-Halbleiterschicht 221, der i-Typ-Halbleiterschicht 222 und der n-Typ-Halbleiterschicht 223 verwendet wird, können als p-Typ-Verunreinigungselement beispielsweise Elemente der Gruppe 13 verwendet werden. Als n-Typ-Verunreinigungselement können beispielsweise Elemente der Gruppe 15 verwendet werden.
In dem Fall, in dem die Halbleiterschichten beispielsweise unter Verwendung von SOI ausgebildet werden, kann die isolierende Schicht 102 eine eingegrabene Oxid-(BOX-)Schicht sein.
Die Abbildungsvorrichtung 100 bei dieser Ausführungsform umfasst eine isolierende Schicht 103 und eine isolierende Schicht 104 über der p-Typ-Halbleiterschicht 221, der i-Typ-Halbleiterschicht 222 und der n-Typ-Halbleiterschicht 223. Die isolierende Schicht 103 und die isolierende Schicht 104 können unter Verwendung eines Materials und eines Verfahrens ausgebildet werden, die denjenigen der isolierenden Schicht 102 ähnlich sind. Entweder die isolierende Schicht 103 oder die isolierende Schicht 104 kann nicht bereitgestellt sein, oder eine isolierende Schicht, bei der drei oder mehr Schichten übereinander angeordnet sind, kann bereitgestellt werden.
Die Abbildungsvorrichtung 100 bei dieser Ausführungsform umfasst eine isolierende Schicht 105 mit einer planaren Oberfläche über der isolierenden Schicht 104. Die isolierende Schicht 105 kann unter Verwendung eines Materials und eines Verfahrens ausgebildet werden, die denjenigen der isolierenden Schicht 102 ähnlich sind. Für die isolierende Schicht 105 kann ein Material mit einer niedrigen dielektrischen Konstante (ein Material mit niedrigem k), ein Harz auf Siloxan-Basis, ein Phosphorsilikatglas (PSG), ein Borophosphorsilikatglas (BPSG) oder dergleichen verwenden werden. Die Oberfläche der isolierenden Schicht 105 kann einer chemisch-mechanischen Polier-(CMP-)Behandlung (nachstehend als CMP-Behandlung bezeichnet) unterzogen werden. Durch die CMP-Behandlung kann eine Unebenheit der Oberfläche verringert werden, und eine Abdeckung mit einer isolierenden Schicht oder einer leitfähigen Schicht, die später ausgebildet wird, kann erhöht werden.
In einem Bereich, der die isolierende Schicht 103 bis isolierende Schicht 105 umfasst und mit der p-Typ-Halbleiterschicht 221 überlappt, wird eine Öffnung 224 ausgebildet, und in einem Bereich, der die isolierende Schicht 103 bis isolierende Schicht 105 umfasst und mit der n-Typ-Halbleiterschicht 223 überlappt, wird eine Öffnung 225 ausgebildet. Kontaktpfropfen bzw. Kontaktelemente 106 werden in der Öffnung 224 und der Öffnung 225 ausgebildet. Die Kontaktpfropfen 106 werden jeweils durch Einbettung eines leitenden Materials in einer Öffnung (via) ausgebildet, die in der isolierenden Schicht bereitgestellt ist. Als leitendes Material kann ein leitendes Material mit einer hohen Einbettfähigkeit, wie z. B. Wolfram oder Polysilizium, verwendet werden. Obwohl nicht dargestellt, können eine Seitenfläche und eine Unterseite des Materials mit einer Sperrschicht (einer Schicht zur Verhinderung einer Diffusion) aus einer Titanschicht, einer Titannitridschicht, einer mehrschichtigen Schicht aus diesen Schichten oder dergleichen bedeckt sein. In diesem Fall wird die Sperrschicht in einigen Fällen als Teil des Kontaktpfropfens angesehen.
Über der isolierenden Schicht 105 werden eine Elektrode 226 und eine Elektrode 227 ausgebildet. Die Elektrode 226 ist elektrisch mit der p-Typ-Halbleiterschicht 221 in der Öffnung 224 via den Kontaktpfropfen 106 verbunden. Die Elektrode 227 ist elektrisch mit der n-Typ-Halbleiterschicht 223 in der Öffnung 225 via den Kontaktpfropfen 106 verbunden.
Eine isolierende Schicht 107 wird ausgebildet, um die Elektrode 226 und die Elektrode 227 zu bedecken. Die isolierende Schicht 107 kann unter Verwendung eines Materials und eines Verfahrens ausgebildet werden, die denjenigen der isolierenden Schicht 105 ähnlich sind. Des Weiteren kann die Oberfläche der isolierenden Schicht 107 einer CMP-Behandlung unterzogen werden. Durch die CMP-Behandlung kann eine Unebenheit der Oberfläche verringert werden, und eine Abdeckung mit einer isolierenden Schicht oder einer leitfähigen Schicht, die später ausgebildet wird, kann erhöht werden.
Die Elektrode 226 und die Elektrode 227 können mit einer einschichtigen Struktur oder einer mehrschichtige Struktur unter Verwendung eines Metalls, wie z. B. Aluminium, Titan, Chrom, Nickel, Kupfer, Yttrium, Zirconium, Molybdän, Mangan, Silber, Tantal und Wolfram, oder einer Legierung ausgebildet werden, die ein beliebiges dieser Metalle als ihren Hauptbestandteil enthält. Beispielsweise können eine einschichtige Struktur aus einem Mangan enthaltenden Kupferfilm, eine zweischichtige Struktur, bei der ein Aluminiumfilm über einem Titanfilm angeordnet ist, eine zweischichtige Struktur, bei der ein Aluminiumfilm über einem Wolframfilm angeordnet ist, eine zweischichtige Struktur, bei der ein Kupferfilm über einem Kupfer-Magnesium-Aluminium-Legierungsfilm angeordnet ist, eine zweischichtige Struktur, bei der ein Kupferfilm über einem Titanfilm angeordnet ist, eine zweischichtige Struktur, bei der ein Kupferfilm über einem Wolframfilm angeordnet ist, eine dreischichtige Struktur, bei der ein Titanfilm oder ein Titannitridfilm, ein Aluminiumfilm oder ein Kupferfilm und ein Titanfilm oder ein Titannitridfilm in dieser Reihenfolge übereinander angeordnet sind, eine dreischichtige Struktur, bei der ein Molybdänfilm oder ein Molybdännitridfilm, ein Aluminiumfilm oder ein Kupferfilm und ein Molybdänfilm oder ein Molybdännitridfilm in dieser Reihenfolge übereinander angeordnet sind, eine dreischichtige Struktur bei der ein Wolframfilm, ein Kupferfilm und ein Wolframfilm in dieser Reihenfolge übereinander angeordnet sind, und dergleichen angegeben werden. Alternativ kann ein Legierungsfilm oder ein Nitridfilm verwendet werden, der Aluminium und ein oder mehrere Elemente enthält, das/die aus Titan, Tantal, Wolfram, Molybdän, Chrom, Neodym und Scandium ausgewählt wird/werden.
Es sei angemerkt, dass ein leitenden Materials, das Sauerstoff enthält, wie z. B. Indiumzinnoxid, Zinkoxid, Indiumoxid, das Wolframoxid enthält, Indiumzinkoxid, das Wolframoxid enthält, Indiumoxid, das Titanoxid enthält, Indiumzinnoxid, das Titanoxid enthält, Indiumzinkoxid oder Indiumzinnoxid, dem Siliziumoxid zugesetzt worden ist, oder ein leitendes Material, das Stickstoff enthält, wie z. B. Titannitrid oder Tantalnitrid, verwendet werden kann. Es ist ebenfalls möglich, eine mehrschichtige Struktur zu verwenden, die unter Verwendung eines Materials, das das vorstehende Metallelement enthält, und eines leitenden Materials ausgebildet wird, das Sauerstoff enthält. Es ist ebenfalls möglich, eine mehrschichtige Struktur zu verwenden, die unter Verwendung eines Materials, das das vorstehende Metallelement enthält, und eines leitenden Materials ausgebildet wird, das Stickstoff enthält. Es ist ebenfalls möglich, eine mehrschichtige Struktur zu verwenden, die unter Verwendung eines Materials, das das vorstehende Metallelement enthält, eines leitenden Materials, das Sauerstoff enthält, und eines leitenden Materials, das Stickstoff enthält, ausgebildet wird.
Das photoelektrische Umwandlungselement 220 erfasst das Licht 660, das auf der Seite der isolierenden Schicht 102 einfällt.
Der Transistor, der in dem Pixel 111 enthalten ist, kann derart bereitgestellt werden, dass er mit dem photoelektrischen Umwandlungselement überlappt. In 23 werden der Transistor 241 und ein Transistor 246 über dem photoelektrischen Umwandlungselement 220 bereitgestellt. Insbesondere werden der Transistor 241 und der Transistor 246 über der isolierenden Schicht 107 ausgebildet, wobei eine isolierende Schicht 108 und eine isolierende Schicht 109 dazwischen bereitgestellt sind.
Bei dieser Ausführungsform handelt es sich bei dem Transistor 241, dem Transistor 246 und einem Transistor 289 jeweils um einen Top-Gate-Transistor bzw. einen Transistor mit oben liegendem Gate, jedoch kann auch ein Bottom-Gate-Transistor bzw. Transistor mit unten liegendem Gate zum Einsatz kommen.
Für die vorstehenden Transistoren kann auch ein invertierender Staggered-Transistor bzw. versetzt angeordneter Transistor oder ein Forward-Staggered-Transistor bzw. Vorwärts-Versetzt-Angeordneter Transistor verwendet werden. Es ist ebenfalls möglich, einen Dual-Gate-Transistor zu verwenden, bei dem eine Halbleiterschicht, in der ein Kanal gebildet wird, zwischen zwei Gate-Elektroden liegt. Des Weiteren ist der Transistor nicht auf einen Transistor mit einer Einzel-Gate-Struktur beschränkt; ein Multi-Gate-Transistor bzw. Mehrfach-Gate-Transistor mit einer Vielzahl von Kanalbildungsbereichen, wie z. B. ein Doppel-Gate-Transistor, kann verwendet werden.
Für die Transistoren kann ein Transistor mit einer beliebigen einer Vielzahl von Strukturen, wie z. B. ein planarer Typ, ein FIN-Typ und ein Tri-Gate-Typ, verwendet werden.
Die Transistoren können die gleiche Struktur oder unterschiedliche Strukturen aufweisen. Es sei angemerkt, dass die Größe (z. B. eine Kanallänge und eine Kanalbreite) oder dergleichen jedes Transistors in angemessener Weise angepasst werden kann.
In dem Fall, in dem sämtliche der Vielzahl von Transistoren in der Abbildungsvorrichtung 100 die gleiche Struktur aufweisen, können die Transistoren gleichzeitig im selben Prozess ausgebildet werden.
Der Transistor 241 umfasst eine Elektrode 243, die als Gate-Elektrode dienen kann, eine Elektrode 244, die als Source-Elektrode oder Drain-Elektrode dienen kann, eine Elektrode 245, die als der andere Anschluss von Source-Elektrode und Drain-Elektrode dienen kann, eine isolierende Schicht 117, die als Gate-Isolierschicht dienen kann, und eine Halbleiterschicht 242 (siehe 24).
Es sei angemerkt, dass in 23 sowohl die Elektrode, die als der andere Anschluss von Source-Elektrode und Drain-Elektrode des Transistors 241 dient, als auch die Elektrode, die als Source-Elektrode oder Drain-Elektrode des Transistors 246 dienen kann, unter Verwendung der Elektrode 245 ausgebildet werden. Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt ist. Die Elektrode, die als der andere Anschluss von Source-Elektrode und Drain-Elektrode des Transistors 241 dient, und die Elektrode, die als Source-Elektrode oder Drain-Elektrode des Transistors 246 dienen kann, können unter Verwendung unterschiedlicher Elektroden ausgebildet werden.
Die isolierende Schicht 108 wird vorzugsweise unter Verwendung eines isolierenden Films ausgebildet, der eine Funktion zum Verhindern einer Diffusion von Verunreinigungen, wie z. B. Sauerstoff, Wasserstoff, Wasser, einem Alkalimetall oder einem Erdalkalimetall, aufweist. Beispiele für den isolierenden Film umfassen Siliziumoxid, Siliziumoxynitrid, Siliziumnitrid, Siliziumnitridoxid, Galliumoxid, Hafniumoxid, Yttriumoxid, Aluminiumoxid, Aluminiumoxynitrid und dergleichen. Wenn der isolierende Film unter Verwendung von Siliziumnitrid, Galliumoxid, Hafniumoxid, Yttriumoxid, Aluminiumoxid oder dergleichen ausgebildet wird, kann eine Diffusion von Verunreinigungen von der Seite des photoelektrischen Umwandlungselements 220 zu der Halbleiterschicht 242 verringert werden. Es sei angemerkt, dass die isolierende Schicht 108 durch ein Sputterverfahren, ein CVD-Verfahren, ein Verdampfungsverfahren, ein thermisches Oxidationsverfahren oder dergleichen ausgebildet werden kann. Die isolierende Schicht 108 kann mit einer einschichtigen Struktur oder einer mehrschichtigen Struktur aus beliebigen dieser Materialien ausgebildet werden.
Die isolierende Schicht 109 kann unter Verwendung eines Materials und eines Verfahrens ausgebildet werden, die denjenigen der isolierenden Schicht 102 ähnlich sind. In dem Fall, in dem ein Oxidhalbleiter für die Halbleiterschicht 242 verwendet wird, wird für die isolierende Schicht 108 vorzugsweise eine isolierende Schicht verwendet, die mehr Sauerstoff als die stöchiometrische Zusammensetzung aufweist. Von der isolierenden Schicht, die mehr Sauerstoff enthält als die stöchiometrische Zusammensetzung, wird ein Teil des Sauerstoffs bei Erwärmung abgegeben. Die isolierende Schicht, die mehr Sauerstoff enthält als die stöchiometrische Zusammensetzung, ist eine isolierende Schicht, bei der die Menge an abgegebenem Sauerstoff, in Sauerstoffatome umgerechnet, größer als oder gleich 1,0 × 10¹⁸ Atome/cm³, bevorzugt größer als oder gleich 3,0 × 10²⁰ Atome/cm³ bei einer TDS-Analyse ist. Es sei angemerkt, dass die Temperatur der Filmoberfläche bei der TDS-Analyse vorzugsweise höher als oder gleich 100°C und niedriger als oder gleich 700°C, oder höher als oder gleich 100°C und niedriger als oder gleich 500°C ist.
Die isolierende Schicht, die mehr Sauerstoff enthält als die stöchiometrische Zusammensetzung, kann durch eine Behandlung ausgebildet werden, bei der Sauerstoff einer isolierenden Schicht zugefügt wird. Die Behandlung zum Zufügen von Sauerstoff kann durch eine Wärmebehandlung in einer Sauerstoffatmosphäre durchgeführt werden, oder sie kann mit einer Ionenimplantationseinrichtung, einer Ionendotiereinrichtung oder einer Plasmabehandlungseinrichtung durchgeführt werden. Als Gas zum Hinzufügen von Sauerstoff kann ein Sauerstoffgas von ¹⁶O₂, ¹⁸O₂ oder dergleichen, ein Stickstoffoxidgas, ein Ozongas oder dergleichen verwendet werden. In dieser Beschreibung wird die Behandlung zum Zufügen von Sauerstoff auch als „Sauerstoffdotierbehandlung” bezeichnet.
Jede Halbleiterschicht in dem Transistor 241, dem Transistor 246, dem Transistor 289 und dergleichen kann unter Verwendung eines einkristallinen Halbleiters, eines polykristallinen Halbleiters, eines mikrokristallinen Halbleiters, eines nanokristallinen Halbleiters, eines semi-amorphen Halbleiters, eines amorphen Halbleiters oder dergleichen ausgebildet werden. Beispielsweise kann amorphes Silizium, mikrokristallines Germanium oder dergleichen verwendet werden. Alternativ kann ein Verbundhalbleiter, wie z. B. Siliziumcarbid, Galliumarsenid, ein Oxidhalbleiter oder ein Nitridhalbleiter, ein organischer Halbleiter oder dergleichen verwendet werden.
Bei dieser Ausführungsform wird ein Beispiel beschrieben, in dem ein Oxidhalbleiter für die Halbleiterschicht 242 verwendet wird. Des Weiteren wird bei dieser Ausführungsform ein Fall beschrieben, in dem die Halbleiterschicht 242 eine mehrschichtige Schicht ist, die eine Halbleiterschicht 242a, eine Halbleiterschicht 242b und eine Halbleiterschicht 242c enthält.
Die Halbleiterschicht 242a, die Halbleiterschicht 242b und die Halbleiterschicht 242c werden jeweils unter Verwendung eines Materials ausgebildet, das In und/oder Ga enthält. Typische Beispiele sind ein In-Ga-Oxid (ein Oxid, das In und Ga enthält), ein In-Zn-Oxid (ein Oxid, das In und Zn enthält) und ein In-M-Zn-Oxid (ein Oxid, das In, ein Element M und Zn enthält; bei dem Element M handelt es sich um eine oder mehrere Art/Arten von Element/en, das/die aus Al, Ti, Ga, Y, Zr, La, Ce, Nd und Hf ausgewählt wird/werden, und es entspricht einem Metallelement, dessen Bindungsstärke an Sauerstoff höher ist als diejenige von In).
Die Halbleiterschicht 242a und die Halbleiterschicht 242c werden vorzugsweise unter Verwendung eines Materials ausgebildet, das eine oder mehrere Arten von Metallelement/en enthält, das/die in der Halbleiterschicht 242b enthalten ist/sind. Durch Verwendung eines derartigen Materials werden Grenzflächenzustände mit geringerer Wahrscheinlichkeit an der Grenzfläche zwischen der Halbleiterschicht 242a und der Halbleiterschicht 242b und an der Grenzfläche zwischen der Halbleiterschicht 242c und der Halbleiterschicht 242b gebildet. Daher werden Ladungsträger mit geringerer Wahrscheinlichkeit an den Grenzflächen gestreut oder eingefangen, was zu einer Verbesserung der Feldeffektbeweglichkeit des Transistors führt. Zudem können Schwankungen der Schwellenspannung des Transistors verringert werden. Deshalb kann eine Halbleitervorrichtung mit vorteilhaften elektrischen Eigenschaften erhalten werden.
Die Dicken der Halbleiterschicht 242a und der Halbleiterschicht 242c sind jeweils größer als oder gleich 3 nm und kleiner als oder gleich 100 nm, bevorzugt größer als oder gleich 3 nm und kleiner als oder gleich 50 nm. Die Dicke der Halbleiterschicht 242b ist größer als oder gleich 3 nm und kleiner als oder gleich 200 nm, bevorzugt größer als oder gleich 3 nm und kleiner als oder gleich 100 nm, noch bevorzugter größer als oder gleich 3 nm und kleiner als oder gleich 50 nm.
In dem Fall, in dem die Halbleiterschicht 242b ein In-M-Zn-Oxid ist und die Halbleiterschicht 242a und die Halbleiterschicht 242c ebenfalls jeweils ein In-M-Zn-Oxid sind, weisen beispielsweise die Halbleiterschicht 242a und die Halbleiterschicht 242c jeweils ein Atomverhältnis auf, bei dem In:M:Zn = x₁:y₁:z₁ ist, und weist die Halbleiterschicht 242b ein Atomverhältnis auf, bei dem In:M:Zn = x₂:y₂:z₂ ist. In diesem Fall können die Zusammensetzungen der Halbleiterschicht 242a, der Halbleiterschicht 242c und der Halbleiterschicht 242b derart ausgewählt werden, dass y₁/x₁ größer als y₂/x₂ ist. Vorzugsweise werden die Zusammensetzungen der Halbleiterschicht 242a, der Halbleiterschicht 242c und der Halbleiterschicht 242b derart ausgewählt, dass y₁/x₁ 1,5-mal oder mehr so groß ist wie y₂/x₂. Es wird darüber hinaus bevorzugt, dass die Zusammensetzungen der Halbleiterschicht 242a, der Halbleiterschicht 242c und der Halbleiterschicht 242b derart ausgewählt werden, dass y₁/x₁ zweimal oder mehr so groß ist wie y₂/x₂. Es ist noch bevorzugter, dass die Zusammensetzungen der Halbleiterschicht 242a, der Halbleiterschicht 242c und der Halbleiterschicht 242b derart ausgewählt werden, dass y₁/x₁ dreimal oder mehr so groß ist wie y₂/x₂. Dabei ist y₁ bevorzugt größer als oder gleich x₁ in der Halbleiterschicht 242b, wobei in diesem Falle stabile elektrische Eigenschaften eines Transistors erhalten werden können. Jedoch wird dann, wenn y₁ dreimal oder mehr so groß ist wie x₁, die Feldeffektbeweglichkeit des Transistors verringert; folglich ist y₁ vorzugsweise kleiner als das Dreifache von x₁. Wenn die Halbleiterschicht 242a und die Halbleiterschicht 242c die vorstehenden Zusammensetzungen aufweisen, kann es sich bei der Halbleiterschicht 242a und der Halbleiterschicht 242c jeweils um eine Schicht handeln, in der Sauerstofffehlstellen mit geringerer Wahrscheinlichkeit erzeugt werden als in der Halbleiterschicht 242b.
In dem Fall, in dem die Halbleiterschicht 242a und die Halbleiterschicht 242c jeweils ein In-M-Zn-Oxid sind, sind die Prozentsätze von In und einem Element M, wobei Zn und 0 nicht berücksichtigt werden, vorzugsweise wie folgt: Der Prozentsatz von In ist niedriger als 50 Atom-% und der Prozentsatz von M ist höher als oder gleich 50 Atom-%. Die Prozentsätze von In und M sind noch bevorzugter wie folgt: Der Prozentsatz von In ist niedriger als 25 Atom-% und der Prozentsatz von M ist höher als oder gleich 75 Atom-%. In dem Fall, in dem für die Halbleiterschicht 242b ein In-M-Zn-Oxid verwendet wird, sind die Prozentsätze von In und dem Element M, wobei Zn und O nicht berücksichtigt werden, vorzugsweise wie folgt: Der Prozentsatz von In ist höher als oder gleich 25 Atom-%, und der Prozentsatz von M ist niedriger als 75 Atom-%. Die Prozentsätze von In und dem Element M sind noch bevorzugter wie folgt: Der Prozentsatz von In ist höher als oder gleich 34 Atom-% und der Prozentsatz von M ist niedriger als 66 Atom-% ist.
Beispielsweise kann ein In-Ga-Zn-Oxid, das unter Verwendung eines Targets mit einem Atomverhältnis von In:Ga:Zn = 1:3:2, 1:3:4, 1:3:6, 1:6:4 oder 1:9:6 ausgebildet wird oder ein In-Ga-Oxid, das unter Verwendung eines Targets mit einem Atomverhältnis von In:Ga = 1:9 ausgebildet wird, sowohl für die Halbleiterschicht 242a als auch für die Halbleiterschicht 242c, die In oder Ga enthalten, verwendet werden. Des Weiteren kann ein In-Ga-Zn-Oxid, das unter Verwendung eines Targets mit einem Atomverhältnis von In:Ga:Zn = 3:1:2, 1:1:1, 5:5:6 oder 4:2:4,1 ausgebildet wird, für die Halbleiterschicht 242b verwendet werden. Es sei angemerkt, dass das Atomverhältnis von der Halbleiterschicht 242a und der Halbleiterschicht 242b jeweils innerhalb eines Fehlerbereiches von ±20% von den vorstehend beschriebenen Atomverhältnissen abweichen kann.
Um stabile elektrische Eigenschaften des Transistors, der die Halbleiterschicht 242b umfasst, zu erhalten, werden vorzugsweise Verunreinigungen und Sauerstofffehlstellen in der Halbleiterschicht 242b verringert, um eine hochreine Halbleiterschicht zu erhalten; dementsprechend kann die Halbleiterschicht 242b als intrinsische oder im Wesentlichen intrinsische Halbleiterschicht angesehen werden. Des Weiteren wird vorzugsweise mindestens der Kanalbildungsbereich der Halbleiterschicht 242b als intrinsische oder im Wesentlichen intrinsische Halbleiterschicht angesehen.
Es sei angemerkt, dass die im Wesentlichen intrinsische Oxidhalbleiterschicht eine Oxidhalbleiterschicht bezeichnet, in der die Ladungsträgerdichte niedriger als 1 × 10¹⁷/cm³, niedriger als 1 × 10¹⁵/cm³, oder niedriger als 1 × 10¹³/cm³ ist.
[Energiebandstruktur des Oxidhalbleiters]
Die Funktion und der Effekt der Halbleiterschicht 242, die eine mehrschichtige Schicht ist und die Halbleiterschicht 242a, die Halbleiterschicht 242b und die Halbleiterschicht 242c umfasst, werden anhand eines Energiebandstrukturdiagramms, das in 25 gezeigt wird, beschrieben. 25 ist das Energiebandstrukturdiagramm, das einen Abschnitt entlang der Strichpunktlinie C1-C2 in 24 zeigt. Demzufolge zeigt 25 die Energiebandstruktur eines Kanalbildungsbereichs des Transistors 241.
In 25 bezeichnen Ec 382, Ec 383a, Ec 383b, Ec 383c und Ec 386 jeweils die Energien der Leitungsbandminima der isolierenden Schicht 109, der Halbleiterschicht 242a, der Halbleiterschicht 242b, der Halbleiterschicht 242c und der isolierenden Schicht 117.
Hier entspricht eine Energiedifferenz zwischen dem Vakuumniveau und dem Leitungsbandminimum (die Differenz wird auch als „Elektronenaffinität” bezeichnet) einem Wert, der durch Subtraktion einer Energielücke von einer Energiedifferenz zwischen dem Vakuumniveau und dem Maximum des Valenzbandes (die Differenz wird auch als „Ionisierungspotential” bezeichnet) ermittelt wird. Es sei angemerkt, dass die Energielücke mittels eines spektroskopischen Ellipsometers (UT-300, hergestellt von HORIBA JOBIN YVON S. A. S.) gemessen werden kann. Die Energiedifferenz zwischen dem Vakuumniveau und dem Maximum des Valenzbandes kann mittels eines Ultraviolett-Photoelektronenspektroskopie-(UPS-)Geräts (VersaProbe, hergestellt von ULVAC-PHI, Inc.) gemessen werden.
Es sei angemerkt, dass ein In-Ga-Zn-Oxid, das unter Verwendung eines Targets mit einem Atomverhältnis von In:Ga:Zn = 1:3:2 ausgebildet wird, eine Energielücke von etwa 3,5 eV und eine Elektronenaffinität von etwa 4,5 eV aufweist. Ein In-Ga-Zn-Oxid, das unter Verwendung eines Targets mit einem Atomverhältnis von In:Ga:Zn = 1:3:4 ausgebildet wird, weist eine Energielücke von etwa 3,4 eV und eine Elektronenaffinität von etwa 4,5 eV auf. Ein In-Ga-Zn-Oxid, das unter Verwendung eines Targets mit einem Atomverhältnis von In:Ga:Zn = 1:3:6 ausgebildet wird, weist eine Energielücke von etwa 3,3 eV und eine Elektronenaffinität von etwa 4,5 eV auf. Ein In-Ga-Zn-Oxid, das unter Verwendung eines Targets mit einem Atomverhältnis von In:Ga:Zn = 1:6:2 ausgebildet wird, weist eine Energielücke von etwa 3,9 eV und eine Elektronenaffinität von etwa 4,3 eV auf. Ein In-Ga-Zn-Oxid, das unter Verwendung eines Targets mit einem Atomverhältnis von In:Ga:Zn = 1:6:8 ausgebildet wird, weist eine Energielücke von etwa 3,5 eV und eine Elektronenaffinität von etwa 4,4 eV auf. Ein in-Ga-Zn-Oxid, das unter Verwendung eines Targets mit einem Atomverhältnis von In:Ga:Zn = 1:6:10 ausgebildet wird, weist eine Energielücke von etwa 3,5 eV und eine Elektronenaffinität von etwa 4,5 eV auf. Ein In-Ga-Zn-Oxid, das unter Verwendung eines Targets mit einem Atomverhältnis von In:Ga:Zn = 1:1:1 ausgebildet wird, weist eine Energielücke von etwa 3,2 eV und eine Elektronenaffinität von etwa 4,7 eV auf. Ein In-Ga-Zn-Oxid, das unter Verwendung eines Targets mit einem Atomverhältnis von In:Ga:Zn = 3:1:2 ausgebildet wird, weist eine Energielücke von etwa 2,8 eV und eine Elektronenaffinität von etwa 5,0 eV auf.
Da die isolierende Schicht 109 und die isolierende Schicht 117 Isolatoren sind, liegen Ec 382 und Ec 386 näher am Vakuumniveau (weisen sie eine geringere Elektronenaffinität auf) als Ec 383a, Ec 383b und Ec 383c.
Ferner liegt Ec 383a näher am Vakuumniveau als Ec 383b. Insbesondere liegt Ec 383a vorzugsweise um 0,05 eV oder mehr, um 0,07 eV oder mehr, um 0,1 eV oder mehr, oder um 0,15 eV oder mehr und um 2 eV oder weniger, um 1 eV oder weniger, um 0,5 eV oder weniger oder um 0,4 eV oder weniger näher am Vakuumniveau als Ec 383b.
Ferner liegt Ec 383c näher am Vakuumniveau als Ec 383b. Insbesondere liegt Ec 383c vorzugsweise um 0,05 eV oder mehr, um 0,07 eV oder mehr, um 0,1 eV oder mehr, oder um 0,15 eV oder mehr und um 2 eV oder weniger, um 1 eV oder weniger, um 0,5 eV oder weniger oder um 0,4 eV oder weniger näher am Vakuumniveau als Ec 383b.
In der Nähe der Grenzfläche zwischen der Halbleiterschicht 242a und der Halbleiterschicht 242b und in der Nähe der Grenzfläche zwischen der Halbleiterschicht 242b und der Halbleiterschicht 242c werden Mischbereiche gebildet; demzufolge ändert sich die Energie des Leitungsbandminimums kontinuierlich. Mit anderen Worten: Kein Zustand oder nur wenige Zustände existieren an diesen Grenzflächen.
Dementsprechend bewegen sich Elektronen hauptsächlich durch die Halbleiterschicht 242b in der mehrschichtigen Struktur mit der vorstehenden Energiebandstruktur. Demzufolge beeinflussen Grenzflächenzustände selbst dann, wenn die Grenzflächenzustände an der Grenzfläche zwischen der Halbleiterschicht 242a und der isolierenden Schicht 107 oder an der Grenzfläche zwischen der Halbleiterschicht 242c und der isolierenden Schicht 117 existieren, den Übergang von Elektronen kaum. Außerdem existieren die Grenzflächenzustände nicht oder kaum an der Grenzfläche zwischen der Halbleiterschicht 242a und der Halbleiterschicht 242b und an der Grenzfläche zwischen der Halbleiterschicht 242c und der Halbleiterschicht 242b; somit wird ein Elektronenübergang in dem Bereich nicht unterbunden. Deshalb kann der Transistor 241 mit den vorstehenden mehrschichtigen Oxidhalbleitern eine hohe Feldeffektbeweglichkeit aufweisen.
Es sei angemerkt, dass sich, obwohl sich Einfangzustände 390, wie in 24 gezeigt, auf Grund von Verunreinigungen oder Defekten in der Nähe der Grenzfläche zwischen der Halbleiterschicht 242a und der isolierenden Schicht 109 und in der Nähe der Grenzfläche zwischen der Halbleiterschicht 242c und der isolierenden Schicht 117 bilden könnten, die Halbleiterschicht 242b dank des Vorhandenseins der Halbleiterschicht 242a und der Halbleiterschicht 242c entfernt von den Einfangzuständen befinden kann.
Insbesondere ist in dem bei dieser Ausführungsform beschriebenen Transistor 241 eine obere Oberfläche der Halbleiterschicht 242b in Kontakt mit der Halbleiterschicht 242c, und eine untere Oberfläche der Halbleiterschicht 242b ist in Kontakt mit der Halbleiterschicht 242a. Auf diese Weise ist die Halbleiterschicht 242b von der Halbleiterschicht 242a und der Halbleiterschicht 242c umgeben, wodurch der Einfluss der Einfangzustände weiter verringert werden kann.
Jedoch könnten in dem Fall, in dem eine Energiedifferenz zwischen Ec 383a oder Ec 383c und Ec 383b klein ist, Elektronen in der Halbleiterschicht 242b die Einfangzustände erreichen, indem sie die Energiedifferenz überwinden. Die Elektronen werden in den Einfangzuständen eingefangen, wodurch eine negative Festladung an der Grenzfläche zu der isolierenden Schicht erzeugt wird, was dazu führt, dass sich die Schwellenspannung des Transistors in positiver Richtung verschiebt.
Deshalb wird jede der Energiedifferenzen zwischen Ec 383a und Ec 383b und zwischen Ec 383c und Ec 383b vorzugsweise auf größer als oder gleich 0,1 eV, stärker bevorzugt auf größer als oder gleich 0,15 eV eingestellt, wobei in diesem Falle Schwankungen der Schwellenspannung des Transistors verringert werden können und der Transistor vorteilhafte elektrische Eigenschaften aufweisen kann.
Jede der Bandlücken der Halbleiterschicht 242a und der Halbleiterschicht 242c ist vorzugsweise größer als diejenige der Halbleiterschicht 242b.
Entsprechend einer Ausführungsform der vorliegenden Erfindung kann ein Transistor mit geringen Schwankungen der elektrischen Eigenschaften bereitgestellt werden. Dementsprechend kann eine Halbleitervorrichtung mit geringen Schwankungen der elektrischen Eigenschaften bereitgestellt werden. Entsprechend einer Ausführungsform der vorliegenden Erfindung kann ein Transistor mit hoher Zuverlässigkeit bereitgestellt werden. Dementsprechend kann eine Halbleitervorrichtung mit hoher Zuverlässigkeit bereitgestellt werden.
Ein Oxidhalbleiter weist eine Energielücke von 2 eV oder mehr auf; demzufolge weist ein Transistor, der einen Oxidhalbleiter in einer Halbleiterschicht enthält, in der ein Kanal gebildet wird, einen Sperrstrom von sehr geringer Größe auf. Insbesondere kann der Sperrstrom pro Mikrometer der Kanalbreite bei Raumtemperatur niedriger als 1 × 10^–20 A, bevorzugt niedriger als 1 × 10^–22 A, noch bevorzugter niedriger als 1 × 10^–24 A sein. Das heißt, dass das On/Off-Verhältnis des Transistors größer als oder gleich 20 Stellen und kleiner als oder gleich 150 Stellen sein kann.
Entsprechend einer Ausführungsform der vorliegenden Erfindung kann ein Transistor mit niedrigem Stromverbrauch bereitgestellt werden. Demzufolge kann eine Halbleitervorrichtung oder eine Abbildungsvorrichtung mit niedrigem Stromverbrauch bereitgestellt werden.
Da der Oxidhalbleiter eine große Bandlücke aufweist, ist der Temperaturbereich der Umgebung, in der die Halbleitervorrichtung, die einen Oxidhalbleiter enthält, verwendet werden kann, groß. Entsprechend einer Ausführungsform der vorliegenden Erfindung kann eine Abbildungsvorrichtung oder eine Halbleitervorrichtung mit einem großen Temperaturbereich bereitgestellt werden.
Es sei angemerkt, dass die vorstehend beschriebene dreischichtige Struktur ein Beispiel ist. Beispielsweise kann eine zweischichtige Struktur ohne die Halbleiterschicht 242a bzw. die Halbleiterschicht 242c zum Einsatz kommen.
[Oxidhalbleiter]
Ein Oxidhalbleiter, der auf die Halbleiterschicht 242 anwendbar ist, wird im Detail beschrieben.
Im Falle der Verwendung eines Oxidhalbleiters für die Halbleiterschicht kann ein kristalliner Oxidhalbleiter mit Ausrichtung bezüglich der c-Achse (c-axis aligned crystalline oxide semiconductor, CAAC-OS), ein polykristalliner Oxidhalbleiter, ein mikrokristalliner Oxidhalbleiter, ein nanokristalliner Oxidhalbleiter (nc-OS), ein amorpher Oxidhalbleiter oder dergleichen verwendet werden.
Der CAAC-OS-Film ist einer der Oxidhalbleiterfilme, die eine Vielzahl von Kristallteilen mit Ausrichtung bezüglich der c-Achse enthält.
Mit einem Transmissionselektronenmikroskop (TEM) kann ein kombiniertes Analysebild (auch als hochauflösendes TEM-Bild bezeichnet) aus einem Hellfeldbild und einem Beugungsbild des CAAC-OS-Films beobachtet werden. Folglich wird eine Vielzahl von Kristallteilen eindeutig beobachtet. Im hochauflösenden TEM-Bild wird jedoch eine Grenze zwischen Kristallteilen, das heißt eine Korngrenze, nicht eindeutig beobachtet. Folglich ist es weniger wahrscheinlich, dass es in dem CAAC-OS-Film zu einer Verringerung der Elektronenbeweglichkeit auf Grund der Korngrenze kommt.
Dem hochauflösenden Querschnitts-TEM-Bild des CAAC-OS-Films zufolge, der in einer Richtung beobachtet wird, die im Wesentlichen parallel zu der Probenoberfläche ist, sind Metallatome in den Kristallteilen in geschichteter Weise angeordnet. Jede Metallatomschicht weist eine Gestalt auf, die eine Oberfläche, über der der CAAC-OS-Film ausgebildet ist (eine Oberfläche, über der der CAAC-OS-Film ausgebildet ist, wird nachstehend als Ausbildungsoberfläche bezeichnet), oder eine Oberseite des CAAC-OS-Films widerspiegelt, und jede Metallatomschicht ist parallel zu der Ausbildungsoberfläche oder der Oberseite des CAAC-OS-Films angeordnet.
Aus den Ergebnissen des hochauflösenden Querschnitts-TEM-Bildes und des hochauflösenden Draufsicht-TEM-Bildes ist ersichtlich, dass eine Ausrichtung in den Kristallteilen in dem CAAC-OS-Film vorhanden ist.
In dem CAAC-OS-Film mit Ausrichtung bezüglich der c-Achse sind die c-Achsen in einer Richtung ausgerichtet, die parallel zu einem Normalenvektor einer Ausbildungsoberfläche oder einem Normalenvektor einer Oberseite ist, während die Ausrichtung der a-Achsen und b-Achsen zwischen Kristallbereichen irregulär ist.
Es sei angemerkt, dass der Kristallteil gleichzeitig mit einer Abscheidung des CAAC-OS-Films ausgebildet wird oder durch eine Kristallisierungsbehandlung, wie z. B. eine Wärmebehandlung, ausgebildet wird. Wie vorstehend beschrieben worden ist, ist die c-Achse des Kristalls in einer Richtung ausgerichtet, die parallel zu einem Normalenvektor einer Ausbildungsoberfläche oder einem Normalenvektor einer Oberseite ist. Deshalb könnte beispielsweise in dem Fall, in dem eine Form des CAAC-OS-Films durch Ätzen oder dergleichen geändert wird, die c-Achse nicht immer parallel zu einem Normalenvektor einer Ausbildungsoberfläche oder einem Normalenvektor einer Oberseite des CAAC-OS-Films sein.
Ferner ist in dem CAAC-OS-Film die Verteilung der Kristallteile mit Ausrichtung bezüglich der c-Achse nicht unbedingt gleichmäßig. Zum Beispiel ist in dem Fall, in dem das Kristallwachstum, das zur Ausbildung der Kristallteile des CAAC-OS-Films führt, von der näheren Umgebung der Oberseite des Films aus beginnt, der Anteil der Kristallteile mit Ausrichtung bezüglich der c-Achse in der näheren Umgebung der Oberseite in einigen Fällen höher als derjenige in der näheren Umgebung der Ausbildungsoberfläche. Ferner wird dann, wenn dem CAAC-OS-Film eine Verunreinigung hinzugefügt wird, ein Bereich, dem die Verunreinigung hinzugefügt worden ist, verändert, und der Anteil der Kristallteile mit Ausrichtung bezüglich der c-Achse in dem CAAC-OS-Film variiert in einigen Fällen in Abhängigkeit von den Bereichen.
Der CAAC-OS-Film ist ein Oxidhalbleiterfilm mit einer niedrigen Verunreinigungskonzentration. Die Verunreinigung ist ein Element, das sich von den Hauptbestandteilen des Oxidhalbleiterfilms unterscheidet, wie z. B. Wasserstoff, Kohlenstoff, Silizium oder ein Übergangsmetallelement. Im Besonderen stört ein Element, das eine höhere Bindungsstärke an Sauerstoff aufweist als ein in dem Oxidhalbleiterfilm enthaltenes Metallelement, wie z. B. Silizium, die Atomanordnung des Oxidhalbleiterfilms, indem es dem Oxidhalbleiterfilm Sauerstoff entzieht, und reduziert die Kristallinität. Ein Schwermetall, wie z. B. Eisen oder Nickel, Argon, Kohlenstoffdioxid oder dergleichen weist einen großen Atomradius (oder Molekülradius) auf und stört somit die Atomanordnung in dem Oxidhalbleiterfilm, wenn es in dem Oxidhalbleiterfilm enthalten ist, was zur Verringerung der Kristallinität des Oxidhalbleiterfilms führt. Es sei angemerkt, dass die Verunreinigung, die in dem Oxidhalbleiterfilm enthalten ist, als Ladungsträgerfalle oder als Ladungsträgererzeugungsquelle dienen kann.
Der CAAC-OS-Film ist ein Oxidhalbleiterfilm mit einer niedrigen Dichte der Defektzustände. In einigen Fällen dienen Sauerstofffehlstellen in dem Oxidhalbleiterfilm als Ladungsträgerfallen oder als Ladungsträgererzeugungsquellen, wenn Wasserstoff darin eingefangen wird.
Der Zustand, in dem die Verunreinigungskonzentration niedrig ist und die Dichte der Defektzustände niedrig ist (die Anzahl von Sauerstofffehlstellen klein ist), wird als „hochreiner intrinsischer” oder „im Wesentlichen hochreiner intrinsischer” Zustand bezeichnet. Ein hochreiner intrinsischer oder im Wesentlichen hochreiner intrinsischer Oxidhalbleiterfilm weist wenige Ladungsträgererzeugungsquellen auf und kann deshalb eine niedrige Ladungsträgerdichte aufweisen. Daher weist ein Transistor, der den Oxidhalbleiterfilm umfasst, selten eine negative Schwellenspannung auf (er verhält sich selten selbstleitend). Der hochreine intrinsische oder im Wesentlichen hochreine intrinsische Oxidhalbleiterfilm weist eine niedrige Dichte der Defektzustände und somit wenige Ladungsträgerfallen auf. Deshalb weist der Transistor, der den Oxidhalbleiterfilm umfasst, nur geringe Schwankungen der elektrischen Eigenschaften und eine hohe Zuverlässigkeit auf. Elektrische Ladungen, die in den Ladungsträgerfallen in dem Oxidhalbleiterfilm eingefangen werden, brauchen eine lange Zeit, bis sie freigesetzt werden, und könnten sich wie ortsfeste Ladungen verhalten. Daher weist der Transistor, der den Oxidhalbleiterfilm mit einer hohen Verunreinigungskonzentration und einer hohen Dichte der Defektzustände umfasst, in einigen Fällen instabile elektrische Eigenschaften auf.
Bei Verwendung des CAAC-OS-Films in einem Transistor sind Schwankungen der elektrischen Eigenschaften des Transistors infolge einer Bestrahlung mit sichtbarem Licht oder UV-Licht gering.
Als Nächstes wird ein polykristalliner Oxidhalbleiterfilm beschrieben.
In einem hochauflösenden TEM-Bild des polykristallinen Oxidhalbleiterfilms werden Kristallkörner beobachtet. Beispielsweise ist in den meisten Fällen in dem hochauflösenden TEM-Bild die Größe eines Kristallkorns in dem polykristallinen Oxidhalbleiter größer als oder gleich 2 nm und kleiner als oder gleich 300 nm, größer als oder gleich 3 nm und kleiner als oder gleich 100 nm, oder größer als oder gleich 5 nm und kleiner als oder gleich 50 nm. Außerdem kann in dem hochauflösenden TEM-Bild des polykristallinen Oxidhalbleiters eine Grenze zwischen Kristallen beobachtet werden.
Der polykristalline Oxidhalbleiterfilm kann eine Vielzahl von Kristallkörnern enthalten, und die Ausrichtung der Kristalle kann zwischen der Vielzahl von Kristallkörnern unterschiedlich sein.
Als Nächstes wird ein mikrokristalliner Oxidhalbleiterfilm beschrieben.
Ein mikrokristalliner Oxidhalbleiterfilm weist einen Bereich, in dem ein Kristallteil in einem hochauflösenden TEM-Bild beobachtet wird, und einen Bereich auf, in dem ein Kristallteil nicht eindeutig in einem hochauflösenden TEM-Bild beobachtet wird. In den meisten Fällen ist ein Kristallteil in dem mikrokristallinen Oxidhalbleiterfilm größer als oder gleich 1 nm und kleiner als oder gleich 100 nm, oder größer als oder gleich 1 nm und kleiner als oder gleich 10 nm. Ein Mikrokristall mit einer Größe von größer als oder gleich 1 nm und kleiner als oder gleich 10 nm, oder einer Größe von größer als oder gleich 1 nm und kleiner als oder gleich 3 nm wird insbesondere als Nanokristall (nc) bezeichnet. Ein Oxidhalbleiterfilm, der einen Nanokristall enthält, wird als nc-OS-(nanocrystalline oxide semiconductor, nanokristalliner Oxidhalbleiter-)Film bezeichnet. In einem hochauflösenden TEM-Bild des nc-OS-Films wird beispielsweise eine Korngrenze in einigen Fällen nicht eindeutig beobachtet.
In dem nc-OS-Film weist ein mikroskopischer Bereich (zum Beispiel ein Bereich mit einer Größe von größer als oder gleich 1 nm und kleiner als oder gleich 10 nm, im Besonderen ein Bereich mit einer Größe von größer als oder gleich 1 nm und kleiner als oder gleich 3 nm) eine regelmäßige Atomanordnung auf. Es sei angemerkt, dass es keine Regelmäßigkeit der Kristallausrichtung zwischen unterschiedlichen Kristallteilen in dem nc-OS-Film gibt. Demzufolge wird die Ausrichtung des gesamten Films nicht beobachtet. Deshalb kann der nc-OS-Film in einigen Fällen in Abhängigkeit von einem Analyseverfahren nicht von einem amorphen Oxidhalbleiter unterschieden werden. Wenn beispielsweise der nc-OS-Film einer Strukturanalyse durch ein Out-of-Plane-Verfahren mit einem XRD-Gerät unterzogen wird, wobei ein Röntgenstrahl mit einem Durchmesser verwendet wird, der größer ist als derjenige eines Kristallteils, erscheint kein Peak, der eine Kristallebene zeigt. Außerdem erscheint ein Halo-Muster in einem Elektronenbeugungsbild (auch als Feinbereichselektronenbeugungsbild bezeichnet) des nc-OS-Films, das mittels eines Elektronenstrahls mit einem Sondierungsdurchmesser bzw. Strahldurchmesser (z. B. größer als oder gleich 50 nm), der größer ist als der Durchmesser eines Kristallteils, erhalten wird. Andererseits werden Punkte in einem Nanostrahl-Elektronenbeugungsbild des nc-OS-Films gezeigt, das mittels eines Elektronenstrahls mit einem Strahldurchmesser, der nahe dem oder kleiner als der Durchmesser eines Kristallteils ist. Außerdem werden in einem Nanostrahl-Elektronenbeugungsbild des nc-OS-Films in einigen Fällen Bereiche mit hoher Leuchtdichte in Kreisform (Ringform) gezeigt. In einem Nanostrahl-Elektronenbeugungsbild des nc-OS-Films wird in einigen Fällen auch eine Vielzahl von Punkten in einem ringförmigen Bereich gezeigt.
Der nc-OS-Film ist ein Oxidhalbleiterfilm, der im Vergleich zu einem amorphen Oxidhalbleiterfilm eine hohe Regelmäßigkeit aufweist. Deshalb weist der nc-OS-Film eine niedrigere Dichte der Defektzustände auf als ein amorpher Oxidhalbleiterfilm. Es sei angemerkt, dass es keine Regelmäßigkeit der Kristallausrichtung zwischen unterschiedlichen Kristallteilen in dem nc-OS-Film gibt. Deshalb weist der nc-OS-Film eine höhere Dichte der Defektzustände auf als der CAAC-OS-Film.
Folglich kann der nc-OS-Film eine höhere Ladungsträgerdichte aufweisen als der CAAC-OS-Film. Der Oxidhalbleiterfilm mit einer hohen Ladungsträgerdichte kann eine hohe Elektronenbeweglichkeit aufweisen. Deshalb weist ein Transistor, der den nc-OS-Film umfasst, eine hohe Feldeffektbeweglichkeit auf. Der nc-OS-Film weist eine höhere Defektzustandsdichte auf als der CAAC-OS-Film, und somit kann er viele Ladungsträgerfallen aufweisen. Folglich weist ein Transistor, der den nc-OS-Film umfasst, stärkere Schwankungen der elektrischen Eigenschaften und eine niedrigere Zuverlässigkeit auf als ein Transistor, der den CAAC-OS-Film umfasst. Der nc-OS-Film kann im Vergleich zu dem CAAC-OS-Film einfach ausgebildet werden, da der nc-OS-Film selbst dann ausgebildet werden kann, wenn eine relativ große Menge an Verunreinigungen enthalten ist; deshalb kann der nc-OS in einigen Fällen in Abhängigkeit vom Anwendungszweck vorteilhaft verwendet werden. Demzufolge kann eine Halbleitervorrichtung mit dem Transistor, der den nc-OS-Film umfasst, in einigen Fällen mit hoher Produktivität hergestellt werden.
Als Nächstes wird ein amorpher Oxidhalbleiterfilm beschrieben.
Der amorphe Oxidhalbleiterfilm weist eine ungeordnete Atomanordnung und keinen Kristallteil auf. Zum Beispiel weist der amorphe Oxidhalbleiterfilm genauso wie Quarz keinen bestimmten Zustand auf.
In dem hochauflösenden TEM-Bild des amorphen Oxidhalbleiterfilms können keine Kristallteile beobachtet werden.
Wenn der amorphe Oxidhalbleiterfilm einer Strukturanalyse durch ein Out-of-Plane-Verfahren mit einem XRD-Gerät unterzogen wird, erscheint kein Peak, der eine Kristallebene zeigt. Ein Halo-Muster wird in einem Elektronenbeugungsbild des amorphen Oxidhalbleiterfilms gezeigt. Des Weiteren wird in einem Nanostrahl-Elektronenbeugungsbild des amorphen Oxidhalbleiterfilms zwar ein Halo-Muster gezeigt, jedoch kein Punkt.
Der amorphe Oxidhalbleiterfilm enthält Verunreinigungen, wie z. B. Wasserstoff, mit einer hohen Konzentration. Außerdem weist der amorphe Oxidhalbleiterfilm eine hohe Dichte der Defektzustände auf.
Der Oxidhalbleiterfilm, der eine hohe Verunreinigungskonzentration und eine hohe Dichte der Defektzustände aufweist, weist viele Ladungsträgerfallen oder viele Ladungsträgererzeugungsquellen auf.
Folglich weist der amorphe Oxidhalbleiterfilm eine sehr viel höhere Ladungsträgerdichte auf als der nc-OS-Film. Deshalb neigt ein Transistor, der den amorphen Oxidhalbleiterfilm umfasst, dazu, sich selbstleitend zu verhalten. Somit kann eine derartige amorphe Oxidhalbleiterschicht in einigen Fällen für einen Transistor verwendet werden, der sich selbstleitend verhalten soll. Da der amorphe Oxidhalbleiterfilm eine hohe Dichte der Defektzustände aufweist, könnten die Ladungsträgerfallen zunehmen. Folglich weist ein Transistor, der den amorphen Oxidhalbieiterfilm umfasst, stärkere Schwankungen der elektrischen Eigenschaften und eine geringere Zuverlässigkeit auf als ein Transistor, der den CAAC-OS oder den nc-OS enthält.
Als Nächstes wird ein einkristalliner Oxidhalbleiterfilm beschrieben.
Der einkristalline Oxidhalbleiterfilm weist eine niedrige Verunreinigungskonzentration und eine niedrige Dichte der Defektzustände (wenige Sauerstofffehlstellen) auf. Somit kann die Ladungsträgerdichte verringert werden. Es ist deshalb weniger wahrscheinlich, dass sich ein Transistor, der den einkristallinen Oxidhalbleiterfilm umfasst, selbstleitend verhält. Außerdem könnten Ladungsträgerfallen verringert werden, da der einkristalline Oxidhalbleiterfilm eine niedrige Verunreinigungskonzentration und eine niedrige Dichte der Defektzustände aufweist. Deshalb weist der Transistor, der den einkristallinen Oxidhalbleiterfilm enthält, nur geringe Schwankungen der elektrischen Eigenschaften und daher eine entsprechend hohe Zuverlässigkeit auf.
Es sei angemerkt, dass dann, wenn der Oxidhalbleiterfilm wenige Defekte aufweist, seine Dichte erhöht wird. Wenn der Oxidhalbleiterfilm eine hohe Kristallinität aufweist, wird seine Dichte erhöht. Wenn der Oxidhalbleiterfilm eine niedrigere Konzentration von Verunreinigungen, wie z. B. Wasserstoff, aufweist, wird seine Dichte erhöht. Der einkristalline Oxidhalbleiterfilm weist eine höhere Dichte auf als der CAAC-OS-Film. Der CAAC-OS-Film weist eine höhere Dichte auf als der mikrokristalline Oxidhalbleiterfilm. Der polykristalline Oxidhalbleiterfilm weist eine höhere Dichte auf als der mikrokristalline Oxidhalbleiterfilm. Der mikrokristalline Oxidhalbleiterfilm weist eine höhere Dichte auf als der amorphe Oxidhalbleiterfilm.
Es sei angemerkt, dass ein Oxidhalbleiterfilm eine Struktur mit physikalischen Eigenschaften aufweisen kann, die zwischen denen des nc-OS-Films und des amorphen Oxidhalbleiterfilms liegen. Der Oxidhalbleiterfilm mit einer derartigen Struktur wird insbesondere als amorphähnlicher Oxidhalbleiter-(a-ähnlicher OS-, a-like OS-)Film bezeichnet.
Es sei angemerkt, dass die Größe des Kristallteils in dem amorphähnlichen OS-Film und dem nc-OS-Film unter Verwendung der hochauflösenden TEM-Bilder ermittelt werden kann. Zum Beispiel weist ein InGaZnO₄-Kristall eine mehrschichtige Struktur auf, bei der zwei Ga-Zn-O-Schichten zwischen In-O-Schichten enthalten sind. Eine Einheitszelle des InGaZnO₄-Kristalls weist eine Struktur auf, bei der neun Schichten, d. h. drei In-O-Schichten und sechs Ga-Zn-O-Schichten, in der c-Achsenrichtung übereinander angeordnet sind. Der Abstand zwischen diesen benachbarten Schichten ist dementsprechend gleich dem Gitterabstand auf der (009)-Ebene (auch als d-Wert (d value) bezeichnet). Der Wert berechnet sich aus einer Kristallstrukturanalyse zu 0,29 nm. Daher wird jede der Gitter-Randzonen, zwischen denen der Abstand von 0,28 nm bis 0,30 nm ist, als der a-b-Ebene des InGaZnO₄-Kristalls entsprechend angesehen, wenn die Gitter-Randzonen in dem hochauflösenden TEM-Bild beobachtet werden. Es wird angenommen, dass die maximale Länge in dem Bereich, in dem die Gitter-Randzonen beobachtet werden, die Größe eines Kristallteils des amorphähnlichen OS-Films und des nc-OS-Films ist. Es sei angemerkt, dass der Kristallteil selektiv beurteilt wird, dessen Größe 0,8 nm oder größer ist.
Es sei angemerkt, dass ein Oxidhalbleiterfilm ein mehrschichtiger Film sein kann, der beispielsweise zwei oder mehr Arten von einem amorphen Oxidhalbleiterfilm, einem mikrokristallinen Oxidhalbleiterfilm und einem CAAC-OS-Film enthält.
Selbst wenn der Oxidhalbleiterfilm ein CAAC-OS-Film ist, wird jedoch in einigen Fällen ein Beugungsbild, das demjenigen eines nc-OS-Films ähnlich ist, teilweise beobachtet. Ob ein CAAC-OS-Film vorteilhaft ist oder nicht, kann man deshalb aus dem Anteil eines Bereichs, in dem ein Beugungsbild eines CAAC-OS-Films beobachtet wird, in einer vorbestimmten Fläche (auch als CAAC-Anteil bezeichnet) bestimmen. Im Falle eines hochqualitativen CAAC-OS-Films ist der CAAC-Anteil beispielsweise höher als oder gleich 50%, bevorzugt höher als oder gleich 80%, stärker bevorzugt höher als oder gleich 90%, noch stärker bevorzugt höher als oder gleich 95%. Es sei angemerkt, dass der Anteil eines Bereichs, der sich von dem CAAC-Bereich unterscheidet, als Nicht-CAAC-Anteil bezeichnet wird.
Als Beispiel für einen Oxidhalbleiter, der für die Halbleiterschicht 242a, die Halbleiterschicht 242b und die Halbleiterschicht 242c verwendet werden kann, kann ein Oxid, das Indium enthält, angegeben werden. Ein Oxid kann eine hohe Ladungsträgerbeweglichkeit (Elektronenbeweglichkeit) aufweisen, indem es beispielsweise Indium enthält. Ein Oxidhalbleiter enthält vorzugsweise ein Element M. Das Element M ist vorzugsweise Aluminium, Gallium, Yttrium, Zinn oder dergleichen. Weitere Elemente, die als Element M verwendet werden können sind Bor, Silizium, Titan, Eisen, Nickel, Germanium, Yttrium, Zirconium, Molybdän, Lanthan, Cer, Neodym, Hafnium, Tantal, Wolfram und dergleichen. Es sei angemerkt, dass zwei oder mehr der vorstehenden Elemente in Kombination als Element M verwendet werden können. Das Element M ist beispielsweise ein Element mit einer hohen Bindungsenergie mit Sauerstoff. Das Element M ist beispielsweise ein Element, das die Bandlücke des Oxides erhöhen kann. Ferner enthält der Oxidhalbleiter vorzugsweise Zink. Wenn das Oxid Zink enthält, wird das Oxid beispielsweise leicht kristallisiert.
Es sei angemerkt, dass der Oxidhalbleiter nicht auf das Indium enthaltende Oxid beschränkt ist. Der Oxidhalbleiter kann beispielsweise ein Zink-Zinn-Oxid, ein Gallium-Zinn-Oxid oder ein Galliumoxid sein.
Als Oxidhalbleiter wird ein Oxid mit einer breiten Bandlücke verwendet. Zum Beispiel ist die Bandlücke des Oxidhalbleiters größer als oder gleich 2,5 eV und niedriger als oder gleich 4,2 eV, bevorzugt größer als oder gleich 2,8 eV und niedriger als oder gleich 3,8 eV, stärker bevorzugt größer als oder gleich 3 eV und niedriger als oder gleich 3,5 eV.
Der Einfluss von Verunreinigungen in dem Oxidhalbleiter wird nachstehend beschrieben. Um stabile elektrische Eigenschaften eines Transistors zu erhalten, ist es wirksam, die Konzentration von Verunreinigungen in dem Oxidhalbleiter zu verringern, um eine niedrigere Ladungsträgerdichte aufzuweisen, so dass der Oxidhalbleiter hochrein wird. Die Ladungsträgerdichte des Oxidhalbleiters wird auf niedriger als 1 × 10¹⁷/cm³, niedriger als 1 × 10¹⁵/cm³ oder niedriger als 1 × 10¹³/cm³ eingestellt. Um die Konzentration von Verunreinigungen in dem Oxidhalbleiter zu verringern, wird vorzugsweise die Konzentration von Verunreinigungen in einem Film, der zu dem Oxidhalbleiter benachbart ist, verringert.
Zum Beispiel könnte Silizium in dem Oxidhalbleiter als Ladungsträgerfalle oder Ladungsträgererzeugungsquelle dienen. Die Siliziumkonzentration in dem Oxidhalbleiter, die durch Sekundärionen-Massenspektrometrie (SIMS) gemessen wird, ist bevorzugt niedriger als 1 × 10¹⁹ Atome/cm³, stärker bevorzugt niedriger als 5 × 10¹⁸ Atome/cm³, noch stärker bevorzugt niedriger als 2 × 10¹⁸ Atome/cm³.
Ferner erhöht sich dann, wenn Wasserstoff in dem Oxidhalbleiter enthalten ist, die Ladungsträgerdichte in einigen Fällen. Daher kann die Wasserstoffkonzentration in dem Oxidhalbleiter, die durch SIMS gemessen wird, auf niedriger als oder gleich 2 × 10²⁰ Atome/cm³, bevorzugt niedriger als oder gleich 5 × 10¹⁹ Atome/cm³, bevorzugter niedriger als oder gleich 1 × 10⁹⁹ Atome/cm³, noch bevorzugter niedriger als oder gleich 5 × 10¹⁸ Atome/cm³ eingestellt werden. Wenn Stickstoff in dem Oxidhalbleiter enthalten ist, wird die Ladungsträgerdichte in einigen Fällen erhöht. Die Stickstoffkonzentration in dem Oxidhalbleiter, die durch SIMS gemessen wird, wird auf niedriger als 5 × 10¹⁹ Atome/cm³, bevorzugt niedriger als oder gleich 5 × 10¹⁸ Atome/cm³, bevorzugter niedriger als oder gleich 1 × 10¹⁸ Atome/cm³, noch bevorzugter niedriger als oder gleich 5 × 10¹⁷ Atome/cm³ eingestellt.
Um die Wasserstoffkonzentration in dem Oxidhalbleiterfilm zu verringern, werden vorzugsweise die Wasserstoffkonzentrationen in der isolierenden Schicht 109 und der isolierenden Schicht 117, die in Kontakt mit der Halbleiterschicht 242 sind, verringert. Die Wasserstoffkonzentration in der isolierenden Schicht 109 und der isolierenden Schicht 117, die durch SIMS gemessen wird, ist niedriger als oder gleich 2 × 10²⁰ Atome/cm³, bevorzugt niedriger als oder gleich 5 × 10¹⁹ Atome/cm³, bevorzugter niedriger als oder gleich 1 × 10¹⁹ Atome/cm³, noch bevorzugter niedriger als oder gleich 5 × 10¹⁸ Atome/cm³. Um die Stickstoffkonzentration in dem Oxidhalbleiter zu verringern, werden vorzugsweise die Stickstoffkonzentrationen in der isolierenden Schicht 109 und der isolierenden Schicht 117 verringert. Die Stickstoffkonzentration in der isolierenden Schicht 109 und der isolierenden Schicht 117, die durch SIMS gemessen wird, ist niedriger als 5 × 10¹⁹ Atome/cm³, bevorzugt niedriger als oder gleich 5 × 10¹⁸ Atome/cm³, bevorzugter niedriger als oder gleich 1 × 10¹⁸ Atome/cm³, noch bevorzugter niedriger als oder gleich 5 × 10¹⁷ Atome/cm³.
Bei dieser Ausführungsform wird zuerst die Halbleiterschicht 242a über der isolierenden Schicht 109 ausgebildet, und die Halbleiterschicht 242b wird über der Halbleiterschicht 242a ausgebildet.
Es sei angemerkt, dass die Oxidhalbleiterschichten jeweils vorzugsweise durch ein Sputterverfahren ausgebildet werden. Als Sputterverfahren kann ein HF-Sputterverfahren, ein DC-Sputterverfahren, ein AC-Sputterverfahren oder dergleichen verwendet werden. In einigen Fällen ermöglichen das DC-Sputterverfahren und das AC-Sputterverfahren im Vergleich zum HF-Sputterverfahren das Ausbilden eines gleichmäßigen Films.
Bei dieser Ausführungsform wird als Oxidhalbleiterschicht 242a ein 20 nm dickes In-Ga-Zn-Oxid durch ein Sputterverfahren unter Verwendung eines In-Ga-Zn-Oxidtargets (In:Ga:Zn = 1:3:2) abgeschieden. Es sei angemerkt, dass die Bestandselemente und Zusammensetzungen, die auf die Halbleiterschicht 242a anwendbar sind, nicht darauf beschränkt sind.
Die Sauerstoffdotierbehandlung kann nach der Ausbildung der Halbleiterschicht 242a durchgeführt werden.
Als Nächstes wird die Halbleiterschicht 242b über der Halbleiterschicht 242a ausgebildet. Bei dieser Ausführungsform wird als Oxidhalbleiterschicht 242b ein 30 nm dickes In-Ga-Zn-Oxid durch ein Sputterverfahren unter Verwendung eines In-Ga-Zn-Oxidtargets (In:Ga:Zn = 1:1:1) abgeschieden. Es sei angemerkt, dass die Bestandselemente und Zusammensetzungen, die auf die Halbleiterschicht 242b anwendbar sind, nicht darauf beschränkt sind.
Die Sauerstoffdotierbehandlung kann nach der Ausbildung der Halbleiterschicht 242b durchgeführt werden.
Als Nächstes kann eine Wärmebehandlung durchgeführt werden, um die Verunreinigungen, wie z. B. Feuchtigkeit oder Wasserstoff, die in der Halbleiterschicht 242a und der Halbleiterschicht 242b enthalten sind, weiter zu verringern, so dass die Halbleiterschicht 242a und die Halbleiterschicht 242b hochrein werden.
Beispielsweise werden die Halbleiterschicht 242a und die Halbleiterschicht 242b einer Wärmebehandlung in einer Atmosphäre mit verringertem Druck, einer Inertgasatmosphäre aus Stickstoff, einem Edelgas oder dergleichen, einer Oxidationsatmosphäre oder einer Atmosphäre aus ultratrockener Luft (die Feuchtigkeitsmenge ist 20 ppm (–55°C bei Umrechnung in einen Taupunkt) oder weniger, bevorzugt 1 ppm oder weniger, stärker bevorzugt 10 ppb oder weniger, in dem Fall, in dem die Messung mit einem Taupunktmessgerät nach einem Cavity-Ring-Down-Laserspektroskopie-(CRDS-)System durchgeführt wird) unterzogen. Es sei angemerkt, dass die Oxidationsatmosphäre eine Atmosphäre bezeichnet, die ein Oxidationsgas, wie z. B. Sauerstoff, Ozon oder Stickstoffoxid, bei 10 ppm oder höher enthält. Die Inertgasatmosphäre bezeichnet eine Atmosphäre, die das Oxidationsgas bei niedriger als 10 ppm enthält und mit Stickstoff oder einem Edelgas gefüllt ist.
Durch die Wärmebehandlung kann Sauerstoff, der in der isolierenden Schicht 109 enthalten ist, gleichzeitig mit der Abgabe der Verunreinigungen in die Halbleiterschicht 242a und die Halbleiterschicht 242b diffundieren, so dass Sauerstofffehlstellen in der Halbleiterschicht 242a und der Halbleiterschicht 242b verringert werden können. Es sei angemerkt, dass die Wärmebehandlung derart durchgeführt werden kann, dass eine Wärmebehandlung in einer Inertgasatmosphäre durchgeführt wird, und dann eine weitere Wärmebehandlung in einer Atmosphäre, die ein Oxidationsgas mit 10 ppm oder mehr, 1% oder mehr oder 10% oder mehr enthält, durchgeführt wird. Die Wärmebehandlung kann jederzeit durchgeführt werden, nachdem die Halbleiterschicht 242b ausgebildet worden ist. Beispielsweise kann die Wärmebehandlung durchgeführt werden, nachdem die Halbleiterschicht 242b selektiv geätzt worden ist.
Die erste Wärmebehandlung kann bei einer Temperatur von höher als oder gleich 250°C und niedriger als oder gleich 650°C, bevorzugt höher als oder gleich 300°C und niedriger als oder gleich 500°C durchgeführt werden. Die Behandlungszeit ist kürzer als oder gleich 24 Stunden. Eine Wärmebehandlung von über 24 Stunden ist nicht zu bevorzugen, da dann die Produktivität abnimmt.
Als Nächstes wird eine Fotolackmaske über der Halbleiterschicht 242b ausgebildet, und die Halbleiterschicht 242a und die Halbleiterschicht 242b werden teilweise unter Verwendung der Fotolackmaske selektiv geätzt. In diesem Schritt kann ein Teil der isolierenden Schicht 109 geätzt werden, so dass die isolierende Schicht 109 einen vorspringenden Abschnitt aufweisen kann.
Zum Ätzen der Halbleiterschicht 242a und der Halbleiterschicht 242b kann entweder ein Trockenätzverfahren oder ein Nassätzverfahren, oder beides, zum Einsatz kommen. Nach dem Ätzen wird die Fotolackmaske entfernt.
Bei dem Transistor 241 werden die Elektrode 244 und die Elektrode 245, die in Kontakt mit der Halbleiterschicht 242b sind, über der Halbleiterschicht 242b bereitgestellt. Die Elektrode 244 und die Elektrode 245 (einschließlich einer weiteren Elektrode oder Leitung, die aus der gleichen Schicht wie die Elektroden ausgebildet wird) können unter Verwendung eines Materials und eines Verfahrens, die denjenigen der Elektrode 226 ähnlich sind, ausgebildet werden.
Außerdem umfasst der Transistor 241 die Halbleiterschicht 242c über der Halbleiterschicht 242b, die Elektrode 244 und die Elektrode 245. Die Halbleiterschicht 242c ist jeweils teilweise mit der Halbleiterschicht 242b, der Elektrode 244 und die Elektrode 245 in Kontakt.
Bei dieser Ausführungsform wird die Oxidhalbleiterschicht 242c unter Verwendung eines In-Ga-Zn-Oxidtargets (In:Ga:Zn = 1:3:2) abgeschieden. Es sei angemerkt, dass die Bestandselemente und Zusammensetzungen, die auf die Halbleiterschicht 242c anwendbar sind, nicht darauf beschränkt sind. Beispielsweise kann Galliumoxid für die Halbleiterschicht 242c verwendet werden. Des Weiteren kann eine Sauerstoffdotierbehandlung an der Halbleiterschicht 242c durchgeführt werden.
Bei dem Transistor 241 wird die isolierende Schicht 117 ferner über der Halbleiterschicht 242c bereitgestellt. Die isolierende Schicht 117 kann als Gate-Isolierschicht dienen. Die isolierende Schicht 117 kann unter Verwendung eines Materials und eines Verfahrens, die denjenigen der isolierenden Schicht 102 ähnlich sind, ausgebildet werden. Die Sauerstoffdotierbehandlung kann an der isolierenden Schicht 117 durchgeführt werden.
Nachdem die Halbleiterschicht 242c und die isolierende Schicht 117 ausgebildet worden sind, wird eine Maske über der isolierenden Schicht 117 ausgebildet, und Teile der Halbleiterschicht 242c und der isolierenden Schicht 117 werden selektiv geätzt, so dass die Halbleiterschicht 242c und die isolierende Schicht 117 zu Inselformen ausgebildet werden.
Bei dem Transistor 241 wird die Elektrode 243 ferner über der isolierenden Schicht 117 bereitgestellt. Die Elektrode 243 (einschließlich einer weiteren Elektrode oder Leitung, die aus der gleichen Schicht wie die Elektrode ausgebildet wird) kann unter Verwendung eines Materials und eines Verfahrens, die denjenigen der Elektrode 226 ähnlich sind, ausgebildet werden.
Bei dieser Ausführungsform weist die Elektrode 243 eine mehrschichtige Struktur aus einer Elektrode 243a und einer Elektrode 243b auf. Beispielsweise wird die Elektrode 243a unter Verwendung von Tantalnitrid ausgebildet, und die Elektrode 243b wird unter Verwendung von Kupfer ausgebildet. Die Elektrode 243a dient als Sperrschicht; dementsprechend kann die Diffusion von Kupfer verhindert werden. Demzufolge kann eine Halbleitervorrichtung mit einer hohen Zuverlässigkeit erhalten werden.
Der Transistor 241 umfasst ferner eine isolierende Schicht 118, die die Elektrode 243 bedeckt. Die isolierende Schicht 118 kann unter Verwendung eines Materials und eines Verfahrens, die denjenigen der isolierenden Schicht 102 ähnlich sind, ausgebildet werden. Die isolierende Schicht 118 kann einer Sauerstoffdotierbehandlung unterzogen werden. Des Weiteren kann eine Oberfläche der isolierenden Schicht 118 einer CMP-Behandlung unterzogen werden.
Eine isolierende Schicht 113 wird ferner über der isolierenden Schicht 118 ausgebildet. Die isolierende Schicht 113 kann unter Verwendung eines Materials und eines Verfahrens, die denjenigen der isolierenden Schicht 105 ähnlich sind, ausgebildet werden. Des Weiteren kann eine Oberfläche der isolierenden Schicht 113 einer CMP-Behandlung unterzogen werden. Durch die CMP-Behandlung können Unebenheiten der Oberflächen verringert werden, und die Abdeckung mit einer isolierenden Schicht oder einer leitfähigen Schicht, die später ausgebildet wird, kann erhöht werden. Außerdem wird eine Öffnung in Teilen der isolierenden Schicht 113 und der isolierenden Schicht 118 ausgebildet. Ein Kontaktpfropfen bzw. ein Kontaktelement 114 wird in der Öffnung ausgebildet.
Eine Leitung 261, eine Leitung 265 und eine Leitung 267 (einschließlich einer weiteren Elektrode oder Leitung, die aus der gleichen Schicht wie die Leitungen ausgebildet wird) werden über der isolierenden Schicht 113 ausgebildet. Die Leitung 267 ist elektrisch mit einer Elektrode 249 in der Öffnung, die in der isolierenden Schicht 113 und der isolierenden Schicht 118 ausgebildet wird, über den Steckkontakt 114 verbunden. Die Leitung 265 ist elektrisch mit der Elektrode 244 in der Öffnung, die in der isolierenden Schicht 113 und der isolierenden Schicht 118 ausgebildet wird, über den Kontaktpfropfen 114 verbunden.
Die Abbildungsvorrichtung 100 umfasst eine isolierende Schicht 115, die die Leitung 261, die Leitung 265 und die Leitung 267 (einschließlich einer weiteren Elektrode oder Leitung, die aus der gleichen Schicht wie die Leitungen ausgebildet wird) bedeckt. Die isolierende Schicht 115 kann unter Verwendung eines Materials und eines Verfahrens, die denjenigen der isolierenden Schicht 105 ähnlich sind, ausgebildet werden. Die Oberfläche der isolierenden Schicht 115 kann einer CMP-Behandlung unterzogen werden. Durch die CMP-Behandlung können Unebenheiten der Oberflächen verringert werden, und die Abdeckung mit einer isolierenden Schicht oder einer leitfähigen Schicht, die später ausgebildet wird, kann erhöht werden. Außerdem kann eine Öffnung in einem Teil der isolierenden Schicht 115 ausgebildet werden.
Eine Leitung 263 und eine Leitung 266 (einschließlich einer weiteren Elektrode oder Leitung, die aus der gleichen Schicht wie die Leitungen ausgebildet wird) werden ferner über der isolierenden Schicht 115 ausgebildet.
Die Leitung 263 und die Leitung 266 (einschließlich einer weiteren Elektrode oder Leitung, die aus der gleichen Schicht wie die Leitungen ausgebildet wird) können jeweils elektrisch mit einer weiteren Leitung oder einer weiteren Elektrode über eine Öffnung und einen Kontaktpfropfen, die in der isolierenden Schicht ausgebildet sind, verbunden sein.
Eine isolierende Schicht 116 wird ferner bereitgestellt, um die Leitung 263 und die Leitung 266 zu bedecken. Die isolierende Schicht 116 kann unter Verwendung eines Materials und eines Verfahrens, die denjenigen der isolierenden Schicht 105 ähnlich sind, ausgebildet werden. Die Oberfläche der isolierenden Schicht 116 kann ferner einer CMP-Behandlung unterzogen werden.
Der Transistor 241, der in 23 dargestellt wird, entspricht dem Transistor 121. Wenn ein Transistor, der in einem Pixel enthalten ist, über dem photoelektrischen Umwandlungselement 220 bereitgestellt wird, kann in einer Draufsicht eine Fläche, die von dem photoelektrischen Umwandlungselement 220 eingenommen wird, vergrößert werden. Demzufolge kann die Lichtempfindlichkeit der Abbildungsvorrichtung 100 erhöht werden. Des Weiteren kann die Abbildungsvorrichtung 100, bei der es selbst bei einer hohen Auflösung weniger wahrscheinlich ist, dass dessen Lichtempfindlichkeit verringert wird, bereitgestellt werden.
26A ist eine vergrößerte Querschnittsansicht des Transistors 281, der in 23 als Beispiel eines Transistors, der in einer peripheren Schaltung enthalten ist, dargestellt wird. 26B ist eine vergrößerte Querschnittsansicht des Transistors 282, der in 23 dargestellt wird. Bei dieser Ausführungsform handelt es sich beispielsweise bei dem Transistor 281 um einen p-Kanal-Transistor und bei dem Transistor 282 um einen n-Kanal-Transistor.
Der p-Kanal-Transistor 281 umfasst eine i-Typ-Halbleiterschicht 283, in der ein Kanal gebildet wird, eine p-Typ-Halbleiterschicht 285, eine isolierende Schicht 286, eine Elektrode 287 und eine Seitenwand 288. In einem Bereich, der mit der Seitenwand 288 in der i-Typ-Halbleiterschicht 283 überlappt, werden p-Typ-Verunreinigungsbereiche 284 mit niedriger Konzentration bereitgestellt.
Die i-Typ-Halbleiterschicht 283, die in dem p-Kanal-Transistor 281 enthalten ist, kann gleichzeitig in einem Schritt zum Ausbilden der i-Typ-Halbleiterschicht 222 des photoelektrischen Umwandlungselements 220 ausgebildet werden. Die p-Typ-Halbleiterschicht 285, die in dem p-Kanal-Transistor 281 enthalten ist, kann gleichzeitig in einem Schritt zum Ausbilden der p-Typ-Halbleiterschicht 221 des photoelektrischen Umwandlungselements 220 ausgebildet werden.
Die isolierende Schicht 286 kann eine Funktion einer Gate-Isolierschicht aufweisen. Die Elektrode 287 kann als Gate-Elektrode dienen. Die p-Typ-Verunreinigungsbereiche 284 mit niedriger Konzentration können derart ausgebildet werden, dass ein Verunreinigungselement unter Verwendung der Elektrode 287 als Maske nach dem Ausbilden der Elektrode 287 und vor dem Ausbilden der Seitenwand 288 zugefügt wird. Mit anderen Worten: Die p-Typ-Verunreinigungsbereiche 284 mit niedriger Konzentration können in selbstausrichtender Weise ausgebildet werden. Die p-Typ-Verunreinigungsbereiche 284 mit niedriger Konzentration weisen die gleiche Leitfähigkeit auf wie diejenige der p-Typ-Halbleiterschicht 285, und weisen eine niedrigere Konzentrationen der Leitfähigkeit verleihenden Verunreinigungen auf als die p-Typ-Halbleiterschicht 285.
Der n-Kanal-Transistor 282 weist eine Struktur auf, die derjenigen des p-Kanal-Transistors 281 ähnlich ist; jedoch gibt es einen Unterschied dahingehend, dass die n-Typ-Verunreinigungsbereiche 294 mit niedriger Konzentration und eine n-Typ-Halbleiterschicht 295 anstelle der p-Typ-Verunreinigungsbereiche 284 mit niedriger Konzentration und der p-Typ-Halbleiterschicht 285 bereitgestellt sind.
Die n-Typ-Halbleiterschicht 295, die in dem n-Kanal-Transistor 282 enthalten ist, kann gleichzeitig in einem Schritt zum Ausbilden der n-Typ-Halbleiterschicht 223 des photoelektrischen Umwandlungselements 220 ausgebildet werden. Die n-Typ-Verunreinigungsbereiche 294 mit niedriger Konzentration können, wie im Falle des p-Kanal-Transistors 281, in selbstausrichtender Weise ausgebildet werden. Die n-Typ-Verunreinigungsbereiche 294 mit niedriger Konzentration weisen die gleiche Leitfähigkeit auf wie die n-Typ-Halbleiterschicht 295, und weisen eine niedrigere Konzentrationen der Leitfähigkeit verleihenden Verunreinigungen auf als die n-Typ-Halbleiterschicht 295.
Obwohl verschiedene Filme, wie z. B. der Metallfilm, der Halbleiterfilm und der anorganische isolierende Film, die in dieser Beschreibung und dergleichen offenbart worden sind, durch ein Sputterverfahren oder ein plasmagestütztes chemisches Gasabscheidungs-(CVD-)Verfahren ausgebildet werden können, können derartige Filme auch durch ein anderes Verfahren, z. B. ein thermisches CVD-Verfahren, ausgebildet werden. Ein metallorganisches chemisches Gasphasenabscheidungs-(metal organic chemical vapor deposition, MOCVD-)Verfahren oder ein Atomlagenabscheidungs-(atomic layer deposition, ALD-)Verfahren kann beispielhaft für ein thermisches CVD-Verfahren verwendet werden.
Ein thermisches CVD-Verfahren weist den folgenden Vorteil auf: Es wird kein Defekt auf Grund eines Plasmaschadens erzeugt, da kein Plasma zum Ausbilden eines Films verwendet wird.
Die Abscheidung durch ein thermisches CVD-Verfahren kann auf die folgende Weise durchgeführt werden: Ein Quellengas und ein Oxidator werden gleichzeitig der Kammer zugeführt, so dass der Druck in einer Kammer auf einen atmosphärischen Druck oder einen verringerten Druck eingestellt wird und sie in der Nähe des Substrats oder über dem Substrat miteinander reagieren.
Die Abscheidung durch ein ALD-Verfahren kann wie folgt durchgeführt werden: Der Druck in einer Kammer wird auf einen atmosphärischen Druck oder einen verringerten Druck eingestellt, Quellengase für die Reaktion werden nacheinander in die Kammer eingeleitet, und dann wird die Abfolge der Gaseinleitung wiederholt. Beispielsweise werden der Kammer zwei oder mehr Arten von Quellengasen nacheinander zugeführt, indem die jeweiligen Umschaltventile (auch als Hochgeschwindigkeitsventile bezeichnet) umgeschaltet werden. Zum Beispiel wird ein erstes Quellengas eingeführt, ein Inertgas (z. B. Argon oder Stickstoff) oder dergleichen wird gleichzeitig mit oder nach dem Einführen des ersten Quellengases eingeführt, damit die Quellengase nicht gemischt werden, und dann wird ein zweites Quellengas eingeführt. Es sei angemerkt, dass in dem Fall, in dem das erste Quellengas und das Inertgas gleichzeitig eingeleitet werden, das Inertgas als Trägergas dient und dass das Inertgas auch gleichzeitig mit dem zweiten Quellengas eingeleitet werden kann. Alternativ kann das erste Quellengas durch Evakuierung statt des Einführens des Inertgases abgesaugt werden, und dann kann das zweite Quellengas eingeführt werden. Das erste Quellengas wird an die Oberfläche des Substrats adsorbiert, um eine erste Schicht auszubilden; dann wird das zweite Quellengas eingeführt, um mit der ersten Schicht zu reagieren; als Ergebnis wird eine zweite Schicht über der ersten Schicht angeordnet, so dass ein dünner Film ausgebildet wird. Die Abfolge der Gaseinleitung wird mehrfach wiederholt, bis eine gewünschte Dicke erzielt wird, wodurch ein Dünnfilm mit hervorragender Stufenabdeckung ausgebildet werden kann. Die Dicke des Dünnfilms kann durch die Anzahl der Wiederholungen der Abfolge der Gaseinleitung reguliert werden, deshalb ermöglicht ein ALD-Verfahren, dass eine Dicke genau reguliert wird, und somit ist es zum Herstellen eines sehr kleinen Feld-Effekt-Transistors (FET) geeignet.
Verschiedene Filme, wie z. B. der Metallfilm, der Halbleiterfilm und der anorganische isolierende Film, die bei den Ausführungsformen offenbart worden sind, können durch ein thermisches CVD-Verfahren, wie z. B. ein MOCVD-Verfahren oder ein ALD-Verfahren, ausgebildet werden. In dem Fall, in dem beispielsweise ein In-Ga-Zn-O-Film ausgebildet wird, können Trimethylindium, Trimethylgallium und Dimethylzink verwendet werden. Es sei angemerkt, dass die chemische Formel von Trimethylindium In(CH₃)₃ ist. Die chemische Formel von Trimethylgallium ist Ga(CH₃)₃. Die chemische Formel von Dimethylzink ist Zn(CH₃)₂. Ohne Beschränkung auf die vorstehende Kombination kann Triethylgallium (chemische Formel: Ga(C₂H₅)₃) statt Trimethylgallium verwendet werden, und Diethylzink (chemische Formel: Zn(C₂H₅)₂) kann statt Dimethylzink verwendet werden.
Zum Beispiel werden in dem Fall, in dem ein Hafniumoxidfilm mit einer Abscheidungseinrichtung unter Verwendung eines ALD-Verfahrens ausgebildet wird, zwei Arten von Gasen, d. h. Ozon (O₃) als Oxidator und ein Quellengas verwendet, das durch Verdampfen eines Lösungsmittels erhalten wird, das eine Flüssigkeit und eine Hafniumvorläuferverbindung enthält (z. B. Hafniumalkoxid oder Hafniumamid, wie z. B. Tetrakis(dimethylamid)hafnium (TDMAH)). Es sei angemerkt, dass die chemische Formel von Tetrakis(dimethylamid)hafnium Hf[N(CH₃)₂]₄ ist. Beispiele für ein weiteres flüssiges Material umfassen Tetrakis(ethylmethylamid)hafnium.
Zum Beispiel werden in dem Fall, in dem ein Aluminiumoxidfilm mit einer Abscheidungseinrichtung unter Verwendung eines ALD-Verfahrens ausgebildet wird, zwei Arten von Gasen, z. B. H₂O als Oxidator und ein Quellengas, verwendet, das durch Verdampfen eines Lösungsmittels und einer Flüssigkeit erhalten wird, die eine Aluminiumvorläuferverbindung enthält (z. B. Trimethylaluminium (TMA)). Es sei angemerkt, dass die chemische Formel von Trimethylaluminium Al(CH₃)₃ ist. Beispiele für ein weiteres flüssiges Material umfassen Tris(dimethylamid)aluminium, Triisobutylaluminium und Aluminium-tris(2,2,6,6-tetramethyl-3,5-heptandionat).
Zum Beispiel wird in dem Fall, in dem ein Siliziumoxidfilm mit einer Abscheidungseinrichtung unter Verwendung eines ALD-Verfahrens ausgebildet wird, Hexachlordisilan an einer Oberfläche adsorbiert, auf der ein Film ausgebildet wird, das in dem Adsorbat enthaltene Chlor wird entfernt, und Radikale eines Oxidationsgases (z. B. O₂ oder Distickstoffmonoxids) werden zugeführt, um mit dem Adsorbat zu reagieren.
Zum Beispiel werden in dem Fall, in dem ein Wolframfilm mit einer Abscheidungseinrichtung unter Verwendung eines ALD-Verfahrens ausgebildet wird, ein WF₆-Gas und ein B₂H₆-Gas nacheinander mehrfach eingeleitet, um einen anfänglichen Wolframfilm auszubilden, und dann werden ein WF₆-Gas und ein H₂-Gas abwechselnd eingeleitet, so dass ein Wolframfilm ausgebildet wird. Es sei angemerkt, dass ein SiH₄-Gas anstelle eines B₂H₆-Gases verwendet werden kann.
Zum Beispiel werden in dem Fall, in dem ein Oxidhalbleiterfilm, wie z. B. ein In-Ga-Zn-O-Film, mit einer Abscheidungseinrichtung unter Verwendung eines ALD-Verfahrens ausgebildet wird, ein In(CH₃)₃-Gas und ein O₃-Gas nacheinander mehrfach eingeleitet, um eine In-O-Schicht auszubilden, ein Ga(CH₃)₃-Gas und ein O₃-Gas werden abwechselnd eingeleitet, um eine GaO-Schicht auszubilden, und dann werden ein Zn(CH₃)₂-Gas und ein O₃-Gas abwechselnd eingeleitet, um eine ZnO-Schicht auszubilden. Es sei angemerkt, dass die Reihenfolge dieser Schichten nicht auf dieses Beispiel beschränkt ist. Eine Mischverbindungsschicht, wie z. B. eine In-Ga-O-Schicht, eine In-Zn-O-Schicht oder eine Ga-Zn-O-Schicht, kann durch Mischen dieser Gase ausgebildet werden. Es sei angemerkt, dass, obwohl ein H₂O-Gas, das durch Bläschenbildung (Sprudeln oder Aufwallen) mit einem Inertgas, wie z. B. Ar, erhalten wird, statt eines O₃-Gases verwendet werden kann, es bevorzugt wird, ein O₃-Gas zu verwenden, da es keinen H enthält. Zusätzlich kann statt eines In(CH₃)₃-Gases ein In(C₂H₅)₃-Gas verwendet werden. Statt eines Ga(CH₃)₃-Gases kann ein Ga(C₂H₅)₃-Gas verwendet werden. Darüber hinaus kann ein Zn(CH₃)₂-Gas verwendet werden.
Diese Ausführungsform kann in einer geeigneten Kombination mit den bei den anderen Ausführungsformen beschriebenen Strukturen implementiert werden.
(Ausführungsform 5)
Die periphere Schaltung und die Pixelschaltung können je nach Bedarf mit einer Logikschaltung, wie z. B. einer OR-Schaltung, einer AND-Schaltung, einer NAND-Schaltung und einer NOR-Schaltung, einer Inverter-Schaltung, einer Pufferschaltung, einer Schieberegister-Schaltung, einer Flip-Flop-Schaltung, einer Encoder-Schaltung, einer Decoder-Schalung, einer Verstärkerschaltung, einer analogen Umschaltschaltung, einer Integrierschaltung, einer Differenzierschaltung, einem Speicherelement und dergleichen bereitgestellt werden.
Bei dieser Ausführungsform wird ein Beispiel für eine CMOS-Schaltung, die für die periphere Schaltung und die Pixelschaltung oder dergleichen verwendet werden kann, anhand von 27A bis 27E beschrieben. In den Schaltplänen in 27A bis 27E steht „OS” neben einem Transistor geschrieben, um eindeutig darzustellen, dass der Transistor einen Oxidhalbleiter enthält.
Die CMOS-Schaltung, die in 27A gezeigt wird, weist eine Konfiguration einer sogenannten Inverter-Schaltung auf, bei der der p-Kanal-Transistor 281 und der n-Kanal-Transistor 282 in Reihe geschaltet sind und bei der Gates der Transistors miteinander verbunden sind.
Die CMOS-Schaltung, die in 27B gezeigt wird, weist eine Konfiguration einer sogenannten analogen Umschaltschaltung auf, bei der der p-Kanal-Transistor 281 und der n-Kanal-Transistor 282 miteinander verbunden sind.
Die Schaltung, die in 27C gezeigt wird, weist eine Konfiguration eines sogenannten Speicherelements auf, bei dem eine Source oder ein Drain des n-Kanal-Transistors 289 mit einem Gate des p-Kanal-Transistors und einer Elektrode eines Kondensators 257 verbunden ist. Die Schaltung, die in 27D gezeigt wird, weist eine Konfiguration eines sogenannten Speicherelements auf, bei dem eine Source oder ein Drain des n-Kanal-Transistors 289 mit einer Elektrode eines Kondensators 257 verbunden ist.
In jeder der Schaltungen, die in 27C und 27D gezeigt werden, können Ladungen, die von dem anderen Anschluss von Source und Drain des Transistors 289 injiziert werden, in einem Knoten 256 gespeichert werden. Der Transistor 289 ist ein Transistor, der einen Oxidhalbleiter enthält, der ermöglicht, dass Ladungen in dem Knoten 256 für eine lange Zeit gespeichert werden können. Der p-Kanal-Transistor 281 kann ein Transistor sein, der einen Oxidhalbleiter in einer Halbleiterschicht enthält, in der ein Kanal gebildet wird.
Die Schaltung, die in 27E gezeigt wird, weist eine Konfiguration eines optischen Sensors auf. In 27E ist eine Source oder ein Drain des Transistors 292, bei dem ein Oxidhalbleiter für eine Halbleiterschicht verwendet wird, in der ein Kanal gebildet wird, elektrisch mit einer Photodiode 291 verbunden, und der andere Anschluss von Source und Drain des Transistors 292 ist elektrisch mit einem Gate des Transistors 293 über einen Knoten 254 verbunden. Der Transistor 292, bei dem ein Oxidhalbleiter für eine Halbleiterschicht verwendet wird, in der ein Kanal gebildet wird, weist einen Sperrstrom von sehr geringer Größe auf; demzufolge ändert sich das Potential des Knotens 254, das je nach Menge an empfangenem Licht bestimmt wird, kaum. Demzufolge kann eine Abbildungsvorrichtung bereitgestellt werden, die kaum durch Rauschen beeinflusst wird. Des Weiteren kann eine Abbildungsvorrichtung mit hoher Linearität bereitgestellt werden.
Für die periphere Schaltung kann, wie in 28A gezeigt, eine Schaltung, in der eine Schieberegister-Schaltung 1800 und eine Pufferschaltung 1900 kombiniert sind, bereitgestellt werden. Alternativ kann, wie in 28B gezeigt, für die periphere Schaltung eine Schaltung, in der eine Schieberegister-Schaltung 1810, eine Pufferschaltung 1910 und eine analoge Umschaltschaltung 2100 kombiniert sind, bereitgestellt werden. Die vertikalen Ausgabeleitungen 2110 werden durch die analoge Umschaltschaltung 2100 ausgewählt, und Ausgabesignale werden an eine Ausgabeleitung 2200 ausgegeben. Die analoge Umschaltschaltung 2100 kann sequenziell durch die Schieberegister-Schaltung 1810 und die Pufferschaltung 1910 ausgewählt werden.
In dem Schaltplan, der bei der vorstehenden Ausführungsform gezeigt wird, kann eine der Integrierschaltungen, die in 29A, 29B und 29C gezeigt werden, mit der Leitung 137 (OUT) verbunden sein. Bei einer derartigen Schaltung kann ein S/N-Verhältnis eines Lesesignals erhöht werden, um schwächeres Licht zu erfassen; das heißt, dass die Empfindlichkeit der Abbildungsvorrichtung erhöht werden kann.
29A zeigt eine Integrierschaltung, die eine Operationsverstärkerschaltung (auch als Op-Amp (operational amplifier) bezeichnet) umfasst. Ein invertierender Eingangsanschluss der Operationsverstärkerschaltung ist über einen Widerstand R mit der Leitung 137 verbunden. Ein nicht invertierender Eingangsanschluss der Operationsverstärkerschaltung ist geerdet. Ein Ausgangsanschluss der Operationsverstärkerschaltung ist über einen Kondensator C mit dem invertierenden Eingangsanschluss der Operationsverstärkerschaltung verbunden.
29B zeigt eine Integrierschaltung, bei der eine Operationsverstärkerschaltung mit einer Struktur verwendet wird, die sich von derjenigen in 29A unterscheidet. Ein invertierender Eingangsanschluss der Operationsverstärkerschaltung ist über den Widerstand R und einen einen Kondensator C1 mit der Leitung 137 (OUT) verbunden. Ein nicht invertierender Eingangsanschluss der Operationsverstärkerschaltung ist geerdet. Ein Ausgangsanschluss der Operationsverstärkerschaltung ist über einen Kondensator C2 mit dem invertierenden Eingangsanschluss der Operationsverstärkerschaltung verbunden.
29C zeigt eine Integrierschaltung, die eine Operationsverstärkerschaltung mit einer Struktur enthält, die sich von denjenigen in 29A und 29B unterscheidet. Ein nicht-invertierender Eingangsanschluss der Operationsverstärkerschaltung ist über den Widerstand R mit der Leitung 137 (OUT) verbunden. Ein invertierender Eingangsanschluss der Operationsverstärkerschaltung ist mit einem Ausgangsanschluss der Operationsverstärkerschaltung verbunden. Der Widerstand R und der Kondensator C bilden eine CR-Integrierschaltung. Die Operationsverstärkerschaltung ist ein Puffer mit Verstärkungsfaktor Eins.
Diese Ausführungsform kann in einer geeigneten Kombination mit den bei den anderen Ausführungsformen beschriebenen Strukturen implementiert werden.
(Ausführungsform 6)
Bei dieser Ausführungsform werden Strukturbeispiele eines Transistors, der für den Transistor, der bei der vorstehenden Ausführungsform beschrieben Transistoren worden ist, verwendet werden kann, anhand von 30A1, 30A2, 30B1 und 30B1, 31A1, 31A2, 31A3, 31B1 und 31B2, 32A bis 32C und 33A bis 33C beschrieben.
[Bottom-Gate-Transistor bzw. Transistor mit unten liegendem Gate]
Ein Transistor 410, der in 30A1 beispielhaft dargestellt wird, ist ein kanalschützender Transistor, bei dem es sich um eine Art von Bottom-Gate-Transistor handelt. Der Transistor 410 enthält über einem Kanalbildungsbereich in der Halbleiterschicht 242 eine isolierende Schicht 209, die als Kanalschutzschicht dienen kann. Die isolierende Schicht 209 kann unter Verwendung eines Materials und eines Verfahrens ausgebildet werden, die denjenigen der isolierenden Schicht 117 ähnlich sind. Ein Teil der Elektrode 244 und ein Teil der Elektrode 245 werden über der isolierenden Schicht 209 ausgebildet.
Wenn die isolierende Schicht 209 über dem Kanalbildungsbereich ausgebildet wird, kann verhindert werden, dass die Halbleiterschicht 242 während der Ausbildung der Elektrode 244 und der Elektrode 245 freiliegt. Demzufolge kann verhindert werden, dass die Halbleiterschicht 242 während der Ausbildung der Elektroden 244 und der Elektrode 245 in ihrer Dicke verringert wird. Entsprechend einer Ausführungsform der vorliegenden Erfindung kann ein Transistor mit vorteilhaften elektrischen Eigenschaften bereitgestellt werden.
Ein Transistor 411, der in 30A2 dargestellt wird, unterscheidet sich von dem Transistor 410 dahingehend, dass eine Elektrode 213, die als Back-Gate-Elektrode bzw. Rückseiten-Gate-Elektrode dienen kann, über der isolierenden Schicht 118 bereitgestellt ist. Die Elektrode 213 kann unter Verwendung eines Materials und eines Verfahrens ausgebildet werden, die denjenigen der Elektrode 243 ähnlich sind.
Die Back-Gate-Elektrode wird im Allgemeinen unter Verwendung einer leitfähigen Schicht ausgebildet und derart positioniert, dass der Kanalbildungsbereich der Halbleiterschicht zwischen der Gate-Elektrode und der Back-Gate-Elektrode positioniert ist. Die Back-Gate-Elektrode kann somit auf eine Weise arbeiten, die derjenigen der Gate-Elektrode ähnlich ist. Das Potential der Back-Gate-Elektrode kann demjenigen der Gate-Elektrode gleichen, oder es kann ein GND-Potential oder ein vorher festgelegtes Potential sein. Indem ein Potential der Back-Gate-Elektrode unabhängig von dem Potential der Gate-Elektrode geändert wird, kann die Schwellenspannung des Transistors geändert werden.
Die Elektrode 243 und die Elektrode 213 können jeweils als Gate-Elektrode dienen. Demzufolge können die isolierenden Schichten 117, 209 und 118 jeweils als Gate-Isolierschicht dienen.
In dem Fall, in dem die Elektrode 243 oder die Elektrode 213 lediglich als „Gate-Elektrode” bezeichnet wird, wird die andere Elektrode als „Back-Gate-Elektrode” bezeichnet. Bei dem Transistor 411 wird beispielsweise in dem Fall, in dem die Elektrode 213 als „Gate-Elektrode” bezeichnet wird, die Elektrode 243 als „Back-Gate-Elektrode” bezeichnet. In dem Fall, in dem die Elektrode 213 als „Gate-Elektrode” verwendet wird, ist der Transistor 411 eine Art von Bottom-Gate-Transistor. Des Weiteren kann die Elektrode 243 oder die Elektrode 213 als „erste Gate-Elektrode” bezeichnet werden, und die andere Elektrode kann als „zweite Gate-Elektrode” bezeichnet werden.
Indem die Elektrode 243 und die Elektrode 213 bereitgestellt sind, wobei die Halbleiterschicht 242 dazwischen bereitgestellt ist, und indem die Elektrode 243 und die Elektrode 213 auf die gleichen Potentiale eingestellt werden, wird ein Bereich der Halbleiterschicht 242, durch den Ladungsträger fließen, in der Filmdickenrichtung vergrößert; demzufolge erhöht sich die Anzahl von übertragenen Ladungsträgern. Folglich erhöhen sich der Durchlassstrom und die Feldeffektbeweglichkeit des Transistors 411.
Demzufolge weist der Transistor 411 für die Fläche, die von diesem eingenommen wird, einen hohen Durchlassstrom auf. Das heißt, dass die Fläche, die von dem Transistor 411 eingenommen wird, für einen benötigten Durchlassstrom klein sein kann. Entsprechend einer Ausführungsform der vorliegenden Erfindung kann die Fläche, die von einem Transistor eingenommen wird, verringert werden. Demzufolge kann entsprechend einer Ausführungsform der vorliegenden Erfindung eine Halbleitervorrichtung mit einem hohen Integrationsgrad bereitgestellt werden.
Die Gate-Elektrode und die Back-Gate-Elektrode werden ferner unter Verwendung leitfähiger Schichten ausgebildet, und somit weisen sie jeweils eine Funktion auf, ein elektrisches Feld, das außerhalb des Transistors erzeugt wird, daran zu hindern, die Halbleiterschicht, in der der. Kanal gebildet wird, zu beeinflussen (insbesondere eine Funktion zum Blockieren statischer Elektrizität).
Da die Elektrode 243 und die Elektrode 213 jeweils eine Funktion zum Blockieren eines extern erzeugten elektrischen Feldes aufweisen, beeinflussen Ladungen geladener Teilchen und dergleichen, die auf der Seite der isolierenden Schicht 109 oder über der Elektrode 213 erzeugt werden, den Kanalbildungsbereich in der Halbleiterschicht 242 nicht. Demzufolge kann eine Degradation infolge eines Stresstests (z. B. eines negativen Gate-Bias-Temperature(GBT-)Stresstests, bei dem ein negatives Potential an ein Gate angelegt wird) verringert werden, und Veränderungen der steigenden Spannungen des Durchlassstroms bei unterschiedlichen Drainspannungen können unterdrückt werden. Es sei angemerkt, dass dieser Effekt erhalten wird, wenn die Elektroden 243 und 213 das gleiche Potential oder unterschiedliche Potentiale aufweisen.
Der BT-Stresstest ist eine Art von beschleunigtem Test und kann eine Veränderung (d. h. eine Veränderung über die Zeit) der Eigenschaften eines Transistors, die durch langfristige Verwendung verursacht wird, in kurzer Zeit auswerten. Im Besonderen ist der Betrag der Änderung der Schwellenspannung des Transistors während des BT-Stresstests ein wichtiger Indikator, wenn die Zuverlässigkeit des Transistors untersucht wird. Wenn der Betrag der Änderung der Schwellenspannung während des BT-Stresstests gering ist, weist der Transistor eine höhere Zuverlässigkeit auf.
Indem die Elektroden 243 und 213 bereitgestellt werden und die Elektrode 243 und die Elektrode 213 auf das gleiche Potential eingestellt werden, wird der Betrag der Änderung der Schwellenspannung verringert. Demzufolge werden Schwankungen der elektrischen Eigenschaften unter einer Vielzahl von Transistoren ebenfalls verringert.
Der Transistor, der die Back-Gate-Elektrode umfasst, weist während eines positiven GBT-Stresstests, bei dem positive Ladungen an ein Gate angelegt werden, eine geringere Änderung der Schwellenspannung auf als ein Transistor, der keine Back-Gate-Elektrode umfasst.
Wenn die Back-Gate-Elektrode unter Verwendung eines lichtundurchlässigen leitfähigen Films ausgebildet wird, kann in dem Fall, in dem Licht auf der Seite der Back-Gate-Elektrode einfällt, verhindert werden, dass Licht in die Halbleiterschicht von der Seite der Back-Gate-Elektrode eintritt. Deshalb kann eine Photodegradation der Halbleiterschicht verhindert werden, und eine Verschlechterung der elektrischen Eigenschaften des Transistors, wie z. B. eine Verschiebung der Schwellenspannung, kann verhindert werden.
Entsprechend einer Ausführungsform der vorliegenden Erfindung kann ein Transistor mit hoher Zuverlässigkeit bereitgestellt werden. Außerdem kann eine Halbleitervorrichtung mit hoher Zuverlässigkeit bereitgestellt werden.
Ein Transistor 420, der in 30B1 beispielhaft dargestellt wird, ist ein kanalschützender Transistor, bei dem es sich um eine Art von Bottom-Gate-Transistor handelt. Der Transistor 420 weist im Wesentlichen die gleiche Struktur auf wie der Transistor 410, jedoch unterscheidet er sich von dem Transistor 410 dahingehend, dass die isolierende Schicht 209 die Halbleiterschicht 242 bedeckt. Des Weiteren ist die Halbleiterschicht 242 elektrisch mit der Elektrode 244 in der Öffnung verbunden, die durch selektives Entfernen eines Teils der isolierenden Schicht 209 ausgebildet wird, der mit der Halbleiterschicht 242 überlappt. Die Halbleiterschicht 242 ist elektrisch mit der Elektrode 245 in einer Öffnung verbunden, die durch selektives Entfernen eines Teils der isolierenden Schicht 209 ausgebildet wird, der mit der Halbleiterschicht 242 überlappt. Ein Bereich der isolierenden Schicht 209, der mit dem Kanalbildungsbereich überlappt, kann als Kanalschutzschicht dienen.
Ein Transistor 421, der in 30B2 dargestellt wird, unterscheidet sich von dem Transistor 420 dahingehend, dass die Elektrode 213, die als Back-Gate-Elektrode dienen kann, über der isolierenden Schicht 118 bereitgestellt ist.
Durch die isolierende Schicht 209 kann verhindert werden, dass die Halbleiterschicht 242 während der Ausbildung der Elektrode 244 und der Elektrode 245 freiliegt. Demzufolge kann verhindert werden, dass die Halbleiterschicht 242 während der Ausbildung der Elektrode 244 und der Elektrode 245 in ihrer Dicke verringert wird.
Die Länge zwischen der Elektrode 244 und der Elektrode 243 und die Länge zwischen der Elektrode 245 und der Elektrode 243 in den Transistoren 420 und 421 sind länger als diejenigen in den Transistoren 410 und 411. Demzufolge kann die parasitäre Kapazität, die zwischen der Elektrode 244 und der Elektrode 243 gebildet wird, verringert werden. Außerdem kann die parasitäre Kapazität, die zwischen der Elektrode 245 und der Elektrode 243 gebildet wird, verringert werden. Entsprechend einer Ausführungsform der vorliegenden Erfindung kann ein Transistor mit vorteilhaften elektrischen Eigenschaften bereitgestellt werden.
[Top-Gate-Transistor bzw. Transistor mit oben liegendem Gate]
Ein Transistor 430, der in 31A1 beispielhaft dargestellt wird, ist eine Art von Top-Gate-Transistor. Der Transistor 430 umfasst die Halbleiterschicht 242 über der isolierenden Schicht 109, die Elektrode 244 in Kontakt mit einem Teil der Halbleiterschicht 242 und die Elektrode 249 in Kontakt mit einem Teil der Halbleiterschicht 242 über der Halbleiterschicht 242 und der isolierenden Schicht 109, die isolierende Schicht 117 über der Halbleiterschicht 242, die Elektrode 244 und die Elektrode 245, und die Elektrode 243 über der isolierenden Schicht 117.
Da die Elektrode 243 weder mit der Elektrode 244 noch mit der Elektrode 245 des Transistors 430 überlappt, können die parasitäre Kapazität, die zwischen der Elektrode 243 und der Elektrode 244 gebildet wird, und die parasitäre Kapazität, die zwischen der Elektrode 243 und der Elektrode 245 gebildet wird, verringert werden. Nach der Ausbildung der Elektrode 243 wird ein Verunreinigungselement 255 in die Halbleiterschicht 242 unter Verwendung der Elektrode 243 als Maske eingeführt, so dass sich ein Verunreinigungsbereich in selbstausrichtender Weise in der Halbleiterschicht 242 bilden kann (siehe 31A3). Entsprechend einer Ausführungsform der vorliegenden Erfindung kann ein Transistor mit vorteilhaften elektrischen Eigenschaften bereitgestellt werden.
Das Einführen des Verunreinigungselements 255 kann mit einer Ionenimplantationseinrichtung, einer Ionendotiereinrichtung oder einer Plasmabehandlungseinrichtung durchgeführt werden.
Als Verunreinigungselement 255 kann beispielsweise mindestens ein Element eines Elements der Gruppe 13 und eines Elements der Gruppe 15 verwendet werden. In dem Fall, in dem ein Oxidhalbleiter für die Halbleiterschicht 242 verwendet wird, ist es möglich, mindestens eine Art von Element von einem Edelgas, Wasserstoff und Stickstoff als Verunreinigungselement 255 zu verwenden.
Ein Transistor 431, der in 31A2 dargestellt wird, unterscheidet sich von dem Transistor 430 dahingehend, dass die Elektrode 213 und eine isolierende Schicht 217 enthalten sind. Der Transistor 431 umfasst die Elektrode 213, die über der isolierenden Schicht 109 ausgebildet ist, und die isolierende Schicht 217, die über der Elektrode 213 ausgebildet ist. Wie vorstehend beschrieben worden ist, kann die Elektrode 213 als Back-Gate-Elektrode dienen. Demzufolge kann die isolierende Schicht 217 als Gate-Isolierschicht dienen. Die isolierende Schicht 217 kann unter Verwendung eines Materials und eines Verfahrens, die denjenigen der isolierenden Schicht 205 ähnlich sind, ausgebildet werden.
Der Transistor 431 weist, ebenso wie der Transistor 411, für die Fläche, die von diesem eingenommen wird, einen hohen Durchlassstrom auf. Das heißt, dass die Fläche, die von dem Transistor 431 eingenommen wird, für einen benötigten Durchlassstrom klein sein kann. Entsprechend einer Ausführungsform der vorliegenden Erfindung kann die Fläche, die von einem Transistor eingenommen wird, verringert werden. Demzufolge kann entsprechend einer Ausführungsform der vorliegenden Erfindung eine Halbleitervorrichtung mit einem hohen Integrationsgrad bereitgestellt werden.
Ein Transistor 440, der in 31B1 beispielhaft dargestellt wird, ist eine Art von Top-Gate-Transistor. Der Transistor 440 unterscheidet sich von dem Transistor 430 dahingehend, dass die Halbleiterschicht 242 nach dem Ausbilden der Elektrode 244 und der Elektrode 249 ausgebildet wird. Ein Transistor 441, der in 31B2 dargestellt wird, unterscheidet sich von dem Transistor 440 dahingehend, dass die Elektrode 213 und die isolierende Schicht 217 enthalten sind. Demzufolge wird in den Transistoren 440 und 441 ein Teil der Halbleiterschicht 242 über der Elektrode 244 ausgebildet und wird ein anderer Teil der Halbleiterschicht 242 über der Elektrode 245 ausgebildet.
Der Transistor 441 weist, ebenso wie der Transistor 411, für die Fläche, die von diesem eingenommen wird, einen hohen Durchlassstrom auf. Das heißt, dass die Fläche, die von dem Transistor 441 eingenommen wird, für einen benötigten Durchlassstrom klein sein kann. Entsprechend einer Ausführungsform der vorliegenden Erfindung kann die Fläche, die von einem Transistor eingenommen wird, verringert werden. Demzufolge kann entsprechend einer Ausführungsform der vorliegenden Erfindung eine Halbleitervorrichtung mit einem hohen Integrationsgrad bereitgestellt werden.
Nach der Ausbildung der Elektrode 243 wird in den Transistoren 440 und 441 ebenfalls das Verunreinigungselement 255 in die Halbleiterschicht 242 unter Verwendung der Elektrode 243 als Maske eingeführt, so dass sich ein Verunreinigungsbereich in selbstausrichtender Weise in der Halbleiterschicht 242 bilden kann. Entsprechend einer Ausführungsform der vorliegenden Erfindung kann ein Transistor mit vorteilhaften elektrischen Eigenschaften bereitgestellt werden. Demzufolge kann entsprechend einer Ausführungsform der vorliegenden Erfindung eine Halbleitervorrichtung mit einem hohen Integrationsgrad bereitgestellt werden.
[s-Kanal-Transistor]
Ein Transistor 450, der in 32A bis 32C dargestellt wird, weist eine Struktur auf, bei der die Oberseite und die Seitenfläche der Halbleiterschicht 242b mit der Halbleiterschicht 242a bedeckt sind. 32A ist eine Draufsicht auf den Transistor 450. 32B ist eine Querschnittsansicht (in der Kanallängsrichtung) entlang der Strichpunktlinie X1-X2 in 32A. 32C ist eine Querschnittsansicht (in der Kanalbreitenrichtung) entlang der Strichpunktlinie Y1-Y2 in 32A.
Wenn die Halbleiterschicht 242 über dem Vorsprung der isolierenden Schicht 109 bereitgestellt ist, kann die Seitenfläche der Halbleiterschicht 242b mit der Elektrode 243 bedeckt werden. Demzufolge weist der Transistor 450 eine Struktur auf, bei der die Halbleiterschicht 242b elektrisch von einem elektrischen Feld der Elektrode 243 umgeben sein kann. Die Struktur, bei der ein Halbleiter wie bei dem Vorstehenden elektrisch von dem elektrischen Feld eines leitfähigen Films umgeben ist, wird als umschlossene bzw. umgebene Kanal-(s-Kanal-)Struktur (surrounded channel structure, s-channel structure) bezeichnet. Ein Transistor mit einer s-Kanal-Struktur wird als „s-Kanal-Transistor” oder als „s-channel-Transistor” bezeichnet.
Bei dem Transistor mit einer s-Kanal-Struktur kann in einigen Fällen ein Kanal in der gesamten (im Großteil der) Halbleiterschicht 242b gebildet werden. Bei einer s-Kanal-Struktur kann der Drainstrom des Transistors erhöht werden, so dass eine größere Menge an Durchlassstrom erhalten werden kann. Des Weiteren kann der gesamte Kanalbildungsbereich der Halbleiterschicht 242b durch das elektrische Feld der Elektrode 243 verarmt werden. Dementsprechend kann die Größe des Sperrstroms des Transistors mit einer s-Kanal-Struktur weiter verringert werden.
Wenn die Höhe des Vorsprungs der isolierenden Schicht 109 vergrößert wird und die Kanalbreite verkürzt wird, können die Effekte der s-Kanal-Struktur, nämlich die Erhöhung des Durchlassstroms und die Verringerung des Sperrstroms, verstärkt werden. Ein Teil der Halbleiterschicht 242a, der während der Ausbildung der Halbleiterschicht 242b freiliegt, kann entfernt werden. In diesem Fall können die Seitenflächen der Halbleiterschicht 242a und der Halbleiterschicht 242b in einigen Fällen miteinander ausgerichtet sein.
Wie bei einem Transistor 451, der in 33A bis 33C dargestellt wird, kann die Elektrode 213 ferner unter der Halbleiterschicht 242 bereitgestellt sein, wobei eine isolierende Schicht dazwischen bereitgestellt ist. 33A ist eine Draufsicht auf den Transistor 451. 33B ist eine Querschnittsansicht entlang der Strichpunktlinie X1-X2 in 33A. 33C ist eine Querschnittsansicht entlang der Strichpunktlinie Y1-Y2 in 33A.
Diese Ausführungsform kann in einer geeigneten Kombination mit den bei den anderen Ausführungsformen beschriebenen Strukturen implementiert werden.
(Ausführungsform 7)
Bei dieser Ausführungsform werden Beispiele für elektronische Geräte, bei denen eine Abbildungsvorrichtung einer Ausführungsform der vorliegenden Erfindung verwendet wird, beschrieben.
Konkrete Beispiele für elektronische Geräte, bei denen jeweils die Abbildungsvorrichtung einer Ausführungsform der vorliegenden Erfindung verwendet wird, umfassen: Anzeigevorrichtungen von Fernsehern, Monitoren und dergleichen, Beleuchtungseinrichtungen, Schreibtischcomputer, Laptops, Textverarbeitungsgeräte, Bildwiedergabevorrichtungen, die Standbilder und bewegte Bilder wiedergeben, welche in Aufzeichnungsmedien, wie z. B. digitalen vielseitig verwendbaren Scheiben (digital versatile discs, DVDs) gespeichert sind, tragbare CD-Player, tragbare Radios, Tonbandgeräte, Stereokopfhörer, Stereo-Geräte, Tischuhren, Wanduhren, schnurlose Telefonhörer, Sendeempfänger, Mobiltelefone, Autotelefone, tragbare Spielkonsolen, Tablet-Informationsendgeräte, große Spieleautomaten, wie z. B. Pachinko-Automaten, Taschenrechner, tragbare Informationsendgeräte, elektronische Notizbücher, E-Buch-Lesegeräte, elektronische Übersetzer, Audioeingabegeräte, Videokameras, digitale Fotokameras, elektrische Rasierer, Hochfrequenzerwärmungsgeräte, wie z. B. Mikrowellenöven, elektrische Reiskocher, elektrische Waschmaschinen, elektrische Staubsauger, Warmwasserbereiter, elektrische Ventilatoren, Haartrockner, Klimatisierungssysteme, wie z. B. Klimaanlagen, Luftbefeuchter und Luftentfeuchter, Geschirrspüler, Geschirrtrockner, Wäschetrockner, Futontrockner, elektrische Kühlschränke, elektrische Gefrierschränke, elektrische Gefrier-Kühlschränke, Gefrierschränke zum Aufbewahren von DNS, Taschenlampen, Elektrowerkzeuge, wie z. B. Kettensägen, Rauchmelder, medizinische Geräte, wie z. B. Dialysegeräte, Faxgeräte, Drucker, Multifunktionsdrucker, Geldautomaten (automated teller machines, ATM) und Verkaufsautomaten. Ferner können auch industrielle Einrichtungen, wie z. B. Führungsleuchten, Ampeln, Bandförderer, Fahrstühle, Rolltreppen, Industrieroboter, Energiespeichersysteme und Energiespeichervorrichtungen zum Ausgleichen der Menge an zugeführter Energie und für ein intelligentes Stromnetz angegeben werden. Darüber hinaus sind auch bewegliche Objekte und dergleichen, die durch Benzinmotoren und Elektromotoren unter Verwendung von Energie von nicht-wasserhaltigen Sekundärbatterien angetrieben werden, in der Kategorie „elektronische Geräte” enthalten. Beispiele für die sich bewegenden Objekte sind Elektrofahrzeuge (electric vehicle, EV), Hybrid-Elektrofahrzeuge (hybrid electric vehicles, HEV), die sowohl einen Verbrennungsmotor als auch einen Elektromotor aufweisen, Plug-In-Hybrid-Elektrofahrzeuge bzw. aufladbare Hybrid-Elektrofahrzeuge (plug-in hybrid electric vehicle, PHEV), Kettenfahrzeuge, bei denen Räder dieser Fahrzeuge durch Raupenketten ersetzt sind, motorisierte Fahrräder einschließlich motorgestützter Fahrräder, Motorräder, elektrische Rollstühle, Golfmobile, Boote, Schiffe, U-Boote, Hubschrauber, Flugzeuge, Raketen, künstliche Satelliten, Raumsonden, Planetensonden und Raumfahrzeuge.
34A stellt eine Videokamera dar, die ein erstes Gehäuse 941, ein zweites Gehäuse 942, einen Anzeigeabschnitt 943, Bedienungstasten 944, eine Linse 945, ein Gelenk 946 und dergleichen umfasst. Die Bedienungstasten 944 und die Linse 945 sind in dem ersten Gehäuse 941 bereitgestellt, und der Anzeigeabschnitt 943 ist in dem zweiten Gehäuse 942 bereitgestellt. Das erste Gehäuse 941 und das zweite Gehäuse 942 sind mit dem Gelenk 946 miteinander verbunden, und der Winkel zwischen dem ersten Gehäuse 941 und dem zweiten Gehäuse 942 kann mit dem Gelenk 946 verändert werden. Bilder, die auf dem Anzeigeabschnitt 943 angezeigt werden, können entsprechend dem Winkel an dem Gelenk 946 zwischen dem ersten Gehäuse 941 und dem zweiten Gehäuse 942 umgeschaltet werden. Die Abbildungsvorrichtung einer Ausführungsform der vorliegenden Erfindung kann in einer Fokusposition der Linse 945 bereitgestellt sein.
34B stellt ein Mobiltelefon dar, das ein Gehäuse 951 umfasst, das mit einem Anzeigeabschnitt 952, einem Mikrophon 957, einem Lautsprecher 954, einer Kamera 959, einem Eingabe/Ausgabe-Anschluss 956, Bedienungsknöpfen 955 und dergleichen bereitgestellt ist. Für die Kamera 959 kann die Abbildungsvorrichtung einer Ausführungsform der vorliegenden Erfindung verwendet werden.
34C stellt eine Digitalkamera dar, die ein Gehäuse 921, einen Auslöseknopf 922, ein Mikrophon 923, einen Licht emittierenden Abschnitt 927, eine Linse 925 und dergleichen umfasst. Die Abbildungsvorrichtung einer Ausführungsform der vorliegenden Erfindung kann in einer Fokusposition der Linse 925 bereitgestellt sein.
34D stellt eine tragbare Spielkonsole dar, die ein Gehäuse 901, ein Gehäuse 902, einen Anzeigeabschnitt 903, einen Anzeigeabschnitt 904, ein Mikrophon 905, einen Lautsprecher 906, eine Bedienungstaste 907, einen Stift 908, eine Kamera 909 und dergleichen umfasst. Obwohl die tragbare Spielkonsole in 34A die zwei Anzeigeabschnitte 903 und 904 aufweist, ist die Anzahl der Anzeigeabschnitte in einer tragbaren Spielkonsole nicht darauf beschränkt. Für die Kamera 909 kann die Abbildungsvorrichtung einer Ausführungsform der vorliegenden Erfindung verwendet werden.
34E stellt ein Informationsendgerät in Form einer Armbanduhr dar, das ein Gehäuse 931, einen Anzeigeabschnitt 932, ein Armband 933, eine Kamera 939 und dergleichen umfasst. Der Anzeigeabschnitt 932 kann ein Touchscreen sein. Für die Kamera 909 kann die Abbildungsvorrichtung einer Ausführungsform der vorliegenden Erfindung verwendet werden.
34F stellt ein tragbares Datenendgerät dar, das ein erstes Gehäuse 911, einen Anzeigeabschnitt 912, eine Kamera 919 und dergleichen umfasst. Eine Touchscreenfunktion des Anzeigeabschnitts 912 ermöglicht das Eingeben und Ausgeben von Informationen. Für die Kamera 909 kann die Abbildungsvorrichtung einer Ausführungsform der vorliegenden Erfindung verwendet werden.
Es sei angemerkt, dass es unnötig ist zu erwähnen, dass eine Ausführungsform der vorliegenden Erfindung nicht auf die vorstehend beschriebenen elektronischen Geräte beschränkt ist, solange die Abbildungsvorrichtung einer Ausführungsform der vorliegenden Erfindung enthalten ist.
Diese Ausführungsform kann in einer geeigneten Kombination mit den bei den anderen Ausführungsformen beschriebenen Strukturen implementiert werden.
[Beispiel]
Im Folgenden werden Beispiele, die sich auf die vorstehenden Ausführungsformen beziehen, beschrieben.
(Beispiel 1)
Eine Festkörper-Abbildungsvorrichtung 800, die bei der vorstehenden Ausführungsform beschrieben worden ist, wurde hergestellt, und Abbildungsdaten wurden erhalten. 35A ist eine Photographie des äußeren Erscheinungsbildes der hergestellten Festkörper-Abbildungsvorrichtung. Die hergestellte Festkörper-Abbildungsvorrichtung umfasst eine Vielzahl von Pixeln, die in einer Matrix in einem Pixelbereich angeordnet sind (Pixel-Array). Außerdem werden periphere Schaltungen (Zeilen-Treiber und Spalten-Treiber), die jedem Pixel Signale zuführen, außerhalb des Pixel-Arrays angeordnet. Der Spalten-Treiber umfasst einen A/D-Wandler, der analoge Daten in digitale Daten umwandelt. 35B ist ein Blockdiagramm, das eine Struktur der Festkörper-Abbildungsvorrichtung 800 zeigt. Die Spezifikationen der Festkörper-Abbildungsvorrichtung 800 werden in einer zentralen Spalte in 36 gezeigt.
37 zeigt einen Schaltplan der Pixel, die in der Festkörper-Abbildungsvorrichtung 800 enthalten sind. Das Pixel in der Festkörper-Abbildungsvorrichtung 800 weist eine Schaltungskonfiguration auf, die derjenigen des Pixels, das bei der vorstehenden Ausführungsform beschrieben worden ist, ähnlich ist. Jedes Pixel in der Festkörper-Abbildungsvorrichtung 800 umfasst einen Transistor 829, der als Sharing-Transistor bzw. als gemeinsam genutzter Transistor dient. Der Transistor 829 entspricht dem Transistor 129, der bei der vorstehenden Ausführungsform beschrieben worden ist. Ein Transistor 821 in 37 entspricht dem Transistor 121 oder dem Transistor 125, die bei der vorstehenden Ausführungsform beschrieben worden sind. Der Transistor 821 dient als Transfertransistor.
Bei diesem Beispiel wurden der Transistor 829 und der Transistor 821 jeweils unter Verwendung eines Oxidhalbleiters ausgebildet.
38 ist ein Ablaufdiagramm, das den Erfassungsvorgang der Festkörper-Abbildungsvorrichtung 800 zeigt. Wie in 38 gezeigt, werden Pixel, die Tx1 bis Txn entsprechen, sequenziell zurückgesetzt und belichtet. Anschließend werden Daten sequenziell von den Pixeln in jeder Zeile ausgelesen und durch den A/D-Wandler in digitale Daten umgewandelt.
Wie in 39 gezeigt, werden die Transistoren 821 Tx1 bis Txn zugeteilt und sequenziell eingeschaltet, wodurch Belichtungen nacheinander in kurzen Zeitabständen (dieser Vorgang wird als „kontinuierliche Bilderfassung in kurzen Zeitabständen” bezeichnet) durchgeführt werden können. Die Bilddaten werden nach der kontinuierlichen Bilderfassung sequenziell ausgelesen, und dann wird eine A/D-Umwandlung durchgeführt. Mit anderen Worten: Eine kontinuierliche Bilderfassung mit hoher Geschwindigkeit kann in kurzer Bilderfassungszeit/mit langsamen Auslesen durchgeführt werden, und eine Hochgeschwindigkeitsleistungsfähigkeit wird für den A/D-Wandler nicht zusätzlich benötigt. Demzufolge kann die Fläche, die von den peripheren Schaltungen eingenommen wird, klein sein. Des Weiteren kann der Stromverbrauch der peripheren Schaltungen verringert werden.
Bei diesem Bilderfassungsverfahren unterscheidet sich die Zeit von der Belichtung bis zum Lesen zwischen Pixelzeilen; jedoch kann unter Verwendung der Oxidhalbleiter enthaltenden FETs für die Transistoren 821 die Menge an Leckladungen von dem Knoten FD sehr klein sein. Außerdem kann eine Vielzahl von Photodioden gemeinsam über die Transistoren 829 verwendet werden, und eine Vielzahl von Knoten FD kann individuell aufgeladen werden. Demzufolge kann die Bildverschlechterung, die durch eine Verringerung der Belichtungszeit-Periode verursacht wird, kompensiert werden.
40A und 40B zeigen Bilder eines Objekts, das sich mit ungefähr 6000 U/min dreht und mit der Festkörper-Abbildungsvorrichtung 800 aufgenommen wurde. In diesem Fall ist der Zeitabstand zwischen dem Beginn der Belichtung Tx1 und dem Beginn der Belichtung Tx2 300 μs. Wenn das aufgenommene Bild in dem Pixel, das Tx1 entspricht, (40A) und das aufgenommene Bild in dem Pixel, das Tx2 entspricht, (40B) verglichen werden, wird deutlich, dass der Unterschied von ungefähr 10° durch den Zeitabstand von 300 μs entsteht. Mit anderen Worten: Es ist festgestellt worden, dass Bilder mit dem vorgeschlagenen Erfassungsvorgang nacheinander in kurzer Abfolge aufgenommen werden können. Des Weiteren wird bei den peripheren Schaltungen mit diesem Erfassungsvorgang keine extra Hochgeschwindigkeitsfähigkeit benötigt.
(Beispiel 2)
Ein n-Kanal-FET, bei dem Silizium verwendet wird (Nch-Si), ein p-Kanal-FET, bei dem Silizium verwendet wird (Pch-Si), und ein CAAC-OS-FET, bei dem ein In-Ga-Zn-Oxid verwendet wird (CAAC-IGZO-FET), wurden hergestellt. 41A zeigt die V_g-/_d-Eigenschaften dieser FETs. In 41A stellt die horizontale Achse die Spannung zwischen einem Gate und einer Source dar, und die vertikale Achse stellt den Wert des Stroms dar, der durch einen Drain fließt. Es sei angemerkt, dass bei dem p-Kanal-FET der Strom, der durch einen Drain fließt, in einer Richtung fließt, die denjenigen der anderen FETs entgegengesetzt ist; und demzufolge ist der dargestellte Wert ein Wert, der mit –1 multipliziert wird. Die Spannung zwischen einer Source und einem Drain betrug 1,9 V (–1.9 V in dem p-Kanal-FET).
41B zeigt Rauscheigenschaften der FETs.
Entsprechend 41A und 41B weist der CAAC-IGZO-FET eine verbesserte Ansteuerleistungsfähigkeit, die durch eine Miniaturisierung hervorgerufen wird, und einen Vorteil gegenüber dem Nch-Si-FET hinsichtlich des Rauschens auf. Demzufolge kann die Validität eines Festkörper-Bildsensors ohne einen Nch-Si-FET erwartet werden. Ein Prototyp eines Festkörper-Bildsensors wurde hergestellt, um eine Struktur aufzuweisen, bei der sämtliche der Pixel-Transistoren CAAC-IGZO-FETs sind und die peripheren Schaltungen, wie z. B. Treiber und eine A/D-Wandlerschaltung, unter Verwendung von CMOS, der einen Pch-Si-FET und einen CAAC-IGZO-FET enthält (der CMOS wird auch als „Hybrid-CMOS” bezeichnet), ausgebildet werden. Die Verfügbarkeit des Vorgangs der peripheren Schaltungen wurde untersucht. Die Spezifikationen des als Prototyp hergestellten Festkörper-Bildsensors werden in der rechten Spalte in 36 gezeigt.
42 zeigt eine Anordnung eines Pixels. Der als Prototyp hergestellte Festkörper-Bildsensor nutzt eine Struktur mit Frontbeleuchtung und weist einen Füllfaktor von 31% auf. Wenn der Festkörper-Bildsensor eine Struktur mit Rückseitenbeleuchtung nutzt, kann der Füllfaktor 100% betragen.
43 zeigt Messergebnisse der peripheren Schaltungen. Wie bei den Messergebnissen gezeigt, gibt ein Spalten-Treiber ein Bilddaten-Ausgabe-Aktivierungs-Signal (COUT) in Synchronisation mit einem Takt (CCK) aus. Mit dem Vorstehenden kann die eigentliche Arbeitsweise der peripheren Schaltungen des Festkörper-Bildsensors, der den CAAC-IGZO-FET/Pch-Si-FET-Hybrid-CMOS enthält, dargelegt werden.
Eine Festkörper-Abbildungsvorrichtung 810 wurde als Anzeigevorrichtung hergestellt, die sich auf die vorstehende Ausführungsform bezieht, und Bilddaten wurden erhalten. 44A ist eine Photographie eines äußeren Erscheinungsbildes der hergestellten Festkörper-Abbildungsvorrichtung 810. 44B ist eine schematische Ansicht, die eine mehrschichtige Struktur der Festkörper-Abbildungsvorrichtung 810 zeigt. 45 ist ein Blockdiagramm, das eine Schaltungskonfiguration der Festkörper-Abbildungsvorrichtung 810 zeigt. Die Spezifikationen der hergestellten Festkörper-Abbildungsvorrichtung 810 werden in 46 gezeigt.
Die Festkörper-Abbildungsvorrichtung 810 umfasst eine Vielzahl von Pixeln, die in einer Matrix in einem Pixelbereich angeordnet sind (Pixel-Array). Außerdem wird die Festkörper-Abbildungsvorrichtung 810 mit peripheren Schaltungen, wie z. B. einem Zeilen-Treiber, einem Spalten-Treiber und einem A/D-Wandler, außerhalb des Pixel-Arrays bereitgestellt.
Der Zeilen-Treiber weist eine Funktion zum Auswählen eines Pixels auf, von dem Bilddaten, die durch eine Bilderfassung erhalten wurden, gelesen werden. Der A/D-Wandler weist eine Funktion zum Umwandeln der gelesenen Bilddaten von analogen Daten zu digitalen Daten auf. Der Spalten-Treiber weist eine Funktion zum sequenziellen Auswählen der Bilddaten (digitalen Daten) auf, die nach außen von der Festkörper-Abbildungsvorrichtung 810 übertragen werden.
Bei sämtlichen Transistoren, die in dem Pixelbereich enthalten sind, handelt es sich um CAAC-IGZO-FETs. Demzufolge ist es unnötig, einen Pixel-Transistor über einem Siliziumsubstrat bereitzustellen, und die Größe einer Photodiode über dem Siliziumsubstrat kann auf die Größe der Subpixel vergrößert werden. Demzufolge kann eine Verbesserung der Lichtempfindlichkeit der Festkörper-Abbildungsvorrichtung 810 erwartet werden. Es sei angemerkt, dass die Festkörper-Abbildungsvorrichtung 810 eine Struktur mit Frontbeleuchtung nutzt, bei der Licht von einer Oberseite eines Chips erhalten wird, und der Füllfaktor beträgt 31% auf Grund des Einflusses einer oberen Leitung. Wenn eine Struktur mit Rückseitenbeleuchtung zum Einsatz kommen kann, kann der Füllfaktor 100% betragen.
Die Festkörper-Abbildungsvorrichtung 810 wurde durch einen Hybrid-Prozess unter Verwendung eines Pch-Si-FET, dessen durch Technologie vorgegebene Größe 0,18 μm war, und eines CAAC-IGZO-FET hergestellt, dessen durch Technologie vorgegebene Größe 0,35 μm war. Die Größe des Chips war 6,5 mm × 6,0 mm. Bei der Festkörper-Abbildungsvorrichtung 810 besteht ein Pixel aus zwei Subpixeln. Um die Bayer-Anordnung im Hinblick auf die Bilderfassung von Farbbildern zu übernehmen, ist zwischen zwei Subpixeln ein Subpixel, das zu einem anderen Pixel gehört, bereitgestellt (siehe 47).
Die Festkörper-Abbildungsvorrichtung 810, die sich auf die vorstehenden Ausführungsformen bezieht, kann ein Bilderfassungsverfahren, bei dem die Photodiode PD von Subpixeln gemeinsam genutzt wird (das Verfahren wird auch als „kontinuierliches Bilderfassungsverfahren mit gemeinsam genutzten Subpixel” bezeichnet), und ein Bilderfassungsverfahren nutzen, bei dem Photodioden PD nicht von Subpixeln gemeinsam genutzt werden, d. h. Photodioden werden unabhängig für jedes Subpixel verwendet (das Verfahren wird auch als „kontinuierliches Bilderfassungsverfahren mit nicht gemeinsam genutzten Subpixel” bezeichnet). Außerdem kann ein Abbildungsverfahren, bei dem ein Subpixel als eigenständiges Pixel bereitgestellt wird (das Verfahren wird auch als „normales Bilderfassungsverfahren” bezeichnet), oder dergleichen je nach Objekt oder Zweck der Bilderfassung angewendet werden.
<Bilderfassungsverfahren>
Im Folgenden wird jedes Bilderfassungsverfahren beschrieben.
[Kontinuierliches Bilderfassungsverfahren mit gemeinsam genutzten Subpixel]
Als Erstes wird ein kontinuierliches Bilderfassungsverfahren mit gemeinsam genutzten Subpixel beschrieben. Bei diesem Verfahren werden die Transistoren 829, bei denen es sich um Sharing-Transistoren handelt, in einen Durchlasszustand versetzt, und Subpixel werden zu einem Pixel verbunden. Die Photodioden PD in den Subpixeln werden aneinander gebunden, wodurch ein hochsensibles Pixel erhalten werden kann. Bei dem Ansteuerverfahren der Pixel, werden Subpixel, die den jeweiligen Pixeln TX1 bis TXn entsprechen, sequenziell zurückgesetzt und belichtet. Anschließend werden Daten sequenziell von den Subpixeln in jeder Zeile ausgelesen, und die Daten werden durch den A/D-Wandler in digitale Daten umgewandelt. Eine kontinuierliche Bilderfassung kann ohne Hochgeschwindigkeits-A/D-Umwandlung durchgeführt werden.
Der Rücksetzvorgang wird auf die folgende Weise durchgeführt: Ein Rücksetztransistor, der Transistor 821, bei dem es sich um einen Transfertransistor handelt, und der Transistor 829 werden in einen Durchlasszustand versetzt, und die Photodiode PD in dem entsprechenden Subpixel und ein gemeinsamer Pfad (eine Leitung, die die Transistoren 829 in zwei Pixeln verbindet) werden bei einem Rücksetzpotential VR aufgeladen. Der Belichtungsvorgang wird auf die folgende Weise durchgeführt: Der Transistor 821 und der Transistor 829 werden in einen Durchlasszustand versetzt, und der Photostrom an n Photodioden PD fließt in den Photodioden PD in den entsprechenden Subpixeln. Der Lesevorgang wird auf die folgende Weise durchgeführt: Ein Auswahltransistor wird in einen Durchlasszustand versetzt, und eine Source-Folger-Ausgabe von einem Verstärkertransistor wird in digitale Daten durch den A/D-Wandler, der mit einer OUT-Leistung verbunden ist, umgewandelt.
[Kontinuierliches Bilderfassungsverfahren mit nicht gemeinsam genutzten Subpixel]
Als Nächstes wird ein kontinuierliches Bilderfassungsverfahren mit nicht gemeinsam genutzten Subpixel beschrieben. Bei diesem Verfahren wird der Sharing-Transistor ausgeschaltet, und jedes Subpixel wird als eigenständiges Pixel betrachtet. Bei dem Ansteuerverfahren der Pixel, werden Subpixel, die den jeweiligen Pixeln TX1 bis TXn entsprechen (sämtliche Pixel), sequenziell zurückgesetzt und belichtet. Anschließend werden Daten sequenziell von den Subpixeln in jeder Zeile ausgelesen, und die Daten werden durch den A/D-Wandler in digitale Daten umgewandelt. Somit kann ein kontinuierliches Bilderfassungsverfahren durchgeführt werden. Bei diesem Verfahren werden Photodioden von den Subpixeln nicht gemeinsam genutzt, und die Empfindlichkeit wird im Vergleich mit dem kontinuierlichen Bilderfassungsverfahren mit gemeinsam genutzten Subpixel verringert; jedoch gibt es einen Vorteil hinsichtlich des Rauschens, da es keinen Beitrag eines gemeinsamen Pfades gibt, der als Rauschquelle dient.
[Normales Bilderfassungsverfahren]
Anschließend wird ein normales Bilderfassungsverfahren beschrieben. Bei diesem Verfahren wird der Transistor 829 in einen Sperrzustand versetzt, und jedes Subpixel wird als eigenständiges Pixel betrachtet. Bei dem Ansteuerverfahren der Pixel werden die Subpixel, die den jeweiligen Pixeln (sämtlichen Pixeln) TX1 bis TXn entsprechen, gleichzeitig zurückgesetzt und belichtet. Anschließend werden Daten sequenziell von den Subpixeln in jeder Zeile ausgelesen, und die Daten werden durch den A/D-Wandler in digitale Daten umgewandelt. Somit kann die Bilderfassung in einer Weise durchgeführt werden, die derjenigen eines normalen Bildsensors ähnlich ist.
<Bilderfassungsergebnis>
Um zu überprüfen, ob das kontinuierliche Bilderfassungsverfahren mit gemeinsam genutzten Subpixel, das kontinuierliche Bilderfassungsverfahren mit nicht gemeinsam genutzten Subpixel und das normale Bilderfassungsverfahren auf eine Bilderfassung anwendbar sind, wurden Bilder durch die vorstehenden Bilderfassungsverfahren unter einer Bedingung, bei der gleichmäßiges Licht von einer stetigen Lichtquelle auf die Festkörper-Abbildungsvorrichtung 810 einfällt, aufgenommen.
Konkret wurden Bilder einer Lichtquelle mit gleichmäßiger Helligkeit unter den folgenden sieben Bedingungen aufgenommen: Aufnahme mit einem kontinuierlichen Bilderfassungsverfahren mit gemeinsam genutzten Subpixel (im Folgenden als „Verfahren A” bezeichnet); Aufnahme von lediglich einem Subpixel, das TX1 entspricht, unter Verwendung eines kontinuierlichen Bilderfassungsverfahrens mit gemeinsam genutzten Subpixel (im Folgenden als „Verfahren B” bezeichnet); Aufnahme von lediglich einem Subpixel, das TX2 entspricht, unter Verwendung eines kontinuierlichen Bilderfassungsverfahrens mit gemeinsam genutzten Subpixel (im Folgenden als „Verfahren C” bezeichnet); Aufnahme mit einem kontinuierlichen Bilderfassungsverfahren mit nicht gemeinsam genutzten Subpixel (im Folgenden als „Verfahren D” bezeichnet); Aufnahme von lediglich einem Subpixel, das TX1 entspricht, unter Verwendung eines kontinuierlichen Bilderfassungsverfahrens mit nicht gemeinsam genutzten Subpixel (im Folgenden als „Verfahren E” bezeichnet); Aufnahme von lediglich einem Subpixel, das TX2 entspricht, unter Verwendung eines kontinuierlichen Bilderfassungsverfahrens mit nicht gemeinsam genutzten Subpixel (im Folgenden als „Verfahren F” bezeichnet); und Aufnahme mit einem normalen Bilderfassungsverfahren (im Folgenden als „Verfahren G” bezeichnet). Als Lichtquelle wurde eine Metallhalogenlampe LA-180Me-R4, hergestellt von HAVASHI WATCH-WORKS CO., LTD, verwendet. Die Rücksetzzeit bei der Bilderfassung betrug 90 μs, und die Belichtungszeit bei der Bilderfassung betrug 180 μs.
48 zeigt die aufgenommenen Bilder. 49A bis 49C zeigen Histogramme der Gradation der aufgenommen Bilder. 50A bis 50F und 51A bis 51C zeigen Histogramme, die einen Gradationsunterschied je Pixel bei unterschiedlichen Bilderfassungsverfahren zeigt. 52 zeigt Standardabweichungen eines Gradationsunterschieds zwischen zwei Bildern von fünf Bildern. Es sei angemerkt, dass „Gradation” in den Graphen ein ausgegebener digitaler Welt nach der A/D-Umwandlung der aufgenommenen Bilder ist, der der Leuchtdichte entspricht. Wenn der Wert größer wird, nimmt die Leuchtdichte zu. Wenn der Wert kleiner wird, nimmt die Leuchtdichte ab. Um das unbehandelte Rauschen zu vergleichen, einschließlich des Beitrags des gemeinsamen Pfades und dergleichen, das durch die Bilderfassungsverfahren erzeugt wurde, werden die rohen Bilddaten, die keinem korrelierten Double-Sampling (corelated double sampling, CDS) unterzogen worden sind, als aufgenommene Bilder gezeigt. Somit ist Rauschen, das durch CDS annulliert werden kann, eingeschlossen.
[Ergebnis, das durch das kontinuierliche Bilderfassungsverfahren mit gemeinsam genutzten Subpixel erhalten wurde]
Als Erstes wurde ein kontinuierliches Bilderfassungsverfahren mit gemeinsam genutzten Subpixel untersucht. Insbesondere wurden ein TX1-Bild und ein TX2-Bild, die durch das Verfahren A erhalten wurden; ein TX1-Bild, das durch das Verfahren A erhalten wurde, und ein TX1-Bild, das durch das Verfahren B erhalten wurde; und ein TX2-Bild, das durch das Verfahren A erhalten wurde, und ein TX2-Bild, das durch das Verfahren C erhalten wurde, verglichen, um den Effekt auf Bilder, die kontinuierlich in einer kurzen Periode aufgenommen wurden, in Subpixeln zu evaluieren, die TX1 und TX2 entsprechen. Es sei angemerkt, dass diese aufgenommenen Bilder als intrinsisch miteinander übereinstimmend betrachtet werden.
Entsprechend den Histogrammen, die in 49A gezeigt werden, sind die Unterschiede der durchschnittlichen Werte der Gradation zwischen dem TX1-Bild und dem TX2-Bild bei Verfahren A, zwischen dem TX1-Bild bei Verfahren A und dem TX1-Bild bei Verfahren B und zwischen dem TX2 Bild bei Verfahren C und dem TX2-Bild bei Verfahren C jeweils 0,11, 1,15 und 0,08, das heißt, dass die Histogramme fast das gleiche Muster aufweisen.
Entsprechend den Histogrammen in 50A, 50B und 50C sind in Bezug auf die Gradationsunterschiede zwischen dem TX1-Bild und dem TX2-Bild bei Verfahren A, zwischen dem TX1-Bild bei Verfahren A und dem TX1-Bild bei Verfahren B und zwischen dem TX2 Bild bei Verfahren A und dem TX2-Bild bei Verfahren C die Standardabweichungen jeweils 15,91, 8,12, und 7,30. Der Gradationsunterschied zwischen dem TX1-Bild und dem TX2-Bild bei Verfahren A liegt innerhalb der Standardabweichung von (12,02² + 12,30²)^1/2 17,20, die von den Standardabweichungen 12,02 und 12,30 der Histogramme in 49A geschätzt wurden. Somit ist festgestellt worden, dass der Gradationsunterschied innerhalb eines Bereichs verteilt ist, der von den In-Plane-Schwankungen der Pixel geschätzt wird.
Die Unterschiede der Gradationen zwischen dem TX1-Bild bei Verfahren A und dem TX1-Bild bei Verfahren B und zwischen dem TX2-Bild bei Verfahren A und dem TX2-Bild bei Verfahren C sind im Wesentlichen gleich den Standardabweichungen 5,19 bis 8,35 und 5,50 bis 8,08, die in 52 gezeigt werden. Somit ist festgestellt worden, dass jeder Gradationsunterschied eine Verteilung aufweist, die von einer Variation zwischen Bildern geschätzt wird.
Entsprechend dem Vorstehenden können durch das kontinuierliche Bilderfassungsverfahren mit gemeinsam genutzten Subpixel Bilder unabhängig voneinander in den Subpixeln, die TX1 und TX2 entsprechen, unter Verwendung der gleichen Photodiode aufgenommen werden.
[Ergebnis, das durch das kontinuierliche Bilderfassungsverfahren mit nicht gemeinsam genutzten Subpixel erhalten wurde]
Als Nächstes wurde ein kontinuierliches Bilderfassungsverfahren mit nicht gemeinsam genutzten Subpixel untersucht. Insbesondere wurden ein TX1-Bild und ein TX2-Bild, die durch das Verfahren D erhalten wurden; ein TX1-Bild bei Verfahren D und ein TX1-Bild bei Verfahren E; und ein TX2-Bild bei Verfahren D und ein TX2-Bild bei Verfahren F verglichen, um den Effekt auf Bilder, die kontinuierlich in einer kurzen Periode aufgenommen wurden, in Subpixeln zu evaluieren, die TX1 und TX2 entsprechen. Es sei angemerkt, dass diese Bilder als miteinander übereinstimmend betrachtet werden, mit Ausnahme des Bereichs der Abweichung der Intensität des Lichts, der durch einen Unterschied in den Positionen der Subpixel, die TX1 und TX2 entsprechen, verursacht wird.
Entsprechend den Histogrammen, die in 49B gezeigt werden, sind die Unterschiede der durchschnittlichen Werte der Gradation zwischen dem TX1-Bild und dem TX2-Bild bei Verfahren D, zwischen dem TX1-Bild bei Verfahren D und dem TX1-Bild bei Verfahren E und zwischen dem TX2 Bild bei Verfahren D und dem TX2-Bild bei Verfahren F jeweils 0,61, 0,66 und 0,33. Somit ist festgestellt worden, dass die Histogramme fast das gleiche Muster aufweisen.
Entsprechend den Histogrammen in 50D, 50E und 50F sind in Bezug auf die Gradationsunterschiede zwischen dem TX1-Bild und dem TX2-Bild bei Verfahren D, zwischen dem TX1-Bild bei Verfahren D und dem TX1-Bild bei Verfahren E und zwischen dem TX2 Bild bei Verfahren D und dem TX2-Bild bei Verfahren F die Standardabweichungen jeweils 9,14, 4,71, und 5,19. Der Gradationsunterschied zwischen dem TX1-Bild und dem TX2-Bild bei Verfahren D liegt innerhalb der Standardabweichung von (7,61² + 7,40²)^1/2 = 10,61, die von den Standardabweichungen 7,61 und 7,40 der Histogramme in 49B geschätzt wurden. Somit ist festgestellt worden, dass der Gradationsunterschied innerhalb eines Bereichs verteilt ist, der von den In-Plane-Schwankungen der Pixel geschätzt wird.
Die Unterschiede der Gradationen zwischen dem TX1-Bild bei Verfahren D und dem TX1-Bild bei Verfahren E und zwischen dem TX2-Bild bei Verfahren D und dem TX2-Bild bei Verfahren E sind im Wesentlichen gleich den Standardabweichungen 2,75 bis 3,68 und 3,22 bis 3,89, die in 52 gezeigt werden. Somit ist festgestellt worden, dass jeder Unterschied eine Verteilung aufweist, die von einer Variation zwischen Bildern geschätzt wird.
Entsprechend dem Vorstehenden können durch das kontinuierliche Bilderfassungsverfahren mit nicht gemeinsam genutzten Subpixel Bilder unabhängig voneinander in den Subpixeln, die TX1 und TX2 entsprechen, aufgenommen werden.
[Ergebnis, das durch das normale Bilderfassungsverfahren erhalten wurde]
Als Nächstes wurde ein normales Bilderfassungsverfahren untersucht. Insbesondere wurden ein TX1-Bild und ein TX2-Bild bei Verfahren G; ein TX1-Bild bei Verfahren E und ein TX1-Bild bei Verfahren G; und ein TX2-Bild bei Verfahren F und ein TX2-Bild bei Verfahren G verglichen, um den Effekt auf Bilder in Subpixeln zu evaluieren, die TX1 und TX2 entsprechen, die gleichzeitig oder unabhängig voneinander aufgenommen wurden. Es sei angemerkt, dass diese Bilder als miteinander übereinstimmend betrachtet werden, mit Ausnahme des Bereichs der Abweichung der Intensität des Lichts, der durch einen Unterschied in den Positionen der Subpixel, die TX1 und TX2 entsprechen, verursacht wird.
Entsprechend den Histogrammen in 49C sind die Unterschiede der durchschnittlichen Werte der Gradation zwischen dem TX1-Bild und dem TX2-Bild bei Verfahren G, zwischen dem TX1-Bild bei Verfahren E und dem TX1-Bild bei Verfahren G und zwischen dem TX2 Bild bei Verfahren F und dem TX2-Bild bei Verfahren G jeweils 0,55, 0,37 und 0,79. Somit ist festgestellt worden, dass die Histogramme fast das gleiche Muster aufweisen.
Entsprechend den Histogrammen in 51A, 51B und 51C sind in Bezug auf die Gradationsunterschiede zwischen dem TX1-Bild und dem TX2-Bild bei Verfahren G, zwischen dem TX1-Bild bei Verfahren E und dem TX1-Bild bei Verfahren G und zwischen dem TX2 Bild bei Verfahren F und dem TX2-Bild bei Verfahren G die Standardabweichungen jeweils 8,91, 4,92 und 4,12. Der Gradationsunterschied zwischen dem TX1-Bild und dem TX2-Bild bei Verfahren G liegt innerhalb der Standardabweichung von (8,23² + 7,89²)^1/2 = 11,40, die von den Standardabweichungen der Histogramme in 49C, 8,23 und 7,89, geschätzt wurden. Somit ist festgestellt worden, dass der Gradationsunterschied innerhalb eines Bereichs verteilt ist, der von den In-Plane-Schwankungen der Pixel geschätzt wird.
Die Unterschiede der Gradationen zwischen dem TX1-Bild bei Verfahren G und dem TX1-Bild bei Verfahren E und zwischen dem TX2-Bild bei Verfahren G und dem TX2-Bild bei Verfahren F sind im Wesentlichen gleich den Standardabweichungen 2,75 bis 4,86 und 2,93 bis 3,95, die in 52 gezeigt werden. Somit ist festgestellt worden, dass jeder Unterschied eine Verteilung aufweist, die von einer Variation zwischen Bildern geschätzt wird.
Entsprechend dem Vorstehenden können sowohl im Falle der Verwendung des normalen Bilderfassungsverfahrens als auch im Falle der Verwendung des kontinuierlichen Bilderfassungsverfahrens mit gemeinsam genutzten Subpixel Bilder, die in den Subpixeln aufgenommen wurden, die TX1 und TX2 entsprechen, fast identisch miteinander sein.
[Vergleich der Empfindlichkeit zwischen dem kontinuierlichen Bilderfassungsverfahren mit gemeinsam genutzten Subpixel und dem kontinuierlichen Bilderfassungsverfahren mit nicht gemeinsam genutzten Subpixel]
Als Nächstes werden die Empfindlichkeit des kontinuierlichen Bilderfassungsverfahrens mit gemeinsam genutzten Subpixel und die Empfindlichkeit des kontinuierlichen Bilderfassungsverfahrens mit nicht gemeinsam genutzten Subpixel verglichen, so dass die Effekte der Empfindlichkeitserhöhung, die durch Einschalten eines Sharing-Transistors vorgeschlagen wurden, bestätigt werden. Durch die beiden Verfahren wurden die Bilder unter der Bedingung von Bestrahlung mit gleichmäßigem Licht von der Metallhalogenlampe LA-180Me-R4, hergestellt von HAYASHI WATCH-WORKS CO., LTD, dessen Intensität geändert wurde, aufgenommen. Es sei angemerkt, dass die Rücksetzzeit 90 μs war, und die Belichtungszeit 180 μs war. Die aufgenommenen Bilder wurden einer CDS-Behandlung in Software unter Verwendung eines Rücksetzbildes, das durch jedes Bilderfassungsverfahren erhalten wurde, unterzogen, und dann wurde die Beziehung zwischen der Lichtmenge (Bestrahlungsintensität × Bestrahlungszeit) und dem ausgegebenen digitalen Wert (Graustufe) nach der A/D-Umwandlung für jedes Bilderfassungsverfahren untersucht.
Aus der Beziehung zwischen der Eingabespannung der A/D-Wandlerschaltung (die der Source-Folger-Ausgabespannung des Pixels entspricht) und der Graustufe wurde die Beziehung zwischen der Graustufe und der Source-Folgerspannung des Pixels ermittelt, so dass die Empfindlichkeit berechnet wurde. Als Ergebnis waren die Empfindlichkeit des kontinuierlichen Bilderfassungsverfahrens mit gemeinsam genutzten Subpixel und die Empfindlichkeit des kontinuierlichen Bilderfassungsverfahrens mit nicht gemeinsam genutzten Subpixel jeweils 0,224 V/(Ix·s) und 0,196 V/(Ix·s), wie in 46 gezeigt.
Die vorstehenden Ergebnisse deuten darauf hin, dass die Empfindlichkeit von ungefähr 14% durch Einschalten des Sharing-Transistors erhöht worden ist. Durch Optimierung des gemeinsamen Pfades kann eine weitere Verbesserung der Empfindlichkeit erwartet werden.
Um zu bestätigen, dass das kontinuierliche Bilderfassen in einer kurzen Periode mit den vorstehenden Bilderfassungsverfahren durchgeführt werden kann, wurde ein Bild eines Lüfters (siehe 53A), der sich mit sehr hoher Geschwindigkeit dreht, mit der Festkörper-Abbildungsvorrichtung 810 aufgenommen. Die Bildverarbeitung wurde unter einer Bedingung durchgeführt, bei der die Festkörper-Abbildungsvorrichtung 810 vor eine planare Lichtquelle gestellt wurde. Demzufolge wurde eigentlich ein Schatten des Lüfters aufgenommen. Es sei angemerkt, dass die Drehzahl des Lüfters 6000 U/min war, und die Bilderfassungszeit war 300 μs. Die Bilder, die in den Subpixeln, die TX1 und TX2 entsprechen, aufgenommen wurden, werden in 53B und 53C gezeigt. Die Bilder wurden einem Prozess unterzogen, bei dem ein Rücksetzbild und ein komplettes Weißbild, das im Voraus aufgenommen wurde, auf die Graustufen 0 und 255 unter Verwendung von Software eingestellt wurden, so dass der Kontrast angepasst wurde. Durch Vergleichen der Bilder in 53B und 53C, die in den Subpixeln, die TX1 und TX2 entsprechen, aufgenommen wurden, wurde ein Unterschied von ungefähr 11° beobachtet, der einem Winkel entspricht, der bei einer Drehung mit 6000 U/min in einer Periode von 300 μs auftrat. Mit anderen Worten: Die kontinuierliche Aufnahme in einer kurzen Periode kann durch die vorstehenden Bilderfassungsverfahren durchgeführt werden.
[Kontinuierliche Bilderfassung mit kurzem Intervall]
Als Nächstes wurde der Stromverbrauch der Festkörper-Abbildungsvorrichtung 810 gemessen, deren Bilderfassungszeit 300 μs betrug. Die Messergebnisse des Stromverbrauchs werden in 54A gezeigt. 54A zeigt den Strom, der von jedem Teil der Festkörper-Abbildungsvorrichtung 810 verbraucht wurde. Es sei angemerkt, dass der gesamte Stromverbrauch der Festkörper-Abbildungsvorrichtung 810. 809 μW betrug.
Als Nächstes wurden der Stromverbrauch der herkömmlichen Festkörper-Abbildungsvorrichtung (Bildsensor für eine Hochgeschwindigkeitskamera, die im Nicht-Patentdokument 1 offenbart wurde) und der Stromverbrauch der Festkörper-Abbildungsvorrichtung 810 verglichen. Der Vergleich zwischen der herkömmlichen Festkörper-Abbildungsvorrichtung und der Festkörper-Abbildungsvorrichtung 810 wird in 54B gezeigt. In 54B ist FOM (figure of merit, Gütezahl) definiert als FOM = Stromverbrauch (Anzahl der Pixel × Bildrate × Auflösung eines A/D-Wandlers). Bei der Festkörper-Abbildungsvorrichtung 810 kann die Bilderfassungszeit 300 μs sein, d. h. eine Bilderfassung mit 3333 BpS ist möglich, und die FOM ist 1,58 pW/(Pixel × BpS × Bit). Bei der herkömmlichen Festkörper-Abbildungsvorrichtung ist die Auflösung eines Bildes 514×530, die Auflösung eines A/D-Wandlers 12 Bit und der Stromverbrauch bei 3500 BpS 1 W; FOM ist 87,40 pW/(Pixel × BpS × Bit). Bei dem Vergleich der FOM der beiden Abbildungsverfahren war der Stromverbrauch der Festkörper-Abbildungsvorrichtung 810 ungefähr 1/55 von dem Stromverbrauch der herkömmlichen Festkörper-Abbildungsvorrichtung. Demzufolge ist die Festkörper-Abbildungsvorrichtung 810 in Bezug auf den Stromverbrauch besser als die herkömmliche Festkörper-Abbildungsvorrichtung.
Für die Festkörper-Abbildungsvorrichtung einer Ausführungsform der vorliegenden Erfindung ist eine Hochgeschwindigkeits-A/D-Umwandlungsschaltung unnötig; dementsprechend kann ein niedriger Stromverbrauch erzielt werden. Entsprechend einer Ausführungsform der vorliegenden Erfindung können periphere Schaltungen, wie z. B. eine A/D-Umwandlungsschaltung, ein Zeilen-Treiber und ein Spalten-Treiber aus Pch-Si-FETs und CAAC-IGZO-FETs bestehen. Eine Pixelschaltung kann aus CAAC-IGZO-FETs und Photodioden bestehen. Somit kann entsprechend einer Ausführungsform der vorliegenden Erfindung ein mehrschichtiger CMOS, der einen Pch-Si-FET und einen CAAC-IGZO-FET enthält, erhalten werden. Mit anderen Worten: Ein CMOS ohne einen Nch-Si-FET kann erhalten werden.
(Beispiel 4)
Eine Festkörper-Abbildungsvorrichtung 820 wurde als Anzeigevorrichtung hergestellt, die sich auf die vorstehende Ausführungsform bezieht. 55A ist eine Photographie, die ein äußeres Erscheinungsbild der hergestellten Festkörper-Abbildungsvorrichtung 820 zeigt.
Die Festkörper-Abbildungsvorrichtung 820 umfasst eine Vielzahl von Pixeln, die in einer Matrix in einem Pixelbereich angeordnet sind (Pixel-Array).
Die Festkörper-Abbildungsvorrichtung 820 ist mit peripheren Schaltungen (einem Zeilen-Treiber, einem Spalten-Treiber, einem A/D-Wandler und dergleichen) außerhalb des Pixel-Arrays bereitgestellt.
Der Zeilen-Treiber weist eine Funktion zum Auswählen eines Pixels auf, von dem Bilddaten, die durch eine Bilderfassung erhalten wurden, gelesen werden. Der A/D-Wandler weist eine Funktion zum Umwandeln der gelesenen Bilddaten von analogen Daten zu digitalen Daten auf. Der Spalten-Treiber weist eine Funktion zum sequenziellen Auswählen der Bilddaten (digitalen Daten) auf, die nach außen von der Festkörper-Abbildungsvorrichtung 820 übertragen werden.
55B ist eine Photographie, die ein vergrößertes Pixel 825 zeigt, das in 55A gezeigt wird. Das Pixel umfasst eine Photodiode und eine Vielzahl von Transistoren. Bei sämtlichen Transistoren, die in dem Pixelbereich enthalten sind, handelt es sich um CAAC-IGZO-FETs. Demzufolge ist es unnötig, einen Pixel-Transistor über einem Siliziumsubstrat bereitzustellen, und die Größe einer Photodiode über dem Siliziumsubstrat kann vergrößert werden. Eine Verbesserung der Lichtempfindlichkeit der Festkörper-Abbildungsvorrichtung 820 kann erwartet werden. Die Festkörper-Abbildungsvorrichtung 820 nutzt eine Struktur mit Frontbeleuchtung, bei der Bestrahlungslicht von einer Oberseite eines Chips erhalten wird, und der Füllfaktor beträgt 30%. Wenn eine Struktur mit Rückseitenbeleuchtung zum Einsatz kommen kann, kann der Füllfaktor 100% betragen.
Die Spezifikationen der Festkörper-Abbildungsvorrichtung 820 werden in 56 gezeigt. Die Festkörper-Abbildungsvorrichtung 820 wurde mit einem Hybrid-Prozess unter Verwendung eines Si-FET mit einer durch die Technologie vorgegebenen Größe (Kanallänge) von 0,18 μm und eines CAAC-IGZO-FET mit einer durch die Technologie vorgegebenen Größe (Kanallänge) von 0.35 μm hergestellt. Die Größe des Chips war 6,5 mm × 6,0 mm.
Ein Bild eines Objekts, das sich mit ungefähr 400 U/min dreht und mit der Festkörper-Abbildungsvorrichtung 820 aufgenommen wurde, wird in 57A2 gezeigt. 57A1 zeigt ein aufgenommenes Bild des Objekts in einem Rücksetzzustand. Die Bilder, die in 57A1 und 57A2 gezeigt werden, werden durch ein Global-Shutter-System aufgenommen. Ein Bild eines Objekts, das sich mit ungefähr 400 U/min dreht und mit einer Kamera, die an einem Smartphone (kommerzielles Produkt) befestigt ist, aufgenommen wurde, wird in 57B2 gezeigt. 57B1 zeigt ein aufgenommenes Bild des Objekts in einem Rücksetzzustand. Die Bilder, die in 57B1 und 57B2 gezeigt werden, werden durch ein Rolling-Shutter-System aufgenommen.
Entsprechend 57B2 ist das Bild des sich drehenden Objekts bei einem Rolling-Shutter-System verzerrt. Im Gegensatz dazu kann, entsprechend 57A2, ein Bild des Objekts, das kaum verzerrt ist, erhalten werden, indem das sich drehende Objekt mit einem Global-Shutter-System aufgenommen wird.
(Beispiel 5)
Bei dem optischen Flussverfahren bzw. Ablaufverfahren, das ein DSP und einen Bildsensor (Abbildungsvorrichtung) enthält, wird eine Hochgeschwindigkeitsbilderfassung für den exakten Erhalt eines optischen Ablaufs benötigt; jedoch sind nicht sämtliche Bilder für die Berechnung des optischen Ablaufs notwendig. Demzufolge ist der herkömmliche Bildsensor mit einer hohen Bildrate nicht immer effektiv, da unnötige Bilder oft aufgenommen werden und der Stromverbrauch hoch ist.
Demzufolge wird eine Festkörper-Abbildungsvorrichtung 830, die sich auf die vorstehende Ausführungsform bezieht, hergestellt, und ein optisches Ablaufverfahren 880 unter Verwendung der Festkörper-Abbildungsvorrichtung 830 wird vorgeschlagen. Die Festkörper-Abbildungsvorrichtung 830, die sich auf die vorstehende Ausführungsform bezieht, kann eine kontinuierliche Aufnahme mit einer Dauer von 100 μs durchführen, das entspricht 10000 BpS, und Daten bei 1 BpS lesen. Demzufolge können durch die Verwendung der Festkörper-Abbildungsvorrichtung 830 Bilddaten, die für eine Berechnung des optischen Ablaufs ausreichend sind, bei einem niedrigen Stromverbrauch erhalten werden.
58A ist ein Blockdiagramm des optischen Ablaufverfahrens 880. 58B ist eine Photographie, die ein äußeres Erscheinungsbild der hergestellten Festkörper-Abbildungsvorrichtung 830 zeigt. Bei dem optischen Ablaufverfahren 880 nimmt die Festkörper-Abbildungsvorrichtung 830 zwei Bilder mit hoher Geschwindigkeit auf und liest die aufgenommenen Bilddaten bei einer niedrigen Geschwindigkeit beim Beginn der Berechnung des optischen Ablaufs durch einen DSP-Block 835, um die Momentleistung im Hinblick auf eine Verringerung einer Last für ein Stromversorgungssystem zu verringern.
Die Festkörper-Abbildungsvorrichtung 830 umfasst eine Vielzahl von Pixeln, die in einer Matrix in einem Pixelbereich angeordnet sind (Pixel-Array). Die Festkörper-Abbildungsvorrichtung 830 wird mit peripheren Schaltungen (einem Zeilen-Treiber, einem Spalten-Treiber, einem A/D-Wandler und dergleichen) außerhalb des Pixel-Arrays bereitgestellt. 59 ist ein Blockdiagramm der kompletten Festkörper-Abbildungsvorrichtung 830.
Der Zeilen-Treiber weist eine Funktion zum Auswählen eines Pixels auf, von dem Bilddaten, die durch eine Bilderfassung erhalten wurden, gelesen werden. Der A/D-Wandler weist eine Funktion zum Umwandeln der gelesenen Bilddaten von analogen Daten zu digitalen Daten auf. Der Spalten-Treiber weist eine Funktion zum sequenziellen Auswählen der Bilddaten (digitalen Daten) auf, die nach außen von der Festkörper-Abbildungsvorrichtung 830 übertragen werden.
Das Pixel umfasst eine Photodiode und eine Vielzahl von Transistoren. Bei sämtlichen Transistoren, die in dem Pixelbereich enthalten sind, handelt es sich um CAAC-IGZO-FETs. Demzufolge ist es unnötig, einen Pixel-Transistor über einem Siliziumsubstrat bereitzustellen, und die Größe einer Photodiode über dem Siliziumsubstrat kann vergrößert werden.
Die Spezifikationen der Festkörper-Abbildungsvorrichtung 830 werden in 60 gezeigt. Die Festkörper-Abbildungsvorrichtung 830 wurde mit einem Hybrid-Prozess unter Verwendung eines Si-FET mit einer durch die Technologie vorgegebenen Größe (Kanallänge) von 0,18 μm und eines CAAC-IGZO-FET mit einer durch die Technologie vorgegebenen Größe (Kanallänge) von 0.35 μm hergestellt.
Die Festkörper-Abbildungsvorrichtung 830 kann eine kontinuierliche Aufnahme mit kurzem Intervall und niedriger Lesegeschwindigkeit durchführen. Die Festkörper-Abbildungsvorrichtung 830 kann zwei Bilder in einem kurzen Zeitabstand aufnehmen und die Bilddaten bei einer niedrigen Bildrate lesen.
Der DSP-Block 835 erzeugt einen optischen Ablauf von den zwei Bildern. Ein Schaltplan der Pixel in der Festkörper-Abbildungsvorrichtung 830 wird in 61 gezeigt. Ein Pixel umfasst zwei Subpixel. Jedes Subpixel umfasst vier Transistoren, eine Photodiode und einen Sharing-Transistor. Die Photodioden können von den zwei Subpixeln in dem Pixel über den Sharing-Transistor gemeinsam genutzt werden. Außerdem ist zwischen den zwei Subpixeln ein Subpixel, das zu einem weiteren Pixel gehört, bereitgestellt, um die Bayer-Anordnung in Hinblick auf die Aufnahme von Farbbildern zu übernehmen. Wenn der Pixel-Transistor mit einem CAAC-IGZO-FET ausgebildet wird, können die Ladungshalteeigenschaften bei einem FD verbessert werden, und Daten mit geringerer Verschlechterung des Bildes können bei einer niedrigen Geschwindigkeit gelesen werden.
Wie in einem Ablaufdiagramm in 62 gezeigt, werden in der Festkörper-Abbildungsvorrichtung 830 TX1 und TX2 sequenziell aktiviert, wodurch die Belichtung kontinuierlich in einem kurzen Intervall durchgeführt werden kann. Nach der kontinuierlichen Belichtung werden die Abbildungsdaten sequenziell Zeile für Zeile gelesen und einer A/D-Umwandlung unterzogen. Mit anderen Worten: Die kontinuierliche Hochgeschwindigkeitsaufnahme mit kurzer Aufnahmezeit/mit langsamen Auslesen kann durchgeführt werden, und eine Hochgeschwindigkeitsleistungsfähigkeit wird für den A/D-Wandler nicht zusätzlich notwendig; demzufolge kann ein niedriger Stromverbrauch erwartet werden.
Ein Lüfter A, der sich mit 6500 U/min dreht, und ein Lüfter B, der sich mit 10000 U/min dreht, wurden mit der Festkörper-Abbildungsvorrichtung 830 aufgenommen, und der optische Ablauf wurde von den aufgenommenen Bildern berechnet. Die optischen Abläufe zu dem Zeitpunkt, zu dem das Aufnahmeintervall 100 μs bzw. 1000 μs war, wurden bei einer Bildrate von 1 BpS berechnet. Die Messsignalformen zu dem Zeitpunkt, zu dem das Aufnahmeintervall 100 μs war, werden beispielhaft in 63 gezeigt.
64A bis 64C zeigen jeweils ein Bild zu dem Zeitpunkt, zu dem das Aufnahmeintervall 100 μs ist. 64A ist ein TX1-Bild, und 64B ist ein TX2-Bild. 64C zeigt optische Abläufe, die durch das Lucas-Kaneda-Verfahren berechnet wurden. 65A bis 65C zeigen jeweils ein Bild zu dem Zeitpunkt, zu dem das Aufnahmeintervall 1000 μs ist. 65A ist ein TX1-Bild, und 65B ist ein TX2-Bild. 65C zeigt optische Abläufe, die durch das Lucas-Kaneda-Verfahren berechnet wurden.
Von 64A und 646 und 65A und 65B können Winkelunterschiede, die durch das Drehen der Lüfter bei dem Aufnahmeintervall entstehen, gezeigt werden. 64C zeigt genaue optische Abläufe der zwei Lüfter, wenn das Aufnahmeintervall 100 μs ist. In 65C wird der Fall gezeigt, in dem das Aufnahmeintervall 1000 μs ist, die Richtungen der Abläufe des Lüfters A wahllos sind und die Abläufe des Lüfters B andeuten als ob sich der Lüfter B umgekehrt dreht. Die vorstehenden Ergebnisse deuten darauf hin, dass der optische Ablauf exakt von den Bildern, die bei der kontinuierlichen Hochgeschwindigkeitsaufnahme mit der Festkörper-Abbildungsvorrichtung 830 erhalten werden, erhalten werden kann.
Als Nächstes wurde ein Bild eines Lüfters in einem Ruhezustand unter den folgenden Bedingungen aufgenommen, um zu zeigen, dass sich die Bildqualität selbst bei einer langsamen Lesegeschwindigkeit kaum verschlechtert: Die Bildrate war 1 BpS; und die Bildrate war 60 BpS. 66A ist ein Bild, das bei einer Bildrate von 1 BpS aufgenommen wurde. 66B ist ein Bild, das bei einer Bildrate von 60 BpS aufgenommen wurde. Bei beiden Bildraten kann das Bild des Lüfters normal aufgenommen werden.
In beiden Fällen, d. h. in dem Fall, in dem die Bildrate 1 BpS war, und in dem Fall, in dem die Bildrate 60 BpS war, wurde eine Bilderfassung einer gleichmäßigen planaren Lichtquelle durchgeführt, und ein Unterschied der Graustufe zwischen der ersten Zeile und der letzten Zeile beim Lesen wurde geschätzt. Die geschätzten Ergebnisse waren: Der Unterschied der Graustufe bei einer Bildrate von 1 BpS war 0,16 und der Unterschied der Graustufe bei einer Bildrate von 60 BpS war 0,064. Es wurde bestätigt, dass sich die Bildqualität auf Grund der niedrigen Leckeigenschaften eines CAAC-IGZO-FET selbst bei einer niedrigen Bildrate kaum verschlechtert.
Um den Effekt einer Verringerung des Stromverbrauchs der Festkörper-Abbildungsvorrichtung 830 zu evaluieren, wurden der Stromverbrauch und der Energieverbrauch pro Bild unter drei Bedingungen, die in 67A gezeigt werden, gemessen. 67B zeigt die Messergebnisse. Wenn eine erste Bedingung (Bedingung 1) als Referenz angesehen wird, lag die Leistung gemäß einer zweiten Bedingung (Bedingung 2), bei der lediglich die Frequenz verringert wurde, 92,3% unter derjenigen gemäß der Bedingung 1, und die Leistung gemäß einer dritten Bedingung (Bedingung 3), bei der die Frequenz und die Spannung verringert wurden, lag bei 0,71% derjenigen gemäß Bedingung 1. Außerdem zeigen die Ergebnisse, dass der Energieverbrauch pro Bild unter Bedingung 3 niedriger ist als unter Bedingung 1. Da sowohl die Spannung als auch die Frequenz unter den niedrigen Bildraten-Bedingungen verringert werden können, kann der Energiespareffekt bei einem derartigen Niveau, bei dem der Energieverbrauch pro Bild verringert werden kann, beobachtet.
Beispielsweise wird der folgende Fall angenommen: Ein Bild mit einer 8-Bit-Graustufe wird bei 10000 BpS unter Verwendung der Festkörper-Abbildungsvorrichtung 830 (die Anzahl der Pixel ist 128×128) aufgenommen, und die optischen Abläufe werden bei 1 BpS berechnet. Die Leistung der Festkörper-Abbildungsvorrichtung 830 kann von Bedingung 3 in 67B auf 7,9 μW (= 9,2 μW/(240×80) × (128×128)) geschätzt werden. Unter Verwendung der Festkörper-Abbildungsvorrichtung 830, die sich auf die vorstehende Ausführungsform bezieht, kann ein optisches Ablaufverfahren mit hoher Genauigkeit und niedriger Momentleistung erhalten werden.
Bezugszeichen

103: isolierende Schicht, 104: isolierende Schicht, 105: isolierende Schicht, 106: Steckkontakt, 107: isolierende Schicht, 108: isolierende Schicht, 109: isolierende Schicht, 110: Pixelabschnitt, 111: Pixel, 112: Subpixel, 113: isolierende Schicht, 114: Steckkontakt, 115: isolierende Schicht, 116: isolierende Schicht, 117: isolierende Schicht, 118: isolierende Schicht, 121: Transistor, 122: Transistor, 123: Transistor, 124: Transistor, 125: Transistor, 126: Transistor, 127: Transistor, 128: Transistor, 129: Transistor, 131: Leitung, 132: Leitung, 133: Leitung, 134: Leitung, 135: Leitung, 136: Leitung, 137: Leitung, 141: Leitung, 142: Leitung, 143: Leitung, 144: Leitung, 146: Leitung, 151: Kondensator, 152: Transistor, 153: Transistor, 154: Transistor, 155: Transistor, 161: Leitung, 201: Schalter, 202: Schalter, 203: Schalter, 205: isolierende Schicht, 207: Photodiode, 209: isolierende Schicht, 213: Elektrode, 217: isolierende Schicht, 220: photoelektrisches Umwandlungselement, 221: p-Typ-Halbleiterschicht, 222: i-Typ-Halbleiterschicht, 223: n-Typ-Halbleiterschicht, 224: Öffnung, 225: Öffnung, 226: Elektrode, 227: Elektrode, 230: Pixelschaltung, 235: Elektrode, 241: Transistor, 242: Halbleiterschicht, 243: Elektrode, 244: Elektrode, 245: Elektrode, 246: Transistor, 249: Elektrode, 251: Pixelbereich, 252: peripherer Schaltungsbereich, 254: Knoten, 255: Verunreinigungselement, 256: Knoten, 257: Kondensator, 260: periphere Schaltung, 261: Leitung, 263: Leitung, 265: Leitung, 266: Leitung, 267: Leitung, 270: periphere Schaltung, 280: periphere Schaltung, 281: Transistor, 282: Transistor, 283: i-Typ-Halbleiterschicht, 284: p-Typ-Verunreinigungsereich mit niedriger Konzentration, 285: p-Typ-Halbleiterschicht, 286: isolierende Schicht, 287: Elektrode, 288: Seitenwand, 289: Transistor, 290: periphere Schaltung, 291: Photodiode, 292: Transistor, 293: Transistor, 294: n-Typ-Verunreinigungsbereich mit niedriger Konzentration, 295: n-Typ-Halbleiterschicht, 301: Periode, 302: Periode, 303: Periode, 311: Periode, 312: Periode, 313: Periode, 382: Ec, 386: Ec, 390: Einfangszustand, 410: Transistor, 411: Transistor, 420: Transistor, 421: Transistor, 430: Transistor, 431: Transistor, 440: Transistor, 441: Transistor, 450: Transistor, 451: Transistor, 600: Linse, 602: Filter, 604: Leitungsschicht, 660: Licht, 800: Festkörper-Abbildungsvorrichtung, 810: Festkörper-Abbildungsvorrichtung, 820: Festkörper-Abbildungsvorrichtung, 821: Transistor, 825: Pixel, 829: Transistor, 830: Festkörper-Abbildungsvorrichtung, 835: DSP-Block, 880: optisches Flussverfahren, 901: Gehäuse, 902: Gehäuse, 903: Anzeigeabschnitt, 904: Anzeigeabschnitt, 905: Mikrophon, 906: Lautsprecher, 907: Bedienungstaste, 908: Stift, 909: Kamera, 911: Gehäuse, 912: Anzeigeabschnitt, 919: Kamera, 921: Gehäuse, 922: Auslöseknopf, 923: Mikrophon, 925: Linse, 927: Licht emittierender Abschnitt, 931: Gehäuse, 932: Anzeigeabschnitt, 933: Armband, 939: Kamera, 941: Gehäuse, 942: Gehäuse, 943: Anzeigeabschnitt, 944: Bedienungstaste, 945: Linse, 946: Gelenk, 951: Gehäuse, 952: Anzeigeabschnitt, 954: Lautsprecher, 955: Knopf, 956: Eingabe-/Ausgabeanschluss, 957: Mikrophon, 959: Kamera, 1100: Abbildungsvorrichtung, 1112: Subpixel, 1800: Schieberegister-Schaltung, 1810: Schieberegister-Schaltung, 1900: Pufferschaltung, 1910: Pufferschaltung, 2100: analoge Umschaltschaltung, 2110: vertikale Ausgabeleitung, 2200: Ausgabeleitung, 108c: Halbleiterschicht, 112B: Subpixel, 112G: Subpixel, 112R: Subpixel, 242a: Halbleiterschicht, 242b: Halbleiterschicht, 242c: Halbleiterschicht, 243a: Elektrode, 243b: Elektrode, 383a: Ec, 383b: Ec, 383c: Ec, 602B: Filter, 602G: Filter, 602R: Filter

Diese Anmeldung basiert auf der japanischen Patentanmeldung mit der Seriennr. 2014-082063 , eingereicht beim japanischen Patentamt am 11. April 2014, der japanischen Patentanmeldung mit der Seriennr. 2014-093786 , eingereicht beim japanischen Patentamt am 30. April 2014, der japanischen Patentanmeldung mit der Seriennr. 2014-101672 , eingereicht beim japanischen Patentamt am 15. Mai 2014, der japanischen Patentanmeldung mit der Seriennr. 2014-181468 , eingereicht beim japanischen Patentamt am 5. September 2014, der japanischen Patentanmeldung mit der Seriennr. 2014-211511 , eingereicht beim japanischen Patentamt am 16. Oktober 2014, und auf der japanischen Patentanmeldung mit der Seriennr. 2015-010893 , eingereicht beim japanischen Patentamt am 23. Januar 2015, deren gesamte Inhalte hiermit zum Gegenstand der vorliegenden Offenlegung gemacht werden.

Claims

Ein Verfahren zur Ansteuerung einer Halbleitervorrichtung, die eine erste Schaltung, eine zweite Schaltung und einen sechsten Transistor umfasst, wobei das Verfahren zur Ansteuerung einen ersten bis vierten Schritt umfasst, wobei die erste Schaltung ein erstes photoelektrisches Umwandlungselement, einen ersten Transistor, einen zweiten Transistor und einen dritten Transistor umfasst, wobei die zweite Schaltung ein zweites photoelektrisches Umwandlungselement, einen vierten Transistor und einen fünften Transistor umfasst, wobei das erste photoelektrische Umwandlungselement elektrisch mit einer Source oder einem Drain des ersten Transistors verbunden ist, wobei der andere Anschluss von Source und Drain des ersten Transistors elektrisch mit einer Source oder einem Drain des zweiten Transistors verbunden ist, wobei der andere Anschluss von Source und Drain des zweiten Transistors elektrisch mit einem ersten Knoten verbunden ist, wobei ein Gate des dritten Transistors elektrisch mit dem ersten Knoten verbunden ist, wobei das zweite photoelektrische Umwandlungselement elektrisch mit einer Source oder einem Drain des vierten Transistors verbunden ist, wobei der andere Anschluss von Source und Drain des vierten Transistors elektrisch mit einem zweiten Knoten verbunden ist, wobei ein Gate des fünften Transistors elektrisch mit dem zweiten Knoten verbunden ist, wobei eine Source oder ein Drain des sechsten Transistors elektrisch mit dem einen Anschluss von Source und Drain des zweiten Transistors verbunden ist, wobei der andere Anschluss von Source und Drain des sechsten Transistors elektrisch mit dem einen Anschluss von Source und Drain des vierten Transistors verbunden ist, wobei sich in dem ersten Schritt sowohl der erste Transistor als auch der vierte Transistor in einem Sperrzustand befinden, wobei sich in dem ersten Schritt sowohl der zweite Transistor als auch der sechste Transistor in einem Durchlasszustand befinden, wobei in dem ersten Schritt ein erstes Potential entsprechend der Lichtmenge, die von dem zweiten photoelektrischen Umwandlungselement empfangen wird, dem ersten Knoten zugeführt wird, wobei sich in dem zweiten Schritt sowohl der erste Transistor als auch der zweite Transistor in einem Sperrzustand befinden, wobei sich in dem zweiten Schritt sowohl der vierte Transistor als auch der sechste Transistor in einem Durchlasszustand befinden, wobei in dem zweiten Schritt ein zweites Potential entsprechend der Lichtmenge, die von dem zweiten photoelektrischen Umwandlungselement empfangen wird, dem zweiten Knoten zugeführt wird, wobei in dem dritten Schritt Daten, die dem ersten Potential entsprechen, über den dritten Transistor ausgelesen werden, wobei in dem vierten Schritt Daten, die dem zweiten Potential entsprechen, über den fünften Transistor ausgelesen werden, und wobei der dritte Schritt und der vierte Schritt ausgeführt werden, nachdem der erste Schritt und der zweite Schritt abgeschlossen worden sind.
Das Verfahren zur Ansteuerung der Halbleitervorrichtung nach Anspruch 1, wobei der erste Transistor einen Oxidhalbleiter enthält.
Das Verfahren zur Ansteuerung der Halbleitervorrichtung nach Anspruch 1, wobei der zweite Transistor und der vierte Transistor jeweils einen Oxidhalbleiter enthalten.
Das Verfahren zur Ansteuerung der Halbleitervorrichtung nach Anspruch 1, wobei der sechste Transistor einen Oxidhalbleiter enthält.
Das Verfahren zur Ansteuerung der Halbleitervorrichtung nach Anspruch 1, wobei es sich bei dem ersten bis sechsten Transistor jeweils um einen n-Kanal-Transistor handelt.
Das Verfahren zur Ansteuerung der Halbleitervorrichtung nach Anspruch 1, wobei es sich bei dem ersten bis sechsten Transistor jeweils um einen p-Kanal-Transistor handelt.
Das Verfahren zur Ansteuerung der Halbleitervorrichtung nach Anspruch 1, wobei es sich bei dem ersten photoelektrischen Umwandlungselement und dem zweiten photoelektrischen Umwandlungselement jeweils um einen PIN-Übergang handelt.
Ein Verfahren zur Ansteuerung eines elektronischen Geräts, das eine Linse, einen Anzeigeabschnitt und die Halbleitervorrichtung umfasst, wobei bei der Halbleitervorrichtung das Ansteuerverfahren der Halbleitervorrichtung nach Anspruch 1 zum Einsatz kommt.
Eine Halbleitervorrichtung, die umfasst: eine erste Schaltung; eine zweite Schaltung; und einen fünften Transistor, wobei die erste Schaltung ein erstes photoelektrisches Umwandlungselement, einen ersten Transistor und einen zweiten Transistor umfasst, wobei die zweite Schaltung ein zweites photoelektrisches Umwandlungselement, einen dritten Transistor und einen vierten Transistor umfasst, wobei das erste photoelektrische Umwandlungselement elektrisch mit einer Source oder einem Drain des ersten Transistors verbunden ist, wobei der andere Anschluss von Source und Drain des ersten Transistors elektrisch mit einem ersten Knoten verbunden ist, wobei ein Gate des zweiten Transistors elektrisch mit dem ersten Knoten verbunden ist, wobei das zweite photoelektrische Umwandlungselement elektrisch mit einer Source oder einem Drain des dritten Transistors verbunden ist, wobei der andere Anschluss von Source und Drain des dritten Transistors elektrisch mit einem zweiten Knoten verbunden ist, wobei ein Gate des vierten Transistors elektrisch mit dem zweiten Knoten verbunden ist, wobei eine Source oder ein Drain des fünften Transistors elektrisch mit dem einen Anschluss von Source und Drain des ersten Transistors verbunden ist, und wobei der andere Anschluss von Source und Drain des fünften Transistors elektrisch mit dem einen Anschluss von Source und Drain des dritten Transistors verbunden ist.
Die Halbleitervorrichtung nach Anspruch 9, wobei der erste bis vierte Transistor jeweils einen Oxidhalbleiter enthalten.
Die Halbleitervorrichtung nach Anspruch 9, wobei der fünfte Transistor einen Oxidhalbleiter enthält.
Die Halbleitervorrichtung nach Anspruch 9, wobei es sich bei dem ersten bis fünften Transistor jeweils um einen n-Kanal-Transistor handelt.
Die Halbleitervorrichtung nach Anspruch 9, wobei es sich bei dem ersten bis fünften Transistor jeweils um einen p-Kanal-Transistor handelt.
Die Halbleitervorrichtung nach Anspruch 9, wobei es sich bei dem ersten photoelektrischen Umwandlungselement und dem zweiten photoelektrischen Umwandlungselement jeweils um einen PIN-Übergang handelt.