TWI661543B - 半導體裝置，半導體裝置之驅動方法，及電子裝置之驅動方法 - Google Patents

半導體裝置，半導體裝置之驅動方法，及電子裝置之驅動方法 Download PDF

Info

Publication number
TWI661543B
TWI661543B TW104111450A TW104111450A TWI661543B TW I661543 B TWI661543 B TW I661543B TW 104111450 A TW104111450 A TW 104111450A TW 104111450 A TW104111450 A TW 104111450A TW I661543 B TWI661543 B TW I661543B
Authority
TW
Taiwan
Prior art keywords
transistor
source
drain
addition
semiconductor layer
Prior art date
Application number
TW104111450A
Other languages
English (en)
Other versions
TW201603255A (zh
Inventor
黒川義元
魚地秀貴
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW201603255A publication Critical patent/TW201603255A/zh
Application granted granted Critical
Publication of TWI661543B publication Critical patent/TWI661543B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Thin Film Transistor (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本發明提供一種拍攝間隔較短的固態攝像裝置。將第n行第m列的像素所包括的第一光電二極體藉由電晶體與第n+1行第m列的像素所包括的第二光電二極體連接。第一光電二極體和第二光電二極體同時接收光，首先，將對應於受光量的電位保持在第n行第m列的像素中，接著，將對應於受光量的電位保持在第n+1行第m列的像素中而不進行重設工作。然後，讀出每一個電位。在大光量下，使用第一光電二極體和第二光電二極體中的任一個。

Description

半導體裝置，半導體裝置之驅動方法，及電子裝置之驅動方法
本發明的一個方式係關於一種半導體裝置和其驅動方法。明確而言，本發明的一個方式係關於一種設置有具有光感測器的多個像素的固態攝像裝置及其驅動方法。另外，本發明的一個方式係還關於一種具有該固態攝像裝置的電子裝置。
注意，本發明的一個方式不侷限於上述技術領域。例如，本發明的一個方式係關於一種物體、方法或製造方法。另外，本發明係關於一種製程(process)、機器(machine)、產品(manufacture)或者組合物(composition of matter)。此外，本發明的一個方式係關於一種記憶體裝置、處理器、它們的驅動方法或它們的製造方法。
注意，在本說明書等中，半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置。因此，電晶體或二極體等半導體元件和半導體電路是半導體裝置。另外，顯示裝置、發光裝置、照明設備、電光裝置、固態攝 像裝置及電子裝置等有時包括半導體元件或半導體電路。因此，顯示裝置、發光裝置、照明設備、電光裝置、固態攝像裝置及電子裝置等也有時包括半導體裝置。
被稱為CMOS感測器的利用MOS電晶體的放大功能的光感測器可以藉由通用的CMOS製程製造。由此，能夠降低在每個像素中具有CMOS感測器的固態攝像裝置的製造成本，並且能夠實現在同一個基板上形成光感測器和顯示元件的半導體裝置。另外，CMOS感測器的驅動電壓比CCD感測器的驅動電壓低，從而能夠降低固態攝像裝置的耗電量。
在使用CMOS感測器的固態攝像裝置中，在拍攝時一般採用在每個行中依次進行光電二極體中的電荷的積蓄工作及該電荷的讀出工作的方式，即滾動快門(rolling shutter)方式(參照專利文獻1)。另外，有時採用在所有像素中同時進行電荷的積蓄工作的全域快門(global shutter)方式來代替滾動快門方式(參照非專利文獻1)。
[專利文獻1]日本專利申請公開第2009-141717號公報
[非專利文獻1] M.Furuta et al，”A High-Speed， High-Sensitivity Digital CMOS Image Sensor With a Global Shutter and 12-bit Column-Parallel Cyclic A/D Converters”，IEEE Journal of Solid-State Circuits，April 2007，Vol.42，No.4，pp.766-774
無論是滾動快門方式還是全域快門方式，為了能夠在各種各樣的環境下進行拍攝，對使用CMOS感測器的固態攝像裝置都存在著動態範圍(Dynamic Range)的擴大和連拍時的拍攝間隔縮短的需求。
例如，當在外光的照度低的環境下(夜間及昏暗的室內等)進行拍攝時，因為照射到光電二極體的光弱(光量少)，所以需要延長曝光時間。另外，當在曝光時間內被攝體或固態攝像裝置移動時，會形成歪曲的被攝體的影像資料。由此，當延長曝光時間時，會有形成歪曲的被攝體的影像資料的擔憂。
此外，隨著固態攝像裝置的微細化，光電二極體中的被光照射的區域也縮小，因此在外光的照度低的環境下的拍攝更加困難。
另外，在連續拍攝快速移動的被攝體等的情況下，需要進一步縮短拍攝間隔。
另外，低耗電量也是固態攝像裝置在性能評價上被要求的重要性能之一。特別是在行動電話機等的可攜式電子裝置中，固態攝像裝置的高耗電量會導致連續使用時間縮短的缺點。
本發明的一個方式的目的之一是提供一種能夠擴大動態範圍的固態攝像裝置等。另外，本發明的一個方式的目的之一是提供一種能夠提高所拍攝的影像品質的固態攝像裝置等。此外，本發明的一個方式的目的之一是提供一種拍攝間隔較短的固態攝像裝置等。另外，本發明的一個方式的目的之一是提供一種耗電量少的固態攝像裝置等。此外，本發明的一個方式的目的之一是提供一種新穎的半導體裝置等。
注意，這些目的的記載不妨礙其他目的的存在。此外，本發明的一個方式並不需要實現所有上述目的。另外，可以從說明書、圖式、申請專利範圍等的記載得知並抽出上述以外的目的。
本發明的一個方式是一種包括第一電路、第二電路和第六電晶體的半導體裝置的驅動方法，包括第一步驟、第二步驟、第三步驟和第四步驟，其中，第一電路包括第一光電轉換元件和第一電晶體至第三電晶體，第二電路包括第二光電轉換元件、第四電晶體和第五電晶體，第一光電轉換元件電連接到第一電晶體的源極和汲極中的一個，第一電晶體的源極和汲極中的另一個電連接到第二電晶體的源極和汲極中的一個，第二電晶體的源極和汲極中的另一個電連接到第一節點，第三電晶體的閘極電連接到第一節點，第二光電轉換元件電連接到第四電晶體的源極和汲極中的一個，第四電晶體的源極和汲極中的另一個 電連接到第二節點，第五電晶體的閘極電連接到第二節點，第六電晶體的源極和汲極中的一個電連接到第二電晶體的源極和汲極中的一個，第六電晶體的源極和汲極中的另一個電連接到第四電晶體的源極和汲極中的一個，在第一步驟中，第一電晶體及第四電晶體處於關閉狀態，在第一步驟中，第二電晶體及第六電晶體處於開啟狀態，在第一步驟中，對第一節點寫入對應於第二光電轉換元件的受光量的第一電位，在第二步驟中，第一電晶體及第二電晶體處於關閉狀態，在第二步驟中，第四電晶體及第六電晶體處於開啟狀態，在第二步驟中，對第二節點寫入對應於第二光電轉換元件的受光量的第二電位，在第三步驟中，藉由第三電晶體讀出對應於第一電位的資料，在第四步驟中，藉由第五電晶體讀出對應於第二電位的資料，並且，在第一步驟及第二步驟結束之後進行第三步驟及第四步驟。
作為第一電晶體，較佳為使用具有氧化物半導體的電晶體。另外，作為第二電晶體及第四電晶體，較佳為使用具有氧化物半導體的電晶體。此外，作為第六電晶體，較佳為使用具有氧化物半導體的電晶體。
作為第一光電轉換元件及第二光電轉換元件，可以使用具有pin接面的光電轉換元件。
藉由本發明的一個方式，可以提供一種動態範圍得到擴大的固態攝像裝置等。另外，可以提供一種所拍攝的影像品質得到提高的固態攝像裝置等。此外，可以 提供一種拍攝間隔較短的固態攝像裝置等。另外，可以提供一種耗電量少的固態攝像裝置等。此外，可以提供一種新穎的半導體裝置等。
注意，這些效果的記載不妨礙其他效果的存在。此外，本發明的一個方式並不一定需要實現所有上述效果。另外，可以從說明書、圖式、申請專利範圍等的記載得知並抽出上述以外的效果。
103‧‧‧絕緣層
104‧‧‧絕緣層
105‧‧‧絕緣層
106‧‧‧接觸插頭
107‧‧‧絕緣層
108‧‧‧絕緣層
109‧‧‧絕緣層
110‧‧‧像素部
111‧‧‧像素
112‧‧‧子像素
113‧‧‧絕緣層
114‧‧‧接觸插頭
115‧‧‧絕緣層
116‧‧‧絕緣層
117‧‧‧絕緣層
118‧‧‧絕緣層
121‧‧‧電晶體
122‧‧‧電晶體
123‧‧‧電晶體
124‧‧‧電晶體
125‧‧‧電晶體
126‧‧‧電晶體
127‧‧‧電晶體
128‧‧‧電晶體
129‧‧‧電晶體
131‧‧‧佈線
132‧‧‧佈線
133‧‧‧佈線
134‧‧‧佈線
135‧‧‧佈線
136‧‧‧佈線
137‧‧‧佈線
141‧‧‧佈線
142‧‧‧佈線
143‧‧‧佈線
144‧‧‧佈線
146‧‧‧佈線
151‧‧‧電容元件
152‧‧‧電晶體
153‧‧‧電晶體
154‧‧‧電晶體
155‧‧‧電晶體
161‧‧‧佈線
201‧‧‧開關
202‧‧‧開關
203‧‧‧開關
205‧‧‧絕緣層
207‧‧‧光電二極體
209‧‧‧絕緣層
213‧‧‧電極
217‧‧‧絕緣層
220‧‧‧光電轉換元件
221‧‧‧p型半導體層
222‧‧‧i型半導體層
223‧‧‧n型半導體層
224‧‧‧開口
225‧‧‧開口
226‧‧‧電極
227‧‧‧電極
230‧‧‧像素電路
235‧‧‧電極
241‧‧‧電晶體
242‧‧‧半導體層
243‧‧‧電極
244‧‧‧電極
245‧‧‧電極
246‧‧‧電晶體
249‧‧‧電極
251‧‧‧像素區域
252‧‧‧週邊電路區域
254‧‧‧節點
255‧‧‧雜質元素
256‧‧‧節點
257‧‧‧電容元件
260‧‧‧週邊電路
261‧‧‧佈線
263‧‧‧佈線
265‧‧‧佈線
266‧‧‧佈線
267‧‧‧佈線
270‧‧‧週邊電路
280‧‧‧週邊電路
281‧‧‧電晶體
282‧‧‧電晶體
283‧‧‧i型半導體層
284‧‧‧低濃度p型雜質區域
285‧‧‧p型半導體層
286‧‧‧絕緣層
287‧‧‧電極
288‧‧‧側壁
289‧‧‧電晶體
290‧‧‧週邊電路
291‧‧‧光電二極體
292‧‧‧電晶體
293‧‧‧電晶體
294‧‧‧低濃度n型雜質區域
295‧‧‧n型半導體層
301‧‧‧期間
302‧‧‧期間
303‧‧‧期間
311‧‧‧期間
312‧‧‧期間
313‧‧‧期間
382‧‧‧Ec
386‧‧‧Ec
390‧‧‧陷阱能階
410‧‧‧電晶體
411‧‧‧電晶體
420‧‧‧電晶體
421‧‧‧電晶體
430‧‧‧電晶體
431‧‧‧電晶體
440‧‧‧電晶體
441‧‧‧電晶體
450‧‧‧電晶體
451‧‧‧電晶體
600‧‧‧透鏡
602‧‧‧濾波器
604‧‧‧佈線層
660‧‧‧光
800‧‧‧固態攝像裝置
810‧‧‧固態攝像裝置
820‧‧‧固態攝像裝置
821‧‧‧電晶體
825‧‧‧像素
829‧‧‧電晶體
830‧‧‧固態攝像裝置
835‧‧‧DSP塊
880‧‧‧光流系統
901‧‧‧外殼
902‧‧‧外殼
903‧‧‧顯示部
904‧‧‧顯示部
905‧‧‧麥克風
906‧‧‧揚聲器
907‧‧‧操作鍵
908‧‧‧觸控筆
909‧‧‧拍攝裝置
911‧‧‧外殼
912‧‧‧顯示部
919‧‧‧拍攝裝置
921‧‧‧外殼
922‧‧‧快門按鈕
923‧‧‧麥克風
925‧‧‧透鏡
927‧‧‧發光部
931‧‧‧外殼
932‧‧‧顯示部
933‧‧‧腕帶
939‧‧‧拍攝裝置
941‧‧‧外殼
942‧‧‧外殼
943‧‧‧顯示部
944‧‧‧操作鍵
945‧‧‧透鏡
946‧‧‧連接部
951‧‧‧外殼
952‧‧‧顯示部
954‧‧‧揚聲器
955‧‧‧按鈕
956‧‧‧輸入輸出端子
957‧‧‧麥克風
959‧‧‧拍攝裝置
1100‧‧‧攝像裝置
1112‧‧‧子像素
1800‧‧‧移位暫存器電路
1810‧‧‧移位暫存器電路
1900‧‧‧緩衝器電路
1910‧‧‧緩衝器電路
2100‧‧‧類比開關電路
2110‧‧‧垂直輸出線
2200‧‧‧輸出線
108c‧‧‧半導體層
112B‧‧‧子像素
112G‧‧‧子像素
112R‧‧‧子像素
242a‧‧‧半導體層
242b‧‧‧半導體層
242c‧‧‧半導體層
243a‧‧‧電極
243b‧‧‧電極
383a‧‧‧Ec
383b‧‧‧Ec
383c‧‧‧Ec
602B‧‧‧濾波器
602G‧‧‧濾波器
602R‧‧‧濾波器
在圖式中：圖1A和圖1B是說明本發明的一個方式的攝像裝置的結構實例的圖；圖2A和圖2B是說明像素的結構實例的圖；圖3A至圖3D是說明像素的結構實例的圖；圖4A和圖4B是說明像素的結構實例的圖；圖5是說明像素的電路結構實例的圖；圖6是說明攝像工作的一個例子的時序圖；圖7A和圖7B是說明攝像工作的一個例子的電路圖；圖8A和圖8B是說明攝像工作的一個例子的電路圖；圖9A和圖9B是說明攝像工作的一個例子的電路圖； 圖10是說明攝像工作的一個例子的時序圖；圖11A和圖11B是說明攝像工作的一個例子的電路圖；圖12A和圖12B是說明攝像工作的一個例子的電路圖；圖13A和圖13B是說明像素的電路結構實例的圖；圖14A和圖14B是說明像素的電路結構實例的圖；圖15是說明本發明的一個方式的攝像裝置的結構實例的圖；圖16是說明像素的電路結構實例的圖；圖17是說明攝像工作的一個例子的時序圖；圖18是說明攝像工作的一個例子的電路圖；圖19是說明攝像工作的一個例子的電路圖；圖20是說明攝像工作的一個例子的電路圖；圖21是說明攝像工作的一個例子的電路圖；圖22是說明像素的電路結構實例的圖；圖23是說明攝像裝置的結構實例的圖；圖24是說明電晶體的一個例子的圖；圖25是說明能帶結構的圖；圖26A和圖26B是說明電晶體的一個例子的圖；圖27A至圖27E是說明電路結構的一個例子的圖；圖28A和圖28B是說明電路結構的一個例子的圖；圖29A至圖29C是說明電路結構的一個例子的圖；圖30A1、圖30A2、圖30B1和圖30B2是說明電晶體 的一個方式的圖；圖31A1、圖31A2、圖31A3、圖31B1和圖31B2是說明電晶體的一個方式的圖；圖32A至圖32C是說明電晶體的一個方式的圖；圖33A至圖33C是說明電晶體的一個方式的圖；圖34A至圖34F是說明根據本發明的一個方式的電子裝置的圖；圖35A和圖35B是根據實施例的固態攝像元件的照片及方塊圖；圖36是說明根據實施例的固態攝像元件的規格的圖；圖37是根據實施例的固態攝像元件所包括的像素的電路圖；圖38是說明根據實施例的固態攝像元件的攝像工作的時序圖；圖39是說明根據實施例的固態攝像元件的攝像工作的圖；圖40A和圖40B是使用根據實施例的固態攝像元件拍攝被攝體的照片；圖41A和圖41B是FET的Vg-Id特性及雜訊特性；圖42是根據實施例的固態攝像元件的像素佈局圖；圖43是示出根據實施例的週邊電路的測量結果的圖；圖44A是示出固態攝像裝置的外觀的照片，並且圖 44B是示出固態攝像裝置的疊層結構的圖；圖45是示出固態攝像裝置的電路結構的方塊圖；圖46是示出固態攝像裝置的規格的圖；圖47是示出像素的電路結構的圖；圖48是使用固態攝像裝置拍攝的照片；圖49A至圖49C是攝像影像的灰階的頻率圖；圖50A至圖50F示出在利用不同的攝像方式時每個像素中的灰階差的頻率圖；圖51A至圖51C示出在利用不同的攝像方式時每個像素中的灰階差的頻率圖；圖52示出在各攝像方式中5圖框中的不同的2圖框之間的灰階差的標準差；圖53A是風扇的外觀，並且圖53B和圖53C是拍攝快速旋轉的風扇的照片；圖54A和圖54B是耗電量的測量結果；圖55A是示出固態攝像裝置的外觀的照片，並且圖55B是固態攝像裝置所包括的像素的放大照片；圖56是示出固態攝像裝置的規格的圖；圖57A1、圖57A2、圖57B1和圖57B2是使用固態攝像裝置拍攝的照片；圖58A是光流系統的方塊圖，並且圖58B是示出固態攝像裝置的外觀的照片；圖59是示出固態攝像裝置的電路結構的方塊圖；圖60是示出固態攝像裝置的規格的圖； 圖61是示出像素的電路結構的圖；圖62是說明根據實施例的固態攝像元件的攝像工作的時序圖；圖63是示出測量波形的圖；圖64A至圖64C是使用固態攝像裝置拍攝的照片；圖65A至圖65C是使用固態攝像裝置拍攝的照片；圖66A和圖66B是使用固態攝像裝置拍攝的照片；圖67A和圖67B是示出固態攝像裝置的耗電量和能耗的測量結果的圖。
下面，參照圖式對本發明的實施方式進行詳細說明。注意，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是，其方式及詳細內容可以被變換為各種各樣的形式。此外，本發明不應該被解釋為僅限定於以下所示的實施方式的記載內容中。注意，在用於說明實施方式的所有圖式中，使用相同的元件符號來表示相同的部分或具有相同功能的部分，而省略其重複說明。
另外，在本說明書等中，“電極”或“佈線”不在功能上限定其構成要素。例如，有時將“電極”用作“佈線”的一部分，反之亦然。再者，“電極”或“佈線”還包括多個“電極”或“佈線”被形成為一體的情況等。
例如，在本說明書等中，當明確地記載為“X 與Y連接”時，在本說明書等中公開了如下情況：X與Y電連接的情況；X與Y在功能上連接的情況；以及X與Y直接連接的情況。因此，不侷限於圖式或文中所示的連接關係等規定的連接關係，圖式或文中所示的連接關係以外的連接關係也記載於圖式或文中。
這裡，X和Y為物件(例如，裝置、元件、電路、佈線、電極、端子、導電膜和層等)。
作為X與Y直接連接的情況的一個例子，可以舉出在X與Y之間沒有連接能夠電連接X與Y的元件(例如開關、電晶體、電容元件、電感器、電阻元件、二極體、顯示元件、發光元件和負載等)，並且X與Y沒有藉由能夠電連接X與Y的元件(例如開關、電晶體、電容元件、電感器、電阻元件、二極體、顯示元件、發光元件和負載等)連接的情況。
作為X與Y電連接的情況的一個例子，例如可以在X與Y之間連接一個以上的能夠電連接X與Y的元件(例如開關、電晶體、電容元件、電感器、電阻元件、二極體、顯示元件、發光元件和負載等)。另外，開關具有控制開啟和關閉的功能。換言之，藉由使開關處於導通狀態(開啟狀態)或非導通狀態(關閉狀態)來控制是否使電流流過。或者，開關具有選擇並切換電流路徑的功能。另外，X與Y電連接的情況包括X與Y直接連接的情況。
作為X與Y在功能上連接的情況的一個例 子，例如可以在X與Y之間連接一個以上的能夠在功能上連接X與Y的電路(例如，邏輯電路(反相器、NAND電路、NOR電路等)、信號轉換電路(DA轉換電路、AD轉換電路、伽瑪校正電路等)、電位位準轉換電路(電源電路(升壓電路、降壓電路等)、改變信號的電位位準的位準轉移電路等)、電壓源、電流源、切換電路、放大電路(能夠增大信號振幅或電流量等的電路、運算放大器、差動放大電路、源極隨耦電路、緩衝電路等)、信號產生電路、記憶體電路、控制電路等)。注意，例如，即使在X與Y之間夾有其他電路，當從X輸出的信號傳送到Y時，也可以說X與Y在功能上是連接著的。另外，X與Y在功能上連接的情況包括X與Y直接連接的情況及X與Y電連接的情況。
此外，當明確地記載為“X與Y電連接”時，在本說明書等中公開了如下情況：X與Y電連接的情況(換言之，以中間夾有其他元件或其他電路的方式連接X與Y的情況)；X與Y在功能上連接的情況(換言之，以中間夾有其他電路的方式在功能上連接X與Y的情況)；以及X與Y直接連接的情況(換言之，以中間不夾有其他元件或其他電路的方式連接X與Y的情況)。換言之，當明確記載為“電連接”時，在本說明書等中公開了與只明確記載為“連接”的情況相同的內容。
注意，例如，在電晶體的源極(或第一端子等)藉由Z1(或沒有藉由Z1)與X電連接，電晶體的汲 極(或第二端子等)藉由Z2(或沒有藉由Z2)與Y電連接的情況下以及在電晶體的源極(或第一端子等)與Z1的一部分直接連接，Z1的另一部分與X直接連接，電晶體的汲極(或第二端子等)與Z2的一部分直接連接，Z2的另一部分與Y直接連接的情況下，可以表現為如下。
例如，可以表現為“X、Y、電晶體的源極(或第一端子等)與電晶體的汲極(或第二端子等)互相電連接，X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)與Y依次電連接”。或者，可以表現為“電晶體的源極(或第一端子等)與X電連接，電晶體的汲極(或第二端子等)與Y電連接，X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)與Y依次電連接”。或者，可以表現為“X藉由電晶體的源極(或第一端子等)及汲極(或第二端子等)與Y電連接，X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)、Y依次設置為相互連接”。藉由使用與這種例子相同的表現方法規定電路結構中的連接順序，可以區別電晶體的源極(或第一端子等)與汲極(或第二端子等)而決定技術範圍。
另外，作為其他表現方法，例如可以表現為“電晶體的源極(或第一端子等)至少經過第一連接路徑與X電連接，所述第一連接路徑不具有第二連接路徑，所述第二連接路徑是藉由電晶體的電晶體的源極(或第一端子等)與電晶體的汲極(或第二端子等)之間的路徑，所 述第一連接路徑是藉由Z1的路徑，電晶體的汲極(或第二端子等)至少經過第三連接路徑與Y電連接，所述第三連接路徑不具有所述第二連接路徑，所述第三連接路徑是藉由Z2的路徑”。或者，也可以表現為“電晶體的源極(或第一端子等)至少經過第一連接路徑，藉由Z1與X電連接，所述第一連接路徑不具有第二連接路徑，所述第二連接路徑具有藉由電晶體的連接路徑，電晶體的汲極(或第二端子等)至少經過第三連接路徑，藉由Z2與Y電連接，所述第三連接路徑不具有所述第二連接路徑”。或者，也可以表現為“電晶體的源極(或第一端子等)至少經過第一電子路徑，藉由Z1與X電連接，所述第一電子路徑不具有第二電子路徑，所述第二電子路徑是從電晶體的源極(或第一端子等)到電晶體的汲極(或第二端子等)的電子路徑，電晶體的汲極(或第二端子等)至少經過第三電子路徑，藉由Z2與Y電連接，所述第三連接路徑不具有所述第四連接路徑，所述第四電子路徑是從電晶體的汲極(或第二端子等)到電晶體的源極(或第一端子等)的電子路徑”。藉由使用與這種例子同樣的表現方法規定電路結構中的連接路徑，可以區別電晶體的源極(或第一端子等)和汲極(或第二端子等)來決定技術範圍。
注意，這種表現方法只是一個例子而已，不侷限於上述表現方法。在此，X、Y、Z1及Z2為物件(例如，裝置、元件、電路、佈線、電極、端子、導電膜和層等)。
另外，即使圖式示出在電路圖上獨立的構成要素彼此電連接，也有一個構成要素兼有多個構成要素的功能的情況。例如，在佈線的一部分被用作電極時，一個導電膜兼有佈線和電極的兩個構成要素的功能。因此，本說明書中的“電連接”的範疇內還包括這種一個導電膜兼有多個構成要素的功能的情況。
另外，在本說明書等中，可以使用各種基板形成電晶體。對基板的種類沒有特別的限制。作為該基板的一個例子，可以舉出半導體基板(例如，單晶基板或矽基板)、SOI基板、玻璃基板、石英基板、塑膠基板、金屬基板、不鏽鋼基板、包含不鏽鋼箔的基板、鎢基板、包含鎢箔的基板、撓性基板、貼合薄膜、包含纖維狀材料的紙或基材薄膜等。作為玻璃基板的一個例子，可以舉出鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃或鈉鈣玻璃等。作為撓性基板的一例，可以舉出以聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚碸(PES)為代表的塑膠或丙烯酸樹脂等具有撓性的合成樹脂等。作為貼合薄膜的一個例子，可以舉出聚氟化乙烯或氯乙烯等乙烯、聚丙烯、聚酯等。作為基材薄膜的一個例子，可以舉出聚酯、聚醯胺、聚醯亞胺、無機蒸鍍薄膜或紙等。尤其是，藉由使用半導體基板、單晶基板或SOI基板等製造電晶體，可以製造特性、尺寸或形狀等的不均勻小、電流能力高且尺寸小的電晶體。當利用上述電晶體構成電路時，可以實現電路的低功耗化或電路的高集成化。
另外，也可以使用某個基板形成電晶體，然後將電晶體轉移並配置到其他基板上。作為被轉移有電晶體的基板，除了上述可以形成電晶體的基板之外，還可以使用紙基板、玻璃紙基板、石材基板、木材基板、布基板(包括天然纖維(絲、棉、麻)、合成纖維(尼龍、聚氨酯、聚酯)或再生纖維(醋酯纖維、銅氨纖維、人造纖維、再生聚酯)等)、皮革基板、或橡膠基板等。藉由使用上述基板，可以形成特性良好的電晶體或功耗低的電晶體，可以製造不容易發生故障並具有耐熱性的裝置，並且可以實現輕量化或薄型化。
另外，為了便於理解，有時在圖式等中示出的各構成要素的位置、大小及範圍等並不表示其實際的位置、大小及範圍等。因此，所公開的發明不一定限定於圖式等所公開的位置、大小、範圍等。例如，在實際的製程中，有時由於蝕刻等處理而光阻遮罩等被非意圖性地蝕刻，但是為了便於理解有時省略圖示。
尤其是在俯視圖(也稱為平面圖)中，為了易於理解圖式，有時省略構成要素的一部分。另外，有時省略隱藏線等的記載的一部分。
另外，在本說明書等中，“上”或“下”這樣的術語不限定於構成要素的位置關係為“正上”或“正下”且直接接觸的情況。例如，如果是“絕緣層A上的電極B”的表述，則不一定必須在絕緣層A上直接接觸地形成有電極B，也可以包括在絕緣層A與電極B之間包括其他構成要 素的情況。
另外，由於“源極”及“汲極”的功能例如在採用不同極性的電晶體時或在電路工作中電流的方向變化時等，根據工作條件等而相互調換，因此很難限定哪個是“源極”哪個是“汲極”。因此，在本說明書中，可以將“源極”和“汲極”互相調換地使用。
此外，在本說明書中，“平行”是指在-10°以上且10°以下的角度的範圍中配置兩條直線的狀態。因此，也包括該角度為-5°以上且5°以下的狀態。另外，“垂直”或“正交”是指在80°以上且100°以下的角度的範圍中配置兩條直線的狀態。因此，也包括該角度為85°以上且95°以下的狀態。
注意，“電壓”大多是指某個電位與參考電位(例如，接地電位(GND電位)或源極電位)之間的電位差。由此，可以將電壓換稱為電位。
注意，例如當導電性充分低時，即使表示為“半導體”也具有“絕緣體”的特性。因此，也可以使用“絕緣體”代替“半導體”。此時，“半導體”和“絕緣體”的境界模糊，因此難以精確地區別。由此，有時可以將本說明書所記載的“半導體”換稱為“絕緣體”。
另外，例如當導電性充分高時，即使表示為“半導體”也具有“導電體”的特性。因此，也可以使用“導電體”代替“半導體”。此時，“半導體”和“導電體”的境界模糊，因此難以精確地區別。由此，有時可以將本說明書所 記載的“半導體”換稱為“導電體”。
此外，半導體的雜質例如是指構成半導體的主要成分以外的元素。例如，濃度小於0.1atomic%的元素可以說是雜質。由於半導體包含雜質，而例如有時導致半導體中的DOS(Density of State：態密度)的增高、載子移動率的降低或結晶性的降低等。當半導體是氧化物半導體時，作為改變半導體的特性的雜質，例如有第1族元素、第2族元素、第14族元素、第15族元素的主要成分以外的過渡金屬等。尤其是，例如有氫(也包含在水中)、鋰、鈉、矽、硼、磷、碳、氮等。當採用氧化物半導體時，例如由於氫等雜質混入，而有可能形成氧缺陷。當半導體是矽膜時，作為改變半導體的特性的雜質，例如有氧、除了氫以外的第1族元素、第2族元素、第13族元素、第15族元素等。
注意，本說明書等中的“第一”、“第二”等序數詞是為了避免構成要素的混淆而附加的，其並不表示製程順序或者層疊順序等某種順序或次序。注意，關於本說明書等中不附加有序數詞的術語，為了避免構成要素的混淆，在申請專利範圍中有時對該術語附加序數詞。注意，關於本說明書等中附加有序數詞的術語，在申請專利範圍中有時對該術語附加不同的序數詞。注意，關於本說明書等中附加有序數詞的術語，在申請專利範圍中有時省略其序數詞。
注意，例如，“通道長度”是指在電晶體的俯 視圖中，在半導體(或在電晶體處於導通狀態時，在半導體中電流流過的部分)和閘極電極重疊的區域或者形成通道的區域中的源極(源極區域或源極電極)和汲極(汲極區域或汲極電極)之間的距離。另外，在一個電晶體中，通道長度不一定在所有的區域中都是相同的值。也就是說，一個電晶體的通道長度有時不限定於一個值。因此，在本說明書中，通道長度是形成通道的區域中的任一個值、最大值、最小值或平均值。
例如，“通道寬度”是指在半導體(或在電晶體處於導通狀態時，在半導體中電流流過的部分)和閘極電極重疊的區域或者形成通道的區域中的源極和汲極相對的部分的長度。另外，在一個電晶體中，通道寬度不一定在所有的區域中都是相同的值。也就是說，一個電晶體的通道寬度有時不限定於一個值。因此，在本說明書中，通道寬度是形成通道的區域中的任一個值、最大值、最小值或平均值。
另外，根據電晶體的結構，有時實際上形成通道的區域中的通道寬度(下面稱為實效的通道寬度)和電晶體的俯視圖所示的通道寬度(下面稱為外觀上的通道寬度)不同。例如，在具有立體結構的電晶體中，有時因為實效的通道寬度大於電晶體的俯視圖所示的外觀上的通道寬度，所以不能忽略其影響。例如，在具有微型且立體的結構的電晶體中，有時形成在半導體的側面上的通道區域的比例大於形成在半導體的頂面上的通道區域的比例。 在此情況下，實際上形成通道的實效的通道寬度大於俯視圖所示的外觀上的通道寬度。
在具有立體結構的電晶體中，有時難以藉由實測估計實效的通道寬度。例如，為了根據設計值估計實效的通道寬度，需要預先知道半導體的形狀作為假定。因此，當半導體的形狀不清楚時，難以正確地測量實效的通道寬度。
於是，在本說明書中，有時在電晶體的俯視圖中將作為半導體和閘極電極重疊的區域中的源極和汲極相對的部分的長度的外觀上的通道寬度稱為“圍繞通道寬度(SCW：Surrounded Channel Width)”。此外，在本說明書中，在簡單地表示“通道寬度”時，有時是指圍繞通道寬度或外觀上的通道寬度。或者，在本說明書中，在簡單地表示“通道寬度”時，有時表示實效的通道寬度。注意，藉由取得剖面TEM影像等並對其影像進行分析等，可以決定通道長度、通道寬度、實效的通道寬度、外觀上的通道寬度、圍繞通道寬度等的值。
另外，在藉由計算求得電晶體的場效移動率或每個通道寬度的電流值等時，有時使用圍繞通道寬度進行計算。在此情況下，有時成為與使用實效的通道寬度進行計算時不同的值。
注意，在本說明書等中，高電源電位VDD(以下，也簡單地稱為“VDD”或“H電位”)是指比低電源電位VSS高的電位的電源電位。另外，低電源電位VSS (以下，也簡單地稱為“VSS”或“L電位”)是指比高電源電位VDD低的電位的電源電位。此外，也可以將接地電位用作VDD或VSS。例如，在VDD是接地電位時，VSS是低於接地電位的電位，在VSS是接地電位時，VDD是高於接地電位的電位。
實施方式1
在本實施方式中，參照圖式對本發明的一個方式的攝像裝置進行說明。
[攝像裝置100的結構實例]
圖1A是示出本發明的一個方式的攝像裝置100的結構實例的平面圖。攝像裝置100包括：像素部110；以及用來驅動像素部110的第一週邊電路260、第二週邊電路270、第三週邊電路280及第四週邊電路290。像素部110包括配置為p行q列(p及q為2以上的自然數)的矩陣狀的多個像素111。第一週邊電路260至第四週邊電路290連接到多個像素111，並且具有供應用來驅動多個像素111的信號的功能。注意，在本說明書等中，有時將第一週邊電路260至第四週邊電路290等稱為“週邊電路”或“驅動電路”。例如，可以說第一週邊電路260是週邊電路的一部分。
另外，週邊電路至少包括邏輯電路、開關、緩衝器、放大電路和轉換電路中的一個。此外，也可以在 形成像素部110的基板上形成週邊電路，也可以用IC等的半導體裝置安裝週邊電路的一部分或全部。另外，在週邊電路中，也可以省略第一週邊電路260至第四週邊電路290中的至少一個。例如，也可以對第一週邊電路260和第四週邊電路290中的另一個附加第一週邊電路260和第四週邊電路290中的一個的功能而省略第一週邊電路260和第四週邊電路290中的一個。此外，例如，也可以對第二週邊電路270和第三週邊電路280中的另一個附加第二週邊電路270和第三週邊電路280中的一個的功能而省略第二週邊電路270和第三週邊電路280中的一個。另外，例如，也可以對第一週邊電路260至第四週邊電路290中的任一個附加其他電路的功能而省略該其他電路。
如圖1B所示，在攝像裝置100所包括的像素部110中，也可以以使像素111傾斜的方式配置。藉由以使像素111傾斜的方式配置，可以縮短行方向上及列方向上的像素間隔(間距)。由此，可以提高使用攝像裝置100拍攝的影像的品質。
[像素111的結構實例]
藉由攝像裝置100所包括的一個像素111由多個子像素112構成，且每個子像素112與使特定的波長區域的光透過的濾光片(濾色片)組合，可以取得用來實現彩色影像顯示的資料。
圖2A是示出用來取得彩色影像的像素111的 一個例子的平面圖。圖2A所示的像素111包括設置有使紅色(R)的波長區域的光透過的濾色片的子像素112(以下也稱為“子像素112R”)、設置有使綠色(G)的波長區域的光透過的濾色片的子像素112(以下也稱為“子像素112G”)及設置有使藍色(B)的波長區域的光透過的濾色片的子像素112(以下也稱為“子像素112B”)。子像素112可以用作光感測器。
子像素112(子像素112R、子像素112G及子像素112B)與佈線131、佈線141、佈線144、佈線146、佈線135電連接。此外，子像素112R、子像素112G及子像素112B連接於分別獨立的佈線137。在本說明書等中，例如將與第n行的像素111連接的佈線144及佈線146分別稱為佈線144[n]及佈線146[n]。此外，例如，將與第m列的像素111連接的佈線137稱為佈線137[m]。此外，在圖2A中，與第m列的像素111所包括的子像素112R連接的佈線137稱為佈線137[m]R，將與子像素112G連接的佈線137稱為佈線137[m]G，將與子像素112B連接的佈線137稱為佈線137[m]B。子像素112藉由上述佈線與週邊電路電連接。
本實施方式所示的攝像裝置100具有相鄰的像素111的設置有使相同的波長區域的光透過的濾色片的子像素112藉由開關彼此連接的結構。圖2B示出配置在第n行(n為1以上且p以下的自然數)第m列(m為1以上且q以下的自然數)的像素111所包括的子像素112 與相鄰於該像素111的配置在第n+1行第m列的像素111所包括的子像素112的連接例子。在圖2B中，配置在第n行第m列的子像素112R與配置在第n+1行第m列的子像素112R藉由開關201連接。此外，配置在第n行第m列的子像素112G與配置在第n+1行第m列的子像素112G藉由開關202連接。此外，配置在第n行第m列的子像素112B與配置在第n+1行第m列的子像素112B藉由開關203連接。
用於子像素112的濾色片的顏色不侷限於紅色(R)、綠色(G)、藍色(B)，如圖3A所示，也可以使用使青色(C)、黃色(Y)及洋紅色(M)的光透過的濾色片。藉由在一個像素111中設置檢測三種不同波長區域的光的子像素112，可以取得全彩色影像。
圖3B例示出包括除了分別設置有使紅色(R)、綠色(G)及藍色(B)的光透過的濾色片的子像素112以外，還設置有使黃色(Y)的光透過的濾色片的子像素112的像素111。圖3C例示出包括除了分別設置有使青色(C)、黃色(Y)及洋紅色(M)的光透過的濾色片的子像素112以外，還設置有使藍色(B)的光透過的濾色片的子像素112的像素111。藉由在一個像素111中設置檢測四種不同波長區域的光的子像素112，可以進一步提高所取得的像素的顏色再現性。
例如，在圖2A中，檢測紅色的波長區域的子像素112、檢測綠色的波長區域的子像素112及檢測藍色 的波長區域的子像素112的像素數比(或受光面積比)不一定必須要為1：1：1。如圖3D所示，也可以採用像素數比(受光面積比)為紅色：綠色：藍色=1：2：1的Bayer排列。或者，像素數比(受光面積比)也可以為紅色：綠色：藍色=1：6：1。
設置在像素111中的子像素112的數量可以為一個，但較佳為兩個以上。例如，藉由設置兩個以上的檢測相同的波長區域的子像素112，可以提高冗餘性，由此可以提高攝像裝置100的可靠性。
另外，藉由作為濾波器使用吸收或反射具有可見光的波長以下的波長的光且使紅外光透過的IR(IR：Infrared)濾波器，可以實現檢測紅外光的攝像裝置100。此外，藉由作為濾波器使用吸收或反射具有可見光的波長以上的波長的光且使紫外光透過的UV(UV：Ultra Violet)濾波器，可以實現檢測紫外光的攝像裝置100。另外，藉由作為濾波器使用將輻射轉換為紫外光或可見光的閃爍體，也可以將攝像裝置100用作檢測X射線和γ線等的輻射檢測器。
藉由作為濾光片使用中性密度(Neutral Density：ND)濾光片(減光濾光片)，可以防止大光量的光入射到光電轉換元件(受光元件)時產生的輸出飽和的現象(以下，也稱為“輸出飽和”)。藉由組合使用減光量不同的ND濾光片，可以增大攝像裝置的動態範圍。
除了上述濾光片以外，還可以在像素111中 設置透鏡。這裡，參照圖4A及圖4B的剖面圖說明像素111、濾光片602、透鏡600的配置例子。藉由設置透鏡600，可以使光電轉換元件220高效地接受入射光。明確而言，如圖4A所示，可以使光660穿過形成在像素111中的透鏡600、濾光片602(濾光片602R、濾光片602G及濾光片602B)及像素電路230等而入射到光電轉換元件220。
注意，如由點劃線圍繞的區域所示，有時以箭頭所示的光660的一部分被佈線層604的一部分遮蔽。因此，如圖4B所示，較佳為採用在光電轉換元件220一側配置透鏡600及濾光片602，光電轉換元件220高效地接受入射光的結構。藉由從光電轉換元件220一側將光660入射到光電轉換元件220，可以提供檢測靈敏度高的攝像裝置100。
[子像素112的電路結構實例]
下面，參照圖5的電路圖對子像素112的具體的電路結構實例進行說明。圖5示出第n行的像素111所包括的子像素112[n]與第n+1行的像素111所包括的子像素112[n+1]藉由電晶體129電連接的電路結構實例。電晶體129可以用作開關201、開關202或開關203。
明確而言，第n行的像素111所包括的子像素112[n]包括光電二極體PD[n](光電轉換元件)、電晶體121、電晶體123和電晶體124。另外，第n+1行的像 素111所包括的子像素112[n+1]包括光電二極體PD[n+1]、電晶體125、電晶體127和電晶體128。
在本實施方式中，示出作為電晶體121至電晶體129使用n通道電晶體的情況。因此，在電晶體121至電晶體129中，當供應到閘極的信號為H電位時源極與汲極之間成為導通狀態(開啟狀態)，當供應到閘極的信號為L電位時源極與汲極之間成為非導通狀態(關閉狀態)。
但是，本發明的一個方式不侷限於此，也可以作為電晶體121至電晶體129使用p通道電晶體。另外，也可以適當地組合n通道電晶體和p通道電晶體。
在圖5的電路圖中，光電二極體PD[n]的陽極和陰極中的一個電連接到能夠供應電位VP的佈線131。另外，光電二極體PD[n]的陽極和陰極中的另一個、電晶體121的源極和汲極中的一個及電晶體122的源極和汲極中的一個電連接到節點ND[n]。此外，電晶體122的源極和汲極中的另一個電連接到能夠供應電位VR的佈線133，電晶體122的閘極電連接到能夠供應電位PR的佈線141。另外，電晶體121的源極和汲極中的另一個及電晶體123的閘極電連接到節點FD[n]，電晶體121的閘極電連接到能夠供應電位TX的佈線144[n]。此外，電晶體123的源極和汲極中的一個電連接到能夠供應電位VO的佈線135，電晶體123的源極和汲極中的另一個電連接到電晶體124的源極和汲極中的一個。另外，電晶體124的 源極和汲極中的另一個電連接到佈線137[m]，電晶體124的閘極電連接到能夠供應電位SEL的佈線146[n]。此外，電晶體129的源極和汲極中的一個電連接到節點ND[n]，電晶體129的閘極電連接到能夠供應電位PA的佈線142。
另外，光電二極體PD[n+1]的陽極和陰極中的一個電連接到能夠供應電位VP的佈線132。另外，光電二極體PD[n+1]的陽極和陰極中的另一個、電晶體125的源極和汲極中的一個及電晶體126的源極和汲極中的一個電連接到節點ND[n+1]。此外，電晶體126的源極和汲極中的另一個電連接到能夠供應電位VR的佈線134，電晶體126的閘極電連接到能夠供應電位PR的佈線143。另外，電晶體125的源極和汲極中的另一個及電晶體127的閘極電連接到節點FD[n+1]，電晶體125的閘極電連接到能夠供應電位TX的佈線144[n+1]。此外，電晶體127的源極和汲極中的一個電連接到能夠供應電位VO的佈線136，電晶體127的源極和汲極中的另一個電連接到電晶體128的源極和汲極中的一個。另外，電晶體128的源極和汲極中的另一個電連接到佈線137[m]，電晶體128的閘極電連接到能夠供應電位SEL的佈線146[n+1]。此外，電晶體129的源極和汲極中的另一個電連接到節點ND[n+1]。
另外，雖然在圖5中分開示出佈線131及佈線132，但是也可以採用一個公共佈線。此外，雖然在圖 5中分開示出佈線141及佈線143，但是也可以採用一個公共佈線。另外，雖然在圖5中分開示出佈線135及佈線136，但是也可以採用一個公共佈線。
<工作例子1>
下面，參照圖6至圖9B，對利用全域快門方式進行的攝像裝置100的攝像工作的一個例子進行說明。藉由在所有子像素112中一同進行重設工作及積蓄工作且依次進行讀出工作，可以進行利用全域快門方式的拍攝。在此，參照子像素112[n]及子像素112[n+1]對子像素112的工作例子進行說明。
圖6是說明子像素112的工作的時序圖，圖7A至圖9B是示出子像素112的工作狀態的電路圖。另外，在本實施方式所示的時序圖中，為了便於說明驅動方法，上述佈線及節點被施加H電位或L電位，除非另外有詳細指定。
藉由利用全域快門方式，可以在同一期間內進行所有像素111的積蓄工作。因此，與利用滾動快門方式的情況不同，不會產生因在不同期間內進行積蓄工作而導致的攝像影像的歪曲。另外，在圖6中，作為期間301示出利用全域快門方式時的圖框間隔。期間301是重設工作、積蓄工作、所有行的像素的讀出工作所需要的時間的總和。
在工作例子1中，對將電位PA設定為L電位 而使電晶體129成為關閉狀態時的攝像工作進行說明。藉由將電位PA設定為L電位，可以使子像素112[n]及子像素112[n+1]分別獨立地工作。另外，將電位VR設定為H電位，將電位VP及電位VO設定為L電位。此外，將電位SEL[n]及電位SEL[n+1]設定為L電位。
[重設工作]
首先，在時刻T1，將電位PR及電位TX的電位設定為H電位。於是，電晶體121、電晶體122成為開啟狀態，節點ND[n]及節點FD[n]成為H電位。此外，電晶體125、電晶體126成為開啟狀態，節點ND[n+1]及節點FD[n+1]成為H電位。藉由上述工作，保持在節點FD[n]及節點FD[n+1]中的電荷量被重設(參照圖7A)。有時將時刻T1至時刻T2的期間稱為“重設期間”。另外，有時將重設期間中的工作稱為“重設工作”。
此外，雖然未圖示，但是在重設期間中，攝像裝置100所具有的所有節點FD[n]及節點FD[n+1]被重設。
[積蓄工作]
接著，在時刻T2，將電位PR設定為L電位。將電位TX維持為H電位。另外，在時刻T2，光電二極體PD[n]及光電二極體PD[n+1]被施加反向偏壓。在光電二極體PD[n]及光電二極體PD[n+1]被施加反向偏壓的狀態下光 入射到光電二極體PD[n]及光電二極體PD[n+1]時，電流從光電二極體PD[n]及光電二極體PD[n+1]所具有的電極中的另一個向一個流過(參照圖7B)。此時的電流量根據光的強度而變化。就是說，入射到光電二極體PD[n]及光電二極體PD[n+1]的光的強度越高，上述電流量就越大，並且從節點FD[n]及節點FD[n+1]流出的電荷量也越大。與此相反，入射到光電二極體PD[n]及光電二極體PD[n+1]的光的強度越低，上述電流量就越小，並且從節點FD[n]及節點FD[n+1]流出的電荷量也越小。因此，光的強度越高，節點FD[n]及節點FD[n+1]的電位的變化就越大，光的強度越低，其變化越小。
接著，在時刻T3，將電位TX設定為L電位。於是，電晶體121及電晶體125成為關閉狀態。當使電晶體121及電晶體125成為關閉狀態時，從節點FD[n]及節點FD[n+1]到光電二極體PD[n]及光電二極體PD[n+1]的電荷的移動停止，由此決定節點FD[n]及節點FD[n+1]的電位(參照圖8A)。有時將時刻T2至時刻T3的期間稱為“曝光期間”。在圖6中，作為期間311示出工作例子1中的曝光期間。另外，有時將曝光期間中的工作稱為”積蓄工作”。
[讀出工作]
接著，在時刻T4，將供應到佈線146[n]的電位SEL設定為H電位。在此，對n為1的情況(第一行的情況) 進行說明。另外，在即將對佈線146[n]供應H電位之前，將佈線137[m]的電位預充電為H電位。當將供應到佈線146[n]的電位SEL設定為H電位時，電晶體124成為開啟狀態，佈線137[m]的電位以對應於節點FD[n]的電位的速度下降(參照圖8B)。在時刻T5，當將供應到佈線146[n]的電位SEL設定為L電位時，電晶體124成為關閉狀態，決定佈線137[m]的電位。藉由測量此時的佈線137[m]的電位，可以算出子像素112[n]的受光量。
接著，在時刻T5，將供應到佈線146[n+1](在此為第二行的佈線146)的電位SEL設定為H電位。另外，在即將對佈線146[n+1]供應H電位之前，將佈線137[m]的電位預充電為H電位。當將供應到佈線146[n+1]的電位SEL設定為H電位時，電晶體128成為開啟狀態，佈線137[m]的電位以對應於節點FD[n+1]的電位的速度下降(參照圖9A)。在時刻T6，當將供應到佈線146[n+1]的電位SEL設定為L電位時，電晶體128成為關閉狀態，決定佈線137[m]的電位(參照圖9B)。藉由測量此時的佈線137[m]的電位，可以算出子像素112[n+1]的受光量。
藉由上述步驟，在時刻T6之後也從第三行依次測量佈線137[m]的電位，由此可以獲得第n行及第n+1行的佈線137[m]的電位。藉由測量第一行至第p行的佈線137[m]的電位，可以獲得攝像裝置100所包括的每個像素111的受光量。就是說，可以獲得使用攝像裝置100 拍攝的被攝體的影像資料。例如，有時將時刻T4至時刻T5的期間等的在每個行獲得受光量的期間稱為“讀出期間”。另外，有時將讀出期間中的工作稱為“讀出工作”。此外，可以適當地決定進行讀出工作的時序。另外，關於連接到第n行的第一列至第q列的佈線137的電位的測量，既可以從第一列依次進行測量，又可以同時進行第一列至第q列的測量，也可以以多個列為單位進行測量。
另外，在全域快門方式中，在所有像素中同時進行重設工作及積蓄工作，因此在所有列的像素中同時改變電位TX及電位PR的電位，即可。
在從結束積蓄工作到開始讀出工作的期間中，因為在每個行的像素的節點FD中保持電荷，所以有時將該期間稱為電荷保持期間。因為在全域快門方式中，在所有像素中同時進行重設工作及積蓄工作，所以所有像素的曝光期間結束的時序一致。但是，由於對每個行的像素依次進行讀出工作，所以電荷保持期間在每個行的像素中彼此不同。例如，第一行的像素的電荷保持期間是時刻T3至時刻T4的期間，第二行的像素的電荷保持期間是時刻T3至時刻T5的期間。如此，每個行分別進行讀出工作，因此每個行的讀出期間開始的時序彼此不同。因此，最後的行的像素中的電荷保持期間最長。
當拍攝灰階均勻的影像時，理想的是在所有像素中獲得具有同一高度的電位的輸出信號。但是，在每個行的電荷保持期間的長度彼此不同的情況下，當隨著時 間經過蓄積在每個行的像素的節點FD中的電荷洩漏時，像素的輸出信號的電位在每個行中彼此不同，而會得到其灰階在每個行中彼此不同的影像資料。
於是，作為電晶體121及電晶體125，較佳為使用關態電流顯著低的電晶體。藉由作為電晶體121及電晶體125使用關態電流顯著低的電晶體，即使利用全域快門方式進行拍攝也可以抑制因電荷保持期間不同而引起的節點FD[n]及節點FD[n+1]的電位變化。就是說，即使利用全域快門方式進行拍攝也可以抑制因電荷保持期間不同而引起的影像資料的灰階變化，從而可以提高所拍攝的影像品質。
注意，在本說明書等中，將工作例子1所示的驅動方法稱為常規GS驅動方法。
在使用圖5所示的電路結構進行常規GS驅動方法的情況下，第n行的影像資料和第n+1行的影像資料有可能混合。因此，作為電晶體129，較佳為使用關態電流顯著低的電晶體。藉由作為電晶體129使用關態電流顯著低的電晶體，可以抑制該影像資料的混合。
藉由本發明的一個方式，可以提高所拍攝的影像品質。
<工作例子2>
下面，參照圖10至圖12B對實現高速攝像的攝像裝置100的工作例子進行說明。圖10是說明子像素112的 工作的時序圖，圖11A和圖11B及圖12A和圖12B是示出子像素112的工作狀態的電路圖。
另外，在圖10中，作為期間302示出工作例子2中的圖框間隔。期間302是重設工作、積蓄工作、所有行的像素的讀出工作所需要的時間的總和。
在工作例子2中，對將電位PA設定為H電位而使電晶體129成為開啟狀態時的攝像工作進行說明。藉由將電位PA設定為H電位，可以使子像素112[n]所包括的光電二極體PD[n]與子像素112[n+1]所包括的光電二極體PD[n+1]並聯連接，而同時使用它們。就是說，也可以實質上增大受光面積。另外，與工作例子1同樣，將電位VR設定為H電位，將電位VP及電位VO設定為L電位。此外，將電位SEL[n]及電位SEL[n+1]設定為L電位。
[重設工作]
首先，在時刻T1，將電位PR及電位TX的電位設定為H電位。於是，電晶體121、電晶體122成為開啟狀態，節點ND[n]及節點FD[n]成為H電位。此外，電晶體125、電晶體126成為開啟狀態，節點ND[n+1]及節點FD[n+1]成為H電位。藉由上述工作，保持在節點FD[n]及節點FD[n+1]中的電荷量被重設(參照圖11A)。
另外，在工作例子2中，使電晶體129成為開啟狀態，因此也可以在重設期間中使電晶體122和電晶 體126中的任一個成為關閉狀態。此外，雖然未圖示，但是在重設期間中，攝像裝置100所具有的所有節點FD[n]及節點FD[n+1]被重設。
[積蓄工作]
接著，在時刻T2，將電位PR設定為L電位。另外，將供應到佈線144[n+1]的電位TX設定為L電位。將供應到佈線144[n]的電位TX維持為H電位。另外，在時刻T2，光電二極體PD[n]及光電二極體PD[n+1]被施加反向偏壓。在光電二極體PD[n]及光電二極體PD[n+1]被施加反向偏壓的狀態下光入射到光電二極體PD[n]及光電二極體PD[n+1]時，電流從光電二極體PD[n]及光電二極體PD[n+1]所具有的電極中的另一個向一個流過(參照圖11B)。如上所述，此時的電流量根據光的強度而變化。因此，光的強度越高，節點FD[n]的電位的變化就越大，光的強度越低，其變化越小。
接著，在時刻T3，將供應到佈線144[n]的電位TX設定為L電位。於是，電晶體121成為關閉狀態，決定節點FD[n]的電位(參照圖12A)。
接著，在時刻T3，將供應到佈線144[n+1]的電位TX設定為H電位。於是，節點FD[n+1]的電位根據光電二極體PD[n]及光電二極體PD[n+1]的受光量變化(參照圖12B)。
接著，在時刻T4，將供應到佈線144[n+1]的 電位TX設定為L電位。於是，電晶體125成為關閉狀態，決定節點FD[n+1]的電位。另外，在圖10中，作為期間312示出工作例子2中的曝光期間。
在第n行的積蓄工作結束之後進行第n+1行的積蓄工作而不進行重設工作，由此可以縮短圖框間隔。
[讀出工作]
讀出工作可以與工作例子1同樣地進行。
在工作例子2中，光電二極體PD[n]與光電二極體PD[n+1]並聯連接，由此在入射光量相同的情況下，可以在比工作例子1短的時間內決定節點FD[n]及節點FD[n+1]的電位。因此，可以縮短曝光期間，而可以縮短圖框間隔。
在第n行的積蓄工作結束之後進行第n+1行的積蓄工作而不進行重設工作，由此可以縮短圖框間隔。因此，可以提供一種拍攝間隔短且能夠進行高速攝像的固態攝像裝置。
例如，也可以在佈線144[n]為奇數行且佈線144[n+1]為偶數行的情況下進行重設工作及積蓄工作。另外，藉由增加共用光電二極體PD所具有的電極中的另一個的像素，可以進一步連續地進行積蓄工作。就是說，在A個像素中共用光電二極體所具有的電極中的另一個，在A次的連續的積蓄工作中依次將電荷儲存在各像素的電荷積累區域中，然後依次讀出各像素的攝像資料，由此可以 以較短的時間間隔取得連續的圖框的影像資料。藉由本發明的一個方式，可以提供一種拍攝間隔短的固態攝像裝置。
注意，在本說明書等中，將工作例子2所示的驅動方法稱為高速GS驅動方法。
本實施方式可以與其他實施方式所記載的結構適當地組合而實施。
實施方式2
在本實施方式中，參照圖式對子像素112的其他電路結構實例進行說明。
在子像素112所包括的光電二極體PD中，也可以將陽極和陰極中的一個電連接到節點ND，將陽極和陰極中的另一個電連接到佈線131(或佈線132)(參照圖13A)。在此情況下，藉由將電位VR設定為L電位，將電位VP設定為H電位，可以與上述工作例子同樣地使攝像裝置100工作。
另外，也可以在子像素112的節點FD中設置電容元件151(參照圖13B)。藉由設置電容元件151，可以延長節點FD中的影像資料的保持時間。此外，可以擴大攝像裝置100的動態範圍。
另外，電晶體122的源極和汲極中的一個也可以電連接到節點FD[n]。此外，電晶體126的源極和汲極中的一個也可以電連接到節點FD[n+1](參照圖 14A)。
此外，也可以設置具有與電晶體122同樣的功能的電晶體154。另外，也可以設置具有與電晶體126同樣的功能的電晶體155(參照圖14B)。電晶體154的源極和汲極中的一個電連接到節點FD[n]，源極和汲極中的另一個電連接到佈線133，閘極電連接到能夠供應電位PR的佈線。電晶體155的源極和汲極中的一個電連接到節點FD[n+1]，源極和汲極中的另一個電連接到佈線134，閘極電連接到能夠供應電位PR的佈線。
藉由除了電晶體122之外還設置電晶體154，可以縮短重設工作所需要的時間。因此，可以提高攝像裝置100的工作速度。另外，只要電晶體122、電晶體126、電晶體154和電晶體155中的至少一個處於能夠工作的狀態，就可以進行重設工作。因此，可以提高攝像裝置100的可靠性。
本實施方式可以與其他實施方式所記載的結構適當地組合而實施。
實施方式3
在本實施方式中，參照圖式對本發明的一個方式的攝像裝置1100進行說明。本實施方式所示的攝像裝置1100具有與上述實施方式所示的攝像裝置100相比能夠進一步擴大動態範圍的結構。圖15是示出本發明的一個方式的攝像裝置1100的結構實例的平面圖。攝像裝置1100可以 具有與上述實施方式所示的攝像裝置100同樣的結構，但是像素111所包括的子像素的結構不同。在本實施方式中，對攝像裝置1100與攝像裝置100之間的不同之處(子像素的結構)進行說明。注意，在本實施方式中，對沒有特別說明的攝像裝置1100的結構援用根據上述實施方式所示的攝像裝置100的說明。
[子像素1112的電路結構實例]
對攝像裝置1100所包括的子像素1112的具體的電路結構實例進行說明。在攝像裝置1100中，將子像素1112用於奇數行和偶數行中的一個像素111，將子像素112用於另一個像素111。在本實施方式中，對將子像素1112用於奇數行的像素111且將子像素112用於偶數行的像素111的例子進行說明。因此，在本實施方式中，n為1以上且p以下的奇數。
子像素1112具有對上述實施方式所示的子像素112附加電晶體152的結構。圖16示出像素111[n]所具有的子像素1112[n]與像素111[n+1]所具有的子像素112[n+1]藉由電晶體129電連接的電路結構實例。
子像素1112[n]包括光電二極體PD[n](光電轉換元件)、電晶體121、電晶體123、電晶體124及電晶體152。在圖16所示的子像素1112[n]中，光電二極體PD[n]的陽極和陰極中的一個電連接到能夠供應電位VP的佈線131。另外，光電二極體PD[n]的陽極和陰極中的另 一個電連接到電晶體152的源極和汲極中的一個。此外，電晶體152的源極和汲極中的另一個電連接到節點ND[n]。另外，電晶體152的閘極電連接到能夠供應電位PB的佈線161[n]。
雖然圖16例示出作為電晶體152使用n通道電晶體的情況，但是也可以使用p通道電晶體。另外，其他結構可以採用與攝像裝置100同樣的結構，所以在本實施方式中省略詳細說明。
在攝像裝置1100中，藉由使電晶體129成為關閉狀態且使電晶體152成為開啟狀態，可以進行利用與攝像裝置100同樣的常規GS驅動方法的拍攝。另外，在攝像裝置1100中，藉由使電晶體129及電晶體152成為開啟狀態，可以進行利用與攝像裝置100同樣的高速GS驅動方法的拍攝。此外，在攝像裝置1100中，藉由使電晶體129成為開啟狀態且使電晶體152成為關閉狀態，可以進行利用即使入射到受光元件的光量多也不容易產生輸出飽和的高速GS驅動方法的拍攝。就是說，在攝像裝置1100中，即使入射到受光元件的光量多也可以實現利用高速GS驅動方法的正確的拍攝。在攝像裝置1100中，可以與攝像裝置100相比進一步擴大動態範圍。
<工作例子3>
下面，參照圖17至圖21對能夠實現在大光量下也不容易產生輸出飽和的高速攝像的攝像裝置1100的工作例 子進行說明。圖17是說明子像素1112的工作的時序圖，圖18至圖21是示出子像素1112的工作狀態的電路圖。
另外，在圖17中，作為期間303示出工作例子3中的圖框間隔。期間303是重設工作、積蓄工作、所有行的像素的讀出工作所需要的時間的總和。
[重設工作]
首先，在時刻T1，將電位PB的電位設定為L電位。另外，將電位PR及電位TX的電位設定為H電位。於是，電晶體152成為關閉狀態，電晶體121、電晶體122成為開啟狀態，節點ND[n]及節點FD[n]成為H電位。此外，電晶體125、電晶體126成為開啟狀態，節點ND[n+1]及節點FD[n+1]成為H電位。藉由上述工作，保持在節點FD[n]及節點FD[n+1]中的電荷量被重設(參照圖18)。
另外，因為與工作例子2同樣使電晶體129成為開啟狀態，所以在重設期間中，也可以使電晶體122和電晶體126中的任一個成為關閉狀態。此外，雖然未圖示，但是在重設期間中，攝像裝置1100所具有的所有節點FD[n]及節點FD[n+1]被重設。
[積蓄工作]
接著，在時刻T2，將電位PR設定為L電位。另外，將供應到佈線144[n+1]的電位TX設定為L電位。將供應 到佈線144[n]的電位TX維持為H電位。另外，在時刻T2，光電二極體PD[n+1]被施加反向偏壓。在光電二極體PD[n+1]被施加反向偏壓的狀態下光入射到光電二極體PD[n+1]時，電流從光電二極體PD[n+1]所具有的電極中的另一個向一個流過(參照圖19)。如上所述，此時的電流量根據光的強度而變化。因此，光的強度越高，節點FD[n]的電位的變化就越大，光的強度越低，其變化越小。
接著，在時刻T3，將供應到佈線144[n]的電位TX設定為L電位。於是，電晶體121成為關閉狀態，決定節點FD[n]的電位(參照圖20)。
接著，在時刻T3，將供應到佈線144[n+1]的電位TX設定為H電位。於是，節點FD[n+1]的電位根據光電二極體PD[n+1]的受光量變化(參照圖21)。
接著，在時刻T4，將供應到佈線144[n+1]的電位TX設定為L電位。於是，電晶體125成為關閉狀態，決定節點FD[n+1]的電位。另外，在圖17中，作為期間313示出工作例子3中的曝光期間。
在第n行的積蓄工作結束之後進行第n+1行的積蓄工作而不進行重設工作，由此可以縮短圖框間隔。
[讀出工作]
讀出工作可以與上述實施方式所示的工作例子1同樣地進行。
與工作例子2不同，在工作例子3中只使用光電二極體PD[n+1]而不使用光電二極體PD[n]，因此不容易產生在入射到受光元件的光量多時容易產生的輸出飽和。
注意，在本說明書等中，將工作例子3所示的驅動方法稱為高照度高速GS驅動方法。本實施方式所示的攝像裝置1100可以進行利用常規GS驅動方法、高速GS驅動方法及高照度高速GS驅動方法的拍攝。藉由本發明的一個方式，可以實現一種動態範圍大且能夠進行高速攝像的攝像裝置。
另外，如圖22所示，作為像素111[n+1]所包括的子像素也可以使用子像素1112[n+1]。圖22所示的子像素1112[n+1]具有對上述實施方式所示的子像素112附加電晶體153的結構。
在圖22所示的子像素1112[n+1]中，光電二極體PD[n+1]的陽極和陰極中的一個電連接到能夠供應電位VP的佈線132。另外，光電二極體PD[n+1]的陽極和陰極中的另一個電連接到電晶體153的源極和汲極中的一個。此外，電晶體153的源極和汲極中的另一個電連接到節點ND[n+1]。另外，電晶體153的閘極電連接到能夠供應電位PC的佈線161[n+1]。
如圖22所示，藉由除了電晶體152之外還設置電晶體153，當進行高照度高速GS驅動方法時，可以使用光電二極體PD[n+1]代替光電二極體PD[n]。藉由在 進行高照度高速GS驅動方法時適當地切換光電二極體PD[n]和光電二極體PD[n+1]，可以減輕光電二極體的劣化，而提高攝像裝置的可靠性。
雖然圖22例示出作為電晶體152使用n通道電晶體的情況，但是也可以使用p通道電晶體。
本實施方式可以與其他實施方式所記載的結構適當地組合而實施。
實施方式4
在本實施方式中，參照圖23至圖26B對使用固態攝像元件的一種的CMOS影像感測器構成攝像裝置100時的一個例子進行說明。圖23所示的像素區域251是攝像裝置100所包括的像素111的一部分的剖面圖。圖23所示的週邊電路區域252是攝像裝置100所包括的週邊電路的一部分的剖面圖。另外，圖24示出圖23所示的電晶體241的放大圖。此外，圖26A示出圖23所示的電晶體281的放大圖。另外，圖26B示出圖23所示的電晶體282的放大圖。
本實施方式所例示的攝像裝置100包括：在基板101上具有絕緣層102且在絕緣層102上形成有pin接面的光電轉換元件220。就是說，光電轉換元件220包括p型半導體層221、i型半導體層222及n型半導體層223。另外，當俯視光電轉換元件220時，i型半導體層222夾在p型半導體層221與n型半導體層223之間。此 外，也可以使用p型半導體層221和n型半導體層223構成光電轉換元件220，而不設置i型半導體層222。藉由在光電轉換元件220中設置i型半導體層222，可以提高光敏性。本實施方式所例示的光電轉換元件220可以用作上述實施方式所例示的光電二極體PD。
另外，本質半導體(i型半導體)理想地是不包含雜質並且其費米能階基本上位於禁止帶中間的半導體，但是在本說明書等中，對其添加了用作施體的雜質或用作受體的雜質以使得費米能階基本上位於禁止帶的中間的半導體也是本質半導體。此外，即使是包含用作施體的雜質或用作受體的雜質的半導體，只要是處於能夠用作本質半導體的狀態的半導體，該半導體就也是本質半導體。
作為基板101，可以使用玻璃基板、石英基板、藍寶石基板、陶瓷基板、金屬基板、半導體基板等。此外，也可以使用能夠承受本實施方式的處理溫度的耐熱性的塑膠基板。作為該基板的一個例子，例如可以使用半導體基板(例如，單晶基板或矽基板)、SOI(Silicon On Insulator：絕緣層上覆矽)基板、玻璃基板、石英基板、塑膠基板、金屬基板、不鏽鋼基板、具有不鏽鋼箔的基板、鎢基板、具有鎢箔的基板等。作為玻璃基板的一個例子，有鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鈉鈣玻璃等。
另外，在形成光電轉換元件220及像素電路230之後，也可以利用機械拋光法和蝕刻法等去除基板101。在留下基板101的情況下，作為基板101使用能夠 使電轉換元件220所檢測的光透過的材料，即可。
絕緣層102可以使用氧化鋁、氧化鎂、氧化矽、氧氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿和氧化鉭等氧化物材料、或者氮化矽、氮氧化矽、氮化鋁、氮氧化鋁等氮化物材料等的單層或多層形成。絕緣層102可以藉由濺射法、CVD法、熱氧化法、塗佈法、印刷法等形成。
例如，在絕緣層102上形成島狀i型半導體層222，然後在i型半導體層222上形成遮罩，對i型半導體層222的一部分選擇性地引入雜質元素，由此可以形成p型半導體層221、i型半導體層222及n型半導體層223。例如，利用伴隨質量分離的離子植入法和不伴隨質量分離的離子摻雜法可以進行雜質元素的引入。在引入雜質元素之後，去除遮罩。
p型半導體層221、i型半導體層222及n型半導體層223可以使用單晶半導體、多晶半導體、微晶半導體、奈米晶半導體、半非晶半導體(Semi Amorphous Semiconductor)、非晶半導體等形成。例如，可以使用非晶矽或微晶鍺等。此外，也可以使用碳化矽、鎵砷等化合物半導體。
在作為用來形成p型半導體層221、i型半導體層222及n型半導體層223的材料使用矽的情況下，作為p型雜質元素，例如可以使用第13族元素。另外，作為n型雜質元素，例如可以使用第15族元素。
此外，例如，在使用SOI形成上述半導體層的情況下，絕緣層102也可以是BOX層(BOX：Buried Oxide)。
另外，在本實施方式所示的攝像裝置100中，在p型半導體層221、i型半導體層222及n型半導體層223上具有絕緣層103和絕緣層104。絕緣層103及絕緣層104可以利用與絕緣層102同樣的材料及方法形成。此外，既可以省略絕緣層103和絕緣層104中的任一個，又可以繼續層疊絕緣層。
另外，在本實施方式所示的攝像裝置100中，在絕緣層104上形成具有平坦的表面的絕緣層105。絕緣層105可以利用與絕緣層102同樣的材料及方法形成。此外，作為絕緣層105，還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。另外，也可以對絕緣層105的表面進行化學機械拋光(CMP：Chemical Mechanical Polishing)處理(以下也稱為“CMP處理”)。藉由進行CMP處理，可以降低樣本表面的凹凸，由此可以提高後面形成的絕緣層和導電層的覆蓋性。
另外，在絕緣層103至絕緣層105中的與p型半導體層221重疊的區域中形成開口224，在絕緣層103至絕緣層105中的與n型半導體層223重疊的區域中形成開口225。此外，在開口224及開口225中形成有接觸插頭106。接觸插頭106在形成在絕緣層中的開口內埋 入導電材料來形成。作為導電材料，例如可以使用鎢、多晶矽等埋入性高的導電材料。另外，雖然未圖示，但是也可以將鈦層、氮化鈦層或由鈦層、氮化鈦層的疊層等構成的阻擋層(擴散防止層)覆蓋上述材料的側面及底面。在此情況下，有時也將阻擋層當作接觸插頭的一部分。
另外，在絕緣層105上形成有電極226及電極227。電極226在開口224中藉由接觸插頭106與p型半導體層221電連接。此外，電極227在開口225中藉由接觸插頭106與n型半導體層223電連接。
另外，以覆蓋電極226及電極227的方式形成有絕緣層107。絕緣層107可以利用與絕緣層105同樣的材料及方法形成。此外，也可以對絕緣層107的表面進行CMP處理。藉由進行CMP處理，可以減少樣本的凹凸，由此可以提高後面形成的絕緣層和導電層的覆蓋性。
電極226及電極227可以使用鋁、鈦、鉻、鎳、銅、釔、鋯、鉬、錳、銀、鉭或鎢等金屬或者以這些元素為主要成分的合金的單層結構或疊層結構。例如，可以舉出包含錳的銅膜的單層結構、在鈦膜上層疊鋁膜的兩層結構、在鎢膜上層疊鋁膜的兩層結構、在銅-鎂-鋁合金膜上層疊銅膜的兩層結構、在鈦膜上層疊銅膜的兩層結構、在鎢膜上層疊銅膜的兩層結構、依次層疊鈦膜或氮化鈦膜、鋁膜或銅膜以及鈦膜或氮化鈦膜的三層結構、依次層疊鉬膜或氮化鉬膜、鋁膜或銅膜以及鉬膜或氮化鉬膜的三層結構、以及依次層疊鎢膜、銅膜以及鎢膜的三層結構 等。另外，還可以使用組合鋁與選自鈦、鉭、鎢、鉬、鉻、釹、鈧中的一種或多種而形成的合金膜或氮化膜。
另外，也可以使用銦錫氧化物、鋅氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等包含氧的導電材料、氮化鈦、氮化鉭等包含氮的導電材料。另外，也可以採用組合包含上述金屬元素的材料和包含氧的導電材料的疊層結構。此外，也可以採用組合包含上述金屬元素的材料和包含氮的導電材料的疊層結構。另外，也可以採用組合包含上述金屬元素的材料、包含氧的導電材料和包含氮的導電材料的疊層結構。
光電轉換元件220可以檢測從絕緣層102一側入射的光660。
像素111所包括的電晶體也可以重疊於光電轉換元件。在圖23中，在光電轉換元件220的上方設置電晶體241及電晶體246。明確而言，在絕緣層107上隔著絕緣層108和絕緣層109設置電晶體241及電晶體246。
雖然在本實施方式中例示出電晶體241、電晶體246及電晶體289是頂閘極結構的電晶體的情況，但是它們也可以是底閘極結構的電晶體。
另外，作為上述電晶體，也可以使用反交錯型電晶體或正交錯型電晶體。此外，也可以使用由兩個閘 極電極夾住形成有通道的半導體層的結構的雙閘極(dual gate)型電晶體。另外，不侷限於單閘極結構的電晶體，還可以使用具有多個通道形成區域的多閘極型電晶體，例如雙閘極(double gate)型電晶體。
另外，作為上述電晶體，可以使用平面型、FIN(鰭)型、TRI-GATE(三閘極)型等各種結構的電晶體。
上述電晶體既可以具有同樣的結構，又可以具有不同的結構。可以在各電晶體中適當地調整電晶體的尺寸(例如，通道長度及通道寬度)等。
在攝像裝置100所包括的多個電晶體都採用相同結構的情況下，可以在相同的製程中同時製造每個電晶體。
電晶體241包括：能夠用作閘極電極的電極243；能夠用作源極電極和汲極電極中的一個的電極244；能夠用作源極電極和汲極電極中的另一個的電極245；能夠用作閘極絕緣層的絕緣層117；以及半導體層242(參照圖24)。
另外，在圖23中，用作電晶體241的源極電極和汲極電極中的另一個的電極以及能夠用作電晶體246的源極電極和汲極電極中的一個的電極都使用電極245形成。注意，本發明的一個方式不侷限於此。用作電晶體241的源極電極和汲極電極中的另一個的電極以及能夠用作電晶體246的源極電極和汲極電極中的一個的電極也可 以使用彼此不同的電極形成。
絕緣層108較佳為使用具有防止氧、氫、水、鹼金屬、鹼土金屬等雜質的擴散的功能的絕緣膜形成。作為該絕緣膜，有氧化矽、氧氮化矽、氮化矽、氮氧化矽、氧化鎵、氧化鉿、氧化釔、氧化鋁、氧氮化鋁等。另外，藉由作為該絕緣膜使用氮化矽、氧化鎵、氧化鉿、氧化釔、氧化鋁等，可以抑制從光電轉換元件220一側擴散的雜質混入到半導體層242。此外，絕緣層108可以藉由濺射法、CVD法、蒸鍍法、熱氧化法等形成。絕緣層108可以使用上述材料的單層或疊層形成。
絕緣層109可以利用與絕緣層102同樣的材料及方法形成。另外，在作為半導體層242使用氧化物半導體的情況下，絕緣層108較佳為使用其氧含量超過化學計量組成的絕緣層形成。其氧含量超過化學計量組成的絕緣層由於被加熱而其一部分的氧脫離。其氧含量超過化學計量組成的絕緣層在進行TDS分析時換算為氧原子的氧的脫離量為1.0×1018atoms/cm3以上，較佳為3.0×1020atoms/cm3以上。注意，上述TDS分析時的膜的表面溫度較佳為100℃以上且700℃以下或100℃以上且500℃以下。
另外，其氧含量超過化學計量組成的絕緣層也可以藉由進行對絕緣層添加氧的處理來形成。添加氧的處理可以利用氧氛圍下的熱處理、離子植入裝置、離子摻雜裝置或電漿處理裝置進行。作為用來添加氧的氣體，可 以使用16O2或18O2等氧氣體、一氧化二氮氣體或臭氧氣體等。注意，在本說明書中，有時將添加氧的處理稱為“氧摻雜處理”。
電晶體241、電晶體246、電晶體289等的半導體層可以使用單晶半導體、多晶半導體、微晶半導體、奈米晶半導體、半非晶半導體(Semi Amorphous Semiconductor)、非晶半導體等形成。例如，可以使用非晶矽或微晶鍺等。此外，也可以使用碳化矽、鎵砷、氧化物半導體、氮化物半導體等化合物半導體、有機半導體等。
在本實施方式中，對作為半導體層242使用氧化物半導體的例子進行說明。另外，在本實施方式中，對作為半導體層242採用半導體層242a、半導體層242b及半導體層242c的疊層的情況進行說明。
半導體層242a、半導體層242b及半導體層242c使用包含In和Ga中的一個或者兩個的材料形成。典型地，有In-Ga氧化物(包含In和Ga的氧化物)、In-Zn氧化物(包含In和Zn的氧化物)、In-M-Zn氧化物(包含In、元素M和Zn的氧化物。元素M是選自Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf中的一種以上的元素，並且是與氧的鍵合力比In與氧的鍵合力強的金屬元素)。
半導體層242a及半導體層242c較佳為使用包含構成半導體層242h的金屬元素中的一種以上的相同 的金屬元素的材料形成。藉由使用這種材料，可以使半導體層242a與半導體層242b的介面以及半導體層242c與半導體層242b的介面不容易產生介面能階。由此，不容易發生介面中的載子的散射及俘獲，而可以提高電晶體的場效移動率。另外，還可以減少電晶體的臨界電壓的不均勻。因此，可以實現具有良好的電特性的半導體裝置。
半導體層242a及半導體層242c的厚度為3nm以上且100nm以下，較佳為3nm以上且50nm以下。另外，半導體層242b的厚度為3nm以上且200nm以下，較佳為3nm以上且100nm以下，更佳為3nm以上且50nm以下。
另外，在半導體層242b是In-M-Zn氧化物，並且半導體層242a及半導體層242c也是In-M-Zn氧化物的情況下，當將半導體層242a及半導體層242c設定為In：M：Zn=x1：y1：z1[原子數比]，並且將半導體層242b設定為In：M：Zn=x2：y2：z2[原子數比]時，以y1/x1大於y2/x2的方式選擇半導體層242a、半導體層242c及半導體層242b。較佳的是，以y1/x1為y2/x2的1.5倍以上的方式選擇半導體層242a、半導體層242c及半導體層242b。更佳的是，以y1/x1為y2/x2的2倍以上的方式選擇半導體層242a、半導體層242c及半導體層242b。進一步較佳的是，以y1/x1為y2/x2的3倍以上的方式選擇半導體層242a、半導體層242c及半導體層242b。此時，在半導體層242b中，如果y1為x1以上就可以使電晶體具有穩定的電特性，所以是 較佳的。但是，當y1為x1的3倍以上時，電晶體的場效移動率下降，因此y1小於x1的3倍是較佳的。藉由作為半導體層242a及半導體層242c採用上述結構，可以使半導體層242a及半導體層242c成為與半導體層242b相比不容易產生氧缺陷的層。
另外，當半導體層242a及半導體層242c是In-M-Zn氧化物時，除了Zn及O之外的In和元素M的含有率較佳為：In低於50atomic%，元素M為50atomic%以上，更佳為：In低於25atomic%，元素M為75atomic%以上。此外，當半導體層242b是In-M-Zn氧化物時，除了Zn及O之外的In和元素M的含有率較佳為：In為25atomic%以上，元素M低於75atomic%，更佳為：In為34atomic%以上，元素M低於66atomic%。
例如，作為包含In或Ga的半導體層242a及包含In或Ga的半導體層242c，可以採用使用其原子數比為In：Ga：Zn=1：3：2、1：3：4、1：3：6、1：6：4或1：9：6等的靶材形成的In-Ga-Zn氧化物、使用其原子數比為In：Ga=1：9等的靶材形成的In-Ga氧化物、氧化鎵等。另外，作為半導體層242b，可以採用使用其原子數比為In：Ga：Zn=3：1：2、1：1：1、5：5：6或4：2：4.1等的靶材形成的In-Ga-Zn氧化物。此外，半導體層242a及半導體層242b的原子數比都包括上述原子數比的±20%的變動的誤差。
為了對使用半導體層242b的電晶體賦予穩定的電特性，較佳為降低半導體層242b中的雜質及氧缺陷 而實現高純度本質化，使半導體層242b成為本質或實質上本質的氧化物半導體層。另外，較佳的是，至少使半導體層242b中的通道形成區域成為本質或實質上本質的半導體層。
注意，實質上本質的氧化物半導體層是指氧化物半導體層中的載子密度低於1×1017/cm3，低於1×1015/cm3或低於1×1013/cm3的氧化物半導體層。
[氧化物半導體的能帶結構]
在此，參照圖25所示的能帶結構圖對由半導體層242a、半導體層242b及半導體層242c的疊層構成的半導體層242的功能及其效果進行說明。圖25是圖24中的C1-C2的點劃線所示的部分的能帶結構圖。圖25示出電晶體241的通道形成區域的能帶結構。
在圖25中，Ec382、Ec383a、Ec383b、Ec383c、Ec386分別示出絕緣層109、半導體層242a、半導體層242b、半導體層242c、絕緣層117的導帶底端的能量。
這裡，真空能階與導帶底的能量之間的能量差(也稱為“電子親和力”)是真空能階與價電子帶上端之間的能量差(也稱為游離電位)減去能隙的值。另外，可以利用光譜橢圓偏光計(HORIBA JOBIN YVON公司製造的UT-300)測量能隙。此外，真空能階與價帶頂端之間的能量差可以利用紫外線光電子能譜(UPS：Ultraviolet Photoelectron Spectroscopy)裝置(PHI公司製造的VersaProbe)來測量。
使用其原子數比為In：Ga：Zn=1：3：2的靶材形成的In-Ga-Zn氧化物的能隙大約為3.5eV，電子親和力大約為4.5eV。使用其原子數比為In：Ga：Zn=1：3：4的靶材形成的In-Ga-Zn氧化物的能隙大約為3.4eV，電子親和力大約為4.5eV。使用其原子數比為In：Ga：Zn=1：3：6的靶材形成的In-Ga-Zn氧化物的能隙大約為3.3eV，電子親和力大約為4.5eV。使用其原子數比為In：Ga：Zn=1：6：2的靶材形成的In-Ga-Zn氧化物的能隙大約為3.9eV，電子親和力大約為4.3eV。使用其原子數比為In：Ga：Zn=1：6：8的靶材形成的In-Ga-Zn氧化物的能隙大約為3.5eV，電子親和力大約為4.4eV。使用其原子數比為In：Ga：Zn=1：6：10的靶材形成的In-Ga-Zn氧化物的能隙大約為3.5eV，電子親和力大約為4.5eV。使用其原子數比為In：Ga：Zn=1：1：1的靶材形成的In-Ga-Zn氧化物的能隙大約為3.2eV，電子親和力大約為4.7eV。使用其原子數比為In：Ga：Zn=3：1：2的靶材形成的In-Ga-Zn氧化物的能隙大約為2.8eV，電子親和力大約為5.0eV。
因為絕緣層109和絕緣層117是絕緣物，所以Ec382和Ec386比Ec383a、Ec383b及Ec383c更接近於真空能階(電子親和力小)。
另外，Ec383a比Ec383b更接近於真空能階。明確而言，較佳的是，Ec383a比Ec383b更接近於真空能 階0.05eV以上、0.07eV以上、0.1eV以上或0.15eV以上且2eV以下、1eV以下、0.5eV以下或0.4eV以下。
此外，Ec383c比Ec383b更接近於真空能階。明確而言，較佳的是，Ec383c比Ec383b更接近於真空能階0.05eV以上、0.07eV以上、0.1eV以上或0.15eV以上且2eV以下、1eV以下、0.5eV以下或0.4eV以下。
另外，因為在半導體層242a與半導體層242b的介面附近以及半導體層242b與半導體層242c的介面附近形成混合區域，所以導帶底端的能量連續地變化。就是說，在這些介面不存在能階或者幾乎不存在能階。
因此，在具有該能帶結構的疊層結構中，電子主要在半導體層242b中移動。由此，即使在半導體層242a與絕緣層107的介面或者半導體層242c與絕緣層117的介面存在有能階，該能階也幾乎不會影響到電子的移動。另外，因為在半導體層242a與半導體層242b的介面以及半導體層242c與半導體層242b的介面不存在能階或者幾乎不存在能階，所以在該區域中不會阻礙電子的移動。因此，具有上述氧化物半導體的疊層結構的電晶體241可以實現高場效移動率。
此外，如圖24所示，雖然在半導體層242a與絕緣層109的介面以及半導體層242c與絕緣層117的介面附近有可能形成起因於雜質或缺陷的陷阱能階390，但是由於半導體層242a及半導體層242c的存在，可以使半導體層242b離該陷阱能階較遠。
尤其是，在本實施方式所例示的電晶體241中，半導體層242b的頂面接觸於半導體層242c，半導體層242b的底面接觸於半導體層242a。如此，藉由採用半導體層242a和半導體層242c覆蓋半導體層242b的結構，可以進一步減少上述陷阱能階的影響。
注意，當Ec383a或Ec383c與Ec383b的能量差小時，有時半導體層242b的電子越過該能量差到達陷阱能階。在電子被陷阱能階俘獲時，在絕緣層的介面產生固定負電荷，導致電晶體的臨界電壓漂移到正方向。
因此，藉由將Ec383a與Ec383b的能量差以及Ec383c與Ec383b的能量差都設定為0.1eV以上，較佳為0.15eV以上，電晶體的臨界電壓的變動得到抑制，從而可以使電晶體的電特性良好，所以是較佳的。
另外，半導體層242a及半導體層242c的能帶間隙寬於半導體層242b的能帶間隙是較佳的。
藉由本發明的一個方式，可以實現電特性的不均勻少的電晶體。因此，可以實現電特性的不均勻少的半導體裝置。藉由本發明的一個方式，可以提供一種可靠性良好的電晶體。因此，可以實現可靠性良好的半導體裝置。
另外，因為氧化物半導體的能帶間隙為2eV以上，所以可以使將氧化物半導體用於形成通道的半導體層的電晶體的關態電流變得極小。明確而言，可以將室溫下的每通道寬度為1μm的關態電流設定為低於1×10-20A ，較佳為低於1×10-22A，更佳為低於1×10-24A。就是說，可以將導通截止比設定為20位數以上且150位數以下。
藉由本發明的一個方式，可以實現耗電量少的電晶體。因此，可以實現耗電量少的攝像裝置和半導體裝置。
另外，因為氧化物半導體具有寬的能帶間隙，所以可以使用包含氧化物半導體的半導體裝置的環境的溫度範圍大。藉由本發明的一個方式，可以實現工作溫度範圍大的攝像裝置和半導體裝置。
另外，上述三層結構是一個例子。例如，也可以採用不形成半導體層242a和半導體層242c中的一個的兩層結構。
[氧化物半導體]
在此，對能夠應用於半導體層242的氧化物半導體進行詳細說明。
在作為半導體層使用氧化物半導體的情況下，可以使用CAAC-OS(c-axis aligned crystalline oxide semiconductor：c軸配向結晶氧化物半導體)、多晶氧化物半導體、微晶氧化物半導體、nc-OS(nano Crystalline Oxide Semiconductor：奈米晶氧化物半導體)、非晶氧化物半導體等。
CAAC-OS膜是包含呈c軸配向的多個結晶部的氧化物半導體膜之一。
藉由利用穿透式電子顯微鏡(TEM：Transmission Electron Microscope)觀察CAAC-OS膜的明視野影像及繞射圖案的複合分析影像(也稱為高解析度TEM影像)，可以確認到多個結晶部。另一方面，在高解析度TEM影像中，觀察不到結晶部與結晶部之間的明確的邊界，即晶界(grain boundary)。因此，在CAAC-OS膜中，不容易發生由晶界引起的電子移動率的下降。
根據從大致平行於樣本面的方向觀察的CAAC-OS膜的剖面的高解析度TEM影像可知在結晶部中金屬原子排列為層狀。各金屬原子層具有反映著其上形成CAAC-OS膜的面(也稱為被形成面)或CAAC-OS膜的頂面的凹凸的形狀並以平行於CAAC-OS膜的被形成面或頂面的方式排列。
由剖面的高解析度TEM影像以及平面的高解析度TEM影像可知，CAAC-OS膜的結晶部具有配向性。
在具有c軸配向的CAAC-OS膜中，雖然a軸及b軸的方向在結晶部之間不同，但是c軸都朝向平行於被形成面或頂面的法線向量的方向。
注意，結晶部在形成CAAC-OS膜或進行加熱處理等晶化處理時形成。如上所述，結晶的c軸朝向平行於CAAC-OS膜的被形成面或頂面的法線向量的方向。由此，例如，當CAAC-OS膜的形狀因蝕刻等而發生改變時，結晶的c軸不一定平行於CAAC-OS膜的被形成面或頂面的法線向量。
此外，CAAC-OS膜中的c軸配向的結晶部的分佈也可以不均勻。例如，在CAAC-OS膜的結晶部藉由從CAAC-OS膜的頂面近旁產生的結晶生長而形成的情況下，有時頂面附近的c軸配向的結晶部的比例會高於被形成面附近。另外，在添加有雜質的CAAC-OS膜中，有時被添加雜質的區域變質，而部分性地形成c軸配向的結晶部的比例不同的區域。
CAAC-OS膜是雜質濃度低的氧化物半導體膜。雜質是指氫、碳、矽以及過渡金屬元素等氧化物半導體膜的主要成分以外的元素。尤其是，與氧的鍵合力比構成氧化物半導體膜的金屬元素強的矽等元素會奪取氧化物半導體膜中的氧，從而打亂氧化物半導體膜的原子排列，導致結晶性下降。另外，由於鐵或鎳等的重金屬、氬、二氧化碳等的原子半徑(或分子半徑)大，所以如果包含在氧化物半導體膜內，也會打亂氧化物半導體膜的原子排列，導致結晶性下降。此外，包含在氧化物半導體膜中的雜質有時會成為載子陷阱或載子發生源。
另外，CAAC-OS膜是缺陷能階密度低的氧化物半導體膜。例如，氧化物半導體膜中的氧缺陷有時會成為載子陷阱，或因俘獲氫而成為載子發生源。
將雜質濃度低且缺陷能階密度低(氧缺陷的個數少)的狀態稱為“高純度本質”或“實質上高純度本質”。在高純度本質或實質上高純度本質的氧化物半導體膜中載子發生源少，所以可以降低載子密度。因此，採用 該氧化物半導體膜的電晶體很少具有負臨界電壓的電特性(也稱為常導通特性)。此外，在高純度本質或實質上高純度本質的氧化物半導體膜中載子陷阱少。因此，採用該氧化物半導體膜的電晶體的電特性變動小，於是成為可靠性高的電晶體。注意，被氧化物半導體膜的載子陷阱俘獲的電荷直到被釋放需要的時間長，有時會像固定電荷那樣動作。所以，採用雜質濃度高且缺陷能階密度高的氧化物半導體膜的電晶體有時電特性不穩定。
此外，在採用CAAC-OS膜的電晶體中，由可見光或紫外光的照射導致的電特性變動小。
接下來，對多晶氧化物半導體膜進行說明。
在多晶氧化物半導體膜的高解析度TEM影像中，可以觀察到晶粒。例如在高解析度TEM影像中，多晶氧化物半導體膜中含有的晶粒的粒徑尺寸大多為2nm以上且300nm以下、3nm以上且100nm以下或5nm以上且50nm以下。另外，在多晶氧化物半導體膜的高解析度TEM影像中，有時觀察到晶界。
多晶氧化物半導體膜包含多個晶粒，並且，在該多個晶粒之間結晶定向有時不同。
接下來，說明微晶氧化物半導體膜。
在微晶氧化物半導體膜的高解析度TEM影像中有觀察到結晶部及觀察不到明確的結晶部的區域。包含在微晶氧化物半導體膜中的結晶部的尺寸大多為1nm以上且100nm以下，或1nm以上且10nm以下。尤其是，將 具有尺寸為1nm以上且10nm以下或1nm以上且3nm以下的微晶的奈米晶(nc：nanocrystal)的氧化物半導體膜稱為nc-OS(nanocrystalline Oxide Semiconductor：奈米晶氧化物半導體)膜。另外，例如在nc-OS膜的高解析度TEM影像中，有時觀察不到明確的晶界。
nc-OS膜在微小區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中其原子排列具有週期性。另外，nc-OS膜在不同的結晶部之間觀察不到晶體配向的規律性。因此，在膜整體上觀察不到配向性。所以，有時nc-OS膜在某些分析方法中與非晶氧化物半導體膜沒有差別。例如，在藉由利用使用其束徑比結晶部大的X射線的XRD裝置的out-of-plane法對nc-OS膜進行結構分析時，檢測不出表示結晶面的峰值。此外，在對nc-OS膜進行使用其束徑比結晶部大(例如，50nm以上)的電子射線的電子繞射(選區電子繞射)時，觀察到類似光暈圖案的繞射圖案。另一方面，在對nc-OS膜進行使用其束徑近於結晶部或者比結晶部小的電子射線的奈米束電子繞射時，觀察到斑點。另外，在nc-OS膜的奈米束電子繞射圖案中，有時觀察到如圓圈那樣的(環狀的)亮度高的區域。而且，在nc-OS膜的奈米束電子繞射圖案中，有時還觀察到環狀的區域內的多個斑點。
nc-OS膜是其規律性比非晶氧化物半導體膜高的氧化物半導體膜。因此，nc-OS膜的缺陷態密度比非晶 氧化物半導體膜低。但是，nc-OS膜在不同的結晶部之間觀察不到晶體配向的規律性。所以，nc-OS膜的缺陷態密度比CAAC-OS膜高。
因此，nc-OS膜有時具有比CAAC-OS膜高的載子密度。載子密度高的氧化物半導體膜有時具有高電子移動率。所以，使用nc-OS膜的電晶體有時具有較高的場效移動率。此外，因為nc-OS膜有時具有比CAAC-OS膜高的缺陷態密度，所以有時具有較多的載子陷阱。於是，與使用CAAC-OS膜的電晶體相比，使用nc-OS膜的電晶體的電特性變動大，而成為可靠性低的電晶體。注意，因為nc-OS膜即使包含較多的雜質也可以形成，所以與CAAC-OS膜相比容易形成，從而有時根據用途可以適當地使用nc-OS膜。因此，有時能夠高生產率地製造具有使用nc-OS膜的電晶體的半導體裝置。
接著，對非晶氧化物半導體膜進行說明。
非晶氧化物半導體膜是具有無序的原子排列並不具有結晶部的氧化物半導體膜。其一個例子為具有如石英那樣的無定形態的氧化物半導體膜。
在非晶氧化物半導體膜的高解析度TEM影像中，觀察不到結晶部。
使用XRD裝置對非晶氧化物半導體膜進行結構分析。當利用out-of-plane法分析時，檢測不到表示結晶面的峰值。另外，在非晶氧化物半導體膜的電子繞射圖案中，觀察到光暈圖案。另外，在非晶氧化物半導體膜的 奈米束電子繞射圖案中，觀察不到斑點，而觀察到光暈圖案。
非晶氧化物半導體膜是以高濃度包含氫等雜質的氧化物半導體膜。此外，非晶氧化物半導體膜是缺陷態密度高的氧化物半導體膜。
雜質濃度高且缺陷態密度高的氧化物半導體膜是載子陷阱或載子發生源多的氧化物半導體膜。
因此，有時非晶氧化物半導體膜與nc-OS膜相比，載子密度更高。由此，使用非晶氧化物半導體膜的電晶體容易具有常開啟電特性。因此，有時可以適當地將非晶氧化物半導體膜用於需要常開啟電特性的電晶體。非晶氧化物半導體膜具有高的缺陷態密度，因此有時具有多載子陷阱。因此，與使用CAAC-OS膜或nc-OS膜的電晶體相比，有時使用非晶氧化物半導體膜的電晶體的電特性變動大，而成為可靠性低的電晶體。
接著，對單晶氧化物半導體膜進行說明。
單晶氧化物半導體膜是雜質濃度低且缺陷態密度低(氧缺陷少)的氧化物半導體膜。所以，可以降低載子密度。因此，使用單晶氧化物半導體膜的電晶體很少具有常導通特性。另外，由於單晶氧化物半導體膜具有較低的雜質濃度和較低的缺陷態密度，因此有時具有很少的載子陷阱。於是，使用單晶氧化物半導體膜的電晶體的電特性變動小，而成為可靠性高的電晶體。
注意，氧化物半導體膜的缺陷越少其密度越 高。此外，氧化物半導體膜的結晶性越高其密度越高。另外，當氧化物半導體膜中的氫等雜質的濃度越低其密度越高。單晶氧化物半導體膜的密度比CAAC-OS膜高。此外，CAAC-OS膜的密度比微晶氧化物半導體膜高。另外，多晶氧化物半導體膜的密度比微晶氧化物半導體膜高。此外，微晶氧化物半導體膜的密度比非晶氧化物半導體膜高。
此外，氧化物半導體膜有時具有呈現nc-OS膜與非晶氧化物半導體膜之間的物性的結構。將具有這種結構的氧化物半導體膜特別稱為amorphous-like氧化物半導體(amorphous-like OS：amorphous-like Oxide Semiconductor)膜。
此外，amorphous-like OS膜及nc-OS膜的結晶部的尺寸的測量可以使用高解析度TEM影像進行。例如，InGaZnO4結晶具有層狀結構，在In-O層之間具有兩個Ga-Zn-O層。InGaZnO4結晶的單位晶格具有三個In-O層和六個Ga-Zn-O層的一共九個層在c軸方向上重疊為層狀的結構。因此，這些彼此相鄰的層之間的間隔與(009)面的晶格表面間隔(也稱為d值)大致相等，從結晶結構分析求出其值，即0.29nm。因此，著眼於高解析度TEM影像的晶格條紋，在晶格條紋的間隔為0.28nm以上且0.30nm以下的區域中，每個晶格條紋都被認為是對應於InGaZnO4結晶的a-b面。觀察到其晶格條紋的區域的最大長度為amorphous-like OS膜及nc-OS膜的結晶 部的尺寸。注意，對其尺寸為0.8nm以上的結晶部選擇性地進行評價。
注意，氧化物半導體膜例如也可以是包括非晶氧化物半導體膜、微晶氧化物半導體膜和CAAC-OS膜中的兩種以上的疊層膜。
即使氧化物半導體膜是CAAC-OS膜，也有時部分地觀察到與nc-OS膜等同樣的繞射圖案。因此，有時可以以在一定的範圍中觀察到CAAC-OS膜的繞射圖案的區域的比例(也稱為CAAC化率)表示CAAC-OS膜的優劣。例如，優良的CAAC-OS膜的CAAC化率為50%以上，較佳為80%以上，更佳為90%以上，進一步較佳為95%以上。另外，將觀察到與CAAC-OS膜不同的繞射圖案的區域的比例表示為非CAAC化率。
作為能夠應用於半導體層242a、半導體層242h及半導體層242c的氧化物半導體的一個例子，可以舉出包含銦的氧化物。氧化物例如在包含銦的情況下具有高載子移動率(電子移動率)。另外，氧化物半導體較佳為包含元素M。元素M較佳為鋁、鎵、釔或錫等。作為可以應用於元素M的其他元素，有硼、矽、鈦、鐵、鎳、鍺、釔、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢等。注意，作為元素M有時也可以組合多個上述元素。例如，元素M與氧之間的鍵能高。元素M例如增大氧化物的能隙。此外，氧化物半導體較佳為包含鋅。氧化物在包含鋅時例如容易被晶化。
注意，氧化物半導體不侷限於包含銦的氧化物。氧化物半導體例如也可以為鋅錫氧化物、鎵錫氧化物、鎵氧化物。
氧化物半導體使用能隙寬的氧化物。氧化物半導體的能隙例如為2.5eV以上且4.2eV以下，較佳為2.8eV以上且3.8eV以下，更佳為3eV以上且3.5eV以下。
下面，說明氧化物半導體中的雜質的影響。為了使電晶體的電特性穩定，降低氧化物半導體中的雜質濃度而實現低載子密度化及高度純化是有效的。氧化物半導體的載子密度小於1×1017個/cm3、小於1×1015個/cm3或小於1×1013個/cm3。為了降低氧化物半導體中的雜質濃度，還降低附近的膜中的雜質濃度是較佳的。
例如，氧化物半導體中的矽有時成為載子陷阱或載子發生源。因此，將氧化物半導體中的利用二次離子質譜(SIMS：Secondary Ion Mass Spectrometry)分析測定出的矽濃度設定為小於1×1019atoms/cm3、較佳為小於5×1018atoms/cm3、更佳為小於2×1018atoms/cm3。
另外，當氧化物半導體含有氫時，載子密度有可能增大。將利用SIMS測定出的氧化物半導體中的氫濃度設定為2×1020atoms/cm3以下，較佳為5×1019atoms/cm3以下，更佳為1×1019atoms/cm3以下，進一步較佳為5×1018atoms/cm3以下。另外，當氧化物半導體中含有氮時，載子密度有可能增大。將利用SIMS測定出 的氧化物半導體中的氮濃度設定為小於5×1019atoms/cm3，較佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，進一步較佳為5×1017atoms/cm3以下。
另外，為了降低氧化物半導體中的氫濃度，較佳為降低與半導體層242接觸的絕緣層109及絕緣層117中的氫濃度。將利用SIMS測定出的絕緣層109及絕緣層117中的氫濃度設定為2×1020atoms/cm3以下，較佳為5×1019atoms/cm3以下，更佳為1×1019atoms/cm3以下，進一步較佳為5×1018atoms/cm3以下。另外，為了降低氧化物半導體中的氮濃度，較佳為降低絕緣層109及絕緣層117中的氮濃度。將利用SIMS測定出的絕緣層109及絕緣層117中的氮濃度設定為小於5×1019atoms/cm3，較佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，進一步較佳為5×1017atoms/cm3以下。
在本實施方式中，首先，在絕緣層109上形成半導體層242a，在半導體層242a上形成半導體層242b。
另外，當形成氧化物半導體層時，較佳為利用濺射法。作為濺射法，可以利用RF濺射法、DC濺射法、AC濺射法等。藉由利用DC濺射法或AC濺射法，可以形成比RF濺射法均勻性良好的膜。
在本實施方式中，作為半導體層242a，藉由濺射法且使用In-Ga-Zn氧化物靶材(In：Ga：Zn=1：3：2)形 成厚度為20nm的In-Ga-Zn氧化物。另外，能夠應用於半導體層242a的構成元素及組成不侷限於此。
此外，也可以在形成半導體層242a之後進行氧摻雜處理。
接著，在半導體層242a上形成半導體層242b。在本實施方式中，作為半導體層242b，藉由濺射法且使用In-Ga-Zn氧化物靶材(In：Ga：Zn=1：1：1)形成厚度為30nm的In-Ga-Zn氧化物。另外，能夠應用於半導體層242b的構成元素及組成不侷限於此。
此外，也可以在形成半導體層242b之後進行氧摻雜處理。
接著，為了進一步減少半導體層242a及半導體層242b所包含的水分或氫等雜質以使半導體層242a及半導體層242b高度純化，也可以進行加熱處理。
例如，在減壓氛圍、氮或稀有氣體等惰性氣體氛圍、氧化性氛圍或超乾燥空氣(使用CRDS(cavity ring-down laser spectroscopy：光腔衰蕩光譜法)方式的露點計進行測量時的水分量是20ppm(露點換算為-55℃)以下，較佳的是1ppm以下，更佳的是10ppb以下的空氣)氛圍下對半導體層242a及半導體層242b進行加熱處理。另外，氧化性氛圍是指包含10ppm以上的氧化氣體諸如氧、臭氧或氮化氧等的氛圍。此外，惰性氛圍是指上述氧化氣體小於10ppm，還填充有氮或稀有氣體的氛圍。
另外，藉由進行加熱處理，在釋放雜質的同時使絕緣層109所包含的氧擴散到半導體層242a及半導體層242b，由此可以減少半導體層242a及半導體層242b中的氧缺陷。此外，也可以在惰性氣體氛圍下進行加熱處理之後，在包含10ppm以上、1%以上或10%以上的氧化氣體氛圍下進行加熱處理。此外，只要在形成半導體層242b之後，就在任何時候都可以進行加熱處理。例如，也可以在選擇性地蝕刻半導體層242b之後進行加熱處理。
加熱處理以250℃以上且650℃以下的溫度，較佳為以300℃以上且500℃以下的溫度進行即可。處理時間為24小時以內。由於超過24小時的加熱處理會導致產率的降低，所以不是較佳的。
接著，在半導體層242b上形成光阻遮罩，使用該光阻遮罩對半導體層242a及半導體層242b的一部分選擇性地進行蝕刻。此時，有時絕緣層109的一部分被蝕刻而在絕緣層109中形成凸部。
作為半導體層242a及半導體層242b的蝕刻，可以使用乾蝕刻法和濕蝕刻法中的一者或兩者。在蝕刻結束之後，去除光阻遮罩。
另外，電晶體241在半導體層242b上以接觸於半導體層242b的一部分的方式包括電極244及電極245。電極244及電極245(包括使用與此相同的層形成的其他電極或佈線)可以利用與電極226同樣的材料及方 法形成。
另外，電晶體241在半導體層242b、電極244及電極245上包括半導體層242c。半導體層242c接觸於半導體層242b、電極244及電極245的每一個的一部分。
在本實施方式中，藉由利用使用In-Ga-Zn氧化物靶材(In：Ga：Zn=1：3：2)的濺射法形成半導體層242c。另外，能夠應用於半導體層242c的構成元素及組成不侷限於此。例如，作為半導體層242c也可以使用氧化鎵。此外，也可以對半導體層242c進行氧摻雜處理。
另外，電晶體241在半導體層242c上包括絕緣層117。絕緣層117可以用作閘極絕緣層。絕緣層117可以利用與絕緣層102同樣的材料及方法形成。此外，也可以對絕緣層117進行氧摻雜處理。
在形成半導體層242c及絕緣層117之後，在絕緣層117上形成遮罩，對半導體層242c及絕緣層117的一部分選擇性地進行蝕刻，由此可以形成島狀半導體層242c及島狀絕緣層117。
另外，電晶體241在絕緣層117上包括電極243。電極243(包括使用與此相同的層形成的其他電極或佈線)可以利用與電極226同樣的材料及方法形成。
在本實施方式中，示出電極243具有包括電極243a和電極243b的疊層結構的例子。例如，使用氮化鉭形成電極243a，使用銅形成電極243b。電極243a用作 阻擋層，可以防止銅元素的擴散。因此，可以實現可靠性高的半導體裝置。
另外，電晶體241包括覆蓋電極243的絕緣層118。絕緣層118可以利用與絕緣層102同樣的材料及方法形成。此外，也可以對絕緣層118進行氧摻雜處理。另外，也可以對絕緣層118的表面進行CMP處理。
此外，絕緣層113形成在絕緣層118上。絕緣層113可以利用與絕緣層105同樣的材料及方法形成。另外，也可以對絕緣層113的表面進行CMP處理。藉由進行CMP處理，可以減少樣本表面的凹凸，由此可以提高後面形成的絕緣層和導電層的覆蓋性。此外，在絕緣層113及絕緣層118的一部分中形成有開口。另外，在該開口中形成有接觸插頭114。
此外，在絕緣層113上形成有佈線261、佈線265及佈線267(包括使用與此相同的層形成的其他電極或佈線)。佈線267在形成於絕緣層113及絕緣層118中的開口中藉由接觸插頭114電連接到電極249。另外，佈線265在形成於絕緣層113及絕緣層118中的開口中藉由接觸插頭114電連接到電極244。
此外，攝像裝置100以覆蓋佈線261、佈線265及佈線267(包括使用與此相同的層形成的其他電極或佈線)的方式包括絕緣層115。絕緣層115可以利用與絕緣層105同樣的材料及方法形成。另外，也可以對絕緣層115的表面進行CMP處理。藉由進行CMP處理，可以 減少樣本表面的凹凸，由此可以提高後面形成的絕緣層和導電層的覆蓋性。此外，在絕緣層115的一部分中形成有開口。
此外，在絕緣層115上形成有佈線263及佈線266(包括使用與此相同的層形成的其他電極或佈線)。
此外，佈線263及佈線266(包括使用與此相同的層形成的其他電極或佈線)的每一個都可以藉由形成於絕緣層中的開口及接觸插頭電連接到其他層中的佈線或其他層中的電極。
另外，絕緣層116以覆蓋佈線263及佈線266的方式設置。絕緣層116可以利用與絕緣層105同樣的材料及方法形成。此外，也可以對絕緣層116的表面進行CMP處理。
圖23所示的電晶體241例如相當於電晶體121。藉由在光電轉換元件220上設置構成像素的電晶體，在俯視時，可以增大光電轉換元件220所占的面積。因此，可以提高攝像裝置100的光敏性。另外，也可以實現即使提高解析度光敏性也不容易下降的攝像裝置100。
作為構成週邊電路的電晶體的一個例子，圖26A示出圖23所示的電晶體281的放大剖面圖。另外，圖26B示出圖23所示的電晶體282的放大剖面圖。在本實施方式中，作為一個例子，對電晶體281是p通道電晶體且電晶體282是n通道電晶體的情況進行說明。
電晶體281包括形成通道的i型半導體層283、p型半導體層285、絕緣層286、電極287和側壁288。另外，在i型半導體層283中的與側壁288重疊的區域中具有低濃度p型雜質區域284。
電晶體281所包括的i型半導體層283可以與光電轉換元件220所包括的i型半導體層222在同一製程中同時形成。另外，電晶體281所包括的p型半導體層285可以與光電轉換元件220所包括的p型半導體層221在同一製程中同時形成。
絕緣層286可以用作閘極絕緣層。另外，電極287可以用作閘極電極。在形成電極287形成之後且在形成側壁288之前，以電極287為遮罩引入雜質元素，由此可以形成低濃度p型雜質區域284。換言之，可以以自對準方式形成低濃度p型雜質區域284。此外，低濃度p型雜質區域284具有與p型半導體層285相同的導電型，並且其賦予導電型的雜質的濃度低於p型半導體層285。
雖然電晶體282具有與電晶體281同樣的結構，但是它們之間的不同之處在於：電晶體282具有低濃度n型雜質區域294和n型半導體層295代替低濃度p型雜質區域284和p型半導體層285。
另外，電晶體282所包括的n型半導體層295可以與光電轉換元件220所包括的n型半導體層223在同一製程中同時形成。另外，與電晶體281同樣，可以以自對準方式形成低濃度n型雜質區域294。此外，低濃度n 型雜質區域294具有與n型半導體層295相同的導電型，並且其賦予導電型的雜質的濃度低於n型半導體層295。
此外，雖然本說明書等所公開的金屬膜、半導體膜、無機絕緣膜等各種膜可以利用濺射法或電漿CVD法來形成，但是也可以利用熱CVD(Chemical Vapor Deposition：化學氣相沉積)法等其他方法形成。作為熱CVD法的例子，可以舉出MOCVD(Metal Organic Chemical Vapor Deposition：有機金屬化學氣相沉積)法或ALD(Atomic Layer Deposition：原子層沉積)法。
由於熱CVD法是不使用電漿的成膜方法，因此具有不產生電漿損傷所引起的缺陷的優點。
可以以如下方法進行利用熱CVD法的成膜：將源氣體及氧化劑同時供應到處理室內，將處理室內的壓力設定為大氣壓或減壓，使其在基板附近或在基板上起反應。
另外，可以以如下方法進行利用ALD法的成膜：將處理室內的壓力設定為大氣壓或減壓，將用於反應的源氣體依次引入處理室，並且按該順序反復地引入氣體。例如，藉由切換各開關閥(也稱為高速閥)來將兩種以上的源氣體依次供應到處理室內。為了防止多種源氣體混合，例如，在引入第一源氣體的同時或之後引入惰性氣體(氬或氮等)等，然後引入第二源氣體。注意，當同時引入第一源氣體及惰性氣體時，惰性氣體用作載子氣體，另外，可以在引入第二源氣體的同時引入惰性氣體。另 外，也可以利用真空抽氣將第一源氣體排出來代替引入惰性氣體，然後引入第二源氣體。第一源氣體附著到基板表面形成第一層，之後引入的第二源氣體與該第一層起反應，由此第二層層疊在第一層上而形成薄膜。藉由按該順序反復多次地引入氣體直到獲得所希望的厚度為止，可以形成步階覆蓋性良好的薄膜。由於薄膜的厚度可以根據按順序反復引入氣體的次數來進行調節，因此，ALD法可以準確地調節厚度而適用於形成微型FET(Field Effect Transistor：場效應電晶體)。
利用MOCVD法或ALD法等熱CVD法可以形成以上所示的實施方式所公開的金屬膜、半導體膜、無機絕緣膜等各種膜，例如，當形成In-Ga-Zn-O膜時，使用三甲基銦、三甲基鎵及二甲基鋅。三甲基銦的化學式為In(CH3)3。三甲基鎵的化學式為Ga(CH3)3。二甲基鋅的化學式為Zn(CH3)2。但是，不侷限於上述組合，也可以使用三乙基鎵(化學式為Ga(C2H5)3)代替三甲基鎵，並使用二乙基鋅(化學式為Zn(C2H5)2)代替二甲基鋅。
例如，在使用利用ALD法的成膜裝置形成氧化鉿膜時，使用如下兩種氣體：藉由使包含溶劑和鉿前體化合物的液體(鉿醇鹽或四二甲基醯胺鉿(TDMAH)等鉿醯胺)氣化而得到的源氣體；以及用作氧化劑的臭氧(O3)。注意，四二甲基醯胺鉿的化學式為Hf[N(CH3)2]4。另外，作為其它材料液有四(乙基甲基醯胺)鉿等。
例如，在使用利用ALD法的成膜裝置形成氧 化鋁膜時，使用如下兩種氣體：藉由使包含溶劑和鋁前體化合物的液體(三甲基鋁(TMA)等)氣化而得到的源氣體；以及用作氧化劑的H2O。注意，三甲基鋁的化學式為Al(CH3)3。另外，作為其它材料液有三(二甲基醯胺)鋁、三異丁基鋁、鋁三(2,2,6,6-四甲基-3,5-庚二酮)等。
例如，在使用利用ALD法的成膜裝置形成氧化矽膜時，使六氯乙矽烷附著在被成膜面上，去除附著物所包含的氯，供應氧化性氣體(O2、一氧化二氮)的自由基使其與附著物起反應。
例如，在使用利用ALD法的成膜裝置形成鎢膜時，依次反復引入WF6氣體和B2H6氣體形成初始鎢膜，然後依次反復引入WF6氣體和H2氣體形成鎢膜。注意，也可以使用SiH4氣體代替B2H6氣體。
例如，在使用利用ALD法的成膜裝置形成氧化物半導體膜如In-Ga-Zn-O膜時，依次反復引入In(CH3)3氣體和O3氣體形成In-O層，然後依次反復引入Ga(CH3)3氣體和O3氣體形成GaO層，之後依次反復引入Zn(CH3)2氣體和O3氣體形成ZnO層。注意，這些層的順序不侷限於上述例子。此外，也可以使用這些氣體來形成混合化合物層如In-Ga-O層、In-Zn-O層、Ga-Zn-O層等。注意，雖然也可以使用利用Ar等惰性氣體進行起泡而得到的H2O氣體代替O3氣體，但是較佳為使用不包含H的O3氣體。另外，也可以使用In(C2H5)3氣體代替 In(CH3)3氣體。此外，也可以使用Ga(C2H5)3氣體代替Ga(CH3)3氣體。另外，也可以使用Zn(CH3)2氣體。
本實施方式可以與其他實施方式所記載的結構適當地組合而實施。
實施方式5
在週邊電路及像素電路中，適當地設置OR電路、AND電路、NAND電路及NOR電路等邏輯電路、反相器電路、緩衝器電路、移位暫存器電路、正反器電路、編碼器電路、解碼器電路、放大電路、類比開關電路、積分電路、微分電路以及記憶元件等。
在本實施方式中，參照圖27A至圖27E示出能夠用於週邊電路及像素電路的CMOS電路等的一個例子。在圖27A至圖27E所示的電路圖中，為了明確表示使用氧化物半導體的電晶體，對使用氧化物半導體的電晶體附上“OS”的符號。
圖27A所示的CMOS電路示出所謂的反相器電路的結構實例，其中將p通道電晶體281和n通道電晶體282串聯連接且將各閘極連接。
圖27B所示的CMOS電路示出所謂的類比開關電路的結構實例，其中將p通道電晶體281和n通道電晶體282並聯連接。
圖27C所示的電路示出所謂的記憶元件的結構實例，其中將n通道電晶體289的源極和汲極中的一個 與p通道電晶體的閘極及電容元件257的一個電極連接。另外，圖27D所示的電路示出所謂的記憶元件的結構實例，其中將n通道電晶體289的源極和汲極中的一個與電容元件257的一個電極連接。
在圖27C及圖27D所示的電路中，可以將從電晶體289的源極和汲極中的另一個輸入的電荷保持在節點256中。藉由將使用氧化物半導體的電晶體用於電晶體289，可以長期保持節點256中的電荷。另外，電晶體281也可以是將氧化物半導體用於形成通道的半導體層的電晶體。
圖27E所示的電路示出光感測器的結構實例。在圖27E中，將氧化物半導體用於形成通道的半導體層的電晶體292的源極和汲極中的一個電連接到光電二極體291，電晶體292的源極和汲極中的另一個藉由節點254電連接到電晶體293的閘極。因為將氧化物半導體用於形成通道的半導體層的電晶體292具有極低的關態電流，所以根據所接收的光量決定的節點254的電位不容易發生變動。因此，可以實現不容易受到雜訊的影響的攝像裝置。另外，可以實現線性度高的攝像裝置。
另外，也可以在週邊電路中設置圖28A所示的組合移位暫存器電路1800和緩衝器電路1900的電路。此外，還可以在週邊電路中設置圖28B所示的組合移位暫存器電路1810、緩衝器電路1910和類比開關電路2100的電路。各垂直輸出線2110由類比開關電路2100選擇， 並且輸出信號被輸出到輸出線2200。類比開關電路2100可以由移位暫存器電路1810和緩衝器電路1910依次選擇。
另外，在上述實施方式所示的電路圖中，圖29A、圖29B和圖29C所示的積分電路也可以連接到佈線137(OUT)。該電路可以提高讀出信號的S/N比，而檢測出更微弱的光。也就是說，可以提高攝像裝置的靈敏度。
圖29A是使用了運算放大電路(operational amplifier circuit)的積分電路。運算放大電路的反相輸入端子藉由電阻元件R連接到佈線137。運算放大電路的非反相輸入端子連接到接地電位。運算放大電路的輸出端子藉由電容元件C連接到運算放大電路的反相輸入端子。
圖29B是使用具有與圖29A不同的結構的運算放大電路的積分電路。運算放大電路的反相輸入端子藉由電阻元件R和電容元件C1連接到佈線137(OUT)。運算放大電路的非反相輸入端子連接到接地電位。運算放大電路的輸出端子藉由電容元件C2連接到運算放大電路的反相輸入端子。
圖29C是使用具有與圖29A及圖29B不同的結構的運算放大電路的積分電路。運算放大電路的非反相輸入端子藉由電阻元件R連接到佈線137。運算放大電路的反相輸入端子連接到運算放大電路的輸出端子。另外，電阻元件R和電容元件C構成CR積分電路。此外，運算 放大電路構成單位增益緩衝器(unity gain buffer)。
本實施方式可以與其他實施方式所記載的結構適當地組合而實施。
實施方式6
在本實施方式中，參照圖30A1、圖30A2、圖30B1和圖30B2、圖31A1、圖31A2、圖31A3、圖31B1和圖31B2、圖32A至圖32C以及圖33A至圖33C說明可以用於上述實施方式所示的電晶體的電晶體的結構實例。
[底閘極型電晶體]
圖30A1所例示的電晶體410是作為底閘極型電晶體之一的通道保護型電晶體。電晶體410在半導體層242的通道形成區上具有能夠用作通道保護層的絕緣層209。絕緣層209可以使用與絕緣層117同樣的材料及方法來形成。電極244的一部分及電極245的一部分形成在絕緣層209上。
藉由在通道形成區上設置絕緣層209，可以防止在形成電極244及電極245時產生的半導體層242的露出。因此，在形成電極244及電極245時可以防止半導體層242的薄膜化。根據本發明的一個方式，可以提供電特性良好的電晶體。
圖30A2所示的電晶體411與電晶體410之間的不同之處在於：電晶體411在絕緣層118上具有可以用 作背閘極電極的電極213。電極213可以藉由與電極243同樣的材料及方法來形成。
一般而言，背閘極電極使用導電層來形成，並以半導體層的通道形成區被閘極電極與背閘極電極夾住的方式設置。因此，背閘極電極可以具有與閘極電極同樣的功能。背閘極電極的電位可以與閘極電極相等，也可以為GND電位或任意電位。另外，藉由不跟閘極電極聯動而獨立地改變背閘極電極的電位，可以改變電晶體的臨界電壓。
電極243及電極213都可以用作閘極電極。因此，絕緣層117、絕緣層209、絕緣層118可以用作閘極絕緣層。
注意，有時將電極243或電極213中的一個稱為“閘極電極”，將另一個稱為“背閘極電極”。例如，在電晶體411中，有時將電極213稱為“閘極電極”，將電極243稱為“背閘極電極”。另外，當將電極213用作“閘極電極”時，可以將電晶體411認為頂閘極型電晶體的一種。此外，有時將電極243和電極213中的某一個稱為“第一閘極電極”，將另一方稱為“第二閘極電極”。
藉由隔著半導體層242設置電極243以及電極213並將閘極電極243及電極213的電位設定為相等，半導體層242中的載子流過的區域在膜厚度方向上更加擴大，所以載子的移動量增加。其結果，電晶體411的通態電流(on-state current)增大，並且場效移動率也增高。
因此，電晶體411是相對於佔有面積而具有較大的通態電流的電晶體。即，可以相對於所要求的通態電流而縮小電晶體411的佔有面積。根據本發明的一個方式，可以縮小電晶體的佔有面積。因此，根據本發明的一個方式，可以實現集成度高的半導體裝置。
另外，由於閘極電極及背閘極電極使用導電層來形成，因此具有防止在電晶體的外部產生的電場影響到形成有通道的半導體層的功能(尤其是針對靜電的靜電遮蔽功能)。
另外，因為電極243及電極213分別具有遮罩來自外部的電場的功能，所以產生在絕緣層109一側或電極213上方的帶電粒子等電荷不影響到半導體層242的通道形成區。其結果是，可以抑制應力測試(例如，對閘極施加負的電荷的-GBT(Gate Bias-Temperature：閘極偏壓-溫度)應力測試)所導致的劣化以及汲極電壓不同時的通態電流的上升電壓的變動。注意，在電極243及電極213具有相同的電位時或不同的電位時得到這效果。
注意，BT應力測試是一種加速試驗，它可以在短時間內評估由於使用很長時間而產生的電晶體的特性變化(即，隨時間變化)。尤其是，BT應力測試前後的電晶體的臨界電壓的變動量是用於檢查可靠性的重要指標。可以說，在BT應力測試前後，臨界電壓的變動量越少，則電晶體的可靠性越高。
另外，藉由具有電極243及電極213且將電 極243及電極213設定為相同電位，臨界電壓的變動量得到降低。因此，多個電晶體中的電特性的不均勻也同時被降低。
另外，具有背閘極電極的電晶體的對閘極施加正電荷的+GBT應力測試前後的臨界電壓的變動也比不具有背閘極電極的電晶體小。
另外，在光從背閘極電極一側入射時，藉由作為背閘極電極使用具有遮光性的導電膜形成，能夠防止光從背閘極電極一側入射到半導體層。由此，能夠防止半導體層的光劣化，並防止電晶體的臨界電壓偏移等電特性劣化。
根據本發明的一個方式，可以實現可靠性良好的電晶體。另外，可以實現可靠性良好的半導體裝置。
圖30B1所例示的電晶體420是作為底閘極型的電晶體之一的通道保護型電晶體。雖然電晶體420具有與電晶體410大致同樣的結構，但是不同的之處在於：在電晶體420中，絕緣層209覆蓋半導體層242。另外，在選擇性地去除重疊於半導體層242的絕緣層209的一部分而形成的開口部中，半導體層242與電極244電連接。此外，在選擇性地去除重疊於半導體層242的絕緣層209的一部分而形成的開口部中，半導體層242與電極245電連接。絕緣層209的與通道形成區重疊的區域可以用作通道保護層。
圖30B2所示的電晶體421與電晶體420之間 的不同之處在於：電晶體421在絕緣層118上具有能夠用作背閘極電極的電極213。
藉由設置絕緣層209，可以防止在形成電極244及電極245時產生的半導體層242的露出。因此，可以防止在形成電極244及電極245時半導體層242被薄膜化。
另外，與電晶體410及電晶體411相比，電晶體420及電晶體421的電極244與電極243之間的距離及電極245與電極243之間的距離變長。因此，可以減少產生在電極244與電極243之間的寄生電容。此外，可以減少產生在電極245與電極243之間的寄生電容。根據本發明的一個方式，可以提供電特性良好的電晶體。
[頂閘極型電晶體]
圖31A1所例示的電晶體430是頂閘極型電晶體之一。電晶體430在絕緣層109上具有半導體層242，在半導體層242及絕緣層109上具有與半導體層242的一部分相接的電極244以及與半導體層242的一部分相接的電極245，在半導體層242、電極244及電極245上具有絕緣層117，在絕緣層117上具有電極243。
因為在電晶體430中，電極243和電極244以及電極243和電極245不重疊，所以可以減少產生在電極243與電極244之間的寄生電容以及產生在電極243與電極245之間的寄生電容。另外，在形成電極243之後， 將電極243用作遮罩將雜質元素255引入到半導體層242，由此可以在半導體層242中以自對準(Self-alignment)的方式形成雜質區(參照圖31A3)。根據本發明的一個方式，可以實現電特性良好的電晶體。
另外，可以使用離子植入裝置、離子摻雜裝置或電漿處理裝置進行雜質元素255的引入。
作為雜質元素255，例如可以使用第13族元素和第15族元素中的至少一種元素。另外，在作為半導體層242使用氧化物半導體的情況下，作為雜質元素255，也可以使用稀有氣體、氫和氮中的至少一種元素。
圖31A2所示的電晶體431與電晶體430之間的不同之處在於：電晶體431具有電極213及絕緣層217。電晶體431具有形成在絕緣層109上的電極213、形成在電極213上的絕緣層217。如上所述，電極213可以用作背閘極電極。因此，絕緣層217可以用作閘極絕緣層。絕緣層217可以藉由與絕緣層205同樣的材料及方法來形成。
與電晶體411同樣，電晶體431是相對於佔有面積而具有較大的通態電流的電晶體。即，可以相對於所要求的通態電流而縮小電晶體431的佔有面積。根據本發明的一個方式，可以縮小電晶體的佔有面積。因此，根據本發明的一個方式，可以實現集成度高的半導體裝置。
圖31B1所例示的電晶體440是頂閘極型電晶體之一。電晶體440與電晶體430之間的不同之處在於： 在電晶體440中，在形成電極244及電極245之後形成半導體層242。另外，圖31B2所例示的電晶體441與電晶體440之間的不同之處在於：電晶體441具有電極213及絕緣層217。在電晶體440及電晶體441中，半導體層242的一部分形成在電極244上，半導體層242的其他一部分形成在電極245上。
與電晶體411同樣，電晶體441是相對於佔有面積具有較大的通態電流的電晶體。就是說，可以相對於所需要的通態電流縮小電晶體441的佔有面積。根據本發明的一個方式，可以縮小電晶體的佔有面積。因此，根據本發明的一個方式，可以實現集成度高的半導體裝置。
在電晶體440及電晶體441中，也在形成電極243之後將電極243用作遮罩將雜質元素255引入到半導體層242，由此可以在半導體層242中以自對準的方式形成雜質區。根據本發明的一個方式，可以實現電特性良好的電晶體。另外，根據本發明的一個方式，可以實現集成度高的半導體裝置。
[s-channel型電晶體]
圖32A至圖32C所例示的電晶體450具有半導體層242b的頂面及側面被半導體層242a覆蓋的結構。圖32A是電晶體450的俯視圖。圖32B是圖32A中的X1-X2的點劃線所示的部分的剖面圖(通道長度方向的剖面圖)。圖32C是圖32A中的Y1-Y2的點劃線所示的部分的剖面 圖(通道寬度方向的剖面圖)。
藉由在形成於絕緣層109的凸部上設置半導體層242，半導體層242b的側面也可以被電極243覆蓋。就是說，電晶體450具有由電極243的電場能夠電圍繞半導體層242b的結構。如此，將由導電膜的電場電圍繞半導體的電晶體結構稱為surrounded channel(s-channel)結構。另外，將具有s-channel結構的電晶體也稱為“s-channel型電晶體”或“s-channel電晶體”。
在s-channel結構中，有時在半導體層242b的整體(塊體)形成通道。在s-channel結構中可以使電晶體的汲極電流增大，來可以得到更高的通態電流。此外，也可以由電極243的電場使形成在半導體層242b中的通道形成區域的整個區域空乏化。因此，s-channel結構可以進一步降低電晶體的關態電流。
另外，藉由增大絕緣層109的凸部的高度且縮短通道寬度，可以進一步提高採用s-channel結構時的增大通態電流且降低關態電流的效果等。此外，當形成半導體層242b時，也可以去除露出的半導體層242a。此時，半導體層242a的側面與半導體層242b的側面有時一致。
另外，如圖33A至圖33C所示的電晶體451，也可以在半導體層242的下方隔著絕緣層設置電極213。圖33A是電晶體451的俯視圖。圖33B是圖33A中的X1-X2的點劃線所示的部分的剖面圖。圖33C是圖 33A中的Y1-Y2的點劃線所示的部分的剖面圖。
本實施方式可以與其他實施方式所記載的結構適當地組合而實施。
實施方式7
在本實施方式中，對使用根據本發明的一個方式的攝像裝置的電子裝置的一個例子進行說明。
作為根據本發明的一個方式的攝像裝置的電子裝置的具體例子，可以舉出電視機、顯示器等顯示裝置、照明設備、臺式或膝上型個人電腦、文字處理機、再現儲存在DVD(Digital Versatile Disc：數位影音光碟)等儲存介質中的靜態影像或動態影像的影像再現裝置、可攜式CD播放機、收音機、磁帶錄音機、頭戴式耳機音響、音響、導航系統、臺鐘、掛鐘、無線電話子機、步話機、行動電話機、車載電話、可攜式遊戲機、平板終端、彈珠機等大型遊戲機、計算器、可攜式資訊終端、電子筆記本、電子書閱讀器、電子翻譯器、聲音輸入器、攝影機、數位靜態照相機、電動剃鬚刀、微波爐等高頻加熱裝置、電鍋、洗衣機、吸塵器、熱水器、電扇、吹風機、空調設備諸如空調器、加濕器、除濕器等、洗碗機、烘碗機、乾衣機、烘被機、電冰箱、電冷凍箱、電冷藏冷凍箱、DNA保存用冰凍器、手電筒、鏈鋸等工具、煙探測器、透析裝置等醫療設備、傳真機、印表機、複合式印表機、自動取款機(ATM)、自動販賣機等。再者，還可以 舉出工業設備諸如引導燈、信號機、傳送帶、自動扶梯、電梯、工業機器人、蓄電系統、用於使電力均勻化或智慧電網的蓄電裝置。另外，利用使用燃料的發動機或來自非水類二次電池的電力藉由電動機推進的移動體等也包括在電子裝置的範疇內。作為上述移動體，例如可以舉出電動汽車(EV)、兼具內燃機和電動機的混合動力汽車(HEV)、插電式混合動力汽車(PHEV)、使用履帶代替這些的車輪的履帶式車輛、包括電動輔助自行車的電動自行車、摩托車、電動輪椅、高爾夫球車、小型或大型船舶、潛水艇、直升機、飛機、火箭、人造衛星、太空探測器、行星探測器、太空船等。
圖34A是視頻攝影機，包括第一外殼941、第二外殼942、顯示部943、操作鍵944、透鏡945、連接部946等。操作鍵944及透鏡945設置在第一外殼941中，而顯示部943設置在第二外殼942中。而且，第一外殼941和第二外殼942由連接部946連接，由連接部946可以改變第一外殼941和第二外殼942之間的角度。顯示部943的影像也可以根據連接部946所形成的第一外殼941和第二外殼942之間的角度切換。可以將本發明的一個方式的攝像裝置具備在透鏡945的焦點的位置上。
圖34B是行動電話，在外殼951中設置有示部952、麥克風957、揚聲器954、相機959、輸入輸出端子956以及操作用的按鈕955等。可以將本發明的一個方式的攝像裝置用於相機959。
圖34C是數位相機，該數位相機包括外殼921、快門按鈕922、麥克風923、發光部927以及鏡頭925等。可以將本發明的一個方式的攝像裝置具備在鏡頭925的焦點的位置上。
圖34D是可攜式遊戲機，該可攜式遊戲機包括外殼901、外殼902、顯示部903、顯示部904、麥克風905、揚聲器906、操作鍵907、觸控筆908以及相機909等。注意，雖然圖34A所示的可攜式遊戲機包括兩個顯示部903和顯示部904，但是可攜式遊戲機所包括的顯示部的個數不限於此。可以將本發明的一個方式的攝像裝置用於相機909。
圖34E是手錶型資訊終端，該手錶型資訊終端包括外殼931、顯示部932、腕帶933以及相機939等。顯示部932也可以是觸控面板。可以將本發明的一個方式的攝像裝置用於相機909。
圖34F是可攜式資料終端，該可攜式資料終端包括第一外殼911、顯示部912、相機919等。藉由顯示部912所具有的觸摸功能可以輸入且輸出資訊。可以將本發明的一個方式的攝像裝置用於相機909。
當然，只要具備本發明的一個方式的攝像裝置，就不侷限於上述所示的電子裝置。
本實施方式可以與其他實施方式所記載的結構適當地組合而實施。
在此，對根據上述實施方式的實施例進行說 明。
[實施例1]
製造上述實施方式所示的固態攝像裝置800，取得攝像資料。圖35A是示出所製造的固態攝像裝置的外觀的照片。所製造的固態攝像裝置包括在像素區域(Pixel Array)中配置為矩陣狀的多個像素(Pixel)。另外，在像素區域的外側設置有用來對各像素供應信號的週邊電路(行驅動器及列驅動器)。此外，列驅動器包括用來將類比資料轉換為數位資料的A/D轉換器。圖35B是示出固態攝像裝置800的結構的方塊圖。另外，圖36的中央列示出固態攝像裝置800的規格。
圖37示出固態攝像裝置800所包括的像素的電路圖。固態攝像裝置800所包括的像素具有與上述實施方式所示的像素同樣的電路結構。另外，固態攝像裝置800在每個像素中都包括用作共用電晶體(Sharing Transistor)的電晶體829。電晶體829相當於上述實施方式所示的電晶體129。此外，圖37中的電晶體821相當於上述實施方式所示的電晶體121或電晶體125。電晶體821用作轉移電晶體。
在本實施例中，使用氧化物半導體製造電晶體829和電晶體821。
圖38是說明固態攝像裝置800的攝像工作的時序圖。如圖38所示，對應於Tx1至Txn的像素依次被 重設並曝光。並且，從各行的像素依次讀出資料，藉由A/D轉換器將其轉換為數位資料。
如圖39所示，藉由以分割成Tx1至Txn的方式使電晶體821依次成為開啟狀態，可以以較短的間隔連續進行曝光(該工作被稱為“short interval continuous capturing”)。另外，在連續進行曝光之後依次讀出攝像資料而進行A/D轉換。就是說，可以以short time capturing/slow read out進行高速連拍，而A/D轉換器無需具有進一步的高速性。因此，可以縮小週邊電路的佔有面積。此外，可以降低週邊電路的耗電量。
另外，雖然在上述攝像方式中從曝光到讀出的時間根據像素行不同，但是藉由將使用氧化物半導體的FET用於電晶體821，可以使來自節點FD的電荷洩汲極度減少。此外，可以藉由電晶體829共同使用多個光電二極體而對多個節點FD的每一個進行充電。因此，可以彌補曝光時間的縮短導致的影像品質劣化。
圖40A和圖40B示出使用固態攝像裝置800拍攝以6000rpm左右旋轉的拍攝目標時的影像。在此，Exposure Tx1和Exposure Tx2的開始時序的時間間隔為300μs。在比較對應於Tx1的像素上的攝像影像(圖40A)與對應於Tx2的像素上的攝像影像(圖40B)時，可以確認到相當於300μs的10°左右的旋轉。就是說，可以確認到：藉由所提供的攝像工作，可以以較短的時間間隔進行連拍。另外，藉由上述攝像工作，週邊電路等無需 具有進一步的高速性。
[實施例2]
製造使用矽的n通道型FET(Nch-Si)、使用矽的p通道型FET(Pch-Si)及使用In-Ga-Zn氧化物的CAAC-OS-FET(也稱為“CAAC-IGZO-FET”)。圖41A示出這些FET的Vg-Id特性。圖41A的橫軸示出閘極與源極之間的電壓。圖41A的縱軸示出流過汲極的電流的值。 注意，在p通道型FET中，流過汲極的電流的方向相反，由此所表示的值是乘以-1倍的值。另外，源極與汲極之間的電壓為1.9V(在p通道型FET中為-1.9V)。
此外，圖41B示出上述FET的雜訊特性。
由圖41A及圖41B可知，在CAAC-IGZO-FET中，驅動能力隨著微型化得到提高，並且具有比Nch-Si-FET優良的雜訊特性。因此，可以期待不使用Nch-Si-FET的固態攝像元件的有效性。考慮到這些情況，試製如下固態攝像元件並驗證週邊電路能否工作：像素電晶體都使用CAAC-IGZO-FET構成，並且，驅動器和A/D轉換電路等週邊電路使用包括Pch-Si-FET和CAAC-IGZO-FET的CMOS(也稱為“混合型CMOS”)構成的固態攝像元件。圖36中的右列示出所試製的固態攝像元件的規格。
圖42示出像素的佈局圖。所試製的固態攝像元件採用前感光式(front side illumination)，填充因數 (fill factor)為31%，藉由採用背部感光式(back side illumination)，填充因數可以為100%。
圖43示出週邊電路的測量結果。可以確認到列驅動器與時脈(CCK)同步地輸出影像資料輸出使能信號(COUT)的情況。由此確認到CAAC-IGZO FET/Pch-Si FET hybrid CMOS固態攝像元件的週邊電路的實際工作。
[實施例3]
作為根據上述實施方式的顯示裝置製造固態攝像裝置810，取得攝像資料。圖44A是示出所製造的固態攝像裝置810的外觀的照片。圖44B是示出固態攝像裝置810的疊層結構的示意圖。圖45是示出固態攝像裝置810的電路結構的方塊圖。另外，圖46示出所製造的固態攝像裝置810的規格。
固態攝像裝置810包括在像素區域(Pixel Array)中配置為矩陣狀的多個像素(Pixel)。另外，在固態攝像裝置810中，在像素區域的外側設置有週邊電路(行驅動器、列驅動器及A/D轉換器等)。
此外，行驅動器具有選擇讀出藉由拍攝取得的影像資料的像素的功能。A/D轉換器具有將被讀出的影像資料從類比資料轉換為數位資料的功能。列驅動器具有依次選擇轉送到固態攝像裝置810的外部的影像資料(數位資料)的功能。
包括在像素區域中的電晶體都是CAAC- IGZO-FET。因此，不需要在矽基板上設置像素用電晶體，可以將設置在矽基板上的光電二極體的面積擴大到子像素的尺寸。由此，可以期待固態攝像裝置810的光敏性的提高。注意，因為固態攝像裝置810採用從晶片頂面取得照射光的前感光式，所以因上部佈線的影響而填充因數為31%，但是在採用背部感光式時，填充因數可以為100%。
固態攝像裝置810利用使用製程尺寸為0.18μm的Pch-Si-FET和製程尺寸為0.35μm的CAAC-IGZO-FET的混合製程製造。注意，晶片尺寸(die size)為6.5mm×6.0mm。另外，在固態攝像裝置810所包括的像素中，一個像素由兩個子像素構成。此外，考慮到進行彩色化的情況，為了可以對應於拜耳圖案(Bayer pattern)等，採用在兩個子像素之間夾持屬於其他像素的子像素的結構(參照圖47)。
根據上述實施方式的固態攝像裝置810不但可以進行在子像素之間共同使用光電二極體PD的攝像方式(也稱為“連拍共用方式(continuous sharing capturing method)”)、在子像素之間不共同使用光電二極體PD的攝像方式(也稱為“連拍不共用方式(continuous non-sharing capturing method)”)，而且可以根據拍攝目標或拍攝目的採用作為獨立的像素使用子像素的攝像方式(也稱為“常規攝像方式”)等。
<攝像方式>
以下，對各攝像方式進行說明。
[連拍共用方式]
首先，對連拍共用方式進行說明。在本方式中，使作為共用電晶體的電晶體829成為開啟狀態，將各子像素鍵合為一個像素。藉由鍵合各子像素中的光電二極體PD，可以實現高感度的像素。在像素的驅動方法中，對應於所有像素的TX1至TXn的子像素依次被重設並曝光。並且，從各行的像素中的子像素依次讀出資料，藉由A/D轉換器將其轉換為數位資料。就是說，可以進行連拍而不需要高速的A/D轉換。
藉由如下步驟進行重設工作：使重設電晶體、作為轉移電晶體的電晶體821、電晶體829成為開啟狀態，將所對應的子像素中的光電二極體PD和共用路徑(sharing path，連接兩個像素的電晶體829的佈線)充電為重設電位VR。藉由如下步驟進行曝光工作：使電晶體821和電晶體829成為開啟狀態，使n個光電二極體PD的光電流流過所對應的子像素的光電二極體PD。藉由如下步驟進行讀出工作：使選擇電晶體成為開啟狀態，將來自放大電晶體的源極隨耦輸出藉由連接到OUT佈線的A/D轉換器轉換為數位資料。
[連拍不共用方式]
下面，對連拍不共用方式進行說明。在本方式中，使共用電晶體成為關閉狀態，將各子像素視為獨立的像素。在像素的驅動方法中，分別對應於所有像素的TX1至TXn的子像素依次被重設並曝光。並且，從各行的像素中的子像素依次讀出資料，藉由A/D轉換器將其轉換為數位資料。就是說，可以進行連拍方式。注意，因為在本方式中不共同使用各子像素中的光電二極體，所以與連拍共用方式相比靈敏度低，但是不受到有可能成為噪音源的共用路徑的影響，由此在雜訊的方面上有利。
[常規攝像方式]
最後，對常規攝像方式進行說明。在本方式中，使電晶體829成為關閉狀態，將各子像素視為獨立的像素。在像素的驅動方法中，對應於所有像素的TX1至TXn的子像素同時被重設並曝光。並且，從各行的像素的子像素依次讀出資料，藉由A/D轉換器將其轉換為數位資料。就是說，可以進行與常規影像感測器同樣的拍攝。
<攝像結果>
為了確認可以進行利用連拍共用方式、連拍不共用方式、常規攝像方式的拍攝的情況，將來自穩定光源的均勻的光照射到固態攝像裝置810，並且進行利用上述攝像方式的拍攝。
明確而言，利用如下七個條件的攝像方式拍 攝亮度一樣的光源：連拍共用方式(以下稱為“A方式”)；利用連拍共用方式只拍攝對應於TX1的子像素(以下稱為“B方式”)；利用連拍共用方式只拍攝對應於TX2的子像素(以下稱為“C方式”)；連拍不共用方式(以下稱為“D方式”)；利用連拍不共用方式只拍攝對應於TX1的子像素(以下稱為“E方式”)；利用連拍不共用方式只拍攝對應於TX2的子像素(以下稱為“F方式”)；以及常規攝像方式(以下稱為“G方式”)。作為光源使用HAYASHI WATCH-WORKS CO.,LTD製造的金屬鹵化物燈LA-180Me-R4。另外，拍攝的重設時間為90μs，曝光時間為180μs。
圖48示出所得到的攝像影像，圖49A至圖49C示出攝像影像的灰階的頻率圖，圖50A至圖51C示出利用不同的攝像方式時的像素之間的灰階差的頻率圖，圖52示出各攝像方式中的5圖框中的不同的2圖框之間的灰階差的標準差。注意，圖式中的“gradation”是攝像影像的A/D轉換之後的輸出數位值，並對應於亮度。數值越大亮度越高，數字越小亮度越低。在此，為了比較包括共用路徑的影響等的各攝像方式中的未處理的雜訊，關於各攝像影像，示出不進行CDS的未處理的攝像資料。就是說，也包括藉由相關性雙取樣電路(Correlated Double Sampling：CDS)可以取消的雜訊。
[利用連拍共用方式的拍攝結果]
首先，檢測連拍共用方式。明確而言，為了估計在較短期間內連續進行使用對應於TX1、TX2的子像素的拍攝給攝像影像帶來的影響，比較A方式的TX1影像與TX2影像、A方式的TX1影像與B方式的TX1影像、A方式的TX2影像與C方式的TX2影像。注意，這些攝像影像本來應該一致。
由圖49A的頻率圖可知，A方式的TX1影像與TX2影像、A方式的TX1影像與B方式的TX1影像、A方式的TX2影像與C方式的TX2影像之間的平均值的差分別為0.11灰階、0.15灰階、0.08灰階，這意味著頻率圖的形狀大致一致。
另外，由圖50A、圖50B、圖50C的頻率圖可知，關於A方式的TX1影像與TX2影像之間的灰階差、A方式的TX1影像與B方式的TX1影像之間的灰階差、A方式的TX2影像與C方式的TX2影像之間的灰階差，標準差分別為15.91、8.12、7.30。關於A方式的TX1影像與TX2影像之間的灰階差，從圖49A的各頻率圖的標準差12.02、12.30推測出的標準差為(12.022+12.302)1/2=17.20以內，由此可知，灰階差分佈在從像素的面內不均勻推測出的範圍內。
因為A方式的TX1影像與B方式的TX1影像之間的灰階差、A方式的TX2影像與C方式的TX2影像之間的灰階差與圖52的各標準差5.19至8.35、5.50至8.08大致相同，所以可知灰階差具有從圖框間不均勻推測 出的分佈。
由此可知，在連拍共用方式中，在對應於TX1、TX2的子像素中，使用同一光電二極體可以獨立地取得攝像影像。
[利用連拍不共用方式的拍攝結果]
下面，檢測連拍共用方式。明確而言，為了估計在較短期間內連續進行使用對應於TX1、TX2的子像素的拍攝給攝像影像帶來的影響，比較D方式的TX1影像與TX2影像、D方式的TX1影像與E方式的TX1影像、D方式的TX2影像與F方式的TX2影像。注意，這些攝像影像應該在對應於TX1、TX2的子像素的位置的不同所引起的照射光強度的不均勻的範圍內一致。
由圖49B的頻率圖可知，D方式的TX1影像與TX2影像、D方式的TX1影像與E方式的TX1影像、D方式的TX2影像與F方式的TX2影像之間的平均值的差分別為0.61灰階、0.66灰階、0.33灰階，這意味著頻率圖的形狀大致一致。
另外，由圖50D、圖50E、圖50F的頻率圖可知，關於D方式的TX1影像與TX2影像之間的灰階差、D方式的TX1影像與E方式的TX1影像之間的灰階差、D方式的TX2影像與F方式的TX2影像之間的灰階差，標準差分別為9.14、4.71、5.19。關於D方式的TX1影像與TX2影像之間的灰階差，從圖49B的各頻率圖的標準 差8.23、7.89推測出的標準差為(7.612+7.402)1/2=10.61以內，由此可知，灰階差分佈在從像素的面內不均勻推測出的範圍內。
因為D方式的TX1影像與E方式的TX1影像之間的灰階差、D方式的TX2影像與F方式的TX2影像之間的灰階差與圖52的各標準差2.75至3.68、3.22至3.89大致相同，所以可知灰階差具有從圖框間不均勻推測出的分佈。
由此可知，在連拍不共用方式中，在對應於TX1、TX2的子像素中，可以獨立地取得攝像影像。
[利用常規攝像方式的拍攝結果]
下面，檢測常規攝像方式。明確而言，為了估計一同或獨立地進行使用對應於TX1、TX2的子像素的拍攝給攝像影像帶來的影響，比較G方式的TX1影像與TX2影像、E方式的TX1影像與G方式的TX1影像、F方式的TX2影像與G方式的TX2影像。注意，這些攝像影像應該在對應於TX1、TX2的子像素的位置的不同所引起的照射光強度的不均勻的範圍內一致。
由圖49C的頻率圖可知，G方式的TX1影像與TX2影像、E方式的TX1影像與G方式的TX1影像、F方式的TX2影像與G方式的TX2影像之間的平均值的差分別為0.55灰階、0.37灰階、0.79灰階，這意味著頻率圖的形狀大致一致。
另外，由圖51A、圖51B、圖51C的頻率圖可知，關於G方式的TX1影像與TX2影像之間的灰階差、E方式的TX1影像與G方式的TX1影像之間的灰階差、F方式的TX2影像與G方式的TX2影像之間的灰階差，標準差分別為8.91、4.92、4.12。關於G方式的TX1影像與TX2影像之間的灰階差，從圖49C的各頻率圖的標準差8.23、7.89推測出的標準差為(8.232+7.892)1/2=11.40以內，由此可知，灰階差分佈在從像素的面內不均勻推測出的範圍內。
因為G方式的TX1影像與E方式的TX1影像之間的灰階差、G方式的TX2影像與F方式的TX2影像之間的灰階差與圖52的各標準差2.75至4.86、2.93至3.95大致相同，所以可知灰階差具有從圖框間不均勻推測出的分佈。
由此可知，在常規攝像方式和連拍共用方式中，在對應於TX1、TX2的子像素中，可以取得同樣的攝像影像。
[連拍共用方式與連拍不共用方式的靈敏度的比較]
下面，藉由比較連拍共用方式與連拍不共用方式的靈敏度，確認使共用電晶體開啟給靈敏度帶來的提高效果。在兩個攝像方式中，從HAYASHI WATCH-WORKS CO.,LTD製造的金屬鹵化物燈LA-180Me-R4取得改變光強度而照射均勻的光時的攝像影像。另外，重設時間為 90μs，曝光時間為180μs。在使用由各攝像方式得來的重設影像對所取得的攝像影像進行軟體上的CDS處理之後，在各攝像方式中，求得光量(照射光強度×照射時間)與A/D轉換之後的輸出數位值(灰階值)的關係。
並且，從A/D轉換電路的輸入電壓(對應於像素的源極隨耦輸出電壓)與灰階值之間的關係求得灰階值與像素的源極隨耦輸出電壓之間的關係，由此求得靈敏度。其結果，如圖46所示，連拍共用方式和連拍不共用方式的靈敏度分別為0.224V/(lx．s)、0.196V/(lx．s)。
由此可知，藉由使共用電晶體開啟，確認到靈敏度提高了14%左右。藉由進行共用路徑的最佳化，可以期待靈敏度的進一步的提高。
下面，為了確認在上述攝像方式中能夠進行短期間連拍，使用固態攝像裝置810拍攝高速旋轉風扇(參照圖53A)。實際上，將固態攝像裝置810放置在面光源上進行拍攝。因此，實際上拍攝的是風扇的影子。注意，風扇的旋轉數為6000rpm，拍攝間隔為300μs。圖53B、圖53C示出所得到的影像的對應於TX1、TX2的子像素上的攝像影像。在此，預先拍攝重設影像、全白色影像，使用軟體進行以重設影像的灰階為0且以全白色影像的灰階為255的處理，由此調整對比度。在圖53B、圖53C中，在比較對應於TX1、TX2的子像素上的攝像影像時，在300μs的期間中，可以確認到相當於以6000rpm旋轉的角度的11°左右的不均勻。就是說，可以確認到藉由 利用上述攝像方式可以在較短的期間中進行連拍。
[短期間連拍]
下面，測量拍攝間隔為300μs時的固態攝像裝置810的耗電量。圖54A示出耗電量的測量結果。在圖54A中，也示出固態攝像裝置810的各處的耗電量的詳細內容。另外，固態攝像裝置810整體的耗電量為809μW。
下面，比較習知的固態攝像裝置(非專利文獻1所公開的高速拍攝裝置用影像感測器)的耗電量與固態攝像裝置810的耗電量。圖54B示出習知的固態攝像裝置和固態攝像裝置810的比較。在圖54B中，將FOM(Figure of Merit：優值係數)定義為FOM=耗電量÷(像素的數量×圖框頻率×A/D轉換器的解析度)。在固態攝像裝置810中，可以進行拍攝間隔為300μs的拍攝，即相當於3333fps的拍攝，因此FOM為1.58pW/(pixel×fps×bit)。另一方面，在習知的固態攝像裝置中，影像的解析度為514×530，A/D轉換器的解析度為12bit，3500fps中的耗電量為1W，由此FOM為87.40pW/(pixel×fps×bit)。在比較兩個攝像方式的FOM時，固態攝像裝置810的耗電量為習知的固態攝像裝置的耗電量的1/55左右，可以確認到固態攝像裝置810在耗電量上比習知的固態攝像裝置佔優勢。
本發明的一個方式的固態攝像裝置不需要高速的A/D轉換電路，所以可以實現低耗電量化。根據本發 明的一個方式，可以只由Pch-Si-FET和CAAC-IGZO-FET構成A/D轉換電路、行驅動器、列驅動器等週邊電路。另外，像素電路可以只由CAAC-IGZO-FET和光電二極體構成。因此，根據本發明的一個方式，可以實現Pch-Si-FET和CAAC-IGZO-FET的疊層型CMOS。就是說，可以實現不包括Nch-Si-FET的CMOS結構。
[實施例4]
作為根據上述實施方式的顯示裝置製造固態攝像裝置820。圖55A是示出所製造的固態攝像裝置820的外觀的照片。
固態攝像裝置820包括在像素區域(Pixel Array)中配置為矩陣狀的多個像素(Pixel)。另外，在固態攝像裝置820中，在像素區域的外側設置有週邊電路(行驅動器、列驅動器及A/D轉換器等)。
此外，行驅動器具有選擇讀出藉由拍攝取得的影像資料的像素的功能。A/D轉換器具有將被讀出的影像資料從類比資料轉換為數位資料的功能。列驅動器具有依次選擇轉送到固態攝像裝置820的外部的影像資料(數位資料)的功能。
圖55B是放大圖55A所示的一個像素825的照片。像素包括光電二極體和多個電晶體。另外，包括在像素區域中的電晶體都是CAAC-IGZO-FET。因此，不需要在矽基板上設置像素用電晶體，可以增大設置在矽基板 上的光電二極體的面積。由此，可以期待固態攝像裝置820的光敏性的提高。注意，因為固態攝像裝置820採用從晶片頂面取得照射光的前感光式，所以因上部佈線的影響而填充因數為30%，但是在採用背部感光式時，填充因數可以為100%。
圖56示出固態攝像裝置820的規格。固態攝像裝置820利用使用製程尺寸(通道長度)為0.18μm的Si-FET和製程尺寸(通道長度)為0.35μm的CAAC-IGZO-FET的混合製程製造。注意，晶片尺寸為6.5mm×6.0mm。
圖57A2示出使用固態攝像裝置820拍攝以400rpm左右旋轉的拍攝目標的影像。另外，圖57A1是拍攝靜止狀態下的拍攝目標的影像。圖57A1及圖57A2是利用全域快門方式拍攝的影像。此外，圖57B2示出使用安裝在智慧手機(市場上出售的商品)的拍攝裝置拍攝以大約400rpm旋轉的拍攝目標的影像。另外，圖57B1是拍攝靜止狀態下的拍攝目標的影像。圖57B1和圖57B2是利用滾動快門方式拍攝的影像。
由圖57B2可知，在利用滾動快門方式拍攝旋轉的拍攝目標時，得到拍攝目標大幅度歪曲的影像。另一方面，由圖57A2可知，在利用全域快門方式拍攝旋轉拍攝目標時，得到拍攝目標幾乎沒有歪曲的影像。
[實施例5]
為了在由DSP和影像感測器(攝像裝置)構成的光流系統中求得高精度的光流，需要進行高速攝像，但是在計算光流時不需要所有影像。因此，在習知的高圖框頻率的影像感測器中存在很多不需要的拍攝，所以耗電量高，因此不一定是有效的。
於是，製造根據上述實施方式的固態攝像裝置830，提供使用固態攝像裝置830的光流系統880。根據上述實施方式的固態攝像裝置830可以以100μs的時間間隔進行連拍，即進行相當於10000fps的連拍，並可以以1fps進行讀出。因此，在使用固態攝像裝置830時，可以以少的耗電量得到足以計算出光流的攝像資料。
圖58A示出光流系統880的方塊圖。另外，圖58B是示出所製造的固態攝像裝置830的外觀的照片。在光流系統880中，為了減輕給電源系統帶來的負擔而降低暫態功率，固態攝像裝置830高速拍攝兩個影像，並且在由DSP塊835開始計算光流之前，以低速讀出所拍攝的影像。
固態攝像裝置830包括在像素區域(Pixel Array)中配置為矩陣狀的多個像素(Pixel)。另外，在固態攝像裝置830中，在像素區域的外側設置有週邊電路(行驅動器、列驅動器及A/D轉換器等)。圖59示出固態攝像裝置830整體的方塊圖。
此外，行驅動器具有選擇讀出藉由拍攝取得的影像資料的像素的功能。A/D轉換器具有將被讀出的影 像資料從類比資料轉換為數位資料的功能。列驅動器具有依次選擇轉送到固態攝像裝置830的外部的影像資料(數位資料)的功能。
像素包括光電二極體和多個電晶體。另外，包括在像素區域中的電晶體都是CAAC-IGZO-FET。因此，不需要在矽基板上設置像素用電晶體，可以增大設置在矽基板上的光電二極體的面積。
圖60示出固態攝像裝置830的規格。固態攝像裝置830利用使用製程尺寸(通道長度)為0.18μm的Si-FET和製程尺寸(通道長度)為0.35μm的CAAC-IGZO-FET的混合製程製造。
固態攝像裝置830可以進行short interval continuous capturing和低速讀出，以較短時間間隔拍攝兩個影像，以低圖框頻率進行讀出。
DSP塊835從兩個影像形成光流。圖61示出固態攝像裝置830的像素的電路圖。一個像素包括兩個子像素。每個子像素包括四個電晶體、一個光電二極體及一個共用電晶體。像素所包括的兩個子像素可以藉由共用電晶體共同使用光電二極體。此外，考慮到進行彩色化的可能性，為了可以對應於拜耳圖案，採用在兩個子像素之間夾持屬於其他像素的子像素的結構。藉由使用CAAC-IGZO FET構成像素的電晶體，可以提高FD的電荷保持特性，從而可以實現沒有影像品質的劣化的低速讀出。
如圖62的時序圖所示，在固態攝像裝置830 中，藉由依次使TX1、TX2成為活動狀態，以較短的時間間隔進行曝光。另外，在連續進行曝光之後，在每個行依次讀出攝像資料，進行A/D轉換。就是說，可以以short time capturing/slow read out進行高速連拍，A/D轉換器無需具有進一步的高速性，所以可以期待耗電量的降低。
使用固態攝像裝置830拍攝以6500rpm旋轉的風扇A和以10000rpm旋轉的風扇B，從所得到的影像計算出光流。圖框頻率為1fps，計算拍攝間隔為100μs和1000μs時的光流。作為一個例子，圖63示出拍攝間隔為100μs時的測量波形。
圖64A至圖64C示出拍攝間隔為100μs時的影像。圖64A是TX1影像，圖64B是TX2影像。圖64C示出利用Lucas-Kanade(盧卡斯-卡納德)法計算出的光流。另外，圖65A至圖65C示出拍攝間隔為1000μs時的影像。圖65A是TX1影像，圖65B是TX2影像。圖65C示出利用Lucas-Kanade法計算出的光流。
從圖64A和圖64B以及圖65A和圖65B可以確認拍攝間隔之間的各風扇旋轉的角度差。另外，從圖64C可以確認拍攝間隔為100μs時的正確的兩個風扇的光流。另一方面，在圖65C中，拍攝間隔很長，即為1000μs，所以風扇A的光流的方向彼此不同，風扇B的光流甚至好像在反旋轉。由此可知，從藉由固態攝像裝置830的高速連拍得到的影像可以求得正確的光流。
下面，為了確認即使在低速的讀出中也幾乎 沒有影像品質的劣化，在圖框頻率為1fps和60fps時，分別進行靜止的風扇的拍攝。圖66A示出以圖框頻率為1fps拍攝的影像。圖66B示出以圖框頻率為60fps拍攝的影像。可以確認以每個圖框頻率都能夠準確地拍攝風扇。
另外，在圖框頻率為1fps和圖框頻率為60fps的每個情況下拍攝均勻的面光源，估計讀出的最初行與最後行之間的灰階差。其結果，以圖框頻率為1fps拍攝時的灰階差估計為0.16，以圖框頻率為60fps拍攝時的灰階差估計為0.064。由於CAAC-IGZO FET的洩漏電流特性低，可以確認到即使圖框頻率低也幾乎沒有影像品質的劣化。
此外，為了確認固態攝像裝置830的減少耗電量的效果，測量圖67A所示的三個條件下的耗電量和每個圖框的能耗。圖67B示出測量結果。在以條件1為基準時，在只降低了條件1中的頻率的條件2下，功率為92.3%，在還降低了條件1中的電壓的條件3下，功率為0.71%。另外可知，條件3的每個圖框的能耗都低於條件1。在低圖框頻率下，不但可以降低頻率，而且可以降低電壓，所以可以確認到足以降低每個圖框的能耗的良好的低功耗效果。
例如，考慮到如下情況：使用像素數為128×128的固態攝像裝置830，以10000fps拍攝8bit灰階的影像，並以1fps求得光流的情況。從圖67B的條件3可以估計固態攝像裝置830的功率為7.9μW(=9.2μW/ (240×80)×(128×128))。藉由使用根據上述實施方式的固態攝像裝置830，可以實現高精度且低瞬時功率的光流系統。

Claims (24)

  1. 一種包括第一電路、第二電路和第六電晶體的半導體裝置的驅動方法，包括第一至第四步驟，其中，該第一電路包括第一光電轉換元件、第一電晶體、第二電晶體和第三電晶體，其中，該第二電路包括第二光電轉換元件、第四電晶體和第五電晶體，其中，該第一光電轉換元件電連接到該第一電晶體的源極和汲極中的一個，其中，該第一電晶體的該源極和該汲極中的另一個電連接到該第二電晶體的源極和汲極中的一個，其中，該第二電晶體的該源極和該汲極中的另一個電連接到第一節點，其中，該第三電晶體的閘極電連接到該第一節點，其中，該第二光電轉換元件電連接到該第四電晶體的源極和汲極中的一個，其中，該第四電晶體的該源極和該汲極中的另一個電連接到第二節點，其中，該第五電晶體的閘極電連接到該第二節點，其中，該第六電晶體的源極和汲極中的一個電連接到該第二電晶體的該源極和該汲極中的該一個，其中，該第六電晶體的該源極和該汲極中的另一個電連接到該第四電晶體的該源極和該汲極中的該一個，其中，在該第一步驟中，該第一電晶體和該第四電晶體都處於關閉狀態，其中，在該第一步驟中，該第二電晶體和該第六電晶體都處於開啟狀態，其中，在該第一步驟中，對應於該第二光電轉換元件的受光量的第一電位被寫入到該第一節點，其中，在該第二步驟中，該第一電晶體和該第二電晶體都處於關閉狀態，其中，在該第二步驟中，該第四電晶體和該第六電晶體都處於開啟狀態，其中，在該第二步驟中，對應於該第二光電轉換元件的受光量的第二電位被寫入到該第二節點，其中，在該第三步驟中，對應於該第一電位的資料藉由該第三電晶體被讀出，其中，在該第四步驟中，對應於該第二電位的資料藉由該第五電晶體被讀出，以及其中，在該第一步驟及該第二步驟結束之後進行該第三步驟和該第四步驟。
  2. 根據申請專利範圍第1項之半導體裝置的驅動方法，其中該第一電晶體包含氧化物半導體。
  3. 根據申請專利範圍第1項之半導體裝置的驅動方法，其中該第二電晶體和該第四電晶體都包含氧化物半導體。
  4. 根據申請專利範圍第1項之半導體裝置的驅動方法，其中該第六電晶體包含氧化物半導體。
  5. 根據申請專利範圍第1項之半導體裝置的驅動方法，其中該第一至第六電晶體都是n通道電晶體。
  6. 根據申請專利範圍第1項之半導體裝置的驅動方法，其中該第一至第六電晶體都是p通道電晶體。
  7. 根據申請專利範圍第1項之半導體裝置的驅動方法，其中該第一光電轉換元件和該第二光電轉換元件都是pin接面。
  8. 一種包括透鏡、顯示部和半導體裝置的電子裝置的驅動方法，其中該半導體裝置使用申請專利範圍第1項之半導體裝置的驅動方法。
  9. 一種半導體裝置，包括：第一電路；第二電路；以及第六電晶體，其中，該第一電路包括第一光電轉換元件、第一電晶體、第二電晶體和第三電晶體，其中，該第二電路包括第二光電轉換元件、第四電晶體和第五電晶體，其中，該第一光電轉換元件電連接到該第一電晶體的源極和汲極中的一個，其中，該第一電晶體的該源極和該汲極中的另一個電連接到該第二電晶體的源極和汲極中的一個以及該第六電晶體的源極和汲極中的一個，其中，該第二電晶體的該源極和該汲極中的另一個電連接到第一節點，其中，該第三電晶體的閘極電連接到該第一節點，其中，該第二光電轉換元件電連接到該第四電晶體的源極和汲極中的一個，其中，該第四電晶體的該源極和該汲極中的另一個電連接到第二節點，其中，該第五電晶體的閘極電連接到該第二節點，以及其中，該第六電晶體的該源極和該汲極中的另一個電連接到該第四電晶體的該源極和該汲極中的該一個。
  10. 根據申請專利範圍第9項之半導體裝置，其中該第一至第五電晶體都包含氧化物半導體。
  11. 根據申請專利範圍第9項之半導體裝置，其中該第六電晶體包含氧化物半導體。
  12. 根據申請專利範圍第9項之半導體裝置，其中該第一至第六電晶體都是n通道電晶體。
  13. 根據申請專利範圍第9項之半導體裝置，其中該第一至第六電晶體都是p通道電晶體。
  14. 一種半導體裝置，包括：第一電路；第二電路；以及第六電晶體，其中，該第一電路包括第一光電轉換元件、第一電晶體、第二電晶體和第三電晶體，其中，該第二電路包括第二光電轉換元件、第四電晶體和第五電晶體，其中，該第一光電轉換元件電連接到該第一電晶體的源極和汲極中的一個、該第三電晶體的源極和汲極中的一個和該第六電晶體的源極和汲極中的一個，其中，該第一電晶體的該源極和該汲極中的另一個電連接到該第二電晶體的閘極，其中，該第二光電轉換元件電連接到該第四電晶體的源極和汲極中的一個和該第六電晶體的該源極和該汲極中的另一個，以及其中，該第四電晶體的該源極和該汲極中的另一個電連接到該第五電晶體的閘極。
  15. 根據申請專利範圍第14項之半導體裝置，其中該第一至第五電晶體都包含氧化物半導體。
  16. 根據申請專利範圍第14項之半導體裝置，其中該第六電晶體包含氧化物半導體。
  17. 根據申請專利範圍第14項之半導體裝置，其中該第一至第六電晶體都是n通道電晶體。
  18. 根據申請專利範圍第14項之半導體裝置，其中該第一至第六電晶體都是p通道電晶體。
  19. 一種半導體裝置，包括：第一電路；第二電路；以及第七電晶體，其中，該第一電路包括第一光電轉換元件、第一電晶體、第二電晶體和第三電晶體，其中，該第二電路包括第二光電轉換元件、第四電晶體、第五電晶體和第六電晶體，其中，該第一光電轉換元件電連接到該第一電晶體的源極和汲極中的一個、該第三電晶體的源極和汲極中的一個和該第七電晶體的源極和汲極中的一個，其中，該第一電晶體的該源極和該汲極中的另一個電連接到該第二電晶體的閘極，其中，該第二光電轉換元件電連接到該第四電晶體的源極和汲極中的一個、該第六電晶體的源極和汲極中的一個和該第七電晶體的該源極和該汲極中的另一個，以及其中，該第四電晶體的該源極和該汲極中的另一個電連接到該第五電晶體的閘極。
  20. 根據申請專利範圍第19項之半導體裝置，其中該第一至第六電晶體都包含氧化物半導體。
  21. 根據申請專利範圍第19項之半導體裝置，其中該第七電晶體包含氧化物半導體。
  22. 根據申請專利範圍第19項之半導體裝置，其中該第一至第七電晶體都是n通道電晶體。
  23. 根據申請專利範圍第19項之半導體裝置，其中該第一至第七電晶體都是p通道電晶體。
  24. 根據申請專利範圍第9、14及19項之任一項的半導體裝置，其中該第一光電轉換元件和該第二光電轉換元件都是pin接面。
TW104111450A 2014-04-11 2015-04-09 半導體裝置，半導體裝置之驅動方法，及電子裝置之驅動方法 TWI661543B (zh)

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
JP2014082063 2014-04-11
JP2014-082063 2014-04-11
JP2014-093786 2014-04-30
JP2014093786 2014-04-30
JP2014-101672 2014-05-15
JP2014101672 2014-05-15
JP2014-181468 2014-09-05
JP2014181468 2014-09-05
JP2014211511 2014-10-16
JP2014-211511 2014-10-16
JP2015010893 2015-01-23
JP2015-010893 2015-01-23

Publications (2)

Publication Number Publication Date
TW201603255A TW201603255A (zh) 2016-01-16
TWI661543B true TWI661543B (zh) 2019-06-01

Family

ID=54266149

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104111450A TWI661543B (zh) 2014-04-11 2015-04-09 半導體裝置，半導體裝置之驅動方法，及電子裝置之驅動方法

Country Status (7)

Country Link
US (2) US9674470B2 (zh)
JP (7) JP6486174B2 (zh)
KR (3) KR102357356B1 (zh)
CN (2) CN110391260B (zh)
DE (1) DE112015001790T5 (zh)
TW (1) TWI661543B (zh)
WO (1) WO2015155696A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI741412B (zh) * 2019-07-31 2021-10-01 南亞科技股份有限公司 具有環狀半導體鰭片之半導體元件結構的製備方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9881954B2 (en) 2014-06-11 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Imaging device
US9729809B2 (en) 2014-07-11 2017-08-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of semiconductor device or electronic device
TWI738569B (zh) * 2015-07-07 2021-09-01 日商半導體能源研究所股份有限公司 成像裝置及其運作方法
US10090344B2 (en) 2015-09-07 2018-10-02 Semiconductor Energy Laboratory Co., Ltd. Imaging device, method for operating the same, module, and electronic device
US10896923B2 (en) 2015-09-18 2021-01-19 Semiconductor Energy Laboratory Co., Ltd. Method of operating an imaging device with global shutter system
US10109667B2 (en) 2015-10-09 2018-10-23 Semiconductor Energy Laboratory Co., Ltd. Imaging device, module, and electronic device
JP6988796B2 (ja) * 2016-04-22 2022-01-05 ソニーグループ株式会社 Ｘ線検出装置
US10107854B2 (en) 2016-08-17 2018-10-23 Atomera Incorporated Semiconductor device including threshold voltage measurement circuitry
US11108978B2 (en) * 2017-01-31 2021-08-31 Nikon Corporation Image sensor and image-capturing device including adjustment unit for reducing capacitance
CN110291781B (zh) * 2017-01-31 2021-11-26 株式会社尼康 摄像元件以及数码相机
EP3462617A4 (en) * 2017-08-17 2019-08-07 Shenzhen Goodix Technology Co., Ltd. LEVEL TRANSLATOR FOR DELIVERING POSITIVE AND NEGATIVE VOLTAGES
KR101942094B1 (ko) * 2017-09-05 2019-01-24 한국전자통신연구원 산소 리치 바나듐산화물 전자파 센서 및 그 시스템
JP6574957B2 (ja) * 2017-09-29 2019-09-18 株式会社リガク Ｘ線分析用信号処理装置及びｘ線分析用信号処理装置の調整方法
US10720098B2 (en) * 2017-11-15 2020-07-21 Facebook Technologies, Llc Pulse-width-modulation control of micro LED
WO2019116266A1 (en) * 2017-12-12 2019-06-20 Lfoundry S.R.L. Semiconductor optical sensor for visible and ultraviolet light detection and corresponding manufacturing process
CN107948642B (zh) * 2018-01-03 2019-08-27 京东方科技集团股份有限公司 Cmos无源像素图像传感器电路的失调校正方法及电路
JP6728268B2 (ja) 2018-04-26 2020-07-22 キヤノン株式会社 撮像装置、撮像システム、および、移動体
CN110164380B (zh) * 2019-05-14 2021-06-25 武汉华星光电半导体显示技术有限公司 一种像素补偿电路及oled显示装置
US10984724B2 (en) 2019-05-14 2021-04-20 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Pixel compensation circuit and OLED display device
DE102019210862A1 (de) * 2019-07-23 2021-01-28 Robert Bosch Gmbh Beleuchtungseinheit für eine Beobachtungsvorrichtung
KR20210059075A (ko) * 2019-11-13 2021-05-25 삼성디스플레이 주식회사 표시 장치
TWI818554B (zh) * 2022-05-25 2023-10-11 鴻華先進科技股份有限公司 音場調節方法、系統及移動載具

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130015326A1 (en) * 2011-07-15 2013-01-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same

Family Cites Families (124)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
KR20020058458A (ko) * 2000-12-30 2002-07-12 박종섭 포토다이오드의 유효 면적을 증가시킬 수 있는 이미지센서 및 그 제조 방법
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
KR100539661B1 (ko) * 2002-01-31 2005-12-30 (주) 제이.에스.씨.앤.아이 스위칭 박막 트랜지스터, 이를 이용하는 이미지 입력소자및 그 제조방법
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7691686B2 (en) * 2004-05-21 2010-04-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US7705900B2 (en) * 2005-06-01 2010-04-27 Eastman Kodak Company CMOS image sensor pixel with selectable binning and conversion gain
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009141717A (ja) 2007-12-07 2009-06-25 Hitachi Ltd 撮像装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8913166B2 (en) * 2009-01-21 2014-12-16 Canon Kabushiki Kaisha Solid-state imaging apparatus
JP4941490B2 (ja) * 2009-03-24 2012-05-30 ソニー株式会社 固体撮像装置、及び電子機器
US8633051B2 (en) 2009-08-24 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR101824123B1 (ko) * 2009-11-06 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101810254B1 (ko) 2009-11-06 2017-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 동작 방법
JP2011119837A (ja) * 2009-12-01 2011-06-16 Hirotsu Kazuko 固体撮像素子
CN104979369B (zh) 2010-03-08 2018-04-06 株式会社半导体能源研究所 半导体器件及其制造方法
JP5792524B2 (ja) 2010-07-02 2015-10-14 株式会社半導体エネルギー研究所 装置
JP5682174B2 (ja) * 2010-08-09 2015-03-11 ソニー株式会社 固体撮像装置とその製造方法、並びに電子機器
JP5763474B2 (ja) 2010-08-27 2015-08-12 株式会社半導体エネルギー研究所 光センサ
US9252171B2 (en) * 2010-09-06 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Electronic device
JP2012156310A (ja) * 2011-01-26 2012-08-16 Sony Corp 固体撮像素子、固体撮像素子の製造方法、および電子機器
US8836626B2 (en) * 2011-07-15 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
EP2833624B1 (en) 2012-03-28 2016-11-23 FUJIFILM Corporation Solid-state image capture element, image capture device, and solid-state image capture element drive method
JP6053379B2 (ja) * 2012-08-06 2016-12-27 キヤノン株式会社 検出装置の製造方法、検出装置及び検出システム
US8872120B2 (en) * 2012-08-23 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Imaging device and method for driving the same
KR102069683B1 (ko) 2012-08-24 2020-01-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 방사선 검출 패널, 방사선 촬상 장치, 및 화상 진단 장치
US9817520B2 (en) 2013-05-20 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Imaging panel and imaging device
US9360564B2 (en) 2013-08-30 2016-06-07 Semiconductor Energy Laboratory Co., Ltd. Imaging device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130015326A1 (en) * 2011-07-15 2013-01-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI741412B (zh) * 2019-07-31 2021-10-01 南亞科技股份有限公司 具有環狀半導體鰭片之半導體元件結構的製備方法

Also Published As

Publication number Publication date
US20150296162A1 (en) 2015-10-15
KR20210040188A (ko) 2021-04-12
JP6486174B2 (ja) 2019-03-20
KR102352581B1 (ko) 2022-01-17
DE112015001790T5 (de) 2017-02-23
KR20220018083A (ko) 2022-02-14
JP2024032879A (ja) 2024-03-12
JP2016140050A (ja) 2016-08-04
CN106165397A (zh) 2016-11-23
KR102357356B1 (ko) 2022-02-08
JP2022190011A (ja) 2022-12-22
JP6717992B2 (ja) 2020-07-08
JP2021083129A (ja) 2021-05-27
WO2015155696A1 (en) 2015-10-15
CN106165397B (zh) 2019-10-11
JP2019080361A (ja) 2019-05-23
KR102397186B1 (ko) 2022-05-12
CN110391260B (zh) 2023-08-04
JP2020096374A (ja) 2020-06-18
JP6661261B2 (ja) 2020-03-11
US10187596B2 (en) 2019-01-22
US20170264848A1 (en) 2017-09-14
JP2019195225A (ja) 2019-11-07
US9674470B2 (en) 2017-06-06
JP7429758B2 (ja) 2024-02-08
CN110391260A (zh) 2019-10-29
TW201603255A (zh) 2016-01-16
KR20160145040A (ko) 2016-12-19

Similar Documents

Publication Publication Date Title
JP7429758B2 (ja) 半導体装置の駆動方法
JP7466016B2 (ja) 半導体装置
JP7372390B2 (ja) 撮像装置、携帯情報端末、デジタルスチルカメラ及びビデオカメラ
TWI817242B (zh) 半導體裝置、成像裝置及電子裝置
JP2023099582A (ja) 撮像装置