JP6717992B2 - 半導体装置の駆動方法 - Google Patents

半導体装置の駆動方法 Download PDF

Info

Publication number
JP6717992B2
JP6717992B2 JP2019027094A JP2019027094A JP6717992B2 JP 6717992 B2 JP6717992 B2 JP 6717992B2 JP 2019027094 A JP2019027094 A JP 2019027094A JP 2019027094 A JP2019027094 A JP 2019027094A JP 6717992 B2 JP6717992 B2 JP 6717992B2
Authority
JP
Japan
Prior art keywords
transistor
pixel
potential
film
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2019027094A
Other languages
English (en)
Other versions
JP2019080361A (ja
Inventor
黒川　義元
義元 黒川
秀貴 魚地
秀貴 魚地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2019080361A publication Critical patent/JP2019080361A/ja
Application granted granted Critical
Publication of JP6717992B2 publication Critical patent/JP6717992B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PIN type
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements

Description

本発明の一態様は、半導体装置とその駆動方法に関する。具体的には、フォトセンサを有
する複数の画素が設けられた固体撮像装置と、その駆動方法に関する。更には、当該固体
撮像装置を有する電子機器に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。例えば、本発明の一態様は、
物、方法、もしくは製造方法に関する。または、本発明は、プロセス、マシン、マニュフ
ァクチャ、もしくは組成物（コンポジション・オブ・マター）に関する。または、本発明
の一態様は、記憶装置、プロセッサそれらの駆動方法またはそれらの製造方法に関する。
本明細書等において半導体装置とは、半導体特性を利用することで機能しうるもの全般を
指す。よって、トランジスタやダイオードなどの半導体素子や半導体回路は半導体装置で
ある。また、表示装置、発光装置、照明装置、電気光学装置、固体撮像装置、および電子
機器などは、半導体素子や半導体回路を含む場合がある。よって、表示装置、発光装置、
照明装置、電気光学装置、固体撮像装置、および電子機器なども半導体装置を有する場合
がある。
ＣＭＯＳセンサと呼ばれる、ＭＯＳトランジスタの増幅機能を用いたフォトセンサは、汎
用のＣＭＯＳプロセスを用いて製造できる。そのため、ＣＭＯＳセンサを各画素に有する
固体撮像装置の製造コストを低くできる上に、フォトセンサと表示素子を同一基板上に作
り込んだ半導体装置を実現することができる。また、ＣＭＯＳセンサはＣＣＤセンサに比
べて駆動電圧が低いため、固体撮像装置の消費電力を低減することができる。
ＣＭＯＳセンサを用いた固体撮像装置では、撮像の際に、フォトダイオードにおける電荷
の蓄積動作と、上記電荷の読み出し動作とを、行ごとに順次行うローリングシャッタ方式
が一般的に用いられている（特許文献１参照）。また、ローリングシャッタ方式の代わり
に、電荷の蓄積動作を全画素において一斉に行われるグローバルシャッタ方式が採用され
る場合もある（非特許文献１参照）。
特開２００９−１４１７１７号公報
Ｍ．Ｆｕｒｕｔａ ｅｔ ａｌ、"Ａ Ｈｉｇｈ−Ｓｐｅｅｄ， Ｈｉｇｈ−Ｓｅｎｓｉｔｉｖｉｔｙ Ｄｉｇｉｔａｌ ＣＭＯＳ Ｉｍａｇｅ Ｓｅｎｓｏｒ Ｗｉｔｈ ａ Ｇｌｏｂａｌ Ｓｈｕｔｔｅｒ ａｎｄ １２−ｂｉｔ Ｃｏｌｕｍｎ−Ｐａｒａｌｌｅｌ Ｃｙｃｌｉｃ Ａ／Ｄ Ｃｏｎｖｅｒｔｅｒｓ"、ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ、Ａｐｒｉｌ ２００７、Ｖｏｌ．４２、Ｎｏ．４、ｐｐ．７６６−７７４
ローリングシャッタ方式及びグローバルシャッタ方式に関わらず、ＣＭＯＳセンサを用い
た固体撮像装置では、様々な環境下での撮像を可能にするために、ダイナミックレンジの
向上や、連続撮影時の撮像間隔の短縮が求められている。
例えば、外光の照度が低い環境下（夜間や暗い室内など）での撮像は、フォトダイオード
に照射される光が弱い（光量が少ない）ため、露光時間を長くする必要がある。また、露
光時間内に被写体が動いてしまう、又は固体撮像装置を動かしてしまうことで、歪んだ被
写体の画像データが形成される。そのため、露光時間を長くすることは、歪んだ被写体の
画像データを形成するおそれがある。
また、固体撮像装置の微細化に伴い、フォトダイオードの光が照射される領域も小さくな
るため、外光の照度が低い環境下での撮像はさらに難しくなる。
また、高速に移動する被写体などを連続して撮像する場合には、撮像間隔をより短くする
必要がある。
また、固体撮像装置の性能を評価する上で、低消費電力であることも求められる重要な性
能の一つである。特に、携帯電話などの携帯型の電子機器だと、固体撮像装置の消費電力
の高さは、連続使用時間の短縮化というデメリットに繋がる。
本発明の一態様は、ダイナミックレンジを向上させることが可能な固体撮像装置などを提
供することを課題の一とする。または、本発明の一態様は、撮像された画像の品質を向上
させることが可能な固体撮像装置などを提供することを課題の一とする。または、撮像間
隔の短い固体撮像装置などを提供することを課題の一とする。または、本発明の一態様は
、消費電力の少ない固体撮像装置などを提供することを課題の一とする。または、本発明
の一態様は、新規な半導体装置などを提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、第１の回路と、第２の回路と、第６のトランジスタと、を有する半導
体装置の駆動方法であって、第１のステップと、第２のステップと、第３のステップと、
第４のステップとを有し、第１の回路は、第１の光電変換素子と、第１のトランジスタ乃
至第３のトランジスタと、を有し、第２の回路は、第２の光電変換素子と、第４のトラン
ジスタと、第５のトランジスタと、を有し、第１の光電変換素子は、第１のトランジスタ
のソースまたはドレインの一方と電気的に接続され、第１のトランジスタのソースまたは
ドレインの他方は、第２のトランジスタのソースまたはドレインの一方と電気的に接続さ
れ、第２のトランジスタのソースまたはドレインの他方は、第１のノードと電気的に接続
され、第３のトランジスタのゲートは第１のノードと電気的に接続され、第２の光電変換
素子は、第４のトランジスタのソースまたはドレインの一方と電気的に接続され、第４の
トランジスタのソースまたはドレインの他方は、第２のノードと電気的に接続され、第５
のトランジスタのゲートは第２のノードと電気的に接続され、第６のトランジスタのソー
スまたはドレインの一方は、第２のトランジスタのソースまたはドレインの一方と電気的
に接続され、第６のトランジスタのソースまたはドレインの他方は、第４のトランジスタ
のソースまたはドレインの一方と電気的に接続され、第１のステップにおいて、第１のト
ランジスタ及び第４のトランジスタはオフ状態であり、第１のステップにおいて、第２の
トランジスタ及び第６のトランジスタはオン状態であり、第１のステップにおいて、第２
の光電変換素子の受光量に応じた第１の電位を第１のノードに書き込み、第２のステップ
において、第１および第２のトランジスタはオフ状態であり、第２のステップにおいて、
第４のトランジスタ及び第６のトランジスタはオン状態であり、第２のステップにおいて
、第２の光電変換素子の受光量に応じた第２の電位を第２のノードに書き込み、第３のス
テップにおいて、第１の電位に応じた情報を、第３のトランジスタを介して読み出し、第
４のステップにおいて、第２の電位に応じた情報を、第５のトランジスタを介して読み出
し、第３のステップ及び第４のステップは、第１のステップ及び第２のステップの終了後
に行われることを特徴とする。
第１のトランジスタは、酸化物半導体を有するトランジスタを用いることが好ましい。ま
た、第２のトランジスタ及び第４のトランジスタは、酸化物半導体を有するトランジスタ
を用いることが好ましい。また、第６のトランジスタは、酸化物半導体を有するトランジ
スタを用いることが好ましい。
第１の光電変換素子及び第２の光電変換素子は、ｐｉｎ型の接合を有する光電変換素子を
用いることができる。
本発明の一態様により、ダイナミックレンジが向上した固体撮像装置などを提供すること
ができる。または、撮像された画像の品質が向上した固体撮像装置などを提供することが
できる。または、撮像間隔の短い固体撮像装置などを提供することができる。または、消
費電力の少ない固体撮像装置などを提供することができる。または、新規な半導体装置な
どを提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一
態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は
、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面
、請求項などの記載から、これら以外の効果を抽出することが可能である。
本発明の一態様の撮像装置の構成例を説明する図。 画素の構成例を説明する図。 画素の構成例を説明する図。 画素の構成例を説明する図。 画素の回路構成例を説明する図。 撮像動作の一例を説明するタイミングチャート。 撮像動作の一例を説明する回路図。 撮像動作の一例を説明する回路図。 撮像動作の一例を説明する回路図。 撮像動作の一例を説明するタイミングチャート。 撮像動作の一例を説明する回路図。 撮像動作の一例を説明する回路図。 画素の回路構成例を説明する図。 画素の回路構成例を説明する図。 本発明の一態様の撮像装置の構成例を説明する図。 画素の回路構成例を説明する図。 撮像動作の一例を説明するタイミングチャート。 撮像動作の一例を説明する回路図。 撮像動作の一例を説明する回路図。 撮像動作の一例を説明する回路図。 撮像動作の一例を説明する回路図。 画素の回路構成例を説明する図。 撮像装置の構成例を説明する図。 トランジスタの一例を説明する図。 エネルギーバンド構造を説明する図。 トランジスタの一例を説明する図。 回路構成の一例を説明する図。 回路構成の一例を説明する図。 回路構成の一例を説明する図。 トランジスタの一形態を説明する図。 トランジスタの一形態を説明する図。 トランジスタの一形態を説明する図。 トランジスタの一形態を説明する図。 本発明の一態様に係る電子機器を説明する図。 実施例に係る固体撮像素子の写真及びブロック図。 実施例に係る固体撮像素子の仕様を説明する図。 実施例に係る固体撮像素子が有する画素の回路図。 実施例に係る固体撮像素子の撮像動作を説明するタイミングチャート。 実施例に係る固体撮像素子の撮像動作を説明する図。 実施例に係る固体撮像素子で被写体を撮像した写真。 ＦＥＴのＶｇ−Ｉｄ特性及びノイズ特性。 実施例に係る固体撮像素子の画素レイアウト図。 実施例に係る周辺回路の測定結果を示す図。 固体撮像装置の外観を示す写真、および固体撮像装置の積層構造を示す図。 固体撮像装置の回路構成を示すブロック図。 固体撮像装置の仕様を示す図。 画素の回路構成を示す図。 固体撮像装置で撮像した写真。 撮像画像の階調のヒストグラム。 異なる撮像方式による画素ごとの階調差のヒストグラム。 異なる撮像方式による画素ごとの階調差のヒストグラム。 各撮像方式における、５フレーム中の異なる２フレーム間の階調差の標準偏差。 ファンの外観、および高速回転するファンを撮像した写真。 消費電力の測定結果。 固体撮像装置の外観を示す写真、および固体撮像装置が有する画素の拡大写真。 固体撮像装置の仕様を示す図。 固体撮像装置で撮像した写真。 オプティカルフローシステムのブロック図、および固体撮像装置の外観を示す写真。 固体撮像装置の回路構成を示すブロック図。 固体撮像装置の仕様を示す図。 画素の回路構成を示す図。 実施例に係る固体撮像素子の撮像動作を説明するタイミングチャート。 測定波形を示す図。 固体撮像装置で撮像した写真。 固体撮像装置で撮像した写真。 固体撮像装置で撮像した写真。 固体撮像装置の消費電力と消費エネルギーの測定結果に係る図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。なお、実施の形態を説明するための全図において、同一部分または同
様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略することがある
。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限
定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、
その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配
線」が一体となって形成されている場合なども含む。
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている
場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている
場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとす
る。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定され
ず、図または文章に示された接続関係以外のものも、図または文章に記載されているもの
とする。
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層
、など）であるとする。
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可
能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダ
イオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合で
あり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容
量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さず
に、ＸとＹとが、接続されている場合である。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可
能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダ
イオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されること
が可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、ス
イッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流す
か流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択
して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、Ｘ
とＹとが直接的に接続されている場合を含むものとする。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能
とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変
換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電
源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）
、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る
回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成
回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能であ
る。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号
がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹ
とが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹ
とが電気的に接続されている場合とを含むものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹ
とが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟ん
で接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹと
の間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されてい
る場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）
とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明
示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場
合と同様な内容が、本明細書等に開示されているものとする。
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介
さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ
２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース
（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接
的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的
に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現
することが出来る。
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２
の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第
１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に
接続されている。」と表現することができる。または、「トランジスタのソース（又は第
１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子な
ど）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トラ
ンジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている
」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子な
ど）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トラン
ジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など
）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様
な表現方法を用いて、回路構成における接続の順序について規定することにより、トラン
ジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別
して、技術的範囲を決定することができる。
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）
は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は
、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トラ
ンジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子な
ど）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジス
タのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気
的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の
接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジ
スタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介
して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、
前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン
（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電
気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現
することができる。または、「トランジスタのソース（又は第１の端子など）は、少なく
とも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気
的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタの
ソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への
電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３
の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、
前記第４の接続経路を有しておらず、前記第４の電気的パスは、トランジスタのドレイン
（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パ
スである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成
における接続経路について規定することにより、トランジスタのソース（又は第１の端子
など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定すること
ができる。
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ
、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、
層、など）であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されてい
る場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もあ
る。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び
電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電
気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場
合も、その範疇に含める。
なお、本明細書等において、様々な基板を用いて、トランジスタを形成することが出来る
。基板の種類は、特定のものに限定されることはない。その基板の一例としては、半導体
基板（例えば単結晶基板またはシリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、プ
ラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有
する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合
わせフィルム、繊維状の材料を含む紙、または基材フィルムなどがある。ガラス基板の一
例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、またはソーダライ
ムガラスなどがある。可撓性基板の一例としては、ポリエチレンテレフタレート（ＰＥＴ
）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表さ
れるプラスチック、またはアクリル等の可撓性を有する合成樹脂などがある。貼り合わせ
フィルムの一例としては、ポリフッ化ビニルまたは塩化ビニルなどのビニル、ポリプロピ
レン、ポリエステルなどがある。基材フィルムの一例としては、ポリエステル、ポリアミ
ド、ポリイミド、無機蒸着フィルム、または紙類などがある。特に、半導体基板、単結晶
基板、またはＳＯＩ基板などを用いてトランジスタを製造することによって、特性、サイ
ズ、または形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタ
を製造することができる。このようなトランジスタによって回路を構成すると、回路の低
消費電力化、または回路の高集積化を図ることができる。
なお、ある基板を用いてトランジスタを形成し、その後、別の基板にトランジスタを転置
し、別の基板上にトランジスタを配置してもよい。トランジスタが転置される基板の一例
としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファ
ン基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、
ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再
生ポリエステル）などを含む）、皮革基板、またはゴム基板などがある。これらの基板を
用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形
成、壊れにくい装置の製造、耐熱性の付与、軽量化、または薄型化を図ることができる。
また、図面等において示す各構成の、位置、大きさ、範囲などは、発明の理解を容易とす
るため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する
発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。例えば
、実際の製造工程において、エッチングなどの処理によりレジストマスクなどが意図せず
に目減りすることがあるが、理解を容易とするために省略して示すことがある。
また、特に上面図（「平面図」ともいう。）において、図面をわかりやすくするために、
一部の構成要素の記載を省略する場合がある。また、一部の隠れ線等の記載を省略する場
合がある。
なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が直上または直
下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極
Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶
縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
また、ソースおよびドレインの機能は、異なる極性のトランジスタを採用する場合や、回
路動作において電流の方向が変化する場合など、動作条件などによって互いに入れ替わる
ため、いずれがソースまたはドレインであるかを限定することが困難である。このため、
本明細書においては、ソースおよびドレインの用語は、入れ替えて用いることができるも
のとする。
また、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で
配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂
直」および「直交」とは、二つの直線が８０°以上１００°以下の角度で配置されている
状態をいう。従って、８５°以上９５°以下の場合も含まれる。
また、電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ電位）またはソース電
位）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能で
ある。
なお、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」とし
ての特性を有する。よって、「半導体」を「絶縁体」に置き換えて用いることも可能であ
る。この場合、「半導体」と「絶縁体」の境界は曖昧であり、両者の厳密な区別は難しい
。したがって、本明細書に記載の「半導体」と「絶縁体」は、互いに読み換えることがで
きる場合がある。
また、「半導体」と表記した場合でも、例えば、導電性が十分高い場合は「導電体」とし
ての特性を有する。よって、「半導体」を「導電体」に置き換えて用いることも可能であ
る。この場合、「半導体」と「導電体」の境界は曖昧であり、両者の厳密な区別は難しい
。したがって、本明細書に記載の「半導体」と「導電体」は、互いに読み換えることがで
きる場合がある。
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度
が０．１原子％未満の元素は不純物と言える。不純物が含まれることにより、例えば、半
導体のＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅ）が高くなることや、キャリア移動度
が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導
体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族
元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、例えば、
水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素
などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形
成する場合がある。また、半導体がシリコン膜である場合、半導体の特性を変化させる不
純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１
５族元素などがある。
なお、本明細書等における「第１」、「第２」等の序数詞は、構成要素の混同を避けるた
めに付すものであり、工程順または積層順など、なんらかの順番や順位を示すものではな
い。また、本明細書等において序数詞が付されていない用語であっても、構成要素の混同
を避けるため、特許請求の範囲において序数詞が付される場合がある。また、本明細書等
において序数詞が付されている用語であっても、特許請求の範囲において異なる序数詞が
付される場合がある。また、本明細書等において序数詞が付されている用語であっても、
特許請求の範囲などにおいて序数詞を省略する場合がある。
なお、「チャネル長」とは、例えば、トランジスタの上面図において、半導体（またはト
ランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる
領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極
）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのト
ランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。すなわち、
一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明
細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値
、最小値または平均値とする。
また、「チャネル幅」とは、例えば、半導体（またはトランジスタがオン状態のときに半
導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成され
る領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つ
のトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。すな
わち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため
、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、
最大値、最小値または平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネ
ル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示される
チャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、
立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図
において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる
場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の上面に
形成されるチャネル領域の割合に対して、半導体の側面に形成されるチャネル領域の割合
が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よ
りも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測
による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積
もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状
が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが重なる
領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャ
ネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ Ｃｈａｎｎｅｌ Ｗ
ｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合に
は、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細
書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。な
お、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチ
ャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、
値を決定することができる。
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求め
る場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャ
ネル幅を用いて計算する場合とは異なる値をとる場合がある。
また、本明細書等において、高電源電位ＶＤＤ（以下、単に「ＶＤＤ」または「Ｈ電位」
ともいう）とは、低電源電位ＶＳＳよりも高い電位の電源電位を示す。また、低電源電位
ＶＳＳ（以下、単に「ＶＳＳ」または「Ｌ電位」ともいう）とは、高電源電位ＶＤＤより
も低い電位の電源電位を示す。また、接地電位をＶＤＤまたはＶＳＳとして用いることも
できる。例えばＶＤＤが接地電位の場合には、ＶＳＳは接地電位より低い電位であり、Ｖ
ＳＳが接地電位の場合には、ＶＤＤは接地電位より高い電位である。
（実施の形態１）
本実施の形態では、本発明の一態様の撮像装置について、図面を参照して説明する。
［撮像装置１００の構成例］
図１（Ａ）は、本発明の一態様の撮像装置１００の構成例を示す平面図である。撮像装置
１００は、画素部１１０と、画素部１１０を駆動するための第１の周辺回路２６０、第２
の周辺回路２７０、第３の周辺回路２８０、及び第４の周辺回路２９０を有する。画素部
１１０は、ｐ行ｑ列（ｐ及びｑは２以上の自然数）のマトリクス状に配置された複数の画
素１１１を有する。第１の周辺回路２６０乃至第４の周辺回路２９０は、複数の画素１１
１に接続し、複数の画素１１１を駆動するための信号を供給する機能を有する。なお、本
明細書等において、第１の周辺回路２６０乃至第４の周辺回路２９０などを「周辺回路」
もしくは「駆動回路」と呼ぶ場合がある。例えば、第１の周辺回路２６０は周辺回路の一
部と言える。
また、周辺回路は、少なくとも、論理回路、スイッチ、バッファ、増幅回路、または変換
回路の１つを有する。また、周辺回路は画素部１１０を形成する基板に形成してもよいし
、周辺回路の一部または全部をＩＣ等の半導体装置で実装してもよい。なお、周辺回路は
、第１の周辺回路２６０乃至第４の周辺回路２９０のうち、少なくとも１つを省略しても
よい。例えば、第１の周辺回路２６０または第４の周辺回路２９０の一方の機能を、第１
の周辺回路２６０または第４の周辺回路２９０の他方に付加して、第１の周辺回路２６０
または第４の周辺回路２９０の一方を省略してもよい。また、例えば、第２の周辺回路２
７０または第３の周辺回路２８０の一方の機能を、第２の周辺回路２７０または第３の周
辺回路２８０の他方に付加して、第２の周辺回路２７０または第３の周辺回路２８０の一
方を省略してもよい。また、例えば、第１の周辺回路２６０乃至第４の周辺回路２９０の
いずれか１つに、他の回路の機能を付加して、第１の周辺回路２６０乃至第４の周辺回路
２９０のいずれか１つ以外を省略してもよい。
また、図１（Ｂ）に示すように、撮像装置１００が有する画素部１１０において画素１１
１を傾けて配置してもよい。画素１１１を傾けて配置することにより、行方向及び列方向
の画素間隔（ピッチ）を短くすることができる。これにより、撮像装置１００で撮像され
た画像の品質をより高めることができる。
［画素１１１の構成例］
撮像装置１００が有する１つの画素１１１を複数の副画素１１２で構成し、それぞれの副
画素１１２に特定の波長帯域の光を透過するフィルタ（カラーフィルタ）を組み合わせる
ことで、カラー画像表示を実現するための情報を取得することができる。
図２（Ａ）は、カラー画像を取得するための画素１１１の一例を示す平面図である。図２
（Ａ）に示す画素１１１は、赤（Ｒ）の波長帯域の光を透過するカラーフィルタが設けら
れた副画素１１２（以下、「副画素１１２Ｒ」ともいう）、緑（Ｇ）の波長帯域の光を透
過するカラーフィルタが設けられた副画素１１２（以下、「副画素１１２Ｇ」ともいう）
及び青（Ｂ）の波長帯域の光を透過するカラーフィルタが設けられた副画素１１２（以下
、「副画素１１２Ｂ」ともいう）を有する。副画素１１２は、フォトセンサとして機能で
きる。
副画素１１２（副画素１１２Ｒ、副画素１１２Ｇ、及び副画素１１２Ｂ）は、配線１３１
、配線１４１、配線１４４、配線１４６、配線１３５と電気的に接続される。また、副画
素１１２Ｒ、副画素１１２Ｇ、及び副画素１１２Ｂは、それぞれが独立した配線１３７に
接続している。また、本明細書等において、例えばｎ行目の画素１１１に接続された配線
１４４及び配線１４６を、それぞれ配線１４４［ｎ］及び配線１４６［ｎ］と記載する。
また、例えばｍ列目の画素１１１に接続された配線１３７を、配線１３７［ｍ］と記載す
る。なお、図２（Ａ）において、ｍ列目の画素１１１が有する副画素１１２Ｒに接続する
配線１３７を配線１３７［ｍ］Ｒ、副画素１１２Ｇに接続する配線１３７を配線１３７［
ｍ］Ｇ、及び副画素１１２Ｂに接続する配線１３７を配線１３７［ｍ］Ｂと記載している
。副画素１１２は、上記配線を介して周辺回路と電気的に接続される。
また、本実施の形態に示す撮像装置１００は、隣接する画素１１１の、同じ波長帯域の光
を透過するカラーフィルタが設けられた副画素１１２がスイッチを介して接続する構成を
有する。図２（Ｂ）に、ｎ行（ｎは１以上ｐ以下の自然数）ｍ列（ｍは１以上ｑ以下の自
然数）に配置された画素１１１が有する副画素１１２と、該画素に隣接するｎ＋１行ｍ列
に配置された画素１１１が有する副画素１１２の接続例を示す。図２（Ｂ）において、ｎ
行ｍ列に配置された副画素１１２Ｒと、ｎ＋１行ｍ列に配置された副画素１１２Ｒがスイ
ッチ２０１を介して接続されている。また、ｎ行ｍ列に配置された副画素１１２Ｇと、ｎ
＋１行ｍ列に配置された副画素１１２Ｇがスイッチ２０２を介して接続されている。また
、ｎ行ｍ列に配置された副画素１１２Ｂと、ｎ＋１行ｍ列に配置された副画素１１２Ｂが
スイッチ２０３を介して接続されている。
なお、副画素１１２に用いるカラーフィルタは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）に限定さ
れず、図３（Ａ）に示すように、それぞれシアン（Ｃ）、黄（Ｙ）及びマゼンダ（Ｍ）の
光を透過するカラーフィルタを用いてもよい。１つの画素１１１に３種類の異なる波長帯
域の光を検出する副画素１１２を設けることで、フルカラー画像を取得することができる
。
図３（Ｂ）は、それぞれ赤（Ｒ）、緑（Ｇ）及び青（Ｂ）の光を透過するカラーフィルタ
が設けられた副画素１１２に加えて、黄（Ｙ）の光を透過するカラーフィルタが設けられ
た副画素１１２を有する画素１１１を例示している。図３（Ｃ）は、それぞれシアン（Ｃ
）、黄（Ｙ）及びマゼンダ（Ｍ）の光を透過するカラーフィルタが設けられた副画素１１
２に加えて、青（Ｂ）の光を透過するカラーフィルタが設けられた副画素１１２を有する
画素１１１を例示している。１つの画素１１１に４種類の異なる波長帯域の光を検出する
副画素１１２を設けることで、取得した画像の色の再現性をさらに高めることができる。
また、例えば、図２（Ａ）において、赤の波長帯域を検出する副画素１１２、緑の波長帯
域を検出する副画素１１２、および青の波長帯域を検出する副画素１１２の画素数比（ま
たは受光面積比）は、必ずしも１：１：１である必要は無い。図３（Ｄ）に示すように、
画素数比（受光面積比）を赤：緑：青＝１：２：１とするＢａｙｅｒ配列としてもよい。
また、画素数比（受光面積比）を赤：緑：青＝１：６：１としてもよい。
なお、画素１１１に設ける副画素１１２は１つでもよいが、２つ以上が好ましい。例えば
、同じ波長帯域を検出する副画素１１２を２つ以上設けることで、冗長性を高め、撮像装
置１００の信頼性を高めることができる。
また、フィルタとして可視光の波長以下の波長を有する光を吸収または反射して、赤外光
を透過するＩＲ（ＩＲ：Ｉｎｆｒａｒｅｄ）フィルタを用いることで、赤外光を検出する
撮像装置１００を実現することができる。また、フィルタとして可視光の波長以上の波長
を有する光を吸収または反射して、紫外光を透過するＵＶ（ＵＶ：Ｕｌｔｒａ Ｖｉｏｌ
ｅｔ）フィルタを用いることで、紫外光を検出する撮像装置１００を実現することができ
る。また、フィルタとして、放射線を紫外光や可視光に変換するシンチレータを用いるこ
とで、撮像装置１００をＸ線やγ線などを検出する放射線検出器として機能させることも
できる。
また、フィルタとしてＮＤ（ＮＤ：Ｎｅｕｔｒａｌ Ｄｅｎｓｉｔｙ）フィルター（減光
フィルター）を用いると、光電変換素子（受光素子）に多大な光量の光が入射した時に生
じる、出力が飽和する現象（以下、「出力飽和」ともいう。）を防ぐことができる。減光
量の異なるＮＤフィルタを組み合わせて用いることで、撮像装置のダイナミックレンジを
大きくすることができる。
また、前述したフィルタ以外に、画素１１１にレンズを設けてもよい。ここで、図４の断
面図を用いて、画素１１１、フィルタ６０２、レンズ６００の配置例を説明する。レンズ
６００を設けることで、入射光を光電変換素子２２０に効率よく受光させることができる
。具体的には、図４（Ａ）に示すように、画素１１１に形成したレンズ６００、フィルタ
６０２（フィルタ６０２Ｒ、フィルタ６０２Ｇ、フィルタ６０２Ｂ）、及び画素回路２３
０等を通して光６６０を光電変換素子２２０に入射させる構造とすることができる。
ただし、二点鎖線で囲んだ領域に示すように、矢印で示す光６６０の一部が配線層６０４
の一部によって遮光されてしまうことがある。したがって、図４（Ｂ）に示すように光電
変換素子２２０側にレンズ６００及びフィルタ６０２を形成して、入射光を光電変換素子
２２０に効率良く受光させる構造が好ましい。光電変換素子２２０側から光６６０を入射
させることで、検出感度の高い撮像装置１００を提供することができる。
［副画素１１２の回路構成例］
次に、図５の回路図を用いて、副画素１１２の具体的な回路構成例について説明する。図
５に、ｎ行目の画素１１１が有する副画素１１２［ｎ］と、ｎ＋１行目の画素１１１が有
する副画素１１２［ｎ＋１］が、トランジスタ１２９を介して電気的に接続する回路構成
例を示す。トランジスタ１２９は、スイッチ２０１、スイッチ２０２、またはスイッチ２
０３として機能できる。
具体的には、ｎ行目の画素１１１が有する副画素１１２［ｎ］は、フォトダイオードＰＤ
［ｎ］（光電変換素子）、トランジスタ１２１、トランジスタ１２３、およびトランジス
タ１２４を含んで構成される。また、ｎ＋１行目の画素１１１が有する副画素１１２［ｎ
＋１］は、フォトダイオードＰＤ［ｎ＋１］、トランジスタ１２５、トランジスタ１２７
、およびトランジスタ１２８を含んで構成される。
本実施の形態では、トランジスタ１２１乃至トランジスタ１２９としてｎチャネル型のト
ランジスタを用いる場合を例示する。よって、トランジスタ１２１乃至トランジスタ１２
９では、ゲートに供給される信号がＨ電位の時にソースとドレインとの間が導通状態（オ
ン状態）となり、Ｌ電位の時に非導通状態（オフ状態）となる。
ただし、本発明の一態様はこれに限定されず、トランジスタ１２１乃至トランジスタ１２
９としてｐチャネル型のトランジスタを用いることもできる。また、ｎチャネル型のトラ
ンジスタとｐチャネル型のトランジスタを適宜組み合わせて用いることもできる。
図５の回路図において、フォトダイオードＰＤ［ｎ］のアノードまたはカソードの一方は
、電位ＶＰを供給可能な配線１３１と電気的に接続される。また、フォトダイオードＰＤ
［ｎ］のアノードまたはカソードの他方と、トランジスタ１２１のソースまたはドレイン
の一方と、トランジスタ１２２のソースまたはドレインの一方は、ノードＮＤ［ｎ］に電
気的に接続される。また、トランジスタ１２２のソースまたはドレインの他方は、電位Ｖ
Ｒを供給可能な配線１３３と電気的に接続され、トランジスタ１２２のゲートは電位ＰＲ
を供給可能な配線１４１と電気的に接続される。また、トランジスタ１２１のソースまた
はドレインの他方とトランジスタ１２３のゲートは、ノードＦＤ［ｎ］に電気的に接続さ
れ、トランジスタ１２１のゲートは電位ＴＸを供給可能な配線１４４［ｎ］と電気的に接
続される。また、トランジスタ１２３のソースまたはドレインの一方は、電位ＶＯを供給
可能な配線１３５に電気的に接続され、トランジスタ１２３のソースまたはドレインの他
方は、トランジスタ１２４のソースまたはドレインの一方と電気的に接続される。また、
トランジスタ１２４のソースまたはドレインの他方は、配線１３７［ｍ］と電気的に接続
され、トランジスタ１２４のゲートは電位ＳＥＬを供給可能な配線１４６［ｎ］と電気的
に接続される。また、トランジスタ１２９のソースまたはドレインの一方は、ノードＮＤ
［ｎ］に電気的に接続され、トランジスタ１２９のゲートは電位ＰＡを供給可能な配線１
４２と電気的に接続される。
また、フォトダイオードＰＤ［ｎ＋１］のアノードまたはカソードの一方は、電位ＶＰを
供給可能な配線１３２と電気的に接続される。また、フォトダイオードＰＤ［ｎ＋１］の
アノードまたはカソードの他方と、トランジスタ１２５のソースまたはドレインの一方と
、トランジスタ１２６のソースまたはドレインの一方は、ノードＮＤ［ｎ＋１］に電気的
に接続される。また、トランジスタ１２６のソースまたはドレインの他方は、電位ＶＲを
供給可能な配線１３４と電気的に接続され、トランジスタ１２６のゲートは電位ＰＲを供
給可能な配線１４３と電気的に接続される。また、トランジスタ１２５のソースまたはド
レインの他方とトランジスタ１２７のゲートは、ノードＦＤ［ｎ＋１］に電気的に接続さ
れ、トランジスタ１２５のゲートは電位ＴＸを供給可能な配線１４４［ｎ＋１］と電気的
に接続される。また、トランジスタ１２７のソースまたはドレインの一方は、電位ＶＯを
供給可能な配線１３６に電気的に接続され、トランジスタ１２７のソースまたはドレイン
の他方は、トランジスタ１２８のソースまたはドレインの一方と電気的に接続される。ま
た、トランジスタ１２８のソースまたはドレインの他方は、配線１３７［ｍ］と電気的に
接続され、トランジスタ１２８のゲートは電位ＳＥＬを供給可能な配線１４６［ｎ＋１］
と電気的に接続される。また、トランジスタ１２９のソースまたはドレインの他方は、ノ
ードＮＤ［ｎ＋１］に電気的に接続される。
また、図５では配線１３１及び配線１３２を分けて記載しているが、１本の共通配線とし
てもよい。また、図５では配線１４１及び配線１４３を分けて記載しているが、１本の共
通配線としてもよい。また、図５では配線１３５及び配線１３６を分けて記載しているが
、１本の共通配線としてもよい。
＜動作例１＞
次に、図６乃至図９を用いて、撮像装置１００をグローバルシャッタ方式で行う撮像動作
の一例を説明する。全ての副画素１１２において、リセット動作及び蓄積動作を一括で行
い、読み出し動作を順次行うことで、グローバルシャッタ方式による撮像を行うことがで
きる。ここでは、副画素１１２の動作例を、副画素１１２［ｎ］及び副画素１１２［ｎ＋
１］を用いて説明する。
図６は副画素１１２の動作を説明するタイミングチャートであり、図７乃至図９は、副画
素１１２の動作状態を示す回路図である。なお、本実施の形態に示すタイミングチャート
では、駆動方法を分かりやすく説明するため、前述した配線およびノードには、特に明示
する場合を除いてＨ電位またはＬ電位が与えられるものとする。
グローバルシャッタ方式を用いることで、全ての画素１１１の蓄積動作を同一期間内に行
うことができる。したがって、ローリングシャッタ方式を用いた場合のように、蓄積動作
を行う期間が異なることによる撮像画像の歪みが生じない。なお、グローバルシャッタ方
式を用いた場合のフレーム間隔を期間３０１として図６に示す。期間３０１は、リセット
動作、蓄積動作、全行の画素の読み出し動作に要する時間の和となる。
動作例１では、電位ＰＡをＬ電位として、トランジスタ１２９をオフ状態とした場合の撮
像動作について説明する。電位ＰＡをＬ電位とすることで、副画素１１２［ｎ］及び副画
素１１２［ｎ＋１］をそれぞれ独立して動作させることができる。また、電位ＶＲをＨ電
位とし、電位ＶＰおよび電位ＶＯをＬ電位とする。また、電位ＳＥＬ［ｎ］および電位Ｓ
ＥＬ［ｎ＋１］をＬ電位とする。
［リセット動作］
まず、時刻Ｔ１において、電位ＰＲ、および電位ＴＸの電位をＨ電位とする。すると、ト
ランジスタ１２１、トランジスタ１２２がオン状態となり、ノードＮＤ［ｎ］、およびノ
ードＦＤ［ｎ］がＨ電位となる。また、トランジスタ１２５、トランジスタ１２６がオン
状態となり、ノードＮＤ［ｎ＋１］、およびノードＦＤ［ｎ＋１］がＨ電位となる。この
動作により、ノードＦＤ［ｎ］およびノードＦＤ［ｎ＋１］に保持されている電荷量がリ
セットされる（図７（Ａ）参照。）。時刻Ｔ１乃至時刻Ｔ２までの期間を「リセット期間
」ともいう。また、リセット期間中の動作を「リセット動作」ともいう。
なお、図示していないが、リセット期間において撮像装置１００が有する全てのノードＦ
Ｄ［ｎ］およびノードＦＤ［ｎ＋１］がリセットされる。
［蓄積動作］
次いで、時刻Ｔ２において、電位ＰＲをＬ電位とする。電位ＴＸはＨ電位のままとする。
また、時刻Ｔ２において、フォトダイオードＰＤ［ｎ］およびフォトダイオードＰＤ［ｎ
＋１］には、逆方向バイアスが印加されている。フォトダイオードＰＤ［ｎ］およびフォ
トダイオードＰＤ［ｎ＋１］に逆方向バイアスが印加されている状態で、フォトダイオー
ドＰＤ［ｎ］およびフォトダイオードＰＤ［ｎ＋１］に光が入射すると、フォトダイオー
ドＰＤ［ｎ］およびフォトダイオードＰＤ［ｎ＋１］が有する電極の他方から一方に向か
って電流が流れる（図７（Ｂ）参照。）。この時の電流量は光の強度に従って変化する。
すなわち、フォトダイオードＰＤ［ｎ］およびフォトダイオードＰＤ［ｎ＋１］に入射す
る光の強度が高いほど上記電流量は多くなり、ノードＦＤ［ｎ］およびノードＦＤ［ｎ＋
１］からの電荷の流出も多くなる。逆に、フォトダイオードＰＤ［ｎ］およびフォトダイ
オードＰＤ［ｎ＋１］に入射する光の強度が低いほど上記電流量は少なくなり、ノードＦ
Ｄ［ｎ］およびノードＦＤ［ｎ＋１］からの電荷の流出も少なくなる。よって、ノードＦ
Ｄ［ｎ］およびノードＦＤ［ｎ＋１］の電位は、光の強度が高いほど変化が大きく、光の
強度が低いほど変化が小さい。
次いで、時刻Ｔ３において、電位ＴＸをＬ電位とする。すると、トランジスタ１２１及び
トランジスタ１２５はオフ状態となる。トランジスタ１２１及びトランジスタ１２５をオ
フ状態とすることで、ノードＦＤ［ｎ］およびノードＦＤ［ｎ＋１］からフォトダイオー
ドＰＤ［ｎ］およびフォトダイオードＰＤ［ｎ＋１］への電荷の移動が止まり、ノードＦ
Ｄ［ｎ］およびノードＦＤ［ｎ＋１］の電位が決定される（図８（Ａ）参照。）。時刻Ｔ
２乃至時刻Ｔ３までの期間を「露光期間」ともいう。動作例１における露光期間を期間３
１１として図６に示す。また、露光期間中の動作を「蓄積動作」ともいう。
［読み出し動作］
次いで、時刻Ｔ４において、配線１４６［ｎ］に供給する電位ＳＥＬをＨ電位とする。こ
こでは、ｎが１の場合（１行目の場合）について説明する。なお、配線１４６［ｎ］にＨ
電位を供給する直前に、配線１３７［ｍ］の電位がＨ電位になるようにプリチャージして
おく。配線１４６［ｎ］に供給する電位ＳＥＬをＨ電位とすると、トランジスタ１２４が
オン状態となり、ノードＦＤ［ｎ］の電位に応じた速度で配線１３７［ｍ］の電位が低下
する（図８（Ｂ）参照。）。時刻Ｔ５において配線１４６［ｎ］に供給する電位ＳＥＬを
Ｌ電位とすると、トランジスタ１２４がオフ状態となり、配線１３７［ｍ］の電位が決定
される。この時の配線１３７［ｍ］の電位を測定することで、副画素１１２［ｎ］の受光
量を算出することができる。
次に、時刻Ｔ５において、配線１４６［ｎ＋１］（ここでは、２行目の配線１４６）に供
給する電位ＳＥＬをＨ電位とする。なお、配線１４６［ｎ＋１］に供給する電位をＨ電位
とする直前に、配線１３７［ｍ］の電位がＨ電位になるようにプリチャージしておく。配
線１４６［ｎ＋１］に供給する電位ＳＥＬをＨ電位とすると、トランジスタ１２８がオン
状態となり、ノードＦＤ［ｎ＋１］の電位に応じた速度で配線１３７［ｍ］の電位が低下
する（図９（Ａ）参照。）。時刻Ｔ６において配線１４６［ｎ＋１］に供給する電位ＳＥ
ＬをＬ電位とすると、トランジスタ１２８がオフ状態となり、配線１３７［ｍ］の電位が
決定される（図９（Ｂ）参照）。この時の配線１３７［ｍ］の電位を測定することで、副
画素１１２［ｎ＋１］の受光量を算出することができる。
このようにして、時刻Ｔ６の後も、３行目から順に配線１３７［ｍ］の電位を測定するこ
とで、ｎ行目及びｎ＋１行目の配線１３７［ｍ］の電位を取得することができる。１行目
乃至ｐ行目の配線１３７［ｍ］の電位を測定することによって、撮像装置１００が有する
画素１１１それぞれの受光量を取得することができる。すなわち、撮像装置１００により
撮像された被写体の画像データを取得することができる。例えば、時刻Ｔ４乃至時刻Ｔ５
までの期間など、各行毎に受光量を取得する期間を「読み出し期間」ともいう。また、読
み出し期間中の動作を「読み出し動作」ともいう。なお、読み出し動作を行うタイミング
は適宜決めることができる。なお、ｎ行目に接続された、１列目からｑ列目の配線１３７
の電位の測定は、１列目から順に行ってもよいし、１列目からｑ列目までを同時に行って
もよいし、複数列単位で行ってもよい。
なお、グローバルシャッタ方式では、リセット動作及び蓄積動作を全画素で一斉に行うた
め、全ての列の画素において、一斉に電位ＴＸ及び電位ＰＲの電位を変化させればよい。
蓄積動作が終了してから読み出し動作が開始されるまでの期間は、各行の画素のノードＦ
Ｄに電荷が保持されるため、当該期間を電荷保持期間ともいう。グローバルシャッタ方式
では、リセット動作と蓄積動作を全画素で一斉に行うため、露光期間が終了するタイミン
グは全画素で同じとなる。しかし、各行の画素について順次読み出し動作を行うため、電
荷保持期間が各行の画素によって異なる。例えば、１行目の画素の電荷保持期間は、時刻
Ｔ３からＴ４までの期間であるが、２行目の画素の電荷保持期間は、時刻Ｔ３から時刻Ｔ
５までの期間である。このように、読み出し動作は各行毎に行うため、読み出し期間が開
始されるタイミングは各行毎に異なる。よって、最終行の画素における電荷保持期間が最
長となる。
階調数が画一的な画像を撮像すると、理想的には全ての画素において同じ高さの電位を有
する出力信号が得られる。しかし、電荷保持期間の長さが行毎に異なる場合、各行の画素
のノードＦＤに蓄積されている電荷が時間の経過と共にリークしてしまうと、画素の出力
信号の電位が行毎に異なってしまい、行毎にその階調数が変化した画像データが得られて
しまう。
そこで、トランジスタ１２１及びトランジスタ１２５にオフ電流が著しく低いトランジス
タを用いることが好ましい。トランジスタ１２１及びトランジスタ１２５にオフ電流が著
しく低いトランジスタを用いることで、グローバルシャッタ方式を用いて撮像を行っても
、電荷保持期間が異なることに起因するノードＦＤ［ｎ］及びノードＦＤ［ｎ＋１］の電
位変化を小さく抑えることができる。すなわち、グローバルシャッタ方式を用いて撮像を
行っても、電荷保持期間が異なることに起因する画像データの階調の変化を小さく抑え、
撮像された画像の品質を向上させることができる。
なお、本明細書等において動作例１に示した駆動方法を通常ＧＳ駆動方法と呼ぶことにす
る。
図５に示した回路構成を用いて、通常ＧＳ駆動方法を行う場合、ｎ行目の画像データと、
ｎ＋１行目の画像データが混合する可能性がある。よって、トランジスタ１２９にオフ電
流が著しく低いトランジスタを用いることが好ましい。トランジスタ１２９にオフ電流が
著しく低いトランジスタを用いることによって、当該画像データの混合を抑制できる。
本発明の一態様によれば、撮像された画像の品質を向上することができる。
＜動作例２＞
次に、図１０乃至図１２を用いて、高速撮像を実現する撮像装置１００の動作例について
説明する。図１０は副画素１１２の動作を説明するタイミングチャートであり、図１１及
び図１２は、副画素１１２の動作状態を示す回路図である。
なお、動作例２におけるフレーム間隔を期間３０２として図１０に示す。期間３０２は、
リセット動作、蓄積動作、全行の画素の読み出し動作に要する時間の和となる。
動作例２では、電位ＰＡをＨ電位として、トランジスタ１２９をオン状態とした場合の撮
像動作について説明する。電位ＰＡをＨ電位とすることで、副画素１１２［ｎ］が有する
フォトダイオードＰＤ［ｎ］と、副画素１１２［ｎ＋１］が有するフォトダイオードＰＤ
［ｎ＋１］を、並列に接続しで同時に使用することができる。すなわち、実質的に受光面
積を増やすことができる。また、動作例１と同様に、電位ＶＲをＨ電位とし、電位ＶＰお
よび電位ＶＯをＬ電位とする。また、電位ＳＥＬ［ｎ］および電位ＳＥＬ［ｎ＋１］をＬ
電位とする。
［リセット動作］
まず、時刻Ｔ１において、電位ＰＲ、および電位ＴＸの電位をＨ電位とする。すると、ト
ランジスタ１２１、トランジスタ１２２がオン状態となり、ノードＮＤ［ｎ］、およびノ
ードＦＤ［ｎ］がＨ電位となる。また、トランジスタ１２５、トランジスタ１２６がオン
状態となり、ノードＮＤ［ｎ＋１］、およびノードＦＤ［ｎ＋１］がＨ電位となる。この
動作により、ノードＦＤ［ｎ］およびノードＦＤ［ｎ＋１］に保持されている電荷量がリ
セットされる（図１１（Ａ）参照。）。
また、動作例２では、トランジスタ１２９をオン状態としているため、リセット期間中に
トランジスタ１２２またはトランジスタ１２６のうちどちらか一方をオフ状態としてもよ
い。なお、図示していないが、リセット期間において撮像装置１００が有する全てのノー
ドＦＤ［ｎ］およびノードＦＤ［ｎ＋１］がリセットされる。
［蓄積動作］
次いで、時刻Ｔ２において、電位ＰＲをＬ電位とする。また、配線１４４［ｎ＋１］に供
給される電位ＴＸをＬ電位とする。配線１４４［ｎ］に供給される電位ＴＸはＨ電位のま
まとする。また、時刻Ｔ２において、フォトダイオードＰＤ［ｎ］およびフォトダイオー
ドＰＤ［ｎ＋１］には、逆方向バイアスが印加されている。フォトダイオードＰＤ［ｎ］
およびフォトダイオードＰＤ［ｎ＋１］に逆方向バイアスが印加されている状態で、フォ
トダイオードＰＤ［ｎ］およびフォトダイオードＰＤ［ｎ＋１］に光が入射すると、フォ
トダイオードＰＤ［ｎ］およびフォトダイオードＰＤ［ｎ＋１］が有する電極の他方から
一方に向かって電流が流れる（図１１（Ｂ）参照。）。前述したように、この時の電流量
は光の強度に従って変化する。よって、ノードＦＤ［ｎ］の電位は、光の強度が高いほど
変化が大きく、光の強度が低いほど変化が小さい。
次いで、時刻Ｔ３において、配線１４４［ｎ］に供給される電位ＴＸをＬ電位とする。す
ると、トランジスタ１２１はオフ状態となり、ノードＦＤ［ｎ］の電位が決定される（図
１２（Ａ）参照。）。
次いで、時刻Ｔ３において、配線１４４［ｎ＋１］に供給される電位ＴＸをＨ電位とする
。すると、フォトダイオードＰＤ［ｎ］およびフォトダイオードＰＤ［ｎ＋１］の受光量
に応じてノードＦＤ［ｎ＋１］の電位が変化する（図１２（Ｂ）参照。）。
次いで、時刻Ｔ４において、配線１４４［ｎ＋１］に供給される電位ＴＸをＬ電位とする
。すると、トランジスタ１２５はオフ状態となり、ノードＦＤ［ｎ＋１］の電位が決定さ
れる。なお、動作例２における露光期間を期間３１２として図１０に示す。
ｎ行目の蓄積動作終了後に、リセット動作を行わずにｎ＋１行目の蓄積動作を行うことで
、フレーム間隔を短くすることができる。
［読み出し動作］
読み出し動作は、動作例１と同様に行うことができる。
動作例２では、フォトダイオードＰＤ［ｎ］とフォトダイオードＰＤ［ｎ＋１］が並列に
接続された状態になるため、入射光量が同じであれば、動作例１よりも短時間でノードＦ
Ｄ［ｎ］及びノードＦＤ［ｎ＋１］の電位を決定することができる。よって、露光期間を
短くすることができ、フレーム間隔を短くすることができる。
また、ｎ行目の蓄積動作終了後に、リセット動作を行わずにｎ＋１行目の蓄積動作を行う
ことで、フレーム間隔を短くすることができる。よって、撮像間隔が短く、高速な撮像が
可能な固体撮像装置を提供することができる。
リセット動作及び蓄積動作は、例えば、配線１４４［ｎ］を奇数行、配線１４４［ｎ＋１
］を偶数行として行ってもよい。また、フォトダイオードＰＤが有する電極の他方を共通
とする画素を増やすことで、より連続して蓄積動作を行うことができる。すなわち、Ａ個
の画素におけるフォトダイオードが有する電極の他方を共通とし、Ａ回の連続した蓄積動
作で順に各画素の電荷蓄積領域に電荷を蓄積した後、各画素の撮像データを順次読み出す
ことで、短い時間間隔で連続したフレームの画像データを取得することができる。本発明
の一態様によれば、撮像間隔の短い固体撮像装置を提供することができる。
なお、本明細書等において動作例２に示した駆動方法を高速ＧＳ駆動方法と呼ぶことにす
る。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態２）
本実施の形態では、副画素１１２の他の回路構成例について、図面を参照して説明する。
副画素１１２が有するフォトダイオードＰＤは、アノードまたはカソードの一方をノード
ＮＤに電気的に接続し、アノードまたはカソードの他方を配線１３１（もしくは配線１３
２）に電気的に接続してもよい（図１３（Ａ）参照）。この場合、電位ＶＲをＬ電位とし
、電位ＶＰをＨ電位とすることで、前述した動作例と同様に撮像装置１００を動作させる
ことができる。
また、副画素１１２のノードＦＤに、容量素子１５１を設けてもよい（図１３（Ｂ）参照
）。容量素子１５１を設けることで、ノードＦＤにおける画像データの保持時間を高める
ことができる。また、撮像装置１００のダイナミックレンジを高めることができる。
また、トランジスタ１２２のソースまたはドレインの一方は、ノードＦＤ［ｎ］と電気的
に接続してもよい。また、トランジスタ１２６のソースまたはドレインの一方は、ノード
ＦＤ［ｎ＋１］と電気的に接続してもよい（図１４（Ａ）参照）。
また、トランジスタ１２２と同様に機能することができる、トランジスタ１５４を設けて
もよい。また、トランジスタ１２６と同様に機能することができる、トランジスタ１５５
を設けてもよい（図１４（Ｂ）参照）。トランジスタ１５４のソースまたはドレインの一
方はノードＦＤ［ｎ］と電気的に接続され、ソースまたはドレインの他方は配線１３３と
電気的に接続され、ゲートは電位ＰＲを供給することができる配線と電気的に接続される
。トランジスタ１５５のソースまたはドレインの一方はノードＦＤ［ｎ＋１］と電気的に
接続され、ソースまたはドレインの他方は配線１３４と電気的に接続され、ゲートは電位
ＰＲを供給することができる配線と電気的に接続される。
トランジスタ１２２に加えてトランジスタ１５４を設けることで、リセット動作時に必要
な時間を短縮することができる。よって、撮像装置１００の動作速度を高めることができ
る。また、トランジスタ１２２、トランジスタ１２６、トランジスタ１５４、及びトラン
ジスタ１５５の内、少なくとも１つが動作可能であればリセット動作を行うことができる
。よって、撮像装置１００の信頼性を高めることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態３）
本実施の形態では、本発明の一態様の撮像装置１１００について、図面を参照して説明す
る。本実施の形態に示す撮像装置１１００は、上記実施の形態に示した撮像装置１００と
比べてさらにダイナミックレンジを向上させることができる構成を有する。図１５は、本
発明の一態様の撮像装置１１００の構成例を示す平面図である。撮像装置１１００は上記
実施の形態に示した撮像装置１００と同様の構成を有することができるが、画素１１１が
有する副画素の構成が異なる。本実施の形態では、撮像装置１１００の撮像装置１００と
異なる点（副画素の構成）について説明する。なお、本実施の形態において、特に説明の
ない撮像装置１１００の構成については、上記実施の形態に示した撮像装置１００に係る
説明を援用する。
［副画素１１１２の回路構成例］
撮像装置１１００が有する副画素１１１２の具体的な回路構成例について説明する。撮像
装置１１００は、奇数行目または偶数行目のどちらか一方の画素１１１に副画素１１１２
を用い、他方の画素１１１に副画素１１２を用いる。本実施の形態では、奇数行目の画素
１１１に副画素１１１２を用い、偶数行目の画素１１１に副画素１１２を用いる例を説明
する。よって、本実施の形態においてｎは１以上ｐ以下の奇数である。
副画素１１１２は、上記実施の形態に示した副画素１１２にトランジスタ１５２を付加し
た構成を有する。図１６に、画素１１１［ｎ］が有する副画素１１１２［ｎ］と、画素１
１１［ｎ＋１］が有する副画素１１２［ｎ＋１］が、トランジスタ１２９を介して電気的
に接続する回路構成例を示す。
副画素１１１２［ｎ］は、フォトダイオードＰＤ［ｎ］（光電変換素子）、トランジスタ
１２１、トランジスタ１２３、トランジスタ１２４、及びトランジスタ１５２を含んで構
成される。図１６に示す副画素１１１２［ｎ］において、フォトダイオードＰＤ［ｎ］の
アノードまたはカソードの一方は、電位ＶＰを供給可能な配線１３１と電気的に接続され
る。また、フォトダイオードＰＤ［ｎ］のアノードまたはカソードの他方は、トランジス
タ１５２のソースまたはドレインの一方と電気的に接続される。また、トランジスタ１５
２のソースまたはドレインの他方は、ノードＮＤ［ｎ］に電気的に接続される。また、ト
ランジスタ１５２のゲートは、電位ＰＢを供給可能な配線１６１［ｎ］と電気的に接続さ
れる。
図１６では、トランジスタ１５２としてｎチャネル型のトランジスタを用いる場合を例示
しているが、ｐチャネル型のトランジスタを用いることも可能である。なお、他の構成に
ついては撮像装置１００と同様とすることができるため、本実施の形態での詳細な説明は
省略する。
撮像装置１１００は、トランジスタ１２９をオフ状態とし、トランジスタ１５２をオン状
態として、撮像装置１００と同様の通常ＧＳ駆動方法を用いた撮像を行うことができる。
また、撮像装置１１００は、トランジスタ１２９及びトランジスタ１５２をオン状態とし
て、撮像装置１００と同様の高速ＧＳ駆動方法を用いた撮像を行うことができる。また、
撮像装置１１００は、トランジスタ１２９をオン状態とし、トランジスタ１５２をオフ状
態とすることで、受光素子に入射する光量が多い場合でも出力飽和が生じにくい高速ＧＳ
駆動方法による撮像を行うことができる。すなわち、撮像装置１１００は、受光素子に入
射する光量が多い場合でも、高速ＧＳ駆動方法による正確な撮像を可能とすることができ
る。撮像装置１１００は、撮像装置１００よりもさらにダイナミックレンジを向上させる
ことができる。
＜動作例３＞
次に、図１７乃至図２１を用いて、大光量下においても出力飽和が生じにくい高速撮像を
実現することができる撮像装置１１００の動作例について説明する。図１７は副画素１１
１２の動作を説明するタイミングチャートであり、図１８乃至図２１は、副画素１１１２
の動作状態を示す回路図である。
なお、動作例３におけるフレーム間隔を期間３０３として図１７に示す。期間３０３は、
リセット動作、蓄積動作、全行の画素の読み出し動作に要する時間の和となる。
［リセット動作］
まず、時刻Ｔ１において、電位ＰＢをＬ電位とする。また、電位ＰＲ、および電位ＴＸの
電位をＨ電位とする。すると、トランジスタ１５２がオフ状態となり、トランジスタ１２
１、トランジスタ１２２がオン状態となり、ノードＮＤ［ｎ］、およびノードＦＤ［ｎ］
がＨ電位となる。また、トランジスタ１２５、トランジスタ１２６がオン状態となり、ノ
ードＮＤ［ｎ＋１］、およびノードＦＤ［ｎ＋１］がＨ電位となる。この動作により、ノ
ードＦＤ［ｎ］およびノードＦＤ［ｎ＋１］に保持されている電荷量がリセットされる（
図１８参照。）。
また、動作例２と同様に、トランジスタ１２９をオン状態としているため、リセット期間
中にトランジスタ１２２またはトランジスタ１２６のうちどちらか一方をオフ状態として
もよい。なお、図示していないが、リセット期間において撮像装置１１００が有する全て
のノードＦＤ［ｎ］およびノードＦＤ［ｎ＋１］がリセットされる。
［蓄積動作］
次いで、時刻Ｔ２において、電位ＰＲをＬ電位とする。また、配線１４４［ｎ＋１］に供
給される電位ＴＸをＬ電位とする。配線１４４［ｎ］に供給される電位ＴＸはＨ電位のま
まとする。また、時刻Ｔ２において、フォトダイオードＰＤ［ｎ＋１］には、逆方向バイ
アスが印加されている。フォトダイオードＰＤ［ｎ＋１］に逆方向バイアスが印加されて
いる状態で、フォトダイオードＰＤ［ｎ＋１］に光が入射すると、フォトダイオードＰＤ
［ｎ＋１］が有する電極の他方から一方に向かって電流が流れる（図１９参照。）。前述
したように、この時の電流量は光の強度に従って変化する。よって、ノードＦＤ［ｎ］の
電位は、光の強度が高いほど変化が大きく、光の強度が低いほど変化が小さい。
次いで、時刻Ｔ３において、配線１４４［ｎ］に供給される電位ＴＸをＬ電位とする。す
ると、トランジスタ１２１はオフ状態となり、ノードＦＤ［ｎ］の電位が決定される（図
２０参照。）。
次いで、時刻Ｔ３において、配線１４４［ｎ＋１］に供給される電位ＴＸをＨ電位とする
。すると、フォトダイオードＰＤ［ｎ＋１］の受光量に応じてノードＦＤ［ｎ＋１］の電
位が変化する（図２１参照。）。
次いで、時刻Ｔ４において、配線１４４［ｎ＋１］に供給される電位ＴＸをＬ電位とする
。すると、トランジスタ１２１はオフ状態となり、ノードＦＤ［ｎ＋１］の電位が決定さ
れる。なお、動作例３における露光期間を期間３１３として図１７に示す。
ｎ行目の蓄積動作終了後に、リセット動作を行わずにｎ＋１行目の蓄積動作を行うことで
、フレーム間隔を短くすることができる。
［読み出し動作］
読み出し動作は、上記実施の形態に示した動作例１と同様に行うことができる。
動作例２と異なり、動作例３ではフォトダイオードＰＤ［ｎ］を用いずフォトダイオード
ＰＤ［ｎ＋１］のみを用いるため、受光素子に入射する光量が多い時に生じやすい出力飽
和が生じにくい。
なお、本明細書等において動作例３に示した駆動方法を高照度高速ＧＳ駆動方法と呼ぶこ
とにする。本実施の形態に示した撮像装置１１００は、通常ＧＳ駆動方法、高速ＧＳ駆動
方、及び高照度高速ＧＳ駆動方法を用いた撮像を行うことができる。本発明の一態様によ
れば、ダイナミックレンジが広く、高速撮像が可能な撮像装置を実現することができる。
また、図２２に示すように、画素１１１［ｎ＋１］が有する副画素に、副画素１１１２［
ｎ＋１］を用いてもよい。図２２に示す副画素１１１２［ｎ＋１］は、上記実施の形態に
示した副画素１１２にトランジスタ１５３を付加した構成を有する。
図２２に示す副画素１１１２［ｎ＋１］において、フォトダイオードＰＤ［ｎ＋１］のア
ノードまたはカソードの一方は、電位ＶＰを供給可能な配線１３２と電気的に接続される
。また、フォトダイオードＰＤ［ｎ＋１］のアノードまたはカソードの他方は、トランジ
スタ１５３のソースまたはドレインの一方と電気的に接続される。また、トランジスタ１
５３のソースまたはドレインの他方は、ノードＮＤ［ｎ＋１］に電気的に接続される。ま
た、トランジスタ１５３のゲートは、電位ＰＣを供給可能な配線１６１［ｎ＋１］と電気
的に接続される。
図２２に示すように、トランジスタ１５２、に加えてトランジスタ１５３を設けることで
、高照度高速ＧＳ駆動方法時に用いるフォトダイオードを、フォトダイオードＰＤ［ｎ］
に替えてフォトダイオードＰＤ［ｎ＋１］とすることができる。高照度高速ＧＳ駆動方法
時に、フォトダイオードＰＤ［ｎ］とフォトダイオードＰＤ［ｎ＋１］を適宜切り替えて
用いることで、フォトダイオードの劣化を軽減し、撮像装置の信頼性を向上させることが
できる。
図２２では、トランジスタ１５２としてｎチャネル型のトランジスタを用いる場合を例示
しているが、ｐチャネル型のトランジスタを用いることも可能である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態４）
本実施の形態では、撮像装置１００を、固体撮像素子の一種であるＣＭＯＳイメージセン
サで構成する場合の一例について、図２３乃至図２６を用いて説明する。図２３に示す画
素領域２５１は、撮像装置１００が有する画素１１１の一部の断面図である。図２３に示
す周辺回路領域２５２は、撮像装置１００が有する周辺回路の一部の断面図である。また
、図２３に示すトランジスタ２４１の拡大図を図２４に示す。また、図２３に示すトラン
ジスタ２８１の拡大図を図２６（Ａ）に示す。また、図２３に示すトランジスタ２８２の
拡大図を図２６（Ｂ）に示す。
本実施の形態で例示する撮像装置１００は、基板１０１上に絶縁層１０２を有し、絶縁層
１０２上にｐｉｎ型の接合が形成された光電変換素子２２０を有する。すなわち、光電変
換素子２２０は、ｐ型半導体層２２１、ｉ型半導体層２２２、およびｎ型半導体層２２３
を有する。なお、光電変換素子２２０は、平面視において、ｐ型半導体層２２１とｎ型半
導体層２２３の間にｉ型半導体層２２２を挟んで形成されている。なお、光電変換素子２
２０は、ｉ型半導体層２２２を設けずにｐ型半導体層２２１とｎ型半導体層２２３で構成
してもよい。光電変換素子２２０にｉ型半導体層２２２を設けることで、受光感度を高め
ることができる。本実施の形態で例示する光電変換素子２２０は、上記実施の形態に例示
したフォトダイオードＰＤとして機能できる。
なお、真性半導体（ｉ型半導体）は、理想的には、不純物を含まずにフェルミレベルが禁
制帯のほぼ中央に位置する半導体であるが、本明細書等では、ドナーとなる不純物または
アクセプタとなる不純物を添加して、フェルミレベルが禁制帯のほぼ中央に位置するよう
にした半導体も真性半導体に含む。また、ドナーとなる不純物またはアクセプタとなる不
純物を含む半導体であっても、真性半導体として機能できる状態の半導体であれば、当該
半導体は真性半導体に含まれる。
基板１０１としては、ガラス基板、石英基板、サファイア基板、セラミック基板、金属基
板、半導体基板などを用いることができる。また、本実施の形態の処理温度に耐えうる耐
熱性を有するプラスチック基板を用いてもよい。その基板の一例としては、半導体基板（
例えば単結晶基板又はシリコン基板）、ＳＯＩ（ＳＯＩ：Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓ
ｕｌａｔｏｒ）基板、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス
・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングス
テン・ホイルを有する基板、などがある。ガラス基板の一例としては、バリウムホウケイ
酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。
また、光電変換素子２２０および画素回路２３０の形成後に、機械研磨法やエッチング法
などを用いて基板１０１を除去してもよい。基板１０１を残す場合は、基板１０１として
光電変換素子２２０で検出する光が透過できる材料を用いればよい。
絶縁層１０２は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコ
ン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ラン
タン、酸化ネオジム、酸化ハフニウム及び酸化タンタルなどの酸化物材料や、窒化シリコ
ン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの窒化物材料など
を、単層または多層で形成することができる。絶縁層１０２は、スパッタリング法やＣＶ
Ｄ法、熱酸化法、塗布法、印刷法等を用いて形成することが可能である。
ｐ型半導体層２２１、ｉ型半導体層２２２、およびｎ型半導体層２２３の形成は、例えば
、絶縁層１０２上に島状のｉ型半導体層２２２を形成した後に、ｉ型半導体層２２２の上
にマスクを形成し、ｉ型半導体層２２２の一部に選択的に不純物元素を導入して実現でき
る。不純物元素の導入は、例えば、質量分離を伴うイオン注入法や、質量分離を伴わない
イオンドーピング法を用いて行うことができる。不純物元素の導入後、マスクを除去する
。
ｐ型半導体層２２１、ｉ型半導体層２２２、およびｎ型半導体層２２３は、単結晶半導体
、多結晶半導体、微結晶半導体、ナノクリスタル半導体、セミアモルファス半導体、非晶
質半導体、等を用いて形成することができる。例えば、非晶質シリコンや、微結晶ゲルマ
ニウム等を用いることができる。また、炭化シリコンやガリウム砒素などの化合物半導体
を用いることができる。
ｐ型半導体層２２１、ｉ型半導体層２２２、およびｎ型半導体層２２３を形成するための
材料としてシリコンを用いる場合、ｐ型の不純物元素としては、例えば第１３族元素を用
いることができる。また、ｎ型の不純物元素としては、例えば第１５族元素を用いること
ができる。
また、例えば、上記半導体層をＳＯＩにより形成する場合、絶縁層１０２はＢＯＸ層（Ｂ
ＯＸ：Ｂｕｒｉｅｄ Ｏｘｉｄｅ）であってもよい。
また、本実施の形態に示す撮像装置１００は、ｐ型半導体層２２１、ｉ型半導体層２２２
、およびｎ型半導体層２２３上に絶縁層１０３と絶縁層１０４を有する。絶縁層１０３お
よび絶縁層１０４は、絶縁層１０２と同様の材料および方法で形成することができる。な
お、絶縁層１０３と絶縁層１０４のどちらか一方を省略してもよいし、絶縁層をさらに積
層してもよい。
また、本実施の形態に示す撮像装置１００は、絶縁層１０４上に平坦な表面を有する絶縁
層１０５を形成する。絶縁層１０５は、絶縁層１０２と同様の材料および方法で形成する
ことができる。また、絶縁層１０５として、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサ
ン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）などを用いてもよい。
また、絶縁層１０５表面に化学的機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉ
ｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理（以下、「ＣＭＰ処理」ともいう。）を行ってもよい
。ＣＭＰ処理を行うことにより、試料表面の凹凸を低減し、この後形成される絶縁層や導
電層の被覆性を高めることができる。
また、絶縁層１０３乃至絶縁層１０５のｐ型半導体層２２１と重なる領域に開口２２４が
形成され、絶縁層１０３乃至絶縁層１０５のｎ型半導体層２２３と重なる領域に開口２２
５が形成されている。また、開口２２４および開口２２５中に、コンタクトプラグ１０６
が形成されている。コンタクトプラグ１０６は絶縁層に設けられた開口内に導電性材料を
埋め込むことで形成される。導電性材料として、例えば、タングステン、ポリシリコン等
の埋め込み性の高い導電性材料を用いることができる。また、図示しないが、当該材料の
側面および底面を、チタン層、窒化チタン層又はこれらの積層等からなるバリア層（拡散
防止層）で覆うことができる。この場合、バリア層も含めてコンタクトプラグという場合
がある。
また、絶縁層１０５の上に、電極２２６および電極２２７が形成されている。電極２２６
は、開口２２４において、コンタクトプラグ１０６を介してｐ型半導体層２２１と電気的
に接続されている。また、電極２２７は、開口２２５において、コンタクトプラグ１０６
を介してｎ型半導体層２２３と電気的に接続されている。
また、電極２２６および電極２２７を覆って絶縁層１０７を形成されている。絶縁層１０
７は、絶縁層１０５と同様の材料および方法で形成することができる。また、絶縁層１０
７表面にＣＭＰ処理を行ってもよい。ＣＭＰ処理を行うことにより、試料表面の凹凸を低
減し、この後形成される絶縁層や導電層の被覆性を高めることができる。
電極２２６および電極２２７は、アルミニウム、チタン、クロム、ニッケル、銅、イット
リウム、ジルコニウム、モリブデン、マンガン、銀、タンタル、またはタングステンなど
の金属、またはこれを主成分とする合金を単層構造または積層構造として用いることがで
きる。例えば、マンガンを含む銅膜の単層構造、チタン膜上にアルミニウム膜を積層する
二層構造、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−
アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造
、タングステン膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチ
タン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上
にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン
膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を
積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造、タン
グステン膜上に銅膜を積層し、さらにその上にタングステン膜を形成する三層構造等があ
る。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネ
オジム、スカンジウムから選ばれた一または複数組み合わせた合金膜、もしくは窒化膜を
用いてもよい。
なお、インジウム錫酸化物、亜鉛酸化物、酸化タングステンを含むインジウム酸化物、酸
化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化
チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジ
ウム錫酸化物などの酸素を含む導電性材料、窒化チタン、窒化タンタルなどの窒素を含む
導電性材料を用いてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材
料を組み合わせた積層構造とすることもできる。また、前述した金属元素を含む材料と、
窒素を含む導電性材料を組み合わせた積層構造とすることもできる。また、前述した金属
元素を含む材料、酸素を含む導電性材料、および窒素を含む導電性材料を組み合わせた積
層構造とすることもできる。
光電変換素子２２０は、絶縁層１０２側から入射した光６６０を検出する。
画素１１１が有するトランジスタは、光電変換素子と重ねて設けてもよい。図２３では、
光電変換素子２２０の上方にトランジスタ２４１及びトランジスタ２４６を設けている。
具体的には、トランジスタ２４１及びトランジスタ２４６を絶縁層１０８と絶縁層１０９
を介して絶縁層１０７上に設けている。
本実施の形態では、トランジスタ２４１、トランジスタ２４６、及びトランジスタ２８９
をトップゲート構造のトランジスタとして例示しているが、ボトムゲート構造のトランジ
スタとしてもよい。
また、上記トランジスタとして、逆スタガ型のトランジスタや、順スタガ型のトランジス
タを用いることも可能である。また、チャネルが形成される半導体層を２つのゲート電極
で挟む構造の、デュアルゲート型のトランジスタを用いることも可能である。また、シン
グルゲート構造のトランジスタに限定されず、複数のチャネル形成領域を有するマルチゲ
ート型トランジスタ、例えばダブルゲート型トランジスタとしてもよい。
また、上記トランジスタとして、プレーナ型、ＦＩＮ型（フィン型）、ＴＲＩ−ＧＡＴＥ
型（トライゲート型）などの、様々な構成のトランジスタを用いることが出来る。
上記トランジスタは、それぞれが同様の構造を有していてもよいし、異なる構造を有して
いてもよい。トランジスタのサイズ（例えば、チャネル長、およびチャネル幅）等は、各
トランジスタで適宜調整すればよい。
撮像装置１００が有する複数のトランジスタを全て同じ構造とする場合は、それぞれのト
ランジスタを同じ工程で同時に作製することができる。
トランジスタ２４１は、ゲート電極として機能することができる電極２４３と、ソース電
極またはドレイン電極の一方として機能することができる電極２４４と、ソース電極また
はドレイン電極の他方として機能することができる電極２４５と、ゲート絶縁層として機
能できる絶縁層１１７と、半導体層２４２と、を有する（図２４参照。）。
なお、図２３では、トランジスタ２４１のソース電極またはドレイン電極の他方として機
能する電極と、トランジスタ２４６のソース電極またはドレイン電極の一方として機能す
ることができる電極を、どちらも電極２４５を用いて形成している。ただし、本発明の一
態様はこれに限定されない。トランジスタ２４１のソース電極またはドレイン電極の他方
として機能する電極と、トランジスタ２４６のソース電極またはドレイン電極の一方とし
て機能することができる電極を、それぞれ異なる電極を用いて形成してもよい。
絶縁層１０８は、酸素、水素、水、アルカリ金属、アルカリ土類金属等の不純物の拡散を
防ぐ機能を有する絶縁膜を用いて形成することが好ましい。該絶縁膜としては、酸化シリ
コン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化ハフニ
ウム、酸化イットリウム、酸化アルミニウム、酸化窒化アルミニウム等がある。なお、該
絶縁膜として、窒化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化
アルミニウム等を用いることで、光電変換素子２２０側から拡散する不純物が、半導体層
２４２へ到達することを抑制することができる。なお、絶縁層１０８は、スパッタリング
法、ＣＶＤ法、蒸着法、熱酸化法などにより形成することができる。絶縁層１０８は、こ
れらの材料を単層で、もしくは積層して用いることができる。
絶縁層１０９は絶縁層１０２と同様の材料および方法で形成することができる。また、半
導体層２４２として酸化物半導体を用いる場合、絶縁層１０８に化学量論的組成を満たす
酸素よりも多くの酸素を含む絶縁層を用いて形成することが好ましい。化学量論的組成を
満たす酸素よりも多くの酸素を含む絶縁層は、加熱により酸素の一部が脱離する。化学量
論的組成を満たす酸素よりも多くの酸素を含む絶縁層は、ＴＤＳ分析にて、酸素原子に換
算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×
１０２０ａｔｏｍｓ／ｃｍ３以上である絶縁層である。なお、上記ＴＤＳ分析時における
膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範
囲が好ましい。
また、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁層は、絶縁層に酸素を添
加する処理を行って形成することもできる。酸素を添加する処理は、酸素雰囲気下による
熱処理や、イオン注入装置、イオンドーピング装置またはプラズマ処理装置を用いて行う
ことができる。酸素を添加するためのガスとしては、１６Ｏ２もしくは１８Ｏ２などの酸
素ガス、亜酸化窒素ガスまたはオゾンガスなどを用いることができる。なお、本明細書で
は酸素を添加する処理を「酸素ドープ処理」ともいう。
トランジスタ２４１、トランジスタ２４６、トランジスタ２８９等の半導体層は、単結晶
半導体、多結晶半導体、微結晶半導体、ナノクリスタル半導体、セミアモルファス半導体
、非晶質半導体等を用いて形成することができる。例えば、非晶質シリコンや、微結晶ゲ
ルマニウム等を用いることができる。また、炭化シリコン、ガリウム砒素、酸化物半導体
、窒化物半導体などの化合物半導体や、有機半導体等を用いることができる。
本実施の形態では、半導体層２４２として酸化物半導体を用いる例について説明する。ま
た、本実施の形態では、半導体層２４２を、半導体層２４２ａ、半導体層２４２ｂ、およ
び半導体層２４２ｃの積層とする場合について説明する。
半導体層２４２ａ、半導体層２４２ｂ、および半導体層２４２ｃは、ＩｎもしくはＧａの
一方、または両方を含む材料で形成する。代表的には、Ｉｎ−Ｇａ酸化物（ＩｎとＧａを
含む酸化物）、Ｉｎ−Ｚｎ酸化物（ＩｎとＺｎを含む酸化物）、Ｉｎ−Ｍ−Ｚｎ酸化物（
Ｉｎと、元素Ｍと、Ｚｎを含む酸化物。元素Ｍは、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、
Ｃｅ、ＮｄまたはＨｆから選ばれた１種類以上の元素で、Ｉｎよりも酸素との結合力が強
い金属元素である。）がある。
半導体層２４２ａおよび半導体層２４２ｃは、半導体層２４２ｂを構成する金属元素のう
ち、１種類以上の同じ金属元素を含む材料により形成されることが好ましい。このような
材料を用いると、半導体層２４２ａおよび半導体層２４２ｂとの界面、ならびに半導体層
２４２ｃおよび半導体層２４２ｂとの界面に界面準位を生じにくくすることができる。よ
って、界面におけるキャリアの散乱や捕獲が生じにくく、トランジスタの電界効果移動度
を向上させることが可能となる。また、トランジスタのしきい値電圧のばらつきを低減す
ることが可能となる。よって、良好な電気特性を有する半導体装置を実現することが可能
となる。
半導体層２４２ａおよび半導体層２４２ｃの厚さは、３ｎｍ以上１００ｎｍ以下、好まし
くは３ｎｍ以上５０ｎｍ以下とする。また、半導体層２４２ｂの厚さは、３ｎｍ以上２０
０ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎ
ｍ以下とする。
また、半導体層２４２ｂがＩｎ−Ｍ−Ｚｎ酸化物であり、半導体層２４２ａおよび半導体
層２４２ｃもＩｎ−Ｍ−Ｚｎ酸化物であるとき、半導体層２４２ａおよび半導体層２４２
ｃをＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、半導体層２４２ｂをＩｎ：Ｍ：Ｚ
ｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、ｙ１／ｘ１がｙ２／ｘ２よりも大きくなる
ように半導体層２４２ａ、半導体層２４２ｃ、および半導体層２４２ｂを選択する。好ま
しくは、ｙ１／ｘ１がｙ２／ｘ２よりも１．５倍以上大きくなるように半導体層２４２ａ
、半導体層２４２ｃ、および半導体層２４２ｂを選択する。さらに好ましくは、ｙ１／ｘ
１がｙ２／ｘ２よりも２倍以上大きくなるように半導体層２４２ａ、半導体層２４２ｃ、
および半導体層２４２ｂを選択する。より好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも３
倍以上大きくなるように半導体層２４２ａ、半導体層２４２ｃおよび半導体層２４２ｂを
選択する。このとき、半導体層２４２ｂにおいて、ｙ１がｘ１以上であるとトランジスタ
に安定した電気特性を付与できるため好ましい。ただし、ｙ１がｘ１の３倍以上になると
、トランジスタの電界効果移動度が低下してしまうため、ｙ１はｘ１の３倍未満であると
好ましい。半導体層２４２ａおよび半導体層２４２ｃを上記構成とすることにより、半導
体層２４２ａおよび半導体層２４２ｃを、半導体層２４２ｂよりも酸素欠損が生じにくい
層とすることができる。
なお、半導体層２４２ａおよび半導体層２４２ｃがＩｎ−Ｍ−Ｚｎ酸化物であるとき、Ｚ
ｎおよびＯを除いてのＩｎと元素Ｍの含有率は、好ましくはＩｎが５０ａｔｏｍｉｃ％未
満、元素Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満
、元素Ｍが７５ａｔｏｍｉｃ％以上とする。また、半導体層２４２ｂがＩｎ−Ｍ−Ｚｎ酸
化物であるとき、ＺｎおよびＯを除いてのＩｎと元素Ｍの含有率は好ましくはＩｎが２５
ａｔｏｍｉｃ％以上、元素Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａ
ｔｏｍｉｃ％以上、元素Ｍが６６ａｔｏｍｉｃ％未満とする。
例えば、ＩｎまたはＧａを含む半導体層２４２ａ、およびＩｎまたはＧａを含む半導体層
２４２ｃとしてＩｎ：Ｇａ：Ｚｎ＝１：３：２、１：３：４、１：３：６、１：６：４、
または１：９：６などの原子数比のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物
や、Ｉｎ：Ｇａ＝１：９などの原子数比のターゲットを用いて形成したＩｎ−Ｇａ酸化物
や、酸化ガリウムなどを用いることができる。また、半導体層２４２ｂとしてＩｎ：Ｇａ
：Ｚｎ＝３：１：２、１：１：１、５：５：６、または４：２：４．１などの原子数比の
ターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物を用いることができる。なお、半導
体層２４２ａおよび半導体層２４２ｂの原子数比はそれぞれ、誤差として上記の原子数比
のプラスマイナス２０％の変動を含む。
半導体層２４２ｂを用いたトランジスタに安定した電気特性を付与するためには、半導体
層２４２ｂ中の不純物および酸素欠損を低減して高純度真性化し、半導体層２４２ｂを真
性または実質的に真性と見なせる酸化物半導体層とすることが好ましい。また、少なくと
も半導体層２４２ｂ中のチャネル形成領域が真性または実質的に真性と見なせる半導体層
とすることが好ましい。
なお、実質的に真性と見なせる酸化物半導体層とは、酸化物半導体層中のキャリア密度が
、１×１０１７／ｃｍ３未満、１×１０１５／ｃｍ３未満、または１×１０１３／ｃｍ３
未満である酸化物半導体層をいう。
［酸化物半導体のエネルギーバンド構造］
ここで、半導体層２４２ａ、半導体層２４２ｂ、および半導体層２４２ｃの積層により構
成される半導体層２４２の機能およびその効果について、図２５に示すエネルギーバンド
構造図を用いて説明する。図２５は、図２４にＣ１−Ｃ２の一点鎖線で示す部位のエネル
ギーバンド構造図である。図２５は、トランジスタ２４１のチャネル形成領域のエネルギ
ーバンド構造を示している。
図２５中、Ｅｃ３８２、Ｅｃ３８３ａ、Ｅｃ３８３ｂ、Ｅｃ３８３ｃ、Ｅｃ３８６は、そ
れぞれ、絶縁層１０９、半導体層２４２ａ、半導体層２４２ｂ、半導体層２４２ｃ、絶縁
層１１７の伝導帯下端のエネルギーを示している。
ここで、真空準位と伝導帯下端のエネルギーとの差（「電子親和力」ともいう。）は、真
空準位と価電子帯上端のエネルギーとの差（イオン化ポテンシャルともいう。）からエネ
ルギーギャップを引いた値となる。なお、エネルギーギャップは、分光エリプソメータ（
ＨＯＲＩＢＡ ＪＯＢＩＮ ＹＶＯＮ社 ＵＴ−３００）を用いて測定できる。また、真
空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖ
ｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（ＰＨＩ社
ＶｅｒｓａＰｒｏｂｅ）を用いて測定できる。
なお、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２のターゲットを用いて形成したＩｎ−Ｇ
ａ−Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４．５ｅＶである
。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：４のターゲットを用いて形成したＩｎ−
Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．４ｅＶ、電子親和力は約４．５ｅＶであ
る。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：６のターゲットを用いて形成したＩｎ
−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．３ｅＶ、電子親和力は約４．５ｅＶで
ある。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：２のターゲットを用いて形成したＩ
ｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．９ｅＶ、電子親和力は約４．３ｅＶ
である。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：８のターゲットを用いて形成した
Ｉｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４．４ｅ
Ｖである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：１０のターゲットを用いて形成
したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４．
５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１のターゲットを用いて形
成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．２ｅＶ、電子親和力は約４
．７ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝３：１：２のターゲットを用いて
形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約２．８ｅＶ、電子親和力は約
５．０ｅＶである。
絶縁層１０９と絶縁層１１７は絶縁物であるため、Ｅｃ３８２とＥｃ３８６は、Ｅｃ３８
３ａ、Ｅｃ３８３ｂ、およびＥｃ３８３ｃよりも真空準位に近い（電子親和力が小さい）
。
また、Ｅｃ３８３ａは、Ｅｃ３８３ｂよりも真空準位に近い。具体的には、Ｅｃ３８３ａ
は、Ｅｃ３８３ｂよりも０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上または０
．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下または０．４ｅＶ以下真
空準位に近いことが好ましい。
また、Ｅｃ３８３ｃは、Ｅｃ３８３ｂよりも真空準位に近い。具体的には、Ｅｃ３８３ｃ
は、Ｅｃ３８３ｂよりも０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上または０
．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下または０．４ｅＶ以下真
空準位に近いことが好ましい。
また、半導体層２４２ａと半導体層２４２ｂとの界面近傍、および、半導体層２４２ｂと
半導体層２４２ｃとの界面近傍では、混合領域が形成されるため、伝導帯下端のエネルギ
ーは連続的に変化する。即ち、これらの界面において、準位は存在しないか、ほとんどな
い。
従って、当該エネルギーバンド構造を有する積層構造において、電子は半導体層２４２ｂ
を主として移動することになる。そのため、半導体層２４２ａと絶縁層１０７との界面、
または、半導体層２４２ｃと絶縁層１１７との界面に準位が存在したとしても、当該準位
は電子の移動にほとんど影響しない。また、半導体層２４２ａと半導体層２４２ｂとの界
面、および半導体層２４２ｃと半導体層２４２ｂとの界面に準位が存在しないか、ほとん
どないため、当該領域において電子の移動を阻害することもない。従って、上記酸化物半
導体の積層構造を有するトランジスタ２４１は、高い電界効果移動度を実現することがで
きる。
なお、図２４に示すように、半導体層２４２ａと絶縁層１０９の界面、および半導体層２
４２ｃと絶縁層１１７の界面近傍には、不純物や欠陥に起因したトラップ準位３９０が形
成され得るものの、半導体層２４２ａ、および半導体層２４２ｃがあることにより、半導
体層２４２ｂと当該トラップ準位とを遠ざけることができる。
特に、本実施の形態に例示するトランジスタ２４１は、半導体層２４２ｂの上面が半導体
層２４２ｃと接し、半導体層２４２ｂの下面が半導体層２４２ａと接して形成されている
。このように、半導体層２４２ｂを半導体層２４２ａと半導体層２４２ｃで覆う構成とす
ることで、上記トラップ準位の影響をさらに低減することができる。
ただし、Ｅｃ３８３ａまたはＥｃ３８３ｃと、Ｅｃ３８３ｂとのエネルギー差が小さい場
合、半導体層２４２ｂの電子が該エネルギー差を越えてトラップ準位に達することがある
。トラップ準位に電子が捕獲されることで、絶縁層の界面にマイナスの固定電荷が生じ、
トランジスタのしきい値電圧はプラス方向にシフトしてしまう。
従って、Ｅｃ３８３ａ、およびＥｃ３８３ｃと、Ｅｃ３８３ｂとのエネルギー差を、それ
ぞれ０．１ｅＶ以上、好ましくは０．１５ｅＶ以上とすると、トランジスタのしきい値電
圧の変動が低減され、トランジスタの電気特性を良好なものとすることができるため、好
ましい。
また、半導体層２４２ａ、および半導体層２４２ｃのバンドギャップは、半導体層２４２
ｂのバンドギャップよりも広いほうが好ましい。
本発明の一態様によれば、電気特性のばらつきが少ないトランジスタを実現することがで
きる。よって、電気特性のばらつきが少ない半導体装置を実現することができる。本発明
の一態様によれば、信頼性の良好なトランジスタを実現することができる。よって、信頼
性の良好な半導体装置を実現することができる。
また、酸化物半導体のバンドギャップは２ｅＶ以上あるため、チャネルが形成される半導
体層に酸化物半導体を用いたトランジスタは、オフ電流を極めて小さくすることができる
。具体的には、チャネル幅１μｍ当たりのオフ電流を室温下において１×１０−２０Ａ未
満、好ましくは１×１０−２２Ａ未満、さらに好ましくは１×１０−２４Ａ未満とするこ
とができる。すなわち、オンオフ比を２０桁以上１５０桁以下とすることができる。
本発明の一態様によれば、消費電力が少ないトランジスタを実現することができる。よっ
て、消費電力が少ない撮像装置や半導体装置を実現することができる。
また、酸化物半導体はバンドギャップが広いため、酸化物半導体を用いた半導体装置は使
用できる環境の温度範囲が広い。本発明の一態様によれば、動作温度範囲が広い撮像装置
や半導体装置を実現することができる。
なお、上述の３層構造は一例である。例えば、半導体層２４２ａまたは半導体層２４２ｃ
の一方を形成しない２層構造としても構わない。
［酸化物半導体について］
ここで、半導体層２４２に適用可能な酸化物半導体について詳細に説明しておく。
半導体層として酸化物半導体を用いる場合は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇ
ｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶
酸化物半導体、微結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏ Ｃｒｙｓｔａｌｌｉｎｅ
Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体などを用いることが
できる。
ＣＡＡＣ−ＯＳ膜は、ｃ軸配向した複数の結晶部を有する酸化物半導体膜の一つである。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏ
ｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳ膜の明視野像および回折パターンの複合解析像（
高分解能ＴＥＭ像ともいう。）を観察することで複数の結晶部を確認することができる。
一方、高分解能ＴＥＭ像によっても明確な結晶部同士の境界、即ち結晶粒界（グレインバ
ウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結
晶粒界に起因する電子移動度の低下が起こりにくいといえる。
試料面と概略平行な方向から、ＣＡＡＣ−ＯＳ膜の断面の高分解能ＴＥＭ像を観察すると
、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は
、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映し
た形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
断面の高分解能ＴＥＭ像および平面の高分解能ＴＥＭ像より、ＣＡＡＣ−ＯＳ膜の結晶部
は配向性を有していることがわかる。
ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ
軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いてい
る。
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行
った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面また
は上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形
状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面
または上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ−ＯＳ膜中において、ｃ軸配向した結晶部の分布が均一でなくてもよい。
例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によ
って形成される場合、上面近傍の領域は、被形成面近傍の領域よりもｃ軸配向した結晶部
の割合が高くなることがある。また、不純物の添加されたＣＡＡＣ−ＯＳ膜は、不純物が
添加された領域が変質し、部分的にｃ軸配向した結晶部の割合の異なる領域が形成される
こともある。
ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、
シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコ
ンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化
物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる
要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径
（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の
原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純
物は、キャリアトラップやキャリア発生源となる場合がある。
また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物
半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによって
キャリア発生源となることがある。
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または
実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜
は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、当該
酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノー
マリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真
性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜
を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時
間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く
、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる
場合がある。
また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性
の変動が小さい。
次に、多結晶酸化物半導体膜について説明する。
多結晶酸化物半導体膜は、高分解能ＴＥＭ像において結晶粒を確認することができる。多
結晶酸化物半導体膜に含まれる結晶粒は、例えば、高分解能ＴＥＭ像で、２ｎｍ以上３０
０ｎｍ以下、３ｎｍ以上１００ｎｍ以下または５ｎｍ以上５０ｎｍ以下の粒径であること
が多い。また、多結晶酸化物半導体膜は、高分解能ＴＥＭ像で、結晶粒界を確認できる場
合がある。
多結晶酸化物半導体膜は、複数の結晶粒を有し、当該複数の結晶粒間において結晶の方位
が異なっている場合がある。
次に、微結晶酸化物半導体膜について説明する。
微結晶酸化物半導体膜は、高分解能ＴＥＭ像において、結晶部を確認することのできる領
域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体膜
に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大き
さであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微
結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ
−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）
膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確
認できない場合がある。
ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上
３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異なる
結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。従
って、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場
合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装
置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示
すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きいプローブ径（
例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行う
と、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、結
晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子回折
を行うと、スポットが観測される。また、ｎｃ−ＯＳ膜に対しナノビーム電子回折を行う
と、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ
−ＯＳ膜に対しナノビーム電子回折を行うと、リング状の領域内に複数のスポットが観測
される場合がある。
ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。その
ため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、
ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−Ｏ
Ｓ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。
従って、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて、キャリア密度が高くなる場合があ
る。キャリア密度が高い酸化物半導体膜は、電子移動度が高くなる場合がある。従って、
ｎｃ−ＯＳ膜を用いたトランジスタは、高い電界効果移動度を有する場合がある。また、
ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて、欠陥準位密度が高いため、キャリアトラッ
プが多くなる場合がある。従って、ｎｃ−ＯＳ膜を用いたトランジスタは、ＣＡＡＣ−Ｏ
Ｓ膜を用いたトランジスタと比べて、電気特性の変動が大きく、信頼性の低いトランジス
タとなる。ただし、ｎｃ−ＯＳ膜は、比較的不純物が多く含まれていても形成することが
できるため、ＣＡＡＣ−ＯＳ膜よりも形成が容易となり、用途によっては好適に用いるこ
とができる場合がある。そのため、ｎｃ−ＯＳ膜を用いたトランジスタを有する半導体装
置は、生産性高く作製することができる場合がある。
次に、非晶質酸化物半導体膜について説明する。
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶部を有さない酸化
物半導体膜である。石英のような無定形状態を有する酸化物半導体膜が一例である。
非晶質酸化物半導体膜は、高分解能ＴＥＭ像において結晶部を確認することができない。
非晶質酸化物半導体膜に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ−ｏｆ−ｐ
ｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半
導体膜に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半
導体膜に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが
観測される。
非晶質酸化物半導体膜は、水素などの不純物を高い濃度で含む酸化物半導体膜である。ま
た、非晶質酸化物半導体膜は、欠陥準位密度の高い酸化物半導体膜である。
不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜は、キャリアトラップやキャリア
発生源が多い酸化物半導体膜である。
従って、非晶質酸化物半導体膜は、ｎｃ−ＯＳ膜と比べて、さらにキャリア密度が高くな
る場合がある。そのため、非晶質酸化物半導体膜を用いたトランジスタは、ノーマリーオ
ンの電気特性になりやすい。従って、ノーマリーオンの電気特性が求められるトランジス
タに好適に用いることができる場合がある。非晶質酸化物半導体膜は、欠陥準位密度が高
いため、キャリアトラップが多くなる場合がある。従って、非晶質酸化物半導体膜を用い
たトランジスタは、ＣＡＡＣ−ＯＳ膜やｎｃ−ＯＳ膜を用いたトランジスタと比べて、電
気特性の変動が大きく、信頼性の低いトランジスタとなる場合がある。
次に、単結晶酸化物半導体膜について説明する。
単結晶酸化物半導体膜は、不純物濃度が低く、欠陥準位密度が低い（酸素欠損が少ない）
酸化物半導体膜である。そのため、キャリア密度を低くすることができる。従って、単結
晶酸化物半導体膜を用いたトランジスタは、ノーマリーオンの電気特性になることが少な
い。また、単結晶酸化物半導体膜は、不純物濃度が低く、欠陥準位密度が低いため、キャ
リアトラップが少なくなる場合がある。従って、単結晶酸化物半導体膜を用いたトランジ
スタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
なお、酸化物半導体膜は、欠陥が少ないと密度が高くなる。また、酸化物半導体膜は、結
晶性が高いと密度が高くなる。また、酸化物半導体膜は、水素などの不純物濃度が低いと
密度が高くなる。単結晶酸化物半導体膜は、ＣＡＡＣ−ＯＳ膜よりも密度が高い。また、
ＣＡＡＣ−ＯＳ膜は、微結晶酸化物半導体膜よりも密度が高い。また、多結晶酸化物半導
体膜は、微結晶酸化物半導体膜よりも密度が高い。また、微結晶酸化物半導体膜は、非晶
質酸化物半導体膜よりも密度が高い。
なお、酸化物半導体膜は、ｎｃ−ＯＳ膜と非晶質酸化物半導体膜との間の物性を示す構造
を有する場合がある。そのような構造を有する酸化物半導体膜を、特に非晶質ライク酸化
物半導体（ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ Ｏｘ
ｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。
なお、ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ＯＳ膜およびｎｃ−ＯＳ膜の結晶部の大きさの計
測は、高分解能ＴＥＭ像を用いて行うことができる。例えば、ＩｎＧａＺｎＯ４の結晶は
層状構造を有し、Ｉｎ−Ｏ層の間に、Ｇａ−Ｚｎ−Ｏ層を２層有する。ＩｎＧａＺｎＯ４
の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９
層がｃ軸方向に層状に重なった構造を有する。よって、これらの近接する層同士の間隔は
、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその
値は０．２９ｎｍと求められている。そのため、高分解能ＴＥＭ像における格子縞に着目
し、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所においては、それぞれ
の格子縞がＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応すると見なした。その格子縞の観察
される領域のおける最大長を、ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ＯＳ膜およびｎｃ−ＯＳ
膜の結晶部の大きさとする。なお、結晶部の大きさは、０．８ｎｍ以上のものを選択的に
評価する。
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、ＣＡ
ＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
ところで、酸化物半導体膜がＣＡＡＣ−ＯＳ膜であったとしても、部分的にｎｃ−ＯＳ膜
などと同様の回折パターンが観測される場合がある。したがって、ＣＡＡＣ−ＯＳ膜の良
否は、一定の範囲におけるＣＡＡＣ−ＯＳ膜の回折パターンが観測される領域の割合（Ｃ
ＡＡＣ化率ともいう。）で表すことができる場合がある。例えば、良質なＣＡＡＣ−ＯＳ
膜であれば、ＣＡＡＣ化率は、５０％以上、好ましくは８０％以上、さらに好ましくは９
０％以上、より好ましくは９５％以上となる。なお、ＣＡＡＣ−ＯＳ膜と異なる回折パタ
ーンが観測される領域の割合を非ＣＡＡＣ化率と表記する。
半導体層２４２ａ、半導体層２４２ｂ、および半導体層２４２ｃに適用可能な酸化物半導
体の一例として、インジウムを含む酸化物を挙げることができる。酸化物は、例えば、イ
ンジウムを含むと、キャリア移動度（電子移動度）が高くなる。また、酸化物半導体は、
元素Ｍを含むと好ましい。元素Ｍは、好ましくは、アルミニウム、ガリウム、イットリウ
ムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコ
ン、チタン、鉄、ニッケル、ゲルマニウム、イットリウム、ジルコニウム、モリブデン、
ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステンなどがある。ただ
し、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。元素Ｍは、例
えば、酸素との結合エネルギーが高い元素である。元素Ｍは、例えば、酸化物のエネルギ
ーギャップを大きくする機能を有する元素である。また、酸化物半導体は、亜鉛を含むと
好ましい。酸化物が亜鉛を含むと、例えば、酸化物を結晶化しやすくなる。
ただし、酸化物半導体は、インジウムを含む酸化物に限定されない。酸化物半導体は、例
えば、亜鉛スズ酸化物、ガリウムスズ酸化物、ガリウム酸化物であっても構わない。
また酸化物半導体は、エネルギーギャップが大きい酸化物を用いる。酸化物半導体のエネ
ルギーギャップは、例えば、２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．８ｅＶ以上
３．８ｅＶ以下、さらに好ましくは３ｅＶ以上３．５ｅＶ以下とする。
以下では、酸化物半導体中における不純物の影響について説明する。なお、トランジスタ
の電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減し、低キャリア密
度化および高純度化することが有効である。なお、酸化物半導体のキャリア密度は、１×
１０１７個／ｃｍ３未満、１×１０１５個／ｃｍ３未満、または１×１０１３個／ｃｍ３
未満とする。酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃
度も低減することが好ましい。
例えば、酸化物半導体中のシリコンは、キャリアトラップやキャリア発生源となる場合が
ある。そのため、酸化物半導体中のシリコン濃度を、二次イオン質量分析法（ＳＩＭＳ：
Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）において、１×１
０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さら
に好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
また、酸化物半導体中に水素が含まれると、キャリア密度を増大させてしまう場合がある
。酸化物半導体の水素濃度はＳＩＭＳにおいて、２×１０２０ａｔｏｍｓ／ｃｍ３以下、
好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍ
ｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、
酸化物半導体中に窒素が含まれると、キャリア密度を増大させてしまう場合がある。酸化
物半導体の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ま
しくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／
ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体の水素濃度を低減するために、半導体層２４２と接する絶縁層１０９
および絶縁層１１７の水素濃度を低減すると好ましい。絶縁層１０９および絶縁層１１７
の水素濃度はＳＩＭＳにおいて、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×
１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下
、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物半導体の
窒素濃度を低減するために、絶縁層１０９および絶縁層１１７の窒素濃度を低減すると好
ましい。絶縁層１０９および絶縁層１１７の窒素濃度は、ＳＩＭＳにおいて、５×１０１
９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ま
しくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ
／ｃｍ３以下とする。
本実施の形態では、まず、絶縁層１０９上に半導体層２４２ａを形成し、半導体層２４２
ａ上に半導体層２４２ｂを形成する。
なお、酸化物半導体層の成膜には、スパッタ法を用いることが好ましい。スパッタ法とし
ては、ＲＦスパッタ法、ＤＣスパッタ法、ＡＣスパッタ法等を用いることができる。ＤＣ
スパッタ法、またはＡＣスパッタ法は、ＲＦスパッタ法よりも均一性良く成膜することが
できる。
本実施の形態では、半導体層２４２ａとして、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ
：Ｇａ：Ｚｎ＝１：３：２）を用いて、スパッタリング法により厚さ２０ｎｍのＩｎ−Ｇ
ａ−Ｚｎ酸化物を形成する。なお、半導体層２４２ａに適用可能な構成元素および組成は
これに限られるものではない。
また、半導体層２４２ａ形成後に酸素ドープ処理を行ってもよい。
次に、半導体層２４２ａ上に、半導体層２４２ｂを形成する。本実施の形態では、半導体
層２４２ｂとして、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１
）を用いて、スパッタリング法により厚さ３０ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物を形成する
。なお、半導体層２４２ｂに適用可能な構成元素および組成はこれに限られるものではな
い。
また、半導体層２４２ｂ形成後に酸素ドープ処理を行ってもよい。
次に、半導体層２４２ａおよび半導体層２４２ｂに含まれる水分または水素などの不純物
をさらに低減して、半導体層２４２ａおよび半導体層２４２ｂを高純度化するために、加
熱処理を行ってもよい。
例えば、減圧雰囲気下、窒素や希ガスなどの不活性雰囲気下、酸化性雰囲気下、又は超乾
燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定
した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、
好ましくは１０ｐｐｂ以下の空気）雰囲気下で、半導体層２４２ａおよび半導体層２４２
ｂに加熱処理を施す。なお、酸化性雰囲気とは、酸素、オゾンまたは窒化酸素などの酸化
性ガスを１０ｐｐｍ以上含有する雰囲気をいう。また、不活性雰囲気とは、前述の酸化性
ガスが１０ｐｐｍ未満であり、その他、窒素または希ガスで充填された雰囲気をいう。
また、加熱処理を行うことにより、不純物の放出と同時に絶縁層１０９に含まれる酸素を
半導体層２４２ａおよび半導体層２４２ｂに拡散させ、半導体層２４２ａおよび半導体層
２４２ｂの酸素欠損を低減することができる。なお、不活性ガス雰囲気で加熱処理した後
に、酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行
ってもよい。なお、加熱処理は、半導体層２４２ｂの形成後であれば、いつ行ってもよい
。例えば、半導体層２４２ｂの選択的なエッチング後に加熱処理を行ってもよい。
加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下で行えば
よい。処理時間は２４時間以内とする。２４時間を超える加熱処理は生産性の低下を招く
ため好ましくない。
次に、半導体層２４２ｂ上にレジストマスクを形成し、該レジストマスクを用いて、半導
体層２４２ａおよび半導体層２４２ｂの一部を選択的にエッチングする。この時、絶縁層
１０９の一部がエッチングされ、絶縁層１０９に凸部が形成される場合がある。
半導体層２４２ａおよび半導体層２４２ｂのエッチングは、ドライエッチング法でもウェ
ットエッチング法でもよく、両方を用いてもよい。エッチング終了後、レジストマスクを
除去する。
また、トランジスタ２４１は、半導体層２４２ｂ上に、半導体層２４２ｂの一部と接して
、電極２４４および電極２４５を有する。電極２４４および電極２４５（これらと同じ層
で形成される他の電極または配線を含む）は、電極２２６と同様の材料および方法で形成
することができる。
また、トランジスタ２４１は、半導体層２４２ｂ、電極２４４、および電極２４５上に半
導体層２４２ｃを有する。半導体層２４２ｃは、半導体層２４２ｂ、電極２４４、および
電極２４５の、それぞれの一部と接する。
本実施の形態では、半導体層２４２ｃを、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇ
ａ：Ｚｎ＝１：３：２）を用いたスパッタリング法により形成する。なお、半導体層２４
２ｃに適用可能な構成元素および組成はこれに限られるものではない。例えば、半導体層
２４２ｃとして酸化ガリウムを用いてもよい。また、半導体層２４２ｃに酸素ドープ処理
を行ってもよい。
また、トランジスタ２４１は、半導体層２４２ｃ上に絶縁層１１７を有する。絶縁層１１
７はゲート絶縁層として機能することができる。絶縁層１１７は、絶縁層１０２と同様の
材料及び方法で形成することができる。また、絶縁層１１７に酸素ドープ処理を行っても
よい。
半導体層２４２ｃおよび絶縁層１１７の形成後、絶縁層１１７上にマスクを形成し、半導
体層２４２ｃおよび絶縁層１１７の一部を選択的にエッチングして、島状の半導体層２４
２ｃ、および島状の絶縁層１１７としてもよい。
また、トランジスタ２４１は、絶縁層１１７上に電極２４３を有する。電極２４３（これ
らと同じ層で形成される他の電極または配線を含む）は、電極２２６と同様の材料および
方法で形成することができる。
本実施の形態では、電極２４３を電極２４３ａと電極２４３ｂの積層とする例を示してい
る。例えば、電極２４３ａを窒化タンタルで形成し、電極２４３ｂを銅で形成する。電極
２４３ａがバリア層として機能し、銅元素の拡散を防ぐことができる。よって、信頼性の
高い半導体装置を実現することができる。
また、トランジスタ２４１は、電極２４３を覆う絶縁層１１８を有する。絶縁層１１８は
、絶縁層１０２と同様の材料及び方法で形成することができる。また、絶縁層１１８に酸
素ドープ処理を行ってもよい。また、絶縁層１１８表面にＣＭＰ処理を行ってもよい。
また、絶縁層１１８上に絶縁層１１３を有する。絶縁層１１３は、絶縁層１０５と同様の
材料および方法で形成することができる。また、絶縁層１１３表面にＣＭＰ処理を行って
もよい。ＣＭＰ処理を行うことにより、試料表面の凹凸を低減し、この後形成される絶縁
層や導電層の被覆性を高めることができる。また、絶縁層１１３および絶縁層１１８の一
部に開口が形成されている。また、該開口中に、コンタクトプラグ１１４が形成されてい
る。
また、絶縁層１１３の上に、配線２６１、配線２６５、および配線２６７（これらと同じ
層で形成される他の電極または配線を含む）が形成されている。配線２６７は、絶縁層１
１３及び絶縁層１１８に設けられた開口において、コンタクトプラグ１１４を介して電極
２４９と電気的に接続されている。また、配線２６５は、絶縁層１１３及び絶縁層１１８
に設けられた開口において、コンタクトプラグ１１４を介して電極２４４と電気的に接続
されている。
また、撮像装置１００は、配線２６１、配線２６５、および配線２６７（これらと同じ層
で形成される他の電極または配線を含む）を覆って絶縁層１１５を有する。絶縁層１１５
は、絶縁層１０５と同様の材料および方法で形成することができる。また、絶縁層１１５
表面にＣＭＰ処理を行ってもよい。ＣＭＰ処理を行うことにより、試料表面の凹凸を低減
し、この後形成される絶縁層や導電層の被覆性を高めることができる。また、絶縁層１１
５の一部に開口が形成されている。
また、絶縁層１１５の上に、配線２６３、および配線２６６（これらと同じ層で形成され
る他の電極または配線を含む）が形成されている。
なお、配線２６３、および配線２６６（これらと同じ層で形成される他の電極または配線
を含む）は、それぞれが絶縁層中に形成された開口およびコンタクトプラグを介して、他
層の配線または他層の電極と電気的に接続することができる。
また、配線２６３、および配線２６６を覆って絶縁層１１６を有する。絶縁層１１６は、
絶縁層１０５と同様の材料および方法で形成することができる。また、絶縁層１１６表面
にＣＭＰ処理を行ってもよい。
図２３に示すトランジスタ２４１は、例えば、トランジスタ１２１相当する。光電変換素
子２２０上に画素を構成するトランジスタを設けることで、平面視において光電変換素子
２２０の占有面積を大きくすることができる。よって、撮像装置１００の受光感度を高め
ることができる。また、解像度を高めても受光感度が低下しにくい撮像装置１００を実現
することができる。
周辺回路を構成するトランジスタの一例として、図２３に示したトランジスタ２８１の拡
大断面図を図２６（Ａ）に示す。また、図２３に示したトランジスタ２８２の拡大断面図
を図２６（Ｂ）に示す。本実施の形態では、一例として、トランジスタ２８１がｐチャネ
ル型のトランジスタ、トランジスタ２８２がｎチャネル型のトランジスタである場合につ
いて説明する。
トランジスタ２８１は、チャネルが形成されるｉ型半導体層２８３、ｐ型半導体層２８５
、絶縁層２８６、電極２８７、側壁２８８を有する。また、ｉ型半導体層２８３中の側壁
２８８と重なる領域に低濃度ｐ型不純物領域２８４を有する。
トランジスタ２８１が有するｉ型半導体層２８３は、光電変換素子２２０が有するｉ型半
導体層２２２と同一工程で同時に形成することができる。また、トランジスタ２８１が有
するｐ型半導体層２８５は、光電変換素子２２０が有するｐ型半導体層２２１と同一工程
で同時に形成することができる。
絶縁層２８６はゲート絶縁層として機能できる。また、電極２８７はゲート電極として機
能できる。低濃度ｐ型不純物領域２８４は、電極２８７形成後、側壁２８８形成前に、電
極２８７をマスクとして用いて不純物元素を導入することにより形成することができる。
すなわち、低濃度ｐ型不純物領域２８４は、自己整合方式により形成することができる。
なお、低濃度ｐ型不純物領域２８４はｐ型半導体層２８５と同じ導電型を有し、導電型を
付与する不純物の濃度がｐ型半導体層２８５よりも少ない。
トランジスタ２８２はトランジスタ２８１と同様の構成を有するが、低濃度ｐ型不純物領
域２８４とｐ型半導体層２８５に換えて、低濃度ｎ型不純物領域２９４とｎ型半導体層２
９５を有する点が異なる。
また、トランジスタ２８２が有するｎ型半導体層２９５は、光電変換素子２２０が有する
ｎ型半導体層２２３と同一工程で同時に形成することができる。また、トランジスタ２８
１と同様に、低濃度ｎ型不純物領域２９４は、自己整合方式により形成することができる
。なお、低濃度ｎ型不純物領域２９４はｎ型半導体層２９５と同じ導電型を有し、導電型
を付与する不純物の濃度がｎ型半導体層２９５よりも少ない。
なお、本明細書等で開示された、金属膜、半導体膜、無機絶縁膜など様々な膜はスパッタ
法やプラズマＣＶＤ法により形成することができるが、他の方法、例えば、熱ＣＶＤ（Ｃ
ｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成してもよい。熱ＣＶ
Ｄ法の例としてＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏ
ｒ Ｄｅｐｏｓｉｔｉｏｎ）法やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉ
ｏｎ）法を使っても良い。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成
されることが無いという利点を有する。
熱ＣＶＤ法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧ま
たは減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行
ってもよい。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順
次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。
例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以上
の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原
料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第
２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキ
ャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよ
い。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後
、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層を
成膜し、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層され
て薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返
すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順
序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微
細なＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を作製する場合に適し
ている。
ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法は、これまでに記載した実施形態に開示された
金属膜、半導体膜、無機絶縁膜など様々な膜を形成することができ、例えば、Ｉｎ−Ｇａ
−Ｚｎ−Ｏ膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジ
メチル亜鉛を用いる。なお、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ３）３である
。また、トリメチルガリウムの化学式は、Ｇａ（ＣＨ３）３である。また、ジメチル亜鉛
の化学式は、Ｚｎ（ＣＨ３）２である。また、これらの組み合わせに限定されず、トリメ
チルガリウムに代えてトリエチルガリウム（化学式Ｇａ（Ｃ２Ｈ５）３）を用いることも
でき、ジメチル亜鉛に代えてジエチル亜鉛（化学式Ｚｎ（Ｃ２Ｈ５）２）を用いることも
できる。
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒と
ハフニウム前駆体化合物を含む液体（ハフニウムアルコキシドや、テトラキスジメチルア
ミドハフニウム（ＴＤＭＡＨ）などのハフニウムアミド）を気化させた原料ガスと、酸化
剤としてオゾン（Ｏ３）の２種類のガスを用いる。なお、テトラキスジメチルアミドハフ
ニウムの化学式はＨｆ［Ｎ（ＣＨ３）２］４である。また、他の材料液としては、テトラ
キス（エチルメチルアミド）ハフニウムなどがある。
例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒
とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウム（ＴＭＡ）など）を気
化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。なお、トリメチルア
ルミニウムの化学式はＡｌ（ＣＨ３）３である。また、他の材料液としては、トリス（ジ
メチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，
２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサク
ロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ２
、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガ
スとＢ２Ｈ６ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、ＷＦ６
ガスとＨ２ガスを順次繰り返し導入してタングステン膜を形成する。なお、Ｂ２Ｈ６ガス
に代えてＳｉＨ４ガスを用いてもよい。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ
膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎ−
Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＧａＯ
層を形成し、更にその後Ｚｎ（ＣＨ３）２ガスとＯ３ガスを順次繰り返し導入してＺｎＯ
層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを用い
てＩｎ−Ｇａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成し
ても良い。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングして得られたＨ２Ｏ
ガスを用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ
３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｇａ（ＣＨ３）３
ガスにかえて、Ｇａ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｚｎ（ＣＨ３）２ガスを
用いても良い。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態５）
周辺回路及び画素回路に、ＯＲ回路、ＡＮＤ回路、ＮＡＮＤ回路、及びＮＯＲ回路などの
論理回路や、インバータ回路、バッファ回路、シフトレジスタ回路、フリップフロップ回
路、エンコーダ回路、デコーダ回路、増幅回路、アナログスイッチ回路、積分回路、微分
回路、及びメモリ素子などを適宜設けることができる。
本実施の形態では、図２７（Ａ）乃至図２７（Ｅ）を用いて、周辺回路及び画素回路に用
いることができるＣＭＯＳ回路などの一例を示す。図２７（Ａ）乃至図２７（Ｅ）に示す
回路図において、酸化物半導体を用いたトランジスタであることを明示するために、酸化
物半導体を用いたトランジスタの回路記号に「ＯＳ」の記載を付している。
図２７（Ａ）に示すＣＭＯＳ回路は、ｐチャネル型のトランジスタ２８１とｎチャネル型
のトランジスタ２８２を直列に接続し、且つ、それぞれのゲートを接続した、いわゆるイ
ンバータ回路の構成例を示している。
図２７（Ｂ）に示すＣＭＯＳ回路は、ｐチャネル型のトランジスタ２８１とｎチャネル型
のトランジスタ２８２を並列に接続した、いわゆるアナログスイッチ回路の構成例を示し
ている。
図２７（Ｃ）に示す回路は、ｎチャネル型のトランジスタ２８９のソースまたはドレイン
の一方を、ｐチャネル型のトランジスタのゲートおよび容量素子２５７の一方の電極に接
続した、いわゆるメモリ素子の構成例を示している。また、図２７（Ｄ）に示す回路は、
ｎチャネル型のトランジスタ２８９のソースまたはドレインの一方を、容量素子２５７の
一方の電極に接続した、いわゆるメモリ素子の構成例を示している。
図２７（Ｃ）および図２７（Ｄ）に示す回路は、トランジスタ２８９のソースまたはドレ
インの他方から入力された電荷を、ノード２５６に保持することができる。トランジスタ
２８９に酸化物半導体を用いたトランジスタを用いることで、長期間に渡ってノード２５
６の電荷を保持することができる。また、トランジスタ２８１を、チャネルが形成される
半導体層に酸化物半導体を用いたトランジスタとしてもよい。
図２７（Ｅ）に示す回路は、光センサの構成例を示している。図２７（Ｅ）において、チ
ャネルが形成される半導体層に酸化物半導体を用いたトランジスタ２９２のソースまたは
ドレインの一方はフォトダイオード２９１と電気的に接続され、トランジスタ２９２のソ
ースまたはドレインの他方はノード２５４を介してトランジスタ２９３のゲートと電気的
に接続されている。チャネルが形成される半導体層に酸化物半導体を用いたトランジスタ
２９２は、オフ電流を極めて小さくすることができるため、受光した光量に応じて決定さ
れるノード２５４の電位が変動しにくい。よって、ノイズの影響を受けにくい撮像装置を
実現することができる。また、リニアリティが高い撮像装置を実現することができる。
また、周辺回路に、図２８（Ａ）に示すシフトレジスタ回路１８００とバッファ回路１９
００を組み合わせた回路を設けてもよい。また、周辺回路に、図２８（Ｂ）に示すシフト
レジスタ回路１８１０とバッファ回路１９１０とアナログスイッチ回路２１００を組み合
わせた回路を設けてもよい。各垂直出力線２１１０はアナログスイッチ回路２１００によ
って選択され、出力信号を出力線２２００に出力する。アナログスイッチ回路２１００は
シフトレジスタ回路１８１０とバッファ回路１９１０で順次選択することができる。
また、上記実施の形態に示した回路図において、配線１３７（ＯＵＴ）に図２９（Ａ）、
図２９（Ｂ）、図２９（Ｃ）に示すような積分回路が接続されていてもよい。当該回路に
よって、読み出し信号のＳ／Ｎ比を高めることができ、より微弱な光を検出することがで
きる。すなわち、撮像装置の感度を高めることができる。
図２９（Ａ）は、演算増幅回路（ＯＰアンプともいう）を用いた積分回路である。演算増
幅回路の反転入力端子は、抵抗素子Ｒを介して配線１３７に接続される。演算増幅回路の
非反転入力端子は、接地電位に接続される。演算増幅回路の出力端子は、容量素子Ｃを介
して演算増幅回路の反転入力端子に接続される。
図２９（Ｂ）は、図２９（Ａ）とは異なる構成の演算増幅回路を用いた積分回路である。
演算増幅回路の反転入力端子は、抵抗素子Ｒと容量素子Ｃ１を介して配線１３７（ＯＵＴ
）に接続される。演算増幅回路の非反転入力端子は、接地電位に接続される。演算増幅回
路の出力端子は、容量素子Ｃ２を介して演算増幅回路の反転入力端子に接続される。
図２９（Ｃ）は、図２９（Ａ）および図２９（Ｂ）とは異なる構成の演算増幅回路を用い
た積分回路である。演算増幅回路の非反転入力端子は、抵抗素子Ｒを介して配線１３７に
接続される。演算増幅回路の反転入力端子は、演算増幅回路の出力端子に接続される。な
お、抵抗素子Ｒと容量素子Ｃは、ＣＲ積分回路を構成する。また、演算増幅回路はユニテ
ィゲインバッファを構成する。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態６）
本実施の形態では、上記実施の形態に示したトランジスタに用いることができるトランジ
スタの構成例について、図３０乃至図３３を用いて説明する。
〔ボトムゲート型トランジスタ〕
図３０（Ａ１）に例示するトランジスタ４１０は、ボトムゲート型のトランジスタの１つ
であるチャネル保護型のトランジスタである。トランジスタ４１０は、半導体層２４２の
チャネル形成領域上に、チャネル保護層として機能できる絶縁層２０９を有する。絶縁層
２０９は、絶縁層１１７と同様の材料および方法により形成することができる。電極２４
４の一部、および電極２４５の一部は、絶縁層２０９上に形成される。
チャネル形成領域上に絶縁層２０９を設けることで、電極２４４および電極２４５の形成
時に生じる半導体層２４２の露出を防ぐことができる。よって、電極２４４および電極２
４５の形成時に半導体層２４２の薄膜化を防ぐことができる。本発明の一態様によれば、
電気特性の良好なトランジスタを実現することができる。
図３０（Ａ２）に示すトランジスタ４１１は、絶縁層１１８上にバックゲート電極として
機能できる電極２１３を有する点が、トランジスタ４１０と異なる。電極２１３は、電極
２４３と同様の材料および方法で形成することができる。
一般に、バックゲート電極は導電層で形成され、ゲート電極とバックゲート電極で半導体
層のチャネル形成領域を挟むように配置される。よって、バックゲート電極は、ゲート電
極と同様に機能させることができる。バックゲート電極の電位は、ゲート電極と同電位と
してもよいし、ＧＮＤ電位や、任意の電位としてもよい。また、バックゲート電極の電位
をゲート電極と連動させず独立して変化させることで、トランジスタのしきい値電圧を変
化させることができる。
電極２４３および電極２１３は、どちらもゲート電極として機能することができる。よっ
て、絶縁層１１７、絶縁層２０９、および絶縁層１１８は、ゲート絶縁層として機能する
ことができる。
なお、電極２４３または電極２１３の一方を、「ゲート電極」という場合、他方を「バッ
クゲート電極」という場合がある。例えば、トランジスタ４１１において、電極２１３を
「ゲート電極」と言う場合、電極２４３を「バックゲート電極」と言う場合がある。また
、電極２１３を「ゲート電極」として用いる場合は、トランジスタ４１１をトップゲート
型のトランジスタの一種と考えることができる。また、電極２４３および電極２１３のど
ちらか一方を、「第１のゲート電極」といい、他方を「第２のゲート電極」という場合が
ある。
半導体層２４２を挟んで電極２４３および電極２１３を設けることで、更には、電極２４
３および電極２１３を同電位とすることで、半導体層２４２においてキャリアの流れる領
域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、ト
ランジスタ４１１のオン電流が大きくなる共に、電界効果移動度が高くなる。
したがって、トランジスタ４１１は、占有面積に対して大きいオン電流を有するトランジ
スタである。すなわち、求められるオン電流に対して、トランジスタ４１１の占有面積を
小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくす
ることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現する
ことができる。
また、ゲート電極とバックゲート電極は導電層で形成されるため、トランジスタの外部で
生じる電界が、チャネルが形成される半導体層に作用しないようにする機能（特に静電気
に対する静電遮蔽機能）を有する。
また、電極２４３および電極２１３は、それぞれが外部からの電界を遮蔽する機能を有す
るため、絶縁層１０９側もしくは電極２１３上方に生じる荷電粒子等の電荷が半導体層２
４２のチャネル形成領域に影響しない。この結果、ストレス試験（例えば、ゲートに負の
電荷を印加する−ＧＢＴ（Ｇａｔｅ Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験
）の劣化が抑制されると共に、異なるドレイン電圧におけるオン電流の立ち上がり電圧の
変動を抑制することができる。なお、この効果は、電極２４３および電極２１３が、同電
位、または異なる電位の場合において生じる。
なお、ＢＴストレス試験は加速試験の一種であり、長期間の使用によって起こるトランジ
スタの特性変化（すなわち、経年変化）を、短時間で評価することができる。特に、ＢＴ
ストレス試験前後におけるトランジスタのしきい値電圧の変動量は、信頼性を調べるため
の重要な指標となる。ＢＴストレス試験前後において、しきい値電圧の変動量が少ないほ
ど、信頼性が高いトランジスタであるといえる。
また、電極２４３および電極２１３を有し、且つ電極２４３および電極２１３を同電位と
することで、しきい値電圧の変動量が低減される。このため、複数のトランジスタにおけ
る電気特性のばらつきも同時に低減される。
また、バックゲート電極を有するトランジスタは、ゲートに正の電荷を印加する＋ＧＢＴ
ストレス試験前後におけるしきい値電圧の変動も、バックゲート電極を有さないトランジ
スタより小さい。
また、バックゲート電極側から光が入射する場合に、バックゲート電極を、遮光性を有す
る導電膜で形成することで、バックゲート電極側から半導体層に光が入射することを防ぐ
ことができる。よって、半導体層の光劣化を防ぎ、トランジスタのしきい値電圧がシフト
するなどの電気特性の劣化を防ぐことができる。
本発明の一態様によれば、信頼性の良好なトランジスタを実現することができる。また、
信頼性の良好な半導体装置を実現することができる。
図３０（Ｂ１）に例示するトランジスタ４２０は、ボトムゲート型のトランジスタの１つ
であるチャネル保護型のトランジスタである。トランジスタ４２０は、トランジスタ４１
０とほぼ同様の構造を有しているが、絶縁層２０９が半導体層２４２を覆っている点が異
なる。また、半導体層２４２と重なる絶縁層２０９の一部を選択的に除去して形成した開
口部において、半導体層２４２と電極２４４が電気的に接続している。また、半導体層２
４２と重なる絶縁層２０９の一部を選択的に除去して形成した開口部において、半導体層
２４２と電極２４５が電気的に接続している。絶縁層２０９の、チャネル形成領域と重な
る領域は、チャネル保護層として機能できる。
図３０（Ｂ２）に示すトランジスタ４２１は、絶縁層１１８上にバックゲート電極として
機能できる電極２１３を有する点が、トランジスタ４２０と異なる。
絶縁層２０９を設けることで、電極２４４および電極２４５の形成時に生じる半導体層２
４２の露出を防ぐことができる。よって、電極２４４および電極２４５の形成時に半導体
層２４２の薄膜化を防ぐことができる。
また、トランジスタ４２０およびトランジスタ４２１は、トランジスタ４１０およびトラ
ンジスタ４１１よりも、電極２４４と電極２４３の間の距離と、電極２４５と電極２４３
の間の距離が長くなる。よって、電極２４４と電極２４３の間に生じる寄生容量を小さく
することができる。また、電極２４５と電極２４３の間に生じる寄生容量を小さくするこ
とができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現できる。
〔トップゲート型トランジスタ〕
図３１（Ａ１）に例示するトランジスタ４３０は、トップゲート型のトランジスタの１つ
である。トランジスタ４３０は、絶縁層１０９の上に半導体層２４２を有し、半導体層２
４２および絶縁層１０９上に、半導体層２４２の一部に接する電極２４４および半導体層
２４２の一部に接する電極２４５を有し、半導体層２４２、電極２４４、および電極２４
９上に絶縁層１１７を有し、絶縁層１１７上に電極２４３を有する。
トランジスタ４３０は、電極２４３および電極２４４、並びに、電極２４３および電極２
４５が重ならないため、電極２４３および電極２４４間に生じる寄生容量、並びに、電極
２４３および電極２４５間に生じる寄生容量を小さくすることができる。また、電極２４
３を形成した後に、電極２４３をマスクとして用いて不純物元素２５５を半導体層２４２
に導入することで、半導体層２４２中に自己整合（セルフアライメント）的に不純物領域
を形成することができる（図３１（Ａ３）参照）。本発明の一態様によれば、電気特性の
良好なトランジスタを実現することができる。
なお、不純物元素２５５の導入は、イオン注入装置、イオンドーピング装置またはプラズ
マ処理装置を用いて行うことができる。
不純物元素２５５としては、例えば、第１３族元素または第１５族元素のうち、少なくと
も一種類の元素を用いることができる。また、半導体層２４２に酸化物半導体を用いる場
合は、不純物元素２５５として、希ガス、水素、および窒素のうち、少なくとも一種類の
元素を用いることも可能である。
図３１（Ａ２）に示すトランジスタ４３１は、電極２１３および絶縁層２１７を有する点
がトランジスタ４３０と異なる。トランジスタ４３１は、絶縁層１０９の上に形成された
電極２１３を有し、電極２１３上に形成された絶縁層２１７を有する。前述した通り、電
極２１３は、バックゲート電極として機能することができる。よって、絶縁層２１７は、
ゲート絶縁層として機能することができる。絶縁層２１７は、絶縁層２０５と同様の材料
および方法により形成することができる。
トランジスタ４１１と同様に、トランジスタ４３１は、占有面積に対して大きいオン電流
を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ４
３１の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占
有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導
体装置を実現することができる。
図３１（Ｂ１）に例示するトランジスタ４４０は、トップゲート型のトランジスタの１つ
である。トランジスタ４４０は、電極２４４および電極２４９を形成した後に半導体層２
４２を形成する点が、トランジスタ４３０と異なる。また、図３１（Ｂ２）に例示するト
ランジスタ４４１は、電極２１３および絶縁層２１７を有する点が、トランジスタ４４０
と異なる。トランジスタ４４０およびトランジスタ４４１において、半導体層２４２の一
部は電極２４４上に形成され、半導体層２４２の他の一部は電極２４５上に形成される。
トランジスタ４１１と同様に、トランジスタ４４１は、占有面積に対して大きいオン電流
を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ４
４１の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占
有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導
体装置を実現することができる。
トランジスタ４４０およびトランジスタ４４１も、電極２４３を形成した後に、電極２４
３をマスクとして用いて不純物元素２５５を半導体層２４２に導入することで、半導体層
２４２中に自己整合的に不純物領域を形成することができる。本発明の一態様によれば、
電気特性の良好なトランジスタを実現することができる。また、本発明の一態様によれば
、集積度の高い半導体装置を実現することができる。
〔ｓ−ｃｈａｎｎｅｌ型トランジスタ〕
図３２に例示するトランジスタ４５０は、半導体層２４２ｂの上面及び側面が半導体層２
４２ａに覆われた構造を有する。図３２（Ａ）はトランジスタ４５０の上面図である。図
３２（Ｂ）は、図３２（Ａ）中のＸ１−Ｘ２の一点鎖線で示した部位の断面図（チャネル
長方向の断面図）である。図３２（Ｃ）は、図３２（Ａ）中のＹ１−Ｙ２の一点鎖線で示
した部位の断面図（チャネル幅方向の断面図）である。
絶縁層１０９に設けた凸部上に半導体層２４２を設けることによって、半導体層２４２ｂ
の側面も電極２４３で覆うことができる。すなわち、トランジスタ４５０は、電極２４３
の電界によって、半導体層２４２ｂを電気的に取り囲むことができる構造を有している。
このように、導電膜の電界によって、半導体を電気的に取り囲むトランジスタの構造を、
ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。また、ｓ−
ｃｈａｎｎｅｌ構造を有するトランジスタを、「ｓ−ｃｈａｎｎｅｌ型トランジスタ」も
しくは「ｓ−ｃｈａｎｎｅｌトランジスタ」ともいう。
ｓ−ｃｈａｎｎｅｌ構造では、半導体層２４２ｂの全体（バルク）にチャネルが形成され
る場合がある。ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのドレイン電流を大きくする
ことができ、さらに大きいオン電流を得ることができる。また、電極２４３の電界によっ
て、半導体層２４２ｂに形成されるチャネル形成領域の全領域を空乏化することができる
。したがって、ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのオフ電流をさらに小さくす
ることができる。
なお、絶縁層１０９の凸部を高くし、また、チャネル幅を小さくすることで、ｓ−ｃｈａ
ｎｎｅｌ構造によるオン電流の増大効果、オフ電流の低減効果などをより高めることがで
きる。また、半導体層２４２ｂの形成時に、露出する半導体層２４２ａを除去してもよい
。この場合、半導体層２４２ａと半導体層２４２ｂの側面が揃う場合がある。
また、図３３に示すトランジスタ４５１のように、半導体層２４２の下方に、絶縁層を介
して電極２１３を設けてもよい。図３３（Ａ）はトランジスタ４５１の上面図である。図
３３（Ｂ）は、図３３（Ａ）中のＸ１−Ｘ２の一点鎖線で示した部位の断面図である。図
３３（Ｃ）は、図３３（Ａ）中のＹ１−Ｙ２の一点鎖線で示した部位の断面図である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態７）
本実施の形態では、本発明の一態様に係る撮像装置を用いた電子機器の一例について説明
する。
本発明の一態様に係る撮像装置を用いた電子機器として、テレビ、モニタ等の表示装置、
照明装置、デスクトップ型或いはノート型のパーソナルコンピュータ、ワードプロセッサ
、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）などの記録媒体に記憶され
た静止画又は動画を再生する画像再生装置、ポータブルＣＤプレーヤ、ラジオ、テープレ
コーダ、ヘッドホンステレオ、ステレオ、ナビゲーションシステム、置き時計、壁掛け時
計、コードレス電話子機、トランシーバ、携帯電話、自動車電話、携帯型ゲーム機、タブ
レット型端末、パチンコ機などの大型ゲーム機、電卓、携帯情報端末、電子手帳、電子書
籍、電子翻訳機、音声入力機器、ビデオカメラ、デジタルスチルカメラ、電気シェーバ、
電子レンジ等の高周波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、温水器、扇風機
、毛髪乾燥機、エアコンディショナー、加湿器、除湿器などの空調設備、食器洗い器、食
器乾燥器、衣類乾燥器、布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、ＤＮＡ
保存用冷凍庫、懐中電灯、チェーンソー等の工具、煙感知器、透析装置等の医療機器、フ
ァクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売
機などが挙げられる。さらに、誘導灯、信号機、ベルトコンベア、エレベータ、エスカレ
ータ、産業用ロボット、電力貯蔵システム、電力の平準化やスマートグリッドのための蓄
電装置等の産業機器が挙げられる。また、燃料を用いたエンジンや、非水系二次電池から
の電力を用いて電動機により推進する移動体なども、電子機器の範疇に含まれるものとす
る。上記移動体として、例えば、電気自動車（ＥＶ）、内燃機関と電動機を併せ持ったハ
イブリッド車（ＨＥＶ）、プラグインハイブリッド車（ＰＨＥＶ）、これらのタイヤ車輪
を無限軌道に変えた装軌車両、電動アシスト自転車を含む原動機付自転車、自動二輪車、
電動車椅子、ゴルフ用カート、小型又は大型船舶、潜水艦、ヘリコプター、航空機、ロケ
ット、人工衛星、宇宙探査機や惑星探査機、宇宙船などが挙げられる。
図３４（Ａ）はビデオカメラであり、第１筐体９４１、第２筐体９４２、表示部９４３、
操作キー９４４、レンズ９４５、接続部９４６等を有する。操作キー９４４およびレンズ
９４５は第１筐体９４１に設けられており、表示部９４３は第２筐体９４２に設けられて
いる。そして、第１筐体９４１と第２筐体９４２とは、接続部９４６により接続されてお
り、第１筐体９４１と第２筐体９４２の間の角度は、接続部９４６により変更が可能であ
る。表示部９４３における映像を、接続部９４６における第１筐体９４１と第２筐体９４
２との間の角度に従って切り替える構成としても良い。レンズ９４５の焦点となる位置に
は本発明の一態様の撮像装置を備えることができる。
図３４（Ｂ）は携帯電話であり、筐体９５１に、表示部９５２、マイク９５７、スピーカ
ー９５４、カメラ９５９、入出力端子９５６、操作用のボタン９５５等を有する。カメラ
９５９には本発明の一態様の撮像装置を用いることができる。
図３４（Ｃ）はデジタルカメラであり、筐体９２１、シャッターボタン９２２、マイク９
２３、発光部９２７、レンズ９２５等を有する。レンズ９２５の焦点となる位置には本発
明の一態様の撮像装置を備えることができる。
図３４（Ｄ）は携帯型ゲーム機であり、筐体９０１、筐体９０２、表示部９０３、表示部
９０４、マイク９０５、スピーカー９０６、操作キー９０７、スタイラス９０８、カメラ
９０９等を有する。なお、図３４（Ａ）に示した携帯型ゲーム機は、２つの表示部９０３
と表示部９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定さ
れない。カメラ９０９には本発明の一態様の撮像装置を用いることができる。
図３４（Ｅ）は腕時計型の情報端末であり、筐体９３１、表示部９３２、リストバンド９
３３、カメラ９３９等を有する。表示部９３２はタッチパネルとなっていてもよい。カメ
ラ９０９には本発明の一態様の撮像装置を用いることができる。
図３４（Ｆ）は携帯データ端末であり、第１筐体９１１、表示部９１２、カメラ９１９等
を有する。表示部９１２が有するタッチパネル機能により情報の入出力を行うことができ
る。カメラ９０９には本発明の一態様の撮像装置を用いることができる。
なお、本発明の一態様の撮像装置を具備していれば、上記で示した電子機器に特に限定さ
れないことは言うまでもない。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
上記実施の形態に示した固体撮像装置８００を作製し、撮像データの取得を行った。図３
５（Ａ）は、作製した固体撮像装置の外観を示す写真である。作製した固体撮像装置は、
画素領域（Ｐｉｘｅｌ Ａｒｒａｙ）中にマトリクス状に配置された複数の画素（Ｐｉｘ
ｅｌ）を有する。また、各画素に信号を供給するための周辺回路（Ｒｏｗ Ｄｒｉｖｅｒ
及びＣｏｌｕｍｎ Ｄｒｉｖｅｒ）を画素領域の外側に設けている。また、Ｃｏｌｕｍｎ
Ｄｒｉｖｅｒは、アナログデータをデジタルデータに変換するためのＡ／Ｄ Ｃｏｎｖ
ｅｒｔｅｒを有している。図３５（Ｂ）は、固体撮像装置８００の構成を示すブロック図
である。また、固体撮像装置８００の仕様を図３６の中央カラムに示す。
図３７は、固体撮像装置８００が有する画素の回路図を示す。固体撮像装置８００が有す
る画素は、上記実施の形態に示した画素と同様の回路構成を有する。また、固体撮像装置
８００は、画素ごとに共有化トランジスタ（Ｓｈａｒｉｎｇ Ｔｒａｎｓｉｓｔｏｒ）と
して機能するトランジスタ８２９を有する。トランジスタ８２９は、上記実施の形態に示
したトランジスタ１２９に相当する。また、図３７中のトランジスタ８２１は、上記実施
の形態に示したトランジスタ１２１またはトランジスタ１２５に相当する。トランジスタ
８２１は転送トランジスタとして機能する。
本実施例では、トランジスタ８２９とトランジスタ８２１を、酸化物半導体を用いて作製
した。
図３８は、固体撮像装置８００の撮像動作を説明するタイミングチャートである。図３８
に示すように、Ｔｘ１乃至Ｔｘｎに対応する画素を順次リセットおよび露光する。そして
各行の画素から順次読み出しを行い、Ａ／Ｄコンバータにおいてデジタルデータに変換す
る。
図３９に示すように、Ｔｘ１乃至Ｔｘｎに分割して、トランジスタ８２１を順次オン状態
とすることで、露光を短時間間隔で連続して行うｓｈｏｒｔ ｉｎｔｅｒｖａｌ ｃｏｎ
ｔｉｎｕｏｕｓ ｃａｐｔｕｒｉｎｇが実現できる。また、撮像データを連続露光後に順
次読み出してＡ／Ｄ変換を行う。すなわち、ｓｈｏｒｔ ｔｉｍｅ ｃａｐｔｕｒｉｎｇ
／ｓｌｏｗ ｒｅａｄ ｏｕｔで高速連続撮像が可能であり、Ａ／Ｄコンバータに別段の
高速性は要求されない。よって、周辺回路の占有面積を低減することができる。また、周
辺回路の消費電力を低減することができる。
また、この撮像方式では露光から読み出しまでの時間が画素行によって異なるが、トラン
ジスタ８２１に酸化物半導体を用いたＦＥＴを用いることで、ノードＦＤからの電荷リー
クを極めて少なくすることで可能になる。また、トランジスタ８２９により複数のフォト
ダイオードを共有し、複数のノードＦＤを各々チャージすることができる。よって、露光
時間短縮による画質劣化を補う。
固体撮像装置８００で約６０００ｒｐｍで回転する被写体を撮像した際の画像を図４０に
示す。ここで、Ｅｘｐｏｓｕｒｅ Ｔｘ１とＥｘｐｏｓｕｒｅ Ｔｘ２の開始タイミング
の時間間隔を３００μｓとしている。Ｔｘ１に対応する画素による撮像画像（図４０（Ａ
））と、Ｔｘ２に対応する画素による撮像画像（図４０（Ｂ））を比較すると、３００μ
ｓに相当する約１０°の回転が確認できる。すなわち、提案する撮像動作により、短時間
間隔で連続して撮像できることが確認できた。また、この撮像動作によれば、周辺回路な
どに格段の高速性を要求としない。
シリコンを用いたｎチャネル型ＦＥＴ（Ｎｃｈ−Ｓｉ）、シリコンを用いたｐチャネル型
ＦＥＴ（Ｐｃｈ−Ｓｉ）、及びＩｎ−Ｇａ−Ｚｎ酸化物を用いたＣＡＡＣ−ＯＳ−ＦＥＴ
（「ＣＡＡＣ−ＩＧＺＯ−ＦＥＴ」ともいう。）を作製した。図４１（Ａ）に、これらの
ＦＥＴのＶｇ−Ｉｄ特性を示す。図４１（Ａ）の横軸はゲートソース間の電圧を示す。図
４１（Ａ）の縦軸はドレインに流れる電流値を示す。なお、ｐチャネル型ＦＥＴではドレ
インに流れる電流の向きが逆になるため、得られた値を−１倍して示している。なお、ソ
ースドレイン間の電圧は１．９Ｖ（ｐチャネル型ＦＥＴでは−１．９Ｖ）とした。
また、図４１（Ｂ）に、前述したＦＥＴのノイズ特性を示す。
図４１（Ａ）及び図４１（Ｂ）より、ＣＡＡＣ−ＩＧＺＯ−ＦＥＴは微細化に伴う駆動能
力の向上に加え、Ｎｃｈ−Ｓｉ−ＦＥＴに対して、ノイズで優位にある傾向が示唆される
。よって、Ｎｃｈ−Ｓｉ−ＦＥＴを使用しない固体撮像素子の有効性が期待できる。これ
らをふまえ、画素トランジスタを全てＣＡＡＣ−ＩＧＺＯ−ＦＥＴで構成し、さらに、ド
ライバやＡ／Ｄ変換回路などの周辺回路をＰｃｈ−Ｓｉ−ＦＥＴとＣＡＡＣ−ＩＧＺＯ−
ＦＥＴを用いたＣＭＯＳ（「ハイブリッドＣＭＯＳ」ともいう）で構成した固体撮像素子
を試作し、周辺回路の動作可否を検証した。試作した固体撮像素子の仕様を図３６右カラ
ムに示す。
図４２に画素のレイアウト図を示す。試作した固体撮像素子はｆｒｏｎｔ ｓｉｄｅ ｉ
ｌｌｕｍｉｎａｔｉｏｎでありｆｉｌｌ ｆａｃｔｏｒは３１ ％であるが、ｂａｃｋ
ｓｉｄｅ ｉｌｌｕｍｉｎａｔｉｏｎを適用することで１００％のｆｉｌｌ ｆａｃｔｏ
ｒが可能である。
図４３に周辺回路の測定結果を示す。カラムドライバがクロック（ＣＣＫ）に同期して画
像データ出力イネーブル信号（ＣＯＵＴ）を出力する様子が確認できた。このことから、
ＣＡＡＣ−ＩＧＺＯ ＦＥＴ／Ｐｃｈ−Ｓｉ ＦＥＴ ｈｙｂｒｉｄ ＣＭＯＳ固体撮像
素子の周辺回路の実動作が確認できた。
上記実施の形態に係る表示装置として固体撮像装置８１０を作製し、撮像データの取得を
行った。図４４（Ａ）は、作製した固体撮像装置８１０の外観を示す写真である。図４４
（Ｂ）は、固体撮像装置８１０の積層構造を示す概略図である。図４５は、固体撮像装置
８１０の回路構成を示すブロック図である。また、作製した固体撮像装置８１０の仕様を
、図４６に示す。
固体撮像装置８１０は、画素領域（Ｐｉｘｅｌ Ａｒｒａｙ）中にマトリクス状に配置さ
れた複数の画素（Ｐｉｘｅｌ）を有する。また、固体撮像装置８１０は、周辺回路（Ｒｏ
ｗ Ｄｒｉｖｅｒ、Ｃｏｌｕｍｎ Ｄｒｉｖｅｒ、およびＡ／Ｄ Ｃｏｎｖｅｒｔｅｒな
ど）を画素領域の外側に設けている。
なお、Ｒｏｗ Ｄｒｉｖｅｒは、撮像により取得した画像データの読み出しを行う画素を
選択する機能を有する。Ａ／Ｄ Ｃｏｎｖｅｒｔｅｒは、読み出された画像データを、ア
ナログデータからデジタルデータに変換する機能を有する。Ｃｏｌｕｍｎ Ｄｒｉｖｅｒ
は、固体撮像装置８１０の外部に転送する画像データ（デジタルデータ）を順次選択する
機能を有する。
画素領域に含まれるトランジスタは、全てＣＡＡＣ−ＩＧＺＯ−ＦＥＴとした。よって、
シリコン基板上に画素用のトランジスタを設ける必要が無く、シリコン基板上に設けるフ
ォトダイオードをサブ画素の大きさまで大面積化することができる。これにより、固体撮
像装置８１０の光感度の向上が期待できる。なお、固体撮像装置８１０は照射光をチップ
上面から取得するｆｒｏｎｔ ｓｉｄｅ ｉｌｌｕｍｉｎａｔｉｏｎ方式としているため
、上部配線の影響でｆｉｌｌ ｆａｃｔｏｒは３１％であるが、ｂａｃｋ ｓｉｄｅ ｉ
ｌｌｕｍｉｎａｔｉｏｎを適用することができれば１００％のｆｉｌｌ ｆａｃｔｏｒが
可能である。
固体撮像装置８１０は、テクノロジサイズが０．１８μｍのＰｃｈ−Ｓｉ−ＦＥＴと、テ
クノロジサイズが０．３５μｍのＣＡＡＣ−ＩＧＺＯ−ＦＥＴを用いたハイブリッドプロ
セスで作製した。なお、ダイサイズは６．５ｍｍ×６．０ｍｍである。また、固体撮像装
置８１０が有する画素は、１つの画素が２つのサブ画素で構成されている。また、カラー
化を行う場合を考慮してベイヤーパターンなどにも対応できるようにするため、２つのサ
ブ画素の間に、別の画素に属するサブ画素が挟まる構成としている（図４７参照。）。
上記実施の形態に係る固体撮像装置８１０は、サブ画素間でフォトダイオードＰＤを共有
する撮像方式（「連続撮像ｓｈａｒｉｎｇ方式」ともいう。）、サブ画素間でフォトダイ
オードＰＤを共有しない撮像方式（「連続撮像ｎｏｎ−ｓｈａｒｉｎｇ方式」ともいう。
）が可能な他、サブ画素を独立した画素とする撮像方式（「通常撮像方式」ともいう。）
などを被撮像物や撮像目的に応じて設定することが可能である。
＜撮像方式＞
以下、各々の撮像方式について説明する。
〔連続撮像ｓｈａｒｉｎｇ方式〕
最初に、連続撮像ｓｈａｒｉｎｇ方式について説明する。本方式では、共有化トランジス
タであるトランジスタ８２９をオン状態として、各サブ画素が結合した１つの画素として
扱う。各サブ画素のフォトダイオードＰＤを結合することで、高感度の画素とすることが
できる。画素の駆動方法は、全画素のＴＸ１、ＴＸ２、…、ＴＸｎにそれぞれ対応するサ
ブ画素を順次リセットおよび露光する。そして各行の画素のサブ画素から順次読み出しを
行い、Ａ／Ｄコンバータにおいてデジタルデータに変換する。すなわち、高速なＡ／Ｄ変
換を行うことなく連続撮像が可能になる。
リセット動作は、リセットトランジスタ、転送トランジスタであるトランジスタ８２１、
トランジスタ８２９をオン状態にして、対応するサブ画素のフォトダイオードＰＤとｓｈ
ａｒｉｎｇ ｐａｔｈ（２つの画素のトランジスタ８２９を接続する配線）をリセット電
位ＶＲにチャージすることで行う。露光動作は、トランジスタ８２１とトランジスタ８２
９をオン状態としで、ｎ個のフォトダイオードＰＤの光電流を、対応するサブ画素のフォ
トダイオードＰＤに流すことで行う。読み出し動作は、選択トランジスタをオン状態とし
、増幅トランジスタによるソースフォロワ出力を、ＯＵＴ配線に接続したＡ／Ｄコンバー
タでデジタルデータに変換することにより行う。
〔連続撮像ｎｏｎ−ｓｈａｒｉｎｇ方式〕
次に、連続撮像ｎｏｎ−ｓｈａｒｉｎｇ方式について説明する。本方式では、共有化トラ
ンジスタをオフ状態として、各サブ画素を独立した画素として扱う。画素の駆動方法は、
全画素のＴＸ１乃至ＴＸｎに各々対応するサブ画素を順次リセットおよび露光する。そし
て各行の画素のサブ画素から順次読み出しを行い、Ａ／Ｄコンバータにおいてデジタルデ
ータに変換する。すなわち、連続撮像方式が可能になる。なお、本方式は、連続撮像ｓｈ
ａｒｉｎｇ方式に対して、各サブ画素のフォトダイオードを共有化しないため、感度は低
くなるが、ノイズ源になりうるｓｈａｒｉｎｇ ｐａｔｈの寄与が無いのでノイズに対し
て有利である。
〔通常撮像方式〕
最後に、通常撮像方式について説明する。本方式では、トランジスタ８２９をオフ状態と
して、各サブ画素を独立した画素として扱う。画素の駆動方法は、全画素のＴＸ１乃至Ｔ
Ｘｎに各々対応するサブ画素を同時にリセットおよび露光する。そして各行の画素のサブ
画素から順次読み出しを行い、Ａ／Ｄコンバータにおいてデジタルデータに変換する。す
なわち、通常のイメージセンサと同様の撮像が可能になる。
＜撮像結果＞
連続撮像ｓｈａｒｉｎｇ方式、連続撮像ｎｏｎ−ｓｈａｒｉｎｇ方式、通常撮像方式にお
ける撮像が可能であることを確認するために、固体撮像装置８１０に定常光源からの均一
光を照射して、上記撮像方式による撮像を行った。
具体的には、連続撮像ｓｈａｒｉｎｇ方式（以降、「Ａ方式」と呼ぶ）、連続撮像ｓｈａ
ｒｉｎｇ方式でＴＸ１に対応したサブ画素のみ撮像（以降、「Ｂ方式」と呼ぶ）、連続撮
像ｓｈａｒｉｎｇ方式でＴＸ２に対応したサブ画素のみ撮像（以降、「Ｃ方式」と呼ぶ）
、連続撮像ｎｏｎ−ｓｈａｒｉｎｇ方式（以降、「Ｄ方式」と呼ぶ）、連続撮像ｎｏｎ−
ｓｈａｒｉｎｇ方式でＴＸ１に対応したサブ画素のみ撮像（以降、「Ｅ方式）と呼ぶ）、
連続撮像ｎｏｎ−ｓｈａｒｉｎｇ方式でＴＸ２に対応したサブ画素のみ撮像（以降、「Ｆ
方式」と呼ぶ）、通常撮像方式（以降、「Ｇ方式」と呼ぶ）、以上７条件の撮像方式を用
いて明るさが一様な光源を撮像した。光源には林時計工業株式会社製のメタルハライドラ
ンプＬＡ−１８０Ｍｅ−Ｒ４を用いた。また、撮像のリセット時間は９０μｓ、露光時間
は１８０μｓとした。
得られた撮像画像を図４８に、撮像画像の階調のヒストグラムを図４９に、異なる撮像方
式による画素ごとの階調差のヒストグラムを図５０および図５１に、それぞれの撮像方式
において、５フレーム中の異なる２フレーム間の階調差の標準偏差を図５２に示す。なお
、図中の”ｇｒａｄａｔｉｏｎ”は撮像画像のＡ／Ｄ変換後の出力デジタル値であり、輝
度に対応する。数値が大きいほど明るく、小さいほど暗い。ここで、ｓｈａｒｉｎｇ ｐ
ａｔｈの寄与などを含めた各撮像方式における生のノイズを比較するため、各撮像画像に
ついてはＣＤＳを行っていない生の撮像データを示している。すなわち、Ｃｏｒｒｅｌａ
ｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ（ＣＤＳ）によりキャンセル可能なノイズも含
んでいる。
〔連続撮像ｓｈａｒｉｎｇ方式による撮像結果〕
まず、連続撮像ｓｈａｒｉｎｇ方式について確認した。具体的には、ＴＸ１、ＴＸ２に対
応するサブ画素での撮像を短期間に連続して行うことによる撮像画像への影響を確認する
ため、Ａ方式のＴＸ１画像とＴＸ２画像、Ａ方式のＴＸ１画像とＢ方式のＴＸ１画像、Ａ
方式のＴＸ２画像とＣ方式のＴＸ２画像、を比較した。なお、これらの撮像画像は、本来
一致すべき撮像画像である。
Ａ方式のＴＸ１画像とＴＸ２画像、Ａ方式のＴＸ１画像とＢ方式のＴＸ１画像、Ａ方式の
ＴＸ２画像とＣ方式のＴＸ２画像について、図４９（Ａ）のヒストグラムより平均値の差
が各々０．１１階調、０．１５階調、０．０８階調でヒストグラムの形状がほぼ一致する
ことがわかる。
また、Ａ方式のＴＸ１画像とＴＸ２画像との階調差、Ａ方式のＴＸ１画像とＢ方式のＴＸ
１画像との階調差、Ａ方式のＴＸ２画像とＣ方式のＴＸ２画像との階調差について、図５
０（Ａ）、図５０（Ｂ）、図５０（Ｃ）のヒストグラムより、標準偏差が各々１５．９１
、８．１２、７．３０である。Ａ方式のＴＸ１画像とＴＸ２画像との階調差に関しては、
図４９（Ａ）の各ヒストグラムの標準偏差１２．０２、１２．３０から推定される標準偏
差（１２．０２２＋１２．３０２）１／２＝１７．２０以内であることから、画素の面内
ばらつきから推定される範囲内に分布していることがわかる。
Ａ方式のＴＸ１画像とＢ方式のＴＸ１画像との階調差、Ａ方式のＴＸ２画像とＣ方式のＴ
Ｘ２画像との階調差に関しては、図５２の各標準偏差５．１９乃至８．３５、５．５０乃
至８．０８と同程度であることから、フレーム間ばらつきから推定される分布をしている
ことがわかる。
以上のことから、連続撮像ｓｈａｒｉｎｇ方式において、ＴＸ１、ＴＸ２に対応するサブ
画素で、同一のフォトダイオードで独立して撮像画像を取得できることがわかった。
〔連続撮像ｎｏｎ−ｓｈａｒｉｎｇ方式による撮像結果〕
次に、連続撮像ｎｏｎ−ｓｈａｒｉｎｇ方式について確認した。具体的には、ＴＸ１、Ｔ
Ｘ２に対応するサブ画素での撮像を短期間に連続して行うことによる撮像画像への影響を
確認するため、Ｄ方式のＴＸ１画像とＴＸ２画像、Ｄ方式のＴＸ１画像とＥ方式のＴＸ１
画像、Ｄ方式のＴＸ２画像とＦ方式のＴＸ２画像、を比較した。なお、これらの撮像画像
は、ＴＸ１、ＴＸ２に対応したサブ画素の位置が異なることによる照射光強度のずれの範
囲内で一致すべき撮像画像である。
Ｄ方式のＴＸ１画像とＴＸ２画像、Ｄ方式のＴＸ１画像とＥ方式のＴＸ１画像、Ｄ方式の
ＴＸ２画像とＦ方式のＴＸ２画像について、図４９（Ｂ）のヒストグラムより平均値の差
が０．６１階調、０．６６階調、０．３３階調でヒストグラムの形状がほぼ一致すること
がわかる。
また、Ｄ方式のＴＸ１画像とＴＸ２画像との階調差、Ｄ方式のＴＸ１画像とＥ方式のＴＸ
１画像との階調差、Ｄ方式のＴＸ２画像とＦ方式のＴＸ２画像との階調差について図５０
（Ｄ）、図５０（Ｅ）、図５０（Ｆ）のヒストグラムより、標準偏差が各々９．１４、４
．７１、５．１９である。Ｄ方式のＴＸ１画像とＴＸ２画像との階調差に関しては、図４
９（Ｂ）の各ヒストグラムの標準偏差８．２３、７．８９から推定される標準偏差（７．
６１２＋７．４０２）１／２＝１０．６１以内であることから、画素の面内ばらつきから
推定される範囲内に分布していることがわかる。
Ｄ方式のＴＸ１画像とＥ方式のＴＸ１画像との階調差、Ｄ方式のＴＸ２画像とＦ方式のＴ
Ｘ２画像との階調差に関しては、図５２の各標準偏差２．７５乃至３．６８、３．２２乃
至３．８９と同程度であることから、フレーム間ばらつきから推定される分布をしている
ことがわかる。
以上のことから、連続撮像ｎｏｎ−ｓｈａｒｉｎｇ方式において、ＴＸ１、ＴＸ２に対応
するサブ画素で、独立して撮像画像を取得できることがわかる。
〔通常撮像方式による撮像結果〕
次に、通常撮像方式について確認した。具体的には、ＴＸ１、ＴＸ２に対応するサブ画素
での撮像を一括もしくは独立して行うことによる撮像画像への影響を確認するため、Ｇ方
式のＴＸ１画像とＴＸ２画像、Ｅ方式のＴＸ１画像とＧ方式のＴＸ１画像、Ｆ方式のＴＸ
２画像とＧ方式のＴＸ２画像、を比較する。なお、これらの撮像画像は、ＴＸ１、ＴＸ２
に対応したサブ画素の位置が異なることによる照射光強度のずれの範囲内で一致すべき撮
像画像である。
Ｇ方式のＴＸ１画像とＴＸ２画像、Ｅ方式のＴＸ１画像とＧ方式のＴＸ１画像、Ｆ方式の
ＴＸ２画像とＧ方式のＴＸ２画像について、図４９（Ｃ）のヒストグラムより平均値の差
が０．５５階調、０．３７階調、０．７９階調でヒストグラムの形状がほぼ一致すること
がわかる。
また、Ｇ方式のＴＸ１画像とＴＸ２画像との階調差、Ｅ方式のＴＸ１画像とＧ方式のＴＸ
１画像との階調差、Ｆ方式のＴＸ２画像とＧ方式のＴＸ２画像との階調差について、図５
１（Ａ）、図５１（Ｂ）、図５１（Ｃ）のヒストグラムより、標準偏差が各々８．９１、
４．９２、４．１２である。Ｇ方式のＴＸ１画像とＴＸ２画像との階調差に関しては、図
４９（Ｃ）の各ヒストグラムの標準偏差８．２３、７．８９から推定される標準偏差（８
．２３２＋７．８９２）１／２＝１１．４０以内であることから、画素の面内ばらつきか
ら推定される範囲内に分布していることがわかる。
Ｇ方式のＴＸ１画像とＥ方式のＴＸ１画像との階調差、Ｇ方式のＴＸ２画像とＦ方式のＴ
Ｘ２画像との階調差に関しては、図５２の各標準偏差２．７５乃至４．８６、２．９３乃
至３．９５と同程度であることから、フレーム間ばらつきから推定される分布をしている
ことがわかる。
以上のことから、通常撮像方式と連続撮像ｓｈａｒｉｎｇ方式において、ＴＸ１、ＴＸ２
に対応するサブ画素で、同様の撮像画像を取得できることがわかった。
〔連続撮像ｓｈａｒｉｎｇ方式と連続撮像ｎｏｎ−ｓｈａｒｉｎｇ方式の感度比較〕
次に、連続撮像ｓｈａｒｉｎｇ方式と連続撮像ｎｏｎ−ｓｈａｒｉｎｇ方式の感度を比較
することで、ｓｈａｒｉｎｇトランジスタをｏｎにすることによる感度向上効果の確認を
行う。両撮像方式において、林時計工業株式会社製のメタルハライドランプＬＡ−１８０
Ｍｅ−Ｒ４から光強度を変えて一様な光を照射した際の撮像画像を取得した。なお、リセ
ット時間は９０μｓ、露光時間は１８０μｓとした。取得した撮像画像について、各撮像
方式におけるリセット画像を用いてソフトウェア上のＣＤＳ処理を行った後、各撮像方式
に関して光量（照射光強度×照射時間）とＡ／Ｄ変換後の出力デジタル値（階調値）の関
係を求めた。
そして、Ａ／Ｄ変換回路の入力電圧（画素のソースフォロワ出力電圧に対応）と階調値と
の関係から、階調値と画素のソースフォロア出力電圧との関係を求めることで感度を求め
た。その結果、図４６に示すように、連続撮像ｓｈａｒｉｎｇ方式と連続撮像ｎｏｎ−ｓ
ｈａｒｉｎｇ方式の感度は、各々０．２２４Ｖ／（ｌｘ・ｓ）、０．１９６Ｖ／（ｌｘ・
ｓ）となった。
このことから、ｓｈａｒｉｎｇトランジスタをｏｎにすることで約１４％の感度の向上が
確認できた。Ｓｈａｒｉｎｇ ｐａｔｈの最適化により感度のさらなる向上が期待できる
。
次に、上記撮像方式で短期間連続撮像が可能であることを示すために、固体撮像装置８１
０で高速回転するファン（図５３（Ａ）参照。）を撮像した。実際の撮像は、面光源の上
に固体撮像装置８１０を置いて行った。したがって、実際にはファンの影を撮像した。な
お、ファンの回転数は６０００ｒｐｍ、撮像間隔を３００μｓとした。得られた画像のＴ
Ｘ１、ＴＸ２に対応したサブ画素での撮像画像を図５３（Ｂ）、図５３（Ｃ）に示す。こ
こで、あらかじめ、リセット画像、全白画像を撮像しておき、それぞれを階調０、階調２
５５とする処理をソフトウェアで行うことでコントラストを調整している。図５３（Ｂ）
、図５３（Ｃ）において、ＴＸ１、ＴＸ２に対応したサブ画素での撮像画像を比較すると
、３００μｓの期間に６０００ｒｐｍで回転する角度に相当する約１１°のずれが確認で
きる。すなわち、上記撮像方式により、短期間に連続して撮像できることが確認できた。
〔短期間連続撮像〕
次に、撮像間隔が３００μｓの時の、固体撮像装置８１０の消費電力を測定した。消費電
力の測定結果を図５４（Ａ）に示す。図５４（Ａ）では、固体撮像装置８１０の各部にお
ける消費電力の内訳も示している。なお、固体撮像装置８１０全体の消費電力は８０９μ
Ｗであった。
続いて、従来の固体撮像装置（非特許文献１に開示されている高速カメラ用イメージセン
サ。）の消費電力と固体撮像装置８１０の消費電力を比較した。従来の固体撮像装置と固
体撮像装置８１０の比較を図５４（Ｂ）に示す。図５４（Ｂ）では、ＦＯＭ（Ｆｉｇｕｒ
ｅ ｏｆ Ｍｅｒｉｔ）を、ＦＯＭ＝ｐｏｗｅｒ ｃｏｎｓｕｍｐｔｉｏｎ÷（ｎｕｍｂ
ｅｒ ｏｆ ｐｉｘｅｌｓ×ｆｒａｍｅ ｒａｔｅ×ｒｅｓｏｌｕｔｉｏｎ ｏｆ Ａ／
Ｄ ｃｏｎｖｅｒｔｅｒ）と定義している。固体撮像装置８１０では、撮像間隔が３００
μｓ、つまり３３３３ｆｐｓ相当の撮像が可能であることから、ＦＯＭは１．５８ｐＷ／
（ｐｉｘｅｌ×ｆｐｓ×ｂｉｔ）である。一方、従来の固体撮像装置は、画像の分解能は
５１４×５３０であり、Ａ／Ｄコンバータの分解能は１２ｂｉｔであり、３５００ｆｐｓ
における消費電力が１Ｗであることから、ＦＯＭは８７．４０ｐＷ／（ｐｉｘｅｌ×ｆｐ
ｓ×ｂｉｔ）である。２つの撮像方式のＦＯＭを比較すると、固体撮像装置８１０の消費
電力は従来の固体撮像装置の消費電力の約１／５５であり、固体撮像装置８１０は従来の
固体撮像装置に比べて消費電力において有利であることが確認できた。
本発明の一態様の固体撮像装置は、高速なＡ／Ｄ変換回路を必要としないため、低消費電
力化が可能である。本発明の一態様によれば、Ｐｃｈ−Ｓｉ−ＦＥＴとＣＡＡＣ−ＩＧＺ
Ｏ−ＦＥＴのみで、Ａ／Ｄ変換回路、ロードライバ、カラムドライバなどの周辺回路を構
成できる。また、画素回路はＣＡＡＣ−ＩＧＺＯ−ＦＥＴとフォトダイオードのみで構成
可能である。したがって、本発明の一態様によれば、Ｐｃｈ−Ｓｉ−ＦＥＴとＣＡＡＣ−
ＩＧＺＯ−ＦＥＴの積層型ＣＭＯＳが実現できる。すなわち、Ｎｃｈ−Ｓｉ−ＦＥＴを有
さないＣＭＯＳ構成が実現できる。
上記実施の形態に係る表示装置として固体撮像装置８２０を作製した。図５５（Ａ）は、
作製した固体撮像装置８２０の外観を示す写真である。
固体撮像装置８２０は、画素領域（Ｐｉｘｅｌ Ａｒｒａｙ）中にマトリクス状に配置さ
れた複数の画素（Ｐｉｘｅｌ）を有する。また、固体撮像装置８２０は、周辺回路（Ｒｏ
ｗ Ｄｒｉｖｅｒ、Ｃｏｌｕｍｎ Ｄｒｉｖｅｒ、およびＡ／Ｄ Ｃｏｎｖｅｒｔｅｒな
ど）を画素領域の外側に設けている。
なお、Ｒｏｗ Ｄｒｉｖｅｒは、撮像により取得した画像データの読み出しを行う画素を
選択する機能を有する。Ａ／Ｄ Ｃｏｎｖｅｒｔｅｒは、読み出された画像データを、ア
ナログデータからデジタルデータに変換する機能を有する。Ｃｏｌｕｍｎ Ｄｒｉｖｅｒ
は、固体撮像装置８２０の外部に転送する画像データ（デジタルデータ）を順次選択する
機能を有する。
図５５（Ｂ）は、図５５（Ａ）に示した１つの画素８２５を拡大した写真である。画素は
フォトダイオードと複数のトランジスタを有する。また、画素領域に含まれるトランジス
タは、全てＣＡＡＣ−ＩＧＺＯ−ＦＥＴとした。よって、シリコン基板上に画素用のトラ
ンジスタを設ける必要が無く、シリコン基板上に設けるフォトダイオードを大面積化する
ことができる。これにより、固体撮像装置８２０の光感度の向上が期待できる。なお、固
体撮像装置８２０は照射光をチップ上面から取得するｆｒｏｎｔ ｓｉｄｅ ｉｌｌｕｍ
ｉｎａｔｉｏｎ方式としているため、上部配線の影響でｆｉｌｌ ｆａｃｔｏｒは３０％
であるが、ｂａｃｋ ｓｉｄｅ ｉｌｌｕｍｉｎａｔｉｏｎを適用することができれば１
００％のｆｉｌｌ ｆａｃｔｏｒが可能である。
固体撮像装置８２０の仕様を、図５６に示す。固体撮像装置８２０は、テクノロジサイズ
（チャネル長）が０．１８μｍのＳｉ−ＦＥＴと、テクノロジサイズ（チャネル長）が０
．３５μｍのＣＡＡＣ−ＩＧＺＯ−ＦＥＴを用いたハイブリッドプロセスで作製した。な
お、ダイサイズは６．５ｍｍ×６．０ｍｍである。
固体撮像装置８２０で約４００ｒｐｍで回転する被写体を撮像した画像を図５７（Ａ−２
）に示す。なお、図５７（Ａ−１）は静止した状態の被写体を撮像した画像である。図５
７（Ａ−１）および図５７（Ａ−２）は、グローバルシャッタ方式で撮像した画像である
。また、スマートフォン（市販品）に搭載されているカメラで約４００ｒｐｍで回転する
被写体を撮像した画像を図５７（Ｂ−２）に示す。なお、図５７（Ｂ−１）は静止した状
態の被写体を撮像した画像である。図５７（Ｂ−１）および図５７（Ｂ−２）は、ローリ
ングシャッタ方式で撮像した画像である。
図５７（Ｂ−２）より、ローリングシャッタ方式で回転する被写体を撮像すると、被写体
が大きく歪んだ画像が得られることがわかる。一方、図５７（Ａ−２）より、グローバル
シャッタ方式で回転する被写体を撮像すると、被写体の歪みがほとんどない画像が得られ
ることがわかる。
ＤＳＰとイメージセンサ（撮像装置）とで構成されるオプティカルフローシステムにおい
て、精度よくオプティカルフローを求めるには撮像の高速性が求められるが、オプティカ
ルフローの計算にはすべての画像は必要ない。そのため、従来の高フレームレートのイメ
ージセンサは不必要な撮像が多く、消費電力が高いため必ずしも有効でない。
そこで、上記実施の形態に係る固体撮像装置８３０を作製し、固体撮像装置８３０を用い
たオプティカルフローシステム８８０を提案する。上記実施の形態に係る固体撮像装置８
３０は、１００μｓの時間間隔すなわち１００００ｆｐｓ相当の連続撮像が可能であり、
１ｆｐｓでの読み出しが可能である。したがって、固体撮像装置８３０を用いると少ない
消費電力で、オプティカルフローを計算するのに十分な撮像データを得ることができる。
図５８（Ａ）に、オプティカルフローシステム８８０のブロック図を示す。また、図５８
（Ｂ）は、作製した固体撮像装置８３０の外観を示す写真である。オプティカルフローシ
ステム８８０では、電源系への負担軽減を考慮して瞬間電力を削減するために、固体撮像
装置８３０は高速で２枚の画像を撮像し、ＤＳＰブロック８３５によるオプティカルフロ
ー計算開始までに、撮像した画像を低速で読み出す。
固体撮像装置８３０は、画素領域（Ｐｉｘｅｌ Ａｒｒａｙ）中にマトリクス状に配置さ
れた複数の画素（Ｐｉｘｅｌ）を有する。また、固体撮像装置８３０は、周辺回路（Ｒｏ
ｗ Ｄｒｉｖｅｒ、Ｃｏｌｕｍｎ Ｄｒｉｖｅｒ、およびＡ／Ｄ Ｃｏｎｖｅｒｔｅｒな
ど）を画素領域の外側に設けている。図５９に固体撮像装置８３０全体のブロック図を示
す。
なお、Ｒｏｗ Ｄｒｉｖｅｒは、撮像により取得した画像データの読み出しを行う画素を
選択する機能を有する。Ａ／Ｄ Ｃｏｎｖｅｒｔｅｒは、読み出された画像データを、ア
ナログデータからデジタルデータに変換する機能を有する。Ｃｏｌｕｍｎ Ｄｒｉｖｅｒ
は、固体撮像装置８３０の外部に転送する画像データ（デジタルデータ）を順次選択する
機能を有する。
画素はフォトダイオードと複数のトランジスタを有する。また、画素領域に含まれるトラ
ンジスタは、全てＣＡＡＣ−ＩＧＺＯ−ＦＥＴとした。よって、シリコン基板上に画素用
のトランジスタを設ける必要が無く、シリコン基板上に設けるフォトダイオードを大面積
化することができる。
固体撮像装置８３０の仕様を、図６０に示す。固体撮像装置８３０は、テクノロジサイズ
（チャネル長）が０．１８μｍのＳｉ−ＦＥＴと、テクノロジサイズ（チャネル長）が０
．３５μｍのＣＡＡＣ−ＩＧＺＯ−ＦＥＴを用いたハイブリッドプロセスで作製した。
固体撮像装置８３０は、ｓｈｏｒｔ ｉｎｔｅｒｖａｌ ｃｏｎｔｉｎｕｏｕｓ ｃａｐ
ｔｕｒｉｎｇと低速読み出しが可能であり、短時間間隔で２枚の画像を撮像し、低フレー
ムレートで読み出しを行なうことができる。
ＤＳＰブロック８３５は、２枚の画像からオプティカルフローを作成する。固体撮像装置
８３０の画素の回路図を図６１に示す。１つの画素は、２つのサブ画素を有する。それぞ
れのサブ画素は、４つのトランジスタ、１つのフォトダイオード、および１つの共有化ト
ランジスタを有する。画素が有する２つのサブ画素は、共有化トランジスタを介してフォ
トダイオードを共有可能としている。また、カラー化を行う可能性を考慮してベイヤーパ
ターンにも対応できるようにするため、２つのサブ画素の間に、別の画素に属するサブ画
素が挟まる構成としている。画素のトランジスタをＣＡＡＣ−ＩＧＺＯ ＦＥＴで構成す
ることで、ＦＤの電荷保持特性を向上させることができ、画質の劣化のない低速な読み出
しが可能になる。
図６２のタイミングチャートに示すように、固体撮像装置８３０は、ＴＸ１、ＴＸ２を順
次アクティブとすることで、露光を短時間間隔で連続して行う。また、連続露光後に、撮
像データを行ごとに順次読み出してＡ／Ｄ変換を行う。すなわち、ｓｈｏｒｔ ｔｉｍｅ
ｃａｐｔｕｒｉｎｇ／ｓｌｏｗ ｒｅａｄ ｏｕｔで高速連続撮像が可能でありＡ／Ｄ
コンバータに別段の高速性は要求されないため、低消費電力が期待できる。
６５００ｒｐｍで回転するファンＡと１００００ｒｐｍで回転するファンＢを固体撮像装
置８３０で撮像し、得られた画像からオプティカルフローを計算した。フレームレートを
１ｆｐｓとし、ｃａｐｔｕｒｉｎｇ ｉｎｔｅｒｖａｌが１００μｓの時と１０００μｓ
の時についてオプティカルフローを計算した。一例として、ｃａｐｔｕｒｉｎｇ ｉｎｔ
ｅｒｖａｌが１００μｓの際の測定波形を図６３に示す。
図６４（Ａ）乃至図６４（Ｃ）にｃａｐｔｕｒｉｎｇ ｉｎｔｅｒｖａｌが１００μｓの
時の画像を示す。図６４（Ａ）はＴＸ１画像であり、図６４（Ｂ）はＴＸ２画像である。
図６４（Ｃ）はＬｕｃａｓ−Ｋａｎａｄｅ法で計算したオプティカルフローを示している
。また、図６５（Ａ）乃至図６５（Ｃ）にｃａｐｔｕｒｉｎｇ ｉｎｔｅｒｖａｌが１０
００μｓの時の画像を示す。図６５（Ａ）はＴＸ１画像であり、図６５（Ｂ）はＴＸ２画
像である。図６５（Ｃ）はＬｕｃａｓ−Ｋａｎａｄｅ法で計算したオプティカルフローを
示している。
図６４（Ａ）および図６４（Ｂ）、ならびに、図６５（Ａ）および図６５（Ｂ）から、ｃ
ａｐｔｕｒｉｎｇ ｉｎｔｅｒｖａｌの間に各ファンが回転する角度差が確認できる。ま
た、図６４（Ｃ）から、ｃａｐｔｕｒｉｎｇ ｉｎｔｅｒｖａｌが１００μｓの時、正確
な２つのファンのオプティカルフローが確認できる。一方、図６５（Ｃ）では、ｃａｐｔ
ｕｒｉｎｇ ｉｎｔｅｒｖａｌが１０００μｓと長いため、ファンＡのフローの方向がば
らばらであり、ファンＢのフローは逆回転として計算されているようにさえ見える。この
ことから、固体撮像装置８３０の高速連続撮像で得られた画像から正確にオプティカルフ
ローを求めることができることが確認できた。
次に、低速な読み出しでも画質の劣化のほとんどないことを示すために、フレームレート
を１ｆｐｓにした時と６０ｆｐｓにした時で、静止したファンの撮像をそれぞれ行なった
。図６６（Ａ）にフレームレート１ｆｐｓで撮像した画像を示す。図６６（Ｂ）にフレー
ムレート６０ｆｐｓで撮像した画像を示す。どちらのフレームレートにおいても、正常に
ファンを撮像できていることが確認できる。
また、フレームレート１ｆｐｓと、フレームレート６０ｆｐｓのそれぞれにおいて一様面
光源を撮像し、読み出しの最初の行と最後の行の間の階調差を見積もった。その結果、フ
レームレート１ｆｐｓで撮像したときの階調差は０．１６、フレームレート６０ｆｐｓで
撮像したときの階調差は０．０６４と見積もられた。ＣＡＡＣ−ＩＧＺＯ ＦＥＴの低リ
ーク性により、低フレームレートでも画質の劣化がほとんどないことが確認できた。
また、固体撮像装置８３０の消費電力削減効果を確認するために、図６７（Ａ）に示す３
つの条件における消費電力と１フレーム当たりの消費エネルギーを測定した。図６７（Ｂ
）に測定結果を示す。条件１を基準とすると、周波数のみを下げた条件２の電力は条件１
の９２．３％で、さらに電圧も下げた条件３の電力は条件１の０．７１％となった。また
、条件３の１フレーム当たりの消費エネルギーは条件１のものよりも低いことがわかる。
低フレームレートでは周波数だけでなく電圧も下げることができるので、１フレーム当た
りの消費エネルギーを下げられる程の高い省電力効果が確認できた。
例えば、画素数が１２８×１２８の固体撮像装置８３０で、８ｂｉｔ階調の画像を１００
００ｆｐｓで撮像し、１ｆｐｓでオプティカルフローを求める場合を考える。固体撮像装
置８３０の電力は図６７（Ｂ）の条件３から７．９μＷ（＝９．２μＷ／（２４０×８０
）×（１２８×１２８））と見積もられる。上記実施の形態に係る固体撮像装置８３０を
用いることで、高精度かつ低瞬間電力のオプティカルフローシステムが実現できる。
１０３ 絶縁層
１０４ 絶縁層
１０５ 絶縁層
１０６ コンタクトプラグ
１０７ 絶縁層
１０８ 絶縁層
１０９ 絶縁層
１１０ 画素部
１１１ 画素
１１２ 副画素
１１３ 絶縁層
１１４ コンタクトプラグ
１１５ 絶縁層
１１６ 絶縁層
１１７ 絶縁層
１１８ 絶縁層
１２１ トランジスタ
１２２ トランジスタ
１２３ トランジスタ
１２４ トランジスタ
１２５ トランジスタ
１２６ トランジスタ
１２７ トランジスタ
１２８ トランジスタ
１２９ トランジスタ
１３１ 配線
１３２ 配線
１３３ 配線
１３４ 配線
１３５ 配線
１３６ 配線
１３７ 配線
１４１ 配線
１４２ 配線
１４３ 配線
１４４ 配線
１４６ 配線
１５１ 容量素子
１５２ トランジスタ
１５３ トランジスタ
１５４ トランジスタ
１５５ トランジスタ
１６１ 配線
２０１ スイッチ
２０２ スイッチ
２０３ スイッチ
２０５ 絶縁層
２０９ 絶縁層
２１３ 電極
２１７ 絶縁層
２２０ 光電変換素子
２２１ ｐ型半導体層
２２２ ｉ型半導体層
２２３ ｎ型半導体層
２２４ 開口
２２５ 開口
２２６ 電極
２２７ 電極
２３０ 画素回路
２４１ トランジスタ
２４２ 半導体層
２４３ 電極
２４４ 電極
２４５ 電極
２４６ トランジスタ
２４９ 電極
２５１ 画素領域
２５２ 周辺回路領域
２５４ ノード
２５５ 不純物元素
２５６ ノード
２５７ 容量素子
２６０ 周辺回路
２６１ 配線
２６３ 配線
２６５ 配線
２６６ 配線
２６７ 配線
２７０ 周辺回路
２８０ 周辺回路
２８１ トランジスタ
２８２ トランジスタ
２８３ ｉ型半導体層
２８４ 低濃度ｐ型不純物領域
２８５ ｐ型半導体層
２８６ 絶縁層
２８７ 電極
２８８ 側壁
２８９ トランジスタ
２９０ 周辺回路
２９１ フォトダイオード
２９２ トランジスタ
２９３ トランジスタ
２９４ 低濃度ｎ型不純物領域
２９５ ｎ型半導体層
３０１ 期間
３０２ 期間
３０３ 期間
３１１ 期間
３１２ 期間
３１３ 期間
３８２ Ｅｃ
３８６ Ｅｃ
３９０ トラップ準位
４１０ トランジスタ
４１１ トランジスタ
４２０ トランジスタ
４２１ トランジスタ
４３０ トランジスタ
４３１ トランジスタ
４４０ トランジスタ
４４１ トランジスタ
４５０ トランジスタ
４５１ トランジスタ
６００ レンズ
６０２ フィルタ
６０４ 配線層
６６０ 光
８００ 固体撮像装置
８１０ 固体撮像装置
８２０ 固体撮像装置
８２１ トランジスタ
８２５ 画素
８２９ トランジスタ
８３０ 固体撮像装置
８３５ ＤＳＰブロック
８８０ オプティカルフローシステム
９０１ 筐体
９０２ 筐体
９０３ 表示部
９０４ 表示部
９０５ マイク
９０６ スピーカー
９０７ 操作キー
９０８ スタイラス
９０９ カメラ
９１１ 筐体
９１２ 表示部
９１９ カメラ
９２１ 筐体
９２２ シャッターボタン
９２３ マイク
９２５ レンズ
９２７ 発光部
９３１ 筐体
９３２ 表示部
９３３ リストバンド
９３９ カメラ
９４１ 筐体
９４２ 筐体
９４３ 表示部
９４４ 操作キー
９４５ レンズ
９４６ 接続部
９５１ 筐体
９５２ 表示部
９５４ スピーカー
９５５ ボタン
９５６ 入出力端子
９５７ マイク
９５９ カメラ
１１００ 撮像装置
１１１２ 副画素
１８００ シフトレジスタ回路
１８１０ シフトレジスタ回路
１９００ バッファ回路
１９１０ バッファ回路
２１００ アナログスイッチ回路
２１１０ 垂直出力線
２２００ 出力線
１１２Ｂ 副画素
１１２Ｇ 副画素
１１２Ｒ 副画素
２４２ａ 半導体層
２４２ｂ 半導体層
２４２ｃ 半導体層
２４３ａ 電極
２４３ｂ 電極
３８３ａ Ｅｃ
３８３ｂ Ｅｃ
３８３ｃ Ｅｃ
６０２Ｂ フィルタ
６０２Ｇ フィルタ
６０２Ｒ フィルタ

Claims (4)

  1. 第１の回路と、第２の回路と、第１のトランジスタと、を有し、
    前記第１の回路は、第１の光電変換素子と、第２のトランジスタ乃至第４のトランジスタと、を有し、
    前記第２の回路は、第２の光電変換素子と、第５のトランジスタと、第６のトランジスタと、を有し、
    前記第１の光電変換素子は、前記第２のトランジスタのソースまたはドレインの一方と電気的に接続され、
    前記第２のトランジスタのソースまたはドレインの他方は、前記第３のトランジスタのソースまたはドレインの一方と電気的に接続され、
    前記第３のトランジスタのソースまたはドレインの他方は、第１のノードと電気的に接続され、
    前記第４のトランジスタのゲートは、前記第１のノードと電気的に接続され、
    前記第２の光電変換素子は、前記第５のトランジスタのソースまたはドレインの一方と電気的に接続され、
    前記第５のトランジスタのソースまたはドレインの他方は、第２のノードと電気的に接続され、
    前記第６のトランジスタのゲートは、前記第２のノードと電気的に接続され、
    前記第１のトランジスタのソースまたはドレインの一方は、前記第３のトランジスタのソースまたはドレインの一方と電気的に接続され、
    前記第１のトランジスタのソースまたはドレインの他方は、前記第５のトランジスタのソースまたはドレインの一方と電気的に接続される半導体装置の駆動方法であって、
    第１のステップと、第２のステップと、第３のステップと、第４のステップと、を有し、
    前記第１のステップにおいて、前記第２のトランジスタ及び前記第５のトランジスタは、オフ状態であり、
    前記第１のステップにおいて、前記第２の光電変換素子の受光量に応じた第１の電位を前記第１のノードに書き込み、
    前記第２のステップにおいて、前記第２のトランジスタ及び第３のトランジスタは、オフ状態であり、
    前記第２のステップにおいて、前記第２の光電変換素子の受光量に応じた第２の電位を前記第２のノードに書き込み、
    前記第３のステップにおいて、前記第１の電位に応じた情報を、前記第４のトランジスタを介して読み出し、
    前記第４のステップにおいて、前記第２の電位に応じた情報を、前記第６のトランジスタを介して読み出す半導体装置の駆動方法。
  2. 請求項１において、
    前記第２のトランジスタは、酸化物半導体を有する半導体装置の駆動方法。
  3. 請求項１または請求項２において、
    前記第３のトランジスタ、及び前記第５のトランジスタは、酸化物半導体を有する半導体装置の駆動方法。
  4. 請求項１乃至請求項３のいずれか一項において、
    前記第１のトランジスタは、酸化物半導体を有する半導体装置の駆動方法。
JP2019027094A 2014-04-11 2019-02-19 半導体装置の駆動方法 Expired - Fee Related JP6717992B2 (ja)

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
JP2014082063 2014-04-11
JP2014082063 2014-04-11
JP2014093786 2014-04-30
JP2014093786 2014-04-30
JP2014101672 2014-05-15
JP2014101672 2014-05-15
JP2014181468 2014-09-05
JP2014181468 2014-09-05
JP2014211511 2014-10-16
JP2014211511 2014-10-16
JP2015010893 2015-01-23
JP2015010893 2015-01-23

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015080744A Division JP6486174B2 (ja) 2014-04-11 2015-04-10 半導体装置の駆動方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2019141276A Division JP6661261B2 (ja) 2014-04-11 2019-07-31 イメージセンサ、電子機器
JP2020038747A Division JP2020096374A (ja) 2014-04-11 2020-03-06 イメージセンサ

Publications (2)

Publication Number Publication Date
JP2019080361A JP2019080361A (ja) 2019-05-23
JP6717992B2 true JP6717992B2 (ja) 2020-07-08

Family

ID=54266149

Family Applications (7)

Application Number Title Priority Date Filing Date
JP2015080744A Expired - Fee Related JP6486174B2 (ja) 2014-04-11 2015-04-10 半導体装置の駆動方法
JP2019027094A Expired - Fee Related JP6717992B2 (ja) 2014-04-11 2019-02-19 半導体装置の駆動方法
JP2019141276A Active JP6661261B2 (ja) 2014-04-11 2019-07-31 イメージセンサ、電子機器
JP2020038747A Withdrawn JP2020096374A (ja) 2014-04-11 2020-03-06 イメージセンサ
JP2021035184A Withdrawn JP2021083129A (ja) 2014-04-11 2021-03-05 イメージセンサ
JP2022175450A Active JP7429758B2 (ja) 2014-04-11 2022-11-01 半導体装置の駆動方法
JP2024011221A Pending JP2024032879A (ja) 2014-04-11 2024-01-29 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2015080744A Expired - Fee Related JP6486174B2 (ja) 2014-04-11 2015-04-10 半導体装置の駆動方法

Family Applications After (5)

Application Number Title Priority Date Filing Date
JP2019141276A Active JP6661261B2 (ja) 2014-04-11 2019-07-31 イメージセンサ、電子機器
JP2020038747A Withdrawn JP2020096374A (ja) 2014-04-11 2020-03-06 イメージセンサ
JP2021035184A Withdrawn JP2021083129A (ja) 2014-04-11 2021-03-05 イメージセンサ
JP2022175450A Active JP7429758B2 (ja) 2014-04-11 2022-11-01 半導体装置の駆動方法
JP2024011221A Pending JP2024032879A (ja) 2014-04-11 2024-01-29 半導体装置

Country Status (7)

Country Link
US (2) US9674470B2 (ja)
JP (7) JP6486174B2 (ja)
KR (3) KR102397186B1 (ja)
CN (2) CN106165397B (ja)
DE (1) DE112015001790T5 (ja)
TW (1) TWI661543B (ja)
WO (1) WO2015155696A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9881954B2 (en) 2014-06-11 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Imaging device
US9729809B2 (en) 2014-07-11 2017-08-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of semiconductor device or electronic device
TWI738569B (zh) 2015-07-07 2021-09-01 日商半導體能源研究所股份有限公司 成像裝置及其運作方法
US10090344B2 (en) 2015-09-07 2018-10-02 Semiconductor Energy Laboratory Co., Ltd. Imaging device, method for operating the same, module, and electronic device
US10896923B2 (en) 2015-09-18 2021-01-19 Semiconductor Energy Laboratory Co., Ltd. Method of operating an imaging device with global shutter system
US10109667B2 (en) 2015-10-09 2018-10-23 Semiconductor Energy Laboratory Co., Ltd. Imaging device, module, and electronic device
JP6988796B2 (ja) * 2016-04-22 2022-01-05 ソニーグループ株式会社 Ｘ線検出装置
US10191105B2 (en) 2016-08-17 2019-01-29 Atomera Incorporated Method for making a semiconductor device including threshold voltage measurement circuitry
CN113923383A (zh) 2017-01-31 2022-01-11 株式会社尼康 摄像元件以及摄像装置
JP6809543B2 (ja) * 2017-01-31 2021-01-06 株式会社ニコン 撮像素子および電子カメラ
WO2019033340A1 (zh) * 2017-08-17 2019-02-21 深圳市汇顶科技股份有限公司 一种可输出正负电压的电平转换器
KR101942094B1 (ko) 2017-09-05 2019-01-24 한국전자통신연구원 산소 리치 바나듐산화물 전자파 센서 및 그 시스템
JP6574957B2 (ja) * 2017-09-29 2019-09-18 株式会社リガク Ｘ線分析用信号処理装置及びｘ線分析用信号処理装置の調整方法
US10720098B2 (en) * 2017-11-15 2020-07-21 Facebook Technologies, Llc Pulse-width-modulation control of micro LED
CN111712921A (zh) * 2017-12-12 2020-09-25 拉芳德利责任有限公司 用于可见光和紫外光检测的半导体光学传感器及其对应的制造过程
CN107948642B (zh) * 2018-01-03 2019-08-27 京东方科技集团股份有限公司 Cmos无源像素图像传感器电路的失调校正方法及电路
JP6728268B2 (ja) * 2018-04-26 2020-07-22 キヤノン株式会社 撮像装置、撮像システム、および、移動体
CN110164380B (zh) * 2019-05-14 2021-06-25 武汉华星光电半导体显示技术有限公司 一种像素补偿电路及oled显示装置
US10984724B2 (en) 2019-05-14 2021-04-20 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Pixel compensation circuit and OLED display device
DE102019210862A1 (de) * 2019-07-23 2021-01-28 Robert Bosch Gmbh Beleuchtungseinheit für eine Beobachtungsvorrichtung
US10720509B1 (en) * 2019-07-31 2020-07-21 Nanya Technology Corporation Method for preparing a semiconductor device structure with an annular semiconductor fin
KR20210059075A (ko) * 2019-11-13 2021-05-25 삼성디스플레이 주식회사 표시 장치
TWI818554B (zh) * 2022-05-25 2023-10-11 鴻華先進科技股份有限公司 音場調節方法、系統及移動載具

Family Cites Families (125)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
KR20020058458A (ko) * 2000-12-30 2002-07-12 박종섭 포토다이오드의 유효 면적을 증가시킬 수 있는 이미지센서 및 그 제조 방법
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
KR100539661B1 (ko) * 2002-01-31 2005-12-30 (주) 제이.에스.씨.앤.아이 스위칭 박막 트랜지스터, 이를 이용하는 이미지 입력소자및 그 제조방법
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR101197084B1 (ko) * 2004-05-21 2012-11-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US7705900B2 (en) * 2005-06-01 2010-04-27 Eastman Kodak Company CMOS image sensor pixel with selectable binning and conversion gain
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009141717A (ja) 2007-12-07 2009-06-25 Hitachi Ltd 撮像装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8913166B2 (en) * 2009-01-21 2014-12-16 Canon Kabushiki Kaisha Solid-state imaging apparatus
JP4941490B2 (ja) * 2009-03-24 2012-05-30 ソニー株式会社 固体撮像装置、及び電子機器
US8633051B2 (en) 2009-08-24 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN104485341A (zh) * 2009-11-06 2015-04-01 株式会社半导体能源研究所 半导体装置
KR101952065B1 (ko) 2009-11-06 2019-02-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 동작 방법
JP2011119837A (ja) * 2009-12-01 2011-06-16 Hirotsu Kazuko 固体撮像素子
WO2011111549A1 (en) 2010-03-08 2011-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5792524B2 (ja) 2010-07-02 2015-10-14 株式会社半導体エネルギー研究所 装置
JP5682174B2 (ja) * 2010-08-09 2015-03-11 ソニー株式会社 固体撮像装置とその製造方法、並びに電子機器
JP5763474B2 (ja) 2010-08-27 2015-08-12 株式会社半導体エネルギー研究所 光センサ
US9252171B2 (en) * 2010-09-06 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Electronic device
JP2012156310A (ja) * 2011-01-26 2012-08-16 Sony Corp 固体撮像素子、固体撮像素子の製造方法、および電子機器
US8836626B2 (en) * 2011-07-15 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
WO2013011844A1 (en) 2011-07-15 2013-01-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
EP2833624B1 (en) 2012-03-28 2016-11-23 FUJIFILM Corporation Solid-state image capture element, image capture device, and solid-state image capture element drive method
JP6053379B2 (ja) * 2012-08-06 2016-12-27 キヤノン株式会社 検出装置の製造方法、検出装置及び検出システム
US8872120B2 (en) * 2012-08-23 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Imaging device and method for driving the same
KR102069683B1 (ko) 2012-08-24 2020-01-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 방사선 검출 패널, 방사선 촬상 장치, 및 화상 진단 장치
US9817520B2 (en) 2013-05-20 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Imaging panel and imaging device
US9360564B2 (en) 2013-08-30 2016-06-07 Semiconductor Energy Laboratory Co., Ltd. Imaging device

Also Published As

Publication number Publication date
TW201603255A (zh) 2016-01-16
JP2022190011A (ja) 2022-12-22
KR102397186B1 (ko) 2022-05-12
US20170264848A1 (en) 2017-09-14
US10187596B2 (en) 2019-01-22
CN110391260A (zh) 2019-10-29
WO2015155696A1 (en) 2015-10-15
US9674470B2 (en) 2017-06-06
JP2020096374A (ja) 2020-06-18
JP2019195225A (ja) 2019-11-07
CN106165397B (zh) 2019-10-11
US20150296162A1 (en) 2015-10-15
KR20220018083A (ko) 2022-02-14
JP2016140050A (ja) 2016-08-04
JP6661261B2 (ja) 2020-03-11
CN106165397A (zh) 2016-11-23
TWI661543B (zh) 2019-06-01
CN110391260B (zh) 2023-08-04
KR20160145040A (ko) 2016-12-19
KR102352581B1 (ko) 2022-01-17
JP2024032879A (ja) 2024-03-12
KR20210040188A (ko) 2021-04-12
JP2019080361A (ja) 2019-05-23
DE112015001790T5 (de) 2017-02-23
KR102357356B1 (ko) 2022-02-08
JP2021083129A (ja) 2021-05-27
JP6486174B2 (ja) 2019-03-20
JP7429758B2 (ja) 2024-02-08

Similar Documents

Publication Publication Date Title
JP6717992B2 (ja) 半導体装置の駆動方法
JP7372390B2 (ja) 撮像装置、携帯情報端末、デジタルスチルカメラ及びビデオカメラ
JP7466016B2 (ja) 半導体装置
JP2020074451A (ja) 撮像装置
JP2016105468A (ja) 撮像装置及び電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200611

R150 Certificate of patent or registration of utility model

Ref document number: 6717992

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees