JP2809954B2

JP2809954B2 - 画像感知および処理のための装置および方法

Info

Publication number: JP2809954B2
Application number: JP4352395A
Authority: JP
Inventors: エバーハルト・ランゲ; 修市田井; 優一小柴; 和生久間; 淳太田; 嘉一新田; 邦彦原; 孝豊田; 英一船津
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1992-03-25
Filing date: 1992-12-11
Publication date: 1998-10-15
Anticipated expiration: 2013-10-15
Also published as: US5815608A; DE4310092A1; JPH06139361A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、受光素子（以下、感
度可変光検出素子、ＶＳＰＤ、光検出器などと称する）
のアレイ、制御回路および神経ネットワークを用いた画
像感知および処理のための装置および方法に関するもの
である。

【０００２】

【従来の技術】図５２に典型的な先行技術の画像処理装
置を示すもので、ＣＣＤカメラ５２０、フレームバッフ
ァ５２１、コンピュータ５２２および任意に専用ハード
ウエア５２３から構成されている。

【０００３】他の先行技術の画像処理装置は、生物学上
に網膜の動作原理を模倣しようとしている。たとえば、
１９９１年５月、サイエンティフィックアメリカン（Ｓ
ｃｉｅｎｔｉｆｉｃＡｍｅｒｉｃａｎ）、４０頁ない
し４６頁、エム・エー・マホウォルド（Ｍａｈｏｗａｌ
ｄ）氏およびシー・ミード（Ｍｅａｄ）氏による、「シ
リコン網膜」、エム・エー・マホウォルド（Ｍａｈｏｗ
ａｌｄ）氏およびシー・ミード（Ｍｅａｄ）氏による、
「シリコン網膜、アナログＶＬＳＩおよび神経システ
ム」（アディソン・ウェズレイ・リーディング（Ａｄｄ
ｉｓｏｎＷｅｓｌｅｙ，Ｒｅａｄｉｎｇ），ＭＡ、１
９８９年）第１５章を参照。

【０００４】図５２に示される先行技術の画像処理装置
においては、ＣＣＤカメラ５２０は、システムの入力画
像を感知する。ついで、画像は、フレームバッファ５２
１へ連続的に転送される。フレームバッファ５２１の記
憶画像情報は、画像がコンピュータ５２２または専用ハ
ードウエア５２３により、もしくは双方により処理され
る。

【０００５】上述のシリコン網膜は、生物学上の網膜の
いくつかの特性を実現しようとする。まず第１に、対数
応答曲線を有する光検出器が使用される。第２に、検出
器の近隣結合を実現するために、抵抗ネットワークが使
用される。第３に、調子の合った動きが生物学上の網膜
のものと類似している輝度適合機構が用いられる。

【０００６】図５３は、例えば「ＣＣＤの基礎」（塚本
哲男著，オーム社，１９８０年）の１９３ページに示さ
れたＣＣＤイメージセンサの構造図であり、このＣＣＤ
イメージセンサーは画像処理装置に適するもので、図に
おいて、５３１は受光エレメント、５３２は非照射領域
のＣＣＤレジスタ、５３３は出力レジスタ、５３４は出
力用のフローティング拡散領域、５３５は出力端子、５
３６は出力用のフローティング拡散領域５３４をリセッ
トする端子、５３７はリセット時の放電端子、５３８は
クロックＡ、５３９はクロックＢである。

【０００７】従来のＣＣＤイメージセンサは上記のよう
に構成され、垂直に並んだライン状の受光エレメント５
３１と非照射領域のＣＣＤレジスタ５３２の平行列から
成っており、それぞれの垂直列のＣＣＤレジスタ５３２
からの出力は、全て並列に一つの出力レジスタ５３３に
導かれる。各受光エレメント５３１において、光の像は
光透過性のポリＳｉゲートを持ったＭＯＳキャパシタに
よって検出される。通常のＴＶモードにおいては、各フ
ィールドに対し１／６０秒の光集積時間を持ち、隣合っ
た二つの受光エレメントからの出力が一緒になって、一
つの信号電荷として垂直列のレジスタ５３２の一組のエ
レメントに転送される。その後全体の光の像の信号電荷
はクロックＡにて転送され、水平列の出力レジスタ５３
３に並列に入り、クロックＡよりも速いクロックＢに
て、次の信号が入ってくるまでに出力用のフローティン
グ拡散領域５３４まで転送され、出力端子５３５からシ
リアルに読み出される。以上のようにして図５３に示さ
れるＣＣＤイメージセンサーは、受光部に投影された画
像を読み出すことが出来る。

【０００８】図５４は、例えばサンら「量子エレクトロ
ニクス」，第２５巻，第５号，第８９６〜９０３頁（１
９８９年）（Ｃ．Ｃ．Ｓｕｎ，”ＱｕａｎｔｕｍＥｌ
ｅｃｔｒｏｎｉｃｓ”，Ｖｏｌ．２５，Ｎｏ．５，ｐ
ｐ．８９６−９０３，（１９８９））に示された従来の
感度可変受光素子の断面図であり、この感度可変受光素
子は画像処理装置に適するもので、図において、５４１
は透明なポリシリコン電極、５４２は酸化シリコン絶縁
膜、５４３は金属製の出力電極、５４４はＰ⁺ 型シリコ
ン層、５４５はｎ型シリコン基板、５４６は空乏層であ
る。

【０００９】次に動作について説明する。従来の感度可
変受光素子は、このように、ポリシリコン電極５４１−
酸化シリコン絶縁膜５４２−ｎ型シリコン基板５４５の
積層により、ＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ
−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造となっている。よ
って、ポリシリコン電極５４１に負のバイアス電圧Ｖ_G
を印加した場合、酸化シリコン絶縁膜５４２とｎ型シリ
コン基板５４５の界面近傍に空乏層５４６が生ずる。

【００１０】入射光（ｈν）は、この感度可変受光素子
に対して、垂直方向から、酸化シリコン絶縁膜５４２→
ポリシリコン電極５４１→酸化シリコン絶縁膜５４２の
順に透過して空乏層５４６に入射する。そして、入射光
の波長がｎ型シリコン基板５４５を構成する半導体の吸
収端の波長より短い場合は、空乏層５４６に光電流Ｉ_ph
（電子−ホール対）が発生する。発生した電子は、ｐ型
半導体（ｐ⁺ 型シリコン層５４４）とｎ型半導体（ｎ型
シリコン基板５４５）のｐ−ｎ接合に集められ、出力電
極３から取り出される。

【００１１】この素子から発生する光電流Ｉ_phの大きさ
は空乏層５４６の厚さに比例し空乏層５４６の厚さが増
加するに従って光電流Ｉ_phが増加する。ところで、空乏
層５４６の厚さは、ポリシリコン電極５４１に加えるバ
イアス電圧Ｖ_G の大きさに比例する。従って、この図に
示される素子は、ポリシリコン電極５４１に加えるバイ
アス電圧Ｖ_G を調整することにより、素子に流れる光電
流Ｉ_phの大きさ、すなわち入射光に対する感度を可変に
することができる。

【００１２】図５５は例えばニューロコンピュータ工学
（工業調査会，１９９２年発行）Ｐ．１５４に示された
従来の人工網膜素子の構成を示す構成図である。この人
工網膜素子は画像前処理用の素子として用いられ、入力
画像の特徴抽出、例えば、動体の検出などに適するもの
で、図において、５５１は平面波のレーザ光を発するレ
ーザ、５５２は光を反射および透過するハーフミラー、
５５３は光を反射するミラー、５５４は波面反射機能を
有する位相共役鏡、５５５は物体の映像を出力するテレ
ビカメラ、５５６は光の位相を変調する液晶、５５７は
出力スクリーンである。

【００１３】次に動作について説明する。液晶５５６は
例えば液晶テレビジョンから偏光子および検出子を取り
除いたものであり、テレビカメラ５５５からの映像信号
を表示する。レーザ５５１からの平面波のレーザ光は、
液晶５５６を通り、位相共役鏡５５４に入る。そして、
位相共役鏡５５４の波面反転機能によって逆の位相の光
波が反射される。反射光が再び液晶５５６を通過するこ
とにより、波面が補償され、静止画像に対する出力光に
液晶の影響は現れない。すなわち、その出力光は平面波
となる。しかし、位相共役鏡５５４の応答時間は通常ミ
リ秒〜秒オーダであるため、動いている画像に対しては
波面が補償されず、動画像については液晶５５６の影響
が残存する。従って、出力スクリーン５５７には、動画
像のみが現れる。

【００１４】図５６は、従来の画像情報処理装置の概略
構成を示す構成図である。図において、５６１は画像の
撮像を行うＣＣＤカメラ、５６２は撮像された画像の前
処理を行う前処理部、５６３は画像を表示する処理画像
表示用の計算機、５６４はＣＣＤカメラ５６１と前処理
部５６２との間の信号を伝える信号線、５６５は前処理
部５６２と計算機５６３との間の信号を伝える信号線で
ある。

【００１５】また、５６６は画像を記憶する画像メモ
リ、５６７は前処理部５６２と画像メモリ５６６との間
の信号を伝える信号線であり、５６８は最初に入力され
る画像パターン、５６９は次に入力される画像パターン
を示す。

【００１６】次に動作について説明する。ＣＣＤカメラ
５６１が撮像した画像パターンは、光強度に応じたＣＣ
Ｄの各画素出力電圧値として、時系列的に出力される。
この出力値列は、前処理部５６２によって画像メモリ５
６６に蓄積される。同様に、次の画像パターン５６９に
関する出力値列も画像メモリ５６６に蓄積される。

【００１７】そして、例えば、２つの画像パターンの排
他的論理和（ＥＸＯＲ）を得たい場合には、前処理部５
６２は、画像メモリ５６６から２つの画像パターン５６
８，５６９の信号を読み出し、各画素についてＥＸＯＲ
演算を行い、その結果を計算機５６３に出力する。計算
機５６３は、前処理部５６２の演算結果を表示する。

【００１８】図５７は従来の記憶素子の一つである電気
的消去可能プログラマブルＲＯＭ（ＥＥＰＲＯＭ）の構
造を示す断面図である。図において、５７０はソース電
極、５７１はドレイン電極、５７２はＰ型シリコン基板
５７３上に形成されたｎ型ソース領域、５７４はＰ型シ
リコン基板５７３上に形成されたｎ型ドレイン領域、５
７５は数１０ｎｍ程度のシリコン酸化膜、５７６は電荷
蓄積用のポリシリコンフローティングゲート、５７７は
コントロールゲート電極である。

【００１９】次に動作について説明する。書き込み時、
コントロールゲート電極５７７とドレイン電極５７１と
の間に正の高電圧が加えられる。すると、ドレインにホ
ットエレクトロンが発生し、このホットエレクトロン
は、ドレイン側からシリコン酸化膜５７５を通してポリ
シリコンフローティングゲート５７１に注入される。こ
の結果、コントロールゲート電極５７７から見たしきい
値電圧が高い状態（「０」状態）になる。ゲート電圧が
しきい値以下の時、ドレイン電流は流れにくくなる。

【００２０】消去時、ソース側から、Ｆ−Ｎ（Ｆｌｏｗ
ｅｒ−Ｎｏｒｄｈｅｉｍ）トンネリングで電子が引き抜
かれ、しきい値電圧の低い状態（「１」状態）とされ
る。また、読み出し時には、コントロールゲート電極５
７７に電圧を加えることによりセルが選択され、ホット
エレクトロンを発生させないようにドレイン電極５７１
に充分低い電圧が印加され、セルのしきい値電圧の差に
応じて「１」または「０」が読み出される。

【００２１】

【発明が解決しようとする課題】従来の画像感知および
処理のための装置は以上のように構成されているので、
システムの複雑さ、大きさおよび価格と、直列データ処
理がボトルネックとなるためにもたらされる低いフレー
ム速度と、システムが画像のただ小さい部分のみを感知
し処理することを可能にする注意点集中機構の存在しな
いなどの問題点があった。また、シリコン網膜を用いる
方法は、遅い応答時間と、画像に対し行うことのできる
処理の種類の少なさと、処理の種類が固定されていると
いう問題点があった。

【００２２】従来のイメージセンサーは以上のように構
成されているので、機能としては画像をそのまま検出す
るだけで、画像処理を行うためには専用回路或いはコン
ピュータを後ろに接続する必要があった。そのため実時
間処理が可能でかつ小型の装置を得ることは困難であっ
た。さらに、受光エレメントからの出力は多段の転送に
よって出力端子まで送られるため、原理的に読み出しに
は多くのクロック数を必要とし、高速な画像処理には適
さないという問題点があった。

【００２３】従来の感度可変受光素子は以上のように構
成されているので、光電流Ｉ_phの流れる向きは常に一定
で、感度が可変なのはこの光電流Ｉ_phの向きに対応する
正の向きにおいてだけである。このため、光画像処理シ
ステムおよび光コンピューティングへの適用を行う場
合、負の感度または負の重みをもたせることができない
という問題点があった。

【００２４】従来の人工網膜素子は以上のように構成さ
れているので、光源としてレーザ２１が必要とされ、ま
た、液晶５５６や高価な位相共役鏡５５４も必要とされ
るので、寸法や消費電力が大きくなり、かつ、価格が高
価になるという問題点があった。

【００２５】従来の画像情報処理装置は以上のように構
成されているので、画像の処理を行うには、画像情報を
一旦画像メモリ５６６に蓄積し、その後逐次画像情報を
前処理部５６２に送り込み、画素単位に処理を行わなけ
ればならず、画素数が多くなると処理時間が長くなると
いう問題点があった。

【００２６】また、従来の記憶素子は以上のように構成
されているので、キャリア注入を効果よく行うためにシ
リコン酸化膜５７５をきわめて薄く均一に形成しなけれ
ばならず、製造時に歩どまりが悪くなったり、素子構造
が複雑になって製造工程が複雑になるなどの問題点があ
った。

【００２７】請求項１ないし請求項１３記載の発明は、
簡易な構成、小規模かつ低価格を有し、かつ画像処理の
種類は制限されているが広い選択を行える、高いフレー
ム速度、注目焦点を形成するための能力、および高いデ
ータスループットおよび神経ネットワークとの持続可能
性を有する画像感知および処理のための装置を得ること
を目的とする。

【００２８】請求項１４ないし請求項１７記載の発明
は、様々な画像情報を高速に処理する画像感知および処
理のための方法を得ることを目的とする。

【００２９】

【課題を解決するための手段】請求項１記載の発明に係
る画像感知および処理のための装置は、行列状に配置さ
れた受光素子のアレイとの行に感度制御のための電圧を
供給する制御回路と、前記アレイからの電流を処理する
神経ネットワークとを備えるものである。

【００３０】請求項２記載の発明に係る画像感知および
処理のための装置は、請求項１において制御回路が、ア
ナログ電圧をシフトするシフトレジスタを備えるもので
ある。

【００３１】請求項３記載の発明に係る画像感知および
処理のための装置は、請求項２においてアナログ電圧シ
フトレジスタが、電荷結合素子を備えるものである。

【００３２】請求項４記載の発明に係る画像感知および
処理のための装置は、請求項２においてアナログ電圧シ
フトレジスタが、サンプル／ホールド回路の連鎖を備え
るものである。

【００３３】請求項５記載の発明に係る画像感知および
処理のための装置は、請求項２においてアナログ電圧シ
フトレジスタが、１ビット幅のＤ／Ａ変換器の組と協働
する１ビット幅のディジタルシフトレジスタを使用して
実現される。

【００３４】請求項６記載の発明に係る画像感知および
処理のための装置は、請求項２においてアナログ電圧シ
フトレジスタが、ｌ＋１ＰＣＭ符号化アナログ電圧レベ
ルを得るために、長さｌの１ビット幅のディジタルシフ
トレジスタの連鎖を使用して実現される。

【００３５】請求項７記載の発明に係る画像感知および
処理のための装置は、請求項５または６においてディジ
タルシフトレジスタの出力端部は、閉ループ動作モード
を得るために、その入力に接続される。

【００３６】請求項８の発明に係る画像感知および処理
のための装置は、請求項２ないし６においてシフトレジ
スタはその入力を関数発生器から受取る。

【００３７】請求項９記載の発明に係る画像感知および
処理のための装置は、請求項１において神経ネットワー
クはリセット可能の積分器を備える。

【００３８】請求項１０記載の発明に係る画像感知およ
び処理のための装置は、請求項１においてアレイの各光
検出素子には色フィルタが設けられる。

【００３９】請求項１１記載の発明に係る画像感知およ
び処理のための装置は、請求項１においてアレイの１行
おきの受光素子が、行における２つの近接する受光素子
の間の距離の半分に等しい距離シフトされ、受光素子の
六角形状の配置を得るようにされる。

【００４０】請求項１２記載の発明に係る画像感知およ
び処理のための装置は、請求項１においてアレイが、そ
の受光素子の一部を除去し、受光素子の六角形状の配置
を有する。

【００４１】請求項１３記載の発明に係る画像感知およ
び処理のための装置は請求項１１または１２において受
光素子が六角形の形状を有する。

【００４２】請求項１４記載の発明に係る画像感知およ
び処理のための方法は、制御回路からの制御電圧の要素
（組）は第１の行列を表現し、かつ神経ネットワークは
第２の行列を表現し、受光素子アレイに投影された画像
は第１または第２の行列の乗算されたものが出力される
ようにするものである。

【００４３】請求項１５記載の発明に係る画像感知およ
び処理のための方法は、請求項１４においてリセット可
能な積分器を備える神経ネットワークを用いて、時間依
存画像の処理を行えるようにするものである。

【００４４】請求項１６記載の発明に係る画像感知およ
び処理のための方法は、アレイの各列からの電流出力に
応動する分類器を用いて、前記投影画像が属する類を分
類するものである。

【００４５】請求項１７記載の発明に係る画像感知およ
び処理のための方法は、請求項１６においてメリット関
数を最適化アルゴリズムに従って処理し、該処理結果に
従って前記制御電圧の値を変化させるものである。

【００４６】

【作用】請求項１記載の発明における画像感知および処
理のための装置は、複数のＶＳＰＤが行列状に配列され
た受光素子アレイと、このアレイの行に電圧を供給する
制御回路と、このアレイの列からの電流の処理する神経
ネットワークを備えた構成にしたので、アレイの各行の
感度を制御して１行ずつこのアレイ出力を神経ネットワ
ークで処理しているので、高速に画像情報を処理でき
る。

【００４７】請求項２ないし請求項６記載の発明によれ
ば、制御回路はアナログ電圧シフトレジスタを備えた構
成にしたので、電圧ベクトル（制御ベクトル）の要素を
周期的に循環できる。

【００４８】請求項７記載の発明における制御回路は、
アナログ電圧シフトレジスタの入力端と出力端とを接続
された構成にしたので、制御回路に記憶されたデータを
用いて任意の数の処理サイクルを得られる。

【００４９】請求項８記載の発明における制御回路は、
アナログ電圧シフトレジスタが関数発生装置と接続可能
とされた構成にしたので、１次元または２次元変換が可
能である。

【００５０】請求項９記載の発明における神経ネットワ
ークは、リセット可能な積分器を備えた構成にしたの
で、さらに時間依存画像情報の処理ができる。

【００５１】請求項１０記載の発明におけるＶＳＰＤ
は、色フィルタを備えた構成にしたので、色情報を処理
できる。

【００５２】請求項１１ないし請求項１３記載の発明に
おけるＶＳＰＤは、六角形状を形成する構成にしたの
で、生物学上の網膜と同様な方法で画像情報を処理でき
る。

【００５３】請求項１４記載の発明における制御回路か
らの制御電圧の要素（組）は、第１の行列を構成し、か
つ神経ネットワークは第２の行列を表現する構成にした
ので、受光素子アレイに投影された画像は第１または第
２の行列の乗算されたものが出力され、また第１または
第２の行列は少なくとも１個の注目焦点の形成、水平お
よび／または垂直方向の１次元核の畳み込み、１次元ま
たは２次元の直交および非直交変換の内容に応じて設定
できる。

【００５４】請求項１５記載の発明における画像感知お
よび処理のための方法は、リセット可能な積分器を備え
る構成にしたので、時間依存画像の画像処理を行える。

【００５５】請求項１６記載の発明における画像感知お
よび処理のための方法は、画像情報の分類を行うメリッ
ト関数に従って処理する構成にしたので、画像情報を分
類し高速なプロセスで処理する。

【００５６】請求項１７記載の発明における画像感知お
よび処理のための方法は、画像情報の分類を行うメリッ
ト関数と、該メリット関数を最適化アルゴリズムに従っ
て処理する最適化アルゴリズムを備えた構成にしたの
で、画像情報を高速に最適化したプロセスで処理する。

【００５７】

【実施例】実施例１．図１は、この発明の動作原理を例示する図である。図１
において、１はＶＳＰＤのＶＳＰＤアレイ、２は１個の
ＶＳＰＤ、３はＶＳＰＤアレイ１上に投影される画像、
４は制御電圧ｕ_i をＶＳＰＤアレイ１へ供給する制御回
路、５はＶＳＰＤアレイの出力電流ｊ_i を処理するネッ
トワーク、６は処理された画像を示す。

【００５８】この発明の核心部分はＶＳＰＤ２のＶＳＰ
Ｄアレイ１である。このＶＳＰＤ２は、例えばＭＳＭ
（金属−半導体−金属）型の光検出器のことであり、そ
の感度ｓは電圧ｕを制御ポートに印加することにより負
から正の値に変化させることができ、ｓ＝ｆ（ｕ）……（１）であり、感度ｓは、ＶＳＰＤ２の出力ポートから接地へ
流れる電流ｊを、ＶＳＰＤ２上の照射束Φｅで割算した
ものとして定義され、ｓ＝ｊ／Φｅ……（２）である。共通の電圧ｕ_i がＶＳＰＤアレイ１の第ｉ行の
制御ポートに与えられる。各列においてＶＳＰＤ２の出
力ポートは接続される。従って、ｋ番目の列の個々のＶ
ＳＰＤ２からの電流は、合計され、合計電流ｊ_k を結果
として生ずる。

【００５９】ＶＳＰＤアレイ１はＶＳＰＤ２の各列に対
して、ＶＳＰＤ２上の照射束に対して重み付けされた合
計を作る能力を有する。もしｉ番目の行およびｊ番目の
列におけるＶＳＰＤ２を流れる電流が、ｉ番目の行にお
けるＶＳＰＤ２の感度およびＶＳＰＤ２の表面上の照射
束Ｗ_ijに比例していれば、重み付けされた総和は、ベク
トル−マトリックス積、ｊ＝Ｗｓ，……（３）として書くことができる。ただし、Ｗ＝（Ｗ_jk）は、Ｖ
ＳＰＤアレイ１上に投影されている画像３のマトリック
ス表現を示し、ｓはＶＳＰＤ２の１行の感度のベクトル
であり、かつｊは、ＶＳＰＤ２の列から接地へ流れる出
力電流ｊ_k のベクトルである。感度スペクトルｓの要素
ｓ_i は式（１）に特定されるように、制御ベクトルｕの
電圧ｕ_i により制御することができる。

【００６０】ｓ_i ＝ｆ（ｕ_i ）……（４）ベクトル−マトリックス積の基本的な演算に基づいて、
マトリックス乗算Ｊ＝ＷＳ，……（５）が実現される。これは、制御回路４を使用して１ライン
ずつマトリックスＳをニューロチップに送り込み、かつ
出力ベクトルｊをマトリックスＪについて時分割多重動
作モードで記録することによって実現される。

【００６１】もし接続マトリックスＴを有する単純な神
経ネットワーク５が出力ベクトルｊの処理のために加え
られれば、画像マトリックスＷは、任意のマトリックス
で両側から乗算することができ、Ｖ＝ＴＷＳ，……（６）であり、Ｖは神経ネットワークの出力ベクトルｖ＝Ｔｊ＝ＴＷｓ……（７）を時分割多重化された動作モードでライン毎に記録する
マトリックスである。マトリックスＶは、処理された画
像６を含む。

【００６２】数多くの画像処理動作をこの種のマトリッ
クス乗算を使用して行うことができる。例えば、種々の
特徴を抽出して、サインおよびコサイン変換のような直
交変換を行うことができる。いくつかの可能性について
は、この発明の後の実施例において説明しかつ例示す
る。

【００６３】時間依存画像の処理を可能にするために、
ある種のリセッタブル積分器付きの神経ネットワーク５
を用いる。

【００６４】

【数１】

【００６５】であり、［０，ｔ₀ ］は、積分の時間幅で
ある。例えば、動き検出を、設定

【００６６】

【数２】

【００６７】を使用して行うことができる。なぜなら方
程式８は、ｖ（ｔ０）＝Ｔ₀ （Ｗ₂ −Ｗ₁ ）ｓ₀ ……（１３）と書換えることができるからである。出力ベクトルｖ
は、式（１０）および（１１）において特定された時間
幅における２つの画像マトリックス間の差のみに依存す
る。もし投影された画像に動きがなければ（Ｗ₁ ＝Ｗ
₂ ）、システムは応答しない［ｖ（ｔ₀ ）＝０］。

【００６８】垂直方向における注目焦点は、ＶＳＰＤ２
の特定のいくつかの行だけを感度のよいものとし、すべ
ての他の感度をゼロに設定することにより形成すること
ができる。水平方向においては、注目焦点は、関係のな
い出力ベクトルｊまたはｖの要素を単に無視することに
より形成することができる。多数の注目焦点を同様の方
法で実現でき、かつ任意のシーケンスでその画像の画素
を読出すことさえ可能である。

【００６９】システムの動作速度、すなわち１秒間に処
理することができる制御ベクトルｕの数は、ＶＳＰＤ２
および電子回路の性能に依存する。例えば、ＧａＡｓ金
属−半導体−金属ＶＳＰＤ（ＭＳＭ−ＶＳＰＤ）は、１
ＧＨｚ以上の非常に早い速度で動作することができる。
この場合、性能を制限するものは、主に電子回路の速度
である。複雑な電子回路を必要としない実現例は、典型
的には約１ＭＨｚで動くことができる。神経ネットワー
ク５がシステムに含まれる場合には、ネットワークのハ
ードウエア化装置の速度もまた制限要因である。現在、
入手可能である神経ネットワークは、約１ＭＨｚで動作
することができる［インテル（Ｉｎｔｅｌ）、６４ニュ
ーロンを有するＥＴＡＮＮ−チップ参照］。

【００７０】実施例２．図２は、エッジ抽出プロセスを例示する図である。図２
において、１はＶＳＰＤのアレイ、２は１個のＶＳＰ
Ｄ、３はＶＳＰＤアレイ１上に投影される画像、５はＶ
ＳＰＤアレイ１の出力電流ｊ_i を処理する神経ネットワ
ーク、６は処理された画像を示す。

【００７１】図２は、どのように斜めのエッジが単純な
セットアップで抽出されるかを示す。画像３はＶＳＰＤ
アレイ１上に投影される。制御ベクトルｕの要素は、感
度ベクトルｓ＝（２，−１，０，…０，−１）を結果と
して生ずる値に設定される。制御ベクトルの要素は、周
期的に循環けた送りされる。方程式５のマトリックス表
現において、ほぼ三重対角線のマトリックスは感度ベク
トルのシーケンスを現わす。

【００７２】

【数３】

【００７３】上記式（１４）において、Ｎは感度ベクト
ルの長さ、すなわちＶＳＰＤ２の行の数を示す。ＶＳＰ
Ｄアレイ１の出力は接続マトリックスＴ＝Ｓを用いて、
神経ネットワーク５により処理される。神経ネットワー
ク５の出力ベクトルｖは、処理された画像を１ライン単
位で現わす。処理された画像６は、投影された画像３の
ただ抽出された斜めの端縁のみを含む。マトリックスＳ
およびＴは、ＴＯＥＰＬＩＴＺである。従って、両側か
らのこれらの２つのマトリックスと画像マトリックスＷ
との乗算もまた、核Ｋについての循環畳込みとして現わ
すことができる。

【００７４】

【数４】

【００７５】動作原理の理解を容易にするために、意図
的に単純なマトリックスＳおよびＴを上では選んでい
る。もし任意のＴＯＥＰＬＩＴＺマトリックスＳ_jk＝ａ_(j+k)modN ……（１６）およびＴ_jk＝ｂ_(j+k)modN ……（１７）を使用すれば、Ｋ＝ａｂ^T ……（１８）の形式の核を有する畳込みが実現できる。ａおよびｂは
長さＮの任意のベクトルである。この形式の核を用いた
２次元の畳込みは、２つの１次元の畳込みへ分解するこ
とができる。例えば、ａ＝（−１，０，１，０，０…）
^T ，ｂ＝（１，０，０，…）（垂直端縁の抽出）、ａ＝
（１，０，０，…）^T ，ｂ＝（−１，０，１，０，０，
…）（水平端縁の抽出）およびａ＝（−１，０，１，
０，０，…）^T ，ｂ＝（−１，０，１，０，０，…）
（斜めの端縁の抽出のためのもう１つの可能性）であ
る。

【００７６】制御ベクトルの要素は、周期的に循環けた
送りされることはすでに上に述べている。この種のけた
送り動作は、アナログ電圧用シフトレジスタを使用する
ことにより、ハードウエアで容易に実現できる。たとえ
ば、電荷結合素子（ＣＣＤ）またはサンプルおよびホー
ルド回路の連鎖が、アナログ電圧用シフトレジスタとし
て働くことができる。また、アナログ電圧のためのシフ
トレジスタは、１ビットＤ／Ａ変換器の組と協働する１
ビット幅のディジタルシフトレジスタを使用することに
より、またはｌ＋１パルス符号変調（ＰＣＭ変調）され
たアナログ電圧レベルを得るために、長さｌの１ビット
幅のディジタルシフトレジスタの連鎖を使用することに
よりディジタル的に実現することができる。

【００７７】アナログ電圧用シフトレジスタのディジタ
ルな実現は、閉ループ動作モードを得るために、その終
端部をその入力に接続することができるという利点を有
する。このことは、制御電圧をただ一度だけループ内に
送込まなければならないことを意味する。そうすれば、
電圧はループ内に記憶され、この記憶されたデータを使
用して任意の数の画像処理サイクルを行うことができ
る。

【００７８】上に指摘したすべての畳込みおよび特徴抽
出動作は、注目焦点機構およびこの発明の実施例１にお
いて述べられた時間依存画像の処理と組合せることがで
きる。このことは、たとえば、画像のある領域における
運動する斜め端縁の検出のためのシステムを構成するこ
とができることを意味する。

【００７９】実施例３．この発明を用いて、また、入力画像Ｗに対してサイン
（ｓｉｎ）変換、コサイン（ｃｏｓ）変換、ウォルシュ
（ＷＡＬＳＨ）変換およびウェイブレット（ｗａｖｅｌ
ｅｔ）変換のような、１次元および２次元の変換を行う
ことも可能である。これは、１次元の基本システムの基
本ベクトルを感度ベクトルおよび神経ネットワークの接
続マトリックスＴの行ベクトル双方に対して使用するこ
とにより達成される。例えば、２次元のコサイン変換
は、設定

【００８０】

【数５】

【００８１】を使用する場合に行われる。ただし、Ｎは
ＶＳＰＤの行および列の数を示す。これは、方程式６を
その明瞭な形式、

【００８２】

【数６】

【００８３】で書くことにより確認することができる。
正規化定数は別として、式（２０）は、２次元のコサイ
ン変換の定義である。式（１９）および（２０）におけ
るコサイン関数は、サイン関数で置き換えることもでき
その場合２次元サイン変換が得られる。

【００８４】実施例４．図３は直接画像認識プロセスを例示する図である。図３
において、１はＶＳＰＤのアレイ、２は１個のＶＳＰ
Ｄ、３はＶＳＰＤアレイ１上に投影される画像、７は投
影された画像をいくつかの類８の１つに分類器を示す。

【００８５】図４は画像認識プロセスの最適化のための
アルゴリズムを例示する図である。図４において、１は
ＶＳＰＤのアレイ、２は１個のＶＳＰＤ、９はＶＳＰＤ
アレイ１上に投影される画像、１０はメリット関数評価
を示し、１１は最適化アルゴリズムを示す。

【００８６】次に、この発明の第４実施例を示す図３を
特に参照する。出力ベクトルｊ（式（３）参照）は、画
像Ｗの低次元の表現を構成する。本来の画像の代わり
に、この表現は、画像の分類および認識のために使用す
ることができる。

【００８７】たとえば、その表現は、多数の画像９の直
接認識の目的のために、分類器７に送込むことができ
る。このことは、本来の画像ではなく画像の低次元の表
現のみが分類器７に記憶されることを意味する。分類の
目的のためには、はるかに少ないデータ量を処理する。
結果、分類器７の複雑さおよび分類時間が劇的に減少さ
れる。

【００８８】もし必要なら、画像分類／選択の品質は、
最適の感度ベクトルｓを選択することにより向上させる
ことができる。これはこの発明の重要な点である。なぜ
ならばしばしば画像それ自体よりも画像の低次元の表現
を分類することの方がより困難な場合が多いからであ
る。

【００８９】次に、選択プロセスを示す図４を参照す
る。初期化のために、感度ベクトルｓを任意の値に設定
する。ステップ１において、画像９がチップ上に投影さ
れる。出力ベクトルｊを用いて、画像分離の品質を反映
するメリット関数Ｑを計算する。これは、電流感度ベク
トル（メリット関数評価１０）を用いて実行される。ス
テップ２において、２つのメリット関数Ｑが最適化アル
ゴリズム１１（たとえば、ランダムサーチ、シュミレー
ティッドアニーリング、遺伝学的アルゴリズムまたは勾
配降下）に伝達される。最適化アルゴリズム１１は、感
度ベクトルｓを適合的に変化させることによりメリット
関数Ｑを最適化する。メリット関数Ｑが最適化される
か、または十分な品質の画像分離が達成されるまで、ス
テップ１および２が繰返される。

【００９０】相関ベースの分類器を用いて、メリット関
数Ｑの典型的な定義を次に与える。以下では、Ｍ入力画
像Ｗ¹ ，０≦１＜ＭがＶＳＰＤアレイ１上に投影される
こと、ｊ¹ は結果として生ずる出力ベクトルであるこ
と、および結果出力ベクトルｊを有する画像Ｗが認識さ
れねばならないことが仮定される。相関ペースの分類器
においては、類は、分類器（ここではｊ⁰ ，…，ｊ
^M-1 ）に記憶されているベクトルとして定義される。ベ
クトルｊと記憶されたベクトルとの間の角度を距離の基
準として用いて、ベクトルｊは類のうちの１つ、すなわ
ち最も小さい角度距離を有するベクトルｊ¹ へ割当てら
れる。

【００９１】記憶されたベクトルｊ⁰ ，…，ｊ^M-1 の間
の角度が大きいほど、この分類プロセスにおける曖昧さ
はより少なくなる。理想的な場合には、すべてのベクト
ルは直交する。従って、ベクトルｊ⁰ ，…，ｊ^M-1 のう
ちの任意の２つの間の角度の最小限が良好なメリット関
数Ｑとして作用することができる。ついで、上で説明し
た最適化プロセスが、ベクトルｊ¹ の間の最小の角度を
最大にする感度ベクトルｓを選択する。

【００９２】最後に、修正された最適化プロセスについ
て説明する。メリット関数Ｑは、すべての画像の提示の
後に再び計算される代わりに各画像の提示の後に更新さ
れる。上に与えられたメリット関数の典型的な定義を用
いることにより、この方式の利点は明らかになるであろ
う。最適化プロセスの間、このメリット関数は一度にす
べての画像に依存せず、出力ベクトルが瞬間的に最も小
さい角度距離を有する２つの画像、すなわち最も分離性
の悪い２つの画像に依存する。従って、これら２つの画
像をシステムにより頻繁に提示することが意味をなす。
残りの画像はそれほど頻繁に提示する必要はない。なぜ
ならばそれらは分離しやすく、かつメリット関数はそれ
らに依存しないからである。この結果、最適化プロセス
を高速化することができる。メリット関数をずっとより
早く計算することができるからである。

【００９３】投影された画像の全体の照度における変動
は、相関ベースの分類器における分類プロセスに影響を
与えないことが注目されねばならない。このような変動
は、ベクトルｊ¹ の長さのみを変化させ、それらの間の
角度を変化させないからである。分類に先立ってベクト
ルｊ¹ を標準化することにより、いかなる分類器も照度
の変動の影響を受けないようにできる。

【００９４】さらに、もし感度ベクトルのすべての要素
にわたる合計がゼロであれば、いかなる分類器において
も分類プロセスは均一な背景光に対して不変である。そ
の均一の照射のために発生される電流はＶＳＰＤの各列
において相殺されるからである。

【００９５】もし最適化プロセスが失敗すれば、すなわ
ち、もし十分な画像分離品質が達成できなければ、出力
ベクトルｊの情報内容が少ないまたは次元数が低すぎる
とい可能性が非常に高い。この場合には、マトリックス
Ｊおよび／またはＶ（式（５）および（６）参照）を入
力画像の低次元の表現として使用することができ、かつ
マトリックスＳおよびＴに、上に説明した最適化プロセ
スを施すことができる。その結果得られる表現の次元数
は、マトリックスＳおよびＴの大きさを変化させること
により、自由に調整することができる。また、最適化プ
ロセスの間に注目焦点を形成することができる。

【００９６】実施例５．図５は色情報の処理を例示する図である。図５におい
て、１はＶＳＰＤのアレイ、２は１個のＶＳＰＤ、１２
はＶＳＰＤアレイ１の上に装着された色フィルタ、１３
は色フィルタ１２の赤色の光に対して透明である部分、
１４は色フィルタ１２の緑色の光に対して透明である部
分１３を示し、１５は色フィルタ１２の黄色の光に対し
て透明である部分、１６は色フィルタ１２の青色の光に
対して透明である部分を示す。

【００９７】図６は修正されたＶＳＰＤ配置を有するＶ
ＳＰＤアレイを示す図である。図６において、１はＶＳ
ＰＤのＶＳＰＤアレイ、２は１個のＶＳＰＤを示す。

【００９８】図５はこの発明を単純なセットアップで使
用して、生物学上の網膜のそれと同様の方法で色情報を
処理することを可能にする色フィルタ１２を示す。色フ
ィルタ１２はＶＳＰＤアレイ１の表面上に置かれる。色
フィルタ１２はセルに分割される。各セルは下のＶＳＰ
Ｄアレイ１の各ＶＳＰＤセルに整合する。その位置に依
存して、フィルタセルは、赤色の光に対する透明部分１
３、緑色の光に対する透明部分１４、黄色の光に対する
透明部分１５または青色の光に対する透明部分１６の色
の内のただ１つだけを伝達する。フィルタの隣接した列
内の色は、透明部分１３および透明部分１４または、透
明部分１５および透明部分１６を、交互に繰返す。フィ
ルタの隣接した行内の色は、赤色および黄色または緑色
および青色を、交互に繰返す。

【００９９】フィルタのこの配置は、人間の網膜の構造
から得ている。人間の網膜は、赤色、緑色および青色の
光のためのセンサからの信号を、それらを脳に伝達する
前に、赤色マイナス緑色の差信号および黄色マイナス青
色の差信号に符号化する。この符号化の方法が、人間が
赤色および緑色の間と、黄色および青色の間とに、それ
ぞれ特に強い色のコントラストがあるという主観的な印
象を持つ理由である。

【０１００】全く同一の符号化をこの発明を使用して実
現できる。この目的のために、感度は、

【０１０１】

【数７】

【０１０２】に従って設定される。このことは、感度ｓ
_i が対に分けられることを意味する。各対において、偶
数の指数２ｉを有する感度は、透明部分１３および透明
部分１５のフィルタを有するＶＳＰＤの行を制御し、か
つ正の値に設定され、一方、奇数の指数２ｉ＋１を有す
る感度は、透明部分１４および透明部分１６のフィルタ
を有するＶＳＰＤの行を制御し、かつ相手方の感度の反
転値、すなわち負の値に設定される。この発明のすべて
の他の画像処理動作は、この色符号化技術と組合わせる
ことができる。その場合、処理は本来の画像に対しては
行われず、色差信号、すなわち赤色マイナス緑色の差信
号および黄色マイナス青色の差信号について行われる。

【０１０３】生物学上の網膜におけるセンサは、ＶＳＰ
Ｄアレイ１におけるセンサのようにアレイ状に配列され
てはいない。ＶＳＰＤの六角形状の配列が、生物学上の
網膜のセンサの構成により類似している。図６はＶＳＰ
Ｄ２の六角形状の配列を実現する２つの可能性を示す。
図６（Ａ）は１行おきにＶＳＰＤ２をＤの距離だけ移動
させ、図６（Ｂ）は各行の１列おきにＶＳＰＤ２を取除
くことにより六角形状の配置を実現する。ただし、２Ｄ
は行方向の隣接ＶＳＰＤ２間の距離を示す。随意に、六
角形状のＶＳＰＤ２の形状は、長方形状の形状の代わり
に使用することができる。

【０１０４】実施例６．以下、この発明の実施例６を図について説明する。図７
は感度可変受光素子２次元アレイの構造であり、２１は
２つの端子間の電圧の大きさにより光から電流への変換
効率が変わる感度可変受光素子から成る受光エレメン
ト、２２は制御電極、２３は複数の電圧データを記憶し
そのデータの転送が可能でさらに記憶された電圧データ
の一部が制御電極に接続された構造を持つ制御回路、２
４，２５，２６はそれぞれ制御回路２３に記憶された電
圧データの一部である電圧ベクトル、２７は出力電極、
２８は記憶したデータをシフトできる機能についた１次
元メモリである。

【０１０５】感度可変受光素子の具体例としては、例え
ば図８に示されるような構造が挙げられる。半導体基板
５０１の上に一対のショットキー電極５０２，５０３が
設けられており、光から電流の変換効率は端子間の電圧
の大きさに比例する。またその電圧の極性により電流の
方向が変わる。

【０１０６】次に３×３のフィルタ行列と画像の積和演
算の動作の説明をする。今、制御回路２３に三つの電圧
ベクトル２４，２５，２６が記憶されており、それぞれ
の電圧ベクトルは、ｉ−１，ｉ，ｉ＋１行目の３行の制
御電極に電圧を印加するようになっているとする。入力
画像が行列Ｇ＝｛ｇ（ｉ，ｊ）｝……（２２）で表されると、まず一番目の電圧ベクトル２４を制御電
極２２に接続したときの、ｊ−１列目の出力は、

【０１０７】

【数８】

【０１０８】となる。次に１次元メモリ２８の中身を一
つずつ右にシフトしてやると、上式の値はｊ列目のメモ
リに入ることになる。続いて２番目の電圧ベクトル２５
を制御電極２２に接続すると、ｊ列目のメモリの中身
は、上式の結果と足し合わされて、

【０１０９】

【数９】

【０１１０】となる。更に同様に、１次元メモリ２８の
中身を一つずつ右にシフトさせた後、３番目の電圧ベク
トル２６を制御電極２２に接続すると、ｊ＋１番目のメ
モリの中身は、

【０１１１】

【数１０】

【０１１２】となり、ｆ（ｉ，ｊ）は画素ｇ（ｉ，ｊ）
の周りで行列Ａ＝｛ａ（ｘ，ｙ）｝による積和演算を行った結果に相当する。他の列につい
ても全く同様の演算が行われており、このようにして任
意の２次元積和演算が実行できる。今の例では電圧ベク
トルをかける真中の行はｉ行であったが、これを上から
下までスキャンアレイをＮ×Ｎ画素とすれば、３（Ｎ−
２）回の繰り返しによって（Ｎ−２）×（Ｎ−２）画素
の出力画像が得られる。

【０１１３】さらに、フィルタの大きさが（２ｎ＋１）
×（２ｎ＋１）の場合も同様の動作を行えば、（２ｎ＋
１）（Ｎ−２ｎ）回の繰り返しによって（Ｎ−２ｎ）×
（Ｎ−２ｎ）画素の出力画像が

【０１１４】

【数１１】

【０１１５】という形で得られる。また、（２ｎ＋１）
×（２ｎ＋１）のマスクサイズの積和演算を２回（２種
類）、直列に実行する処理は、（４ｎ＋１）×（４ｎ＋
１）のフィルターマトリックスを使った処理に帰着でき
る。もっと多段の場合も同様である。

【０１１６】出力部は図９のように、切り替えスイッチ
２９を用いたものでも良く、この場合データをシフトす
る機能を持たない１次元メモリ３０で良い。

【０１１７】受光素子は、図８に示したＭＳＭ構造に限
らず、端子間電圧により光から電流への変換効率が変わ
るものならば何でも良い。例えば図１０に示したｐｎｐ
タイプ、また光導電体でも良い。もちろん、材料はシリ
コン、アモルファスシリコン、ガリウム砒素等何でも良
い。

【０１１８】実施例７．図１１、図１２は各受光エレメント２１の中にスイッチ
ングゲートとキャパシタンスを作り込んだものの例であ
る。３１は任意の出力電極からの電流を加える機構を持
つ出力回路で、感度可変受光素子３２の一方の端子は直
接出力端子３３に、他方の端子はキャパシタンス３５を
介してアースに、かつスイッチングゲート３６を介して
制御端子３４に接続されている。３７はゲート信号であ
る。感度可変受光素子３２は、実施例１同様色々なもの
が考えられる。

【０１１９】次に３×３のフィルタ行列ａ（ｘ，ｙ）と
画像の積和演算の動作の説明をする。画素（ｉ，ｊ）に
注目する。まず、光を照射する前にこの画素近傍の受光
エレメントの光感度を設定する。例えば画素（ｉ−１，
ｊ−１）を設定するには（ｉ−１）番目の制御電極にフ
ィルタの要素を印加し画素（ｉ−１，ｊ−１）のスイッ
チングゲートをオンにする。これにより電圧がキャパシ
タンスに記憶される。光感度が設定したらスイッチング
ゲートはオフにする。同様にして３×３の光感度を設定
する。次に画像ｇ（ｉ，ｊ）を照射するが、このとき
（ｊ−１）列、ｊ列、（ｊ＋１）列の出力電極からの電
流を加える。その結果

【０１２０】

【数１２】

【０１２１】となり、ｆ（ｉ，ｊ）は画素ｇ（ｉ，ｊ）
の周りで行列ａ（ｘ，ｙ）の積和になる。これをすべて
の画素に対して実行すれば、任意の２次元フィルター行
列と画像の積和が得られる。このとき、列に関してはＮ
／３の演算は同時に実行できる。

【０１２２】同様にして３×３よりも大きなフィルタ行
列との積和演算も可能である。

【０１２３】実施例８．図１３も各受光エレメント２１の中にスイッチングゲー
トとキャパシタンスを作り込んだものの例である。ここ
では感度可変受光素子３２の一方の端子はキャパシタン
ス３５を介してアースに、スイッチングゲート３６を介
して出力端子３３に、他方の端子は直接、制御端子３４
に接続されている。

【０１２４】このときの動作は以下のようになる。ま
ず、一回目のクロックではスイッチングゲート３６を閉
じたまま制御端子３４に電圧を印加する。これにより、
感度可変受光素子３２からの光電流は、キャパシタンス
３５に溜められる。そして次に同じ制御端子３４に電圧
が印加されるときに、スイッチングゲート３６を開いて
やると、感度可変受光素子３２からの光電流とキャパシ
タンス３５からの放電による電流が一緒になって出力端
子３３に出力される。各画素においてこれを行えば、一
度画像を記憶したのち、次にフレームでの画像との和や
差をとれることになる。また、スイッチングゲート３６
を開く前に複数回制御端子３４に様々な電圧を印加して
やれば、複数の画像処理結果の足し合わせが可能とな
る。

【０１２５】また、次のような動作をさせれば実質的に
感度を向上させることができる。まずはスイッチングゲ
ート３６を閉じたまま制御電極に電圧を印加する。これ
により、感度可変受光素子３２からの光電流は、キャパ
シタンス３５に溜められてゆく。そしてあるクロックで
スイッチングゲート３６を開いてやると、それまでの照
射時間に溜められた電荷が放出される。これにより、感
度可変受光素子３２単体に短いクロックでアクセスした
場合よりも大きな電流値が得られる。

【０１２６】図１３と同様の動作は、キャパシタンスと
スイッチングゲートの組み合わせだけでなく、図１４の
ようなＣＣＤ的な動作を用いても実現できる。この場
合、感度可変受光素子３２の一方の端子は直接、制御端
子３４に接続されており、他方の端子は拡散によって作
られた入力ダイオード３８に接続されている。転送され
る電荷が例えば正孔の場合、入力ダイオード３８と出力
ダイオード４０はｐ型、基板はｎ型となる。３９は入力
ゲートである。

【０１２７】この場合、入力ゲート３９に電圧がかかっ
ていない状態では、ｐ層の方がポテンシャルが低いた
め、正孔はまず入力ダイオード３８に溜められる。そし
てある瞬間に入力ゲート３９に充分大きな電圧を加え
て、表面ポテンシャルを下げてやると、入力ダイオード
３８から出力ダイオード４０に電荷が流れ出し、出力端
子３３から取り出されることになる。

【０１２８】実施例９．図１５は各受光エレメント２１が２個の感度可変受光素
子３２から構成される例である。片方の受光素子は一方
の端子は行毎に同じ制御端子２２に他方の端子は各列毎
に同じ出力電極２７に接続される。他方の受光素子では
一方の端子は列毎に同じ制御端子２２に他方の端子は各
行毎に同じ出力端子２７に接続される。

【０１２９】次に動作について説明する。まず、一方の
端子が行毎に同じ制御端子に接続されている受光素子に
ついて考える。各制御電極に制御電圧を加えると行毎に
光感度が設定される。このとき画像を照射すると各光電
流は列毎に加えられて出力電極から取り出される。この
ように縦方向の制御電圧ベクトルと画像の１次元積和演
算が行われる。同様に、一方の端子が列毎に同じ制御電
極に接続されている受光端子では横方向の制御電圧ベク
トルと画像の１次元積和演算が実行される。これらの縦
と横の両方向の処理結果が同時に得られる。

【０１３０】また得られた両方向の出力信号を外部回路
で合成すれば２次元的な画像処理も可能である。

【０１３１】実施例１０．図１６は感度可変受光素子の２次元アレイの両側から光
を入射する構成の例を示す。図中、４１は感度可変受光
素子の２次元アレイで、各エレメントが独立なアレイで
も良いし、上記実施例で示したような構成のイメージセ
ンサでもよい。４２，４３はそれぞれ光入力で、これは
一様光でも線状の１次元パターンでも２次元パターンで
もよい。

【０１３２】両方の光が入力画像の場合は、２つの画像
の和にたいして画像処理が行われる。片方の光は入力画
像で他方は各画素に対する制御信号の場合は、各画素に
対してオフセットを加えてから画像処理が行われる。

【０１３３】実施例１１．図１７は１個だけがゼロボルト以外の電圧で他はすべて
ゼロボルトである電圧ベクトルに対しゼロボルトでない
電圧の位置が任意に変わる制御回路を有する場合の構成
例を示し、前記図１１と同一部分には同一符号を付して
重複説明を省略する。

【０１３４】このイメージセンサを用いた画像の検出の
動作を説明する。まず、１行目の制御電極だけ１Ｖを印
加する。１行目の各画素は同じ光感度を持つことにな
る。この状態で画像を照射すると、１行目の各画素での
光パワーに比例した電流が出力電極から取り出される。
これは入力画像の１行目が検出されたことになる。そし
て、この１Ｖを印加する行を２，３，・・とずらしてい
けば、入力画像が行毎に検出される。１つの行内ではす
べて並列に検出されるので出力回路からの画像信号の取
り出しを並列にすれば、高速画像検出が可能になる。ま
た、従来の画像信号との整合性を考慮して、出力回路か
らの画像信号はシリアル信号にしてもよい。

【０１３５】また、この印加電圧を１Ｖから他の電圧を
変えれば光感度も変わる。すなわち、入力光のパワーの
レンジが変わっても制御電圧による補正により出力レベ
ルを一定に保つことも可能である。

【０１３６】また、ゼロボルト以外の電圧をすべての行
に印加するのではなく、特定の行だけに印加すれば入力
画像の部分画像のみの検出が可能になる。

【０１３７】同様に一定間隔で電圧を印加すれば、任意
の分解能で画像を検出することができる。粗い画像情報
しか必要でないときは、分解能を落すことにより高速処
理が可能になる。

【０１３８】実施例１２．以下、この発明の一実施例を図について説明する。図１
８はこの発明の実施例１２に係る二つのｐ⁺ ｎ^- 接合を
用いてｐ⁺ 層同士をつなげた対称構造の感度可変受光素
子を示す断面図であり、５１は制御電圧Ｖ_B を印加する
側の電極（以下「制御電極」と呼ぶ）、５２は出力電流
Ｉ_phを取り出す側の電極（以下「出力電極」と呼ぶ）、
５３は正と負の領域にわたって出力を可変とすることが
できる電源、５４はｐ⁺ 型半導体層（以下ｐ⁺ 層とい
う）、５５はｎ^- 型半導体層（以下ｎ^- 層という）、５
６は制御電極５１側のｐｎ接合部にできる空乏層、５７
は出力電極５２側のｐｎ接合部にできる空乏層である。
制御電極５１、出力電極５２とｐ⁺ 層５４は、それぞれ
オーミックコンタクトとなっている。また、ｐ⁺ 層５
４、ｎ^- 層５５には入射光を吸収するすべての半導体材
料、例えば、ＧａＡｓ，ＡｌＧａＡｓ，ＩｎＧａＡｓ，
Ｓｉ等が用いられる。

【０１３９】つぎに動作について説明する。図１８に示
すように、入力光はこの感度可変受光素子に対して垂直
方向から入射する。そして、制御電極５１にかける電圧
Ｖ_Bが０の場合、光が当って空乏層５６，５７付近に発
生した電荷はｐｎ接合の電位障壁を超えられず、またそ
の他の場所で発生した電荷もこの素子の対称性によって
相殺され、出力電流Ｉ_phは０となる。

【０１４０】また制御電極５１にかけるＶ_B を正とする
と、出力電極５２側の空乏層５７が広がり、空乏層５７
付近に発生した電荷は電極５１，５２間の電位差に引か
れて正の出力電流Ｉ_phを生み出す。このとき、出力電流
Ｉ_phの発生に主に寄与するのは、空乏層５７の内部およ
び空乏層５７の拡散長の範囲内で発生した電荷であり、
空乏層５７の厚さは制御電圧Ｖ_B に依存することから、
出力電流Ｉ_phは結局制御電圧Ｖ_B に依存することにな
る。

【０１４１】さらに制御電圧Ｖ_B が負の場合には、制御
電極５１側の空乏層５６が広がり、同様にして制御電圧
Ｖ_B に依存する負の出力電流Ｉ_phが得られることにな
る。以上のプロセスにより、図１８の感度可変受光素子
は、制御電圧Ｖ_B によって出力電流Ｉ_phが負から正ま
で、すなわち感度を負から正まで連続的に変えられるこ
とになる。なお、２つのｐ⁺ 層５４の不純物濃度は互い
に変えることができ、また半導体材料も互いに異なるも
のとして、感度非対称な応答を示すようにすることもで
きる。

【０１４２】実施例１３．図１９はこの発明の実施例１３に係る感度可変受光素子
を示す断面図であり、図中５１〜５４は図１８と同じで
ある。また５８はｎ⁺ 型半導体層（以下ｎ⁺ 層とい
う）、５９ａは制御電極５１側ｐ⁺ 層５４とｎ⁺ 層５８
の間に挟まれるｉ（ｉｎｔｒｉｎｓｉｃ）型半導体層
（以下ｉ層という）、５９ｂは出力電極５２側ｐ⁺ 層５
４とｎ⁺ 層５８の間に挟まれるｉ型半導体層（以下ｉ層
という）である。すなわち、本実施例に係る空乏層は、
ｐ−ｉ−ｎ構造をなす。

【０１４３】本実施例の感度可変受光素子の動作プロセ
スは前述の実施例１２と同様であるが、ｉ層５９の方が
ｎ層５８よりも空乏層が広がるため、接合間の容量が減
り、応答速度が速くなる。なお、半絶縁製基板の上に直
接ｐ⁺ 層が載った構造でもこれと同様の効果が得られ
る。

【０１４４】実施例１４．図２０はこの発明の実施例１４に係る感度可変受光素子
を示す断面図であり、図中５１〜５７は図１８と同じで
ある。また６０ａは制御電極５１側ｐ⁺ 層５４とｎ^- 層
５５の間に挟まれる薄いｎ⁺ 型半導体層（以下ｎ⁺ 層と
いう）、６０ｂは出力電極５２側ｐ⁺ 層５４とｎ^- 層５
５の間に挟まれる薄いｎ⁺ 型半導体層（以下ｎ^- 層とい
う）である。

【０１４５】本実施例の感度可変受光素子の動作プロセ
スは実施例１２，１３とそれと同様であるが、ｎ⁺ 層６
０ａ，６０ｂの方がｎ^- 層５５よりも空乏層が広がりに
くいため、制御電圧Ｖ_B が小さいときには電圧の変化に
対する空乏層の広がり方の変化が小さい。しかし、制御
電圧Ｖ_B がある程度大きくなると空乏層がｎ⁺ 層６０
ａ，６０ｂからｎ^- 層５５まで達するため、電圧の変化
に対する空乏層の広がり方の変化が大きくなる。

【０１４６】従って、本実施例の感度可変受光素子にお
いては、制御電圧Ｖ_B が小さいうちは感度の変化が小さ
く、制御電圧Ｖ_B が大きくなると感度の変化も大きくな
る。よって、本実施例の感度可変受光素子によれば、制
御電圧Ｖ_B を０にセットしたときは、オフセットや電圧
の揺らぎ等があった場合でも出力電流Ｉ_phが抑えられ、
揺らぎ等に対する耐性が上がる。

【０１４７】実施例１５．図２１はこの発明の実施例１５に係る感度可変受光素子
を示す断面図であり、図中５１〜５７は図１８と、５
９，５９ａ，５９ｂは図１９と、また６０ａ、６０ｂは
図２０と同じである。本実施例の感度可変受光素子は実
施例１３と同様、空乏層についてｐ⁺ −ｉ−ｎ^- 構造を
基本としているが、他方実施例１４と同様、ｐ⁺ 層５４
とｉ層５９ａ，５９ｂの間にそれぞれ薄いｎ⁺ 層６０
ａ，６０ｂを挟んでいる。

【０１４８】本実施例の感度可変受光素子の動作プロセ
スは実施例１２〜１４とそれと同様であるが、空乏層に
ついて上述のようなｐ⁺ −ｎ⁺ −ｉ−ｎ^- 構造となって
いるため、実施例１３のような速い応答速度と、実施例
１４のような電圧の揺らぎに対する耐性の両方の効果が
得られる。なお、この効果は、半絶縁性基板の上にｎ⁺
層とｐ⁺ 層が載った構造においても得られる。

【０１４９】実施例１６．図２２はこの発明の実施例１６に係る感度可変受光素子
を示す断面図であり、図中５１〜５７は図１８と、６０
ａ，６０ｂは図２０と同じである。また６１ａと６２ａ
はｎ⁺ 層６０ａのそれぞれ上下に配置されたｎ⁺⁺型半導
体層（以下ｎ⁺⁺層という）とｎ型半導体層（以下ｎ層と
いう）、６１ｂと６２ｂはｎ⁺ 層６０ｂのそれぞれ上下
に配置されたｎ⁺⁺層とｎ層である。すなわち、本実施例
の感度可変受光素子は、実施例１４のそれに類似した構
造となっているが、ｐ⁺ 層５４とｎ^- 層５５の間に、ｎ
⁺⁺層６１ａ，６１ｂ，ｎ⁺ 層６０ａ，６０ｂ，ｎ層６２
ａ，６２ｂの順で不純物濃度が段階的に減少するｎ型層
を挟んでいるため、電圧に対する感度の変化を線形にす
ることができる。

【０１５０】実施例１７．図２３はこの発明の実施例１７に係る感度可変受光素子
を示す切欠斜視図であり、図中５１〜５７は図１８と同
じである。本実施例においては、積層構造は実施例１２
と同じであるが、制御電極５１とｐ⁺ 層５４の部分およ
び出力電極５２とｐ⁺ 層５４の部分をそれぞれ櫛形に
し、互いに歯の部分に組み入れている。

【０１５１】本実施例の感度可変受光素子は実施例１２
のそれと同様に動作するが、本実施例においては単位面
積当たりの受光部の面積を実質的に増加させることがで
きるため、感度を上げることができる。なお、本実施例
においては、感度可変受光素子の積層構造を実施例１２
に合わせたが、前述の実施例１３〜１６のいずれと合わ
せても同様に櫛形構造として感度を向上させることがで
きる。

【０１５２】実施例１８．図２４はこの発明の実施例１８に係る感度可変受光素子
を示す断面図であり、図中５１〜５７は図１８と同じで
ある。本実施例においても、積層構造は実施例１２と同
じであるが、制御電極５１および出力電極５２の面積を
ｐ⁺ 層５４の面積に比べ小さくしている。

【０１５３】本実施例の感度可変受光素子も実施例１２
のそれと同様に動作するが、ｐ⁺ 層５４は導電性が高い
ため、光電流Ｉ_phの流通については、ｐ⁺ 層の頂面のす
べてを電極５１，５２が覆っていなくても支障はない。
そして、本実施例においては、電極５１と５２の面積が
ｐ⁺ 層５４の対応部分に比べて小さいため、入射光は、
ｐ⁺ 頂面層の電極５１，５２に覆われていない部分から
も透過して、直接空乏層５６，５７に当る。よって、本
実施例によれば、透明電極を用いなくても電流出力が大
きくなり、光利用率を上げることができる。なお、本実
施例においては、感度可変受光素子の積層構造を実施例
１２に合わせたが、実施例１３〜１６のいずれの積層構
造も採用することができる。

【０１５４】実施例１９．図２５はこの発明の実施例１９に係る感度可変受光素子
を示す断面図であり、図中５１〜５７は図１８と同じで
ある。本実施例においても、積層構造は実施例１２およ
び上記実施例１８と同じであるが、ｐ⁺ 層５４は、拡散
によって製造され、コンパクトな平面構造になってい
る。なお実施例１３〜１７の両電極５１，５２間に段差
のある積層構造は、いずれも拡散等によってこのような
平面構造とすることができる。

【０１５５】実施例２０．図２６はこの発明の実施例２０に係る感度可変受光素子
を示す断面図であり、図中５１〜５７は図１８と同じで
ある。本実施例の感度可変受光素子は、実施例１８のｐ
⁺ 層一部露出構造および実施例１９の平面構造の両方を
採用しながら、実施例１７の櫛形構造を実現したもので
ある。

【０１５６】本実施例の感度可変受光素子は、実施例１
７，１８および１９の各感度可変受光素子と同様に動作
するが、ここでは、櫛形構造そのものはｐ⁺ 層５４自身
によって構成されており、制御電極１１と出力電極１２
は配線部にしかかぶっていない。本実施例によれば、実
施例１９と同様のコンパクトな受光素子となり、かつ実
施例１７および１８と同様感度と光利用率の高い受光素
子となる。

【０１５７】実施例２１．図２７はこの発明の実施例２１に係る感度可変受光素子
を示す断面図であり、図中５１，５３，５６，５７は図
１８と同じである。また６４のｐ⁺ 半導体層と６５のｎ
^- 半導体層は、互いに吸収波長帯が異なり、ｐ⁺ 層６４
はｎ^- 層６５よりもバンドギャップが広くなるようにす
る。ｐ⁺ 層６４には例えばＡｌＧａＡｓを、またｎ^- 層
６５にはＧａＡｓを用いることができる。

【０１５８】本実施例の感度可変受光素子は、基本的に
は実施例１２の各感度可変受光素子と同様に動作する
が、素子の垂直上方から入射する光について、ｐ⁺ 層６
４では吸収されずｎ^- 層６５のみで吸収されるような波
長を選択してやると、入射光が減衰せずに直接空乏層５
６，５７に当るため、高い感度が得られる。

【０１５９】実施例２２．図２８はこの発明の実施例２２に係る感度可変受光素子
を示す断面図であり、図中５１〜５３，５６，５７，６
４，６５は図２７と同じである。本実施例においては、
ｐ⁺ 層６４とｎ^- 層６５の間に、ドープ先をｐ⁺ 層６４
と同じ半導体にしたｎ^- 層６６が挿入される。

【０１６０】本実施例の感度可変受光素子は、基本的に
は実施例２１の各感度可変受光素子と同様に動作する
が、入射光について、ｐ⁺ 層６４およびｎ^- 層６６では
吸収されずｎ^- 層６５のみで吸収されるような波長を選
択すると、制御電圧Ｖ_B が小さいときには空乏層５６，
５７がｎ^- 層６６の中でしか広がらないため感度が低
く、他方制御電圧Ｖ_B がある程度大きくなると、空乏層
５６，５７がｎ^- 層６６からｎ^- 層６５まで達するため
感度が高くなる。よって、本実施例によれば、制御電圧
Ｖ_B によって波長感度特性を変えることができる。

【０１６１】実施例２３．図２９（ａ）と（ｂ）は、それぞれこの発明の実施例２
３に係る感度可変受光素子（一入力多出力型と多入力一
出力型）を示す平面構成図であり、図中５１〜５３は図
１８と同じである。両図においては、実施例１２の積層
構造を採用する。

【０１６２】これらの図に示す感度可変受光素子は、基
本的には実施例１２のそれと同様に動作するが、図２９
（ａ）の一入力多出力型の構成においては、制御電圧Ｖ
_B を一つのラインで変えてやることにより、多くの受光
部の感度を一度に変化させることができる。また、図２
９（ｂ）の多入力一出力型の構成においては、各受光部
の感度をそれぞれの制御電圧Ｖ_B1，Ｖ_B2，……等で変え
ながら受光することにより、各受光部からの出力の和を
素子全体の出力として取り出す。なお、これら一入力多
出力および多入力一出力の形は上記実施例１２〜２２の
いずれかの受光素子についても実現できる。

【０１６３】実施例２４．図３０はこの発明の実施例２４に係る感度可変受光素子
アレイを示す平面構成図であり、図中７０は感度可変受
光素子アレイに配置される各感度可変受光素子、７１は
正と負の領域にわたって出力を可変とすることができる
電源で、ここでは制御電圧ベクトル（……，Ｖ_i-1 ，Ｖ
_i ，Ｖ_i+1 ，……）を図に表示する便宜のため、単一の
ブロックで表してある。また７２は出力電流を取り出す
出力電極で、電源７１と同様、出力電流ベクトル（…
…，Ｉ_j-1 ，Ｉ_j ，Ｉ_j+1 ，……）を図に表示する便宜
のため、単一のブロックで表してある。なお、各感度可
変受光素子７０は、実施例１２の積層構造を有するもの
とする。

【０１６４】本実施例の感度可変受光素子アレイは、上
記実施例２３に係る図２９（ｂ）の多入力一出力の構成
を、電源７１と縦方向の感度可変受光素子アレイ（…
…，Ｓ_j-1 ，Ｓ_j ，Ｓ_j+1 ，……）において組み入れ
（縦方向の感度可変受光素子アレイの出力電流の和がそ
れぞれ……，Ｉ_j-1 ，Ｉ_j ，Ｉ_j+1 ，……となる）、ま
た図２９（ａ）の一入力多出力の構成を、横方向の各配
線（ライン）とこの配線に接続した横方向の感度可変受
光素子アレイ（Ｓ_j 等、各Ｓ_j 等から出力がある）にお
いて組み入れている。

【０１６５】この感度可変受光素子アレイにおいては、
横方向の一つのライン上に並ぶ感度可変受光素子に印加
する電圧を共通にする。そうすると、所定の光入力パタ
ーンに対して、横方向の各ラインに掛ける電圧のセッ
ト、制御電圧ベクトル（……，Ｖ_i-1 ，Ｖ_i ，Ｖ_i+1 ，
……）に応じて、各感度可変受光素子７０からの出力電
流値の演算結果（縦方向への和）が、縦方向の各ライン
から電流出力ベクトル（……，Ｉ_j-1 ，Ｉ_j ，Ｉ_j+1 ，
……）の形で並列に取り出される。よって、本実施例に
よれば、負の感度または負の重みをもたせることができ
る、光画像処理システムおよび光コンピューティングへ
の適用に適した感度可変受光素子アレイを得ることがで
きる。なお、本実施例のような受光素子のアレイは、実
施例１２〜２２のいずれの受光素子についても実現でき
る。

【０１６６】実施例２５．図３１はこの発明の実施例２５に係る感度可変受光素子
アレイを示す平面構成図であり、図中７０〜７２は図３
０と同じである。また７３はそれぞれ横方向の各感度可
変受光素子の上方に位置を合わせてアレイ状に配置した
ＬＥＤ（ＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ；
発光ダイオード）、７４はＬＥＤ７３に電流（ＬＥＤ注
入電流ベクトル（……，Ｊ_j-1 ，Ｊ_j ，Ｊ_j+1 ，…
…））を注入するための電極で、このベクトルを図に表
示する便宜のため、単一のブロックで表してある。

【０１６７】本実施例の感度可変受光素子アレイは、基
本的には実施例２４のそれと同様に動作する。すなわ
ち、各受光素子７０は、制御電圧可ベクトル（……，Ｖ
_i-1 ，Ｖ_i ，Ｖ_i+1 ，……）により、各受光素子７０間
で感度を変えながら、各ＬＥＤ７３からのＬＥＤ注入電
流ベクトルに応じた強度パターンの光を受け取る。そし
て、列ベクトルたる制御電圧ベクトルと行ベクトルたる
ＬＥＤ注入電流ベクトルのベクトルマトリックス演算に
相当する結果が電流出力（……，Ｉ_j-1 ，Ｉ_j ，Ｉ
_j+1 ，……）として取り出される。なお、本実施例のよ
うな受光素子のアレイは、実施例１２〜２２のいずれの
受光素子についても実現できる。

【０１６８】実施例２６．図３２はこの発明の実施例２６による人工網膜素子の構
成を示す構成図である。図において、８１は感度可変受
光素子ユニットがアレイ化された受光素子アレイであ
る。このように多数の感度可変受光素子がアレイ化され
る場合には、制御電圧の印加方が問題となるが、アクテ
ィブマトリックス駆動法による図３２に示す構成で電圧
印加は達成される。

【０１６９】図３２において、８２は受光素子アレイ８
１にＸ−データ信号９４を与えるＸデータドライバ、８
３は受光素子アレイ８１にＹ−データ信号９５を与える
Ｙデータドライバ、８４は受光素子アレイ８１の出力信
号９６の処理を行う信号処理回路である。

【０１７０】また、各感度可変受光素子ユニットにおい
て、９１はＧａＡｓ上に集積化された電界効果トランジ
スタ（ＦＥＴ）、９２はキャパシタ、９３は感度可変受
光素子である。

【０１７１】感度可変受光素子は、印加される制御電圧
によって素子の光検出感度が変化するものである。その
ような感度可変受光素子として、例えば、ＧａＡｓ基盤
上に形成されたＭＳＭ（金属−半導体−金属）構造のも
のがある。これは、ＧａＡｓ上にＡｌによってショット
キーコンタクトが形成されたものである。その構造は電
極構造が対称形となっているので、印加される制御電圧
の極性が変わることにより、検出感度のみならず、流れ
る光電流の方向、すなわち、感度の極性をも制御可能で
ある。

【０１７２】次に動作について説明する。まず、Ｘデー
タドライバ８２が受光素子アレイ８１の第１行目にＸ−
データ信号（ＦＥＴのゲート信号）９４を与えて１行目
のＦＥＴ９１をオンすると同時に、Ｙデータドライバ８
３が受光素子アレイ８１にＹ−データ信号９５を印加す
る。Ｙ−データ信号９５は、感度可変受光素子９３に対
する感度制御信号となっている。そして、感度制御信号
はキャパシタ９２に記憶されることになる。

【０１７３】以上の処理をアレイ数ｎ（図３２の場合は
ｎ＝４）に等しい回数行えば、すべての感度可変受光素
子ユニットに感度制御信号が記憶される。この状態で、
例えば受光素子アレイ８１の上に設けられた発光素子ア
レイ（図示せず）を発光させ、出力信号９６を取り出せ
ば、ベクトル−マトリックス演算が行える。

【０１７４】そのような受光素子アレイ８１を人工網膜
素子として使用する際の方法について、図３３を参照し
て、以下、説明する。図３３において、９７は感度可変
受光素子ユニット、９４１〜９４ｎはそれぞれ受光素子
アレイ８１の各行に与えられるＸ−データ信号、９５１
〜９５ｎはそれぞれ受光素子アレイ８１の各列に与えら
れるＹ−データ信号を示す。また、９６１〜９６ｍはそ
れぞれ出力信号を示す。

【０１７５】次に動作について説明する。まず、Ｘデー
タドライバ８２は、受光素子アレイ８１の奇数行目に同
時にＸ−データ信号９４１、９４３，・・・を印加す
る。それと同時に、Ｙデータドライバ８３は、Ｙ−デー
タ信号９５１，９５２のみ印加する。ここで、Ｙ−デー
タ信号９５１は正極性の信号、Ｙ−データ信号９５２は
０Ｖ（感度０の信号）である。

【０１７６】次に、Ｘデータドライバ８２は、受光素子
アレイ８１の偶数行目に同時にＸ−データ信号９４２、
９４４、・・・を印加し、それと同時に、Ｙデータドラ
イバ８３は、Ｙ−データ信号９５１，９５２のみ印加す
る。ここでは、Ｙ−データ信号９５１は０Ｖ、Ｙ−デー
タ信号９５２は負極性の信号である。なお、正極性の信
号と負極性の信号の絶対値は等しい。このようにして、
受光素子アレイ８１の第１列目と第２列目に、図３３に
示すように、感度が設定されたことになる。

【０１７７】このとき、受光素子アレイ８１にテレビカ
メラなどからの画像信号が照射されているとすると、第
１列目と第２列目の各感度可変受光素子９３から信号が
得られる。ここで、図３３に示すように、第１行目と第
２行目と、第３行目と第４行目と・・・、第ｎ−１行目
と第ｎ行目とからの出力をそれぞれ加え合わせた後出力
する。そして、各出力信号９６１〜９６ｍは信号処理回
路８４において記憶される。

【０１７８】移動物体の抽出は、以下のように行われ
る。例えば、第１行目と第２行目の出力の和の出力信号
９６１について説明する。受光素子アレイ８１の１行１
列の要素の感度は正、１行２列および２行１列の要素の
感度は０、２行２列の要素の感度は負であるから、その
４要素によるブロックにおける画像信号が静止画像であ
るなら、出力信号は０である。そして、画像信号が動画
像であるならば、出力信号は０にならない。

【０１７９】画像には濃淡があり、各素子に照射される
光量に差があるときには、静止画像の場合であっても和
は０にならないが、通常、素子の集積度は高く隣り合っ
た素子間で照射光量にほとんど差がないので、あるブロ
ック内の各素子に対する照射光量は同じであるとみなせ
る。なお、画像のパターンが細かくブロック内の各素子
の照射光量が等しくならない場合には、図３４に示すよ
うに、出力信号を微分すればよい。なお、図３４におい
て、９９１〜９９ｍは微分器である。

【０１８０】次に、３列目と４列目について、同様の処
理を行う。すなわち、Ｘデータドライバ８２は、受光素
子アレイ８１の奇数行目に同時にＸ−データ信号９４
１，９４３，・・・を印加する。それと同時に、Ｙデー
タドライバ８３は、Ｙ−データ信号９５３，９５４のみ
印加する。ここで、Ｙ−データ信号９５３は正極性の信
号、Ｙ−データ信号９５４は０Ｖである。

【０１８１】次に、Ｘデータドライバ８２は、受光素子
アレイ８１の偶数行目に同時にＸ−データ信号９４２，
９４４，・・・を印加し、それと同時に、Ｙデータドラ
イバ８３は、Ｙ−データ信号９５３，９５４のみ印加す
る。ここでは、Ｙ−データ信号９５３は０Ｖ、Ｙ−デー
タ信号９５４は負極性の信号である。そして、加算信号
である出力信号９６１〜９６ｍが、第１列目と第２列目
の処理の場合と同様に取り出され、信号処理回路８４は
それらを記憶する。

【０１８２】さらに、第５列目と第６列目以降最終列ま
でについても同様の処理を行う。最終列の処理終了後、
信号処理回路８４は記憶している各信号を順に並べるこ
とにより、移動物体のみが含まれる出力画像を得ること
ができる。

【０１８３】そして、以上の処理を繰り返せば、移動物
体が移動している様子がわかる複数画像が得られる。な
お、上記実施例では奇数列に正極性のＹ−データ信号
を、そして、偶数列に負極性のＹ−データ信号を印加す
るようにしたが、極性を逆にしてもよい。

【０１８４】実施例２７．図３５はこの発明の第２の実施例による人工網膜素子に
おける受光素子アレイの構成を示す構成図である。全体
の構成は、図３２に示すものと同様である。この場合に
は、Ｘデータドライバ８２は第１の実施例の場合と同様
に動作する。Ｙデータドライバ８３の動作タイミングは
第１の実施例の場合と同じであるが、負極性信号の印加
を行わない。すなわち、この実施例の場合には、Ｙデー
タドライバ８３は、第１の実施例において負極性の信号
を印加したタイミングに対応したタイミングで、正極性
の信号を受光素子アレイに印加する。従って、この場合
には、図３５に示すような感度が設定される。

【０１８５】そして、第１の実施例では２行の出力の和
がとられたのに対して、ここでは、各差動増幅通話９８
１〜９８ｍが、各２行の出力の差をとる。なお、信号処
理回路８４は、第１の実施例の場合と同様の処理を行
う。このような構成すれば、Ｘデータドライバ８２およ
びＹデータドライバ８３による素子駆動はより簡単にな
る。

【０１８６】なお、画像のパターンが細かいときや、物
体の移動方向の識別が必要な場合には、差動増幅器９８
１〜９８ｍを微分機能を有するものとすればよい。

【０１８７】実施例２８．図３６はこの発明の実施例２８による画像情報処理装置
を示す構成図である。図において、１０１はパッケージ
にマウントされた受光デバイス（受光部）であり、１０
４はその受光面を示す。１０３は受光デバイス１０１か
ら処理された画像を入力する前処理部（受光部制御部）
である。その他のものは同一符号を付して図５６に示す
ものと同一のものである。

【０１８８】図３７は受光デバイス１０１の構造を示す
斜視図である。図において、１０９は１対のショットキ
ー電極よりなる１画素分の記憶機能を有する受光素子、
１１０はＧａＡｓ基板（半導体）、１１１は受光素子１
０９への電圧印加ライン、１１２は受光素子１０９から
の光電流出力ラインである。ショットキー接合のショッ
トキー界面には、界面トラップによるトラップキャリア
が存在する。

【０１８９】図３８は受光デバイス１０１の光電流出力
方式を説明するための説明図である。図において、１１
３は照射画像パターンまたは受光感度分布を示す。電圧
印加ライン１１１に、順次、電圧Ｖ_t ，Ｖ_t+1 ，・・
・，Ｖ_t+n が加えられると、各時刻ｔ＋ｉ（ｉ＝０〜
ｎ）において出力電流のセット（受光デバイス１上の各
ライン上にある各受光素子９の光電流出力の和のセッ
ト）Ｉ_1,t+1 ，Ｉ_2,t+1 ，・・・，Ｉ_n,t+1 が得られる。前処理部１０３は、各時刻における電流セ
ットから入力画像パターンの形状を知ることができる。

【０１９０】図３９は２つの画像の論理積（ＡＮＤ）画
像を得る場合の動作を説明するための説明図である。図
３９において、１１５は１番目の照射画像パターンを示
し、１１６はこの画像パターンによって形成された受光
感度分布を示す。また、１１７は２番目の照射画像パタ
ーンを示し、１１８は最終的に形成された受光感度分布
を示す。

【０１９１】次に動作について説明する。各受光素子１
０９において、トラップ準位におけるトラップキャリア
量は、例えば、前処理部１０３から電圧印加ライン１１
１を介して加えられる印加電圧によって制御される。そ
の結果形成される内部電界によって受光素子１０９に受
光感度が発生する。

【０１９２】列方向成分をｉ、行方向成分をｊとする
と、（ｉ，ｊ）受光素子の感度は以下のように表され
る。 η_ij（ｐ，Ｖ）＝αｆ（ｐ）ｇ（Ｖ）……（２８）ここで、Ｖは、例えば、前処理部１０３から電圧印加ラ
イン１１１を介して受光素子１０９に加えられる印加電
圧、ｐはこの受光素子１０９に照射される光の強度、
ｆ，ｇは原点を通る単調増加関数、αは正の定数であ
る。また、ｉ＝１，・・・，Ｎ，ｊ＝１，・・・，Ｍで
ある。なお、この受光感度は、印加電圧および入射光が
なくなった後も保持されている。

【０１９３】ここで、簡単のため、式（２８）を以下の
ように近似する。 η_ij（ｐ，Ｖ）＝βｐＶ……（２９）ここで、βは定数である。

【０１９４】１番目の画像パターン１１５による光の強
度をｐ１、そのときの印加電圧をＶ１とすると、１番目
の画像パターン１１３による各受光素子１０９の感度
は、 η_ij（ｐ１_ij，Ｖ１）＝βｐ１_ijＶ１……（３０）であるから、２番目の画像パターン１１７が照射された
ときの各受光素子１０９の受光量は、 η_ij（ｐ１_ij，Ｖ１）ｐ２_iji ＝βｐ１_iji Ｖ１ｐ２_ij……（３１）である。

【０１９５】従って、各受光素子１０９の受光感度が式
（２９）に示す状態で（図３９の（ｂ）に対応）、２番
目の画像パターン１１７を照射しつつ、図３８に示すよ
うに、Ｖ_t+i の電圧を電圧印加ライン１１１に印加すれ
ば、各受光素子１０９からｐ１_iji ×ｐ２_iji に比例し
た光電流出力が光電流出力ライン１１２に出力される。

【０１９６】すなわち、前処理部１０３は、各時刻にお
ける光電流出力ライン１１２から出力された電流セット
から、図３９（ｄ）に示す最終的な受光感度分布１１８
に対応した２つの画像パターン１１５，１１７のＡＮＤ
画像を得ることができる。前処理部１０３は、このＡＮ
Ｄ画像を計算機１０４に送り、計算機１０４は、その表
示部にＡＮＤ画像を表示することができる。

【０１９７】実施例２９．図４０は２つの画像パターン１１５，１１７の論理和
（ＯＲ）画像を得る場合の動作を説明するための説明図
である。この場合には、２番目の画像パターン１１７を
照射する際にも、各受光素子１０９には電圧Ｖ１が印加
される。

【０１９８】１番目の画像パターン１１５の照射によっ
て各受光素子１０９に生ずる受光感度分布は、 η_iji （ｐ１_iji ，Ｖ１）＝βｐ１_iji Ｖ１……（３２）２番目の画像パターン１１７によって生ずる受光感度分
布は、 η_ij（ｐ２_ij，Ｖ１）＝βｐ２_ijＶ１……（３３）であるから、２番目の画像パターン１１７が照射された
後の受光感度分布は、 η_iji （ｐ１_iji ，Ｖ１）＋η_ij（ｐ２_ij，Ｖ１）＝β（ｐ１_ij＋ｐ２_ij）Ｖ１……（３４）となる（図４０（ｄ）に対応）。

【０１９９】すなわち、受光感度分布は、２つの画像パ
ターンのＯＲに比例した値になっている。そこで、受光
デバイス１０１に一様光を照射しつつ、図３８に示すよ
うに、Ｖ_t+i の電圧を印加電圧ライン１１１に印加すれ
ば、各受光素子１０９から２つの画像パターンのＯＲに
比例した光出力電流が得られる。前処理部１０３は、こ
の光出力電流からＯＲ画像を認識することができる。

【０２００】実施例３０．図４１は２つの画像パターン１１５，１１７の排他的論
理和（ＥＸＯＲ）画像を得る場合の動作を説明するため
の説明図である。この場合には、２番目の画像パターン
１１７を照射する際に、電圧印加ライン１１１に負電圧
−Ｖ２が印加される。

【０２０１】１番目の画像パターン１１５の照射によっ
て各受光素子１０９に生ずる受光感度分布は、 η_ij（ｐ１_ij，Ｖ１）＝βｐ１_ijＶ１……（３５）２番目の画像パターン１１７によって生ずる受光感度分
布は、 η_ij（ｐ２_ij，−Ｖ１）＝−βｐ２_ijＶ１……（３６）であるから、２番目の画像パターン１１７が照射された
後の受光感度分布は、 η_ij（ｐ１_ij，Ｖ１）＋η_ij（ｐ２_ij，−Ｖ１）＝β（ｐ１_ij−ｐ２_iji ）Ｖ１…（３７）となる（図４１（ｄ）に対応）。

【０２０２】すなわち、受光感度分布は、２つの画像パ
ターンのＥＸＯＲに比例した値になっている。そこで、
受光デバイス１０１に一様光を照射しつつ、図３８に示
すように、Ｖ_t+i の電圧を印加電圧ライン１１１に印加
すれば、各受光素子１０９から２つの画像パターンのＥ
ＸＯＲに比例した光出力電流が得られる。前記処理部１
０３は、この光出力電流からＥＸＯＲ画像を認識するこ
とができる。

【０２０３】実施例３１．図４２は画像パターン１１７の反転（ＮＯＴ）画像を得
る場合の動作を説明するための説明図である。この場合
には、１番目の画像パターンとして一様光１１４が照射
される。また、２番目の画像パターン１１７が照射され
る際に、電圧印加ライン１１１に、負電圧−Ｖ１が印加
される。

【０２０４】一様光１１４の照射によって各受光素子１
０９に生ずる受光感度分布は、 η_ij（ｐ，Ｖ１）＝βｐＶ１……（３８）２番目の画像パターン１１７によって生ずる受光感度分
布は、 η_ij（ｐ２_ij，−Ｖ１）＝−βｐ２_ijＶ１……（３９）であるから、２番目の画像パターン１１７が照射された
後の受光感度分布は、 η_ij（ｐ，Ｖ１）−η_ij（ｐ２_ij，Ｖ１）＝β（ｐ−ｐ２_ij）Ｖ１＝β（１−ｐ２_ij／ｐ）Ｖ１……（４０）となる（図４２（ｃ）に対応）。

【０２０５】すなわち、受光感度分布は、２番目の画像
パターン１１７のＮＯＴに比例した値になっている。そ
こで、受光デバイス１０１に一様光を照射しつつ、図３
８に示すように、Ｖ_t+i の電圧を印加電圧ライン１１１
に印加すれば、各受光素子１０９から２番目の画像パタ
ーン１１７のＮＯＴに比例した光出力電流が得られる。
前処理部１０３は、この光出力電流からＮＯＴ画像を認
識することができる。

【０２０６】実施例３２．図４３は移動している画像パターン１１５を検出する場
合の動作を説明するための説明図である。すなわち、画
像パターン１１５の移動にしたがって、移動軌跡に応じ
て受光感度分布１１６が変化する様子を示している。

【０２０７】各受光素子１０９に電圧Ｖが印加された状
態で、画像パターンが、すなわち、受光面における照射
パターンが移動している場合に、光の強度をｐ_i(t)j(t)
とすると受光感度分布は以下のように表される。ここ
で、時刻ｔ＝０で照射が開始され、ｔ＝Ｔで照射が終了
したとする。

【０２０８】

【数１３】

【０２０９】従って、時刻ｔ＝Ｔの後に、受光デバイス
１０１に一様光を照射しつつ、図３８に示すように、Ｖ
_t+i の電圧を印加電圧ライン１１１に印加すれば、各受
光素子１０９から画像パターン１１５の移動軌跡に応じ
た光出力電流が得られる。よって、前処理部１０３は、
この光出力電流から移動軌跡を認識することができる。

【０２１０】実施例３３．図４４はある画像パターン１１５の移動を検出する場合
の動作を説明するための説明図である。よって、この場
合、１番目の画像パターン１１５と２番目の画像パター
ン１１７とは同じものである。移動する画像パターンの
光の強度をｐ_i(t)j(t)とする。この場合には、例えば前
処理部１０３によって、時刻ｔ＝０において電圧印加ラ
イン１１１に負電圧−Ｖ１が印加され、時刻ｔ＝Ｔにお
いて正電圧Ｖ１が印加される。すると、時刻ｔ＝Ｔにお
ける受光感度分布１１８は以下のように表される。 η_iji （ｐ１_i(0)j(0)，−Ｖ１）＋η_ij（ｐ１_i(T)j(T)，Ｖ１）＝β（ｐ１_i(T)j(T)−ｐ１_i(0)j(0)）Ｖ１……（４２）

【０２１１】すなわち、受光感度分布１１８は、２つの
画像パターン１１５，１１７（この場合には同一のもの
である。）のＥＸＯＲに比例した値になっている。そこ
で、受光デバイス１０１に一様光を照射しつつ、図３８
に示すように、Ｖ_t+i の電圧を印加電圧ライン１１１に
印加すれば、各受光素子１０９から２つの画像パターン
のＥＸＯＲに比例した光出力電流、すなわち、画像パタ
ーンの移動前と移動後の領域に対応した光出力電流が得
られる。前処理部１０３は、この光出力電流から画像の
移動を認識することができる。

【０２１２】実施例３４．図４５はある画像パターンがある領域に入っているかど
うかを検出する場合の動作を説明するための説明図であ
る。この場合には、１番目の画像パターン１１５が照射
されるときに電圧印加ライン１１１に正電圧Ｖ１が印加
され、２番目の画像パターンが照射されるときにも正電
圧Ｖ１が印加される。

【０２１３】よって、図４５（ｂ）に示すように１番目
の画像パターンによって受光感度分布１１６が形成され
た状態で、２番目の画像パターンが、図４５（ｃ）に示
すように受光感度分布１１６が有意な領域に照射される
と、その部分の受光感度分布１１８は高くなる。また、
図４５（ｅ）に示すように受光感度分布１１６が有意で
ない領域に照射されると、図４５（ｆ）に示すように１
番目の画像パターン１１５によって形成された受光感度
分布１１６は変化しない。

【０２１４】よって、受光デバイス１０１に一様光を照
射しつつ、図３８に示すように、Ｖ_t+i の電圧を印加電
圧ライン１１１に印加すれば、各受光素子１０９から図
４５（ｄ）または図４５（ｆ）に示す受光感度分布に応
じた光出力電流が得られる。前処理部１０３は、この光
出力電流から、１番目の画像パターンによる受光感度分
布１１６に感度の高い部分があるかどうか調べることに
より、ある領域（この場合には、１番目の画像パターン
が照射された領域）に、ある画像パターン（この場合に
は、２番目の画像パターン１１７）が入っているかどう
かを認識することができる。

【０２１５】実施例３５．上記各実施例においてはすべての受光素子１０９に同一
の電圧が印加されていたが、図４６（ａ）に示すよう
に、各電圧印加ライン１１１のうちの特定の１つまたは
複数のラインにのみ電圧が印加されるようにしてもよ
い。そして、一様光１１４が照射される。すると、図４
６（ｂ）に示すように、電圧が印加されたラインにのみ
感度を有する受光感度分布１１６が生ずる。

【０２１６】次に、電圧を印加しない状態で画像パター
ン１１７が照射されると、前処理部１０３は、光出力電
流を入力する。図４６（ｄ）に示すように、画像パター
ン１１７が受光感度のない部分に照射されると、光出力
電流の値は小さい。しかし、図４６（ｃ）に示すように
受光感度のある部分に照射されると、大きな光電流出力
が出力される。前処理部１０３は、光出力電流の大小を
検出することにより、有意な受光感度分布１１６を有す
る領域に画像パターン１１７があるかどうか検出するこ
とができる。

【０２１７】なお、最初に照射される光として、一様光
１１４を用いる代わりに空間的に変調された光を用い、
所定の電圧印加パターンとそれらの光を組合わせて２次
元的な受光感度分布を形成してもよい。例えば、ウォル
シュパターンを受光感度分布として形成し、そこに画像
パターンを照射すれば、その画像パターンのウォルシュ
係数を得ることができる。

【０２１８】実施例３６．図４７は画像パターンの位置をより精密に検出する場合
の動作を説明するための説明図である。この場合には、
一様光１１４が照射される際に、各電圧出力ライン１１
１に互いに異なる電圧Ｖ１，Ｖ２，・・・，Ｖｎが印加
される。画像パターン１１７の位置が変われば各光電流
出力の値も変化するので、前処理部１０３は、それらの
出力電流の値によって画像パターンの位置を認識するこ
とができる。

【０２１９】なお、隣合う電圧印加ライン１１１の電圧
が、値は同じで極性が反対になるように印加電圧パター
ンを設定すると、画像パターンの所定の値以上の面積を
有する部分について光電流出力を０にしつつ、孤立して
いる線状部分については０でない出力が得られるように
でき、その結果、ライン検出が可能になる。

【０２２０】また、印加電圧パターンを例えば正弦波状
に変化させることにより、画像パターンのフーリエ変換
像を得ることができる。

【０２２１】更に、この場合にも、最初に照射される光
として、一様光１１３を用いる代わりに空間的に変調さ
れた光を用い、所定の電圧印加パターンとそれらの光を
組合わせて２次元的な受光感度分布を形成してもよい。

【０２２２】実施例３７．図４８は図３７に示したものとは異なる構造の受光デバ
イスの受光素子を示す断面図である。この場合には、Ｇ
ａＡｓ基板１１０上に３つのショットキー電極１１１
ａ，１１２ａ，１１１ｂが設けられる。また、図４８
（ａ）に示すように、ＧａＡｓ基板１１０の一部分にＡ
ｌＧａＡｓ部１２０が形成される。そして、ＧａＡｓ上
のショットキー電極１１１ａとＧａＡｓおよびＡｌＧａ
Ａｓのショットキー電極１１２ａとによって受光素子＃
１が形成され、ショットキー電極１１２ａとＡｌＧａＡ
ｓ上のショットキー電極１１１ｂとによって受光素子＃
２が形成される。なお、画像情報処理装置の全体構成
は、図３６に示すものと同様のものである。

【０２２３】ここで、ＡｌＧａＡｓのバンドギャップは
ＧａＡｓのそれよりも大きいので、受光素子＃１が波長
λ１およびλ２（λ１＜λ２）で感度ηを有し、受光素
子＃２が波長λ１で感度を有しつつλ２で感度を有しな
いようにすることができる。

【０２２４】次に動作について説明する。画像パターン
１１５（波長λ１）が照射される際に、電圧印加ライン
１１１を通して、受光素子＃１には電圧Ｖが印加される
受光素子＃２には電圧−２Ｖが印加される。よって、受
光素子＃１の感度は、 η（ｐ，Ｖ）＝βｐＶ……（４３）受光素子＃２の感度は、 η（ｐ，−２Ｖ）＝−２βｐＶ……（４４）である。

【０２２５】次に、受光デバイス１０１に一様光を照射
しつつ、図３８に示すように、Ｖ_t+i の電圧を印加電圧
ライン１１１に印加すれば、各受光素子１０９の受光素
子＃１および受光素子＃２１か光電流出力が生ずる。こ
こで、一様光１１４の波長をλ１とすると、受光素子＃
１の出力と受光素子＃２の出力の合計は、 η（ｐ，Ｖ）＋η（ｐ，−２Ｖ）＝−βｐＶ……（４５）に比例した値であり、その合計の光電流出力がショット
キー電極１１２ａから光電流出力ライン１１２に出力さ
れる。

【０２２６】また、一様光１１４の波長をλ２とする
と、受光素子＃２の光電流出力は０になるので、出力の
合計は、 η（ｐ，Ｖ）＋０＝βｐＶ……（４６）に比例した値である。

【０２２７】よって、読み出し時の一様光１１４の波長
に応じて光電流出力の向きを制御することができる。前
処理部１０３は、光電流出力から画像パターン１１５を
認識できるとともに、光出力電流の向きを制御すること
によって他の画像パターンとの加算や減算を容易に行う
ことができる。

【０２２８】なお、上記実施例では、ＧａＡｓとＡｌＧ
ａＡｓとの組合せについて説明したが、バンドギャップ
の異なるものの組合せであれば他の組合せでもよく、例
えば、ＧａＡｓとＩｎＧａＡｓとの組合せでもよい。

【０２２９】また、上記各実施例では、印加電圧と光と
による受光感度制御について説明したが、電流注入のみ
による感度制御やそれらと電流注入との組合せによる感
度制御も可能である。

【０２３０】さらに、上記各実施例では、２つの画像間
の処理または１つの画像の位置認識などの場合について
説明したが、３つ以上の画像間の処理に容易に拡張可能
である。また、上記各実施例では、ＡＮＤ処理などの画
像間の処理について説明したが、処理された画像につい
てさらに、認識、識別、分類などを行った後、画像解析
の入力データとすることもできる。

【０２３１】ところで、上記各実施例では、画像情報の
最終的な読み取り方式として、図３に示す方式を用いた
場合について説明したが、図４９に示す方式を採用する
こともできる。つまり、光電流出力ライン１１２から垂
直方向の光電流出力Ｉ_v1〜Ｉ_vnを取り出すのみならず、
水平方向の光電流出力Ｉ_h1〜Ｉ_hnをも光電流出力ライン
１２４から取り出す構造とする。このようにして、画像
パターンの垂直投影像および水平投影像を得ることがで
きる。ニューラルネットワーク処理部１２５は、各投影
像から元の画像パターンを再現する。

【０２３２】実施例３８．図５０はこの発明の一実施例による情報処理用素子の構
造を示す断面図であって、この素子は、ＧａＡｓ基板１
１０上に、ソース電極（信号電極）１２７、ドレイン電
極（信号電極）１２８およびゲート電極（制御電極）１
２９が形成されている。ゲート電極１２９はショットキ
ー接合されている。ショットキー界面には、界面トラッ
プによるトラップキャリアが存在する。なお、ソース電
極１２７は接地される。

【０２３３】次に動作について説明する。この素子は記
憶作用を果たすが、情報書き込み時には、ゲート電極１
２９の負のバイアス電圧が印加され、ドレイン電極１２
８−ソース電極１２７間に電流が流される。すると、キ
ャリアの一部がゲート電極１２９下のトラップ準位１３
０に蓄積される。この結果、ゲート電極１２９から見た
しきい値電圧は高い状態（「０」状態）になる。ゲート
電圧がしきい値電圧以下であれば、ドレイン電流は流れ
にくくなる。

【０２３４】情報の消去時には、ゲート電圧が正にバイ
アスされ、トラップ準位１３０が空にされる。従って、
しきい値電圧の低い「１」になる。読み出し時には、ゲ
ート電極１２９に電圧が印加されることによってセルが
選択され、ドレイン電極１２８に充分低い電圧が印加さ
れ、しきい値電圧の差に応じて「１」または「０」が読
み出される。以上のように、この素子においては、不揮
発的な記憶が可能である。

【０２３５】実施例３９．図５１は他の実施例による情報処理用素子の構造を示す
断面図である。この場合には、ショットキー接合された
ゲート電極１２９の他に、エピタキシャル成長によって
形成されたアルミニウムのゲート電極（第２の制御電
極）１３１も設けられる。このエピタキシャルアルミニ
ウムのゲート電極１３１下にはトラップが形成されにく
いので、記憶作用は出現しない。

【０２３６】記憶作用はショットキー接合によるゲート
電極１２９で実現され、ゲート電極１３１は、キャリア
の変調作用を行う。すなわち、ゲート電極１３１は、外
部からの制御にしたがってトラップキャリアの注入や引
き抜きを行うためのフローティングゲートとして作用す
る。つまり、ゲート電極１３１の制御による蓄積電荷量
によって空乏層の空間分布が制御され、その結果、コン
ダクタンスが変調される。

【０２３７】なお、上記実施例では、エピタキシャルア
ルミニウムを用いた場合について説明したが、他の金属
を用いてもよい。

【０２３８】また、上記の２つの実施例では、ＧａＡｓ
基板１１０を用いた場合について説明したが、他の半導
体、例えば、ＳｉやＨｇＣｄＴｅなど、またはそれらの
組合せを用いてもよい。また、上記各実施例では、ショ
ットキー接合によるトラップ準位を用いた場合について
説明したが、半導体内部のトラップ準位や異種半導体界
面の準位、もしくは、ＭＩＳ（ＭｅｔａｌＩｎｓｕｌ
ａｔｏｒＳｅｍｉｃｏｎｄｕｃｔｏｒ）における界面
準位やポリＳｉ中のトラップ準位、またはそれらの組合
せを用いてもよい。

【０２３９】さらに、単一のＧａＡｓ基板１０の代わり
に、シリコン３次元集積素子を用い、その最上層に上記
各実施例による素子の機能を実現し、その下の層で他の
機能を実現するようにしてもよい。また、光ニューロチ
ップのように、発光素子をも集積化した構造であっても
よい。あるいは、Ｓｉ上のＧａＡｓなどの化合物半導体
成長技術によって、ＧａＡｓ上に受光素子を形成しＳｉ
上に他の機能をもつ素子を形成するようにしてもよい。

【０２４０】また、上記２つの実施例では、電流注入に
よってトラップキャリアを形成する場合について説明し
たが、実施例２８〜実施例３７に示すように、印加電圧
と光によって、またはそれらと電流との組合せによって
トラップキャリアを形成してもよい。

【０２４１】

【発明の効果】請求項１記載の発明によれば、複数のＶ
ＳＰＤが行列に配列された受光素子アレイと、このアレ
イの行に電圧を供給する制御回路と、このアレイの列か
らの電流を処理する神経ネットワークを備えた構成にし
たので、アレイの各行の感度を制御して１行ずつこのア
レイ出力を神経ネットワークで処理し、高速に画像情報
を処理できる効果がある。

【０２４２】請求項２ないし請求項６記載の発明によれ
ば、制御回路はアナログ電圧シフトレジスタを備えた構
成にしたので、電圧ベクトル（制御ベクトル）の要素を
周期的に循環できる効果がある。

【０２４３】請求項７記載の発明によれば、制御回路は
アナログ電圧シフトレジスタの入力端と出力端とを接続
された構成にしたので、制御回路に記憶されたデータを
用いて任意に数の処理サイクルを得られる効果がある。

【０２４４】請求項８記載の発明によれば、制御回路は
アナログ電圧シフトレジスタが関数発生装置と接続可能
とされた構成にしたので、１次元または２次元変換が可
能であるという効果がある。

【０２４５】請求項９記載の発明によれば、神経ネット
ワークはリセット可能な積分器を備えた構成にしたの
で、さらに時間依存画像情報の処理ができる効果があ
る。

【０２４６】請求項１０記載の発明によれば、ＶＳＰＤ
は色フィルタを備えた構成にしたので、色情報を処理で
きる効果がある。

【０２４７】請求項１１ないし請求項１３記載の発明に
よれば、ＶＳＰＤが六角形状を形成する構成にしたの
で、生物学上の網膜と同様に画像情報を処理できる効果
がある。

【０２４８】請求項１４記載の発明によれば、制御回路
からの制御電圧の要素（組）は第１の行列を構成し、か
つ神経ネットワークは第２の行列を表現する構成にした
ので、受光素子アレイに投影された画像は第１または第
２の行列の乗算されたものが出力され、また第１または
第２の行列は少なくとも１個の注目焦点の形成、水平お
よび／または垂直方向の１次元核の畳み込み、１次元ま
たは２次元の直交および非直交変換の内容に応じて設定
できる効果がある。

【０２４９】請求項１５記載の発明によれば、リセット
可能な積分器を備える構成にしたので、時間依存画像の
画像処理ができる効果がある。

【０２５０】請求項１６記載の発明によれば、画像情報
の分類を行うメリット関数に従って処理する構成にした
ので、画像情報を分類し高速なプロセスで処理する効果
がある。

【０２５１】請求項１７記載の発明によれば、画像情報
の分類を行うメリット関数と、該メリット関数を最適化
アルゴリズムに従って処理する最適化アルゴリズムを備
えた構成にしたので、画像情報を高速に最適化したプロ
セスで処理する効果がある。

【図面の簡単な説明】

【図１】この発明の動作原理を例示する図である。

【図２】エッジ抽出プロセスを例示する図である。

【図３】この発明の他の実施例を示す図である。

【図４】画像認識プロセスの最適化のためのアルゴリ
ズムを例示する図である。

【図５】色情報の処理を例示する図である。

【図６】修正されたＶＳＰＤ配置を有するＶＳＰＤア
レイを示す図である。

【図７】この発明装置に適用するイメージセンサの構
成図である。

【図８】金属−半導体−金属構造を持つ感度可変受光
素子の構造図である。

【図９】出力電極との可変接続部をもつ１次元メモリ
を表す図である。

【図１０】ｐ型半導体−ｎ型半導体−ｐ型半導体構造
を持つ感度可変受光素子の構造図である。

【図１１】この発明装置に適用するイメージセンサの
他の構成図である。

【図１２】受光エレメントの構造図である。

【図１３】受光エレメントの構造図である。

【図１４】受光エレメントの構造図である。

【図１５】この発明装置に適用するイメージセンサの
他の構成図である。

【図１６】この発明装置に適用するイメージセンサの
更に他の分解斜視図である。

【図１７】図１６のイメージセンサの構成図である。

【図１８】この発明装置に適用する感度可変受光素子
を示す断面図である。

【図１９】この発明装置に適用する感度可変受光素子
を示す断面図である。

【図２０】この発明装置に適用する感度可変受光素子
を示す断面図である。

【図２１】この発明装置に適用する感度可変受光素子
を示す断面図である。

【図２２】この発明装置に適用する感度可変受光素子
を示す断面図である。

【図２３】この発明装置の適用する感度可変受光素子
を示す切欠斜視図である。

【図２４】この発明装置に適用する感度可変受光素子
を示す断面図である。

【図２５】この発明装置に適用する感度可変受光素子
を示す断面図である。

【図２６】この発明装置に適用する感度可変受光素子
を示す斜視図である。

【図２７】この発明装置に適用する感度可変受光素子
を示す断面図である。

【図２８】この発明装置に適用する感度可変受光素子
を示す断面図である。

【図２９】（ａ）と（ｂ）はそれぞれこの発明装置に
適用する一入力多出力型感度可変受光素子アレイを示す
平面構成図と、多入力一出力型感度可変受光素子アレイ
を示す平面構成図である。

【図３０】この発明装置に適用する感度可変受光素子
アレイを示す平面構成図である。

【図３１】この発明装置に適用する感度可変受光素子
アレイを示す平面構成図である。

【図３２】この発明装置に適用する人工網膜素子の構
成を示す構成図である。

【図３３】受光素子アレイにおける感度パターンおよ
び出力の処理の一例を説明するための説明図である。

【図３４】受光素子アレイにおける感度パターンおよ
び出力の処理の他の例を説明するための説明図である。

【図３５】この発明装置に適用する人工網膜素子にお
ける受光素子アレイの感度パターンおよび出力の処理を
説明するための説明図である。

【図３６】この発明装置の構成を示す構成図である。

【図３７】受光デバイスの構造を示す斜視図である。

【図３８】受光デバイスの光電流出力方式を説明する
ための説明図である。

【図３９】２つの画像のＡＮＤ画像を得る場合の動作
を説明するための説明図である。

【図４０】２つの画像パターンＯＲ画像を得る場合の
動作を説明するための説明図である。

【図４１】２つの画像パターンのＥＸＯＲ画像を得る
場合の動作を説明するための説明図である。

【図４２】画像パターンＮＯＴ画像を得る場合の動作
を説明するための説明図である。

【図４３】移動している画像パターンを検出する場合
の動作を説明するための説明図である。

【図４４】画像パターンの移動を検出する場合の動作
を説明するための説明図である。

【図４５】画像パターンがある領域に入っているかど
うかを検出する場合の動作を説明するための説明図であ
る。

【図４６】ある領域に画像パターンがあるかどうか検
出する場合の動作を示す説明図である。

【図４７】画像パターンの位置をより精密に検出する
場合の動作を説明するための説明図である。

【図４８】図３７に示したものとは異なる構造の受光
デバイスの受光素子を示す断面図である。

【図４９】受光デバイスの他の光電流出力方式を説明
するための説明図である。

【図５０】この発明装置に適用する情報処理用素子の
構造を示す断面図である。

【図５１】この発明装置に適用する他の情報処理用素
子の構造を示す断面図である。

【図５２】先行技術の画像処理システムを示す図であ
る。

【図５３】従来のイメージセンサの構成図である。

【図５４】従来の感度可変受光素子を示す断面図であ
る。

【図５５】従来の人工網膜素子の構成を示す構成図で
ある。

【図５６】従来の画像情報処理装置の構成を示す構成
図である。

【図５７】従来の記憶素子の一つであるＥＥＰＲＯＭ
の構造を示す断面図である。

【符号の説明】

１ＶＳＰＤのＶＳＰＤアレイ（受光素子のアレイ）、
２１個のＶＳＰＤ（１個の受光素子）、３投影画
像、４制御回路、５神経ネットワーク、６処理され
た画像、７分類器、９投影画像、１０メリット関
数評価、１１最適化アルゴリズム、１２色フィルタ、
Ｑメリット関数、Ｗ画像マトリックス。

フロントページの続き (31)優先権主張番号特願平4−269100 (32)優先日平４(1992)９月14日 (33)優先権主張国日本（ＪＰ） (72)発明者久間和生尼崎市塚口本町８丁目１番１号三菱電機株式会社中央研究所内 (72)発明者太田淳尼崎市塚口本町８丁目１番１号三菱電機株式会社中央研究所内 (72)発明者新田嘉一尼崎市塚口本町８丁目１番１号三菱電機株式会社中央研究所内 (72)発明者原邦彦尼崎市塚口本町８丁目１番１号三菱電機株式会社中央研究所内 (72)発明者豊田孝尼崎市塚口本町８丁目１番１号三菱電機株式会社中央研究所内 (72)発明者船津英一尼崎市塚口本町８丁目１番１号三菱電機株式会社中央研究所内 (56)参考文献特開平４−55990（ＪＰ，Ａ) 特開平３−117982（ＪＰ，Ａ) ＯＨＴＡＪ，ＥＴ．ＡＬ．，”ＤＹＮＡＭＩＣＯＰＴＩＣＡＬＮＥＵＲＯＣＨＩＰＵＳＩＮＧＶＡＲＩＡＢＬＥ−ＳＥＮＳＩＴＩＶＩＴＹＰＨＯＴＯＤＩＯＤＥＳ”，ＯＰＴＩＣＳＬＥＴＴＥＲＳ，ＶＯＬ．16，ＮＯ．10, ＭＡＹ 15，1991 (58)調査した分野(Int.Cl.⁶，ＤＢ名) G06T 7/00 G06F 15/18 ＪＩＣＳＴファイル（ＪＯＩＳ)

Claims

(57)【特許請求の範囲】

【請求項１】行列状に配置された受光素子のアレイ
と、前記アレイの行に感度制御のための電圧を供給する
制御回路と、前記アレイの列から接地へ流れる電流を処
理する神経ネットワークとを含む、画像感知および処理
のための装置。
【請求項２】前記制御回路は、アナログ電圧をシフト
するシフトレジスタを備えることを特徴とする請求項１
記載の画像感知および処理のための装置。
【請求項３】前記アナログ電圧シフトレジスタは、電
荷結合素子を備えることを特徴とする請求項２記載の画
像感知および処理のための装置。
【請求項４】前記アナログ電圧シフトレジスタは、サ
ンプル／ホールド回路の連鎖を備えることを特徴とする
請求項２記載の画像感知および処理のための装置。
【請求項５】前記アナログ電圧シフトレジスタは、１
ビット幅のＤ／Ａ変換器の組と協働する１ビット幅のデ
ィジタルシフトレジスタを使用して実現されることを特
徴とする請求項２記載の画像感知および処理のための装
置。
【請求項６】前記アナログ電圧シフトレジスタは、ｌ
＋１ＰＣＭ符号化アナログ電圧レベルを得るために、長
さのｌの１ビット幅のディジタルシフトレジスタの連鎖
を使用して実現されることを特徴とする請求項２記載の
画像感知および処理のための装置。
【請求項７】前記ディジタルシフトレジスタの出力端
部は、閉ループ動作モードを得るために、その入力に接
続されることができることを特徴とする請求項５または
請求項６記載の画像感知および処理のための装置。
【請求項８】前記シフトレジスタはその入力を関数発
生器から受取ることを特徴とする請求項２ないし請求項
６のいずれか一項に記載の画像感知および処理のための
装置。
【請求項９】前記神経ネットワークはリセット可能の
積分器を備えることを特徴とする請求項１記載の画像感
知および処理のための装置。
【請求項１０】前記アレイの受光素子には色フィルタ
が設けられることを特徴とする請求項１記載の画像感知
および処理のための装置。
【請求項１１】前記アレイの１行おきの受光素子は、
行における２つの近接する受光素子の間の距離の半分に
等しい距離シフトされ、受光素子の六角形状の配置を得
るようにされることを特徴とする請求項１記載の画像感
知および処理のための装置。
【請求項１２】前記アレイは、その受光素子の一部を
除去し、受光素子の六角形状の配置を有することを特徴
とする請求項１記載の画像感知および処理のための装
置。
【請求項１３】前記受光素子は六角形の形状を有する
ことを特徴とする請求項１１または請求項１２記載の画
像感知および処理のための装置。
【請求項１４】感度可変光検出素子が複数個配列され
たアレイ上へ画像を投影するステップ、前記アレイの行
へ前記受光素子の感度を制御するための制御電圧を印加
するステップ、および前記アレイの各列から接地へ流れ
る電流を入力信号として神経ネットワークへ与えて処理
をするステップを備え、前記制御電圧の組は第１の行列
を構成し、かつ前記神経ネットワークは第２の行列を表
現し、これにより前記アレイ上へ投影されかつ感知され
た画像マトリックスは、その一方または両側から前記第
１または第２の行列もしくは前記第１および第２の行列
の乗算を実行されて前記神経ネットワークから出力さ
れ、前記第１および第２の行列は、少なくとも１個の注
目焦点の形成，水平および／または垂直方向の１次元核
の畳込み、１次元または２次元の直交および非直交変換
の処理内容に応じて設定されることを特徴とする画像感
知および処理のための方法。
【請求項１５】リセット可能な積分器を備える神経ネ
ットワークを使用することにより、時間依存画像の処理
を行えるようにしたことを特徴とする請求項１４記載の
画像感知および処理のための方法。
【請求項１６】複数の受光素子を有するアレイ上へ画
像を投影するステップ、前記アレイの各行へ受光素子の
感度を制御するために制御電圧を印加するステップ、前
記制御電圧の組は前記投影画像が与えるマトリックスと
乗算されるべきマトリックスを構成し、前記アレイの各
列からの電流出力に応動する分類器を用いて、前記投影
画像が属する類を分類するステップを備えた画像感知お
よび処理のための方法。
【請求項１７】前記分類器における分類の品質の度合
を表現するメリット関数を用いて前記分類を行うステッ
プと、前記メリット関数を最適化アルゴリズムに従って
処理し、該処理結果に従って前記制御電圧の値を変化さ
せ、これにより前記メリット関数を最適化するステップ
とを備えることを特徴とする請求項１６記載の画像感知
および処理のための方法。