JPH07302928A

JPH07302928A - 半導体受光素子ならびに半導体受光素子アレイおよび画像処理装置ならびに画像処理方法

Info

Publication number: JPH07302928A
Application number: JP9497594A
Authority: JP
Inventors: Kunihiko Hara; 邦彦原; Takashi Toyoda; 孝豊田; Hidekazu Funatsu; 英一船津; Atsushi Ota; 淳太田; Shinya Oita; 真也追田; Yoshikazu Nitta; 嘉一新田; Yasunari Miyake; 康也三宅
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1994-05-09
Filing date: 1994-05-09
Publication date: 1995-11-14

Abstract

(57)【要約】半導体受光素子ならびに半導体受光素子アレイおよび画
像処理装置ならびに画像処理方法【目的】本発明は、画像検出ならびに種々の画像処理を
高速にかつ小型な装置で実現することを目的とする。【構成】本発明では、光を送出する発光素子、受光素子
と読みだし用トランジスタを２次元状に配置した受光素
子アレイ、感度を制御するための制御回路、ならびに出
力回路から構成され、各行のトランジスタのゲート端子
には同じ電圧が制御回路から供給され、トランジスタの
ドレイン、ソース電流は列毎に合計され出力回路で検出
される。物体までの距離を検出するときは、自ら送出し
た光の反射をトランジスタオンのまま電荷の蓄積なしに
検出する。一方、物体の形状を検出するときには、トラ
ンジスタをオフにして物体からの光を受光し、光電荷を
一定時間蓄積した後、蓄積電荷を順次読み出す。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は入射光と外部から供給
される制御電気信号に応じて電気出力を得る半導体受光
素子およびこれを２次元状に配置して構成した半導体受
光素子アレイ、およびこの半導体受光素子アレイを用い
た画像処理装置ならびに画像処理方法に係り、高速画像
処理を小型装置で実現することを要求される分野、例え
ば自動車応用分野のように走行中の車両等の周辺に存在
する障害物などを検出する際の使用に好適な半導体受光
素子および半導体受光素子アレイならびに画像処理装置
およびに画像処理方法に関するものである。

【０００２】

【従来の技術】図48は例えば「Amorphous silicon phot
oconductive arrays for artificialneural networks」
(Applied Optics, Vol.28 No.15, pp.3474-3478, Augus
t 1989)に掲載されている従来の感度可変受光素子を表
す。図において、201はi-アモルファス（以下a）Si、20
2はn+のa-Si、203は透明電極、204は電極、205は正から
負にわたる可変電圧源、206は入射光、207は光電流であ
る。

【０００３】外部から光206を照射すると、透明電極203
を介して光はSi層201、202で吸収され電荷が生成され
る。このとき外部の可変電源205から電圧が供給されて
いれば、光電流207として取り出すことができる。光電
流は電圧が大きいほど大きくなる。すなわち、光感度を
供給電圧で制御することができる。

【０００４】また、図49には上記受光素子を２次元状に
配置した受光素子アレイの構成を示す。図において、20
8は従来の感度可変素子で、感度可変素子208の片方の端
子は行毎に接続され、行毎に設定された電圧{Xi}が制御
回路209から供給される。感度可変素子208の他方の端子
は列毎に接続され電流値{Yi}を検出する出力回路210に
導かれる。

【０００５】先に述べたように受光素子の変換効率は端
子間電圧に比例するものとする。その結果各変換素子の
効率はaXiとなり、光電流はaXiWijとなる（ここでaは定
数、Wijは各受光素子への入力光の大きさ）。一方、出
力回路に出力される電流はその列毎の合計で、 Yj = aΣXiWij となる。これは、画像行列{Wij}と制御ベクトル{Xi}の
積が実行できることを意味する。この処理を行うため、
画像としての光を受光したのちベクトルに対応する電圧
を供給し、受光素子アレイを駆動する。

【０００６】また、図50は例えば、「やさしい光電素子
の応用」、（昭53.6.20）、産報出版、P21に示されたシ
リコンのpin構造からなる受光素子の構造図である。図
において、221はpーSi、222はi-Si、223はn-Si、224はSi
O₂、225は入力光、226は電極である。この受光素子は約
１μm以下の波長光に対して受光感度を有する。また、
通常ゼロバイアス状態で感度を有するためゼロバイアス
で使用する。数Vの逆バイアス電圧を印加しても受光感
度はほとんど変化しない。

【０００７】また、従来の近赤外光検出用受光素子では
例えば、800nm以下の波長光の影響を避け、900nm付近の
波長光のみを検出するために、波長フィルターを受光素
子の前面に設けることで波長選択機能を実現してきた。

【０００８】また、図51は例えばIEEE Electron Device
Lett.,vol.10,pp.336-338,1989.Fig.1に示された従来
のＭＳＭ（metal-semiconductor-metal）構造を用いた
受光素子である。図において、227は電極で、１対の櫛
形構造で半導体とのショットキー接合部が受光動作を可
能にする。例えば、光通信の応用では光ファイバからの
出射光を検出するため、その面積は100μm角以下に限定
される。

【０００９】また、図52は例えば「センサインタフェー
ジングNo2」（雑誌トランジスタ技術別冊）（昭和５８
年４月１日付け発行）に示された従来のMOS型画像処理
装置の構成を示す図である。図において、241はそれぞ
れの画素を形成するフォトダイオード、242はそれぞれ
のフォトダイオード241に蓄積された画素信号を読み出
す垂直スイッチ用のMOSトランジスタ、243は垂直スイッ
チ用のMOSトランジスタ242に接続されたバスからそれぞ
れ水平方向に画素信号を読み出す水平スイッチ用のMOS
トランジスタ、244は垂直スイッチ用のMOSトランジスタ
242に垂直読み出し用のクロックパルスを供給する垂直
シフトレジスタ、245は水平スイッチ用のMOSトランジス
タ243に水平読み出し用のクロックパルスを供給するシ
フトレジスタである。

【００１０】次に動作について説明する。まずマトリク
ス状に配列されたそれぞれのフォトダイオード241に被
写体からの光が照射されると、それぞれのフォトダイオ
ード241に光電荷が蓄積される。次いで、垂直シフトレ
ジスタ244から各行毎に順次クロックパルスが垂直スイ
ッチ用のMOSトランジスタ242に供給されると、MOSトラ
ンジスタ242が順次オンとなってフォトダイオード241か
ら画素信号が共通バスに読み出される。次いで、水平シ
フトレジスタ245から水平用のMOSトランジスタ243にク
ロックパルスが供給されると、MOSトランジスタ243が順
次オンとなって各列の画素信号が水平方向に読み出され
る。これにより、２次元に配列されたフォトダイオード
241にて得られた光電流による２次元画像信号を得る。

【００１１】

【発明が解決しようとする課題】従来の感度可変受光素
子は上記のように構成されるので、感度をゼロにするに
は供給電圧を正確にゼロにする必要がある。しかし、供
給電圧を正確にゼロにするのは困難で、その結果安定に
感度ゼロを得るのが困難だった。これは、受光素子の出
力端子を多数接続して利用する場合特に大きな問題とな
る。また、素子の感度を有する波長域として、安全上の
考慮からいわゆるアイセーフ波長域（1.4μｍより長波
長域）での使用が望まれているが、従来の素子は主とし
てSiが用いられ、Si材料特有の吸収波長帯の制限により
長波長はせいぜい１μｍの光までしか受光感度がなく、
1.0μm以上の光を用いるシステムには適用できなかっ
た。

【００１２】この従来の受光素子アレイを用いた画像処
理方法では、供給電圧の変化が受光素子のキャパシタン
スを介して出力信号に影響するので、感度がゆらぎ精度
が高い画像処理が困難であった

【００１３】また、従来のpin構造受光素子アレイは上
記のように構成されるので、光照射により得られる光電
流は一方向の電流であり、さらに受光感度を外部制御電
圧によってその極性を変化したり、ゼロにすることはで
きない。そのため、例えば受光素子アレイの各素子の光
電流を共通出力端子から順に読み出す場合、各素子の出
力ラインにスイッチを設けなければならないという問題
点があった。また、材料もSiが主であるため、アイセー
フ波長域の光が使用できないという制限があった。さら
に、メサ構造の電極のため、入力光の受光効率がその構
造に左右され、効率が悪くなるという問題があった。

【００１４】さらに、従来のＭＳＭ受光素子は上記のよ
うに構成されるので、受光部の面積を大きくするとき電
極の長さが長くなり、電極の一部が断線した場合に受光
できなくなる面積が大きく、結果的に素子作製過程での
歩留まりが悪くなるという問題点があった。

【００１５】さらに、従来のMOS型画像処理装置は上記
のように構成されているので、画像検出以外のすべての
画像処理は後段に接続された演算回路で実行する必要が
あり、高速画像処理の実現が困難という問題点があっ
た。また、入力光の高速時間変化を検出することもでき
ず、これに対応しようとすると、大容量のメモリが必要
となっていた。さらに、電気信号に発現する、リーク電
流等に起因したノイズにより、検出精度が低くかった。

【００１６】この発明は、上記のような問題点を解決す
るためになされたもので、供給される制御電圧が０近傍
であれば、感度をゼロに設定できるような受光素子を提
供することを目的とする。また、受光部での受光効率の
優れた受光素子を提供することを目的とする。また、ア
イセーフ波長域の光を用いることができ、素子内に波長
選択機能を有し、容易に大面積の受光面が作製可能な構
造の受光素子を提供することを目的としている。さら
に、受光素子内に、感度を正負に渡って簡便な手法で可
変にできる回路を備えた受光素子を提供することを目的
としている。また、以上のような機能を備えた受光素子
からなる受光素子アレイを提供する。さらに、制御電圧
印加時に発生するノイズを除去するような回路を備え、
また、様々な処理画像を高速で得ることができる画像処
理装置および画像処理方法を提供することを目的とす
る。

【００１７】

【課題を解決するための手段】請求項１の発明に係る半
導体受光素子は、該受光素子の外部から受光素子に印加
される制御電圧が一定の値以下の時は受光素子からの出
力電流を抑制する手段を備えたものである。

【００１８】請求項２の発明に係る半導体受光素子は、
請求項１において、出力電流を抑制する手段が、半導体
と制御電圧を印加する電極との間に配置した酸化膜であ
ることを規定したものである。

【００１９】請求項３の発明に係る半導体受光素子は、
請求項１において、出力電流を抑制する手段が、ｐｎ接
合であることを規定したものである。

【００２０】請求項４の発明に係る半導体受光素子は、
請求項１において、出力電流を抑制する手段が、制御電
圧を供給する電源と該制御電圧を受ける電極との間に設
けられた該制御電圧に対しある一定の不感電圧を有する
回路であることを規定したものである。

【００２１】請求項５の発明に係る半導体受光素子は、
請求項４において、不感電圧を有する回路がダイオード
により構成されたことを規定したものである。

【００２２】請求項６の発明に係る半導体受光素子は、
台形状に突出した半導体上に電極を備えたものである。

【００２３】請求項７の発明に係る半導体受光素子は、
請求項６において、台形状に突出した部分の半導体があ
る特定の結晶面を有することを規定したものである。

【００２４】請求項８の発明に係る半導体受光素子は、
1.5μｍの波長の光を吸収するInGaAsからなる半導体
層、該半導体層に接続され正から負にわたる制御電圧を
供給するための第１の電極と、該半導体に接続され光電
流を取り出す第２の電極を備えたものである。

【００２５】請求項９の発明に係る半導体受光素子は、
請求項８において、半導体層にｎ型またはｐ型またはア
ンドープの第１の半導体層と該第１の半導体層とは導電
型の異なるｐ型またはｎ型の第２の半導体層を備え、第
２の半導体層と前記第１および第２の電極を接続するこ
とを規定したものである。

【００２６】請求項１０の発明に係る半導体受光素子
は、請求項８において、半導体層と第１および第２の電
極とをショットキー接合することを規定したものであ
る。

【００２７】請求項１１の発明に係る半導体受光素子
は、受光素子の両端子にそれぞれ蓄積された電荷の量を
強制的に一定値に設定する回路と、該受光素子の両端子
の電圧により導通制御される第１および第２のトランジ
スタに異なる極性の電源電圧を供給する回路を備えたも
のである。

【００２８】請求項１２の発明に係る半導体受光素子ア
レイは、請求項１乃至１１のいずれか１項に記載の半導
体受光素子を同一平面内に複数個配置したものである。

【００２９】請求項１３の発明に係る画像処理装置は、
光を吸収し制御電圧に応じた光電流を出力する受光素子
からなる受光部、各行毎に正から負にわたって設定され
る制御電圧を対応する行の半導体受光素子の第１の端子
に供給する制御回路、各半導体受光素子の第２の端子か
らの出力の列毎の合計を検出する出力回路から構成され
る画像処理装置において、制御回路から同時に供給する
電圧の合計を演算する回路を備えたものである。

【００３０】請求項１４の発明に係る画像処理装置は、
請求項１３において、制御回路から同時に供給する電圧
の合計をゼロとすることを規定したものである。

【００３１】請求項１５の発明に係る画像処理装置は、
光を吸収し制御電圧に応じた光電流を出力する受光素子
からなる受光部、各行毎に正から負にわたって設定され
る制御電圧を対応する行の半導体受光素子の第１の端子
に供給する制御回路、各半導体受光素子の第２の端子か
らの出力の列毎の合計を検出する出力回路から構成され
る画像処理装置において、前記出力回路に前記制御回路
の電圧供給から一定時間遅れて出力を検出する手段を備
えたものである。

【００３２】請求項１６の発明に係る画像処理装置は、
請求項１３乃至１５において、受光部に請求項第１２項
に記載の半導体受光素子アレイを用いたことを規定した
ものである。

【００３３】請求項１７の発明に係る画像処理装置は、
光を吸収しそれを制御電圧に応じた感度で電気信号に変
換し、かつ変換部に蓄積される電荷の量を強制的に一定
値に設定する回路を有する受光素子が２次元状に配置さ
れた受光素子アレイ、受光素子の感度を制御する電圧を
前記受光素子アレイの複数の行に対して前記受光素子の
電荷の強制的設定から計時して同時に与える制御回路、
前記受光素子アレイの各列毎の出力の合計を演算する演
算回路を備えたものである。

【００３４】請求項１８の発明に係る画像処理装置は、
請求項１７において、演算回路が、特定の時間の各列毎
の出力の合計と別の特定の時間の各列毎の出力の合計の
差を演算する回路であることを規定したものである。

【００３５】請求項１９の発明に係る画像処理装置は、
請求項１７において、制御回路が、各行毎に設定された
第１の感度制御電圧を対応する行の受光素子に同時に供
給する第１の制御回路、各行毎に設定された第２の感度
制御電圧を対応する行の受光素子に同時に供給する第２
の制御回路とを有し、かつ演算回路が、前記第１の感度
制御電圧に対する受光素子アレイの各列毎の出力の合計
と前記受光素子の第２の感度制御電圧に対する受光素子
アレイの各列毎の出力の合計が入力される差演算回路で
あることを規定したものである。

【００３６】請求項２０の発明に係る画像処理装置は、
請求項１９において、第１の制御回路において設定され
る第１の感度制御電圧がゼロまたは正の電圧、第２の制
御回路において設定される第２の感度制御電圧がゼロま
たは負の電圧であることを規定したものである。

【００３７】請求項２１の発明に係る画像処理方法は、
光を吸収し制御電圧に応じた感度で電気信号に変換する
受光素子が２次元状に配置された受光素子アレイからな
る受光部、各行毎に正から負にわたって設定される制御
電圧を対応する行のすべての受光素子の第１の端子に供
給する制御回路、各受光素子の第２の端子からの出力の
列毎の合計を検出する出力回路から構成される画像処理
装置にて、物体の画像を検出する画像処理方法におい
て、前記受光部のそれぞれの受光素子に、制御回路より
任意の電圧を供給し、光検出感度を設定する第１のステ
ップと、該第１のステップにて設定された光検出感度の
受光部にて光を受光する第２のステップと、受光部から
の電気信号を前記第１のステップから特定の時間遅れて
検出するステップとを含むものである。

【００３８】請求項２２の発明に係る画像処理方法は、
特定の波長の光を発生し送出する発光部、光を吸収しそ
れを電気に変換する受光素子、該受光素子が２次元状に
配置された受光素子アレイからなる受光部、各行毎に正
から負にわたって設定される任意の電圧を対応する行の
すべての受光素子の第１の端子に供給する制御回路、各
受光素子の第２の端子から出力された電流を検出する出
力回路から構成される画像処理装置にて、物体の画像お
よび距離を検出する画像処理方法において、距離検出モ
ードまたは画像検出モードのいずれかを選択する第１の
ステップと該第１のステップにより距離検出モードが選
択されたとき、前記発光部から特定の波長の光を送出す
る第２のステップと、該第２のステップにて送出された
光が物体にて反射された反射光を前記受光部の全受光素
子の出力を並列に検出する第３のステップと、第２のス
テップの光の送出から第３のステップの受光までの時間
遅れから物体までの距離を検出する第４のステップと、
前記第１のステップにより画像検出モードが選択された
とき、物体からの光を受光して光電荷を蓄積する第５の
ステップと、該第５のステップにて受光部が蓄積した電
荷を順次読み出して画像を検出する第６のステップとを
含むものである。

【００３９】

【作用】この発明の請求項１に係る半導体受光素子は、
制御電圧が一定の値以下の時は半導体受光素子からの出
力電流を抑制する手段を備えたので、ゼロ近傍の電圧の
変動が光電変換部へ与える影響が小さくなり、光電変換
効率ゼロすなわち受光素子感度ゼロを安定に得ることが
可能になる。

【００４０】この発明の請求項２に係る半導体受光素子
は、請求項１において、半導体と出力電流取り出し用の
電極の間に酸化膜を配置したので、制御電圧が一定の値
以下では電流が酸化膜を通過できなくなり、出力電流を
抑制するよう作用する。

【００４１】この発明の請求項３に係る半導体受光素子
は、請求項１において、半導体と出力電流取り出し用の
電極をｐｎ接合で接続したので、接合部の電位障壁以下
の制御電圧では電流が流れず、出力電流を抑制するよう
作用する。

【００４２】この発明の請求項４に係る半導体受光素子
は、請求項１において、制御電圧を供給するための電源
と制御電圧を受ける電極の間に一定の不感電圧を有する
回路を設けたので、不感電圧内の制御電圧では半導体受
光素子に電圧が印加されず、その結果出力電流は抑制さ
れる。

【００４３】この発明の請求項５に係る半導体受光素子
は、請求項４において、一定の不感電圧を有する回路と
してダイオードを用いたので、ダイオードの立ち上がり
電圧以下の電圧では、ダイオードに電圧がかかり、半導
体受光素子には電圧が印加されず、その結果出力電流は
抑制される。

【００４４】この発明の請求項６に係る半導体受光素子
は、台形状に突出した半導体上に電極を形成したので、
受光部の開口面積が広くなり、効率よく受光できるよう
になる。

【００４５】この発明の請求項７に係る半導体受光素子
は、請求項６において、台形状に突出した部分に特定の
結晶面を有する半導体を用いたので、結晶の面方位によ
るエッチング特性の差を利用して容易に、台形形状を形
成することが可能となる。

【００４６】この発明の請求項８に係る半導体受光素子
は、半導体層として1.5μｍの波長の光を吸収するInGaA
sを用いたので、いわゆるアイセーフ波長域と呼ばれる
目に比較的安全な波長の光を用いることが可能となる。

【００４７】この発明の請求項９に係る半導体受光素子
は、請求項８において、半導体層にｎ型またはｐ型また
はアンドープの第１の半導体層と、該第１の半導体とは
導電型の異なるｐ型またはｎ型の第２の半導体層を備
え、該第２の半導体層と電極とを接合したので、２つの
半導体層間の電位障壁が形成され、感度設定ゼロの実現
と制御電圧に応じて所望の感度および所望の極性の光電
流を取り出すことができる。

【００４８】この発明の請求項１０に係る半導体受光素
子は、請求項８において、半導体と電極をショットキー
接合により接続したので、接合部に電位障壁が形成さ
れ、感度設定ゼロの実現と制御電圧に応じて所望の感度
および所望の極性の光電流を取り出すことができる。

【００４９】この発明の請求項１１に係る半導体受光素
子は、蓄積電荷量を強制的に一定値に設定する回路を備
えたので、取り出す光電流は電荷の所定値からの変化で
検出され、取り出し電流の再現性および精度を向上さ
せ、受光素子の両端子に接続されたトランジスタに異な
る極性の電源電圧を供給したので、取り出す光電流の正
負の重み付けを容易にする。

【００５０】この発明の請求項１２に係る半導体受光素
子アレイは、請求項１乃至１１のいずれか１項に記載の
半導体受光素子を同一平面内に複数個配置して構成した
ので、検出感度を任意に制御して、所望の処理を施した
画像を得ることが可能となる。

【００５１】この発明の請求項１３に係る画像処理装置
は、制御回路から同時に供給される制御電圧の合計を演
算する回路を設けたので、各制御電圧による出力信号に
発生したノイズの大きさを推定できる。

【００５２】この発明の請求項１４に係る画像処理装置
は、請求項１３において、制御回路から同時に供給され
る制御電圧の合計をゼロとしたので、出力信号における
ノイズ成分を正負に分散して、減少させることができ
る。

【００５３】この発明の請求項１５に係る画像処理装置
は、制御回路の電圧供給から一定の時間遅れて出力を検
出するような手段を備えたので、出力の初期に発生する
ノイズを除去することができる。

【００５４】この発明の請求項１６に係る画像処理装置
は、請求項１３乃至１５のいずれか１項に記載の画像処
理装置の受光部に請求項１２に記載の半導体受光素子ア
レイを用いたので、検出感度の制御性が向上し、精度の
高い画像処理を実現する。

【００５５】この発明の請求項１７に係る画像処理装置
は、受光素子の電荷の強制的設定から計時して感度制御
電圧を受光素子アレイの複数の行に対して同時に与える
制御回路と受光素子アレイの各列毎の出力の合計を演算
する演算回路を備えたので、同時に電圧を供給する制御
回路は画素信号間の和演算を可能にする。

【００５６】この発明の請求項１８に係る画像処理装置
は、請求項１７において、さらに時系列の読みだし信号
の差を求める回路を備えたので、画素信号間の時系列の
和および差演算を可能にする。

【００５７】この発明の請求項１９に係る画像処理装置
は、請求項１７において、異なる感度制御電圧を受光素
子アレイの複数の行に対して同時に与える２つの制御回
路とそれぞれの制御電圧に対する出力の合計を演算する
差演算回路を備えたので、画素信号間の和および差演算
を可能にする。

【００５８】この発明の請求項２０に係る画像処理装置
は、請求項１９において、異なる感度制御電圧が、ゼロ
または正とゼロまたは負であるので、画素の検出感度の
正負の重み付け処理後を画素信号間の和および差演算を
可能にする。

【００５９】この発明の請求項２１に係る画像処理方法
は、制御回路の電圧供給から一定の時間遅れて出力を検
出するようにしたので、出力の初期に発生するノイズを
除去することができる。

【００６０】この発明の請求項２２に係る画像処理方法
は、自ら送出した光の反射を、受光素子アレイ全体で電
荷の蓄積なしに検出する過程により、受光効率を向上さ
せ、物体までの距離検出を可能にするとともに、光電荷
を各受光素子で蓄積した後順次読み出す過程により、物
体の画像情報を検出することができる。

【００６１】

【実施例】

実施例１．以下、請求項１、２の発明の一実施例を図を
用いて説明する。図１はこの発明による半導体受光素子
の構造を示したものである。図において、１は半絶縁性
GaAs（S.I.GaAs）、２は薄い酸化膜、３はショットキー
電極、４は可変電圧源、５は入力光、６は光電流であ
る。

【００６２】次に、動作について説明する。可変電圧源
４から供給される制御電圧がゼロに近い小さい値のとき
は、入力光５により生成された電荷は酸化膜２でブロッ
クされ、光電流６は流れない。この制御電圧が一定の値
以上になると、酸化膜２でトンネル現象が生じ、光電流
６は酸化膜６を通過しショットキー電極３へ流れるよう
になる。そして可変電圧源４から供給される制御電圧が
大きいほど半導体内部の電界は大きくなり光電流６も大
きくなる。また、制御電圧の極性を反転すると光電流６
は逆方向に流れる。以上を図示すると図２の曲線７のよ
うになる。図２は、図１に示された半導体受光素子に印
加された制御電圧と取り出された光電流の関係を示した
図で、図において７は電圧ー電流特性を示す曲線であ
る。このように本半導体受光素子では、感度が正から負
にわたって可変で、かつ感度ゼロの設定が安定して得ら
れる。

【００６３】なお、本実施例では、薄い酸化膜２を電流
取り出し電極側にのみ配置した例を示したが、図３に示
すように、薄い酸化膜２をパターニングする工程を省く
ため、入力光５を受光する部分や、制御電圧を印加する
電極との間に配置してもよい。

【００６４】実施例２．以下、請求項１、３の発明の一
実施例を図を用いて説明する。図４はこの発明による半
導体受光素子の構造を示したものである。図において、
８はn-型GaAs、９はn+型GaAs、10はp+型GaAs、11はオー
ミック電極である。印加される制御電圧がゼロ近傍では
pn接合による空乏層は薄いn+型GaAs層９内に閉じこめら
れ、制御電圧印加電極および取り出し電極側とも空乏層
の幅はほとんど差が生じず、光電流６もほとんど流れな
い。一方、電圧をさらに正に大きくしていくと取り出し
電極側の空乏層がn-型GaAs層８にしみだし、空乏層の幅
が制御電圧を印加する電極側の空乏層の幅に比べて大き
くなる。その結果、取り出し電極側の空乏層で生成され
たホールは取り出し電極に、電子は制御電圧を印加する
電極に流れ、光電流６が検出される。そして電圧が大き
いほど電流は大きくなる。以上より、本半導体受光素子
も図２に似た特性を示し、感度可変でかつ電圧ゼロ近傍
の感度は低く、ゼロ設定も可能となる。

【００６５】なお、本実施例では、ｐｎ接合を両電極に
配置した例を示したが、図５に示すように電流取り出し
電極側に配置すれば、正または負のいずれかの感度を制
御することが可能である。これらの素子を２つ組み合わ
せて用いることにより、正から負にわたる感度を有した
受光素子が実現し、また、これらの受光素子は、ｐｎ接
合による電位障壁形成効果により本実施例と同様の効果
が期待できる。

【００６６】実施例３．以下、請求項１、４、５の発明
の一実施例を図を用いて説明する。図６はこの発明によ
る半導体受光素子内部の回路構成を示したものである。
図において、12は端子間電圧が大きいほど光感度が大き
くなる半導体受光素子、13はダイオードである。本実施
例において、図中点線で囲まれた箇所、すなわち半導体
受光素子12とダイオード13を併せて、本発明の半導体受
光素子とする。印加される制御電圧が小さいときは、ダ
イオード13に電圧がかかり光電流６は流れない。電圧が
ダイオード13の立ち上がり電圧以上になると、ダイオー
ド13にかかる電圧は一定となり受光素子12の端子間電圧
が大きくなる。その結果、光感度が大きくなり、光電流
を検出できる。以上のように、本発明の半導体受光素子
も図２に示すような特性が得られる。

【００６７】なお、本実施例では、ダイオードを用いた
例について示したが、可変抵抗を設けたり、所定の値以
下の電圧をカットするようなフィルターを用いてもよ
い。

【００６８】実施例４．以下、請求項６の発明の一実施
例を図を用いて説明する。図７はこの発明による半導体
受光素子の断面構造を示したものである。図において、
14、15は半導体で互いに異なる極性を有する。

【００６９】まず、半導体基板14に所望の電極パターン
のマスクを形成する。パターンエッチングする際に、例
えば半導体に対して弱いエッチングを施すと、図７のよ
うな台形が得られる。その後、所望の極性を有するよう
にドーピング等を行い、その後電極11を形成し、図７の
ような半導体受光素子を得る。また、半導体15は半導体
14の上に結晶成長により成膜した後、上記のような手法
で台形構造を形成してもよい。

【００７０】実施例５．以下、請求項６、７の発明の一
実施例を図を用いて説明する。図８はこの発明による半
導体受光素子の構造を示したもので、(a)は半導体受光
素子の断面構造を示したもの、(b)は上方から平面を示
した図である。基板としてGaAs(100)面を用い、断面の
方向を<01バー1>にする。結晶の面方位の差によりエッ
チング特性が異なることを利用して、例えば、リン酸や
硝酸を用いた酸系のウエットエッチングを施せば、図８
に示した台形状の構造が得られる。

【００７１】次ぎに動作について説明する。可変電圧源
４から正の制御電圧を供給すると、左側すなわち光電流
取り出し電極側のpn接合の空乏層が広がる。光が照射さ
れると、生成されたホールは光電流取り出し電極に、電
子は制御電圧印加電極に移動し、光電流６が検出でき
る。この光電流６は、電圧が大きいほど大きくなる。ま
た負の電圧を供給すると、逆方向に光電流は流れる。こ
の半導体受光素子では図８のようにp+型層がメサ構造の
ため、照射した光が効率的に空乏層に導かれるという効
果がある。

【００７２】本実施例ではGaAs(100)面と<01バー1>方向
を用いたが、図８の断面形状が実現できる他の組み合わ
せでもかまわない。また、本実施例では、８はn-型GaA
s、10はp+型GaAsの例を示したが、基板の面、方向を同
様にすれば８としてp-型GaAs、10としてn+型GaAsであっ
てもよい。

【００７３】また、本実施例では、図８(b)に示すよう
に、p+層10の表面形状は１組の長方形だったが、１組の
櫛型電極としてもよい。

【００７４】実施例６．以下、請求項８、９の発明の一
実施例を図を用いて説明する。図９はこの発明による半
導体受光素子の構造を示したものである。図において、
16、17は1.5μm光21に対する受光部を形成するヘビード
ープp型（p+）InGaAs層、およびライトドープn型（n-）
InGaAs層である。オーミック電極11の一方は正負の電圧
を供給可能な可変電源19に接続され、他方の電極は接地
されている。そして、この受光素子は20の半絶縁性InP
基板上に形成されている。

【００７５】前記のように構成された受光素子において
は、InGaAsという材料のバンドギャップで決まる吸収波
長範囲が1.5μm光を含むために入射光21を吸収し、光キ
ャリアを発生する。この吸収による光キャリアは主にp+
型InGaAs層とn-型InGaAs層の接合部であるpn接合部の空
乏層で発生するが、２つの電極11間ではpnnp構造になっ
ているために外部バイアス電圧が印加されない状態で
は、pn接合部の障壁のために発生した光キャリアは電極
に流れ込まない。つまりこの場合は、光が照射されても
光電流は流れず、受光感度がゼロの状態に相当する。ま
た、可変電源19によって正負の電圧を印加すると発生し
た光キャリアはその印加電圧の大きさおよび極性に依存
して流れる。つまり、外部可変電源19によって受光感度
を正負の任意の値に変化させることができる。また、pn
接合部のp層を強いp型に、n層を弱いn型にすることで空
乏層をn層に広げることができ、光が受光面の上方から
入射した場合の光の吸収を有効に行える。

【００７６】実施例７．以下、請求項８、９の発明の別
の実施例を図を用いて説明する。図10はこの発明による
半導体受光素子の構造を示したものである。上記実施例
６では図９のようなp+/n-/n-/p+構造の受光部を構成
し、そのためn-層までエッチングしたメサ構造を用いて
いたが、図10に示すようなプレーナ型のp+/n-/n-/p+構
造の受光部からなる半導体受光素子においても実施例６
と同様な動作が実現できる。

【００７７】実施例８．以下、請求項８、９の発明の別
の実施例を図を用いて説明する。図11はこの発明による
半導体受光素子の構造を示したもので、図中(a)、(b)は
それぞれ図９、10におけるオーミック電極11をp+型InGa
As層16上の一部に形成した様子を示している。上記実施
例６、７ではp+型InGaAs層16上に形成したオーミック電
極11は、p+型InGaAs層16の全上面に形成されていたが、
p+層にオーミック接合が形成されれば上面全面を覆って
形成する必要はなく、p+層の一部にオーミック電極が形
成された構造においても同様の動作が実現できることは
いうまでもない。そしてこの場合、電極面による入射光
の反射が低減され、受光感度が向上するという効果があ
る。

【００７８】実施例９．以下、請求項８、９の発明の別
の実施例を図を用いて説明する。図12はこの発明による
半導体受光素子の構造を示したものである。図におい
て、22はアンドープInGaAs層である。図12中(a)、(b)、
(c)、(d)は、それぞれ実施例６〜８を示す図９〜11のn-
型InGaAs層17をアンドープInGaAs層22に置き換えたもの
である。上記実施例６、７、８では受光部にp+/n-/n-/p
+構造を用いていたが、n-型InGaAs層の代わりにアンド
ープで成長したInGaAs層を用いたp+/undope/p+構造の受
光部からなる受光素子アレイでも実施例６〜８と同様の
動作が得られる。

【００７９】実施例１０．以下、請求項８、９の発明の
別の実施例について説明する。上記実施例６〜８では受
光部にp+/n-/n-/p+構造を用いていたが、p型とn型を反
転させたn+/p-/p-/n+構造の受光部からなる受光素子ア
レイで同様の動作が得られる。

【００８０】実施例１１．以下、請求項８、９の発明の
別の実施例について説明する。上記実施例10では受光部
にn+/p-/p-/n+構造を用いていたが、実施例９のよう
に、p-型InGaAs層の代わりにアンドープで成長したInGa
As層を用いたn+/undope/n+構造の受光部からなる受光素
子アレイで同様の動作が期待できる。

【００８１】実施例１２．以下、請求項８、１０の発明
の一実施例を図を用いて説明する。図13はこの発明によ
る半導体受光素子の構造を示したものである。図におい
て、ショットキー電極３とアンドープInGaAs層22はショ
ットキー結合を形成し、ＭＳＭ構造の部分が受光部にな
っている。電極の一方は正負の電圧を供給可能な可変電
源19に接続され、他方の電極は接地されている。そし
て、この半導体受光素子は半絶縁性InP基板20上に形成
されている。

【００８２】前記のように構成された半導体受光素子に
おいては、上記実施例６〜11の場合と同様にInGaAs層で
1.5μｍの波長光21を吸収し、光キャリアを発生する。
この光キャリアは主にショットキー接合部の空乏層で発
生するが、外部から電圧が印加されない状態、すなわち
可変電源19から電圧が印加されない状態ではアンドープ
InGaAs層22で発生した光キャリアはショットキー接合の
拡散電位により電極３部分には流れ込まず、結果的に光
電流は流れない。そして、可変電源19により、正負の電
圧が印加された場合には発生した光キャリアはその印加
電圧の大きさおよび極性に依存して流れる。

【００８３】実施例１３．以下、請求項８、１０の発明
の別の実施例を図を用いて説明する。図14はこの発明に
よる半導体受光素子の構造を示したものである。図にお
いて、24はアンドープInAlAs層である。上記実施例12の
ＭＳＭ構造の受光アレイでは、アンドープInGaAs層22に
直接電極金属23を蒸着しショットキー接合を形成してい
るが、InGaAs層22の上にバンドギャップの大きいアンド
ープInAlAs層24を成長し、その上にショットキー電極３
を形成するとショットキー特性が改善され、さらに暗電
流の低減の効果がある。

【００８４】実施例１４．以下、請求項８〜１０の発明
の別の実施例について説明する。上記実施例６〜13の半
導体受光素子においては素子間分離を用いていないが、
半絶縁性InP基板20まで到達するエッチングによるメサ
構造を導入することで各素子間の影響を低減することが
でき、各例における電位障壁を理想的に確保することが
でき、暗電流が低減され、素子の性能が向上するという
効果がある。

【００８５】実施例１５．以下、請求項８〜１０の発明
の別の実施例について説明する。上記実施例６〜13の半
導体受光素子においては、1.5μm光21が受光面上方から
入射した場合について示したが、半絶縁性InP基板20側
から入射する場合も同様の動作が期待できる。この場
合、受光部の空乏層領域が上面入射の場合より大きく入
射光21にさらされるために、受光効率が高くなり受光感
度が向上する。さらに、入射光に白色光あるいは可視光
が含まれていた場合、InP基板20において約１μm以下の
波長光の吸収が生じ、長波長光成分のみがInGaAsの受光
部で吸収される。つまり、InP基板20が１μm以下の波長
光に対してフィルターとして機能するという効果もあ
り、複数の波長を含んだような光を用いることができ
る。

【００８６】実施例１６．以下、請求項８〜１０の発明
の別の実施例について図を用いて説明する。図15はこの
発明による半導体受光素子の構造を示したものである。
図において、25はp+型InP層、26は短波長成分の光でこ
こでは1.5μｍの光21に相対して称する。上記実施例１
５において示したフィルター機能をさらに詳細に実現し
たものである。半絶縁性InP基板20内に、上記実施例７
で示すようなプレーナ型のpnnp構造半導体受光素子をp+
型InP層25と半絶縁性InP基板20で構成し、その上に、実
施例12に示すようなＭＳＭ型InGaAs半導体受光素子が形
成されている。

【００８７】前記のように、構成されたInPとInGaAsの
複合素子において、例えば１μm以下の短波長成分26と
１μm以上例えば1.5μmの長波長成分21が混在する光がI
nP受光素子側から入射した場合、短波長成分26はpnnp構
造のInP受光素子で吸収される。そして、長波長成分21
のみがInP受光素子を通過し、その上のＭＳＭ構造InGaA
s受光素子で吸収される。この場合、各素子での動作は
上記実施例６、１２の場合と同様である。さらに、光が
入射する側にプレーナ型のpnnp構造受光素子を用いてい
るために、電極部分での入射光の反射損失が低減され、
次段のInGaAs受光素子での受光効率が向上する。また、
各受光素子にそれぞれ電極11あるいは３と感度を制御す
るための可変電源19を設けたので、それぞれの波長の信
号を所望の形式で取り出すことが可能となり、画像処理
の機能が向上するという効果がある。

【００８８】実施例１７．以下、請求項８〜１０の発明
の別の実施例について図を用いて説明する。図16は、こ
の発明の半導体受光素子の電極構造の平面図である。電
極はショットキー電極３を用いた例である。実施例12の
ようなMSM構造InGaAs半導体受光素子において、受光面
を大きくする場合、従来のような単純な一対の櫛形構造
ではなく、図中(a)、(b)に示される構造のように２つの
櫛形部分からなる構造であれば、プロセス中に配線の一
部が欠落しても電極全体としては断線することなく信頼
性が向上するという効果がある。なお、上記実施例では
MSM構造InGaAs半導体受光素子において、ショットキー
電極の櫛形構造について示したがこ、上記実施例６等に
示すpnnp構造InGaAs半導体受光素子においても適用でき
ることはいうまでもない。

【００８９】実施例１８．以下、請求項８〜１０の発明
の別の実施例について説明する。以上の実施例６〜16に
おいては1.5μmの波長の光を吸収する半導体としてInGa
As系について、例を挙げて示してきたが、1.5μmの波長
の光を吸収する半導体であれば、例えばＧｅ系等他の半
導体であってもよい。さらに、アイセーフ波長域の光を
もちいればよいため、アイセーフ波長域の光とその光を
吸収する半導体の組み合せであれば、１．５μmの波長
とInGaAs半導体に限らない。

【００９０】実施例１９．以下、請求項１１の発明の一
実施例について図を用いて説明する。図17はこの発明に
よる半導体受光素子内の回路構成を示したものである。
図において、27は受光素子、28はリセット用トランジス
タで、28aは正側のリセット用トランジスタ、28bは負側
のリセット用トランズスタ、29は読みだしトランジス
タ、29aは正側の読みだしトランジスタ、29bは負側の読
みだしトタンジスタである。

【００９１】次ぎに動作を説明する。本発明の半導体受
光素子は、リセット、光検出、読みだしの３つの部分か
ら構成される。まず、リセット用トランジスタ28a、28b
をオンにすると、受光素子の両端に電荷が蓄積し端子間
に電位差が生じる。例えば、正の読みだしトランジスタ
のゲート電圧は+5V、負の読みだしトランジスタのゲー
ト電圧は-5Vになる。次ぎに、リセット用トランジスタ2
8a、28bをオフにして光を検出する。受光素子27で生成
された電荷は受光素子の両端に蓄積された電荷を減少さ
せ、その結果各読みだしトランジスタ29a、29bのゲート
電圧の絶対値は小さくなる。最後に、光検出信号を読み
出す。正の信号として読み出すときは、正の読みだしト
ランジスタ29aのドレイン端子に正の電圧を印加する。
このときソース電流はゲート電圧に依存するが、ゲート
電圧は検出した光の量で決まる。つまりソース電流は光
検出信号に対応する。一方、負の信号として読み出すと
きは、負の読みだしトランジスタ29bのドレイン端子に
負の電圧を印加する。このとき光検出信号に応じたソー
ス電流が先とは逆方向に流れる（電流の大きさは同
じ）。極性は電流の方向で表すことができ、さらに光検
出信号を正と負の重み付けを行って読み出せることにな
る。なお、検出感度のゼロ(0)設定のために、それぞれ
の端子から供給される制御電圧にゼロ(0)が含まれるこ
とは言うまでもない。

【００９２】実施例２０．以下、請求項１１の発明の別
の実施例について図を用いて説明する。図18はこの発明
による半導体受光素子内の回路構成を示したものであ
る。図において、13はダイオードである。実施例として
は図18のように正から負わたる制御電圧と読みだしトラ
ンジスタ29a、29bの間にダイオード13を接続してもよ
い。正の電圧を印加したときは正側の読みだしトランジ
スタ29aのドレイン端子に供給され、負側の読みだしト
ランジスタ29bのドレイン電圧はゼロ(0)になる。逆に、
負側の電圧を印加したときは負側の読みだしトランジス
タ29bのドレイン端子に供給され、正側の読みだしトラ
ンジスタ29aのドレイン電圧はゼロ(0)になる。その他の
動作については実施例19と同様である。

【００９３】実施例２１．以下、請求項１２の発明の一
実施例について図を用いて説明する。図19は実施例１〜
３（請求項１〜５）による半導体受光素子を２次元状に
配置した、半導体受光素子アレイの構成を示したもので
ある。図において、31aは実施例１〜３（請求項１〜
５）による半導体受光素子、32は制御回路、33は出力回
路である。半導体受光素子への印加電圧は行毎に共通
で、出力光電流は列毎に合計される。この装置を用いた
画像の輪郭検出を説明する。まず光画像情報を受光素子
アレイに照射する。１行目の感度を+1、２行目の感度を
-1、他の行の感度はすべてゼロに設定すると、１行目と
２行目の明るさの差が出力となる。この感度の分布を行
方向にずらしながら出力電流を検出し、それらより画像
を生成すれば輪郭検出画像が得られる。半導体受光素子
として請求項１〜５によるものを用いているので、感度
ゼロの設定が安定して実現できるため、画像処理の精度
も向上する。

【００９４】実施例２２．以下、請求項１２の発明の別
の実施例について説明する。図19において、31aを実施
例４、５（請求項６、７）による半導体受光素子と置き
換える。画像の処理検出方法は実施例21と同様である。
半導体受光素子として請求項６、７によるものを用いて
いるので、受光部の受光効率が向上し、画像処理の精度
も向上する。

【００９５】実施例２３．以下、請求項１２の発明の別
の実施例について説明する。図19において、31aを実施
例６〜18（請求項８〜１０）による半導体受光素子と置
き換える。画像の処理検出方法は実施例21と同様であ
る。半導体受光素子として請求項８〜10によるものを用
いているので、1.5μmの波長の光についての画像検知が
可能となり、安全上の配慮が考慮された画像処理装置が
実現できる。

【００９６】実施例２４．以下、請求項１２の発明の別
の実施例について図を用いて説明する。図20は実施例1
9、20（請求項１１）による半導体受光素子を２次元状
に配置した、半導体受光素子アレイの構成を示したもの
である。図において、31bは実施例19、20（請求項１
１）による半導体受光素子、32aは正またはゼロの制御
電圧を供給する第１の制御回路、32bは負またはゼロの
制御電圧を供給する第２の制御回路、33は出力回路であ
る。画像の処理検出方法は実施例21と同様である。半導
体受光素子として請求項11によるものを用いているの
で、検出感度が高く、また、制御電圧も正負に分けて供
給するので、回路も簡便となる。

【００９７】実施例２５．以下、請求項１３、１４の発
明の一実施例について図を用いて説明する。図21は、本
発明の画像処理装置に用いる半導体受光素子アレイのう
ち２個の素子からなるものについて示したものである。
図22は制御電圧の印加と出力電流の関係を示した図、図
23は本発明による制御電圧の印加と出力電流の関係を示
した図である。図21において、光感度が端子間電圧に比
例する受光素子12の各片方の端子は接続され、光電流の
和が出力される構成である。印加電圧Xiに対し、光感度
はaXiとなる。そして、出力電流Ｙは(aX1W1 + aX2W2)と
なり、ベクトルの内積が計算できる。また、制御電圧を
供給する回路には、その合計を演算する回路が設けられ
ている。ところで一般に受光素子はキャパシタンスを有
していて、電圧印加時にリーク電流が流れる。図22にお
いて、(a)は制御電圧として一定の値電圧を印加する場
合を示し、(b)は光照射がない場合の出力電流を、(c)は
光が照射された場合の出力電流を示す。(b)で光照射が
ない場合に検出されている電流がリーク電流に相当す
る。(c)に示すようにこのリーク電流が真の検出電流に
加算され、演算の精度が低くなる。これに対し、図23に
本発明による方法を示す。図23において、(a)、(b)は２
つの素子にそれぞれ正負の一定制御電圧が印加され、そ
の和がゼロであることを示している。出力電流（演算結
果）を(c)、(d)に示すが、同時に印加するX1とX2の電圧
の和をゼロにすると２つの素子に同じ大きさのリーク電
流が逆方向に流れ、その結果出力端子にはリーク成分は
現れない。つまり出力端子には演算結果に対応した光電
流のみが流れることになる。

【００９８】上記実施例では２個の受光素子を接続した
構成に適用したが、素子を３個以上を接続した１次元ア
レイにも適用できる。この場合もベクトル同士の内積が
計算できるが、同時に印加する電圧の和をゼロにする。

【００９９】実施例２６．以下、請求項１３、１４、１
６の発明の一実施例について図を用いて説明する。図2
4、25は本発明に請求項１２に記載の半導体受光素子ア
レイを用いた場合画像処理装置の構成を示す図で、図24
は実施例１〜３で示したような２端子の受光素子31aを
搭載した例、図25は実施例19、20で示したような３端子
の受光素子31bを搭載した例である。図において、32の
制御回路には同時に印加する制御電圧の合計を演算し、
ゼロに制御する演算回路を含むものとし、34は第１の制
御回路32aと第２の制御回路32bの同時に印加する制御電
圧の合計を演算し、ゼロに制御する演算回路である。本
発明による画像処理装置を用いた画像処理方法は、図24
あるいは図25に示すように、感度可変の受光素子を２次
元状に配置し、各行同じ電圧が制御回路から供給され、
各列毎に合計された電流が出力回路33で検出される。電
圧ベクトルを{Xi}、画像を{Wij}とすると、出力電流ベ
クトル{yj}はΣXiWijとなる。このとき、同時に印加す
る電圧の和をゼロにする。

【０１００】実施例２７．以下、請求項１３、１４、１
６の発明の別の実施例について図を用いて説明する。図
26は本発明に請求項１２に記載の半導体受光素子アレイ
を用い、さらに光遮蔽体を設けた装置の構成図を示す。
図において、35は光遮蔽体である。図26に示されるよう
に、5x5の行列と5x1のベクトルの乗算を行う場合は、光
が照射されない受光素子を１行分追加する（０行とす
る）。任意の(X1,X2,X3,X4,X5)に対し、X0=-(X1+X2+X3+
X4+X5)とする。そして、この６個の電圧を同時に印加す
ると出力端子にはリーク電流は流れない。一方、演算に
関しては０行目の光電流はゼロなので、所望の乗算結果
が正しく得られる。

【０１０１】実施例２８．以下、請求項１５、１６、２
１の発明の一実施例について図を用いて説明する。図27
は本発明による画像処理装置の構成を示した図、図28は
制御電圧の印加と出力電流の関係を示した図である。図
において、36はタイミング回路である。変換素子の片方
の端子は行毎に接続され制御回路から電圧{Xi}が供給さ
れる。変換素子の他方の端子は列毎に接続され出力回路
において一定電位（例えばアース）に固定される。

【０１０２】まずこの装置の動作を説明する。光電変換
素子の変換効率は端子間電圧に比例するものとする。そ
の結果各変換素子の効率はaXiとなり、光電流はaXiWij
となる。一方出力回路に流れ込む電流はその列毎の合計
で、 Yj = aΣXiWij となる。これは、画像行列{Wij}と制御電圧ベクトル{X
i}の積が実行できることを意味する。ところで、一定の
大きさの光を照射したまま電圧を印加すると、光電流が
流れるようになるが、このとき上記実施例26で示したよ
うに、図28中に電圧切り替え時に信号レベル以上の光が
流れる。これは変換素子がキャパシンタス成分を有して
いるので、電圧印加時にリーク電流が流れるためであ
る。そこで本発明による画像処理装置を用いた画像処理
方法では、まずタイミング回路36から制御回路32に制御
電圧印加のタイミングを送る。それから一定時間遅らせ
てから、出力回路33に電流検出のタイミングを送る。そ
の結果、電圧切り替えによるリーク電流を分離して演算
結果を表す光電流が検出できる。検出のタイミングは予
めリーク電流の検出される時間幅を計測しておくこと
で、最適化できる。また、本発明の画像処理装置には、
請求項１２に記載の半導体受光素子アレイを用いると画
像の検出精度はさらに向上する。その際、制御回路が２
系統以上あるものについては回路が繁雑になるが、タイ
ミング回路を複数の制御回路と接続することにより同様
な動作が実行できる。

【０１０３】実施例２９．以下、請求項１５、１６、２
１の発明の別の実施例について図を用いて説明する。図
29は本発明による出力電流の検出タイミングを示した図
である。図29に示すように、電流検出において、電圧印
加から遅らせて、電流の一定期間積分を演算結果とする
こともできる。

【０１０４】実施例３０．以下、請求項１７、１８の発
明の一実施例について図を用いて説明する。図30は本発
明による画像処理装置の全体を示す構成図、図31は本画
像処理装置に用いられている必要な回路を搭載した受光
素子で、図30のＡ部の詳細図である。31cは回路を搭載
した受光素子、38は時系列信号の差を計算する時間的差
演算回路、39は読みだしトランジスタのゲート電圧Vg、
40はリセット電圧Vr、41はｉ番目の正側の制御電圧X+
i、42はｉ番目の負側の制御電圧X-i、43は時間的差演算
回路38への入力端子で、ｊ番目の正側の出力電流44ある
いはｊ番目の負側の出力電流45が流れる。また、図32は
受光素子の動作特性について示したもので、第１象限は
光照射Wijに対し、ゲート電圧Vgがリセット電圧Vrから
減少する様子を、第２象限はドレイン電圧Vdが０と１に
対し、ソース電流Isとゲート電圧Vgとの関係について示
したものである。図33は時間差演算回路の構成を示した
図で、図において、46はアナログデジタル変換器（以下
A/D）、47はデジタルメモリ、48は減算器である。

【０１０５】まず図31に示された回路を搭載した受光素
子の動作について説明する。動作はリセット、光検出、
読みだしの３つの部分からなる。まず、リセット時に
は、Vrを正の電圧（例えば+5V）にしてリセットトラン
ジスタ28をオンにすると、受光素子にホールが蓄積しVg
=Vrになる。その状態でリセットトランジスタ28をオフ
にする。次ぎに光検出時には、受光素子で入力光Wij５
を受光するが、このとき生成された電子が再結合し蓄積
電荷は減少する。この減少によりVgも次ぎの式に従って
小さくなる。 Vg = Vr - a Wij (aは定数）これは図示すると図32の第１象限のようになる。最後は
読みだし動作である。ドレイン電圧Vd=0と１に対し、Vg
とソース電流Isの関係は図32の第２象限のようになり、
これを式で表すと次のようになる。 Is = {Ir - b (Vr - Vg)} Vd = (Ir - ab Wij) Vd （b:
定数）このようにIsは受光した光の大きさに応じた量になり、
読みだしが実行できることになる。このとき、各ソース
電流は列毎に合計されるので、正側の出力電流は次のよ
うになる。 Y+j =Σ(Ir-abWij)X+i 同様に負側の出力電流を検出するときは、 Y-j =Σ(Ir-abWij)X-i となる。

【０１０６】次に時系列の演算について説明する。ま
ず、制御電圧{X}を正側{X+}と負側{Xー}に分ける。そし
て、各読みだしトランジスタのドレイン端子に正の電圧
を供給する。この時、 Y+j =Σ(Ir-abWij)X+i で表されるY+jが時間的差演算回路38に入力される。こ
のY+jを図33に示されるデジタル回路において、A/D変換
器46でデジタル信号に変換しメモリ47に一時記憶してお
く。次に負の制御電圧を各トランジスタに供給すると、 Y-j =Σ（Ｉｒ−ａｂＷｉｊ）Ｘ−ｉで表されるＹーｊが時間的差演算回路38に入力される。
そこで、Yーjをデジタルに変換し、メモリ内のY+jと減算
を行えば、 Yj = abΣWij(X+i - Xi-) + IrΣ(X+i - Xi-) となる。以上のように、画像の検出と画像行列とベクト
ルの積が１つの装置で実行できる。

【０１０７】実施例３１．以下、請求項１７、１８の発
明の別の実施例について図を用いて説明する。図34は時
間差演算回路の別の構成を示した図である。図におい
て、49は切り替用トランジスタで49a、49bはそれぞれ正
側、負側の切り替用トランジスタを示す。50はキャパシ
タンスで、50a、50bはそれぞれ正側、負側のキャパシタ
ンスを示す。51は差動増幅器である。実施例30では、時
間的差演算を図33に示すデジタル処理で実現したが、図
34のようなアナログ処理を用いてもよい。この場合、正
の制御電圧を供給したときは、正側の切り替え用トラン
ジスタ49aをオンにし、正側のキャパシタンス50aに信号
を蓄積する。負の制御電圧を供給したときは負側の切り
替用トランジスタ49bをオンにして、負側のキャパシタ
ンス50bに信号を蓄積する。差動増幅器からは、蓄積さ
れた信号の差が出力される。

【０１０８】実施例３２．以下、請求項１７、１８の発
明の別の実施例について図を用いて説明する。図35は、
制御回路の例としてシフトレジスタを用いた場合の一部
構成図を示す。図において52はシフトレジスタである。
画像処理として輪郭検出のように制御電圧（ベクトル）
をシフトさせながら供給する場合に有効である。シフト
レジスタの要素の数を行数の２倍にし、各要素の値は１
行おきに各受光回路の読みだしトランジスタに供給され
るようにする。そして、この供給は制御ベクトルの正と
負の要素を交互に設定し、順次要素をシフトしていく
（なお端は反対側に接続）。その結果、正の電圧（ベク
トル）と負の電圧（ベクトル）が要素をシフトさせなが
ら順次供給され、輪郭検出が容易となる。

【０１０９】実施例３３．以下、請求項１７、１９、２
０の発明の一実施例について図を用いて説明する。図36
は本発明による画像処理装置の構成を示した図、図37は
本画像処理装置に用いられている必要な回路を搭載した
受光素子、図38は差演算回路の構成を示す図である。図
において、53は差演算回路、54は出力端子である。

【０１１０】図37の受光素子の動作についての基本動作
は実施例30と同様である。異なるのは読みだしトランジ
スタが２つ備えており、それぞれ、正負の制御電圧に対
応して動作する。

【０１１１】次ぎに図36の装置全体の動作を説明する。
ここでも、リセット、光検出、読みだしに分ける。各受
光回路の蓄積電荷をリセットしたのち、光パターン（つ
まり画像）{Wij}を受光する。そして受光が終了した
ら、制御回路１32aからは各受光回路の正側の読みだし
トランジスタ29aのドレイン端子に制御電圧{X+i}を供給
する（X+i,X-iは０あるいは１である）。このとき各ソ
ース電流は列毎に合計されるので、正側の出力電流は Y+j =Σ(Ir-abWij)X+i のようになる。同様に負側の出力電流は Yーj =Σ(Ir-abWij)Xーi のようになる。図38に示される差演算回路53では２つの
入力信号の差が出力されるので、出力信号は、 Yj = abΣWij(X+i - Xi-) + IrΣ(X+i - Xi-) のようになる。この式７において、Xi=Xi+ - Xi-と定義
すると Yj = abΣWij Xi + IrΣXi となる。右式の第２項は既知であるし、またゼロになる
ように制御ベクトルを選択することもできる。以上より
この装置は照射された画像{Wij}を検出するとともに、
任意の制御電圧ベクトル{Xi}との積和を実行する。なお
Xiは正でも負でもよく正の場合はX+i=|Xi|、負の場合は
X-i=|Xi|とすればよい。

【０１１２】この動作においては、リセットしない限り
光画像は蓄積されているので、制御ベクトルを変えて複
数回、行列ベクトル積を実行してもよい。また、ここま
ではVdとして１と０の２値として説明したが、Vdの範囲
がドレイン電流の飽和領域よりも小さければ中間の値を
もちいることもできる。この場合は制御ベクトルの値と
して＋１、０、ー１以外にその間の任意の値が設定でき
ることになる。

【０１１３】実施例３４．以下、請求項１７、１９、２
０の発明の別の実施例について説明する。図36の画像処
理装置において、制御電圧ベクトル{X}を(+1,-1,0,・・・,
0)とする。このとき正の制御電圧ベクトル{X+}は(1,0,・
・・・・・,0)、負の制御電圧ベクトル{X-}は(0,1,0,・・・・,0)
となる。このとき各差演算回路の出力は１行目と２行目
の画素信号の差になる。そこで上記ベクトルをシフトし
ながら、行列ベクトル積を繰り返し、最後に出力ベクト
ルを並べて画像を生成すれば、輪郭を検出した画像が得
られる。なお、実施例32のように制御回路にシフトレジ
スタを用いることもできる。

【０１１４】実施例３５以下、請求項１７、１９、２０
の発明の別の実施例について説明する。図36の画像処理
装置において、画像の１次元フーリエ変換を実施する例
について説明する。この場合は制御電圧ベクトル{Xi}を
図39に示すような正弦波にする。このとき各出力信号は
対応する列における空間周波数（入力された正弦波の周
波数）成分になる。そこで、この正弦波の周波数を変え
ながら演算を繰り返せば、画像のフーリエ変換が実現で
きる。同様に制御電圧ベクトルを各直交系の基底ベクト
ルにすれば、ウオルシュ変換などさまざまな直交変換も
適用できる。さらに、画像を複数に分割して、各領域毎
に変換を施してもよい。

【０１１５】実施例３６．以下、請求項１７、１９、２
０の発明の別の実施例について説明する。図36の画像処
理装置において、制御電圧ベクトル{Xi}を (+1,+1,+1,・
・・・・・,+1)とした場合の例について説明する。このとき
出力信号は各列の画素信号の和になり、画像を横方向に
射影したことになる。一方、各読みだしトランジスタで
ドレイン電流はソース電流に等しいが、ドレイン端子は
行毎に制御回路の同じ端子に接続されている。そこで、
この制御回路から流れ出る電流を検出すれば、ドレイン
電流（画素信号）の行毎の和が得られる。これは画像の
縦への射影に対応する。これら２つの射影は入力画像の
特徴量の１つで、これらをパターン認識装置に入力すれ
ば、文字などの分類が実現できる。この例では、入力画
像に比べて情報量を圧縮してから認識処理を行うので、
高速処理が可能になる。

【０１１６】なお、上記実施例33〜36においては、請求
項11に記載の半導体受光素子、また、該半導体受光素子
を２次元状に配置した半導体受光素子アレイを用いるこ
とができることは言うまでもない。

【０１１７】実施例３７．以下、請求項２２の発明の一
実施例について図を用いて説明する。図40は本発明によ
る画像処理方法の手順を示す工程図である。図におい
て、ＳＴｉは第ｉステップ、すなわちｉ番目の工程を示
す。まず、第１のステップで検出モードを選択する。こ
こで、距離検出モードが選択されたとき、第２のステッ
プで特定の光の波長を送出する。第３のステップで物体
からの反射光を検出するが、このとき個々の受光素子に
搭載されているスイッチ、通常トランジスタであるが、
をオンにし受光部を構成する受光素子と出力回路の出力
端子を導通し、受光部を１つの大きな受光素子として機
能させる。次に第４のステップで、第２のステップにお
ける光送出から第３のステップでの光検出までの時間遅
れから物体までの距離を測定する。一方、第１のステッ
プで画像検出モードが選択されたとき、第５のステップ
で、物体からの光を受光して光電荷を蓄積し、第６のス
テップで該第５のステップにて受光部が蓄積した電荷を
順次読み出して画像を検出する。

【０１１８】図41は本発明の画像処理方法に適用する装
置の構成図を示す。図において、55は受光部、56は発光
素子、57は画像対象の物体、58は発光素子56から送出さ
れる光、59はその送出光58が物体57で反射された光、60
は自然光、61は自然光60が物体57で反射された光であ
る。図42は受光部の構成を表した図、図43は図42中の出
力回路の一例を示したもので、62はDC出力、63はAC出
力、64は列選択用トランジスタ、65はハイパスフィルタ
である。なお、制御回路から各行の読みだしトランジス
タ29のゲート端子に供給する制御電圧のベクトルは{Xi}
で表す。

【０１１９】この装置に基づいて画像処理方法の例につ
いて説明する。まず、距離検出モードである。X=(1,1,
1,・・・・・・,1)として、すべての読みだし用トランジスタ2
9をオンにする。同様に列選択用トランジスタ64もすべ
てオンにする。この場合はすべての受光素子と出力回路
の出力端子が導通になり、受光素子のアレイは大きな１
つの受光素子として機能する。次ぎに、パルス光58を発
光素子56から物体57に送出し、物体57からの反射光59を
受光部55の受光素子で検出し、反射光59の波形をAC出力
63から得る。パルス光58を送出してから反射光59を検出
するまでの時間遅れは物体57までの距離に対応する。そ
こでこの時間遅れを検出すれば、物体までの距離が検出
できる。次ぎに、画像検出モードである。ここでは自然
光60が物体57で反射された光61をすべての読みだしトラ
ンジスタ29をオフの状態で受光素子で検出する。各受光
素子では入力光の大きさに比例した電荷が生成され蓄積
される。次ぎにこの蓄積された画素信号を１個づつ読み
出す。まずX=(1,0,0,・・・・・,0)、１列目の列選択用トラ
ンジスタ64をオンにして、画素(1,1)の信号を出力回路3
3のDC出力62から読み出す。この動作を行と列を変えな
がら、画像全体に行うことで画像情報が検出できる。以
上のように、本発明による画像検出方法では、上記２つ
の処理を必要に応じて外部から自由に設定する。これに
より、１つの装置で物体の距離も画像情報も得られる。

【０１２０】実施例３８．以下、請求項２２の発明の別
の実施例について図を用いて説明する。図44は図42中の
出力回路の別の例を示した構成図である。この構成の例
では、距離検出の手順は同じである。一方、画像検出の
場合すべての行にDC出力が設けられているので、画像情
報が行単位で並列に出力される。

【０１２１】なお、上記実施例37、38では、物体までの
距離を検出するときすべての読みだしトランジスタをオ
ンにしたが、読みだしトランジスタを行単位でオンして
検出を行ってもよい。この場合、どの行をオンしたとき
に反射光が検出できたかで物体の１次元的位置を知るこ
とができる。

【０１２２】実施例３９．以下、請求項２２の発明の別
の実施例について図を用いて説明する。図45は図42中の
出力回路の別の例を示した構成図である。この構成の例
では、物体からの反射光を２次元的に検出できる。例え
ば、１行目の読みだしトランジスタのみをオンにしてお
けば、各AC出力からは１行目の各画素での検出信号が得
られる。この動作を行を変えながら繰り返せば、物体の
２次元的な位置と距離がわかる。

【０１２３】なお、上記実施例37〜39では、距離検出と
画像検出を全く独立に行っていたが、距離検出によっ
て、物体の距離とおおよその位置を検出し、その結果か
ら物体を含んだ窓を設定して窓内の画像情報のみを検出
してもよい。

【０１２４】また、画像検出には自然光の反射を用いて
いたが、自らの発光素子からの光の反射を用いてもよ
い。この場合は、すべての読みだしトランジスタをオフ
のまま光を物体に向かって送出するが、それは連続光で
もあるいはパルス光の繰り返しでもよい。

【０１２５】さらに、上記実施例における実施例37〜39
における受光素子としては、可視光と1.0μｍまでの近
赤外光に対しては、SiあるいはGaAsのバンド間吸収、1.
5μmまでの近赤外光に対してはInGaAsのバンド間吸収、
3-4μmの赤外光に対してはSi上のショットキー接合にお
ける吸収が利用できることは言うまでもない。

【０１２６】実施例４０．以下、請求項１５、２１、２
２の発明の別の実施例について図を用いて説明する。図
46は本発明の画像処理方法を実現するための画像処理装
置の構成を示した図、図47は制御電圧と光送出、および
検出のタイミングを表した図である。図において、66は
例えば請求項１６による半導体受光素子アレイのような
光電変換素子アレイである。この例では、発光素子56か
らの送出光58が物体（空間的に反射率が分布があっても
よい）で反射され、これが光電変換素子への入力光とな
る。このとき、実施例26または28で示したようなリーク
電流が検出され、これが精度に影響を及ぼすが、図47に
示すようなの動作タイミングで検出すればよい。まず電
圧を印加する。そしてリーク電流が十分小さくなってか
ら、発光素子から光を送出する。その結果、検出された
光電流はリーク電流と分離されることになる。

【０１２７】

【発明の効果】以上のように、請求項１の発明によれ
ば、制御電圧が一定値以下の時は半導体受光素子からの
出力電流を抑制する手段を備えたので、受光素子感度を
ゼロに設定でき、誤信号がなくなり、検出精度の高い半
導体受光素子を実現することができる。

【０１２８】以上のように、請求項２の発明によれば、
請求項１の出力電流を抑制する手段として、半導体と出
力電流取り出し用電極の間に酸化膜を配置したので、酸
化膜形成という簡便な方法で、感度ゼロが達成できるば
かりでなく、酸化膜の厚さや組成により、感度ゼロの設
定幅が容易に調整できる。

【０１２９】以上のように、請求項３の発明によれば、
請求項１の出力電流を抑制する手段として、半導体と出
力電流取り出し用電極をｐｎ接合で接続したので、簡便
な方法で感度ゼロが達成できるばかりでなく、ｐｎ接合
を構成する半導体のドーピング量や組成により、感度ゼ
ロの設定幅が容易に調整できる。

【０１３０】以上のように、請求項４の発明によれば、
請求項１の出力電流を抑制する手段として、制御電圧を
供給するための電源と制御電圧を受ける電極の間に一定
の不感電圧を有する回路を設けたので、半導体受光素子
にプロセス上の工程を増加させることなく、また受光素
子の性能のばらつきに依存することなく感度ゼロの設定
が可能となる。

【０１３１】以上のように、請求項５の発明によれば、
請求項４の不感電圧を有する回路としてダイオードを用
いたので、請求項４の効果に加え、簡便でかつ安価な方
法で感度ゼロの設定が可能となる。

【０１３２】以上のように、請求項６の発明によれば、
メサ型の電極を有する受光素子の電極をなだらかな台形
で形成したので、受光部の開口面積が広くなり、空乏層
への光の到達効率とともに、感度が向上する。

【０１３３】以上のように、請求項７の発明によれば、
請求項６の電極を結晶の面方位の差によるエッチング特
性の差を利用して形成したので、請求項６の効果に加
え、容易にかつ再現性よく台形形状を形成することがで
きる。

【０１３４】以上のように、請求項８の発明によれば、
半導体層として1.5μmの波長の光を吸収するInGaAsを採
用したので、アイセーフ波長域の光を採用でき、使用者
にとって安全性に優れた半導体受光素子を提供できる。

【０１３５】以上のように、請求項９の発明によれば、
請求項８の半導体受光素子の電極をｐｎ接合またはアン
ドープの半導体とｐまたはｎ型の半導体の接合により形
成したので、請求項８の効果に加え、感度ゼロの設定も
容易に可能となる。

【０１３６】以上のように、請求項１０の発明によれ
ば、請求項８の半導体受光素子の電極をショットキー接
合により接続したので、請求項８の効果に加え、感度ゼ
ロの設定も容易に可能となる。

【０１３７】以上のように、請求項１１の発明によれ
ば、半導体受光素子に蓄積電荷量を強制的に一定値にす
る回路を備え、素子に極性の異なる電源電圧を印加した
ので、簡便な回路構成で検出する電流の感度を正負に渡
って任意に制御できる。

【０１３８】以上のように、請求項１２の発明によれ
ば、請求項１〜１１の半導体受光素子を用いて受光素子
アレイを構成したので、上記記載の効果を備えたアレイ
を実現でき、さらに、任意の感度で、所望の画像をえる
ことが可能となる。

【０１３９】以上のように、請求項１３の発明によれ
ば、制御回路から同時に供給される制御電圧の合計を演
算する回路を設けたので、各制御電圧に起因したノイズ
の大きさとノイズ発生のタイミングが推定でき、ノイズ
除去の対処が可能となる。

【０１４０】以上のように、請求項１４の発明によれ
ば、請求項１３において制御回路から同時に供給される
制御電圧の和をゼロとしたので、出力信号におけるノイ
ズが相殺され、Ｓ／Ｎ比の高い信号を検出でき、精度が
高い画像処理が可能になる。

【０１４１】以上のように、請求項１５の発明によれ
ば、制御回路の電圧供給から一定時間遅れて出力を検出
するような手段を設けたので、出力の初期に発生する、
電圧変化に起因したノイズを含まない信号を分離して取
り出すことができ、Ｓ／Ｎ比の高い信号を検出でき、精
度が高い画像処理が可能になる。

【０１４２】以上のように、請求項１６の発明によれ
ば、請求項１３〜１５のいずれかに請求項１２の半導体
受光素子アレイを用いたので、上記記載の効果に加え、
さらに高精度な画像処理が可能となる。

【０１４３】以上のように、請求項１７の発明によれ
ば、受光素子の蓄積電荷の強制的設定から計時して、感
度制御電圧を受光素子アレイの複数の行に対して同時に
与える制御電圧回路と、受光素子アレイの各列毎の出力
の和を演算する演算回路を設けたので、画素信号間の和
演算が可能となり、画像の検出と処理が１つの装置で実
現でき、高速画像処理装置が実現できる。

【０１４４】以上のように、請求項１８の発明によれ
ば、請求項１７において、さらに、時系列の読みだし信
号の差を求める回路を備えたので、請求項１７の効果に
加え、画素信号間の時系列の和、差演算が可能となり、
画像処理機能が向上する。

【０１４５】以上のように、請求項１９の発明によれ
ば、請求項１７において、異なる制御電圧を同時に与え
る２つの制御回路とそれぞれの制御電圧に対する出力の
合計を演算する回路を設けたので、請求項１７の効果に
加え、画素信号間の和、差演算がさらに高速で可能とな
り、処理機能もさらに向上する。

【０１４６】以上のように、請求項２０の発明によれ
ば、請求項１９において、異なる制御電圧として異なる
極性の電圧を用いたので、画素検出感度に正負の重み付
けが容易となり、特殊な画像処理に対して簡便にかつ高
速に対応できる。

【０１４７】以上のように、請求項２１の発明によれ
ば、制御回路の電圧供給から一定の時間遅れて出力を検
出するような方法にしたので、出力の初期に発生するリ
ーク電流によるノイズを除去することができ、高精度の
画像処理が実現できる。

【０１４８】以上のように、請求項２２の発明によれ
ば、自ら送出した光の反射を受光部での電荷の蓄積なし
に、且つ受光素子アレイ全体で検出する過程により、距
離検出の精度を向上させる。さらに、物体からの光を各
受光素子で受光して光電荷を蓄積し、順次読み出す過程
により物体に関する画像情報が精度良く検出できる。

【図面の簡単な説明】

【図１】この発明の実施例１による半導体受光素子の
構造を表す図である。

【図２】図１の半導体受光素子の電圧電流特性を表す
図である。

【図３】この発明の実施例１による別の半導体受光素
子の構造を表す図である。

【図４】この発明の実施例２による半導体受光素子の
構造を表す図である。

【図５】この発明の実施例２による別の半導体受光素
子の構造を表す図である。

【図６】この発明の実施例３による半導体受光素子内
部の回路構造を表す図である。

【図７】この発明の実施例４による半導体受光素子の
断面構造を表す図である。

【図８】この発明の実施例５による半導体受光素子の
構造を表す図である。(a)は断面図、(b)は平面図であ
る。

【図９】この発明の実施例６による半導体受光素子の
構造を表す図である。

【図１０】この発明の実施例７による半導体受光素子
の構造を表す図である。

【図１１】この発明の実施例８による半導体受光素子
の構造を表す図である。

【図１２】この発明の実施例９による半導体受光素子
の構造を表す図である。

【図１３】この発明の実施例１２による半導体受光素
子の構造を表す図である。

【図１４】この発明の実施例１３による半導体受光素
子の構造を表す図である。

【図１５】この発明の実施例１６による半導体受光素
子の構造を表す図である。

【図１６】この発明の実施例１７による半導体受光素
子の電極構造の平面図である。

【図１７】この発明の実施例１９による半導体受光素
子内の回路構成を表す図である。

【図１８】この発明の実施例２０による半導体受光素
子内の回路構成を表す図である。。

【図１９】この発明の実施例１〜３による半導体受光
素子により構成された半導体受光素子アレイを表す図で
ある。

【図２０】この発明の実施例１９、２０による半導体
受光素子により構成された半導体受光素子アレイを表す
図である。

【図２１】この発明の実施例２５による画像処理装置
に用いる半導体受光素子の例を表す図である。

【図２２】制御電圧と出力電流およびリーク電流の関
係を表す図である。

【図２３】この発明による制御電圧印加方法と出力電
流の関係を表す図である。

【図２４】この発明の請求項１２による半導体素子ア
レイを用いた画像処理装置の構成を表す図である。

【図２５】この発明の請求項１２による半導体素子ア
レイを用いた別の画像処理装置の構成を表す図である。

【図２６】この発明の請求項１２による半導体素子ア
レイを用いた画像処理装置に光遮蔽体時の構成を表す図
である。

【図２７】この発明の実施例２８による画像処理装置
の構成を表す図である。

【図２８】制御電圧の印加と出力電流の検出タイミン
グを表す図である。

【図２９】制御電圧の印加と出力電流の別の検出タイ
ミングを表す図で積分検出法を示す。

【図３０】この発明の実施例３０による画像処理装置
の構成を表す図である。

【図３１】図３０中Ａ部の詳細図である。

【図３２】受光素子の動作特性を表す図である。

【図３３】この発明の実施例３０による画像処理装置
のうち時間差演算回路の構成を表す図である。

【図３４】この発明の実施例３０による画像処理装置
のうち別の時間差演算回路の構成を表す図である。

【図３５】この発明の実施例３２による画像処理装置
の制御回路にシフトレジスタを用いた場合の構成を表す
図である。

【図３６】この発明の実施例３３による画像処理装置
の構成を表す図である。

【図３７】この発明の実施例３３による画像処理装置
に用いられる、不一酔うな回路を搭載した受光素子構成
を表す図である。

【図３８】この発明の実施例３３による画像処理装置
のうち差演算回路の構成を表す図である。

【図３９】この発明の実施例３５による画像処理装置
を用いてフーリエ変換を実行するときの制御電圧ベクト
ルを表す図である。

【図４０】この発明の実施例３７による画像処理方法
を表す工程図である。

【図４１】この発明の実施例３７による画像処理方法
に適用する画像処理装置の構成を表す図である。

【図４２】この発明の実施例３７による画像処理方法
に適用する画像処理装置のうち図４１における受光部の
構成を表す。

【図４３】この発明の実施例３７による画像処理方法
に適用する画像処理装置のうち図４２における出力回路
を表す。

【図４４】この発明の実施例３８による画像処理方法
に適用する画像処理装置のうち図４２における出力回路
の別の実施例を表す

【図４５】この発明の実施例３９による画像処理方法
に適用する画像処理装置のうち時間波形を並列に検出す
るための出力回路の構成を表す

【図４６】この発明の実施例４０による画像処理方法
に適用する画像処理装置の構成を表す図である。

【図４７】この発明の実施例４０による画像処理方法
において、発光と電流検出のタイミングを表す図であ
る。

【図４８】従来の感度可変受光素子を表す図である。

【図４９】従来の画像処理方法が適用される受光素子
アレイの構成を表す図である。

【図５０】従来のpin構造シリコン受光素子を示す断
面図である。

【図５１】従来のMSM構造受光素子の電極構造を示す
平面図である。

【図５２】従来の画像処理装置を表す図である。

【符号の説明】

１半絶縁性GaAs（S.I.GaAs）、２薄い酸化膜、３
ショットキー電極、４可変電圧源、５入力光、６光
電流、７電圧ー電流特性曲線、８ n-型GaAs、９ n+
型GaAs、１０ p+型GaAs、１１オーミック電極、１２
端子間電圧が大きいほど光感度が大きくなる半導体受
光素子、１３ダイオード、１４半導体、１５半導
体１４と導電型の異なる半導体、１６ p+型InGaAs
層、１７n-型InGaAs層、１９正負の電圧を供給可能な
可変電源、２０半絶縁性InP基板、２１１．５μm
光、２２アンドープInGaAs層、２３電極金属、２４
アンドープInAlAs層、２５ p+型InP層、２６短波長
光成分２７受光素子、２８リセット用トランジス
タ、２８ａ正側のリセット用トランジスタ、２８ｂ
負側のリセット用トランジスタ、２９読みだしトラン
ジスタ、２９ａ正側の読みだしトランジスタ、２９ｂ
負側の読みだしトランジスタ、３１受光素子、３１ａ
実施例１〜３で示した半導体受光素子、３１ｂ実施例
１９、２０で示した半導体受光素子、３１ｃ所望の回
路を搭載した受光素子、３２制御回路、３２ａ第１の
制御回路、３２ｂ第２の制御回路、３３出力回路、
３４演算回路、３５光遮蔽体、３６タイミング回
路、３７出力信号、３８時間的差演算回路、３９
共通ゲート電圧、４０リセット電圧、４１正側の
制御電圧、４２負側の制御電圧、４３入力端子、
４４正側の出力電流、４５負側の出力電流、４６
アナログデジタル変換器、４７デジタルメモリ、４
８減算器、４９切り替え用トランジスタ、４９ａ
正側の切り替え用トランジスタ、４９ｂ負側の切り替
え用トランジスタ、５０キャパシタンス、５０ａ正
側のキャパシタンス、５０負側のキャパシタンス、５
１差動増幅器、５２シフトレジスタ、５３差演算
回路、５４出力端子、５５受光部、５６発光素
子、５７物体、５８送出光、５９送出光の反射、
６０自然光、６１自然光の反射、６２ DC出力、６
３ AC出力、６４列選択用トランジスタ、６５ハイパ
スフィルタ、６６光電変換素子アレイ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 33/00 ＬＨ０４Ｎ 1/19 Ｈ０１Ｌ 31/10 ＣＨ０４Ｎ 1/04 １０３Ｚ (72)発明者太田淳尼崎市塚口本町８丁目１番１号三菱電機株式会社半導体基礎研究所内 (72)発明者追田真也尼崎市塚口本町８丁目１番１号三菱電機株式会社半導体基礎研究所内 (72)発明者新田嘉一尼崎市塚口本町８丁目１番１号三菱電機株式会社半導体基礎研究所内 (72)発明者三宅康也尼崎市塚口本町８丁目１番１号三菱電機株式会社半導体基礎研究所内

Claims

【特許請求の範囲】

【請求項１】光を吸収し、正から負にわたる制御電圧
に応じた光電流を出力する半導体受光素子において、上
記制御電圧が一定の値以下の時は、半導体受光素子から
の出力電流を抑制する手段を備えたことを特徴とする半
導体受光素子。
【請求項２】前記半導体受光素子は制御電圧を受ける
第１の電極と光電流を取り出す第２の電極とを半導体に
備え、出力電流を抑制する手段が、前記半導体と前記第
２の電極の間に配置した酸化膜であることを特徴とする
特許請求の範囲第１項記載の半導体受光素子。
【請求項３】前記半導体受光素子は制御電圧を受ける
第１の電極と光電流を取り出す第２の電極とを半導体に
備え、出力電流を抑制する手段が、ｐｎ接合であること
を特徴とする特許請求の範囲第１項記載の半導体受光素
子。
【請求項４】出力電流を抑制する手段が、前記半導体
受光素子の外部から正から負にわたる制御電圧を該半導
体受光素子に供給するための電源と該制御電圧を受ける
電極の間に設けられた、該印加された制御電圧に対しあ
る一定の不感電圧を有する回路であることを特徴とする
特許請求の範囲第１項記載の半導体受光素子。
【請求項５】制御電圧に対しある一定の不感電圧を有
する回路がダイオードにより構成されたことを特徴とす
る特許請求の範囲第４項記載の半導体受光素子。
【請求項６】光を吸収し、正から負にわたる制御電圧
に応じて電気信号に変換する半導体に、制御電圧を受け
る第１の電極と光電流を取り出す第２の電極を備えた受
光素子において、台形状に突出した前記半導体の上に、
前記第１および第２の電極を備えたことを特徴とする半
導体受光素子。
【請求項７】前記台形状に突出した部分の半導体があ
る特定の結晶面を有することを特徴とする特許請求の範
囲第６項記載の半導体受光素子。
【請求項８】１．５μｍの波長の光を吸収するInGaAs
からなる半導体層、該半導体層に接続され正から負にわ
たる制御電圧を供給するための第１の電極、該半導体層
に接続され光電流を取り出す第２の電極を備えた半導体
受光素子。
【請求項９】前記半導体層に、ｎ型またはｐ型または
アンドープの第１の半導体層と、該第１の半導体とは導
電型の異なるｐ型またはｎ型の第２の半導体層を備え、
該第２の半導体層と前記第１および前記第２の電極を接
続することを特徴とする特許請求の範囲第８項記載の半
導体受光素子。
【請求項１０】前記半導体層と前記第１および前記第
２の電極とは、ショットキー接合を形成する半導体ー金
属接合により接続することを特徴とする特許請求の範囲
第８項記載の半導体受光素子。
【請求項１１】光を吸収し、正から負にわたる制御電
圧に応じて電気信号に変換することで光の検出を行う受
光素子において、光検出部の受光素子の両端子に蓄積さ
れた電荷の量を強制的に一定値に設定する第１および第
２の回路と、該光検出部の受光素子の両端子の電圧によ
り導通制御される第１および第２のトランジスタに異な
る極性の電源電圧を供給する回路とを備えたことを特徴
とする半導体受光素子。
【請求項１２】請求項第１項乃至第１１項のいずれか
１項に記載の半導体受光素子を同一平面内に複数個配置
したことを特徴とする半導体受光素子アレイ。
【請求項１３】光を吸収し、制御電圧に応じた光電流
を出力する半導体受光素子が２次元状に配置された受光
部、各行毎に正から負にわたって設定される制御電圧を
対応する行の半導体受光素子の第１の端子に供給する制
御回路、各受光素子の第２の端子からの出力の列毎の合
計を検出する出力回路から構成される画像処理装置にお
いて、前記制御回路から同時に供給する電圧の和を演算
する回路を備えたことを特徴とする画像処理装置。
【請求項１４】制御回路から同時に供給する電圧の和
をゼロとすることを特徴とする特許請求の範囲第１３項
記載の画像処理装置。
【請求項１５】光を吸収し、制御電圧に応じた光電流
を出力する半導体受光素子、該半導体受光素子が２次元
状に配置された半導体受光素子からなる受光部、各行毎
に正から負にわたって設定される制御電圧を対応する行
の半導体受光素子の第１の端子に供給する制御回路、各
半導体受光素子の第２の端子からの出力の列毎の合計を
検出する出力回路から構成される画像処理装置におい
て、前記出力回路に、前記制御回路の電圧供給から一定
の時間遅れて出力を検出する手段を備えたことを特徴と
する画像処理装置。
【請求項１６】受光部に請求項第１２項に記載の半導
体受光素子アレイを用いたことを特徴とする特許請求の
範囲に第１３項乃至第１５項のいずれか１項に記載の画
像処理装置。
【請求項１７】光を吸収し、制御電圧に応じた感度で
電気信号に変換し、かつ変換部に蓄積される電荷の量を
強制的に一定値に設定する回路を有する受光素子が２次
元状に配置された受光素子アレイ、受光素子の感度を制
御する電圧を前記受光素子アレイの複数の行に対して前
記受光素子の電荷の強制的設定から計時して同時に与え
る制御回路、前記受光素子アレイの各列毎の出力の合計
を演算する演算回路を備えたことを特徴とする画像処理
装置。
【請求項１８】各列毎の出力の合計を演算する演算回
路が、特定の時間の各列毎の出力の和と別の特定の時間
の各列毎の出力の和との差を演算する回路であることを
特徴とする特許請求の範囲第１７項記載の画像処理装
置。
【請求項１９】受光素子の感度を制御する制御回路
が、前記各行毎に設定された第１の感度制御電圧を対応
する行の受光素子に同時に供給する第１の制御回路、前
記各行毎に設定された第２の感度制御電圧を対応する行
の受光素子に同時に供給する第２の制御回路とを有し、
かつ演算回路が前記第１の感度制御電圧に対する受光素
子アレイの各列毎の出力の和と前記受光素子の第２の感
度制御電圧に対する受光素子アレイの各列毎の出力の和
が入力される差演算回路であることを特徴とする特許請
求の範囲第１７項記載の画像処理装置。
【請求項２０】前記第１の制御回路において設定され
る第１の感度制御電圧がゼロまたは正の電圧、前記第２
の制御回路において設定される第２の感度制御電圧がゼ
ロまたは負の電圧であることを特徴とする特許請求の範
囲第１９項記載の画像処理装置。
【請求項２１】光を吸収し、制御電圧に応じた感度で
電気信号に変換する受光素子が２次元状に配置された受
光素子アレイからなる受光部、各行毎に正から負にわた
って設定される制御電圧を対応する行の受光素子の第１
の端子に供給する制御回路、各受光素子の第２の端子か
らの出力の列毎の合計を検出する出力回路から構成され
る画像処理装置にて、物体の画像を検出する画像処理方
法において、前記受光部のそれぞれの受光素子に、制御
回路より任意の電圧を供給し、光検出感度を設定する第
１のステップと、該第１のステップにて設定された光検
出感度の受光部にて光を受光する第２のステップと、受
光部からの電気信号を前記第１のステップから特定の時
間遅れて検出するステップとを含むことを特徴とする画
像処理方法。
【請求項２２】特定の波長の光を発生し送出する発光
部、光を吸収しそれを電気に変換する受光素子が２次元
状に配置された受光素子アレイからなる受光部、各行毎
に正から負にわたって設定される任意の電圧を対応する
行のすべての受光素子の第１の端子に供給する制御回
路、各受光素子の第２の端子から出力された電流を検出
する出力回路から構成される画像処理装置にて、物体の
画像および距離を検出する画像処理方法において、距離
検出モードまたは画像検出モードのいずれかを選択する
第１のステップと、第１のステップにより距離検出モー
ドが選択されたとき、前記発光部から特定の波長の光を
送出する第２のステップと、該第２のステップにて送出
された光が物体にて反射された反射光によるを前記受光
部の全受光素子の出力を並列に検出する第３のステップ
と、第２のステップの光の送出から第３のステップの受
光までの時間遅れから物体までの距離を検出する第４の
ステップと、第１のステップにより画像検出モードが選
択されたとき、物体からの光を受光して光電荷を蓄積す
る第５のステップと、該第５のステップにて受光部が蓄
積した電荷を順次読み出して画像を検出する第６のステ
ップとを含むことを特徴とする画像処理方法。